KR850001615A - 집적 메모리회로 - Google Patents

집적 메모리회로 Download PDF

Info

Publication number
KR850001615A
KR850001615A KR1019840004019A KR840004019A KR850001615A KR 850001615 A KR850001615 A KR 850001615A KR 1019840004019 A KR1019840004019 A KR 1019840004019A KR 840004019 A KR840004019 A KR 840004019A KR 850001615 A KR850001615 A KR 850001615A
Authority
KR
South Korea
Prior art keywords
cell
state
information
embedded
bit line
Prior art date
Application number
KR1019840004019A
Other languages
English (en)
Other versions
KR910008677B1 (ko
Inventor
1) 팡셍(외
Original Assignee
아이. 엠. 레르너
엔. 브이. 필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아이. 엠. 레르너, 엔. 브이. 필립스 글로아이람펜파브리켄 filed Critical 아이. 엠. 레르너
Publication of KR850001615A publication Critical patent/KR850001615A/ko
Application granted granted Critical
Publication of KR910008677B1 publication Critical patent/KR910008677B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

내용 없음

Description

집적 메모리회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 8개 부분의 집적 EEPROM회로중의 제1부분을 나타낸 개략도로 각 부분은 32열과 256행으로 배치된 8192개의 메모리 셀을 포함한다. 제2도는 8개 부분중 다른 제2부분의 개략도. 제3도는 8개 부분중 제1부분의 실례 개략도.

Claims (8)

  1. 횡열 및 종열로 배열된 다수의 메모리 셀을 포함하는 집적메모리회로에 있어서, 각각의 메모리셀은 데이타워드의 한 비트를 내장할 수 있으며, 최소한 한 메모리셀을 선택하기 위한 선택수단은 상기 시스템에 인가되는 정보가 수록사이클 동안에 상기 셀에 수록되며 판독사이클 동안에 상기 셀로부터 판독될 수 있으며, 상기 정보는 제1상태 혹은 제2상태중의 한 상태에서 상기 셀에 내장되며, 메모리회로는 선택된 셀에 내장된 판독비교수단 및 수록수단을 더 포함하며, 정보를 가진 상기 셀에서의 내장된 정보를 비교하기 위해 수록사이클 동안에 상기 셀에 내장되며, 상기 선택된 셀에 내장된 정보와 셀에 내장되는 정보와의 차이에 응답하는 정보를 판독하기 위해 상기 선택된 셀에 내장되며, 상기 차이가 상기 제1상태에서 제2상태로의 변화를 지시하고나 혹은 역으로의 변화에 관계없이 상기 선택되는 수록은 이행되는 상기 직접 메모리셀은, 수록작동의 개시에서 전류를 비트라인(8)으로 흐르게 하는 제1상태(QFDon) 및 상기 제1상태(방전)에서의 정보를 선택된 셀에 수록하며, 수록작동의 개시에서 전류를 제2비트라인(9)으로 흐르게 하며 상기 제2상태(충전셀)에서의 정보를 선택된 셀에 수록하는, 플립 플롭회로(QFD,QFD)를 구비하는 것을 특징으로 하는 집적메모리회로.
  2. 제1항의 집적메모리회로에 있어서, 선택된 셀에 관련된 플립플롭회로는 수록작동이 개시될 때 상기 제2상태(충전상태)에서 선택된 셀이 상기 셀에 내장되는 정보를 가질때 상기 제1상태(QFEon)가 시작되며 상기 수록작동이 개시될 때 상기 제1상태(방전상태)에서 관련된 셀이 상기 셀에 내장되는 정보를 가질때 상기 제12상태(QFGon)가 시작되는 것을 특징으로 하는 집적메모리회로.
  3. 제1항 또는 제2항의 집적메모리회로에 있어서, 트랜지스터의 드레인 소오스 통로를 통해 제1 및 제2 비트라인(8,9)을 부동게이트 전계효과 트랜지스터Q(M)의 드레인 게이트 각각에 접속되는 상기 부동게이트 전계효과 트랜지스터 및 두 종래의 전계효과 트랜지스터(QD,QG)와 상기 메모리 셀 및 판독 셀을 선택하기 위해 상기 종래의 트랜지스터 전부를 턴온시키는 상기 선택수단과, 제1비트라인(8)상의 전압보다는 높게 제2비트라인(9)상에 전압을 상승시키며 따라서 상기 부동 게이트가 충전되고 비교 및 수록수단을 구비하여, 선택된 셀(QM)에서의 정보를 제1상태에서 제2상태로 변화시키며, 제1피트라인(8)상의 전압을 제2비트라인(9)상의 전압보다 높여서 상기 부동게이트가 방전되게 하며, 따라서 선택된 셀(QM)에서의 정보는 제2상태에서 제1상태로 변화되는 것을 특징으로 하는 상기 집적메모리회로.
  4. 제1,2항 또는 3항의 메모리시스템에 있어서, 상기 판독, 비교 및 수록 수단은 상기 셀의 부동게이트가 방전될때 제1상태(QSDon)가 시작되며, 상기 셀의 부동게이트가 충전될때 제2상태(QFDon)가 시작되는 제2플립플롭회로(QSG,QSD)를 포함하는 것을 특징으로 하는 메모리시스템.
  5. 제4항의 메모리 시스템에 있어서, 상기 제1상태에서의 상기 제2플립 플롭회로는 제1비트라인(8)을 위한 접지도전로를 제공하며 상기 제2상태에서 제2비트라인(9)을 위한 접지 도전로를 형성하는 것을 특징으로 하는 메모리 시스템.
  6. 제4항 또는 5항의 집적메모리회로에 있어서, 제1플립플롭(QFD,QFG)은 제1 및 제2의 십자로 결합된 P-MOS전계효과 트랜지스터를 구비하며, 제2플립플롭(QSD,QSG)은 제1 및 제2의 십자로 결합된 N-MOS 전계효과 트랜지스터를 구비하여, 두 플립 플롭의 제2트랜지스터(QSG,QFG)의 게이트 및 두플립 플롭의 제1트랜지스터(QSD,Q|FD)의 드레인은 제1비트라인(8)에 접속되며 제2트랜지스터(QSD,QFD)의 게이트 및 제1트랜지스터(QSG,QFD)의 드레인은 제2비트라인(9)에 접속되는 것을 특징으로 하는 집적메모리회로.
  7. 제6항의 집적메모리회로에 있어서, 판독, 비교 및 수록수단은 입력측상에 선택된 셀에 내장된 정보 및 선택된 셀에 내장되는 정보를 받아들이는 배타적 or(EO)를 구비하여, 상기 수단의 출력은 스위칭수단을 제어하며, 상기 선택된 셀에 내장된 정보와 내장되는 정보사이의 차이에 응답하여 수록사이클에 있어서, 상기 수단은 제1플립 플롭의 두 트랜지스터(QFG,QFD)의 상호접속된 소오스를 프로그램된 전압소오스에 접속시키는 것을 특징으로 하는 집적메모리회로.
  8. 제1항에서 7항까지의 어느 한 항의 집적메모리회로에 있어서, 메모리회로는 각각이 여러 횡열 및 종열의 메모리셀을 구비하는 여러 메모리부분을 구비하며 판독비교 및 수록수단은 선택, 판독 및 수록수단과 병렬로 동시에 각 부분에서의 한메모리셀을 작동시켜서, 각 부분의 메모리셀에서의 정보변화는 다음 부분의 메모리셀에서의 정보변화와는 무관한 것을 특징으로 하는 집적메모리회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019840004019A 1983-07-11 1984-07-11 집적 메모리회로 KR910008677B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US512858 1983-07-11
US83-512858 1983-07-11
US06/512,858 US4578777A (en) 1983-07-11 1983-07-11 One step write circuit arrangement for EEPROMS

Publications (2)

Publication Number Publication Date
KR850001615A true KR850001615A (ko) 1985-03-30
KR910008677B1 KR910008677B1 (ko) 1991-10-19

Family

ID=24040892

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840004019A KR910008677B1 (ko) 1983-07-11 1984-07-11 집적 메모리회로

Country Status (7)

Country Link
US (1) US4578777A (ko)
EP (1) EP0131343B1 (ko)
JP (1) JPS6053000A (ko)
KR (1) KR910008677B1 (ko)
CA (1) CA1225461A (ko)
DE (1) DE3485401D1 (ko)
IE (1) IE57867B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2620246B1 (fr) * 1987-03-31 1989-11-24 Smh Alcatel Memoire non volatile a faible taux d'ecriture et machine a affranchir en faisant application
JPH03232196A (ja) * 1990-02-07 1991-10-16 Toshiba Corp 半導体記憶装置
US5218569A (en) 1991-02-08 1993-06-08 Banks Gerald J Electrically alterable non-volatile memory with n-bits per memory cell
US6002614A (en) 1991-02-08 1999-12-14 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
TW231343B (ko) 1992-03-17 1994-10-01 Hitachi Seisakusyo Kk
JP2971302B2 (ja) * 1993-06-30 1999-11-02 シャープ株式会社 Ｅｅｐｒｏｍを使用した記録装置
US6353554B1 (en) * 1995-02-27 2002-03-05 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
JP3362661B2 (ja) * 1998-03-11 2003-01-07 日本電気株式会社 不揮発性半導体記憶装置
US7558111B2 (en) * 2006-09-01 2009-07-07 Catalyst Semiconductor, Inc. Non-volatile memory cell in standard CMOS process
US20090307140A1 (en) * 2008-06-06 2009-12-10 Upendra Mardikar Mobile device over-the-air (ota) registration and point-of-sale (pos) payment
JP5453078B2 (ja) * 2009-12-24 2014-03-26 三星電子株式会社 不揮発性メモリの制御装置および制御方法
US8862767B2 (en) 2011-09-02 2014-10-14 Ebay Inc. Secure elements broker (SEB) for application communication channel selector optimization

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4090258A (en) * 1976-12-29 1978-05-16 Westinghouse Electric Corp. MNOS non-volatile memory with write cycle suppression
US4149270A (en) * 1977-09-26 1979-04-10 Westinghouse Electric Corp. Variable threshold device memory circuit having automatic refresh feature
JPS54137933A (en) * 1978-04-18 1979-10-26 Sharp Corp Programmable nonvolatile rom
DE2916884C3 (de) * 1979-04-26 1981-12-10 Deutsche Itt Industries Gmbh, 7800 Freiburg Programmierbare Halbleiterspeicherzelle
JPS55150179A (en) * 1979-05-04 1980-11-21 Fujitsu Ltd Semiconductor memory unit
DE3176751D1 (en) * 1980-10-15 1988-06-23 Toshiba Kk Semiconductor memory with improved data programming time
US4377857A (en) * 1980-11-18 1983-03-22 Fairchild Camera & Instrument Electrically erasable programmable read-only memory
JPS59142473A (ja) * 1983-02-03 1984-08-15 Fuji Electric Corp Res & Dev Ltd 電気接点の試験装置

Also Published As

Publication number Publication date
US4578777A (en) 1986-03-25
IE57867B1 (en) 1993-05-05
EP0131343A2 (en) 1985-01-16
DE3485401D1 (de) 1992-02-13
JPH0515000B2 (ko) 1993-02-26
JPS6053000A (ja) 1985-03-26
IE841744L (en) 1985-01-11
CA1225461A (en) 1987-08-11
KR910008677B1 (ko) 1991-10-19
EP0131343B1 (en) 1992-01-02
EP0131343A3 (en) 1987-09-16

Similar Documents

Publication Publication Date Title
US4342101A (en) Nonvolatile semiconductor memory circuits
US4748594A (en) Integrated circuit device having a memory and majority logic
KR100310358B1 (ko) 제로(0)전력으로고속프로그램가능한회로장치구조
EP0182595A2 (en) Semiconductor nonvolatile memory device
US4387444A (en) Non-volatile semiconductor memory cells
US4489400A (en) Serially banked read only memory
WO1987004879A1 (en) Electrically erasable programmable logic array (eepla)
EP0032014A2 (en) Semiconductor memory circuit
KR850001615A (ko) 집적 메모리회로
US4635229A (en) Semiconductor memory device including non-volatile transistor for storing data in a bistable circuit
KR960005620A (ko) 비휘발성 메모리
EP0213503B1 (en) Semiconductor memory circuit including bias voltage generator
US4901281A (en) Semiconductor memory device having two column transfer gate transistor groups independently provided for a sense amplifier and a programmed circuit
US5745401A (en) High-speed programmable read only memory
US5038327A (en) Decoder circuit of erasable programmable read only memory for avoiding erroneous operation caused by parasitic capacitors
US5654926A (en) Semiconductor memory device
EP0244628A1 (en) Sense amplifier for a semiconductor memory device
JPS5948478B2 (ja) 読出し専用メモリ
US4899309A (en) Current sense circuit for a ROM system
EP0238366B1 (en) Data read circuit for use in semiconductor memory device
KR920001076B1 (ko) Eeprom형 메모리 시스템
JPS59121694A (ja) 電力散逸を減少させたｍｏｓランダムアクセスメモリ用の交差結合型トランジスタメモリセル
US5134384A (en) Data coincidence detecting circuit
JPS6027118B2 (ja) 半導体メモリ装置
EP0268288A2 (en) Semiconductor memory device

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19971007

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee