KR840007296A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR840007296A
KR840007296A KR1019840000385A KR840000385A KR840007296A KR 840007296 A KR840007296 A KR 840007296A KR 1019840000385 A KR1019840000385 A KR 1019840000385A KR 840000385 A KR840000385 A KR 840000385A KR 840007296 A KR840007296 A KR 840007296A
Authority
KR
South Korea
Prior art keywords
bit line
data bus
pair
semiconductor memory
pairs
Prior art date
Application number
KR1019840000385A
Other languages
English (en)
Other versions
KR890002584B1 (ko
Inventor
후미오(외 2) 바바
Original Assignee
야마모또 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모또 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모또 다꾸마
Publication of KR840007296A publication Critical patent/KR840007296A/ko
Application granted granted Critical
Publication of KR890002584B1 publication Critical patent/KR890002584B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

내용 없음

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래 반도체 기억장치의 부분 블럭회로도.
제2도는 제1도 장치의 동작을 설명하기 위한 파형도.
제3도는 본 발명의 1실시예에 의한 반도체기억장치의 부분블럭회로도.

Claims (3)

  1. 반도체기억장치에 있어서, 워어드라인, 한쌍의 비트라인, 상기 워어드라인과 상기 비트라인의 하나에 연결된 메모리셀, 기입동작(write operation)에 있어 데이타버스로부터 비트라인까지 데이타를 전송하기 위해 상기 비트라인 쌍과 상기 데이타버스쌍들 사이에 연결된 제전송수단, 및 비트라인의 전위(potential)를 실질적으로 변경함이 없이 판독동작(read operation)에 있어 비트라인으로부터 데이타버스까지 데이타를 전송하기 위해 상기 비트라인쌍과 상기 데이타 버스쌍들 사이에 연결된 제2전송수단으로 이루어지는 것을 특징으로 하는 반도체기억장치.
  2. 제1항에 있어서, 제2전송수단은 한쌍의 트랜지스터로 이루어지며 각각의 상기 트랜지스터는 비트라인쌍의 하나에 작동적으로 접속된 게이트를 갖추고 상기 비트라인쌍의 하나의 전위에 응하여 그의 전위를 제어하도록 대응하는 하나의 데이타버스쌍중 다른 것에 접속되는 것을 특징으로 하는 반도체기억 장치.
  3. 제1항에 있어서, 기입용 칼럼선택신호를 제공하기 위해 상기 제1전송수단에 작동적으로 접속된 제1수단과, 판독용 칼럼선택신호를 제공하기 위해 상기 제2전송수단에 작동적으로 접속된 제2수단을 다시 포함하는 것을 특징으로 하는 반도체기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019840000385A 1983-01-31 1984-01-28 반도체 기억장치 KR890002584B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP???58-12987 1983-01-31
JP58012987A JPS59140692A (ja) 1983-01-31 1983-01-31 半導体記憶装置
JP12987 1986-01-25

Publications (2)

Publication Number Publication Date
KR840007296A true KR840007296A (ko) 1984-12-06
KR890002584B1 KR890002584B1 (ko) 1989-07-19

Family

ID=11820551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840000385A KR890002584B1 (ko) 1983-01-31 1984-01-28 반도체 기억장치

Country Status (6)

Country Link
EP (1) EP0117645B1 (ko)
JP (1) JPS59140692A (ko)
KR (1) KR890002584B1 (ko)
CA (1) CA1212471A (ko)
DE (1) DE3484515D1 (ko)
IE (1) IE56812B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5587381A (en) * 1978-12-25 1980-07-02 Hitachi Ltd 1-transistor type mis memory
US4250412A (en) * 1979-03-05 1981-02-10 Motorola, Inc. Dynamic output buffer
JPS5755592A (en) * 1980-09-18 1982-04-02 Nec Corp Memory device

Also Published As

Publication number Publication date
CA1212471A (en) 1986-10-07
JPS59140692A (ja) 1984-08-13
DE3484515D1 (de) 1991-06-06
IE840217L (en) 1984-07-31
KR890002584B1 (ko) 1989-07-19
EP0117645A2 (en) 1984-09-05
JPH0363157B2 (ko) 1991-09-30
EP0117645A3 (en) 1988-03-30
EP0117645B1 (en) 1991-05-02
IE56812B1 (en) 1991-12-18

Similar Documents

Publication Publication Date Title
KR850008569A (ko) 반도체 메모리장치
KR880004479A (ko) 다이나믹형 반도체기억장치
KR860004409A (ko) 반도체 기억장치
KR890017706A (ko) 다이나믹형 반도체 기억장치
KR850003610A (ko) 반도체 메모리 장치
KR860003603A (ko) 반도체 메모리
KR880003328A (ko) 반도체 메모리장치
KR870009396A (ko) 불휘발성 반도체 기억장치
KR860003604A (ko) 반도체 메모리 장치
KR870008320A (ko) 상이형 메모리셀로 구성되는 반도체 메모리장치
KR850008563A (ko) 반도체 메모리 장치
KR890008826A (ko) 다이나믹 랜덤 액세스 메모리에 있어서의 센스앰프 구동장치 및 센스앰프 구동방법
KR970017616A (ko) 고속액세스를 위한 데이타 출력패스를 구비하는 반도체 메모리장치
KR920001528A (ko) 동기형 데이터전송회로를 갖춘 다이나믹형 반도체기억장치
KR920017105A (ko) 반도체 기억 장치
KR910020724A (ko) 반도체 기억장치
KR870002589A (ko) 센스증폭기와 프로그래밍회로 각각에 독립으로 칼럼 트랜스퍼 게이트 트랜지스터 그롤을 갖게한 반도체 기억장치
KR910010530A (ko) 램 테스트시 고속 기록회로
KR970029768A (ko) 블럭 기록 기능이 있는 반도체 메모리 장치
KR880006698A (ko) 씨모오스 반도체 메모리장치의 입출력 회로
KR910006994A (ko) 센스 앰프회로
KR970017610A (ko) 반도체 메모리 장치
KR900008523A (ko) 반도체 메모리 소자
KR840007296A (ko) 반도체 기억장치
KR960019307A (ko) 반도체 메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030708

Year of fee payment: 15

EXPY Expiration of term