KR830000829B1 - 다층의 세라믹 회로 기판 - Google Patents
다층의 세라믹 회로 기판 Download PDFInfo
- Publication number
- KR830000829B1 KR830000829B1 KR1019790003594A KR790003594A KR830000829B1 KR 830000829 B1 KR830000829 B1 KR 830000829B1 KR 1019790003594 A KR1019790003594 A KR 1019790003594A KR 790003594 A KR790003594 A KR 790003594A KR 830000829 B1 KR830000829 B1 KR 830000829B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- circuit board
- glass
- alumina
- dielectric constant
- Prior art date
Links
- 239000000919 ceramic Substances 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims description 40
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 22
- 239000004020 conductor Substances 0.000 claims description 18
- 239000002241 glass-ceramic Substances 0.000 claims description 16
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 8
- 229910052796 boron Inorganic materials 0.000 claims description 8
- 239000005368 silicate glass Substances 0.000 claims description 8
- 239000012212 insulator Substances 0.000 claims description 4
- 230000008054 signal transmission Effects 0.000 claims 2
- 238000005421 electrostatic potential Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 23
- 239000010410 layer Substances 0.000 description 22
- 239000000463 material Substances 0.000 description 13
- 239000011521 glass Substances 0.000 description 12
- 238000010304 firing Methods 0.000 description 8
- 238000003475 lamination Methods 0.000 description 8
- 239000010931 gold Substances 0.000 description 7
- 230000017525 heat dissipation Effects 0.000 description 7
- 239000000203 mixture Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- ZWEHNKRNPOVVGH-UHFFFAOYSA-N 2-Butanone Chemical compound CCC(C)=O ZWEHNKRNPOVVGH-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000000498 ball milling Methods 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 239000010985 leather Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 210000003437 trachea Anatomy 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Compositions Of Oxide Ceramics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
내용 없음.
Description
제1도 및 제2도는 종래의 제조방법의 설명도.
제3도 및 제4도는 본 발명의 실시예인 세라믹에 대한 유리(그라스) 함유량 유전율 특성 및 열전도율의 특성 표시도.
제5도-제7도는 베이스 기판의 순도인 열팽창계수와 유전율 및 밀도와 열전도율의 각 특성 표시도.
제8(a)도-제8(h)도는 본 발명의 실시예의 제조공정도.
본 발명은 LSI 소자등을 실제장치하기 위해, 신호가 전반(傳搬)되는 선로가 소정의 특성 임피던스를 갖게끔 구성된 다층 세라믹 회로 기판에 관한 것으로, 특히 열방산성(熱放散性)을 향상되게끔 개량한 다층 세라믹 회로 기판에 관한 것이다.
보통의 빔리드형 반도체 혹은 프립·칩형 반도체는 내부에 복수의 능동소자 또는 수동소자가 형성되기 때문에 발열되기 쉬운 성질을 갖고 있음으로 소자가 실리는 기판으로써는 다음의 사항이 요구된다.
1) 내열성이 우수할 것.
2) 열방산성이 우수할 것.
3) 각 기판간 또는 기판과 소자간의 임피던스 매칭을 취하기 위하여 소정의 특성 임피던스를 가질 것.
4) 신호의 전파속도가 클것.
5) 각 소자의 전극과 기판도체와를 대향시켜서 접속하기 때문에 기판도체의 위치 정도가 좋을 것.
6) 도체의 전기 저항이 적을 것.
7) 소자가 발열했을때 소자의 열팽창계수와 기판의 열팽창계수의 차에 의하여 소자와 기판과의 접촉부분에 큰 왜응력(歪應力)이 발생하지 않게하기 위하여 상기 소자의 기본재료, 예를들어 Si, 열팽창계수 3×10-6에 가까운 값을 기판으로할 것.
이러한 요구에 의하여 내열성 열방산성이 좋은 열팽창계수가 Si에 가까운 재료로써는 세라믹을 사용한다는 것이 알려져었다. 그러나 세라믹은 유전율이 크기때문에 신호의 전파 지연이 크다는 결점이 있다. 또, 세라믹 조직을 변화시켜서 유전율을 낮추게할 것도 생각되지만 열방산성에 영향을 주는 기판의 열저항은 기판의 두께가 두꺼워 질수록 크게된다. 즉 저유전율의 세라믹을 사용하여 소정의 특성 임피던스를 가진 기판을 작성할 경우 접지도체와 신호선과의 사이를 두껍게하지 않으면 아니되며 열저항이 크다는 결점을 갖고있다. 바꾸어 말하면, 통상의 세라믹은 유전율과 열전도율과의 사이에 한쪽이 큰 값을 표시한 것은 다른쪽도 큰값을 표시한다는 성질을 가지며, 따라서 전파속도를 향상시키는 재료를 사용하면 열방산이 좋은 기판을 얻기 어려우며 열방산을 향상시키면 전파속도가 느린 기판만을 얻게되는 결점을 갖고 있다.
이와같은 결점을 가진 종래의 다층 세라믹 회로기판을 설명하면 다음과 같다.
통상의 다층 세라믹 회로기판(제1도로서 다음에 설명키로 하고)은 적층법(제2도를 사용하여 다음에 설명키로 함) 또는 후막법에 의하여 작성된다. 즉, 적층법이라하면 제1(a)도에 표시한 것과같이 각각의 생 시이트(1a)에 도체(2a)회로를 스크린 인쇄법등으로 형성하여 도체회로가 형성된 각 생 시이트를 제1(b)도로 표시한 것과 같이 일체로 적층한 후 제1(c)도에 표시한 것과같이 1350-1600℃의 고온으로 소성함으로서 기판의 제조하는 것이다.
또한 후막법이라함은 제2(a)도에 표시한 것처럼 고온으로 소성한 세라믹기판(이하 베이스 기판이라 칭함)(3)상에 도체(2b)로 하여 Au, Ag등의 베스트 절연층(4)으로 하여 유리 결전화유리, 유리 세라믹 베스트등을 사용하며, 스크린 인쇄법에 의하여 복수층까지 도체회로 및 절연층을 형성하고 제2(b)도로 표시한 것처럼 다층화하여 900℃전후로 소성하여 제3(c)도처럼 기판을 제조한 것이다. 상기 각 제조방법은 작성된 다층 세라믹 회로 기판의 내적층법에서는(1) 도체(2a)로서 전기 저항이 큰 높은 융점재료인 텅스텐 따위를 사용하기 때문에 기판도체 전기 신호를 전파하면 도체 자체가 발열하여 실린 소자에 악영향을 주며 (2) 소성후 기판의 강도를 높게하기 위하여, 각 생 시이트에 높은 유전율의 세라믹 재료를 사용하지 않으면 안되며 기판의 유전율이 높아지므로 신호의 전반지연이 커진다는 결점이 있다. 또한 후막법에 의한 기판으로는 베이스 기판이 기판의 강도를 보상하므로 높은 유전율의 세라믹 재료를 사용할 필요는 없으나 신호의 전반 지연을 적게하기 위하여 유전율이 낮은 재료가 전층에 사용되므로 따라서 기판자체의 (1) 유전율이 낮기 때문에 열저항이 크다는 결점을 갖고있고, 더구나 소정의 특성 임피던스를 얻기 위하여 신호 전반층과 어스층과의 사이에 설치된 중간층이 상기 어느 방법에 의하여 작성된 기판이라고 하여도 두텁게 되어 열저항이 크다는 결점이있다.
본 발명의 목적은 이상의 결점을 제거하기 위하여 저항을 적게하고 전파지연시간을 짧은 시간으로 하기 위하여 다층 세라믹 회로기판을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명에서는 중간층에는 열전도율이 큰 고순도 알루미나 기판을 사용하며, 절연층의 재료로써는 유전율이 작은 붕소 규산염유리와 알루미나로된 유리세라믹을 사용토록 한 것이다. 즉 본 발명에서는 신호의 전파지연을 좌우하는 유전율은 신호를 전파하는 도체의 주위재료의 유전율일 것에 착안하여 도체주위의 절연층을 저유전율의 것으로 구성하여 전파지연에 대한 영향을 적게 미치도록하며 또한 특성 임피던스를 조정하는 중간층은 열전도율이 큰 재료로 구성하여 열방산성을 개선한 것이다.
이하 실시예를 설명하면,
유리 세라믹의 유리로써는 유전율이 낮을 것, 기타 전기적 성질이 우수할 것, 팽창계수가 적을 것. 700-900℃에서 연화점을 갖일 것. 불화수소산계의 부식수로 부식될 것이 요구되며, 붕소규산염 유리가 적합함을 알게됐다.
표-1에 붕소규산염 유리의 조직 및 특성을 표시하면 이 유리의 조성은 이 표 1 이외에도 많은 종류가 있으며 상기 성질을 만족시킬 자료(1)의 조성물이 유전율이 적고 팽창계수가 시리콘(Si)의 팽창계수에 가까워서 가장 적당한 것임을 알게됐다.
[표-1]
조성물과 각종 자료관계
또한 세라믹으로해서는 유전율이 낮아야 하고 열전도율이 커야하며, 붕소규산염 유리와 화학적 반응이 되지않을 것이 요구되므로 알루미나가 가장 적당함을 알게 되었다.
또, 알루미나의 입경(粒徑)은 소결후의 유리 세라믹의 치밀화가 큰 영향을 주게되므로 1㎛이하의 평균입경의 알루미나를 사용할 경우, 흡수가 없는 상태까지 치밀화가 되지 않고 양호한 입자는 3-5㎛이다.
이 유리세라믹의 성질은 유리와 세라믹과의 혼합비에 따라 크게 변화한다.
제3도 및 제4도는 각각 유리 함유량-유전율특성 및 유리함유량-열전도율 특성등을 표시하며, 유전율 및 열전도율은 제3도 및 제4도에 의하면 유리의 함유량이 많을수록 적게되고, 또 열팽창계수 및 구부림강도 역시 유리함유량이 많게 될수록 적게되며, 흡수가 없는 상태까지 치밀화한 소성온도는 유리함량이 많을수록 낮게된다.
이상의 결과, 붕소규산염 유리와 알루미나와의 부합율을 중량비로 1:1로하고 900℃에서 소성한 유리 세라믹이 가장 적합함을 알 수 있다. 더욱이 소성시간은 900℃의 경우가 5분간이면 치밀화되며, 수시간 소성하여도 그 비중은 거의 변하지 않음을 알게되는 것으로, 표-2에다 유리세라믹의 성질을 표시한다.
[표-2]
유리 세라믹의 성질
베이스 기판으로 사용되는 알루미나 기판은 Al2O3의 순도 90%이상, 소결후의 밀도 95%이상의 것이 유효하다.
제5도-제7도는 알루미나 기판의 순도-열팽창계수 특성, 순도-유전율특성, 소결밀도-열전도율특성을 표시하고있다. 그리고, 제5도의 특성에 사용한 Al2O3의 순도는 99.7%였다.
제5도 및 제6도에 의하면, Al2O3의 순도는 90%이상에서 열전도율이 증가하여 유전율의 변화도 크며, 제7도에 있어서, 흡수성은 밀도 95%까지 되었으므로 적어도 95%이상의 밀도가 필요하며, 95%의 밀도에서는 열전도율이 0.07Cal/sec·cm, ℃이상이 된다.
더욱 본 실시예에서는 Al2O3의 순도 99.7% 밀도 99.7%의 것을 사용했으며, 이 알루미나 유전율을 9.8이고, 열팽창계수는 6.9×10-5/℃ 열전도율은 0.09Cal/sec·cm, ℃이었다.
유리 세라믹의 열팽창계수는 알루미나보다 적으므로 베이스기판에 뒤틀림이 발생하며 이 뒤틀림은 베이스 기판의 양면에 같은 두께의 유리세라믹층을 형성시키므로서 해결된다. 그리고, 신호선을 베이스기판의 일방면에 설치하여 접지 선로와 전원선로를 다른 쪽에 설치한 것은 특성 임피던스를 정한 값까지 높게하기 위하여 다른 유리세라믹층의 전체의 두께를 엷게하기 위해서다.
그러므로 엷게 하므로서 기판을 통하는 열의 열저항이 적게된다.
이하 실시예에 의하여 제조방법을 설명하면 제8(a)도-제8(h)도는 각 제조공정중의 단면도로서,
공정 1 (제8(a)도 참조)
베이스 기판(3)의 양면전부를 소성후 25㎛의 두께가 되도록 유리세라믹 베스트(5)(5')를 스크린 인쇄에 의하여 도포하고 900℃에서 10분간 소성하며, 베이스 기판(1)은 두께 0.60mm, 크기 80×80mm2의 99.7% 알루미나를 사용하며, 유리세라믹, 베스트(5)(5')는 아래와 같이 제조하였다. 325메쉬(mesh)의 표-1에 기재된 자료(1)의 조성이 붕소 규산염유리 분말과 평균입경 3.5㎛ 순도 99.7%의 알루미나 분말을 중량비로 51:49로 혼합(볼미링일때는 알루미나볼을 사용하기 때문에 알루미나가 증가하여 1:1로 됨)하여 이 분말 100g에 대하여 표-3의 바인더를 첨가하여 볼미링에 의하여 약 20시간 혼련한 후, 메칠에칠케톤을 증발제거한다.
[표-3]
바인더 계의 조성
공정 2 (제8(b)도 참조)
레자로서 상기 기관에 구멍을 뚫고 하이야볼용 구멍(6)을 형성하되 그 직경은 100㎛이다.
공정 3 (제8(c)도 참조)
상기구멍(6)에 Au 베스트(7)을 충진하고 900℃에서는 10분간 소성을 한다. 여기서 사용되는 Au 베스트는 알루미나의 접촉강도를 높이게하기 위하여 Au 99% 베스트의 자료(1)의 조성유리를 2wt%첨가한다.
공정 4 (제8(d)도 참조)
상기 기판의 양면 전부에 Au99%의 베스트(8)('8)를 소성후 두께가 15㎛가 되도록 스크류 인쇄로 도포하고 900℃로 10분간 소성한다.
공정 5 (제8(e)도 참조)
사진 부식법에 의하여 금(8)(8')를 엣칭하여 도체회로(9)(9')(신호(선폭 간격50㎛)구라운드)을 형성하되 여기서 사진감광판은 양(+)감광판을 사용하고 엣칭액은 KI-I2를 사용함.
공정 6 (제8(f)도 참조)
상기 공정의 양면부를 소성후의 두께가 25㎛(Au도체상의 두께)가 되게끔 상술한 유리세라믹(10), (10')을 도포하여 900℃에서 10분간 소성하며 인쇄소성을 두번 반복한쪽이 절연층의 결함이 없게끔 바라며 일회의 소성시간은 1-2분간이다.
공정 7 (제8(g)도 참조)
사진 부식법에 의하여 양면에 100㎛의 바이어홀(11)(11')을 형성하고 사진 감광판은 음화감광판을 사용하며 엣칭액은 HF-H2SO4계 엣칭액을 사용한다. 이하, 공정 3-7(제8(h)도 참조)을 반복하여 4층의 신호층(90)과 일층의 표면층(91)및 일층의 접지층 (92)일층의 전원층(93)의 합계 7층의 다층 세라믹회로기판(100)을 제조하되 이 회로의 전기저항은 500mΩ/cm였다.
이상의 방법으로 제조한 본 발명의 다층 세라믹 회로 기판과 92% 알루미나를 사용한, 적층법에 의하여 유사한 형의 회로기판을 작성하여 그 특성 임피던스, 신호의 전파지연, 6×6mm의 LSI를 탑승시킨 경우의 열저항의 값을 표-4로 표시하며 이 값은 아래식(1)(2)(3)과 표-5, 6의 값을 이용하여 계산한 것임.
[표-4]
회로 기판의 특성
여기서 Zo는 특성 임피던스
[표-5]
회로 기판 조건
[표-6]
절연재료의 성질
이상의 실시예의 결과와 같이 본 발명은 다층 세라믹회로 기판은 기판의 크기가 같은 것을 비교했을 경우에도 일반적으로 사용되고 있는 92% 알루미나를 사용한 적층법에 의한 회로기판에 비하면 적파지연이 적고 열방산성도 우수하다는 것을 알 수 있다.
실제의 전파지연은 본 발명의 회로기판의 배선밀도가 높기때무에 같은 배선수로 했을 경우 본 발명의 회로 기판면적을 적층법에 의한 기판의 1/4로 할 수 있으므로 표-4의 결과보다도 더욱 적게할수 있다. 그러나 적층법에서의 신호선의 기장이 1m라고 가정하면 본 발명의 기판에서는 0.5m로 되면, 이 신호선을 신호가 전파하는 시간은 적층법의 기판에서는 10.0n·sec를 요하는 것이나 본 발명의 기판에서는 3.9n·sec에 불과하다.
이상으로 설명한바와 같이 본 발명은 소정의 특성임피던스를 얻기위하여 열전도율이 크고 유전율이 큰 고순도의 알루미나 기판을 사용했기 때문에 융점이 낮으며, 열전도율도 적고 유전율도 적은 절연물에 의하여 신호층 및 베이스층을 형성케되어 고순도 알루미나기판은 강도가 높으므로 작성된 다층 세라믹회로 기판의 강도도 향상된다.
더우기 낮은 융점의 재료가 사용되므로 소결수축이 적고 치수 안전성이 풍부하여 금·동등의 저항이 도전재료로 사용할 수 있다. 다시 저융점 재료인 붕소규산염 유리나 알루미나로 구성되는 유리세라믹은 Si의 열팽창계수가 가까워서 상술한 왜응력을 적게할 수 있다.
Claims (1)
- 중간층과 그 중간층의 일방측에 접지전위 또는 전원전위에 보존되는 정전위도체가 절연물내 배치된 정전위층과 다른쪽에 복수의 신호전송도체가 절연물내에 배치된 신호층과, 이 정전위도체와 이 신호전송도체와를 접속하는 바이어홀과를 가진 다층세라믹회로 기판에 있어서, 그 중간층을 알루미나의 순도가 90%이상 소결밀도가 95%이상의 고온으로 소성된 이 절연물보다 열전도율이 큰 알루미나기판에 의하여 구성하는 동시에, 그 절연물을 900℃ 전후에서 소성된 붕소규산염유리와 알루미나와를 가진 저유전율 유리세라믹에 의하여 구성시킨 것을 특징으로 하는 다층세라믹 회로 기판.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019790003594A KR830000829B1 (ko) | 1979-10-18 | 1979-10-18 | 다층의 세라믹 회로 기판 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019790003594A KR830000829B1 (ko) | 1979-10-18 | 1979-10-18 | 다층의 세라믹 회로 기판 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR830000829B1 true KR830000829B1 (ko) | 1983-04-19 |
Family
ID=19213255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019790003594A KR830000829B1 (ko) | 1979-10-18 | 1979-10-18 | 다층의 세라믹 회로 기판 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR830000829B1 (ko) |
-
1979
- 1979-10-18 KR KR1019790003594A patent/KR830000829B1/ko active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0011406B1 (en) | Multilayer circuit board, and method of making it | |
| US4931354A (en) | Multilayer printed circuit board | |
| US4598167A (en) | Multilayered ceramic circuit board | |
| JP5903671B2 (ja) | コモンモードノイズフィルター | |
| JP2906282B2 (ja) | ガラスセラミック・グリーンシートと多層基板、及び、その製造方法 | |
| US4943470A (en) | Ceramic substrate for electrical devices | |
| JP4703212B2 (ja) | 配線基板及びその製造方法 | |
| US5122930A (en) | High heat-conductive, thick film multi-layered circuit board | |
| KR830000829B1 (ko) | 다층의 세라믹 회로 기판 | |
| KR100278750B1 (ko) | 다층 공-소성 세라믹 조성물 및 금속상-세라믹 회로판 | |
| JP4422453B2 (ja) | 配線基板 | |
| Barnwell et al. | A novel thick film on ceramic MCM technology offering MCM-D performance | |
| JP2872273B2 (ja) | セラミツク基板材料 | |
| JP2001015878A (ja) | 高周波用配線基板およびその製造方法 | |
| JP2644845B2 (ja) | セラミツク多層回路基板及びその用途 | |
| US5352482A (en) | Process for making a high heat-conductive, thick film multi-layered circuit board | |
| KATA et al. | Low dielectric constant glass-ceramic composite controled isolated porosity | |
| JP2605306B2 (ja) | 多層回路基板 | |
| JP2606439B2 (ja) | 多層セラミック配線基板 | |
| JPH02277279A (ja) | 同時焼成セラミック回路基板 | |
| JP2003277170A (ja) | 配線導体用組成物 | |
| JPS62109390A (ja) | 印刷回路基板 | |
| JPS62209895A (ja) | セラミツク多層配線基板用絶縁ペ−スト | |
| JP3618061B2 (ja) | 多層配線基板 | |
| JP4514301B2 (ja) | 多層配線基板の製造方法 |