KR830000416B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR830000416B1
KR830000416B1 KR1019790003608A KR790003608A KR830000416B1 KR 830000416 B1 KR830000416 B1 KR 830000416B1 KR 1019790003608 A KR1019790003608 A KR 1019790003608A KR 790003608 A KR790003608 A KR 790003608A KR 830000416 B1 KR830000416 B1 KR 830000416B1
Authority
KR
South Korea
Prior art keywords
electrode
pattern
semiconductor pellet
semiconductor
bonding
Prior art date
Application number
KR1019790003608A
Other languages
English (en)
Inventor
마사히로 후꾸야마
지히로 고이께
Original Assignee
히고 이찌로어
신닛본덴기 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히고 이찌로어, 신닛본덴기 가부시기가이샤 filed Critical 히고 이찌로어
Priority to KR1019790003608A priority Critical patent/KR830000416B1/ko
Application granted granted Critical
Publication of KR830000416B1 publication Critical patent/KR830000416B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

내용 없음.

Description

반도체 장치
제1도는 스템위에 재치된 종래의 반도체 펠릿을 표시한 도면.
제2도는 이 반도체 펠릿을 촬상하여서 2치화시킨 화상을 표시하는 도면.
제3도 및 제7도는 본딩위치의 판정용 마스크의 형상의 예시도.
제4도 및 제5도는 제2도에 표시한 2치화된 화상에서 판정용 마스크를 사용하여서 본딩 위치를 패턴 인식하는 과정의 설명도.
제6도는 축소된 전극 패턴에서 본딩위치를 검출하는 방법의 설명도.
제8도는 스템위에 재치된 본 발명의 반도체 펠릿의 표시도.
제9도 및 제10도는 제8도의 반도체 펠릿을 촬상하여서 얻은 화상에서 판정용 마스크를 사용하여서 패턴 인식하는 과정의 설명도이다.
본 발명은 반도체 장치에 관하여, 특히 금속세선(細線)의 반도체 펠릿(pellet)의 본딩(bondind) 위치 인식을 용이하게 하기 위한, 전극 패턴의 구조에 관한 것이다.
일반적으로 스템(stem) 위에 재치된 반도체 펠릿에서 금속 세선을 인출할 경우, 초음파로 진동하는 본딩공구를 사용하여서, 금선 또는 알루미늄선을 반도체 펠릿위의 전극에 눌러 붙여서, 그 마찰열로 금속세선과 전극면을 용착시키고 있다.
이 경우, 본딩공구를 반도체 펠릿의 전극에 대하여 위치를 정하지 않으면 안되므로, 종래는 각 반도체 펠릿마다 눈짐작으로 하여, 매니풀레이터(manipulator)를 조작하여서 위치를 맞추고 있었다. 그러나, 이 방법은, 작업성이 나쁘므로, 이것을 고능율화하기 위하여, 자동본딩법이 행하여지고 있다. 이것은 스템위에 재치된 반도체 펠릿을 CCD 카메라등으로 촬상(撮像)하여서 패턴 인식을 행하고, 반도체 펠릿의 위치 및 그 전극위치를 검출하여서, 본딩장치를 컴퓨우터로 제어하여서 자동적으로 본딩작업을 행하게 하는 것이다. 그런데 이 패턴인식은 구체적으로는 다음과 같은 과정으로 행하여지고 있다.
먼저, 제1도에 표시하는 것과 같이, 스템위에 땜(1)으로 고착된 반도체 펠릿(2)을 CCD 카메라등으로 촬상한다. 이렇게하여서 얻어진 화면정보는 종횡으로, 예를들면 190×244 비트(bit)의 화소(畵素)로 분할된 것이다.
이것을 적당한 기준치로 판정하여서 2치화(二値化)시키고, 각 화소마다에 백 또는 흑으로 분할된 화면 정보를 얻는다. 2치화된 화면정보는 제2도에 표시하는 것과 같이, 반도체 펠릿(2) 위의 알루미늄 증착전극(蒸着電極)(3)이 백, 절연피막인 산화막(4) 및 반도체 펠릿(2)의 저면에서 주위로 퍼진 땜층(2)이 흑으로 식별된다. 또, 반도체 펠릿(2)의 각부(角部)(2')나 땜층(1)의 일부(1')도 빛의 반사 조건에 의해서 불규칙적으로 백으로 식별된다. 이와 같이 2치화된 반도체 펠릿(2)의 화면정보에서, 전극위의 특정된 금속세선의 본딩위치를 검출하기 위하여는, 빛의 반사조건등에 의하여 생긴 땜층(1)의 일부(1')등에서의 오정보(誤情報)를 제거함과 동시에, 전극(3)으로부터 얻어진 흰 패턴의 주변부를 제거하지 않으면 안된다. 이때문에, 종래는 제3도에 표시하
그리고, 제6도에 표시하는 것과 같이, 이 남겨진 흰패턴(3')이 수용되는 구형모양의 틀을 측정하고, 그 X방향 및 Y방향의 데이터에서 그 중심의 좌표를 산출하여, 본딩위치(8)를 검출하고 있었다.
그런데, 반도체 펠릿(2)의 전극(3)은 특성과의 관계로 특정되어서 복잡한 형상으로 되어 있다. 이때문에 창이 있는 판정용의 마스크(6)로 차례로 주사하는 방식을 취하여도 정확한 위치를 낼 수 없는 경우가 있었다. 예를들면, 제1도에 표시하는 것과 같은 전극패턴을 가지는 반도체 펠릿(2)에서는, 최종적으로 남겨진 흰패턴(3')이 종으로 길게되어, 종방향의 정도(精度)를 내기 어렵다. 이때문에, 제7도에 표시하는 것과같이, 종으로 긴 마스크(7)를 사용하여서, 이것을 수정하는 방법도 있다. 그러나, CCD 카메라등에 의한 촬영이 양호하게 행하여지지않고 전극 주변부의 가는 산화막(4)이 희게 촬영
그래서, 본 발명은 상기한 결점에 비추어서, 이것을 개량하여, 전극내에 전극면과 콘트라스트를 가지는 점 모양 내지는 선모양의 패턴을 마련하는 것에 의해서, 전극내의 본딩위치의 검출이 용이하게 행하여질 수 있도록 한 것이다.
본 발명의 전극내에 마련되는 점모양 내지 선모양의 패턴은, 2치화된 판정용 마스크로 주사되었을때의 흰패턴이 길이 방향으로 뻗을 염려가 있는 위치에 마련하면 된다. 예를들면, 제1도에 표시한 것과 같은 반도체 펠릿(2)에서는, 전극(3),(3)을 간막는 가는 산화막(4)에 의하여, 전극(3)은 좁고 길게 뻗고 있다. 그리고 끝이 좁게된 쪽의 전극부(3")는, 2치화되어 판정용 마스크(6)로 주사하였을때에 흰 패턴이 불안정하게 길이방향으로 뻗기 쉽다. 따라서, 이 경우는 제8도에 표시하는 것과 같이, 전극(3)의 본딩위치(8)와 전극(3)의 끝이 좁게된 부분(3")과의 사이에 전극과 콘트라스트를 가지는 점모양의 패턴(9)을 마련한다.
이 점모양의 패턴(9)은, 전극형성시에 산화막(4)과 동시형성시키면 된다. 또 이 점모양의 패턴(9)은 전극형성후, 특성상 영향이 없는 잉크를 발라서 형성시켜도 된다. 이와 같이, 점모양의 패턴(9)이 형성되어 있으면, CCD 카메라등으로 촬상한 화상을 2치화시킨후, 판정용 마스크(6)로 주사하면, 점모양 패턴(9)의 주위에 검은 패턴이 퍼져
또한, 전극과 콘트라스트를 가지는 점모양 패턴은, 반도체 펠릿(2)의 전극 형상에 따라서, 적당한 장소에 1개소 이상 마련할 수가 있다.
예를들면, 전극의 본딩위치를 둘러싸고 수개소 마련하여도 되게된다. 그러나, 산화막에 의하여 다수 마련하면 전극면적이 감소되어서 전류 용량이 작게되므로, 바람직하지 않다. 전극형상이나 패턴이 카메라에 나쁘게 찍혀지는 것에 의하여 길이 방향으로 뻗을 염려가 있을 경우, 그 스토퍼(stopper)가 되도록 형성시키는 것이 효과적이다.
이상 설명한 바와 같이, 본 발명은 금속세선의 전극에의 본딩위치 인식을 용이하게 하기 위하여, 반도체 펠릿의 전극면 위에, 전극표면과 콘트라스트를 가지는 점모양 내지 선모양의 패턴을 적절히 마련한 반도체 장치를 제공하였으므로, 2치환된 반도체 펠릿의 화상에서 전극위의 본딩위치를 인식할 경우, 전극의 형상이 불규칙적으로 퍼져있기 때문에 인식정도의 나쁨, 및 전극의 경계가 가능어서 화상이 정확하게 찍혀지지 않었을 경우의 인식 오차를, 해소할 수 있다. 또, 본 발명의 패턴 인식은 점모양 내지는 선모양의 패턴을 사용하여, 종횡의 퍼짐이 대략 동일하게 설정된 영역에서 서서히 축소하여서 본딩위치를 검출하므로, 종래와 같이, 일방향의 길이를 많이 축소시키기 때문에, 제7도에 표시하는 것과 같은 불규칙적인 형상의 판정용 마스크(7)를 사용할 필요가 없

Claims (1)

  1. 금속세선의 전극에서 본딩위치 인식을 용이하게 하기 위하여, 반도체 펠릿의 전극면위에, 전극 표면과 콘트라스트를 가지는 점모양 내지 선모양의 패턴을 적절히 마련한 것을 특징으로하는 반도체장치.
KR1019790003608A 1979-10-19 1979-10-19 반도체 장치 KR830000416B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019790003608A KR830000416B1 (ko) 1979-10-19 1979-10-19 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019790003608A KR830000416B1 (ko) 1979-10-19 1979-10-19 반도체 장치

Publications (1)

Publication Number Publication Date
KR830000416B1 true KR830000416B1 (ko) 1983-03-07

Family

ID=19213270

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019790003608A KR830000416B1 (ko) 1979-10-19 1979-10-19 반도체 장치

Country Status (1)

Country Link
KR (1) KR830000416B1 (ko)

Similar Documents

Publication Publication Date Title
KR890002287B1 (ko) 패턴 매칭방법 및 장치
EP0041870B1 (en) Pattern position recognition apparatus
JP3051279B2 (ja) バンプ外観検査方法およびバンプ外観検査装置
JP4946668B2 (ja) 基板位置検出装置及び基板位置検出方法
KR830000416B1 (ko) 반도체 장치
CN113781420A (zh) 一种固晶过程中漏固的扫描检测方法、系统及存储介质
US6289492B1 (en) Methods and apparatuses for defining a region on an elongated object
JPH11307567A (ja) バンプ検査工程を有する半導体装置の製造方法
JP3015641B2 (ja) 部品位置認識装置
JPS5851416B2 (ja) 半導体装置の製造方法
JP3248944B2 (ja) パターン検出方法およびパターン検出装置
JP3278568B2 (ja) ボンディング・ワイヤの認識方法
JPH0133939B2 (ko)
JPS6146053B2 (ko)
JP3781508B2 (ja) チップのパッドの位置検出方法
JP2644263B2 (ja) 位置認識装置
JPH0367567B2 (ko)
JP3084744B2 (ja) 半田付状態の外観検査方法
JP2002190021A (ja) 位置検出装置および方法
JPH0982739A (ja) ボンディングワイヤ検査装置
JP3873482B2 (ja) 圧着端子検査方法
JP3348938B2 (ja) 位置認識装置
JPH0410112B2 (ko)
JP3171949B2 (ja) ワイヤボンディング検査方法
JPS59159007A (ja) 微小角度測定装置