KR790001009B1 - 펄스신호 형성회로 - Google Patents

Abstract

내용 없음.

Description

펄스신호 형성회로

제1도 a 및 b 는 자기 녹화재생장치의 요부의 평면도 및 측면도.

제2도는 2개의 회전자기헤드로부터의 재생출력을 절환하기 위한 펄스신호를 얻기 위한 종래 회로의 설명을 위한 파형도.

제3도는 본 발명회로의 일예의 계통도.

제4도는 그 설명을 위한 파형도.

제5도는 본 발명 회로의 요부의 구체예를 나타내는 접속도.

본 발명은 영상신호를 자기테이프상에 기록하고, 또 이로부터 재생하자면, 제1도에 도시하듯이 회전체(1)상에 2개의 회전자기헤드(2) 및 (3)을 180°의 각 간격으로서 부착시켜, 그 회전면에 대하여 비스듬한 방향으로 자기테이프(4)를 대략 180°의 각 범위에 걸처서 연(沿)하도록 이루어진 장치가 사용된다.

이 경우, 재생에 있어서는 2개의 회전자기헤드(2) 및 (3)부터의 재생출력을 절환하여 취출할 필요가 있고, 이 때문에 제1도 B에 표시한 바와 같이, 회전체(1)에 대하여 헤드(2) 및 (3)의 회전각 위치를 검출하기 위한 2개의 펄스발생기(5) 및 (6)을 설치하고 이들 펄스발생기(5) 및 (6)으로부터 얻어지는 펄스신호에 의거하여 절환용의 펄스신호를 얻도록 하고 있다.

그리고 구체적으로 종래, 제2도에 나타내는 바와 같은 방법이 취해지고 있다. 즉, 한쪽의 펄스 발생기(5)부터 얻어지는 펄스신호 S_A(동도 A)를 단안정(單安定) 멀티 바이브레이터에 공급하여 소정펄스폭의 펄스신호 S_C(동도 C)를 얻고, 마찬가지로 또한쪽의 펄스 발생기(6)부터 얻어지는 펄스신호 S_B(동도 B)를 다른 단안정 멀티바이브레이터에 공급하여서 소정의 펄스폭의 펄스신호 S_D(동도 D)를 얻는다. 이와같이 펄스신호 S_C및 S_D를 얻자면, 펄스발생기(5) 및 (6)의 부착위치의 보정을 전기(電氣)적으로 시행하기 위해서이고, 즉, 펄스신호 S_A및 S_B가 각기 헤드(2) 및 (3)부터의 재생출력을 절환하여야 할 시점에서 약간 앞선 시점에서 얻어지도록 펄스발생기(5) 및 (6)를 부착하고, 상기의 2개의 단안정멀티바이브레이터의 시정수에 따라서 펄스신호 S_C및 S_D의 펄스폭을 적당하게 선정함으로써, 이 펄스신호 S_C및 S_D의 후연(後緣) 즉 강하의 시점이 바로 헤드(2) 및 (3)부터의 재생출력을 절환하여야 할 시점과 일치되도록 하는 것이다. 이와같이 하면은, 펄스 발생기(5) 및 (6)을 정확하게 소정의 위치에 부착할 필요가 없게 되고, 장치의 제조가 그만큼 편하게 된다.

따라서, 헤드(2) 및 (3)으로부터의 재생출력을 절환하기 위한 펄스신호 S_H로서는, 동도 G에 나타내듯이 펄스신호 S_C및 S_D의 후연, 즉 강하로 순차반전(順次反轉)하는 것을 얻는 것으로, 이런 까닭에 종래는 펄스신호 S_C를 미분회로에 공급하여 미분펄스 P₁및 P₂(동도 E)를 얻고, 마찬가지로 펄스신호 S_D를 다른 미분회로에 공급하여 미분펄스 P₃및 P₄(동도 F)를 얻고, 펄스신호 S_C및 S_D의 후연 즉 강하에서 얻어지는 미분펄스 P₂및 P₄로 플립플롭 회로를 순차 반전시켜서 절환용의 펄스신호 S_H를 얻고 있다.

그러나, 이처럼 미분회로를 설치하는 경우에는, 회로를 집적회로화한 경우, 외부부착 부품이 늘어나고, 따라서 외부단자가 늘어나게 되어 바람직하지 못하다.

본 발명은 이와 같은 점에 비추어, 집적회로화에 아주 적합한 회로를 제공하는 것으로, 이와 본 발명회로의 일예를 제3도 이하의 도면에 의거 설명한다.

제3도는 본 발명회로의 일예를 나타낸 것으로, 펄스발생기(5)에서 얻어지는 펄스신호 S_A(제4도 a)를 앰프(7) 통하여 단안정멀티바이브레이터(9)에 공급하여 그 출력단(11)에 소정 펄스폭의 신호 S_C(제4도 c)를 얻고, 같은 식으로 펄스발생기(6)에서 얻어지는 펄스신호 S_B(제4도 a)를 앰프(8) 통하여 단안정멀티바이브레이터(10)에 공급하여 그 출력단(12)에 소정 펄스폭의 펄스신호 S_D(제4도 D)를 얻는다.

그리고, 본 발명에서는 펄스신호 S_c를 세트·리세트형의 플립플롭회로 즉 Rs플립플롭회로(13)의 세트측에 직접 공급하고 펄스신호 S_D를 이 RS플립플롭회로(13)의 리세트측에 직접 공급한다.

도면과 같은 펄스신호 S_C및 S_D의 경우, RS플립플롭회로(13)을 그 후연 즉 강하에서 직접 트리거할 수는 없지만, 그 전연(前椽) 즉 올라가는데에 있어서는 직접 트리거되고, 펄스신호 S_C의 전연 즉 올라가는데에서 RS플립플롭회로(13)은세트하고, 펄스신호 S_D의 전연 즉, 올라감에 있어서는 RS플립플롭회로(13)은 리세트한다. 따라서 RS플립플롭회로(13)부터는 제4도 E 및 F로 나타낸 바와 같은 펄스신호 S_E및 S_F가 얻어진다.

이들 펄스신호 S_E및 S_F는 펄스신호 S_C및 S_D의 전연 즉, 올라갈 때마다 반전하는 것이며, 이 때문에, 본 발명에서는 더욱이 펄스신호 S_E및 S_F와 펄스신호 S_C및 S_D를 논리회로에 공급함으로서 펄스신호 S_C및 S_D의 후연 즉 하강할때마다 반전하는 소망의 펄스신호 S_H(제4도 H)를 얻는다.

즉, 제1 및 제2의 논리회로(14) 및 (15)로서 예를 들어, 노어(NOR)회로를 각기 두어서, RS플립플롭회로(13)에서 얻어지는 펄스신호 S_F와 펄스신호 S_D와를 제1의 논리회로 즉 노어(NOR)회로(14)에 공급하여, 이로부터 펄스신호 S_D의 후연에서 펄스신호 S_C의 전연까지 일정한 상태로 되는 펄스신호 S_G(제4도 G)를 얻고,더욱이, 이 펄스신호 S_G와 펄스신호 S_c와를 제2의 논리회로 즉 노어(NOR)회로(15)에 공급하고, 그 출력단(16)에 펄스신호 S_C및 S_D의 후연 즉, 하강할때마다 반전하는 소망의 펄스신호 S_H를 얻는다.

단자(11) 및 (12)에서 단자(16)까지의 부분을, 구체적으로는 제5도에 나타낸 바와 같이 구성할 수 있다.

즉, 4개의 트랜지스터(17)-(20)의 에미터를 접지하고, 트랜지스터(17) 및 (18)의 콜렉터를 공통으로 접속하고, 그 접속점에 저항(21)을 접속함과 동시에, 이 접속점을 트랜지스터(19) 의 베이스에 접속하고, 만찬가지로 트랜지스터(19) 및 (20)의 콜렉터를 공통으로 접속하고, 그 접속점에 저항(22)을 접속함과 동시에, 이 접속점을 트랜지스터(18) 의 베이스에 접속함으로서 RS플립플롭회로(13)을 형성할 수 있고, 그 트랜지스터(17)의 베이스에 펄스신호 S_C를, 그 트랜지스터(20) 의 베이스에 펄스신호 S_D를,각기 직접 공급하면, 트랜지스터(17) 및 (18)의 콜렉터에는 펄스신호 S_E가, 트랜지스터(19) 및 (20)의 콜렉터에는 펄스신호 S_F가, 각기 얻어진다또 노어(NOR)회로(14)는 2개의 트랜지스터(23) 및 (24)의 에미터를 접지하며, 콜렉터를 공통으로 접속하고, 그 접속점에 저항(25)을 접속하는 것으로서 형성할 수 있고, 트랜지스터(23)의 베이스에 펄스신호 S_F를, 트랜지스터(24)의 베이스에 펄스신호 S_D를 각기 공급하며는, 트랜지스터(23) 및 (24)의 콜렉터에는 펄스신호 S_C가, 얻어진다.

더욱이, 노어(NOR)회로(15)도, 노어(NOR)회로(14)와 동일하게 2개의 트랜지스터(26) 및 (27)의 에미터를 접지하며, 콜렉터를 공통으로 접속하고, 그 접속점에 저항(28)을 접속함으로서 형성할 수 있고, 트랜지스터(26)의 베이스에 펄스신호 S_G를, 트랜지스터(27)의 베이스에 펄스신호 S_C를, 각기 공급하며는 트랜지스터(26) 및 (27)의 콜렉터에는, 즉 출력단(16)에는 펄스신호 S_H가, 얻어진다.

상술한 본 발명회에 의하면, RS플립플롭회로(13)과 2개의 논리회로(14) 및 (15)와를 사용함으로서, 펄스신호 S_C및 S_D를 미분하지 않드라도, 이들 펄스신호 S_C및 S_D의 후연마다 반전하는 소망의 펄스신호 S_H를 얻을 수가 있고, 따라서 제5도에서도 명백하듯이 집적회로에 적합하다.

또한 제1도 및 제2도의 논리회로(14) 및 (15)로서는 노어(NOR)회로이외의 것을 이용할 수도 있는 것으로서, 예를 들어, 제1의 논리회로(14)로서 익스클루시브오어(Exclusive-or)회로를 설치하고, 이것에 RS플립플롭회로(13)에서 얻어지는 상기한 예하고는 역 펄스신호S_E와 펄스신호 S_D하고를 공급하여 펄스신호 S_G를 얻도록 하여도 좋고, 또 제2의 논리회로(15)로서 오어(OR)회로를 설치하여서 도면의 펄스신호 S_H하고는 역의 펄스신호를 얻도록 하여도 좋다.

또한 본 발명은 자기녹화 재생장치에 있어서, 펄스발생기(5) 및 (6)으로부터 얻어지는 펄스신호 S_A및 S_B에 의거 헤드(2) 및 (3)으로 부터의 재생출력을 절환하기 위한 펄스신호 S_H를 얻는 경우에 한정되지 않고, 도면에 보는 바와 같은 펄스신호 S_C및 S_D에서 그 후연마다 반전하는 펄스신호 S_H를 얻는 경우에 널리 적용할수 있다.

Claims (1)

1. 소정의 펄스폭을 갖는 제1의 펄스신호의 전연(前椽)에서 세트, 리세트형의 플립플롭회로가 세트하고, 소정의 펄스폭을 갖고, 상기 제1의 펄스신호의 사이의 위치에서 얻어지는 제2의 펄스신호의 전연에서 상기 플립플롭회로가 리세트하고, 이 플립플롭의 출력과 상기 제2의 펄스신호와가 제1의 논리회로에 공급되어서, 이 제1의 논리회로로부터 상기 제2의 펄스신호의 후연에서 상기 제1의 펄스신호의 전연까지 일정한 상태로 되는 제3의 펄스신호가 얻어지고, 이 제3의 펄스신호와 상기 제1의 펄스신호와가 제2의 논리회로에 공급되어서, 이 제2의 논리회로로부터 상기 제1 및 제2의 펄스신호의 후연마다 반전하는 소망의 펄스신호가 얻어지도록 구성된 펄스신호 형성회로.

Images