KR20240096605A - 폴라 코딩 시스템, 절차 및 신호를 위한 서브 블록 단위 인터리빙 - Google Patents

폴라 코딩 시스템, 절차 및 신호를 위한 서브 블록 단위 인터리빙 Download PDF

Info

Publication number
KR20240096605A
KR20240096605A KR1020247018040A KR20247018040A KR20240096605A KR 20240096605 A KR20240096605 A KR 20240096605A KR 1020247018040 A KR1020247018040 A KR 1020247018040A KR 20247018040 A KR20247018040 A KR 20247018040A KR 20240096605 A KR20240096605 A KR 20240096605A
Authority
KR
South Korea
Prior art keywords
bits
code
polar
bit
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
KR1020247018040A
Other languages
English (en)
Inventor
춘쉬엔 예
펑쥔 시
성권 홍
카일 정-린 판
로버트 엘. 올슨
Original Assignee
인터디지탈 패튼 홀딩스, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터디지탈 패튼 홀딩스, 인크 filed Critical 인터디지탈 패튼 홀딩스, 인크
Publication of KR20240096605A publication Critical patent/KR20240096605A/ko
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0072—Error control for data other than payload data, e.g. control data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

코딩된 비트를 인터리빙하기 위한 시스템, 방법 및 수단이 개시된다. 무선 송수신 유닛(WTRU)은 폴라 인코딩(polar encoding)을 사용하여 복수의 폴라 인코딩된 비트를 생성할 수 있다. WTRU는 복수의 폴라 인코딩된 비트를 순차적 방식으로 동일 크기의 서브 블록으로 분할할 수 있다. WTRU는 인터리버 패턴(interleaver pattern)을 사용하여 서브 블록에 서브 블록 단위 인터리빙(sub-block wise interleaving)을 적용할 수 있다. 서브 블록의 서브 세트와 연관된 서브 블록은 인터리빙될 수 있고, 서브 블록의 또 다른 서브 세트와 연관된 서브 블록은 인터리빙되지 않을 수 있다. 서브 블록 단위 인터리빙은 각각의 서브 블록과 연관된 인터리빙 비트 없이 서브 블록에 걸쳐 인터리빙을 적용하는 것을 포함할 수 있다. WTRU는 인터리빙된 비트를 생성하기 위해 각각의 인터리빙된 서브 블록으로부터 비트를 연결시키고, 인터리빙된 서브 블록과 연관된 인터리빙된 비트를 원형 버퍼에 저장할 수 있다. WTRU는 인터리빙된 비트들로부터 전송하기 위해 복수의 비트들을 선택할 수 있다.

Description

폴라 코딩 시스템, 절차 및 신호를 위한 서브 블록 단위 인터리빙{SUB-BLOCK WISE INTERLEAVING FOR POLAR CODING SYSTEMS, PROCEDURES, AND SIGNALING}
본 출원은 2017년 3월 22일자로 출원된 미국 특허 가출원 제62/474,875호, 2017년 5월 3일자로 출원된 미국 특허 가출원 제62/500,887호, 2017년 6월 14일자로 출원된 미국 특허 가출원 제62/519,700호, 2017년 8월 15일자로 출원된 미국 특허 가출원 제62/545,615호, 2017년 9월 8일자로 출원된 미국 특허 가출원 제62/556,104호를 우선권으로 주장하며, 이들 가출원의 전체 개시는 참조로서 본원에 포함된다.
이동 통신은 계속 발전하고 있다. 5 세대 이동 통신 기술은 5G로 지칭될 수 있다. 5G 모바일 무선 통신 시스템은 NR(New Radio)를 포함하여 다양한 RAT(Radio Access Technology)를 구현할 수 있다. NR의 사용 사례는 예를 들어, eMBB(Extreme Mobile Broadband), URLLC(Ultra High Reliability and Latency Communications) 및 mMTC(Mass Machine Type Communications)를 포함할 수 있다. 제어 정보 및/또는 데이터의 전송에 사용되는 기존의 코딩 방식(scheme) 및 인코딩된 비트의 처리는 새로운 코딩 방식 및 코딩된 비트의 처리 메커니즘에 의해 보완될 수 있다.
레이트 매칭의 일부로서 폴라 인코딩된 비트를 인터리빙하기 위한 시스템, 방법 및 수단이 개시된다. 무선 송수신 유닛(WTRU)은 폴라 인코딩(polar encoding)을 사용하여 복수의 폴라 인코딩된 비트를 생성할 수 있다. 상기 복수의 폴라 인코딩된 비트는 마더 코드 길이(mother code length)를 사용하여 생성될 수 있다. 무선 송수신 유닛(WTRU)은 상기 복수의 폴라 인코딩된 비트를 동일 크기의 서브 블록으로 나눌 수 있다. 폴라 인코딩된 비트는 순차적 방식으로 서브 블록으로 나눌 수 있다. 각 서브 블록의 크기는 상기 마더 코드 길이와 상기 서브 블록의 수의 비일 수 있다. 무선 송수신 유닛(WTRU)은 인터리버 패턴을 사용하여 상기 서브 블록에 서브 블록 단위 인터리빙(sub-block wise interleaving)을 적용할 수 있다. 인터리버 패턴은 다음 식에서 d1()으로 주어질 수 있다:
상기 서브 블록의 서브 세트와 연관된 서브 블록은 인터리빙되고, 상기 서브 블록의 다른 서브 세트와 연관된 서브 블록은 인터리빙되지 않을 수 있다. 상기 서브 블록 단위 인터리빙은 상기 서브 블록 각각과 연관된 인터리빙 비트 없이 상기 서브 블록에 걸쳐 인터리빙을 적용하는 것을 포함할 수 있다. 예를 들어, 비트 또는 서브 블록의 그룹이 인터리빙될 수 있고, 반면 각 서브 블록 내의 비트는 인터리빙되지 않을 수 있다. 인터리빙된 서브 블록의 서브 세트 및 인터리빙되지 않은 서브 블록의 서브 세트는 연속적이고 오버랩하지 않을 수 있다.
무선 송수신 유닛(WTRU)은 인터리빙된 비트를 생성하도록 상기 인터리빙된 서브 블록 각각으로부터의 비트들을 연결(concatenate)시킬 수 있다. 예를 들어, 연결된 비트는 인터리빙된 서브 블록으로부터 형성될 수 있고, 반면 각 서브 블록 내의 비트는 인터리빙되지 않을 수 있다. 인터리빙된 서브 블록 각각과 연관된 비트는 순차적으로 연결될 수 있다. WTRU는 원형 버퍼에서 인터리빙된 서브 블록과 연관된 인터리빙된 비트를 저장할 수 있다. WTRU는 인터리빙된 비트로부터 전송을 위해 복수의 비트들(예를 들어, 연속된 복수의 비트들)을 선택할 수 있다. 복수의 비트는 원형 버퍼에 연속하여 저장될 수 있다. 복수의 비트는 레이트 매칭 방식에 기초하여 선택될 수 있다. 레이트 매칭 방식은 마더 코드 길이, 레이트 매칭 출력 크기 및 코드 레이트에 기초하여 결정될 수 있다. 레이트 매칭 방식은 반복 방식(repetition scheme), 펑쳐링 방식(puncturing scheme) 또는 단축 방식(shortening scheme) 중 하나일 수 있다. 예를 들어, 레이트 매칭 방식은 예컨대, 레이트 매칭 출력 크기가 마더 코드 길이보다 클 경우, 반복 방식일 수 있다. 레이트 매칭 방식은, 레이트 매칭 출력 크기가 마더 코드 길이보다 작을 경우, 단축 방식 또는 펑쳐링 방식일 수 있다. 단축 방식 및 펑쳐링 방식 사이의 선택은 코드 레이트에 기초할 수 있다.
인터리빙된 서브 블록의 제1 서브 세트는 서브 블록의 수의 중간 서브 블록을 포함할 수 있고, 인터리빙되지 않은 서브 블록의 제2 서브 세트는 짝수개의 서브 블록일 수 있다. 상기 서브 블록의 제2 서브 세트는 상기 서브 블록의 제1 서브 세트의 각 측에서 동일한 수의 서브 블록을 포함한다. 인터리빙된 서브 블록의 제3 서브 세트는 상기 서브 블록의 제2 서브 세트에 인접할 수 있다. 인터리빙되지 않은 서브 블록의 제4 서브 세트는 상기 서브 블록의 제1 서브 세트, 상기 서브 블록의 제2 서브 세트 및 상기 서브 블록의 제3 서브 세트 이외의 서브 블록을 포함할 수 있다. 상기 서브 블록의 제4 서브 세트는 상기 서브 블록의 제3 서브 세트에 인접할 수 있다.
도 1a는 하나 이상의 개시된 실시예가 구현될 수 있는 예시적인 통신 시스템을 도시하는 시스템 도면이다.
도 1b는 실시예에 따른 도 1a에 도시된 통신 시스템 내에서 사용될 수 있는 예시적인 무선 송수신 유닛(WTRU)을 도시하는 시스템 도면이다.
도 1c는 실시예에 따른 도 1a에 도시된 통신 시스템 내에서 사용될 수 있는 예시적인 무선 액세스 네트워크(RAN) 및 예시적인 코어 네트워크(CN)를 도시하는 시스템 도면이다.
도 1d는 실시예에 따른 도 1a에 도시된 통신 시스템 내에서 사용될 수 있는 추가의 예시적인 RAN 및 추가의 예시적인 CN을 도시하는 시스템 도면이다.
도 2는 예시적인 폴라 인코더(polar encoder)를 도시한다.
도 3은 예시적인 폴라 코딩(polar coding)을 도시한다.
도 4는 예시적인 패리티 검사(PC) 폴라 코딩의 예시를 도시한다.
도 5는 폴라 코딩을 사용하는 제어 정보에 대한 처리의 예를 도시한다.
도 6은 레이트 매칭 제어(rate matching control)의 예시적인 구현을 도시한다.
도 7은 예시적인 레이트 매칭을 도시한다.
도 8은 예시적인 비트 선택을 도시한다.
도 9는 예시적인 비트 선택을 도시한다.
도 10은 예시적인 비트 선택을 도시한다.
도 11은 예시적인 비트 선택을 도시한다.
도 12은 예시적인 비트 선택을 도시한다.
도 13은 긴 CRC를 가지는 순환 중복 검사(CRC; Cyclic Redundancy Check)-보조 (CA) 폴라 코드(polar code)의 예시적인 인코딩을 도시한다.
도 14는 긴 CRC를 가지는 CA 폴라 코드에 대한 디코딩의 예시적인 분포를 도시한다.
도 15는 2 개의 개별적인 CRC를 가지는 CA 폴라 코드의 예시적인 인코딩을 도시한다.
도 16은 2 개의 개별적인 CRC를 가지는 CA 폴라 코드의 예시적인 인코딩을 도시한다.
도 17은 PC 폴라 코드의 예시적인 인코딩을 도시한다.
도 18은 PC 폴라 코드의 예시적인 인코딩을 도시한다.
도 19는 CA 리스트 선택을 가지는 PC 폴라 코드의 예시적인 인코딩을 도시한다.
도 20은 서브 블록 기반 펑쳐링(puncturing) 및 사전 단축 방식(scheme) 사이의 예시적인 블록 에러 비율(BLER) 비교를 도시한다.
도 21은 8 개 서브 블록과 매칭하는 폴라 코드 레이트에 대한 예시적인 서브 블록 단위 인터리버를 도시한다.
도 22는 16 개의 서브 블록과 매칭하는 폴라 코드 레이트에 대한 예시적인 서브 블록 단위 인터리버를 도시한다.
도 23a 내지 도 23c는 32 개의 서브 블록과 매칭하는 폴라 코드 레이트에 대한 예시적인 서브 블록 단위 인터리버를 도시한다.
도 24는 예시적인 16 직교 진폭 변조(QAM) 변조를 도시한다.
도 25는 예시적인 16QAM 변조를 도시한다.
도 26은 4 개의 파티션을 가지는 예시적인 16QAM 변조를 도시한다.
도 27은 2 개의 파티션을 가지는 예시적인 직교 위상 편이 변조(QPSK) 변조를 도시한다.
도 28은 2 개의 파티션을 가지는 예시적인 QPSK 변조를 도시한다.
도 29는 5 개의 파티션을 갖는 예시적인 QPSK 변조를 도시한다.
도 30은 예시적인 채널 인터리버를 도시한다.
도 31은 인터리빙의 예를 도시한다.
도 32는 깊이 5를 가지는 예시적인 블록 인터리버를 도시한다.
도 33은 지연 확산 100ns, ½ 코드 레이트 및 QPSK 변조를 가지는 TDL(Tapped Delay Line)-A 채널 모델에서 상이한 인터리버의 예시적인 성능 비교를 도시한다.
도 34는 지연 확산 100ns, ½ 코드 레이트 및 16QAM 변조를 가지는 TDL-A 채널 모델에서 상이한 인터리버의 예시적인 성능 비교를 도시한다.
도 35는 지연 확산 100ns, ½ 코드 레이트 및 64QAM 변조를 가지는 TDL-A 채널 모델에서 상이한 인터리버의 예시적인 성능 비교를 도시한다.
도 36은 행-열 인터리버를 사용하여 볼 수 있는 성능 개선의 예를 도시한다.
도 37 내지 도 48은 본 명세서에 개시된 다양한 예시적인 방법 및 방식(scheme)의 예시적인 성능 비교를 도시한다.
도 49는 예시적인 삼각 인터리버를 도시한다.
도 50은 예시적인 삼각 인터리버를 도시한다.
도 51은 예시적인 폴라 인코딩 시스템을 도시한다.
예시적인 예들의 상세한 설명은 다양한 도면을 참조하여 설명될 것이다. 이러한 설명은 가능한 구현의 상세한 예를 제공하지만, 세부 사항은 예시적인 것으로 의도되며 본 출원의 범위를 제한하는 것은 아니다.
도 1a는 하나 이상의 개시된 실시예가 구현될 수 있는 예시적인 통신 시스템(100)을 도시한 도면이다. 통신 시스템(100)은 음성, 데이터, 비디오, 메시징, 방송 등과 같은 콘텐츠를 다수의 무선 사용자에게 제공하는 다중 액세스 시스템일 수 있다. 통신 시스템(100)은 다수의 무선 사용자가 무선 대역폭을 포함하는 시스템 자원의 공유를 통해 이러한 콘텐츠에 액세스 가능하게 할 수 있다. 예를 들어, 통신 시스템(100)은 코드 분할 다중 액세스(CDMA), 시분할 다중 액세스(TDMA), 주파수 분할 다중 액세스(FDMA), 직교 FDMA(OFDMA), 단일-캐리어 FDMA(SC-FDMA), ZT UW DTS-s OFDM(zero-tail unique-word DFT-Spread OFDM), UW-OFDM(unique word OFDM), 리소스 블록 필터링 OFDM(resource block-filtered OFDM), 필터 뱅크 멀티 캐리어(FBMC; filter bank multicarrier) 등과 같은 하나 이상의 채널 액세스 방법을 채용할 수 있다.
도 1에 도시된 바와 같이, 통신 시스템(100)은 무선 송수신 유닛(WTRU) (102a, 102b, 102c, 102d), RAN(104/113), CN(106/115), 공중 전화 교환망(PSTN)(108), 인터넷(110), 및 다른 네트워크(112)를 포함할 수 있고, 그리고 개시된 다른 실시예는 임의의 수의 WTRU, 기지국, 네트워크 및/또는 네트워크 엘리먼트를 고려한다는 것이 이해될 것이다. WTRU(102a, 102b, 102c, 102d) 각각은 무선 환경에서 동작 및/또는 통신하도록 구성된 임의의 유형의 장치일 수 있다. 예로서, WTRU(102a, 102b, 102c, 102d)는 "스테이션" 및/또는 "STA"로 지칭될 수 있으며, 무선 신호를 송신 및/또는 수신하도록 구성될 수 있고, 사용자 장비(UE), 이동국, 고정 또는 이동 가입자 유닛, 가입 기반 유닛, 호출기, 셀룰러 폰, 개인 휴대 정보 단말기(PDA), 스마트 폰, 랩탑, 넷북, 개인용 컴퓨터 무선 센서, 핫스팟 또는 Mi-Fi 장치, 사물 인터넷(IoT) 장치, 시계 또는 기타 웨어러블, 헤드 마운트 디스플레이(HMD), 차량, 드론, 의료 장치 및 응용 프로그램(예를 들어, 원격 수술), 산업용 장치 및 애플리케이션(예를 들어, 산업용 및/또는 자동화된 처리 체인 컨텍스트에서 작동하는 로봇 및/또는 기타 무선 장치), 소비자 전자 장치, 상업용 및/또는 산업용 무선 네트워크에서 작동하는 장치 등을 포함할 수 있다. 임의의 WTRU(102a, 102b, 102c 및 102d)가 교환가능하게 UE로서 지칭될 수 있다.
통신 시스템(100)은 또한 기지국(114a) 및/또는 기지국(114b)을 포함할 수 있다. 기지국들(114a, 114b) 각각은 CN(106/115), 인터넷(110), 및/또는 다른 네트워크(112)와 같은 하나 이상의 통신 네트워크에 액세스하는 것을 용이하게 하기 위해, WTRU(102a, 102b, 102c, 102d)의 적어도 하나와 무선으로 인터페이스하도록 구성될 수 있는 임의의 유형의 장치일 수 있다. 예로써, 기지국들(114a, 114b)은 기지국 송수신기 스테이션(BTS; base transceiver station), 노드-B, eNode-B, 홈 노드 B, 홈 eNode-B, gNB, NR NodeB, 사이트 컨트롤러, 액세스 포인트(AP), 무선 라우터 등일 수 있다. 기지국들(114a, 114b)이 각각 단일 엘리먼트로서 도시되어 있지만, 기지국들(114a, 114b)은 임의의 수의 상호 연결된 기지국들 및/또는 네트워크 엘리먼트들을 포함할 수 있다는 것이 이해될 것이다.
기지국(114a)은 기지국 제어기(BSC), 무선 네트워크 제어기(RNC), 중계기 노드 등과 같은 다른 기지국 및/또는 네트워크 엘리먼트(도시되지 않음)를 또한 포함할 수 있는 RAN(104/113)의 일부일 수 있다. 기지국(114a) 및/또는 기지국(114b)은 하나 이상의 캐리어 주파수 상에서 무선 신호를 송신 및/또는 수신하도록 구성될 수 있고, 이는 셀(도시되지 않음)로서 지칭될 수 있다. 이들 주파수는 허가(licensed) 스펙트럼, 비라이선스 스펙트럼, 또는 허가 및 비허가(unlicensed) 스펙트럼의 조합일 수 있다. 셀은 상대적으로 고정될 수 있거나 시간에 따라 변할 수 있는 특정 지리적 영역에 무선 서비스에 대한 커버리지를 제공할 수 있다. 셀은 셀 섹터로 더 분할될 수 있다. 예를 들어, 기지국(114a)과 연관된 셀은 3 개의 섹터로 분할될 수 있다. 따라서, 일 실시예에서, 기지국(114a)은 3 개의 송수신기, 즉 셀의 각 섹터마다 하나씩 포함할 수 있다. 일 실시예에서, 기지국(114a)은 다중 입력 다중 출력(MIMO) 기술을 채용할 수 있고, 셀의 각 섹터에 대해 다중 송수신기를 이용할 수 있다. 예를 들어, 빔 포밍은 원하는 공간 방향으로 신호를 전송 및/또는 수신하는데 사용될 수 있다.
기지국들(114a, 114b)은 무선 인터페이스(116)를 통해 WTRU(102a, 102b, 102c, 102d) 중 하나 이상과 통신할 수 있으며, 이는 임의의 적합한 무선 통신 링크(예를 들어, 무선 주파수(RF), 마이크로파, 센티미터파, 마이크로미터파, 적외선(IR), 자외선(UV), 가시 광선 등)일 수 있다. 무선 인터페이스(116)는 임의의 적절한 무선 액세스 기술(RAT)을 사용하여 확립될 수 있다.
보다 구체적으로, 전술한 바와 같이, 통신 시스템(100)은 다중 액세스 시스템일 수 있고, CDMA, TDMA, FDMA, OFDMA, SC-FDMA 등과 같은 하나 이상의 채널 액세스 방식을 채용할 수 있다. 예를 들어, RAN(104/113) 및 WTRU(102a, 102b, 102c)에서의 기지국(114a)은 UMTS(Universal Mobile Telecommunications System), UTRA(Universal Mobile Telecommunications System)와 같은 무선 기술을 구현할 수 있고, 이는 광대역 CDMA(WCDMA)를 사용하여 무선 인터페이스(115/116/117)를 확립할 수 있다. WCDMA는 HSPA(High-Speed Packet Access) 및/또는 HSPA +(Evolved HSPA)와 같은 통신 프로토콜을 포함할 수 있다. HSPA는 고속 다운링크(DL) 패킷 액세스(HSDPA) 및/또는 고속 UL 패킷 액세스(HSUPA)를 포함할 수 있다.
일 실시예에서, 기지국(114a) 및 WTRU(102a, 102b, 102c)는 E-UTRA(Evolved UMTS Terrestrial Radio Access)와 같은 무선 기술을 구현할 수 있으며, 이는 LTE (Long Term Evolution) 및/또는 LTE-Advanced(LTE-A) 및/또는 LTE-Advanced Pro(LTE-A Pro)를 사용하여 무선 인터페이스(116)를 확립할 수 있다.
일 실시예에서, 기지국(114a) 및 WTRU(102a, 102b, 102c)는 NR(New Radio)을 사용하여 무선 인터페이스(116)를 확립할 수 있는 NR 무선 액세스와 같은 무선 기술을 구현할 수 있다.
일 실시예에서, 기지국(114a) 및 WTRU(102a, 102b, 102c)는 다중 무선 액세스 기술을 구현할 수 있다. 예를 들어, 기지국(114a) 및 WTRU(102a, 102b, 102c)는 예를 들어, 이중 접속(DC) 원리를 이용하여 LTE 무선 액세스 및 NR 무선 액세스를 함께 구현할 수 있다. 따라서, WTRU(102a, 102b, 102c)에 의해 이용되는 무선 인터페이스는 다수의 유형의 무선 액세스 기술 및/또는 다수의 유형의 기지국(예를 들어, eNB 및 gNB)으로/로부터의 전송에 의해 특징지어질 수 있다.
다른 실시예들에서, 기지국(114a) 및 WTRU(102a, 102b, 102c)는 IEEE 802.11 (즉, WiFi(Wireless Fidelity)), IEEE 802.16(즉, WiMAX (Worldwide Interoperability for Microwave Access)), CDMA2000, CDMA2000 1X, CDMA2000 EV-DO, IS-2000(Interim Standard 2000), IS-95(Interim Standard 95), IS-856(Interim Standard 856), 글로벌 이동 통신 시스템(GSM), EDGE(Enhanced Data rates for GSM Evolution), GSM EDGE(GERAN) 등과 같은 무선 기술을 구현할 수 있다.
도 1a의 기지국(114b)은 예를 들어, 무선 라우터, 홈 노드 B, 홈 eNode-B 또는 액세스 포인트일 수 있고, 사업장, 가정, 차량, 캠퍼스, 산업 시설, 공기 복도(예를 들어, 드론용), 도로 등과 같은 국부적 지역에서 무선 접속을 용이하게 하기 위해 임의의 적절한 RAT를 이용할 수 있다. 일 실시예에서, 기지국(114b) 및 WTRU(102c, 102d)는 무선 근거리 통신망(WLAN)을 확립하기 위해 IEEE 802.11과 같은 무선 기술을 구현할 수 있다. 일 실시예에서, 기지국(114b) 및 WTRU(102c, 102d)는 무선 개인 영역 네트워크(WPAN)를 확립하기 위해 IEEE 802.15와 같은 무선 기술을 구현할 수 있다. 또 다른 실시예에서, 기지국(114b) 및 WTRU(102c, 102d)는 피코 셀 또는 펨토 셀을 확립하기 위해 셀룰러 기반 RAT(예를 들어, WCDMA, CDMA2000, GSM, LTE, LTE-A, LTE-A Pro, NR 등)를 이용할 수 있다. 도 1a에 도시된 바와 같이, 기지국(114b)은 인터넷(110)에 직접 접속될 수 있다. 따라서, 기지국(114b)은 CN(106/115)을 통해 인터넷(110)에 액세스할 필요가 없을 수 있다.
RAN(104/113)은 CN(106/115)와 통신할 수 있으며, 이는 음성, 데이터, 애플리케이션 및/또는 VoIP(Voice over Internet Protocol) 서비스를 하나 이상의 WTRU(102a, 102b, 102c, 102d)에 제공하도록 구성된 임의의 유형의 네트워크일 수 있다. 데이터는 처리량 요구 사항, 레이턴시 요구 사항, 오류 공차 요구 사항, 안정성 요구 사항, 데이터 처리량 요구 사항, 이동성 요구 사항 등과 같은 다양한 QoS(서비스 품질) 요구 사항을 가질 수 있다. CN(106/115)은 통화 제어, 청구 서비스, 모바일 위치 기반 서비스, 선불 통화, 인터넷 접속성, 비디오 분배 등을 제공할 수 있고/있거나 사용자 인증과 같은 고급 보안 기능을 수행할 수 있다. 도 1a에는 도시되어 있지 않지만, RAN(104/113) 및/또는 CN(106/115)은 RAN(104/113)과 같이 동일한 RAT 또는 상이한 RAT를 채용하는 다른 RAN과 직접 또는 간접적으로 통신할 수 있음을 이해할 것이다. 예를 들어, NR 무선 기술을 이용할 수 있는 RAN(104/113)에 접속될 뿐만 아니라, CN(106/115)은 GSM, UMTS, CDMA 2000, WiMAX, E-UTRA 또는 WiFi 라디오 기술을 채용하는 다른 RAN(도시되지 않음)과 또한 통신할 수 있다.
CN(106/115)은 또한 WTRU(102a, 102b, 102c, 102d)에 대해 PSTN(108), 인터넷(110) 및/또는 다른 네트워크 (112)에 액세스하기 위한 게이트웨이로서 역할을 할 수 있다. PSTN(108)은 일반 전화 서비스(POTS)를 제공하는 회선 교환 전화 네트워크(circuit-switched telephone networks)를 포함할 수 있다. 인터넷(110)은 TCP/IP 인터넷 프로토콜 스위트에서의 전송 제어 프로토콜(TCP), 사용자 데이터그램 프로토콜(UDP) 및/또는 인터넷 프로토콜(IP)과 같은 공통 통신 프로토콜을 사용하는 상호 연결된 컴퓨터 네트워크 및 장치의 글로벌 시스템을 포함할 수 있다. 네트워크(112)는 다른 서비스 제공자에 의해 소유 및/또는 운영되는 유선 및/또는 무선 통신 네트워크를 포함할 수 있다. 예를 들어, 네트워크(112)는 RAN(104/113)과 동일한 RAT 또는 상이한 RAT를 채용할 수 있는 하나 이상의 RAN에 접속된 또 다른 CN을 포함할 수 있다.
통신 시스템(100)의 일부 또는 모든 WTRU(102a, 102b, 102c, 102d)는 다중 모드 기능을 포함할 수 있다(예를 들어, WTRU(102a, 102b, 102c, 102d)는 상이한 무선 링크를 통해 상이한 무선 네트워크와 통신하기 위한 다수의 송수신기를 포함할 수 있다). 예를 들어, 도 1a에 도시된 WTRU(102c)는 셀룰러 기반 무선 기술을 채용할 수 있는 기지국(114a) 및 IEEE 802 무선 기술을 채용할 수 있는 기지국(114b)과 통신하도록 구성될 수 있다.
도 1b는 예시적인 WTRU(102)를 도시한 시스템 도면이다. 도 1b에 도시된 바와 같이, WTRU(102)는 프로세서(118), 송수신기(120), 송수신 엘리먼트(122), 스피커/마이크(124), 키패드(126), 디스플레이/터치 패드(128), 비분리식 메모리(130), 분리식 메모리(132), 전원(134), GPS(global positioning system) 칩셋(136) 및/또는 다른 주변 장치(138) 등을 포함할 수 있다. WTRU(102)는 실시예와 일관성을 유지하면서 전술한 엘리먼트들의 임의의 서브 조합을 포함할 수 있다는 것이 이해될 것이다.
프로세서(118)는 범용 프로세서, 특수 목적 프로세서, 기존 프로세서, 디지털 신호 프로세서(DSP), 복수의 마이크로 프로세서, DSP 코어와 관련된 하나 이상의 마이크로프로세서, 컨트롤러, 마이크로컨트롤러, ASIC(Special Integrated Circuits), FPGA(Field Programmable Gate Arrays) 회로, 다른 유형의 IC, 상태 머신 등일 수 있다. 프로세서(118)는 신호 코딩, 데이터 처리, 전력 제어, 입력/출력 처리 및/또는 WTRU(102)가 무선 환경에서 동작할 수 있게 하는 임의의 다른 기능을 수행할 수 있다. 프로세서(118)는 송수신기(120)에 연결될 수 있으며, 이는 송수신 엘리먼트(122)에 연결될 수 있다. 도 1b는 프로세서(118)와 송수신기(120)를 별 개의 컴포넌트로서 도시하지만, 프로세서(118)와 송수신기(120)는 전자 패키지 또는 칩에 함께 통합될 수 있음을 이해할 것이다.
송수신 엘리먼트(122)는 무선 인터페이스(116)를 통해 기지국(예를 들어, 기지국 (114a))으로 신호를 송신하거나 기지국으로부터 신호를 수신하도록 구성될 수 있다. 예를 들어, 일 실시예에서, 송수신 엘리먼트(122)는 RF 신호를 송신 및/또는 수신하도록 구성된 안테나일 수 있다. 일 실시예에서, 송수신 엘리먼트(122)는 예를 들어 IR, UV 또는 가시광선 신호를 송신 및/또는 수신하도록 구성된 이미터(emitter)/검출기일 수 있다. 또 다른 실시예에서, 송수신 엘리먼트(122)는 RF 및 광 신호 둘 다를 송신 및/또는 수신하도록 구성될 수 있다. 송수신 엘리먼트(122)는 무선 신호의 임의의 조합을 송신 및/또는 수신하도록 구성될 수 있다는 것이 이해될 것이다.
도 1b에 송수신 엘리먼트(122)가 단일 엘리먼트로서 도시되었지만, WTRU(102)는 임의의 수의 송수신 엘리먼트(122)를 포함할 수 있다. 보다 구체적으로, WTRU(102)는 MIMO 기술을 채용할 수 있다. 따라서, 일 실시예에서, WTRU(102)는 무선 인터페이스(116)를 통해 무선 신호를 송신 및 수신하기 위한 둘 이상의 송수신 엘리먼트(122)(예를 들어, 다중 안테나)를 포함할 수 있다.
송수신기(120)는 송수신 엘리먼트(122)에 의해 전송될 신호를 변조하고 송수신 엘리먼트(122)에 의해 수신되는 신호를 복조하도록 구성될 수 있다. 전술한 바와 같이, WTRU(102)는 다중 모드 기능을 가질 수 있다. 따라서, 송수신기(120)는 WTRU(102)가 예를 들어, NR 및 IEEE 802.11과 같은 복수의 RAT를 통해 통신할 수 있게 하는 복수의 송수신기를 포함할 수 있다.
WTRU(102)의 프로세서(118)는 스피커/마이크(124), 키패드(126) 및/또는 디스플레이/터치 패드(128)(예를 들어, 액정 디스플레이(LCD)) 디스플레이 유닛 또는 유기 발광 다이오드(OLED) 디스플레이 유닛)에 연결될 수 있고, 이들로부터 사용자 입력 데이터를 수신할 수 있다. 프로세서(118)는 또한 사용자 데이터를 스피커/마이크(124), 키패드(126) 및/또는 디스플레이/터치 패드(128)에 출력할 수 있다. 또한, 프로세서(118)는 비분리식 메모리(130) 및/또는 분리식 메모리(132)와 같은 임의의 유형의 적합한 메모리로부터 정보에 액세스하고, 데이터를 저장할 수 있다. 비분리식 메모리(130)는 랜덤 액세스 메모리(RAM), 판독 전용 메모리(ROM), 하드 디스크, 또는 임의의 다른 유형의 메모리 저장 장치를 포함할 수 있다. 분리식 메모리(132)는 SIM(Subscriber Identity Module) 카드, 메모리 스틱, SD(Secure Digital) 메모리 카드 등을 포함할 수 있다. 다른 실시예들에서, 프로세서(118)는 서버 또는 가정용 컴퓨터(도시되지 않음)와 같이 WTRU(102) 상에 물리적으로 위치되지 않은 메모리로부터 정보에 액세스하고, 그에 데이터를 저장할 수 있다.
프로세서(118)는 전원(134)으로부터 전력을 수신할 수 있고, WTRU(102) 내의 다른 컴포넌트에 전력을 분배 및/또는 제어하도록 구성될 수 있다. 전원(134)은 WTRU(102)에 전력을 공급하기 위한 임의의 적절한 장치일 수 있다. 예를 들어, 전원(134)은 하나 이상의 드라이 셀 배터리(예를 들어, 니켈-카드뮴(NiCd), 니켈-아연(NiZn), 니켈 금속 수소화물(NiMH), 리튬 이온(Li-ion) 등), 태양 전지, 연료 전지 등을 포함할 수 있다.
프로세서(118)는 또한 WTRU(102)의 현재 위치에 관한 위치 정보(예를 들어, 경도 및 위도)를 제공하도록 구성될 수 있는 GPS 칩셋(136)에 결합될 수 있다. GPS 칩셋(136)으로부터의 정보에 부가하여 또는 대신에, WTRU(102)는 무선 인터페이스(116)를 통해 기지국(예를 들어, 기지국(114a, 114b))으로부터 위치 정보를 수신하고/하거나 2개 이상의 근처 기지국으로부터 수신되는 신호의 타이밍에 기초하여 그의 위치를 결정할 수 있다. WTRU(102)는 실시예와 일관성을 유지하면서 임의의 적절한 위치 결정 방법에 의해 위치 정보를 획득할 수 있다는 것이 이해될 것이다.
프로세서(118)는 추가의 특징, 기능 및/또는 유선 또는 무선 접속을 제공하는 하나 이상의 소프트웨어 및/또는 하드웨어 모듈을 포함할 수 있는 다른 주변 장치(138)에 추가로 결합될 수 있다. 예를 들어, 주변 장치(138)는 가속도계, 전자 나침반, 위성 송수신기, 디지털 카메라(사진 및/또는 비디오 용), 범용 직렬 버스(USB) 포트, 진동 장치, 텔레비전 송수신기, 핸즈프리 헤드셋, Bluetooth® 모듈, 주파수 변조(FM) 무선 장치, 디지털 음악 플레이어, 미디어 플레이어, 비디오 게임 플레이어 모듈, 인터넷 브라우저, 가상 현실 및/또는 증강 현실(VR/AR) 장치, 활동 추적기 등을 포함할 수 있다. 주변 장치(138)는 하나 이상의 센서를 포함할 수 있고, 센서는 자이로스코프, 가속도계, 홀 효과 센서, 자력계, 배향 센서, 근접 센서, 온도 센서, 시간 센서, 지리 위치 센서; 고도계, 광 센서, 터치 센서, 자력계, 기압계, 제스처 센서, 생체 센서 및/또는 습도 센서 중 하나 이상일 수 있다.
WTRU(102)는 동시 발생 및/또는 동시일 수 있는 일부 또는 모든 신호의 전송 및 수신(예를 들어, UL(예를 들어, 전송을 위해) 및 다운링크(예를 들어, 수신을 위해) 모두에 대한 서브 프레임과 연관된)에 대한 전이중 통신(full duplex radio)을 포함할 수 있다. 전이중 통신은 하드웨어(예를 들어, 초크)를 통한 자기 간섭 또는 프로세서를 통한(예를 들어, 별도의 프로세서(도시되지 않음) 또는 프로세서(118)를 통한) 신호 처리를 감소 및/또는 실질적으로 제거하기 위한 간섭 관리 유닛을 포함할 수 있다. 일 실시예에서, WTRU(102)는 (예를 들어, UL(예를 들어, 전송을 위해) 또는 다운링크(예를 들어, 수신을 위해)를 위한 특정 서브 프레임과 연관된) 일부 또는 모든 신호의 전송 및 수신을 위한 반이중 통신(half-duplex radio)을 포함할 수 있다.
도 1c는 일 실시예에 따른 RAN(104) 및 CN(106)을 도시하는 시스템 도면이다. 전술한 바와 같이, RAN(104)은 무선 인터페이스(116)를 통해 WTRU(102a, 102b, 102c)와 통신하기 위해 E-UTRA 무선 기술을 채용할 수 있다. RAN(104)은 또한 CN(106)과 통신할 수 있다.
RAN(104)은 eNode-B(160a, 160b, 160c)를 포함할 수 있지만, RAN(104)은 실시예와 일관성을 유지하면서 임의의 수의 eNode-B를 포함할 수 있다는 것이 이해될 것이다. eNode-B(160a, 160b, 160c)는 무선 인터페이스(116)를 통해 WTRU(102a, 102b, 102c)와 통신하기 위한 하나 이상의 송수신기를 각각 포함할 수 있다. 일 실시 예에서, eNode-B (160a, 160b, 160c)는 MIMO 기술을 구현할 수 있다. 따라서, 예를 들어 eNode-B(160a)는 WTRU(102a)로 무선 신호를 송신 및/또는 WTRU(102a)로부터 무선 신호를 수신하기 위해 다수의 안테나를 사용할 수 있다.
eNode-B(160a, 160b, 160c) 각각은 특정 셀(도시되지 않음)과 연관될 수 있고 무선 자원 관리 결정, 핸드 오버 결정, UL 및/또는 DL에서의 사용자의 스케줄링 등을 처리하도록 구성될 수 있다. 도 1c에 도시된 바와 같이, eNode-B(160a, 160b, 160c)는 X2 인터페이스를 통해 서로 통신할 수 있다.
도 1c에 도시된 CN(106)은 이동성 관리 엔티티(MME)(162), 서빙 게이트웨이(SGW)(164) 및 패킷 데이터 네트워크(PDN) 게이트웨이(또는 PGW)(166)를 포함할 수 있다. 전술한 엘리먼트들 각각은 CN(106)의 일부로서 도시되어 있지만, 이들 엘리먼트 중 임의의 것이 CN 운영자 이외의 다른 엔티티에 의해 소유 및/또는 운영될 수 있다는 것이 이해될 것이다.
MME(162)는 S1 인터페이스를 통해 RAN(104)의 eNode-B(162a, 162b, 162c) 각각에 접속될 수 있고 제어 노드로서 기능할 수 있다. 예를 들어, MME(162)는 WTRU(102a, 102b, 102c)의 사용자를 인증하고, 베어러 활성화/비활성화, WTRU(102a, 102b, 102c)의 초기 어태치 동안 특정 서빙 게이트웨이를 선택하는 것 등을 담당할 수 있다. MME(162)는 RAN(104)과 GSM 및/또는 WCDMA와 같은 다른 무선 기술을 채용하는 다른 RAN(도시되지 않음) 사이를 스위칭하기 위한 제어 평면 기능을 제공할 수 있다.
SGW(164)는 S1 인터페이스를 통해 RAN(104) 내의 각각의 eNode-B(160a, 160b, 160c)에 접속될 수 있다. SGW(164)는 일반적으로 WTRU(102a, 102b, 102c)로/로부터 사용자 데이터 패킷을 라우팅 및 포워드할 수 있다. SGW(164)는 eNB 간 핸드 오버 동안 사용자 평면 앵커링, WTRU(102a, 102b, 102c)에 DL 데이터가 이용가능할 때 페이징을 트리거링하는 것, WTRU(102a, 102b, 102c)의 컨텍스트를 관리 및 저장하는 것 등과 같은 다른 기능을 수행할 수 있다.
SGW(164)는 WTRU(102a, 102b, 102c)와 IP 이용가능 장치 사이의 통신을 용이하게 하기 위해, 인터넷(110)과 같은 패킷 교환 네트워크에 대한 액세스를 WTRU(102a, 102b, 102c)에 제공할 수 있는 PGW(166)에 접속될 수 있다.
CN(106)은 다른 네트워크와의 통신을 용이하게 할 수 있다. 예를 들어, CN(106)은 WTRU(102a, 102b, 102c)와 전통적인 유선 통신 장치 사이의 통신을 용이하게 하기 위해 PSTN(108)과 같은 회로 교환 네트워크에 대한 액세스를 WTRU(102a, 102b, 102c)에 제공할 수 있다. 예를 들어, CN(106)은 CN(106)과 PSTN(108) 사이의 인터페이스로서 기능하는 IP 게이트웨이(예를 들어, IP 멀티미디어 서브 시스템(IMS) 서버)를 포함하거나 통신할 수 있다. 또한, CN(106)은 WTRU(102a, 102b, 102c)에 다른 서비스 제공자에 의해 소유 및/또는 운영되는 다른 유선 및/또는 무선 네트워크를 포함할 수 있는 다른 네트워크(112)에 대한 액세스를 제공할 수 있다.
WTRU가 무선 단말로서 도 1a 내지 도 1d에 설명되었지만, 특정의 대표적인 실시예에서, 이러한 단말기는 통신 네트워크와의 유선 통신 인터페이스(예를 들어, 일시적 또는 영구적)를 사용할 수 있는 것으로 고려된다.
대표적인 실시예에서, 다른 네트워크(112)는 WLAN일 수 있다.
BSS(Infrastructure Basic Service Set) 모드의 WLAN은 BSS 및 AP와 연관된 하나 이상의 스테이션(STA)에 대한 액세스 포인트(AP)를 가질 수 있다. AP는 분배 시스템(DS) 또는 BSS로 및/또는 외부로 트래픽을 운반하는 다른 유형의 유무선 네트워크에 대한 액세스 또는 인터페이스를 가질 수 있다. BSS 외부에서 발생하는 STA으로의 트래픽은 AP를 통해 도착하고 STA으로 전달될 수 있다. STA으로부터 BSS 외부의 목적지로 발신하는 트래픽은 AP로 전송되어 각각의 목적지로 전달될 수 있다. BSS 내의 STA들 사이의 트래픽은 AP를 통해 전송될 수 있는데, 예를 들어, 소스 STA가 트래픽을 AP로 전송하고 AP가 트래픽을 목적지 STA으로 전달할 수 있다. BSS 내의 STA들 간의 트래픽은 피어-투-피어 트래픽으로 간주 및/또는 지칭될 수 있다. 피어-투-피어 트래픽은 직접 링크 설정(DLS)을 사용하여 소스 및 목적지 STA 사이(예를 들어, 직접 사이)로 전송될 수 있다. 특정의 대표적인 실시예에서, DLS는 802.11e DLS 또는 802.11z 터널링 DLS(TDLS)를 사용할 수 있다. IBSS(Independent BSS) 모드를 사용하는 WLAN은 AP를 갖지 않을 수 있으며, IBSS 내에서 또는 IBSS를 사용하는 STA들(예를 들어, 모든 STA들)은 서로 직접 통신할 수 있다. IBSS 통신 모드는 본 명세서에서 때때로 "애드혹(ad-hoc)"통신 모드로 지칭될 수 있다.
802.11ac 인프라 구조 동작 모드 또는 유사한 동작 모드를 사용할 때, AP는 1차 채널(primary channel)과 같은 고정 채널 상에 비콘을 전송할 수 있다. 1차 채널은 고정 폭(예를 들어, 20 MHz 광대역) 또는 시그널링을 통한 동적으로 설정된 폭일 수 있다. 1차 채널은 BSS의 동작 채널일 수 있고, AP와의 접속을 설정하기 위해 STA에 의해 사용될 수 있다. 특정의 대표적인 실시예에서, 충돌 회피를 가지는 캐리어 감지 다중 액세스(CSMA/CA; Carrier Sense Multiple Access with Collision Avoidance)는 예를 들어 802.11 시스템에서 구현될 수 있다. CSMA/CA의 경우, AP를 포함하는 STA들(예를 들어, 모든 STA들)은 1차 채널을 감지할 수 있다. 1차 채널이 특정 STA에 의해 감지/검출 및/또는 사용 중이라고 결정되면, 특정 STA는 백 오프(back off)될 수 있다. 하나의 STA(예를 들어, 오로지 하나의 스테이션)은 주어진 BSS에서 임의의 주어진 시간에서 전송할 수 있다.
HT(High Throughput) STA는, 40MHz 광대역 채널을 형성하도록 예를 들어, 1차 20MHz 채널과 인접 또는 인접하지 않은 20MHz 채널의 조합을 통해 통신을 위한 40MHz 광대역 채널을 사용할 수 있다.
VHT(Very High Throughput) STA은 20MHz, 40MHz, 80MHz 및/또는 160MHz 와이드 채널을 지원할 수 있다. 40MHz 및/또는 80MHz 채널은 연속 20MHz 채널을 결합함으로써 형성될 수 있다. 160MHz 채널은 8 개의 연속 20MHz 채널을 결합하거나 80 + 80 구성으로서 지칭될 수 있는 두 개의 비 연속 80MHz 채널을 결합함으로써 형성될 수 있다. 80 + 80 구성의 경우, 채널 인코딩 후, 데이터는 데이터를 두 개의 스트림으로 분할할 수 있는 세그먼트 파서(parser)를 통해 전달될 수 있다. IFFT(Inverse Fast Fourier Transform) 처리 및 시간 도메인 처리는 각 스트림에서 개별적으로 수행될 수 있다. 스트림은 2 개의 80MHz 채널에 맵핑될 수 있고, 데이터는 전송 STA에 의해 전송될 수 있다. 수신 STA의 수신기에서, 전술된 80 + 80 구성에 대한 동작이 반전될 수 있고, 결합된 데이터는 매체 액세스 제어(MAC)로 전송될 수 있다.
서브 1GHz 동작 모드는 802.11af 및 802.11ah에 의해 지원된다. 채널 작동 대역폭 및 캐리어는 802.11n 및 802.11ac에서 사용되는 대역폭에 비해 802.11af 및 802.11ah에서 감소된다. 802.11af는 TVWS(TV White Space) 스펙트럼에서 5MHz, 10MHz 및 20MHz 대역폭을 지원하고, 802.11ah는 비 TVWS 스펙트럼을 사용하여 1MHz, 2MHz, 4MHz, 8MHz 및 16MHz 대역폭을 지원한다. 대표적인 실시예에 따르면, 802.11ah는 매크로 커버리지 영역에서 MTC 장치와 같은 미터 유형 제어/기계 유형 통신을 지원할 수 있다. MTC 장치는 특정 기능, 예를 들어 특정 및/또는 제한된 대역폭에 대한 지원(예를 들어, 단순히 지원)을 포함하는 제한된 기능을 가질 수 있다. MTC 디바이스는 (예를 들어, 매우 긴 배터리 수명을 유지하기 위해) 배터리 수명이 임계치를 초과한 배터리를 포함할 수 있다.
다수의 채널 및 802.11n, 802.11ac, 802.11af 및 802.11ah와 같은 채널 대역폭을 지원할 수 있는 WLAN 시스템은 1차 채널로 지정될 수 있는 채널을 포함한다. 1차 채널은 BSS 내의 모든 STA에 의해 지원되는 최대 공통 동작 대역폭과 동일한 대역폭을 가질 수 있다. 1차 채널의 대역폭은 가장 작은 대역폭 동작 모드를 지원하는 BSS에서 동작하는 모든 STA 중에서 STA에 의해 설정 및/또는 제한될 수 있다. 802.11ah의 예에서, AP 및 BSS 내의 다른 STA들이 2MHz, 4MHz, 8MHz, 16MHz 및/또는 기타 채널 대역폭 작동 모드를 지원할 지라도, 1차 채널은 1MHz 모드를 지원하는(예를 들어, 단순히 지원) STA(예를 들어, MTC 유형 장치)에 대한 1MHz 와이드(wide)일 수 있다. 캐리어 감지 및/또는 NAV(Network Allocation Vector) 설정은 1차 채널의 상태에 따라 달라질 수 있다. 예를 들어, AP로 전송하는 (1MHz 작동 모드만을 지원하는)STA로 인해 1차 채널이 사용 중인 경우, 주파수 대역의 대부분이 유휴 상태이고 사용가능함에도 불구하고 전체 이용가능한 주파수 대역이 사용중인 것으로 간주될 수 있다.
미국에서, 802.11ah에 의해 사용될 수 있는 가용 주파수 대역은 902MHz 내지 928MHz이다. 한국에서 사용 가능한 주파수 대역은 917.5MHz 내지 923.5MHz이다. 일본에서 사용 가능한 주파수 대역은 916.5MHz 내지 927.5MHz입니다. 802.11ah에 대해 사용 가능한 총 대역폭은 국가 코드에 따라 6MHz 내지 26MHz이다.
도 1d는 일 실시예에 따른 RAN(113) 및 CN(115)을 도시하는 시스템 도면이다. 전술한 바와 같이, RAN(113)은 무선 인터페이스(116)를 통해 WTRU(102a, 102b, 102c)와 통신하기 위해 NR 무선 기술을 채용할 수 있다. RAN(113)은 또한 CN(115)과 통신할 수 있다.
RAN(113)은 gNB(180a, 180b, 180c)를 포함할 수 있지만, RAN(113)은 실시예와 일관성을 유지하면서 임의의 수의 gNB를 포함할 수 있다는 것이 이해될 것이다. gNB(180a, 180b, 180c)는 각각 무선 인터페이스(116)를 통해 WTRU(102a, 102b, 102c)와 통신하기 위한 하나 이상의 송수신기를 포함할 수 있다. 일 실시예에서, gNB(180a, 180b, 180c)는 MIMO 기술을 구현할 수 있다. 예를 들어, gNB(180a, 108b)는 빔 포밍을 이용하여 gNB(180a, 180b, 180c)로 신호를 전송 및/또는 gNB로부터 신호를 수신할 수 있다. 따라서, gNB(180a)는 예를 들어 다중 안테나를 사용하여 WTRU(102a)로 무선 신호를 송신 및/또는 WTRU(102a)로부터 무선 신호를 수신할 수 있다. 실시예에서, gNB(180a, 180b, 180c)는 캐리어 집성 기술을 구현할 수 있다. 예를 들어, gNB(180a)는 다수의 컴포넌트 캐리어를 WTRU(102a)(도시되지 않음)에 전송할 수 있다. 이들 컴포넌트 캐리어의 서브 세트는 비허가 스펙트럼에 있을 수 있는 반면, 나머지 컴포넌트 캐리어는 허가 스펙트럼에 있을 수 있다. 실시예에서, gNB(180a, 180b, 180c)는 CoMP(Coordinated Multi-Point) 기술을 구현할 수 있다. 예를 들어, WTRU(102a)는 gNB(180a) 및 gNB(180b) (및/또는 gNB(180c))로부터 협력된 전송을 수신할 수 있다.
WTRU(102a, 102b, 102c)는 가변적 채널 대역폭(scalable numerology)과 연관된 전송을 사용하여 gNB(180a, 180b, 180c)와 통신할 수 있다. 예를 들어, OFDM 심벌 간격 및/또는 OFDM 서브캐리어 간격은 무선 전송 스펙트럼의 상이한 전송, 상이한 셀 및/또는 상이한 부분에 따라 변할 수 있다. WTRU(102a, 102b, 102c)는 (예를 들어, 가변 개수의 OFDM 심벌을 포함하고/하거나 가변 길이의 절대 시간을 지속하는) 다양한 또는 확장가능한 길이의 서브 프레임 또는 전송 시간 간격(TTI)을 사용하여 gNB(180a, 180b, 180c)와 통신할 수 있다.
gNB(180a, 180b, 180c)는 독립형 구성 및/또는 비독립형 구성으로 WTRU(102a, 102b, 102c)와 통신하도록 구성될 수 있다. 독립형 구성에서, WTRU(102a, 102b, 102c)는 다른 RAN(예를 들어, eNode-B(160a, 160b, 160c)와 같은)과도 액세스하지 않고 gNB(180a, 180b, 180c)와 통신할 수 있다. 독립형 구성에서, WTRU(102a, 102b, 102c)는 이동성 앵커 포인트로서 하나 이상의 gNB(180a, 180b, 180c)를 이용할 수 있다. 독립형 구성에서, WTRU(102a, 102b, 102c)는 비허가 대역의 신호를 사용하여 gNB(180a, 180b, 180c)와 통신할 수 있다. 비독립형 구성에서, WTRU(102a, 102b, 102c)는 eNode-B(160a, 160b, 160c)와 같은 다른 RAN과 통신/접속하면서 gNB(180a, 180b, 180c)와 통신/접속할 수 있다. 예를 들어, WTRU(102a, 102b, 102c)는 하나 이상의 gNB(180a, 180b, 180c) 및 하나 이상의 eNode-B(160a, 160b, 160c)와 실질적으로 동시에 통신하기 위해 DC 원리를 구현할 수 있다. 비독립형 구성에서, eNode-B(160a, 160b, 160c)는 WTRU(102a, 102b, 102c)에 대한 이동성 앵커로서 기능할 수 있고 gNB(180a, 180b, 180c)는 WTRU(102a, 102b)에 서비스하기 위한 추가 커버리지 및/또는 스루풋을 제공할 수 있다.
gNB(180a, 180b, 180c) 각각은 특정 셀(도시되지 않음)과 연관될 수 있고, 무선 자원 관리 결정들, 핸드 오버 결정들, UL 및/또는 DL에서의 사용자들의 스케줄링, 네트워크 슬라이싱 지원, 이중 접속성, NR과 E-UTRA 간의 연동, UPF (User Plane Function)(184a, 184b)로 사용자 평면 데이터 라우팅, AMF(Access and Mobility Management Function)(182a, 182b)로 제어 평면 정보 라우팅 등을 처리하도록 구성될 수 있다. 도 1d에 도시된 바와 같이, gNB(180a, 180b, 180c)는 Xn 인터페이스를 통해 서로 통신할 수 있다.
도 1d에 도시된 CN(115)은 적어도 하나의 AMF(182a, 182b), 적어도 하나의 UPF(184a, 184b), 적어도 하나의 세션 관리 기능(SMF)(183a, 183b) 및 가능하게는 데이터 네트워크(DN)(185a, 185b)를 포함할 수 있다. 전술한 엘리먼트들 각각이 CN(115)의 일부로서 도시되어 있지만, 이들 엘리먼트 중 임의의 엘리먼트는 CN 운영자 이외의 엔티티에 의해 소유 및/또는 운영될 수 있다는 것이 이해될 것이다.
AMF(182a, 182b)는 N2 인터페이스를 통해 RAN(113) 내의 하나 이상의 gNB(180a, 180b, 180c)에 접속될 수 있고 제어 노드로서 기능할 수 있다. 예를 들어, AMF(182a, 182b)는 WTRU(102a, 102b, 102c)의 사용자를 인증하고, 네트워크 슬라이싱(예를 들어, 상이한 요구 사항을 가지는 상이한 PDU 세션의 처리)을 지원하고, 특정 SMF(183a, 183b)를 선택하고, 등록 영역의 관리, NAS 시그널링의 종료, 이동성 관리 등을 담당할 수 있다. 네트워크 슬라이싱은 WTRU(102a, 102b, 102c)에 이용되는 서비스의 유형에 기초하여, WTRU(102a, 102b, 102c)에 대한 CN 지원을 커스터마이즈 하기 위해 AMF(182a, 182b)에 의해 사용될 수 있다. 예를 들어, URLLC(Ultra-Reliable Low Latency) 액세스에 의존하는 서비스, eMBB(Enhanced Massive Mobile Broadband) 액세스에 의존하는 서비스, MTC(machine type communication) 액세스에 대한 서비스 및/또는 유사한 서비스 등과 같은 상이한 사용 사례에 대해 확립될 수 있다. AMF(162)는 LTE, LTE-A, LTE-A Pro 및/또는 WiFi와 같은 비-3GPP 액세스 기술과 같은 다른 무선 기술을 채용하는 다른 RAN(도시되지 않음)과 RAN(113) 사이를 스위칭하기 위한 제어 평면 기능을 제공할 수 있다.
SMF(183a, 183b)는 N11 인터페이스를 통해 CN(115)의 AMF(182a, 182b)에 접속될 수 있다. SMF(183a, 183b)는 또한 N4 인터페이스를 통해 CN(115)의 UPF(184a, 184b)에 접속될 수 있다. SMF(183a, 183b)는 UPF(184a, 184b)를 선택 및 제어하고 UPF(184a, 184b)를 통한 트래픽의 라우팅을 구성할 수 있다. SMF(183a, 183b)는 UE IP 주소 관리 및 할당, PDU 세션 관리, 정책 시행 및 QoS 제어, 다운링크 데이터 통지 제공 등과 같은 다른 기능을 수행할 수 있다. PDU 세션 타입은 IP 기반, 비 IP 기반, 이더넷 기반 등일 수 있다.
UPF(184a, 184b)는 N3 인터페이스를 통해 RAN(113)의 하나 이상의 gNB(180a, 180b, 180c)에 접속될 수 있으며, 이는 WTRU(102a, 102b, 102c)에 WTRU(102a, 102b, 102c)와 IP 이용가능 장치 사이의 통신을 용이하게 하기 위해, 인터넷(110)과 같은 패킷 교환 네트워크에 대한 액세스를 제공할 수 있다. UPF(184, 184b)는 패킷 라우팅 및 포워딩, 사용자 평면 정책 시행, 멀티 홈 PDU 세션 지원, 사용자 평면 QoS 처리, 다운링크 패킷 버퍼링, 이동성 앵커링 제공 등과 같은 다른 기능을 수행할 수 있다.
CN(115)은 다른 네트워크와의 통신을 용이하게 할 수 있다. 예를 들어, CN(115)은 CN(115)과 PSTN(108) 사이의 인터페이스로서 기능하는 IP 게이트웨이(예를 들어, IP 멀티미디어 서브 시스템(IMS) 서버)를 포함하거나 통신할 수 있다. 또한, CN(115)은 다른 서비스 제공자에 의해 소유 및/또는 운영되는 다른 유선 및/또는 무선 네트워크를 포함할 수 있는 다른 네트워크(112)에 대한 액세스를 WTRU(102a, 102b, 102c)에 제공할 수 있다. 일 실시예에서, WTRU(102a, 102b, 102c)는 UPF(184a, 184b)로 N3 인터페이스를 통한 UPF(184a, 184b)를 통해 그리고 UPF(184a, 184b) 및 DN(185a, 185b) 사이의 N6 인터페이스를 통해 로컬 데이터 네트워크(DN)(185a, 185b)에 접속될 수 있다.
도 1a 내지 도 1d의 도면 및 도 1a 내지 도 1d에 대응하는 설명을 고려하여, WTRU(102a-d), 기지국(114a-b), eNode-B(160a-c), MME(162), SGW(164), PGW(166), gNB(180a-c), AMF(182a-b), UPF(184a-b), SMF(183a-b), DN(185a-b) 및/또는 본 명세서에서 설명된 기타 다른 장치(들) 중 하나 이상과 관련하여 본 명세서에 기술된 기능들 중 하나 이상 또는 전부는 하나 이상의 에뮬레이션 장치(도시하지 않음)에 의해 수행될 수 있다. 에뮬레이션 장치는 본 명세서에 설명된 기능들 중 하나 이상 또는 전부를 에뮬레이션하도록 구성된 하나 이상의 장치일 수 있다. 예를 들어, 에뮬레이션 장치는 다른 장치를 테스트하고 및/또는 네트워크 및/또는 WTRU 기능을 시뮬레이션하는데 사용될 수 있다.
에뮬레이션 장치는 랩 환경 및/또는 운영자 네트워크 환경에서 다른 장치의 하나 이상의 테스트를 구현하도록 설계될 수 있다. 예를 들어, 하나 이상의 에뮬레이션 장치는 통신 네트워크 내의 다른 장치를 테스트하기 위해 유선 및/또는 무선 통신 네트워크의 일부로서 완전히 또는 부분적으로 구현 및/또는 배치되는 동안 하나 이상의 기능 또는 전부를 수행할 수 있다. 하나 이상의 에뮬레이션 장치는 유선 및/또는 무선 통신 네트워크의 일부로서 일시적으로 구현/배포되는 동안 하나 이상의 기능 또는 전부를 수행할 수 있다. 에뮬레이션 장치는 테스트 목적의 다른 장치에 직접 연결될 수 있고/있거나 무선 통신을 이용하여 테스트를 수행할 수 있다.
하나 이상의 에뮬레이션 장치는 유선 및/또는 무선 통신 네트워크의 일부로서 구현/배포되지 않으면서 모든 기능을 포함하여 하나 이상의 기능을 수행할 수 있다. 예를 들어, 에뮬레이션 디바이스는 하나 이상의 컴포넌트의 테스트를 구현하기 위해 테스트 실험실 및/또는 비배치(예를 들어, 테스트) 유선 및/또는 무선 통신 네트워크의 테스트 시나리오에서 이용될 수 있다. 하나 이상의 에뮬레이션 장치는 테스트 장비일 수 있다. (예를 들어, 하나 이상의 안테나를 포함할 수 있는) RF 회로를 통한 직접 RF 결합 및/또는 무선 통신은 데이터를 전송 및/또는 수신하기 위해 에뮬레이션 장치에 의해 사용될 수 있다.
본 명세서에 개시된 하나 이상의 특징은 도 1a 내지 도 1d에 설명된 하나 이상의 장치, 방법 및/또는 시스템을 사용하여 구현될 수 있다.
터보 코드 및/또는 저밀도 패리티 검사(LDPC) 코드 이외의 코드를 달성하는 용량은 폴라 코드(polar code)를 포함할 수 있다. 폴라 코드는 낮은 인코딩 및/또는 디코딩 복잡성, 낮은 에러 플로어(예를 들어, 매우 낮은 에러 플로어) 또는 명시적 구성 방식 중 하나 이상을 포함하는 속성을 가지는 선형 블록 코드일 수 있다.
폴라 코드()는 정보 블록 길이 및 코딩된 블록 길이 에 기초할 수 있다. 값 은 정수 n에 대해 2의 거듭 제곱, 예를 들어 으로 설정될 수 있다. 폴라 코드의 생성기 행렬은 으로 표현될 수 있으며, 여기서 은 비트 반전 순열 행렬이며, 은 n 번째 크로네커 제곱 및 을 나타낸다. 폴라 코드의 예시적인 구현에서, 비트 반전 순열 행렬 은 간략화를 위해 인코더 측에서 무시될 수 있고 비트 반전 연산은 디코더 측에서 수행될 수 있다. 도 2는 N = 8인 폴라 인코더의 예이다. 도 2는 의 예시적인 구현을 도시한다. 폴라 코드의 코드 워드는 으로 주어질 수 있다.
폴라 인코딩된 비트의 디코딩과 관련하여, 연속 제거(SC) 디코딩이 사용될 수 있다. SC 디코딩, 예를 들어, SCL(연속 소거 리스트) 디코딩 또는 CA-SCL(CRC-Aided SCL) 디코딩에 기초하여 고급 디코딩 방식이 사용될 수 있다.
CRC-보조(CA) 폴라 코드는 CRC-보조 연속 소거 리스트(SCL) 디코더를 가지는 폴라 코드일 수 있다. CRC-보조 디코딩에서, CRC 비트들은 후보 코드 워드들의 리스트로부터 최종 코드 워드를 선택하는데 사용될 수 있다. 최종 코드 워드는 디코딩의 끝에서 선택될 수 있다. CRC 비트는 예를 들어, 에러 검출 목적 대신 에러 정정 목적을 위해 설계되고 사용될 수 있다. CRC 비트는 부분 에러 검출을 위해 사용될 수 있다.
폴라 코드를 위한 코드 구조(들)가 제공될 수 있다. 폴라 코드는 인코딩 및 디코딩의 관점에서 구성될 수 있다. 폴라 코드의 설계는 K 개의 정보 비트를 폴라 인코더 의 개의 입력 비트에 매핑하는 것에 의존할 수 있다. K 개의 정보 비트는 K 개의 비트 채널, 예를 들어 K 개의 베스트 비트 채널에 놓일 수 있다. 정보 비트들에 매핑되지 않은 나머지 입력 비트들은 동결 비트(frozen bit)로 지칭될 수 있다. 동결 비트는 고정된 값을 가질 수 있으며, 예를 들어, 동결 비트는 값 0으로 설정될 수 있다. 동결 비트에 대한 위치의 세트는 동결 세트 로 지칭될 수 있다. 최상의 비트 채널에 대한 결정은 변할 수 있고, 채널 조건에 의존할 수 있다. 동결 채널들의 세트를 결정할 때, 비트 채널들은 그들의 신뢰성에 기초하여 순위가 매겨질 수 있다. 신뢰할 수 있는 비트 채널은 양호한 비트 채널로 분류될 수 있고 덜 신뢰할 수 있는 비트 채널은 불량 비트 채널로 분류될 수 있다.
비트 채널의 신뢰성이 계산될 수 있다. 예를 들어, 비트 채널의 신뢰성을 계산하기 위해 Bhattacharyya bounds, Monte-Carlo 추정, 전체 천이 확률 매트릭스 추정 또는 가우시안 근사 중 하나 이상이 사용될 수 있다. 이들 방식은 상이한 계산 복잡도를 가질 수 있고 상이한 채널 조건에 적용될 수 있다. 파라미터 설계 신호 대 잡음비(SNR)가 선택될 수 있다. 예를 들어, 설계 SNR은 신뢰성의 계산을 수행하기 전에 선택될 수 있다.
비트 채널의 랭크가 계산될 수 있다. 비트 채널의 랭크는 설계 SNR 파라미터를 사용하지 않고 계산될 수 있다. 예를 들어, 랭크 시퀀스는 공식에서 생성되거나 작은 시퀀스로부터 확장된다. 비트 채널의 랭크가 결정되면, 정보 비트는 신뢰성이 높은 비트 채널에 매핑될 수 있다. 동결 비트는 도 3에 도시된 바와 같이 낮은 신뢰성으로 비트 채널에 매핑될 수 있다.
도 4는 예시적인 패리티 검사(PC) 폴라 코딩을 도시한다. PC-폴라 코드와 비-PC-폴라 코드의 차이는 PC 동결 서브 채널로서 동결 서브 채널의 서브 세트의 선택하는 것일 수 있다. 서브 채널을 통한 에러 정정을 위해 PC 기능이 확립될 수 있다. 일례에서(예를 들어, 각각의 패리티 검사 서브 채널 위치에서), PC 동결 서브 채널을 통한 PC 기능에 관련된 디코딩된 비트의 각각은 리스트 디코딩 트리를 가지치는 것(prune)을 도울 수 있다. 예를 들어, PC 기능을 충족시키는 경로는 살아남을 수 있고, 나머지는 즉시 제거될 수 있다. PC 기능은 예를 들어, 연속적인 소거 기반 디코더와 일치하도록 순방향 전용으로 설정될 수 있다. 도 4는 정보 비트를 PC 폴라 코드의 입력에 매핑하는 예를 도시한다.
PC 폴라 코드의 도입은 CA 폴라 코드의 CRC 비트의 제거를 허용할 수 있다. PC 폴라 코드는 SCL(CRC-aided Successive Cancellation List) 디코딩에서 에러 정정 목적으로 사용될 수 있다. 이것은 폴라 코드의 오버헤드를 감소시키고 더 많은 코딩 이득을 초래할 수 있다.
폴라 코드는 업링크(UL) 및/또는 다운링크(DL) 제어 정보를 위한 채널 코드로서 사용될 수 있다. CRC 비트는 오경보율을 감소시키기 위해 제어 메시지에 사용될 수 있다. 물리 채널에 대한 폴라 코드는 CRC + 기본 폴라 코드 또는 J 비트 오류 검출 CRC + 연결된 폴라 코드 중 하나를 지원할 수 있다. CRC + 기본 폴라 코드(예를 들어, CA 폴라)는 더 긴 CRC, 예를 들어 (J + J') 비트 CRC 및/또는 분산 CRC, 예를 들어 J 비트 CRC와 함께 사용될 수 있다. 연결된 폴라 코드는 J' 비트 CRC + 기본 폴라, J' 비트 분산 CRC + 기본 폴라, PC 폴라 또는 해시 시퀀스 PC 폴라 중 하나 이상일 수 있다. 두 메커니즘의 이점(들)을 달성할 수 있는 코딩 방식이 구현될 수 있다.
제어 및/또는 데이터 정보를 위한 폴라 코딩 설계가 제공될 수 있다. TBCC(tail-biting convolutional code)와 달리 블록 코드인 폴라 코드는 고정 블록 길이를 가질 수 있다. 폴라 코드의 레이트 매칭은 성능을 향상시키도록 설계될 수 있다. 레이트 매칭 선택은 반복, 펑쳐링 및/또는 단축 메커니즘 중 하나 이상을 사용하여 수행될 수 있다. 레이트 매칭 메커니즘의 선택은 본 명세서에 설명된 바와 같은 하나 이상의 파라미터에 기초하여 수행될 수 있다.
폴라 코드 설계는 코드 구조 선택(예를 들어, CRC-보조(CA) 폴라 코딩 또는 패리티 검사(PC) 폴라 코딩) 및/또는 코드 시퀀스 선택을 포함할 수 있다. 다중 폴라 코드를 지원하는 유연한 폴라 코딩 방식이 제공될 수 있다.
제어 채널을 위한 폴라 인코딩이 제공될 수 있다. 도 5는 폴라 코드를 사용하여 제어 정보(예를 들어, 다운링크 제어 정보(DCI) 또는 업링크 제어 정보(UCI))의 예시적인 처리를 도시한다. 폴라 인코딩 서브 시스템에서의 제어 블록은 코드 선택 제어 블록 및 레이트 매칭 제어 블록을 포함할 수 있다.
코드 선택 제어 블록은 사용할 폴라 코드의 유형을 결정할 수 있다. 코드 선택 제어 블록은 연관된 CRC 길이를 결정할 수 있다. 예시적인 폴라 코드 유형은 여기에 기술된 폴라 코드 유형 및/또는 CA 리스트 선택을 가지는 고급 PC 폴라 코드와 같은 그들의 변형을 포함할 수 있다. 폴라 코드 유형의 결정은 WTRU 카테고리, WTRU 능력, 또는 구성들 중 하나 이상에 기초할 수 있다. 예에서, WTRU 카테고리는 폴라 코드에 대응할 수 있다. 예에서, 폴라 코드 유형은 RRC(Radio Resource Control) 접속 설정 메시지 또는 RRC 접속 재구성 메시지를 통해 구성될 수 있다. 예에서, 폴라 코드 유형은 미리 정의될 수 있다. 대응하는 CRC 길이가 결정될 수 있다. 예를 들어, CRC 길이는 결정된 폴라 코드 유형에 기초하여 결정될 수 있다. 예를 들어, PC 폴라 코드의 경우, 16 비트 CRC가 사용될 수 있고, 긴 CRC를 가지는 CA 폴라 코드의 경우, 예를 들어, 리스트의 길이가 8과 같은 경우, 19 비트 CRC가 사용될 수 있다. 코드 선택 제어 블록은 CRC 길이 정보를 CRC 부가 블록으로 전송할 수 있다. CRC 부가 블록은 폴라 코드 유형을 채널 코딩 블록으로 전달할 수 있다.
도 5의 레이트 매칭 제어 블록은 원하는 코드워드 길이(예를 들어, 전송을 위한 코딩된 비트 수)를 비트로 계산하고; 마더 코드 길이 N을 계산하고(예를 들어, 원하는 코드워드 길이를 계산한 후); 사용될 레이트 매칭 방식(들)을 결정하고; 또는 상세한 레이트 매칭 방식(들)을 결정하는 것 중 하나 이상을 수행할 수 있다. 레이트 매칭 제어 블록은 다음의 업링크 제어 정보(UCI) 또는 다운링크 제어 정보(DCI) 블록 크기 , CRC 길이 또는 코드 레이트 중 하나 이상에 기초하여 계산을 수행하거나 결정을 수행할 수 있다.
일 예에서, 마더 코드 길이 을 계산하기 위해, 마더 코드 길이 N은 폴라 코드 특성으로 인해 2의 거듭 제곱으로 가정될 수 있다. 마더 코드 길이 은 원하는 코드 워드 길이 보다 크거나 작을 수 있다. 예를 들어, 원하는 코드 워드 길이가 어떤 정수 n에 대해 비트보다 약간 큰 경우, 마더 코드 길이는 이 아니라 일 수 있다. 마더 코드 길이의 선택은 하나 이상의 공식에 기초할 수 있다. 예를 들어,
,
여기서, 일정 상수인 분수 τ은 라고 하기로 한다.
예를 들어,
,
여기서, 일정 상수인 정수 τ은 10과 같다. 다른 예시적인 공식은 상기와 유사할 수 있으며, 값 τ는 n의 함수이다. 예를 들어, n≤5, τ = 0; 그렇지 않으면 τ = 이고, n≤6, τ = 0; 그렇지 않으면 τ = 이다. 마더 코드 길이 공식은 코드 레이트에 의존할 수도 있거나 의존하지 않을 수도 있다. 공식 및 그의 파라미터 τ는 상이한 코드 레이트 또는 코드 레이트 범위에 따라 상이할 수 있다.
마더 코드 길이의 선택은 하나 이상의 룩업 테이블에 기초할 수 있다. 표 1은 대응하는 마더 코드 길이 N에 대해 원하는 코드 워드 길이를 선택하기 위한 룩업 테이블(LUT)의 예를 도시한다. 표 1의 첫 번째 행은 원하는 코드 워드 길이의 범위를 나타내고, 두 번째 행은 대응하는 마더 코드 길이를 나타낸다. 예를 들어, 원하는 코드 워드 길이가 [33, 70]의 범위인 50 비트인 경우, 마더 코드 길이는 64 비트로 선택될 수 있다. 원하는 코드 워드 길이가 [141, 280]의 범위에 있는 275 비트인 경우, 선택된 마더 코드 길이는 256 비트일 수 있다. 예시적인 표 1에서, 최대 마더 코드 길이는 1024 비트로 고정된다.
[20, 32] [33, 70] [71, 140] [141, 280] [281, 550] >550
32 64 128 256 512 1024
표 2는 최대 마더 코드 길이가 512 비트일 수 있는 LUT의 다른 예를 도시한다.
[20, 32] [33, 70] [71, 140] [141, 280] >281
32 64 128 256 512
마더 코드 길이의 결정은 코드 레이트에 의존할 수 있다. 일 예에서, 코딩 레이트가 높을 수 있는(예를 들어, > 1/2) 원하는 코드 워드 길이는 정보 비트의 길이보다 작을 수 있다(또는 약간 더 클 수 있다). 이러한 마더 코드 길이의 사용은 예를 들어 레이트 = 1/2에서 포함될 수 있는 것보다 많은 정보를 포함할 수 있도록 마더 코드 길이가 비교적 더 크게 선택될 수 있다.
예시적인 표 1 및 표 2는 예를 들어 마더 코드 길이가 코드 레이트에 의존할 때 특정 코드 레이트에 적용될 수 있다. 예를 들어, 코드 레이트가 임계치(예를 들어, 1/2)보다 큰 경우, 마더 코드 길이 N은 2의 거듭 제곱일 수 있다. 마더 코드 길이는 원하는 코드 워드 길이보다 클 수 있다. 코드 레이트가 임계치보다 작은 경우, 마더 코드 길이 N은 표 1 및/또는 표 2와 같은 하나 이상의 룩업 테이블에 기초하여 결정될 수 있다. IA 마더 코드 길이 선택은 변조 차수에 의존할 수 있다. 예를 들어, 표 1 및 표 2는 저차(low order) 변조(예를 들어, QPSK)에 사용될 수 있다. 고차(high order) 변조(예를 들어, 64 QAM)를 위해 다른 테이블 세트가 정의될 수 있다.
도 37, 도 38, 도 39 및 도 40은 각각 1/5, 1/3, 2/5 및 ½ 코드 레이트에 대해 10-3의 목표 BLER 레벨을 달성하기 위해 필요할 수 있는 최소 SNR을 도시한다. 이러한 예시적인 시뮬레이션 결과는 코드 레이트가 2/5 이하일 수 있고 코딩된 블록 길이가 2 n 내지 2 n (1 + 1/8)일 수 있는 경우, 반복 방식이 선택될 수 있음을 도시한다. 예를 들어, 이 2 n 내지 2 n (1 + 1/8) 사이이고, 코드 레이트가 2/5 미만이면, 마더 코드 길이 N은 예를 들어, 2 n +1 보다 2 n 으로 선택될 수 있다.
분할 자연 펑쳐링(split-natural puncturing) 예, 분할 자연 단축(split-natural shortening) 예 및 비트-반전 단축 예의 다른 성능 시뮬레이션은 여기에 제시된 결과를 제공할 수 있다. 이러한 시뮬레이션에서, QPSK 변조 및 AWGN 채널이 가정될 수 있다. 이러한 시뮬레이션에서, PW 시퀀스 및 CA-SCL (L=8) 디코딩 알고리즘을 가지는 폴라 코드가 사용될 수 있다. 소스 데이터에 19 비트 CRC가 추가될 수 있다. 이러한 CRC 비트는 정보 비트의 일부로 간주될 수 있다.
레이트 매칭 제어 블록은 사용될 수 있는 레이트 매칭 방식을 결정할 수 있다. 레이트 매칭 방식은 반복, 단축 또는 펑쳐링 중 하나 이상을 포함할 수 있다. 반복의 레이트 매칭 방식의 선택은 마더 코드 길이와 원하는 코드 워드 길이 사이의 관계에 의존할 수 있다. 예를 들어, 마더 코드 길이가 원하는 코드 워드 길이보다 작은 경우, 반복 방식이 선택될 수 있다. 그렇지 않으면, 단축 방식 또는 펑쳐링 방식이 선택될 수 있다. 단축 방식과 펑쳐링 방식 사이의 선택은 코드 레이트 또는 마더 코드 레이트 중 적어도 하나에 의존할 수 있다. 펑쳐링 방식은 잘 수행될 수 있고, 따라서 낮은 코드 레이트 또는 낮은 마더 코드 레이트에서 사용될 수 있다. 단축 방식은 잘 수행될 수 있고, 따라서 높은 코드 레이트 또는 높은 마더 코드 레이트에서 사용될 수 있다. 의 함수가 사용될 수 있다. 이면, 펑쳐링 방식이 선택될 수 있고, 그렇지 않으면 단축 방식이 선택될 수 있다.
도 41 및 도 42는 코드 레이트 1/5에 대해 각각 10-2 및 10-3의 목표 BLER 레벨을 달성하기 위해 사용될 수 있는 최소 SNR을 도시한다. 도 43 및 도 44는 각각 코드 레이트 1/3에 대해 10-2 및 10-3의 목표 BLER 레벨을 달성하기 위해 사용될 수 있는 최소 SNR을 도시한다. 도 45 및 도 46은 각각 코드 레이트 2/5에 대해 10-2 및 10-3의 목표 BLER 레벨을 달성하기 위해 사용될 수 있는 최소 SNR을 도시한다. 도 47 및 도 48은 각각 코드 레이트 1/2에 대해 10-2 및 10-3의 목표 BLER 레벨을 달성하기 위해 사용될 수 있는 최소 SNR을 도시한다.
이들 시뮬레이션 결과에 기초하여, 코드 레이트가 2/5보다 큰 경우, 단축 방식이 선택될 수 있다는 것이 확립될 수 있다. 코드 레이트가 2/5 이하인 경우, 펑쳐링 방식이 선택될 수 있다. 일례에서, 펑쳐링 방식 또는 단축 방식을 선택하기 위한 코드 레이트 임계값은 2/5일 수 있다.
레이트 매칭은 (예를 들어, 반복, 단축 및/또는 펑쳐링 방식에 더하여) 연결된 폴라 코드를 사용하여 구현될 수 있다. 예를 들어, 288 비트의 원하는 코드 워드 길이에 대해, 224 비트는 512 비트의 마더 코드 길이로부터 펑쳐링되거나 단축될 수 있다. 한 가지 방법은 256 비트의 마더 코드 길이로부터 32 비트까지 반복하는 것일 수 있다. 다른 방법은 288 비트를 256 비트와 32 비트로 분할하는 것일 수 있다. 폴라 코드는 256 비트의 마더 코드 길이 및 32 비트의 마더 코드 길이를 가지는 다른 폴라 코드와 함께 사용될 수 있다. 이러한 방식은 원하는 코드 워드 길이가 2의 거듭 제곱인 몇몇 수의 합에 가까운 경우 사용될 수 있다. 반복, 단축 또는 펑쳐링 방식은 연결된 폴라 코드의 각 컴포넌트에 적용될 수 있다.
도 6은 예시적인 레이트 매칭 제어 처리를 도시한다. 상세한 레이트 매칭 방식(들)을 결정함에 있어서, 다음 중 하나 이상이 적용될 수 있다.
반복 방식이 레이트 매칭 방식으로서 선택되면, 도 5의 레이트 매칭 제어 블록이 상세한 반복 방식을 선택할 수 있다. 반복 방식은, 원형 버퍼의 상부로부터 반복(예를 들어, 자연 반복), 원형 버퍼의 하부로부터 반복, 비트 반전을 가지는 원형 버퍼의 상부로부터 반복, 비트 반전을 가지는 원형 버퍼의 하부로부터 반복, 무작위 선택, 균일한/분산된 반복, 연속 방식으로 구성된 시작점으로부터의 반복, 또는 인터리빙 방식으로 구성된 시작점으로부터의 반복 중 하나 이상을 포함할 수 있다. 을 폴라 인코딩된 비트로, 을 전송된 비트 수로 가정한다. 원형 버퍼의 상부로부터 반복을 위해 전송된 비트는 로서 표현될 수 있다. 원형 버퍼의 하부로부터 반복을 위해 전송된 비트는 로 표현될 수 있다. 비트 반전을 가지는 원형 버퍼의 상부로부터 반복을 위해 전송된 비트는 로 표현될 수 있다. 비트 반전을 가지는 순환 버퍼의 하부로부터 반복을 위해 전송된 비트는 로 표현될 수 있다. 반복 방식의 선택은 반복 비트의 수, 마더 코드 길이 또는 코드 레이트 중 하나 이상에 의존할 수 있다. 결정된 반복 방식에 기초하여, 반복 벡터가 계산될 수 있다. 반복 벡터 길이는 원하는 코드 워드 길이 에서 마더 코드 길이 N을 뺀 것과 같을 수 있으며, 여기서 반복 벡터의 각 값은 1과 N 사이(또는 0과 N-1 사이)의 값을 가지는 인덱스이다. 원하는 코드 워드 길이 및 마더 코드 길이에 기초하여, 레이트 매칭 블록은 반복될 수 있는 폴라 인코더의 N 개의 출력 비트를 결정할 수 있다. 예를 들어, N = 256, 인 경우에 대해, 반복 벡터는 (1, 2, 3, 4)일 수 있으며, 이는 폴라 인코더 출력의 처음 4 비트가 반복되는 것을 시사할 수 있다. 도 6에 도시된 바와 같이 반복 벡터는 도 5의 레이트 매칭 블록으로 전송될 수 있다.
펑쳐링 방식이 선택되면, 레이트 매칭 블록은 상세 펑쳐링 방식을 선택할 수 있다. 펑쳐링 방식은, 원형 버퍼의 상부로부터 펑쳐링, 원형 버퍼의 하부로부터 펑쳐링, 비트 반전을 가지는 원형 버퍼의 상부로부터 펑쳐링, 비트 반전을 가지는 원형 버퍼의 하부로부터 펑쳐링, 분산 펑쳐링(예를 들어, 분할 자연 펑쳐링), 연속된 방식으로 구성된 시작점으로부터 펑쳐링, 또는 인터리빙 방식으로 구성된 시작점으로부터 펑쳐링 중 하나 이상을 포함할 수 있다. 을 폴라 인코딩된 비트로 가정하면, L은 펑쳐링된 비트 수일 수 있다. 원형 버퍼의 상부로부터 펑쳐링을 위한 펑쳐링된 비트는 로 표현될 수 있다. 원형 버퍼의 하부로부터 펑쳐링을 위한 펑쳐링된 비트는 로 표현될 수 있다. 비트 반전을 가지는 원형 버퍼의 상부로부터 펑쳐링을 위한 펑쳐링된 비트는 로 표현될 수 있다. 비트 반전을 가지는 원형 버퍼의 하부로부터 펑쳐링하기 위한 펑쳐링된 비트는 과 같이 표현될 수 있다. 분포된 펑쳐링은 0, N/4 및/또는 N/2일 수 있다. 펑쳐링은 순차적으로 수행될 수 있다. 펑쳐링 방식의 선택은 펑쳐링된 비트 수, 마더 코드 길이, 코드 레이트 등 중 하나 이상에 의존할 수 있다. 선택된 펑쳐링 방식 및 펑쳐링될 비트 수에 기초하여, 펑쳐링 벡터가 계산될 수 있다. 도 6에 도시된 바와 같이, 펑쳐링 벡터는 레이트 매칭 블록으로 전송될 수 있다.
단축 방식이 선택되는 경우, 레이트 매칭 블록은 상세 단축 방식을 선택할 수 있다. 단축 방식은, 원형 버퍼의 하부로부터 단축, 비트 반전을 가지는 원형 버퍼의 하부로부터 단축(예를 들어, 비트 반전 단축으로 지칭됨) 또는 분할 자연 단축 중 하나 이상을 포함할 수 있다. 단축 방식의 선택은 펑쳐링된 비트 수, 마더 코드 길이, 코드 레이트 등 중 하나 이상에 의존할 수 있다. 선택된 단축 방식 및 단축될 비트 수에 기초하여, 레이트 매칭 블록으로 전송될 수 있는 펑쳐링 벡터가 계산될 수 있다. 펑쳐링 벡터에 대응할 수 있는 단축 벡터가 계산될 수 있다. 비트 반전 연산이 없는 폴라 인코더에 대해, 단축 벡터는 펑쳐링 벡터와 동일할 수 있다. 비트 반전 연산을 가지는 폴라 인코더에 대해, 단축 벡터는 펑쳐링 벡터의 비트 반전과 동일할 수 있다. 단축 벡터는 채널 코딩 블록에서 제로 삽입 서브 블록으로 전송될 수 있다.
일 예에서, 다운링크 제어 정보(DCI) 또는 업링크 제어 정보(UCI)의 비트 소스 정보는 CRC 부가(attachment) 블록을 통해 전달될 수 있다. CRC 비트의 길이 J는 도 5의 코드 선택 제어 블록에 의해 결정될 수 있다. 이 블록은 가능한 CRC 사례, 단일의 긴 CRC, 2 개의 개별 CRC, 표준 CRC 등을 지원할 수 있다. 단일 CRC를 가지는 CA 폴라 인코딩 프로세스(도 13에 도시된 바와 같은)와 PC 폴라 인코딩 프로세스(도 17에 도시된 바와 같은)의 차이는 CRC 길이일 수 있다. CRC는 CA 폴라 코드의 경우 로, PC 폴라 코드의 경우 J로 설정될 수 있다.
소스 비트들(예를 들어, CRC가 소스 비트들에 추가된 후)은 도 5의 채널 코딩 블록으로 전송될 수 있다. 채널 코딩 블록은 폴라 인코딩 동작(들)을 수행할 수 있다. 도 5에 도시된 바와 같이, 채널 코딩 블록은 제로 삽입 서브 블록, 비트 채널 매핑 서브 블록, 시퀀스 생성 또는 선택 서브 블록, 또는 폴라 인코딩 서브 블록 중 하나 이상을 포함할 수 있다. 제로 삽입 서브 블록은 )의 시퀀스(결합 소스 및 CRC 비트)에 제로를 삽입할 수 있다. 제로를 삽입하는 위치는 레이트 매칭 제어 블록으로부터 입력되는 단축 벡터에 의존할 수 있다. 시퀀스 생성 또는 선택 서브 블록은, 예를 들어, 레이트 매칭 제어 블록으로부터 입력된 주어진 마더 코드 길이 N, 코드 선택 제어 블록으로부터 입력된 코드 유형, 및/또는 채널 조건(예를 들어, SNR)과 같은 다른 요인들 중 하나 이상에 기초하여, 랭킹 시퀀스를 생성(또는 미리 생성된 랭킹 시퀀스의 리스트로부터 선택)할 수 있다. 예를 들어, 마더 코드 길이가 64이고 SNR이 5dB인 CA 폴라 코드의 경우 랭킹 시퀀스를 선택 또는 생성하거나, 미리 생성된 시퀀스 리스트에서 랭킹 시퀀스를 선택할 수 있다. 비트 맵핑 서브 블록은 정보 및/또는 CRC 비트를 폴라 코드에 대한 적절한 비트 채널에 맵핑할 수 있다. 이 작업은 코드 유형 및 입력 랭킹 시퀀스에 의존할 수 있다. 예를 들어, PC 폴라 코드의 경우, 비트 매핑 서브 블록은 예를 들어, 주어진 랭킹 시퀀스에 기초하여, 정보 세트, PC 동결 세트 및/또는 동결 세트를 결정할 수 있다. CA 폴라 코드의 경우, 비트 매핑 서브 블록은 예를 들어, 주어진 랭킹 시퀀스에 기초하여 정보 세트 및 동결 세트를 결정할 수 있다. 비트 맵핑 서브 블록은 동작, 예를 들어 XOR 동작을 사용하여 CRC 비트와 함께 WTRU ID를 임베딩할 수 있다. WTRU ID는 PC 폴라 코드에 대한 PC 동결 비트를 가지는 XORing WTRU ID에 의해 임베딩될 수 있다. 일 예에서, WTRU ID는 동결 세트에 포함될 수 있다. 폴라 코딩에서, 동결 세트는 상수 비트(예를 들어, 0)의 수에 대응할 수 있다. 이러한 경우, 상수 비트는 WTRU ID로 대체될 수 있다. 동결 세트에서 WTRU ID의 삽입은 디코딩 에러를 가질 수 있는 바람직하지 않은 UE를 초래할 수 있다. 폴라 인코딩 서브 블록은 또는 의 생성기 행렬과 같은 폴라 인코딩 동작들(예를 들어, 정규 폴라 인코딩 동작들)을 수행할 수 있다.
도 5에 도시된 바와 같이, 폴라 인코딩된 비트는 레이트 매칭 블록으로 전송될 수 있다. 레이트 매칭 블록은 펑쳐링 또는 반복 동작을 수행할 수 있다. 펑쳐링 벡터 또는 반복 벡터의 선택은 레이트 매칭 제어 블록으로부터 수신될 수 있다. 도 7은 폴라 코딩된 비트에 대한 레이트 매칭의 예를 도시한다. 도 7에 도시된 바와 같이, 폴라 인코딩 블록(도면에 도시되지 않음)으로부터의 N = 2 n 비트들은 레이트 매칭 블록의 인터리버 서브 블록으로 전송될 수 있다. 일례에서 인터리버 서브 블록은 서브 블록 및 그 안에 포함된 N 개의 폴라 인코딩된 비트를 재정렬할 수 있다. 인터리버 서브 블록의 동작은 사용될 수 있는 레이트 매칭 방식과 연관될 수 있다. 일 예에서, 원형 버퍼의 상부로부터의 펑쳐링 및/또는 원형 버퍼 방식의 하부로부터의 펑쳐링이 사용되는 경우 인터리버 서브 블록은 특정 동작이 필요하지 않을 수 있도록, 즉 투명(transparent)할 수 있다. 일 예에서, 비트 반전을 가지는 상부로부터의 펑쳐링 및/또는 비트 반전된 방식을 가지는 원형 버퍼의 하부로부터의 펑쳐링이 사용되는 경우, 인터리버 서브 블록이 N 개의 코딩된 비트에 대해 비트 반전 연산을 수행할 수 있다. 일 예에서, 분산된 펑쳐링 방식이 사용되는 경우, 인터리버 서브 블록은 N 개의 코딩된 비트의 중앙에 대해 인터레이싱(interlacing) 동작을 수행할 수 있다. 하나 이상의 단축 방식 및/또는 반복 방식으로 유사한 동작이 사용될 수 있다.
인터리빙된 비트는 원형 버퍼 또는 가상 원형 버퍼에 저장될 수 있다. 도 7에 도시된 바와 같이, 원형 버퍼에 비트를 저장하는 동작은 비트 수집 서브 블록에 의해 수행될 수 있다. 도 7에 더 도시된 바와 같이, 레이트 매칭 제어 블록에 의해 생성될 수 있는 펑쳐링 벡터 또는 반복 벡터에 따라, 비트 선택 서브 블록은 원형 버퍼로부터 비트를 선택할 수 있다. 펑쳐링 벡터 또는 반복 벡터는 원형 버퍼와 관련된 한 쌍의 파라미터(예를 들어, 시작점, 지속 시간)를 결정하도록 해석될 수 있다.
일 예에서, 원형 버퍼 방식의 상부로부터 펑쳐링이 적용될 때, 펑쳐링 벡터는 (0,…, 0, 1, 1,…, 1)일 수 있고, 여기서 첫 번째 L 비트는 0이고, 마지막 N-L 비트는 1이고, 파라미터 쌍이 결정될 수 있다(예를 들어, L+1, N-L). 예시적인 비트 선택이 도 8에 도시되어 있다. 도 8에 도시된 바와 같이, 사용될 비트는 N-L일 수 있는 비트 시퀀스 길이를 가지는 원형 버퍼의 L+1 위치에서 시작될 수 있다. 유사한 동작이 비트 반전 방식을 가지는 원형 버퍼의 상부로부터의 펑쳐링에 적용될 수 있다. 이러한 방식에서, 비트 반전 연산 후에 비트가 원형 버퍼에 저장될 수 있다. 분산 펑쳐링 방식에도 유사한 동작이 적용될 수 있다. 이러한 방식에서, N 개의 코딩된 비트의 중앙에 대해 인터레이싱 또는 인터리빙 동작 후에 비트가 원형 버퍼에 저장될 수 있다.
일 예에서, 원형 버퍼 방식의 하부로부터 펑쳐링이 적용될 때, 펑쳐링 벡터는 (1,…,1, 0,…,0)일 수 있고, 여기서 첫 번째 L 비트는 1이고 마지막 N-L 비트는 0이고, 파라미터 쌍(예를 들어, 1, L)이 결정될 수 있다. 예시적인 비트 선택이 도 9에 도시되어 있다. 도 9에 도시된 바와 같이, 비트 시퀀스 길이가 L이고, 사용되는 비트는 원형 버퍼의 제1 위치에서 시작될 수 있다.
"비트 반전을 가지는 원형 버퍼의 하부로부터의 펑쳐링"방식에 유사한 동작이 적용될 수 있다. 이러한 방식에서, 비트 반전 연산 후에 비트가 원형 버퍼에 저장될 수 있다.
순환 버퍼 방식의 상부로부터 반복이 적용될 수 있는 예에서, 반복 벡터는 (1,…, 1, 0,…, 0)일 수 있고, 여기서 첫 번째 L 비트는 1이고 마지막 N-L 비트는 0이고, 파라미터 쌍(예를 들어, 1, N+L)이 결정될 수 있다. 예시적인 비트 선택이 도 10에 도시되어 있다. 도 10에 도시된 바와 같이, 비트 시퀀스 길이가 N+L이고, 사용되는 비트는 원형 버퍼의 제1 위치에서 시작할 수 있다.
순환 버퍼 방식의 하부로부터의 반복이 적용될 수 있는 예에서, 반복 벡터는 (0,…, 0, 1,…, 1)일 수 있고, 여기서 첫 번째 N-L 비트는 0이고 마지막 L 비트는 1이고, 파라미터 쌍(예를 들어, N-L, N+L)이 결정될 수 있다. 예시적인 비트 선택이 도 11에 도시되어 있다. 도 11에 도시된 바와 같이, 비트 시퀀스 길이가 N+L이고, 사용되는 비트는 원형 버퍼의 제1 위치로부터 시작될 수 있다.
시작점 및/또는 종료점은 첫 번째 또는 마지막 인코딩된 비트 상에 있을 수 있다. 일부 예들에서, 시작점 또는 종료점은 첫 번째 또는 마지막 인코딩된 비트 상에 있을 수 없다. 상부로부터 펑쳐링 및 하부 방식으로부터 펑쳐링의 혼합이 사용될 수 있는 경우, 시작점 및 종료점이 인코딩된 비트의 중앙에 있을 수 있다. 예를 들어, 상부로부터의 펑쳐링과 함께 1 비트 단축이 사용될 때, 펑쳐링 벡터는 (0,…, 0, 1,…, 1, 0)일 수 있으며, 여기서 첫 번째 L 비트는 0이고 다음 N-L 비트는 1이고 마지막 비트는 0이다. 한 쌍의 파라미터(예를 들어, L+1, N-1)가 결정될 수 있다. 예시적인 비트 선택이 도 12에 도시되어 있다.
CA 리스트 선택을 가지는 고급 PC 폴라 코드가 제공될 수 있다. 예를 들어, PC 폴라 코드와 CRC-보조 리스트 선택 기능이 혼합된 폴라 코드가 제공될 수 있다. 도 13 및 도 14는 긴 CRC 시나리오(예를 들어, 여기에 기술된 바와 같이)를 각각 가지는 CA 폴라 코드의 예시적인 인코딩 및 디코딩을 도시한다. 도 13은 긴 CRC를 가지는 CA 폴라 코드에 대한 예시적인 인코딩을 도시한다. 도 14는 긴 CRC를 가지는 CA 폴라 코드에 대한 예시적인 디코딩을 도시한다.
도 13에 도시된 바와 같이, 인코딩 측에서, 긴 CRC 비트(J+J')가 정보 비트에 부가될 수 있다. 16 비트의 번째 차수는 예를 들어, LTE 제어 채널에 대해 지정된 바와 같이 CRC 길이로서 사용될 수 있다. 예를 들어, 다른 통신 시스템에 대해 지정된 바와 같이 J의 다른 값이 사용될 수 있다. J' 값은 CRC(Cyclic Redundancy Check)-보조 연속 취소 리스트(CA-SCL) 디코더에서 리스트 크기 L에 의존할 수 있다. 일례에서, 이다. 비트는 기본 폴라 코드를 이용하여 인코딩될 수 있고, 레이트 매칭이 적용될 수 있다.
도 14에 도시된 바와 같이, 디코더 측에서, 복조된 심볼들은 CA-SCL 디코더로 전송될 수 있다. SCL 디코더 블록은 L 후보 시퀀스들의 리스트를 CRC-보조(CA)-리스트 선택 블록으로 출력할 수 있다. CA-리스트 선택 블록은 CRC 검사 결과 및/또는 후보 시퀀스의 우선 순위에 기초하여 선택된 시퀀스를 피드백할 수 있다. L 후보 시퀀스가 CRC 검사에 실패한 경우(예를 들어, 모든 L 후보 시퀀스가 CRC 검사에 실패한 경우), 검출 오류가 선언될 수 있다.
비트는 CRC-보조 리스트 선택 프로세스, 예를 들어, 오류 정정 프로세스에서 사용될 수 있다. 선택된 시퀀스가 CRC 검사를 통과했을 수 있기 때문에, 에러 검출 검사는 에러 정정으로부터 이어질 수 있다.
도 15 및 도 16은 (예를 들어, 여기에 기술된 바와 같이) 2 개의 개별 CRC 시나리오를 각각 가지는 CA 폴라 코드의 예시적인 인코딩 및 디코딩을 도시한다. 도 15는 2 개의 별 개의 CRC를 가지는 CA 폴라 코드에 대한 예시적인 인코딩을 도시한다. 도 16은 2 개의 별 개의 CRC를 가지는 CA 폴라 코드에 대한 예시적인 디코딩을 도시한다.
도 15에 도시된 바와 같이, 인코딩 측에서, CRC 비트가 정보 비트에 부가될 수 있다. 이들 CRC 비트는 에러 검출에 이용될 수 있다. 에러 검출 CRC들을 가지는 정보 비트들에 추가적인 CRC 비트가 부가될 수 있다. 이러한 CRC 비트는 오류 정정에 이용될 수 있다. 도 15에 도시된 바와 같이, 결과적인 (K+J+J') 비트는 PC 폴라 코더에 의해 인코딩될 수 있다. 레이트 매칭은 폴라 인코딩된 비트들에 적용될 수 있다.
도 16에 도시된 바와 같이, 디코더 측에서, 복조된 심볼들은 CA-SCL 디코더로 전송될 수 있고, SCL 디코더 블록은 L 후보 시퀀스들의 리스트를 CA-리스트 선택 블록에 제공할 수 있다. CA-리스트 선택 블록은 선택된 시퀀스를 SCL 디코더에 피드백할 수 있다. CA-리스트 선택 블록은 -비트 CRC 체크 결과 및/또는 후보 시퀀스의 우선 순위에 기초하여 시퀀스를 선택할 수 있다. L 후보 시퀀스가 CRC 검사에 실패한 경우(예를 들어, 이들 L 후보 시퀀스 모두가 CRC 검사에 실패한 경우), 검출 오류는 도 16의 아래쪽 화살표로 표시된 바와 같이 선언될 수 있다. 디코딩된 시퀀스 또는 에러 선언은 CRC 체크 블록으로 전달될 수 있다. CRC 체크 블록은 에러 검출을 위해 J 비트 CRC를 사용할 수 있다. CRC 검사가 통과되면, 시퀀스가 출력으로 전송될 수 있다. 그렇지 않으면, 오류가 검출되고/되거나 디코딩 실패가 선언될 수 있다.
도 17 및 도 18은 (예를 들어, 여기에 설명된 바와 같이) CRC로 PC 폴라 코드의 예시적인 인코딩 및 디코딩을 각각 도시한다. 도 17은 PC 폴라 인코더를 사용하는 예시적인 인코딩을 도시한다. 도 18은 PC 폴라 코드에 대한 예시적인 디코딩을 도시한다.
도 17에 도시된 바와 같이, 인코딩 측에서, J CRC 비트가 K 정보 비트에 부가될 수 있다. 이들 CRC 비트는 에러 검출에 이용될 수 있다. (K+J) 비트는 PC 폴라 코드를 사용하여 인코딩될 수 있다. PC 폴라 인코딩된 비트는 레이트 매칭될 수 있다. PC 폴라 코드에서, 몇몇 동결 비트는 PC 동결 비트로서 선택될 수 있다. PC 동결 비트는 예를 들어, 후보 시퀀스 선택에서 에러 정정을 위해 이용될 수 있다.
도 18에 도시된 바와 같이, 디코더 측에서, 복조된 심볼들은 PC-SCL 디코더로 전송될 수 있고, 여기서 PC-SCL 디코더 블록은 단일 시퀀스를 출력할 수 있다. 이러한 시퀀스는 CRC 검사로 전달될 수 있다. CRC 검사가 통과되면, 시퀀스는 출력으로 전송될 수 있고, 그렇지 않으면 에러가 검출될 수 있고 그리고/또는 디코딩 실패가 선언될 수 있다.
PC 폴라 코드 및 CRC-보조 리스트 선택 기능의 조합일 수 있는 PC 폴라 코드가 개시된다. 이러한 인코딩은 예를 들어 도 17과 관련하여 설명된 바와 같이 예시적인 PC 폴라 코딩 케이스와 유사할 수 있다.
도 19는 CRC-보조 리스트 선택을 가지는 PC 폴라 코드에 대한 예시적인 디코더를 도시한다. 도 19에 도시된 바와 같이, 디코더 측에서, 복조된 심볼들은 연결된 PC-SCL 디코더로 전송될 수 있다. 연결된 PC-SCL 디코더 블록은 수정된 PC-SCL 디코더 서브 블록 및 CRC-보조 리스트 선택 서브 블록을 포함할 수 있다. 수정된 PC SCL 디코더는 예를 들어 단일 시퀀스(예를 들어, 도 18에 도시된 바와 같이) 대신, L 후보 시퀀스의 리스트를 CA 리스트 선택에 대해 생성할 수 있다. L 후보 시퀀스들 각각은 디코더에서 내부 PC 검사를 통과할 수 있다. 수정된 PC SCL 디코더는 예를 들어, 단일 코드 워드를 출력할 수 있는 PC SCL 디코더와 달리 L 후보 시퀀스를 SCL 디코더로서 출력할 수 있다. 이들 L 후보 시퀀스는 하나 이상의 랭크와 연관될 수 있다. 후보 시퀀스는 예를 들어 J CRC 비트에 기초하여 CRC 검사를 통과할 수 있다. 상위 랭크 시퀀스가 CRC 검사를 통과하면, 시퀀스는 디코딩된 시퀀스로 식별될 수 있다. CRC 검사를 통과한 시퀀스가 없으면, 검출/디코딩 실패가 선언될 수 있다.
폴라 코드 타입의 선택은 WTRU 기능, WTRU 카테고리, 또는 WTRU 구성 중 하나 이상에 의존할 수 있다. 예를 들어, 고 성능을 가지는 WTRU의 경우, 고급 PC 폴라 코드가 이용될 수 있다. 저 성능을 가지는 WTRU의 경우, 기본 폴라 코드가 이용될 수 있다. 폴라 코드의 선택은 WTRU 카테고리에 기초하여 결정될 수 있다. 예를 들어, 1, 2, 3의 WTRU 카테고리에 대해서는 기본 폴라 코드에 대응할 수 있는 반면, 4, 5, 6의 WTRU 카테고리는 고급 PC 폴라 코드에 대응할 수 있다. CA 폴라 코드 및 PC 폴라 코드의 성능은 SCL 디코딩에 사용된 리스트 크기에 의존할 수 있다. PC 폴라 코드는 더 큰 리스트 크기에서 CA 폴라 코드를 능가할 수 있는 반면, CA 폴라 코드는 더 작은 리스트 크기에서 PC 폴라 코드를 능가할 수 있다. 이용될 폴라 코드의 선택은 리스트 크기에 의존할 수 있고, WTRU는 지원할 수 있다. 이러한 리스트 크기는 WTRU 기능의 일부일 수 있다.
단축 및/또는 펑쳐링을 위한 펑쳐링 벡터 생성이 제공될 수 있다. 펑쳐링 및/또는 단축 방식은 출력 코딩된 비트에서 일부 비트를 제외시키기 위해 이용될 수 있다. 이는 코드 구조에 영향을 미치지 않을 수 있다. 단축 방식은 출력 코딩된 비트를 펑쳐링할 수 있고, 대응하는 입력 비트를 0으로 설정할 수 있다. 이들 입력 비트는 동결된 비트 세트에 포함될 수 있다. 이들 입력 비트는 미리 정의된 값(예를 들어, 0이 아닌 값)으로 설정될 수 있는 다른 동결 비트와 상이할 수 있다. 일부 입력 비트는 단축으로 인해 동결 비트로서 미리 설정되어 있으므로, 이에 따라 동결 비트 세트를 적절히 조정할 필요가 있을 수 있다.
대응하는 입력 비트는 폴라 인코딩에서 비트 반전(BR) 연산의 포함에 의존할 수 있다. BR 연산이 폴라 인코딩()에 포함되는 경우, 출력 비트에 대응하는 입력 비트 인덱스는 출력 비트 인덱스의 BR일 수 있다. BR 연산이 폴라 인코딩()에 포함되지 않은 경우, 입력 비트는 동일한 인덱스를 가지는 경우 출력 비트에 대응할 수 있다.
펑쳐링과 단축의 차이는 디코딩이 수행되는 방식일 수 있다. 수신된 신호로부터 LLR(log-likelihood ratio) 값 또는 각 출력 비트에 대한 확률이 계산될 때, 각각의 펑쳐링된(단축된) 출력 비트에 대한 LLR 값 또는 확률이 정의될 수 있다. 펑쳐링 방식의 경우, 예를 들어, 펑쳐링된 비트가 0 또는 1일 가능성이 있기 때문에, LLR 값은 으로 설정될 수 있다. 단축 방식의 경우, LLR 값은 펑쳐링된 비트가 0과 같음을 의미할 수 있는(예를 들어, 항상 0과 같음), 으로 설정될 수 있다.
펑쳐링 방식 및 단축 방식은 도 5에 도시된 바와 같이, 펑쳐링 벡터가 레이트 매칭 블록에서 사용되는 것을 초래할 수 있다. 펑쳐링 및/또는 단축을 위한 공통 펑쳐링 벡터를 생성할 수 있는 펑쳐링 방식 및/또는 단축 방식이 제공될 수 있다.
예를 들어, 길이 인 마더 코드로부터 펑쳐링되거나 단축될 M 비트가 있다고 하자. 가 i 번째 펑쳐링된 비트의 위치이고, 로 한다. 펑쳐링된 비트 에 대응하는 입력 비트 위치를 로 한다. 단축의 경우, 비트는 단축되고 동결 비트로 설정될 수 있다.
예시에서, 는 다음과 같이 선택될 수 있다.
if ,
, if and ,
, if and ,
여기서, 는 보다 작은 가장 큰 정수일 수 있다. 는 의 나머지이다.
이러한 펑쳐링/단축은 다음과 같이 확장될 수 있다.
if ,
, if and .
일 예에서, 는 다음과 같이 선택될 수 있다.
if
, if
일 예에서, 서브 블록 기반 펑쳐링이 이용될 수 있다. 마더 코드 길이 N에 대해, N 비트(예를 들어, N 개의 폴라 인코딩된 비트)는 b 개의 서브 블록으로 분할(예를 들어, 동일하게 분할)될 수 있다. b 개의 서브 블록은 순차적인 방식으로 분할될 수 있다. 서브 블록 b의 수는 2의 거듭 제곱인 것으로 가정될 수 있다. 각각의 서브 블록은 비트를 가질 수 있다. 는 다음과 같이 선택될 수 있다.
여기서, 함수 d 1 및 d 2 는 독립적으로 미리 정의되거나 d 1 은 d 2 의 함수일 수 있다. 함수 d 1 ()은 서브 블록 세트 내에서 서브 블록의 위치를 결정할 수 있는 맵핑 함수이다. 함수 d 2 ()는 서브 블록 내의 비트의 위치를 결정할 수 있는 맵핑 함수이다.
예를 들어, d 2 ()는 d 2 [i]=i인 방식으로 정의될 수 있다. d 1 은 폴라 코드의 비트 채널의 신뢰도 분포에 의존할 수 있다. d 1 [0]은 비트 채널의 가장 적게 신뢰할 수 있는 블록에 대응할 수 있고, d 1 [1]은 비트 채널의 두 번째로 가장 적게 신뢰할 수 있는 블록에 대응할 수 있다. 예를 들어, b=2인 경우, d 1 [0]=0, d 1 [1]=1을 가지고; b=4인 경우, d 1 [0]=0, d 1 [1]=1; d 1 [2]=2, d 1 [1]=3을 가지고; b=8인 경우 d 1 [0]=0, d 1 [1]=1, d 1 [2]=2, d 1 [3]=4, d 1 [4]=3, d 1 [5]=5, d 1 [6]=6, d 1 [7]=7; (패턴 1)
또는
d 1 [0]=0, d 1 [1]=1, d 1 [2]=4, d 1 [3]=2, d 1 [4]=3, d 1 [5]=5, d 1 [6]=6, d 1 [7]= 7을 가진다.
패턴 1은 b=8일 때 종료 인덱스로부터 인터리버 패턴 + 인터레이스 패턴 + 대칭 인터리버 패턴으로 간주될 수 있다. 에 대한 인터리버 패턴은 d 1 [0]=0, d 1 [1]=1이며, 패턴 1이 생성될 수 있다. 패턴 1은 표 3에 나타난 바와 같이 표 형식으로 표현될 수 있다. 다른 패턴들도 표 형식으로 표현될 수 있다.
i i
0 0 4 3
1 1 5 5
2 2 6 6
3 4 7 7
b=16인 경우,
; (패턴 2)
또는
;
또는
;
를 가진다.
패턴 2는 표 4에서 주어진 바와 같이 표 형식으로 표현될 수 있다.
i i i i
0 0 4 8 8 9 12 11
1 1 5 3 9 10 13 13
2 2 6 5 10 12 14 14
3 4 7 6 11 7 15 15
b=32인 경우,
,
를 가진다.
식 (1)은 또한 다음과 같이 표현될 수 있다.
(2)
여기서, , , 및/또는 , 이다. 일 예에서, d 1 ()은 패턴 (1) 또는 패턴 (2)로서 표현될 수 있거나 본 명세서에서 설명된 다른 패턴으로서 표현될 수 있다. 일예에서, d 2 ()는 d 2 (i)=i로 표현될 수 있다.
d 1 [i]의 값은 각 블록 i를 나타내는 값을 정렬함으로써 도출될 수 있다. i가 에서 까지의 입력 비트 인덱스 블록을 나타내는 경우, 대표 값은 그 범위에 대한 평균 또는 최소 또는 최대 신뢰도 값일 수 있다. d 1 [i]는 i번째 대표 값을 가지는 서브 블록의 인덱스일 수 있다.
도출된 d 1 [i]의 일부 d 1 [i'] 및 d 1 [i''](i'≠i'')은 예를 들어 해밍 거리(Hamming distance) 특성을 개선하고 단축 및 펑쳐링에 대한 오류 성능을 개선하기 위해 교환될 수 있다. 펑쳐링 및/또는 단축을 위한 공통 전체(total) 펑쳐링 벡터가 사용될 수 있고, 단축 또는 펑쳐링의 결정은 특정 기준에 기초할 수 있다. 이러한 기준은 여기에 설명된 바와 같이 코드 레이트일 수 있다.
공통 전체 펑쳐링 벡터는 펑쳐링 부분과 단축 부분으로 분할될 수 있으며, 이러한 공통 펑쳐링 벡터는 펑쳐링과 단축 사이에 공유될 수 있다. 일 예에서, 단축은 P(i), i < p 0에 대해 사용될 수 있고, 펑쳐링은 P(i), i ≥ p 0에 대해 사용될 수 있다. p 0는 고정되거나 코드 레이트(또는 마더 코드 레이트) 또는 p에 의존할 수 있다. p는 펑쳐링 및 단축의 총 수일 수 있고, p 0 ≤ p일 수 있다. 단축이 사용될 수 있는 경우, 대응하는 입력 비트 위치 는 0으로 설정될 수 있으며, 여기서 BR 연산이 폴라 인코더에 적용되는 경우 이거나 또는 BR 연산이 폴라 인코더에 적용되지 않는 경우 이다. 여기서, 은 n 비트에 대한 정수 x의 비트 반전일 수 있으며; 이들 제로 값을 갖는 입력 비트의 인덱스에 따라, 폴라 인코더의 비동결(unfrozen) 비트가 재배열될 수 있고; 이러한 제로 값 입력 비트는 비동결 비트의 선택에서 제외될 수 있다.
도 20은 제안된 서브 블록 기반 펑쳐링과 단축 기법 사이의 예시적인 BLER 비교를 도시한다. 의 단축 예에서, 리스트 크기가 8이고 CRC 길이가 16인 CA-SCL 디코딩이 적용된다. 예는 두 번째 패턴 또는 의 경우이다. 결과로부터, 예시적인 방식은 10-3의 BLER에서 ~ 0.35dB의 코딩 이득을 가질 수 있다.
R(i)가 i번째 반복 비트의 위치인 경우, R(i) = P(N-1-(i%N))이다. i는 반복을 위해 N-1보다 클 수 있다. i는 펑쳐링 및/또는 단축에 대해 N-1보다 작을 수 있다. 펑쳐링 및 단축에 사용될 수 있는 공통 펑쳐링 벡터에 기초하여, 반복 패턴이 구성될 수 있다. 본 명세서에 기술된 인터리버와 같은 인터리버는 R(i) 또는 P(i)에 기초하여 구성될 수 있으며, 인터리빙 후 i번째 비트 위치(인덱스)는 인터리빙 전 R(i) 번째 비트 위치(인덱스)일 수 있다 (예를 들어, 인덱스가 0에서 시작하는 경우).
인터리버 패턴 d 1 () 또는 d 1 '()은 식 1 또는 2에 표시된 바와 같이 결정될 수 있고 서브 블록 레벨 인터리빙에 사용될 수 있다. 식 1 또는 2를 참조하면, 는 서브 블록 단위 인터리빙이 적용된 후 i 번째 비트에 대응하는 서브 블록 기반 인터리빙을 적용하기 전의 비트의 인덱스일 수 있다. 이 식에서, i는 인터리빙 후 비트의 인덱스일 수 있다. 서브 블록 내의 비트 수 또는 서브 블록의 크기, B는 에 의해 결정될 수 있고, 여기서 N은 폴라 인코딩된 비트의 수(예를 들어, 마더 코드 길이)이고, b는 서브 블록의 수이다. 는 인터리빙 후 i 번째 비트를 포함하는 인터리빙된 서브 블록의 인덱스일 수 있다. 는 인터리빙 전의 서브 블록의 인덱스일 수 있다. 는 인터리빙된 서브 블록 내 i 번째 비트의 인덱스일 수 있다. d 2 ()는 서브 블록 내에서 인터리버 패턴일 수 있다. 일 예에서, 식 는 서브 블록 내에 인터리빙이 적용되지 않음을 나타낼 수 있다. 는 서브 블록 레벨 인터리빙을 적용한 후 서브 블록 내의 i 번째 비트에 대응하는 인터리빙 전의 서브 블록 내의 비트의 인덱스일 수 있다.
도 21은 인덱스를 사용하는 8 개의 서브 블록을 가지는 서브 블록 인터리버의 예를 도시한다. 이 예에서, 폴라 코딩된 비트는 8 개의 서브 블록(서브 블록 0 내지 서브 블록 7)으로 분할될 수 있다(예를 들어, 균등하고 순차적으로 분할될 수 있다). 이들 8 개의 서브 블록은 인터리버 패턴인 패턴 1에 기초하여 인터리빙될 수 있다. 패턴 1에 기초하여, 이들 서브 블록은 [0, 1, 2, 4, 3, 5, 6, 7]의 순서로 재배열 될 수 있다. 재배열된 서브 블록은 원형 버퍼에 저장될 수 있다.
도 22는 인덱스를 사용하는 16 개의 서브 블록을 가지는 서브 블록 인터리버의 예를 도시한다. 폴라 코딩된 비트는 16 개의 서브 블록으로 분할될 수 있다(예를 들어, 균일하게 분할될 수 있다). 이들 16 개의 서브 블록은 본 명세서에 설명된 바와 같이 인터리버 패턴, 패턴 2에 기초하여 인터리빙될 수 있다. 패턴 2에 기초하여, 이들 서브 블록은 [0, 1, 2, 4, 8, 3, 5, 6, 9, 10, 12, 7, 11, 13, 14, 15]의 순서로 재배열될 수 있다.
인터리버 패턴인 패턴 1은 각각의 서브 블록을 2 개의 서브 블록으로 배가함으로써 16 개의 서브 블록으로 확장될 수 있다. 예를 들어, 중앙 8 개의 서브 블록은 인터리브 또는 인터레이스될 수 있는 반면, 상위 4 개의 서브 블록 및 하부 4 개의 서브 블록은 변경되지 않은 채로 유지될 수 있다. 인터리버 패턴은 다음과 같다.
본 명세서에 설명된 인터리버 패턴인 패턴 1은 각각의 서브 블록의 4배만큼 32 개의 서브 블록으로 확장될 수 있다. 예를 들어, 중간 16 개의 서브 블록은 인터레이스될 수 있고, 상부 8 개의 서브 블록 및 하부 8 개의 서브 블록은 변경되지 않은 상태로 유지된다. 인터리버 패턴은 다음과 같다.
,
도 23a 내지 도 23c는 인덱스를 사용하는 32 개의 서브 블록을 가지는 서브 블록 인터리버의 예를 도시한다. 이 예에서, 중간 16 개의 서브 블록은 인터레이스될 수 있는 반면, 상부 8 개의 서브 블록 및 하부 8 개의 서브 블록은 본원에 설명된 바와 같이 인터리버 패턴인 패턴 1로부터 직접 복사될 수 있다. 이는 인터리버 패턴인 패턴 3을 다음과 같이 제공한다.
, (패턴 3)
패턴 3은 표 5에서 나타난 바와 같은 표 형식으로 표현될 수 있다.
0 0 4 3 8 8 12 10 16 12 20 14 24 24 28 27
1 1 5 5 9 16 13 18 17 20 21 22 25 25 29 29
2 2 6 6 10 9 14 11 18 13 22 15 26 26 30 30
3 4 7 7 11 17 15 19 19 21 23 23 27 28 31 31
레이트 매칭 후 인터리버의 사용이 제공될 수 있다. 그룹 기본 채널 인터리버가 제공될 수 있다. 폴라 인코더에 의해 생성된 출력 코딩된 비트는 인터리빙될 수 있다. 예를 들어, 코딩된 비트는 레이트 매칭 함수의 적용 후 및/또는 변조 전에 인터리빙될 수 있다. 예시적인 인터리빙 동작은, 예를 들어, 고차 변조가 사용 중이거나 페이딩 채널이 존재할 수 있는 개선된 블록 에러 비율(BLER) 성능을 제공할 수 있다.
입력 정보 비트는 출력 코딩된 비트에 대응할 수 있다. 입력 정보 비트는 관련된 신뢰도 차수를 가질 수 있다. 레이트 매칭된 출력 코딩된 비트는 각각의 대응하는 입력 정보 비트와 연관된 이러한 신뢰도 차수에 기초하여 정렬될 수 있다.
c(i)는 i번째 인코딩 및 레이트 매칭 비트의 값일 수 있으며, 여기서 i = 0, 1, ..., N―M은 출력 코딩된 비트의 비트 인덱스(예를 들어, 자연적 순서, 시작점으로부터 순차적 인덱스)를 나타낼 수 있다. M은 펑쳐링되거나 단축된 다수의 비트일 수 있는 레이트 매칭 파라미터일 수 있다. 일 예에서, 레이트 매칭은 반복에 의해 수행될 수 있다. 이러한 예에서, M은 음수일 수 있다. 출력 비트가 반복될 때, 이러한 출력 비트의 인덱스 순서는 원래 반복된 비트와 연관된 것과 동일한 인덱스 순서와 연관될 수 있다.
cr(j)는 (N―M―1―j) 번째 신뢰할 수 있는 출력 코딩된 비트의 값일 수 있고, j = 0, 1, ... ,N-M은 출력 코딩된 비트의 신뢰도 지수를 나타낼 수 있다. 출력 코딩된 비트의 신뢰도 차수는 대응하는 입력 비트의 신뢰도 차수를 따를 수 있다. 대응하는 입력 비트가 동결 비트 및/또는 패리티 비트일 수 있는 경우, 관련된 신뢰도 차수는 상대적으로 낮고 및/또는 최저 신뢰도 차수일 수 있다. 출력 비트가 반복될 때, 연관된 신뢰도 차수는 원래의 반복된 비트와 연관된 신뢰도 차수와 동일할 수 있다.
일 예에서, Q = 2 q -ary 변조가 사용될 수 있다. 변조를 위해 제공되는 입력 비트의 수는 q일 수 있다. 이러한 비트는 변조 심볼을 생성하는데 사용될 수 있다. 이러한 q 비트들 사이에는 신뢰성에 차이가 있을 수 있다. 예를 들어, q = 4인 경우, 처음 2 비트는 LTE 16QAM에서 마지막 2 비트보다 신뢰성이 높은 것으로 분류될 수 있다. 16QAM을 사용하여 변조된 비트에 대해 2가지 레벨의 신뢰성이 제공될 수 있다.
64QAM(예를 들어, q = 6)을 사용하는 예에서, 비트는 3가지 레벨의 신뢰성으로 분류될 수 있다. 처음 2 비트는 가장 신뢰할 수 있는 것으로 분류될 수 있고, 다음 또는 두 번째 2 비트는 처음 2 비트보다 낮은 신뢰성을 가지 것으로 분류될 수 있고, 마지막 2 비트는 가장 낮은 신뢰성을 가지는 것으로 분류될 수 있다. 2 q -ary 변조는 q/2 레벨의 신뢰성을 가질 수 있다. 다수의 신뢰도 레벨 및 품질이 이용될 수 있다.
일 예에서, c(i), i = 0, ..., N-M 비트는 q/2 블록으로 분할될 수 있다. M 비트는 균등하게 분할될 수 있다. BL(k)는 k 번째 블록을 나타낼 수 있다. 분할 후, 각 블록은 인터리빙될 수 있다. 인터리버는 랜덤 인터리버, 블록 인터리버, 비트 반전 인터리버, 분할 자연 인터리버 등일 수 있다. 레이트 매칭에서 사용된 선택된 인터리버의 효과가 카운트될 수 있다(예를 들어, 도 7 및 본 명세서에서 제공된 설명을 참조). 랜덤 인터리버를 이용하는 예에서, 인터리빙 패턴은 예를 들어 LTE 기술에서 사용되는 것과 같은 골드(gold) 시퀀스를 포함할 수 있는 의사 랜덤 시퀀스로부터 생성될 수 있다. 블록 인터리버의 경우, 동일하거나 상이한 인터리버 깊이가 블록 인터리버에 적용될 수 있다.
일례에서, cr(j), j = 0, ..., N-M 비트는 q/2 블록으로 분할될 수 있다. 예를 들어, 비트는 균등하게 분할될 수 있다. 이러한 각 블록은 BL(k)로 표시될 수 있다. 예를 들어, 분할 후 각각의 블록은 하나 이상의 인터리버를 사용하여 인터리빙될 수 있다. 예를 들어, 인터리빙 후의 각각의 BL(k) 블록은 특정 신뢰도 레벨과 연관될 수 있는 변조를 위해 제공될 입력 비트에 매핑될 수 있다.
예를 들어, 본 명세서에 설명된 q/2 블록으로부터의 인터리빙된 비트는 변조 심볼에 매핑될 수 있다. 일 예에서, 변조를 위해 제공된 높은 신뢰성을 가지는 비트는 높은 신뢰성을 가지는 레이트 매칭 코딩된 비트와 연관될 수 있다(예를 들어, 이는 높은 신뢰성을 가지는 입력 비트에 대응할 수 있음).일 예에서, 변조를 위해 제공된 낮은 신뢰성을 가지는 비트들은 낮은 신뢰성을 가지는 레이트 매칭 코딩된 비트들(예를 들어, 낮은 신뢰성을 가지는 입력 비트들에 대응할 수 있음)과 연관될 수 있다. 변조 심볼의 k 번째 컴포넌트 비트는 BL(k)와 연관될 수 있다. 도 24는 16QAM을 사용하는 이러한 예의 예시적인 구현을 도시하며, 여기서 음영 박스는 보다 신뢰할 수 있는 비트를 나타내고, 비음영 박스는 덜 신뢰할 수 있는 비트를 나타낼 수 있다.
일 예에서, 변조를 위해 제공되는 상대적으로 덜 신뢰할 수 있는 비트는 상대적으로 더 신뢰할 수 있는 레이트 매칭 코딩된 비트(예를 들어, 더 신뢰할 수 있는 입력 비트에 대응할 수 있는 비트)와 연관될 수 있다. 일 예에서, 변조를 위해 제공되는 상대적으로 더 신뢰할 수 있는 비트는 상대적으로 덜 신뢰할 수 있는 입력 비트(예를 들어, 덜 신뢰할 수 있는 입력 비트에 대응할 수 있는 비트)와 연관될 수 있다. 변조 심볼의 k 번째 성분 비트는 BL(q/2-k/2)과 연관될 수 있다. 도 25는 16QAM을 사용하는 이러한 예의 예시적인 구현을 도시하며, 여기서 음영 박스는 더 신뢰할 수 있는 비트를 나타내고 비음영 박스는 덜 신뢰할 수 있는 비트를 나타낼 수 있다. 이들 표현은 변조 심볼 예의 하나 이상의 인코딩된 비트 및 컴포넌트 비트에 적용될 수 있다. 다른 예들에서 64QAM 변조 및/또는 256QAM 변조가 사용될 수 있다.
일 예에서, 코딩된 및 레이트 매칭 비트는 q/2 블록으로 분할될 수 있다. 일 예에서, 코딩된 및 레이트 매칭 비트는 q 블록으로 분할될 수 있다. 도 26은 16QAM 변조 및 4 개의 파티션을 사용하는 이러한 예의 구현을 도시한다. 도 26에 도시된 바와 같이, 음영 박스는 더 신뢰할 수 있는 비트를 나타낼 수 있고, 비음영 박스는 덜 신뢰할 수 있는 비트를 나타낼 수 있다. 도 27은 2 개의 파티션을 가지는 예시적인 QPSK 변조를 도시한다. 도 28은 2 개의 파티션을 가지는 예시적인 QPSK 변조를 도시한다. 2 q -ary 변조를 위한 파티션의 수는 다수의 파티션, 예를 들어 (q-1) 개의 파티션 또는 소수 개의 파티션 등을 포함할 수 있다. 도 29는 5 개의 파티션을 가지는 예시적인 QPSK 변조를 도시한다. 코딩된 및 레이트 매칭된 비트는 균등하게 분할되거나 분할되지 않을 수 있다. 예를 들어, 블록들은 다른 수의 비트를 가질 수 있다.
도 30은 물리 채널을 위한 예시적인 채널 인터리버를 도시한다. 이 병렬 블록 인터리버 동작들을 사용하는 것은 업링크 및/또는 다운링크에 적용될 수 있다. 레이트 매칭의 출력이 M 비트 을 포함할 수 있다고 가정하자. 이 비트는 여러 그룹으로 분할될 수 있다. 그룹의 수는 p로 표시될 수 있다. 간략화를 위해, M은 p로 나눠질 수 있다. M을 p로 나눌 수 없는 경우, 총 비트 수가 p로 나눌 수 있도록 NULL 비트 또는 더미 비트가 레이트 매칭의 출력에 삽입될 수 있다.
비트는 순차적인 순서에 기초하여 그룹화될 수 있다. 제1 그룹은 를 포함할 수 있고, 제2 그룹은 을 포함할 수 있고, p번째 그룹은 를 포함할 수 있다. 비트는 인터레이싱 순서에 기초하여 그룹화될 수 있다. 제1 그룹은 를 포함할 수 있고, 제2 그룹은 를 포함할 수 있고, p번째 그룹은 를 포함할 수 있다. 비트는 서브 그룹 단위 동작에 기초하여 그룹화될 수 있다. 서브 그룹 이 생성될 수 있고, 여기서 서브 그룹은 로부터의 여러 비트를 포함할 수 있다. 서브 그룹 은 여기에 설명된 동작에서 비트 로서 취급될 수 있다.
그룹화된 비트는 대응하는 인터리버로 전달될 수 있다. 인터리버는 동일한 깊이를 가지는 블록 인터리버일 수 있거나, 또는 상이한 깊이를 가지는 블록 인터리버일 수 있거나, 임의의 인터리버일 수 있다. 블록 인터리버의 예에서, 가 이들 p 블록 인터리버의 깊이라고 가정하면, d i 의 일부 또는 전부는 상이한 값을 가질 수 있다. 깊이 값 d i 은 소수일 수 있다. d i 의 다른 값이 가능할 수 있다.
p 개의 그룹으로부터 인터리빙된 비트는 조인트 출력으로 결합될 수 있다. 그룹화된 인터리빙된 비트들은 그룹 순차적 순서로 결합될 수 있다. 예를 들어, 제1 그룹 인터리빙된 비트가 먼저 생성될 수 있고, 제2 그룹 인터리빙된 비트가 두 번째로 생성될 수 있다. 그룹화된 인터리빙된 비트는 특정 패턴과 그룹 순서로 결합될 수 있다. 예를 들어, 제2 그룹 인터리빙된 비트가 먼저 생성될 수 있고, 제5 그룹 인터리빙된 비트가 두 번째로 생성될 수 있다. 그룹화된 인터리빙된 비트는 인터레이싱 순서로 결합될 수 있다. 예를 들어, 순서는 제1 그룹의 첫 번째 비트, 제2 그룹의 첫 번째 비트, … , 마지막 그룹의 첫 번째 비트, 제1 그룹의 두 번째 비트, 제2 그룹의 두 번째 비트, … , 마지막 그룹의 두 번재 비트, 제1 그룹의 세 번째 비트, ……일 수 있다. 그룹화된 인터리빙된 비트들은 예를 들어 그룹 순서를 사용하여 인터레이싱 순서로 결합될 수 있다.
도 31은 레이트 매칭 및 변조 사이에서 수행될 수 있는 예시적인 인터리빙을 도시한다. 일 예에서, 인터리빙은 먼저 레이트 매칭 블록 내에서 수행될 수 있다. 레이트 매칭 블록 이후에 수행되는 인터리빙은 레이트 매칭 블록 또는 함수의 일부로서 수행되는 인터리빙을 고려할 수 있다.
인터리버 설계의 예는 변조 차수에 의존할 수 있다. 페이딩 채널에서의 고차 변조 및 성능을 위한 레이트 매칭 블록 또는 함수 이후에 인터리빙을 수행하는 행-열 또는 블록 인터리버는 다수의 행이 변조 차수와 같거나 변조 차수에서 1을 뺀 것과 같을 수 있다.
레이트 매칭 블록 이후의 블록 인터리버는 레이트 매칭 블록의 깊이에 의해 설명될 수 있다. 도 32는 깊이 5(예를 들어, 블록 인터리버의 행의 수)를 가지는 블록 인터리버의 예를 도시한다. 블록 인터리버의 깊이는 변조 차수에 의존할 수 있다. 예를 들어, 64QAM 변조의 경우, 깊이 7을 가지는 블록 인터리버는 적절하지 않을 수 있다(예를 들어, 원하는 성능을 제공하지 못할 수 있음). 16QAM 변조의 경우, 깊이가 7인 블록 인터리버가 적절할 수 있다(예를 들어, 원하는 성능을 제공할 수 있음).
도 33, 도 34 및 도 35에 도시된 바와 같이, 깊이 11을 가지는 블록 인터리버는 QPSK, 16QAM 및/또는 64QAM 변조 차수, 및 AWGN 채널 및/또는 페이딩 채널에서 적합할 수 있다. 깊이 11의 블록 인터리버는 11과 동일한 열 수를 가지는 도 32를 따를 수 있다. 지원되는 변조 차수 각각에 대해 고정된 깊이를 가지는 통합된 블록 인터리버가 사용될 수 있다. 예를 들어, 고정된 깊이를 가지는 통합된 블록 인터리버가 간략화를 위해 지원되는 변조 차수 각각에 사용될 수 있다. 지원되는 변조 및/또는 변조 차수 각각은 블록 인터리버를 사용함으로써 이득이 달성될 수 있는 변조 및/또는 변조 차수를 포함할 수 있다. 사용된 블록 인터리버는 QPSK, 16QAM, 64QAM, 16QAM 및/또는 64QAM과 같은 변조를 위한 레이트 매칭 블록 이후 비트 채널 인터리버로서 깊이가 11인 블록 인터리버를 포함할 수 있다. 예시는, 예를 들어, 64QAM보다 높은 변조에 대해, 각각의 지원되는 변조 차수에 대한 레이트 매칭 블록 이후에 비트 채널 인터리버로서 깊이가 11인 블록 인터리버를 사용할 수 있다. 삼각 인터리버는, 예를 들어, 블록 인터리버에 의해 달성된 것과 같은 성능을 달성하기 위해 레이트 매칭 블록 후에 사용될 수 있다. 랜덤 인터리버는 블록 인터리버 및/또는 삼각 인터리버에 의해 달성되는 것과 같은 성능을 달성하도록 레이트 매칭 블록 이후에 이용될 수 있다.
상이한 깊이를 가지는 블록 인터리버가 사용될 수 있다. 예를 들어, 변조 차수에 기초한 상이한 깊이가 사용될 수 있다. 예를 들어, QPSK 변조에 깊이 5, 깊이 7 및/또는 깊이 11을 가지는 블록 인터리버, 및/또는 깊이 7 및/또는 깊이 11을 가지는 블록 인터리버가 16QAM 변조에 적용될 수 있다. 깊이 5 및/또는 깊이 11을 가지는 블록 인터리버가 64QAM 변조에 적용될 수 있다. 깊이 11을 가지는 블록 인터리버는 16QAM 변조에 적용될 수 있고/있거나 깊이 5를 가지는 블록 인터리버는 64QAM 변조에 적용될 수 있다.
블록 인터리버의 깊이는 코드 레이트에 기초하여 선택 및/또는 지정될 수 있다. 예를 들어, 높은 코드 레이트에서, 더 작은 깊이가 사용될 수 있다. 낮은 코드 레이트에서, 더 큰 깊이가 사용될 수 있다. ½ 코드 레이트의 예에서, 하나 이상의 깊이가 유사한 블록 에러 레이트 성능을 달성하기 위해 사용될 수 있다. 일 예에서, 깊이 3은 변조 차수(예를 들어, 모든 변조 차수)에 사용될 수 있다. 예를 들어, 1/6의 코드 레이트에서, 더 짧은 깊이(예를 들어, 3 또는 5)보다 더 나은 블록 에러 레이트 성능을 위해 큰 깊이(예를 들어, 11)가 사용될 수 있다. 일 예에서, 블록 인터리버의 깊이는 여기에 설명된 바와 같이 변조 차수 및/또는 코드 레이트에 기초하여 선택 및/또는 지정될 수 있다.
분할 자연 단축 또는 펑쳐링 방식이 레이트 매칭 방식으로서 사용되는 경우, 레이트 매칭 블록 또는 함수의 인터리버는 코딩된 비트가 4 개의 그룹으로 균등하게 분할될 수 있도록 설계될 수 있다. 4 개의 그룹 중 제2 및 제3 그룹은 인터레이스될 수 있다.
도 36은 16QAM 변조를 위한 레이트 매칭 블록 이후에 행-열 인터리버를 사용함으로써 발생할 수 있는 예시적인 성능 이득을 도시한다. 분할 자연 펑쳐링 예, 분할 자연 단축 예, 비트 반전 단축 예, 및 자연 반복 예의 성능 시뮬레이션은 본 명세서에 설명된 바와 같은 결과를 제공할 수 있다. 이러한 시뮬레이션에서, QPSK 변조 및 AWGN 채널이 가정될 수 있다. 이러한 시뮬레이션에서, PW 시퀀스 및 CA-SCL(L=8) 디코딩 알고리즘을 가지는 폴라 코드가 사용될 수 있다. 소스 데이터에 19 비트 CRC가 부가될 수 있다. 이러한 CRC 비트는 정보 비트의 일부로서 간주될 수 있다.
삼각 채널 인터리버는 업링크(UL) 전송에 사용될 수 있다. 평행 직사각형 인터리버는 다운링크(DL) 전송에 사용될 수 있다. 삼각 채널 인터리버가 제공될 수 있다.
일 예에서,이 전송될 수 있는 레이트 정합기(matcher)의 M 개의 출력 비트라고 하자. 최소 정수 P는 이 되도록 결정될 수 있다. 및 는 , 이고, 비트 시퀀스 는 도 49에 도시된 바와 같이 어레이의 좌측 상부 코너에서 시작하여 직각 이등변 삼각형에 행마다 기록될 수 있다. 삼각 인터리버의 출력은 첫 번째 열부터 시작하여 열마다 판독되는 비트 시퀀스, 예를 들어 일 수 있다. 이 과정에서 NULL 비트는 건너뛸 수 있다.
삼각 인터리버의 다양한 변형이 제공될 수 있다. 일례에서, 레이트 매칭 블록으로부터 비트 시퀀스의 시작 부분에 NULL 비트가 삽입될 수 있다. 최소 정수 P는 이 되도록 결정될 수 있다. 이고 는 이고 라고 가정하면, 비트 시퀀스 는 어레이의 좌측 상부 코너에서 시작하여 직각 이등변 삼각형에 행마다 기록될 수 있다. 예를 들어, 열 단위 순열(Column wise permutation)이 적용될 수 있다. 삼각 인터리버의 출력은 제1 열부터 시작하여 열마다 판독된 비트 시퀀스, 예를 들어 일 수 있다. 이 과정에서 NULL 비트는 건너뛸 수 있다. 비트 시퀀스 의 시작 부분에 NULL 비트를 삽입하면 첫 번째 순서로 출력되는 비트가 이 되는 것을 피할 수 있다.
일 예에서, 어레이의 우측 하단 코너는 도 50에 도시된 바와 같이 적용될 수 있다. NULL 비트는 비트 시퀀스 의 끝에 삽입될 수 있다. 최소 정수 P는 이 되도록 결정될 수 있다. 및 를 으로 가정하고, , 비트 시퀀스 는 도 50에 도시된 바와 같이 어레이의 우측 하단 코너에서 시작하여 직각 이등변 삼각형에 행마다 기록될 수 있다. 예를 들어, 열 단위 순열이 적용될 수 있다. 삼각 인터리버의 출력은 첫 번째 열부터 시작하여 열마다 판독된 비트 시퀀스, 예를 들어 일 수 있다. 이 과정에서 NULL 비트는 건너뛸 수 있다.
예를 들어, 어레이의 오른쪽 하단 코너 및 NULL 비트는 비트 시퀀스 의 시작 부분에 삽입될 수 있다. 최소 정수 P는 이 되도록 결정될 수 있다. 및 를 로 가정하고, , 비트 시퀀스 는 도 50에 도시된 바와 같이 어레이의 우측 하단 코너에서 시작하여 직각 이등변 삼각형에 행마다 기록될 수 있다. 예를 들어, 열 단위 순열이 적용될 수 있다. 삼각 인터리버의 출력은 첫 번째 열부터 시작하여 열마다 판독된 비트 시퀀스, 예를 들어 일 수 있다. 이 과정에서 NULL 비트는 건너뛸 수 있다. 예를 들어 삼각 인터리버의 출력을 더 랜덤화하기 위해 열 단위 순열이 적용될 수 있다.
평행 삼각형 인터리버가 여기에 설명된 바와 같이 적용될 수 있다. 예를 들어, 레이트 정합기로부터 M 개의 출력 비트는 B 개의 그룹으로 분할될 수 있다. 각 그룹은 동일한 수의 비트를 가질 수도 있고 아닐 수도 있다. 더미/NULL 비트(들)가 추가되어 각 그룹이 동일한 비트 수를 가질 수 있다. 그룹의 수는 변조 차수에 따라 달라질 수 있다. 레이트 정합기의 M 개의 출력 비트의 상이한 분할 방식이 이용될 수 있다. 삼각 인터리버는 그룹에 대해 적용될 수 있다. 각 그룹에 대한 삼각 인터리버의 출력은 예를 들어, 연결(concatenation) 또는 인터레이싱 동작을 통해 결합될 수 있다. 예를 들어, ,...,를 i 번째 그룹의 출력 비트라고 하자. 4 개의 그룹이 있다고 가정하면, 채널 인터리버의 최종 출력은 인터레이싱 동작이 적용될 경우, 로 주어질 수 있다. 도 30에 도시된 예시가 삼각 인터리버에 적용될 수 있다.
도 51은 폴라 인코딩 시스템의 예를 도시한다. 도 51에 도시된 바와 같이, 예시적인 폴라 인코딩 시스템은 CRC 부가 및 코드 구조 블록, 레이트 매칭 제어 블록, 폴라 인코딩 블록, 레이트 매칭 블록, 채널 인터리빙 블록 또는 변조 블록 중 하나 이상을 포함할 수 있다. 채널 인터리빙 블록은 채널 인터리버 또는 비트 인터리버로 지칭될 수 있다. 일례에서, 채널 인터리빙 블록은 레이트 매칭 블록의 일부일 수 있다. 도 51에 도시된 바와 같이, 폴라 인코딩 블록으로부터 유래하는 폴라 인코딩된 비트 N은 본 명세서에 설명된 바와 같이, 레이트 매칭 제어 블록에 의해 생성된 레이트 매칭 방식에 기초하여 레이트 매칭될 수 있다. 레이트 매칭된 비트 M은 본 명세서에 설명된 바와 같이 인터리빙 M 비트를 위해 채널 인터리빙 블록을 통과할 수 있다. 채널 인터리빙 블록 이후의 비트는 본 명세서에 설명된 바와 같이 변조 심볼을 생성하기 위해 변조 블록으로 전송될 수 있다.
본 개시의 특징 및 엘리먼트는 특정 조합으로 설명될 수 있지만, 특징 또는 엘리먼트는 설명의 다른 특징 및 엘리먼트 또는 다른 특징 및 엘리먼트와 함께 또는 다른 특징 없이 다양한 조합으로 사용될 수 있다. 본 명세서에 설명된 특징은 NR(New Radio), 3G, 4G, 5G, LTE, LTE-A 및/또는 다른 예를 고려할 수 있지만, 본 명세서에 설명된 특징은 이들 기술에 제한되지 않으며 다른 무선 시스템에도 마찬가지로 적용가능할 수 있는 것으로 이해된다.
전술한 프로세스는 컴퓨터 및/또는 프로세서에 의해 실행하기 위해 컴퓨터 판독 가능 매체에 포함된 컴퓨터 프로그램, 소프트웨어 및/또는 펌웨어로 구현될 수 있다. 컴퓨터 판독 가능 매체의 예는 전자 신호(유선 및/또는 무선 접속을 통해 전송됨) 및/또는 컴퓨터 판독 가능 저장 매체를 포함하지만, 이에 제한되지는 않는다. 컴퓨터 판독 가능 저장 매체의 예는 ROM(read only memory), RAM(random-access memory), 레지스터, 캐시 메모리, 반도체 메모리 장치, 자기 매체와 같은, 그러나 이에 제한되지는 않는 것, 내부 하드 디스크 및 분리식 디스크, 광 자기 매체 및/또는 CD-ROM 디스크와 같은 광학 매체 및/또는 디지털 다목적 디스크(DVD)를 포함하지만, 이에 제한되지는 않는다. 소프트웨어와 관련된 프로세서는 WTRU, 단말기, 기지국, RNC 및/또는 임의의 호스트 컴퓨터에서 사용하기 위한 무선 주파수 송수신기를 구현하는데 사용될 수 있다.

Claims (12)

  1. 무선 송수신 유닛(WTRU, wireless transmit/receive unit)에 의해 구현되는 방법에 있어서,
    코드워드로 송신될 복수의 업링크 제어 정보(UCI, uplink control information) 비트들을 생성하는 단계;
    상기 UCI 비트들에 폴라 코드를 적용하는 단계 - 상기 폴라 코드와 연관된 마더 코드 길이(mother code length)는 상기 UCI의 송신을 위한 코드워드 길이에 기초하여 결정되고, 상기 마더 코드 길이는 상기 코드워드 길이보다 큼 - ;
    상기 폴라 코딩된 UCI 비트들에 대해 레이트 매칭을 수행하는 단계
    - 상기 레이트 매칭은, 상기 코드워드에 대한 코드 레이트가 임계치보다 작으면, 펑쳐링 방식(puncturing scheme)을 포함하고,
    상기 레이트 매칭은, 상기 코드워드에 대한 코드 레이트가 상기 임계치보다 크면, 단축 방식(shortening scheme)을 포함함 - ; 및
    상기 레이트 매칭된, 폴라 코딩된 UCI 비트들을 송신하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 마더 코드 길이는 상기 코드 레이트에 기초하여 결정되는 것인 방법.
  3. 제1항에 있어서,
    상기 코드워드는 복수의 순환 중복 검사(CRC, cyclic redundancy check) 비트들을 더 포함하는 것인 방법.
  4. 제3항에 있어서,
    상기 코드 레이트는, 상기 코드워드 내의 UCI 비트들과 CRC 비트들의 개수를 상기 코드워드 내의 코딩된 비트들의 개수로 나눈 것에 대응하는 것인 방법.
  5. 제1항에 있어서,
    상기 폴라 코드는 연결된(concatenated) 폴라 코드인 것인 방법.
  6. 제5항에 있어서,
    상기 펑쳐링 방식 또는 상기 단축 방식 중 하나를 상기 연결된 폴라코드에 수행하는 단계를 더 포함하는 방법.
  7. 무선 송수신 유닛(WTRU, wireless transmit/receive unit)에 있어서,
    송수신기; 및
    프로세서를 포함하고, 상기 프로세서는,
    코드워드로 송신될 복수의 업링크 제어 정보(UCI, uplink control information) 비트들을 생성하고;
    상기 UCI 비트들에 폴라 코드를 적용하고 - 상기 폴라 코드와 연관된 마더 코드 길이(mother code length)는 상기 UCI의 송신을 위한 코드워드 길이에 기초하여 결정되고, 상기 마더 코드 길이는 상기 코드워드 길이보다 큼 - ;
    상기 폴라 코딩된 UCI 비트들에 대해 레이트 매칭을 수행하고
    - 상기 레이트 매칭은, 상기 코드워드에 대한 코드 레이트가 임계치보다 작으면, 펑쳐링 방식(puncturing scheme)을 포함하고,
    상기 레이트 매칭은, 상기 코드워드에 대한 코드 레이트가 상기 임계치보다 크면, 단축 방식(shortening scheme)을 포함함 - ;
    상기 레이트 매칭된, 폴라 코딩된 UCI 비트들을 송신하도록
    구성되는 것인 무선 송수신 유닛(WTRU).
  8. 제7항에 있어서,
    상기 마더 코드 길이는 상기 코드 레이트에 기초하여 결정되는 것인 무선 송수신 유닛(WTRU).
  9. 제7항에 있어서,
    상기 코드워드는 복수의 순환 중복 검사(CRC, cyclic redundancy check) 비트들을 더 포함하는 것인 무선 송수신 유닛(WTRU).
  10. 제9항에 있어서,
    상기 코드 레이트는, 상기 코드워드 내의 UCI 비트들과 CRC 비트들의 개수를 상기 코드워드 내의 코딩된 비트들의 개수로 나눈 것에 대응하는 것인 무선 송수신 유닛(WTRU).
  11. 제7항에 있어서,
    상기 폴라 코드는 연결된(concatenated) 폴라 코드인 것인 무선 송수신 유닛(WTRU).
  12. 제11항에 있어서,
    상기 프로세서는 또한, 상기 펑쳐링 방식 또는 상기 단축 방식 중 하나를 상기 연결된 폴라코드에 수행하도록 구성되는 것인 무선 송수신 유닛(WTRU).
KR1020247018040A 2017-03-22 2018-03-21 폴라 코딩 시스템, 절차 및 신호를 위한 서브 블록 단위 인터리빙 Pending KR20240096605A (ko)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
US201762474875P 2017-03-22 2017-03-22
US62/474,875 2017-03-22
US201762500887P 2017-05-03 2017-05-03
US62/500,887 2017-05-03
US201762519700P 2017-06-14 2017-06-14
US62/519,700 2017-06-14
US201762545615P 2017-08-15 2017-08-15
US62/545,615 2017-08-15
US201762556104P 2017-09-08 2017-09-08
US62/556,104 2017-09-08
KR1020227023621A KR20220105681A (ko) 2017-03-22 2018-03-21 폴라 코딩 시스템, 절차 및 신호를 위한 서브 블록 단위 인터리빙
PCT/US2018/023530 WO2018175557A1 (en) 2017-03-22 2018-03-21 Sub-block wise interleaving for polar coding systems, procedures, and signaling

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020227023621A Division KR20220105681A (ko) 2017-03-22 2018-03-21 폴라 코딩 시스템, 절차 및 신호를 위한 서브 블록 단위 인터리빙

Publications (1)

Publication Number Publication Date
KR20240096605A true KR20240096605A (ko) 2024-06-26

Family

ID=61952985

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020227023621A Ceased KR20220105681A (ko) 2017-03-22 2018-03-21 폴라 코딩 시스템, 절차 및 신호를 위한 서브 블록 단위 인터리빙
KR1020217015700A Withdrawn KR20210064401A (ko) 2017-03-22 2018-03-21 폴라 코딩 시스템, 절차 및 신호를 위한 서브 블록 단위 인터리빙
KR1020197027557A Withdrawn KR20200002799A (ko) 2017-03-22 2018-03-21 폴라 코딩 시스템, 절차 및 신호를 위한 서브 블록 단위 인터리빙
KR1020247018040A Pending KR20240096605A (ko) 2017-03-22 2018-03-21 폴라 코딩 시스템, 절차 및 신호를 위한 서브 블록 단위 인터리빙

Family Applications Before (3)

Application Number Title Priority Date Filing Date
KR1020227023621A Ceased KR20220105681A (ko) 2017-03-22 2018-03-21 폴라 코딩 시스템, 절차 및 신호를 위한 서브 블록 단위 인터리빙
KR1020217015700A Withdrawn KR20210064401A (ko) 2017-03-22 2018-03-21 폴라 코딩 시스템, 절차 및 신호를 위한 서브 블록 단위 인터리빙
KR1020197027557A Withdrawn KR20200002799A (ko) 2017-03-22 2018-03-21 폴라 코딩 시스템, 절차 및 신호를 위한 서브 블록 단위 인터리빙

Country Status (9)

Country Link
US (5) US11070317B2 (ko)
EP (2) EP3602868A1 (ko)
JP (3) JP2020516117A (ko)
KR (4) KR20220105681A (ko)
CN (2) CN110447187A (ko)
AU (1) AU2018239415B2 (ko)
MX (1) MX2019011245A (ko)
TW (1) TWI744508B (ko)
WO (1) WO2018175557A1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108540141B (zh) * 2017-03-02 2022-02-01 华为技术有限公司 Polar码编译码方法及装置
EP3602868A1 (en) * 2017-03-22 2020-02-05 IDAC Holdings, Inc. Sub-block wise interleaving for polar coding systems, procedures, and signaling
CN115173991B (zh) * 2017-03-25 2024-04-09 华为技术有限公司 一种速率匹配的方法和装置
CN108809482B (zh) * 2017-04-28 2023-09-01 华为技术有限公司 Polar码的速率匹配方法及装置
WO2018227604A1 (en) * 2017-06-16 2018-12-20 Huawei Technologies Co., Ltd. Methods and apparatus for polar encoding
WO2018236114A1 (en) * 2017-06-19 2018-12-27 Samsung Electronics Co., Ltd. METHOD AND APPARATUS FOR FLOW ADAPTATION FOR COMMUNICATION AND BROADCASTING SYSTEMS
KR102378324B1 (ko) 2017-06-19 2022-03-25 삼성전자 주식회사 통신 및 방송 시스템을 위한 부호율-조정 방법 및 장치
US10873347B2 (en) * 2017-08-07 2020-12-22 Mediatek Inc. Channel bit interleaver design for polar coding chain
KR102378704B1 (ko) * 2017-08-08 2022-03-25 삼성전자 주식회사 극 부호의 분산 crc를 위한 인터리버 설계 방법
CN109391365B (zh) * 2017-08-11 2021-11-09 华为技术有限公司 一种交织方法及装置
EP3635890B1 (en) * 2017-09-11 2023-08-09 Huawei Technologies Co., Ltd. Methods and apparatus for polar encoding of information comprising bits used to indicate a version of encoded codeword
KR102541319B1 (ko) * 2018-03-29 2023-06-08 삼성전자주식회사 무선 통신 시스템에서 극 부호를 이용한 부호화 및 복호화를 위한 장치 및 방법
CN110611546B (zh) * 2018-06-14 2021-12-24 上海朗帛通信技术有限公司 一种被用于无线通信的用户设备、基站中的方法和装置
US11031958B2 (en) * 2018-06-25 2021-06-08 Qualcomm Incorporated Hybrid polar code design for ultra-reliable low latency communications (URLLC)
US10911079B2 (en) * 2019-06-19 2021-02-02 Realtek Semiconductor Corp. Transmitter, communication system and transmission method
US11552732B2 (en) * 2019-06-28 2023-01-10 Viettel Group Polar coding system and parallel computation method for polar coding system
KR20210006807A (ko) * 2019-07-09 2021-01-19 삼성전자주식회사 통신 시스템에서 신호 송수신 장치 및 방법
US10871910B1 (en) * 2019-09-27 2020-12-22 Western Digital Technologies, Inc. Non-volatile memory with selective interleaved coding based on block reliability
US11588578B2 (en) * 2019-12-13 2023-02-21 Samsung Electronics Co., Ltd. System and method for encoding data using punctured low-density parity-check codes
US11374686B2 (en) * 2020-02-04 2022-06-28 Qualcomm Incorporated Parity check bits for non-coherent communication
WO2021220441A1 (ja) 2020-04-28 2021-11-04 三菱電機株式会社 符号化回路、復号回路、制御回路、記憶媒体および復号方法
CN113810061B (zh) 2020-06-17 2025-03-04 华为技术有限公司 Polar码编码方法、Polar码译码方法及其装置
WO2022150692A1 (en) * 2021-01-11 2022-07-14 Idac Holdings, Inc. Methods, apparatus and systems for reduced complexity polar codes based on modified cyclic-redundancy-check (crc) procedures
CN114826478A (zh) * 2021-01-29 2022-07-29 华为技术有限公司 编码调制与解调解码方法及装置
US12175353B2 (en) * 2021-05-21 2024-12-24 Samsung Electronics Co., Ltd. Interleaver design and pairwise codeword distance distribution enhancement for turbo autoencoder
WO2023058793A1 (ko) * 2021-10-08 2023-04-13 엘지전자 주식회사 무선통신 시스템에서 장치의 코드 블록 분할 방법 및 장치
WO2023219210A1 (ko) * 2022-05-10 2023-11-16 삼성전자 주식회사 적응형 polar coding configuration 송수신 방법 및 장치
CN119011072A (zh) * 2023-05-22 2024-11-22 中兴通讯股份有限公司 一种编解码方法、通信装置以及存储介质
US12308963B2 (en) * 2023-07-26 2025-05-20 Qualcomm Incorporated Polar coding techniques for higher-order modulation schemes
WO2025118429A1 (en) * 2023-12-04 2025-06-12 Huawei Technologies Co., Ltd. Method, apparatus, and system for blockwise channel interleaving for error correction coding
WO2025118454A1 (en) * 2023-12-05 2025-06-12 Huawei Technologies Co., Ltd. Rate matching method and apparatuses

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008151061A1 (en) 2007-05-31 2008-12-11 Interdigital Technology Corporation Channel coding and rate matching for lte control channels
CA2695276A1 (en) * 2007-08-01 2009-02-05 Sirius Xm Radio Inc. Method and apparatus for interleaving low density parity check (ldpc) codes over mobile satellite channels
US7986741B2 (en) * 2007-09-28 2011-07-26 Samsung Electronics Co., Ltd. Method and apparatus of improved circular buffer rate matching for turbo-coded MIMO-OFDM wireless systems
KR101435681B1 (ko) * 2007-11-08 2014-09-02 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서데이터 송수신 장치 및 방법
KR101565607B1 (ko) * 2008-04-18 2015-11-03 코닌클리케 필립스 엔.브이. 개선된 듀얼 반송파 변조 프리코딩
US8799735B2 (en) * 2008-12-31 2014-08-05 Mediatek Inc. Channel interleaver having a constellation-based unit-wise permuation module
CN102122966B (zh) * 2011-04-15 2012-11-14 北京邮电大学 基于信道极化的交错结构重复码的编码器及其编译码方法
US9362956B2 (en) * 2013-01-23 2016-06-07 Samsung Electronics Co., Ltd. Method and system for encoding and decoding data using concatenated polar codes
CN104219019B (zh) * 2013-05-31 2021-06-22 华为技术有限公司 编码方法及编码设备
KR101805536B1 (ko) 2013-06-30 2017-12-07 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 방법, 방송 신호 송신 방법 및 방송 신호 수신 방법
USRE49547E1 (en) 2013-08-20 2023-06-06 Lg Electronics Inc. Method for transmitting data by using polar coding in wireless access system
US10396822B2 (en) * 2013-09-26 2019-08-27 Samsung Electronics Co., Ltd. Transmitting apparatus and signal processing method thereof
CN104811266B (zh) * 2014-01-29 2018-01-23 上海数字电视国家工程研究中心有限公司 比特交织、解交织方法及对应的发射机、接收机
KR101776275B1 (ko) 2014-02-19 2017-09-07 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
RU2679732C1 (ru) 2014-02-20 2019-02-12 Хуавей Текнолоджиз Ко., Лтд. Способ и устройство для согласования скорости передачи
EP3113398B1 (en) 2014-03-19 2020-04-22 Huawei Technologies Co., Ltd. Polar code rate-matching method and rate-matching device
KR102157667B1 (ko) * 2014-05-15 2020-09-18 삼성전자주식회사 천공 장치 및 그의 천공 방법
JP6357547B2 (ja) 2014-06-13 2018-07-11 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． インターリービング前に反復を、インターリービング後にパンクチャリングを実行する送信機デバイス及び受信機デバイス、並びにその方法
KR101558172B1 (ko) * 2014-10-14 2015-10-08 숭실대학교산학협력단 오류 분산을 위한 인터리빙 방법 및 장치, 이를 수행하기 위한 기록매체
US9742440B2 (en) * 2015-03-25 2017-08-22 Samsung Electronics Co., Ltd HARQ rate-compatible polar codes for wireless channels
US10461779B2 (en) * 2015-08-12 2019-10-29 Telefonaktiebolaget Lm Ericsson (Publ) Rate-compatible polar codes
CN114679242B (zh) 2016-04-08 2024-02-02 苹果公司 用于harq传输的极化码
US10171204B2 (en) 2016-05-13 2019-01-01 Mediatek Inc. Coded bit puncturing for polar codes
EP3273602B1 (en) * 2016-07-19 2022-01-26 MediaTek Inc. Low complexity rate matching design for polar codes
US20190181983A1 (en) * 2016-08-10 2019-06-13 Idac Holdings, Inc. Advanced polar codes for next generation wireless communication systems
US10440703B2 (en) * 2017-01-10 2019-10-08 Mediatek Inc. Physical downlink control channel design for 5G new radio
WO2018130892A1 (en) * 2017-01-10 2018-07-19 Telefonaktiebolaget Lm Ericsson (Publ) Coding and decoding of a polar code concatenated with interleaving with an outer systematic code
US11057156B2 (en) * 2017-02-03 2021-07-06 Idac Holdings, Inc. Advanced polar codes for control channel
CN110249539B (zh) * 2017-02-06 2023-07-04 联发科技股份有限公司 极化码交错和比特选择
EP3602868A1 (en) * 2017-03-22 2020-02-05 IDAC Holdings, Inc. Sub-block wise interleaving for polar coding systems, procedures, and signaling
WO2018236114A1 (en) 2017-06-19 2018-12-27 Samsung Electronics Co., Ltd. METHOD AND APPARATUS FOR FLOW ADAPTATION FOR COMMUNICATION AND BROADCASTING SYSTEMS
KR102378324B1 (ko) 2017-06-19 2022-03-25 삼성전자 주식회사 통신 및 방송 시스템을 위한 부호율-조정 방법 및 장치
EP3921955A1 (en) * 2019-02-06 2021-12-15 IDAC Holdings, Inc. Methods for radio resource management in moving networks

Also Published As

Publication number Publication date
US12028159B2 (en) 2024-07-02
AU2018239415A1 (en) 2019-10-10
US20230275697A1 (en) 2023-08-31
JP2025027071A (ja) 2025-02-26
US12267165B2 (en) 2025-04-01
KR20210064401A (ko) 2021-06-02
EP4258555A2 (en) 2023-10-11
AU2018239415B2 (en) 2023-02-23
US20220376826A1 (en) 2022-11-24
CN110447187A (zh) 2019-11-12
US20240291591A1 (en) 2024-08-29
KR20200002799A (ko) 2020-01-08
US11070317B2 (en) 2021-07-20
US20210385016A1 (en) 2021-12-09
CN115549856A (zh) 2022-12-30
EP4258555A3 (en) 2023-11-22
US11683125B2 (en) 2023-06-20
TW201902140A (zh) 2019-01-01
JP2023106572A (ja) 2023-08-01
TWI744508B (zh) 2021-11-01
KR20220105681A (ko) 2022-07-27
WO2018175557A1 (en) 2018-09-27
MX2019011245A (es) 2019-11-21
JP2020516117A (ja) 2020-05-28
JP7597856B2 (ja) 2024-12-10
US20200099471A1 (en) 2020-03-26
EP3602868A1 (en) 2020-02-05

Similar Documents

Publication Publication Date Title
JP7597856B2 (ja) ポーラコード化システム、プロシージャおよびシグナリングのためのサブブロック単位のインターリービング
CN111357219B (zh) 极性编码系统
CN110249563B (zh) 用于极化译码的两级下行链路控制信息的方法及设备
KR102539912B1 (ko) Ldpc 베이스 매트릭스 선택에 따른 코드 블록 세그먼트화
TWI783080B (zh) 無線傳輸/接收單元（ｗｔｒｕ）與傳輸極性編碼位元之方法
CN112106302B (zh) 降低复杂度的极化编码和解码
US20240129063A1 (en) Methods and procedures for polar encoding and decoding with low latency
US20250226918A1 (en) Polar coding systems, procedures, and signaling

Legal Events

Date Code Title Description
PA0104 Divisional application for international application

Comment text: Divisional Application for International Patent

Patent event code: PA01041R01D

Patent event date: 20240529

Application number text: 1020227023621

Filing date: 20220708

PA0201 Request for examination
PG1501 Laying open of application
A302 Request for accelerated examination
PA0302 Request for accelerated examination

Patent event date: 20240930

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20250214

Patent event code: PE09021S01D