CN114826478A - 编码调制与解调解码方法及装置 - Google Patents

编码调制与解调解码方法及装置 Download PDF

Info

Publication number
CN114826478A
CN114826478A CN202110924311.7A CN202110924311A CN114826478A CN 114826478 A CN114826478 A CN 114826478A CN 202110924311 A CN202110924311 A CN 202110924311A CN 114826478 A CN114826478 A CN 114826478A
Authority
CN
China
Prior art keywords
sub
bit sequence
information bits
block
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110924311.7A
Other languages
English (en)
Inventor
秦康剑
张华滋
戴胜辰
李斌
李榕
王俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to PCT/CN2022/072336 priority Critical patent/WO2022161201A1/zh
Priority to EP22745077.2A priority patent/EP4274129A4/en
Publication of CN114826478A publication Critical patent/CN114826478A/zh
Priority to US18/358,492 priority patent/US20240031058A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/251—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with block coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0042—Encoding specially adapted to other signal generation operation, e.g. in order to reduce transmit distortions, jitter, or to improve signal shape
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本申请公开了一种编码调制与解调解码方法及装置，该方法包括：发送端设备获取包括K个信息比特的第一比特序列；然后将该K个信息比特映射到m个子块，对m个子块进行第一极化码编码，得到第二比特序列；将该第二比特序列进行调制，得到并发送符号序列。对应的，接收端设备获取符号序列，以及对该符号序列进行解码解调，得到K个信息比特。其中，m个子块中包括第一子块，该第一子块中包括的信息比特的个数根据上述K以及第一比特序列的编码码率R得到，上述m可以理解为第一比特序列的调制阶数，第二比特序列的长度为N。本申请提供的技术方案能够有效提高码长增益，提高编码调制的性能。

Description

编码调制与解调解码方法及装置
技术领域
本申请涉及通信技术领域，尤其涉及一种编码调制与解调解码方法及装置。
背景技术
编码调制是提高数字通信系统频谱效率的关键技术，在未来通信系统如第六代通信系统(6th generation，6G)中高阶调制所带来的增益显著，是未来无线通信的备选技术。
如多级编码(multi-level coding，MLC)的处理流程：对于一个m-阶调制，首先对要传输的信息比特流z进行串并变换，将其划分为m个比特流，每个比特流对应一个高阶调制下的比特信道，然后针对该比特信道单独进行极化编码。即MLC涉及到的编码调制方法中，会包括m个极化码编码器，由此每个极化编码器输出的对应码字构成调制器的输入，如每个极化编码器输出的第一个码字可以构成调制器的第一个比特。
上述调制编码方法，往往会导致调制编码的性能不理想。
发明内容
本申请提供一种编码调制与解调解码方法及装置，能够提高码长增益，有效提高了编码调制的性能。
第一方面，本申请实施例提供一种编码调制方法，所述方法包括：
获取第一比特序列，所述第一比特序列包括K个信息比特，所述K为大于1的整数；将所述K个信息比特映射到m个子块，对所述m个子块进行第一极化码编码，得到第二比特序列，第一子块中包括的信息比特的个数根据所述K和所述第一比特序列的编码码率R得到，所述第一子块是所述m个子块中的一个子块，所述m为所述第一比特序列的调制阶数，所述第二比特序列的长度为N，所述N为大于1的整数；根据所述第二比特序列进行调制，得到符号序列，并输出所述符号序列。
上述第一比特序列可以理解为包含信息量的，需要传输的比特序列。如上述K个信息比特中可以包括循环冗余校验(cyclic redundancy check，CRC)。示例性的，m个子块可以对应m个可靠性序列，一个子块对应一个可靠性序列。如，每个子块所对应的可靠性序列可以相同，该情况下，也可以理解为m个子块对应一个可靠性序列。又如，可以至少有两个子块对应的可靠性序列不同。
本申请实施例提供的方法，通过将K个信息比特映射到m个子块，从而对该m个子块进行第一极化码编码，得到第二比特序列。由此，当待进行编码调制的信息比特的个数相同，以及调制器输出的符号个数(也可以称为调制符号的个数)相同的情况下，本申请实施例提供的方法，有效提高了码长增益，提高了编码调制的性能。同时，根据K和R得到每个子块所对应的信息比特的个数，每个子块中包含的信息比特的个数能够更吻合每个子块的信道容量。
可选的，本申请实施例提供的方法，还可以使得m个子块对应至少两个不同类型的比特信道，改善了仅仅针对一种类型的比特信道进行编码调制的情况，提高了编码调制的性能。以及通过上述方法确定每个子块所对应的信息比特的个数，可使得每个子块的码率能够更符合每个子块在m种不同类型的比特信道下经过信道极化产生的容量。
在一种可能的实现方式中，对所述m个子块进行第一极化码编码，得到第二比特序列，包括：对所述m个子块分别进行第二极化码编码，得到m个子极化码；以及根据所述m个子极化码得到所述第二比特序列。
上述对m个子块分别进行第二极化码编码，并不意味着通过m个极化码编码器分别对m个子块进行极化码编码。而是，该第二极化码编码是通过极化码的嵌套性质将第一极化码编码拆开了。也就是说，尽管可以K个信息比特被映射到m个子块，但是仍是通过一个极化码编码器实现对m个子块分别进行第二极化码编码的。分别对m个子块进行第二极化码编码可以理解为是一个极化码的编码过程，该种实现方式并不会增加极化码编码的复杂度。
在一种可能的实现方式中，所述根据所述第二比特序列进行调制，得到符号序列包括：
对所述第二比特序列进行速率匹配，得到长度为M的码字，所述M根据所述m得到；以及对所述长度为M的码字进行调制得到所述符号序列。
在一种可能的实现方式中，所述第一子块中的信息比特的位置是根据与所述第一子块的长度等长的可靠度序列确定的。
在一种可能的实现方式中，所述第一子块的长度为N/m。
在一种可能的实现方式中，所述第一子块中包括的信息比特的个数小于或等于非打孔和/或非缩短的信息比特的个数。
在一种可能的实现方式中，第j子块中包括的信息比特的个数uj满足如下公式：
Figure BDA0003207561580000021
其中，Rj表示所述第j个子块的码率分配函数，所述Rj根据所述编码码率R确定，R1+R2+…+Rm＝1。
在一种可能的实现方式中，所述第j个子块的码率分配函数Rj满足如下公式：
Rj＝pn×Rn+pn-1×Rn-1+…+p1×R1+p0×R0
其中，n为整数，Rn表示所述R的n次幂，pn为常数。
在一种可能的实现方式中，m＝2时，所述第j个子块的码率分配函数Rj满足如下公式：
Rj＝pn×Rn+pn-1×Rn-1+…+p1×R1+p0×R0
其中，n为整数，Rn表示所述R的n次幂，pn为常数。
在一种可能的实现方式中，m＝2时，第2个子块的码率分配函数满足如下公式：
当n＝3时，R2＝p3×R3+p2×R2+p1×R1+p0×R0，
其中，p3＝0.6855，p2＝-0.9543，p1＝-0.2042，p0＝1.011；或者，p3＝0.8462，p2＝-1.704，p1＝0.4165，p0＝0.9453；
当n＝4时，R2＝p4×R4+p3×R3+p2×R2+p1×R1+p0×R0，
其中，p4＝-0.8099，p3＝2.305，p2＝-2.048，p1＝0.0796，p0＝0.989；或者，p4＝0.817，p3＝-0.7891，p2＝-0.5997，p1＝0.1299，p0＝0.9679；
当n＝2时，R2＝p2×R2+p1×R1+p0×R0，
其中，p2＝0.07398，p1＝-0.6434，p0＝1.06；或者，p2＝-0.4346，p1＝-0.1256，p0＝1.005；
当n＝1时，R2＝p1×R1+p0×R0，
其中，p1＝-0.5697，p0＝1.046；或者，p1＝-0.5602，p0＝1.086。
第二方面，本申请实施例提供一种解调解码方法，所述方法包括：
获取符号序列，所述符号序列是根据第二比特序列进行调制得到的，所述第二比特序列的长度为N，所述N为大于1的整数，所述第二比特序列是通过将第一比特序列包括的K个信息比特映射到m个子块，并对所述m个子块进行第一极化码编码得到的比特序列，第一子块中包括的信息比特的个数根据所述K和所述第一比特序列的编码码率R得到，所述第一子块是所述m个子块中的一个子块，所述m为所述第一比特序列的调制阶数；对所述符号序列进行解调解码，得到所述K个信息比特。
在一种可能的实现方式中，所述第二比特序列是通过将第一比特序列包括的K个信息比特映射到m个子块，并对所述m个子块进行第一极化码编码得到的比特序列，包括：所述第二比特序列是通过将所述K个信息比特映射到所述m个子块，并分别对所述m个子块进行第二极化码编码，得到m个子极化码；以及根据所述m个子极化码得到的比特序列。
在一种可能的实现方式中，所述第一子块中的信息比特的位置是根据与所述第一子块的长度等长的可靠度序列确定的。
在一种可能的实现方式中，所述第一子块的长度为N/m。
在一种可能的实现方式中，所述第一子块中包括的信息比特的个数小于或等于非打孔和/或非缩短的信息比特的个数。
在一种可能的实现方式中，第j子块中包括的信息比特的个数uj满足如下公式：
Figure BDA0003207561580000031
其中，Rj表示所述第j个子块的码率分配函数，所述Rj根据所述编码码率R确定，R1+R2+…+Rm＝1。
在一种可能的实现方式中，所述第j个子块的码率分配函数Rj满足如下公式：
Rj＝pn×Rn+pn-1×Rn-1+…+p1×R1+p0×R0
其中，n为整数，Rn表示所述R的n次幂，pn为常数。
在一种可能的实现方式中，m＝2时，所述第j个子块的码率分配函数Rj满足如下公式：
Rj＝pn×Rn+pn-1×Rn-1+…+p1×R1+p0×R0
其中，n为整数，Rn表示所述R的n次幂，pn为常数。
在一种可能的实现方式中，m＝2时，第2个子块的码率分配函数满足如下公式：
当n＝3时，R2＝p3×R3+p2×R2+p1×R1+p0×R0，
其中，p3＝0.6855，p2＝-0.9543，p1＝-0.2042，p0＝1.011；或者，p3＝0.8462，p2＝-1.704，p1＝0.4165，p0＝0.9453；
当n＝4时，R2＝p4×R4+p3×R3+p2×R2+p1×R1+p0×R0，
其中，p4＝-0.8099，p3＝2.305，p2＝-2.048，p1＝0.0796，p0＝0.989；或者，p4＝0.817，p3＝-0.7891，p2＝-0.5997，p1＝0.1299，p0＝0.9679；
当n＝2时，R2＝p2×R2+p1×R1+p0×R0，
其中，p2＝0.07398，p1＝-0.6434，p0＝1.06；或者，p2＝-0.4346，p1＝-0.1256，p0＝1.005；
当n＝1时，R2＝p1×R1+p0×R0，
其中，p1＝-0.5697，p0＝1.046；或者，p1＝-0.5602，p0＝1.086。
可理解，关于第一方面或第二方面的有益效果还可以参考下文，这里先不一一详述。
第三方面，本申请实施例提供一种通信装置，用于执行第一方面或第一方面的任意可能的实现方式中的方法。该通信装置包括具有执行第一方面或第一方面的任意可能的实现方式中的方法的相应单元。
示例性的，该通信装置可以为发送端设备或发送端设备中的芯片等。
第四方面，本申请实施例提供一种通信装置，用于执行第二方面或第二方面的任意可能的实现方式中的方法。该通信装置包括具有执行第二方面或第二方面的任意可能的实现方式中的方法的相应方法。
示例性的，该通信装置可以为接收端设备或接收端设备中的芯片等。
在第三方面或第四方面中，上述通信装置可以包括输入输出单元和处理单元。对于输入输出单元和处理单元的具体描述还可以参考下文示出的装置实施例。
第五方面，本申请实施例提供一种通信装置，该通信装置包括处理器，用于执行上述第一方面或第一方面的任意可能的实现方式所示的方法。或者，该处理器用于执行存储器中存储的程序，当该程序被执行时，上述第一方面或第一方面的任意可能的实现方式所示的方法被执行。
在执行上述方法的过程中，上述方法中有关发送信息或输出信息(如符号序列)或获取信息(如获取第一比特序列等)的过程，可以理解为由处理器输出上述信息的过程，或者处理器接收输入的上述信息的过程。在输出上述信息时，处理器将该上述信息输出给收发器，以便由收发器进行发射。该上述信息在由处理器输出之后，还可能需要进行其他的处理，然后才到达收发器。类似的，处理器接收输入的上述信息时，收发器接收该上述信息，并将其输入处理器。更进一步的，在收发器收到该上述信息之后，该上述信息可能需要进行其他的处理，然后才输入处理器。
基于上述原理，举例来说，前述方法中提及的获取第一比特序列可以理解为处理器接收输入的第一比特序列。前述方法中提及的输出符号序列可以理解为处理器输出符号序列等。
对于处理器所涉及的发射、发送和接收等操作，如果没有特殊说明，或者，如果未与其在相关描述中的实际作用或者内在逻辑相抵触，则均可以更加一般性的理解为处理器输出和接收、输入等操作，而不是直接由射频电路和天线所进行的发射、发送和接收操作。
在实现过程中，上述处理器可以是专门用于执行这些方法的处理器，也可以是执行存储器中的计算机指令来执行这些方法的处理器，例如通用处理器。上述存储器可以为非瞬时性(non-transitory)存储器，例如只读存储器(Read Only Memory，ROM)，其可以与处理器集成在同一块芯片上，也可以分别设置在不同的芯片上，本申请实施例对存储器的类型以及存储器与处理器的设置方式不做限定。可理解，对于处理器和存储器的说明同样适用于下文示出的第六方面，为简洁起见，对于处理器和存储器的说明第六方面不再详述。
在一种可能的实现方式中，存储器位于上述通信装置之外。
在一种可能的实现方式中，存储器位于上述通信装置之内。
本申请实施例中，处理器和存储器还可以集成于一个器件中，即处理器和存储器还可以被集成在一起。
示例性的，存储器可以用于存储可靠性序列等。
在一种可能的实现方式中，通信装置还包括收发器，该收发器，用于接收信号或发送信号。示例性的，该收发器还可以用于发送符号序列等。
本申请实施例中，该通信装置可以为发送端设备或发送端设备中的芯片等。
第六方面，本申请实施例提供一种通信装置，该通信装置包括处理器，用于执行上述第二方面或第二方面的任意可能的实现方式所示的方法。或者，处理器用于执行存储器中存储的程序，当该程序被执行时，上述第二方面或第二方面的任意可能的实现方式所示的方法被执行。
在一种可能的实现方式中，存储器位于上述通信装置之外。
在一种可能的实现方式中，存储器位于上述通信装置之内。
在本申请实施例中，处理器和存储器还可以集成于一个器件中，即处理器和存储器还可以被集成在一起。示例性的，存储器可以用于存储可靠性序列等。
在一种可能的实现方式中，通信装置还包括收发器，该收发器，用于接收信号或发送信号。示例性的，该收发器可以用于接收符号序列等。
本申请实施例中，该通信装置可以为接收端设备或接收端设备中的芯片等。
第七方面，本申请实施例提供一种通信装置，该通信装置包括逻辑电路和接口，所述逻辑电路和所述接口耦合；所述接口，用于输入第一比特序列；所述逻辑电路，用于将所述第一比特序列包括的K个信息比特映射到m个子块，对所述m个子块进行第一极化码编码，得到第二比特序列；以及根据所述第二比特序列进行调制，得到符号序列；所述接口，还用于输出所述符号序列。
示例性的，所述逻辑电路，具体用于对所述m个子块分别进行第二极化码编码，得到m个子极化码；以及根据所述m个子极化码得到所述第二比特序列。
可理解，关于第一比特序列、第二比特序列、子块、第一极化码编码等的描述，可以参考上述第一方面的描述；或者，还可以参考下文示出的各个实施例，这里不再详述。
第八方面，本申请实施例提供一种通信装置，该通信装置包括逻辑电路和接口，所述逻辑电路和所述接口耦合；所述接口，用于获取符号序列；所述逻辑电路，用于对所述符号序列进行解调解码，得到所述K个信息比特。
可理解，关于第一比特序列、第二比特序列、子块、第一极化码编码等的描述，可以参考上述第二方面的描述；或者，还可以参考下文示出的各个实施例，这里不再详述。
第九方面，本申请实施例提供一种计算机可读存储介质，该计算机可读存储介质用于存储计算机程序，当其在计算机上运行时，使得上述第一方面或第一方面的任意可能的实现方式所示的方法被执行；或者，使得上述第二方面或第二方面的任意可能的实现方式所示的方法被执行。
第十方面，本申请实施例提供一种计算机程序产品，该计算机程序产品包括计算机程序或计算机代码，当其在计算机上运行时，使得上述第一方面或第一方面的任意可能的实现方式所示的方法被执行；或者，使得上述第二方面或第二方面的任意可能的实现方式所示的方法被执行。
第十一方面，本申请实施例提供一种计算机程序，该计算机程序在计算机上运行时，上述第一方面或第一方面的任意可能的实现方式所示的方法被执行；或者，上述第二方面或第二方面的任意可能的实现方式所示的方法被执行。
第十二方面，本申请实施例提供一种无线通信系统，该无线通信系统包括发送端设备和接收端设备，所述发送端设备用于执行上述第一方面或第一方面的任意可能的实现方式所示的方法，所述接收端设备用于执行上述第二方面或第二方面的任意可能的实现方式所示的方法。
附图说明
图1a是本申请实施例提供的一种通信系统的架构示意图；
图1b是本申请实施例提供的串行解调和并行解调下的比特信道容量的对比曲线图；
图2a至图2c是本申请实施例提供的一种编码调制与解调解码的流程示意图；
图3a和图3b是本申请实施例提供的一种编码调制中涉及的交织器的对比示意图；
图4是本申请实施例提供的一种编码调制与解调解码方法的流程示意图；
图5a和图5b是本申请实施例提供的一种调制符号的结果示意图；
图6a是本申请实施例提供的一种编码调制与解调解码的流程示意图；
图6b和图6c是本申请实施例提供的一种仿真结果示意图；
图6d是本申请实施例提供的一种编码调制与解调解码的流程示意图；
图7至图9是本申请实施例提供的一种通信装置的结构示意图。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地描述。
本申请的说明书、权利要求书及附图中的术语“第一”和“第二”等仅用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备等，没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元等，或可选地还包括对于这些过程、方法、产品或设备等固有的其它步骤或单元。
在本文中提及的“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员可以显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
在本申请中，“至少一个(项)”是指一个或者多个，“多个”是指两个或两个以上，“至少两个(项)”是指两个或三个及三个以上，“和/或”，用于描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：只存在A，只存在B以及同时存在A和B三种情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指这些项中的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，“a和b”，“a和c”，“b和c”，或“a和b和c”。
本申请提供的技术方案可以应用于各种通信系统，例如：长期演进(long termevolution，LTE)系统、LTE频分双工(frequency division duplex，FDD)系统、LTE时分双工(time division duplex，TDD)、物联网(internet ofthings，IoT)系统、窄带物联网系统(narrow band-internet of things，NB-IoT)、无线保真(wireless fidelity，WiFi)、第五代(5th generation，5G)通信系统或新无线(new radio，NR)以及未来的其他通信系统等。
本申请提供的技术方案还可以应用于机器类通信(machine typecommunication，MTC)、机器间通信长期演进技术(Long Term Evolution-machine，LTE-M)、设备到设备(device-todevice，D2D)网络、机器到机器(machine to machine，M2M)网络、物联网(intemet ofthings，IoT)网络或者其他网络。其中，IoT网络例如可以包括车联网。其中，车联网系统中的通信方式统称为车到其他设备(vehicle to X，V2X，X可以代表任何事物)，例如，该V2X可以包括：车辆到车辆(vehicle to vehicle，V2V)通信，车辆与基础设施(vehicle to infrastructure，V2I)通信、车辆与行人之间的通信(vehicle topedestrian，V2P)或车辆与网络(vehicle to network，V2N)通信等。
以下详细介绍本申请涉及的术语。
1、终端设备
本申请中的终端设备是一种具有无线收发功能的装置。终端设备可以与无线接入网(radio access network，RAN)中的接入网设备(或者也可以称为接入设备)进行通信。
终端设备也可以称为用户设备(user equipment，UE)、接入终端、终端(terminal)、用户单元(subscriber unit)、用户站、移动站、远方站、远程终端、移动设备、用户终端、用户代理或用户装置等。在一种可能的实现方式中，终端设备可以部署在陆地上，包括室内或室外、手持或车载；也可以部署在水面上(如轮船等)；还可以部署在空中(例如无人机、飞机、气球和卫星上等)。在一种可能的实现方式中，终端设备可以是具有无线通信功能的手持设备、车载设备、可穿戴设备、传感器、物联网中的终端、车联网中的终端、第五代(5th generation，5G)网络以及未来网络中的任意形态的终端设备等，本申请对此不作限定。
可理解，本申请示出的终端设备不仅可以包括车联网中的车(如整车)、而且还可以包括车联网中的车载设备或车载终端等，本申请对于该终端设备应用于车联网时的具体形态不作限定。
可理解，本申请示出的终端设备与终端设备之间还可以通过D2D、V2X或M2M等技术进行通信，本申请对于终端设备与终端设备之间的通信方法不作限定。
2、网络设备
本申请中的网络设备可以是一种部署在无线接入网中，为终端设备提供无线通信服务的装置。该网络设备也可以称为接入网设备、接入设备或RAN设备等。
该网络设备可以包括但不限于：5G系统中的下一代基站(next generation nodeB，gNB)、LTE系统中的演进型基站(evolved node B，eNB)、无线网络控制器(radio networkcontroller，RNC)、节点B(node B，NB)、基站控制器(base station controller，BSC)、基站收发台(base transceiver station，BTS)、家庭基站(home evolved nodeB，或home nodeB，HNB)、基带单元(base band unit，BBU)、传输接收点(transmitting and receivingpoint，TRP)、发射点(transmitting point，TP)、小基站设备(pico)、移动交换中心，或者未来网络中的网络设备等。该网络设备还可以为非地面通信系统、D2D、V2X或M2M中承载基站功能的设备等，本申请对网络设备的具体类型不作限定。在不同的无线接入技术的系统中，具备网络设备功能的设备的名称可能会有所不同。
可选的，在网络设备的一些部署中，网络设备可以包括集中式单元(centralizedunit，CU)和分布式单元(distributed unit，DU)等。在网络设备的另一些部署中，CU还可以划分为CU-控制面(control plane，CP)和CU-用户面(user plan，UP)等。在网络设备的又一些部署中，网络设备还可以是开放的无线接入网(openradioaccessnetwork，ORAN)架构等，本申请对于网络设备的具体部署方式不作限定。
基于上文介绍的终端设备和网络设备，本申请实施例提供了一种通信系统。图1a是本申请实施例提供的一种通信系统的示意图。如图1a所示，该通信系统可以包括至少一个网络设备，如图1a中的基站，以及至少一个终端设备，如图1a中的UE1至UE6。
示例性的，终端设备之间可以直接通信。例如可以通过D2D技术实现终端设备之间的直接通信。如图1a所示，UE4与UE5之间、UE4与UE6之间，可以利用D2D技术直接通信。UE4或UE6可以单独或同时与UE5进行通信。又例如，UE4至UE6也可以分别与网络设备通信。如UE4或UE6可以直接与网络设备通信，也可以间接地与网络设备通信，如UE6可以经由UE5与网络设备通信。
应理解，图1a示例性地示出了一个网络设备和多个终端设备，以及各通信设备之间的通信链路。可选地，该通信系统可以包括多个网络设备，并且每个网络设备的覆盖范围内可以包括其它数量的终端设备，例如更多或更少的终端设备。本申请对此不做限定。
上述各个通信设备，如图1a中的基站、UE1至UE6，可以配置多个天线。该多个天线可以包括至少一个用于发送信号的发射天线和至少一个用于接收信号的接收天线等，本申请实施例对于各个通信设备的具体结构不作限定。可选地，该通信系统还可以包括网络控制器、移动管理实体等其他网络实体，本申请实施例不限于此。
3、可靠性序列
polar码是针对独立同分布的信道而设计的，polar码具有高性能，低复杂度，匹配方式灵活等特点。
可靠性序列中的元素的位置编号，即可靠性序列是位置编号按照可靠性从低到高的排序序列。一个长度为N的可靠性序列A＝[a1，a2，...，aN]，第一位a1是可靠性最低的位置编号，最后一位aN是可靠性最高的位置编号。当然，也可以按照可靠性从高到低的排序序列，由于实质一样，本申请还是以位置编号按照可靠性从低到高的排序序列为例进行说明。
如图2c所示，给定一个K长的信息比特流和一个N长的可靠性序列A＝[a1，a2，...，aN]，可以将K个消息比特放在A中最可靠的K个位置[aN-K+1，...，aN]上，而A中剩余的N-K个位置[a1，...，aN-K]上放置冻结比特(比如0)，从而得到消息承载序列[b1，b2，...，bN]。实际应用中，例如在3GPP的NR标准中，当还需要进行打孔(puncture)或者缩短(shorten)时，还需要先挑出缩短或打孔的位置，在打孔时还需要挑出一些预冻结的位置，然后再从余下的位置中挑出最可靠的K个位置。本申请并不予以限制。
4、串行解调与并行解调
解调指的是将调制符号转变为其对应的比特序列的过程。解调可以分为串行解调和并行解调。示例性的，以4-PAM为例，一个4-PAM符号s可以对应两个比特如V1和V2。则s经过信道后的接收符号可以为y。则串行解调可以理解为先根据接收符号y估计出V1，然后利用V1和y进一步估计出V2。而并行解调在求V2时，可以不需要用到V1，即V1和V2可以同时得到，并行实现。
图1b是串行解调和并行解调下的比特信道容量的对比曲线图。对于串行解调和并行解调的具体过程，可以参考相关技术标准或协议等，本申请不再详述。
图1b中，横坐标可以表示信噪比(signal noise ratio，SNR)，纵坐标表示信道容量。从下往上的第一条实线表示V1在串行解调下的比特信道容量，第二条实线表示V2在串行解调下的比特信道容量，第三条实线表示串行解调下的调制信道容量。从下往上的第一条虚线表示V1在并行解调下的比特信道容量，第二条虚线表示V2在并行解调下的比特信道容量，第三条虚线表示并行解调下的调制信道容量。
结合图1b，串行解调下，V1的比特信道容量+V2的比特信道容量＝串行解调下的调制信道容量，而在并行解调下，V1的比特信道容量+V2的比特信道容量＜串行解调下的调制信道容量。即并行解调相对于串行解调具有一定容量损失，并行解调实现简单且可以并行化处理。
更一般的，结合图1b可以看出：不论采用并行解调还是串行解调，一个m-阶调制信道(或称为m阶调制符号)可以产生m种不同类型的比特信道。
5、多级编码(multi-level coding，MLC)
图2a示例性示出了MLC的处理过程。如图2a所示，首先，对信息比特流z(如图2a中包括K个比特的信息比特流z[1：K])进行串并转换(serial/parallel，S/P)，然后将该信息比特流划分为m个比特流如
Figure BDA0003207561580000091
每个比特流可以对应一个高阶调制下的比特信道。示例性的，
Figure BDA0003207561580000092
包括K1个比特，
Figure BDA0003207561580000093
包括K2个比特，
Figure BDA0003207561580000094
包括Km个比特。然后，针对每个比特信道进行极化码编码，如图2a中的m个极化码编码器，如极化码编码器1(polarencode 1)、极化码编码器2(polar encode 2)、…、极化码编码器m(polar encode m)。每个极化码编码器根据输入的比特流分别输出长度为N/m的码字，如
Figure BDA0003207561580000095
示例性的，每个极化码编码器输出的第一个码字可以构成输入至调制器的第一个比特，每个极化码编码器输出的第二个码字构成输入至调制器的第二个比特，每个极化码编码器输出的第N/m个码字构成输入至调制器的第N/m个比特。由此，上述N个比特输入至调制器(modemlator)，输出T个调制符号如s[1：T]，该T个调制符号可以通过信道传输。例如，T＝N/m。
对应的，解调器(demodulator)首先利用信道接收序列y[1：T]解调出极化码译码器1(polar decode 1)所需的软值
Figure BDA0003207561580000096
然后该极化码译码器1利用第一个流对应的软值
Figure BDA0003207561580000097
译码出
Figure BDA0003207561580000098
接着，将
Figure BDA0003207561580000099
对应的极化码码字x1输入到解调器，该解调器利用y和x1解调出第二个流对应的软值
Figure BDA00032075615800000910
并将其输入到极化码译码器2中。该极化码译码器2利用该软值
Figure BDA00032075615800000911
译码出
Figure BDA00032075615800000912
以此类推，解调第m个流需要用到信道接收序列y以及它前面m-1个极化码的码字x1～xm-1。由此，MLC需要m个编码器和m个译码器，实现复杂度较高。
6、比特交织编码调制(Bit-interleaved coded modulation，BICM)
图2b示例性示出了BICM的编码调制流程，如对待传输的信息比特流u＝{u1，u2，...，uk}(也即包括K个信息比特)进行极化编码(即极化码编码)得到码字x＝{x1，x2，...，xN}(即输出长度为N的码字)，该极化码码字x经过交织器后得到调制器的输入序列x’＝{x’1，x’2，...，x’N}。接着，调制器根据调制阶数m，以m个比特为一组将x’调制成T＝N/m个发送符号s＝{s1，s2，...，sT}。s经过信道后的接收序列y＝{y1，y2，...，yT}，然后解调器利用y解调出每个符号对应的比特序列的软值序列llr＝{llr1，llr2，...，llrN}，llr经过解交织后得到译码器(即图2b中的极化译码)的输入软值序列llr’＝{llr’1，llr’2，...，llr’N}，最后译码器根据llr’译码出上述信息比特流。
可理解，本申请示出的信息比特流还可以称为消息比特流，或下文示出的比特序列等，本申请对于调制编码的输入信号的名称不作限定。
7、极化码离线构造流程
如图2c所示，消息比特流u＝{u1，u2，...，uk}，根据给定的可靠性序列A，可以将其扩展成一个长度为N的消息承载序列
Figure BDA00032075615800000913
上。然后按照极化码的编码矩阵G2对消息承载序列b进行编码得到极化码的码字
Figure BDA0003207561580000101
可理解，图2a至图2c所示的编码调制方法仅为示例，对于各个方法未详细描述的地方，可以参考相关标准或技术协议等。
尽管MLC的编码方法对信息比特流进行了分流，但是每个流均对应一个极化码编码器，由此，一个极化码编码器中的信道类型仅为一种。即每个极化码编码器只针对一种信道类型进行极化码的构造。对于BICM的编码调制方法，由于交织器需要同时处理高阶调制产生的m种类型的比特信道，这些经过交织器处理后的比特信道可能会被极化编码器认为是服从一种分布，所以极化码编码器还是会按照一种信道类型进行极化码的构造。对于图2c示出的编码调制方法，由于采用的是长度为N的可靠性序列进行极化码编码，并没有体现m种类型比特信道的特点。
也就是说，图2a至图2c示出的编码调制与解调解码方法可以理解为是针对同一种类型的比特信道进行的编码调制方法，上述编码调制方法在高阶调制下的性能并不理想。
鉴于此，本申请提供一种编码调制与解调解码方法及装置，能够提高编码调制的码长增益，提高编码调制的性能。
可选的，本申请提供的方法还能够结合如下特点：在调制阶数为m时，包含2m或22m个符号的高阶调制信道具有m种不同类型的比特信道，进行编码调制，从而提高对比特信道的极化效应。极化效应可以理解为：如采用图2a所示的方法，与本申请提供的方法，在其他条件相同的情况下，本申请提供的方法可以使用更高的编码码率；或者，本申请提供的方法可以达到更低的误码率；或者，本申请提供的方法可以达到更高的信道容量等。对于本申请提供的方法的性能方面的效果还可以参考下文示出的图6b和图6c。
可理解，本申请提供的方法可以应用于具有不同类型的比特信道下需要进行极化码编码的场景中，如图4所示的高阶调制编码方法。本申请提供的方法还可以应用于具有m根天线的多输入多输出(multiple input multiple output，MIMO)系统中的极化码编码。因为m根天线上的信道互不相同，是不同类型的比特信道，所以本申请也可以应用于这些不同的比特信道上来完成极化码的离线构造与编码。具体过程可以参考下文示出的图4，只不过每个信息比特子序列(或者每个子块或每个流)对应的不再是高阶调制下的比特信道，而是MIMO系统中的m根天线。示例性的，如下文示出的m个子块可以对应上述m根天线。
图4是本申请实施例提供的一种编码调制与解调解码方法的流程示意图，该方法可以应用于通信装置。
可选的，该通信装置可以包括发送端设备，即该方法可以应用于发送端设备。该发送端设备可以理解为需要发送信息比特的设备，或者，该发送端设备可以理解为需要发送符号序列的设备，或者，该发送端设备可以理解为需要对信息比特进行编码调制的设备等，本申请实施例对于该发送端设备的具体说明不作限定。可选的，该通信装置可以包括接收端设备，即该方法可以应用于接收端设备。该接收端设备可以理解为接收符号序列的设备，或者，该接收端设备可以理解为需要对符号序列进行解调解码的设备等，本申请实施例对于该接收端设备的具体说明不作限定。可选的，该方法还可以应用于至少两个通信装置，如该方法还可以应用于发送端设备和接收端设备。
示例性的，如发送端设备可以为终端设备(包括芯片等)，接收端设备可以为网络设备(包括芯片等)。又如，发送端设备可以为网络设备(包括芯片等)，接收端设备可以为终端设备(包括芯片等)。又如，发送端设备和接收端设备可以均为终端设备等，本申请实施例对于发送端设备和接收端设备的具体产品形态不作限定。
如图4所示，该编码调制与解调解码方法包括：
401、发送端设备获取第一比特序列，该第一比特序列包括K个信息比特，该K为大于1的整数。
该第一比特序列可以理解为发送端设备获取到的待发送的比特序列。该第一比特序列可以理解为包含信息量的，或者，需要传输的比特序列等。如该K个信息比特可以包括循环冗余校验(cyclic redundancy check，CRC)比特，还可以包括奇偶校验(paritycheck，PC)比特。又如K可以大于或等于18比特(如针对上行传输)，该情况下，CRC可以包括6个比特或11个比特等。又如，K可以大于或等于36比特(如针对下行传输)，该情况下，CRC可以包括24个比特等。可理解，这里所示的K的取值仅为示例，对于K的具体取值可以参考相关标准或协议等，本申请实施例对此不作限定。本申请实施例中，第一比特序列可以由上述K个信息比特构成。
示例性的，发送端设备获取第一比特序列可以包括：该发送端设备生成第一比特序列，或者，该发送端设备中进行编码调制的相关装置从该发送端设备中的其他装置中获取第一比特序列等，本申请实施例对于发送端设备如何获取第一比特序列不作限定。
402、发送端设备将K个信息比特映射到m个子块，对该m个子块进行第一极化码编码，得到第二比特序列。第一子块中包括的信息比特的个数根据K和第一比特序列的编码码率R得到，第一子块是m个子块中的一个子块，该m为第一比特序列的调制阶数，第二比特序列的长度为N，该N为大于1的整数。
子块：m个子块可以对应m个可靠性序列，一个子块对应一个可靠性序列。示例性的，如该m个可靠性序列可以是相同的，该情况下，也可以称为m个子块对应一个可靠性序列。又如，该m个可靠性序列中可以至少有两个可靠性序列不同，该这两个可靠性序列可以是数量上的不同等。
该编码码率R满足的公式可以如下所示。示例性的，R可以是指母码码率，即R＝K/N，对于K和N的说明可以参考上述描述。示例性的，R还可以是根据实际发送码长定义，则R＝K/M，该M可以理解为发送码长，如该M可以与使用的信道资源和信道质量相关，或者，也可以根据m得到等。
打孔和缩短属于速率匹配的一种方式，他们都是通过删除原始编码比特中的部分比特，以达到调整码长的目的。两者区别在于，打孔操作删除的编码比特在接收端是未知的，接收端没有所删除编码比特值的先验信息，译码时将所删除编码比特的对数似然比(log likelihood ratio，LLR)值设置为0。而缩短操作则是通过删除特定的编码比特，并在发送端相应位置的子信道上发送已知的值，使接收端可以预先知道这些编码比特的值，在译码时将所删除的编码比特的LLR根据其位置设置为正/负无穷大。可理解，关于打孔或缩短的具体说明，以及编码码率R与K的关系等，还可以参考相关标准或协议，本申请实施例对此不作限定。
本申请实施例中，m个子块中包括的信息比特的总个数等于K，同时，每个子块中包括的信息比特之间不存在交集。示例性的，以uj表示第j个子块中包括的信息比特的个数，该j为大于或等于1，小于或等于m的整数，u表示第一比特序列包括的K个信息比特，则子块中包括的信息比特的个数可以满足如下公式：
Figure BDA0003207561580000111
u1∪u2∪...∪um＝u (2)
至于每个子块中包括的信息比特的个数如何得到，则可以根据K和R得到。进一步地，第一子块中包括的信息比特的个数不仅需要根据K和R得到，而且该第一子块中包括的信息比特的个数还需要小于或等于非打孔或非缩短的信息比特的个数。
对于每个子块中包括的信息比特的个数的说明还可以参考下文示出的公式(6)、公式(7)以及公式(8)等，这里先不一一详述。可理解，至于每个子块中包括的信息比特的个数是否相同，本申请实施例不作限定。示例性的，第一子块中包括的信息比特的个数与第二子块中包括的信息比特的个数可以不同，该第二子块为m个子块中的一个子块。示例性的，第一子块中包括的信息比特的个数与第二子块中包括的信息比特的个数可以不同。
以上对每个子块中包括的信息比特的个数进行了说明，以下将对每个子块中的信息比特的位置进行说明。可理解，以下是以第一子块为例说明每个子块中的信息比特的位置和长度的，但是，不应将其理解为对本申请实施例的限定。
在一种可能的实现方式中，第一子块中的信息比特的位置根据与该第一子块的长度等长的可靠性序列确定。
本申请实施例中，与第一子块的长度等长的可靠性序列可以等于与第二子块的长度等长的可靠性序列。示例性的，m个子块中每个子块的长度可以相同，如果将与子块的长度等长的可靠性序列称为与子块对应的可靠性序列，则m个子块中每个子块对应的可靠性序列可以相同。示例性的，m个子块中，还可以有至少两个子块对应的可靠性序列不同，如可靠性序列的长度相同时，如给定可靠性序列的长度，还可以通过调整极化重量(polarization weight，PW)的指数来改变不同位置的可靠度，从而得到不同的可靠性序列。或者，可靠性序列的长度不同，也即不同子块的长度不同，等等，本申请实施例对于不同的可靠性序列如何得到不作限定。可理解，关于可靠性序列的说明还可以参考上文，这里不再赘述。
示例性的，第一子块中的信息比特的位置也可以根据非打孔或非缩短的位置确定。
示例性的，由于K个信息比特被映射于m个子块，以及通过第一极化码编码，得到了长度为N的比特序列，因此，第一子块的长度可以根据该N与m确定。例如，第一子块的长度可以为N/m。对一般的m阶调制(如m是2的倍数)，如m＝2时的22-PAM或24-QAM、m＝4时的24-PAM或28-QAM，由于N是2的正整数次幂(如相关标准中极化码的编码矩阵所使用的二元核G2)，因此N可以被m整除。但是如果调制阶数m不是2的倍数，例如m＝3时的23-PAM或26-QAM，由于N/m不是整数，因此可以通过非二元极化核对N进行处理(也可以理解为是对上述G2进行处理)，如使用三元极化核使得N是m＝3的次幂，从而使得N/m为整数。可理解，关于N与m的关系的说明，还可以参考相关标准或协议等，本申请实施例对此不作限定。
以下将对上述步骤402进行说明。
将K个信息比特映射到m个子块的方法，可以如下所示：示例性的，发送端设备可以根据直接将对应的信息比特映射到m个子块中，从而对该m个子块进行第一极化码编码。示例性的，发送端设备可以将K个信息比特先进行划分，如划分为m个信息比特子序列，该m个信息比特子序列中每个信息比特子序列包括的信息比特的个数可以根据K和R确定。然后，将该m个子比特序列分别映射至m个子块中。例如，发送端设备可以将u划分为m个信息比特子序列，如u1，u2，...，um。可理解，这里所示的uj仍可以满足上述公式(1)和公式(2)。可理解，这里所示的信息比特子序列是相对于K个信息比特而言的，每个信息比特子序列中包括的信息比特都是K个信息比特的一部分。
上述对m个子块进行第一极化码编码，得到第二比特序列，包括：对m个子块分别进行第二极化码编码，得到m个子极化码；根据该m个子极化码得到第二比特序列。
在一种可能的实现方式中，第一极化码编码与第二极化码编码的关系：对m个子块分别进行第二极化码编码，并不意味着通过m个极化码编码器分别对m个子块进行极化码编码。而是，该第二极化码编码是通过极化码的嵌套性质将第一极化码编码拆开了。也就是说，尽管可以K个信息比特被映射到m个子块，但是仍是通过一个极化码编码器实现对m个子块分别进行第二极化码编码的。即利用极化码的嵌套性质完成从第一极化编码到第二极化编码的转变非但没有增加编码复杂度，还能更好地实现了将K个信息比特映射到m个子块，并利用更短的可靠性序列对每个信息比特子序列进行位置分配的过程，即将信息比特子序列映射到子块的过程。或者，与图2a相比，本申请实施例提供的方法，极化码编码器输出的长度更长，如图2a中极化码编码器输出的长度为N/m，本申请实施例提供的方法中，极化码编码器输出的长度为N，由此，有效改善了码长增益，能够充分利用码长增益。
也就是说，分别对m个子块进行第二极化码编码可以理解为是一个极化码的编码过程，该种实现方式并不会增加极化码编码的复杂度。例如，图6a示出的两个极化编码并不是真正意义上的极化码编码器，而是利用极化码的嵌套性质将一个编码过程拆开描述的，即图6a仅示出了一个极化码编码器。
在上述情况下，当接收端设备需要对符号序列进行解调解码时，该接收端设备可以根据符号序列通过一个极化码译码器对其进行解码。
在另一种可能的实现方式中，第二极化码编码还可以理解为一个第二极化码编码器，而第一极化码编码器则可以理解是对m个第二极化码编码器输出的m个子极化码再次进行极化码编码，从而得到长度为N的比特序列的过程。该情况下，当接收端设备需要对符号序列进行解调解码时，该接收端设备可以根据符号序列通过m个极化码译码器对其进行解码。
根据m个子极化码得到第二比特序列的方法：如可以根据极化码生成矩阵对m个子极化码进行整合，得到长度为N的第二比特序列(也可以称为长度为N的极化码)。
示例性的，如m＝2时，2个子极化码分别为x1和x2，则长度为N的极化码满足如下公式：
Figure BDA0003207561580000131
其中，G2表示2行2列的矩阵，第一行元素为[1，0]，第二行元素为[1，1]，
Figure BDA0003207561580000134
表示克罗内克积操作。
又如，m＝4时，4个子极化码分别为x1、x2、x3和x4，则长度为N的极化码满足如下公式：
Figure BDA0003207561580000132
更一般的，长度为N的极化码可以满足如下公式：
Figure BDA0003207561580000133
可理解，以上所示的根据m个子极化码得到长度为N的极化码的整合方法仅为示例，在具体实现中，可能还有其他方法根据m个子极化码得到长度为N的极化码，对此，本申请实施例不作限定。
403、发送端设备根据第二比特序列进行调制，得到符号序列。
示例性的，发送端设备可以对第二比特序列进行速率匹配，得到长度为M的码字；以及对该长度为M的码字进行调制得到符号序列。M是速率匹配后的码字长度，如可以由信道资源确定。
上述调制符号序列可以包含S种符号，S与m的关系可以满足如下两种关系：
第一种，采用脉冲振幅调制(pulse amplitude modulation，PAM)时，S＝2m，即一个S-PAM调制包含的调制符号种类数目为S。如下文示出的步骤403中，发送端设备根据第二比特序列进行调制时，该发送端设备可以采用PAM调制方式。如发送端设备可以将m个比特按照特定的标号规则(labeling rule)调制成一个符号(如也可以称为调制符号)，该情况下，每发送一个S-PAM符号，最多可以传输的比特即为log2(S)＝m比特，即一个S-PAM符号所能传输的最大信息量为m个比特。例如，采用2-PAM时，发送端设备可以将一个比特(如取值为0或1)调制成一个符号。又如，采用4-PAM时，发送端设备可以将log2(4)＝2个比特调制成一个符号。如图5a所示，将(v1＝0，v2＝0)调制为s1＝-3a，(v1＝1，v2＝0)映射为s2＝-a，(v1＝1，v2＝1)映射为s3＝+a，(v1＝0，v2＝1)映射为s4＝+3a。该情况下，每发送一个符号所能传输的信息最高不会超过log2(4)＝2个比特。可理解，上述a可以理解为信号的幅度，如该a可以等于
Figure BDA0003207561580000141
第二种，采用正交幅度调制(quadrature amplitude modulation，QAM)时，S＝22m。该情况下，每发送一个S-QAM符号，最多可以传输的比特即为log2(S)＝2m比特。如图5b所示，4-PAM信号与16-QAM的对应关系可以如图5b所示。图5b即是将一维直线上的实数PAM信号扩展到二维平面上的复数QAM信号的结果。可理解，关于图5a和图5b的说明还可以参考相关标准或相关协议等等，本申请实施例对此不作限定。
可理解，以上所示的S与m的关系仅为示例，随着调制方法的演进等，S与m的关系可能会所有变化，因此对于S与m的关系，本申请实施例不作限定。
结合上文示出的QAM和PAM的调制方法，该符号序列可以包括T个调制符号，该T根据M与m得到。示例性的，当m＝2、或m＝4、或m＝8(即m为2的正整数次幂)时，该M可以被m整除，该情况下，T＝M/m。示例性的，当m＝3、或m＝5等时，由于M不能被m整除，因此，该情况下，可以在调制符号对应的比特序列中补0或补1等。可理解，关于M不能被m整除时的具体情况还可以参考相关标准或协议等，本申请实施例对此不作限定。
示例性的，发送端设备还可以不对第二比特序列进行速率匹配等，本申请实施例对此不作限定。
示例性的，发送端设备可以对第二比特序列进行交织与映射以及调制，得到符号序列。
对于交织的说明：示例性的，如图3a所示，如在每个极化单元处两两结合不同类型的比特信道，则可以增强信道极化效应。交织器会每个极化单元处的比特信道来自于不同符号从而使得每个极化单元使用的信道是相互独立的。示例性的，图3a中，每个4-PAM高阶调制符号St(t＝1，2，3，4)经过解调后产生了一好(good，Gt)一坏(bad，Bt)2种类型的比特信道Gt和Bt，在一个极化单元(虚线框)处对来自不同符号的两种不同类型的比特信道进行极化，相比于在一个极化单元处对来自不同符号的相同类型的比特信道进行极化(如图3b所示)可以产生更好的极化效应。因此，本申请实施例中通过对第二比特序列进行交织与映射，可以实现更好的极化效应。
示例性的，发送端设备还可以对第二比特序列进行速率匹配、交织与映射以及调制，得到符号序列，如图6a所示。
对于发送端设备如何根据第二比特序列进行调制，本申请实施例不作限定。
404、发送端设备输出符号序列。
示例性的，上述发送端设备输出符号序列可以包括：该发送端设备向接收端设备发送符号序列；或者，该发送端设备将符号序列输出至信道，通过信道传输该符号序列；或者，该发送端设备中进行编码调制的相关装置向该发送端设备中的其他装置输出该符号序列，以使得该其他装置对该符号序列进行处理等，本申请实施例对于发送端设备输出符号序列的具体方式不作限定。可理解，关于步骤402和步骤403的具体说明，还可以参考下文示出的关于图6a的描述等。
由此，发送端设备输出符号序列之后，对应的，接收端设备获取该符号序列。
可理解，关于该符号序列的具体说明，可以参考上述步骤401至步骤403的说明等，这里不再一一详述。示例性的，接收端设备接收到的符号序列是根据第二比特序列进行调制得到的，该第二比特序列是通过将第一比特序列包括的K个信息比特映射到m个子块，并对该m个子块进行第一极化码编码得到的比特序列。如第一子块中包括的信息比特的个数根据K和第一比特序列的编码码率R得到。关于各个参数或字母的说明，可以参考上文，这里不再详述。
405、接收端设备对该符号序列进行解调解码，得到K个信息比特。
本申请实施例中，接收端设备可以采用并行解调对该符号序列进行解调，也可以采用串行解调对该符号序列进行解调。示例性的，接收端设备还可以对该符号序列进行解调解码以及解交织等，从而得到K个信息比特。
本申请实施例提供的方法，通过将K个信息比特映射到m个子块，从而对该m个子块进行第一极化码编码，得到第二比特序列。由此，当待进行编码调制的信息比特的个数相同，以及调制器输出的符号个数(也可以称为调制符号的个数)相同的情况下，本申请实施例提供的方法，有效提高了码长增益，提高了编码调制的性能。
以及通过将K个信息比特映射于m个子块，重新分配了每个子块中包含的信息比特数目，如第一子块中的信息比特的个数可以根据K和R得到。由此，一方面，每个子块可以对应一种类型的比特信道，即m个子块可以对应至少两种不同类型的比特信道，如包括m个子块对应m种不同类型的比特信道，从而实现了对至少两种不同类型(包括m种不同类型)的比特信道进行编码调制，改善了仅仅对一种类型的比特信道进行编码调制(如图2a至图2c)，提高了编码调制的性能，以及提高了对比特信道的极化效应。另一方面，通过对每个子块中包含的信息比特的个数重新进行分配，使得每个子块的码率能够更符合每个子块在m种不同类型的比特信道下经过信道极化产生的容量，即每个子块中包含的信息比特的个数能够更吻合每个子块的信道容量。
以下将详细介绍子块中包括的信息比特的个数。
本申请实施例中，第j子块中包括的信息比特的个数uj满足如下公式：
Figure BDA0003207561580000151
其中，Rj表示第j个子块的码率分配函数，该Rj根据编码码率R确定，且R1+R2+…+Rm＝1，
Figure BDA0003207561580000152
表示向上取整。
上述公式(6)表示当j为大于或等于2，且小于或等于m的整数时，
Figure BDA0003207561580000153
而当j＝1时，
Figure BDA0003207561580000154
也就是说，m个子块中包括的信息比特的总个数等于K。示例性的，发送端设备可以根据上述公式(6)将K个信息比特划分为m个信息比特子序列，每个信息比特子序列包括的信息比特的个数可以根据上述公式(6)得到。
K×Rj不是整数时，采用向上取整的方式确定第j个子块中包括的信息比特的个数，由此该第j个子块中可以映射到更多的信息比特。一般来说，根据可靠性序列的特点，总体上而言比特位置越靠后越可靠，因此通过上述公式(6)可使得取值越大的j子块能够映射到更多数量的信息比特，从而保证更多的信息比特大概率的被映射于更可靠的位置上传输，降低译码错误。
可理解，以上所示的公式(6)仅为示例，如第j子块中包括的信息比特的个数uj满足如下公式：
Figure BDA0003207561580000161
可理解，关于公式(7)的具体说明，可以参考上述公式(6)等，这里不再详述。关于公式(6)或公式(7)的变形等，本申请实施例不再一一赘述。
以上所示的向下取整和向下取整方式仅为示例，如还可以通过四舍五入的取整方法等，本申请实施例对此不作限定。或者还可以按照每个子块间的信息比特个数差异不超过一个的原则进行分配，不再赘述。
以下将详细说明本申请实施例提供的Rj。
示例性的，第j个子块的码率分配函数Rj满足如下公式：
Rj＝pn×Rn+pn-1×Rn-1+…+p1×R1+p0×R0 (8)
其中，n为整数，Rn表示R的n次幂，pn为常数。
可理解，公式(8)仅示例性示出了一个子块的码率分配函数，对于其他子块的码率分配函数所满足的公式可以参考公式(8)。
上述m个子块之间的信息比特的个数的分配方法，能够兼顾调制阶数、与调制阶数对应的不同保护级别之间的关系(如16QAM中的两个保护级别)，以及极化码的特性，从而更有效地提高了编码调制性能。
需要说明的是，上述m个子块之间的信息比特的个数的分配方法同样适用于图2a所示的编码调制方法，如图2a所示的K1、K2，…，Km可以根据本申请实施例提供的方法如公式(6)和公式(8)确定。该情况下，同样能够提高编码调制性能。
示例性的，上述示出的p1至pn可以根据不同的情况而所有不同。例如，根据不同情况，n的取值相同时，p1至pn的取值可以不同。又例如，根据不同情况，n的取值可以不同。又例如，根据不同情况，n的取值不同时，p1至pt的取值可以相同(或不同)，该t为大于1，小于n的整数，或者，t的取值小于不同情况下较小的n的取值。
上述所示的不同情况可以包括：
情况一、根据是否对第二比特序列进行打孔和/或缩短，上述p1至pn的取值不同，或者，n的取值不同。
情况二、根据m取值的不同，上述p1至pn的取值不同，或者，n的取值不同。例如，针对m＝2和m＝3的不同情况，当n的取值相同时，p1至pn的取值可以是不同的。或者，针对m＝2和m＝3的不同情况，n的取值不同。又例如，针对m＝2和m＝4的不同情况，当n的取值相同时，p1至pn的取值可以是不同的。又例如，针对m＝2和m＝4的不同情况，n的取值不同。可理解，这里所示的m的取值仅为示例，该m还可以等于5或6等，本申请实施例对此不作限定。
情况三、根据接收端设备解调方式的不同，上述p1至pn的取值不同，或者，n的取值不同。例如，根据并行解调和串行解调的不同，当n相同时，p1至pn的取值可以不同；或者，n的取值不同等。可理解，关于解调方式的不同，导致上述系数或n取值不同的说明，还可以从参考下文关于公式(10)至公式(13)的说明，这里不再一一详述。
情况四、根据串行消除(successive cancellation，SC)译码所达到的误块率(block error rate，BLER)的不同，上述p1至pn的取值不同，或者，n的取值不同。例如，BLER＝0.01时，与BLER＝0.001时，或者，BLER＝0.001与BLER＝0.0001时，n的取值可以不同，或者，n相同时，p1至pn的取值不同。
可理解，由于上述不同情况会导致BLER不同，而BLER不同时，就会导致系数有所不同。
可理解，以上所示的各个情况仅为示例。为进一步说明根据情况的不同，上述公式(8)会所有不同，以下将以m＝2，解调方式不同为例，说明码率分配函数。
当m＝2时，第j个子块的码率分配函数Rj满足如下公式：
Rj＝pn×Rn+pn-1×Rn-1+…+p1×R1+p0×R0 (9)
可理解，公式(9)中各个系数如pn的取值可以与公式(8)中各个系数的取值不同，和/或，公式(9)中n的取值可以与公式(8)中n的取值不同。
当m＝2时，上述K个信息比特可以被映射于2个子块。因此，如公式(9)可以理解为第1个子块的码率分配函数R1或第2个子块的码率分配函数R2。R1与R2所对应的公式是否相同，本申请实施例不作限定。又如，也可以通过公式(9)确定R2，然后R1＝1-R2。
以下将以m＝2，R1＝1-R2为例说明本申请实施例提供的码率分配函数所满足的公式。
实现方式一、
第2个子块的码率分配函数R2满足如下公式：
R2＝p3×R3+p2×R2+p1×R1+p0×R0 (10)
当解调方式为并行解调时，p3＝0.6855，p2＝-0.9543，p1＝-0.2042，p0＝1.011。
示例性的，R＝0.875时，根据上述公式(10)可以得到R2＝0.5609，R1＝1-R2＝0.4391。同时，m＝2，N＝512时，K＝N×R(即不对第二比特序列进行打孔和/或缩短的情况下)，则：
第二个子块中包括的信息比特的个数
Figure BDA0003207561580000172
Figure BDA0003207561580000173
第一个子块中包括的信息比特的个数u1＝196。
第一子块的长度可以为N/m＝512/2＝256，则与第一个子块等长的可靠性序列的长度可以为256。第二子块的长度可以为256，与第二子块等长的可靠性序列的长度可以为256。
结合图6a，发送端设备将第一比特序列u＝{u1，u2，...，uK}(即K个信息比特)划分为两个信息比特子序列u1和u2，然后根据u1和u2分别进行第二极化码编码，得到x1和x2。例如，可以将u1和u2分别映射于可靠性序列A＝{a1，a2，…，aN/m}(也可以称为A＝[a1，a2，…，aN/m])。即对两个子块分别进行第二极化码编码，得到长度为256的子极化码如x1和x2。接着，对这两个子极化码进行一次极化变换后操作整合成一个长度为N＝512的极化码x(即图6a示出的子码级联)，如
Figure BDA0003207561580000171
接着，对x进行速率匹配，得到长度为M的码字x＝{x1，x2，...，xM}，以及对x＝{x1，x2，...，xM}进行交织与映射，得到x′＝{x′1，x′2，...，x′M}。最后，经过高阶调制得到T＝M/m个符号s＝{s1，s2，...，sT}，以及通过信道发送该T个符号。
相对于图2a所示的调制编码方法，尽管都是将K个信息比特划分为m个信息比特子序列，但是图6a所示的方法是通过一个极化码编码器(仅为示例)进行编码的，译码也只需要一个极化码译码器，即编译码实现简单，译码时延低。而图2a是通过m个极化码编码器进行编码，在译码端也相应的需要m个译码器，并且后面的译码器需要等待前面的译码器译码结束后才能启动译码，译码时延高。也就是说，图2a所示的调制方法需要多个极化码编、译码器，复杂度高且译码时延高；而图6a所示的方法，只需要一个编码器和一个译码器，实现复杂度低且译码时延低，同时图6a所示方法将K个信息比特划分为m个信息比特子序列，然后利用极化码的嵌套性质，对该m个信息比特子序列分别进行第二极化码编码，实现了在一个极化码编码器中对m种不同类型的比特信道进行极化，因此相对于图2a所示的方法，具有更好的极化效应。
从图1b可以看出：当串行解调与并行解调的比特信道容量相同时，串行解调和并行解调对应的BLER会有所不同，因此，串行解调时的系数与并行解调时的系数可能会所有不同。因此，当解调方式为串行解调时，p3＝0.8462，p2＝-1.704，p1＝0.4165，p0＝0.9453。
实现方式二、
第2个子块的码率分配函数R2满足如下公式：
R2＝p4×R4+p3×R3+p2×R2+p1×R1+p0×R0 (11)
当解调方式为并行解调时，p4＝-0.8099，p3＝2.305，p2＝-2.048，p1＝0.0796，p0＝0.989。当解调方式为串行解调时，p4＝0.817，p3＝-0.7891，p2＝-0.5997，p1＝0.1299，p0＝0.9679。
实现方式三、
第2个子块的码率分配函数R2满足如下公式：
R2＝p2×R2+p1×R1+p0×R0 (12)
当解调方式为并行解调时，p2＝0.07398，p1＝-0.6434，p0＝1.06。当解调方式为串行解调时，p2＝-0.4346，p1＝-0.1256，p0＝1.005。
实现方式四、
第2个子块的码率分配函数R2满足如下公式：
R2＝p1×R1+p0×R0 (13)
当解调方式为并行解调时，p1＝-0.5697，p0＝1.046。当解调方式为串行解调时，p1＝-0.5602，p0＝1.086。
实现方式五、
当解调方式为并行解调时，第2个子块的码率分配函数R2满足如下公式：
Figure BDA0003207561580000181
当解调方式为串行解调时，第2个子块的码率分配函数R2满足如下公式：
Figure BDA0003207561580000191
可理解，以上所示的实现方式二至实现方式五仅为示例，对于各个实现方式的说明，还可以参考上文描述等，这里不再详述。
可理解，在给定码长N和调制阶数m的情况下，本申请实施例提供的码率分配函数可以是一个与编码码率R有关的函数。示例性的，在用多项式(如上述公式(8)至公式(13))来表示最佳码率分配函数时，在其他条件相同的情况下，更高的调制阶数对应更高的最佳拟合次方数，或者在其他条件相同的情况下，更长的码长对应更高的最佳拟合次方数。
示例性的，图6b和图6c是本申请实施例提供的一种在串行解调以及并行解调下的BLER与信噪比(signal noise ratio，SNR)的曲线示意图。图6b和图6c中，横坐标代表SNR，纵坐标代表BLER，从左到右的曲线对应的编码码率R依次为R＝{1/8，2/8，3/8，4/8，5/8，6/8，7/8}，同时，N＝512，m＝2。其中图6b是所提方案(即图中所示的proposed)在串行解调下相对于图2b中方案的BLER性能比较；图6c是所提方案在并行解调下相对于图2b中方案的BLER性能比较。从图6b可以看出，在给定的编码码率R下，本申请提供的方案达到BLER＝10-2所需的SNR低于图2b中方案所需的SNR。从图6c可以看出，在给定码率R下，本申请提供的方案达到BLER＝10-2所需的SNR低于图2b中方案所需的SNR，因此具有更好的译码性能。同时可以发现，在不同码率R下，本申请提供的方案相对于图2b中的方案均有性能提升。
需要注意的是，当选取准则包括任一子块中包括的信息比特的个数必须小于或等于该子块中非打孔或非缩短的信息比特的个数且信息比特的位置必须位于非打孔(按照3GPP NR的标准，这里还需要包括预冻结的位置)或非缩短的位置、但根据上述方法计算得到的某一子块(不妨还是定义为第一子块)的信息比特的个数大于该第一子块的非打孔或非缩短的信息比特的个数时，可以令该第一子块的信息比特的个数等于该第一子块的非打孔或非缩短的信息比特的个数，然后其余子块再按上述方式确定每个子块中的信息比特个数，如果还有第二子块中的信息比特数多于大于该第二子块的非打孔或非缩短的信息比特的个数，则令该第二子块的信息比特的个数等于该第二子块的非打孔或非缩短的信息比特的个数，然后在除第一子块和第二子块的其余子块再按上述方式确定每个子块中的信息比特个数，并依次类推。
可理解，根据本申请上述公式(8)的描述中，n为整数，pn为常数，则可以得到以下内容：
上述公式(8)中的n可以取整数0，即本申请中的码率分配函数Rj可以取常数值p0。
可理解，不同j所对应的常数值p0可以相同，也可以不同。
需要注意的是，本申请还可以通过与第二比特序列等长的长可靠度序列来直接构造高阶调制下的极化码(即去掉第二极化码编码这个过程)。如图6d所示，可靠度序列可以根据短可靠性序列a1，a2，...，aN/m(即本申请上文所示的可靠性序列)得到长度为N的可靠度序列a1，a2，...，aN。也就是说，相对于图6a来说，图6d是用一个长可靠度序列来构造高阶调制的极化码，该长可靠度序列a1，a2，...，aN(如图6d所示的高阶调制可靠性序列B)可以通过本申请上文所示的短可靠性序列a1，a2，...，aN/m(如图6d所示的短可靠性序列A)来得到。这两种构造方式事实上是等价的。示例性的，假设K＝4，N＝8，R＝0.5，m＝2，与第一子块等长的短可靠度序列为a1，a2，...，aN/m＝[1，2，3，4]。则为了得到长度为8的可靠度序列(即和第二比特序列等长的可靠度序列)，需要完成从4长序列到8长序列的映射。示例性的，假设根据码率分配函数第1个第一子块分到的信息比特数目为1，第2个第一子块分到的信息比特数目为3，则第1个第一子块中信息比特的位置是[4]，映射到8长后信息比特的位置可以为[4]+(1-1)*4＝[4]，类似地，第2个第一子块中信息比特的位置是[2，3，4]，映射到8长后的中信息比特的位置可以为[2，3，4]+(2-1)*4＝[6，7，8]，最终的8长序列的信息比特位置集合为[4，6，7，8]，8长可靠度序列为[1，2，3，5，4，6，7，8]。示例性的，对于给定N/m长的短可靠度序列a1，a2，...，aN/m，N长可靠性序列的信息比特位置集合可以为
Figure BDA0003207561580000201
其中Rj(j＝1，2，...，m)表示第j个子块的码率分配函数，Rj根据所述编码码率R确定，R1+R2+…+Rm＝1。
可选的，在不同的码长，不同的调制阶数下，码率分配函数，和/或，码率分配函数的取值，可以相同也可以不同。例如，对于16QAM：当码长N＜＝1024时，R1＝0.3，R2＝0.7；当码长N＞1024时，R1＝0.2，R2＝0.8。通常，与调制阶数相对应的不同保护级别的码率分配函数会随着N，和/或，调制阶数，的变化而发生改变。例如，N越大，极化越完全，保护级别低的码率分配函数取值可以越小，或者，保护级别高的码率分配函数取值可以越大，或者，不同保护级别码率分配函数取值呈现出从低到高的分布特征。不同的N和调制阶数可以有对应不同码率分配的表格。
可理解，上述公式(8)中示出的p0可以根据不同的情况而所有不同。例如，根据不同情况，n的取值相同时，p0的取值可以不同。又例如，根据不同情况，n的取值不同时，p0的取值可以相同或不同。
以下将介绍本申请实施例提供的通信装置。
本申请根据上述方法实施例对通信装置进行功能模块的划分，例如，可以对应各个功能划分各个功能模块，也可以将两个或两个以上的功能集成在一个处理模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现等。需要说明的是，本申请中对模块的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。下面将结合图7至图9详细描述本申请实施例的通信装置。
图7是本申请实施例提供的一种通信装置的结构示意图，如图7所示，该通信装置包括处理单元701和输入输出单元702。
在本申请的一些实施例中，该通信装置可以是上文示出的发送端设备或发送端设备中的芯片等。即该通信装置可以用于执行上文方法实施例中由发送端设备执行的步骤或功能等。
处理单元701，用于获取第一比特序列；
处理单元701，还用于将K个信息比特映射到m个子块，对该m个子块进行第一极化码编码，得到第二比特序列；
处理单元701，还用于根据第二比特序列进行调制，得到符号序列；
输入输出单元702，用于输出符号序列。
本申请实施例中，上述处理单元701，用于获取第一比特序列，可以包括：该处理单元701生成第一比特序列，或者，处理单元701通过输入输出单元702获取第一比特序列等。上述输入输出单元702，用于输出符号序列。
示例性的，处理单元701，具体用于对m个子块分别进行第二极化码编码，得到m个子极化码；以及根据所述m个子极化码得到所述第二比特序列。
可理解，本申请实施例示出的输入输出单元和处理单元的具体说明仅为示例，对于输入输出单元和处理单元的具体功能或执行的步骤等，可以参考上述方法实施例，这里不再详述。示例性的，处理单元701还可以用于执行图4所示的步骤401至步骤403。输入输出单元702还可以用于执行图4所示的步骤404中的发送步骤。
复用图7，在本申请的另一些实施例中，该通信装置可以是上文示出的接收端设备或发接收端设备中的芯片等。即该通信装置可以用于执行上文方法实施例中由接收端设备执行的步骤或功能等。
输入输出单元702，用于获取符号序列；
处理单元701，用于对上述符号序列进行解调解码，得到K个信息比特。
可理解，本申请实施例示出的输入输出单元和处理单元的具体说明仅为示例，对于输入输出单元和处理单元的具体功能或执行的步骤等，可以参考上述方法实施例，这里不再详述。示例性的，该输入输出单元702还可以用于执行图4所示的步骤404中的接收步骤，处理单元701还可以用于执行图4所示的步骤405。
以上各个实施例中，示例性的，处理单元701可以包括编码调制处理组件和解码解调处理组件，该编码调制处理组件可以用于对输入的K个信息比特进行编码调制处理等操作，该解调解码处理组件可以用于对输入的符号序列进行解调解码等。可理解，该符号序列可以不是由上述K个信息比特进行编码调制处理后得到的符号序列，也就是说，处理单元可以不对其自己处理得到的符号序列再次进行解调解码等。可理解，该编码调制处理组件和解码解调处理组件仅为示例，对于这两个组件的具体形式或产品形态等，本申请实施例不作限定。
可理解，以上各个实施例中，关于第一比特序列、第二比特序列、K个信息比特、m个子块、第一极化码编码、第二极化码编码等的说明可以参考上文方法实施例中的介绍，这里不再一一详述。
以上介绍了本申请实施例的发送端设备和接收端设备，以下介绍所述发送端设备和接收端设备可能的产品形态。应理解，但凡具备上述图7所述的发送端设备的功能的任何形态的产品，或者，但凡具备上述图7所述的接收端设备的功能的任何形态的产品，都落入本申请实施例的保护范围。还应理解，以下介绍仅为举例，不限制本申请实施例的发送端设备和接收端设备的产品形态仅限于此。
在一种可能的实现方式中，图7所示的通信装置中，处理单元701可以是一个或多个处理器，输入输出单元702可以是收发器，或者输入输出单元702还可以是发送单元和接收单元，发送单元可以是发送器，接收单元可以是接收器。本申请实施例中，处理器和收发器可以被耦合等，对于处理器和收发器的连接方式，本申请实施例不作限定。
如图8所示，该通信装置80包括一个或多个处理器820和收发器810。
示例性的，当该通信装置用于执行上述发送端设备执行的步骤或方法或功能时，处理器820，用于获取第一比特序列，将K个信息比特映射到m个子块，对该m个子块进行第一极化码编码，得到第二比特序列，以及根据该第二比特序列进行调制，得到符号序列；收发器810，用于向接收端设备发送该符号序列。
示例性的，当该通信装置用于执行上述发送端设备执行的步骤或方法或功能时，收发器810，用于获取符号序列；处理器820，用于对符号序列进行解调解码，得到K个信息比特。
本申请实施例中，关于第一比特序列、第二比特序列、K个信息比特、m个子块、第一极化码编码、第二极化码编码等的说明可以参考上文方法实施例中的介绍，这里不再一一详述。
可理解，对于处理器和收发器的具体说明还可以参考图7所示的处理单元和输入输出单元的介绍等，这里不再赘述。
在图8所示的通信装置的各个实现方式中，收发器可以包括接收机和发射机，该接收机用于执行接收的功能(或操作)，该发射机用于执行发射的功能(或操作)。以及收发器用于通过传输介质和其他设备/装置进行通信。
可选的，通信装置80还可以包括一个或多个存储器830，用于存储程序指令和/或数据。示例性的，图8是以存储器存储计算机执行指令以及可靠性序列为例示出的，但是不应将其理解为对本申请实施例的限定。存储器830和处理器820耦合。本申请实施例中的耦合是装置、单元或模块之间的间接耦合或通信连接，可以是电性，机械或其它的形式，用于装置、单元或模块之间的信息交互。处理器820可能和存储器830协同操作。处理器820可以执行存储器830中存储的程序指令。可选的，上述一个或多个存储器中的至少一个可以和处理器集成在一起。示例性的，该存储器830中可以存储有可靠性序列等。
本申请实施例中不限定上述收发器810、处理器820以及存储器830之间的具体连接介质。本申请实施例在图8中以存储器830、处理器820以及收发器810之间通过总线840连接，总线在图8中以粗线表示，其它部件之间的连接方式，仅是进行示意性说明，并不引以为限。所述总线可以分为地址总线、数据总线、控制总线等。为便于表示，图8中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
在本申请实施例中，处理器可以是通用处理器、数字信号处理器、专用集成电路、现场可编程门阵列或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等，可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者任何常规的处理器等。结合本申请实施例所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成等。
本申请实施例中，存储器可包括但不限于硬盘(hard disk drive，HDD)或固态硬盘(solid-state drive，SSD)等非易失性存储器，随机存储记忆体(RandomAccess Memory，RAM)、可擦除可编程只读存储器(Erasable Programmable ROM，EPROM)、只读存储器(Read-Only Memory，ROM)或便携式只读存储器(Compact Disc Read-Only Memory，CD-ROM)等等。存储器是能够用于携带或存储具有指令或数据结构形式的程序代码，并能够由计算机(如本申请示出的通信装置等)读和/或写的任何存储介质，但不限于此。本申请实施例中的存储器还可以是电路或者其它任意能够实现存储功能的装置，用于存储程序指令和/或数据。
当通信装置为终端设备时，处理器与收发器的处理过程还可以如下所示：
处理器820主要用于对通信协议以及通信数据进行处理，以及对整个通信装置进行控制，执行软件程序，处理软件程序的数据。存储器830主要用于存储软件程序和数据。收发器810可以包括控制电路和天线，控制电路主要用于基带信号与射频信号的转换以及对射频信号的处理。天线主要用于收发电磁波形式的射频信号。输入输出装置，例如触摸屏、显示屏，键盘等主要用于接收用户输入的数据以及对用户输出数据。
当通信装置开机后，处理器820可以读取存储器830中的软件程序，解释并执行软件程序的指令，处理软件程序的数据。当需要通过无线发送数据时，处理器820对待发送的数据进行基带处理后，输出基带信号至射频电路，射频电路将基带信号进行射频处理后将射频信号通过天线以电磁波的形式向外发送。当有数据发送到通信装置时，射频电路通过天线接收到射频信号，将射频信号转换为基带信号，并将基带信号输出至处理器820，处理器820将基带信号转换为数据并对该数据进行处理。
在另一种实现中，所述的射频电路和天线可以独立于进行基带处理的处理器而设置，例如在分布式场景中，射频电路和天线可以与独立于通信装置，呈拉远式的布置。
可理解，本申请实施例示出的通信装置还可以具有比图8更多的元器件等，本申请实施例对此不作限定。以上所示的处理器和收发器所执行的方法仅为示例，对于该处理器和收发器具体所执行的步骤可参照上文介绍的方法。
在另一种可能的实现方式中，图7所示的通信装置中，处理单元701可以是一个或多个逻辑电路，输入输出单元702可以是输入输出接口，又或者称为通信接口，或者接口电路，或接口等等。或者输入输出单元702还可以是发送单元和接收单元，发送单元可以是输出接口，接收单元可以是输入接口，该发送单元和接收单元集成于一个单元，例如输入输出接口。如图9所示，图9所示的通信装置包括逻辑电路901和接口902。即上述处理单元701可以用逻辑电路901实现，输入输出单元702可以用接口902实现。其中，该逻辑电路901可以为芯片、处理电路、集成电路或片上系统(system on chip，SoC)芯片等，接口902可以为通信接口、输入输出接口、管脚等。示例性的，图9是以上述通信装置为芯片为例出的，该芯片包括逻辑电路901和接口902。
本申请实施例中，逻辑电路和接口还可以相互耦合。对于逻辑电路和接口的具体连接方式，本申请实施例不作限定。
示例性的，当通信装置用于执行上述发送端设备执行的方法或功能或步骤时，接口902，用于输入第一比特序列；逻辑电路901，用于将第一比特序列包括的K个信息比特映射到m个子块，对m个子块进行第一极化码编码，得到第二比特序列；以及根据第二比特序列进行调制，得到符号序列；接口902，还用于输出符号序列。
示例性的，逻辑电路901，具体用于对m个子块分别进行第二极化码编码，得到m个子极化码；以及根据m个子极化码得到第二比特序列。
可理解，本申请上文示出的接口用于输入待处理的数据，该待处理的数据可以包括上述第一比特序列。则逻辑电路可以对该第一比特序列进行处理，获得符号序列。即上述处理后的数据可以包括符号序列。
示例性的，当通信装置用于执行上述接收端设备执行的方法或功能或步骤时，接口902，用于获取符号序列；逻辑电路901，用于对符号序列进行解调解码，得到K个信息比特。即上述处理后的数据包括K个信息比特。
可理解，本申请上文示出的接口用于输入待处理的数据，该待处理的数据可以包括符号序列。该情况下，逻辑电路可以对该符号序列进行处理，得到K个信息比特。在得到该K个信息比特后，接口可以输出该K个信息比特给接收端设备中的其他装置(如接收端设备中的其他芯片等)，或者，接口不向其他芯片发送该K个信息比特等，本申请实施例对此不作限定。
可选的，上述通信装置还可以包括存储器(图9中未示出)，该存储器可以用于存储可靠性序列等。
可理解，本申请实施例示出的通信装置可以采用硬件的形式实现本申请实施例提供的方法，也可以采用软件的形式实现本申请实施例提供的方法等，本申请实施例对此不作限定。
本申请实施例中，关于第一比特序列、第二比特序列、K个信息比特、m个子块、第一极化码编码、第二极化码编码等的说明可以参考上文方法实施例中的介绍，这里不再一一详述。
对于图9所示的各个实施例的具体实现方式，还可以参考上述各个实施例，这里不再详述。
本申请实施例还提供了一种无线通信系统，该无线通信系统包括发送端设备和接收端设备，该发送端设备和该接收端设备可以用于执行前述任一实施例(如图4)中的方法。
此外，本申请还提供一种计算机程序，该计算机程序用于实现本申请提供的方法中由发送端设备执行的操作和/或处理。
本申请还提供一种计算机程序，该计算机程序用于实现本申请提供的方法中由接收端设备执行的操作和/或处理。
本申请还提供一种计算机可读存储介质，该计算机可读存储介质中存储有计算机代码，当计算机代码在计算机上运行时，使得计算机执行本申请提供的方法中由发送端设备执行的操作和/或处理。
本申请还提供一种计算机可读存储介质，该计算机可读存储介质中存储有计算机代码，当计算机代码在计算机上运行时，使得计算机执行本申请提供的方法中由接收端设备执行的操作和/或处理。
本申请还提供一种计算机程序产品，该计算机程序产品包括计算机代码或计算机程序，当该计算机代码或计算机程序在计算机上运行时，使得本申请提供的方法中由发送端设备执行的操作和/或处理被执行。
本申请还提供一种计算机程序产品，该计算机程序产品包括计算机代码或计算机程序，当该计算机代码或计算机程序在计算机上运行时，使得本申请提供的方法中由接收端设备执行的操作和/或处理被执行。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口、装置或单元的间接耦合或通信连接，也可以是电的，机械的或其它的形式连接。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本申请实施例提供的方案的技术效果。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以是两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分，或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个可读存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的可读存储介质包括：U盘、移动硬盘、只读存储器(read-onlymemory，ROM)、随机存取存储器(random access memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (23)

1.一种编码调制方法，其特征在于，所述方法包括：
获取第一比特序列，所述第一比特序列包括K个信息比特，所述K为大于1的整数；
将所述K个信息比特映射到m个子块，对所述m个子块进行第一极化码编码，得到第二比特序列，第一子块中包括的信息比特的个数根据所述K和所述第一比特序列的编码码率R得到，所述第一子块是所述m个子块中的一个子块，所述m为所述第一比特序列的调制阶数，所述第二比特序列的长度为N，所述N为大于1的整数；
根据所述第二比特序列进行调制，得到符号序列，并输出所述符号序列。
2.根据权利要求1所述的方法，其特征在于，对所述m个子块进行第一极化码编码，得到第二比特序列，包括：
对所述m个子块分别进行第二极化码编码，得到m个子极化码；
根据所述m个子极化码得到所述第二比特序列。
3.一种解调解码方法，其特征在于，所述方法包括：
获取符号序列，所述符号序列是根据第二比特序列进行调制得到的，所述第二比特序列的长度为N，所述N为大于1的整数，所述第二比特序列是通过将第一比特序列包括的K个信息比特映射到m个子块，并对所述m个子块进行第一极化码编码得到的比特序列，第一子块中包括的信息比特的个数根据所述K和所述第一比特序列的编码码率R得到，所述第一子块是所述m个子块中的一个子块，所述m为所述第一比特序列的调制阶数；
对所述符号序列进行解调解码，得到所述K个信息比特。
4.根据权利要求3所述的方法，其特征在于，所述第二比特序列是通过将第一比特序列包括的K个信息比特映射到m个子块，并对所述m个子块进行第一极化码编码得到的比特序列，包括：
所述第二比特序列是通过将所述K个信息比特映射到所述m个子块，并分别对所述m个子块进行第二极化码编码，得到m个子极化码；以及根据所述m个子极化码得到的比特序列。
5.根据权利要求1-4任一项所述的方法，其特征在于，所述第一子块中的信息比特的位置是根据与所述第一子块的长度等长的可靠度序列确定的。
6.根据权利要求1-5任一项所述的方法，其特征在于，所述第一子块中包括的信息比特的个数小于或等于非打孔和/或非缩短的信息比特的个数。
7.根据权利要求1-6任一项所述的方法，其特征在于，第i子块中包括的信息比特的个数uj满足如下公式：
Figure FDA0003207561570000011
其中，Rj表示所述第j个子块的码率分配函数，所述Rj根据所述编码码率R确定，R1+R2+…+Rm＝1。
8.根据权利要求7所述的方法，其特征在于，所述第j个子块的码率分配函数Rj满足如下公式：
Rj＝pn×Rn+pn-1×Rn-1+…+p1×R1+p0×R0
其中，n为整数，Rn表示所述R的n次幂，pn为常数。
9.根据权利要求7或8所述的方法，其特征在于，m＝2时，所述第j个子块的码率分配函数Rj满足如下公式：
Rj＝pn×Rn+pn-1×Rn-1+…+p1×R1+p0×R0
其中，n为整数，Rn表示所述R的n次幂，pn为常数。
10.根据权利要求8或9所述的方法，其特征在于，m＝2时，第2个子块的码率分配函数满足如下公式：
当n＝3时，R2＝p3×R3+p2×R2+p1×R1+p0×R0，
其中，p3＝0.6855，p2＝-0.9543，p1＝-0.2042，p0＝1.011；或者，p3＝0.8462，p2＝-1.704，p1＝0.4165，p0＝0.9453；
当n＝4时，R2＝p4×R4+p3×R3+p2×R2+p1×R1+p0×R0，
其中，p4＝-0.8099，p3＝2.305，p2＝-2.048，p1＝0.0796，p0＝0.989；或者，p4＝0.817，p3＝-0.7891，p2＝-0.5997，p1＝0.1299，p0＝0.9679；
当n＝2时，R2＝p2×R2+p1×R1+p0×R0，
其中，p2＝0.07398，p1＝-0.6434，p0＝1.06；或者，p2＝-0.4346，p1＝-0.1256，p0＝1.005；
当n＝1时，R2＝p1×R1+p0×R0，
其中，p1＝-0.5697，p0＝1.046；或者，p1＝-0.5602，p0＝1.086。
11.一种通信装置，其特征在于，所述通信装置包括：
处理单元，用于获取第一比特序列，所述第一比特序列包括K个信息比特，所述K为大于1的整数；
所述处理单元，还用于将所述K个信息比特映射到m个子块，对所述m个子块进行第一极化码编码，得到第二比特序列，第一子块中包括的信息比特的个数根据所述K和所述第一比特序列的编码码率R得到，所述第一子块是所述m个子块中的一个子块，所述m为所述第一比特序列的调制阶数，所述第二比特序列的长度为N，所述N为大于1的整数；
所述处理单元，还用于根据所述第二比特序列进行调制，得到符号序列；
输入输出单元，用于输出所述符号序列。
12.根据权利要求11所述的通信装置，其特征在于，
所述处理单元，具体用于对所述m个子块分别进行第二极化码编码，得到m个子极化码；以及根据所述m个子极化码得到所述第二比特序列。
13.一种通信装置，其特征在于，所述通信装置包括：
输入输出单元，用于获取符号序列，所述符号序列是根据第二比特序列进行调制得到的，所述第二比特序列的长度为N，所述N为大于1的整数，所述第二比特序列是通过将第一比特序列包括的K个信息比特映射到m个子块，并对所述m个子块进行第一极化码编码得到的比特序列，第一子块中包括的信息比特的个数根据所述K和所述第一比特序列的编码码率R得到，所述第一子块是所述m个子块中的一个子块，所述m为所述第一比特序列的调制阶数；
处理单元，用于对所述符号序列进行解调解码，得到所述K个信息比特。
14.根据权利要求13所述的通信装置，其特征在于，所述第二比特序列是通过将所述K个信息比特映射到所述m个子块，并分别对所述m个子块进行第二极化码编码，得到m个子极化码；以及根据所述m个子极化码得到的比特序列。
15.根据权利要求11-14任一项所述的通信装置，其特征在于，所述第一子块中的信息比特的位置是根据与所述第一子块的长度等长的可靠度序列确定的。
16.根据权利要求11-15任一项所述的通信装置，其特征在于，所述第一子块中包括的信息比特的个数小于或等于非打孔和/或非缩短的信息比特的个数。
17.根据权利要求11-16任一项所述的通信装置，其特征在于，第j子块中包括的信息比特的个数uj满足如下公式：
Figure FDA0003207561570000031
其中，Rj表示所述第j个子块的码率分配函数，所述Rj根据所述编码码率R确定，R1+R2+…+Rm＝1。
18.根据权利要求17所述的通信装置，其特征在于，所述第j个子块的码率分配函数Ri满足如下公式：
Rj＝pn×Rn+pn-1×Rn-1+…+p1×R1+p0×R0
其中，n为整数，Rn表示所述R的n次幂，pn为常数。
19.根据权利要求17或18所述的通信装置，其特征在于，m＝2时，所述第j个子块的码率分配函数Rj满足如下公式：
Rj＝pn×Rn+pn-1×Rn-1+…+p1×R1+p0×R0
其中，n为整数，Rn表示所述R的n次幂，pn为常数。
20.根据权利要求18或19所述的通信装置，其特征在于，m＝2时，第2个子块的码率分配函数满足如下公式：
当n＝3时，R2＝p3×R3+p2×R2+p1×R1+p0×R0，
其中，p3＝0.6855，p2＝-0.9543，p1＝-0.2042，p0＝1.011；或者，p3＝0.8462，p2＝-1.704，p1＝0.4165，p0＝0.9453；
当n＝4时，R2＝p4×R4+p3×R3+p2×R2+p1×R1+p0×R0，
其中，p4＝-0.8099，p3＝2.305，p2＝-2.048，p1＝0.0796，p0＝0.989；或者，p4＝0.817，p3＝-0.7891，p2＝-0.5997，p1＝0.1299，p0＝0.9679；
当n＝2时，R2＝p2×R2+p1×R1+p0×R0，
其中，p2＝0.07398，p1＝-0.6434，p0＝1.06；或者，p2＝-0.4346，p1＝-0.1256，p0＝1.005；
当n＝1时，R2＝p1×R1+p0×R0，
其中，p1＝-0.5697，p0＝1.046；或者，p1＝-0.5602，p0＝1.086。
21.一种通信装置，其特征在于，包括处理器和存储器；
所述处理器用于存储计算机执行指令；
所述处理器用于执行所述计算机执行指令，使得权利要求1-10任一项所述的方法被执行。
22.一种通信装置，其特征在于，包括逻辑电路和接口，所述逻辑电路和所述接口耦合；
所述接口用于输入待处理的数据，所述逻辑电路按照如权利要求1-10任一项所述的方法对所述待处理的数据进行处理，获得处理后的数据，所述接口用于输出所述处理后的数据。
23.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质用于存储计算机程序，当所述计算机程序被执行时，权利要求1-10任一项所述的方法被执行。
CN202110924311.7A 2021-01-29 2021-08-11 编码调制与解调解码方法及装置 Pending CN114826478A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/CN2022/072336 WO2022161201A1 (zh) 2021-01-29 2022-01-17 编码调制与解调解码方法及装置
EP22745077.2A EP4274129A4 (en) 2021-01-29 2022-01-17 METHOD AND DEVICE FOR MODULATION AND DEMODULATION DECODING
US18/358,492 US20240031058A1 (en) 2021-01-29 2023-07-25 Encoding and modulation method, demodulation and decoding method, and apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110130659 2021-01-29
CN2021101306599 2021-01-29

Publications (1)

Publication Number Publication Date
CN114826478A true CN114826478A (zh) 2022-07-29

Family

ID=82525364

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110924311.7A Pending CN114826478A (zh) 2021-01-29 2021-08-11 编码调制与解调解码方法及装置

Country Status (4)

Country Link
US (1) US20240031058A1 (zh)
EP (1) EP4274129A4 (zh)
CN (1) CN114826478A (zh)
WO (1) WO2022161201A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024031287A1 (zh) * 2022-08-08 2024-02-15 华为技术有限公司 一种数据处理方法、装置及设备
WO2024067598A1 (zh) * 2022-09-29 2024-04-04 维沃移动通信有限公司 调制、解调方法、装置、设备、系统及存储介质
WO2024087012A1 (zh) * 2022-10-25 2024-05-02 华为技术有限公司 编译码装置及方法
WO2024103298A1 (zh) * 2022-11-16 2024-05-23 华为技术有限公司 数据传输的方法和装置
WO2024130533A1 (en) * 2022-12-20 2024-06-27 Qualcomm Incorporated Polar code design for a pipelined decoder

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3577769B1 (en) * 2017-02-06 2024-04-17 MediaTek Inc. Polar code interleaving and bit selection
KR20220105681A (ko) * 2017-03-22 2022-07-27 아이디에이씨 홀딩스, 인크. 폴라 코딩 시스템, 절차 및 신호를 위한 서브 블록 단위 인터리빙
US10873345B2 (en) * 2018-02-05 2020-12-22 Qualcomm Incorporated Enhanced polar code construction
KR102428522B1 (ko) * 2018-04-05 2022-08-03 삼성전자 주식회사 무선 통신 시스템에서 극 부호를 이용한 부호화 및 복호화를 위한 장치 및 방법
CN112019298B (zh) * 2019-05-31 2021-11-19 华为技术有限公司 编码调制方法、解调译码方法、装置及设备

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024031287A1 (zh) * 2022-08-08 2024-02-15 华为技术有限公司 一种数据处理方法、装置及设备
WO2024067598A1 (zh) * 2022-09-29 2024-04-04 维沃移动通信有限公司 调制、解调方法、装置、设备、系统及存储介质
WO2024087012A1 (zh) * 2022-10-25 2024-05-02 华为技术有限公司 编译码装置及方法
WO2024103298A1 (zh) * 2022-11-16 2024-05-23 华为技术有限公司 数据传输的方法和装置
WO2024130533A1 (en) * 2022-12-20 2024-06-27 Qualcomm Incorporated Polar code design for a pipelined decoder

Also Published As

Publication number Publication date
US20240031058A1 (en) 2024-01-25
WO2022161201A1 (zh) 2022-08-04
EP4274129A1 (en) 2023-11-08
EP4274129A4 (en) 2024-06-26

Similar Documents

Publication Publication Date Title
US11546087B2 (en) Apparatus and method for encoding and decoding using polar code in wireless communication system
US10505674B2 (en) Polar code generation method and device
CN114826478A (zh) 编码调制与解调解码方法及装置
JP7189161B2 (ja) 通信及び放送システムのためのレートマッチング方法及び装置
US20180367239A1 (en) Method and apparatus of rate-matching for communication and broadcasting systems
CN106982172B (zh) 确定极化码传输块大小的方法和通信设备
CN110401456A (zh) 极性码的编码方法和编码装置
CN112532253A (zh) 用于递增冗余混合自动重传请求重传的方法和设备
CN111385059B (zh) 极化编码调制的方法和装置
JP2020515125A (ja) 高レートロングｌｄｐｃ符号
EP3580865B1 (en) Mcs for long ldpc codes
CN111357205B (zh) 用于在无线通信系统中执行编码和解码的方法和装置
US11469779B2 (en) Efficient polar code construction in 5G
US10581464B2 (en) Encoder device, decoder device, and methods thereof
WO2022117061A1 (zh) 一种极化码辅助比特的确定方法和装置
CN107360626B (zh) 通信方法及其网络设备、用户设备
CN115529105A (zh) 一种网络编码方法及装置
CN115085857A (zh) 极化编码调制、解调译码的方法和装置
CN115720124A (zh) 一种编码、译码方法及通信装置
CN110034851B (zh) 编码方法、编码设备以及系统
WO2024119379A1 (zh) 一种信息比特的确定方法及装置
CN106465422B (zh) 通信方法、基站和终端设备
CN114915297A (zh) 一种编码和译码方法及相关装置
CN106688299A (zh) 通信方法、终端设备和基站
CN116708114A (zh) 概率成型的映射方法及概率解成型的接收处理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination