CN110249539B - 极化码交错和比特选择 - Google Patents

极化码交错和比特选择 Download PDF

Info

Publication number
CN110249539B
CN110249539B CN201880010369.7A CN201880010369A CN110249539B CN 110249539 B CN110249539 B CN 110249539B CN 201880010369 A CN201880010369 A CN 201880010369A CN 110249539 B CN110249539 B CN 110249539B
Authority
CN
China
Prior art keywords
index
interleaved
bit
bit sequence
bit selection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880010369.7A
Other languages
English (en)
Other versions
CN110249539A (zh
Inventor
吴威德
戴嘉伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN110249539A publication Critical patent/CN110249539A/zh
Application granted granted Critical
Publication of CN110249539B publication Critical patent/CN110249539B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving

Abstract

本发明提供了用于极化码子块交错和比特选择的装置和方法。在一个新颖方面，针对极化码交错提供了中间部分隔行子块交错。在一个实施例中，极化码的中间部分被隔行交错并且产生交错的极化码。在另一个实施例中，下部分和上部分也利用中间部分交错方法经过子块交错。在另一新颖方面，提供了速率相关的统一的比特选择。比特选择可以分为重复、打孔和缩短三种操作类别。每个类别遵循统一的比特选择规则，不同类别的仅在存取方案上有所不同。在一个实施例中，循环缓冲器被用于比特选择。

Description

极化码交错和比特选择
相关申请的交叉引用
本申请基于35 U.S.C.§119要求于2017年2月6日递交的题目为“Unified PolarCode Rate-Matching Design”申请号为No.62/455,054的美国临时申请案、于2017年6月29日递交的题目为“Circular Buffer Access Design for Polar Rate-Matching”申请号为No.62/526,422的美国临时申请案、于2017年8月24日递交的题目为“Polar Code RateMatching Design”申请号为No.62/549,482的美国临时申请案、于2017年8月28日递交的题目为“Polar Code Rate-Matching Design”申请号为No.62/550,780的美国临时申请案的优先权，在此合并参考上述申请案的全部内容。
技术领域
本发明涉及无线通信，更具体地，涉及极化码(Polar code)的交错(interleaving)和比特选择(bit selection)技术。
背景技术
信道编码在无线通信网路中发挥着重要作用。当信号遭遇严重干扰(例如噪声、干扰和多径传播)时，它可以改善传输质量。然而却带来传输比特数量的增加。极化码是用于下一代无线数据通信的一种信道编码方案。极化码是一种线性块错误校正码(linearblock error correcting code)。该码通过对短内核码(kernel code)的多次递归(recursive)而构建。当递归的次数变大时，极化码的母码(mother code)大小N可能会超出物理代码(physical code)比特大小。在无线网络中，需要对极化码信道编码进行速率匹配和比特选择。在无线通信网路中进一步使用交错以改善质量。
需要对极化码交错和比特选择进行改善和增强。
发明内容
本发明提供了用于极化码交错和比特选择的装置和方法。在一个新颖方面，针对极化码交错提供了中间部分(middle-part)隔行(interlaced)子块(sub-block)交错。在一个实施例中，极化码被划分为三个部分：下部分(lower part)、中间部分和上部分(upperpart)。极化码的中间部分被隔行交错并且产生交错的极化码。在另一个实施例中，下部分和上部分也利用中间部分交错方法经过子块交错。
在另一新颖方面，提供了速率相关的统一的比特选择。比特选择可以分为重复、打孔和缩短三种操作类别。每个类别遵循统一的比特选择规则，不同的类别仅在存取方案上有所不同。在一个实施例中，三种类别均使用自上而下(top-to-bottom)的方法。在另一个实施例中，三种类别均使用自下而上(bottom-to-top)的方法。在其他实施例中，针对不同的类别使用自上而下和自下而上的方法的组合。
在一个实施例中，UE按照顺序将极化码划分为下部分、中间部分和上部分，其中极化码具有极化码长度N，对极化码的中间部分执行速率无关的隔行子块交错，以获得交错比特序列，并且基于输出长度E从交错比特序列中执行速率相关的比特选择，以获得传输比特序列。在一个实施例中，比特选择被分类为三种比特选择操作，包括：E大于或等于N时的重复操作、E小于N并且极化码速率小于或等于预定阈值T时的打孔操作以及E小于N且极化码速率大于T时的缩短操作。在一个实施例中，比特选择操作是重复操作，并且其中从索引0到E的传输比特序列是从交错比特序列的最低索引开始选择的并且从交错比特序列的最低索引开始重复。在另一个实施例中，比特选择操作是打孔操作，并且其中从索引0到E的传输比特序列是从交错比特序列的索引(N-E)到交错比特序列的索引N中选择的。在又一个实施例中，比特选择操作是缩短操作，并且其中从索引0到E的传输比特序列是从交错比特序列的最低索引开始到交错比特序列的索引E中选择的。
在一个实施例中，交错比特序列被设置在交错循环缓冲器中。对于重复操作，从循环缓冲器的索引0开始依次选择传输比特序列；对于打孔操作，从所述循环缓冲器的索引N-E开始依次选择所述传输比特序列；以及对于缩短操作，从所述循环缓冲器的索引0开始依次选择传输比特序列。
该发明内容不旨在限定本发明。本发明由权利要求限定。
附图说明
在附图中相同的附图标记表示相同的部件，附图示出了本发明的实施例。
图1为根据本发明实施例的无线网络中例示极化码交错和比特选择的示意系统。
图2A示出了根据本发明实施例的极化码实现的示例图。
图2B示出根据本发明实施例的选择用于重复和打孔操作的编码比特的示例性图。
图2C示出了根据本发明的实施例的选择用于缩短操作的编码比特的示例性图。
图3示出了根据本发明实施例的极化码交错时中间部分隔行交错的示例性示图。
图4A示出了根据本发明实施例的不交错下部分和上部分仅中间部分交错的极化码的示例性图标和表格。
图4B示出了根据本发明实施例的中间部分隔行交错的下部分和上部分以及中间部分交错的极化码的示例性图标和表格。
图5示出了根据本发明实施例的极化码速率匹配的示例性流程图。
图6A示出了根据本发明实施例的自上而下的速率相关的统一的速率匹配比特选择的示例性示图。
图6B示出了根据本发明实施例的自下而上的速率相关的统一的速率匹配比特选择的示例性示图。
图7示出了根据本发明实施例的使用循环缓冲器进行比特选择的示例性示图。
图8示出了根据本发明实施例的极化交错和比特选择过程的示例性流程图。
具体实施方式
将详细参照本发明的实施例，并且实施例的示例在附图中示出。
图1为根据本发明实施例的无线网络100中例示极化码交错和比特选择的示意系统。基础单元(base unit)也可以称为存取点(access point)、存取终端、基站、Node-B、eNode-B(eNB)、gNB或者本领域中其他术语。在图1中，一个或多个基站101和102伺服服务区(例如小区)或小区扇区内的多个远程单元/用户设备(user equipment，UE)103和104。在一些系统中，一个或多个基站可通信地耦接至控制器，形成耦接至一个或多个核心网络的存取网络。本发明并不限制于任何特定的无线通信系统。
一般而言，服务基站101和102在时域和/或频域中向UE或移动站发送下行链路通信信号112和113。UE或移动站103和104经由上行链路通信信号111和114与一个或多个基站101和102进行通信。UE或移动站也可以指移动电话、膝上型计算机和移动工作站等。在图1中，无线通信系统100是包括基站gNB 101和gNB 102以及多个UE 103和UE 104的OFDM/OFDMA系统。当存在要从gNB发送到UE的下行链路数据包时，每个UE获得下行链路分配，例如，物理下行链路共享信道(physical downlink shared channel，PDSCH)中的一组无线电资源。当UE需要在上行链路中向gNB发送数据包时，UE从gNB获得授权，该授权分配了由一组上行链路无线电资源组成的物理上行链路共享信道(physical uplink shared channel，PUSCH)。在无线网络中，使用信道编码来克服对信号的干扰。5G采用极化码作为信道编码。对极化码进行交错以实现更好的质量。由于极化编码的母码具有较大的大小，有可能超过传输比特大小，因此传输需要速率匹配。根据速率匹配，执行比特选择。
图1进一步分别例示了UE 103和gNB 101的简化框图130和150。UE 103具有发送和接收无线电信号的天线135。与天线135耦接的RF收发器模块133从天线135接收RF信号，将它们转换为基带信号并将它们发送到处理器132。RF收发器133还将接收的来自处理器132的基带信号转换成RF信号并发送到天线135。处理器132处理所接收的基带信号并调用不同的功能模块以执行UE 103中的特征。存储器131存储程序指令134和数据以控制UE 103的操作。
根据本发明的实施例，UE 103还包括执行不同任务的多个功能模块。分割器(divider)141依次将极化码划分为下部分(lower part)、中间部分(middle part)和上部分(upper part)，其中极化码具有极化码长N。交错器(interleaver)142对极化码的中间部分执行速率无关的(rate-independent)隔行子块(interlaced sub-block)交错，来获得交错的比特序列。比特选择器(bit selector)143基于输出长度E从交错的比特序列中执行速率相关的(rate-dependent)的比特选择，以获得传输比特序列。
图1中还示出gNB 101的示例性框图。gNB 101具有发送和接收无线电信号的天线155。与天线155耦接的RF收发器模块153从天线155接收RF信号，将它们转换成基带信号并将它们发送到处理器152。RF收发器153还将来自处理器152的基带信号转换成RF信号，并且发送到天线155。处理器152处理接收到的基带信号并调用不同的功能模块以执行gNB 101中的特征。存储器151存储程序指令154和数据，以控制gNB 101的操作。gNB 101还包括执行根据本发明实施例的不同任务的功能模块。极化码156执行支持极化码交错和比特选择的功能。
图1进一步示出极化码处理的功能性步骤。在步骤191，UE使用极化码执行信道编码。极化码是通过递归构造而获得的，比特长度(bit length)N＝2n。在步骤192，UE对极化的码块(polarized code block)执行子块交错。在一个新颖的方面，针对极化码交错使用中间部分隔行子块交错。具有比特长度E的传输信道可能小于母极化码大小N。基于输入比特大小K来确定输出长度E，使得K/N的比率与目标码速率R相匹配。在步骤193，基于输出长度E来执行比特选择。在一个实施例中，比特选择被分类为预定的操作。在步骤194，执行比特交错(bit interleaving)。
图2A示出了根据本发明实施例的极化码实现的示例图。极化码被设计为对输入信道部分地极化。极化码200具有编码器201，其具有输入U1和U2以及输出X1和X2。编码比特通过噪声通道传输。在接收机侧，极化码译码器202具有输入L1和L2和输出U1'和U2'。极化码通过串联的编码器201递归地构造。递归构造器(recursive construction)210具有输入为U1、U2、...U8的四组串联的编码器。输出X1，X2，...X8被递归地构造，长度N＝2n。当递归数量变大时，虚拟信道(virtual channel)倾向于具有高可靠性或低可靠性，并且数据位(data bit)被分配给最可靠的信道。
在一个新颖的方面，极化码输入和输出被分解成多个片段(segment)。根据最大的极化码大小、输出序列长度和码速率，比特选择分为三种操作，包括打孔(puncturing)操作、缩短(shortening)操作和重复(repetition)操作。通过首先执行速率无关的交错，在速率相关的存取中，不同的比特选择操作可以被协调至交错编码比特的公共缓冲器(commonbuffer)，从而实现统一的极化码速率匹配设计。图2B和图2C例示了选择用于不同比特选择操作的编码比特的对称性(symmetry)，从而可以实现统一的速率匹配设计。
图2B示出根据本发明实施例的选择用于重复操作和打孔操作的编码比特的示例性图。输入比特(input bits)250被分段为I0 251、I1 252、I2 253和I3 254。输出比特(output bits)260被分段为B0 261、B0 262、B2 263和B3 264。由于大多数数据位将被分配在输入片段I3中，因而应选择B3、B2和B1中的相关输出编码比特进行传输，以保持极化码的极化增益。由于B3直接连接到I3，而B2和B1是I3的辅助段，所以应该首先选择B3，并且如果允许，则应该均匀地使用B2和B1。请注意，如果输入和输出片段由具有相同比特数量的小子块组成，也可以按子块方式进行选择操作。
图2C示出了根据本发明的实施例的选择用于缩短操作的编码比特的示例性图。输入比特270被分段成I0 271、I1 272、I2 273和I3 274。输出比特280被分段为B0 281、B0282、B2 283和B3 284。在较高码速率的情况下，更多较高质量的输入比特通道应该可用于携带更多的信息比特(information bits)。由于I3将干扰大多数输入子块(例如I2和I1输出)，因此将I3中的比特设置为零可以减少对I2和I1的干扰，从而创建更多具有较高质量的比特通道。这反过来将在B3中给出已知的零位，而这些零位可以被丢弃，因为接收器也知道这些恒定的零。在B3全部被丢弃的情况下，可以以自下而上的方式(bottom-up manner)均匀地将零位设置至I2和I1，因为它们都干扰I0。B2和B1中相应的已知的零位可以均匀地被丢弃。请注意，如果输入和输出片段是由具有相同比特数量的小子块组成，则也可以以子块方式进行选择操作。用于缩短操作的最后的非丢弃/选择的编码比特与用于打孔操作的编码比特互补，这意味着在存取交错的编码比特或子块的互补部分之前，这两种类型的操作可以利用对编码器输出比特执行的共同交错(common interleaving)。
在一个新颖的方面，为极化码交错提供了中间部分隔行(interlaced)交错。一个码块首先被分块成多个子块。码块中间的子块是隔行交错的，从而创建了一个新的交错码块。
图3示出了根据本发明实施例的极化码交错时中间部分隔行交错的示例性示图。交错的数据提高了数据通信系统的纠错性能。极化码300被等分地向上分为四个部分，即片段306、307、308和309。在一个实施例中，两个中间片段307和308被分组在一起作为中间部分302。较低索引的片段306是下部分301，较高索引的片段309是上部分303。在步骤391中，在中间部分302处执行隔行交错。中间部分302被等分为诸如片段307和片段308的两个部分。片段307中的每个子块后面是片段308中的一个子块。隔行交错后的中间部分312以及下部分301和上部分302形成交错码块310。尽管示出的码300被划分为四个片段并且中间的两个片段被交错，但是输入码比特可以以其他方式划分。可以配置或预先定义中间部分的大小和位置。
在另一个实施例中，除了在中间部分执行交错之外，还在下部分和/或上部分进行交错。在一个实施例中，对下部分301和上部分303两者执行相同的中间部分隔行交错。下部分301分成三个子部分：下部分313、中间部分314和上部分315。以类似的方式，中间部分314在步骤392处隔行交错。中间部分交错的下部分301成为码块320中的下部分321。类似地，上部分303被分成三个部分，包括下部分316、中间部分317和上部分318。中间部分317被隔行交错。中间部分交错的上部分303变成码块320中的上部分323。码块320包括交错的中间部分312、中间部分交错的下部分321和中间部分交错的上部分323。码310和码320都是交错的极化码。它们都提供增强的纠错编码。
中间部分交错的极化码为更好地执行极化码提供了有效的方式。遵循所提供的方法给出了两个具体例子。
图4A示出了根据本发明实施例的不交错下部分和上部分仅交错中间部分的极化码的示例性图标和表格。输入码块411中的输入比特被分成索引为0-31的32个子块。32个子块分为三个部分：具有子块0-7的下部分、具有子块8-23的中间部分、具有子块24-31的上部分。中间部分的子块等分为两个部分A和B。中间部分的子块以ABABAB的方式隔行交错。下部分和上部分的子块保持不变。码块412表示交错码块。表413示出了子块交错器模式P(i)。
图4B示出了根据本发明实施例的中间部分隔行交错的下部分和上部分以及中间部分交错的极化码的示例性图标和表格。输入码块421中的输入比特被分成索引为0-31的32个子块。32个子块分为三个部分：具有子块0-7的下部分、具有子块8-23的中间部分、具有子块24-31的上部分。中间部分的子块等分为两个部分A和B。中间部分的子块以ABABAB的方式隔行交错。下部分和上部分的子块中对应的中间部分隔行交错。码块422表示交错码块。表423示出了子块交错器模式P(i)。
当编码数据块大于传输块大小时需要速率匹配。速率匹配的基本功能是将传输块中的比特数量与能在给定分配中传输的比特数量进行匹配。在对极化码进行速率匹配的步骤中，考虑了传输块大小E和最大极化码大小N。速率匹配随后将传输分类成不同的类别。在一个新颖的方面，如上所示，极化码的交错是速率无关的。无论传输速率如何，都使用相同的交错方法。然而，比特选择是速率依赖的并且基于速率匹配确定的类别。对于重复组(repetition group)，母码的子集被重复。对于缩短操作，部分母码输出比特对于发送器和接收器来说都是已知的值。这些码位不被发送器发送，同时接收机在译码时使用与已知值对应的较大软值(large soft value)。对于打孔操作，部分母码输出比特不被发送，并且接收器在译码中对这些码位使用零软值(zero soft value)。
图5示出了根据本发明实施例的极化码速率匹配的示例性流程图。在步骤501，获得数据传输的输出序列长度E。在步骤511，将输出序列长度E与极化码最大长度N进行比较。如果输出序列长度E大于或等于极化码最大长度N，则在步骤521中速率匹配确定的类别是重复操作。如果步骤511确定输出序列长度E小于极化码最大长度N，则其进入步骤512。在步骤512，将极化码速率与预定的阈值T进行比较。如果步骤512确定码速率小于或等于阈值T，则在步骤522其类别为打孔。如果步骤512确定码速率大于阈值T，则在步骤523其类别为缩短。阈值T被用来切换打孔或缩短。T是可配置的或是可以预定义的。T也可以基于一个或多个预定义的触发事件进行动态调整。
在一个新颖方面中，对极化码执行速率相关的编码比特选择。比特选择使用统一的速率匹配设计。对于相同的速率匹配类别，应用预定的比特选择规则。
图6A示出了根据本发明实施例的自上而下的速率相关的统一的速率匹配比特选择的示例性示图。极化编码块601具有母码长度N。在一个实施例中，码块601被分割成四个分段B0 610、B1 611、B2 612和B3 613。B0 610包括码块0至[(N/4)-1]。B1 611包括码块(N/4)至[(N/2)-1]。B2 612包括码块N/2至[(3N/4)-1]。B3 613包括码块(3N/4)至N-1。在一个实施例中，码块首先被交错成码602。在一个实施例中，通过将码602的中间部分B1和B2以B1B2B1B2模式进行隔行交错，来对码602交错。在另一个实施例中，下部分B0和上部分B1也通过相应中间部分隔行交错的方式而被交错。
不同的输出比特率(bit rate)被分类为重复操作、打孔操作和缩短操作。基于不同类别，比特选择遵循统一的规则。比特率的不同类别的差别仅在于：存取重新排列的/交错的码块602的方式。621示出了具有输出比特序列大小M的示例性打孔比特选择。比特选择从具有索引N-M的633开始，并且选择码块602的从N-M到N-1的块。622示出了具有输出比特序列大小M的示例性缩短比特选择。比特选择从码块602的索引0开始，直到在索引为M的632处所有目标比特都被收集。623示出了具有输出比特序列大小M的示例性重复比特选择，比特选择从最低索引0开始直到N-1，并从头循环直到满足所有的输出比特。
图6B示出了根据本发明实施例的自下而上的速率相关的统一的速率匹配比特选择的示例性示图。类似于上面所说的步骤，极化编码块601具有母码长度N。码块601被分割成四个分段：包括码块0至[(N/4)-1]的B0 610、包括码块(N/4)至[(N/2)-1]的B1 611、包括码块N/2至[(3N/4)-1]的B2 612、包括码块(3N/4)至N-1的B3 613。在另一个实施例中，通过将码602的中间部分B1和B2以B1B2B1B2模式进行隔行交错，来对码602交错。在另一个实施例中，下部分B0和上部分B1也通过相应中间部分隔行交错的方式而被交错。
不同的输出比特率被分类为重复操作、打孔操作和缩短操作。基于不同类别，比特选择遵循统一的规则。比特率的不同类别的差别仅在于：存取重新排列的/交错的码块602的方式。应用自下而上(bottom-up)的存取规则。651示出了具有输出比特序列大小M的示例性打孔比特选择。比特选择从最高索引N-1开始，并且选择码块602的索引N-M 661至N-1663的块。652示出了具有输出比特序列大小M的示例性缩短比特选择。比特选择从码块602的索引M 622开始，直到最低索引0。653示出了具有输出比特序列大小M的示例性重复比特选择，比特选择从最高索引N-1到最低索引0，并从头循环直到满足所有的输出比特。
在其他实施例中，码块602可以以其他多种方式进行分解，而不限于等分为四个分段。所示的取决于比特率的统一的比特选择也可以独立于交错步骤。比特选择的其他实施例包括不同速率匹配类别(重复、打孔和缩短)的不同组合。例如，在一个实施例中，打孔和缩短遵循如图6A所示的自上而下的方法，而重复操作遵循如图6B所示的自下而上的方法。在另一个实施例中，打孔遵循如图6B所示的自下而上的方法，而缩短和重复操作遵循如图6A所示的自上而下的方法。在又一个实施例中，打孔和重复操作遵循如图6B所示的自下而上的方法，而缩短操作遵循如图6A所示的自上而下的方法。
图7示出了根据本发明实施例的使用循环缓冲器(circular buffer)进行比特选择的示例性示图。在一个实施例中，经过子块交错后的长度为N的比特序列(诸如表423中所示)被写入大小为N并且从索引0到索引N-1的循环缓冲器701中。在比特块大小为E的输出序列的速率匹配之后，不同分类的传输使用不同的存取方案，以从循环缓冲器701获得输出序列。711示出了用于缩短的存取方案。输出序列从索引0读取到长度E-1。712示出了用于打孔的存取方案。输出序列从索引N-E读取到N-1。713示出了用于重复的存取方案。输出序列从索引0开始读取，并循环直到达到长度E。
对于不同的类别，循环缓冲器701可以用于其他不同的方法。例如，采用自下而上的方法，重复操作从索引N-1向后读取到索引0并循环。类似地，穿孔操作从索引N-E向后读取到索引0。缩短操作从索引N-1向后读取到索引N-E。
图8示出了根据本发明实施例的极化交错和比特选择过程的示例性流程图。在步骤801，UE按照顺序将极化码划分为下部分、中间部分和上部分，其中极化码具有极化码长N。在步骤802，UE对极化码的中间部分执行速率无关的隔行交错，以获得交错比特序列。在步骤803，UE基于输出长度E从交错比特序列中执行速率相关的比特选择，以获得传输比特序列。
虽然已经结合某些特定实施例描述了本发明，但是本发明不限于此。因此，可以在不脱离如权利要求中阐述的本发明的范围的情况下实施所描述的实施例的各种特征的各种修改、变化和组合。

Claims (20)

1.一种极化码交错和比特选择的方法，包括：
将极化码依次分为下部片段、两个中间片段和上部片段，其中所述极化码的极化码长度为N；
对所述极化码的所述两个中间片段执行隔行交错，以获得交错比特序列；以及
基于输出长度E，从所述交错比特序列执行速率相关的比特选择，以获得传输比特序列，其中所述比特选择被分类为包括重复操作、打孔操作和缩短操作的多个比特选择操作。
2.根据权利要求1所述的方法，所述多个比特选择操作包括：E大于或等于N时的所述重复操作；E小于N并且目标码速率小于或等于预定阈值T时的所述打孔操作；以及E小于N并且目标码速率大于T时的所述缩短操作。
3.根据权利要求2所述的方法，其中所述比特选择操作是重复操作，并且其中从索引0到E的所述传输比特序列是从所述交错比特序列的最低索引开始选择的并且从所述交错比特序列的所述最低索引开始重复。
4.根据权利要求2所述的方法，其中所述比特选择操作是打孔操作，并且其中从索引0到E的所述传输比特序列是从所述交错比特序列的索引N-E到所述交错比特序列的索引N中选择的。
5.根据权利要求2所述的方法，其中所述比特选择操作是缩短操作，并且其中从索引0到E的所述传输比特序列是从所述交错比特序列的最低索引开始到所述交错比特序列的索引E中选择的。
6.根据权利要求2所述的方法，其中所述交错比特序列被设置在交错循环缓冲器中。
7.根据权利要求6所述的方法，其中所述比特选择操作是从所述循环缓冲器操作之一中选择的，所述循环缓冲器操作包括：从所述循环缓冲器的索引0开始依次选择所述传输比特序列的重复操作；从所述循环缓冲器的索引N-E开始依次选择所述传输比特序列的打孔操作；以及从所述循环缓冲器的索引0开始依次选择所述传输比特序列的缩短操作。
8.根据权利要求2所述的方法，其中所述极化码被分解成片段，并且其中使用子块处理来协调用于不同比特选择的交错过程。
9.根据权利要求1所述的方法，还包括：对所述极化码的所述上部片段和所述下部片段执行隔行子块交错。
10.一种极化码交错和比特选择的装置，包括：
分割器，用于将极化码依次分为下部片段、两个中间片段和上部片段，其中所述极化码的极化码长度为N；
交错器，对所述极化码的所述两个中间片段执行隔行交错，以获得交错比特序列；以及
比特选择器，基于输出长度E从所述交错比特序列中执行速率相关的比特选择，以获得传输比特序列，其中所述比特选择被分类为包括重复操作、打孔操作和缩短操作的多个比特选择操作。
11.根据权利要求10所述的装置，所述多个比特选择操作包括：E大于或等于N时的所述重复操作；E小于N并且目标码速率小于或等于预定阈值T时的所述打孔操作；以及E小于N并且目标码速率大于T时的所述缩短操作。
12.根据权利要求11所述的装置，其中所述比特选择操作是重复操作，并且其中从索引0到E的所述传输比特序列是从所述交错比特序列的最低索引开始选择的并且从所述交错比特序列的所述最低索引开始重复。
13.根据权利要求11所述的装置，其中所述比特选择操作是打孔操作，并且其中从索引0到E的所述传输比特序列是从所述交错比特序列的索引N-E到所述交错比特序列的索引N中选择的。
14.根据权利要求11所述的装置，其中所述比特选择操作是缩短操作，并且其中从索引0到E的所述传输比特序列是从所述交错比特序列的最低索引开始到所述交错比特序列的索引E中选择的。
15.根据权利要求11所述的装置，其中所述交错比特序列被设置在交错循环缓冲器中。
16.根据权利要求15所述的装置，其中所述比特选择操作是重复操作，并且其中所述传输比特序列是从所述循环缓冲器的索引0开始依次选择的。
17.根据权利要求15所述的装置，其中所述比特选择操作是打孔操作，并且其中所述传输比特序列是从所述循环缓冲器的索引N-E开始依次选择的。
18.根据权利要求15所述的装置，其中所述比特选择操作是缩短操作，并且其中所述传输比特序列是从所述循环缓冲器的索引0开始依次选择的。
19.根据权利要求11所述的装置，其中所述交错器进一步将所述极化码分解成片段，并且其中使用子块处理来协调用于不同比特选择的交错过程。
20.根据权利要求10所述的装置，其中所述交错器进一步对所述极化码的所述上部片段和所述下部片段执行隔行子块交错。
CN201880010369.7A 2017-02-06 2018-02-06 极化码交错和比特选择 Active CN110249539B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US201762455054P 2017-02-06 2017-02-06
US62/455,054 2017-02-06
US201762526422P 2017-06-29 2017-06-29
US62/526,422 2017-06-29
US201762549482P 2017-08-24 2017-08-24
US62/549,482 2017-08-24
US201762550780P 2017-08-28 2017-08-28
US62/550,780 2017-08-28
PCT/CN2018/075465 WO2018141311A1 (en) 2017-02-06 2018-02-06 Polar code interleaving and bit selection

Publications (2)

Publication Number Publication Date
CN110249539A CN110249539A (zh) 2019-09-17
CN110249539B true CN110249539B (zh) 2023-07-04

Family

ID=63038342

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880010369.7A Active CN110249539B (zh) 2017-02-06 2018-02-06 极化码交错和比特选择

Country Status (5)

Country Link
US (2) US10425111B2 (zh)
EP (1) EP3577769B1 (zh)
CN (1) CN110249539B (zh)
TW (1) TWI652909B (zh)
WO (1) WO2018141311A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117375765A (zh) * 2017-01-05 2024-01-09 华为技术有限公司 速率匹配方法、编码装置和通信装置
KR20210064401A (ko) * 2017-03-22 2021-06-02 아이디에이씨 홀딩스, 인크. 폴라 코딩 시스템, 절차 및 신호를 위한 서브 블록 단위 인터리빙
CN108631919B (zh) 2017-03-24 2023-11-17 华为技术有限公司 极性码的速率匹配方法及设备
CN115173991B (zh) 2017-03-25 2024-04-09 华为技术有限公司 一种速率匹配的方法和装置
US10742350B2 (en) * 2017-06-19 2020-08-11 Samsung Electronics Co., Ltd. Method and apparatus of rate-matching for communication and broadcasting systems
KR102378324B1 (ko) 2017-06-19 2022-03-25 삼성전자 주식회사 통신 및 방송 시스템을 위한 부호율-조정 방법 및 장치
CN110391870B (zh) * 2018-04-16 2022-04-29 华为技术有限公司 速率匹配的方法和装置，以及解速率匹配的方法和装置
WO2019200607A1 (en) * 2018-04-20 2019-10-24 Qualcomm Incorporated Harq of polar codes with parity check bits
US11031958B2 (en) * 2018-06-25 2021-06-08 Qualcomm Incorporated Hybrid polar code design for ultra-reliable low latency communications (URLLC)
US11050519B2 (en) * 2018-09-14 2021-06-29 Idac Holdings, Inc. Methods, apparatus, systems and procedures for hybrid automatic repeat requests (HARQs) using polar codes
US11184108B2 (en) 2019-08-02 2021-11-23 Electronics And Telecommunications Research Institute Method and apparatus for transmitting and receiving signal using polar code in communication system
CN114826478A (zh) * 2021-01-29 2022-07-29 华为技术有限公司 编码调制与解调解码方法及装置
CN117480746A (zh) * 2021-06-10 2024-01-30 Lg电子株式会社 执行信道编码的方法、通信装置、处理装置和存储介质及执行信道解码的方法和通信装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396423B1 (en) * 1998-10-12 2002-05-28 Robert Bosch Gmbh Method for coding or decoding and device for coding or decoding
JP2002199048A (ja) * 2000-12-27 2002-07-12 Fujitsu Ltd レートマッチング／デマッチング処理装置
CN105897279A (zh) * 2016-03-29 2016-08-24 中山大学 一种基于分组马尔可夫叠加传输的系统化编码方法
EP3098970A1 (en) * 2014-02-20 2016-11-30 Huawei Technologies Co., Ltd. Coding rate matching processing method and device

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8184726B2 (en) 2007-09-10 2012-05-22 Industrial Technology Research Institute Method and apparatus for multi-rate control in a multi-channel communication system
CN102122966B (zh) * 2011-04-15 2012-11-14 北京邮电大学 基于信道极化的交错结构重复码的编码器及其编译码方法
KR101919934B1 (ko) 2012-04-19 2018-11-20 삼성전자주식회사 불휘발성 메모리 장치를 제어하는 컨트롤러의 동작 방법 및 극 부호화된 부호어를 불휘발성 메모리 장치의 멀티 비트 데이터에 매핑하는 매핑 패턴을 선택하는 매핑 패턴 선택 방법
KR102015121B1 (ko) 2012-10-17 2019-08-28 삼성전자주식회사 불휘발성 메모리 장치를 제어하도록 구성되는 컨트롤러 및 컨트롤러의 동작 방법
KR102415609B1 (ko) 2013-01-11 2022-06-30 선 페이턴트 트러스트 데이터 처리방법, 프리코딩 방법, 통신장치
US9362956B2 (en) 2013-01-23 2016-06-07 Samsung Electronics Co., Ltd. Method and system for encoding and decoding data using concatenated polar codes
WO2015026148A1 (ko) 2013-08-20 2015-02-26 엘지전자 주식회사 무선 접속 시스템에서 폴라 코딩을 이용한 데이터 송신방법
US9007241B2 (en) 2013-09-16 2015-04-14 Seagate Technology Llc Reduced polar codes
US9467164B2 (en) 2013-10-01 2016-10-11 Texas Instruments Incorporated Apparatus and method for supporting polar code designs
WO2015062107A1 (zh) 2013-11-04 2015-05-07 华为技术有限公司 Polar码的速率匹配方法和设备、无线通信装置
CN109861694B (zh) * 2013-11-20 2021-10-26 华为技术有限公司 极化码的处理方法和设备
CN105493424B (zh) 2013-12-31 2019-02-01 华为技术有限公司 一种Polar码的处理方法、系统及无线通信装置
EP3079290B1 (en) 2014-02-21 2019-04-10 Huawei Technologies Co., Ltd. Method and apparatus for rate matching of polar code
KR101937547B1 (ko) 2014-03-19 2019-01-10 후아웨이 테크놀러지 컴퍼니 리미티드 폴라 코드 레이트 매칭 방법 및 레이트 매칭 장치
RU2691885C2 (ru) * 2014-03-24 2019-06-18 Хуавэй Текнолоджиз Ко., Лтд. Способ согласования скорости полярного кода и устройство согласования скорости полярного кода
KR102157667B1 (ko) 2014-05-15 2020-09-18 삼성전자주식회사 천공 장치 및 그의 천공 방법
US9742440B2 (en) 2015-03-25 2017-08-22 Samsung Electronics Co., Ltd HARQ rate-compatible polar codes for wireless channels
US10231121B2 (en) * 2015-06-24 2019-03-12 Lg Electronics Inc. Security communication using polar code scheme
US10461779B2 (en) 2015-08-12 2019-10-29 Telefonaktiebolaget Lm Ericsson (Publ) Rate-compatible polar codes
US10484130B2 (en) * 2016-09-30 2019-11-19 Huawei Technologies Co., Ltd. Method and device for parallel polar code encoding/decoding
US10560218B2 (en) * 2017-01-05 2020-02-11 Huawei Technologies Co., Ltd. Apparatus and methods for decoding assistant bit-based polar code construction
US10742350B2 (en) * 2017-06-19 2020-08-11 Samsung Electronics Co., Ltd. Method and apparatus of rate-matching for communication and broadcasting systems

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396423B1 (en) * 1998-10-12 2002-05-28 Robert Bosch Gmbh Method for coding or decoding and device for coding or decoding
JP2002199048A (ja) * 2000-12-27 2002-07-12 Fujitsu Ltd レートマッチング／デマッチング処理装置
EP3098970A1 (en) * 2014-02-20 2016-11-30 Huawei Technologies Co., Ltd. Coding rate matching processing method and device
CN105897279A (zh) * 2016-03-29 2016-08-24 中山大学 一种基于分组马尔可夫叠加传输的系统化编码方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
MediaTek Inc.Polar Code Size and Rate-Matching Design for NR Control Channels.《3GPP TSG RAN WG1 RAN1》.2017, *
Polar Code Size and Rate-Matching Design for NR Control Channels;MediaTek Inc;《3GPP TSG RAN WG1 RAN1》;20170217;参见正文第1-8页 *
Polar Codes Contruction and Rate Matching Scheme;ZTE;《3GPP TSG RAN WG1 Meeting #89》;20170519;参见正文第1-13页 *
Rate Matching Scheme for Polar Codes;Samsung;《3GPP TSG RAN WG1 #90》;20170821;参见正文第1-7页 *

Also Published As

Publication number Publication date
CN110249539A (zh) 2019-09-17
US10425111B2 (en) 2019-09-24
TW201841475A (zh) 2018-11-16
WO2018141311A1 (en) 2018-08-09
TWI652909B (zh) 2019-03-01
EP3577769B1 (en) 2024-04-17
US20180226995A1 (en) 2018-08-09
EP3577769A4 (en) 2020-11-25
US10979081B2 (en) 2021-04-13
US20200014405A1 (en) 2020-01-09
EP3577769A1 (en) 2019-12-11

Similar Documents

Publication Publication Date Title
CN110249539B (zh) 极化码交错和比特选择
JP7074853B2 (ja) Ｐｂｃｈ送信方法および送信装置、ならびにｐｂｃｈ受信方法および受信装置
US10700705B2 (en) Encoding and decoding method and terminal
EP3584974B1 (en) Method and device for rate matching and rate de-matching
US10516505B2 (en) Baseband processors, base station, user device, and methods thereof
CN108737021B (zh) Polar码传输方法及装置
US11777528B2 (en) System and method for processing control information
US11139836B2 (en) Information transmission method and transmission device, and information reception method and reception device
CN108696333B (zh) Polar码编解码的方法、装置和设备
KR20020065866A (ko) 통신시스템에서 부호 생성장치 및 방법
US11026244B2 (en) Method and device in terminal and base station for dynamic scheduling
US11451324B2 (en) Bit selection for hybrid automatic repeat requests
KR20190013374A (ko) 통신 또는 방송 시스템에서 극부호 부호화/복호화 방법 및 장치
CN111194523B (zh) 一种用于极化码的速率匹配交织方法及装置
CN108289009A (zh) 一种被用于信道编码的ue、基站中的方法和设备
CN113286369B (zh) 一种多点上行数据免授权调度传送方法和设备
KR20210108789A (ko) 채널 코딩에서 디코딩을 위한 장치 및 방법
WO2020200163A1 (zh) 信息传输方法及终端
CN111800870B (zh) 信息传输方法及终端
CN117279029A (zh) 数据传输方法、终端、设备和存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant