KR20240081038A - 리드 동작을 수행하는 메모리 장치 및 그 동작 방법 - Google Patents

리드 동작을 수행하는 메모리 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20240081038A
KR20240081038A KR1020220164912A KR20220164912A KR20240081038A KR 20240081038 A KR20240081038 A KR 20240081038A KR 1020220164912 A KR1020220164912 A KR 1020220164912A KR 20220164912 A KR20220164912 A KR 20220164912A KR 20240081038 A KR20240081038 A KR 20240081038A
Authority
KR
South Korea
Prior art keywords
dummy
word lines
word line
dummy word
voltage
Prior art date
Application number
KR1020220164912A
Other languages
English (en)
Inventor
정재엽
곽동훈
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020220164912A priority Critical patent/KR20240081038A/ko
Priority to US18/318,546 priority patent/US20240176494A1/en
Priority to CN202310822986.XA priority patent/CN118116423A/zh
Publication of KR20240081038A publication Critical patent/KR20240081038A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 기술은 메모리 장치에 관한 것으로, 메모리 장치는 복수의 더미 워드라인 및 복수의 영역으로 구분되는 복수의 워드라인을 포함하는 메모리 셀 어레이, 선택된 워드라인의 제1 영역 내지 제4 영역 중 어느 하나의 영역에 대한 쿼터 리드 요청을 수신하면, 상기 어느 하나의 영역을 리드하는 리드 전압 및 상기 어느 하나의 영역에 대응되는 더미 메모리 셀들을 턴-온시키는 패스 전압을 생성하는 전압 생성부, 상기 쿼터 리드 요청에 응답하여, 상기 복수의 더미 워드라인에 상기 패스 전압을 인가하고 상기 선택된 워드라인에 리드 전압을 인가하도록 상기 전압 생성부를 제어하는 리드 동작 제어부를 포함한다.

Description

리드 동작을 수행하는 메모리 장치 및 그 동작 방법 {MEMORY DEVICE FOR PERFORMING READ OPERATION AND OPERATING METHOD THEREOF}
본 개시는 전자 장치에 관한 것으로, 보다 구체적으로는 리드 동작을 수행하는 메모리 장치 및 메모리 컨트롤러를 포함하는 저장 장치에 관한 것이다.
저장 장치는 컴퓨터나 스마트폰 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 저장 장치는 데이터가 저장되는 메모리 장치와 메모리 장치를 제어하는 메모리 컨트롤러를 포함할 수 있다.
메모리 장치는 저장된 데이터를 요청하는 리드 요청에 응답하여, 해당 데이터가 저장된 페이지를 리드하고 리드된 데이터를 호스트로 전달한다. 한편, 메모리 장치는 하나의 페이지 중 일부에 대한 리드 요청(예컨대, 4KB Read)을 수신할 수 있다. 일부 페이지에 대한 리드 요청의 경우에도 메모리 장치는 하나의 페이지 전체를 센싱하고, 요청된 일부 데이터만 출력하는 방법으로 일부 페이지에 대한 리드 동작을 비효율적으로 수행했다.
본 개시의 실시 예는 향상된 일부 리드 동작을 지원하는 메모리 장치 및 이의 동작 방법을 제공한다.
본 개시의 실시 예에 따른 메모리 장치는 복수의 더미 워드라인 및 복수의 워드라인을 포함하는 메모리 셀 어레이, 상기 복수의 워드라인 중 선택된 워드라인 및 상기 복수의 영역 중 선택된 영역에 대한 리드 요청을 수신하면, 상기 선택된 워드라인에 연결된 메모리 셀을 리드하는 리드 전압 및 상기 선택된 영역에 대응되는 영역에 포함된 더미 메모리 셀들을 턴-온시키는 패스 전압을 생성하는 전압 생성부, 상기 리드 요청을 응답하여, 상기 복수의 더미 워드라인에 상기 패스 전압을 인가하고 상기 선택된 워드라인에 리드 전압을 인가하도록 상기 전압 생성부를 제어하는 리드 동작 제어부를 포함한다.
본 개시의 실시 예에 따른 저장 장치는 쿼터 리드 동작을 수행하도록 커맨드 및 어드레스를 전송하는 메모리 컨트롤러, 복수의 더미 워드라인 및 복수의 워드라인을 포함하는 메모리 셀 어레이, 상기 어드레스에 의해 상기 복수의 중 하나의 워드라인 및 상기 복수의 영역 중 하나의 영역이 선택되면, 상기 어느 하나의 워드라인에 인가하는 리드 전압 및 상기 하나의 영역에 대응되는 영역에 포함된 더미 메모리 셀들을 턴-온시키는 패스 전압을 생성하는 전압 생성부; 상기 커맨드에 응답하여, 상기 복수의 더미 워드라인에 상기 패스 전압을 인가하고 상기 선택된 워드라인에 리드 전압을 인가하도록, 상기 전압 생성부를 제어하는 리드 동작 제어부를 포함한다.
본 개시의 실시 예에 따른 복수의 더미 워드라인 및 제1 영역 내지 제4 영역으로 구분되는 복수의 워드라인을 포함하는 메모리 장치의 동작 방법은 상기 복수의 더미 워드라인을 상기 제1 영역 내지 제4 영역 중 어느 하나에 대응되도록 프로그램 하는 단계, 선택된 워드라인의 제1 영역 내지 제4 영역 중 어느 하나의 영역에 대한 쿼터 리드 요청을 수신하는 단계, 상기 어느 하나의 영역에 대응되는 더미 메모리 셀들을 턴-온시키는 패스 전압을 상기 복수의 더미 워드라인에 인가하는 단계 및 상기 선택된 워드라인에 리드 전압을 인가하는 단계를 포함한다.
본 기술에 따르면 향상된 일부 리드 동작을 지원하는 메모리 장치 및 이의 동작 방법을 제공한다.
도 1은 일 실시 예에 따른 저장 장치를 설명하기 위한 블록도이다.
도 2는 일 실시 예에 따른 리드 동작을 설명하기 위한 도면이다.
도 3은 일 실시 예에 따른 더미 워드라인을 설명하기 위한 도면이다.
도 4는 일 실시 예에 따른 쿼터 리드 동작을 구체적으로 설명하기 위한 도면이다.
도 5는 일 실시 예에 따른 데이터 패턴을 설명하기 위한 도면이다.
도 6 내지 도 9는 일 실시 예에 따른 쿼터 리드 동작 동안 패스 전압을 더미 워드라인에 인가하는 방법을 설명하기 위한 도면이다.
도 10은 일 실시 예에 따른 메모리 장치의 동작 방법을 설명하기 위한 도면이다.
본 명세서 또는 출원에 개시되어 있는 본 개시의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 개시의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 개시의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
도 1은 일 실시 예에 따른 저장 장치를 설명하기 위한 블록도이다.
도 1을 참조하면, 일 실시 예에 따른 저장 장치(1000)는 호스트의 제어에 따라 데이터를 저장하는 장치일 수 있다. 예를 들면, 저장 장치(1000)는 멀티 미디어 카드(multi-media Card), 시큐어 디지털(secure digital) 카드, USB(Universal Serial Bus) 저장 장치, UFS(Universal Flash Storage) 장치, PCI-E(Peripheral Component Interconnect Express) 카드 형태의 저장 장치, CF(Compact Flash) 카드 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 호스트는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, 디스플레이 장치, 테블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등의 전자 장치일 수 있다. 저장 장치(1000)는 호스트의 내부에 탑재되거나, 호스트의 외부 전자 장치로 구현될 수 있다.
일 실시 예에 따른 저장 장치(1000)는 메모리 장치(100) 및 메모리 컨트롤러(200)를 포함할 수 있다.
메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 데이터를 저장하거나 저장된 데이터를 출력할 수 있다. 예를 들어, 메모리 컨트롤러(200)가 리드 커맨드 및 어드레스를 메모리 장치(100)에 전송하면, 메모리 장치(100)는 리드 커맨드에 따라 어드레스에 대응되는 페이지에 저장된 데이터를 리드하는 리드 동작을 수행하여, 리드된 데이터를 메모리 컨트롤러(200)로 출력할 수 있다. 일 실시 예에 따른 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(130)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록(BLK1~BLKz)을 포함할 수 있다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록(BLK1~BLKz) 중 제1 메모리 블록(BLK1)을 대표로 하여 설명하도록 한다. 제1 메모리 블록(BLK1)에 대한 설명은 다른 메모리 블록에 대해서도 동일하게 적용될 수 있다. 제1 메모리 블록(BLK1)은 행 라인(RL)을 통해 로우 디코더(121)에 연결될 수 있다. 여기서, 행 라인(RL)은 적어도 하나 이상의 소스 선택 라인(SSL), 복수의 워드라인(WL1~WLm) 및 적어도 하나 이상의 드레인 선택 라인(DSL)을 포함할 수 있다. 제1 메모리 블록(BLK1)은 비트 라인(BL1~BLm)을 통해 페이지 버퍼 그룹(123)에 연결될 수 있다. 제1 메모리 블록(BLK1)은 복수의 메모리 셀들(MC1~MCm)을 포함할 수 있다. 실시 예로서, 복수의 메모리 셀(MC1~MCm)은 불휘발성 메모리 셀일 수 있다. 같은 워드라인(예를 들어, 제2 워드라인(WL2))에 연결된 메모리 셀들은 하나의 페이지(PG)로 정의될 수 있다. 즉, 메모리 블록은 복수의 페이지를 포함할 수 있다. 복수의 메모리 셀(MC1~MCm)은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트를 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트를 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장하는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
주변 회로(120)는 제어 로직(130)의 제어에 따라 메모리 셀 어레이(110)의 선택된 영역에 프로그램 동작, 리드 동작 또는 소거 동작을 수행하도록 구성될 수 있다. 예를 들어, 주변 회로(120)는 제어 로직(130)의 제어에 따라 행 라인(RL) 및 비트 라인(BL1~BLm)에 다양한 동작 전압들을 인가하거나, 인가된 전압들을 디스차지 할 수 있다.
실시 예에서, 주변 회로(120)는 로우 디코더(121), 전압 생성부(122), 페이지 버퍼 그룹(123), 컬럼 디코더(124), 입출력 회로(125) 및 센싱 회로(126)를 포함할 수 있다.
로우 디코더(121)는 행 라인(RL)을 통해 메모리 셀 어레이(110)에 연결될 수 있다. 실시 예에서, 복수의 워드 라인은 노멀 워드 라인과 더미 워드 라인을 포함할 수 있다. 로우 디코더(121)는 제어 로직(130)으로부터 수신된 로우 어드레스(RADD)에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록 및 복수의 워드라인(WL1~WLm) 중 적어도 하나의 워드라인을 선택할 수 있다. 그리고, 로우 디코더(121)는 전압 생성부(122)가 생성한 전압을 선택된 메모리 블록의 선택된 워드 라인에 인가할 수 있다.
전압 생성부(122)는 제어 로직(130)의 동작 신호(OPSIG)에 응답하여 동작 전압(Vop)을 생성할 수 있다. 예를 들어, 전압 생성부(122)는 메모리 장치(100)로 공급되는 외부 전원 전압을 이용하여 동작 전압(Vop)을 생성할 수 있다. 동작 전압(Vop)은 예를 들어, 프로그램 전압, 검증 전압, 패스 전압, 리드 전압, 리드 패스 전압 및 소거 전압 등을 포함할 수 있다.
페이지 버퍼 그룹(123)은 복수의 페이지 버퍼(PB1~PBm)를 포함할 수 있다. 복수의 페이지 버퍼(PB1~PBm) 각각은 대응되는 비트 라인(BL1~BLm)을 통해 메모리 셀 어레이(110)에 연결될 수 있다. 페이지 버퍼 그룹(123)은 제어 로직(130)의 제어 신호(PBSIGNALS)에 응답하여 동작할 수 있다. 예를 들어, 제1 페이지 버퍼(PB1)는 제1 비트 라인(BL1)을 통해 수신된 데이터를 임시로 저장하거나, 리드 또는 검증 동작 시, 제1 비트 라인(BL1)의 전압 또는 전류를 센싱할 수 있다. 실시 예에서, 리드 동작 시, 제1 페이지 버퍼(PB1)는 선택된 페이지의 메모리 셀들로부터 제1 비트 라인(BL1)을 통해 데이터(DATA)를 리드하고, 리드된 데이터(DATA)를 입출력 회로(125)로 출력할 수 있다. 한편, 상술한 제1 페이지 버퍼(PB1)에 대한 설명은 다른 페이지 버퍼에도 동일하게 적용될 수 있다.
컬럼 디코더(124)는 컬럼 어드레스(CADD)에 응답하여 입출력 회로(125)와 페이지 버퍼 그룹(123) 사이에서 데이터(DATA)를 전달할 수 있다. 예를 들면, 컬럼 디코더(124)는 데이터 라인(DL)을 통해 제1 내지 제m 페이지 버퍼들(PB1~PBm)과 데이터를 주고받거나, 컬럼 라인(CL)을 통해 입출력 회로(125)와 데이터를 주고받을 수 있다.
입출력 회로(125)는 메모리 컨트롤러(200)로부터 전달받은 커맨드(CMD) 및 어드레스(ADDR)를 제어 로직(130)에 전달하거나, 데이터(DATA)를 컬럼 디코더(124)와 주고받을 수 있다. 예를 들어, 리드 동작시, 입출력 회로(125)는 메모리 블록으로부터 리드된 데이터(DATA)를 페이지 버퍼 그룹(123)으로부터 수신하여, 데이터(DATA)를 메모리 컨트롤러(200)로 전송할 수 있다.
센싱 회로(126)는 리드 동작 또는 검증 동작시, 허용 비트 신호(VRYBIT)에 응답하여 기준 전류를 생성하고, 페이지 버퍼 그룹(123)으로부터 수신된 센싱 전압(VPB)과 기준 전류에 의해 생성된 기준 전압을 비교한 결과에 따라 패스 신호(PASS) 또는 페일 신호(FAIL)를 출력할 수 있다.
제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 동작 신호(OPSIG), 로우 어드레스(RADD), 페이지 버퍼 제어 신호들(PBSIGNALS) 및 허용 비트 신호(VRYBIT)를 출력하여 주변 회로(120)를 제어할 수 있다.
실시 예에서, 제어 로직(130)은 리드 동작 제어부(140)를 포함할 수 있다. 리드 동작 제어부(140)는 하나의 페이지에 저장된 데이터 중 적어도 일부에 대한 리드 동작을 수행하도록 주변 회로(120)를 제어할 수 있다. 리드 동작은 노말 리드 동작 및 쿼터 리드 동작을 포함할 수 있다. 여기서, 노말 리드 동작은 선택된 페이지에 저장된 전체 데이터(즉, 선택된 페이지에 포함된 전체 영역)에 대한 리드 동작이고, 쿼터 리드 동작은 선택된 페이지에 저장된 전체 데이터 중 일부 데이터(즉, 선택된 페이지에 포함된 전체 영역 중 일부 영역)에 대한 리드 동작이다. 예를 들어, 쿼터 리드 동작은 선택된 페이지에 포함된 전체 영역을 분할한 제1 영역 내지 제4 영역 중 어느 하나의 영역에 대한 리드 동작을 의미할 수 있다.
도 2는 일 실시 예에 따른 리드 동작을 설명하기 위한 도면이다.
도 1 및 도 2를 참조하면, 리드 동작 제어부(140)는 복수의 페이지 중 선택 페이지의 적어도 일부 영역으로부터 데이터를 리드하는 리드 동작을 수행하도록 주변 회로(120)를 제어할 수 있다. 여기서, 선택 페이지는 어드레스(ADDR)에 의해 선택된 페이지를 나타낸다. 복수의 페이지 각각은 복수의 영역(410~440)으로 구분될 수 있다. 즉, 각 페이지는 복수의 영역(410~440)을 포함할 수 있다. 예를 들어, 복수의 영역(410~440)은 4개의 영역일 수 있다. 복수의 영역(410~440) 각각은 같은 워드라인에 연결된 복수의 메모리 셀을 포함할 수 있다. 리드 동작은 선택 워드라인에 리드 전압을 인가하고 비선택 워드라인에 리드 패스 전압을 인가하는 전압 인가 동작, 및 리드 전압에 따라 비트라인에 흐르는 전류를 센싱하여 메모리 셀이 온(on) 셀 또는 오프(off) 셀인지 식별하는 센싱 동작을 포함할 수 있다.
리드 동작은 노말 리드 동작 및 쿼터 리드 동작 중 하나일 수 있다. 노말 리드 동작은 어드레스에 의해 선택된 페이지의 전체 영역으로부터 데이터를 읽는 동작이다. 쿼터 리드 동작은 어드레스에 의해 선택된 페이지의 일부 영역으로부터 데이터를 읽는 동작이다.
실시 예에서, 리드 동작 제어부(140)는 노말 리드 요청을 나타내는 커맨드(CMD) 및 어드레스(ADDR)가 수신되면, 어드레스(ADDR)가 나타내는 페이지의 전체 영역에 대한 노말 리드 동작을 수행하도록 주변 회로(120)를 제어할 수 있다. 예를 들어, 하나의 페이지에 16KB의 데이터가 저장될 경우, 주변 회로(120)는 하나의 페이지의 전체 영역으로부터 16KB의 데이터를 리드할 수 있다.
실시 예에서, 리드 동작 제어부(140)는 쿼터 리드 요청을 나타내는 커맨드(CMD) 및 어드레스(ADDR)가 수신되면, 어드레스(ADDR)가 나타내는 페이지의 일부 영역에 대한 쿼터 리드 동작을 수행하도록 주변 회로(120)를 제어할 수 있다. 페이지의 일부 영역은 복수의 영역(410~440) 중 하나일 수 있다. 여기서, 어드레스(ADDR)는 특정한 페이지 및 특정한 영역을 선택하기 위한 정보를 포함할 수 있다. 예를 들어, 하나의 페이지에 16KB의 데이터가 저장될 경우, 4개의 영역(410~440) 각각은 4KB의 데이터를 저장할 수 있다. 주변 회로(120)는 하나의 페이지에 포함된 복수의 영역 중 하나의 영역으로부터 4KB의 데이터를 리드할 수 있다. 이를 위해, 데이터 코딩 방식을 이용해 더미 워드라인 및 영역 별로 더미 메모리 셀에 서로 다른 데이터가 프로그램될 수 있다. 더미 워드라인에 대해서는 도 3을 참조하여 구체적으로 설명하도록 한다.
도 3은 일 실시 예에 따른 더미 워드라인을 설명하기 위한 도면이다.
도 2 및 도 3을 참조하면, 메모리 셀 어레이(110)는 복수의 더미 워드라인(SPWL0~SPWL3, DPWL0~DPWL3) 및 복수의 워드라인(WL1~WLn)에 연결될 수 있다. 실시 예에서, 메모리 셀 어레이(110)는 드레인 선택 라인(DSL), 및 소스 선택 라인(SSL)을 더 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 셀 및 복수의 더미 메모리 셀(51, 52)을 포함할 수 있다. 복수의 메모리 셀 및 복수의 더미 메모리 셀(51, 52)은 복수의 영역(410~440)으로 구분될 수 있다. 즉, 메모리 셀 어레이(110)는 복수의 영역(410~440)을 포함하고, 각 영역(410~440)은 메모리 셀 및 더미 메모리 셀을 포함할 수 있다. 여기서, 각 영역(410~440)은 셀 그룹이라 지칭할 수 있다. 예를 들어, 제1 영역(410)은 제1 열 및 제2 열에 해당하는 메모리 셀 및 더미 메모리 셀을 포함할 수 있다. 제2 영역(420)은 제3 열 및 제4 열에 해당하는 메모리 셀 및 더미 메모리 셀을 포함할 수 있다. 제3 영역(430)은 제5 열 및 제6 열에 해당하는 메모리 셀 및 더미 메모리 셀을 포함할 수 있다. 제4 영역(440)은 제7 열 및 제8 열에 해당하는 메모리 셀 및 더미 메모리 셀을 포함할 수 있다. 다만 이는 일 실시 예일 뿐이며, 각 영역에 포함된 메모리 셀 및 더미 메모리 셀의 개수는 다양한 개수로 변형될 수 있다.
복수의 더미 워드라인(SPWL0~SPWL3, DPWL0~DPWL3) 각각은 더미 메모리 셀(51, 52)에 연결될 수 있다. 복수의 워드라인(WL1~WLn) 각각은 메모리 셀에 연결될 수 있다. 더미 메모리 셀(51, 52)의 사이에는 메모리 셀이 연결될 수 있다.
실시 예에서, 복수의 더미 워드라인(SPWL0~SPWL3, DPWL0~DPWL3)은 소스 더미 워드라인(SPWL0~SPWL3) 및 드레인 더미 워드라인(DPWL0~DPWL3)을 포함할 수 있다. 드레인 더미 워드라인(DPWL0~DPWL3)은 제1 더미 메모리 셀(51)에 연결될 수 있다. 제1 더미 메모리 셀(51)은 드레인 선택 라인(DSL)에 연결된 메모리 셀, 및 복수의 워드라인(WL1~WLn)에 연결된 복수의 메모리 셀 사이에 위치할 수 있다. 소스 더미 워드라인(SPWL0~SPWL3)은 제2 더미 메모리 셀(52)에 연결될 수 있다. 제2 더미 메모리 셀(52)은 소스 선택 라인(SSL)에 연결된 메모리 셀, 및 복수의 워드라인(WL1~WLn)에 연결된 복수의 메모리 셀 사이에 위치할 수 있다.
실시 예에서, 복수의 더미 워드라인(SPWL0~SPWL3, DPWL0~DPWL3)은 제1 내지 제4 드레인 더미 워드라인(DPWL0~DPWL3)을 포함하고, 제1 내지 제4 소스 더미 워드라인(SPWL0~SPWL3)을 포함할 수 있다. 즉, 드레인 더미 워드라인(DPWL0~DPWL3)의 개수는 4개이고, 소스 더미 워드라인(SPWL0~SPWL3)의 개수는 4개일 수 있다. 다만, 이는 일 실시 예일 뿐 다양한 개수로 변형되어 실시될 수 있다. 이하에서는 도 3과 같이 복수의 더미 워드라인(SPWL0~SPWL3, DPWL0~DPWL3)은 4개인 것으로 가정하여 설명하도록 한다.
실시 예에서, 더미 메모리 셀(51, 52)은 데이터 코딩 방식을 이용해 더미 워드라인 및 영역 별로 서로 다른 데이터가 프로그램될 수 있다. 이에 따라, 쿼터 리드 동작시 페이지의 전체 영역이 아닌 일부 영역에 저장된 데이터가 리드될 수 있다. 쿼터 리드 동작에 대한 구체적인 내용은 도 4를 참조하여 설명하도록 한다.
도 4는 일 실시 예에 따른 쿼터 리드 동작을 구체적으로 설명하기 위한 도면이다.
도 3 및 도 4를 참조하면, 워드라인(WL1~WLn)에 연결된 메모리 셀 및 더미 워드라인(SPWL0~SPWL3, DPWL0~DPWL3)에 연결된 더미 메모리 셀(51, 52) 각각은 데이터 코딩 방식을 통해 프로그램될 수 있다. 예를 들어, 메모리 셀은 TLC 방식에 따라 사용자 데이터를 저장하도록 프로그램되고, 더미 메모리 셀(51, 52)은 MLC 방식에 따라 더미 데이터를 저장하도록 프로그램될 수 있다. 다만, 이는 일 실시 예일 뿐이며 데이터 코딩 방식은 각각 다양하게 변형되어 실시될 수 있다.
실시 예에서, 리드 동작 제어부(140)는 더미 워드라인 및 영역 별로 서로 다른 데이터가 프로그램 된 더미 메모리 셀(51, 52)을 이용해, 페이지의 전체 영역이 아닌 일부 영역에 저장된 데이터를 리드하는 쿼터 리드 동작을 수행하도록 주변 회로(120)를 제어할 수 있다. 즉, 더미 메모리 셀(51, 52)을 턴-온 시키기 위한 패스 전압의 요구 레벨은 더미 워드라인 및 영역 별로 달라질 수 있다. 쿼터 리드 동작시 복수의 더미 워드라인(SPWL0~SPWL3, DPWL0~DPWL3)에 인가된 패스 전압과 더미 메모리 셀(51, 52)의 문턱 전압의 대소 관계에 따라 선택된 영역의 채널을 활성화하고 비선택된 영역의 채널을 비활성화할 수 있다. 이 경우, 비선택된 영역의 채널은 플로팅될 수 있다.
이를 위해, 더미 메모리 셀(51, 52)은 MLC 방식의 문턱 전압 분포를 갖도록 프로그램 될 수 있다. 더미 메모리 셀(51, 52)은 문턱 전압에 따라 복수의 프로그램 상태(P0~P3) 중 하나의 프로그램 상태를 가질 수 있다. 복수의 프로그램 상태(P0~P3) 중 제0 프로그램 상태(P0)는 소거 동작이 수행된 경우의 문턱 전압에 해당하는 소거 상태일 수 있다.
예를 들어, 제1 더미 워드라인(DPWL0, SPWL0)에 연결된 제1 영역에 포함된 더미 메모리 셀에 프로그램된 데이터와, 제2 내지 제4 더미 워드라인(DPWL1~DPWL3, SPWL1~SPWL3)에 연결된 제1 영역에 포함된 더미 메모리 셀에 프로그램 데이터는 서로 다를 수 있다. 또한, 제1 더미 워드라인(DPWL0, SPWL0)에 연결된 제1 영역에 포함된 더미 메모리 셀에 프로그램된 데이터와, 제1 더미 워드라인(DPWL0, SPWL0)에 연결된 제1 영역과 다른 제2 영역에 포함된 더미 메모리 셀에 프로그램된 데이터는 서로 다를 수 있다.
구체적인 예를 들어, 제1 더미 워드라인(DPWL0, SPWL0)의 제1 영역의 더미 메모리 셀은 제0 프로그램 상태(P0)로 프로그램 되고, 제2 내지 제4 더미 워드라인(DPWL1~DPWL3, SPWL1~SPWL3)의 제1 영역의 더미 메모리 셀은 제1 내지 제3 프로그램 상태(P1~P3) 중 하나로 프로그램된 경우를 가정하도록 한다.
쿼터 리드 동작시, 리드 동작 제어부(140)의 제어 하에, 전압 생성부는 제1 더미 워드라인(DPWL0, SPWL0)에 제0 프로그램 상태(P0)에 해당하는 문턱 전압 보다 큰 제1 패스 전압(Vp1)을 인가하고, 제2 내지 제4 더미 워드라인(DPWL1~DPWL3, SPWL1~SPWL3)에 제3 프로그램 상태(P3)에 해당하는 문턱 전압 보다 큰 제4 패스 전압(Vp4)을 인가할 수 있다. 이 경우, 제1 영역이 활성화될 수 있다. 구체적으로, 제1 내지 제4 더미 워드라인(DPWL0~DPWL3, SPWL0~SPWL3)에 연결된 더미 메모리 셀 중 제1 영역에 포함된 더미 메모리 셀은 턴온될 수 있다.
이 경우, 리드 동작 제어부(140)는 선택 워드라인(또는 선택 페이지)에 리드 전압(Vr1~Vr7)을 인가하고, 비선택 워드라인(또는 비선택 페이지)에 리드 패스 전압이 인가하도록 주변 회로(120)를 제어할 수 있다. 여기서, 선택 페이지에 포함된 메모리 셀은 TLC 방식의 문턱 전압 분포를 갖도록 이미 프로그램된 것으로 가정하도록 한다. 선택 페이지에 포함된 메모리 셀은 문턱 전압에 따라 복수의 프로그램 상태(P0~P7) 중 하나의 프로그램 상태를 가질 수 있다.
구체적인 실시 예에서, 전압 생성부(122)는 리드 동작 제어부(140)의 동작 신호(OPSIG)에 응답하여, 메모리 셀의 프로그램 상태를 구별하기 위해 설정된 리드 전압(Vr1~Vr7)을 생성할 수 있다. 로우 디코더(121)는 리드 동작 제어부(140)의 로우 어드레스(RADD)가 나타내는 선택 메모리 블록의 선택 워드 라인에 리드 전압(Vr1~Vr7)을 인가하고, 선택 메모리 블록의 비선택 워드 라인에 리드 전압보다 높은 리드 패스 전압을 인가할 수 있다. 여기서, 선택 워드 라인에 연결된 선택 페이지의 활성화된 영역에 포함된 메모리 셀의 문턱 전압 및 리드 전압(Vr1~Vr7)의 대소 관계에 따라, 활성화된 영역에 포함된 메모리 셀은 턴온 또는 턴오프될 수 있다. 그리고, 페이지 버퍼 그룹(123)의 복수의 페이지 버퍼는 대응되는 비트라인으로부터 수신되는 전압 또는 전류에 따라 메모리 셀의 프로그램 상태를 식별할 수 있다.
예를 들어, 메모리 셀이 제4 프로그램 상태(P4)로 프로그램된 경우, 해당 메모리 셀의 문턱 전압의 레벨이 제1 내지 제4 리드 전압(Vr1~Vr4)의 레벨 보다 크고 제5 내지 제7 리드 전압(Vr5~Vr7)의 레벨 보다 작을 수 있다.
이 경우, 해당 메모리 셀에 연결된 워드라인에 제1 내지 제4 리드 전압(Vr1~Vr4)이 인가되고, 다른 워드라인에 연결된 다른 메모리 셀 및 더미 워드라인에 연결된 더미 메모리 셀이 턴온 되면, 해당 메모리 셀에 연결된 페이지 버퍼는 그 사이에 연결된 비트라인에 전류가 흐르지 않아 해당 메모리 셀을 오프(off) 셀로 식별할 수 있다. 해당 메모리 셀에 연결된 워드라인에 제5 내지 제7 리드 전압(Vr5~Vr7)이 인가되고, 다른 워드라인에 연결된 다른 메모리 셀 및 더미 워드라인에 연결된 더미 메모리 셀이 턴온 되면, 해당 메모리 셀에 비트라인을 통해 연결된 페이지 버퍼는 연결된 비트라인에 전류가 흐르게 되어 해당 메모리 셀을 온(on) 셀로 식별할 수 있다.
리드 동작 제어부(140) 또는 페이지 버퍼는 제1 내지 제7 리드 전압(Vr1~Vr7)을 인가한 결과를 조합하여, 해당 메모리 셀이 제4 프로그램 상태(P4)로 프로그램된 것으로 식별할 수 있다. 여기서, 복수의 프로그램 상태 각각은 미리 설정된 데이터 값에 대응될 수 있다. 본 개시에 따르면, 이와 동일한 방법으로 복수의 메모리 셀 각각의 프로그램 상태에 대응되는 데이터를 획득할 수 있다.
도 5는 일 실시 예에 따른 데이터 패턴을 설명하기 위한 도면이다.
도 4 및 도 5를 참조하면, 더미 워드라인 및 영역에 따른 더미 메모리 셀의 프로그램 상태 및 데이터가 도시되어 있다. 여기서, 복수의 영역은 제1 내지 제4 영역을 포함할 수 있다. 프로그램 상태는 MLC 방식에 따른 제0 내지 제3 프로그램 상태(P0~P3, PV0~PV3) 중 하나일 수 있다. 한편, 도 5의 데이터 패턴은 다양한 형태로 변형되어 실시될 수 있다.
실시 예에서, 하나의 더미 워드라인(D/SPWL0~D/SPWL3)에 포함된 더미 메모리 셀은 영역별 다른 프로그램 상태가 되도록 프로그램될 수 있다. 하나의 더미 워드라인(D/SPWL0~D/SPWL3)에 포함된 더미 메모리 셀은 같은 영역 내에서 같은 프로그램 상태가 되도록 프로그램될 수 있다.
실시 예에서, 제1 더미 워드라인(D/SPWL0)에 연결되고 제1 영역에 포함된 제1 더미 메모리 셀은 제1 데이터로 프로그램 되고, 제1 더미 워드라인(D/SPWL0)에 연결되고 제2 영역에 포함된 제2 더미 메모리 셀은 제2 데이터로 프로그램 될 수 있다. 여기서, 제1 데이터는 제2 데이터와 상이한 데이터일 수 있다. 예를 들어, 제1 데이터는 '11'의 값이고, 제2 데이터는 '10'의 값일 수 있다. '11'의 값은 제0 프로그램 상태(P0, PV0)에 대응되고, '10'의 값은 제1 프로그램 상태(P1, PV1)에 대응되도록 미리 설정될 수 있다. 이와 같이, 같은 더미 워드라인에 연결된 더미 메모리 셀 중에서, 서로 다른 영역에 포함된 더미 메모리 셀에 프로그램되는 데이터는 서로 상이할 수 있다.
실시 예에서, 어느 하나의 더미 워드라인(D/SPWL0~D/SPWL3)의 일 영역에 포함된 더미 메모리 셀은, 다른 하나의 어느 하나의 더미 워드라인의 같은 영역에 포함된 더미 메모리 셀과 서로 다른 프로그램 상태가 되도록 프로그램될 수 있다. 예를 들어, 제1 더미 워드라인(D/SPWL0)에 연결되고 제1 영역에 포함된 제1 더미 메모리 셀에 프로그램된 제1 데이터는 제2 더미 워드라인(D/SPWL1)에 연결되고 제1 영역에 포함된 제3 더미 메모리 셀에 프로그램 제3 데이터와 서로 상이한 데이터일 수 있다. 이와 같이, 같은 영역에 포함된 더미 메모리 셀 중에서, 서로 다른 더미 워드라인에 연결된 더미 메모리 셀에 프로그램되는 데이터는 서로 상이할 수 있다.
즉, 제1 더미 워드라인(D/SPWL0)에 연결되고 제1 영역에 포함된 제1 더미 메모리 셀의 제0 프로그램 상태(P0, PV0)는 제2 더미 워드라인(D/SPWL1) 내지 제4 더미 워드라인(D/SPWL3)에 연결된 제1 영역에 포함된 더미 메모리 셀의 프로그램 상태와 다를 수 있다.
본 개시에 따르면, 더미 메모리 셀에 저장된 데이터 패턴과 더미 워드라인이 인가된 패스 전압에 따라, 페이지를 복수의 영역으로 구분하여 하나의 영역만을 활성화시키고, 활성화된 영역에 대한 쿼터 리드 동작이 수행될 수 있다. 이하에서는 도 5와 같은 데이터 패턴으로 더미 메모리 셀에 데이터가 저장된 것을 가정하고, 도 6 내지 도 9를 참조하여 패스 전압에 대해 구체적으로 설명하도록 한다.
도 6 내지 도 9는 일 실시 예에 따른 쿼터 리드 동작 동안 패스 전압을 더미 워드라인에 인가하는 방법을 설명하기 위한 도면이다.
도 6은 제1 영역에 포함된 더미 메모리 셀의 문턱 전압 분포이고, 도 7 내지 도 9는 제2 영역 내지 제4 영역에 포함된 더미 메모리 셀의 문턱 전압 분포를 나타낸다.
실시 예에서, 더미 메모리 셀은 해당 더미 메모리 셀이 연결된 더미 워드라인 및 해당 더미 메모리 셀이 포함된 영역에 따라 서로 다른 프로그램 상태를 갖도록 프로그램 될 수 있다. 예를 들어, 제1 더미 워드라인(S/DPWL0)에 연결된 제1 영역에 포함된 제1 더미 메모리 셀이 제0 프로그램 상태(PV0)를 갖고, 제2 더미 워드라인(S/DPWL1)에 연결된 제1 영역에 포함된 제2 더미 메모리 셀이 제1 프로그램 상태(PV1)를 갖고, 제3 더미 워드라인(S/DPWL2)에 연결된 제1 영역에 포함된 제3 더미 메모리 셀이 제2 프로그램 상태(PV2)를 갖고, 및 제4 더미 워드라인(S/DPWL3)에 연결된 제1 영역에 포함된 제4 더미 메모리 셀이 제3 프로그램 상태(PV3)를 갖도록 프로그램될 수 있다.
실시 예에서, 리드 동작 제어부(140)는 복수의 더미 워드라인(S/DPWL0~S/DPWL3) 중 적어도 두개의 더미 워드라인에 서로 다른 레벨의 패스 전압을 인가하도록 전압 생성부를 제어할 수 있다.
구체적인 실시 예에서, 리드 동작 제어부(140)는 선택된 워드라인에 포함된 복수의 영역 중 제1 영역에 대한 쿼터 리드 요청에 따른 커맨드 및 어드레스를 메모리 컨트롤러부터 수신하면, 쿼터 리드 동작 동안, 제1 내지 제4 더미 워드라인(S/DPWL0~S/DPWL3) 각각에 연결된 제1 영역에 포함된 더미 메모리 셀이 턴-온되도록 미리 설정된 레벨의 패스 전압을 제1 내지 제4 더미 워드라인(S/DPWL0~S/DPWL3) 각각에 인가하도록 전압 생성부를 제어할 수 있다. 예를 들어, 제1 더미 워드라인(S/DPWL0)에는 제2 패스 전압(Vp2)이 인가되고, 제2 내지 제4 더미 워드라인(S/DPWL1~S/DPWL3) 각각에는 제2 내지 제4 패스 전압(Vp2~Vp4)가 인가될 수 있다.
제1 내지 제4 더미 워드라인(S/DPWL0~S/DPWL3) 각각에 인가되는 패스 전압의 레벨은 제1 내지 제4 더미 워드라인(S/DPWL0~S/DPWL3) 각각의 제1 영역에 포함된 더미 메모리 셀의 문턱 전압의 레벨 보다 큰 것일 수 있다. 이에 따라, 제1 내지 제4 더미 워드라인(S/DPWL0~S/DPWL3) 각각의 제1 영역에 포함된 더미 메모리 셀이 턴온될 수 있다. 즉, 제1 영역이 활성화될 수 있다. 예를 들어, 제1 더미 워드라인(S/DPWL0)에는 제2 패스 전압(Vp2)이 인가되는데, 제2 패스 전압(Vp2)은 제1 더미 워드라인(S/DPWL0)의 제1 영역에 포함된 더미 메모리 셀의 제0 프로그램 상태(PV0)에 속한 문턱 전압 보다 큰 레벨을 갖는 전압이다.
이와 같이, 어드레스에 의해 복수의 영역 중 하나의 영역이 선택되고, 선택된 영역에 대한 쿼터 리드 동작을 수행할 경우, 선택된 영역을 활성화하기 위한 각각의 패스 전압이 제1 내지 제4 더미 워드라인(S/DPWL0~S/DPWL3)에 인가될 수 있다. 도 7 내지 도 9에 도시된 바와 같이 제2 영역 내지 제4 영역 중 하나가 선택된 경우, 도 6에서 상술한 설명과 동일한 방식으로 선택된 영역에 포함된 더미 메모리 셀의 문턱 전압보다 큰 레벨을 갖는 패스 전압이 제1 내지 제4 더미 워드라인(S/DPWL0~S/DPWL3)에 인가될 수 있다.
실시 예에서, 복수의 영역 중 하나의 영역이 선택된 경우, 선택된 영역은 활성화되고 선택된 영역을 제외한 나머지 영역은 비활성화될 수 있다.
예를 들어, 어드레스에 의해 제1 영역이 선택된 경우, 도 6에서 도시한 바와 같이 제1 더미 워드라인(S/DPWL0)에는 제2 패스 전압(Vp2)이 인가되고, 제2 내지 제4 더미 워드라인(S/DPWL1~S/DPWL3) 각각에는 제2 내지 제4 패스 전압(Vp2~Vp4)가 인가되어, 제1 영역이 활성화될 수 있다. 이때, 도 7에서 도시한 바와 같이 제2 영역의 경우, 제1 더미 워드라인(S/DPWL0)의 제2 영역의 더미 메모리 셀의 문턱 전압은 제1 프로그램 상태(PV1)에 속하고, 제2 패스 전압(Vp2) 보다 작은 레벨을 가지므로, 제1 더미 워드라인(S/DPWL0)의 제2 영역의 더미 메모리 셀은 턴온된다. 이와 마찬가지로, 제2 더미 워드라인(S/DPWL1)의 제2 영역의 더미 메모리 셀은 턴온된다. 반면, 제3 더미 워드라인(SDPWL2)의 제2 영역의 더미 메모리 셀의 문턱 전압은 제3 프로그램 상태(PV3)에 속하고, 제2 패스 전압(Vp2) 보다 큰 레벨을 가지므로, 제3 더미 워드라인(S/DPWL2)의 제2 영역의 더미 메모리 셀은 턴오프된다. 이와 마찬가지로, 제4 더미 워드라인(S/DPWL3)의 제2 영역의 더미 메모리 셀은 턴오프된다. 이와 같이, 제2 영역은 플로팅되어 비활성화될 수 있다. 이와 같은 방식으로 제3 영역 및 제4 영역도 비활성화될 수 있다.
도 10은 일 실시 예에 따른 메모리 장치의 동작 방법을 설명하기 위한 도면이다.
도 10을 참조하면, 복수의 더미 워드라인 및 제1 영역 내지 제4 영역으로 구분되는 복수의 워드라인을 포함하는 메모리 장치(100)의 동작 방법이 도시되어 있다.
먼저, 메모리 장치(100)는 복수의 더미 워드라인을 프로그램 할 수 있다(S1410). 구체적으로, 메모리 장치(100)는 복수의 더미 워드라인을 제1 영역 내지 제4 영역 중 어느 하나에 대응되도록 프로그램 할 수 있다. 여기서, 제1 영역 내지 제4 영역은 논리 어드레스에 따라 구분될 수 있다.
본 개시의 일 실시 예에 따르면, 메모리 장치(100)는 복수의 더미 워드라인을 더미 워드라인 별로 서로 다른 데이터가 저장되도록 프로그램 할 수 있다. 그리고, 메모리 장치(100)는 워드라인의 특정 영역에 대한 리드 요청을 수신하면, 메모리 장치(100)는 특정 영역에 대응되는 더미 메모리 셀들이 턴-온되도록 패스 전압을 인가할 수 있다. 복수의 더미 워드라인 별로 서로 다른 데이터가 저장되도록 프로그램되고, 복수의 더미 워드라인에 인가되는 패스 전압들은 서로 상이할 수 있다.
그리고, 메모리 장치(100)는 선택된 워드라인의 어느 하나의 영역에 대한 쿼터 리드 요청을 수신할 수 있다(S1420). 예를 들어, 메모리 장치(100)에 포함된 워드라인은 논리 어드레스에 따라 제1 영역 내지 제4 영역으로 구분될 수 있다. 그리고, 메모리 장치(100)는 선택된 워드라인의 제1 영역 내지 제4 영역 중 어느 하나의 영역에 대한 쿼터 리드 요청을 수신할 수 있다. 즉, 쿼터 리드 요청은 선택된 워드라인의 특정 영역에 저장된 데이터를 요구하는 요청일 수 있다.
그리고, 메모리 장치(100)는 복수의 더미 워드라인에 패스 전압을 인가할 수 있다(S1430). 구체적으로, 메모리 장치(100)는 복수의 더미 워드라인에 포함된 더미 메모리 셀들 중에서, 어느 하나의 영역에 대응되는 더미 메모리 셀들을 턴-온시키는 패스 전압을 복수의 더미 워드라인에 인가할 수 있다. 복수의 더미 워드라인 각각에 인가되는 패스 전압들은 서로 상이할 수 있다. 한편, 메모리 장치(100)는 호스트로부터 요청된 어느 하나의 영역을 제외한 나머지 영역들에 대응되는 채널들을 플로팅 시킬 수 있다. 그리고, 메모리 장치(100)는 비선택된 워드라인에 대응되는 메모리 셀들을 턴-온시키는 패스 전압을 비선택된 워드라인에 인가할 수 있다.
그리고, 메모리 장치(100)는 선택된 워드라인에 리드 전압을 인가할 수 있다(S1440). 메모리 장치(100)는 선택된 워드라인에 리드 전압을 인가하여 선택된 워드라인에 저장된 데이터를 센싱하고, 센싱한 결과를 출력할 수 있다. 한편, 메모리 장치(100)는 선택된 워드라인의 어느 하나의 영역에 대응되는 더미 메모리 셀들에 대응되는 비트라인을 프리차지할 수 있다.
본 개시의 일 실시 예에 따르면, 메모리 장치(100)는 선택된 워드라인의 선택된 영역에 대한 리드 동작을 수행하고, 선택된 워드라인의 비선택된 영역(나머지 영역)에 대응되는 채널은 플로팅되어 패스 전압이 인가되는 시간이 감소될 수 있다.
100: 메모리 장치
140: 리드 동작 제어부
200: 메모리 컨트롤러
1000: 저장 장치

Claims (18)

  1. 복수의 더미 워드라인 및 복수의 워드라인 각각에 연결된 복수의 영역을 포함하는 메모리 셀 어레이;
    상기 복수의 워드라인 중 선택된 워드라인 및 상기 복수의 영역 중 선택된 영역에 대한 리드 요청을 수신하면, 상기 선택된 워드라인에 연결된 메모리 셀을 리드하는 리드 전압 및 상기 선택된 영역에 대응되는 영역에 포함된 더미 메모리 셀을 턴-온시키는 패스 전압을 생성하는 전압 생성부; 및
    상기 리드 요청에 응답하여, 상기 복수의 더미 워드라인에 상기 패스 전압을 인가하고 상기 선택된 워드라인에 리드 전압을 인가하도록, 상기 전압 생성부를 제어하는 리드 동작 제어부;를 포함하는 메모리 장치.
  2. 제1항에 있어서,
    상기 복수의 더미 워드라인 각각에는, 상기 복수의 영역 중 하나에 포함된 복수의 더미 메모리 셀이 연결되고,
    상기 복수의 더미 메모리 셀은, 더미 워드라인 및 영역 별로 서로 다른 데이터가 프로그램된, 메모리 장치.
  3. 제2항에 있어서,
    상기 복수의 더미 워드라인의 제1 더미 워드라인에 연결되고 상기 복수의 영역의 제1 영역에 포함된 제1 더미 메모리 셀에 프로그램된 제1 데이터는,
    상기 제1 더미 워드라인에 연결되고 상기 복수의 영역의 제2 영역에 포함된 제2 더미 메모리 셀에 프로그램된 제2 데이터와 상이한 데이터인, 메모리 장치.
  4. 제2항에 있어서,
    상기 복수의 더미 워드라인의 제1 더미 워드라인에 연결되고 상기 복수의 영역의 제1 영역에 포함된 제1 더미 메모리 셀에 프로그램된 제1 데이터는,
    상기 복수의 더미 워드라인의 제2 더미 워드라인에 연결되고 상기 제1 영역에 포함된 제3 더미 메모리 셀에 프로그램된 제3 데이터와 상이한 데이터인, 메모리 장치.
  5. 제1항에 있어서,
    상기 리드 동작 제어부는,
    상기 복수의 더미 워드라인 중 적어도 두개의 더미 워드라인에 서로 다른 레벨의 패스 전압을 인가하도록 상기 전압 생성부를 제어하는, 메모리 장치.
  6. 제1항에 있어서,
    상기 복수의 더미 워드라인에 상기 패스 전압을 인가한 경우, 상기 선택된 영역을 제외한 나머지 영역에 포함된 더미 메모리 셀 중에서, 적어도 하나의 더미 메모리 셀이 턴오프되는, 메모리 장치.
  7. 제1항에 있어서,
    상기 복수의 영역은,
    상기 리드 요청과 함께 수신된 어드레스에 의해 선택되는 제1 영역 내지 제4 영역을 포함하고,
    상기 복수의 더미 워드라인은,
    서로 다른 더미 메모리 셀이 연결된 제1 더미 워드라인, 제2 더미 워드라인, 제3 더미 워드라인, 및 제4 더미 워드라인을 포함하는, 메모리 장치.
  8. 쿼터 리드 동작을 수행하도록 커맨드 및 어드레스를 전송하는 메모리 컨트롤러; 및
    복수의 더미 워드라인 및 복수의 워드라인을 포함하는 메모리 셀 어레이;
    상기 어드레스에 의해 상기 복수의 워드라인 중 하나의 워드라인 및 복수의 영역 중 하나의 영역이 선택되면, 상기 하나의 워드라인에 인가하는 리드 전압 및 상기 하나의 영역에 대응되는 영역에 포함된 더미 메모리 셀들을 턴-온시키는 패스 전압을 생성하는 전압 생성부; 및
    상기 커맨드에 응답하여, 상기 복수의 더미 워드라인에 상기 패스 전압을 인가하고 상기 선택된 워드라인에 리드 전압을 인가하도록, 상기 전압 생성부를 제어하는 리드 동작 제어부를 포함하는 저장 장치.
  9. 제8항에 있어서,
    상기 복수의 더미 워드라인은,
    더미 워드라인 별로 서로 다른 데이터가 프로그램된 더미 메모리 셀이 각각 연결된 제1 더미 워드라인 내지 제4 더미 워드라인을 포함하는 저장 장치.
  10. 제9항에 있어서,
    상기 리드 동작 제어부는,
    상기 제1 더미 워드라인 내지 상기 제4 더미 워드라인에 서로 다른 레벨의 패스 전압을 인가하도록 상기 전압 생성부를 제어하는 저장 장치.
  11. 제8항에 있어서,
    상기 복수의 더미 워드라인에 상기 패스 전압이 인가되면, 상기 복수의 영역 중 상기 하나의 영역을 제외한 나머지 영역에 대응되는 채널이 플로팅 되는, 저장 장치.
  12. 제8항에 있어서,
    상기 리드 동작 제어부는,
    상기 복수의 워드라인 중 하나의 워드라인을 제외한 비선택된 워드라인에 연결된 메모리 셀을 턴-온시키는 패스 전압을 상기 비선택된 워드라인에 인가하도록 상기 전압 생성부를 제어하는 저장 장치.
  13. 복수의 더미 워드라인 및 제1 영역 내지 제4 영역으로 구분되는 복수의 워드라인을 포함하는 메모리 장치의 동작 방법에 있어서,
    상기 복수의 더미 워드라인을 상기 제1 영역 내지 제4 영역 중 어느 하나에 대응되도록 프로그램 하는 단계;
    선택된 워드라인의 제1 영역 내지 제4 영역 중 어느 하나의 영역에 대한 쿼터 리드 요청을 수신하는 단계;
    상기 어느 하나의 영역에 대응되는 더미 메모리 셀들을 턴-온시키는 패스 전압을 상기 복수의 더미 워드라인에 인가하는 단계; 및
    상기 선택된 워드라인에 리드 전압을 인가하는 단계;를 포함하는 메모리 장치의 동작 방법.
  14. 제13항에 있어서,
    상기 프로그램 하는 단계는,
    더미 워드라인 별로 서로 다른 데이터가 저장되도록 상기 복수의 더미 워드라인을 프로그램하는 메모리 장치의 동작 방법.
  15. 제14항에 있어서,
    상기 복수의 더미 워드라인에 인가하는 단계는,
    상기 더미 워드라인 별로 서로 다른 패스 전압을 인가하는 메모리 장치의 동작 방법.
  16. 제13항에 있어서,
    상기 어느 하나의 영역에 대응되는 더미 메모리 셀들에 대응되는 비트라인을 프리차지하는 단계;를 더 포함하는 메모리 장치의 동작 방법.
  17. 제13항에 있어서,
    상기 제1 영역 내지 상기 제4 영역 중 상기 어느 하나의 영역을 제외한 나머지 영역들에 대응되는 채널들을 플로팅하는 단계;를 더 포함하는 메모리 장치의 동작 방법.
  18. 제13항에 있어서,
    비선택된 워드라인에 대응되는 메모리 셀들을 턴-온시키는 패스 전압을 상기 비선택된 워드라인에 인가하는 단계;를 더 포함하는 메모리 장치의 동작 방법.
KR1020220164912A 2022-11-30 2022-11-30 리드 동작을 수행하는 메모리 장치 및 그 동작 방법 KR20240081038A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220164912A KR20240081038A (ko) 2022-11-30 2022-11-30 리드 동작을 수행하는 메모리 장치 및 그 동작 방법
US18/318,546 US20240176494A1 (en) 2022-11-30 2023-05-16 Memory device performing read operation and method of operating the same
CN202310822986.XA CN118116423A (zh) 2022-11-30 2023-07-05 执行读取操作的存储器装置、其操作方法以及存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220164912A KR20240081038A (ko) 2022-11-30 2022-11-30 리드 동작을 수행하는 메모리 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20240081038A true KR20240081038A (ko) 2024-06-07

Family

ID=91191685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220164912A KR20240081038A (ko) 2022-11-30 2022-11-30 리드 동작을 수행하는 메모리 장치 및 그 동작 방법

Country Status (3)

Country Link
US (1) US20240176494A1 (ko)
KR (1) KR20240081038A (ko)
CN (1) CN118116423A (ko)

Also Published As

Publication number Publication date
US20240176494A1 (en) 2024-05-30
CN118116423A (zh) 2024-05-31

Similar Documents

Publication Publication Date Title
CN111798901B (zh) 页缓冲器、具有页缓冲器的存储器装置及其操作方法
KR20200109820A (ko) 메모리 장치 및 그 동작 방법
KR20110051780A (ko) 불휘발성 메모리 장치의 프로그램 방법
CN111984186A (zh) 装置及其操作方法
CN111258793A (zh) 存储器控制器及其操作方法
KR20220082473A (ko) 메모리 장치 및 그 동작 방법
CN113539331A (zh) 存储器装置及其操作方法
US9728264B2 (en) Nonvolatile memory device, operating method thereof, and data storage device including the same
KR20220093912A (ko) 메모리 장치 및 그 동작 방법
KR20210146093A (ko) 메모리 장치 및 그 동작 방법
KR20210108208A (ko) 저장 장치 및 그 동작 방법
KR102303653B1 (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
KR20240081038A (ko) 리드 동작을 수행하는 메모리 장치 및 그 동작 방법
KR20220014546A (ko) 메모리 장치 및 그 동작 방법
KR20220023263A (ko) 메모리 장치 및 그 동작 방법
KR20210146656A (ko) 캘리브레이션 회로 및 그 동작 방법
KR20200118711A (ko) 메모리 장치 및 그 동작 방법
US11756612B2 (en) All levels dynamic start voltage programming of a memory device in a memory sub-system
US20240153546A1 (en) Memory device for performing read protection operation of limiting read operation and method of operating the same
US11514976B2 (en) Memory device having planes
US20240177748A1 (en) Semiconductor device and method of operating the same capable of preventing malfunction during read operation
KR20240015986A (ko) 메모리 컨트롤러, 메모리 컨트롤러를 포함하는 메모리 시스템 및 그것의 동작 방법
KR20240082868A (ko) 리드 동작을 수행하는 메모리 장치 및 그 동작 방법
KR20230005634A (ko) 리드 동작을 수행하는 저장 장치 및 그 동작 방법
KR20240012716A (ko) 메모리 장치 및 그것의 동작 방법