CN118116423A - 执行读取操作的存储器装置、其操作方法以及存储装置 - Google Patents

执行读取操作的存储器装置、其操作方法以及存储装置 Download PDF

Info

Publication number
CN118116423A
CN118116423A CN202310822986.XA CN202310822986A CN118116423A CN 118116423 A CN118116423 A CN 118116423A CN 202310822986 A CN202310822986 A CN 202310822986A CN 118116423 A CN118116423 A CN 118116423A
Authority
CN
China
Prior art keywords
dummy
word lines
region
word line
dummy word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310822986.XA
Other languages
English (en)
Inventor
郑载烨
郭东勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN118116423A publication Critical patent/CN118116423A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

本发明提供执行读取操作的存储器装置、其操作方法以及存储装置。存储器装置包括存储单元阵列，所述存储单元阵列包括多个区域。每个区域均是页的节段或部分。每个区域均连接到虚设字线和字线。电压发生器提供用于读取与被选字线连接的存储单元的读取电压，并且提供用于导通对应于被选区域的区域中包括的虚设存储单元的通过电压。读取操作控制器控制电压发生器，以将通过电压施加至虚设字线并且将读取电压施加至被选字线。

Description

执行读取操作的存储器装置、其操作方法以及存储装置
技术领域
本公开涉及一种电子装置，尤其涉及一种执行读取操作的存储器装置。本公开还涉及一种包括一个或多个存储器装置以及存储控制器的存储装置。
背景技术
存储装置在本文中被视为是包括存储器装置的装置，存储器装置在主机装置(例如计算机或智能电话)的控制下存储数据。存储装置可以包括其中存储数据的一个或多个存储器装置。存储装置还可以包括控制所述一个或多个存储器装置的存储控制器。
响应于请求所存储数据的读取请求，存储装置的存储器装置“读取”存储有所请求数据的页。存储器装置接着将读取的数据传送到主机。同时，存储器装置可以接收对一页的一部分的读取请求(例如，4KB读取)。即使在对部分页的读取请求的情况下，存储器装置也将以感测整个页但仅输出所请求的部分页数据的方法低效地执行对部分页的读取操作。
发明内容
本公开的实施方式提供一种支持改进的部分读取操作的存储器装置及其操作方法。
根据本公开的实施方式，一种存储器装置包括：存储单元阵列，所述存储单元阵列包括连接至多条虚设字线和多条字线中的每一者的多个区域；电压发生器，所述电压发生器配置成当接收到针对所述多条字线中的被选字线和所述多个区域中的被选区域的读取请求时，产生用于读取与所述被选字线连接的存储单元的读取电压，并且产生用于导通包括在与所述被选区域对应的区域中的虚设存储单元的通过电压；以及读取操作控制器，所述读取操作控制器配置成响应于所述读取请求，控制所述电压发生器以将所述通过电压施加至所述多条虚设字线并将所述读取电压施加至所述被选字线。
根据本公开的实施方式，一种存储装置包括：存储控制器，所述存储控制器配置成发送命令和地址以执行四分之一读取操作；存储单元阵列，所述存储单元阵列包括多条虚设字线和多条字线；电压发生器，所述电压发生器配置成当由所述地址选择所述多条字线当中的字线和多个区域中的区域时，产生施加至被选字线的读取电压并且产生用于导通与被选区域对应的虚设存储单元的通过电压；以及读取操作控制器，所述读取操作控制器配置成响应于所发送的命令，控制所述电压发生器将所述通过电压施加至所述多条虚设字线并且将所述读取电压施加至所述被选字线。
根据本公开的实施方式，一种操作存储器装置的方法，所述存储器装置包括划分成第一区域至第四区域的多条虚设字线和多条字线，所述方法包括以下步骤：对所述多条虚设字线进行编程，使其对应于所述第一区域至所述第四区域中的任一区域；接收针对被选字线的所述第一区域至所述第四区域中的任一区域的四分之一读取请求；向所述多条虚设字线施加用于导通与所述任一区域对应的虚设存储单元的通过电压；以及向所述被选字线施加读取电压。
根据本技术，提供一种支持改进的部分读取操作的存储器装置及其操作方法。
附图说明
图1是示出根据实施方式的存储装置的框图。
图2是示出根据实施方式的读取操作的图。
图3是示出根据实施方式的多条虚设字线的图。
图4是详细示出根据实施方式的四分之一读取操作的图。
图5是示出根据实施方式的数据模式的图。
图6至图9是示出根据实施方式的在四分之一读取操作期间向虚设字线施加通过电压的方法的图。
图10是示出根据实施方式的操作存储器装置的方法的图。
具体实施方式
仅示出根据本说明书或申请中公开的本公开的构思的实施方式的具体结构或功能描述以描述根据本公开的构思的实施方式。根据本公开的构思的实施方式可以以各种形式实施，并且不限于本说明书或申请中描述的实施方式。
图1是示出根据实施方式的存储装置的框图。
存储装置1000可以是在图1中未示出的主机的控制下存储数据的装置。存储装置1000可以实施为各种类型的存储装置中的任何一种，诸如多媒体卡、安全数字卡、通用串行总线(USB)存储装置、通用闪存(UFS)装置、外围部件互连快速(PCI-E)卡类型的装置和紧凑闪存(CF)卡。主机可以是诸如移动电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏控制台、显示装置、平板PC或车载信息娱乐系统之类的电子装置。存储装置1000可以安装在主机内部或实施为主机的外部电子装置。
根据实施方式的存储装置1000可以包括存储器装置100和存储控制器200。存储器装置100可以包括存储单元阵列110、外围电路120及控制逻辑130。
存储器装置100可以存储数据。存储器装置100可以输出存储在存储器装置100中的数据。例如，当存储控制器200将读取命令以及地址发送到存储器装置100时，存储器装置100可以执行读取操作以将存储于存储器装置100的对应于所述地址的页中的数据输出到存储控制器200。
存储单元阵列110可以包括多个存储块BLK1至BLKz。这里，为了便于描述，描述了多个存储块BLK1至BLKz当中的第一存储块BLK1，该第一存储块BLK1是其它存储块的示例或代表。因此，第一存储块BLK1的描述适用于其它存储块。
如图1所示，第一存储块BLK1可以通过行线RL连接到行解码器121。行线RL可以包括至少一条源极选择线SSL、多条字线WL1至WLm、至少一条漏极选择线DSL以及公共源极线SL。第一存储块BLK1可以通过位线BL1至BLm连接到一组页缓冲器PB1至PBm，这一组页缓冲器在本文中也称为页缓冲器组123。第一存储块BLK1可以包括多个存储单元MC1至MCm。在实施方式中，多个存储单元MC1至MCm可以是非易失性存储单元。连接到同一字线(即，多条字线WL1到WLm中的任一者)的存储单元可以定义为页PG。即，多个存储块BLK1至BLKz中的每个存储块均可以包括多个页。多个存储单元MC1至MCm中的每个存储单元均可以配置为存储一个数据位的单层单元(SLC)、存储多个数据位的双层单元(MLC)、存储三个数据位的三层单元(TLC)或者存储四个数据位的四层单元(QLC)。
在图1中，外围电路120包括行解码器121、电压发生器122、页缓冲器组123、列解码器124、输入/输出电路125和感测电路126。外围电路120可以配置为在控制逻辑130的控制下对存储单元阵列110的被选区域执行编程操作、读取操作或擦除操作。例如，外围电路120可以向行线RL和位线BL1至BLm施加各种操作电压，或者外围电路120可以在控制逻辑130的控制下对所施加的电压进行放电。
如上所述，行解码器121可以通过行线RL连接到存储单元阵列110。在实施方式中，多条字线WL1至WLm可以包括正常字线和虚设字线。行解码器121可以根据从控制逻辑130接收的行地址RADD来选择存储块BLK1至BLKz当中的至少一个存储块和多条字线WL1至WLm当中的至少一条字线，控制逻辑130实现为组合的和顺序的逻辑装置或功能等效的处理器，为了简洁起见，未示出这样的逻辑装置或处理器。另外，行解码器121可以将由电压发生器122产生的电压施加至被选存储块的被选字线。
电压发生器122可以产生操作电压Vop，该操作电压的量值可以响应于从控制逻辑130接收的操作信号OPSIG而变化。操作电压Vop的量值因此由来自控制逻辑130的信号选择或编程，因此在本文中被视为可选择或可编程的。如图1所示，电压发生器122可以基于从外部电源接收的供应电压产生操作电压Vop。由电压发生器122产生的操作电压Vop包括但不限于编程电压、验证电压、通过电压、读取电压、读取通过电压、擦除电压等，它们中的每一者均可以具有不同的量值。
页缓冲器组123可以包括多个页缓冲器PB1至PBm。多个页缓冲器PB1至PBm中的每一者均可以通过对应的位线BL1至BLm连接到存储单元阵列110。页缓冲器组123可以响应于从控制逻辑130输出的控制信号PBSIGNALS而操作。例如，第一页缓冲器PB1可以在读取或验证操作期间临时存储通过第一位线BL1接收的数据或感测第一位线BL1的电压或电流。在实施方式中，在读取操作期间，第一页缓冲器PB1可以通过第一位线BL1从被选页的存储单元读取数据DATA，并且将从被选页获得或由被选页提供的数据DATA输出到输入/输出电路125。为了简洁起见，如上所述的第一页缓冲器PB1的操作适用于其它页缓冲器。
列解码器124可以响应于列地址CADD在输入/输出电路125与页缓冲器组123之间传送数据(DATA)。例如，列解码器124可以通过数据线DL与第一页缓冲器PB1至第m页缓冲器PBm交换数据，或者可以通过列线CL与输入/输出电路125交换数据。
输入/输出电路125可以将从存储控制器200接收的命令CMD和地址ADDR传送到控制逻辑130，或者可以与列解码器124交换数据DATA。例如，在读取操作期间，输入/输出电路125可以从页缓冲器组123接收从存储块读取的数据DATA，并将数据DATA发送到存储控制器200。
在读取操作或验证操作期间，感测电路126可以响应于可允许位信号VRYBIT而产生参考电流，此后根据从页缓冲器组123接收的感测电压VPB与由来自感测电路126的参考电流产生的参考电压比较的结果而输出通过信号PASS或失败信号FAIL。
如图1所示，控制逻辑130可以响应于控制逻辑130从输入/输出电路125接收的命令CMD和地址ADDR而向电压发生器122输出操作信号OPSIG，向行解码器121输出行地址RADD，向页缓冲器组123输出页缓冲器控制信号PBSIGNALS，并且输出位信号VRYBIT，控制逻辑130借此控制或确定外围电路120的操作。
在实施方式中，控制逻辑130可以包括读取操作控制器140。读取操作控制器140可以控制外围电路120对存储在一个页中的至少一部分数据执行读取操作。读取操作可以是正常读取操作和四分之一读取操作中的一者。正常读取操作是这样的读取操作，存储在被选页中的所有数据(即，包括在被选页中的整个区域)都被读取并被提供给存储控制器200。四分之一读取操作是这样的读取操作：存储在被选页中的部分数据或一些数据(即，包括在被选页中的整个区域的部分区域)被读取并被提供给存储控制器200。例如，四分之一读取操作可以指针对第一区域到第四区域中的任一者的读取操作。区域可以是通过将整个页划分为多个区域而确定的页的一部分。多个区域可以具有彼此相等或基本上相等的尺寸。在其它实施例中，多个区域可以具有彼此不同的尺寸。
图2是示出根据实施方式的读取操作的图。
参考图1和图2，读取操作控制器140可以控制外围电路120通过从多个页中的被选页的至少区域410、420、430或440读取数据来执行读取操作。这里，被选页是由存储控制器200提供给存储器装置100(并因此提供给存储单元阵列110)的地址ADDR选择的页。下文中，假设多个页当中的第一页PG1是被选页。第一页PG1可以划分为多个区域410至440。例如，在图2中，第一页PG1可以包括四个区域410至440。多个区域410至440中的每个区域均可以包括连接到同一字线的多个存储单元。读取操作可以包括：向被选字线施加读取电压、向未选字线施加读取通过电压的电压施加操作；以及根据读取电压感测流过位线的电流以识别存储单元是导通单元还是关断单元的感测操作。
读取操作可以是正常读取操作或四分之一读取操作中的一者。正常读取操作是从由存储控制器200接收的地址ADDR选择的第一页PG1的整个区域读取数据的操作。四分之一读取操作是从由地址ADDR选择的第一页PG1的区域读取数据的操作。例如，第一四分之一读取操作可以是从第一页PG1的第一被选区域410s读取数据的操作。第二四分之一读取操作可以是从第一页PG1的第二被选区域420s读取数据的操作。第三四分之一读取操作可以是从第一页PG1的第三被选区域430s读取数据的操作。第四四分之一读取操作可以是从第一页PG1的第四被选区域440s读取数据的操作。
在实施方式中，当控制逻辑130接收到指示正常读取请求的命令CMD和地址ADDR时，读取操作控制器140可以控制外围电路120针对由地址ADDR指示的第一页PG1的整个区域(即，第一页PG1的所有区域410、420、430和440)执行正常读取操作。例如，当16KB的数据存储在一个页中时，外围电路120可以从存储单元阵列110内的一个页的整个区域读取16KB的数据。
在实施方式中，当从存储控制器200接收到指示四分之一读取请求的命令CMD和地址ADDR时，读取操作控制器140(在控制逻辑130内并且是控制逻辑130的一部分)可以控制外围电路120针对由地址ADDR指示的部分区域(即，一起构成第一页PG1的第一区域410、第二区域420、第三区域430或第四区域440中的一者)执行四分之一读取操作。第一页PG1的部分区域可以是多个区域410至440中的一者。这里，地址ADDR可以包括用于选择特定页和特定页的特定区域的信息。例如，当在一个页中存储16KB的数据时，四个区域410至440中的每一者均可以存储4KB的数据。外围电路120可以从包括在一个页中的多个区域当中的一个区域读取4KB的数据。为此，可以使用数据编码方法针对每条虚设字线和区域在虚设存储单元中编程不同的数据。例如，数据编码方法可以是SLC、MLC、TLC和QLC中的一种。例如，存储单元可以是存储用户数据的闪存单元，并且虚设存储单元可以是存储用于选择性地激活特定区域的数据的闪存单元。参考图3具体描述虚设字线。
图3是示出根据实施方式的多条虚设字线的图。
参考图2和图3，存储单元阵列110可以连接到多条虚设字线SPWL0至SPWL3和DPWL0至DPWL3以及多条字线WL1至WLn。在实施方式中，存储单元阵列110还可以包括漏极选择线DSL和源极选择线SSL。
存储单元阵列110可以包括多个存储单元50和多个虚设存储单元51和52。多个存储单元50以及多个虚设存储单元51和52可以划分为多个区域410、420、430和440。即，存储单元阵列110可以包括多个区域410至440，并且区域410至440中的每一者均可以包括至少一个存储单元和至少一个虚设存储单元。这里，区域410至440中的每一者均可以称为单元组。例如，第一区域410可以包括构成或对应于第一列COL1和第二列COL2两者的存储单元50以及虚设存储单元。第二区域420可以包括构成或对应于第三列COL3和第四列COL4的存储单元以及虚设存储单元。第三区域430可以包括对应于第五列COL5和第六列COL6的存储单元和虚设存储单元。第四区域440可以包括对应于第七列COL7和第八列COL8的存储单元和虚设存储单元。然而，这仅是实施例，并且每个区域中包括的存储单元和虚设存储单元的数量可以以各种数量改变。
多条虚设字线SPWL0至SPWL3和DPWL0至DPWL3中的每一者均可以连接到虚设存储单元51和52。多条字线WL1到WLn中的每一者均可以连接到存储单元50。存储单元50可以连接在虚设存储单元51和52之间。
在实施方式中，多条虚设字线SPWL0至SPWL3和DPWL0至DPWL3可以包括源极虚设字线SPWL0至SPWL3和漏极虚设字线DPWL0至DPWL3。漏极虚设字线DPWL0至DPWL3可以连接到第一虚设存储单元51。第一虚设存储单元51可以位于连接到漏极选择线DSL的存储单元50与连接到多条字线WL1到WLn的多个存储单元50之间。源极虚设字线SPWL0到SPWL3可以连接到第二虚设存储单元52。第二虚设存储单元52可以位于连接到源极选择线SSL的存储单元50与连接到多条字线WL1到WLn的多个存储单元50之间。
在实施方式中，多条虚设字线SPWL0至SPWL3和DPWL0至DPWL3可以包括第一漏极虚设字线DPWL0至第四漏极虚设字线DPWL3以及第一源极虚设字线SPWL0至第四源极虚设字线SPWL3。即，漏极虚设字线DPWL0至DPWL3的数量可以是四个，并且源极虚设字线SPWL0至SPWL3的数量可以是四个。然而，这仅是实施例，并且可以以各种数量变型和实施。在下文中，在假设虚设字线SPWL0到SPWL3及DPWL0到DPWL3的数量为四个(如图3所示)的情况下描述本发明。
在实施方式中，可以使用数据编码方法针对每条虚设字线和区域编程不同数据来编程虚设存储单元51和52。这是通过编程不同数据来选择性地激活多个区域中的特定区域。因此，在四分之一读取操作期间，可以读取存储在页的部分区域而不是整个区域中的数据并将其提供给存储控制器200。参考图4描述四分之一读取操作的实施例。
图4是详细示出根据实施方式的四分之一读取操作的图。
参考图3和图4，可以通过数据编码方法对连接到字线WL1至WLn的每个存储单元50以及连接到虚设字线SPWL0至SPWL3和DPWL0至DPWL3的虚设存储单元51和52进行编程。例如，存储单元可以根据TLC方法被编程以存储用户数据，并且虚设存储单元51及52可以根据MLC方法被编程以存储虚设数据。然而，这仅是实施例，并且每个数据编码方法可以被不同地变型和实现。
在实施方式中，读取操作控制器140可以控制外围电路120执行四分之一读取操作，该四分之一读取操作使用针对每条虚设字线和区域用不同数据编程的虚设存储单元51和52来读取存储在页的部分区域而不是整个区域中的数据。即，用于导通虚设存储单元51及52的通过电压的量值可以针对每一虚设字线及区域而变化。在四分之一读取操作期间，可以根据施加至多条虚设字线SPWL0到SPWL3及DPWL0到DPWL3的通过电压与虚设存储单元51及52的阈值电压之间的量值关系来激活被选区域的沟道且停用未选区域的沟道。在这种情况下，未选区域的沟道可以浮置。
为此，虚设存储单元51和52可以被编程为具有阈值电压分布的MLC方法。根据阈值电压，虚设存储单元51和52可以具有多个编程状态P0至P3当中的一个编程状态。在多个编程状态P0至P3中，第0编程状态P0可以是与执行擦除操作的情况下的阈值电压对应的擦除状态。
例如，在包括在第一区域410中的虚设存储单元511s和521s当中，连接到第一虚设字线DPWL0和SPWL0的虚设存储单元中编程的数据和连接到第二虚设字线DPWL1及SPWL1至第四虚设字线DPWL3及SPWL3的虚设存储单元中编程的数据可以彼此不同。此外，在连接到第一虚设字线DPWL0和SPWL0的虚设存储单元当中，包括在第一区域410中的虚设存储单元中编程的数据和包括在另一区域中的虚设存储单元中编程的数据可以彼此不同。
作为具体实施例，假设第一区域410和第一虚设字线DPWL0和SPWL0的虚设存储单元被编程为第0编程状态P0，并且第一区域410和第二至第四虚设字线DPWL1至DPWL3及SPWL1至SPWL3的虚设存储单元被编程为第一编程状态P1至第三编程状态P3中的任何一者。
在四分之一读取操作期间，在读取操作控制器140的控制下，电压发生器122可以将比对应于第0编程状态P0的阈值电压大的第一通过电压Vp1施加至第一虚设字线DPWL0及SPWL0，并且将比第三编程状态P3的阈值电压大的第四通过电压Vp4施加至第二至第四虚设字线DPWL1至DPWL3及SPWL1至SPWL3。在这种情况下，可以激活第一区域410。具体地，可以导通连接到第一至第四虚设字线DPWL0至DPWL3及SPWL0至SPWL3的虚设存储单元当中的包括在第一区域410中的虚设存储单元511s和521s。
在此情况下，读取操作控制器140可以控制外围电路120，以将读取电压Vr1到Vr7施加至被选字线(或被选页)并且将读取通过电压施加至未选字线(或未选页)。例如，参考图3，被选字线可以是第n字线WLn，并且被选页可以是第n页PGn。这里，假设包括在被选页中的存储单元已经被编程为具有阈值电压分布的TLC方法。根据阈值电压，被选页中包括的存储单元可以具有多个编程状态P0至P7当中的一个编程状态。即，作为四分之一读取操作的结果，可以获取被选页的多个区域当中的激活区域中包括的存储单元501s中存储的数据。
在具体实施方式中，电压发生器122可以产生读取电压Vr1至Vr7，每一电压均具有不同量值以便响应于读取操作控制器140的操作信号OPSIG而区分存储单元的编程状态。行解码器121可以将读取电压Vr1至Vr7施加至由读取操作控制器140的行地址RADD指示的被选存储块的被选字线，并且将比该读取电压高的读取电压施加至被选存储块的未选字线。此处，可以根据阈值电压与连接到被选字线的被选页的激活区域中所包括的存储单元的读取电压Vr1至Vr7的量值关系来导通或关断激活区域中所包括的存储单元。另外，页缓冲器组123的多个页缓冲器可以根据从对应的位线接收的电压或电流来识别存储单元的编程状态。
例如，当存储单元被编程到第四编程状态P4时，对应的存储单元的阈值电压的电平可以大于第一读取电压Vr1至第四读取电压Vr4的电平且小于第五读取电压Vr5至第七读取电压Vr7的电平。
在这种情况下，当第一读取电压Vr1至第四读取电压Vr4施加至与对应的存储单元连接的字线，并且连接到另一字线的另一存储单元和连接到虚设字线的虚设存储单元导通时，连接到对应的存储单元的页缓冲器可以识别对应的存储单元是关断单元，因为电流不流过连接在其间的位线。当第五读取电压Vr5至第七读取电压Vr7施加至与对应的存储单元连接的字线，并且连接到另一字线的另一存储单元和连接到虚设字线的虚设存储单元导通时，通过位线连接到对应的存储单元的页缓冲器可以识别对应的存储单元是导通单元，因为电流流过连接的位线。
读取操作控制器140或页缓冲器可以通过组合施加第一读取电压Vr1至第七读取电压Vr7的结果来识别对应的存储单元被编程到第四编程状态P4。这里，多个编程状态中的每个编程状态均可以对应于预设数据值。根据本公开，在上述方法中可以获得对应于多个存储单元50中的每一者的编程状态的数据。
图5是示出根据实施方式的数据模式的图。
参考图4和图5，示出了根据虚设字线和区域的虚设存储单元的编程状态和数据。这里，多个区域可以包括特定页的第一至第四区域。根据MLC方法，编程状态可以是第0至第三编程状态P0至P3及PV0至PV3中的一者。同时，可以以各种形式变型和实施图5的数据模式。
在实施方式中，包括在一条虚设字线D/SPWL0至D/SPWL3中的虚设存储单元可以被编程为针对每个区域处于不同的编程状态。包括在一条虚设字线D/SPWL0至D/SPWL3中的虚设存储单元可以被编程为在相同区域中处于相同编程状态。
在实施方式中，连接到第一虚设字线D/SPWL0并且包括在第一区域中的第一虚设存储单元可以用第一数据编程，连接到第一虚设字线D/SPWL0并且包括在第二区域中的第二虚设存储单元可以用第二数据编程。这里，第一数据可以是与第二数据不同的数据。例如，第一数据可以是“11”的值，并且第二数据可以是“10”的值。“11”的值可以预设为对应于第0编程状态P0和PV0，并且“10”的值可以预设为对应于第一编程状态P1和PV1。如上所述，在连接到同一虚设字线的虚设存储单元当中，不同区域中所包括的虚设存储单元中编程的数据可以彼此不同。
在实施方式中，包括在任何一条虚设字线D/SPWL0至D/SPWL3的一个区域中的虚设存储单元可以被编程为处于与包括在另一虚设字线的相同区域中的虚设存储单元的编程状态不同的编程状态。例如，连接到第一虚设字线D/SPWL0并且在包括在第一区域中的第一虚设存储单元中编程的第一数据可以是与连接到第二虚设字线D/SPWL1并且在包括在第一区域中的第三虚设存储单元中编程的第三数据不同的数据。如上所述，在包括在相同区域中的虚设存储单元中，连接到不同虚设字线的虚设存储单元中编程的数据可以彼此不同。
即，连接到第一虚设字线D/SPWL0并且包括在第一区域中的第一虚设存储单元的第0编程状态P0和PV0可以不同于在连接到第二虚设字线D/SPWL1至第四虚设字线D/SPWL3的第一区域中包括的虚设存储单元的编程状态。
根据本公开，根据存储在虚设存储单元中的数据模式和施加至虚设字线的通过电压，可以将页划分为多个区域，可以仅激活一个区域，并且可以执行所激活区域的四分之一读取操作。下文中，假设数据以图5所示的数据模式存储在虚设存储单元中，并且参考图6至图9具体描述通过电压。
图6至图9是示出根据实施方式的在四分之一读取操作期间向虚设字线施加通过电压的方法的图。
图6是包括在第一区域中的虚设存储单元的阈值电压分布，并且图7至图9示出了包括在第二区域至第四区域中的虚设存储单元的阈值电压分布。
在实施方式中，根据对应的虚设存储单元所连接的虚设字线和包括对应的虚设存储单元的区域，可以将虚设存储单元编程为具有不同的编程状态。例如，包括在连接到第一虚设字线S/DPWL0的第一区域中的第一虚设存储单元可以被编程为具有第0编程状态PV0，包括在连接到第二虚设字线S/DPWL1的第一区域中的第二虚设存储单元可以被编程为具有第一编程状态PV1，包括在连接到第三虚设字线S/DPWL2的第一区域中的第三虚设存储单元可以被编程为具有第二编程状态PV2，并且包括在连接到第四虚设字线S/DPWL3的第一区域中的第四虚设存储单元可以被编程为具有第三编程状态PV3。
在实施方式中，读取操作控制器140可以控制电压发生器以将不同量值的通过电压施加至多条虚设字线S/DPWL0到S/DPWL3中的至少两条虚设字线。
在具体实施方式中，在四分之一读取操作期间，当读取操作控制器140从存储控制器接收到根据针对被选字线中包括的多个区域当中的第一区域的四分之一读取请求的命令和地址时，读取操作控制器140可以控制电压发生器，以施加预设或预定量值的通过电压，从而导通连接到第一虚设字线S/DPWL0至第四虚设字线S/DPWL3中的每一者的第一区域中包括的虚设存储单元。例如，第二通过电压Vp2可以施加至第一虚设字线S/DPWL0，并且可以将第二通过电压Vp2至第四通过电压Vp4分别施加至第二虚设字线S/DPWL1至第四虚设字线S/DPWL3。
施加至第一虚设字线S/DPWL0至第四虚设字线S/DPWL3中的每一者的通过电压的量值可以大于第一虚设字线S/DPWL0至第四虚设字线S/DPWL3中的每一者的第一区域中包括的虚设存储单元的阈值电压的量值。因此，可以导通第一虚设字线S/DPWL0至第四虚设字线S/DPWL3中的每一者的第一区域中的虚设存储单元。即，可以激活第一区域。例如，将第二通过电压Vp2施加至第一虚设字线S/DPWL0，第二通过电压Vp2是具有大于属于包括在第一虚设字线S/DPWL0的第一区域中的虚设存储单元的第0编程状态PV0的阈值电压的电平(即，量值)的电压。
如上所述，当借助地址从多个区域中选择一个区域并且针对被选区域执行四分之一读取操作时，可以将用于激活被选区域的每个通过电压施加至第一虚设字线S/DPWL0至第四虚设字线S/DPWL3。如图7至图9所示，当选择了第二区域至第四区域中的一者时，具有比被选区域中包括的虚设存储单元的阈值电压大的电平的通过电压可以以与上面参考图6描述的方法相同的方法施加至第一虚设字线S/DPWL0至第四虚设字线S/DPWL3。
在实施方式中，当从多个区域当中选择了一个区域时，可以激活被选区域，并且可以去激活除被选区域之外的其余区域。
例如，当借助地址选择了第一区域时，如图6所示，可以向第一虚设字线S/DPWL0施加第二通过电压Vp2，可以向第二虚设字线S/DPWL1至第四虚设字线S/DPWL3施加第二通过电压Vp2至第四通过电压Vp4，因此可以激活第一区域。此时，如图7所示，在第二区域的情况下，由于第一虚设字线S/DPWL0的第二区域的虚设存储单元的阈值电压属于第一编程状态PV1并且具有小于第二通过电压Vp2的电平，因此第一虚设字线S/DPWL0的第二区域的虚设存储单元被导通。与此类似，第二虚设字线S/DPWL1的第二区域的虚设存储单元被导通。另一方面，由于第三虚设字线SDPWL2的第二区域的虚设存储单元的阈值电压属于第三编程状态PV3并且具有高于第二通过电压Vp2的电平，因此第三虚设字线S/DPWL2的第二区域的虚设存储单元被关断。类似地，第四虚设字线S/DPWL3的第二区域的虚设存储单元被关断。如上所述，第二区域可以是浮置的和去激活的。以这种方法，第三区域和第四区域也可以被去激活。
图10是示出根据实施方式的操作存储器装置的方法的图。
参考图10，示出了操作存储器装置100的方法，存储器装置100包括划分为第一区域至第四区域的多条虚设字线以及多条字线。
首先，存储器装置100可以对多条虚设字线进行编程(S1410)。具体地，存储器装置100可以将多条虚设字线编程为对应于第一区域至第四区域中的任一区域。这里，可以根据逻辑地址划分第一区域至第四区域。
根据本公开的实施方式，存储器装置100可以对多条虚设字线进行编程，使得针对每条虚设字线存储不同的数据。另外，当存储器装置100接收到针对字线的特定区域的读取请求时，存储器装置100可以施加通过电压以导通对应于特定区域的虚设存储单元。多条虚设字线可以被编程以存储不同数据，并且施加至多条虚设字线的通过电压可以彼此不同。
另外，存储器装置100可以接收针对被选字线的任一区域的四分之一读取请求(S1420)。例如，可以根据逻辑地址将存储器装置100中包括的字线划分为第一区域至第四区域。另外，存储器装置100可以接收针对被选字线的第一区域到第四区域当中的任一区域的四分之一读取请求。即，四分之一读取请求可以是请求存储在被选字线的特定区域中的数据的请求。
另外，存储器装置100可以将通过电压施加至多条虚设字线(S1430)。具体地，存储器装置100可以将用于导通与包括在多条虚设字线中的虚设存储单元当中的任一区域对应的虚设存储单元的通过电压施加至多条虚设字线。施加至所述多条虚设字线中的每一者的通过电压可以彼此不同。同时，存储器装置100可以浮置对应于除主机所请求的任一区域之外的其余区域的沟道。另外，存储器装置100可以将用于导通与未选字线对应的存储单元的通过电压施加至未选字线。
另外，存储器装置100可以将读取电压施加至被选字线(S1440)。存储器装置100可以通过将读取电压施加至被选字线来感测存储于被选字线中的数据，并且输出所感测结果。同时，存储器装置100可以对与对应于被选字线的任一区域的虚设存储单元对应的位线进行预充电。
本领域普通技术人员应当理解，借助本公开的实施方式及其等效物尤其可以减少施加通过电压所需的时间。存储器装置100可以针对被选字线的被选区域执行读取操作，并且与被选字线的未选区域(其余区域)对应的沟道可以浮置，从而减少施加通过电压的时间。
相关申请的交叉引用
本申请要求于2022年11月30日在韩国知识产权局提交的韩国专利申请10-2022-0164912的优先权，其全部公开内容通过引用并入本文中。

Claims (18)

1.一种存储器装置，所述存储器装置包括：
存储单元阵列，所述存储单元阵列包括连接至多条虚设字线和多条字线中的每一者的多个区域；
电压发生器，当接收到针对所述多条字线中的被选字线和所述多个区域中的被选区域的读取请求时，所述电压发生器产生用于读取与所述被选字线连接的存储单元的读取电压，并且产生用于导通包括在与所述被选区域对应的区域中的虚设存储单元的通过电压；以及
读取操作控制器，所述读取操作控制器响应于所述读取请求，控制所述电压发生器以将所述通过电压施加至所述多条虚设字线并将所述读取电压施加至所述被选字线。
2.根据权利要求1所述的存储器装置，其中，所述多个区域中的一个区域中包括的多个虚设存储单元连接到所述多条虚设字线中的每条虚设字线，并且
用针对每条虚设字线和每个区域的不同数据编程所述多个虚设存储单元。
3.根据权利要求2所述的存储器装置，其中，在连接到所述多条虚设字线中的第一虚设字线并且包括在所述多个区域中的第一区域中的第一虚设存储单元中编程的第一数据不同于在连接到所述第一虚设字线并且包括在所述多个区域中的第二区域中的第二虚设存储单元中编程的第二数据。
4.根据权利要求2所述的存储器装置，其中，在连接到所述多条虚设字线中的第一虚设字线并且包括在所述多个区域中的第一区域中的第一虚设存储单元中编程的第一数据不同于在连接到所述多条虚设字线中的第二虚设字线并且包括在所述第一区域中的第三虚设存储单元中编程的第三数据。
5.根据权利要求1所述的存储器装置，其中，所述读取操作控制器控制所述电压发生器以将不同量值的通过电压施加至所述多条虚设字线当中的至少两条虚设字线。
6.根据权利要求1所述的存储器装置，其中，当所述通过电压施加至所述多条虚设字线时，包括在除所述被选区域外的其余区域中的虚设存储单元当中的至少一个虚设存储单元被关断。
7.根据权利要求1所述的存储器装置，其中，所述多个区域包括由与所述读取请求一起接收的地址选择的第一区域至第四区域，并且
所述多条虚设字线包括连接到不同虚设存储单元的第一虚设字线、第二虚设字线、第三虚设字线和第四虚设字线。
8.一种存储装置，所述存储装置包括：
存储控制器，所述存储控制器发送命令和地址以执行四分之一读取操作；
存储单元阵列，所述存储单元阵列包括多条虚设字线和多条字线；
电压发生器，当由所述地址选择所述多条字线当中的字线和多个区域中的区域时，所述电压发生器产生施加至被选字线的读取电压并且产生用于导通与被选区域对应的虚设存储单元的通过电压；以及
读取操作控制器，所述读取操作控制器响应于所发送的命令，控制所述电压发生器以将所述通过电压施加至所述多条虚设字线并且将所述读取电压施加至所述被选字线。
9.根据权利要求8所述的存储装置，其中，所述多条虚设字线包括第一虚设字线至第四虚设字线，用针对每条虚设字线的不同数据编程的虚设存储单元分别连接到所述第一虚设字线至所述第四虚设字线。
10.根据权利要求9所述的存储装置，其中，所述读取操作控制器控制所述电压发生器以将不同量值的通过电压施加至所述第一虚设字线至所述第四虚设字线。
11.根据权利要求8所述的存储装置，其中，当将所述通过电压施加至所述多条虚设字线时，使与所述多个区域当中的除所述被选区域之外的其余区域对应的沟道浮置。
12.根据权利要求8所述的存储装置，其中，所述读取操作控制器控制所述电压发生器以将用于导通与所述多条字线当中的除所述被选字线外的未选字线连接的存储单元的通过电压施加至所述未选字线。
13.一种操作存储器装置的方法，所述存储器装置包括划分成第一区域至第四区域的多条虚设字线和多条字线，所述方法包括以下步骤：
对所述多条虚设字线进行编程，使其对应于所述第一区域至所述第四区域中的任一区域；
接收针对被选字线的所述第一区域至所述第四区域中的任一区域的四分之一读取请求；
向所述多条虚设字线施加用于导通与所述任一区域对应的虚设存储单元的通过电压；以及
向所述被选字线施加读取电压。
14.根据权利要求13所述的方法，其中，对所述多条虚设字线进行编程的步骤包括对所述多条虚设字线进行编程以使得针对每一虚设字线存储不同的数据。
15.根据权利要求14所述的方法，其中，向所述多条虚设字线施加通过电压的步骤包括针对每一虚设字线施加不同的通过电压。
16.根据权利要求13所述的方法，所述方法还包括以下步骤：
对与所述任一区域所对应的虚设存储单元对应的位线进行预充电。
17.根据权利要求13所述的方法，所述方法还包括以下步骤：
使与所述第一区域至所述第四区域当中的除所述任一区域之外的区域对应的沟道浮置。
18.根据权利要求13所述的方法，所述方法还包括以下步骤：
向未选字线施加导通电压，以导通与所述未选字线对应的存储单元。
CN202310822986.XA 2022-11-30 2023-07-05 执行读取操作的存储器装置、其操作方法以及存储装置 Pending CN118116423A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220164912A KR20240081038A (ko) 2022-11-30 2022-11-30 리드 동작을 수행하는 메모리 장치 및 그 동작 방법
KR10-2022-0164912 2022-11-30

Publications (1)

Publication Number Publication Date
CN118116423A true CN118116423A (zh) 2024-05-31

Family

ID=91191685

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310822986.XA Pending CN118116423A (zh) 2022-11-30 2023-07-05 执行读取操作的存储器装置、其操作方法以及存储装置

Country Status (3)

Country Link
US (1) US20240176494A1 (zh)
KR (1) KR20240081038A (zh)
CN (1) CN118116423A (zh)

Also Published As

Publication number Publication date
KR20240081038A (ko) 2024-06-07
US20240176494A1 (en) 2024-05-30

Similar Documents

Publication Publication Date Title
CN111798901B (zh) 页缓冲器、具有页缓冲器的存储器装置及其操作方法
CN109947662B (zh) 存储器系统及其操作方法
CN106558330B (zh) 半导体器件、其操作方法和包括其的数据储存设备
KR20170099431A (ko) 비휘발성 메모리 장치
US10185662B2 (en) Methods for reprogramming data and apparatuses using the same
CN111984186A (zh) 装置及其操作方法
KR102395434B1 (ko) 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
US20190377641A1 (en) Memory system having storage device and memory controller and operating method thereof
CN105931668B (zh) 非易失性存储器装置和操作方法及包括其的数据存储装置
CN114694724A (zh) 存储器设备以及存储器设备的操作方法
CN113724752A (zh) 存储器装置及其操作方法
KR20210108208A (ko) 저장 장치 및 그 동작 방법
KR20100004771A (ko) 공통 소스 라인 전압을 제어하는 플래시 메모리 장치,그것의 프로그램 검증 방법, 그리고 그것을 포함하는메모리 시스템
KR20210033713A (ko) 메모리 장치 및 그 동작 방법
US11182108B2 (en) Memory system, memory controller, and operation method
US10998053B2 (en) Memory device and operating method thereof for applying a channel precharge voltage to bit lines after a sensing operation
US20240176494A1 (en) Memory device performing read operation and method of operating the same
JP2006024342A (ja) 不揮発性半導体記憶装置、不揮発性半導体記憶装置の書き込み方法、メモリカード及びｉｃカード
US20240177748A1 (en) Semiconductor device and method of operating the same capable of preventing malfunction during read operation
US20240153546A1 (en) Memory device for performing read protection operation of limiting read operation and method of operating the same
US20230230639A1 (en) Method and apparatus to reduce power consumption of page buffer circuitry in a non-volatile memory device
US20240185929A1 (en) Memory device performing read operation and method of operating the same
US20240177780A1 (en) Memory device and operating method of the memory device
US20210295918A1 (en) Memory device and method of operating the same
US20240177766A1 (en) Memory device and method of operating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination