KR20240065103A - 칩 제조 방법 및 제품 - Google Patents

칩 제조 방법 및 제품 Download PDF

Info

Publication number
KR20240065103A
KR20240065103A KR1020247010833A KR20247010833A KR20240065103A KR 20240065103 A KR20240065103 A KR 20240065103A KR 1020247010833 A KR1020247010833 A KR 1020247010833A KR 20247010833 A KR20247010833 A KR 20247010833A KR 20240065103 A KR20240065103 A KR 20240065103A
Authority
KR
South Korea
Prior art keywords
substrate
alignment structure
raised
concave
structures
Prior art date
Application number
KR1020247010833A
Other languages
English (en)
Inventor
마테 예나이
콕 와이 찬
콴 옌 탄
Original Assignee
아이큐엠 핀란드 오와이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아이큐엠 핀란드 오와이 filed Critical 아이큐엠 핀란드 오와이
Publication of KR20240065103A publication Critical patent/KR20240065103A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/81—Containers; Mountings
    • H10N60/815—Containers; Mountings for Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 칩 제조 분야, 특히 양자 컴퓨터(quantum computer)에서의 사용을 위한 초전도 집적 회로의 제조에 관한 것이다. 융기 및 오목한 정렬 구조물들이 오목한 정렬 구조물 내에서 정렬 구조물들의 기하학적 구조에 의해 결정되는 최대 깊이까지 연장되도록, 융기 및 오목한 정렬 구조물들이 두 개의 기판의 표면들 상에 제공된다. 정렬 구조물들은 플립 칩 본딩을 위해 기판들을 위치시키고 정렬하기 위한 하드 스톱(hard stop)으로서 작용한다.

Description

칩 제조 방법 및 제품
본 발명은 칩 제조 분야, 특히 양자 컴퓨터(quantum computer)에서의 사용을 위한 초전도 집적 회로의 제조에 관한 것이다.
3D 집적 회로 디바이스들에서, 집적 회로 구성요소들은 단일 기판측만을 점유하는 것이 아니라, 기판의 양측들 상에 그리고/또는 예를 들어, 스택에서, 다수의 통합된 다이들의 측들 상에 분포된다. 회로 구성요소들의 상이한 층들 또는 설계면들 상의 분포는 큐비트 칩 설계에 더 많은 유연성을 제공하고, 또한 더 높은 구성요소 밀도를 제공한다. 그러나, 플립 칩과 같은 3D 집적 회로 디바이스들을 제조하기 위한 기존의 공정들은 개별 칩들의 분리, 개별 칩의 상대적 배향(즉, 틸트) 또는 개별 칩들의 정렬(즉, 횡측 오프셋 또는 회전)의 정밀한 제어를 가능하게 하지 않는다.
본 발명의 제1 양태에 따르면, 방법이 제공된다. 본 방법은:
제1 기판의 제1 표면 위로 연장되는 융기된 정렬 구조물을 형성하기 위해 제1 기판을 에칭하는 단계;
제2 기판의 제1 표면 아래로 연장되는 오목한 정렬 구조물을 형성하기 위해 제2 기판을 에칭하는 단계; 및
제1 기판의 제1 표면이 제2 기판의 제1 표면과 맞은편에 있고 평행하도록, 그리고 융기된 정렬 구조물이 오목한 정렬 구조물 내에 적어도 부분적으로 위치되도록 융기된 정렬 구조물을 오목한 정렬 구조물과 맞은편에 위치시키는 단계를 포함하되;
융기된 정렬 구조물 및 오목한 정렬 구조물은 융기된 정렬 구조물이 적어도 부분적으로 오목한 정렬 구조물 내에서 설정된 깊이까지 연장되도록, 그리고 융기된 정렬 구조물이 오목한 정렬 구조물 내에서 설정된 깊이에 위치될 때, 제1 기판의 이동이 제1 기판 및 제2 기판의 제1 표면들에 평행한 적어도 하나의 축을 따라 제2 기판에 대해 그리고 제2 기판을 향해 제한되도록 하는 형상이다.
융기된 정렬 구조물을 오목한 정렬 구조물과 맞은편에 위치시키기 전에, 본 방법은:
제1 기판의 제1 표면 또는 제2 기판의 제1 표면 중 적어도 하나 상의 복수의 플립 칩 범프들; 또는
융기된 정렬 구조물 상에 그리고/또는 오목한 정렬 구조물 내에 인듐 막 중 적어도 하나를 증착하는 단계를 더 포함할 수 있고,
그리고 융기된 정렬 구조물을 오목한 정렬 구조물과 맞은편에 위치시키는 단계는 플립 칩 범프들 또는 인듐 막을 통해 제1 기판을 제2 기판에 본딩하는 단계를 더 포함한다.
제1 기판을 제2 기판에 본딩하는 것은 열압축 본딩을 포함할 수 있다.
증착된 플립 칩 범프들의 높이는 융기된 정렬 구조물이 오목한 정렬 구조물 내에서 설정된 깊이에 위치될 때 제1 기판의 제1 표면과 제2 기판의 제1 표면 간의 간격보다 더 클 수 있고, 압축 본딩 후에, 융기된 정렬 구조물은 오목한 정렬 구조물 내에서 설정된 깊이에 위치될 수 있다.
각 기판의 제1 표면들에 수직인 적어도 하나의 평면을 따르는 융기된 정렬 구조물과 오목한 정렬 구조물의 단면들은 융기된 정렬 구조물의 단면이 제1 기판의 제1 표면으로부터 연장되는 사다리꼴이 되고 오목한 정렬 구조물의 단면이 제2 기판의 제1 표면으로 연장되는 사다리꼴이 되도록 사다리꼴 형상일 수 있다.
융기된 정렬 구조물 사다리꼴의 가장 긴 밑변(base)은 오목한 정렬 구조물 사다리꼴의 가장 긴 밑변보다 더 길 수 있고, 융기된 정렬 구조물 사다리꼴의 각 측변(leg)은 제1 기판의 제1 표면이 제2 기판의 제1 표면에 평행할 때 오목한 정렬 구조물 사다리꼴의 인접한 측변에 평행할 수 있다.
융기된 정렬 구조물 및 오목한 정렬 구조물은 등변 사다리꼴 형상일 수 있다.
제1 기판의 제1 표면과 제2 기판의 제1 표면 간의 간격(d)은 융기된 정렬 구조물이 오목한 정렬 구조물 내에서 설정된 깊이까지 연장될 때 다음 식으로 주어질 수 있으며:
여기서, α는 측변들과 각 사다리꼴의 가장 긴 밑변 간의 내각이고, B 융기 는 융기된 정렬 구조물의 가장 긴 밑변의 길이이며, B 오목 은 오목한 정렬 구조물의 가장 긴 밑변의 길이이다.
각 기판의 제1 표면들에 각각 수직인, 두 개의 수직 평면들을 따르는 융기된 정렬 구조물 및 오목한 정렬 구조물의 단면들은 융기된 정렬 구조물이 제1 기판의 제1 표면으로부터 연장되는 정사각형 또는 직사각형 절두체가 되고 오목한 정렬 구조물이 제2 기판의 제1 표면으로 연장되는 정사각형 또는 직사각형 절두체 형상의 중공이 되도록 사다리꼴 형상일 수 있다.
융기된 정렬 구조물 및 오목한 정렬 구조물의 치수들은 다음 식을 따를 수 있으며:
여기서, d는 융기된 정렬 구조물이 오목한 정렬 구조물 내에서 설정된 깊이까지 연장될 때 제1 기판의 제1 표면과 제2 기판의 제1 표면 간의 간격이고, α는 제1 기판 및 제2 기판의 제1 표면들에 평행한 제1 축을 따르는 사다리꼴의 가장 긴 밑변과 측변들 간의 내각이고, B 융기 는 융기된 정렬 구조물의 제1 축을 따르는 사다리꼴의 가장 긴 밑변의 길이이고 B 오목 은 오목한 정렬 구조물의 제1 축을 따르는 사다리꼴의 가장 긴 밑변의 길이이고, β는 제1 기판 및 제2 기판의 제1 표면들에 평행하고 제1 축에 수직인 제2 축을 따르는 사다리꼴의 가장 긴 밑변과 측변들 간의 내각이며, C 융기 는 융기된 정렬 구조물의 제2 축을 따르는 사다리꼴의 가장 긴 밑변의 길이이고 C 오목 은 오목한 정렬 구조물의 제2 축을 따르는 사다리꼴의 가장 긴 밑변의 길이이다.
융기된 정렬 구조물을 형성하기 위해 제1 기판을 에칭하는 단계는:
제1 기판의 제1 영역 상에 하드마스크 또는 레지스트를 형성하는 단계;
제1 기판을 이방성 에칭하는 단계; 및
하드마스크 또는 레지스트를 제거하는 단계를 포함할 수 있다.
하드마스크 또는 레지스트가 형성되는 제1 영역의 크기, 에칭 시간 및/또는 에칭제 농도는 융기된 정렬 구조물의 사다리꼴/절두체 형상의 치수를 제어하기 위해 제어될 수 있다.
오목한 정렬 구조물을 형성하기 위해 제2 기판을 에칭하는 단계는:
제2 기판의 상측 표면 상에 하드마스크 또는 레지스트를 형성하는 단계 ― 하드마스크 또는 레지스트는 제2 기판의 개방 영역을 정의하는 적어도 하나의 개구를 포함함 ―;
하드마스크 또는 레지스트 내의 개구를 통해 제2 기판을 이방성 에칭하는 단계; 및
하드마스크 또는 레지스트를 제거하는 단계를 포함할 수 있다.
제2 기판 상의 개방 영역의 크기, 에칭 시간 및/또는 에칭제 농도는 오목한 정렬 구조물의 사다리꼴/절두체 형상의 치수를 제어하기 위해 제어될 수 있다.
융기된 정렬 구조물을 형성하기 위해 제1 기판을 에칭하는 단계는 제1 기판 상에 다수의 융기된 정렬 구조물들을 형성하는 단계를 포함할 수 있고, 오목한 정렬 구조물을 형성하기 위해 제2 기판을 에칭하는 단계는 제2 기판 상에 다수의 오목한 정렬 구조물들을 형성하는 단계를 포함한다.
제1 기판은 다수의 다이들을 포함하는 제1 웨이퍼 상의 다이일 수 있고, 제2 기판은 다수의 다이들을 포함하는 제2 웨이퍼 상의 다이일 수 있고, 다수의 융기된 정렬 구조물들을 형성하기 위해 제1 기판을 에칭하는 단계는 제1 웨이퍼 상의 각 다이 상에 다수의 융기된 정렬 구조물들을 형성하기 위해 제1 웨이퍼를 에칭하는 단계를 포함할 수 있으며, 그리고 다수의 오목한 정렬 구조물들을 형성하기 위해 제2 기판을 에칭하는 단계는 제2 웨이퍼 상의 각 다이 상에 다수의 오목한 정렬 구조물들을 형성하기 위해 제2 웨이퍼를 에칭하는 단계를 포함할 수 있다.
다수의 융기된 정렬 구조물들을 형성하기 위해 제1 웨이퍼를 에칭하는 단계는 제1 웨이퍼 상의 각 다이의 모든 사분면에 융기된 정렬 구조물을 형성하는 단계를 포함할 수 있고/거나, 다수의 오목한 정렬 구조물들을 형성하기 위해 제2 웨이퍼를 에칭하는 단계는 제2 웨이퍼 상의 각 다이의 모든 사분면에 오목한 정렬 구조물을 형성하는 단계를 포함할 수 있다.
융기된 정렬 구조물을 오목한 정렬 구조물과 맞은편에 위치시키는 단계가 각 융기된 정렬 구조물이 적어도 부분적으로 맞은편의 오목한 정렬 구조물 내에서 설정된 깊이까지 연장되도록 각 융기된 정렬 구조물을 오목한 정렬 구조물들과 맞은편에 위치시키는 것을 포함하도록, 다수의 융기된 정렬 구조물들은 제1 기판 상에 배열될 수 있고, 다수의 오목한 정렬 구조물들은 제2 기판 상에 배열될 수 있다.
본 방법은 오목한 정렬 구조물과 맞은편에 융기된 정렬 구조물을 위치시키는 단계 전에 제1 기판 및/또는 제2 기판 상에 양자 회로 구성요소들을 형성하는 단계를 더 포함할 수 있다.
양자 회로 구성요소들을 형성하는 단계는:
융기된 정렬 구조물 상에 큐비트를 형성하는 단계;
제2 기판 내에 기판 관통 비아를 형성하는 단계 ― 기판 관통 비아는 제2 기판을 관통해 오목한 정렬 구조물로부터 제2 기판의 제2 표면까지 연장됨 ―; 및
기판 관통 비아의 측벽들을 금속 배선화(metallizing)하는 단계를 포함할 수 있다.
융기된 정렬 구조물을 오목한 정렬 구조물과 맞은편에 위치시키는 단계는 기판 관통 비아의 측벽 금속 배선과 융기된 정렬 구조물 상에 형성된 큐비트 사이에 커패시터를 형성할 수 있다.
융기된 정렬 구조물 상에 큐비트를 형성하는 단계는 융기된 정렬 구조물의 상측 표면 상에 큐비트를 형성하는 단계를 포함할 수 있다.
기판 관통 비아를 형성하는 단계는 오목한 정렬 부분 내에 하드마스크 또는 레지스트를 형성하는 단계 및 하드마스크 또는 레지스트 내의 개구를 통해 기판 관통 비아를 에칭하는 단계를 포함할 수 있다.
측벽 금속 배선은 하드마스크 또는 레지스트가 제거되기 전에 화학적 기상 증착 또는 물리적 기상 증착에 의해 형성될 수 있다.
본 방법은:
다수의 융기된 정렬 구조물들 및 다수의 오목한 정렬 구조물들을 형성하는 단계;
융기된 정렬 구조물 상에 큐비트를 형성하는 단계가 융기된 정렬 구조물들의 제1 서브세트 상에 큐비트들을 형성하는 단계를 포함하는 것;
기판 관통 비아를 형성하는 단계는 오목한 정렬 구조물들의 제1 서브세트로부터 연장되는 기판 관통 비아들을 형성하는 단계 ― 오목한 정렬 구조물들의 제1 서브세트는 위치시키는 단계에서 융기된 정렬 구조물들의 제1 서브세트에서 융기된 정렬 구조물들과 맞은편에 위치된 오목한 정렬 구조물들을 포함함 ―; 및
융기된 정렬 구조물을 오목한 정렬 구조물과 맞은편에 위치시키기 전에, 융기된 정렬 구조물(들)의 제2 서브세트 및/또는 오목한 정렬 구조물(들)의 제2 서브세트 상에 스페이서 재료층을 증착하는 단계를 더 포함할 수 있다.
융기된 정렬 구조물을 오목한 정렬 구조물과 맞은편에 위치시킨 다음의 제1 기판과 제2 기판 사이의 거리는 적어도 부분적으로 융기된 정렬 구조물(들)의 제2 서브세트 및/또는 오목한 정렬 구조물(들)의 제2 서브세트 상에 증착된 스페이서 재료층의 두께에 의해 결정될 수 있다.
본 방법은 큐비트를 둘러싸는 융기된 정렬 구조물의 적어도 측벽들 상에 금속 배선을 형성하는 단계를 더 포함할 수 있고, 융기된 정렬 구조물을 오목한 정렬 구조물과 맞은편에 위치시키는 단계는 기판 관통 비아의 측벽들 상의 금속 배선을 융기된 정렬 구조물의 측벽들 상의 금속 배선과 전기적으로 접촉시키는 단계를 더 포함할 수 있다.
본 방법은:
다수의 융기된 정렬 구조물들 및 다수의 오목한 정렬 구조물들을 형성하는 단계;
융기된 정렬 구조물 상에 큐비트를 형성하는 단계가 융기된 정렬 구조물들 중 적어도 두 개 상에 큐비트들을 형성하는 단계 및 융기된 정렬 구조물들 중 적어도 하나 상에 커플러를 형성하는 단계를 포함하는 것;
적어도 두 개의 큐비트들을 적어도 하나의 커플러에 연결하는 연결 요소들을 형성하는 단계;
기판 관통 비아를 형성하는 단계는 오목한 정렬 구조물들의 서브세트로부터 연장되는 기판 관통 비아들을 형성하는 단계 ― 오목한 정렬 구조물들의 서브세트는 큐비트들이 형성된 융기된 정렬 구조물들과 맞은편에 위치된 오목한 정렬 구조물들을 포함함 ― 를 더 포함할 수 있다.
큐비트는 조셉슨 접합(Josephson junction) 기반 큐비트, 예를 들어, 트랜스몬 큐비트(transmon qubit)일 수 있다.
본 발명의 제2 양태에 따르면, 제품이 제공된다. 본 제품은:
제1 기판의 제1 표면 위로 연장되는 적어도 하나의 융기된 정렬 구조물을 포함하는 제1 기판; 및
제2 기판의 제1 표면 아래로 연장되는 적어도 하나의 오목한 정렬 구조물을 포함하는 제2 기판을 포함하되;
융기된 정렬 구조물은 제1 기판의 제1 표면이 제2 기판의 제1 표면과 맞은편에 있고 평행하도록, 그리고 융기된 정렬 구조물이 오목한 정렬 구조물 내에 적어도 부분적으로 위치되도록 오목한 정렬 구조물과 맞은편에 위치되고; 그리고
융기된 정렬 구조물 및 오목한 정렬 구조물은 융기된 정렬 구조물이 적어도 부분적으로 오목한 정렬 구조물 내에서 설정된 깊이까지 연장되도록, 그리고 제1 기판의 이동이 제1 기판 및 제2 기판에 평행한 적어도 하나의 축을 따라 제2 기판에 대해 그리고 제2 기판을 향해 제한되도록 하는 형상이다.
본 제품은:
제1 기판의 제1 표면과 제2 기판의 제1 표면을 연결하는 복수의 플립 칩 범프들; 및/또는
융기된 정렬 구조물 상의 그리고/또는 오목한 정렬 구조물 내의 인듐 막을 더 포함할 수 있다.
각 기판의 제1 표면들에 평행한 적어도 하나의 축을 따르는 융기된 정렬 구조물과 오목한 정렬 구조물의 단면들은 융기된 정렬 구조물의 단면이 제1 기판의 제1 표면으로부터 연장되는 사다리꼴이 되고 오목한 정렬 구조물의 단면이 제2 기판의 제1 표면으로 연장되는 사다리꼴이 될 수 있도록 사다리꼴 형상일 수 있다.
융기된 정렬 구조물 사다리꼴의 가장 긴 밑변이 오목한 정렬 구조물 사다리꼴의 가장 긴 밑변보다 더 길수 있고, 융기된 정렬 구조물 사다리꼴의 각 측변은 오목한 정렬 구조물 사다리꼴의 인접한 측변에 평행할 수 있다.
융기된 정렬 구조물 및 오목한 정렬 구조물은 등변 사다리꼴 형상일 수 있다.
제1 기판과 제2 기판 간의 간격(d)은 융기된 정렬 구조물이 오목한 정렬 구조물 내에서 설정된 깊이까지 연장될 때 다음 식으로 주어질 수 있으며:
여기서, α는 측변들과 각 사다리꼴의 가장 긴 밑변 간의 내각이고, B 융기 는 융기된 정렬 구조물의 가장 긴 밑변의 길이이며, B 오목 은 오목한 정렬 구조물의 가장 긴 밑변의 길이이다.
각 기판의 제1 표면들에 평행한 두 개의 수직 축들을 따르는 융기된 정렬 구조물 및 오목한 정렬 구조물의 단면들은 융기된 정렬 구조물이 제1 기판의 제1 표면으로부터 연장되는 정사각형 또는 직사각형 절두체가 되고 오목한 정렬 구조물이 제2 기판의 제1 표면으로 연장되는 정사각형 또는 직사각형 절두체 형상의 중공이 되도록 사다리꼴 형상일 수 있다.
융기된 정렬 구조물 및 오목한 정렬 구조물의 치수들은 다음 식을 따를 수 있으며:
여기서, d는 융기된 정렬 구조물이 오목한 정렬 구조물 내에서 설정된 깊이까지 연장될 때 제1 기판의 제1 표면과 제2 기판의 제1 표면 간의 간격이고, α는 제1 기판 및 제2 기판의 제1 표면들에 평행한 제1 축을 따르는 사다리꼴의 가장 긴 밑변과 측변들 간의 내각이고, B 융기 는 융기된 정렬 구조물의 제1 축을 따르는 사다리꼴의 가장 긴 밑변의 길이이고 B 오목 은 오목한 정렬 구조물의 제1 축을 따르는 사다리꼴의 가장 긴 밑변의 길이이고, β는 제1 기판 및 제2 기판의 제1 표면들에 평행하고 제1 축에 수직인 제2 축을 따르는 사다리꼴의 가장 긴 밑변과 측변들 간의 내각이며, C 융기 는 융기된 정렬 구조물의 제2 축을 따르는 사다리꼴의 가장 긴 밑변의 길이이고 C 오목 은 오목한 정렬 구조물의 제2 축을 따르는 사다리꼴의 가장 긴 밑변의 길이이다.
본 제품은 각 융기된 정렬 구조물이 적어도 부분적으로 맞은편의 오목한 정렬 구조물 내에서 설정된 깊이까지 연장되도록 다수의 융기된 정렬 구조물들 및 다수의 오목한 정렬 구조물들을 포함할 수 있다.
기판의 각 사분면에 적어도 하나의 융기된 정렬 구조물 및 적어도 하나의 오목한 정렬 구조물이 존재할 수 있다.
본 제품은 융기된 정렬 구조물 상의 큐비트를 더 포함할 수 있고, 기판 관통 비아는 오목한 정렬 구조물로부터 제2 기판의 제2 표면까지 연장될 수 있으며, 그리고 기판 관통 비아의 측벽들은 금속 배선화될 수 있다.
큐비트 및 기판 관통의 측벽 금속 배선은 커패시터의 전극들일 수 있다.
큐비트는 융기된 정렬 구조물의 상측 표면 상에 위치될 수 있다.
본 제품은 다수의 융기된 정렬 구조물들 및 다수의 오목한 정렬 구조물들을 포함한다. 융기된 정렬 구조물들의 제1 서브세트에서의 각 융기된 정렬 구조물 상에 큐비트가 위치될 수 있고, 오목한 정렬 구조물들의 제1 서브세트로부터 기판 관통 비아들이 연장될 수 있으며 ― 오목한 정렬 구조물들의 제1 서브세트는 융기된 정렬 구조물들의 제1 서브세트에서 융기된 정렬 구조물들과 맞은편에 위치된 오목한 정렬 구조물들을 포함함 ―, 그리고 융기된 정렬 구조물(들)의 제2 서브세트 및/또는 오목한 정렬 구조물(들)의 제2 서브세트 상에 스페이서 재료층이 위치될 수 있다.
제1 기판과 제2 기판 사이의 거리는 융기된 정렬 구조물(들)의 제2 서브세트 및/또는 오목한 정렬 구조물(들)의 제2 서브세트 상에 위치된 스페이서 재료층의 두께에 의해 결정될 수 있다.
본 제품은 큐비트를 둘러싸는 융기된 정렬 구조물의 적어도 측벽들 상의 금속 배선을 더 포함할 수 있고, 기판 관통 비아의 측벽들 상의 금속 배선은 융기된 정렬 구조물의 측벽들 상의 금속 배선과 전기적으로 접촉할 수 있다.
본 제품은 다수의 융기된 정렬 구조물들 및 다수의 오목한 정렬 구조물들을 포함할 수 있고, 융기된 정렬 구조물들 중 적어도 두 개 상에 큐비트가 위치되고, 융기된 정렬 구조물들 중 적어도 하나 상에 커플러가 위치될 수 있고, 연결 요소들이 적어도 두 개의 큐비트들을 적어도 하나의 커플러에 연결할 수 있으며, 그리고 오목한 정렬 구조물들의 서브세트로부터 기판 관통 비아들이 연장될 수 있으며, 오목한 정렬 구조물들의 서브세트는 큐비트들이 형성된 융기된 정렬 구조물들과 맞은편에 위치된 오목한 정렬 구조물들을 포함한다.
도 1은 본 발명에 따른 방법을 도시한 흐름도이다.
도 2a 내지 도 2d는 본 발명의 방법에서의 단계들을 도시한다.
도 3은 본 발명의 융기 및 오목한 정렬 구조물들의 기하학적 구조를 도시한 단면도이다.
도 4은 본 발명의 융기 및 오목한 정렬 구조물들의 기하학적 구조를 도시한 사시도이다.
도 5는 본 발명의 제1 실시예에 따른 큐비트 및 공진기 구조물을 도시한 단면도이다.
도 6은 본 발명의 제2 실시예에 따른 큐비트 및 공진기 구조물을 도시한 단면도이다.
도 7은 본 발명에 따른 조정가능한 기판 간격을 갖는 디바이스를 도시한 단면도이다.
도 8은 본 발명에 따른 결합된 큐비트 및 공진기 구조물을 도시한 단면도이다.
도 1은 기판들을 정렬하기 위한 방법을 도시한 흐름도이다. 본 방법은 기판들 중 하나 이상 상에 집적 회로 디바이스, 예를 들어, 초전도 큐비트의 구성요소들이 형성되는 보다 더 광범위한 공정의 일부일 수 있다. "기판"이라는 용어는 집적 회로 구성요소들 및 구조물들을 형성하기 위해 패터닝될 수 있는 베이스 재료를 지칭한다. 기판은 예를 들어, 실리콘 웨이퍼일 수 있다. "기판"이라는 용어가 사용되는 경우, 이는 전체 웨이퍼, 즉 다이싱되기 전의 웨이퍼, 또는 개별 다이들을 지칭할 수 있다. 본 방법의 단계들은 각 기판으로부터 다수의 본질적으로 동일한 개별 다이들을 형성하기 위해 각 기판의 다수의 영역들에서 동시에 수행될 수 있다.
단계 101에서, 제1 기판(210)의 제1 표면(211) 위로 연장되는 융기된 정렬 구조물(201)을 형성하기 위해 제1 기판(210)이 에칭된다. "위로 연장된다"라는 문구는 융기된 정렬 구조물(201)이 기판(210)의 내부로부터 멀어지는 방향으로 제1 기판(210)의 제1 표면(211)으로부터 멀리 연장되어서, 융기된 정렬 구조물(201)이 제1 기판(210)의 제1 표면(211)으로부터 연장되는 돌출부가 된다는 것을 의미한다.
단계 102에서, 제2 기판(220)의 제1 표면(221) 아래로 연장되는 오목한 정렬 구조물(202)을 형성하기 위해 제2 기판(220)이 에칭된다. "아래로 연장된다"라는 문구는 오목한 정렬 구조물(202)이 기판(220)의 내부를 향하는 방향으로 제2 기판(220)의 제1 표면(221)으로부터 멀리 연장되어서, 오목한 정렬 구조물(202)이 제2 기판(220) 내의 오목한 영역이 되어, 제1 기판(220)의 제1 표면(221)으로부터 연장된다는 것을 의미한다.
단계 101 및 단계 102는 별개의 공정들에서 동시에 또는 임의의 순서로 수행될 수 있다. 단계 101 및 단계 102는 도 2a에 예시되어 있으며, 여기서 라이닝된 섹션들은 에칭 공정에서 제거되는 제1 기판(210) 및 제2 기판(220)의 영역들을 나타낸다.
단계 103에서, 융기된 정렬 구조물(201)은 제1 기판(210)의 제1 표면(211)이 제2 기판(220)의 제1 표면(221)과 맞은편에 있고 평행하도록, 그리고 융기된 정렬 구조물(201)이 오목한 정렬 구조물(202) 내에 적어도 부분적으로 위치되도록 오목한 정렬 구조물(202)과 맞은편에 위치된다.
융기된 정렬 구조물(201) 및 오목한 정렬 구조물(202)은 융기된 정렬 구조물(201)이 적어도 부분적으로 오목한 정렬 구조물(202) 내에서 설정된 깊이까지 연장되도록 하는 형상이다. 이러한 맥락에서, "적어도 부분적으로 연장된다"는 것은, 융기된 정렬 구조물(201)의 적어도 일부가 오목한 정렬 구조물(202) 내에서 연장되는 것, 즉 제2 기판(220)의 제1 표면(221)의 평면 아래로 연장된다는 것을 의미한다. 또한, 융기된 정렬 구조물(201)이 오목한 정렬 구조물(202) 내에서 설정된 깊이에서 위치될 때, 제2 기판(220)을 향한 제1 기판(210)의 이동은 융기된 정렬 구조물(201)과 오목한 정렬 구조물(202) 간의 접촉에 의해 제한되고, 제1 및 제2 기판들에 평행한 적어도 하나의 축을 따르는 제1 기판(210)과 제2 기판(220)의 상대적 이동은 또한 융기된 정렬 구조물(201)과 오목한 정렬 구조물(202) 간의 접촉에 의해 제한된다.
융기된 정렬 구조물(201)이 오목한 정렬 구조물(202) 내에서 연장되는 설정된 깊이는 도 3에 도시된 바와 같이, 융기된 정렬 구조물(201)과 오목한 정렬 구조물(202)의 상대적 크기에 의해 결정된다. 융기 및 오목한 정렬 구조물들(201 및 202)은 바람직하게는, 제1 및 제2 기판들(210 및 220)의 제1 표면들(211 및 221)에 수직인 적어도 하나의 평면을 따라 사다리꼴 형상의 단면들을 갖는다. 융기된 정렬 구조물(201) 사다리꼴의 가장 긴 밑변은 오목한 정렬 구조물 사다리꼴(202)의 가장 긴 밑변보다 더 길고, 융기된 정렬 구조물(201) 사다리꼴의 각 측변은 제1 기판(210)의 제1 표면(211)이 제2 기판(220)의 제1 표면(221)에 평행할 때 오목한 정렬 구조물(202) 사다리꼴의 인접한 측변에 평행하다. 바람직하게는, 융기된 정렬 구조물(201) 및 오목한 정렬 구조물(202)은 등변 사다리꼴 형상이다.
융기 및 오목한 정렬 구조물들(201 및 202)이 하드 스톱을 형성하도록 기판들(210 및 220)이 위치되고 정렬될 때 즉, 융기된 정렬 구조물(201)이 오목한 정렬 구조물(202) 내에서 설정된 깊이에 있을 때 제1 기판(210)의 제1 표면(211)과 제2 기판(220)의 제1 표면(221) 간의 최종 간격(d)은 다음 식에 의해 결정된다:
여기서, α는 측변들과 각 사다리꼴의 가장 긴 밑변 간의 내각이고, B 융기 는 융기된 정렬 구조물의 가장 긴 밑변의 길이이며, B 오목 은 오목한 정렬 구조물의 가장 긴 밑변의 길이이다. 이는 도 3에 더 상세히 도시되어 있다.
융기 및 오목한 정렬 구조물(201, 202)이 두 개의 수직 평면들에서 사다리꼴 단면을 갖는 경우, 즉, 융기된 정렬 구조물(201) 및 오목한 정렬 구조물(202)이 도 4에 도시된 바와 같이, 절두체 형상일 때, 융기된 정렬 구조물 및 오목한 정렬 구조물의 치수들은 다음 식을 따른다:
여기서, d는 융기된 정렬 구조물이 오목한 정렬 구조물 내에서 설정된 깊이까지 연장될 때 제1 기판의 제1 표면과 제2 기판의 제1 표면 간의 간격이고, α는 제1 기판 및 제2 기판의 제1 표면들에 평행한 제1 축을 따르는 사다리꼴의 가장 긴 밑변과 측변들 간의 내각이고, B 융기 는 융기된 정렬 구조물의 제1 축을 따르는 사다리꼴의 가장 긴 밑변의 길이이고 B 오목 은 오목한 정렬 구조물의 제1 축을 따르는 사다리꼴의 가장 긴 밑변의 길이이고, β는 제1 기판 및 제2 기판의 제1 표면들에 평행하고 제1 축에 수직인 제2 축을 따르는 사다리꼴의 가장 긴 밑변과 측변들 간의 내각이며, C 융기 는 융기된 정렬 구조물의 제2 축을 따르는 사다리꼴의 가장 긴 밑변의 길이이고 C 오목 은 오목한 정렬 구조물의 제2 축을 따르는 사다리꼴의 가장 긴 밑변의 길이이다.
단계 101에서 융기된 정렬 구조물(201)을 형성하기 위해 제1 기판(210)을 에칭하는 것은 제1 기판(210)의 제1 영역 상에 하드마스크 또는 레지스트를 형성하는 것, 제1 기판(210)을 이방성 에칭하는 것, 및 하드마스크 또는 레지스트를 제거하는 것을 포함할 수 있다. 하드마스크 또는 레지스트가 형성되는 제1 영역의 크기 및 에칭 시간 및/또는 에칭제 농도는 융기된 정렬 구조물(201)의 사다리꼴/절두체 형상의 치수를 제어하기 위해 제어된다.
오목한 정렬 구조물(202)을 형성하기 위해 제2 기판(220)을 에칭하는 것은 제2 기판(220)의 상측 표면 상에 하드마스크 또는 레지스트를 형성하는 것 ― 하드마스크 또는 레지스트는 제2 기판(220)의 개방 영역을 정의하는 적어도 하나의 개구를 포함함 ―, 하드마스크 또는 레지스트 내의 개구를 통해 제2 기판을 이방성 에칭하는 것, 및 하드마스크 또는 레지스트를 제거하는 것을 포함할 수 있다. 제2 기판(220) 상의 개방 영역의 크기, 및 에칭 시간 및/또는 에칭제 농도는 오목한 정렬 구조물(202)의 사다리꼴/절두체 형상의 치수를 제어하기 위해 제어된다.
제1 및 제2 기판들(210, 220)이 실리콘 기판들일 때, 제1 및 제2 기판들(210, 220)의 이방성 에칭은 TMAH 및 KOH계 용액을 사용하여 수행될 수 있다. <100> 결정 배향을 갖는 실리콘 기판들을 사용하면, <110> 방향들(45° w.r.t. <100>)은 TMAH로 선택적으로 에칭될 수 있는 한편, KOH 용액은 <111> (54,7° w.r.t. <100>)을 선택적으로 에칭할 수 있다.
다수의 융기 및 오목한 정렬 구조물들(201, 202)은 동일한 기판들 상에 형성될 수 있고, 기판들이 치후에 다이싱을 거칠 웨이퍼들인 경우, 다수의 융기 및 오목한 정렬 구조물들(201, 202)은 각 개별 다이 상에 형성될 수 있다. 각 기판 및/또는 다이는 횡측 정렬과 수직 정렬 둘 모두를 제공하기 위해, 기판/다이의 각 사분면에 대응하는 융기 및 오목한 정렬 구조물들(201, 202)의 적어도 한 쌍을, 예를 들어, 각 코너에 하나씩 포함할 수 있다. 최소한의 경우에, 다이들의 각 쌍은 횡측 및 수직 정렬을 제공하기 위해 융기 및 오목한 정렬 구조물들의 세 쌍을 포함할 수 있다.
도 1에 도시된 방법은 융기된 정렬 구조물(201)을 오목한 정렬 구조물(202)과 맞은편에 위치시키기 전에, 제1 기판의 제1 표면 또는 제2 기판의 제1 표면 중 적어도 하나 상에 복수의 플립 칩 범프들(231-234) 그리고/또는 융기된 정렬 구조물(201) 상에 그리고/또는 오목한 정렬 구조물(202) 내에 인듐 막을 증착하는 단계를 또한 포함할 수 있다. 그런 다음, 융기된 정렬 구조물(201)을 오목한 정렬 구조물(202)과 맞은편에 위치시키는 단계 103은 플립 칩 범프들 또는 인듐 막을 통해 제1 기판을 제2 기판에 본딩하는 단계를 더 포함할 수 있다. 제1 기판을 제2 기판에 본딩하는 것은 열압축 본딩일 수 있다. 플립 칩 범프의 사용은 도 2b 내지 도 2c에 더 상세히 도시되어 있다.
증착된 플립 칩 범프들(231-234)의 높이는, 융기된 정렬 구조물(201)이 오목한 정렬 구조물(202) 내에서 설정된 깊이에 위치될 때, 제1 기판(210)의 제1 표면(211)과 제2 기판(220)의 제1 표면(221) 간의 간격보다 더 크다. 압축 본딩 다음에, 융기된 정렬 구조물(201)은 오목한 정렬 구조물(202) 내에서 설정된 깊이에 위치된다.
제1 기판(210) 및 융기된 정렬 구조물(201) 상에 베이스 금속층(241) 그리고 제2 기판(220) 및 오목한 정렬 구조물(202) 상에 베이스 금속층(242)을 증착하는 추가 단계가 플립 칩 범프들을 형성하는 것에 선행될 수 있다. 베이스 금속층은 정렬 구조물들(201, 202)을 위치시키는 단계 103 전에 기판들(210 및 220) 상에 제조되고 패터닝되는 추가적인 구성요소들의 기초를 형성할 수 있다.
본 방법은 기판들 상의 구성요소들의 제조를 위한 추가 단계들, 예를 들어, 오목한 정렬 구조물과 맞은편에 융기된 정렬 구조물을 위치시키는 단계 전에 제1 기판 및/또는 제2 기판 상에 양자 회로 구성요소들을 형성하는 단계를 더 포함할 수 있다.
도 5는 제1 및 제2 기판들(510, 520) 상에 형성된 큐비트 및 판독 구조물의 예를 도시한다. 하나의 추가 단계에서, 융기된 정렬 구조물(501) 상에 큐비트(550)가 형성된다. 큐비트는 트랜스몬 큐비트와 같은 조셉슨 접합 기반 큐비트일 수 있고, 융기된 정렬 구조물의 상측 표면 상에 형성된다. 융기된 정렬 구조물의 상측 표면은 기판의 원래의 폴리싱된 표면임에 따라, 이는 조셉슨 접합과 같은 민감한 초전도 구성요소들의 제조에 특히 적합한 위치를 제공한다.
또 다른 방법 단계에서, 제2 기판(520) 내에 기판 관통 비아(560)가 형성된다. 기판 관통 비아는 제2 기판(520)의 오목한 정렬 구조물(502)로부터 제2 표면(522)까지 제2 기판을 관통해 연장된다. 기판 관통 비아가 형성된 후, 기판 관통 비아(560)의 측벽들은 금속 배선화된다.
기판 관통 비아를 형성하는 단계는 오목한 정렬 부분(502) 내에 하드마스크 또는 레지스트를 형성하는 단계 및 하드마스크 또는 레지스트 내의 개구를 통해 기판 관통 비아를 에칭하는 단계를 포함할 수 있다. 측벽 금속 배선은 하드마스크 또는 레지스트가 제거되기 전에 화학적 기상 증착 또는 물리적 기상 증착에 의해 형성되며, 이에 의해 오목한 정렬 부분(502)의 측벽들이 금속 배선화되지 않고 금속 배선(570)과 큐비트(550) 사이의 직접적인 전도성 접촉을 방지한다.
제1 기판(510) 및 융기된 정렬 구조물(501)이 제2 기판(520) 및 오목한 정렬 구조물(502)과 맞은편에 위치된 후, 그리고, 도 5에 도시된 바와 같이, 융기된 정렬 구조물(501)이 오목한 정렬 구조물(502) 내에서 연장될 때, 측벽 금속 배선(570) 및 큐비트(550)는 각각 커패시터의 전극들을 형성한다. 측벽 금속 배선(570)은 제2 기판(520)의 제2 표면(522) 상의 공진기 및 판독 구조물 제조에 연결될 수 있다.
큐비트(550)와 측벽 금속 배선(570) 간에 형성되는 캐패시터의 총 캐패시턴스를 효과적으로 제어하기 위해, 기판 관통 비아(560)를 둘러싸는 제2 기판 내에 폭보다 더 큰 깊이를 갖는 고종횡비 트렌치들이 형성될 수 있다. 트렌치들의 측벽들은 금속 배선화되고 전기 접지에 연결된다.
대안적으로, 도 6에 도시된 바와 같이, 측벽 금속 배선(670)은 오목한 정렬 구조물(602)의 측벽들이 또한 금속 배선화되도록, 하드마스크 또는 레지스트의 제거 후에 형성될 수 있다. 융기된 정렬 구조물(601)의 상측 표면 상에 형성된 큐비트(650)는 융기된 정렬 구조물(601)의 적어도 측벽들 상에 또한 형성된 금속 배선(680)에 전도적으로 연결되지 않는다. 제1 기판(610) 및 융기된 정렬 구조물(601)이 제2 기판(620) 및 오목한 정렬 구조물(602)과 맞은편에 위치된 후, 그리고 도 6에 도시된 바와 같이, 융기된 정렬 구조물(601)이 오목한 정렬 구조물(602) 내에서 연장될 때, 융기된 정렬 구조물(601)의 측벽들 상의 금속 배선(680)은 오목한 정렬 구조물의 측벽들 상의 금속 배선(670)과 전기적으로 접촉하고, 금속 배선들(670, 680)과 큐비트(650) 사이에 커패시터가 형성된다.
도 7은 융기된 정렬 구조물이 오목한 정렬 구조물 내에서 설정된 깊이에 위치될 때 제1 기판(710)과 제2 기판(720) 간의 간격이 융기된 정렬 구조물들(703, 705) 및/또는 오목한 정렬 구조물들(704, 706) 위에 증착된 스페이서 재료(791, 792)의 두께에 의해 결정되는 추가적인 대안예를 도시한다. 도 7에 도시된 제품에서, 스페이서 재료(791, 792)는 융기 및 오목한 정렬 구조물들(703-706) 상에 증착되고, 기판들(710, 720) 간의 간격을 결정한다. 스페이서 재료의 두께를 제어함으로써, 간격은 조정될 수 있다.
도 8은 (도 5 또는 도 6에 도시된 것들과 같은) 융기된 정렬 구조물들(801, 803) 주위에 형성된 다수의 결합된 큐비트 및 공진기들이 융기된 정렬 구조물(805) 상에 형성되는 중간 커플러(852)를 통해 결합되는 실시예를 도시한다. 큐비트들(850, 851)은 도파관들(855, 856)에 의해 커플러(852)에 결합된다. 커플러(852)는 큐비트가 아니라, 큐비트들(850, 851)을 선택적으로 결합하기 위해 사용되는 트랜스몬일 수 있다.

Claims (46)

  1. 방법으로서,
    제1 기판의 제1 표면 위로 연장되는 융기된 정렬 구조물을 형성하기 위해 상기 제1 기판을 에칭하는 단계;
    제2 기판의 제1 표면 아래로 연장되는 오목한 정렬 구조물을 형성하기 위해 상기 제2 기판을 에칭하는 단계; 및
    상기 제1 기판의 제1 표면이 상기 제2 기판의 제1 표면과 맞은편에 있고 평행하도록 그리고 상기 융기된 정렬 구조물이 상기 오목한 정렬 구조물 내에 적어도 부분적으로 위치되도록, 상기 융기된 정렬 구조물을 상기 오목한 정렬 구조물과 맞은편에 위치시키는 단계를 포함하되;
    상기 융기된 정렬 구조물 및 상기 오목한 정렬 구조물은 상기 융기된 정렬 구조물이 적어도 부분적으로 상기 오목한 정렬 구조물 내에서 설정된 깊이까지 연장되도록, 그리고 상기 융기된 정렬 구조물이 상기 오목한 정렬 구조물 내에서 상기 설정된 깊이에 위치될 때, 상기 제1 기판의 이동이 상기 제1 기판 및 상기 제2 기판의 제1 표면들에 평행한 적어도 하나의 축을 따라 상기 제2 기판에 대해 그리고 상기 제2 기판을 향해 제한되도록 하는 형상인, 방법.
  2. 제1항에 있어서,
    상기 융기된 정렬 구조물을 상기 오목한 정렬 구조물과 맞은편에 위치시키기 전에, 상기 방법은:
    상기 제1 기판의 제1 표면 또는 상기 제2 기판의 제1 표면 중 적어도 하나 상의 복수의 플립 칩 범프들; 또는
    상기 융기된 정렬 구조물 상에 그리고/또는 상기 오목한 정렬 구조물 내에 인듐 막 중 적어도 하나를 증착하는 단계를 더 포함하고,
    상기 융기된 정렬 구조물을 상기 오목한 정렬 구조물과 맞은편에 위치시키는 단계는 상기 플립 칩 범프들 또는 인듐 막을 통해 상기 제1 기판을 상기 제2 기판에 본딩하는 단계를 더 포함하는 것인, 방법.
  3. 제2항에 있어서, 상기 제1 기판을 상기 제2 기판에 본딩하는 단계는 열압착 본딩을 포함하는 것인, 방법.
  4. 제3항에 있어서, 상기 증착된 플립 칩 범프들의 높이는 상기 융기된 정렬 구조물이 상기 오목한 정렬 구조물 내에서 상기 설정된 깊이에 위치될 때 상기 제1 기판의 제1 표면과 상기 제2 기판의 제1 표면 간의 간격보다 더 크고, 압축 본딩 후에, 상기 융기된 정렬 구조물은 상기 오목한 정렬 구조물 내에서 상기 설정된 깊이에 위치되는 것인, 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 각 기판의 제1 표면들에 수직인 적어도 하나의 평면을 따르는 상기 융기된 정렬 구조물과 상기 오목한 정렬 구조물의 단면들은, 상기 융기된 정렬 구조물의 단면이 상기 제1 기판의 제1 표면으로부터 연장되는 사다리꼴이 되고 상기 오목한 정렬 구조물의 단면이 상기 제2 기판의 제1 표면으로 연장되는 사다리꼴이 되도록, 사다리꼴 형상인 것인, 방법.
  6. 제5항에 있어서, 상기 융기된 정렬 구조물 사다리꼴의 가장 긴 밑변(base)이 상기 오목한 정렬 구조물 사다리꼴의 가장 긴 밑변보다 더 길고, 상기 융기된 정렬 구조물 사다리꼴의 각 측변(leg)은 상기 제1 기판의 제1 표면이 상기 제2 기판의 제1 표면에 평행할 때 상기 오목한 정렬 구조물 사다리꼴의 인접한 측변에 평행한 것인, 방법.
  7. 제6항에 있어서, 상기 융기된 정렬 구조물 및 오목한 정렬 구조물은 등변 사다리꼴 형상인 것인, 방법.
  8. 제7항에 있어서, 상기 제1 기판의 제1 표면과 상기 제2 기판의 제1 표면 간의 간격(d)은 상기 융기된 정렬 구조물이 상기 오목한 정렬 구조물 내에서 상기 설정된 깊이까지 연장될 때 다음 식으로 주어지며:

    상기 식에서, α는 측변들과 각 사다리꼴의 가장 긴 밑변 간의 내각이고, B 융기 는 상기 융기된 정렬 구조물의 가장 긴 밑변의 길이이며, B 오목 은 상기 오목한 정렬 구조물의 가장 긴 밑변의 길이인 것인, 방법.
  9. 제5항 내지 제8항 중 어느 한 항에 있어서, 각 기판의 제1 표면들에 각각 수직인, 두 개의 수직 평면들을 따르는 상기 융기된 정렬 구조물 및 오목한 정렬 구조물의 단면들은, 상기 융기된 정렬 구조물이 상기 제1 기판의 제1 표면으로부터 연장되는 정사각형 또는 직사각형 절두체가 되고, 상기 오목한 정렬 구조물이 상기 제2 기판의 제1 표면으로 연장되는 정사각형 또는 직사각형 절두체 형상의 중공이 되도록 사다리꼴 형상인 것인, 방법.
  10. 제9항에 있어서, 상기 융기된 정렬 구조물 및 오목한 정렬 구조물의 치수들은 다음 식을 따르며:

    상기 식에서, d는 상기 융기된 정렬 구조물이 상기 오목한 정렬 구조물 내에서 상기 설정된 깊이까지 연장될 때 상기 제1 기판의 제1 표면과 상기 제2 기판의 제1 표면 간의 간격이고, α는 상기 제1 기판 및 상기 제2 기판의 제1 표면들에 평행한 제1 축을 따르는 사다리꼴의 가장 긴 밑변과 측변들 간의 내각이고, B 융기 는 상기 융기된 정렬 구조물의 상기 제1 축을 따르는 상기 사다리꼴의 가장 긴 밑변의 길이이고 B 오목 은 상기 오목한 정렬 구조물의 상기 제1 축을 따르는 상기 사다리꼴의 가장 긴 밑변의 길이이고, β는 상기 제1 기판 및 상기 제2 기판의 제1 표면들에 평행하고 상기 제1 축에 수직인 제2 축을 따르는 사다리꼴의 가장 긴 밑변과 측변들 간의 내각이며, C 융기 는 상기 융기된 정렬 구조물의 상기 제2 축을 따르는 상기 사다리꼴의 가장 긴 밑변의 길이이고 C 오목 은 상기 오목한 정렬 구조물의 상기 제2 축을 따르는 상기 사다리꼴의 가장 긴 밑변의 길이인 것인, 방법.
  11. 제8항 내지 제10항 중 어느 한 항에 있어서, 융기된 정렬 구조물을 형성하기 위해 상기 제1 기판을 에칭하는 단계는:
    상기 제1 기판의 제1 영역 상에 하드마스크 또는 레지스트를 형성하는 단계;
    상기 제1 기판을 이방성 에칭하는 단계; 및
    상기 하드마스크 또는 레지스트를 제거하는 단계를 포함하는 것인, 방법.
  12. 제11항에 있어서, 상기 융기된 정렬 구조물의 상기 사다리꼴/절두체 형상의 치수를 제어하기 위해, 상기 하드마스크 또는 레지스트가 형성되는 상기 제1 영역의 크기, 상기 에칭 시간 및/또는 에칭제 농도가 제어되는, 방법.
  13. 제8항 내지 제12항 중 어느 한 항에 있어서, 오목한 정렬 구조물을 형성하기 위해 상기 제2 기판을 에칭하는 단계는:
    상기 제2 기판의 상측 표면 상에 하드마스크 또는 레지스트를 형성하는 단계 ― 상기 하드마스크 또는 레지스트는 상기 제2 기판의 개방 영역을 정의하는 적어도 하나의 개구를 포함함 ―;
    상기 하드마스크 또는 레지스트 내의 상기 개구를 통해 상기 제2 기판을 이방성 에칭하는 단계; 및
    상기 하드마스크 또는 레지스트를 제거하는 단계를 포함하는 것인, 방법.
  14. 제13항에 있어서, 상기 오목한 정렬 구조물의 상기 사다리꼴/절두체 형상의 치수를 제어하기 위해, 상기 제2 기판 상의 상기 개방 영역의 크기, 상기 에칭 시간 및/또는 에칭제 농도가 제어되는 것인, 방법.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서, 융기된 정렬 구조물을 형성하기 위해 제1 기판을 에칭하는 단계는 상기 제1 기판 상에 다수의 융기된 정렬 구조물들을 형성하는 단계를 포함하고, 오목한 정렬 구조물을 형성하기 위해 상기 제2 기판을 에칭하는 단계는 상기 제2 기판 상에 다수의 오목한 정렬 구조물들을 형성하는 단계를 포함하는 것인, 방법.
  16. 제15항에 있어서,
    상기 제1 기판은 다수의 다이들을 포함하는 제1 웨이퍼 상의 다이이고;
    상기 제2 기판은 다수의 다이들을 포함하는 제2 웨이퍼 상의 다이이고;
    다수의 융기된 정렬 구조물들을 형성하기 위해 상기 제1 기판을 에칭하는 단계는 상기 제1 웨이퍼 상의 각 다이 상에 다수의 융기된 정렬 구조물들을 형성하기 위해 상기 제1 웨이퍼를 에칭하는 단계를 포함하며; 그리고
    다수의 오목한 정렬 구조물들을 형성하기 위해 상기 제2 기판을 에칭하는 단계는 상기 제2 웨이퍼 상의 각 다이 상에 다수의 오목한 정렬 구조물들을 형성하기 위해 상기 제2 웨이퍼를 에칭하는 단계를 포함하는 것인, 방법.
  17. 제16항에 있어서,
    다수의 융기된 정렬 구조물들을 형성하기 위해 상기 제1 웨이퍼를 에칭하는 단계는 상기 제1 웨이퍼 상의 각 다이의 모든 사분면에 융기된 정렬 구조물을 형성하는 단계를 포함하고; 및/또는
    다수의 오목한 정렬 구조물들을 형성하기 위해 상기 제2 웨이퍼를 에칭하는 단계는 상기 제2 웨이퍼 상의 각 다이의 모든 사분면에 오목한 정렬 구조물을 형성하는 단계를 포함하는 것인, 방법.
  18. 제15항 내지 제17항 중 어느 한 항에 있어서, 상기 융기된 정렬 구조물을 상기 오목한 정렬 구조물과 맞은편에 위치시키는 단계가 각 융기된 정렬 구조물이 적어도 부분적으로 맞은편의 상기 오목한 정렬 구조물 내에서 상기 설정된 깊이까지 연장되도록 각 융기된 정렬 구조물을 상기 오목한 정렬 구조물들과 맞은편에 위치시키는 것을 포함하도록, 상기 다수의 융기된 정렬 구조물들은 상기 제1 기판 상에 배열되고, 상기 다수의 오목한 정렬 구조물들은 상기 제2 기판 상에 배열되는 것인, 방법.
  19. 제1항 내지 제18항 중 어느 한 항에 있어서, 상기 오목한 정렬 구조물과 맞은편에 상기 융기된 정렬 구조물을 위치시키는 단계 전에 상기 제1 기판 및/또는 상기 제2 기판 상에 양자 회로 구성요소들을 형성하는 단계를 더 포함하는, 방법.
  20. 제19항에 있어서, 양자 회로 구성요소들을 형성하는 단계는:
    상기 융기된 정렬 구조물 상에 큐비트를 형성하는 단계;
    상기 제2 기판 내에 기판 관통 비아를 형성하는 단계 ― 상기 기판 관통 비아는 상기 제2 기판을 관통해 상기 오목한 정렬 구조물로부터 상기 제2 기판의 제2 표면까지 연장됨 ―; 및
    상기 기판 관통 비아의 측벽들을 금속 배선화(metallizing)하는 단계를 포함하는 것인, 방법.
  21. 제20항에 있어서, 상기 융기된 정렬 구조물을 상기 오목한 정렬 구조물과 맞은편에 위치시키는 단계는 상기 기판 관통 비아의 상기 측벽 금속 배선과 상기 융기된 정렬 구조물 상에 형성된 상기 큐비트 사이에 커패시터를 형성하는 것인, 방법.
  22. 제20항 또는 제21항에 있어서, 상기 융기된 정렬 구조물 상에 큐비트를 형성하는 단계는 상기 융기된 정렬 구조물의 상측 표면 상에 상기 큐비트를 형성하는 단계를 포함하는 것인, 방법.
  23. 제20항 내지 제22항 중 어느 한 항에 있어서, 상기 기판 관통 비아를 형성하는 단계는 상기 오목한 정렬 부분 내에 하드마스크 또는 레지스트를 형성하는 단계 및 상기 하드마스크 또는 레지스트 내의 개구를 통해 상기 기판 관통 비아를 에칭하는 단계를 포함하는 것인, 방법.
  24. 제20항 내지 제22항 중 어느 한 항에 있어서, 상기 측벽 금속 배선은 상기 하드마스크 또는 레지스트가 제거되기 전에 화학적 기상 증착 또는 물리적 기상 증착에 의해 형성되는 것인, 방법.
  25. 제20항 내지 제22항 중 어느 한 항에 있어서,
    다수의 융기된 정렬 구조물들 및 다수의 오목한 정렬 구조물들을 형성하는 단계;
    상기 융기된 정렬 구조물 상에 큐비트를 형성하는 단계가 상기 융기된 정렬 구조물들의 제1 서브세트 상에 큐비트들을 형성하는 단계를 포함하는 것;
    기판 관통 비아를 형성하는 단계는 상기 오목한 정렬 구조물들의 제1 서브세트로부터 연장되는 기판 관통 비아들을 형성하는 단계를 포함하는 것 ― 상기 오목한 정렬 구조물들의 제1 서브세트는 상기 위치시키는 단계에서 상기 융기된 정렬 구조물들의 제1 서브세트에서 융기된 정렬 구조물들과 맞은편에 위치된 상기 오목한 정렬 구조물들을 포함함 ― ; 및
    상기 융기된 정렬 구조물을 상기 오목한 정렬 구조물과 맞은편에 위치시키기 전에, 상기 융기된 정렬 구조물(들)의 제2 서브세트 및/또는 상기 오목한 정렬 구조물(들)의 제2 서브세트 상에 스페이서 재료층을 증착하는 단계를 더 포함하는, 방법.
  26. 제25항에 있어서, 상기 융기된 정렬 구조물을 상기 오목한 정렬 구조물과 맞은편에 위치시킨 다음의 상기 제1 기판과 상기 제2 기판 사이의 거리는, 상기 융기된 정렬 구조물(들)의 제2 서브세트 및/또는 상기 오목한 정렬 구조물(들)의 제2 서브세트 상에 증착된 상기 스페이서 재료층의 두께에 의해 적어도 부분적으로 결정되는 것인, 방법.
  27. 제20항 내지 제22항 중 어느 한 항에 있어서, 상기 방법은 상기 큐비트를 둘러싸는 상기 융기된 정렬 구조물의 적어도 측벽들 상에 금속 배선을 형성하는 단계를 더 포함하고,
    상기 융기된 정렬 구조물을 상기 오목한 정렬 구조물과 맞은편에 위치시키는 단계는 상기 기판 관통 비아의 측벽들 상의 금속 배선을 상기 융기된 정렬 구조물의 측벽들 상의 금속 배선과 전기적으로 접촉시키는 단계를 더 포함하는, 방법.
  28. 제20항 내지 제22항 중 어느 한 항에 있어서,
    다수의 융기된 정렬 구조물들 및 다수의 오목한 정렬 구조물들을 형성하는 단계;
    상기 융기된 정렬 구조물 상에 큐비트를 형성하는 단계가 상기 융기된 정렬 구조물들 중 적어도 두 개 상에 큐비트들을 형성하는 단계 및 상기 융기된 정렬 구조물들 중 적어도 하나 상에 커플러를 형성하는 단계를 포함하는 것;
    적어도 두 개의 상기 큐비트들을 적어도 하나의 상기 커플러에 연결하는 연결 요소들을 형성하는 단계;
    기판 관통 비아를 형성하는 단계는 상기 오목한 정렬 구조물들의 서브세트로부터 연장되는 기판 관통 비아들을 형성하는 단계를 포함하는 것 ― 상기 오목한 정렬 구조물들의 서브세트는 상기 큐비트들이 형성된 상기 융기된 정렬 구조물들과 맞은편에 위치된 상기 오목한 정렬 구조물들을 포함함 ― 을 더 포함하는, 방법.
  29. 제20항 내지 제24항 중 어느 한 항에 있어서, 상기 큐비트는 조셉슨 접합(Josephson junction) 기반 큐비트, 예를 들어, 트랜스몬 큐비트(transmon qubit)인 것인, 방법.
  30. 제품으로서,
    제1 기판의 제1 표면 위로 연장되는 적어도 하나의 융기된 정렬 구조물을 포함하는 제1 기판; 및
    제2 기판의 제1 표면 아래로 연장되는 적어도 하나의 오목한 정렬 구조물을 포함하는 제2 기판을 포함하되;
    상기 융기된 정렬 구조물은, 상기 제1 기판의 제1 표면이 상기 제2 기판의 제1 표면과 맞은편에 있고 평행하도록 그리고 상기 융기된 정렬 구조물이 상기 오목한 정렬 구조물 내에 적어도 부분적으로 위치되도록, 상기 오목한 정렬 구조물과 맞은편에 위치되고; 그리고
    상기 융기된 정렬 구조물 및 상기 오목한 정렬 구조물은, 상기 융기된 정렬 구조물이 적어도 부분적으로 상기 오목한 정렬 구조물 내에서 설정된 깊이까지 연장되도록, 그리고 상기 제1 기판의 이동이 상기 제1 기판 및 상기 제2 기판의 제1 표면들에 평행한 적어도 하나의 축을 따라 상기 제2 기판에 대해 그리고 상기 제2 기판을 향해 제한되도록 하는 형상인 것인, 제품.
  31. 제30항에 있어서,
    상기 제1 기판의 제1 표면과 상기 제2 기판의 제1 표면을 연결하는 복수의 플립 칩 범프들; 및/또는
    상기 융기된 정렬 구조물 상의 그리고/또는 상기 오목한 정렬 구조물 내의 인듐 막을 더 포함하는, 제품.
  32. 제30항 또는 제31항에 있어서, 각 기판의 제1 표면들에 평행한 적어도 하나의 축을 따르는 상기 융기된 정렬 구조물과 상기 오목한 정렬 구조물의 단면들은, 상기 융기된 정렬 구조물의 단면이 상기 제1 기판의 제1 표면으로부터 연장되는 사다리꼴이 되고 상기 오목한 정렬 구조물의 단면이 상기 제2 기판의 제1 표면으로 연장되는 사다리꼴이 되도록, 사다리꼴 형상인 것인, 제품.
  33. 제32항에 있어서, 상기 융기된 정렬 구조물 사다리꼴의 가장 긴 밑변이 상기 오목한 정렬 구조물 사다리꼴의 가장 긴 밑변보다 더 길고, 상기 융기된 정렬 구조물 사다리꼴의 각 측변은 상기 오목한 정렬 구조물 사다리꼴의 인접한 측변에 평행한 것인, 제품.
  34. 제33항에 있어서, 상기 융기된 정렬 구조물 및 오목한 정렬 구조물은 등변 사다리꼴 형상인 것인, 제품.
  35. 제34항에 있어서, 상기 제1 기판과 상기 제2 기판 간의 간격(d)은 상기 융기된 정렬 구조물이 상기 오목한 정렬 구조물 내에서 상기 설정된 깊이까지 연장될 때 다음 식으로 주어지며:

    상기 식에서, α는 측변들과 각 사다리꼴의 가장 긴 밑변 간의 내각이고, B 융기 는 상기 융기된 정렬 구조물의 가장 긴 밑변의 길이이며, B 오목 은 상기 오목한 정렬 구조물의 가장 긴 밑변의 길이인 것인, 제품.
  36. 제32항 내지 제35항 중 어느 한 항에 있어서, 각 기판의 제1 표면들에 평행한 두 개의 수직 축들에 따른 상기 융기된 정렬 구조물 및 오목한 정렬 구조물의 단면들은, 상기 융기된 정렬 구조물이 상기 제1 기판의 제1 표면으로부터 연장되는 정사각형 또는 직사각형 절두체가 되고 상기 오목한 정렬 구조물이 상기 제2 기판의 제1 표면으로 연장되는 정사각형 또는 직사각형 절두체 형상의 중공이 되도록, 사다리꼴 형상인 것인, 제품.
  37. 제40항에 있어서, 상기 융기된 정렬 구조물 및 오목한 정렬 구조물의 치수들은 다음 식을 따르며:

    상기 식에서, d는 상기 융기된 정렬 구조물이 상기 오목한 정렬 구조물 내에서 상기 설정된 깊이까지 연장될 때 상기 제1 기판의 제1 표면과 상기 제2 기판의 제1 표면 간의 간격이고, α는 상기 제1 기판 및 상기 제2 기판의 제1 표면들에 평행한 제1 축을 따르는 사다리꼴의 가장 긴 밑변과 측변들 간의 내각이고, B 융기 는 상기 융기된 정렬 구조물의 상기 제1 축을 따르는 상기 사다리꼴의 가장 긴 밑변의 길이이고 B 오목 은 상기 오목한 정렬 구조물의 상기 제1 축을 따르는 상기 사다리꼴의 가장 긴 밑변의 길이이고, β는 상기 제1 기판 및 상기 제2 기판의 제1 표면들에 평행하고 상기 제1 축에 수직인 제2 축을 따르는 사다리꼴의 가장 긴 밑변과 측변들 간의 내각이며, C 융기 는 상기 융기된 정렬 구조물의 상기 제2 축을 따르는 상기 사다리꼴의 가장 긴 밑변의 길이이고 C 오목 은 상기 오목한 정렬 구조물의 상기 제2 축을 따르는 상기 사다리꼴의 가장 긴 밑변의 길이인 것인, 제품.
  38. 제30항 내지 제37항 중 어느 한 항에 있어서, 상기 제품은 각 융기된 정렬 구조물이 적어도 부분적으로 상기 맞은편의 오목한 정렬 구조물 내에서 상기 설정된 깊이까지 연장되도록 다수의 융기된 정렬 구조물들 및 다수의 오목한 정렬 구조물들을 포함하는 것인, 제품.
  39. 제38항에 있어서, 상기 기판의 각 사분면에 적어도 하나의 융기된 정렬 구조물 및 적어도 하나의 오목한 정렬 구조물이 존재하는 것인, 제품.
  40. 제30항 내지 제39항 중 어느 한 항에 있어서,
    상기 제품은 상기 융기된 정렬 구조물 상의 큐비트를 더 포함하고;
    기판 관통 비아는 상기 오목한 정렬 구조물로부터 상기 제2 기판의 제2 표면까지 연장되며; 그리고
    상기 기판 관통 비아의 측벽들은 금속 배선화되는 것인, 제품.
  41. 제40항에 있어서, 상기 큐비트 및 상기 기판 관통의 측벽 금속 배선은 커패시터의 전극들인 것인, 제품.
  42. 제41항에 있어서, 상기 큐비트는 상기 융기된 정렬 구조물의 상측 표면 상에 위치되는 것인, 제품.
  43. 제40항 내지 제42항 중 어느 한 항에 있어서, 상기 제품은 다수의 융기된 정렬 구조물들 및 다수의 오목한 정렬 구조물들을 포함하고;
    상기 융기된 정렬 구조물들의 제1 서브세트에서의 각 융기된 정렬 구조물 상에 큐비트가 위치되고;
    상기 오목한 정렬 구조물들의 제1 서브세트로부터 기판 관통 비아들이 연장되며 ― 상기 오목한 정렬 구조물들의 제1 서브세트는 상기 융기된 정렬 구조물들의 제1 서브세트에서 융기된 정렬 구조물들과 맞은편에 위치된 상기 오목한 정렬 구조물들을 포함함 ―; 그리고
    상기 융기된 정렬 구조물(들)의 제2 서브세트 및/또는 상기 오목한 정렬 구조물(들)의 제2 서브세트 상에 스페이서 재료층이 위치되는 것인, 제품.
  44. 제43항에 있어서, 상기 제1 기판과 상기 제2 기판 사이의 거리는 상기 융기된 정렬 구조물(들)의 제2 서브세트 및/또는 상기 오목한 정렬 구조물(들)의 제2 서브세트 상에 위치된 상기 스페이서 재료층의 두께에 의해 결정되는 것인, 제품.
  45. 제30항 내지 제39항 중 어느 한 항에 있어서, 상기 제품은 상기 큐비트를 둘러싸는 상기 융기된 정렬 구조물의 적어도 측벽들 상의 금속 배선을 더 포함하고, 상기 기판 관통 비아의 측벽들 상의 금속 배선은 상기 융기된 정렬 구조물의 측벽들 상의 금속 배선과 전기적으로 접촉하는 것인, 제품.
  46. 제30항 내지 제39항 중 어느 한 항에 있어서, 상기 제품은 다수의 융기된 정렬 구조물들 및 다수의 오목한 정렬 구조물들을 포함하고;
    상기 융기된 정렬 구조물들 중 적어도 두 개 상에 큐비트가 위치되고, 상기 융기된 정렬 구조물들 중 적어도 하나 상에 커플러가 위치되며;
    연결 요소들이 적어도 두 개의 상기 큐비트들을 적어도 하나의 상기 커플러에 연결하며;
    상기 오목한 정렬 구조물들의 서브세트로부터 기판 관통 비아들이 연장되며, 상기 오목한 정렬 구조물들의 서브세트는 상기 큐비트들이 형성된 상기 융기된 정렬 구조물들과 맞은편에 위치된 상기 오목한 정렬 구조물들을 포함하는 것인, 제품.
KR1020247010833A 2021-09-17 2021-09-17 칩 제조 방법 및 제품 KR20240065103A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/FI2021/050615 WO2023041834A1 (en) 2021-09-17 2021-09-17 Chip fabrication method and product

Publications (1)

Publication Number Publication Date
KR20240065103A true KR20240065103A (ko) 2024-05-14

Family

ID=78078279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020247010833A KR20240065103A (ko) 2021-09-17 2021-09-17 칩 제조 방법 및 제품

Country Status (6)

Country Link
US (1) US20240071944A1 (ko)
EP (1) EP4316224A1 (ko)
KR (1) KR20240065103A (ko)
CN (1) CN117999870A (ko)
TW (1) TW202335241A (ko)
WO (1) WO2023041834A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125121A (ja) * 1994-08-29 1996-05-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7453150B1 (en) * 2004-04-01 2008-11-18 Rensselaer Polytechnic Institute Three-dimensional face-to-face integration assembly
US9470710B2 (en) * 2013-02-27 2016-10-18 Texas Instruments Incorporated Capacitive MEMS sensor devices
US9219298B2 (en) * 2013-03-15 2015-12-22 International Business Machines Corporation Removal of spurious microwave modes via flip-chip crossover
US10811588B2 (en) * 2018-08-06 2020-10-20 International Business Machines Corporation Vertical dispersive readout of qubits of a lattice surface code architecture

Also Published As

Publication number Publication date
TW202335241A (zh) 2023-09-01
CN117999870A (zh) 2024-05-07
US20240071944A1 (en) 2024-02-29
EP4316224A1 (en) 2024-02-07
WO2023041834A1 (en) 2023-03-23

Similar Documents

Publication Publication Date Title
US9589879B2 (en) Substrates with through vias with conductive features for connection to integrated circuit elements, and methods for forming through vias in substrates
US6919225B2 (en) Methods and apparatuses relating to block configurations and fluidic self-assembly processes
KR101645825B1 (ko) 반도체 디바이스 및 그 제조 방법
WO2020005666A1 (en) Microelectronic assemblies having interposers
US20160233160A1 (en) Microelectronic devices with through-silicon vias and associated methods of manufacturing
US9818688B2 (en) Dielectric region in a bulk silicon substrate providing a high-Q passive resonator
CN112582376B (zh) 带侧壁互连结构的半导体装置及其制造方法及电子设备
US8679937B2 (en) Method for fabricating a capacitor and capacitor structure thereof
KR20240065103A (ko) 칩 제조 방법 및 제품
US10522389B2 (en) Transfer printing method
US10854549B2 (en) Redistribution layers with carbon-based conductive elements, methods of fabrication and related semiconductor device packages and systems
US11728158B2 (en) Semiconductor structure and method for preparing the same
US20230011840A1 (en) Chip bonding method and semiconductor chip structure
CN114664974A (zh) 红外焦平面器件芯片及制备方法、读出电路及其制备方法
CN111383992B (zh) 半导体器件的制造方法
US20120199982A1 (en) Semiconductor device and method of manufacturing the same
US11973046B2 (en) Semiconductor structure and method for preparing the same
US20240038686A1 (en) Semiconductor packages and methods of manufacturing thereof
KR101851057B1 (ko) 유전체 도파관을 포함하는 반도체 구조물 및 그 형성방법
CN117153777A (zh) 一种半导体结构及其制备方法
TW202409912A (zh) 具有中介件之量子計算裝置、其製造方法、執行量子計算操作之方法、包含氮化鉭之量子計算裝置及其製造方法
CN111370389A (zh) 半导体器件
CN117174666A (zh) 半导体封装及其制造方法
CN116053230A (zh) 一种硅基基板及其制造方法、芯片
CN116913895A (zh) 一种超导硅通孔转接板及其制备方法