CN117999870A - 芯片制造方法和产品 - Google Patents

芯片制造方法和产品 Download PDF

Info

Publication number
CN117999870A
CN117999870A CN202180102410.5A CN202180102410A CN117999870A CN 117999870 A CN117999870 A CN 117999870A CN 202180102410 A CN202180102410 A CN 202180102410A CN 117999870 A CN117999870 A CN 117999870A
Authority
CN
China
Prior art keywords
substrate
alignment structure
alignment
male
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180102410.5A
Other languages
English (en)
Inventor
马泰·珍妮
曾国维
陈冠言
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Iqm Finland
Original Assignee
Iqm Finland
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Iqm Finland filed Critical Iqm Finland
Publication of CN117999870A publication Critical patent/CN117999870A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/81—Containers; Mountings
    • H10N60/815—Containers; Mountings for Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11474—Multilayer masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明设计芯片制造领域，具体地设计用于量子计算机中的超导集成电路的制造。凸起对准结构和凹入对准结构设置在两个基板的表面上，使得所述凸起对准结构和凹入对准结构在所述凹入对准结构内延伸到由对准结构的几何形状确定的最大深度。所述对准结构充当硬止挡件，用于定位和对准用于倒装芯片接合的基板。

Description

芯片制造方法和产品
技术领域
本发明设计芯片制造领域，具体地设计用于量子计算机中的超导集成电路的制造。
背景技术
在3D集成电路装置中，集成电路部件不仅占据单一基板侧，而且分布在基板的两侧上和/或多个统一晶粒的侧上，例如在堆叠中。电路部件在不同层或设计面上的分布提供了量子位元芯片设计的较大的灵活性并且也提供了较高的部件密度。然而，用于制造3D集成电路装置诸如倒装芯片的现有过程并不允许精确地控制个别芯片的分离、个别芯片的相对取向(即，倾斜)或个别晶片的对准(即，橫向偏移或旋转)。
发明内容
根据本发明的第一方面，提供一种方法。该方法包括：
·蚀刻第一基板以形成在该第一基板的第一表面上方延伸的凸起对准结构；
·蚀刻第二基板以形成在该第二基板的第一表面下方延伸的凹入对准结构；以及
·将该凸起对准结构与该凹入对准结构相对地定位，使得该第一基板的该第一表面与该第二基板的该第一表面相对且平行，并且使得该凸起对准结构至少部分地定位在该凹入对准结构内；
·其中该凸起对准结构和该凹入对准结构被成形以使得该凸起对准结构至少部分地在该凹入对准结构内延伸到设定深度，并且使得当该凸起对准结构以该设定深度定位在该凹入对准结构内时，该第一基板的移动被限制为沿着平行于该第一和第二基板的该第一表面的至少一条轴线朝向该第二基板并且相对于该第二基板。
在将该凸起对准结构与该凹入对准结构相对地定位之前，该方法可进一步包括沉积以下中的至少一者：
·多个倒装芯片凸块，其在该第一基板的该第一表面或该第二基板的第一表面中的至少一者上；或
·铟膜，其在该凸起对准结构上和/或在该凹入对准结构内，
并且将该凸起对准结构与该凹入对准结构相对地定位进一步包括经由该倒装芯片凸块或铟膜将该第一基板接合到该第二基板。
将该第一基板接合到该第二基板可包括热压接合。
当该凸起对准结构以该设定深度定位在该凹入对准结构内时，经沉积的倒装芯片凸块的高度可大于该第一基板的该第一表面与该第二基板的该第一表面之间的间距，并且在压缩接合之后，该凸起对准结构可以该设定深度定位在该凹入对准结构内。
沿着垂直于每个基板的该第一表面的至少一个平面的该凸起对准结构和该凹入对准结构的横截面可以是梯形形状的，使得该凸起对准结构的该横截面为从该第一基板的该第一表面延伸的梯形，并且该凹入对准结构的该横截面为延伸到该第二基板的该第一表面中的梯形。
凸起对准结构梯形的最长底边可长于凹入对准结构梯形的最长底边，并且当该第一基板的该第一表面平行于该第二基板的该第一表面时，该凸起对准结构梯形的每个腰边可平行于该凹入对准结构梯形的邻近腰边。
该凸起对准结构和该凹入对准结构可以是等腰梯形形状的。
当该凸起对准结构在该凹入对准结构内延伸到该设定深度时，该第一基板的该第一表面与该第二基板的该第一表面之间的间距d可由以下等式给出：
其中α是每个梯形的该腰边与该最长底边之间的内角，B凸起是该凸起对准结构的最长底边的长度并且B凹入是该凹入对准结构的最长底边的长度。
沿着各自垂直于每个基板的该第一表面的两个垂直平面的该凸起对准结构和该凹入对准结构的该横截面可以是梯形形状的，使得该凸起对准结构为从该第一基板的该第一表面延伸的正方形或矩形锥台，并且该凹入对准结构为延伸到该第二基板的该第一表面中的正方形或矩形锥台形状的中空体。
该凸起对准结构和该凹入对准结构的尺寸可遵从以下等式：
其中d是当该凸起对准结构在该凹入对准结构内延伸到该设定深度时该第一基板的该第一表面与该第二基板的该第一表面之间的该间距，α是沿着平行于该第一和第二基板的该第一表面的第一轴线的该梯形的该腰边与该最长底边之间的内角，B凸起是沿着该凸起对准结构的该第一轴线的该梯形的该最长底边的该长度，并且B凹入是沿着该凹入对准结构的该第一轴线的该梯形的该最长底边的该长度，β是沿着平行于该第一和第二基板的该第一表面并且垂直于该第一轴线的第二轴线的该梯形的该腰边与该最长底边之间的内角，C凸起是沿着该凸起对准结构的该第二轴线的该梯形的该最长底边的长度，并且C凹入是沿着该凹入对准结构的该第二轴线的该梯形的该最长底边的长度。
蚀刻该第一基板以形成凸起对准结构可包括：
·在该第一基板的第一区域上形成硬掩模或抗蚀剂；
·各向异性地蚀刻该第一基板；以及
·移除该硬掩模或抗蚀剂。
可控制在其上形成该硬掩模或抗蚀剂的该第一区域的大小、蚀刻时间和/或蚀刻剂浓度，以便控制该凸起对准结构的梯形/锥台形状的尺寸。
蚀刻该第二基板以形成凹入对准结构可包括：
·在该第二基板的上表面上形成硬掩模或抗蚀剂，该硬掩模或抗蚀剂包括限定该第二基板的开放区域的至少一个开口；
·经由该硬掩模或抗蚀剂中的该开口各向异性地蚀刻该第二基板；以及
·移除该硬掩模或抗蚀剂。
可控制该第二基板上的该开放区域的大小、蚀刻时间和/或蚀刻剂浓度，以便控制该凹入对准结构的梯形/锥台形状的尺寸。
蚀刻第一基板以形成凸起对准结构可包括在该第一基板上形成多个凸起对准结构，并且蚀刻第二基板以形成凹入对准结构的步骤包括在该第二基板上形成多个凹入对准结构。
该第一基板可以是包括多个管芯的第一晶圆上的管芯，该第二基板可以是包括多个管芯的第二晶圆上的管芯，蚀刻该第一基板以形成多个凸起对准结构可包括蚀刻该第一晶圆以在该第一晶圆上的每个管芯上形成多个凸起对准结构，并且蚀刻该第二基板以形成多个凹入对准结构可包括蚀刻该第二晶圆以在该第二晶圆上的每个管芯上形成多个凹入对准结构。
蚀刻该第一晶圆以形成多个凸起对准结构可包括在该第一晶圆上的每个管芯的每个象限中形成凸起对准结构，并且/或者蚀刻该第二晶圆以形成多个凹入对准结构可包括在该第二晶圆上的每个管芯的每个象限中形成凹入对准结构。
该多个凸起对准结构可被布置在该第一基板上并且该多个凹入对准结构可被布置在该第二基板上，使得将该凸起对准结构与该凹入对准结构相对地定位包括将每个凸起对准结构与该凹入对准结构相对地定位，使得每个凸起对准结构至少部分地在相对的凹入对准结构内延伸到该设定深度。
该方法可进一步包括在将该凸起对准结构与该凹入对准结构相对地定位的步骤之前，在该第一基板和/或第二基板上形成量子电路部件。
形成量子电路部件可包括：
·在该凸起对准结构上形成量子位元；
·在该第二基板中形成贯穿基板的通孔，该贯穿基板的通孔从该凹入对准结构延伸穿过该第二基板到该第二基板的第二表面；以及
·对该贯穿基板的通孔的侧壁进行金属化。
将该凸起对准结构与该凹入对准结构相对地定位可在该贯穿基板的通孔的侧壁金属化部与形成在该凸起对准结构上的该量子位元之间形成电容器。
在该凸起对准结构上形成量子位元可包括在该凸起对准结构的上表面上形成量子位元。
形成该贯穿基板的通孔可包括在该凹入对准部分内形成硬掩模或抗蚀剂，以及穿过该硬掩模或抗蚀剂中的开口蚀刻该贯穿基板的通孔。
在移除该硬掩模或抗蚀剂之前可通过化学气相沉积或物理气相沉积来形成该侧壁金属化部。
该方法可进一步包括：
·形成多个凸起对准结构和多个凹入对准结构；
·在该凸起对准结构上形成量子位元包括在该凸起对准结构的第一子集上形成量子位元；
·形成贯穿基板的通孔包括形成从该凹入对准结构的第一子集延伸的贯穿基板的通孔，该凹入对准结构的该第一子集包括在定位的步骤中与该凸起对准结构的该第一子集中的凸起对准结构相对地定位的该凹入对准结构；以及
·在将该凸起对准结构该与凹入对准结构相对地定位之前，在该凸起对准结构的第二子集和/或该凹入对准结构的第二子集上沉积间隔件材料层。
在将该凸起对准结构与该凹入对准结构相对地定位之后，该第一基板与该第二基板之间的距离可至少部分地由沉积在该凸起对准结构的该第二子集和/或该凹入对准结构的第二子集上的该间隔件材料层的厚度确定。
该方法可进一步包括在围绕该量子位元的该凸起对准结构的至少侧壁上形成金属化部，并且将该凸起对准结构与该凹入对准结构相对地定位可进一步包括将该贯穿基板的通孔的该侧壁上的金属化部放置成与该凸起对准结构的该侧壁上的该金属化部电接触。
该方法可进一步包括：
·形成多个凸起对准结构和多个凹入对准结构；
·在该凸起对准结构上形成量子位元包括在该凸起对准结构中的至少两者上形成量子位元以及在该凸起对准结构中的至少一者上形成耦合器；
·形成将至少两个量子位元连接到至少一个耦合器的连接元件；
·形成贯穿基板的通孔包括形成从该凹入对准结构的子集延伸的贯穿基板的通孔，该凹入对准结构的该子集包括与在其上形成该量子位元的该凸起对准结构相对地定位的该凹入对准结构。
该量子位元可以是基于约瑟夫逊结的量子位元，例如超导传输子量子位元。
根据本发明的第二方面，提供一种产品。该产品包括：
·第一基板，其包括在该第一基板的第一表面上方延伸的至少一个凸起对准结构；和
·第二基板，其包括在该第二基板的第一表面下方延伸的至少一个凹入对准结构；
·其中将该凸起对准结构与该凹入对准结构相对地定位，使得该第一基板的该第一表面与该第二基板的该第一表面相对且平行，并且使得该凸起对准结构至少部分地定位在该凹入对准结构内；并且
·其中该凸起对准结构和该凹入对准结构被成形以使得该凸起对准结构至少部分地在该凹入对准结构内延伸到设定深度，并且使得该第一基板的移动被限制为沿着平行于该第一和第二基板的该第一表面的至少一条轴线朝向该第二基板并且相对于该第二基板。
该产品可进一步包括：
·多个倒装芯片凸块，其连接该第一基板的该第一表面和该第二基板的该第一表面；和/或
·铟膜，其在该凸起对准结构上和/或在该凹入对准结构内。
沿着平行于每个基板的该第一表面的至少一条轴线的该凸起对准结构和该凹入对准结构的横截面可以是梯形形状的，使得该凸起对准结构的该横截面为从该第一基板的该第一表面延伸的梯形，并且该凹入对准结构的该横截面可以是延伸到该第二基板的该第一表面中的梯形。
该凸起对准结构梯形的最长底边可长于该凹入对准结构梯形的最长底边，并且该凸起对准结构梯形的每个腰边可平行于该凹入对准结构梯形的邻近腰边。
该凸起对准结构和该凹入对准结构可以是等腰梯形形状的。
当该凸起对准结构在该凹入对准结构内延伸到该设定深度时，该第一与第二基板之间的间距d可由以下等式给出：
其中α是每个梯形的该腰边与该最长底边之间的内角，B凸起是该凸起对准结构的最长底边的长度并且B凹入是该凹入对准结构的最长底边的长度。
沿着平行于每个基板的该第一表面的两个垂直轴线的该凸起对准结构和该凹入对准结构的该横截面可以是梯形形状的，使得该凸起对准结构为从该第一基板的该第一表面延伸的正方形或矩形锥台，并且该凹入对准结构为延伸到该第二基板的该第一表面中的正方形或矩形锥台形状的中空体。
该凸起对准结构和该凹入对准结构的尺寸可遵从以下等式：
其中d是当该凸起对准结构在该凹入对准结构内延伸到该设定深度时该第一基板的该第一表面与该第二基板的该第一表面之间的该间距，α是沿着平行于该第一和第二基板的该第一表面的第一轴线的该梯形的该腰边与该最长底边之间的内角，B凸起是沿着该凸起对准结构的该第一轴线的该梯形的该最长底边的该长度，并且B凹入是沿着该凹入对准结构的该第一轴线的该梯形的该最长底边的该长度，β是沿着平行于该第一和第二基板的该第一表面并且垂直于该第一轴线的第二轴线的该梯形的该腰边与该最长底边之间的内角，C凸起是沿着该凸起对准结构的该第二轴线的该梯形的该最长底边的长度，并且C凹入是沿着该凹入对准结构的该第二轴线的该梯形的该最长底边的长度。
该产品可包括多个凸起对准结构和多个凹入对准结构，使得每个凸起对准结构至少部分地在相对的凹入对准结构内延伸到该设定深度。
在基板的每个象限中可存在至少一个凸起对准结构和至少一个凹入对准结构。
该产品可进一步包括在该凸起对准结构上的量子位元，贯穿基板的通孔可从该凹入对准结构延伸到该第二基板的第二表面，并且该贯穿基板的通孔的侧壁可被金属化。
该量子位元和该贯穿基板的侧壁金属化部可以是电容器的电极。
量子位元可位于该凸起对准结构的上表面上。
该产品包括多个凸起对准结构和多个凹入对准结构。量子位元可位于该凸起对准结构的第一子集中的每个凸起对准结构上，该贯穿基板的通孔可从该凹入对准结构的第一子集延伸，该凹入对准结构的该第一子集包括与凸起对准结构的该第一子集中的凸起对准结构相对地定位的凹入对准结构，并且间隔件材料层可位于该凸起对准结构的第二子集和/或该凹入对准结构的第二子集上。
该第一基板与第二基板之间的距离可由位于该凸起对准结构的该第二子集和/或该凹入对准结构的第二子集上的该间隔件材料层的厚度确定。
该产品可进一步包括在围绕该量子位元的该凸起对准结构的至少侧壁上的金属化部，并且该贯穿基板的通孔的侧壁上的金属化部可与该凸起对准结构的侧壁上的金属化部电接触。
该产品可包括多个凸起对准结构和多个凹入对准结构，量子位元可位于该凸起对准结构中的至少两者上并且耦合器位于该凸起对准结构中的至少一者上，连接元件可将至少两个量子位元连接到至少一个耦合器，并且贯穿基板的通孔可从该凹入对准结构的子集延伸，凹入对准结构的该子集包括与量子位元位于其上的凸起对准结构相对地定位的凹入对准结构。
附图说明
图1是示出根据本发明的方法的流程图。
图2A至图2D描绘了本发明的方法中的步骤。
图3是描绘本发明的凸起和凹入对准结构的几何形状的横截面视图。
图4是描绘本发明的凸起和凹入对准结构的几何形状的透视图。
图5是描绘根据本发明第一实施例的量子位元和谐振器结构的横截面视图。
图6是描绘根据本发明第二实施例的量子位元和谐振器结构的横截面视图。
图7是描绘根据本发明的具有可调整基板间距的装置的横截面视图。
图8是描绘根据本发明的耦合的量子位元和谐振器结构的横截面视图。
具体实施方式
图1是示出用于对准基板的方法的流程图。该方法可以是更广泛的过程的一部分，其中集成电路装置的部件(例如超导量子位元)形成在基板中的一者或多者上。术语“基板”指的是可被图案化以形成集成电路部件和结构的基础材料。例如，基板可以是硅晶圆。在使用术语“基板”的情况下，它可指整个晶圆，即切割之前的晶圆，或单独管芯。该方法的步骤可在每个基板的多个区域中同时执行，以便从每个基板形成多个单独的、基本上相同的管芯。
在步骤101处，第一基板210被蚀刻以形成在第一基板210的第一表面211上方延伸的凸起对准结构201。短语“在上方延伸”是指凸起对准结构201沿远离基板210的内部的方向远离第一基板210的第一表面211延伸，使得凸起对准结构201是从第一基板210的第一表面211延伸的突出部。
在步骤102处，第二基板220被蚀刻以形成在第二基板220的第一表面221下方延伸的凹入对准结构202。短语“在下方延伸”是指凹入对准结构202沿朝向基板220的内部的方向远离第二基板220的第一表面221延伸，使得凹入对准结构202是从第一基板220的第一表面221延伸的在第二基板220内的凹入区域。
步骤101和102可以任何顺序实施或者在单独过程中同时执行。步骤101和102在图2A中示出，其中划线区段指示第一基板210和第二基板220的在蚀刻工艺中被移除的区域。
在步骤103处，将凸起对准结构201与凹入对准结构202相对地定位，使得第一基板210的第一表面211与第二基板220的第一表面221相对且平行，并且使得凸起对准结构201至少部分地定位在凹入对准结构202内。
凸起对准结构201和凹入对准结构202被成形为使得凸起对准结构201至少部分地在凹入对准结构202内延伸到设定深度。在该上下文中，“至少部分地在……内延伸”是指凸起对准结构201的至少一部分在凹入对准结构202内延伸，即在第二基板220的第一表面221的平面下方延伸。而且，当凸起对准结构201以设定深度定位在凹入对准结构202内时，第一基板210朝向第二基板220的移动受到凸起对准结构201与凹入对准结构202之间的接触的限制，并且第一基板210和第二基板220沿着平行于第一和第二基板的第一表面的至少一条轴线的相对移动也受到凸起对准结构201与凹入对准结构202之间的接触的限制。
凸起对准结构201在凹入对准结构202内延伸到的设定深度由凸起对准结构201和凹入对准结构202的相对大小确定，如图3所示。凸起对准结构201和凹入对准结构202优选地沿着垂直于第一基板210和第二基板220的第一表面211和221的至少一个平面具有梯形形状的横截面。凸起对准结构201梯形的最长底边长于凹入对准结构梯形202的最长底边，并且当第一基板210的第一表面211平行于第二基板220的第一表面221时，凸起对准结构201梯形的每个腰边平行于凹入对准结构梯形202的邻近腰边。优选地，凸起对准结构201和凹入对准结构202是等腰梯形形状的。
当基板210和220被定位和对准使得凸起对准结构201和凹入对准结构202形成硬止挡件时，即当凸起对准结构201在凹入对准结构202内处于设定深度处时，第一基板210的第一表面211与第二基板220的第一表面221之间的最终间距d由以下等式确定：
其中α是每个梯形的该腰边与该最长底边之间的内角，B凸起是该凸起对准结构的最长底边的长度并且B凹入是该凹入对准结构的最长底边的长度。这在图3中更详细地示出。
其中凸起对准结构201和凹入对准结构202在两个垂直平面中具有梯形横截面，即当凸起对准结构201和凹入对准结构202是锥台形状的时，如图4所示，其中凸起对准结构和凹入对准结构的尺寸遵从以下等式：
其中d是当该凸起对准结构在该凹入对准结构内延伸到该设定深度时该第一基板的该第一表面与该第二基板的该第一表面之间的该间距，α是沿着平行于该第一和第二基板的该第一表面的第一轴线的该梯形的该腰边与该最长底边之间的内角，B凸起是沿着该凸起对准结构的该第一轴线的该梯形的该最长底边的该长度，并且B凹入是沿着该凹入对准结构的该第一轴线的该梯形的该最长底边的该长度，β是沿着平行于该第一和第二基板的该第一表面并且垂直于该第一轴线的第二轴线的该梯形的该腰边与该最长底边之间的内角，C凸起是沿着该凸起对准结构的该第二轴线的该梯形的该最长底边的长度，并且C凹入是沿着该凹入对准结构的该第二轴线的该梯形的该最长底边的长度。
在步骤101中蚀刻第一基板210以形成凸起对准结构201可包括：在第一基板210的第一区域上形成硬掩模或抗蚀剂；各向异性地蚀刻第一基板210；以及移除该硬掩模或抗蚀剂。控制在其上形成该硬掩模或抗蚀剂的第一区域的大小、以及蚀刻时间和/或蚀刻剂浓度，以便控制凸起对准结构201的梯形/锥台形状的尺寸。
蚀刻第二基板220以形成凹入对准结构202可包括：在第二基板220的上表面上形成硬掩模或抗蚀剂，该硬掩模或抗蚀剂包括限定第二基板220的开放区域的至少一个开口；经由该硬掩模或抗蚀剂中的开口各向异性地蚀刻该第二基板；以及移除该硬掩模或抗蚀剂。控制第二基板220上的开放区域的大小、以及蚀刻时间和/或蚀刻剂浓度，以便控制凹入对准结构202的梯形/锥台形状的尺寸。
当第一基板210和第二基板220是硅基板时，可使用基于TMAH和KOH的溶液来执行第一基板210和第二基板220的各向异性蚀刻。使用具有<100>晶体取向、<110>方向(45°w.r.t.<100>)的硅基板可用TMAH选择性地蚀刻，而KOH溶液选择性地蚀刻<111>(54,7°w.r.t.<100>)。
多个凸起对准结构201和凹入对准结构202可形成在相同基板上，并且在基板是稍后将经历切割的晶圆的情况下，多个凸起对准结构和凹入对准结构可形成在每个单独的管芯上。每个基板和/或管芯可包括在基板/管芯的每个象限中的至少一对对应的凸起对准结构201和凹入对准结构202，例如，每个拐角都有一个，以便提供横向对准和垂直对准两者。在最小情况下，每对管芯可包括三对凸起对准结构和凹入对准结构，以便提供横向对准和垂直对准。
图1所示的方法也可包括，在将凸起对准结构201与凹入对准结构202相对地定位之前，在第一基板的第一表面或第二基板的第一表面中的至少一者上沉积多个倒装芯片凸块231-234，以及/或者在凸起对准结构201上和/或凹入对准结构202内沉积铟膜。然后，将凸起对准结构201与凹入对准结构202相对地定位的步骤103可进一步包括经由倒装芯片凸块或铟膜将第一基板接合到第二基板。将第一基板接合到第二基板可以是热压接合。倒装芯片凸块的使用在图2B至图2C中更详细地示出。
当凸起对准结构201以设定深度定位在凹入对准结构202内时，沉积的倒装芯片凸块231-234的高度大于第一基板210的第一表面211与第二基板220的第一表面221之间的间距。在压缩接合之后，凸起对准结构201以设定深度定位在凹入对准结构202内。
在形成倒装芯片凸块之前，可进行在第一基板210和凸起对准结构201上沉积基础金属层241以及在第二基板220和凹入对准结构202上沉积基础金属层242的另外的步骤。基础金属层可形成在基板210和220上制造的另外的部件的基础，并且在定位对准结构201、202的步骤103之前被图案化。
该方法可包括用于在基板上制造部件的另外的步骤，例如，在将凸起对准结构与凹入对准结构相对地定位的步骤之前，在第一基板和/或第二基板上形成量子电路部件。
图5示出了形成在第一基板510和第二基板520上的量子位元和读出结构的示例。在一个另外的步骤中，在凸起对准结构501上形成量子位元550。量子位元可以是基于约瑟夫逊结的量子位元，诸如超导传输子量子位元，并且形成在凸起对准结构的上表面上。由于凸起对准结构的上表面是基板的原始抛光表面，因此它提供了用于制造敏感超导部件(诸如约瑟夫森结)的特别合适的位置。
在另一个方法步骤中，在第二基板520中形成贯穿基板的通孔560。贯穿基板的通孔从凹入对准结构502延伸穿过第二基板到第二基板520的第二表面522。在形成贯穿基板的通孔之后，对贯穿基板的通孔560的侧壁进行金属化。
形成贯穿基板的通孔可包括在凹入对准部分502内形成硬掩模或抗蚀剂，以及穿过硬掩模或抗蚀剂中的开口蚀刻该贯穿基板的通孔。在移除硬掩模或抗蚀剂之前通过化学气相沉积或物理气相沉积来形成侧壁金属化部，从而使凹入对准部分502的侧壁没有金属化并防止金属化部570与量子位元550之间的直接导电接触。
在第一基板510和凸起对准结构501已经与第二基板520和凹入对准结构502相对地定位之后，并且当凸起对准结构501在凹入对准结构502内延伸时，如图5所示，侧壁金属化部570和量子位元550各自形成电容器的电极。侧壁金属化部570可连接到第二基板520的第二表面522上的谐振器和读出结构制造。
为了有效地控制形成在量子位元550与侧壁金属化部570之间的电容器的总电容，可在围绕贯穿基板的通孔560的第二基板中形成高纵横比沟槽，即具有比宽度更大的深度。沟槽的侧壁被金属化并连接到电接地。
另选地，如图6所示，可在移除硬掩模或抗蚀剂之后形成侧壁金属化部670，使得凹入对准结构602的侧壁也被金属化。形成在凸起对准结构601的上表面上的量子位元650不导电地连接到也形成在凸起对准结构601的至少侧壁上的金属化部680。在第一基板610和凸起对准结构601已经与第二基板620和凹入对准结构602相对地定位时，并且当凸起对准结构601在凹入对准结构602内延伸时，如图6所示，凸起对准结构601的侧壁上的金属化部680与凹入对准结构的侧壁上的金属化部670电接触，并且电容器形成在金属化部670、680与量子位元650之间。
图7示出了另外的替代方案，其中当凸起对准结构以设定深度定位在凹入对准结构内时，第一基板710与第二基板720之间的间距由沉积在凸起对准结构703、705和/或凹入对准结构704、706上方的间隔件材料791、792的厚度确定。在图7所示的产品中，间隔件材料791、792沉积在凸起对准结构和凹入对准结构703-706上，并且确定基板710、720之间的间距。通过控制间隔件材料的厚度，可调整间距。
图8示出了一个实施例，其中围绕凸起对准结构801、803形成的多个耦合的量子位元和谐振器(诸如图5或图6所示的那些)经由中间耦合器852耦合，该中间耦合器形成在凸起对准结构805上。量子位元850、851通过波导855、856耦合到耦合器852。耦合器852可以是用于选择性地耦合量子位元850、851而不是作为量子位元的超导传输子。

Claims (46)

1.一种方法，其包括：
蚀刻第一基板以形成在所述第一基板的第一表面上方延伸的凸起对准结构；
蚀刻第二基板以形成在所述第二基板的第一表面下方延伸的凹入对准结构；以及
将所述凸起对准结构与所述凹入对准结构相对地定位，使得所述第一基板的所述第一表面与所述第二基板的所述第一表面相对且平行，并且使得所述凸起对准结构至少部分地定位在所述凹入对准结构内；
其中所述凸起对准结构和凹入对准结构被成形以使得所述凸起对准结构至少部分地在所述凹入对准结构内延伸到设定深度，并且使得当所述凸起对准结构以所述设定深度定位在所述凹入对准结构内时，所述第一基板的移动被限制为沿着平行于所述第一和第二基板的所述第一表面的至少一条轴线朝向所述第二基板并且相对于所述第二基板。
2.根据权利要求1所述的方法，其中：
在将所述凸起对准结构与所述凹入对准结构相对地定位之前，所述方法进一步包括沉积以下中的至少一者：
多个倒装芯片凸块，其在所述第一基板的所述第一表面或所述第二基板的第一表面中的至少一者上；或
铟膜，其在所述凸起对准结构上和/或在所述凹入对准结构内，
将所述凸起对准结构与所述凹入对准结构相对地定位进一步包括经由所述倒装芯片凸块或铟膜将所述第一基板接合到所述第二基板。
3.根据权利要求2所述的方法，其中将所述第一基板接合到所述第二基板包括热压接合。
4.根据权利要求3所述的方法，其中当所述凸起对准结构以所述设定深度定位在所述凹入对准结构内时，经沉积的倒装芯片凸块的高度大于所述第一基板的所述第一表面与所述第二基板的所述第一表面之间的间距，并且其中在压缩接合之后，所述凸起对准结构以所述设定深度定位在所述凹入对准结构内。
5.根据任一前述权利要求所述的方法，其中沿着垂直于每个基板的所述第一表面的至少一个平面的所述凸起对准结构和凹入对准结构的横截面是梯形形状的，使得所述凸起对准结构的所述横截面为从所述第一基板的所述第一表面延伸的梯形，并且所述凹入对准结构的所述横截面为延伸到所述第二基板的所述第一表面中的梯形。
6.根据权利要求5所述的方法，其中凸起对准结构梯形的最长底边长于凹入对准结构梯形的最长底边，并且其中当所述第一基板的所述第一表面平行于所述第二基板的所述第一表面时，所述凸起对准结构梯形的每个腰边平行于所述凹入对准结构梯形的邻近腰边。
7.根据权利要求6所述的方法，其中所述凸起对准结构和凹入对准结构是等腰梯形形状的。
8.根据权利要求7所述的方法，其中当所述凸起对准结构在所述凹入对准结构内延伸到所述设定深度时，所述第一基板的所述第一表面与所述第二基板的所述第一表面之间的所述间距d由以下等式给出：
其中α是每个梯形的所述腰边与所述最长底边之间的内角，B凸起是所述凸起对准结构的最长底边的长度并且B凹入是所述凹入对准结构的最长底边的长度。
9.根据权利要求5至8中任一项所述的方法，其中沿着各自垂直于每个基板的所述第一表面的两个垂直平面的所述凸起对准结构和凹入对准结构的所述横截面是梯形形状的，使得所述凸起对准结构为从所述第一基板的所述第一表面延伸的正方形或矩形锥台，并且所述凹入对准结构为延伸到所述第二基板的所述第一表面中的正方形或矩形锥台形状的中空体。
10.根据权利要求9所述的方法，其中所述凸起对准结构和凹入对准结构的尺寸遵从以下等式：
其中d是当所述凸起对准结构在所述凹入对准结构内延伸到所述设定深度时所述第一基板的所述第一表面与所述第二基板的所述第一表面之间的所述间距，α是沿着平行于所述第一和第二基板的所述第一表面的第一轴线的所述梯形的所述腰边与所述最长底边之间的内角，B凸起是沿着所述凸起对准结构的所述第一轴线的所述梯形的所述最长底边的长度，并且B凹入是沿着凹入对准结构的所述第一轴线的所述梯形的所述最长底边的长度，β是沿着平行于所述第一和第二基板的所述第一表面并且垂直于所述第一轴线的第二轴线的所述梯形的所述腰边与所述最长底边之间的内角，C凸起是沿着所述凸起对准结构的所述第二轴线的所述梯形的所述最长底边的长度，并且C凹入是沿着凹入对准结构的所述第二轴线的所述梯形的所述最长底边的长度。
11.根据权利要求8至10中任一项所述的方法，其中蚀刻所述第一基板以形成凸起对准结构包括：
在所述第一基板的第一区域上形成硬掩模或抗蚀剂；
各向异性地蚀刻所述第一基板；以及
移除所述硬掩模或抗蚀剂。
12.根据权利要求11所述的方法，其中控制在其上形成所述硬掩模或抗蚀剂的所述第一区域的大小、蚀刻时间和/或蚀刻剂浓度，以便控制所述凸起对准结构的梯形/锥台形状的尺寸。
13.根据权利要求8至12中任一项所述的方法，其中蚀刻所述第二基板以形成凹入对准结构包括：
在所述第二基板的上表面上形成硬掩模或抗蚀剂，所述硬掩模或抗蚀剂包括限定所述第二基板的开放区域的至少一个开口；
经由所述硬掩模或抗蚀剂中的所述开口各向异性地蚀刻所述第二基板；以及
移除所述硬掩模或抗蚀剂。
14.根据权利要求13所述的方法，其中控制所述第二基板上的所述开放区域的大小、蚀刻时间和/或蚀刻剂浓度，以便控制所述凹入对准结构的梯形/锥台形状的尺寸。
15.根据任一前述权利要求所述的方法，其中蚀刻第一基板以形成凸起对准结构包括在所述第一基板上形成多个凸起对准结构，并且蚀刻第二基板以形成凹入对准结构的步骤包括在所述第二基板上形成多个凹入对准结构。
16.根据权利要求15所述的方法，其中：
所述第一基板是包括多个管芯的第一晶圆上的管芯；
所述第二基板是包括多个管芯的第二晶圆上的管芯；
蚀刻所述第一基板以形成多个凸起对准结构包括蚀刻所述第一晶圆以在所述第一晶圆上的每个管芯上形成多个凸起对准结构；并且
蚀刻所述第二基板以形成多个凹入对准结构包括蚀刻所述第二晶圆以在所述第二晶圆上的每个管芯上形成多个凹入对准结构。
17.根据权利要求16所述的方法，其中：
蚀刻所述第一晶圆以形成多个凸起对准结构包括在所述第一晶圆上的每个管芯的每个象限中形成凸起对准结构；并且/或者
蚀刻所述第二晶圆以形成多个凹入对准结构包括在所述第二晶圆上的每个管芯的每个象限中形成凹入对准结构。
18.根据权利要求15至17中任一项所述的方法，其中所述多个凸起对准结构被布置在所述第一基板上并且所述多个凹入对准结构被布置在所述第二基板上，使得将所述凸起对准结构与所述凹入对准结构相对地定位包括将每个凸起对准结构与所述凹入对准结构相对地定位，使得每个凸起对准结构至少部分地在相对的凹入对准结构内延伸到所述设定深度。
19.根据任一前述权利要求所述的方法，其中所述方法进一步包括在将所述凸起对准结构与所述凹入对准结构相对地定位的步骤之前，在所述第一基板和/或第二基板上形成量子电路部件。
20.根据权利要求19所述的方法，其中形成量子电路部件包括：
在所述凸起对准结构上形成量子位元；
在所述第二基板中形成贯穿基板的通孔，所述贯穿基板的通孔从所述凹入对准结构延伸穿过所述第二基板到所述第二基板的第二表面；以及
对所述贯穿基板的通孔的侧壁进行金属化。
21.根据权利要求20所述的方法，其中将所述凸起对准结构与所述凹入对准结构相对地定位在所述贯穿基板的通孔的侧壁金属化部与形成在所述凸起对准结构上的所述量子位元之间形成电容器。
22.根据权利要求20或21所述的方法，其中在所述凸起对准结构上形成所述量子位元包括在所述凸起对准结构的所述上表面上形成所述量子位元。
23.根据权利要求20至22中任一项所述的方法，其中形成所述贯穿基板的通孔包括在所述凹入对准部分内形成硬掩模或抗蚀剂，以及穿过所述硬掩模或抗蚀剂中的开口蚀刻所述贯穿基板的通孔。
24.根据权利要求20至22中任一项所述的方法，其中在移除所述硬掩模或抗蚀剂之前通过化学气相沉积或物理气相沉积来形成所述侧壁金属化部。
25.根据权利要求20至22中任一项所述的方法，其中所述方法进一步包括：
形成多个凸起对准结构和多个凹入对准结构；
在所述凸起对准结构上形成量子位元包括在所述凸起对准结构的第一子集上形成量子位元；
形成贯穿基板的通孔包括形成从所述凹入对准结构的第一子集延伸的贯穿基板的通孔，凹入对准结构的所述第一子集包括在定位的步骤中与凸起对准结构的所述第一子集中的凸起对准结构相对地定位的所述凹入对准结构；以及
在将所述凸起对准结构与所述凹入对准结构相对地定位之前，在所述凸起对准结构的第二子集和/或所述凹入对准结构的第二子集上沉积间隔件材料层。
26.根据权利要求25所述的方法，其中在将所述凸起对准结构与所述凹入对准结构相对地定位之后，所述第一基板与所述第二基板之间的距离至少部分地由沉积在所述凸起对准结构的所述第二子集和/或所述凹入对准结构的第二子集上的所述间隔件材料层的厚度确定。
27.根据权利要求20至22中任一项所述的方法，其中所述方法进一步包括在围绕所述量子位元的所述凸起对准结构的至少侧壁上形成金属化部，并且其中将所述凸起对准结构与所述凹入对准结构相对地定位进一步包括将所述贯穿基板的通孔的所述侧壁上的金属化部放置成与所述凸起对准结构的所述侧壁上的所述金属化部电接触。
28.根据权利要求20至22中任一项所述的方法，其中所述方法进一步包括：
形成多个凸起对准结构和多个凹入对准结构；
在所述凸起对准结构上形成量子位元包括在所述凸起对准结构中的至少两者上形成量子位元以及在所述凸起对准结构中的至少一者上形成耦合器；
形成将至少两个量子位元连接到至少一个耦合器的连接元件；
形成贯穿基板的通孔包括形成从所述凹入对准结构的子集延伸的贯穿基板的通孔，凹入对准结构的所述子集包括与在其上形成所述量子位元的所述凸起对准结构相对地定位的所述凹入对准结构。
29.根据权利要求20至24中任一项所述的方法，其中所述量子位元是基于约瑟夫逊结的量子位元，例如超导传输子量子位元。
30.一种产品，其包括：
第一基板，其包括在所述第一基板的第一表面上方延伸的至少一个凸起对准结构；和
第二基板，其包括在所述第二基板的第一表面下方延伸的至少一个凹入对准结构；
其中将所述凸起对准结构与所述凹入对准结构相对地定位，使得所述第一基板的所述第一表面与所述第二基板的所述第一表面相对且平行，并且使得所述凸起对准结构至少部分地定位在所述凹入对准结构内；并且
其中所述凸起对准结构和凹入对准结构被成形以使得所述凸起对准结构至少部分地在所述凹入对准结构内延伸到设定深度，并且使得所述第一基板的移动被限制为沿着平行于所述第一和第二基板的所述第一表面的至少一条轴线朝向所述第二基板并且相对于所述第二基板。
31.根据权利要求30所述的产品，其中所述产品进一步包括：
多个倒装芯片凸块，其连接所述第一基板的所述第一表面和所述第二基板的所述第一表面；和/或
铟膜，其在所述凸起对准结构上和/或在所述凹入对准结构内。
32.根据权利要求30或31所述的产品，其中沿着平行于每个基板的所述第一表面的至少一条轴线的所述凸起对准结构和凹入对准结构的横截面是梯形形状的，使得所述凸起对准结构的所述横截面为从所述第一基板的所述第一表面延伸的梯形，并且所述凹入对准结构的所述横截面为延伸到所述第二基板的所述第一表面中的梯形。
33.根据权利要求32所述的产品，其中凸起对准结构梯形的最长底边长于凹入对准结构梯形的最长底边，并且其中所述凸起对准结构梯形的每个腰边平行于所述凹入对准结构梯形的邻近腰边。
34.根据权利要求33所述的产品，其中所述凸起对准结构和凹入对准结构是等腰梯形形状的。
35.根据权利要求34所述的方法，其中当所述凸起对准结构在所述凹入对准结构内延伸到所述设定深度时，所述第一与第二基板之间的间距d由以下等式给出：
其中α是每个梯形的所述腰边与所述最长底边之间的内角，B凸起是所述凸起对准结构的最长底边的长度并且B凹入是所述凹入对准结构的最长底边的长度。
36.根据权利要求32至35中任一项所述的产品，其中沿着平行于每个基板的所述第一表面的两个垂直轴线的所述凸起对准结构和凹入对准结构的所述横截面是梯形形状的，使得所述凸起对准结构为从所述第一基板的所述第一表面延伸的正方形或矩形锥台，并且所述凹入对准结构为延伸到所述第二基板的所述第一表面中的正方形或矩形锥台形状的中空体。
37.根据权利要求40所述的产品，其中所述凸起对准结构和凹入对准结构的尺寸遵从以下等式：
其中d是当所述凸起对准结构在所述凹入对准结构内延伸到所述设定深度时所述第一基板的所述第一表面与所述第二基板的第一表面之间的所述间距，α是沿着平行于所述第一和第二基板的所述第一表面的第一轴线的所述梯形的所述腰边与所述最长底边之间的内角，B凸起是沿着所述凸起对准结构的所述第一轴线的所述梯形的所述最长底边的长度，并且B凹入是沿着凹入对准结构的所述第一轴线的所述梯形的所述最长底边的长度，β是沿着平行于所述第一和第二基板的所述第一表面并且垂直于所述第一轴线的第二轴线的所述梯形的所述腰边与所述最长底边之间的内角，C凸起是沿着所述凸起对准结构的所述第二轴线的所述梯形的所述最长底边的长度，并且C凹入是沿着凹入对准结构的所述第二轴线的所述梯形的所述最长底边的长度。
38.根据权利要求30至37中任一项所述的产品，其中所述产品包括多个凸起对准结构和多个凹入对准结构，使得每个凸起对准结构至少部分地在相对的凹入对准结构内延伸到所述设定深度。
39.根据权利要求38所述的产品，其中在所述基板的每个象限中存在至少一个凸起对准结构和至少一个凹入对准结构。
40.根据权利要求30至39中任一项所述的产品，其中：
所述产品进一步包括在所述凸起对准结构上的量子位元；
贯穿基板的通孔从所述凹入对准结构延伸到所述第二基板的第二表面；并且
所述贯穿基板的通孔的侧壁被金属化。
41.根据权利要求40所述的产品，其中所述量子位元和所述贯穿基板的侧壁金属化部是电容器的电极。
42.根据权利要求41所述的产品，其中所述量子位元位于所述凸起对准结构的上表面上。
43.根据权利要求40至42中任一项所述的产品，其中所述产品包括多个凸起对准结构和多个凹入对准结构；
量子位元位于所述凸起对准结构的第一子集中的每个凸起对准结构上；
贯穿基板的通孔从所述凹入对准结构的第一子集延伸，凹入对准结构的所述第一子集包括与凸起对准结构的所述第一子集中的凸起对准结构相对地定位的所述凹入对准结构；并且
间隔件材料层位于所述凸起对准结构的第二子集和/或所述凹入对准结构的第二子集上。
44.根据权利要求43所述的产品，其中所述第一与第二基板之间的距离由位于所述凸起对准结构的所述第二子集和/或所述凹入对准结构的第二子集上的所述间隔件材料层的厚度确定。
45.根据权利要求30至39中任一项所述的产品，其中所述产品进一步包括在围绕所述量子位元的所述凸起对准结构的至少侧壁上的金属化部，并且其中所述贯穿基板的通孔的所述侧壁上的金属化部与所述凸起对准结构的所述侧壁上的所述金属化部电接触。
46.根据权利要求30至39中任一项所述的产品，其中所述产品包括多个凸起对准结构和多个凹入对准结构；
量子位元位于所述凸起对准结构中的至少两者上并且耦合器位于所述凸起对准结构中的至少一者上；
连接元件将至少两个量子位元连接到至少一个耦合器；
贯穿基板的通孔从所述凹入对准结构的子集延伸，凹入对准结构的所述子集包括与所述量子位元位于其上的所述凸起对准结构相对地定位的所述凹入对准结构。
CN202180102410.5A 2021-09-17 2021-09-17 芯片制造方法和产品 Pending CN117999870A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/FI2021/050615 WO2023041834A1 (en) 2021-09-17 2021-09-17 Chip fabrication method and product

Publications (1)

Publication Number Publication Date
CN117999870A true CN117999870A (zh) 2024-05-07

Family

ID=78078279

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180102410.5A Pending CN117999870A (zh) 2021-09-17 2021-09-17 芯片制造方法和产品

Country Status (7)

Country Link
US (1) US12074114B2 (zh)
EP (1) EP4316224A1 (zh)
JP (1) JP2024536691A (zh)
KR (1) KR20240065103A (zh)
CN (1) CN117999870A (zh)
TW (1) TW202335241A (zh)
WO (1) WO2023041834A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125121A (ja) * 1994-08-29 1996-05-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6114221A (en) * 1998-03-16 2000-09-05 International Business Machines Corporation Method and apparatus for interconnecting multiple circuit chips
EP1122567A1 (en) * 2000-02-02 2001-08-08 Corning Incorporated Passive alignement using slanted wall pedestal
US7453150B1 (en) * 2004-04-01 2008-11-18 Rensselaer Polytechnic Institute Three-dimensional face-to-face integration assembly
US9470710B2 (en) * 2013-02-27 2016-10-18 Texas Instruments Incorporated Capacitive MEMS sensor devices
US9219298B2 (en) * 2013-03-15 2015-12-22 International Business Machines Corporation Removal of spurious microwave modes via flip-chip crossover
CN107209077B (zh) 2015-02-12 2020-10-20 霍尼韦尔国际公司 具有改进的凹部或者空腔结构的微型机械装置
US10811588B2 (en) * 2018-08-06 2020-10-20 International Business Machines Corporation Vertical dispersive readout of qubits of a lattice surface code architecture
US11121302B2 (en) * 2018-10-11 2021-09-14 SeeQC, Inc. System and method for superconducting multi-chip module

Also Published As

Publication number Publication date
KR20240065103A (ko) 2024-05-14
EP4316224A1 (en) 2024-02-07
JP2024536691A (ja) 2024-10-08
TW202335241A (zh) 2023-09-01
WO2023041834A1 (en) 2023-03-23
US12074114B2 (en) 2024-08-27
US20240071944A1 (en) 2024-02-29

Similar Documents

Publication Publication Date Title
US5166097A (en) Silicon wafers containing conductive feedthroughs
US6420266B1 (en) Methods for creating elements of predetermined shape and apparatuses using these elements
US6919225B2 (en) Methods and apparatuses relating to block configurations and fluidic self-assembly processes
US8633554B2 (en) MEMS device etch stop
US20150228570A1 (en) Substrates with through vias with conductive features for connection to integrated circuit elements, and methods for forming through vias in substrates
US9818688B2 (en) Dielectric region in a bulk silicon substrate providing a high-Q passive resonator
WO2019224155A1 (en) Three-dimensional integration for qubits on multiple height crystalline dielectric
US20140264881A1 (en) Methods and structures to facilitate through-silicon vias
US12074114B2 (en) Chip fabrication method and product including raised and recessed alignment structures
US10522389B2 (en) Transfer printing method
US11728158B2 (en) Semiconductor structure and method for preparing the same
US20230058681A1 (en) Printed devices in cavities
EP4207996A1 (en) Method of forming bumpless superconductor device
US20240038686A1 (en) Semiconductor packages and methods of manufacturing thereof
US11973046B2 (en) Semiconductor structure and method for preparing the same
TWI241651B (en) Semiconductor etch speed modification
CN111383992B (zh) 半导体器件的制造方法
KR101851057B1 (ko) 유전체 도파관을 포함하는 반도체 구조물 및 그 형성방법
CN117174666A (zh) 半导体封装及其制造方法
EP0646954A2 (en) Low-defect one-step etching process
CN117153777A (zh) 一种半导体结构及其制备方法
CN114334678A (zh) 形成半导体封装结构的方法
Koyanagi et al. New three-dimensional integration technology to achieve a super chip
JPS6336546A (ja) 半導体装置の配線構造体およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination