KR20240063410A - 비아 전극의 제조 방법 - Google Patents

비아 전극의 제조 방법 Download PDF

Info

Publication number
KR20240063410A
KR20240063410A KR1020220144999A KR20220144999A KR20240063410A KR 20240063410 A KR20240063410 A KR 20240063410A KR 1020220144999 A KR1020220144999 A KR 1020220144999A KR 20220144999 A KR20220144999 A KR 20220144999A KR 20240063410 A KR20240063410 A KR 20240063410A
Authority
KR
South Korea
Prior art keywords
manufacturing
cliché
tip
via electrode
via hole
Prior art date
Application number
KR1020220144999A
Other languages
English (en)
Inventor
양용석
배현철
김경현
이명래
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020220144999A priority Critical patent/KR20240063410A/ko
Publication of KR20240063410A publication Critical patent/KR20240063410A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 비아 전극의 제조 방법을 개시한다. 그의 제조 방법은 클리쉐를 준비하는 단계와, 복합 금속 잉크를 준비하는 단계와, 상기 복합 금속 잉크를 상기 클리쉐의 팁 상에 제공하는 단계와, 상기 클리쉐의 팁을 기판의 비아 홀 내에 제공하는 단계와, 상기 복합 금속 잉크를 상기 비아 홀 내에 충진하여 비아 전극을 형성하는 단계를 포함한다.

Description

비아 전극의 제조 방법{method for manufacturing via electrode}
본 발명은 비아 전극의 제조 방법에 관한 것으로, 상세하게는 인쇄방법을 이용한 비아 전극의 제조 방법에 관한 것이다.
최근에 전자통신부품의 집적화는 전자통신기기의 소형화, 대용량화 및 고주파수 동작화 추세로 인해 모든 전자산업에서 가장 중요한 요소로 취급되고 있다. PCB 기판의 비아홀이나 Through Silicon Via(TSV)는 일반적으로 사용되는 와이어 본딩 방식과 같이 다층 기판 사이의 전기적 연결하는 기능은 같지만 고밀도, 전기적 성능, 신호 속도, 저전력 소모 등 많은 장점이 있다. 그러나 지금까지 PCB 기판의 비아홀이나 TSV를 제조하는 데 높은 비용이 드는 측면은 시장성 측면에서 가장 큰 장애물이 된다. 그리고, 구조적으로 높은 종횡비(aspect-ratio, A/R) 구조를 선택적으로 채우는 경우에는 현재까지 개발된 공정으로는 제조 과정이 느리고 복잡하여 제품의 생산량이 현저히 줄어드는 단점이 있다.
본 발명이 해결하고자 하는 과제는 생산성을 증가시킬 수 있는 비아 전극의 제조 방법을 제공하는 데 있다.
본 발명은 비아 전극의 제조 방법을 개시한다. 그의 제조 방법은 클리쉐를 준비하는 단계; 복합 금속 잉크를 준비하는 단계; 상기 복합 금속 잉크를 상기 클리쉐의 팁 상에 제공하는 단계; 상기 클리쉐의 팁을 기판의 비아 홀 내에 제공하는 단계; 및 상기 복합 금속 잉크를 상기 비아 홀 내에 충진하여 비아 전극을 형성하는 단계를 포함한다.
일 예에 따르면, 상기 클리쉐의 팁이 상기 비아 홀 내에 제공되면, 상기 클리쉐를 가열하여 상기 복합 금속 잉크를 용융하는 단계를 더 포함할 수 있다.
일 예에 따르면, 상기 비아 홀에 진공 압력을 제공하여 상기 복합 금속 잉크를 상기 비아 홀 내에 제공하는 단계를 더 포함할 수 있다.
일 예에 따르면, 상기 복합 금속 잉크는 공융 금속과 상기 공융 금속 내의 금속 입자를 포함할 수 있다.
일 예에 따르면, 상기 공융 금속은 Ga-In, Ga-In-Sn, Ga-Sn, 또는 Pb-Sn를 포함할 수 있다.
일 예에 따르면, 상기 금속 입자는 Cu, Ag, Au, Al, 또는 Pt를 포함할 수 있다.
일 예에 따르면, 상기 팁은 상기 비아 홀의 직경보다 작은 직경을 가질 수 있다.
일 예에 따르면, 상기 팁을 상기 비아 홀에 정렬하는 단계를 더 포함할 수 있다.
일 예에 따르면, 상기 클리쉐는 실리콘 또는 금속을 포함할 수 있다.
일 예에 따르면, 상기 팁은 1μm 내지 80μm의 직경을 갖고, 상기 비아 홀은 2μm 내지 100μm의 직경을 가질 수 있다.
상술한 바와 같이, 본 발명의 실시 예에 따른 비아 전극의 제조 방법은 클리쉐의 팁을 이용하여 비아 홀 내에 복합 금속 잉크를 제공하여 생산성을 증가시킬 수 있다.
도 1은 본 발명의 개념에 따른 비아 전극의 제조 방법을 보여주는 플로우 챠트이다.
도 2 내지 도 10은 도 1의 비아 전극의 제조 방법을 보여주는 공정 단면도들이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되는 것이 아니라 서로 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 또한, 바람직한 실시예에 따른 것이기 때문에, 설명의 순서에 따라 제시되는 참조 부호는 그 순서에 반드시 한정되지는 않는다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다.
도 1은 본 발명의 개념에 따른 비아 전극의 제조 방법을 보여준다. 도 2 내지 도 10은 도 1의 비아 전극의 제조 방법을 보여주는 공정 단면도들이다.
도 1 및 도 2를 참조하면, 클리쉐(10)를 준비한다(S10). 클리쉐(10)는 실리콘 또는 금속을 포함할 수 있다. 일 예에 따르면, 클리쉐(10)는 양각을 가질 수 있다. 예를 들어, 클리쉐(10)는 팁(12)을 가질 수 있다. 팁(12)은 원기둥 또는 원뿔 모양을 가질 수 있다. 팁(12)은은 약 1μm 내지 약 80μm의 직경을 가질 수 있다. 도시되지는 않았지만, 클리쉐(10)는 팁(12)의 상에 Ti/Au 코팅막을 더 포함할 수 있다. Ti/Au 코팅막은 복합 금속 잉크(16)의 젖음 특성(wetting property)을 향상시킬 수 있다. 도시되지는 않았지만, 클리쉐(10)는 롤 모양 또는 플레이트 모양을 가질 수 있으며, 본 발명은 이에 한정되지 않는다.
도 1 및 도 3을 참조하면, 복합 금속 잉크(16)을 준비한다(S20). 복합 금속 잉크(16)는 배스(bath, 14) 내에 저장 및/또는 제공될 수 있다. 비스(14)는 복합 금속 잉크(16)를 가열하여 용융시킬 수 있다. 일 예에 따르면, 복합 금속 잉크(16)는 Ga-In계, Ga-In-Sn 계, Ga-Sn 계, Pb-Sn 계 등의 공융(eutectic) 성질을 갖는 금속과 나노~마이크론 사이즈의 Cu, Ag, Au, Al, Pt 등의 금속 입자들이 혼합된 소재를 포함할 수 있다. 복합 금속 잉크(16)는 공융 금속의 녹는점과 동일한 특징을 가지면서, 그의 내부에 있는 금속 입자들로 인하여 점도가 높기 때문에 녹은 상태에서도 인쇄에 적합하고, 전기전도도, 열전도도의 조절이 가능하며 일반적인 솔더 페이스트와 유사한 온도 범위에서 용융되는 특징을 가질 수 있다. 예를 들어, 주석(Sn), 은(Ag), 구리(Cu)의 Sn96.31Ag3.20Cu0.49 at.% 얼로이(Sn95.6Ag3.5Cu0.9 wt.% 얼로이)는 약 220℃에서 녹는 성질이 있고, 납(Pb), 주석(Sn)의 Pb26.07Sn73.93 at.% 얼로이(Pb38.1Sn61.9 wt.% 얼로이)는 약 183℃에서 녹는 특성을 갖는다.
도 1 및 도 4를 참조하면, 클리쉐(10)의 팁(12) 상에 복합 금속 잉크(16)를 형성한다(S30). 클리쉐(10)의 팁(12)은 복합 금속 잉크(16) 내에 잠길(dipped) 수 있다. 예를 들어, 복합 금속 잉크(16)는 공융 금속(10wt.%이상 ~ 95 wt.%이하)과 금속 입자(5 wt.%이상 ~ 90 wt.% 이하)를 포함하며, 상기 공융 금속 및 금속 입자는 적절한 질량비로 혼합될 수 있다.
도 1 및 도 5를 참조하면, 클리쉐(10)를 기판(20)과 정렬한다(S40). 기판(20)은 인쇄회로기판을 포함할 수 있다. 일 예에 따르면, 기판(20)은 비아 홀(22)을 가질 수 있다. 또한, 기판(20)은 전극(24), 배선, 및 패드들을 가질 수 있다. 전극(24), 배선, 및 패드들은 기판(20)의 상부 면 상에 형성될 수 있다. 예를 들어, 팁(12)은 비아 홀(22)에 정렬될 수 있다.
도 1 및 도 6을 참조하면, 클리쉐(10)의 팁(12)을 기판(20)의 비아 홀(22) 내에 제공한다(S50). 클리쉐(10)의 팁(12)은 비아 홀(22) 외곽의 전극(24)에 접촉할 수 있다. 비아 홀(22)은 팁(12)의 직경보다 클 수 있다. 예를 들어, 비아 홀(22)은 약 2μm 내지 약 100μm의 직경을 가질 수 있다. 따라서, 팁(12)은 비아 홀(22) 내에 제공될 수 있다.
도 1 및 도 7을 참조하면, 클리쉐(10)를 가열하여 복합 금속 잉크(16)를 용융한다(S60). 클리쉐(10)는 복합 금속 잉크(16)를 그의 융점 이상으로 가열할 수 있다. 복합 금속 잉크(16)는 중력 또는 하중에 의해 비아 홀(22) 내부로 흘러내릴 수 있다.
도 1 및 도 8을 참조하면, 펌프(미도시)는 비아 홀(22) 내에 진공 압력(32)을 제공한다(S70). 진공 압력(32)은 상압보다 낮을 수 있다. 진공 압력(32)은 복합 금속 잉크(16)를 비아 홀(22) 내에 제공할 수 있다. 예를 들어, 진공 압력(32)은 약 1X10-3Tor 내지 700Torr의 압력을 포함할 수 있다.
도 1 및 도 9를 참조하면, 복합 금속 잉크(16)를 상기 비아 홀(22) 내에 충진한다(S80). 비아 홀(22) 내의 복합 금속 잉크(16)은 비아 전극(30)으로 형성될 수 있다. 비아 전극(30)의 하부 면은 기판(20)의 하부 면과 공면을 이룰 수 있다.
도 1 및 도 10을 참조하면, 클리쉐(10)를 기판(20)으로부터 분리한다(S90). 팁(12)은 비아 홀(22)의 외부로 배출되어 비아 전극(30)의 형성 공정을 완료할 수 있다. 비아 전극(30)은 기판(20)의 상면과 공면을 이루는 상부 면을 가질 수 있다. 도시되지는 않았지만, 비아 전극(30)은 기판(20)의 열처리 공정(annealing process)을 통해 에 의해 안정화될 수 있다.
따라서, 본 발명의 비아 전극(30)의 제조 방법은 클리쉐(10)의 팁(12)을 이용하여 비아 홀(22) 내에 복합 금속 잉크(16)를 제공 및/또는 밀어 넣어 생산성을 증가시킬 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시 예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (10)

  1. 클리쉐를 준비하는 단계;
    복합 금속 잉크를 준비하는 단계;
    상기 복합 금속 잉크를 상기 클리쉐의 팁 상에 제공하는 단계;
    상기 클리쉐의 팁을 기판의 비아 홀 내에 제공하는 단계; 및
    상기 복합 금속 잉크를 상기 비아 홀 내에 충진하여 비아 전극을 형성하는 단계를 포함하는 비아 전극의 제조 방법.
  2. 제 1 항에 있어서,
    상기 클리쉐의 팁이 상기 비아 홀 내에 제공되면, 상기 클리쉐를 가열하여 상기 복합 금속 잉크를 용융하는 단계를 더 포함하는 비아 전극의 제조 방법.
  3. 제 2 항에 있어서,
    상기 비아 홀에 진공 압력을 제공하여 상기 복합 금속 잉크를 상기 비아 홀 내에 제공하는 단계를 더 포함하는 비아 전극의 제조 방법.
  4. 제 1 항에 있어서,
    상기 복합 금속 잉크는 공융 금속과 상기 공융 금속 내의 금속 입자를 포함하는 비아 전극의 제조 방법.
  5. 제 4 항에 있어서,
    상기 공융 금속은 Ga-In, Ga-In-Sn, Ga-Sn, 또는 Pb-Sn를 포함하는 비아 전극의 제조 방법.
  6. 제 4 항에 있어서,
    상기 금속 입자는 Cu, Ag, Au, Al, 또는 Pt를 포함하는 비아 전극의 제조 방법.
  7. 제 1 항에 있어서,
    상기 팁은 상기 비아 홀의 직경보다 작은 직경을 갖는 비아 전극의 제조 방법.
  8. 제 1 항에 있어서,
    상기 팁을 상기 비아 홀에 정렬하는 단계를 더 포함하는 비아 전극의 제조 방법.
  9. 제 1 항에 있어서,
    상기 클리쉐는 실리콘 또는 금속을 포함하는 비아 전극의 제조 방법.
  10. 제 1 항에 있어서,
    상기 팁은 1μm 내지 80μm의 직경을 갖고,
    상기 비아 홀은 2μm 내지 100μm의 직경을 갖는 비아 전극의 제조 방법.
KR1020220144999A 2022-11-03 2022-11-03 비아 전극의 제조 방법 KR20240063410A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220144999A KR20240063410A (ko) 2022-11-03 2022-11-03 비아 전극의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220144999A KR20240063410A (ko) 2022-11-03 2022-11-03 비아 전극의 제조 방법

Publications (1)

Publication Number Publication Date
KR20240063410A true KR20240063410A (ko) 2024-05-10

Family

ID=91072382

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220144999A KR20240063410A (ko) 2022-11-03 2022-11-03 비아 전극의 제조 방법

Country Status (1)

Country Link
KR (1) KR20240063410A (ko)

Similar Documents

Publication Publication Date Title
US6710261B2 (en) Conductive bond, multilayer printed circuit board, and method for making the multilayer printed circuit board
US7642468B2 (en) Multilayer wiring board and fabricating method of the same
US7650694B2 (en) Method for forming multilayer substrate
US7358445B1 (en) Circuit substrate and apparatus including the circuit substrate
KR101181140B1 (ko) 플립칩 실장방법 및 기판간 접속방법
KR101300384B1 (ko) 도전 재료, 도전 페이스트, 회로 기판 및 반도체 장치
JP2001237512A (ja) 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法
US8448333B2 (en) Method for manufacturing wiring board and method for manufacturing inkjet printhead substrate
JP2000204228A (ja) 導電性組成物
WO1998056217A1 (fr) Element de brasage tendre pour cartes a circuit imprime
JPH04169002A (ja) 導電性ペーストとそれを用いた多層セラミック配線基板の製造方法
US6015082A (en) Method for joining metals by soldering
JP2007242900A (ja) 電子デバイス及びその製造方法
JP4157705B2 (ja) 高性能電子基板の開口を埋める方法及び部材
US6828512B2 (en) Apparatus and methods for interconnecting components to via-in-pad interconnects
US6193139B1 (en) Method for joining metals by soldering
KR20100080352A (ko) 금속 범프를 가진 반도체 패키지 기판
KR100714774B1 (ko) 합금 솔더 범프를 구비하는 인쇄회로기판 및 그 제작방법
KR20070073621A (ko) 플립칩 실장형 범프, 그 제조방법, 및 비전도성 접착제를이용한 플립칩 접합방법
KR20240063410A (ko) 비아 전극의 제조 방법
US6634543B2 (en) Method of forming metallic z-interconnects for laminate chip packages and boards
JP2011014572A (ja) 回路基板の製造方法及び半田塊
KR100726242B1 (ko) 플립칩 실장용 기판의 제조방법
JP2011061179A (ja) 印刷回路基板及び印刷回路基板の製造方法
JP2002026500A (ja) 配線基板