KR20070073621A - 플립칩 실장형 범프, 그 제조방법, 및 비전도성 접착제를이용한 플립칩 접합방법 - Google Patents

플립칩 실장형 범프, 그 제조방법, 및 비전도성 접착제를이용한 플립칩 접합방법 Download PDF

Info

Publication number
KR20070073621A
KR20070073621A KR1020070000555A KR20070000555A KR20070073621A KR 20070073621 A KR20070073621 A KR 20070073621A KR 1020070000555 A KR1020070000555 A KR 1020070000555A KR 20070000555 A KR20070000555 A KR 20070000555A KR 20070073621 A KR20070073621 A KR 20070073621A
Authority
KR
South Korea
Prior art keywords
bump
mushroom
flip chip
reflow
bumps
Prior art date
Application number
KR1020070000555A
Other languages
English (en)
Other versions
KR100843632B1 (ko
Inventor
김영호
오태성
이상목
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to PCT/KR2007/000032 priority Critical patent/WO2007078148A2/en
Publication of KR20070073621A publication Critical patent/KR20070073621A/ko
Application granted granted Critical
Publication of KR100843632B1 publication Critical patent/KR100843632B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11474—Multilayer masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 플립칩 실장형 범프, 그 제조방법, 및 비전도성 접착제를 이용한 플립칩 접합방법에 관한 것으로, 보다 상세하게는 범프의 모양을 구형 또는 버섯 형상으로 만들어 낮은 압력으로 소성 변형 효과를 증대시키고, 범프 내에 비전도성 접착제가 갇히는 현상을 줄여 내구성을 향상시켜 접합부의 신뢰성을 증대시킨 플립칩 실장형 범프, 그 제조방법, 및 비전도성 접착제를 이용한 플립칩 접합방법에 대한 것이다.
구형 범프, 버섯 범프, 리플로, 비전도성 접착제, 플립칩

Description

플립칩 실장형 범프, 그 제조방법, 및 비전도성 접착제를 이용한 플립칩 접합방법{FLIP CHIP MOUNT TYPE OF BUMP, MANUFACTURING METHOD THEREOF, AND BONDING METHOD FOR FLIP CHIP USING NON CONDUCTIVE ADHESIVE}
도 1a 및 도 1b는 비전도성 접착제를 사용하는 경우 발생하는 트래핑 현상을 보여주는 모식도.
도 2a 및 도 2b는 범프 간 높이 차이가 있는 경우 플립칩 접합을 보여주는 모식도.
도 3a는 리플로 구형 범프가 형성된 칩을 도시한 단면도이고, 도 3b는 버섯 범프가 형성된 칩을 도시한 단면도.
도 4a 및 4b는 본 발명에 따른 복합 버섯 범프의 단면도.
도 5a 내지 도 5c는 본 발명에 따라 기공이 형성된 버섯 범프의 단면도.
도 6은 본 발명의 제1 구현예에 따른 리플로 구형 범프의 제조 단계를 개략적으로 도시한 단면도.
도 7은 본 발명의 제2 구현예에 따른 리플로 구형 범프의 제조 과정을 개략적으로 도시한 단면도.
도 8은 본 발명의 제3 구현예에 따른 버섯 범프의 제조 과정을 개략적으로 도시한 단면도.
도 9는 본 발명의 제4 구현예에 따른 버섯 범프의 제조 과정을 개략적으로 도시한 단면도.
도 10은 본 발명의 일 실시예에 따른 플립칩 접합방법을 보여주는 모식도.
도 11은 기둥 및 머리가 동일 재질로 제조된 버섯 범프를 사용한 플립칩 접합방법을 보여주는 모식도.
도 12는 기둥 및 머리가 이종 재질로 제조된 복합 버섯 범프를 사용한 플립칩 접합방법을 보여주는 모식도.
도 13은 또 다른 실시예에 따라 머리에 기공이 형성된 버섯 범프를 사용한 플립칩 접합방법을 보여주는 모식도.
도 14는 또 다른 실시예에 따라 기둥에 기공이 형성된 버섯 범프를 사용한 플립칩 접합방법을 보여주는 모식도.
도 15는 또 다른 실시예에 따라 머리 및 기둥 모두에 기공이 형성된 버섯 범프를 사용한 플립칩 접합방법을 보여주는 모식도.
도 16의 (a)는 실시예 1에서 제조된 리플로 Sn 구형 범프를 보여주는 주사전자현미경 사진이고, (b)는 이의 확대 사진.
도 17의 (a)는 비교예 1에서 제조된 Sn 범프를 보여주는 주사전자현미경 사진이고, (b)는 이의 확대 사진.
도 18은 실시예 1의 리플로 Sn 구형 범프를 이용하여 접합된 시편에서 비 전도성 접착제가 범프 계면에 트랩되지 않았음을 보여주는 광학현미경 사진.
도 19는 비교예 1에서 제조된 Sn 범프를 이용하여 접합된 시편에서 비전도성 접착제가 범프 계면에 트랩된 것을 보여주는 광학현미경 사진.
도 20은 실시예 1의 리플로 Sn 구형 범프를 이용하여 접합된 시편에서 비전도성 접착제가 범프 계면에 거의 트랩되지 않았음을 보여주는 주사전자현미경 사진.
도 21은 비교예 1에서 제조된 Sn 범프를 이용하여 접합된 시편에서 비전도성 접착제가 범프 계면에 트랩된 것을 보여주는 주사전자현미경 사진.
도 22의 (a)는 40 MPa의 압력으로 접합하는 경우를 보여주는 주사전자 현미경 사진이고, (b)는 80 MPa의 압력으로 접합하는 경우를 보여주는 주사전자 현미경 사진.
도 23은 실시예 2에서 형성된 Sn 버섯 범프를 보여주는 주사전자현미경 사진.
도 24는 실시예 3에서 형성된 Cu 버섯 범프를 보여주는 주사전자현미경 사진.
도 25의 (a)는 실시예 4에서 형성된 Sn/Cu 복합 버섯 범프를 보여주는 주사전자현미경 사진이고, (b)는 이를 확대한 광학현미경 단면 사진.
도 26은 비교예 2에서 형성된 기둥 형태의 Cu 범프를 보여주는 주사전자 현미경 사진.
본 발명은 플립칩 실장형 범프, 그 제조방법, 및 비전도성 접착제를 이용한 플립칩 접합방법에 관한 것으로, 더욱 바람직하게는 플립칩 접합 시 낮은 압력으로 소성 변형 효과를 증대시키고, 플립칩의 범프 내에 비전도성 접착제가 갇히는 현상(trap)을 줄여 내구성을 향상시키는 플립칩 실장형 범프, 그 제조방법, 및 플립칩 접합방법에 대한 것이다.
현대의 디지털화 및 정보화 흐름에 따라 다양한 전자제품의 수요증가 및 전자산업의 소형화, 경량화, 고속화, 및 고성능화가 되어가고 있다. 이에 따라 고 신뢰성을 가지는 전자 소자를 저렴하게 제조하는 기술 개발이 요구되고 있다. 이와 같은 요구 조건을 실현시키기 위한 중요한 기술 중 하나가 전자 패키징(electronic packaging) 기술이다.
현재 반도체 기술은 마이크론 이하의 선폭, 백만 개 이상의 셀(cell), 고속화, 및 많은 열 방출 등을 추구하고 있다. 그런데 상대적으로 이를 패키징하는 기술이 낙후되어 있어, 반도체 성능이 반도체 자체의 성능보다는 패키징과 이에 따른 전기 접속에 의해 결정되고 있는 경우가 많다. 실제로 고속 전자제품의 전체 전기신호 지연은 상당 부분이 칩과 칩 사이에서 발생하는 패키지 지연에 의해 발생하고 있다. 이와 같은 문제점을 해결하기 위해서 반도체 패키지 기술은 TSOP(thin small outline package)에서 BGA(ball grid array)에 이어 CSP(chip size package)를 걸쳐 플립칩(flip chip) 기술로 발전하고 있다.
솔더 범프를 이용하는 플립칩 기술은 1960년대 IBM사에서 제안된 후 다양한 형태로 개발되어 왔다. 이들 중, IBM사의 C4(Controlled-Collapse Chip Connection) 기술은 융점이 높은 95Pb-5Sn 또는 97Pb-3Sn 솔더(solder)를 사용하여 300℃ 이상의 고온에서 솔더를 용융시켜 칩과 기판을 접합하는 기술이다. 그러나, C4 기술은 300℃ 이상의 고온에서 접합공정이 이루어지기 때문에 열에너지에 의해 기판 등이 손상될 수 있다. 또한, 높은 온도 차로 인한 열팽창에 의해 신뢰성이 열화 되는 문제가 발생될 수 있다. 그 후 용융점이 낮은(182 ℃) Pb-Sn 솔더를 리플로하여 칩과 기판을 플립칩하는 기술이 개발되어 사용되고 있다. 이 경우 Pb의 환경 문제가 생긴다.
이에 따라, Sn-Bi과 같은 저 융점 솔더를 이용하는 방법이 제시되었다. 그러나 이 방법은 솔더의 실장이나 접합과정에서 액상의 솔더와 하부 금속층 간의 반응에 의해 생성되는 금속 화합물로 인해 접합부의 신뢰성이 저하되는 문제가 있다. 이런 솔더의 리플로를 이용하는 방법들은 또한, 솔더 플럭스(flux) 도포, 잔여 플럭스의 제거 및 언더필 공정 등이 수반되기 때문에 공정이 복잡하고 제조 단가가 비싸다는 단점이 있다.
또한 전도성 접착제 또는 전도성 필름(anisotropic conductive adhesive; ACA, anisotropic conductive flim, 또는 isotropic conductive adhesive; 이하 'ACF'라 한다)을 이용하는 방법이 제시되었다. 상기 방법은 물리적인 접합으로 압력과 열을 가하여 전도성 입자들이 범프와 전극 사이에 물려 접합되는 방식이다.
그 중 ACF를 이용한 접합방법은 현재 TFT-LCD(Thin Film Transistor-Liquid Crystal Display)를 비롯한 정보 디스플레이 장치의 구동소자의 실장기술에 널리 사용되고 있다. 이 방법은 구동소자의 Au 범프와 LCD 패널(panel)의 전 극(electrode) 사이에 전도성 입자가 접착제(adhesive) 내에 고르게 분포된 ACF를 위치시킨 후 압력과 열을 가하여 전도성 입자들이 범프와 전극 사이에 물려 접합되는 방식이다.
일반적으로, ACF 공정에 사용되는 금속 범프는 전해도금으로 형성한 Au 범프, 또는 무전해도금으로 Ni을 형성하고 그 위에 Au을 도금한 Au/Ni 범프가 사용이 되고 있다. 상기 Au 범프의 경우 열전도도와 전기전도도가 우수할 뿐만 아니라 물리적 또는 화학적으로 안전하기 때문에 가장 많이 사용되고 있다. 또한 Au/Ni 범프 경우 사진식각 공정 없이 선택적으로 범프 형성이 가능하고, 진공 증착 공정이 필요 없어 제조가격을 낮출 수 있기 때문에 많이 사용되고 있다.
ACF를 이용하는 방법은 솔더 범프를 이용하는 방법에 비해 환경친화적이고, 저온공정이 가능하고, 공정이 단순하고, 신뢰성이 높은 방법으로서 선호하고 있다. 그러나 범프 면적에 비하여 내부 전도성 입자에 의해 접합되는 면적이 매우 적으므로 접촉 저항이 커지는 문제가 있다. 또한, 극미세 피치로 갈수록 범프 간격의 감소로 범프 간 전기적 단락이 증가하고, 범프 크기의 감소로 접촉 저항이 증가하거나 접합 불량이 발생하는 등의 문제가 발생한다.
이러한 단점을 보완하기 위하여 double-layer ACF(히타치), area array ACF(스미토모 사), 절연댐(dielectric dam)을 이용한 방법(삼성), 마이크로 커넥터(microconnector) 등의 개선된 방법(카시오 사)이 개발되어 있으나, 공정이 복잡하고 제조 단가가 높은 이유로 거의 사용되지 않고 있다.
이에 최근에는 금속 범프와 비전도성 접착제(non-conductive adhesive, NCA) 를 이용한 플립칩 접합 기술에 대한 연구가 활발해지고 있다.
비전도성 접착제를 이용한 방법은 금속 범프와 금속 패드 간의 기계적인 접촉에 의한 접합방법이다. 상기 접합방법은 비전도성 접착제를 페이스트 형태나 필름 형태로 적용이 가능하고, 접착제의 경화 온도에 맞추어 공정을 수행하기 때문에 공정이 간단하고 비교적 저온에서 수행할 수 있다. 또한 경우에 따라 접착제를 열 외에 자외선으로 경화시키는 경우 가열 공정이 불필요하다. 이와 같은 비전도성 접착제를 이용한 접합방법은 미세 피치를 용이하게 형성할 수 있을 뿐만 아니라 비용이 저렴하고 금속 범프와 금속 패드간 접촉 저항을 낮춰 전기적으로도 매우 우수한 효과를 얻을 수 있는 방법이다.
그러나 비전도성 접착제를 사용하는 경우 접합시 인가되는 압력에 의해 범프 내로 상기 비전도성 접착제의 일부가 침투하는 트래핑(trapping) 현상이 발생한다.
도 1a 및 도 1b는 비전도성 접착제를 사용하는 경우 발생하는 트래핑 현상을 보여주는 모식도이다. 도 1a를 참조하면, 금속 전극(102)이 형성된 기판(120)과 IC 칩(110)을 접합하기 위해, 범프(101)를 형성하고, 이들 사이에 비전도성 접착제를 도포한다. 접합을 위해 열 및 압력을 인가하면, 도 1b에 나타낸 바와 같이 비전도성 접착제(103)의 일부가 범프(101)와 금속 전극(102) 사이에 침투하여(A 영역) 범프(101)와 금속 전극(102) 간 접촉 저항을 높이고, 심한 경우에 단락이 생긴다.
한편 칩에 사용되는 금속 범프는 전해도금법, 무전해도금법 또는 스터드 범프를 이용한 방법을 통해 제조되고 있으며, 그 재질로는 Au가 가장 널리 사용되고 있다. 그러나 Au의 경우 항복 강도(yield strength)가 30 MPa, 경도(HB)가 20 정도로 높아 접합을 위해 압력을 인가하는 경우 비교적 높은 압력이 요구된다.
대표적으로 미국특허 제5,928,458호는 Au 스터드 범프를 제조하고, 이를 80 내지 100 g/bump (784 내지 980 mN/bump)의 높은 압력을 이용하여 소성 변형을 통해 접합하는 방법을 제안하고 있다.
대한민국 공개특허 제2001-104626호에서는 Au 볼 범프를 980 mN/bump (100 g/bump)의 압력으로 접합하고 있다.
또한, Thin Solid Films에 게재된 논문에서는 무전해 도금 방법으로 Au/Ni 범프를 제조하고, 1000 kgf/㎠ 압력으로 압착을 수행하여 접합하는 기술을 언급하고 있다(Development and reliability of non-conductive adhesive flip-chip packages).
이에 국제공개 WO 제2001-052317호에서는 소성 변형이 용이한 Sn-Pb 합금을 사용하여 범프를 제조하여 이를 이용한 접합방법을 제안하였다. 그러나 최근 환경적인 문제로 납의 규제 방침에 따라 납을 사용하지 않는 무연 솔더의 추세로 바뀌고 있다.
대표적으로, 대한민국 공개특허 제1998-85069호는 Sn-Ag 합금을 사용하여 범프를 제조하고, 이를 이용한 접합방법을 개시하고 있다. 그리고 일본공개특허 평11-10385호는 Sn-Ag 합금 및 Sn-Cu 합금을 사용하여 범프를 제조하는 방법을 언급하고 있다. 또한 일본공개특허 제2000-77448호는 Sn-Ag-In 합금을 이용한 범프 및 이를 이용한 접합방법을 제시하고 있다. 이런 방법은 Sn 합금의 융점 이상으로 온도를 올려 리플로에 의해 칩과 기판을 접합하는 방법이다.
이러한 Sn계열의 합금은 소성 변형이 용이한 이점이 있으나, 범프를 형성시키는 데 한계가 있다. 이러한 한계를 극복하기 위해 소성 변형이 용이한 재료를 이용하여 기하학적으로 소성 변형이 잘 일어날 수 있는 형태로 만들면 효과적이라는 것이 알려져 있다.
IEEE TRANS ON ELECTRONICS PACKAGING MANUFACTURING에 게재된 논문(The flip-chip bump interconnection for millimeter-wave GaAs MMIC)에서는 코이닝(coining) 공정을 하지 않은 뾰족한 범프(acute tail bump)를 이용하여 소성 변형의 효과를 극대화시킬 수 있다고 제안하였다. 그러나, 이 방법의 경우 범프 형성이 느려 범프수가 많은 경우 사용의 제약이 있다.
기존에 사용되는 Au 범프의 경우, 제조공정은 전해도금 또는 무전해도금을 이용하여 범프를 제조하므로 도금 특성상 범프의 높이를 균일하게 제조하기가 매우 힘들다.
도 2a 및 도 2b는 범프 간 높이 차이가 있는 경우 플립칩 접합을 보여주는 모식도이다. 도 2a 및 도 2b를 참조하면, 금속 전극(202)이 형성된 기판(220)과 IC 칩(210)을 접합하기 위해 범프(201)가 형성된다. 이때 상기 각 범프(201)간 높이 편차가 발생하게 되면, 이를 이용하여 접합하는 경우 도 2b의 B 영역으로 표시되는 것처럼 범프(201)와 금속 전극(202)이 접촉하지 않아 기판(220)과 칩(210) 간 접합 불량이 발생한다.
이에 미합중국특허 제6,930,399호에서는 Au 스터드 범프를 형성한 후 코이닝 공정을 통해 범프 높이를 균일하게 형성하였으나, 이 기술은 코이닝 공정에서 높은 압력을 필요로 할 뿐만 아니라 공정이 복잡하다는 단점이 있다.
미합중국특허 제6,791,195호에서는 기존 공정의 문제점을 해결하기 위해 스터드 범핑 방법으로 Au 볼 범프를 형성하여 접합을 하였다. 그러나, 리플로 공정 없이 스터드 범핑 방법만으로 범프를 형성하기 때문에 구형 범프를 제조하기가 어렵다. 더욱이 와이어 본더를 이용하여 범프를 하나씩 형성하므로 범프의 개수가 많아지면 공정 시간이 장시간 소요되는 문제가 있다.
따라서, 본 발명은 간단한 공정에 의해 저압에 의한 기하학적 소성 변형이 가능할 뿐 아니라 접합부의 신뢰성을 향상시킬 수 있는 플립칩 실장형 범프, 그 제조방법, 및 비전도성 접착제를 이용한 플립칩 접합방법을 제공하는 데 그 목적이 있다.
상기한 목적을 달성하기 위해, 본 발명에서는
칩;
상기 칩 상에 형성된 복수의 패터닝된 하부 금속층; 및
상기 하부 금속층 상에 형성된 리플로 구형 범프 또는 버섯 범프를 포함하는 플립칩 실장형 범프를 제공한다.
이때 상기 리플로 구형 범프 또는 버섯 범프는 Au, Cu, Sn, Ni, Bi, In, Ag, Zn 및 이들의 합금으로 이루어진 군에서 선택된 1종의 재질로 형성된다. 바람직하기로, 상기 범프는 단일 금속 범프, 또는 Sn 단독, Sn과 Au, Cu, Ni, Bi, In, Ag, Zn 및 이들의 합금 중에서 선택된 1종의 합금을 포함하는 무연 솔더 범프를 포함한다.
바람직하기로 상기 버섯 범프는 기둥(column)과 머리(head)로 구분되며, 이때 기둥과 머리 부분은 동일 재질을 사용하거나, 서로 다른 재질로 형성한다. 더욱 바람직하기로, 상기 버섯 범프의 기둥 및 머리는 Sn 단독; Sn 및 Au, Cu, Ni, Bi, In, Ag, Zn 및 이들의 합금으로 이루어진 군에서 선택된 1종의 금속과 합금된 Sn-금속 합금; 및 Au, Cu, Ni, Bi, In, Ag, Zn 및 이들의 합금으로 이루어진 군에서 선택된 1종의 금속으로 이루어진 군에서 선택된 1종이 가능하다. 가장 바람직하기로 상기 기둥은 Sn 단독, 또는 Sn을 포함하는 Sn-금속 합금이 가능하고, 상기 머리는 Sn을 포함하는 합금, 또는 Au, Cu, Ni, Bi, In, Ag, Zn 및 이들의 합금으로 이루어진 군에서 선택된 1종의 금속이 가능하다.
이때 필요에 따라 상기 버섯 범프는 범프 내 기공을 포함하도록 형성한다. 상기 버섯 범프는 기둥, 머리, 또는 기둥 및 머리에 기공을 형성한다.
추가로 상기 리플로 구형 범프 및 버섯 범프는 산화 방지막을 더욱 포함하고, 상기 산화 방지막은 Ag, Au 및 Pt로 이루어진 군에서 선택된 1종의 재질을 포함한다.
또한 본 발명은
a) 칩 상에 복수의 패터닝된 하부 금속층을 형성하는 단계;
b) 상기 하부 금속층 상에 포토레지스트를 도포 후 식각하여 상기 하부 금속층의 일부가 노출되는 개구부를 갖는 감광층을 형성하는 단계; 및
c) 상기 개구부 내 노출된 하부 금속층 상에 금속, 무연 금속 및 이들의 조합으로 이루어진 군에서 선택된 1종의 재질을 증착하고, 이를 리플로하여 리플로 구형 범프를 제조하는 단계;를 포함하고,
상기 단계 c)의 리플로 이전 또는 이후에 감광층을 제거하는 단계를 포함하는
플립칩 실장형 범프의 제조방법을 제공한다.
이때 상기 리플로 구형 범프는 감광층의 높이 미만으로 금속, 무연 금속 및 이들의 조합으로 이루어진 군에서 선택된 1종의 재질을 증착시켜 제조된다.
또한 본 발명은
a') 칩 상에 복수의 패터닝된 하부 금속층을 형성하는 단계;
b') 상기 하부 금속층 상에 포토레지스트를 도포 후 식각하여 상기 하부 금속층의 일부가 노출되는 개구부를 갖는 감광층을 형성하는 단계;
c') 상기 개구부 내 노출된 하부 금속층 상에 금속, 무연 금속 및 이들의 조합으로 이루어진 군에서 선택된 1종의 재질을 증착하는 단계; 및
d') 상기 감광층을 제거하여 버섯 범프를 제조하는 단계를 포함하는
플립칩 실장형 범프의 제조방법을 제공한다.
이때 상기 버섯 범프는 감광층의 높이를 초과하여 금속, 무연 금속 및 이들의 조합으로 이루어진 군에서 선택된 1종의 재질을 증착시켜 제조된다. 이때 증착은 동일 재질을 증착시켜 기둥과 머리 부분을 형성하거나, 2종 이상의 다른 재질을 사용하여 기둥과 머리 부분을 서로 다른 재질로 형성한다.
또한 본 발명은
칩 상에 복수의 패터닝된 하부 금속층을 형성하는 단계
상기 하부 금속층 상에 리플로 구형 범프 또는 버섯 범프를 형성하는 단계;
기판 상에 금속 전극을 형성하는 단계;
상기 금속 전극을 포함하도록 비전도성 접착제를 도포하는 단계; 및
상기 칩과 기판을 대면시켜 열 압착하는 단계를 포함하는
플립칩 접합방법을 제공한다.
이때 상기 열 압착은 200 ℃ 이하, 바람직하기로 80 내지 200 ℃에서 20 내지 100 MPa, 바람직하기로 30 내지 50 MPa의 압력을 인가하여 수행한다.
이하, 본 발명에 따른 플립칩 실장형 범프, 및 그 제조방법에 대한 바람직한 하나의 실시예를 첨부 도면을 참조하여 상세히 설명한다.
플립칩 실장형 범프
본 발명에 따른 플립칩 실장형 범프는 그 형태를 구형 또는 버섯 형태로 제조한 것이다. 본 명세서에서 "리플로 구형 범프"란 용어는 리플로 공정으로 처리 된 구형 범프를 일컫는다. 그리고, "버섯 범프"란 용어는 리플로 공정 없이 도금 공정에 의해서 버섯 형태로 형성된 범프를 일컫는다.
본 발명에 따른 플립칩 실장형 범프는
칩;
상기 칩 상에 형성된 복수의 패터닝된 하부 금속층; 및
상기 하부 금속층 상에 형성된 리플로 구형 범프 또는 버섯 범프를 포함한다.
도 3a는 리플로 구형 범프가 형성된 칩을 도시한 단면도이고, 도 3b는 버섯 범프가 형성된 칩을 도시한 단면도이다.
도 3a를 참조하면, 본 발명에 따른 플립칩 실장형 범프는 칩(10)과, 상기 칩(10) 상에 형성된 복수의 패터닝된 하부 금속층(11)과, 상기 하부 금속층(11) 상에 형성된 리플로 구형 범프(30)를 포함한다.
도 3b를 참조하면, 본 발명에 따른 플립칩 실장형 범프는 칩(10)과, 상기 칩(10) 상에 형성된 복수의 패터닝된 하부 금속층(11)과, 상기 하부 금속층(11) 상에 형성된 버섯 범프(50)를 포함한다.
상기 리플로 구형 범프(30) 또는 버섯 범프(50)는 금속 범프 또는 무연 솔더 범프가 가능하다.
상기 하부 금속층의 재질은 본 발명에서 특별히 한정하지 않으며, 반도체 분야에 사용되는 금속이면 그 어느 것이든 가능하다.
특히 본 발명에 따른 범프는 Au, Cu, Sn, Ni, Bi, In, Ag, Zn 및 이들의 합금으로 이루어진 군에서 선택된 1종의 재질로 형성된다. 바람직하기로, 상기 범프는 단일 금속 범프, 또는 Sn 단독, Sn과 Au, Cu, Ni, Bi, In, Ag, Zn 및 이들의 합금 중에서 선택된 1종의 합금을 포함하는 무연 솔더 범프를 포함한다.
이때 Sn에 포함되는 Au, Cu, Ni, Bi, In, Ag, Zn 및 이들의 합금 중에서 선택된 1종은 전체 범프 조성에 대해 5 중량% 이하로 포함되는 것이 바람직하다. 더욱 바람직하기로 상기 Sn을 포함하는 합금은 Sn-Ni 또는 Sn-Cu가 가능하다. 이렇게 첨가되는 합금 성분은 Sn의 용융점 및 표면 장력을 낮춰 연성을 향상시켜 소성 변형을 통한 접합 특성을 높인다.
상기 버섯 범프(50)는 기둥(column)과 머리(head)로 구분되며, 이때 기둥과 머리 부분은 동일 재질을 사용하거나, 서로 다른 재질로 형성된 복합 버섯 범프(composite mushroom bump) 형태로 제조 및 사용이 가능하다. 바람직하기로, 상기 복합 버섯 범프는 기둥 및 머리는 Sn 단독, Sn과 Au, Cu, Ni, Bi, In, Ag, 및 Zn으로 이루어진 Sn-금속 합금, 또는 Au, Cu, Ni, Bi, In, Ag, 또는 Zn 중에서 선택된 1종의 금속으로 제조한다. 이때 기둥 및 머리는 서로 다른 재질을 사용한다. 일예로 기둥을 Sn으로 제조하고, 머리는 Cu 또는 Ni로 제조하여 Sn/Cu, Sn/Ni (기둥/머리)로 제조한다. 또한 이와 반대로 기둥을 Cu 또는 Ni로 제조하고, 머리는 Sn으로 제조하여 Cu/Sn, Ni/Sn (기둥/머리)로 제조한다.
도 4a 및 4b는 본 발명에 따른 복합 버섯 범프의 단면도이다.
도 4a를 참조하면, 복합 버섯 범프는 칩(10) 상에 버섯 범프가 형성되고, 상기 버섯 범프는 기둥 부분(7a)은 Cu 또는 Ni가 사용되고, 이때 머리 부분(8a)은 Sn이 사용된다. 도 4b에 따른 복합 버섯 범프는 칩(10) 상에 기둥 부분(7b)으로 Sn이 사용되며, 머리 부분(8b)은 Cu 또는 Ni가 사용된다.
또한 본 발명에 따른 리플로 구형 범프 또는 버섯 범프는 필요에 따라 상기 범프 내 기공을 포함하도록 형성한다. 상기 기공은 칩과 기판 접합시 인가되는 압력에 의해 기공 부위에 응력이 집중이 되어 낮은 압력으로도 소성 변형의 효과를 증대시킨다. 이렇게 기공이 포함된 범프는 전해 도금할 때 전류밀도, 도금용액의 pH, 전처리 등의 도금 조건을 바꿈에 따라 하기 도 5a 내지 도 5c와 같은 여러 가지 형태로 제조할 수 있다.
도 5a 내지 도 5c는 본 발명에 따라 기공이 형성된 버섯 범프의 단면도이다.
도 5a에 따른 버섯 범프는 기둥 부분(7)과 머리 부분(8)으로 구성되고, 상기 기둥 부분(7)이 기공(21)을 포함한다. 도 5b에 따른 버섯 범프는 기둥 부분(7)과 머리 부분(8)으로 구성되고, 상기 머리 부분(8)이 기공(21)을 포함한다. 도 5c 에 따른 버섯 범프는 기둥 부분(7)과 머리 부분(8)으로 구성되고, 상기 기둥 부분(7) 및 머리 부분(8) 모두에 기공(21)을 포함한다.
이렇게 소성 변형이 가능한 금속 재료를 사용하여 범프를 구 형태 또는 버섯 형태로 제조하여 범프 높이 편차에 의한 접합 불량을 개선한다.
추가로 상기 리플로 구형 범프 및 버섯 범프는 산화 방지막을 더욱 포함하고, 상기 산화 방지막은 Ag, Au 및 Pt로 이루어진 군에서 선택된 1종의 재질을 포 함한다.
플립칩 실장형 범프의 제조방법
전술한 바의 리플로 구형 범프를 포함하는 플립칩 실장형 범프는
a) 칩 상에 복수의 패터닝된 하부 금속층을 형성하는 단계;
b) 상기 하부 금속층 상에 포토레지스트를 도포 후 식각하여 상기 하부 금속층의 일부가 노출되는 개구부를 갖는 감광층을 형성하는 단계; 및
c) 상기 개구부 내 하부 금속층 상에 금속, 무연 금속 및 이들의 조합으로 이루어진 군에서 선택된 1종의 재질을 증착한 후, 리플로 처리하여 리플로 구형 범프를 제조하는 단계;를 포함하고,
상기 단계 c)의 리플로 이전 또는 이후에 감광층을 제거하는 단계를 포함한다.
먼저, 단계 a)에서는 칩 상에 하부 금속층을 형성한 다음, 통상의 식각 공정을 통해 복수의 패터닝된 하부 금속층을 형성한다.
이때 하부 금속층의 형성을 위한 증착 방법은 본 발명에서 한정하지 않으며, 대표적으로 CVD(Chemical Vapor Deposition)법, PVD(Physical Vapor Deposition)법, 무전해도금법(electroless plating), 및 전해도금법(electroplating)으로 이루어진 군에서 선택된 1종의 방법이 가능하다.
단계 b)에서는 상기 패터닝된 하부 금속층 상에 포토레지스트를 도포 후 식각하여 하부 금속층의 일부가 노출되는 개구부를 갖도록 감광층을 형성한다.
상기 포토레지스트는 포지티브 또는 네거티브 포토레지스트를 하부 금속층 상에 도포한 다음, 베이킹 및 패터닝 공정을 통해 개구부를 갖는 감광층을 형성한다. 이때 감광층의 두께 및 개구부의 크기는 최종적으로 제조되는 범프의 형태를 결정한다.
일예로 감광층의 높이 미만으로 범프를 형성하기 위한 재질을 증착시키는 경우 구형의 범프가 제조되며, 상기 감광층의 높이를 초과하여 증착하는 경우 버섯 범프가 제조된다. 이때 경우에 따라 감광층을 2단 이상 사용하여 버섯 범프의 형태를 변화시킬 수 있다.
단계 c)에서는 상기 개구부 내 하부 금속층 상에 금속, 무연 금속 및 이들의 조합으로 이루어진 군에서 선택된 1종의 재질을 증착하고, 이를 리플로하여 리플로 구형 범프를 제조한다. 이때 상기 리플로를 수행하기 이전 또는 이후에 감광층을 제거하여 범프의 형태를 변화시킬 수 있다.
상기 개구부에 증착되는 재질은 Au, Cu, Sn, Ni, Bi, In, Ag, Zn 및 이들의 합금으로 이루어진 군에서 선택된 1종의 재질이 사용하여 단일 금속 범프를 형성하거나, Sn 단독, 또는 Sn과 Au, Cu, Ni, Bi, In, Ag, Zn 및 이들의 합금 중에서 선택된 1종의 합금을 포함하는 무연 솔더 범프를 포함한다. 또한 경우에 따라 Sn과 Au, Cu, Ni, Bi, In, Ag, Zn 및 이들의 합금 중에서 선택된 1종을 사용하는 합금 형태의 무연 솔더 범프도 가능하며, 바람직하기로 Sn-Ni 또는 Sn-Cu가 가능하다.
이때 증착 방법은 금속 마스크를 하부 금속층과 정렬시킨 후 진공 증착하거나, 전해도금 또는 무전해 도금하거나, 와이어 본더를 이용하는 스터드 범핑하거 나, 스크린(screen) 또는 스텐실(stencil) 프린팅 방법을 통해 수행한다.
상기 리플로는 공정은 통상적으로 사용되는 방법이 가능하며, 리플로 공정을 통해 표면 장력에 의해 증착된 층이 변화되고, 감광층이 댐 역할을 하여 원호 형상인 구형의 범프를 가능하게 한다. 이러한 리플로 공정은 구형 범프를 제작하는 목적 이외에 균일한 범프의 조성을 얻고, 범프 간 높이를 균일하게 하고, 하부 금속층과 범프 간의 접합 강도를 증가시킨다.
바람직하기로 상기 리플로 공정은 150 내지 300 mtorr의 진공 조건 하에 85 내지 95%의 Ar 및 5 내지 15%의 H2 혼합 기체에서 0.1 내지 120초의 리플로 시간 범위에서 수행한다. 일예로 Sn 재질의 범프를 형성하는 경우, Sn의 융점 온도인 232℃ 이상에서, 바람직하게는 주석의 융점 온도보다 20 내지 30 ℃ 높은 온도에서, 더욱 바람직하게는 232 내지 280 ℃에서 리플로 단계를 통해 볼(ball) 모양의 리플로 구형 범프를 형성한다.
이때 감광층의 제거 또한 본 발명에서 한정하지 않으며, 이 분야의 통상의 지식을 가진 자에 의해 공지의 방법을 선택하여 수행한다.
추가로 상기 리플로 구형 범프는 산화 방지막을 형성하는 단계를 더욱 수행한다.
상기 산화 방지막은 Ag, Au 및 Pt로 이루어진 군에서 선택된 1종의 재질을 포함하며, 통상의 증착 방법을 이용하여 수행한다.
도 6은 본 발명의 제1 구현예에 따른 리플로 구형 범프의 제조 단계를 개략적으로 도시한 단면도이다.
도 6의 (a)에서는 복수의 패터닝된 하부 금속층(11)이 형성된 칩(10) 상에 개구부를 갖는 감광층(4)을 형성한다.
도 6의 (b)에서는 상기 개구부 내 노출된 하부 금속층(11) 상에 범프 형성을 위한 재질을 증착시켜 층(30a)을 형성한다.
도 6의 (c)에서는 감광층(4)을 제거하여 칩(10) 상에 하부 금속층(11) 및 범프 형성을 위한 층(30a)을 남겨둔다.
도 6의 (d)에서는 리플로 공정을 수행하여 상기 범프 형성을 위한 층(30a)이 표면 장력에 의해 구형으로 변화되어 리플로 범프(30)가 형성된 플립칩 실장형 범프를 제조한다.
도 7은 본 발명의 제2 구현예에 따른 리플로 구형 범프의 제조 과정을 개략적으로 도시한 단면도이다.
도 7의 (a)에서는 복수의 패터닝된 하부 금속층(11)이 형성된 칩(10) 상에 개구부를 갖는 감광층(4)을 형성한다.
도 7의 (b)에서는 상기 개구부 내 노출된 하부 금속층(11) 상에 범프 형성을 위한 재질을 증착시켜 층(40a)을 형성한다.
도 7의 (c)에서는 리플로 공정을 수행하여 범프 형성을 위한 층(40a)이 원호 형상의 구형의 범프(40a)가 제조된다.
도 7의 (d)에서는 감광층(4)을 제거하여 칩(10) 상에 하부 금속층(11) 및 구 형의 범프(40)가 형성된 플립칩 실장형 범프를 제조한다.
또한 본 발명에 따른 버섯 범프를 포함하는 플립칩 실장형 범프는
a') 칩 상에 복수의 패터닝된 하부 금속층을 형성하는 단계;
b') 상기 패터닝된 하부 금속층 상에 포토레지스트를 도포 후 식각하여 상기 하부 금속층의 일부가 노출된 개구부를 갖는 감광층을 형성하는 단계;
c') 상기 개구부 내 하부 금속층 상에 금속, 무연 금속 및 이들의 조합으로 이루어진 군에서 선택된 1종의 재질을 증착하여 버섯 범프를 제조하는 단계; 및
d') 감광층을 제거하는 단계를 포함한다.
상기 단계 a') 내지 c')는 전술한 리플로 구형 범프의 제조단계에서 언급한 바를 따른다.
이때 버섯 범프를 형성하기 위해선 단계 c')의 증착시 감광층의 높이를 초과하여 금속, 무연 금속 및 이들의 조합으로 이루어진 군에서 선택된 1종의 재질을 전해도금 또는 무전해 도금 방법을 이용하여 증착한다. 상기 증착은 동일 재질을 증착시켜 기둥과 머리 부분을 형성하거나, 2종 이상의 다른 재질을 사용하여 기둥과 머리 부분을 서로 다른 재질로 형성한다.
도 8은 본 발명의 제3 구현예에 따른 버섯 범프의 제조 과정을 개략적으로 도시한 단면도이다.
도 8의 (a)에서는 복수의 패터닝된 하부 금속층(11)이 형성된 칩(10) 상에 개구부를 갖는 감광층(4)을 형성한다.
도 8의 (b)에서는 상기 개구부 내 하부 금속층(11) 상에 범프 형성을 위한 재질을 증착시켜 층(50a)을 형성한다.
도 8의 (c)에서는 감광층(4)을 제거하여 칩(10) 상에 하부 금속층(11) 및 버섯 범프(50)가 형성된 플립칩 실장형 범프를 제조한다.
도 9는 본 발명의 제4 구현예에 따른 버섯 범프의 제조 과정을 개략적으로 도시한 단면도이다.
도 9의 (a)에서는 복수의 패터닝된 하부 금속층(11)이 형성된 칩(10) 상에 개구부를 갖는 감광층(4a, 4b)을 형성한다. 이때 감광층(4a, 4b)은 서로 단차를 갖도록 형성한다.
도 9의 (b)에서는 상기 개구부의 하부 금속층(11) 상에 범프 형성을 위한 재질을 증착시켜 층(60a)을 형성한다.
도 9의 (c)에서는 감광층(4a, 4b)을 제거하여 칩(10) 상에 하부 금속층(11) 및 버섯 범프(60)가 형성된 플립칩 실장형 범프를 제조한다.
플립칩 실장형 범프를 이용한 플립칩 접합방법
이렇게 제조된 플립칩 실장형 범프를 이용한 플립칩 접합방법은
칩 상에 복수의 패터닝된 하부 금속층을 형성하는 단계
상기 하부 금속층 상에 리플로 구형 범프 또는 버섯 범프를 형성하는 단계;
기판 상에 금속 전극을 형성하는 단계;
상기 금속 전극을 포함하도록 비전도성 접착제를 도포하는 단계; 및
상기 칩과 기판을 대면시켜 열 압착하는 단계를 포함한다.
먼저, 칩 상에 복수의 패터닝된 하부 금속층을 형성하고, 상기 하부 금속층 상에 리플로 구형 범프 또는 버섯 범프를 형성한다. 이러한 하부 금속층 및 범프의 형성은 전술한 바를 따른다.
다음으로, 기판 상에 금속 전극을 형성한다. 상기 기판은 세라믹, 유리, 플라스틱, 인쇄 회로 기판 및 유연 기판으로 이루어진 군에서 선택된 1종이 가능하며, 플립칩 접합이 요구되는 모든 기판이 가능하다. 이때 금속 전극 또한 반도체 분야에서 사용되는 모든 금속 재질이 가능하다.
다음으로, 상기 칩 상의 하부 금속층에 범프를 형성한다. 상기 범프는 전술한 바에 따른 금속 범프 또는 무연 솔더 범프가 가능하다.
다음으로, 상기 기판 상에 금속 전극을 포함하도록 비전도성 접착제를 도포한다. 상기 비전도성 접착제는 이 분야에서 통상적으로 사용되는 비전도성 접착제가 가능하며, 대표적으로 에폭시 수지가 가능하다.
다음으로, 상기 범프와 금속 전극이 기계적 전기적으로 서로 연결되도록 상기 기판과 칩을 대면한 다음, 열 압착한다.
상기 열 압착 조건은 범프를 형성하는 금속의 종류에 따라 조정되나, 바람직하게는 200 ℃ 이하, 보다 바람직하게는 80 내지 200 ℃, 가장 바람직하게는 150 내지 200 ℃의 온도 범위에서 수행한다. 만약 열 압착시 온도가 상기 범위 미만이면 접착제가 완전히 경화되지 않아 불량이 발생하고, 이와 반대로 상기 범위를 초과하면 칩이나 기판이 열화 되거나 비용이 증가하게 되므로 경제적이지 못하다.
또한 이때 인가되는 압력은 20 내지 100 MPa, 바람직하게는 30 내지 50 MPa의 접합 압력 범위에서 조절된다. 만약 인가되는 압력이 상기 범위 미만이면 범프가 금속 전극과 미 접촉될 문제가 발생하고, 이와 반대로 상기 범위를 초과하면 칩이나 기판이 손상되거나 경제적으로 비용이 증가하는 문제가 있다. 본 발명에서는 열 압착을 상기한 범위에서 수행하여 플립칩 접합부의 신뢰성을 높인다.
도 10은 본 발명의 일 실시예에 따른 플립칩 접합방법을 보여주는 모식도이다. 이때 범프는 구형 범프가 사용된다.
도 10의 (a) 및 (b)에서는 칩(10) 상에 하부 금속층(11)과 리플로 구형 범프(30)를 형성한다.
도 10의 (c) 및 (d)를 참조하면, 기판(20) 상에 금속 전극(22)을 형성하고, 상기 금속 전극(22)을 포함하도록 상기 기판(20) 상에 비전도성 접착제(70)를 도포한다.
도 10의 (e) 및 (f)를 참조하면, 칩(10)과 기판(20)을 대면시킨 후, 열 압착하여 리플로 구형 범프(30)를 이용하여 플립칩을 접합한다.
도 11 및 도 12는 본 발명의 다른 실시예에 따라 버섯 범프를 사용한 플립칩 접합방법을 보여주는 모식도이다. 이때 편의를 위해 각 부분에 대해 별도로 부호를 기재하지 않았으며, 하부 금속층 및 비전도성 접착제는 도시하지 않았다.
먼저, 도 11은 기둥 및 머리가 동일 재질로 제조된 버섯 범프를 사용한 플립칩 접합방법을 보여주는 모식도이다.
도 11의 (a)에서는 칩 상에 버섯 범프를 형성하고, 이를 금속 전극이 형성된 기판과 대면 시킨다. 도 11의 (b)에서는 칩과 기판을 열 압착시켜 접합한다. 이때 버섯 범프를 소성 변형이 가능한 재질로 제조함에 따라 버섯 범프 간 높이 차이가 있더라도 압력에 의해 소성 변형되어 칩과 기판 간 접합을 가능케 한다.
도 12는 기둥 및 머리가 이종 재질로 제조된 복합 버섯 범프를 사용한 플립칩 접합방법을 보여주는 모식도이다.
도 12의 (a)에서는 칩 상에 복합 버섯 범프를 형성하고, 이를 금속 전극이 형성된 기판과 대면시킨다. 이때 상기 복합 버섯 범프는 기둥과 머리를 다른 재질로 제조하며, 상기 기둥이나 머리 중 어느 하나가 Sn을 포함하도록 한다.
도 12의 (b)에서는 칩과 기판을 열 압착시켜 접합한다. 이때 상기 복합 버섯 범프는 기둥과 머리 중 어느 하나가 소성 변형이 가능한 재질로 제조함에 따라 버섯 범프 간 높이 차이가 있더라도 압력에 의해 소성 변형되어 칩과 기판 간 접합을 가능케 한다.
도 13 내지 도 15는 또 다른 실시예에 따라 기공이 형성된 버섯 범프를 사용한 플립칩 접합방법을 보여주는 모식도이다.
도 13은 또 다른 실시예에 따라 머리에 기공이 형성된 버섯 범프를 사용한 플립칩 접합방법을 보여주는 모식도이다.
도 13의 (a)에서는 칩 상에 머리에 기공이 형성된 버섯 범프를 형성하고, 이를 금속 전극이 형성된 기판과 대면시킨다. 이때 상기 버섯 범프의 머리는 소성 변형이 용이한 Sn 또는 Sn을 포함하는 합금으로 제조한다.
도 13의 (b)에서는 칩과 기판을 열 압착시켜 접합한다. 이때 상기 버섯 범 프는 머리가 소성 변형이 가능한 재질로 제조함에 따라 버섯 범프 간 높이 차이가 있더라도 칩과 기판 간 접합을 가능케 한다. 또한 머리 내 형성된 기공의 크기가 압력에 의해 축소가 일어나 상기 버섯 범프 간 높이 차이를 보상한다.
도 14는 또 다른 실시예에 따라 기둥에 기공이 형성된 버섯 범프를 사용한 플립칩 접합방법을 보여주는 모식도이다.
도 14의 (a)에서는 칩 상에 기둥에 기공이 형성된 버섯 범프를 형성하고, 이를 금속 전극이 형성된 기판과 대면시킨다. 이때 상기 버섯 범프의 기둥은 소성 변형이 용이한 Sn 또는 Sn을 포함하는 합금으로 제조한다.
도 14의 (b)에서는 칩과 기판을 열 압착시켜 접합한다. 이때 상기 버섯 범프는 기둥이 소성 변형이 가능한 재질로 제조함에 따라 버섯 범프 간 높이 차이가 있더라도 칩과 기판 간 접합을 가능케 한다. 또한 기둥 내 형성된 기공의 크기가 압력에 의해 축소가 일어나 상기 버섯 범프 간 높이 차이를 보상한다.
도 15는 또 다른 실시예에 따라 머리 및 기둥 모두에 기공이 형성된 버섯 범프를 사용한 플립칩 접합방법을 보여주는 모식도이다.
도 15의 (a)에서는 칩 상에 기둥 및 머리에 기공이 형성된 버섯 범프를 형성하고, 이를 금속 전극이 형성된 기판과 대면시킨다. 이때 상기 버섯 범프의 기둥 및 머리는 소성 변형이 용이한 Sn 또는 Sn을 포함하는 합금으로 제조한다.
도 15의 (b)에서는 칩과 기판을 열 압착시켜 접합한다. 이때 상기 버섯 범프는 열 압착시 인가되는 압력에 의해 소성 변형이 가능한 재질로 제조된 머리 및 기둥이 소성 변형되고, 상기 머리 및 기둥에 형성된 기공이 축소되어 버섯 범프 간 높이 차이를 보상하여 칩과 기판 간 접합을 가능케 한다.
이와 같이 본 발명에서는 칩과 기판의 접합을 위해 리플로 구형 범프 또는 버섯 범프를 형성하고, 그 재질로 소성 변형이 가능한 재질을 사용하여 플립칩 접합부의 신뢰성을 향상시킬 수 있다. 더욱이 플립칩 접합 시 범프 당 받는 평균 접합 압력은 15 내지 100 mN/bump, 바람직하기로 약 20 mN/bump (2 g/bump, 범프 크기: 25㎛×25㎛)을 가진다. 이는 미국특허 제5,928,458호에서의 980 mN/bump (100g/bump, 범프 크기(직경): 85㎛), 및 한국 공개특허 제2001-0104626호에서의 980 mN/bump (100g/bump)보다 매우 낮은 값임을 알 수 있다.
이러한 플립칩 접합은 칩-온 글라스(Chip On Glass, COG), 칩-온 플라스틱(Chip On Plastic, COP)를 이용한 디스플레이, 영상 센서의 패키지 및 저온 플립칩 본딩용 패키지 분야 등 다양한 분야에 적용된다.
이하, 본 발명을 다음의 실시예에 의거하여 더욱 상세히 설명하겠는바, 본 발명이 실시예에 한정되는 것은 아니다.
[실시예]
실시예 1: 리플로 Sn 구형 범프의 제조
ITO 기판 상에 Au를 10 ㎛의 두께로 증착시켜 하부 금속층을 형성하였다. 상기 하부 금속층의 상부에 폴리아크릴계 포토레지스트를 도포 후 자외선 조사시켜 감광층을 형성하고, 이를 식각하여 하부 금속층이 노출되도록 개구부를 형성하였다. 상기 개구부 내 하부 금속층 상에 Sn을 30 ㎛의 두께로 형성하였다.
이어서 270 mtorr의 진공 및 250 ℃의 온도에서 및 Ar/H2 (9:1의 가스 분압)의 혼합 가스를 주입하면서 50 초 동안 리플로 공정을 수행하였다. 이어서 감광층을 제거하여 ITO 기판 상에 Au 하부 금속층 및 리플로 Sn 구형 범프를 제조하였다. 이때 범프는 30 ㎛ 피치로 형성하였다.
비교예 1: 기둥 Sn 범프의 제조
리플로 공정을 수행하지 않고 Sn을 전기 도금(electroplate)시켜 범프를 제조한 것을 제외하고 상기 실시예 1과 동일하게 수행하였다.
실험예 1: 범프 형태 분석
상기 실시예 1 및 비교예 1에서 제조된 범프의 형태를 알아보기 위해 주사전자현미경을 이용하여 측정하였고, 얻어진 결과를 도 16 및 도 17에 나타내었다.
도 16의 (a)는 실시예 1에서 제조된 리플로 Sn 구형 범프를 보여주는 주사전자현미경 사진이고, (b)는 이의 확대 사진이다. 또한 도 17의 (a)는 비교예 1에서 제조된 Sn 범프를 보여주는 주사전자현미경 사진이고, (b)는 이의 확대 사진이다.
도 16 및 도 17을 참조하면, 본 발명의 실시예 1에 의해 구형의 Sn 범프가 균일하게 제조됨을 알 수 있으며, 리플로 공정을 수행하지 않는 경우 기둥 형태의 범프가 형성됨을 알 수 있다.
실험예 2: 접착 특성 분석
상기 실시예 1 및 비교예 1에서 제조된 범프의 접합 후 형태를 알아보기 위해 광학현미경을 이용하여 측정하였고, 얻어진 결과를 도 18 및 도 19에 나타내었 다. 이때 접합은 유리 기판을 이용하여 비전도성 접착제로 에폭시 수지를 사용하여 도포한 후, 100 ℃에서 80 MPa의 압력을 인가하여 270 초 동안 수행하였다.
도 18은 실시예 1의 리플로 Sn 구형 범프를 이용하여 접합된 시편에서 비전도성 접착제가 범프 계면에 트랩 되지 않았음을 보여주는 광학현미경 사진이고, 도 19는 비교예 1에서 제조된 Sn 범프를 이용하여 접합된 시편에서 비전도성 접착제가 범프계면에 트랩된 것을 보여주는 광학현미경 사진이다.
도 18을 참조하면, 실시예 1의 리플로 Sn 구형 범프를 이용하는 경우 접착제가 트랩되지 않는 깨끗한 접착을 보여주고 있다. 이와 비교하여 도 19에서 보여지는 비교예 1의 경우 매우 불균일한 접합 특성을 나타냄을 알 수 있다. 이러한 결과는 리플로 공정을 통해 Sn 구형 범프를 사용하는 경우 칩과 기판과의 접착능을 높일 수 있음을 의미한다.
실험예 3: 비전도성 접착제의 트래핑 현상 분석
상기 실시예 1 및 비교예 1에서 제조된 범프의 접합 후 비전도성 접착제의 트랩 정도를 알아보기 위해 주사전자현미경을 이용하여 측정하였고, 얻어진 결과를 도 20 및 도 21에 나타내었다. 이때 접합은 상기 실험예 2와 동일하게 수행하였다.
도 20은 실시예 1의 리플로 Sn 구형 범프를 이용하여 접합된 단면을 보여주는 주사전자현미경 사진이고, 도 21은 비교예 1에서 제조된 Sn 범프를 이용하여 접합된 단면을 보여주는 주사전자현미경 사진이다.
도 20을 참조하면, 실시예 1의 리플로 Sn 구형 범프를 이용하는 경우 비전도 성 접착제가 범프 내로 전혀 침투하지 않아 트랩핑 현상이 발생하지 않음을 알 수 있다. 이와 비교하여 도 21의 비교예 1의 경우 비전도성 접착제가 범프 내에 과도하게 갇혀(검은색 영역) 트랩핑 현상이 심각하게 발생함을 알 수 있다.
실험예 4: 접촉저항 및 침투도 분석
상기 실시예 1의 리플로 Sn 구형 범프를 이용하여 기판과 접합시 인가되는 압력을 변화시켜 이때의 접촉 저항, 표준편차, 비전도성 접착제의 갇힘에 의한 접합의 불량률을 측정하였으며, 얻어진 결과를 하기 표 1 및 도 22에 나타내었다.
압력 40 MPa 80 MPa
접촉 저항(mΩ) 80.70 21.21
표준편차 40.56 5.79
불량률(%) 0 0
도 22의 (a)는 40 MPa의 압력으로 접합한 단면을 보여주는 주사 현미경 사진이고, (b)는 80 MPa의 압력으로 접합한 단면을 보여주는 주사 현미경 사진이다.
상기 표 1 및 도 22를 참조하면, 40 MPa 및 80 MPa로 인가하는 경우 비교적 낮은 접촉 저항을 나타내었으며, 두 가지 경우 모두 범프 내로 비전도성 접착제의 갇힘이 발생하지 않았다. 특히 80 MPa로 보다 높은 압력으로 접합하는 경우 기판과 칩간 접촉하는 표면적이 증가함에 따라 접촉 저항이 낮아짐을 알 수 있다.
실시예 2: Sn 버섯 범프의 제조
ITO 기판 상에 Au를 10 ㎛의 두께로 증착시켜 하부 금속층을 형성하였다. 상기 하부 금속층 상에 폴리아크릴계 포토레지스트를 도포 후 자외선 조사시켜 감광층을 형성하고, 이를 식각하여 하부 금속층이 노출되도록 개구부를 형성하였다. 상기 개구부 내 Sn을 증착하되, 감광층 상부의 일부 표면을 덮도록 수행하여 35 ㎛ 두께의 Sn을 증착하였다.
이어서 감광층을 제거하여 ITO 기판 상에 Au 하부 금속층 및 Sn 버섯 범프를 제조하였다.
실시예 3: Cu 버섯 범프의 제조
Sn 대신 Cu를 사용하여 상기 실시예 2와 동일하게 수행하여 ITO 기판 상에 Au 하부 금속층 및 Cu 버섯 범프를 제조하였다.
실시예 4: Sn / Cu 복합 버섯 범프의 제조
ITO 기판 상에 Au를 10 ㎛의 두께로 증착시켜 하부 금속층을 형성하였다. 이의 상부에 폴리아크릴계 포토레지스트를 도포 후 자외선 조사시켜 감광층을 형성하고, 이를 식각하여 하부 금속층이 노출되도록 개구부를 형성하였다. 이어서, 그 상부에 감광층과 동일 높이가 되도록 Sn을 20 ㎛의 두께로 증착하고, Cu를 Sn과 감광층의 일부를 덮도록 15 ㎛의 두께로 Cu를 증착시켰다.
이어서 감광층을 제거하여 ITO 기판 상에 Au 하부 금속층 및 Sn/Cu(기둥/머리)의 복합 버섯 범프를 제조하였다.
비교예 2: 기둥 Cu 범프의 제조
상기 실시예 2와 동일하게 수행하되, 감광층의 높이까지 Cu를 증착시킨 후, 감광층을 제거하여 기둥 형태의 Cu 범프를 제조하였다.
실험예 5: 범프 형태 분석
상기 실시예 2 내지 4와 비교예 2에서 제조된 범프의 형태를 주사전자현미경을 이용하여 측정하였고, 얻어진 결과를 도 23 내지 도 26에 나타내었다.
도 23은 실시예 2에서 형성된 Sn 버섯 범프를 보여주는 주사전자현미경 사진이고, 도 24는 실시예 3에서 형성된 Cu 버섯 범프를 보여주는 주사전자현미경 사진이고, 도 25의 (a)는 실시예 4에서 형성된 Sn/Cu 복합 버섯 범프를 보여주는 주사전자현미경 사진이고, (b)는 이의 확대 사진이며, 도 26은 비교예 2에서 형성된 기둥 형태의 Cu 범프를 보여주는 주사전자현미경 사진이다.
도 23 내지 도 26을 참조하면, 각각의 범프 모두 균일하게 형성됨을 알 수 있다.
실험예 6: 접촉저항 및 트래핑 현상 분석
상기 실시예 2 내지 4와 비교예 2에서 제조된 범프를 이용하여 접합 후 인가되는 압력에 따른 접촉 저항 및 불량률을 측정하였으며, 얻어진 결과를 하기 표 2에 나타내었다. 이때 접합은 Ti가 전면에 걸쳐 증착된 유리 기판을 이용하여 상기 Ti층의 상부에 비전도성 접착제로 에폭시 수지를 사용하여 도포한 후, 150 ℃에서 압력을 인가하여 90 초 동안 수행하였다. 상기 불량률은 전체 범프당 비전도성 접착제가 침투되어 불량이 일어난 범프의 개수에 대한 백분율을 의미한다.
실시예 2 실시예 3 실시예 4 비교예 2
범프 Sn 버섯 범프 Cu 버섯 범프 Sn/Cu 복합 버섯 범프 기둥 Cu 범프
인가 압력 35 MPa 80 MPa 50 MPa 80 MPa
접촉 저항(mΩ) 11.9 12.8 16.5 18.2
불량률(%) 0 0 0 30
상기 표 2를 참조하면, 실시예 3과 비교예 2의 접촉 저항의 경우 동일 압력을 인가하는 경우 범프를 버섯 형태로 제조하는 경우 접촉 저항을 줄일 수 있음을 알 수 있다. 또한 기둥 형태의 범프 보다 버섯 범프를 사용하였을 경우 낮은 압력으로 접합이 가능함을 알 수 있다. 더욱이 그 재질에 있어서도 Cu 보다는 Sn을 포함하는 경우 보다 낮은 접촉 저항 수치를 가짐을 알 수 있다.
그리고 실시예 4의 Sn/Cu 복합 버섯 범프의 경우 낮은 압력으로 인가하더라도 충분히 접합이 가능함을 알 수 있다.
더욱이 본 발명에 따른 실시예 2 내지 4의 범프는 비전도성 접착제의 트래핑 현상이 전혀 나타나지 않았다. 이와 반면에, 비교예 2의 기둥 범프의 경우, 접합의 불량률이 30%로 매우 심각하게 발생하였다.
실시예 5
상기 실시예 4와 동일하게 수행하되, 표면에 Ag를 이용하여 산화 방지막을 형성하여 Sn/Cu(기둥/머리) 복합 버섯 범프를 제조하였다.
실시예 6
상기 실시예 5와 동일하게 수행하되, Cu 대신 Ni를 증착하여 Sn/Ni(기둥/머리) 복합 버섯 범프를 제조하였다.
본 발명에 따르면 간단한 공정으로 범프의 모양을 구형 또는 버섯(mushroom) 형상으로 만들어 리플로 구형 범프 또는 버섯 범프의 제조가 가능하다. 이에 상기 범프의 저압에 의한 기하학적 소성 변형이 가능할 뿐 아니라 플립칩 접합부의 신뢰성을 향상시킬 수 있다.
또한, 본 발명의 플립칩 접합방법은 COG(Chip On Glass), COP(Chip On Plastic)를 이용한 디스플레이, 영상센서의 패키지, 및 저온 플립칩 본딩용 패키지 분야 등에 유용하게 이용될 수 있다.

Claims (26)

  1. 칩;
    상기 칩 상에 형성된 복수의 패터닝된 하부 금속층; 및
    상기 하부 금속층 상에 형성된 리플로 구형 범프 또는 버섯 범프를 포함하는 플립칩 실장형 범프.
  2. 제1항에 있어서,
    상기 리플로 구형 범프 및 버섯 범프는 Au, Cu, Sn, Ni, Bi, In, Ag, Zn 및 이들의 합금으로 이루어진 군에서 선택된 1종의 재질을 포함하는 것인 플립칩 실장형 범프.
  3. 제1항에 있어서,
    상기 리플로 구형 범프 및 버섯 범프는 단일 금속 범프, 또는 Sn 단독 Sn과 Au, Cu, Ni, Bi, In, Ag, Zn 및 이들의 합금 중에서 선택된 1종의 합금을 포함하는 무연 솔더 범프인 것인 플립칩 실장형 범프.
  4. 제3항에 있어서,
    상기 Sn을 포함하는 합금은 Au, Cu, Ni, Bi, In, Ag, Zn 및 이들의 합금을 전체 조성 내 5 중량% 이하로 포함하는 것인 플립칩 실장형 범프.
  5. 제1항에 있어서,
    상기 버섯 범프는 기둥(column)과 머리(head)로 구분되며, 상기 기둥과 머리 부분은 동일 재질을 사용하거나, 서로 다른 재질로 형성하는 것인 플립칩 실장형 범프.
  6. 제1항에 있어서,
    상기 버섯 범프의 기둥은 Sn 단독; Sn 및 Au, Cu, Ni, Bi, In, Ag, Zn 및 이들의 합금으로 이루어진 군에서 선택된 1종의 금속과 합금된 Sn-금속 합금을 포함하고, 상기 머리는 Sn-금속 합금; 및 Au, Cu, Ni, Bi, In, Ag, Zn 및 이들의 합금으로 이루어진 군에서 선택된 1종의 금속으로 이루어진 군에서 선택된 1종을 포함하는 것인 플립칩 실장형 범프.
  7. 제1항에 있어서,
    상기 버섯 범프는 기둥, 머리 또는 기둥 및 머리에 기공을 포함하는 것인 플립칩 실장형 범프.
  8. 제1항에 있어서,
    추가로 상기 리플로 구형 범프 및 버섯 범프는 표면에 산화 방지막을 더욱 포함하는 것인 플립칩 실장형 범프.
  9. a) 칩 상에 복수의 패터닝된 하부 금속층을 형성하는 단계;
    b) 상기 패터닝된 하부 금속층 상에 포토레지스트를 도포 후 식각하여 하부 금속층의 일부가 노출되는 개구부를 갖는 감광층을 형성하는 단계; 및
    c) 상기 개구부 내 하부 금속층 상에 금속, 무연 금속 및 이들의 조합으로 이루어진 군에서 선택된 1종의 재질을 증착한 후, 리플로 처리하여 리플로 구형 범프를 제조하는 단계;를 포함하고,
    상기 단계 c)의 리플로 이전 또는 이후에 감광층을 제거하는 단계를 포함하는
    리플로 구형 범프의 제조방법.
  10. 제9항에 있어서,
    상기 하부 금속층은 CVD(Chemical Vapor Deposition)법, PVD(Physical Vapor Deposition)법, 무전해도금법(electroless plating), 및 전해도금법(electroplating)으로 이루어진 군에서 선택된 1종의 방법으로 수행하여 형성하는 것인 리플로 구형 범프의 제조방법.
  11. 제9항에 있어서,
    상기 금속, 무연 금속 및 이들의 조합으로 이루어진 군에서 선택된 1종의 재질은 진공 증착, 전해도금, 무전해 도금, 와이어 본더를 이용하는 스터드범핑, 스 크린(screen) 프린팅, 및 스텐실(stencil) 프린팅법으로 이루어진 군에서 선택된 1종의 방법으로 수행하여 형성하는 것인 리플로 구형 범프의 제조방법.
  12. 제9항에 있어서,
    상기 리플로는 150 내지 300 mtorr의 진공 조건 하에 85 내지 95%의 Ar 및 5 내지 15%의 H2 혼합 기체에서 0.1 내지 120초의 리플로 시간 범위에서 수행하는 것인 리플로 구형 범프의 제조방법.
  13. 제9항에 있어서,
    상기 리플로는 232 내지 280 ℃에서 수행하는 것인 리플로 구형 범프의 제조방법.
  14. 제9항에 있어서,
    추가로 리플로 구형 범프 제조 후 그 표면에 산화 방지막을 형성하는 단계를 수행하는 것인 리플로 구형 범프의 제조방법.
  15. a') 칩 상에 복수의 패터닝된 하부 금속층을 형성하는 단계;
    b') 상기 패터닝된 하부 금속층 상에 포토레지스트를 도포 후 식각하여 상기 하부 금속층의 일부가 노출된 개구부를 갖는 감광층을 형성하는 단계;
    c') 상기 개구부 내 하부 금속층 상에 금속, 무연 금속 및 이들의 조합으로 이루어진 군에서 선택된 1종의 재질을 증착하여 버섯 범프를 제조하는 단계; 및
    d') 감광층을 제거하는 단계를 포함하는
    버섯 범프의 제조방법.
  16. 제15항에 있어서,
    상기 하부 금속층은 CVD(Chemical Vapor Deposition)법, PVD(Physical Vapor Deposition)법, 무전해도금법(electroless plating), 및 전해도금법(electroplating)으로 이루어진 군에서 선택된 1종의 방법으로 수행하여 형성하는 것인 버섯 범프의 제조방법.
  17. 제15항에 있어서,
    상기 금속, 무연 금속 및 이들의 조합으로 이루어진 군에서 선택된 1종의 재질은 전해도금 또는 무전해 도금 중에서 선택된 1종의 방법으로 수행하여 증착하는 것인 버섯 범프의 제조방법.
  18. 제15항에 있어서,
    상기 버섯 범프는 기둥과 머리를 동일 재질을 증착하거나, 서로 다른 재질을 사용하여 제조하는 것인 버섯 범프의 제조방법.
  19. 제15항에 있어서,
    추가로 버섯 범프 제조 후 그 표면에 산화 방지막을 형성하는 단계를 수행하는 것인 버섯 범프의 제조방법.
  20. 칩 상에 복수의 패터닝된 하부 금속층을 형성하는 단계
    상기 하부 금속층 상에 제1항 내지 제8항 중 어느 한 항에 따른 리플로 구형 범프 또는 버섯 범프를 형성하는 단계;
    기판 상에 금속 전극을 형성하는 단계;
    상기 금속 전극을 포함하도록 비전도성 접착제를 도포하는 단계; 및
    상기 칩과 기판을 대면시켜 열 압착하는 단계를 포함하는
    플립칩 실장형 범프를 이용한 플립칩 접합방법.
  21. 제20항에 있어서,
    상기 기판은 세라믹, 유리, 플라스틱, 인쇄 회로 기판 및 유연 기판으로 이루어진 군에서 선택된 1종인 것인 플립칩 접합방법.
  22. 제20항에 있어서,
    상기 열 압착은 200 ℃ 이하에서 수행하는 것인 플립칩 접합방법.
  23. 제20항에 있어서,
    상기 열 압착은 80 내지 200 ℃에서 수행하는 것인 플립칩 접합방법.
  24. 제20항에 있어서,
    상기 열 압착시 인가되는 압력은 20 내지 100 MPa인 것인 플립칩 접합방법.
  25. 제20항에 있어서,
    상기 열 압착시 인가되는 압력은 30 내지 50 MPa인 것인 플립칩 접합방법.
  26. 제20항에 있어서,
    상기 플립칩 접합 시 범프 당 받는 평균 접합 압력은 15 내지 100 mN/bump인 것인 플립칩 접합방법.
KR1020070000555A 2006-01-04 2007-01-03 플립칩 실장형 범프, 그 제조방법, 및 비전도성 접착제를이용한 플립칩 접합방법 KR100843632B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2007/000032 WO2007078148A2 (en) 2006-01-04 2007-01-03 Flip chip mount type of bump, manufacturing method thereof, and bonding method for flip chip using non conductive adhesive

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060000989 2006-01-04
KR20060000989 2006-01-04

Publications (2)

Publication Number Publication Date
KR20070073621A true KR20070073621A (ko) 2007-07-10
KR100843632B1 KR100843632B1 (ko) 2008-07-03

Family

ID=38508163

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070000555A KR100843632B1 (ko) 2006-01-04 2007-01-03 플립칩 실장형 범프, 그 제조방법, 및 비전도성 접착제를이용한 플립칩 접합방법

Country Status (1)

Country Link
KR (1) KR100843632B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100912606B1 (ko) * 2007-07-25 2009-08-19 서울시립대학교 산학협력단 관통홀의 도전성을 이용한 웨이퍼 표면의 미세 범프 형성방법
KR100924818B1 (ko) * 2007-11-13 2009-11-03 성균관대학교산학협력단 솔더볼 제조방법
KR20120058118A (ko) * 2010-11-29 2012-06-07 삼성전자주식회사 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
KR101422524B1 (ko) * 2012-12-24 2014-07-24 주식회사 심텍 미세 피치의 접속부를 구비하는 인쇄회로기판 및 이의 제조 방법
CN112466765A (zh) * 2020-11-26 2021-03-09 安徽光智科技有限公司 焦平面阵列倒装互连工艺方法及焦平面阵列探测器
CN114420798A (zh) * 2021-12-07 2022-04-29 深圳市思坦科技有限公司 接触电极的制备方法、Mirco-LED阵列器件及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0152559B1 (ko) * 1995-10-11 1998-10-01 김광호 솔더 범프의 제조방법
US6638847B1 (en) * 2000-04-19 2003-10-28 Advanced Interconnect Technology Ltd. Method of forming lead-free bump interconnections
JP2005191541A (ja) * 2003-12-05 2005-07-14 Seiko Epson Corp 半導体装置、半導体チップ、半導体装置の製造方法及び電子機器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100912606B1 (ko) * 2007-07-25 2009-08-19 서울시립대학교 산학협력단 관통홀의 도전성을 이용한 웨이퍼 표면의 미세 범프 형성방법
KR100924818B1 (ko) * 2007-11-13 2009-11-03 성균관대학교산학협력단 솔더볼 제조방법
KR20120058118A (ko) * 2010-11-29 2012-06-07 삼성전자주식회사 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
KR101422524B1 (ko) * 2012-12-24 2014-07-24 주식회사 심텍 미세 피치의 접속부를 구비하는 인쇄회로기판 및 이의 제조 방법
CN112466765A (zh) * 2020-11-26 2021-03-09 安徽光智科技有限公司 焦平面阵列倒装互连工艺方法及焦平面阵列探测器
CN114420798A (zh) * 2021-12-07 2022-04-29 深圳市思坦科技有限公司 接触电极的制备方法、Mirco-LED阵列器件及其制备方法

Also Published As

Publication number Publication date
KR100843632B1 (ko) 2008-07-03

Similar Documents

Publication Publication Date Title
US6784554B2 (en) Semiconductor device and manufacturing method thereof
US5821627A (en) Electronic circuit device
JP3262497B2 (ja) チップ実装回路カード構造
JP3320979B2 (ja) デバイスをデバイス・キャリヤ上に直接実装する方法
KR101592044B1 (ko) 열 기계 플립 칩 다이 본딩
US7319276B2 (en) Substrate for pre-soldering material and fabrication method thereof
US6153940A (en) Core metal soldering knob flip-chip technology
US6221691B1 (en) Method and system for attaching semiconductor dice to substrates
US20060201997A1 (en) Fine pad pitch organic circuit board with plating solder and method for fabricating the same
US8367539B2 (en) Semiconductor device and semiconductor device manufacturing method
US20040004292A1 (en) Method for bonding IC chips to substrates incorporating dummy bumps and non-conductive adhesive and structures formed
CN1738039A (zh) 半导体器件及其制造方法
KR100843632B1 (ko) 플립칩 실장형 범프, 그 제조방법, 및 비전도성 접착제를이용한 플립칩 접합방법
JP4720438B2 (ja) フリップチップ接続方法
JP3506393B2 (ja) 液晶表示装置とその製造方法、プリンタとその製造方法
CN1957470A (zh) 组装方法和由该方法制成的组件
US6605491B1 (en) Method for bonding IC chips to substrates with non-conductive adhesive
KR20080038028A (ko) 기판에 전자 부품을 탑재하는 방법 및 솔더면을 형성하는방법
KR100834804B1 (ko) 금속 스터드 스택 또는 칼럼을 이용한 플립칩 접속방법 및전자회로기판
KR101054294B1 (ko) 접착제로 국부적으로 둘러싸인 범프/패드 접속부를 갖는플립칩 패키지와 그 제조방법
KR20130100441A (ko) 복합구조의 범프를 사용하여 이루어지는 플립칩 패키지의 제조방법 및 이에 의해 제조된 플립칩 패키지
TW423132B (en) Bumpless flip chip package and method for fabricating
WO2009151108A1 (ja) 実装基板、及び基板、並びにそれらの製造方法
JP4590783B2 (ja) はんだボールの形成方法
US20050006763A1 (en) Circuit substrate, semiconductor module and method of manufacturing circuit substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130410

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170403

Year of fee payment: 10