KR20240062935A

KR20240062935A - 포토다이오드 구조 및 그 제조 방법

Info

Publication number: KR20240062935A
Application number: KR1020230123900A
Authority: KR
Inventors: 춘-치에 린
Original assignee: 타이완-아시아 세미컨덕터 코포레이션
Priority date: 2022-11-02
Filing date: 2023-09-18
Publication date: 2024-05-09
Also published as: TWI818792B; CN117995937A

Abstract

본 발명은 포토다이오드 구조의 제조 방법을 제공한다. 제조 방법은, 기재를 제공하는 단계; 기재 상에 제1 반도체층을 형성하기 위해 에피택시 공정을 수행하는 단계; 제1 반도체층 상에 리세스부를 형성하기 위해 활성 영역 패터닝 식각 공정을 수행하는 단계; 제1 반도체층 상에 제1 반사 방지층을 형성하기 위해 제1 코팅 공정을 수행하는 단계; 및 제1 반사 방지층을 통과하여 리세스부 내부에 제2 반도체층을 형성하기 위해 이온 코팅 공정을 수행하는 단계를 포함한다.

Description

포토다이오드 구조 및 그 제조 방법{PHOTODIODE STRUCTURE AND MANUFACTURING METHOD THEREOF}

본 발명은 포토다이오드 구조의 제조 방법에 관한 것으로서, 보다 구체적으로 높은 선형도를 유지할 수 있는 포토다이오드 구조의 제조 방법에 관한 것이다.

포토다이오드는 외부 광선을 수신하고, 상응하는 아날로그 전기 신호를 출력하거나 회로의 다른 상태를 전환하는 데 사용된다. 현재 포토다이오드는 광학 측정이 필요한는 제품에 널리 사용되고 있으며, 예를 들어 많은 스마트 웨어러블 장치는 포토다이오드를 사용하여 맥박 및/또는 혈중 산소량 측정 등의 기능을 수행한다.

포토다이오드 제조 공정에서, 먼저 필요한 N형 및 P형 반도체층을 형성한 후, 이들 반도체층 표면에 반사 방지층을 코팅한다. 각각의 반사 방지층에 사용되는 재료와 두께가 다르기 때문에, 일부 반사 방지층의 제조 과정은 고온 환경에서 실행해야 해당 반사 방지층을 형성하는데 유리하다. 그러나, 이러한 반도체 층은 제조 공정의 고온의 영향으로 재질 변화가 발생할 수 있어서 선형도가 감소하는 문제가 발생하기 쉽고, 이로 인해 포토다이오드의 감지 성능에 영향을 미친다.

따라서, 전술한 문제를 개선할 수 있는 포토다이오드 구조의 제조 방법을 설계하는 것은 연구할 만한 주제이다.

본 발명의 목적은 높은 선형도를 유지할 수 있는 포토다이오드 구조의 제조 방법을 제공하는 것이다.

상술한 목적을 달성하기 위한 본 발명의 포토다이오드 구조의 제조 방법은, 기재를 제공하는 단계; 기재 상에 제1 반도체층을 형성하기 위해 에피택시 공정을 수행하는 단계; 제1 반도체층 상에 리세스부를 형성하기 위해 활성 영역 패터닝 식각 공정을 수행하는 단계; 제1 반도체층 상에 제1 반사 방지층을 형성하기 위해 제1 코팅 공정을 수행하는 단계; 및 제1 반사 방지층을 통과하여 리세스부 내에 제2 반도체층을 형성하기 위해 이온 주입 공정을 수행하는 단계를 포함한다.

본 발명의 일 실시예에서, 제1 코팅 공정은 고온 LPCVD 공정이다.

본 발명의 일 실시예에서, 제1 코팅 공정의 공정 온도는 800℃ 이상이다.

본 발명의 일 실시예에서, 제1 반사 방지층의 두께는 20nm와 30nm 사이이다.

본 발명의 일 실시예에서, 제1 반사 방지층은 LPCVD 공정에 의해 제조된다.

본 발명의 일 실시예에서, 제조 방법은, 제1 반사 방지층 상에 제2 반사 방지층을 형성하기 위해 제2 코팅 공정을 수행하는 단계; 기재에 전기적으로 연결되는 제1 전극을 형성하기 위해 제1 금속화 공정을 수행하는 단계; 및 제2 반도체층에 전기적으로 연결되는 제2 전극을 형성하기 위해 제2 금속화 공정을 수행하는 단계를 더 포함한다.

본 발명의 일 실시예에서, 제2 코팅 공정은 PVD 공정이고, 제2 코팅 공정의 공정 온도는 제1 코팅 공정의 공정 온도보다 더 낮다.

본 발명의 일 실시예에서, 제2 코팅 공정의 공정 온도는 200℃ 이하이다.

본 발명의 일 실시예에서, 제2 반사 방지층의 두께는 100nm 내지 150nm이다.

본 발명의 일 실시예에서, 제1 반도체층은 N형 반도체층이고, 제2 반도체층은 P형 반도체층이고, 제1 전극은 음극이고, 제2 전극은 양극이다.

또한, 본 발명은 전술한 제조 방법에 의해 제조된 포토다이오드 구조를 포함한다.

따라서, 제2 반도체층을 형성하기 전에 제1 반사층을 형성하기 위한 고온 코팅 공정을 수행함으로써, 제조 과정의 고온이 이미 형성된 제2 반도체층에 영향을 미치지 않도록 하여, 제2 반도체층의 선형도 감소 가능성을 줄이고, 본 발명의 포토다이오드 구조의 원래 감지 성능을 유지할 수 있다.

도 1은 본 발명의 포토다이오드 구조의 제조 방법의 흐름도이다.
도 2a는 제2 반도체층을 형성하기 전의 본 발명의 포토다이오드 구조의 개략적인 구조도이다.
도 2b는 제2 반도체층을 형성한 후의 본 발명의 포토다이오드 구조의 개략적인 구조도이다.
도 3은 본 발명의 포토다이오드 구조의 제조 방법의 또 다른 흐름도이다.
도 4는 본 발명의 포토다이오드 구조의 전체적인 개략도이다.

다양한 양태와 실시예는 단지 예시적이고 비제한적이기 때문에, 본 명세서를 읽은 후 통상적인 지식을 가진 사람은 본 발명의 범위를 벗어나지 않고 다른 양태와 실시예를 구현할 수도 있다. 이하의 상세한 설명과 특허청구범위에 따라, 이들 실시예들의 특징과 장점이 더욱 명백해질 것이다.

본 명세서에서 정관사 "하나" 또는 "하나의"는 본 명세서에 기재된 요소와 구성요소를 설명하기 위해 사용된다. 이것은 단지 설명의 편의를 위해 그리고 본 발명의 범위에 대한 일반적인 의미를 제공한다. 따라서, 명확하게 다른 의미를 지시하지 않는 한, 그러한 설명은 하나 또는 적어도 하나를 포함하며, 단수도 복수를 포함하는 것으로 이해해야 한다.

본 명세서에서, "제1" 또는 "제2"와 같은 서수는 주로 동일하거나 유사한 구성요소 또는 구조를 구분하거나 지칭하기 위해 사용되며, 반드시 이러한 구성요소 또는 구조가 시공간적으로 분리되어 있음을 의미하지는 않는다. 특정 상황 또는 구성에서, 서수는 상호 교환적으로 사용될 수 있고, 이로 인해 본 발명의 실시에 영향을 주지 않는다.

본 명세서에 사용된 용어, "포함", "구비" 또는 기타 유사한 용어는 비배타적인 포함을 의미한다. 예를 들어, 복수의 구성요소를 포함하는 구성요소 또는 구조는 본 명세서에 나열된 구성요소에 한정되지 않고 명시적으로 나열되지는 않았지만 일반적으로 해당 구성요소 또는 구조에 고유한 다른 구성요소를 포함할 수 있다.

본 발명의 포토다이오드 구조는 스마트 웨어러블 장치에 적용될 수 있다. 스마트 웨어러블 장치는 포토다이오드를 광학 센서로 사용하여 맥박 또는 혈중 산소 농도 등의 신체 매개변수를 측정하며, 신호 감지의 안정성과 후속 연산 처리의 정확도를 유지하기 위해 포토다이오드는 높은 선형도를 유지해야 한다. 앞서 언급한 선형도란 수신된 광원의 세기와 포토다이오드 자체가 생성하는 광전류의 비율이 일정하다는 것을 의미하며, 비율이 작을수록 선형도가 높다는 것을 의미하며, 여기서 먼저 설명한다.

이하, 도 1 내지 도 2b를 함께 참조하면, 도 1은 본 발명의 포토다이오드 구조의 제조 방법의 흐름도이고, 도 2a는 본 발명의 제2 포토다이오드 구조가 제2 반도체층을 형성하기 전의 구조를 나타내는 개략도이고, 도 2b는 본 발명의 포토다이오드 구조가 제2 반도체층을 형성한 후의 구조를 나타내는 개략도이다. 도 1 내지 도 2b에 도시된 바와 같이, 본 발명의 포토다이오드 구조의 제조 방법은 다음의 단계를 포함한다:

단계 S1 : 기재를 제공한다.

먼저, 본 발명은 기재(10)를 제공하여 본 발명의 포토다이오드 구조(1)의 기본 구조요소로서 사용한다. 기재(10)는 예를 들어, 고 도핑된 N형 반도체(즉, N+반도체)와 같이, 반도체 재료 제조 공정을 사용하여 제작될 수 있지만, 전술한 반도체 재료의 선택은 상이한 설계 요구에 따라 변경된다.

단계 S2: 기재 상에 제1 반도체층을 형성하기 위해 에피택셜 공정을 수행한다.

상술한 S1 단계에서 기재(10)가 제공된 후, 본 발명은 기재(10)의 일면에 에피택시(epitaxy, 줄여서 'EPI'라 함) 공정을 수행하여 기재(10) 상에 제 1 반도체층(20)을 형성할 수 있다. 제1 반도체층(20)은 저 도핑된 N형 반도체(즉, N-반도체) 제조 공정을 이용할 수 있지만, 전술한 반도체 재료의 선택은 상이한 설계 요구에 따라 변경될 수 있다.

일반적으로, 제1 반도체층(20)이 형성된 후, 제1 반도체층(20)의 노출된 측면 표면에 초기 산화 공정을 실시하여 그 표면에 산화층을 형성하여 절연층으로 사용하고, 본 발명의 포토다이오드 구조의 제조 방법에서도, 제1 반도체층(20)이 형성된 후, 동일한 공정을 수행할 수 있으나, 본 발명은 이에 한정되는 것은 아니다.

단계 S3 : 제1 반도체층 상에 리세스부를 형성하기 위해 활성 영역 패터닝 식각 공정을 수행한다.

상술한 S2 단계에서 제1 반도체층(20)을 형성한 후, 본 발명은 제1 반도체층(20)의 노출된 측면 표면에 대해 활성 영역 패터닝 식각 공정을 수행하여, 예를 들어, 광리소그래피(photolithography) 공정을 사용하여 제1 반도체층(20) 상에 필요한 활성 영역 기하학적 구조를 형성할 수 있다. 본 발명에서, 제1 반도체층(20)은 활성 영역 패터닝 식각 공정을 수행한 후 적어도 리세스부(21)를 형성할 수 있으며, 이는 후술하는 제2 반도체층(40)의 설치를 위해 사용할 수 있다(도 2b 참조).

단계 S4 : 제1 반도체층 상에 제1 반사 방지층을 형성하기 위해 제1 코팅 공정을 수행한다.

전술한 S3 단계 후에, 본 발명은 제1 반도체층(20)의 노출된 측면 표면에 대해 제1 코팅 공정을 수행하여 제1 반도체층(20) 상에 제1 반사 방지층(30)을 형성할 수 있다. 제1 반사 방지층(30)은 제1 반도체층(20)의 리세스부(21)를 완전히 덮을 수 있다. 본 발명에서, 제1 코팅 공정은 저압 화학 기상 증착(Low-pressure chemical vapor deposition, 줄여서 'LPCVD'이라 함) 공정을 사용하며, 전술한 LPCVD 공정은 고온 환경에서 수행된다. 제1 코팅 공정의 공정 온도는 800℃ 이상이며, 예를 들어 본 발명의 일 실시예에서, 제1 코팅 공정의 공정 온도는 약 800℃ 이지만, 본 발명은 이에 한정되는 것은 아니다. 또한, 본 발명의 일 실시예에서, 제1 반사 방지층은 주로 고온에서 형성되는 질화 규소 공정으로 이루어지며, 제1 코팅 공정으로 형성되는 제1 반사 방지층(30)의 두께는 20~30nm이다. 예를 들어, 본 발명의 일 실시예에서, 제1 반사 방지층(30)의 두께는 약 25nm이지만, 제1 반사 방지층(30)의 두께는 선택된 재료 또는 설계 요구에 따라 변경될 수 있다.

단계 S5 : 제1 반사 방지층을 통과하여 리세스부 내부에 제2 반도체층을 형성하기 위해 이온 주입 공정을 수행한다.

상술한 S4 단계에서 제1 반사 방지층(30)을 형성한 후, 본 발명은 제1 반도체층(20)의 리세스부(21)의 위치에 대해 이온 주입 공정을 수행하여 리세스부(21) 내부에 제2 반도체층(40)을 형성할 수 있다. 이온 주입 공정은 높은 출력을 가지므로, 제2 반도체층(40)을 형성하는 재료를 제1 반사 방지층(30)을 통과하여 리세스부(21)에 도달시킨 후, 리세스부(21) 내부에 제2 반도체층(40)을 형성한다.

따라서, 제2 반도체층(40)은 고온 처리가 필요한 제1 반사 방지층(30) 이후에 형성되므로, 제2 반도체층(40)은 제1 코팅 공정의 고온에 영향을 받지 않아, 제2 반도체층(40) 자체의 재료 특성이 보장되고, 본 발명의 포토다이오드 구조가 제공하는 높은 선형도를 유지할 수 있다.

이하 도 3과 도 4를 함께 참조하면, 도 3은 본 발명의 포토다이오드 구조의 제조 방법의 또 다른 흐름도이고, 도 4는 본 발명의 포토다이오드 구조의 전체적인 개략도이다. 도 3 및 도 4에 도시된 바와 같이, 본 발명의 포토다이오드 구조의 제조 방법은 다음의 단계를 더 포함한다:

단계 S6 : 제1 반사 방지층 상에 제2 반사 방지층을 형성하기 위해 제2 코팅 공정을 수행한다.

상술한 S5 단계에서 제2 반도체층(40)을 형성한 후, 본 발명은 제1 반사 방지층(30)의 노출된 측면 표면에 대해 제2 코팅 공정을 수행하여 제1 반사 방지층(30) 상에 제2 반사 방지층(50)을 형성할 수 있다. 본 발명에서, 제2 코팅 공정은 물리적 기상 증착(Physical Vapor Deposition, 줄여서 PVD) 공정을 사용하며, 전술한 PVD 공정의 공정 온도는 제1 코팅 공정의 공정 온도보다 더 낮으며, 제2 코팅 공정의 공정 온도는 제2 반도체층(40) 자체의 재료 특성에 영향을 미치지 않는 온도이다. 제2 코팅 공정의 공정 온도는 200℃ 이하이며, 예를 들어 본 발명의 일 실시예에서, 제2 코팅 공정의 공정 온도는 200℃ 정도이지만, 본 발명은 이에 한정되는 것은 아니다. 또한, 본 발명의 일 실시예에서, 제2 반사 방지층(50)은 주로 PVD 공정으로 제조된다. 따라서, 제2 코팅 공정이 제2 반도체층(40)을 형성한 후 수행되더라도, 제2 반도체층(40)은 제2 코팅 공정의 공정 온도에 의해 자체의 재료 특성이 변경되지 않는다.

일반적으로, 제2 반사 방지층(50)이 형성된 후, 설계 요구에 따라 다른 단일 또는 복수의 코팅 공정을 선택적으로 수행하여, 제2 반사 방지층(50)의 노출된 측면 표면에 추가적인 반사 방지층을 형성할 수 있으며, 이러한 반사 방지층의 사용 재료와 공정은 전술한 제1 코팅 공정과 제2 코팅 공정과 상이하지만, 이러한 반사 방지층의 공정 온도는 제2 반도체층(40) 자체의 재료 특성에 영향을 주지 않는 온도이다.

단계 S7 : 기재에 전기적으로 연결되는 제1 전극을 형성하기 위해 제1 금속화 공정을 수행한다.

상술한 S6 단계에서 제2 반사 방지층(50)을 형성한 후, 본 발명은 기재(10)의 다른 노출된 측면 표면에 대해 제1 금속화 공정을 수행하여 기재(10)의 다른 측면에 제1 전극(60)을 형성할 수 있다. 즉, 구조적으로, 제1 전극(60)은 기재(10)의 하부에 형성된다. 본 발명에서, 제1 전극(60)은 음극이지만, 본 발명은 이에 한정되는 것은 아니다.

단계 S8: 제2 반도체층에 전기적으로 연결되는 제2 전극을 형성하기 위해 제2 금속화 공정을 수행한다.

상술한 S7 단계에서 제2 반도체층(40)을 형성한 후, 본 발명은 제2 반사 방지층(50)의 노출된 측면 표면에 대해 제2 금속화 공정을 수행하여 제2 반사 방지층(50) 상에 제2 전극(70)을 형성할 수 있다. 구조의 실제 제작에서, 제2 반도체층(40) 상의 적절한 위치에서 이미 형성된 제1 반사 방지층(30)과 제2 반사 방지층(50)에 관통구멍을 생성한 후, 다시 제2 금속화 공정을 수행하여 제2 전극(70)을 형성하고, 제2 반도체층(40)에 제2 전극(70)을 전기적으로 연결시킨다. 본 발명에서, 제1 전극(60)은 양극이지만, 본 발명은 이에 한정되는 것은 아니다.

본 발명은 또한 전술한 제조 방법으로 제조된 포토다이오드 구조(1)를 포함한다. 본 발명의 포토다이오드 구조(1)의 구조적 특징은 도 2 또는 도 4에 도시되어 있으며, 각각의 세부 구조의 형성 방식은 전술한 설명에서 이미 밝혀졌으므로 여기서는 상술하지 않는다.

상술한 실시예들은 본질적으로 보조적인 설명일 뿐이며, 본 출원의 주제의 실시예 또는 이들 실시예의 응용 또는 용도를 제한하려는 의도가 아니다. 또한, 전술한 설명에서 적어도 하나의 예시적인 실시예가 제시되었지만, 여전히 다양한 변화가 가능하다는 것을 이해해야 한다. 또한, 본 명세서에 기술된 실시예는 청구된 주제의 범위, 용도 또는 구성을 제한하는 어떤 방식으로도 사용되지 않는다. 반대로, 전술한 설명은 설명된 실시예들은 본 출원이 속하는 기술분야의 일반적인 지식을 가진 사람들이 하나 이상의 실시예를 구현하기 위한 간단한 지침을 제공할 수 있다. 또한, 특허청구범위에 의해 정의된 범위를 벗어나지 않는 범위 내에서 구성 요소의 기능 및 배열에 다양한 변경이 가능하며, 특허청구범위는 본 특허출원 당시 알려진 균등물 및 예측가능한 모든 등가물을 포함한다.

1…포토다이오드 구조
10...기재
20...제1 반도체층
21...리세스부
30...제1 반사 방지층
40...제2 반도체층
50...제2 반사 방지층
60...제1전극
70...제2 전극
S 1 ~ S 8...단계

Claims

포토다이오드 구조를 제조하는 방법으로서,
기재를 제공하는 단계;
상기 기재 상에 제1 반도체층을 형성하기 위해 에피택시 공정을 수행하는 단계;
상기 제1 반도체층 상에 리세스부를 형성하기 위해 활성 영역 패터닝 식각 공정을 수행하는 단계;
상기 제1 반도체층 상에 제1 반사 방지층을 형성하기 위해 제1 코팅 공정을 수행하는 단계; 및
상기 제1 반사 방지층을 통과하여 상기 리세스부 내부에 제2 반도체층을 형성하기 위해 이온 코팅 공정을 수행하는 단계를 포함하는, 포토다이오드 제조 방법.
청구항 1에서,
상기 제1 코팅 공정은 고온 LPCVD 공정인, 포토다이오드 제조 방법.
청구항 2에서,
상기 제1 코팅 공정의 공정 온도는 800℃ 이상인, 포토다이오드 제조 방법.
청구항 1에서,
상기 제1 반사 방지층의 두께는 20nm 내지 30nm인, 포토다이오드 제조 방법.
청구항 1에서,
상기 제1 반사 방지층은 LPCVD에 의해 제조되는, 포토다이오드 제조 방법.
청구항 1에서,
상기 제1 반사 방지층 상에 제2 반사 방지층을 형성하기 위해 제2 코팅 공정을 수행하는 단계;
상기 기재에 전기적으로 연결되는 제1 전극을 형성하기 위해 제1 금속화 공정을 수행하는 단계; 및
상기 제2 반도체층에 전기적으로 연결되는 제2 전극을 형성하기 위하여 제2 금속화 공정을 수행하는 단계를 더 포함하는, 포토다이오드 제조 방법.
청구항 6에서,
상기 제2 코팅 공정은 PVD 공정이고, 상기 제2 코팅 공정의 공정 온도는 상기 제1 코팅 공정의 공정 온도보다 더 낮은, 포토다이오드 제조 방법.
청구항 7에서,
상기 제2 코팅 공정의 공정 온도는 200℃ 이하인, 포토다이오드 제조 방법.
청구항 6에서,
상기 제2 반사 방지층의 두께는 100nm 내지 150nm인, 포토다이오드 제조 방법.
청구항 6에서,
상기 제2 반사 방지층은 PVD에 의해 제조되는, 포토다이오드 제조 방법.
청구항 6에서,
상기 제1 반도체층은 N형 반도체층이고, 상기 제2 반도체층은 P형 반도체층이며, 상기 제1 전극은 음극이고, 상기 제2 전극은 양극인, 포토다이오드 제조 방법.
청구항 1 내지 청구항 11 중 어느 한 항의 제조 방법에 의해 제조된 포토 다이오드 구조.