KR20240046106A - 반도체 디바이스의 제조 시스템 및 제조 방법 - Google Patents

반도체 디바이스의 제조 시스템 및 제조 방법 Download PDF

Info

Publication number
KR20240046106A
KR20240046106A KR1020237029334A KR20237029334A KR20240046106A KR 20240046106 A KR20240046106 A KR 20240046106A KR 1020237029334 A KR1020237029334 A KR 1020237029334A KR 20237029334 A KR20237029334 A KR 20237029334A KR 20240046106 A KR20240046106 A KR 20240046106A
Authority
KR
South Korea
Prior art keywords
wafer
heater power
semiconductor device
output
distribution
Prior art date
Application number
KR1020237029334A
Other languages
English (en)
Inventor
마코토 사타케
푸세 자오
다카마사 이치노
마사히로 모리즈키
Original Assignee
주식회사 히타치하이테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 히타치하이테크 filed Critical 주식회사 히타치하이테크
Publication of KR20240046106A publication Critical patent/KR20240046106A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Automation & Control Theory (AREA)

Abstract

처리의 수율을 향상시킨 반도체 디바이스의 제조 시스템 및 반도체 디바이스의 제조 방법을 제공하기 위해, 상면에 웨이퍼가 재치(載置)되는 웨이퍼 스테이지와 이 웨이퍼 스테이지 내부이며 상기 상면의 복수의 영역의 하방에 배치된 복수의 히터와 이들 복수의 복수의 히터에 공급하는 복수의 히터 전원의 출력을 조절하는 제어기를 구비하여 상기 웨이퍼를 처리하는 반도체 디바이스 제조 장치와, 상기 웨이퍼의 처리 중의 목표의 온도를 실현하기 위해 미리 산출된 상기 복수의 히터 전원의 제1 출력값이 허용 범위 내인지를 판정하고, 허용 범위 외인 경우에 모든 상기 제1 출력값이 허용 범위 내의 값으로 보정된 제2 출력값을 산출하는 웨이퍼 온도 계산 시스템을 구비했다.

Description

반도체 디바이스의 제조 시스템 및 제조 방법
본 발명은, 반도체 웨이퍼 처리 시스템에 있어서의 웨이퍼 온도의 설정법에 관한 것이다.
반도체 디바이스의 구조의 3차원화에 따라, 복잡한 디바이스 구조를 웨이퍼 면내에 균일하게 제작하는 제조 기술에 대한 요망이 매년 높아지고 있다. 반도체 디바이스의 제조에서는, 노광 장치, 열처리 장치, 드라이 에칭 장치, 웨트 세정 장치, 성막 장치, CMP(Chemical Mechanical Polishing) 장치 등의 복수의 반도체 제조 장치를 이용한 프로세스를 반복함으로써 웨이퍼 전체면에 목적의 패턴이 형성되어, 칩이 제작된다.
또한, 제작한 칩이 목적의 요구를 만족한 양품 칩인 것을 확인하기 위해, CD-SEM(Critical Dimension Scanning Electron Microscope), OCD(Optical Critical Dimension), STEM(Scanning Transmission Electron Microscope), TEM(Transmission Electron Microscope), 광학식 막두께계, 엘립소미터 등의 반도체 검사 장치를 이용해서, 웨이퍼의 표면에 형성된 복수 층의 막의 패턴의 치수나 막두께 등 특정 물리량의 계측이 행해진다. 이들 반도체 검사 장치를 이용한 측정에서는, 웨이퍼 면내로부터 취득할 수 있는 칩의 양품 수를 검사하기 위해, 웨이퍼 면내의 1개소뿐만 아니라, 복수 개소를 측정하는 것이 일반적이다.
또한, 이와 같이 얻어진 치수나 막두께 등의 측정의 결과는, 각 반도체 제조 장치에 피드백 혹은 피드포워드하여 웨이퍼를 처리하는 조건(프로세스 조건)에 반영된다. 원하는 처리 후의 웨이퍼 표면의 형상을 얻을 수 있는 처리의 조건에 근접시키도록 반도체 제조 장치의 동작을 조절해서, 1개의 웨이퍼 면으로부터 취득할 수 있는 칩의 양품 수를 보다 크게 하여 처리의 수율을 향상시키고 있다. 이러한 각 반도체 제조 장치에는, 계측된 데이터에 의거하여 피드백 혹은 피드포워드의 제어가 행해져, 특정 물리량의 웨이퍼 면내에 대한 분포를 원하는 것으로 할 수 있는 장치의 제어 방법이 구비되어 있다.
패턴 치수나 막두께 등의 특정 물리량의 웨이퍼 면내 분포를 원하는 것으로 제어하는 방법의 하나로서, 반도체 제조 장치에서 웨이퍼를 처리할 때에 웨이퍼의 면내 방향에 대한 온도 분포를 제어하는 것이 종래부터 알려져 있다. 이러한 종래 기술의 예로서는, 일본국 특개2006-228816호 공보(특허문헌 1)에 개시된 것이 알려져 있다. 특허문헌 1에서는, 노광 장치에서 레지스트 패턴을 노광한 후에 레지스트막 내의 화학 반응을 촉진시키는 포스트 익스포저 베이킹 공정에 있어서, 복수의 영역으로 나눠져 각각 가열하는 열처리판의 면내 온도를 제어하여, 열처리판의 상방에 유지된 웨이퍼의 면내의 방향의 패턴 치수를 제어하는 방법이나, 웨이퍼의 면내 방향에 대한 패턴 치수가 균일하게 형성되도록 미리 취득한 열처리판의 온도와 패턴 치수의 관계식으로부터 웨이퍼 면내에 균일한 패턴이 형성되는 목표가 되는 면내 방향에 대한 온도 분포를 산출하고, 당해 온도의 분포가 되도록 열처리판의 각 영역의 온도를 설정하는 방법이 개시되어 있다.
또한, 일본국 특개2009-302390호 공보(특허문헌 2)에서는, 드라이 에칭 장치의 하나인 플라스마 에칭 장치에 있어서, 시료대를 냉각하기 위한 냉매의 온도와, 시료대를 가열하기 위해 시료대의 상면을 덮는 유전체막 내에 배치된 센터, 미들, 에지의 원형 및 링 형상의 3개의 영역에 배치된 히터의 각 전력과, 시료대의 온도를 측정하기 위해 시료대에 배치된 센서의 온도로부터, 웨이퍼 면내의 온도 분포를 산출하는 것이 개시되어 있다. 또한, 일본국 특표2013-513967호 공보(특허문헌 3)에서는 플라스마 에칭 장치에 있어서, 미리 취득한 웨이퍼 온도와 패턴 치수의 관계식으로부터 웨이퍼 면내에 균일한 패턴이 형성되는 면내 온도 분포를 산출하고, 목표의 면내 온도 분포가 되도록 히터 전력의 출력을 제어하는 기술이 개시되어 있다.
일본국 특개2006-228816호 공보 일본국 특개2009-302390호 공보 일본국 특표2013-513967호 공보
상기 종래 기술에서는, 다음 사항에 대해 고려가 불충분했기 때문에, 문제가 발생했었다.
즉, 상기 종래 기술에서는, 미리 취득한 웨이퍼의 온도와 패턴의 치수값, 예를 들면 CD(Critical Dimension)값과의 관계식으로부터, 웨이퍼 면내에 원하는 반도체 디바이스의 회로의 패턴이 형성되는 목표의 면내 온도 분포를 산출하고, 목표의 면내 온도 분포가 되도록 히터 전력의 출력을 조절하는 것이 행해지고 있다. 그러나, 실제로는, 웨이퍼의 처리 중에 있어서 목표로서 산출된 온도 또는 이것을 실현하기 위해 요구되는 히터에의 전력의 크기가, 플라스마 처리 장치가 실현할 수 있는 범위를 초과한 값이 되는 경우가 있다. 이 경우에는 당해 목표의 온도를 실현할 수 없어, 형성되는 회로 패턴이 소기의 성능을 달성할 수 없는 것이 되어 버리는 등, 처리의 수율이 손상되어 버리는 것을 알게 되었다.
이와 같이, 웨이퍼의 목표의 온도를 실현하기 위해 필요로 되는 웨이퍼의 온도나 히터의 출력의 값이 장치의 실현 가능한 범위를 초과한 값으로 산출되는 원인의 하나는, 웨이퍼 내에서의 열전달에 의해, 1개의 웨이퍼의 영역의 목표 온도를 실현하기 위해 필요로 되는 열의 양이 당해 영역에 대응하는 히터의 발열량으로는 물리적으로 실현이 어렵다는 것이다. 즉, 1개의 영역에 대응하는 히터로 형성된 열의 일부가 인접 또는 근방의 다른 영역으로 이동함으로써, 웨이퍼의 당해 1개의 영역의 온도를 목표의 값으로 하기 위해 필요로 되는 히터의 발열의 양이 가능한 최대의 값을 넘어 버리는 경우가 있는 것, 혹은 반대로 발열량이 0이어도 당해 영역의 온도가 목표의 값을 넘어 버리게 되어, 복수의 영역에 대응하는 복수의 히터로 공급하는 전력 및 이에 따른 발열의 양을 조절해서 목표의 웨이퍼의 온도 분포를 실현할 수 없게 되는 경우가 있는 것이, 발명자들의 검토에 의해 판명되었다.
이와 같이, 종래의 기술에서는, 처리 중의 웨이퍼의 온도의 분포를 초기의 것으로 할 수 없어 웨이퍼의 처리의 수율이 손상되었다는 문제에 대해, 고려되고 있지 않았다.
본 발명의 목적은, 처리의 수율을 향상시킨 반도체 디바이스의 제조 시스템 및 반도체 디바이스의 제조 방법을 제공하는 것에 있다.
상기 과제를 해결하기 위해, 발명에서는, 실현하기 어려운 목표가 되는 웨이퍼의 온도의 분포를 실현 가능한 분포로 보정하는 수단을 제공한다.
즉, 상기 목적은, 상면에 웨이퍼가 재치(載置)되는 웨이퍼 스테이지와 이 웨이퍼 스테이지 내부이며 상기 상면의 복수의 영역의 하방에 배치된 복수의 히터와 이들 복수의 복수의 히터에 공급하는 복수의 히터 전원의 출력을 조절하는 제어기를 구비하여 상기 웨이퍼를 처리하는 반도체 디바이스 제조 장치와, 상기 웨이퍼의 처리 중의 목표의 온도를 실현하기 위해 미리 산출된 상기 복수의 히터 전원의 제1 출력값이 허용 범위 내인지를 판정하고, 허용 범위 외인 경우에 모든 상기 제1 출력값이 허용 범위 내의 값으로 보정된 제2 출력값을 산출하는 웨이퍼 온도 계산 시스템을 구비한 반도체 디바이스의 제조 시스템에 의해, 달성된다.
본 발명에 따르면, 미리 취득된 웨이퍼 온도와 특정 물리량의 관계를 이용해서, 웨이퍼의 면내 방향에 대해 소기의 형상을 형성할 수 있는 목표의 온도 분포가 산출된 후에, 당해 목표의 온도 분포를 실현할 수 있는 복수의 히터에의 전력의 공급량이 산출된다. 또한, 당해 전력의 공급량의 값을 이용해서 웨이퍼가 처리되기 전에 실현 가부가 판단되고, 그 결과, 히터용의 전원으로부터의 출력의 값을 실현할 수 없다고 판단된 경우에 실현 가능한 히터 전원의 출력 중에서 목적 함수를 최소로 할 수 있는 제2 목표 온도 분포 및 이것을 실현할 수 있는 복수의 히터에의 전력의 공급량이 산출된다.
이에 따라, 처리 중에 있어서의 웨이퍼의 목표의 온도 분포가 실현되지 않는 것이 억제되어, 웨이퍼 처리가 정지하는 것이 저감된다. 또한, 웨이퍼의 처리 중의 온도가 소기의 것으로부터 벗어나 버리는 것이 억제되어, 처리의 수율이 향상된다.
도 1은, 본 발명의 실시예에 따른 반도체 디바이스의 제조 시스템의 구성을 나타내는 모식도이다.
도 2는, 실시예에 따른 반도체 디바이스 제조 장치가 구비하는 웨이퍼 스테이지의 구성을 모식적으로 나타내는 종단면도이다.
도 3은, 웨이퍼 스테이지 상면의 히터 존의 배치의 예를 모식적으로 나타내는 평면도이다.
도 4는, 반도체 디바이스 제조 장치에 접속된 표시기에 나타난 실시예에 따른 웨이퍼 온도 계산 시스템에 있어서 실현이 불가능한 것으로서 판단된 히터 존을 나타내는 모식도이다.
도 5a는, 실시예에 따른 웨이퍼 온도 계산 시스템의 동작의 흐름을 나타내는 플로차트이다.
도 5b는, 실시예에 따른 웨이퍼 온도 계산 시스템의 동작의 흐름을 나타내는 플로차트이다.
도 6은, 실시예에 따른 웨이퍼 온도 계산 시스템의 동작의 흐름을 나타내는 플로차트이다.
도 7은, 도 5에 나타내는 본 실시예에 추가된 동작의 흐름을 나타내는 플로차트이다.
이하, 본 발명의 실시형태에 대해, 도면을 참조해서 설명한다.
이하, 도면을 참조해서, 본 발명의 실시형태에 대해 설명한다. 또, 이 실시형태에 의해 본 발명이 한정되는 것은 아니다. 또한, 도면의 기재에 있어서, 동일 부분에는 동일한 부호를 부여하여 나타내고 있다.
동일 혹은 마찬가지의 기능을 갖는 구성 요소가 복수 있을 경우에는, 동일한 부호에 서로 다른 첨자를 부여하여 설명하는 경우가 있다. 또한, 이들 복수의 구성 요소를 구별할 필요가 없는 경우에는, 첨자를 생략해서 설명하는 경우가 있다.
도면에 있어서 나타내는 각 구성 요소의 위치, 크기, 형상, 범위 등은, 발명의 이해를 용이하게 하기 위해, 실제의 위치, 크기, 형상, 범위 등을 나타내고 있지 않은 경우가 있다. 이 때문에, 본 발명은, 반드시, 도면에 개시된 위치, 크기, 형상, 범위 등에 한정되지는 않는다.
또, 본 개시에 있어서, 「면」이란, 판상 부재의 면뿐만 아니라, 판상 부재에 포함되는 층에 대해, 판상 부재의 면과 대략 평행한 층의 계면도 가리키는 경우가 있다. 또한, 「상면」, 「하면」이란, 판상 부재나 판상 부재에 포함되는 층을 도시한 경우의, 도면 상의 상방 또는 하방에 나타나는 면을 의미한다. 또, 「상면」, 「하면」에 대해서는, 「제1 면」, 「제2 면」이라고 하는 경우도 있다.
또한, 「상방」이란, 판상 부재 또는 층을 수평으로 재치한 경우의 수직 상방의 방향을 의미한다. 또한, 상방에 대항하는 방향을 「하방」이라 한다.
또한, 「면내 분포」란, 면내 방향에 있어서의 분포를 가리킨다. 「면내 방향의 분포」라고도 한다.
[실시예 1]
본 발명의 실시예에 대해, 도 1 내지 6을 이용해서 설명한다.
도 1은, 본 발명의 실시예에 따른 반도체 디바이스의 제조 시스템의 구성을 나타내는 모식도이다. 본 도면에서는, 반도체 디바이스의 제조 시스템의 전체의 구성이 모식적으로 나타나 있고, 에칭 처리 장치 등의 반도체 웨이퍼의 처리 장치로서, 반도체 웨이퍼를 처리해서 웨이퍼의 면내 방향에 있어서의 특정 물리량(예를 들면, 웨이퍼 표면에 형성되는 회로용의 패턴의 형상 혹은 치수)의 분포를 실현하기 위한 장치가 나타나 있다.
본 예의 반도체 디바이스의 제조 시스템은, 용기의 내부에, 상면에 웨이퍼가 배치되고 당해 웨이퍼의 면내 방향에 있어서의 온도의 분포를 가변으로 조절하는 기능을 갖는 시료대(웨이퍼 스테이지)를 구비한, 복수의 에칭 처리 장치 등의 반도체 디바이스 제조 장치(101)(본 도면에서는, 101a, 101b···가 나타나 있음)와 함께, 웨이퍼의 면내에 대한 특정 물리량의 분포를 계측할 수 있는 복수의 웨이퍼 계측 장치(102(102a∼102z))와, 반도체 디바이스 제조 장치(101)에서 처리되는 웨이퍼의 면내 방향에 있어서의 온도의 분포를 산출하는 웨이퍼 온도 계산 시스템(100)을 구비하고 있다. 또한, 이들 웨이퍼 온도 계산 시스템(100), 복수의 반도체 디바이스 제조 장치(101) 및 웨이퍼 계측 장치(102)는, 상호 신호를 송수신할 수 있도록 유선 혹은 무선의 통신 수단으로 통신 가능하게 접속되어 있다. 데이터를 송수신하는 데 있어서는, 웨이퍼 온도 계산 시스템(100), 각 반도체 디바이스 제조 장치(101)와 각 웨이퍼 계측 장치(102)가, Eathernet 등의 소위 네트워크에 접속되어, 당해 네트워크를 통해 통신 가능하게 구성되어 있는 것이 바람직하지만, 데이터를 상호 송수신할 수 있는 형태이면 된다. 예를 들면, 플로피 디스크, USB 메모리나 SD 카드 등의 플래시 메모리나 CD, DVD나 Blu-Ray 디스크(등록상표) 등의 기록매체를 이용해서, 데이터가 상호 수수(授受) 가능하게 구성되어 있어도 된다.
또한, 웨이퍼 온도 계산 시스템(100)은, 마이크로프로세서 등의 연산기(103)와, 웨이퍼에 관한 데이터나 연산기(103)가 구동되는 소프트웨어가 읽고 쓰기 가능하게 저장되어 기억되는 기억 장치(104)와, 네트워크에 통신 가능하게 접속되어 데이터를 포함하는 신호를 송수신하는 인터페이스(105)를 포함하며, 이들이 통신 가능하게 구성되어 있다. 웨이퍼 온도 계산 시스템(100)은, PC나 서버 등의 소위 컴퓨터의 내부에 연산기(103)와 기억 장치(104)와 인터페이스(105)가 내장된 구성이어도 되고, 기억 장치(104)는 통신 가능하게 접속된 원격된 개소에 배치되어 있어도 된다. 각 반도체 디바이스 제조 장치(101)와 각 웨이퍼 계측 장치(102)는, 동일한 건물의 내부에 배치되어 있을 필요는 없고, 각각이 다른 건물이나 다른 개소에 통신 가능하게 배치되어 있어도 된다.
도 2는, 실시예에 따른 반도체 디바이스 제조 장치가 구비하는 웨이퍼 스테이지의 구성을 모식적으로 나타내는 종단면도이다. 본 예의 반도체 디바이스 제조 장치(101)의 각각은, 도 2에 나타내는 웨이퍼 스테이지(200)를 용기의 내부의 처리실 내에 갖고 있다. 웨이퍼 스테이지(200)는, 원통형의 형상을 가진 처리실의 중심축과 중심축을 공통으로 하는 원판 혹은 원통형의 형상을 갖고 있고, 그 금속제의 기재(基材)의 상면을 따른 내부에 배치된 복수의 히터(201(201a∼201j)), 및 히터(201)의 하방의 기재의 내부에 다중의 동심 형상 혹은 나선 형상으로 배치되어 웨이퍼를 냉각하기 위한 냉매가 내부를 통류(通流)하는 냉매 유로(204)를 구비하고 있다.
복수의 히터(201)의 발열량의 조절 및 냉매 유로(204)의 내부를 통류하는 냉매의 온도의 조절에 의해, 웨이퍼 스테이지(200)의 상면을 덮는 유전체막 상에 웨이퍼(205)가 놓여 유지된 상태에서, 웨이퍼(205)의 면내 방향에 있어서의 온도의 분포가 조절된다. 본 예의 웨이퍼 스테이지(200)에서는, 각 히터(201)는 웨이퍼(205)가 놓이는 웨이퍼 스테이지(200)의 상면을 반경 방향 혹은 둘레 방향에 대해 나눠진 복수의 존에 대응하여 각각의 존 하방에 배치되어 있고, 각 히터(201)가 복수의 히터 존을 구성하고 있다. 각각의 히터(201)에 전기적으로 접속된 히터 전원(202(202a∼202j))은, 이들과 통신 가능하게 접속된 히터 제어부(203)로부터의 지령 신호를 수신해서, 당해 지령 신호에 의거하여 출력되는 전력(전류 또는 전압)의 값이 조절됨으로써, 각 히터 존의 발열량 및 온도, 나아가서는 놓인 웨이퍼(205)의 히터 존에 대응하는 영역의 온도가 처리에 적합한 범위 내의 값으로 조절된다.
또, 도 2에는 도시하고 있지 않지만, 각 히터 존에 대응해서, 존 하방의 기재 내부에 웨이퍼 스테이지(200)의 기재의 온도를 검지하는 온도 센서가 배치되어 있어도 된다. 또한, 온도 센서로부터의 출력은, 히터 제어부(203)에 송신되고, 검출된 온도의 정보가 피드백 혹은 피드포워드되어 히터 전원(202)의 출력이 조절되는 구성으로 할 수도 있다.
또한, 냉매는, 냉매 유로(204)와 도시하지 않은 관로를 통해 접속된 냉매 온도 제어기 사이에서 순환해서 통류하고, 냉매 온도 제어기에 있어서 미리 정해진 범위의 온도로 조절된다. 필요하면, 복수의 냉매 유로(204)의 각각에 서로 다른 온도로 설정된 냉매가 공급되어도 된다. 또한, 웨이퍼 스테이지(200)는, 웨이퍼 면내에서의 온도 제어성이 충분하면 냉매 유로(204)를 생략한 구성으로 할 수도 있다.
도 2에서는, 냉매를 흘리는 냉매 유로(204)가 히터(201)의 하방에 배치되어 있지만, 냉매 유로(204)를 히터의 상측에 설치할 수도 있다. 또한, 웨이퍼 스테이지(200)에는, 도 2에서는 도시하고 있지 않지만, 상면에 놓인 웨이퍼(205)를 유지하여 위치 어긋남을 억제할 수 있는 메커니컬 척, 진공 척, 혹은 정전 척 등의 유지 기구를 구비하고 있다.
도 3에, 웨이퍼 스테이지(200) 상방에서 본 상면의 히터 존의 예를 나타낸다. 도 3은, 웨이퍼 스테이지 상면의 히터 존의 배치의 예를 모식적으로 나타내는 평면도이다. 도 3의 (a)에서는, 히터 존을 격자상으로 분할한 패턴의 예가, 도 3의 (b)에는 동심원 상의 패턴의 예가, 각각 나타나 있다.
본 예에서는, 히터(201)의 형상이나 위치 혹은 히터 전원(202)의 출력이 적절히 선택됨으로써, 웨이퍼(205)의 면내 방향에 있어서의 원하는 온도의 분포가 실현되는 한에 있어서, 히터 존의 크기나 배치, 그 수는, 도 3에 예시되는 것에 한정되지 않는다.
각 반도체 디바이스 제조 장치(101)에 있어서, 각각에 구비된 복수의 히터(201)의 출력(발열량) 혹은 히터 전원(202)으로부터의 출력과 냉매의 온도의 값과, 웨이퍼 스테이지(200) 상에 재치된 웨이퍼(205)의 각 존의 온도 사이에는, 특정 상관관계가 성립한다. 본 예에서는, 이러한 상관관계를 제1 상관관계로 하여, 미리 산출 또는 취득된 제1 상관관계를 나타내는 데이터와, 히터 전원(202)의 출력과 냉매의 온도의 설정값을 이용해서, 웨이퍼(205)의 면내 방향에 있어서의 온도의 분포를 예측할 수 있다. 또한, 각 히터 존의 온도를 검지하기 위해 온도 센서가 배치된 경우에는, 온도 센서의 출력으로부터 얻어지는 온도의 데이터도, 제1 상관관계에 포함시키거나, 혹은 제1 상관관계와 함께 웨이퍼(205)의 온도의 예측에 사용함으로써, 그 정밀도를 높일 수 있다.
제1 상관관계는, 복수의 히터 존과 웨이퍼(205)의 복수의 영역 각각 내의 개소의 온도를 관련짓는 데 있어서, 행렬을 이용해서 나타낼 수 있다. 또한, 제1 상관관계는, 연립 미분 방정식을 이용해서 나타낼 수도 있다.
본 예의 각 반도체 디바이스 제조 장치(101)가 구비하는 복수의 히터 전원(202)의 출력의 상한값 및 하한값, 및 제1 상관관계를 이용해서 얻어지는 웨이퍼(205)의 온도의 상한값 및 하한값은, 반도체 디바이스 제조 장치(101)의 각각의 구성으로부터 결정되기 때문에, 반도체 디바이스 장치(101)에 고유한 것이다. 또한, 임의의 웨이퍼(205)의 처리 중에 히터 전원(202)의 출력 또는 당해 웨이퍼(205)의 온도가 상기 고유한 값으로 정해지는 허용 범위를 벗어난 경우에는, 웨이퍼 스테이지(200)의 기능의 불완전이나 손상을 회피하기 위해, 웨이퍼(205)의 처리가 정지된다. 이 때문에, 웨이퍼(205)를 처리할 때에, 히터 전원(202)의 출력 및 웨이퍼(205)의 온도는, 상기 상하한값을 초과하지 않는 허용 범위 내의 값으로 설정될 필요가 있다.
각 반도체 디바이스 제조 장치(101)에서 처리된 웨이퍼(205)는, 복수의 웨이퍼 계측 장치(102(102a∼102z)) 중 어느 하나에 반송되고, 웨이퍼(205)의 면내 방향에 있어서, 검출 또는 평가의 대상이 되는 특정 물리량의 분포가 검출된다. 또한, 필요하면, 추가로 각 반도체 디바이스 제조 장치(101)에서 처리 전의 특정 물리량의 상기 분포를, 웨이퍼 계측 장치(102)의 어느 하나에서 검출할 수도 있다. 단, 반드시 각 반도체 디바이스 제조 장치(101)의 각각에서 처리한 직후에 처리가 끝난 웨이퍼(205)의 특정 물리량을 검출하지 않아도 되고, 각 반도체 디바이스 제조 장치(101)에서 처리한 후의 웨이퍼(205)를, 다른 장치에 반송하여 적어도 1개의 처리를 실시한 후의 웨이퍼(205)를 웨이퍼 계측 장치(102)에 반송해서, 웨이퍼(205)의 면내 방향에 있어서의 특정 물리량의 분포를 검출할 수도 있다.
또한, 하나의 반도체 디바이스 제조 장치(101)에서 처리된 웨이퍼(205)에 대해 복수의 웨이퍼 계측 장치(102)를 이용해서 그 표면의 계측을 할 수도 있다. 즉, 반도체 디바이스 제조 장치(101a)에서 처리한 웨이퍼(205)를 웨이퍼 계측 장치(102a), 이어서 웨이퍼 계측 장치(102b)에 반송하여, 각각에 있어서 1개 이상의 특정 물리량의 웨이퍼(205) 표면의 분포를 검출할 수도 있다.
다음으로, 웨이퍼 온도 계산 시스템(100)을 이용해서, 반도체 디바이스 제조 장치(101) 중의 어느 하나에 있어서, 웨이퍼(205)의 면내 방향에 있어서의 목표가 되는 온도의 분포를 산출하는 동작, 및 목표가 되는 온도의 분포를 실현할 수 없다고 판정된 경우에, 실현이 가능해지는 목표의 온도의 분포로 보정하는 동작에 대해 설명한다. 또, 이하의 설명에서는 목표의 온도의 분포를 산출하는 대상으로서 반도체 디바이스 제조 장치(101a)를, 특정 물리량을 검출하는 장치로서 웨이퍼 계측 장치(102a)를 이용한 경우를 일례로서 기재하지만, 본 발명의 실시예에서는 다른 반도체 디바이스 제조 장치 또는 웨이퍼 계측 장치를 이용한 경우에 대해서도 마찬가지의 동작을 행하는 것이 가능하다.
웨이퍼 온도 계산 시스템(100)은, 각 반도체 디바이스 제조 장치(101a 내지 101z) 내의 각 웨이퍼 스테이지(200)에 있어서, 각 히터 전원(202)으로부터의 출력과 웨이퍼(205)의 온도의 면내 분포 사이의 제1 상관관계와, 히터 전원(202)의 출력 가능한 범위 및 웨이퍼(205)의 온도의 허용 범위의 데이터를, 각 반도체 디바이스 제조 장치(101)에, 읽고 쓰기 가능하게 저장하고, 필요에 따라 각 데이터를 갱신하는 기능을 갖고 있다. 이들 데이터는, 정기적으로 웨이퍼 온도 계산 시스템(100)과 반도체 디바이스 제조 장치(101a) 사이에서 송수신되어 동일한 내용의 것이 양자에서 유지되고, 웨이퍼 스테이지(200)의 히터(201)나 히터 전원(202)을 포함하는 웨이퍼 스테이지(200)의 구조나 냉매의 온도가 변경된 경우는, 상기 정기적인 데이터의 송수신 시에 그 변경에 따른 정보가 웨이퍼 온도 계산 시스템(100)에서 저장되고 기억되어 그 동작에 반영된다. 이것에 따라, 임의의 웨이퍼(205)에 대해 공유된 데이터를 이용해서, 목표의 온도의 분포를 실현하여 제도가 높은 웨이퍼(205)의 처리를 행할 수 있다.
다음으로, 웨이퍼 온도 계산 시스템(100)은, 반도체 디바이스 제조 장치(101a)에서 웨이퍼(205)를 처리한 처리 레시피와, 처리한 웨이퍼(205)에 대해 웨이퍼 계측 장치(102a)에 있어서 면내 방향에 있어서의 특정 물리량의 분포를 계측한 데이터를 관련짓는 기능을 갖고 있다. 여기에서, 처리 레시피 중에는 웨이퍼 스테이지(200)에서 설정되는 웨이퍼(205)의 목표의 온도의 면내 분포 또는 온도 센서를 이용해서 실제 처리 중에 검출된 온도의 분포 혹은 각 히터 전원(202)의 출력값의 데이터도 함유되어 있다. 이에 따라, 반도체 디바이스 제조 장치(101)에서의 웨이퍼(205)의 온도의 분포와, 웨이퍼 계측 장치(102)에서 계측된 웨이퍼(205)의 면내 방향에 있어서의 특정 물리량의 분포를 관련지을 수 있다.
또한, 웨이퍼 온도 계산 시스템(100)은, 웨이퍼(205)를 반도체 디바이스 제조 장치(101a)에 있어서 처리하기 전에, 당해 웨이퍼(205)의 면내 방향에 있어서의 특정 물리량의 분포가 검출된 경우는, 그 데이터에 대해서도 반도체 디바이스 제조 장치(101a)의 처리 레시피와 관련짓는 기능을 갖고 있다. 이러한 구성으로 함으로써, 반도체 디바이스 제조 장치(101a)에서의 웨이퍼(205)의 면내 방향에 있어서의 처리 전후의 특정 물리량의 분포를 관련지을 수 있고, 처리 전후의 웨이퍼 면내 분포의 차분으로부터, 반도체 디바이스 제조 장치(101a)에서 설정한 웨이퍼 온도의 면내 분포와, 특정 물리량의 처리 전후의 변화량의 웨이퍼 면내 분포를 관련지을 수 있다.
또한, 웨이퍼 온도 계산 시스템(100)은, 반도체 디바이스 제조 장치(101a)에 있어서의 웨이퍼(205)의 면내 방향에 있어서의 온도의 분포의 설정값과, 당해 웨이퍼(205)의 면내 방향에 있어서의 특정 물리량의 분포 사이의 제2 상관관계를 산출하고, 이것을 반도체 디바이스 제조 장치(101a)에 관한 데이터로서 저장하고 기억하는 기능을 갖고 있다. 당해 제2 상관관계는, 예를 들면, 반도체 디바이스를 제조하기 위한 웨이퍼(205)의 처리에 앞서, 반도체 디바이스 제조 장치(101a)에 있어서, 서로 다른 온도의 분포의 설정을 이용해서 2매 이상 웨이퍼(205)를 처리한 후에 각 웨이퍼(205)를 웨이퍼 계측 장치(102a)에 반송하여 특정 물리량을 검출한 데이터를 이용해서 산출할 수 있다.
즉, 제2 상관관계는, 2개 이상의 웨이퍼(205)에 대한 설정된 서로 다른 온도의 분포의 조건과, 웨이퍼(205) 각각에 대한 면내 방향에 있어서의 특정 물리량의 분포의 검출 결과의 데이터가 대응지어진 결과를 이용해서, 산출된다. 제2 상관관계를 산출하는 방법으로서는, 선형 혹은 다항식 근사를 이용한 최소 자승법을 이용할 수 있지만, 다른 방법을 이용할 수도 있다.
다음으로, 웨이퍼 온도 계산 시스템(100)은, 기억한 제2 상관관계를 이용해서, 반도체 디바이스 제조 장치(101a)의 웨이퍼 스테이지(200)에 있어서의, 특정 물리량을 사용한 목적 함수를 최소로 하는 목표의 온도의 분포를 산출하는 기능을 갖는다. 본 실시예의 목적 함수로서는, 예를 들면, 웨이퍼(205)의 면내 방향에 있어서의 복수의 좌표 상에서의 특정 물리량의 목표값을 설정하고, 웨이퍼(205)의 면 상에 있어서의 어느 지정 좌표에 있어서의 목표값과, 제2 상관관계를 기초로 산출되는 그 지정 좌표에 있어서의 예측값의 차를 2승한 것을 산출하고, 그 2승값을 복수의 지정 좌표에서 합산한 것을 들 수 있다.
이러한 목적 함수를 산출할 때에 사용하는 특정 물리량의 목표값은, 반드시 웨이퍼(205)의 면내 방향에 있어서 동일한 값으로 설정되지 않아도 된다. 웨이퍼(205)의 면내의 방향에 대해 처리의 결과, 예를 들면 처리 후의 형상을 얻을 수 있는 좌표마다 서로 다른 목표값이 설정되어도 되고, 또한 웨이퍼(205) 상의 동일한 좌표여도 전후의 처리의 종류, 내용이나 조건에 따라 당해 처리의 공정에서의 목표값의 값이 달라도 된다. 이와 같이, 본 실시예에서는, 적절한 목적 함수를 설정하고, 설정된 목적 함수를 최소로 하는 웨이퍼(205)의 면내 방향에 있어서의 온도의 분포가 산출된다. 처리 후에 원하는 물리량의 분포가 달성되는 당해와 같이, 웨이퍼(205)의 처리 중의 목표가 되는 온도의 분포가 산출된다.
또한, 웨이퍼 온도 계산 시스템(100)은, 반도체 디바이스 제조 장치(101a)에 있어서의 제1 상관 함수를 이용해서, 산출된 상기 목표의 온도의 분포를 실현하기 위한 각 히터 존에 접속된 히터 전원(202)의 출력의 예측값을 산출하는 기능을 갖는다. 실제 웨이퍼(205)의 처리 시에는, 히터 전원(202)의 출력은 0 이상의 값으로 설정되지만, 여기에서 산출되는 출력의 예측값은 제1 상관 함수를 외삽(外揷)함으로써, 물리적으로 실현 불가능한 마이너스의 값이어도 된다. 즉, 웨이퍼(205)를 통한 복수의 히터 존 간의 열전달이 있음으로써, 실제로는 실현할 수 없는 웨이퍼(205)의 목표의 온도의 분포여도, 계산상으로는 이것을 실현할 수 있는 복수의 히터 전원(202)의 처리 중의 출력의 값이 산출되게 된다.
다음으로, 웨이퍼 온도 계산 시스템(100)은, 반도체 디바이스 제조 장치(101a)에 있어서의 웨이퍼(205)의 처리 중의 온도의 허용 범위의 상하한값 및 히터 전원(202)의 출력 가능한 범위의 상하한값에 의거하여, 산출된 웨이퍼 스테이지(200)의 상기 목표의 온도의 분포의 실현 가부를 판정하는 기능을 갖는다. 즉, 웨이퍼 온도 계산 시스템(100)에 있어서, 산출된 목표의 온도의 값 및 히터 전원(202)의 출력의 예측값과 2개의 상기 상하한값이 비교된다. 여기에서, 이미 산출된 웨이퍼(205)의 처리 중의 목표의 온도 및 히터 전원(202)의 출력의 예측값이 모든 히터 존에서 각각의 상하한값을 초과하고 있지 않은 경우는, 산출된 목표의 온도의 분포가 실현 가능한 목표의 온도 분포로 하여, 웨이퍼 온도 계산 시스템(100) 내에 기록된다.
한편, 목표의 온도 또는 히터 전원(202)의 출력의 예측값의 적어도 한쪽이, 1개 이상의 히터 존에서 2개의 상기 상하한값을 초과했다고 판정된 경우는, 실현이 불가능한 목표의 온도 분포로서 기록된다. 그때, 목표의 온도 또는 히터 전원(202)의 출력의 예측값을 실현할 수 없는 히터 존을 대응하는 부호나 번호 등으로 특정해서 기록하여, 필요할 때 그 정보를 확인할 수 있도록 되어 있다.
목표의 온도 분포를 실현할 수 없는 히터 존을 기록할 때는, 각 히터 존에 명칭, 부호 혹은 번호를 부여하고, 실현할 수 없는 히터 존이 웨이퍼 온도 계산 시스템(100)과 통신 가능하게 접속된 디스플레이 등의 표시기 상에 표시되도록 할 수 있다. 도 4에 표시의 예를 나타낸다.
도 4는, 반도체 디바이스 제조 장치에 접속된 표시기에 나타난 실시예에 따른 웨이퍼 온도 계산 시스템에 있어서 실현이 불가능한 것으로서 판단된 히터 존을 나타내는 모식도이다. 도 4의 (a) 또는 도 4의 (b)의 401에서 나타내는 바와 같이, 웨이퍼 온도 계산 시스템(100)에서 실현할 수 없다고 판정된 히터 존이, 도면 상의 망점으로 채워진 히터 존(401)으로 하여, 웨이퍼 스테이지(200)의 상면의 복수의 히터 존 전체 중에서 어느 개소에 위치하고 있는지가, GUI(Graphical User Interface)를 이용하여 판정이 용이하게 나타나 있다.
다음으로, 웨이퍼 온도 계산 시스템(100)은, 목표의 온도의 분포를 실현할 수 없다고 판정된 경우에, 실현이 가능한 제2 목표의 온도의 분포를 산출한다. 제2 목표의 온도의 분포로서는, 목표의 온도 또는 히터 전원(202)의 출력의 예측값이 허용 범위 외로 된 히터 존의 히터 전원(202)의 출력의 예측값만이 변경된 것이어도 된다.
한편, 웨이퍼(205)에 있어서의 열전달에 의해, 상기 허용 범위 외로 된 히터 존에 대응하는 히터(201)의 히터 전원(202)의 출력의 예측값을 변경한 것만으로는, 웨이퍼(205)의 생각지 않은 지정 좌표에 있어서의 온도도 변경되어 버려 목적 함수가 커져서, 오히려 목표의 온도의 분포가 소기의 처리의 결과가 얻어지는 것으로부터 크게 어긋나 버리는 경우가 있다. 그래서, 복수의 히터 전원(202)의 출력값으로부터 웨이퍼(205)의 온도의 면내의 분포를 예측하는 제1 상관관계, 및 웨이퍼(205)의 온도의 면내 분포의 설정값과 당해 웨이퍼(205)의 면내 방향에 있어서의 특정 물리량의 분포 사이의 제2 상관관계를 이용해서, 실현이 가능한 온도의 분포 중에서 가장 목적 함수를 최소로 할 수 있는 웨이퍼(205)의 온도의 분포를 산출하고, 이것을 제2 목표 온도 분포로서 산출할 수 있다.
또한, 웨이퍼 온도 계산 시스템(100)은, 실현 가능으로 판정된 목표의 온도의 분포, 혹은 제2 목표의 온도의 분포의 어느 한쪽을, 반도체 디바이스 제조 장치(101a)에 있어서의 처리의 조건(처리 레시피)에 반영시켜, 당해 처리 레시피를 반도체 디바이스 제조 장치(101a)에 송신한다. 반도체 디바이스 제조 장치(101a)는 웨이퍼 온도 계산 시스템(100)에서 계산된 후, 송신된 실현이 가능한 목표의 온도의 분포의 정보를 포함하는 처리 레시피를 이용해서 대상의 웨이퍼(205)를 처리할 수 있다.
이상과 같이, 본 실시예의 웨이퍼 온도 계산 시스템(100)을 포함하는 반도체 디바이스의 제조 시스템을 이용함으로써, 소기의 처리의 결과를 얻을 수 있는 것으로서 산출된 당초의 목표의 온도의 분포는 실현이 불가능해도, 실현이 가능한 온도의 분포 중에서 가장 목적 함수를 최소로 할 수 있는 제2 목표 온도 분포가 산출되고, 이에 의거하여 반도체 디바이스의 제조가 행해져, 제조의 수율의 저하가 억제된다.
다음으로, 도 1의 실시예에 따른 웨이퍼 온도 계산 시스템(100)의 목표의 온도 분포의 산출의 동작에 대해 도 5a 내지 도 6을 이용해서 설명한다. 도 5a 내지 도 6은, 실시예에 따른 웨이퍼 온도 계산 시스템의 동작의 흐름을 나타내는 플로차트이다. 또, 본 예에 있어서는, 반도체 디바이스 제조 장치(101a), 웨이퍼 계측 장치에 102a를 이용한 예가 기재되지만, 다른 반도체 디바이스 제조 장치 또는 웨이퍼 계측 장치를 이용해도 마찬가지의 동작을 행하고 작용을 얻을 수 있다.
도 5a 및 도 5b에 있어서, 웨이퍼 온도 계산 시스템(100)에 의한 목표의 온도의 분포의 설정값이 산출되는 동작의 일련의 흐름이 나타난다. 도 6에서는, 도 5b에 나타내는 스텝 512의 히터 전원(202)의 출력의 값의 설정의 동작의 흐름이 보다 상세히 나타나 있다. 본 실시예의 웨이퍼 온도 계산 시스템(100)은, 스텝 501에 나타내는 바와 같이 반도체 디바이스의 제조 시스템에 네트워크 등의 통신 수단을 통해 접속된 각 반도체 디바이스 제조 장치(101)의 웨이퍼 스테이지(200)에 대해, 각각의 복수의 히터 전원(202)의 출력값과 냉매 유로(204)를 통류하는 냉매의 온도로부터 웨이퍼(205)의 면내 방향에 있어서의 온도의 분포와의 관계를 나타내는 제1 상관관계, 및 히터 전원(202)의 출력값과 웨이퍼(205)의 온도의 허용 범위의 값(허용량)을 반도체 디바이스 제조 장치(101a∼101z)마다 대응시켜서 관리하는 기능을 갖고 있다. 이들 데이터는 정기적으로 웨이퍼 온도 계산 시스템(100)과 각 반도체 디바이스 제조 장치, 예를 들면 반도체 디바이스 제조 장치(101a)와의 사이에서 동기되어 동일한 데이터가 쌍방에서 기억되어 공유되어 있고, 웨이퍼 스테이지(200)의 구조나 냉매의 설정 온도 등의 구성이 변경된 경우는, 정기적으로 변경이 반영된 데이터, 정보가 웨이퍼 온도 계산 시스템(100)에도 전달되어 기억된다.
다음으로, 스텝 502에 있어서, 반도체 디바이스 제조 장치(101a)에서는, 웨이퍼(205)를 처리하는 처리 레시피와, 처리 레시피를 이용해서 웨이퍼를 처리하고, 웨이퍼 계측 장치(102a)에 있어서 검출된 처리 후의 웨이퍼(205)의 면내 방향에 있어서의 특정 물리량의 분포의 데이터를 관련짓는다. 여기에서, 처리 레시피 중에는 웨이퍼 스테이지(200)에서 설정된 웨이퍼(205)의 처리 중의 온도의 면내 방향의 분포, 혹은 각 히터 전원(202)의 출력의 값을 나타내는 데이터도 함유되어 있다. 이에 따라, 반도체 디바이스 제조 장치(101)에서 설정한 웨이퍼(205)의 온도의 면내 방향의 분포와, 웨이퍼 계측 장치(102)에 의해 검출된 특정 물리량의 웨이퍼(205)의 면내 방향의 분포가 관련지어진다.
또한, 웨이퍼 온도 계산 시스템(100)은, 반도체 디바이스 제조 장치(101a)에서 처리하기 전에, 웨이퍼 계측 장치(102a)에 있어서, 웨이퍼(205)의 면내 방향에 있어서의 특정 물리량의 분포를 검출한 경우는, 그 데이터도 반도체 디바이스 제조 장치(101a)의 처리 레시피와 관련짓는 기능을 갖고 있다. 이러한 구성으로 함으로써, 반도체 디바이스 제조 장치(101a)에서의 처리 전후의 웨이퍼(205)의 면내 방향에 있어서의 특정 물리량의 분포를 관련지을 수 있고, 면내 방향에 있어서의 처리 전후의 특정 물리량의 차의 분포로부터, 반도체 디바이스 제조 장치(101a)에서 설정한 웨이퍼(205)의 면내 방향에 있어서의 온도의 분포와, 면내 방향에 있어서의 특정 물리량의 처리 전후의 변화량의 분포가 관련지어진다.
여기에서, 각 히터 전원(202)에는 N=1로부터 히터 전원의 수만큼, 숫자가 할당되어, 본 숫자를 기초로 어느 곳의 히터 존에 접속된 히터 전원이 판단할 수 있게 한다. 또, 히터 전원의 명칭은, 각 히터 전원을 구별할 수 있으면 특별히 어떠한 명칭이어도 되지만, 본 실시예에서는 N=1 이상의 양의 정수를 할당하는 것으로 한다.
다음으로, 웨이퍼 온도 계산 시스템(100)은, 스텝 503에 있어서, 반도체 디바이스 제조 장치(101a)에 있어서의 웨이퍼(205)의 면내 방향에 있어서의 온도의 분포의 설정값으로부터, 웨이퍼(205)의 면내 방향에 있어서의 특정 물리량의 분포를 예측하는 제2 상관관계를 산출하는 기능을 갖고, 반도체 디바이스 제조 장치(101a)에 관한 데이터로서 대응지어져서 내부의 기억 장치(104)에 기록하여 저장하는 기능을 갖고 있다. 제2 상관관계는, 미리 반도체 디바이스 제조 장치(101a)를 이용하여, 면내 방향에 있어서의 서로 다른 온도의 분포의 조건에서 2매 이상의 웨이퍼(205)를 처리한 후에, 각각의 웨이퍼(205)에 대해 웨이퍼 계측 장치(102a)에서 특정 물리량을 검출했을 때의 값의 면내 방향에 있어서의 분포의 데이터를 대응지은 결과를 이용해서 산출된다.
즉, 2종류 이상의 웨이퍼(205)의 면내 방향에 있어서의 온도의 분포의 조건과, 면내 방향에 있어서의 특정 물리량의 분포의 검출의 결과를 이용해서, 제2 상관관계가 산출된다. 제2 상관관계는, 선형 혹은 다항식 근사를 이용한 최소 자승법으로 산출되어도 되고, 다른 방법이 이용되어도 된다.
다음으로, 웨이퍼 온도 계산 시스템(100)은, 스텝 504에 있어서 기록된 상기 제2 상관관계를 이용하여, 특정 물리량으로부터 계산되는 목적 함수를 최소로 하는 반도체 디바이스 제조 장치(101a)에 있어서의 목표의 온도의 분포를 산출하는 기능을 갖는다. 목적 함수로서는, 예를 들면, 웨이퍼(205)의 면내의 복수의 좌표에서 특정 물리량의 목표값을 설정하고, 당해 면내의 어느 지정 좌표에 있어서의 목표값과, 제2 상관관계를 기초로 산출되는 그 지정 좌표에 있어서의 예측값의 차를 2승한 것을 산출하고, 당해 2승값을 복수의 지정 좌표에서 합산한 것이 목적 함수로 설정되어도 된다.
이 목적 함수를 산출할 때에 사용하는 특정 물리량의 목표값은, 반드시 웨이퍼 면내에서 동일한 목표값으로 설정할 필요는 없고, 최종적으로 웨이퍼 면내에서 원하는 처리 결과가 얻어지는 특정 물리량의 값과 그 분포가 실현되는 것이면 되며, 이 전후의 처리에 따라 좌표마다 목표값의 값이 변경되는 것이어도 된다. 이와 같이, 적절한 목적 함수를 설정하고, 그 목적 함수를 최소로 하는 웨이퍼(205)의 온도의 분포를 산출함으로써, 최종적으로 웨이퍼(205)의 면내 방향에 있어서의 원하는 물리량의 값과 그 분포를 달성할 수 있는 목표의 온도의 분포가 산출된다.
다음으로, 웨이퍼 온도 계산 시스템(100)은, 스텝 505에 있어서, 반도체 디바이스 제조 장치(101a)에 있어서의 제1 상관 함수를 이용해서, 목표 온도 분포를 산출하기 위한 각 히터 존에 접속된 복수의 히터 전원(202)의 출력의 예측값을 산출한다. 실제 웨이퍼(205)의 처리 중에서는 각 히터 전원(202)의 출력은 0 이상의 값으로 설정되지만, 여기에서 산출되는 출력의 예측값은 제1 상관 함수를 외삽함으로써, 실현이 불가능한 마이너스의 값이어도 된다. 이에 따라, 실제로는 웨이퍼(205)의 열전달에 의해 실현될 수 없는 값을 포함하는 목표의 온도의 분포여도, 이것에 계산상 대응하는 히터 전원(202)의 출력값의 집합이 얻어진다.
다음으로, 웨이퍼 온도 계산 시스템은, 스텝 506에 있어서, 히터 전원의 출력 예측값이 제한 조건을 만족시키는지 판단한다. 즉, 반도체 디바이스 제조 장치(101a)에 있어서의 웨이퍼(205)의 온도 및 히터 전원의 출력의 허용 범위의 상하한값을 비교한 결과에 의거하여, 스텝 504에서 산출된 목표의 온도의 분포의 실현 가부를 판단한다. 여기에서, 목표의 온도 및 히터 전원(202)의 출력의 예측값이 모든 히터 존에서 허용 범위 내인 경우에는, END 스텝으로 진행되고, 산출된 온도의 분포는 실현이 가능한 목표의 온도의 분포로 하여, 반도체 디바이스 제조 장치(101a)에 있어서의 처리 레시피에 반영됨과 함께 이것에 데이터로서 포함되어, 당해 레시피가 반도체 디바이스 제조 장치(101a)에 네트워크(106)를 통해 송신된다. 또한, 반도체 디바이스 제조 장치(101a)는 웨이퍼 온도 계산 시스템(100)으로부터 송신된 처리 레시피를 이용해서, 웨이퍼(205)를 처리할 수 있다.
한편, 목표의 온도 또는 히터 전원(202)의 출력의 예측값의 어느 한쪽이, 적어도 1개의 히터 존에 있어서 허용 범위 외라고 판정된 경우에는, 스텝 504에서 산출된 목표의 온도의 분포가 실현 불가능한 것으로서 기억 장치(104)에 기록되고, 스텝 507로 진행된다. 그때, 목표의 온도 또는 히터 전원(202)의 출력의 예측값을 실현할 수 없다고 판정된 히터 존을 기억 장치(104)에 기록하여, 필요할 때 당해 히터 존의 정보가 확인 가능하게 된다.
다음으로, 스텝 507에 있어서, 출력의 예측값이 허용 범위를 벗어난 히터 존에 대응하는 히터 전원(202)만, 그 출력값을 허용 범위 내에 들어가도록 변경한다. 즉, 히터 전원의 출력 예측값이 실현 가능 범위를 벗어난 히터 전원의 출력값을 실현 가능 범위 내의 값으로 변경한다. 또한, 모든 히터 전원(202)의 분포를 초기 분포로서 기록한다. 스텝 507에 의해, 모든 히터 전원의 출력이 실현 가능한 초기 분포를 얻을 수 있다.
다음으로, 스텝 508에 있어서, 모든 히터 전원(202)의 현 상황의 출력값을 C분포로서 기록한다. 이 C분포는 도면에 나타내는 플로에 따라서, 적절히 갱신되는 것으로 하지만, 스텝 507에서 산출된 히터 전원(202)의 출력을 초기 분포로서 기록한다.
다음으로 스텝 509에 있어서, N번째의 히터 전원의 출력값을 최소 제어 범위로 증감한다. 즉, 스텝 502에서 양의 정수가 할당되어 있는 각 히터 전원(202)의 출력값을, 미리 정해진 크기의 값으로 순차 증감시킨다. 이 변화시키는 값의 크기는, 반도체 디바이스 제조 시스템 또는 반도체 디바이스 제조 장치(101a)에 있어서 임의로 선택할 수 있지만, 히터 전원(202)에 있어서 출력을 변화시킬 수 있는 최소의 폭보다 큰 값으로 설정할 필요가 있다. 또한, 히터 전원(202)의 구성에 따라서는, 동일한 웨이퍼 스테이지(200)에 사용하는 히터 전원(202)이어도 히터 전원마다 변경할 수도 있다. 예를 들면, 스텝 508에서 기록한 C분포에 있어서의 임의의 히터 전원(202)의 출력값이 50Ｗ, 그 히터 전원(202)의 최소의 제어 범위가 0.1Ｗ일 때는, 최소의 변화 가능폭으로 증감시킨 히터 전원(202)의 출력값은 50.1Ｗ와 49.9Ｗ가 된다.
다음으로, 스텝 510에서는, 히터 전원의 출력값이 제한 조건을 만족시키는지 판정한다. 즉, 스텝 509에서 증가 또는 감소시킨 히터 전원(202)의 출력값에 의해 히터 전원(202)의 출력 또는 웨이퍼의 온도가 허용 범위 내로 되는지를 판정한다. 허용 범위의 조건이 충족되어 있다고 판정된 경우에는, 스텝 509에서 증가, 감소시킨 히터 전원(202)의 출력값을 포함하는 출력값의 집합을 실현 가능한 출력값의 분포로 하여 스텝 511로 진행된다. 한편, 상기 허용 범위로부터 벗어나 있다고 판정된 경우는, 실현이 불가능한 필요한 히터 전원(202)의 출력의 분포(출력값의 집합)로 하여, 각 히터 전원(202)에 할당되어 있는 양의 정수 N을 N＋1로 증가시킨 후에, 스텝 509로 되돌아가서, 다른 히터 전원(202)에 대한 검토로 이동한다.
다음으로, 스텝 511에서는, 각 히터 전원(202)의 출력값과 웨이퍼(205)의 온도의 면내 방향의 분포 사이의 제1 상관관계와, 웨이퍼(205)의 온도의 면내 방향의 분포의 설정값과 특정 물리량의 웨이퍼(205)의 면내 방향의 분포 사이의 제2 상관관계를 이용해서, 스텝 510에서 출력된 모든 히터 전원(202)의 출력의 예측값을 이용하여 목적 함수의 값을 계산한다.
다음 스텝 512에서는, 스텝 511에서 산출된 목적 함수의 값에 의거하여 히터 전원(202)의 출력의 값을 갱신하여 설정한다. 스텝 508에서 얻어진 C분포를 이용해서 목적 함수를 산출하고, 또한 스텝 509 내지 511에서 증가 혹은 감소시킨 히터 전원(202)의 출력값으로부터 산출되는 목적 함수의 값과 비교해서, 그 결과에 따라 히터 전원(202)의 출력의 값의 분포(조합)를 선택한다. 당해 공정의 상세한 동작의 흐름은, 도 6을 이용해서 후술한다.
다음으로 스텝 513에 있어서, 각 히터 전원(202)에 할당된 양의 정수 N의 값이 확인되고, N의 값이 사용하고 있는 히터 전원(202)의 수와 동일한, 가장 큰 값으로 되어 있으면, 모든 히터 전원을 변경했다(적어도 1회 조정했다)고 판정되어, 다음 스텝 514로 진행된다. 또한, N의 값이 사용하고 있는 히터 전원(202)의 수보다 작다고 판정된 경우에는, N의 값을 하나 증가시켜서 스텝 509로 되돌아간다.
다음으로, 스텝 514에서는, 상기 목적 함수와 히터 전원(202)의 출력의 분포의 계산이 수속(收束)했는지의 여부를 판정하기 위해, 스텝 512에서 설정된 각 히터 전원(202)의 출력값(즉, 현 상황의 각 히터 전원의 출력값)의 분포가 C분포와 동일한지를 판단한다. C분포와 다른 경우는, 계산이 수속되어 있지 않은 것이 되어, N의 값을 1로 되돌리고 508의 플로로 되돌아간다. 한편, C분포와 동일한 값으로 판정된 경우에는, 계산이 수속되어 제2 목표의 온도의 분포가 산출되었다고 판단하고, 스텝 515로 진행된다.
스텝 515에서는, 스텝 506 혹은 스텝 514에서 산출된 목표의 온도의 분포를 실현이 가능한 것으로 해서, 산출된 목표의 온도의 분포를 반도체 디바이스 제조 장치(101a)에 있어서의 처리 레시피에 반영함과 함께 당해 온도의 분포의 데이터를 처리 레시피에 포함시키고, 당해 레시피를 반도체 디바이스 제조 장치(101a)에 송신한다. 또한, 반도체 디바이스 제조 장치(101a)는, 웨이퍼 온도 계산 시스템(100)에서 산출되어 송신된 처리 레시피를 이용해서, 웨이퍼(205)를 처리할 수 있다.
이상과 같이, 도 5a 및 5b에 나타내는 웨이퍼 온도 계산 시스템(100)의 동작에 의해, 소정의 목적 함수를 최소로 하는 목표의 온도의 분포를 실현할 수 있는지의 여부가 판정되고, 목표의 온도의 분포를 실현할 수 없다고 판정된 경우도, 실현 가능한 온도 분포 중에서 가장 목적 함수를 최소로 할 수 있는 제2 목표의 온도 분포가 산출되어, 당해 제2 목표의 온도 분포가 반영된 처리 레시피에 의거하여 웨이퍼(205)의 처리가 실시된다. 이것에 따라, 처리에 있어서, 소기의 처리 결과를 얻을 수 있는 면내 방향에 있어서의 특정 물리량의 분포가 실현되어, 웨이퍼(205)의 처리의 수율이 향상된다.
도 6에 있어서, 도 5b에 나타내는 스텝 512의 동작의 흐름을 보다 상세히 설명한다. 우선, 스텝 601에 있어서, 스텝 511에 있어서 산출된 목적 함수의 값과 스텝 508의 C분포의 값을 이용해서 산출된 목적 함수의 값이 비교된다. 이 비교의 결과, 스텝 602에 있어서 어느 한쪽의 목적 함수의 값만이 감소했다고 판정된 경우는, 스텝 604로 진행되고, 목적 함수의 값이 감소된 쪽의 히터 전원(202)의 출력값의 분포를, 설정해야 할 히터 전원(202)의 출력값의 분포(집합)로 판정한다. 바꿔 말하면, 히터 전원의 출력값을 목적 함수가 감소한 것으로 설정한다. 스텝 511에서 산출된 목적 함수의 값이 감소한 경우에는, 당해 목적 함수에 대응하는 히터 전원(202)의 출력값의 분포가 새로운 분포로서 갱신된다.
또한, 스텝 602에 있어서 어느 한쪽의 목적 함수의 값만이 감소했다고 판정되지 않는 경우는, 스텝 603으로 진행되고, C분포로부터 산출되는 목적 함수의 값과 스텝 511에 있어서 산출된 목적 함수의 값이 비교되어, 양쪽의 목적 함수에 있어서 값이 감소했는지의 여부가 판정된다. 양쪽의 목적 함수의 값이 감소했다고 판정된 경우는, 스텝 605로 진행되어, 목적 함수의 값의 감소량이 보다 큰 쪽에 대응하는 히터 전원(202)의 출력값의 분포를 설정해야 할 히터 전원(202)의 출력값의 분포(집합)로 판정한다. 바꿔 말하면, 히터 전원의 출력값을 목적 함수의 감소량이 큰 것으로 설정한다. 스텝 511에서 산출된 목적 함수의 값이 보다 크게 감소한 경우에는, 당해 목적 함수에 대응하는 히터 전원(202)의 출력값의 분포가 새로운 분포로서 갱신된다.
한편, 스텝 603에 있어서 양쪽의 목적 함수의 값이 감소했다고 판정되지 않는 경우는, 양쪽의 목적 함수의 값이 증가 혹은 변화하고 있지 않은 경우로 상정된다. 이 경우에는, 스텝 606으로 진행되고, 히터 전원(202)의 출력값의 분포는 C분포로부터 변경되지 않는다. 이상의 판정에 의거하여 히터 전원(202)의 출력의 값의 분포가 갱신됨으로써, C분포로부터 히터 전원(202)의 원의 출력을 증감한 결과, C분포로부터 가장 목적 함수의 값을 작게 할 수 있는 히터 전원의 출력값의 분포로 변경된다.
상기 실시예에 있어서, 스텝 506에서 히터 전원(202)의 출력값이 허용 범위 외로 판정된 경우에, 계산 시간을 단축하기 위해, 각 히터 전원(202)에 할당되어 있는 양의 정수 N을 재할당하는 공정을 도 7을 이용해서 설명한다. 도 7은, 도 5에 나타내는 본 실시예에 추가된 동작의 흐름을 나타내는 플로차트이다. 도 7에서는, 도 5에 있어서의 스텝 507과 스텝 508 사이에 실시되는 공정이 기재되어 있다.
스텝 507에서는, 복수의 히터 전원(202)의 출력의 예측값이 허용 범위 외로 된 히터 전원(202)만, 출력의 값이 허용 범위 내에 들어가도록 변경된다. 또한, 모든 히터 전원(202)의 분포가 초기 분포로서 기록된다. 이 스텝 507에 있어서, 현 상황의 모든 히터 전원(202)의 출력이 실현 가능한 초기 분포로서 가정된다.
다음으로, 스텝 1001에 있어서는, 웨이퍼 온도 계산 시스템(100)은, 히터 전원(202)의 출력의 예측값이 허용 범위 외로 된 히터 전원(202)에 접속된 히터의 존의 중심의 좌표를 산출하고 기억한다. 바꿔 말하면, 히터 전원의 예측 출력값이 제한값을 초과한 히터 전원에 접속된 히터 존의 중심 좌표를 산출하고, 기록한다. 다음으로 스텝 1002로 진행되고, 웨이퍼 온도 계산 시스템(100)은, 히터 전원(202)의 출력의 예측값이 허용 범위 외로 된 히터 전원(202)에 접속된 히터(201)의 존에 있어서의, 목표의 온도와 스텝 507에서 변경한 히터 전원(202)의 출력값으로부터 산출되는 웨이퍼(205)의 온도의 차를 산출하여 기억한다. 바꿔 말하면, 히터 전원의 예측 출력값이 제한값을 초과한 히터 전원에 접속된 히터 존에 있어서, 목표 온도와 507에서 변경한 히터 전원의 출력값으로부터 산출되는 웨이퍼 온도의 차분을 기록한다. 당해 온도의 차는, 예를 들면 하기의 (식 1)에 의해 계산되지만, 목표의 온도와 히터 전원의 출력값으로부터 산출되는 웨이퍼(205)의 온도의 차분의 크기를 나타내는 지표이면 (식 1)에 한정되지 않는다.
[수식 1]
여기에서, e는 히터 전원의 예측 출력이 제한값을 초과한 히터 전원에 접속된 히터 존에 할당되는 양의 정수, Ee는 히터 존 e에 있어서의 웨이퍼 온도의 차분, Tte는 히터 존 e에 있어서의 목표 온도, Tpe는 히터 존 e에 있어서의 507에서 변경한 히터 전원의 출력값으로부터 산출되는 웨이퍼 온도이다.
다음으로, 스텝 1003에 있어서, 히터 전원(202)의 출력의 예측값이 허용 범위 외로 된 히터 전원(202)에 접속된 존의 중심의 좌표와, 다른 히터 존의 중심의 좌표 사이의 거리 Die가 계산된다. 바꿔 말하면, 히터 전원의 예측 출력값이 제한값을 초과한 히터 전원에 접속된 히터 존의 중심 좌표와 각 히터 존의 중심 좌표의 거리를 계산한다. 여기에서, i는 각 히터 존에 할당된 양의 정수, e는 히터 전원의 출력의 예측값이 허용 범위 외로 된 히터 전원(202)에 접속된 히터 존에 할당되는 양의 정수다.
다음으로 스텝 1004에 있어서, 웨이퍼 온도 계산 시스템(100)은, 각 히터 존에 있어서의 가중치를 계산한다. 각 히터 존의 가중치는, 예를 들면 다음 식에 의해 산출된다.
[수식 2]
[수식 3]
상기 수식에 있어서, Ne는 상기 히터 전원의 예측 출력이 제한값을 초과한 히터 전원에 접속된 히터 존의 수량이고, (식 3)에 의해 각 히터 존 i에 있어서의 가중치를 계산할 수 있다.
다음의 1005의 플로에서는, (식 3)에서 계산된 가중치가 큰 것일수록, 각 히터 존에 접속된 히터 전원에 할당되어 있는 양의 정수 N이 작은 값으로 재차 할당된다.
다음 스텝 508에서는, 웨이퍼 온도 계산 시스템(100)은, 각 히터 존에 접속된 히터 전원(202)에 1005에서 재할당된 양의 정수 N을 이용해서, 각 히터 전원(202)의 출력값을 C분포로서 기록한다.
이상의 동작에 따라, 목표의 온도와 예측되는 온도 사이의 차가 큰 히터 전원(202)일수록, 작은 양의 정수 N의 값이 할당되고, 정수 N이 작은 히터 전원(202)으로부터 우선적으로 출력의 예측값이 계산되기 때문에, 목적 함수값이나 출력의 값의 분포의 계산 시간이 단축된다. 또, 본 예에서는 중심 좌표를 이용하는 예가 기재되어 있지만, 히터 존 내의 좌표이면 그 좌표는 한정되지 않는다. 예를 들면, 히터 전원(202)의 입력 단자가 접속된 개소의 바로 위의 좌표를 계산에 이용해도 된다.
이상의 실시예에 따르면, 웨이퍼 스테이지(200) 내부의 복수의 히터(201)를 이용해서 웨이퍼 스테이지(200) 상에 재치된 웨이퍼(205)의 온도와 그 분포를 조절하는 반도체 디바이스 제조 장치에 있어서, 웨이퍼(205)의 처리 전에, 미리 처리 후의 특정 물리량의 분포에 따른 목적 함수의 값을 최소로 하는 제1 목표의 온도 분포가 산출된다. 또한, 그 목표의 온도 분포를 실현하기 위한 복수의 히터(201)에 접속된 히터 전원(202)의 출력값이 산출되고, 산출된 모든 히터 전원(202)의 출력값이 허용 범위 내인지의 여부가 판정되며, 복수의 히터 전원(202)의 적어도 1개의 히터 전원(202)의 출력값이 허용 범위 외여서 실현될 수 없다고 판정된 경우에는, 복수의 히터 전원(202)을 이용해서 실현 가능하고 또한 목적 함수값을 최소로 할 수 있는 제2 목표의 온도 분포가 산출되고, 웨이퍼 스테이지(200)의 온도와 그 분포의 설정값이 제1 목표의 온도 분포를 대신하여 갱신되어, 소기의 처리 결과가 얻어지는 처리 중의 웨이퍼(205)의 온도 분포가 실현되어, 처리의 수율이 향상된다.
또, 본 발명은 상기한 실시예에 한정되는 것은 아니고, 다양한 변형예가 포함된다. 예를 들면, 상기한 실시예는 본 발명을 알기 쉽게 설명하기 위해 상세히 설명한 것이며, 반드시 설명한 모든 구성을 구비하는 것에 한정되는 것은 아니다. 또한, 어느 실시예의 구성의 일부를 다른 실시예의 구성으로 치환하는 것도 가능하고, 또한, 어느 실시예의 구성에 다른 실시예의 구성을 더하는 것도 가능하다. 또한, 각 실시예의 구성의 일부에 대해, 다른 구성의 추가·삭제·치환을 하는 것이 가능하다.
100···웨이퍼 온도 계산 시스템
101···반도체 디바이스 제조 장치
102···웨이퍼 계측 장치
200···웨이퍼 스테이지
201···히터
202···히터 전원
203···히터 제어부
204···냉매 유로
401···히터 존

Claims (14)

  1. 상면에 웨이퍼가 재치(載置)되는 웨이퍼 스테이지와 이 웨이퍼 스테이지 내부이며 상기 상면의 복수의 영역의 하방에 배치된 복수의 히터와 이들 복수의 복수의 히터에 공급하는 복수의 히터 전원의 출력을 조절하는 제어기를 구비하여 상기 웨이퍼를 처리하는 반도체 디바이스 제조 장치와,
    상기 웨이퍼의 처리 중의 목표의 온도를 실현하기 위해 미리 산출된 상기 복수의 히터 전원의 제1 출력값이 허용 범위 내인지를 판정하고, 허용 범위 외인 경우에 모든 상기 제1 출력값이 허용 범위 내의 값으로 보정된 제2 출력값을 산출하는 웨이퍼 온도 계산 시스템을 구비한 반도체 디바이스의 제조 시스템.
  2. 제1항에 있어서,
    상기 제1 출력값에 대응하는 상기 웨이퍼의 제1 온도 분포 또는 상기 제2 출력값으로부터 산출된 제2 온도 분포가 상기 처리 중의 목표의 온도 분포로서 설정되어 산출된 처리 레시피를 이용해서 상기 반도체 디바이스 제조 장치에 있어서 상기 웨이퍼가 처리되는 반도체 디바이스의 제조 시스템.
  3. 제1항 또는 제2항에 있어서,
    상기 복수의 히터 전원의 적어도 1개 이상의 히터 전원의 출력값이 허용 범위 외라고 판정된 경우에, 당해 적어도 1개 이상의 히터 전원의 출력값이 상기 허용 범위 내로 된 상기 제2 출력값으로부터 산출된 제2 목표의 온도의 분포를 목표의 온도의 분포로 하여 상기 제어기가 상기 복수의 히터 전원의 출력을 조절하는 반도체 디바이스의 제조 시스템.
  4. 제3항에 있어서,
    상기 웨이퍼 온도 계산 시스템은, 상기 복수의 히터 전원의 적어도 1개 이상의 히터 전원의 출력값이 허용 범위 외라고 판정된 경우에, 당해 적어도 1개 이상의 히터 전원의 출력값이 상기 허용 범위 내로 되고, 또한 소정의 목적 함수의 값을 가장 작게 할 수 있는 상기 제2 목표의 온도의 분포를 산출하는 반도체 디바이스의 제조 시스템.
  5. 제4항에 있어서,
    상기 웨이퍼 온도 계산 시스템이, 상기 목적 함수의 값이 가장 작게 될 때까지, 상기 복수의 히터 전원의 각각에 대해 순차 출력을 증대 또는 저감하여 상기 제2 목표의 온도의 분포를 산출하는 반도체 디바이스의 제조 시스템.
  6. 제1항 또는 제2항에 있어서,
    상기 웨이퍼 온도 계산 시스템 및 반도체 디바이스 제조 장치가 통신 가능하게 접속되고,
    상기 복수의 히터 전원의 출력값과 상기 웨이퍼의 온도의 분포 사이의 제1 상관관계와, 상기 히터 전원의 출력의 허용 범위의 상한값 및 하한값과, 상기 제1 상관관계로부터 산출되는 상기 웨이퍼의 온도의 허용 범위의 상한값 및 하한값이, 상기 반도체 디바이스 제조 장치와 대응지어져서 상기 웨이퍼 온도 계산 시스템 내에 기억된 반도체 디바이스의 제조 시스템.
  7. 제1항에 있어서,
    웨이퍼 온도 계산 시스템은, 상기 복수의 히터 전원의 적어도 1개 이상의 히터 전원의 출력값이 허용 범위 외라고 판정된 경우에, 당해 적어도 1개 이상의 히터 전원에 대응하는 상기 히터의 영역을 기억하고, 당해 히터의 영역을 표시하는 표시기를 구비한 반도체 디바이스의 제조 시스템.
  8. 상면에 웨이퍼가 재치되는 웨이퍼 스테이지와 이 웨이퍼 스테이지 내부이며 상기 상면의 복수의 영역의 하방에 배치된 복수의 히터와 이들 복수의 복수의 히터에 공급하는 복수의 히터 전원의 출력을 조절하는 제어기를 구비한 반도체 디바이스 제조 장치를 이용해서 상기 웨이퍼를 처리하는 반도체 디바이스의 제조 방법으로서,
    상기 웨이퍼의 처리 중의 목표의 온도를 실현하기 위해 미리 산출된 상기 복수의 히터 전원의 제1 출력값이 허용 범위 내인지를 판정하고, 허용 범위 외인 경우에 모든 상기 제1 출력값이 허용 범위 내의 값으로 보정되어 산출된 제2 출력값이 되도록 상기 제어기가 상기 전원을 조절하는 반도체 디바이스의 제조 방법.
  9. 제8항에 있어서,
    상기 제1 출력값에 대응하는 상기 웨이퍼의 제1 온도 분포 또는 상기 제2 출력값으로부터 산출된 제2 온도 분포가 상기 처리 중의 목표의 온도 분포로서 설정되어 산출된 처리 레시피를 이용해서 상기 반도체 제조 장치에 있어서 상기 웨이퍼가 처리되는 반도체 디바이스의 제조 방법.
  10. 제8항 또는 제9항에 있어서,
    상기 복수의 히터 전원의 적어도 1개 이상의 히터 전원의 출력값이 허용 범위 외라고 판정된 경우에, 당해 적어도 1개 이상의 히터 전원의 출력값이 상기 허용 범위 내로 된 상기 제2 출력값으로부터 산출된 제2 목표의 온도의 분포를 목표의 온도의 분포로 하여 상기 제어기가 상기 복수의 히터 전원의 출력을 조절하는 반도체 디바이스의 제조 방법.
  11. 제10항에 있어서
    상기 웨이퍼 온도 계산 시스템은, 상기 복수의 히터 전원의 적어도 1개 이상의 히터 전원의 출력값이 허용 범위 외라고 판정된 경우에, 당해 적어도 1개 이상의 히터 전원의 출력값이 상기 허용 범위 내로 되고, 또한 소정의 목적 함수의 값을 가장 작게 할 수 있는 상기 제2 목표의 온도의 분포를 산출하는 반도체 디바이스의 제조 방법.
  12. 제10항에 있어서
    상기 목적 함수의 값이 가장 작게 될 때까지, 상기 복수의 히터 전원의 각각에 대해 순차 출력을 증대 또는 저감하여 상기 제2 목표의 온도의 분포를 산출하는 반도체 디바이스의 제조 방법.
  13. 제8항 또는 제9항에 있어서,
    상기 반도체 디바이스 제조 장치와 대응지어져서 기억된 상기 복수의 히터 전원의 출력값과 상기 웨이퍼의 온도의 분포 사이의 제1 상관관계 및 상기 히터 전원의 출력의 허용 범위의 상한값 및 하한값, 또는 상기 제1 상관관계로부터 산출되는 상기 웨이퍼의 온도의 허용 범위의 상한값 및 하한값을 이용해서 상기 제2 목표의 온도의 분포를 산출하는 반도체 디바이스의 제조 방법.
  14. 제8항 또는 제9항에 있어서,
    상기 복수의 히터 전원의 적어도 1개 이상의 히터 전원의 출력값이 허용 범위 외라고 판정된 경우에, 당해 적어도 1개 이상의 히터 전원에 대응하는 상기 히터의 영역을 기억하고, 당해 히터의 영역을 표시하는 반도체 디바이스의 제조 방법.
KR1020237029334A 2022-09-26 2022-09-26 반도체 디바이스의 제조 시스템 및 제조 방법 KR20240046106A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/035648 WO2024069684A1 (ja) 2022-09-26 2022-09-26 半導体デバイスの製造システム及び製造方法

Publications (1)

Publication Number Publication Date
KR20240046106A true KR20240046106A (ko) 2024-04-08

Family

ID=90476569

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237029334A KR20240046106A (ko) 2022-09-26 2022-09-26 반도체 디바이스의 제조 시스템 및 제조 방법

Country Status (2)

Country Link
KR (1) KR20240046106A (ko)
WO (1) WO2024069684A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006228816A (ja) 2005-02-15 2006-08-31 Tokyo Electron Ltd 熱処理板の温度設定方法，熱処理板の温度設定装置，プログラム及びプログラムを記録したコンピュータ読み取り可能な記録媒体
JP2009302390A (ja) 2008-06-16 2009-12-24 Hitachi High-Technologies Corp 試料温度の制御方法
JP2013513967A (ja) 2009-12-15 2013-04-22 ラム リサーチ コーポレーション Ｃｄの均一性を向上させるための基板温度調整

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006058396A (ja) * 2004-08-17 2006-03-02 Sharp Corp 画像形成装置
WO2010038384A1 (ja) * 2008-09-30 2010-04-08 キヤノンアネルバ株式会社 膜形成装置およびそれを用いた膜形成方法
JP6581387B2 (ja) * 2015-05-12 2019-09-25 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
CN113675115A (zh) * 2015-05-22 2021-11-19 应用材料公司 方位可调整的多区域静电夹具
JP6397588B2 (ja) * 2016-07-19 2018-09-26 日本碍子株式会社 静電チャックヒータ
JP7204595B2 (ja) * 2019-06-28 2023-01-16 東京エレクトロン株式会社 補正情報作成方法、基板処理方法、および基板処理システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006228816A (ja) 2005-02-15 2006-08-31 Tokyo Electron Ltd 熱処理板の温度設定方法，熱処理板の温度設定装置，プログラム及びプログラムを記録したコンピュータ読み取り可能な記録媒体
JP2009302390A (ja) 2008-06-16 2009-12-24 Hitachi High-Technologies Corp 試料温度の制御方法
JP2013513967A (ja) 2009-12-15 2013-04-22 ラム リサーチ コーポレーション Ｃｄの均一性を向上させるための基板温度調整

Also Published As

Publication number Publication date
WO2024069684A1 (ja) 2024-04-04

Similar Documents

Publication Publication Date Title
US7902485B2 (en) Temperature setting method of thermal processing plate, temperature setting apparatus of thermal processing plate, program, and computer-readable recording medium recording program thereon
CN109154781B (zh) 获得测量的方法、用于执行过程步骤的设备和计量设备
KR101531992B1 (ko) 웨이퍼들 상에서 측정들이 수행되는 프로세스에 대한 동적 샘플링 방식을 형성 또는 수행하기 위한 방법들 및 시스템들
KR101433391B1 (ko) 기판의 처리방법, 컴퓨터 기억매체 및 기판처리 시스템
US7858404B2 (en) Measurement of overlay offset in semiconductor processing
WO2018202361A1 (en) Method to predict yield of a device manufacturing process
JP5035685B2 (ja) 解析装置、処理装置、測定装置、露光装置、基板処理システム、解析方法及びプログラム
KR20170098709A (ko) 샘플링 플랜을 이용한 반도체 소자 제조 방법
US7760931B2 (en) Apparatus and method for measuring at least one of arrangement and shape of shots on substrate, exposure apparatus, and device manufacturing method
US20070105244A1 (en) Analytical apparatus, processing apparatus, measuring and/or inspecting apparatus, exposure apparatus, substrate processing system, analytical method, and program
WO2007086511A1 (ja) 処理条件決定方法及び装置、表示方法及び装置、処理装置、測定装置及び露光装置、基板処理システム、並びにプログラム及び情報記録媒体
CN111066131A (zh) 将光学计量与质量计量相结合的系统和方法
JP2017112182A (ja) 基板処理装置及び基板処理装置の調整方法
KR102451504B1 (ko) 제품 유닛들의 제조를 위한 공정들의 시퀀스의 최적화
TW201724336A (zh) 用以校正具有靜電夾頭之溫度值的有限數目感應器用純量場作用值與用以根據校正值估計溫度分布輪廓之系統與方法
CN113272472A (zh) 高温下气体分配装置与衬底支撑件之间的距离测量
US7420650B2 (en) Method of setting processing condition in photolithography process, apparatus for setting processing condition in photolithography process, program, and computer readable recording medium
JP2005188944A (ja) 線幅測定方法，基板の処理方法，基板の処理装置及び基板の冷却処理ユニット
KR20240046106A (ko) 반도체 디바이스의 제조 시스템 및 제조 방법
US20110054819A1 (en) Method and System for Modeling in Semiconductor Fabrication
US11226567B2 (en) Methods and apparatus for use in a device manufacturing method
TW202414638A (zh) 半導體元件的製造系統及製造方法
CN114174927A (zh) 光刻工艺及关联设备的子场控制