KR20240041808A - 타겟 리프레쉬 동작을 수행하는 메모리 장치 및 그의 동작 방법 - Google Patents

타겟 리프레쉬 동작을 수행하는 메모리 장치 및 그의 동작 방법 Download PDF

Info

Publication number
KR20240041808A
KR20240041808A KR1020230085190A KR20230085190A KR20240041808A KR 20240041808 A KR20240041808 A KR 20240041808A KR 1020230085190 A KR1020230085190 A KR 1020230085190A KR 20230085190 A KR20230085190 A KR 20230085190A KR 20240041808 A KR20240041808 A KR 20240041808A
Authority
KR
South Korea
Prior art keywords
queue
address
command
hammer
low
Prior art date
Application number
KR1020230085190A
Other languages
English (en)
Inventor
황정진
정철문
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to US18/453,321 priority Critical patent/US20240104209A1/en
Priority to CN202311193635.3A priority patent/CN117765997A/zh
Publication of KR20240041808A publication Critical patent/KR20240041808A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

본 발명의 실시예에 따른 메모리 장치는, 다수의 로우들을 포함하는 메모리 셀 영역; 액티브 커맨드에 따라 로우 어드레스에 대응하는 로우로부터 독출되는 카운팅 데이터와 제 1 설정값의 비교 결과에 따라 상기 로우 어드레스를 제 1 큐에 저장하고, 상기 카운팅 데이터와 제 2 설정값의 비교 결과에 따라 상기 로우 어드레스를 제 2 큐에 저장하고, 리프레쉬 관리 커맨드 또는 타겟 리프레쉬 커맨드에 따라 상기 제 1 큐 및 상기 제 2 큐에 저장된 어드레스들 중 하나를 선택하여 로-해머 어드레스로 출력하는 로-해머 제어 회로; 및 상기 리프레쉬 관리 커맨드 또는 상기 타겟 리프레쉬 커맨드에 따라 상기 로-해머 어드레스에 대응하는 적어도 하나의 로우를 리프레쉬하는 로우 제어 회로를 포함한다.

Description

타겟 리프레쉬 동작을 수행하는 메모리 장치 및 그의 동작 방법 {MEMORY DEVICE PERFORMING TARGET REFRESH OPERATION AND OPERATING METHOD THEREOF}
본 발명은 반도체 설계 기술에 관한 것으로서, 구체적으로 본 발명은 로-해머 완화(Mitigation)를 위한 타겟 리프레쉬 동작을 수행하는 메모리 장치를 포함하는 메모리 시스템에 관한 것이다.
다수의 워드 라인들을 순차적으로 리프레쉬하는 노멀 리프레쉬 동작 이외에도 로-해머(Row-Hammer) 현상에 의해 데이터를 잃을 가능성이 높은 특정 워드 라인의 메모리 셀에 대하여 추가 리프레쉬 동작(이하, “타겟 리프레쉬 동작”이라 한다)을 수행하고 있다. 로-해머 현상이란 특정 워드 라인이 높은 활성화 횟수로 인하여 해당 워드 라인 또는 인접한 워드 라인들에 접속된 메모리 셀의 데이터가 손상되는 현상을 말한다. 이와 같은 로-해머 현상을 방지하기 위하여 소정 횟수 이상 활성화되는 워드 라인 또는 인접한 워드 라인들에 대하여 타겟 리프레쉬 동작을 수행하고 있다.
최근에는 메모리 컨트롤러가 노멀 리프레쉬 동작을 지시하는 리프레쉬 커맨드(이하, 노멀 리프레쉬 커맨드)에 추가적으로 타겟 리프레쉬 동작을 지시하는 리프레쉬 커맨드(이하, 리프레쉬 관리 커맨드)를 수집된 어드레스와 함께 메모리 장치로 제공하고 있다. 이에 따라, 메모리 장치가 타겟 리프레쉬 동작을 효율적으로 수행하는 방법이 연구되고 있다.
본 발명의 실시예들은, 각 로우의 액세스 횟수를 카운팅한 카운팅값들을 토대로, 제 1 큐 및 제 2 큐를 관리하여 로-해머 어드레스를 선정할 수 있는 메모리 장치를 제공하는 데 있다.
본 발명의 일 실시예에 따르면, 메모리 장치는, 다수의 로우들을 포함하는 메모리 셀 영역; 액티브 커맨드에 따라 로우 어드레스에 대응하는 로우로부터 독출되는 카운팅 데이터와 제 1 설정값의 비교 결과에 따라 상기 로우 어드레스를 제 1 큐에 저장하고, 상기 카운팅 데이터와 제 2 설정값의 비교 결과에 따라 상기 로우 어드레스를 제 2 큐에 저장하고, 리프레쉬 관리 커맨드 또는 타겟 리프레쉬 커맨드에 따라 상기 제 1 큐 및 상기 제 2 큐에 저장된 어드레스들 중 하나를 선택하여 로-해머 어드레스로 출력하는 로-해머 제어 회로; 및 상기 리프레쉬 관리 커맨드 또는 상기 타겟 리프레쉬 커맨드에 따라 상기 로-해머 어드레스에 대응하는 적어도 하나의 로우를 리프레쉬하는 로우 제어 회로를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 메모리 장치의 동작 방법은, 액티브 커맨드에 따라 로우 어드레스에 대응하는 로우로부터 카운팅 데이터를 독출하는 단계; 상기 카운팅 데이터가 제 1 설정값 보다 큰 경우, 상기 카운팅 데이터를 상기 제 1 설정값으로 업데이트하고, 상기 로우 어드레스를 제 1 큐에 저장하는 단계; 상기 카운팅 데이터가 상기 제 1 설정값 이하이지만 제 2 설정값 이상인 경우, 상기 로우 어드레스를 제 2 큐에 저장하는 단계; 및 리프레쉬 관리 커맨드 또는 타겟 리프레쉬 커맨드에 따라, 상기 제 1 큐 및 상기 제 2 큐에 저장된 어드레스들 중 하나를 선택하여 로-해머 어드레스로 출력하고, 상기 로-해머 어드레스에 대응하는 로우를 리프레쉬하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 메모리 장치의 동작 방법은, 액티브 커맨드에 따라 로우 어드레스에 대응하는 로우로부터 카운팅 데이터를 독출하는 단계; 상기 카운팅 데이터가 제 2 설정값 보다 크거나 같은 경우, 상기 로우 어드레스를 제 2 큐에 저장하는 단계; 상기 카운팅 데이터가 상기 제 2 설정값 보다 작고 제 1 설정값 보다 큰 경우, 상기 카운팅 데이터를 상기 제 1 설정값으로 업데이트하고, 상기 로우 어드레스를 제 1 큐에 저장하는 단계; 및 리프레쉬 관리 커맨드 또는 타겟 리프레쉬 커맨드에 따라 상기 제 1 큐 및 상기 제 2 큐에 저장된 어드레스들 중 하나를 선택하여 로-해머 어드레스로 출력하고, 상기 로-해머 어드레스에 대응하는 로우를 리프레쉬하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 메모리 장치의 동작 방법은, 액티브 커맨드에 따라 로우 어드레스에 대응하는 로우로부터 카운팅 데이터를 독출하는 단계; 상기 카운팅 데이터가 제 1 설정값 보다 큰 경우, 상기 카운팅 데이터를 상기 제 1 설정값으로 업데이트하고, 상기 로우 어드레스를 제 1 큐에 저장하는 단계; 상기 카운팅 데이터가 제 2 설정값 보다 큰 경우, 상기 로우 어드레스를 제 2 큐에 저장하는 단계; 및 리프레쉬 관리 커맨드 또는 타겟 리프레쉬 커맨드에 따라 상기 제 1 큐 및 상기 제 2 큐에 저장된 어드레스들 중 하나를 선택하여 로-해머 어드레스로 출력하고, 상기 로-해머 어드레스에 대응하는 로우를 리프레쉬하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 메모리 시스템은, 액티브 커맨드와 로우 어드레스를 제공하거나, 노멀 리프레쉬 커맨드 또는 리프레쉬 관리 커맨드를 제공하는 메모리 컨트롤러; 및 상기 액티브 커맨드에 따라 상기 로우 어드레스에 대응하는 로우로부터 독출된 카운팅 데이터와 제 1 설정값의 비교 결과에 따라 상기 로우 어드레스를 제 1 큐에 저장하고, 상기 카운팅 데이터와 제 2 설정값의 비교 결과에 따라 상기 로우 어드레스를 제 2 큐에 저장하고, 상기 리프레쉬 관리 커맨드 또는 타겟 리프레쉬 커맨드에 따라 상기 제 1 큐 및 상기 제 2 큐에 저장된 어드레스들 중 하나를 선택하여 리프레쉬 동작을 수행하는 메모리 장치를 포함할 수 있다.
제안된 실시예에 따른 메모리 장치는 로-해머 공격 방어 능력을 높이고, 소모 전력을 최소화할 수 있다.
도 1 은 본 발명의 실시예에 따른 메모리 장치의 구성도 이다.
도 2 는 도 1 의 내부 신호 생성 회로의 동작을 설명하기 위한 타이밍도 이다.
도 3 은 본 발명의 실시예에 따른 로-해머 제어 회로의 블록도 이다.
도 4a 는 도 3 의 제 1 큐의 상세 구성도 이다.
도 4b 는 도 3 의 제 2 큐의 상세 구성도 이다.
도 5 는 본 발명의 제 1 실시예에 따른 로-해머 제어 회로의 상세 구성도 이다.
도 6a 및 도 6b 는 도 5 의 로-해머 제어 회로를 포함하는 메모리 장치의 동작 방법을 설명하는 순서도 이다.
도 7 은 본 발명의 제 2 실시예에 따른 로-해머 제어 회로의 상세 구성도 이다.
도 8a 및 도 8b 는 도 7 의 로-해머 제어 회로를 포함하는 메모리 장치의 동작 방법을 설명하는 순서도 이다.
도 9 는 본 발명의 제 3 실시예에 따른 로-해머 제어 회로의 상세 구성도 이다.
도 10 은 도 9 의 로-해머 제어 회로를 포함하는 메모리 장치의 동작 방법을 설명하는 순서도 이다.
도 11 은 본 발명의 실시예에 따른 메모리 시스템의 구성도 이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.
그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "접속"되어 있다고 할 때 이는 "직접적으로 접속"되어 있는 경우뿐만 아니라 그 중간에 다른 회로를 사이에 두고 "전기적으로 접속"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.
도 1 은 본 발명의 실시예에 메모리 장치(100)의 상세 구성도 이다.
도 1 을 참조하면, 메모리 장치(100)는, 메모리 셀 영역(110), 로우 제어 회로(120), 컬럼 제어 회로(130), 내부 신호 생성 회로(176), 로-해머 제어 회로(150), 커맨드/어드레스(CA) 버퍼(172), 커맨드 디코더(173), 어드레스 생성 회로(174) 및 타겟 커맨드 생성 회로(175)를 포함할 수 있다.
메모리 셀 영역(110)은, 다수의 워드 라인들(이하, 로우들(WL))과 다수의 비트 라인들(이하, 컬럼들(BL))에 각각 연결되는 다수의 메모리 셀들을 포함할 수 있다. 메모리 셀 영역(110)은, 다수의 뱅크들(미도시)을 포함할 수 있다. 뱅크들의 개수 또는 메모리 셀들(MC)의 개수는 메모리 장치(100)의 용량에 따라 결정될 수 있다.
메모리 셀 영역(110)은, 다수의 워드 라인들(WL)(이하, 로우들) 및 다수의 비트 라인들(BL)(이하, 컬럼들)과 각각 연결된 다수의 메모리 셀들(MC, RHC)이 어레이 형태로 배치될 수 있다. 다수의 로우들(WL)은, 제 1 방향(예를 들어, 로우 방향)으로 연장되어 제 2 방향(예를 들어, 컬럼 방향)으로 순차적으로 배치될 수 있다. 다수의 컬럼들(BL)은, 컬럼 방향으로 연장되어 로우 방향으로 순차적으로 배치될 수 있다. 다수의 메모리 셀들(MC, RHC)은, 데이터 보유 시간을 확보하기 위한 리프레쉬 동작이 필요한 메모리 셀들로 구성될 수 있다. 실시예에 따라, 메모리 셀 영역(110)은, 다수의 뱅크들(미도시)로 구분될 수 있다. 뱅크들의 개수 또는 메모리 셀들(MC, RHC)의 개수는 메모리 장치(100)의 용량에 따라 결정될 수 있다.
본 발명의 실시예에서, 메모리 셀 영역(110)은, 노멀 셀 영역(112) 및 로-해머 셀 영역(114)으로 구분될 수 있다. 노멀 셀 영역(112)에는, 다수의 노멀 셀들(MC)이 어레이 형태로 배치되고, 로-해머 셀 영역(114)에는, 다수의 로-해머 셀들(RHC)이 어레이 형태로 배치될 수 있다. 다수의 로우들(WL) 각각에는 다수의 노멀 셀들(MC) 및 다수의 로-해머 셀들(RHC)이 연결될 수 있다. 다수의 노멀 셀들(MC)은, 유저 데이터를 포함하는 노멀 데이터(DATA)를 저장할 수 있다. 하나의 로우에 연결된 로-해머 셀들(RHC)은, 해당 로우의 액세스 횟수를 저장하는 카운팅 데이터(A_CNT)를 저장할 수 있다.
CA 버퍼(172)는, 외부 장치(예를 들어, 메모리 컨트롤러)로부터 커맨드/어드레스 신호(C/A)를 수신할 수 있다. CA 버퍼(172)는, 커맨드/어드레스 신호(C/A)를 버퍼링하여 내부 커맨드(ICMD) 및 내부 어드레스(IADD)를 출력할 수 있다.
커맨드 디코더(173)는, CA 버퍼(172)로부터 출력되는 내부 커맨드(ICMD)를 디코딩하여 액티브 커맨드(ACT), 프리차지 커맨드(PCG), 리드 커맨드(RD), 라이트 커맨드(WT)를 생성할 수 있다. 또한, 커맨드 디코더(173)는, 리프레쉬 동작 관련 커맨드들로서, 예를 들어, 주기적 리프레쉬 커맨드 신호로서 노멀 리프레쉬 커맨드(REF) 및 비주기적 리프레쉬 커맨드 신호로서 리프레쉬 관리 커맨드(RFM)를 생성할 수 있다.
어드레스 생성 회로(174)는, CA 버퍼(172)로부터 전달받은 내부 어드레스(IADD)를 로우 어드레스(RADD)와 컬럼 어드레스(CADD)로 분류할 수 있다. 실시예에 따라, 어드레스 생성 회로(174)는, 내부 어드레스(IADD)의 일부 비트들을 로우 어드레스(RADD)로 분류하고, 나머지 비트들을 컬럼 어드레스(CADD)로 분류할 수 있다. 또는, 어드레스 생성 회로(174)는 커맨드 디코더(173)의 디코딩 결과 액티브 동작이 지시된 경우에 어드레스를 로우 어드레스(RADD)로 분류하고, 리드 및 라이트 동작이 지시된 경우에 어드레스를 컬럼 어드레스(CADD)로 분류할 수 있다.
타겟 커맨드 생성 회로(175)는, 노멀 리프레쉬 커맨드(REF)의 입력 횟수가 기설정된 횟수에 도달하거나 기설정된 조건에 도달할 때마다 타겟 리프레쉬 커맨드(TREF)를 생성할 수 있다. 즉, 리프레쉬 관리 커맨드(RFM)는 타겟 리프레쉬 동작을 위해 메모리 컨트롤러로부터 제공되는 커맨드이고, 타겟 리프레쉬 커맨드(TREF)는 타겟 리프레쉬 동작을 위해 메모리 장치(100) 자체에서 생성되는 커맨드가 될 수 있다.
내부 신호 생성 회로(176)는, 액티브 커맨드(ACT)가 입력되면, 내부 리드 신호(IRD), 내부 비교 신호(ICMP) 및 내부 라이트 신호(IWT)를 순차적으로 생성할 수 있다. 내부 신호 생성 회로(176)는, 리프레쉬 관리 커맨드(RFM) 또는 타겟 리프레쉬 커맨드(TREF)가 입력되면, 타겟 로우의 로-해머 셀들(RHC)을 초기화시키기 위해 내부 라이트 신호(IWT)를 생성할 수 있다. 예를 들어, 도 2 를 참조하면, T1 시점에 액티브 커맨드(ACT)가 입력되면, 내부 신호 생성 회로(176)는, T2 시점에 내부 리드 신호(IRD)를 생성할 수 있다. 이 후, 내부 신호 생성 회로(176)는, T3 시점에 내부 비교 신호(ICMP)를 생성하고, T4 시점에 내부 라이트 신호(IWT)를 생성할 수 있다. 또한, T5 시점에 리프레쉬 관리 커맨드(RFM) 또는 타겟 리프레쉬 커맨드(TREF)가 입력되면, 내부 신호 생성 회로(176)는, T6 시점에 내부 라이트 신호(IWT)를 생성할 수 있다.
다시 도 1 을 참조하면, 로우 제어 회로(120)는, 다수의 로우들(WL)을 통해 노멀 셀 영역(112)의 노멀 셀들(MC)과 로-해머 셀 영역(114)의 로-해머 셀들(RHC)과 각각 연결될 수 있다. 로우 제어 회로(120)는, 액티브 커맨드(ACT)가 입력되면 로우 어드레스(RADD)에 대응하는 로우(WL)를 액티브하고, 프리차지 커맨드(PCG)가 입력되면 액티브된 로우(WL)를 프리차지할 수 있다. 한편, 노멀 리프레쉬 동작 시 리프레쉬될 로우(WL)를 선택하기 위해, 노멀 리프레쉬 커맨드(REF)에 따라 순차적으로 증가하는 카운팅 어드레스를 생성하기 위한 리프레쉬 카운터(미도시)가 추가로 구비될 수 있다. 로우 제어 회로(120)는, 노멀 리프레쉬 커맨드(REF)가 입력되면 카운팅 어드레스에 대응되는 다수의 로우들(WL)을 순차적으로 리프레쉬하는 노멀 리프레쉬 동작을 수행할 수 있다. 로우 제어 회로(120)는, 리프레쉬 관리 커맨드(RFM) 또는 타겟 리프레쉬 커맨드(TREF)가 입력되면 로-해머 어드레스(RH_ADD)에 대응하는 하나 이상의 인접 로우들을 리프레쉬하는 타겟 리프레쉬 동작을 수행할 수 있다.
컬럼 제어 회로(130)는, 노멀 셀 영역(112)에 대응되는 제 1 컬럼 제어 회로(132) 및 로-해머 셀 영역(114)에 대응되는 제 2 컬럼 제어 회로(134)를 포함할 수 있다. 제 1 컬럼 제어 회로(132) 및 제 2 컬럼 제어 회로(134)는 구분되는 컬럼들(BL)을 통해 노멀 셀 영역(112)의 노멀 셀들(MC)과 로-해머 셀 영역(114)의 로-해머 셀들(RHC)과 각각 연결될 수 있다.
제 1 컬럼 제어 회로(132)는, 컬럼 어드레스(CADD)에 따라 노멀 셀 영역(112)의 컬럼들(BL) 중 일부 컬럼들을 선택하고, 리드 커맨드(RD)에 따라 노멀 셀들(MC)로부터 선택된 컬럼들을 통해 노멀 데이터(DATA)를 독출하고, 라이트 커맨드(WT)에 따라 외부에서 제공되는 노멀 데이터(DATA)를 선택된 컬럼들을 통해 노멀 셀들(MC)에 라이트할 수 있다. 제 1 컬럼 제어 회로(132)는 데이터 패드(DQ)와 연결되어 메모리 컨트롤러와 노멀 데이터(DATA)를 송수신할 수 있다.
제 2 컬럼 제어 회로(134)는, 내부 리드 신호(IRD)에 따라, 로-해머 셀 영역(114)의 로-해머 셀들(RHC)로부터 카운팅 데이터(A_CNT)를 독출하여 로-해머 제어 회로(150)로 제공할 수 있다. 제 2 컬럼 제어 회로(134)는, 내부 라이트 신호(IWT)에 따라, 로-해머 제어 회로(150)로부터 업데이트된 카운팅 데이터(A_CNT)를 로-해머 셀들(RHC)에 라이트-백할 수 있다.
로-해머 제어 회로(150)는, 액티브 커맨드(ACT)가 입력되면 활성화되는 내부 리드 신호(IRD)에 따라 로-해머 셀들(RHC)로부터 카운팅 데이터(A_CNT)가 독출되면, 카운팅 데이터(A_CNT)를 업데이트할 수 있다. 예를 들어, 로-해머 제어 회로(150)는, 카운팅 데이터(A_CNT)를 “+1” 증가시킬 수 있다. 로-해머 제어 회로(150)는, 업데이트된 카운팅 데이터(A_CNT)를 제 2 컬럼 제어 회로(134)에 제공할 수 있다. 제 2 컬럼 제어 회로(134)는, 액티브 커맨드(ACT)가 입력되면 활성화되는 내부 라이트 신호(IWT)에 따라, 업데이트된 카운팅 데이터(A_CNT)를 로-해머 셀들(RHC)에 라이트-백할 수 있다.
또한, 로-해머 제어 회로(150)는, 카운팅 데이터(A_CNT)를 토대로 로우 어드레스(RADD)를 샘플링하고, 리프레쉬 관리 커맨드(RFM) 또는 타겟 리프레쉬 커맨드(TREF)가 입력되면 샘플링된 어드레스들 중 하나를 선택하여 로-해머 어드레스(RH_ADD)를 출력할 수 있다. 로-해머 제어 회로(150)는, 로-해머 어드레스(RH_ADD)가 출력된 후, 카운팅 데이터(A_CNT)를 특정 값(예를 들어, 올-제로 값)으로 초기화시킬 수 있다. 제 2 컬럼 제어 회로(134)는, 리프레쉬 관리 커맨드(RFM) 또는 타겟 리프레쉬 커맨드(TREF)가 입력되면 활성화되는 내부 라이트 신호(IWT)에 따라, 초기화된 카운팅 데이터(A_CNT)를 로-해머 셀들(RHC)에 라이트-백할 수 있다.
특히, 본 발명의 실시예에서, 로-해머 제어 회로(150)는, 제 1 큐(도 3 의 Q1) 및 제 2 큐(도 3 의 Q2)를 포함할 수 있다. 로-해머 제어 회로(150)는, 카운팅 데이터(A_CNT)와 제 1 설정값(MAX_CNT)을 비교한 결과에 따라 대응하는 로우 어드레스를 제 1 큐(Q1)에 저장하고, 카운팅 데이터(A_CNT)와 제 2 설정값(TH)을 비교한 결과에 따라 대응하는 로우 어드레스를 제 2 큐(Q2)에 저장할 수 있다. 이 때, 제 1 설정값(MAX_CNT)은, 다수의 로우들(WL)의 카운팅 데이터(A_CNT) 중 가장 큰 값(즉, 최대 카운팅값)에 기초하여 결정될 수 있다. 제 1 큐(Q1)는, 최대 카운팅값에 대응하는 로우 어드레스를 저장하는 하나의 필드로 구성될 수 있다. 제 2 설정값(TH)은, 제 1 설정값(MAX_CNT) 보다 크거나 작은 값 또는 작은 값, 또는 제 1 설정값(MAX_CNT)과 관계없는 임의의 값 등으로 설정될 수 있다. 제 2 큐(Q2)는, 제 2 설정값(TH) 이상인 카운팅 데이터에 대응하는 로우 어드레스를 각각 저장하는 다수의 필드들로 구성될 수 있다.
보다 자세하게, 액티브 커맨드(ACT)가 입력되면, 로-해머 제어 회로(150)는, 내부 비교 신호(ICMP)에 따라 카운팅 데이터(A_CNT)와 제1 설정값(MAX_CNT)을 비교하고, 카운팅 데이터(A_CNT)가 제 1 설정값(MAX_CNT) 보다 큰 경우에 카운팅 데이터(A_CNT)를 제 1 설정값(MAX_CNT)으로 저장(즉, 업데이트)하고, 로우 어드레스를 저장할 수 있다. 또한, 로-해머 제어 회로(150)는, 내부 비교 신호(ICMP)에 따라 카운팅 데이터(A_CNT)와 제 2 설정값(TH)을 비교하고, 카운팅 데이터(A_CNT)가 제 2 설정값(TH) 이상인 경우, 제 2 큐(Q2)에 새로운 필드를 삽입하고 로우 어드레스를 삽입된 필드에 저장할 수 있다. 이하에서, 제 1 설정값(MAX_CNT)은, 최대 카운팅값(MAX_CNT)이라고 정의하고, 제 2 설정값(TH)은, 특정 임계값(TH)이라고 정의하기로 한다.
로-해머 제어 회로(150)는, 제 2 큐(Q2)가 풀(full)인 경우 경고 신호(ALERT)를 생성할 수 있다. 이 때, 제 2 큐(Q2)가 풀(full)인 경우는 제 2 큐(Q2)의 설정된 깊이만큼 필드들이 모두 생성된 상태를 의미할 수 있다. 경고 신호(ALERT)는, 제 1 컬럼 제어 회로(132)와 데이터 패드(DQ) 사이에서 노멀 데이터(DATA)를 전달하는 내부 데이터 버스를 통해 메모리 컨트롤러로 제공될 수 있다. 메모리 컨트롤러는, 기설정된 시간마다 리프레쉬 관리 커맨드(RFM)를 발행하거나, 액티브 커맨드(ACT)의 발행 횟수가 기설정된 횟수에 도달할 때마다 리프레쉬 관리 커맨드(RFM)를 발행하여 커맨드/어드레스 신호(C/A)로 메모리 장치(100)에 제공할 수 있다. 또한, 메모리 컨트롤러는, 경고 신호(ALERT)에 따라 리프레쉬 관리 커맨드(RFM)를 추가적으로 발행할 수 있다. 실시예에 따라, 메모리 컨트롤러는, 큐(Q2)의 설정된 깊이에 대한 깊이 정보를 메모리 장치(100)로부터 미리 수신하고, 경고 신호(ALERT)가 입력되면, 깊이 정보에 따라 결정된 횟수만큼 리프레쉬 관리 커맨드들(RFM)을 메모리 장치(100)에 순차적으로 제공할 수 있다. 예를 들어, 메모리 컨트롤러는, 큐(Q2)의 깊이 보다 작거나 같은 횟수만큼 리프레쉬 관리 커맨드들(RFM)을 제공할 수 있다. 로-해머 제어 회로(150)는, 리프레쉬 관리 커맨드(RFM) 또는 타겟 리프레쉬 커맨드(TREF)가 입력되면, 제 1 큐(Q1) 및 제 2 큐(Q2)에 저장된 어드레스들 중 하나를 선택하여 로-해머 어드레스(RH_ADD)로 출력할 수 있다.
도 3 은 본 발명의 실시예에 따른 로-해머 제어 회로(150)의 블록도 이다. 도 4a 는 도 3 의 제 1 큐(Q1)의 상세 구성도 이다. 도 4b 는 도 3 의 제 2 큐(Q2)의 상세 구성도 이다.
도 3 을 참조하면, 로-해머 제어 회로(150)는, 카운팅 관리 회로(310), 제 1 큐(Q1), 제 2 큐(Q2), 제 1 관리 회로(320), 제 2 관리 회로(330), 및 출력 제어 회로(340)를 포함할 수 있다.
카운팅 관리 회로(310)는, 로-해머 셀들(RHC)로부터 독출되는 카운팅 데이터(A_CNT)를 “+1” 증가시켜 업데이트할 수 있다. 카운팅 관리 회로(310)는, 업데이트된 카운팅 데이터(A_CNT)를 제 2 컬럼 제어 회로(134), 제 1 관리 회로(320), 및 제 2 관리 회로(330)에 제공할 수 있다. 카운팅 관리 회로(310)는, 카운팅 리셋 신호(RH_RST)에 따라 카운팅 데이터(A_CNT)를 초기화시킬 수 있다.
제 1 관리 회로(320)는, 카운팅 데이터(A_CNT)를 토대로 제 1 큐(Q1)를 관리할 수 있다. 제 1 관리 회로(320)는, 최대 카운팅값(MAX_CNT)을 저장하고, 내부 비교 신호(ICMP)에 따라 카운팅 데이터(A_CNT)와 기저장된 최대 카운팅값(MAX_CNT)을 비교할 수 있다. 제 1 관리 회로(320)는, 카운팅 데이터(A_CNT)가 최대 카운팅값(MAX_CNT) 보다 큰 경우, 카운팅 데이터(A_CNT)를 최대 카운팅값(MAX_CNT)으로 저장(즉, 업데이트)할 수 있다. 제 1 관리 회로(320)는, 업데이트된 최대 카운팅값(MAX_CNT)에 대응하는 로우 어드레스(RADD)가 제 1 큐(Q1)의 필드에 제 1 샘플링 어드레스로 저장되도록 제어할 수 있다.
도 4a 를 참조하면, 제 1 큐(Q1)는, 최대 카운팅값(MAX_CNT)에 대응하는 로우 어드레스(즉, 제 1 샘플링 어드레스(RADD_MAX))를 저장하는 하나의 필드로 구성될 수 있다. 즉, 제 1 큐(Q1)의 깊이(Depth)는 1로 설정될 수 있다.
다시 도 3 을 참조하면, 제 2 관리 회로(330)는, 카운팅 데이터(A_CNT)를 토대로 제 2 큐(Q2)를 관리할 수 있다. 제 2 관리 회로(330)는, 내부 비교 신호(ICMP)에 따라 카운팅 데이터(A_CNT)와 기저장된 특정 임계값(TH)을 비교할 수 있다. 제 2 관리 회로(330)는, 카운팅 데이터(A_CNT)가 특정 임계값(TH) 보다 크거나 같은 경우, 제 2 큐(Q2)에 새로운 필드를 삽입하고, 삽입된 필드에 카운팅 데이터(A_CNT)에 대응하는 로우 어드레스(RADD)가 제 2 샘플링 어드레스로 저장되도록 제어할 수 있다. 제 2 관리 회로(330)는, 제 2 큐(Q2)가 풀(full)인 경우 경고 신호(ALERT)를 생성하고, 생성된 경고 신호(ALERT)를 외부 장치(즉, 메모리 컨트롤러)로 제공할 수 있다.
도 4b 를 참조하면, 제 2 큐(Q2)는, 카운팅 데이터(A_CNT#, #은 0에서 n 까지의 정수)에 대응하는 로우 어드레스(즉, 제 2 샘플링 어드레스(RADD_Q2#))를 각각 저장하는 다수의 필드들로 구성될 수 있다. 도 4b 에는 제 2 큐(Q2)의 깊이(Depth)가 (n+1)로 설정되어, (n+1) 개의 필드들이 제 2 큐(Q2)에 포함된 경우가 도시되어 있다.
한편, 제 2 관리 회로(330)는, 제 2 큐(Q2)에 첫 필드가 삽입된 후, 기설정된 시간 후에 제 2 큐(Q2)의 모든 필드들을 초기화시킬 수 있다. 기설정된 시간은, 노멀 리프레쉬 커맨드(REF)에 따라 모든 로우들이 노멀 리프레쉬되는 시간으로 스펙에 정의된 리프레쉬 시간("Refresh Interval", tREF)에 대응될 수 있다.
다시 도 3 을 참조하면, 출력 제어 회로(340)는, 리프레쉬 관리 커맨드(RFM) 또는 타겟 리프레쉬 커맨드(TREF)에 따라, 제 1 큐(Q1)에 저장된 제 1 샘플링 어드레스(RADD_MAX) 및 제 2 큐(Q2)에 저장된 제 2 샘플링 어드레스들(RADD_Q2#) 중 하나를 선택하여 로-해머 어드레스(RH_ADD)로 출력할 수 있다. 또한, 출력 제어 회로(340)는, 로-해머 어드레스(RH_ADD)가 출력된 후, 카운팅 리셋 신호(RH_RST)를 활성화시킬 수 있다. 이에 따라, 카운팅 관리 회로(310)는, 로-해머 어드레스(RH_ADD)가 출력된 후 카운팅 데이터(A_CNT)를 초기화시킬 수 있다.
실시예에 따라, 출력 제어 회로(340)는, 타겟 리프레쉬 커맨드(TREF)가 입력되면 제 1 큐(Q1)에 저장된 제 1 샘플링 어드레스(RADD_MAX)를 로-해머 어드레스(RH_ADD)로 출력하고, 리프레쉬 관리 커맨드(RFM)가 입력되면 제 2 큐(Q2)에 저장된 제 2 샘플링 어드레스들(RADD_Q2#) 중 하나를 로-해머 어드레스(RH_ADD)로 출력할 수 있다. 실시예에 따라, 출력 제어 회로(340)는, 타겟 리프레쉬 커맨드(TREF)가 입력되면, 제 2 큐(Q2)가 빈(empty) 상태인 경우, 제 1 큐(Q1)에 저장된 제 1 샘플링 어드레스(RADD_MAX)를 로-해머 어드레스(RH_ADD)로 출력하고, 제 2 큐(Q2)의 필드가 하나라도 있는 경우, 제 2 큐(Q2)에 저장된 제 2 샘플링 어드레스들(RADD_Q2#) 중 하나를 로-해머 어드레스(RH_ADD)로 출력할 수 있다. 출력 제어 회로(340)는, 선입선출(First-In-First-Out) 방식에 따라 제 2 샘플링 어드레스들(RADD_Q2#)을 순차적으로 로-해머 어드레스(RH_ADD)로 출력할 수 있다.
이하, 제안 발명의 구체적인 실시예들을 참조하여, 제 1 큐(Q1) 및 제 2 큐(Q2)를 관리하는 방법에 대해 구체적으로 설명하기로 한다.
도 5 는 본 발명의 제 1 실시예에 따른 로-해머 제어 회로(150)의 상세 구성도 이다. 본 발명의 제 1 실시예에서는, 카운팅 데이터(A_CNT)와 최대 카운팅값(MAX_CNT)의 비교 결과에 따라 제 1 관리 회로(520)의 동작이 우선적으로 수행되는 경우, 로-해머 제어 회로(150)의 구성을 설명하고 있다.
도 5 를 참조하면, 로-해머 제어 회로(150)는, 카운팅 관리 회로(510), 제 1 큐(Q1), 제 2 큐(Q2), 제 1 관리 회로(520), 제 2 관리 회로(530), 및 출력 제어 회로(540)를 포함할 수 있다.
카운팅 관리 회로(510)는, 로-해머 셀들(RHC)로부터 독출되는 카운팅 데이터(A_CNT)를 “+1” 증가시켜 업데이트할 수 있다. 카운팅 관리 회로(510)는, 업데이트된 카운팅 데이터(A_CNT)를 제 2 컬럼 제어 회로(134), 제 1 관리 회로(520), 및 제 2 관리 회로(530)에 제공할 수 있다. 카운팅 관리 회로(510)는, 카운팅 리셋 신호(RH_RST)에 따라 카운팅 데이터(A_CNT)를 초기화시킬 수 있다.
제 1 관리 회로(520)는, 저장 회로(522) 및 비교 회로(524)를 포함할 수 있다.
저장 회로(522)는, 제 1 비교 판단 신호(L1_P)에 따라 카운팅 데이터(A_CNT)를 최대 카운팅값(MAX_CNT)으로 저장할 수 있다. 저장 회로(522)는, 기저장된 최대 카운팅값(MAX_CNT)을 비교 회로(524)로 제공할 수 있다. 비교 회로(524)는, 내부 비교 신호(ICMP)에 따라 카운팅 데이터(A_CNT)와 최대 카운팅값(MAX_CNT)을 비교할 수 있다. 비교 회로(524)는, 카운팅 데이터(A_CNT)가 최대 카운팅값(MAX_CNT) 보다 큰 경우 제 1 비교 판단 신호(L1_P)를 활성화시키고, 작거나 같은 경우 제 2 비교 판단 신호(S1_P)를 활성화시킬 수 있다.
제 1 큐(Q1)는, 제 1 비교 판단 신호(L1_P)에 따라, 입력된 로우 어드레스(RADD)를 필드에 제 1 샘플링 어드레스(RADD_MAX)로 저장할 수 있다. 즉, 제 1 비교 판단 신호(L1_P)가 활성화되면, 제 1 큐(Q1)는 필드를 업데이트할 수 있다. 제 1 큐(Q1)는, 타겟 리프레쉬 커맨드(TREF)에 따라 필드를 초기화시킬 수 있다.
제 2 관리 회로(530)는, 제 2 비교 판단 신호(S1_P)에 따라 카운팅 데이터(A_CNT)와 기저장된 특정 임계값(TH)을 비교할 수 있다. 제 2 관리 회로(530)는, 카운팅 데이터(A_CNT)가 특정 임계값(TH) 보다 크거나 같은 경우, 즉, 카운팅 데이터(A_CNT)가 특정 임계값(TH) 이상인 경우, 내부 카운팅값을 “+1” 증가시키고, 내부 카운팅값이 소정 조건을 만족시키는 지를 확인할 수 있다. 이 때, 소정 조건은, 특정 정수(예를 들어, 2, 3, 4 등), 특정 정수의 배수(예를 들어, 2의 배수, 3의 배수 등) 등으로 다양하게 설정될 수 있다. 제 2 관리 회로(530)는, 내부 카운팅값이 소정 조건을 만족하는 경우 제 3 비교 판단 신호(L2_P)를 활성화시킬 수 있다. 제 2 관리 회로(530)는, 제 2 큐(Q2)로부터 제공되는 풀-신호(Q2_FULL)에 따라 경고 신호(ALERT)를 생성할 수 있다. 또한, 제 2 관리 회로(530)는, 제 2 큐(Q2)에 첫 필드가 삽입된 후, 리프레쉬 시간(tREF) 후에 큐 리셋 신호(Q2_RST)를 생성할 수 있다. 예를 들어, 제 2 관리 회로(530)는, 제 2 큐(Q2)에 첫 필드가 삽입됨에 따라 트리거되어 리프레쉬 시간(tREF) 후에 큐 리셋 신호(Q2_RST)를 생성하는 타이머를 구비할 수 있다.
제 2 큐(Q2)는, 제 3 비교 판단 신호(L2_P)에 따라, 새로운 필드를 삽입하고, 입력된 로우 어드레스(RADD)를 삽입된 필드에 제 2 샘플링 어드레스(RADD_Q2#)로 저장할 수 있다. 즉, 제 3 비교 판단 신호(L2_P)가 활성화되면, 제 2 큐(Q2)는 필드를 업데이트할 수 있다. 또한, 제 2 큐(Q2)는, 큐 리셋 신호(Q2_RST)에 따라 모든 필드들을 초기화시키거나, 리프레쉬 관리 커맨드(RFM)에 따라 특정 필드만을 초기화시킬 수 있다. 한편, 제 2 큐(Q2)는, 설정된 깊이만큼 필드들이 모두 생성되어 풀(full) 상태가 되면 풀-신호(Q2_FULL)를 생성할 수 있다.
출력 제어 회로(540)는, 선택 제어 회로(542), 선택 회로(544), 및 리셋 제어 회로(546)를 포함할 수 있다.
선택 제어 회로(542)는, 리프레쉬 관리 커맨드(RFM)가 입력되면 로직 하이 레벨이 되고, 타겟 리프레쉬 커맨드(TREF)가 입력되면 로직 로우 레벨이 되는 선택 신호(SEL)를 생성할 수 있다. 선택 회로(544)는, 선택 신호(SEL)에 따라 제 1 큐(Q1)에 저장된 어드레스 및 제 2 큐(Q2)에 저장된 어드레스 중 하나를 선택하여 로-해머 어드레스(RH_ADD)를 출력할 수 있다. 선택 회로(544)는, 선택 신호(SEL)가 로직 로우 레벨인 경우 제 1 큐(Q1)에 저장된 어드레스를 선택하고, 선택 신호(SEL)가 로직 하이 레벨인 경우 제 2 큐(Q2)에 저장된 어드레스를 선택할 수 있다. 리셋 제어 회로(546)는, 로-해머 어드레스(RH_ADD)가 출력된 후 카운팅 리셋 신호(RH_RST)를 활성화시킬 수 있다.
이하, 도 5 및 도 6b 를 참조하여, 제 1 실시예에 따른 제 1 큐(Q1) 및 제 2 큐(Q2)를 관리하는 방법을 설명하기로 한다.
도 6a 및 도 6b 는 도 5 의 로-해머 제어 회로(150)를 포함하는 메모리 장치(100)의 동작 방법을 설명하는 순서도 이다.
도 6a 를 참조하면, 액티브 커맨드(ACT)가 입력된다(S610). 이 때, 액티브 어드레스(ACT)와 함께 로우 어드레스(RADD)가 입력될 수 있다. 내부 신호 생성 회로(176)는, 액티브 커맨드(ACT)에 따라 내부 리드 신호(IRD), 내부 비교 신호(ICMP) 및 내부 라이트 신호(IWT)를 순차적으로 생성할 수 있다.
로우 제어 회로(120)는, 액티브 커맨드(ACT)에 따라 로우 어드레스(RADD)에 대응하는 로우(WL)를 액티브하고, 제 2 컬럼 제어 회로(134)는, 내부 리드 신호(IRD)에 따라 액티브된 로우에 연결된 로-해머 셀들(RHC)로부터 카운팅 데이터(A_CNT)를 독출할 수 있다. 로-해머 제어 회로(150)의 카운팅 관리 회로(510)는, 카운팅 데이터(A_CNT)를 “+1” 증가시켜 업데이트할 수 있다(S620). 이 후, 제 2 컬럼 제어 회로(134)는, 내부 라이트 신호(IWT)에 따라 업데이트된 카운팅 데이터(A_CNT)를 로우 어드레스(RADD)에 대응하는 로-해머 셀들(RHC)에 라이트-백할 수 있다.
제 1 관리 회로(520)는, 카운팅 데이터(A_CNT)에 따라 제 1 큐(Q1)를 관리할 수 있다(S630).
보다 상세하게, 제 1 관리 회로(520)는, 내부 비교 신호(ICMP)에 따라 카운팅 데이터(A_CNT)와 최대 카운팅값(MAX_CNT)을 비교할 수 있다(S632). 카운팅 데이터(A_CNT)가 최대 카운팅값(MAX_CNT) 보다 큰 경우(S632 의 YES), 제 1 관리 회로(520)는 제 1 비교 판단 신호(L1_P)를 활성화시키고, 이에 따라 제 1 큐(Q1)는 입력된 로우 어드레스(RADD)를 저장하여 필드를 업데이트할 수 있다(S634). 또한, 제 1 관리 회로(520)는, 제 1 비교 판단 신호(L1_P)에 따라 카운팅 데이터(A_CNT)를 최대 카운팅값(MAX_CNT)으로 업데이트할 수 있다. 이 후, 제 2 관리 회로(530)의 추가적인 업데이트 없이 동작은 종료될 수 있다.
카운팅 데이터(A_CNT)가 최대 카운팅값(MAX_CNT) 보다 작거나 같은 경우(S632 의 NO), 제 1 관리 회로(520)는 제 2 비교 판단 신호(S1_P)를 활성화시키고, 이에 따라, 제 2 관리 회로(530)는, 카운팅 데이터(A_CNT)에 따라 제 2 큐(Q2)를 관리할 수 있다(S640).
보다 상세하게, 제 2 관리 회로(530)는, 제 2 비교 판단 신호(S1_P)에 따라 카운팅 데이터(A_CNT)와 특정 임계값(TH)을 비교할 수 있다(S642). 카운팅 데이터(A_CNT)가 특정 임계값(TH) 보다 작은 경우(S642 의 NO), 제 1 관리 회로(520) 및 제 2 관리 회로(530)의 추가적인 업데이트 없이 동작은 종료될 수 있다. 반면, 카운팅 데이터(A_CNT)가 최대 카운팅값(MAX_CNT) 이하이지만 특정 임계값(TH) 이상인 경우(S642 의 YES), 제 2 관리 회로(530)는 내부 카운팅값을 “+1” 증가시키고, 내부 카운팅값이 소정 조건을 만족시키는 지를 확인할 수 있다(S644). 내부 카운팅값이 소정 조건을 만족시키지 않는다고 판단되는 경우(S644 의 NO), 제 1 관리 회로(520) 및 제 2 관리 회로(530)의 추가적인 업데이트 없이 동작이 종료될 수 있다. 반면, 내부 카운팅값이 소정 조건을 만족시킨다고 판단되는 경우(S644 의 YES), 제 2 관리 회로(530)는, 제 3 비교 판단 신호(L2_P)를 활성화시킬 수 있다. 예를 들어, 내부 카운팅값이 기설정된 횟수에 도달할 때마다 제 2 관리 회로(530)는, 제 3 비교 판단 신호(L2_P)를 활성화시킬 수 있다. 이에 따라, 제 2 큐(Q2)는 새로운 필드를 삽입하고, 삽입된 필드에 입력된 로우 어드레스(RADD)를 제 2 샘플링 어드레스(RADD_Q2)로 저장할 수 있다(S646).
이 때, 제 2 큐(Q2)가 풀(full)인 경우(S648 의 YES), 제 2 큐(Q2)는, 풀-신호(Q2_FULL)를 활성화시키고, 이에 따라, 제 2 관리 회로(530)는 경고 신호(ALERT)를 생성할 수 있다(S649). 경고 신호(ALERT)는, 내부 데이터 버스를 통해 메모리 컨트롤러로 제공될 수 있다. 메모리 컨트롤러는, 기설정된 시간마다 리프레쉬 관리 커맨드(RFM)를 발행하거나, 액티브 커맨드(ACT)의 발행 횟수가 기설정된 횟수에 도달할 때마다 리프레쉬 관리 커맨드(RFM)를 메모리 장치(100)에 제공할 수 있다. 또한, 본 발명의 실시예에서, 메모리 컨트롤러는, 경고 신호(ALERT)에 따라 리프레쉬 관리 커맨드(RFM)를 메모리 장치(100)에 제공할 수 있다.
도 6b 를 참조하면, 리프레쉬 관리 커맨드(RFM)가 입력된다(S650). 출력 제어 회로(540)는, 리프레쉬 관리 커맨드(RFM)에 따라 제 2 큐(Q2)에 저장된 제 2 샘플링 어드레스들(RADD_Q2#) 중 하나를 로-해머 어드레스(RH_ADD)로 출력할 수 있다(S660). 이 후, 제 2 큐(Q2)는, 리프레쉬 관리 커맨드(RFM)에 따라 출력된 샘플링 어드레스가 저장된 필드를 초기화시킬 수 있다. 로우 제어 회로(120)는, 리프레쉬 관리 커맨드(RFM)에 따라 로-해머 어드레스(RH_ADD)에 대응하는 하나 이상의 인접 로우들을 리프레쉬하는 타겟 리프레쉬 동작을 수행할 수 있다(S660). 출력 제어 회로(540)는, 로-해머 어드레스(RH_ADD)가 출력된 후, 카운팅 리셋 신호(RH_RST)를 활성화시키고, 카운팅 관리 회로(510)는, 카운팅 데이터(A_CNT)를 초기화시킬 수 있다(S670). 이 후, 제 2 컬럼 제어 회로(134)는, 내부 라이트 신호(IWT)에 따라 초기화된 카운팅 데이터(A_CNT)를 로-해머 어드레스(RH_ADD)에 대응하는 로우에 저장된 로-해머 셀들(RHC)에 라이트-백할 수 있다.
한편, 메모리 컨트롤러는, 경고 신호(ALERT)에 따라 큐(Q2)의 깊이 정보에 대응되는 횟수만큼 리프레쉬 관리 커맨드들(RFM)을 메모리 장치(100)로 제공할 수 있다. 리프레쉬 관리 커맨드(RFM)가 입력됨에 따라, 상기의 동작들(S650~S670)이 반복 수행되어, 제 2 큐(Q2)에 저장된 제 2 샘플링 어드레스들(RADD_Q2#)이 순차적으로 로-해머 어드레스(RH_ADD)로 출력되어 타겟 리프레쉬 동작들이 수행될 수 있다. 제 2 큐(Q2)에 저장된 제 2 샘플링 어드레스들(RADD_Q2#)이 모두 출력된 후, 제 2 큐(Q2)는, 초기화될 수 있다.
한편, 노멀 리프레쉬 커맨드(REF)가 입력되면(S680 & S682 의 NO), 로우 제어 회로(120)는, 다수의 로우들(WL)을 순차적으로 리프레쉬하는 노멀 리프레쉬 동작을 수행할 수 있다(S684).
타겟 커맨드 생성 회로(175)는, 노멀 리프레쉬 커맨드(REF)의 입력 횟수가 기설정된 횟수에 도달하거나 기설정된 조건에 도달할 때마다 타겟 리프레쉬 커맨드(TREF)를 생성할 수 있다(S682 의 YES). 출력 제어 회로(540)는, 타겟 리프레쉬 커맨드(TREF)에 따라, 제 1 큐(Q1)에 저장된 제 1 샘플링 어드레스(RADD_MAX)를 로-해머 어드레스(RH_ADD)로 출력할 수 있다(S690). 이 후, 제 1 큐(Q1)는, 타겟 리프레쉬 커맨드(TREF)에 따라 필드를 초기화시킬 수 있다. 로우 제어 회로(120)는, 타겟 리프레쉬 커맨드(TREF)에 따라 로-해머 어드레스(RH_ADD)에 대응하는 하나 이상의 인접 로우들을 리프레쉬하는 타겟 리프레쉬 동작을 수행할 수 있다(S690). 출력 제어 회로(540)는, 로-해머 어드레스(RH_ADD)가 출력된 후, 카운팅 리셋 신호(RH_RST)를 활성화시키고, 카운팅 관리 회로(510)는, 카운팅 데이터(A_CNT)를 초기화시킬 수 있다(S670). 이 후, 제 2 컬럼 제어 회로(134)는, 내부 라이트 신호(IWT)에 따라 초기화된 카운팅 데이터(A_CNT)를 로-해머 어드레스(RH_ADD)에 대응하는 로우에 저장된 로-해머 셀들(RHC)에 라이트-백할 수 있다.
참고로, 노멀 리프레쉬 동작에 의해 모든 로우들이 리프레쉬되기 때문에, 제 2 큐(Q2)에 저장된 어드레스들에 대응되는 로우들(또는 인접 로우들)에 별도의 타겟 리프레쉬 동작이 수행될 필요가 없다. 이에 따라, 제 2 큐(Q2)는, 첫 필드가 삽입된 후, 리프레쉬 시간(tREF) 간격마다 초기화될 수 있다.
도 7 은 본 발명의 제 2 실시예에 따른 로-해머 제어 회로(150)의 상세 구성도 이다. 본 발명의 제 2 실시예에서는, 카운팅 데이터(A_CNT)와 특정 임계값(TH)의 비교 결과에 따라 제 2 관리 회로(730)의 동작이 우선적으로 수행되는 경우, 로-해머 제어 회로(150)의 구성을 설명하고 있다.
도 7 을 참조하면, 로-해머 제어 회로(150)는, 카운팅 관리 회로(710), 제 1 큐(Q1), 제 2 큐(Q2), 제 1 관리 회로(720), 제 2 관리 회로(730), 및 출력 제어 회로(740)를 포함할 수 있다.
도 7 의 카운팅 관리 회로(710), 제 1 큐(Q1), 제 2 큐(Q2), 제 1 관리 회로(720), 제 2 관리 회로(730), 및 출력 제어 회로(740)의 구성 및 동작은 도 5 의 구성들과 실질적으로 동일할 수 있다. 단, 내부 비교 신호(ICMP)를 제 1 관리 회로(720)가 아닌 제 2 관리 회로(730)가 입력받는다는 점에서 차이점을 가진다. 이하에서는, 도 5 와는 다른 구성을 중심으로 도 7 을 설명하기로 한다.
제 2 관리 회로(730)는, 내부 비교 신호(ICMP)에 따라 카운팅 데이터(A_CNT)와 특정 임계값(TH)을 비교할 수 있다. 제 2 관리 회로(730)는, 카운팅 데이터(A_CNT)가 특정 임계값(TH) 보다 크거나 같은 경우 제 3 비교 판단 신호(L2_P)를 활성화시키고, 카운팅 데이터(A_CNT)가 특정 임계값(TH) 보다 작은 경우 제 4 비교 판단 신호(S2_P)를 활성화시킬 수 있다.
제 2 큐(Q2)는, 제 3 비교 판단 신호(L2_P)에 따라, 새로운 필드를 삽입하고, 입력된 로우 어드레스(RADD)를 삽입된 필드에 제 2 샘플링 어드레스(RADD_Q2#)로 저장할 수 있다. 또한, 제 2 큐(Q2)는, 큐 리셋 신호(Q2_RST)에 따라 모든 필드들을 초기화시키거나, 리프레쉬 관리 커맨드(RFM) 또는 타겟 리프레쉬 커맨드(TREF)에 따라 특정 필드만을 초기화시킬 수 있다.
한편, 제 2 큐(Q2)는, 설정된 깊이만큼 필드가 모두 생성되어 풀(full) 상태가 되면 풀-신호(Q2_FULL)를 활성화시키고, 필드에 저장된 어드레스들이 모두 출력된 후 빈-신호(Q2_EMPTY)를 활성화시킬 수 있다. 제 2 관리 회로(730)는, 풀-신호(Q2_FULL)에 따라 경고 신호(ALERT)를 생성할 수 있다. 또한, 제 2 관리 회로(730)는, 제 2 큐(Q2)에 첫 필드가 삽입된 후, 리프레쉬 시간(tREF) 후에 큐 리셋 신호(Q2_RST)를 생성할 수 있다. 예를 들어, 제 2 관리 회로(730)는, 제 2 큐(Q2)에 첫 필드가 삽입됨에 따라 트리거되어 리프레쉬 시간(tREF) 후에 큐 리셋 신호(Q2_RST)를 생성하는 타이머를 구비할 수 있다.
제 1 관리 회로(720)는, 저장 회로(722) 및 비교 회로(724)를 포함할 수 있다.
저장 회로(722)는, 제 1 비교 판단 신호(L1_P)에 따라 카운팅 데이터(A_CNT)를 최대 카운팅값(MAX_CNT)으로 저장할 수 있다. 비교 회로(724)는, 제 4 비교 판단 신호(S2_P)에 따라 카운팅 데이터(A_CNT)와 최대 카운팅값(MAX_CNT)을 비교할 수 있다. 비교 회로(724)는, 카운팅 데이터(A_CNT)가 최대 카운팅값(MAX_CNT) 보다 큰 경우 제 1 비교 판단 신호(L1_P)를 활성화시킬 수 있다. 제 1 큐(Q1)는, 제 1 비교 판단 신호(L1_P)에 따라, 입력된 로우 어드레스(RADD)를 필드에 제 1 샘플링 어드레스(RADD_MAX)로 저장할 수 있다.
참고로, 제 1 실시예에서는, 제 1 관리 회로(720)가 내부 비교 신호(ICMP)에 따라 비교 동작을 수행하고, 제 1 관리 회로(720)의 비교 결과(즉, 제 2 비교 판단 신호(S1_P)) 에 따라 제 2 관리 회로(730)가 비교 동작을 선택적으로 수행할 수 있다. 반면, 제 2 실시예에서는, 제 2 관리 회로(730)가 내부 비교 신호(ICMP)에 따라 비교 동작을 수행하고, 제 2 관리 회로(730)의 비교 결과(즉, 제 4 비교 판단 신호(S2_P))에 따라 제 1 관리 회로(720)가 비교 동작을 선택적으로 수행할 수 있다.
출력 제어 회로(740)는, 선택 제어 회로(742), 선택 회로(744), 및 리셋 제어 회로(746)를 포함할 수 있다.
선택 제어 회로(742)는, 리프레쉬 관리 커맨드(RFM)가 입력되면 로직 하이 레벨이 되는 선택 신호(SEL)를 생성할 수 있다. 선택 제어 회로(742)는, 타겟 리프레쉬 커맨드(TREF)가 입력되면 제 2 큐(Q2)의 상태에 따라 선택 신호(SEL)의 로직 레벨을 결정할 수 있다. 예를 들어, 선택 제어 회로(742)는, 타겟 리프레쉬 커맨드(TREF)가 입력되고 빈-신호(Q2_EMPTY)가 활성화된 경우, 로직 로우 레벨이 되는 선택 신호(SEL)를 생성하고, 타겟 리프레쉬 커맨드(TREF)가 입력되고 빈-신호(Q2_EMPTY)가 비활성화된 경우, 로직 하이 레벨이 되는 선택 신호(SEL)를 생성할 수 있다.
선택 회로(744)는, 선택 신호(SEL)에 따라 제 1 큐(Q1)에 저장된 어드레스 및 제 2 큐(Q2)에 저장된 어드레스 중 하나를 선택하여 로-해머 어드레스(RH_ADD)를 출력할 수 있다. 선택 회로(744)는, 선택 신호(SEL)가 로직 로우 레벨인 경우 제 1 큐(Q1)에 저장된 어드레스를 선택하고, 선택 신호(SEL)가 로직 하이 레벨인 경우 제 2 큐(Q2)에 저장된 어드레스를 선택할 수 있다.
리셋 제어 회로(746)는, 로-해머 어드레스(RH_ADD)가 출력된 후 카운팅 리셋 신호(RH_RST)를 활성화시킬 수 있다.
이하, 도 7 및 도 8b 를 참조하여, 제 2 실시예에 따른 제 1 큐(Q1) 및 제 2 큐(Q2)를 관리하는 방법을 설명하기로 한다.
도 8a 및 도 8b 는 도 7 의 로-해머 제어 회로(150)를 포함하는 메모리 장치(100)의 동작 방법을 설명하는 순서도 이다.
도 8a 를 참조하면, 액티브 어드레스(ACT)와 함께 로우 어드레스(RADD)가 입력된다(S810). 내부 신호 생성 회로(140)는, 내부 리드 신호(IRD), 내부 비교 신호(ICMP) 및 내부 라이트 신호(IWT)를 순차적으로 생성할 수 있다.
제 2 컬럼 제어 회로(134)는, 내부 리드 신호(IRD)에 따라 액티브된 로우에 연결된 로-해머 셀들(RHC)로부터 카운팅 데이터(A_CNT)를 독출할 수 있다. 카운팅 관리 회로(710)는, 카운팅 데이터(A_CNT)를 “+1” 증가시켜 업데이트할 수 있다(S820). 이 후, 제 2 컬럼 제어 회로(134)는, 내부 라이트 신호(IWT)에 따라 업데이트된 카운팅 데이터(A_CNT)를 로우 어드레스(RADD)에 대응하는 로-해머 셀들(RHC)에 라이트-백할 수 있다.
제 2 관리 회로(730)는, 카운팅 데이터(A_CNT)에 따라 제 2 큐(Q2)를 관리할 수 있다(S830).
보다 상세하게, 제 2 관리 회로(730)는, 내부 비교 신호(ICMP)에 따라 카운팅 데이터(A_CNT)와 특정 임계값(TH)을 비교할 수 있다(S832). 카운팅 데이터(A_CNT)가 특정 임계값(TH) 보다 크거나 같은 경우(S832 의 YES), 제 2 관리 회로(730)는 제 3 비교 판단 신호(L2_P)를 활성화시킬 수 있다. 이에 따라, 제 2 큐(Q2)는 새로운 필드를 삽입하고, 삽입된 필드에 입력된 로우 어드레스(RADD)를 제 2 샘플링 어드레스(RADD_Q2)로 저장할 수 있다(S834). 이 때, 제 2 큐(Q2)가 풀(full)인 경우(S836 의 YES), 제 2 큐(Q2)는, 풀-신호(Q2_FULL)를 활성화시키고, 이에 따라, 제 2 관리 회로(730)는 경고 신호(ALERT)를 생성할 수 있다(S838). 경고 신호(ALERT)는, 내부 데이터 버스를 통해 메모리 컨트롤러로 제공될 수 있다.
반면, 카운팅 데이터(A_CNT)가 특정 임계값(TH) 보다 작은 경우(S832 의 NO), 제 2 관리 회로(730)는 제 4 비교 판단 신호(S2_P)를 활성화시키고, 제 1 관리 회로(720)는, 카운팅 데이터(A_CNT)에 따라 제 1 큐(Q1)를 관리할 수 있다(S840).
보다 상세하게, 제 1 관리 회로(720)는, 제 4 비교 판단 신호(S2_P)에 따라 카운팅 데이터(A_CNT)와 최대 카운팅값(MAX_CNT)을 비교할 수 있다(S842). 카운팅 데이터(A_CNT)가 특정 임계값(TH) 보다 작지만 최대 카운팅값(MAX_CNT) 보다 큰 경우(S842 의 YES), 제 1 관리 회로(720)는 제 1 비교 판단 신호(L1_P)를 활성화시키고, 이에 따라 제 1 큐(Q1)는 입력된 로우 어드레스(RADD)를 필드에 업데이트할 수 있다(S844). 제 1 관리 회로(720)는, 제 1 비교 판단 신호(L1_P)에 따라 카운팅 데이터(A_CNT)를 최대 카운팅값(MAX_CNT)으로 업데이트할 수 있다. 카운팅 데이터(A_CNT)가 최대 카운팅값(MAX_CNT) 보다 작거나 같은 경우(S842 의 NO), 제 1 관리 회로(720) 및 제 2 관리 회로(730)의 추가적인 업데이트 없이 동작이 종료될 수 있다.
도 8b 를 참조하면, 리프레쉬 관리 커맨드(RFM)가 입력된다(S850). 출력 제어 회로(740)는, 리프레쉬 관리 커맨드(RFM)에 따라, 제 2 큐(Q2)에 저장된 제 2 샘플링 어드레스들(RADD_Q2#) 중 하나를 로-해머 어드레스(RH_ADD)로 출력할 수 있다(S860). 이 후, 제 2 큐(Q2)는, 리프레쉬 관리 커맨드(RFM)에 따라 출력된 샘플링 어드레스가 저장된 필드를 초기화시킬 수 있다. 로우 제어 회로(120)는, 리프레쉬 관리 커맨드(RFM)에 따라 로-해머 어드레스(RH_ADD)에 대응하는 하나 이상의 인접 로우들을 리프레쉬하는 타겟 리프레쉬 동작을 수행할 수 있다(S860). 출력 제어 회로(740)는, 로-해머 어드레스(RH_ADD)가 출력된 후, 카운팅 리셋 신호(RH_RST)를 활성화시키고, 카운팅 관리 회로(710)는, 카운팅 데이터(A_CNT)를 초기화시킬 수 있다(S870). 이 후, 제 2 컬럼 제어 회로(134)는, 내부 라이트 신호(IWT)에 따라 초기화된 카운팅 데이터(A_CNT)를 로-해머 어드레스(RH_ADD)에 대응하는 로우에 저장된 로-해머 셀들(RHC)에 라이트-백할 수 있다.
한편, 노멀 리프레쉬 커맨드(REF)가 입력되면(S880 & S882 의 NO), 로우 제어 회로(120)는, 다수의 로우들(WL)을 순차적으로 리프레쉬하는 노멀 리프레쉬 동작을 수행할 수 있다(S884).
타겟 커맨드 생성 회로(175)는, 노멀 리프레쉬 커맨드(REF)의 입력 횟수가 기설정된 횟수에 도달하거나 기설정된 조건에 도달할 때마다 타겟 리프레쉬 커맨드(TREF)를 생성할 수 있다(S882 의 YES). 출력 제어 회로(740)는, 타겟 리프레쉬 커맨드(TREF)가 입력되면, 제 2 큐(Q2)의 상태에 따라 제 1 큐(Q1) 또는 제 2 큐(Q2)에 저장된 어드레스들 중 하나를 선택할 수 있다. 예를 들어, 출력 제어 회로(740)는, 타겟 리프레쉬 커맨드(TREF)가 입력되고 제 2 큐(Q2)가 빈 경우(S890 의 YES), 제 1 큐(Q1)에 저장된 제 1 샘플링 어드레스(RADD_MAX)를 로-해머 어드레스(RH_ADD)로 출력할 수 있다(S892). 이 후, 제 1 큐(Q1)는, 타겟 리프레쉬 커맨드(TREF)에 따라 필드를 초기화시킬 수 있다. 로우 제어 회로(120)는, 타겟 리프레쉬 커맨드(TREF)에 따라 로-해머 어드레스(RH_ADD)에 대응하는 하나 이상의 인접 로우들을 리프레쉬하는 타겟 리프레쉬 동작을 수행할 수 있다(S892). 반면, 출력 제어 회로(740)는, 타겟 리프레쉬 커맨드(TREF)가 입력되고 제 2 큐(Q2)에 필드가 하나라도 있는 경우(S890 의 NO), 제 2 큐(Q2)에 저장된 제 2 샘플링 어드레스들(RADD_Q2#) 중 하나를 로-해머 어드레스(RH_ADD)로 출력할 수 있다(S860). 이 후, 제 2 큐(Q2)는, 타겟 리프레쉬 커맨드(TREF)에 따라 출력된 샘플링 어드레스가 저장된 필드를 초기화시킬 수 있다. 로우 제어 회로(120)는, 타겟 리프레쉬 커맨드(TREF)에 따라 로-해머 어드레스(RH_ADD)에 대응하는 하나 이상의 인접 로우들을 리프레쉬하는 타겟 리프레쉬 동작을 수행할 수 있다(S860).
출력 제어 회로(540)는, 로-해머 어드레스(RH_ADD)가 출력된 후, 카운팅 리셋 신호(RH_RST)를 활성화시키고, 카운팅 관리 회로(710)는, 카운팅 데이터(A_CNT)를 초기화시킬 수 있다(S870). 이 후, 제 2 컬럼 제어 회로(134)는, 내부 라이트 신호(IWT)에 따라 초기화된 카운팅 데이터(A_CNT)를 로-해머 어드레스(RH_ADD)에 대응하는 로우에 저장된 로-해머 셀들(RHC)에 라이트-백할 수 있다.
도 9 는 본 발명의 제 3 실시예에 따른 로-해머 제어 회로(150)의 상세 구성도 이다. 본 발명의 제 3 실시예에는, 제 1 관리 회로(920) 및 제 2 관리 회로(930)가 서로 독립적으로 동작하는 경우, 로-해머 제어 회로(150)의 구성을 설명하고 있다.
도 9 를 참조하면, 로-해머 제어 회로(150)는, 카운팅 관리 회로(910), 제 1 큐(Q1), 제 2 큐(Q2), 제 1 관리 회로(920), 제 2 관리 회로(930), 및 출력 제어 회로(940)를 포함할 수 있다.
도 9 의 카운팅 관리 회로(910), 제 1 큐(Q1), 제 2 큐(Q2), 제 1 관리 회로(920), 제 2 관리 회로(930), 및 출력 제어 회로(940)의 구성 및 동작은 도 7 의 구성들과 실질적으로 동일할 수 있다. 단, 내부 비교 신호(ICMP)를 제 1 관리 회로(920) 및 제 2 관리 회로(930)가 모두 입력받는다는 점에서 차이점을 가진다. 이하에서는, 도 7 과는 다른 구성을 중심으로 도 9 를 설명하기로 한다.
제 1 관리 회로(920)는, 저장 회로(922) 및 비교 회로(924)를 포함할 수 있다. 저장 회로(922)는, 제 1 비교 판단 신호(L1_P)에 따라 카운팅 데이터(A_CNT)를 최대 카운팅값(MAX_CNT)으로 저장할 수 있다. 비교 회로(924)는, 내부 비교 신호(ICMP)에 따라 카운팅 데이터(A_CNT)와 최대 카운팅값(MAX_CNT)을 비교할 수 있다. 비교 회로(924)는, 카운팅 데이터(A_CNT)가 최대 카운팅값(MAX_CNT) 보다 큰 경우 제 1 비교 판단 신호(L1_P)를 활성화시킬 수 있다. 제 1 큐(Q1)는, 제 1 비교 판단 신호(L1_P)에 따라, 입력된 로우 어드레스(RADD)를 필드에 제 1 샘플링 어드레스(RADD_MAX)로 저장할 수 있다.
제 2 관리 회로(930)는, 내부 비교 신호(ICMP)에 따라 카운팅 데이터(A_CNT)와 특정 임계값(TH)을 비교할 수 있다. 제 2 관리 회로(930)는, 카운팅 데이터(A_CNT)가 특정 임계값(TH) 보다 크거나 같은 경우 제 3 비교 판단 신호(L2_P)를 활성화시킬 수 있다. 제 2 큐(Q2)는, 제 3 비교 판단 신호(L2_P)에 따라, 새로운 필드를 삽입하고, 입력된 로우 어드레스(RADD)를 삽입된 필드에 제 2 샘플링 어드레스(RADD_Q2#)로 저장할 수 있다. 제 2 관리 회로(930)는, 풀-신호(Q2_FULL)에 따라 경고 신호(ALERT)를 생성할 수 있다.
이하, 도 8b, 도 9 및 도 10 을 참조하여, 제 3 실시예에 따른 제 1 큐(Q1) 및 제 2 큐(Q2)를 관리하는 방법을 설명하기로 한다.
도 10 은 도 9 의 로-해머 제어 회로(150)를 포함하는 메모리 장치(100)의 동작 방법을 설명하는 순서도 이다.
도 10 을 참조하면, 액티브 어드레스(ACT)와 함께 로우 어드레스(RADD)가 입력된다(S1010). 내부 신호 생성 회로(140)는, 내부 리드 신호(IRD), 내부 비교 신호(ICMP) 및 내부 라이트 신호(IWT)를 순차적으로 생성할 수 있다.
제 2 컬럼 제어 회로(134)는, 내부 리드 신호(IRD)에 따라 액티브된 로우에 연결된 로-해머 셀들(RHC)로부터 카운팅 데이터(A_CNT)를 독출할 수 있다. 카운팅 관리 회로(910)는, 카운팅 데이터(A_CNT)를 “+1” 증가시켜 업데이트할 수 있다(S1020). 이 후, 제 2 컬럼 제어 회로(134)는, 내부 라이트 신호(IWT)에 따라 업데이트된 카운팅 데이터(A_CNT)를 로우 어드레스(RADD)에 대응하는 로-해머 셀들(RHC)에 라이트-백할 수 있다.
제 1 관리 회로(920)의 동작(S1030) 및 제 2 관리 회로(930)의 동작(S1040)은 서로 독립적으로 수행될 수 있다.
제 1 관리 회로(920)는, 카운팅 데이터(A_CNT)에 따라 제 1 큐(Q1)를 관리할 수 있다(S1030). 제 1 관리 회로(920)는, 내부 비교 신호(ICMP)에 따라 카운팅 데이터(A_CNT)와 최대 카운팅값(MAX_CNT)을 비교할 수 있다(S1032). 카운팅 데이터(A_CNT)가 최대 카운팅값(MAX_CNT) 보다 큰 경우(S1032 의 YES), 제 1 큐(Q1)는 입력된 로우 어드레스(RADD)를 필드에 업데이트할 수 있다(S1034). 제 1 관리 회로(920)는, 제 1 비교 판단 신호(L1_P)에 따라 카운팅 데이터(A_CNT)를 최대 카운팅값(MAX_CNT)으로 업데이트할 수 있다. 카운팅 데이터(A_CNT)가 최대 카운팅값(MAX_CNT) 보다 작거나 같은 경우(S1032 의 NO), 제 1 관리 회로(920)의 추가적인 업데이트 없이 동작이 종료될 수 있다.
제 2 관리 회로(930)는, 카운팅 데이터(A_CNT)에 따라 제 2 큐(Q2)를 관리할 수 있다(S1040). 제 2 관리 회로(930)는, 내부 비교 신호(ICMP)에 따라 카운팅 데이터(A_CNT)와 특정 임계값(TH)을 비교할 수 있다(S1042). 카운팅 데이터(A_CNT)가 특정 임계값(TH) 보다 크거나 같은 경우(S1042 의 YES), 제 2 큐(Q2)는 새로운 필드를 삽입하고, 삽입된 필드에 입력된 로우 어드레스(RADD)를 제 2 샘플링 어드레스(RADD_Q2)로 저장할 수 있다(S1044). 이 때, 제 2 큐(Q2)가 풀(full)인 경우(S1046 의 YES), 제 2 관리 회로(930)는 경고 신호(ALERT)를 생성할 수 있다(S1048). 경고 신호(ALERT)는, 내부 데이터 버스를 통해 메모리 컨트롤러로 제공될 수 있다. 반면, 카운팅 데이터(A_CNT)가 특정 임계값(TH) 보다 작은 경우(S1042 의 NO), 제 2 관리 회로(930)의 추가적인 업데이트 없이 동작이 종료될 수 있다.
도 8b 를 참조하면, 리프레쉬 관리 커맨드(RFM)가 입력된다(S850). 출력 제어 회로(940)는, 리프레쉬 관리 커맨드(RFM)에 따라, 제 2 큐(Q2)에 저장된 제 2 샘플링 어드레스들(RADD_Q2#) 중 하나를 로-해머 어드레스(RH_ADD)로 출력할 수 있다(S860). 제 2 큐(Q2)는, 리프레쉬 관리 커맨드(RFM)에 따라 출력된 샘플링 어드레스가 저장된 필드를 초기화시킬 수 있다. 로우 제어 회로(120)는, 리프레쉬 관리 커맨드(RFM)에 따라 로-해머 어드레스(RH_ADD)에 대응하는 하나 이상의 인접 로우들을 리프레쉬하는 타겟 리프레쉬 동작을 수행할 수 있다(S860). 출력 제어 회로(940)는, 로-해머 어드레스(RH_ADD)가 출력된 후, 카운팅 리셋 신호(RH_RST)를 활성화시키고, 카운팅 관리 회로(910)는, 카운팅 데이터(A_CNT)를 초기화시킬 수 있다(S870). 이 후, 제 2 컬럼 제어 회로(134)는, 내부 라이트 신호(IWT)에 따라 초기화된 카운팅 데이터(A_CNT)를 로-해머 어드레스(RH_ADD)에 대응하는 로우에 저장된 로-해머 셀들(RHC)에 라이트-백할 수 있다.
한편, 노멀 리프레쉬 커맨드(REF)가 입력되면(S880 & S882 의 NO), 로우 제어 회로(120)는, 다수의 로우들(WL)을 순차적으로 리프레쉬하는 노멀 리프레쉬 동작을 수행할 수 있다(S884).
타겟 커맨드 생성 회로(175)는, 노멀 리프레쉬 커맨드(REF)의 입력 횟수가 기설정된 횟수에 도달하거나 기설정된 조건에 도달할 때마다 타겟 리프레쉬 커맨드(TREF)를 생성할 수 있다(S882 의 YES). 출력 제어 회로(940)는, 타겟 리프레쉬 커맨드(TREF)가 입력되고 제 2 큐(Q2)가 빈 경우(S890 의 YES), 제 1 큐(Q1)에 저장된 제 1 샘플링 어드레스(RADD_MAX)를 로-해머 어드레스(RH_ADD)로 출력할 수 있다(S892). 이 후, 제 1 큐(Q1)는, 타겟 리프레쉬 커맨드(TREF)에 따라 필드를 초기화시킬 수 있다. 로우 제어 회로(120)는, 타겟 리프레쉬 커맨드(TREF)에 따라 로-해머 어드레스(RH_ADD)에 대응하는 하나 이상의 인접 로우들을 리프레쉬하는 타겟 리프레쉬 동작을 수행할 수 있다(S892). 반면, 출력 제어 회로(940)는, 타겟 리프레쉬 커맨드(TREF)가 입력되고 제 2 큐(Q2)에 필드가 하나라도 있는 경우(S890 의 NO), 제 2 큐(Q2)에 저장된 제 2 샘플링 어드레스들(RADD_Q2#) 중 하나를 로-해머 어드레스(RH_ADD)로 출력할 수 있다(S860). 이 후, 제 2 큐(Q2)는, 타겟 리프레쉬 커맨드(TREF)에 따라 출력된 샘플링 어드레스가 저장된 필드를 초기화시킬 수 있다. 로우 제어 회로(120)는, 타겟 리프레쉬 커맨드(TREF)에 따라 로-해머 어드레스(RH_ADD)에 대응하는 하나 이상의 인접 로우들을 리프레쉬하는 타겟 리프레쉬 동작을 수행할 수 있다(S860).
출력 제어 회로(940)는, 로-해머 어드레스(RH_ADD)가 출력된 후, 카운팅 리셋 신호(RH_RST)를 활성화시키고, 카운팅 관리 회로(910)는, 카운팅 데이터(A_CNT)를 초기화시킬 수 있다(S870). 이 후, 제 2 컬럼 제어 회로(134)는, 내부 라이트 신호(IWT)에 따라 초기화된 카운팅 데이터(A_CNT)를 로-해머 어드레스(RH_ADD)에 대응하는 로우에 저장된 로-해머 셀들(RHC)에 라이트-백할 수 있다.
한편, 실시예에 따라, 도 9 의 로-해머 제어 회로(150)를 포함하는 메모리 장치(100)는 도 6b 에서 설명된 바와 같이 리프레쉬 동작을 수행할 수 있다. 즉, 도 6b 와 같이, 리프레쉬 관리 커맨드(RFM)가 입력되면(S650), 출력 제어 회로(940)는, 제 2 큐(Q2)에 저장된 제 2 샘플링 어드레스들(RADD_Q2#) 중 하나를 로-해머 어드레스(RH_ADD)로 출력할 수 있다(S660). 반면, 노멀 리프레쉬 커맨드(REF)에 따라 타겟 리프레쉬 커맨드(TREF)가 생성되면(S682 의 YES). 출력 제어 회로(940)는, 타겟 리프레쉬 커맨드(TREF)에 따라, 제 1 큐(Q1)에 저장된 제 1 샘플링 어드레스(RADD_MAX)를 로-해머 어드레스(RH_ADD)로 출력할 수 있다(S690).
도 11 은 본 발명의 실시예에 따른 메모리 시스템(10)의 구성도 이다.
도 11 을 참조하면, 메모리 시스템(10)은, 메모리 장치(100) 및 메모리 컨트롤러(20)를 포함할 수 있다.
메모리 컨트롤러(20)는, 메모리 시스템(10)의 동작을 전반적으로 제어하며, 호스트와 메모리 장치(100) 사이의 전반적인 데이터 교환을 제어할 수 있다. 메모리 컨트롤러(20)는, 호스트로부터의 요청(REQ)에 따라 커맨드/어드레스 신호(C/A)를 생성하여 메모리 장치(100)로 제공할 수 있다. 실시예에 따라, 메모리 컨트롤러(20)는, 커맨드/어드레스 신호(C/A)와 함께 클럭을 메모리 장치(100)로 제공할 수 있다. 메모리 컨트롤러(20)는, 호스트로부터 제공되는 요청(REQ)에 대응되는 데이터(DATA)를 메모리 장치(100)로 제공할 수 있다. 메모리 컨트롤러(20)는, 메모리 장치(100)로부터 독출된 데이터(DATA)를 호스트에 제공할 수 있다.
메모리 컨트롤러(20)가 메모리 장치(100)로 제공하는 커맨드/어드레스 신호(C/A)는, 액티브 커맨드(ACT), 프리차지 커맨드(PCG), 노멀 리프레쉬 커맨드(REF), 리프레쉬 관리 커맨드(RFM), 리드 커맨드(RD), 라이트 커맨드(WT) 등을 포함할 수 있다. 메모리 컨트롤러(20)는, 호스트로부터 요청된 동작들 사이사이에 노멀 리프레쉬 동작을 지시하는 노멀 리프레쉬 커맨드(REF)를 인가할 수 있다. 메모리 컨트롤러(20)는, 스펙에 정의된 리프레쉬 시간(tREF) 내에 모든 로우들이 노멀 리프레쉬 되도록 노멀 리프레쉬 커맨드(REF)를 인가할 수 있다. 또한, 메모리 컨트롤러(20)는, 스펙에 정의된 시간 간격으로 마다 리프레쉬 관리 커맨드(RFM)를 발행하거나, 액티브 커맨드(ACT)의 개수가 스펙에 정의된 횟수에 도달할 때마다 리프레쉬 관리 커맨드(RFM)를 발행할 수 있다.
메모리 장치(100)는, 도 1 의 메모리 장치(100)와 실질적으로 동일한 구성을 가질 수 있다. 특히, 메모리 장치(100)는, 제 1 큐(Q1) 및 제 2 큐(Q2)를 포함하는 로-해머 제어 회로(150)를 포함할 수 있다. 본 발명의 실시예에서, 메모리 장치(100)는, 액티브 커맨드(ACT)가 입력되면 로우 어드레스에 대응하는 로우로부터 카운팅 데이터(A_CNT)를 독출할 수 있다. 로-해머 제어 회로(150)는, 카운팅 데이터(A_CNT)와 최대 카운팅값(MAX_CNT)을 비교한 결과에 따라 대응하는 로우 어드레스를 제 1 큐(Q1)에 저장하고, 카운팅 데이터(A_CNT)와 특정 임계값(TH)을 비교한 결과에 따라 대응하는 로우 어드레스를 제 2 큐(Q2)에 저장할 수 있다. 로-해머 제어 회로(150)는, 제 2 큐(Q2)가 풀(full)인 경우 경고 신호(ALERT)를 생성할 수 있다.
메모리 컨트롤러(20)는, 경고 신호(ALERT)에 따라 리프레쉬 관리 커맨드들(RFM)을 소정 횟수만큼 메모리 장치(100)에 커맨드/어드레스 신호(C/A)로 제공할 수 있다. 로-해머 제어 회로(150)는, 리프레쉬 관리 커맨드(RFM) 또는 내부에서 생성된 타겟 리프레쉬 커맨드(TREF)에 따라, 제 1 큐(Q1) 및 제 2 큐(Q2)에 저장된 어드레스들 중 하나를 선택하여 로-해머 어드레스(RH_ADD)로 출력할 수 있다. 상기와 같이, 본 발명의 실시예에서, 메모리 컨트롤러(20)는 메모리 장치로부터 경고 신호(ALERT)가 수신될 때마다 리프레쉬 관리 커맨드(RFM)를 추가적으로 발행할 수 있다. 이에 따라, 로-해머 공격 방어 능력을 최대화시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.

Claims (27)

  1. 다수의 로우들을 포함하는 메모리 셀 영역;
    액티브 커맨드에 따라 로우 어드레스에 대응하는 로우로부터 독출되는 카운팅 데이터와 제 1 설정값의 비교 결과에 따라 상기 로우 어드레스를 제 1 큐에 저장하고, 상기 카운팅 데이터와 제 2 설정값의 비교 결과에 따라 상기 로우 어드레스를 제 2 큐에 저장하고, 리프레쉬 관리 커맨드 또는 타겟 리프레쉬 커맨드에 따라 상기 제 1 큐 및 상기 제 2 큐에 저장된 어드레스들 중 하나를 선택하여 로-해머 어드레스로 출력하는 로-해머 제어 회로; 및
    상기 리프레쉬 관리 커맨드 또는 상기 타겟 리프레쉬 커맨드에 따라 상기 로-해머 어드레스에 대응하는 적어도 하나의 로우를 리프레쉬하는 로우 제어 회로
    를 포함하는 메모리 장치.
  2. 제 1 항에 있어서,
    상기 제 1 설정값은, 상기 다수의 로우들의 카운팅 데이터 중 최대 카운팅값에 기초하여 결정되고,
    상기 제 1 큐는,
    상기 최대 카운팅값에 대응하는 로우 어드레스를 저장하는 하나의 필드로 구성된 메모리 장치.
  3. 제 1 항에 있어서,
    상기 제 2 큐는,
    상기 제 2 설정값 이상인 카운팅 데이터에 대응하는 로우 어드레스를 각각 저장하는 다수의 필드들로 구성된 메모리 장치.
  4. 제 3 항에 있어서,
    상기 로-해머 제어 회로는,
    상기 제 2 큐가 풀(full)인 경우 경고 신호를 생성하여 외부 장치로 출력하는 메모리 장치.
  5. 제 1 항에 있어서,
    상기 로-해머 제어 회로는,
    상기 액티브 커맨드가 입력되면,
    상기 카운팅 데이터가 상기 제 1 설정값 보다 큰 경우, 상기 카운팅 데이터를 상기 제 1 설정값으로 업데이트하고, 상기 로우 어드레스를 상기 제 1 큐에 저장하고,
    상기 카운팅 데이터가 상기 제 2 설정값 이상인 경우, 상기 로우 어드레스를 상기 제 2 큐에 저장하는 메모리 장치.
  6. 제 1 항에 있어서,
    상기 로-해머 제어 회로는,
    상기 리프레쉬 관리 커맨드가 입력되면 상기 제 2 큐에 저장된 어드레스를 상기 로-해머 어드레스로 출력하고,
    상기 타겟 리프레쉬 커맨드가 입력되면 상기 제 1 큐에 저장된 어드레스를 상기 로-해머 어드레스로 출력하는 메모리 장치.
  7. 제 1 항에 있어서,
    상기 로-해머 제어 회로는,
    상기 리프레쉬 관리 커맨드가 입력되면, 상기 제 2 큐에 저장된 어드레스를 상기 로-해머 어드레스로 출력하고,
    상기 타겟 리프레쉬 커맨드가 입력되면, 상기 제 2 큐에 저장된 어드레스를 상기 로-해머 어드레스로 출력하되, 상기 제 2 큐가 빈(empty) 경우, 상기 제 1 큐에 저장된 어드레스를 상기 로-해머 어드레스로 출력하는 메모리 장치.
  8. 제 1 항에 있어서,
    외부 장치로부터 제공되는 커맨드/어드레스 신호에 따라 상기 리프레쉬 관리 커맨드 및 노멀 리프레쉬 커맨드를 생성하는 커맨드 디코더; 및
    상기 노멀 리프레쉬 커맨드를 토대로 상기 타겟 리프레쉬 커맨드를 생성하는 타겟 커맨드 생성 회로
    를 더 포함하는 메모리 장치.
  9. 제 1 항에 있어서,
    상기 로-해머 제어 회로는,
    상기 카운팅 데이터가 상기 제 1 설정값 보다 큰 경우, 상기 카운팅 데이터를 상기 제 1 설정값으로 업데이트하고, 상기 로우 어드레스를 상기 제 1 큐에 저장하는 제 1 관리 회로;
    상기 카운팅 데이터가 상기 제 2 설정값 이상인 경우, 상기 로우 어드레스를 상기 제 2 큐에 저장하고, 상기 제 2 큐가 풀인 경우 경고 신호를 출력하는 제 2 관리 회로; 및
    상기 리프레쉬 관리 커맨드 또는 상기 타겟 리프레쉬 커맨드가 입력되면, 상기 제 1 큐 및 상기 제 2 큐에 저장된 어드레스들 중 하나를 선택하여 로-해머 어드레스로 출력하는 출력 제어 회로
    를 포함하는 메모리 장치.
  10. 제 9 항에 있어서,
    상기 로-해머 제어 회로는,
    상기 액티브 커맨드가 입력되면 상기 카운팅 데이터를 업데이트하고, 상기 로-해머 어드레스가 출력된 후 상기 카운팅 데이터를 초기화시키는 카운팅 관리 회로
    를 더 포함하는 메모리 장치.
  11. 액티브 커맨드에 따라 로우 어드레스에 대응하는 로우로부터 카운팅 데이터를 독출하는 단계;
    상기 카운팅 데이터가 제 1 설정값 보다 큰 경우, 상기 카운팅 데이터를 상기 제 1 설정값으로 업데이트하고, 상기 로우 어드레스를 제 1 큐에 저장하는 단계;
    상기 카운팅 데이터가 상기 제 1 설정값 이하이지만 제 2 설정값 이상인 경우, 상기 로우 어드레스를 제 2 큐에 저장하는 단계; 및
    리프레쉬 관리 커맨드 또는 타겟 리프레쉬 커맨드에 따라, 상기 제 1 큐 및 상기 제 2 큐에 저장된 어드레스들 중 하나를 선택하여 로-해머 어드레스로 출력하고, 상기 로-해머 어드레스에 대응하는 로우를 리프레쉬하는 단계
    를 포함하는 메모리 장치의 동작 방법.
  12. 제 11 항에 있어서,
    상기 카운팅 데이터가 상기 제 1 설정값 이하이지만 제 2 설정값 이상인 경우가 소정 횟수 도달할 때마다, 상기 로우 어드레스를 상기 제 2 큐에 저장하는 단계를 수행하는 메모리 장치의 동작 방법.
  13. 제 11 항에 있어서,
    상기 제 2 큐가 풀(full)인 경우 경고 신호를 생성하는 단계
    를 더 포함하는 메모리 장치의 동작 방법.
  14. 제 11 항에 있어서,
    외부 장치로부터 제공되는 커맨드/어드레스 신호에 따라 상기 리프레쉬 관리 커맨드 및 노멀 리프레쉬 커맨드를 생성하는 단계; 및
    상기 노멀 리프레쉬 커맨드를 토대로 상기 타겟 리프레쉬 커맨드를 생성하는 단계
    를 더 포함하는 메모리 장치의 동작 방법.
  15. 제 11 항에 있어서,
    상기 리프레쉬 관리 커맨드가 입력되면 상기 제 2 큐에 저장된 어드레스를 상기 로-해머 어드레스로 출력하고,
    상기 타겟 리프레쉬 커맨드가 입력되면 상기 제 1 큐에 저장된 어드레스를 상기 로-해머 어드레스로 출력하는 단계
    를 더 포함하는 메모리 장치의 동작 방법.
  16. 제 11 항에 있어서,
    상기 액티브 커맨드에 따라, 상기 카운팅 데이터를 업데이트하고, 상기 업데이트된 카운팅 데이터를 상기 로우 어드레스에 대응하는 로우에 라이트-백하는 단계;
    상기 리프레쉬 관리 커맨드 또는 상기 타겟 리프레쉬 커맨드에 따라, 상기 카운팅 데이터를 초기화시키고, 상기 초기화된 카운팅 데이터를 상기 로-해머 어드레스에 대응하는 로우에 라이트-백하는 단계
    를 더 포함하는 메모리 장치의 동작 방법.
  17. 액티브 커맨드에 따라 로우 어드레스에 대응하는 로우로부터 카운팅 데이터를 독출하는 단계;
    상기 카운팅 데이터가 제 2 설정값 보다 크거나 같은 경우, 상기 로우 어드레스를 제 2 큐에 저장하는 단계;
    상기 카운팅 데이터가 상기 제 2 설정값 보다 작고 제 1 설정값 보다 큰 경우, 상기 카운팅 데이터를 상기 제 1 설정값으로 업데이트하고, 상기 로우 어드레스를 제 1 큐에 저장하는 단계; 및
    리프레쉬 관리 커맨드 또는 타겟 리프레쉬 커맨드에 따라 상기 제 1 큐 및 상기 제 2 큐에 저장된 어드레스들 중 하나를 선택하여 로-해머 어드레스로 출력하고, 상기 로-해머 어드레스에 대응하는 로우를 리프레쉬하는 단계
    를 포함하는 메모리 장치의 동작 방법.
  18. 제 17 항에 있어서,
    상기 리프레쉬 관리 커맨드가 입력되면, 상기 제 2 큐에 저장된 어드레스를 상기 로-해머 어드레스로 출력하는 단계; 및
    상기 타겟 리프레쉬 커맨드가 입력되면, 상기 제 2 큐에 저장된 어드레스를 상기 로-해머 어드레스로 출력하되, 상기 제 2 큐가 빈(empty) 경우, 상기 제 1 큐에 저장된 어드레스를 상기 로-해머 어드레스로 출력하는 단계
    를 더 포함하는 메모리 장치의 동작 방법.
  19. 액티브 커맨드에 따라 로우 어드레스에 대응하는 로우로부터 카운팅 데이터를 독출하는 단계;
    상기 카운팅 데이터가 제 1 설정값 보다 큰 경우, 상기 카운팅 데이터를 상기 제 1 설정값으로 업데이트하고, 상기 로우 어드레스를 제 1 큐에 저장하는 단계;
    상기 카운팅 데이터가 제 2 설정값 보다 큰 경우, 상기 로우 어드레스를 제 2 큐에 저장하는 단계; 및
    리프레쉬 관리 커맨드 또는 타겟 리프레쉬 커맨드에 따라 상기 제 1 큐 및 상기 제 2 큐에 저장된 어드레스들 중 하나를 선택하여 로-해머 어드레스로 출력하고, 상기 로-해머 어드레스에 대응하는 로우를 리프레쉬하는 단계
    를 포함하는 메모리 장치의 동작 방법.
  20. 제 19 항에 있어서,
    상기 리프레쉬 관리 커맨드가 입력되면, 상기 제 2 큐에 저장된 어드레스를 상기 로-해머 어드레스로 출력하는 단계; 및
    상기 타겟 리프레쉬 커맨드가 입력되면, 상기 제 2 큐에 저장된 어드레스를 상기 로-해머 어드레스로 출력하되, 상기 제 2 큐가 빈(empty) 경우, 상기 제 1 큐에 저장된 어드레스를 상기 로-해머 어드레스로 출력하는 단계
    를 더 포함하는 메모리 장치의 동작 방법.
  21. 제 19 항에 있어서,
    상기 리프레쉬 관리 커맨드가 입력되면 상기 제 2 큐에 저장된 어드레스를 상기 로-해머 어드레스로 출력하고,
    상기 타겟 리프레쉬 커맨드가 입력되면 상기 제 1 큐에 저장된 어드레스를 상기 로-해머 어드레스로 출력하는 단계
    를 더 포함하는 메모리 장치의 동작 방법.
  22. 액티브 커맨드와 로우 어드레스를 제공하거나, 노멀 리프레쉬 커맨드 또는 리프레쉬 관리 커맨드를 제공하는 메모리 컨트롤러; 및
    상기 액티브 커맨드에 따라 상기 로우 어드레스에 대응하는 로우로부터 독출된 카운팅 데이터와 제 1 설정값의 비교 결과에 따라 상기 로우 어드레스를 제 1 큐에 저장하고, 상기 카운팅 데이터와 제 2 설정값의 비교 결과에 따라 상기 로우 어드레스를 제 2 큐에 저장하고, 상기 리프레쉬 관리 커맨드 또는 타겟 리프레쉬 커맨드에 따라 상기 제 1 큐 및 상기 제 2 큐에 저장된 어드레스들 중 하나를 선택하여 리프레쉬 동작을 수행하는 메모리 장치
    를 포함하는 메모리 시스템.
  23. 제 22 항에 있어서,
    상기 메모리 장치는,
    상기 노멀 리프레쉬 커맨드를 토대로 상기 타겟 리프레쉬 커맨드를 생성하는 단계
    를 더 포함하는 메모리 시스템.
  24. 제 22 항에 있어서,
    상기 메모리 장치는,
    상기 제 2 큐가 풀(full)인 경우 경고 신호를 출력하고,
    상기 메모리 컨트롤러는,
    기설정된 시간마다 상기 리프레쉬 관리 커맨드를 제공하거나 상기 액티브 커맨드가 기설정된 횟수에 도달할 때마다 상기 리프레쉬 관리 커맨드를 제공하되, 상기 경고 신호에 따라 상기 리프레쉬 관리 커맨드를 추가적으로 제공하는 메모리 시스템.
  25. 제 22 항에 있어서,
    상기 메모리 장치는,
    상기 액티브 커맨드가 입력되면,
    상기 카운팅 데이터가 상기 제 1 설정값 보다 큰 경우, 상기 카운팅 데이터를 상기 제 1 설정값으로 업데이트하고, 상기 로우 어드레스를 상기 제 1 큐에 저장하고,
    상기 카운팅 데이터가 상기 제 2 설정값 이상인 경우, 상기 로우 어드레스를 상기 제 2 큐에 저장하는 메모리 시스템.
  26. 제 22 항에 있어서,
    상기 메모리 장치는,
    상기 리프레쉬 관리 커맨드가 입력되면 상기 제 2 큐에 저장된 어드레스를 상기 로-해머 어드레스로 출력하고,
    상기 타겟 리프레쉬 커맨드가 입력되면 상기 제 1 큐에 저장된 어드레스를 상기 로-해머 어드레스로 출력하는 메모리 시스템.
  27. 제 22 항에 있어서,
    상기 메모리 장치는,
    상기 리프레쉬 관리 커맨드가 입력되면, 상기 제 2 큐에 저장된 어드레스를 상기 로-해머 어드레스로 출력하고,
    상기 타겟 리프레쉬 커맨드가 입력되면, 상기 제 2 큐에 저장된 어드레스를 상기 로-해머 어드레스로 출력하되, 상기 제 2 큐가 빈(empty) 경우, 상기 제 1 큐에 저장된 어드레스를 상기 로-해머 어드레스로 출력하는 메모리 시스템.
KR1020230085190A 2022-09-23 2023-06-30 타겟 리프레쉬 동작을 수행하는 메모리 장치 및 그의 동작 방법 KR20240041808A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US18/453,321 US20240104209A1 (en) 2022-09-23 2023-08-22 Memory device for performing target refresh operation and operating method thereof
CN202311193635.3A CN117765997A (zh) 2022-09-23 2023-09-15 用于执行目标刷新操作的存储器装置及其操作方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220120482 2022-09-23
KR20220120482 2022-09-23

Publications (1)

Publication Number Publication Date
KR20240041808A true KR20240041808A (ko) 2024-04-01

Family

ID=90666981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230085190A KR20240041808A (ko) 2022-09-23 2023-06-30 타겟 리프레쉬 동작을 수행하는 메모리 장치 및 그의 동작 방법

Country Status (1)

Country Link
KR (1) KR20240041808A (ko)

Similar Documents

Publication Publication Date Title
KR102312178B1 (ko) 트윈 셀 모드를 가지는 메모리 장치 및 그의 리프레쉬 방법
US11227649B2 (en) Apparatuses and methods for staggered timing of targeted refresh operations
JP5063041B2 (ja) 向上されたリフレッシュメカニズムを有するダイナミック半導体メモリ
KR102469065B1 (ko) 메모리 장치
JP4843655B2 (ja) 半導体記憶装置
US20170213586A1 (en) Memory device performing hammer refresh operation and memory system including the same
KR101204645B1 (ko) 프리차지 관리의 미세한 세분화를 통한 메모리 처리량 증가
TW201506923A (zh) 半導體記憶裝置及備有此之系統
KR20150064953A (ko) 반도체 메모리 장치
KR102308778B1 (ko) 디스터브 로우를 케어하는 메모리 장치 및 그 동작방법
KR20150033949A (ko) 메모리 및 이를 포함하는 메모리 시스템
US9129704B2 (en) Semiconductor memory devices and semiconductor systems including the same
KR102321745B1 (ko) 동적 랜덤 액세스 메모리 장치, 그것의 동작 방법, 및 그것을 포함하는 메모리 모듈
US20230010619A1 (en) Apparatuses and methods for dynamically allocated aggressor detection
US20120026821A1 (en) Semiconductor device
KR20160063726A (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
US20100182864A1 (en) Semiconductor memory device requiring refresh operation
CN115995248A (zh) 存储装置及操作其的方法
KR20180128711A (ko) 리프레시 대상 로우 선정 회로
KR20160074920A (ko) 메모리 장치
KR20240041808A (ko) 타겟 리프레쉬 동작을 수행하는 메모리 장치 및 그의 동작 방법
KR101989860B1 (ko) 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
KR20230069567A (ko) 메모리 장치 및 그의 동작 방법
KR102469099B1 (ko) 반도체 시스템
CN117765997A (zh) 用于执行目标刷新操作的存储器装置及其操作方法