KR20180128711A - 리프레시 대상 로우 선정 회로 - Google Patents

리프레시 대상 로우 선정 회로 Download PDF

Info

Publication number
KR20180128711A
KR20180128711A KR1020170064168A KR20170064168A KR20180128711A KR 20180128711 A KR20180128711 A KR 20180128711A KR 1020170064168 A KR1020170064168 A KR 1020170064168A KR 20170064168 A KR20170064168 A KR 20170064168A KR 20180128711 A KR20180128711 A KR 20180128711A
Authority
KR
South Korea
Prior art keywords
row
cold
hot
rows
rank
Prior art date
Application number
KR1020170064168A
Other languages
English (en)
Other versions
KR102306380B1 (ko
Inventor
손문규
유승주
Original Assignee
에스케이하이닉스 주식회사
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사, 서울대학교산학협력단 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170064168A priority Critical patent/KR102306380B1/ko
Priority to US15/984,858 priority patent/US10475503B2/en
Publication of KR20180128711A publication Critical patent/KR20180128711A/ko
Priority to US16/669,212 priority patent/US10902902B2/en
Application granted granted Critical
Publication of KR102306380B1 publication Critical patent/KR102306380B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1012—Data reordering during input/output, e.g. crossbars, layers of multiplexers, shifting or rotating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)

Abstract

리프레시 대상 로우 선정 회로는, 해머드(hammered) 로우로 선정된 로우가 콜드 테이블에 저장된 콜드 로우들 및 핫 테이블에 저장된 핫 로우들 중 하나가 아닌 경우에 상기 해머드 로우로 선정된 로우를 콜드 로우로 저장하기 위한 상기 콜드 테이블; 및 상기 해머드 로우로 선정된 로우가 상기 콜드 테이블에 저장된 콜드 로우들 중 하나인 경우에 상기 해머드 로우로 선정된 로우를 핫 로우로 저장하기 위한 상기 핫 테이블을 포함할 수 있다.

Description

리프레시 대상 로우 선정 회로 {CIRCUIT FOR SELECTING ROWS TO BE REFRESHED}
본 특허 문헌은 메모리 장치에 관한 것이다.
메모리의 집적도가 증가하면서 메모리에 포함된 다수의 워드라인 사이의 간격이 줄어들고 있다. 워드라인 사이의 간격이 줄어들면서 인접한 워드라인 사이의 커플링 효과가 증가하고 있다.
한편, 메모리 셀에 데이터가 입출력될 때마다 워드라인이 활성화(액티브) 상태와 비활성화 상태 사이에서 토글하게 되는데 상술한 바와 같이 인접한 워드라인 사이의 커플링 효과가 커지면서 자주 활성화되는 워드라인에 인접한 워드라인에 연결된 메모리 셀의 데이터가 손상되는 현상이 발생하고 있다. 이러한 현상을 로우 해머링(Row Hammering)이라고 하는데, 워드라인 디스터번스로 인해 메모리 셀이 리프레시되기 전에 메모리 셀의 데이터가 손상되는 현상이 발생하여 문제가 되고 있다.
도 1은 로우 해머링 현상을 설명하기 위한 도면으로 메모리 장치에 포함된 셀 어레이의 일부를 나타낸 도면이다.
도 1에서 'WLL'은 활성화 횟수가 많은 워드라인에 해당하며 'WLL-1', 'WLL+1'은 각각 'WLL'에 인접하게 배치된 워드라인, 즉 활성화 횟수가 워드라인에 인접한 워드라인에 해당한다. 그리고 'CL'은 'WLL'에 연결된 메모리셀, 'CL-1'은 'WLL-1'에 연결된 메모리 셀, 'CL+1'은 'WLL+1'에 연결된 메모리 셀을 나타낸다. 각각의 메모리 셀은 셀 트랜지스터(TL, TL-1, TL+1) 및 셀 캐패시터(CAPL, CAPL-1, CAPL+1)를 포함한다.
도 1에서 'WLL'이 활성화되거나 비활성화되면 'WLL'과 'WLL-1' 및 'WLL+1' 사이에 발생하는 커플링 현상으로 인해 'WLL-1' 및 'WLL+1'의 전압이 상승하거나 하강하면서 셀 캐패시터(CL-1, CL+1)의 전하량에도 영향을 미친다. 따라서 'WLL'의 활성화가 빈번하게 일어나서 'WLL'이 활성화 상태와 비활성화 상태 사이에서 토글하는 경우 'CL-1' 및 'CL+1'에 포함된 셀 캐패시터(CAPL-1, CAPL+1)에 저장된 전하의 양의 변화가 증가하고 메모리 셀의 데이터가 열화될 수 있다.
또한 워드라인이 활성화 상태와 비활성화 상태를 토글하면서 발생한 전자기파가 인접한 워드라인에 연결된 메모리 셀의 셀 캐패시터에 전자를 유입시키거나 셀 캐패시터로부터 전자를 유출 시킴으로써 데이터를 손상시킨다.
로우 해머링을 해결하기 위한 방법으로는, 여러 번 액티브된 로우를 찾고 여러 번 액티브된 로우의 주변 로우들을 리프레시하는 방법이 주로 사용된다. 여러 번 액티브된 로우를 찾는 방법으로는 일정 시간 동안 액티브된 모든 로우들의 액티브 횟수를 카운팅하는 방법이 주로 사용되는데, 이 경우 오버헤드가 지나치기 커지는 문제점이 있다.
본 발명의 실시예들은, 로우 해머링에 의해 리프레시가 필요한 로우들을 효율적으로 선정하는 기술을 제공할 수 있다.
본 발명의 일실시예에 따른 리프레시 대상 로우 선정 회로는, 해머드(hammered) 로우로 선정된 로우가 콜드 테이블에 저장된 콜드 로우들 및 핫 테이블에 저장된 핫 로우들 중 하나가 아닌 경우에 상기 해머드 로우로 선정된 로우를 콜드 로우로 저장하기 위한 상기 콜드 테이블; 및 상기 해머드 로우로 선정된 로우가 상기 콜드 테이블에 저장된 콜드 로우들 중 하나인 경우에 상기 해머드 로우로 선정된 로우를 핫 로우로 저장하기 위한 상기 핫 테이블을 포함할 수 있다.
상기 해머드 로우로 선정된 로우가 상기 콜드 로우들 중 하나인 경우에 상기 해머드 로우로 전달된 로우는 상기 콜드 테이블에서 삭제될 수 있다.
상기 핫 테이블에 저장된 핫 로우들에는 랭크가 부여되고, 상기 핫 테이블에 새롭게 저장되는 핫 로우에는 최하위 랭크가 부여되고, 상기 해머드 로우로 선정된 로우가 상기 핫 로우들 중 하나인 경우에 상기 해머드 로우로 선정된 로우의 랭크가 올라갈 수 있다.
상기 콜드 테이블에 저장된 콜드 로우들에는 랭크가 부여되고, 상기 콜드 테이블에 새롭게 저장되는 콜드 로우에는 최상위 랭크가 부여될 수 있다.
상기 핫 테이블에 새로운 핫 로우가 저장되는 경우에 기존의 최하위 랭크의 핫 로우는 상기 콜드 테이블에 최상위 랭크의 콜드 로우로 저장되고, 상기 새로운 핫 로우에 대응하는 콜드 로우는 상기 콜드 테이블에서 삭제될 수 있다.
새로운 콜드 로우가 상기 콜드 테이블에 저장되는 경우에, 상기 콜드 테이블이 가득차 있으면 상기 콜드 테이블의 최하위 랭크의 콜드 로우는 삭제될 수 있다.
액티브된 로우에 인접한 로우가 상기 해머드 로우로 선정될 수 있다.
액티브된 로우들 중 일정 확률로 선택된 로우에 인접한 로우가 상기 해머드 로우로 선정되는
상기 콜드 테이블의 콜드 로우들은 랭크 별로 축출 확률이 부여되고, 새로운 콜드 로우가 상기 콜드 테이블에 저장되는 경우에, 상기 콜드 테이블이 가득차 있으면 상기 콜드 테이블의 콜드 로우들 중 상기 축출 확률에 따라 선택된 1개의 콜드 로우가 삭제될 수 있다.
로우 해머링에 의한 데이터 유실을 방지하기 위한 메모리 장치의 리프레시 동작시에 최상위 랭크의 핫 로우에 대응하는 상기 메모리 장치의 로우가 리프레시될 수 있다.
상기 최상위 랭크의 핫 로우가 존재하지 않는 경우에, 상기 로우 해머링에 의한 데이터 유실을 방지하기 위한 메모리 장치의 리프레시 동작은 수행되지 않을 수 있다.
로우 해머링에 의한 데이터 유실을 방지하기 위한 메모리 장치의 리프레시 동작시에 상기 핫 테이블에 저장된 핫 로우들 중 가장 랭크가 높은 핫 로우에 대응하는 상기 메모리 장치의 로우가 리프레시될 수 있다.
상기 리프레시 대상 로우 선정 회로는 메모리 콘트롤러에 포함될 수 있다.
상기 리프레시 대상 로우 선정 회로는 메모리 장치에 포함될 수 있다.
본 발명의 다른 실시예에 따른 리프레시 대상 로우 선정 회로는, 랭크가 부여된 다수의 콜드 로우들을 저장하기 위한 콜드 테이블; 랭크가 부여된 다수의 핫 로우들을 저장하기 위한 핫 테이블; 해머드 로우로 선정된 로우가 상기 콜드 로우들 및 상기 핫 로우들 중 하나가 아닌 경우에 상기 해머드 로우로 선정된 로우를 상기 콜드 테이블의 최상위 랭크의 콜드 로우로 저장하는 입력부; 상기 해머드 로우로 선정된 로우가 상기 콜드 로우들 중 하나인 경우에, 상기 해머드 로우로 선정된 로우를 상기 핫 테이블의 최하위 랭크의 핫 로우로 저장하고, 상기 해머드 로우로 선정된 로우가 상기 핫 로우들 중 하나인 경우에 상기 해머드 로우의 랭크를 올리는 승진부; 및 새로운 콜드 로우가 상기 콜드 테이블에 저장되는 경우에, 상기 콜드 테이블이 가득차 있으면 상기 콜드 테이블의 콜드 로우들 중 하나를 삭제하는 축출부를 포함할 수 있다.
상기 승진부는 상기 해머드 로우로 선정된 로우가 상기 콜드 로우들 중 하나인 경우에, 상기 해머드 로우를 상기 콜드 테이블에서 삭제할 수 있다.
상기 입력부는 액티브된 로우에 인접한 로우를 상기 해머드 로우로 선정할 수 있다.
상기 입력부는 액티브된 로우들 중 일정 확률로 선택된 로우에 인접한 로우를 상기 해머드 로우로 선정할 수 있다.
상기 축출부는 상기 삭제시에 최하위 랭크의 콜드 로우를 삭제할 수 있다.
상기 콜드 테이블의 콜드 로우들은 랭크 별로 축출 확률리 부여되고, 상기 축출부는 상기 삭제시에 상기 콜드 로우들 중 상기 축출 확률에 따라 선택된 1개의 콜드 로우를 삭제할 수 있다.
로우 해머링에 의한 데이터 유실을 방지하기 위한 메모리 장치의 리프레시 동작시에 최상위 랭크의 핫 로우에 대응하는 상기 메모리 장치의 로우가 리프레시될 수 있다.
상기 최상위 랭크의 핫 로우가 존재하지 않는 경우에, 상기 로우 패머링에 의한 데이터 유실을 방지하기 위한 메모리 장치의 리프레시 동작은 수행되지 않을 수 있다.
로우 해머링에 의한 데이터 유실을 방지하기 위한 메모리 장치의 리프레시 동작시에 상기 핫 테이블에 저장된 핫 로우들 중 가장 랭크가 높은 핫 로우에 대응하는 상기 메모리 장치의 로우가 리프레시될 수 있다.
상기 리프레시 대상 로우 선정 회로는 메모리 콘트롤러에 포함될 수 있다.
상기 리프레시 대상 로우 선정 회로는 메모리 장치에 포함될 수 있다.
본 발명의 실시예들에 의하면, 로우 해머링에 의해 리프레시가 필요한 로우들을 효율적으로 선정할 수 있다.
도 1은 로우 해머링 현상을 설명하기 위한 도면으로 메모리 장치에 포함된 셀 어레이의 일부를 나타낸 도면.
도 2는 본 발명의 일실시예에 따른 메모리 시스템(200)의 구성도.
도 3은 리프레시 대상 로우 선정 회로(214)의 일실시예 구성도.
도 4는 리프레시 대상 로우 선정 회로(214)의 동작을 설명하기 위한 도면.
도 5는 본 발명의 다른 실시예에 따른 메모리 시스템(500)의 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 2는 본 발명의 일실시예에 따른 메모리 시스템(200)의 구성도이다.
도 2를 참조하면, 메모리 시스템(200)은 메모리 콘트롤러(210)와 메모리 장치(220)를 포함할 수 있다.
메모리 콘트롤러(210)는 호스트(HOST)의 요청에 따라 메모리 장치(220)의 동작을 제어할 수 있다. 호스트(HOST)에는 CPU(Centrl Processing Unit), GPU(Graphic Processing Unit), AP(Application Processor) 등이 있을 수 있다. 메모리 콘트롤러(210)는 호스트 인터페이스(211), 스케쥴러(212), 커맨드 생성기(213), 리프레시 대상 로우 선정 회로(214) 및 메모리 인터페이스(215)를 포함할 수 있다.
호스트 인터페이스(211)는 메모리 콘트롤러(210)와 호스트(HOST) 간의 인터페이스를 위한 것일 수 있다. 호스트 인터페이스(211)를 통해 호스트(HOST)의 요청들이 수신될 수 있으며, 요청의 처리 결과들이 호스트(HOST)로 전송될 수 있다.
스케쥴러(212)는 호스트(HOST)로부터의 요청들 중 메모리 장치(220)에 지시할 요청의 순서를 정할 수 있다. 스케쥴러(212)는 메모리 장치(220)의 퍼포먼스 향상을 위해 호스트(HOST)로부터 요청들이 수신된 순서와 메모리 장치(220)로 지시할 동작의 순서를 다르게 할 수 있다. 예를 들어, 호스트(HOST)가 메모리 장치(220)의 리드 동작을 먼저 요청하고 라이트 동작을 이후에 요청했다고 하더라도, 라이트 동작이 리드 동작보다 먼저 수행되도록 순서를 조절할 수 있다.
스케쥴러(212)는 메모리 장치(220)의 데이터가 유실되는 것을 방지하기 위해 호스트(HOST)로부터 요청된 동작들 사이사이에 리프레시 동작을 스케쥴링할 수 있다. 스케쥴러(212)의 스케쥴링에 의해 메모리 콘트롤러(210)로부터 메모리 장치(220)로 리프레시 커맨드가 인가될 때마다 메모리 장치(220)는 내부의 로우들(rows, 즉 워드라인들)을 순차적으로 액티브할 수 있다.
한편, 스케쥴러(212)는 일반적인 리프레시 동작 이외에 로우 해머링(row hammering)에 의해 데이터 유실을 방지하기 위한 추가(additional) 리프레시 동작을 스케쥴링할 수 있다. 추가 리프레시 동작은 메모리 장치들(220)의 로우들을 순차적으로 리프레시하는 것이 아니라, 로우 해머링에 의해 데이터가 유실될 가능성이 높다고 판단된 로우를 액티브하는 것에 의해 수행될 수 있다. 즉, 추가 리프레시 동작시에는 액티브 커맨드와 함께 로우 해머링에 의해 데이터가 유실될 가능성이 높다고 판단된 로우의 어드레스가 메모리 콘트롤러(210)로부터 메모리 장치(220)로 인가될 수 있다. 로우 해머링에 의해 데이터가 유실될 가능성이 높은 로우는 리프레시 대상 로우 선정 회로(214)에 의해 선정될 수 있다. 스케쥴러(212)는 추가 리프레시 동작을 주기적으로 스케쥴링할 수 있다. 예를 들어, 리프레시 동작이 10번 수행될 때마다 추가 리프레시 동작이 1회 수행되거나 리프레시 동작이 100번 수행될 때마다 추가 리프레시 동작이 1회 수행될 수 있다.
리프레시 대상 로우 선정 회로(214)는 메모리 콘트롤러(210)로부터 메모리 장치(220)로 인가되는 액티브 커맨드와 어드레스를 모니터링해, 로우 해머링에 의해 데이터가 유실될 가능성이 높은 로우를 선정하고, 이를 스케쥴러(212)에 제공해 로우 해머링에 의해 데이터가 유실될 가능성이 높은 로우에 대한 추가 리프레시 동작이 수행되도록 할 수 있다.
커맨드 생성기(213)는 스케쥴러(212)에 의해 정해진 동작의 순서에 맞게 메모리 장치(220)로 인가할 커맨드를 생성할 수 있다.
메모리 인터페이스(215)는 메모리 콘트롤러(210)와 메모리 장치(220) 간의 인터페이스를 위한 것일 수 있다. 메모리 인터페이스(215)를 통해 메모리 콘트롤러(210)로부터 메모리 장치(220)로 커맨드(CMD)와 어드레스(ADD)가 전달되고 데이터(DATA)가 송/수신될 수 있다. 메모리 인터페이스(215)를 PHY 인터페이스라고도 한다.
메모리 장치(220)는 메모리 콘트롤러(210)에 의해 지시되는 동작을 수행할 수 있다. 메모리 장치(220)는 리프레시 동작이 필요한 메모리 장치(220)일 수 있다. 예를 들어, 메모리 장치(220)는 DRAM일 수 있으며, 리프레시 동작이 요구되는 다른 종류의 메모리 장치일 수도 있다.
도 3은 리프레시 대상 로우 선정 회로(214)의 일실시예 구성도이다.
도 3을 참조하면, 리프레시 대상 로우 선정 회로(214)는 콜드 테이블(311), 핫 테이블(312), 입력부(320), 승진부(330) 및 축출부(340)를 포함할 수 있다.
콜드(cold) 테이블(311)은 다수의 콜드 로우들을 저장할 수 있다. 여기서 콜드 로우들은 해머드(hammered) 로우로 선정된 로우들 중 콜드 테이블(311) 및 핫 테이블(312)에 저장되어 있지 않던 로우들을 의미할 수 있다. 콜드 테이블(311)에 저장된 콜드 로우들에는 랭크(rank)가 부여될 수 있다.
핫(hot) 테이블(312)은 다수의 핫 로우들을 저장할 수 있다. 여기서 핫 로우들은 해머드 로우로 선정된 로우들 중 콜드 테이블(311) 또는 핫 테이블(312)에 저장되어 있던 로우들을 의미할 수 있다. 핫 테이블(312)에 저장된 핫 로우들에는 랭크가 부여될 수 있다. 추가 리프레시 동작시에는 핫 로우들 중 하나가 리프레시될 수 있는데, 여기에는 (1)과 (2)의 2가지의 방식 중 하나가 사용될 수 있다. (1)추가 리프레시 동작시에 핫 테이블(312)의 최상위 랭크의 핫 로우, 즉 랭크0의 핫 로우, 가 추가 리프레시 대상이 될 수 있다. 만약에 핫 테이블(312)의 최상위 랭크가 비어있는 경우에, 즉 랭크0이 비어있는 경우에, 추가 리프레시 동작은 수행되지 않을 수 있다. (2)추가 리프레시 동작시에 핫테이블(312)의 핫 로우들 중 가장 높은 랭크의 핫 로우가 추가 리프레시 대상이 될 수 있다. 예를 들어, 랭크0이 비어있고 랭크1의 핫 로우가 존재하는 경우에 랭크1의 핫 로우에 대한 추가 리프레시 동작이 수행될 수 있다. 핫 테이블(312)에 핫 로우가 아예 존재하지 않는 경우에는 추가 리프레시 동작이 수행되지 않을 수 있다.
입력(insertion)부(320)는 해머드 로우를 선정하고, 선정된 해머드 로우를 콜드 테이블(311)에 삽입할 수 있다. 입력부(320)가 해머드 로우를 선정하는 방법에는 (A)과 (B)의 2가지 방식 중 하나가 사용될 수 있다. (A)입력부(320)는 액티브된 로우의 인접 로우들을 모두 해머드 로우로 선정할 수 있다. 예를 들어, 3번 로우가 액티브되는 경우에 2번 로우가 해머드 로우로 선정되고, 4번 로우가 해머드 로우로 선정될 수 있다. (B)입력부(320)는 액티브된 로우의 인접 로우들 중 랜덤하게 선택된 로우들만을 해머드 로우로 선정할 수 있다. 예를 들어, 액티브된 로우에 인접한 로우들 중 10%의 확률로 선택된 로우만을 해머드 로우로 선정할 수 있다. 상세하게, 입력부(320)는 3번 로우가 액티브되는 경우에 3번 로우가 10%의 확률로 선택되면 3번 로우의 인접 로우들인 2번 로우와 4번 로우를 해머드 로우들로 선정할 수 있다. 만약에 3번 로우가 10%의 확률로 선택되지 못하는 경우에는 2번 로우와 4번 로우는 해머드 로우로 선정되지 않을 수 있다. 여기서 액티브된 3번 로우를 10%확률로 선택하는 것은, 난수 발생기(random number generator)를 이용해 1~100중 하나의 난수를 생성하고 생성된 난수가 1~10의 범위이면 10%확률로 선택 그렇지 않으면 비선택과 같은 방법으로 수행될 수 있다. 로우 해머링에 의해 데이터가 유실되는 현상은 특정 로우가 짧은 시간 동안 적어도 1000번 이상 활성화되는 것에 의해 발생하므로, 액티브된 로우에 인접한 로우들 중 10%의 로우들만을 해머드 로우로 선정한다고 하더라도 데이터가 유실될 가능성이 있는 로우를 알아내는데에는 아무런 문제가 없을 수 있다. (A)의 방식처럼 액티브된 로우의 인접 로우들을 모두 해머드 로우로 선정하는 경우보다, (B)의 방식처럼 액티브된 로우들 중 랜덤하게 선택된 로우의 인접 로우들을 해머드 로우들로 선정하는 경우에, 콜드 테이블 및 핫 테이블의 크기를 줄일 수 있다.
입력부(320)는 선정된 해머드 로우가 콜드 테이블(311) 및 핫 테이블(312)에 저장되어 있지 않던 로우인 경우에는, 선정된 해머드 로우를 콜드 테이블(311)의 최상위 랭크, 즉 랭크0, 의 콜드 로우로 저장할 수 있다. 선정된 해머드 로우가 콜드 테이블(311)의 최상위 랭크로 저장되는 경우에, 콜드 테이블(311)에 이미 저장되어 있던 콜드 로우들의 랭크들은 1단계씩 낮아질 수 있다.
승진(promotion)부(330)는 입력부(320)에 의해 선정된 해머드 로우가 콜드 테이블(311)에 저장되어 있던 콜드 로우들 중 하나인 경우에, 해당 로우를 콜드 테이블(312)에서 삭제하고, 핫 테이블(312)의 최하위 랭크의 핫 로우로 승진시킬 수 있다. 이때 이미 핫 테이블(312)의 최하위 랭크에 있던 핫 로우는 콜드 테이블(311)의 최상위 랭크로 이동될 수 있다. 또한, 승진부(330)는 입력부(320)에 의해 선정된 해머드 로우가 핫 테이블(312)에 저장되어 있던 핫 로우들 중 하나인 경우에, 해당 핫 로우의 랭크를 1단계 높일 수 있다. 핫 로우의 랭크가 1단계 높아지면서, 1단계 더 높은 랭크에 있던 핫 로우의 랭크는 1단계 낮아질 수 있다. 예를 들어, 랭크2의 핫 로우가 랭크1로 높아지면서, 랭크1의 핫 로우의 랭크는 랭크2로 낮아질 수 있다.
축출(eviction)부(340)는 핫 테이블(312)의 핫 로우들 중 추가 리프레시 동작이 수행된 핫 로우를 핫 테이블(312)로부터 삭제할 수 있다. 또한, 축출부(340)는 새로운 콜드 로우가 콜드 테이블(311)에 저장되는 경우에, 콜드 테이블(311)이 가득차 있으면 콜드 테이블(311)의 콜드 로우들 중 하나를 삭제할 수 있다. 축출부(340)가 콜드 테이블(311)의 콜드 로우들 중 하나를 삭제하는 방법에는 (I)과 (II)의 2가지 방식 중 하나가 사용될 수 있다. (I)축출부(340)는 새로운 콜드 로우가 콜드 테이블(311)에 저장되는 경우에, 콜드 테이블(311)이 가득차 있으면 콜드 테이블(311)에서 가장 낮은 랭크의 콜드 로우를 삭제할 수 있다. (II)축출부(340)는 새로운 콜드 로우가 콜드 테이블(311)에 저장되는 경우에, 콜드 로우들의 랭크 별로 부여된 축출 확률에 따라 선택된 1개의 콜드 로우를 삭제할 수 있다. 예를 들어, 콜드 테이블(311)에 0~3의 랭크를 가지는 4개의 콜드 로우들이 존재하고, 이들 각각에는 10%, 20%, 20%, 50%의 축출 확률이 부여되고, 이 확률에 따라 선택된 1개의 콜드 로우가 삭제될 수 있다. 여기서 확률에 따라 선택하는 것은, 난수 발생기를 이용해 1~100 중 하나의 난수를 생성하고 생성된 난수가 1~10의 번위이면 랭크0의 콜드 로우를 삭제, 생성된 난수가 11~30이면 랭크1의 콜드 로우를 삭제, 생성된 난수가 31~50이면 랭크2의 콜드 로우를 삭제, 생성된 난수가 51~100이면 랭크3의 콜드 로우를 삭제하는 방법으로 수행될 수 있다. 축출부(340)가 (II)와 같은 방식을 사용하는 것은, 리프레시 대상 로우 선정 방식에 약간의 의외성을 부여하기 위해서다.
리프레시 대상 로우 선정 회로(214)는 간단한 구성과 방법으로, 액티브된 로우의 히스토리를 기반으로 로우 해머링에 의해 데이터가 유실될 가능성이 높은 로우를 선정할 수 있다.
도 4는 리프레시 대상 로우 선정 회로(214)의 동작을 설명하기 위한 도면이다. 설명의 편의를 위해, 핫 테이블(312)의 핫 로우들 중 하나를 리프레시하는 방식에는 (1)의 방식이 사용되고, 입력부(320)가 해머드 로우를 선정하는 방식으로는 (A)의 방식이 사용되고, 축출부(340)가 콜드 로우를 삭제하는 방식으로는 (I)의 방식이 사용되는 것을 예시하기로 한다. 또한, 콜드 테이블(311)은 4개의 콜드 로우들을 저장하고, 핫 테이블(312)은 3개의 핫 로우들을 저장하는 것을 예시하기로 한다. 또한, 로우들은 0~255까지 256개가 존재하는 것을 예시하기로 한다.
도 4를 참조하면, 핫 테이블(312)과 콜드 테이블(311)이 (a)와 같이 기록되어 있는 상태에서 11번 로우가 액티브될 수 있다. 11번 로우의 액티브에 의해 11번 로우와 인접한 10번 로우와 12번 로우가 해머드 로우로 선정될 수 있다. 10번 로우는 이미 핫 테이블(312)에 핫 로우로 저장되어 있었으므로 10번 로우의 랭크가 1에서 0으로 올라가 핫 테이블(312)과 콜드 테이블(311)은 (b)와 같은 상태가 될 수 있다. 12번 로우는 핫 테이블(312)과 콜드 테이블(311)에 기록되어 있지 않은 상태이므로 12번 로우는 콜드 테이블(311)의 최상위 랭크인 랭크0으로 진입하고, 107번 로우와 4번 로우는 랭크가 내려가고 89번 로우는 콜드 테이블(311)에서 삭제되어 핫 테이블(312)과 콜드 테이블(311)은 (c)와 같은 상태가 될 수 있다.
핫 테이블(312)과 콜드 테이블(311)이 (c)와 같은 상태에서, 추가 리프레시 동작이 수행되면, 핫 테이블(312)의 랭크0인 10번 로우에 대한 추가 리프레시 동작이 수행될 수 있다. 즉, 메모리 장치(220)에서 10번 로우에 대한 추가 리프레시 동작이 수행될 수 있다. 추가 리프레시 동작의 수행 이후에 핫 테이블(312)에서 10번 로우가 삭제되어 핫 테이블(312)과 콜드 테이블(311)은 (d)와 같은 상태가 될 수 있다.
핫 테이블(312)과 콜드 테이블(311)이 (d)와 같은 상태에서, 25번 로우가 액티브될 수 있다. 25번 로우의 액티브에 의해 25번 로우와 인접한 24번 로우와 26번 로우가 해머드 로우로 선정될 수 있다. 24번 로우는 이미 콜드 테이블(311)에 저장되어 있으므로, 24번 로우는 핫 테이블(312)의 최하위 랭크인 랭크2로 이동될 수 있다. 그리고 핫 테이블(312)의 랭크2에 있던 216번 로우는 콜드 테이블의 랭크0으로 이동될 수 있다. 이에 의해 핫 테이블(312)과 콜드 테이블(311)은 (e)와 같은 상태가 될 수 있다. 26번 로우는 핫 테이블(312)과 콜드 테이블(311)에 존재하지 않았던 로우이므로, 26번 로우가 콜드 테이블(311)의 랭크0에 저장되고 핫 테이블(312)과 콜드 테이블(311)은 (f)와 같은 상태가 될 수 있다.
핫 테이블(312)과 콜드 테이블(311)이 (f)와 같은 상태에서, 0번 로우가 액티브될 수 있다. 0번 로우의 액티브에 의해 0번 로우와 인접한 1번 로우가 해머드 로우로 선정될 수 있다. 1번 로우는 이미 핫 테이블(311)에 저장되어 있으므로, 1번 로우의 랭크가 1에서 0으로 올라가 핫 테이블(311)은 (g)와 같은 상태가 될 수 있다.
핫 테이블(312)과 콜드 테이블(311)이 (g)와 같은 상태에서, 25번 로우가 액티브될 수 있다. 25번 로우의 액티브에 의해 25번 로우와 인접한 24번 로우와 26번 로우가 해머드 로우로 선정될 수 있다. 24번 로우는 이미 핫 테이블(311)에 저장되어 있으므로, 24번 로우의 랭크가 2에서 1로 올라가 핫 테이블(311)은 (h)와 같은 상태가 될 수 있다. 26번 로우는 콜드 테이블(311)에 이미 존재하므로, 26번 로우는 핫 테이블(312)의 랭크3으로 이동하고 콜드 테이블(311)에서 삭제되어, 핫 테이블과 콜드 테이블은 (i)와 같은 상태가 될 수 있다.
핫 테이블(312)과 콜드 테이블(311)이 (i)와 같은 상태에서, 255번 로우가 액티브될 수 있다. 255번 로우의 액티브에 의해 255번 로우와 인접한 254번 로우가 해머드 로우로 선정될 수 있다. 254번 로우는 핫 테이블(312)과 콜드 테이블(311)에 존재하지 않던 로우이므로, 254번 로우는 콜드 테이블(311)의 랭크0에 저장되고, 핫 테이블(312)과 콜드 테이블(311)은 (j)와 같은 상태가 될 수 있다.
도 4를 참조하면, 여러 번 액티브된 로우의 인접 로우 일수록 핫 테이블(312)에서 높은 랭크에 저장되고, 액티브된 이후에 오랜 시간이 지난 로우의 인접 로우는 랭크가 점점 내려가 콜드 테이블(311)에서 삭제되는 것을 확인할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 메모리 시스템(500)의 구성도이다.
도 5를 참조하면, 메모리 시스템(500)은 메모리 콘트롤러(510)와 메모리 장치(520)를 포함할 수 있다. 도 5의 메모리 시스템(500)에서는 리프레시 대상 로우 선정 회로(522)가 메모리 콘트롤러(510)가 아닌 메모리 장치(520)에 포함될 수 있다.
메모리 콘트롤러(510)는 호스트(HOST)의 요청에 따라 메모리 장치(520)의 동작을 제어할 수 있다. 호스트(HOST)에는 CPU(Centrl Processing Unit), GPU(Graphic Processing Unit), AP(Application Processor) 등이 있을 수 있다. 메모리 콘트롤러(510)는 호스트 인터페이스(511), 스케쥴러(512), 커맨드 생성기(513) 및 메모리 인터페이스(515)를 포함할 수 있다.
호스트 인터페이스(511)는 메모리 콘트롤러(210)와 호스트(HOST) 간의 인터페이스를 위한 것일 수 있다. 호스트 인터페이스(511)를 통해 호스트(HOST)의 요청들이 수신될 수 있으며, 요청의 처리 결과들이 호스트(HOST)로 전송될 수 있다.
스케쥴러(512)는 호스트(HOST)로부터의 요청들 중 메모리 장치(520)에 지시할 요청의 순서를 정할 수 있다. 스케쥴러(512)는 메모리 장치(520)의 퍼포먼스 향상을 위해 호스트(HOST)로부터 요청들이 수신된 순서와 메모리 장치(520)로 지시할 동작의 순서를 다르게 할 수 있다. 예를 들어, 호스트(HOST)가 메모리 장치(520)의 리드 동작을 먼저 요청하고 라이트 동작을 이후에 요청했다고 하더라도, 라이트 동작이 리드 동작보다 먼저 수행되도록 순서를 조절할 수 있다.
스케쥴러(512)는 메모리 장치(520)의 데이터가 유실되는 것을 방지하기 위해 호스트(HOST)로부터 요청된 동작들 사이사이에 리프레시 동작을 스케쥴링할 수 있다. 스케쥴러(512)의 스케쥴링에 의해 메모리 콘트롤러(510)로부터 메모리 장치(520)로 리프레시 커맨드가 인가될 때마다 메모리 장치(520)는 내부의 로우들(rows, 즉 워드라인들)을 순차적으로 액티브할 수 있다.
한편, 스케쥴러(512)는 일반적인 리프레시 동작 이외에 로우 해머링(row hammering)에 의해 데이터 유실을 방지하기 위한 추가(additional) 리프레시 동작을 스케쥴링할 수 있다. 도 5의 실시예에서는 추가 리프레시 동작이 수행되어야할 로우를 선정하는 리프레시 대상 로우 선정 회로(522)가 메모리 장치(520)에 포함되므로, 메모리 콘트롤러(510)는 추가 리프레시 커맨드를 메모리 장치(520)로 인가하는 것에 의해 추가 리프레시 동작을 지시할 수 있다. 스케쥴러(512)는 추가 리프레시 동작을 주기적으로 스케쥴링할 수 있다. 예를 들어, 리프레시 동작이 10번 수행될 때마다 추가 리프레시 동작이 1회 수행되거나 리프레시 동작이 100번 수행될 때마다 추가 리프레시 동작이 1회 수행될 수 있다.
커맨드 생성기(513)는 스케쥴러(512)에 의해 정해진 동작의 순서에 맞게 메모리 장치(520)로 인가할 커맨드를 생성할 수 있다.
메모리 인터페이스(515)는 메모리 콘트롤러(510)와 메모리 장치(520) 간의 인터페이스를 위한 것일 수 있다. 메모리 인터페이스(515)를 통해 메모리 콘트롤러(510)로부터 메모리 장치(520)로 커맨드(CMD)와 어드레스(ADD)가 전달되고 데이터(DATA)가 송/수신될 수 있다. 메모리 인터페이스(515)를 PHY 인터페이스라고도 한다.
메모리 장치(520)는 메모리 콘트롤러(510)에 의해 지시되는 동작을 수행할 수 있다. 메모리 장치(520)는 커맨드 디코더(521), 리프레시 대상 로우 선정 회로(522), 어드레스 카운터(523) 및 메모리 어레이(524)를 포함할 수 있다.
커맨드 디코더(521)는 메모리 콘트롤러(510)로부터 전달된 커맨드(CMD)를 디코딩해 내부 커맨드 신호들(ACT, PCG, RD, WT, REF, ADD_REF)을 생성할 수 있다. 내부 커맨드 신호들에는 액티브 신호(ACT), 프리차지 신호(PCG), 리드 신호(RF), 라이트 신호(WT), 리프레시 신호(REF) 및 추가 리프레시 신호(ADD_REF) 등이 있을 수 있다.
리프레시 대상 로우 선정 회로(522)는 메모리 어레이(524)로 전달되는 액티브 신호(ACT)와 어드레스(ADD)를 이용해 여러번 액티브되는 로우의 인접 로우, 즉 추가 리프레시 동작이 수행되어야 하는 로우, 를 선정할 수 있다. 리프레시 대상 로우 선정 회로(522)는 도 3 내지 도 4에서 설명한 리프레시 대상 로우 선정 회로(214)와 동일하게 구성되고 동작할 수 있다. 리프레시 대상 로우 선정 회로(522)로부터 출력되는 추가 리프레시 어드레스(ADD_REF_ADD)는, 추가 리프레시 동작이 수행되어야 할 로우를 나타내는 어드레스로 핫 테이블(312)의 최상위 랭크의 로우를 나타내는 어드레스일 수 있다.
어드레스 카운터(523)는 리프레시 신호(REF)가 활성화될 때마다 리프레시 어드레스(REF_ADD)를 변경시킬 수 있다. 어드레스 카운터(523)에서 생성된 리프레시 어드레스(REF_ADD)는 추가 리프레시 동작이 아닌 노멀 리프레시 동작에서 사용될 수 있다.
메모리 어레이(524)는 내부 커맨드 신호들(ACT, PCG, RD, WT, REF, ADD_REF)에 의해 지시되는 동작을 수행할 수 있다. 추가 리프레시 신호(ADD_REF)가 활성화된 추가 리프레시 동작시에 메모리 어레이(524)는 추가 리프레시 어드레스(ADD_REF_ADD)에 의해 선택된 로우에 대한 리프레시 동작을 수행할 수 있다. 또한, 리프레시 신호(REF)가 활성화된 리프레시 동작시에 메모리 어레이(524)는 리프레시 어드레스(REF_ADD)에 의해 선택된 로우에 대한 리프레시 동작을 수행할 수 있다. 또한, 메모리 어레이(524)의 액티브, 리드 및 라이트 동작시에는 메모리 콘트롤러(510)로부터 전달된 어드레스(ADD)가 사용될 수 있다. 메모리 어레이(524)는 셀 어레이, 셀 어레이의 로우를 활성화/비활성화하기 위한 로우 회로, 셀 어레이로부터 데이터를 입/출력하기 위한 컬럼 회로 등 액티브, 프리차지, 리드, 라이트, 리프레시 및 추가 리프레시 등의 동작을 위한 구성들을 포함할 수 있다.
도 2의 실시예에서는 리프레시 대상 로우 선정 회로(214)가 메모리 콘트롤러(210)에 포함되는 것을 예시했으며, 도 5의 실시예에서는 리프레시 대상 로우 선정 회로(522)가 메모리 장치(520)에 포함되는 것을 예시했는데, 이는 예시일 뿐이며, 리프레시 대상 로우 선정 회로는 메모리 장치와 메모리 콘트롤러가 아닌 다른 곳에 위치할 수도 있다. 예를 들어, 리프레시 대상 로우 선정 회로가 별도의 칩으로 구성되어 메모리 장치와 메모리 콘트로러 사이에 존재할 수도 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여아 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
214: 리프레시 대상 로우 선정 회로
311: 콜드 테이블 312: 핫 테이블
320: 입력부 330: 승진부
340: 축출부

Claims (25)

  1. 해머드(hammered) 로우로 선정된 로우가 콜드 테이블에 저장된 콜드 로우들 및 핫 테이블에 저장된 핫 로우들 중 하나가 아닌 경우에 상기 해머드 로우로 선정된 로우를 콜드 로우로 저장하기 위한 상기 콜드 테이블; 및
    상기 해머드 로우로 선정된 로우가 상기 콜드 테이블에 저장된 콜드 로우들 중 하나인 경우에 상기 해머드 로우로 선정된 로우를 핫 로우로 저장하기 위한 상기 핫 테이블
    을 포함하는 리프레시 대상 로우 선정 회로.
  2. 제 1항에 있어서,
    상기 해머드 로우로 선정된 로우가 상기 콜드 로우들 중 하나인 경우에 상기 해머드 로우로 전달된 로우는 상기 콜드 테이블에서 삭제되는
    리프레시 대상 로우 선정 회로.
  3. 제 2항에 있어서,
    상기 핫 테이블에 저장된 핫 로우들에는 랭크가 부여되고,
    상기 핫 테이블에 새롭게 저장되는 핫 로우에는 최하위 랭크가 부여되고,
    상기 해머드 로우로 선정된 로우가 상기 핫 로우들 중 하나인 경우에 상기 해머드 로우로 선정된 로우의 랭크가 올라가는
    리프레시 대상 로우 선정 회로.
  4. 제 3항에 있어서,
    상기 콜드 테이블에 저장된 콜드 로우들에는 랭크가 부여되고,
    상기 콜드 테이블에 새롭게 저장되는 콜드 로우에는 최상위 랭크가 부여되는
    리프레시 대상 로우 선정 회로.
  5. 제 4항에 있어서,
    상기 핫 테이블에 새로운 핫 로우가 저장되는 경우에 기존의 최하위 랭크의 핫 로우는 상기 콜드 테이블에 최상위 랭크의 콜드 로우로 저장되고, 상기 새로운 핫 로우에 대응하는 콜드 로우는 상기 콜드 테이블에서 삭제되는
    리프레시 대상 로우 선정 회로.
  6. 제 5항에 있어서,
    새로운 콜드 로우가 상기 콜드 테이블에 저장되는 경우에, 상기 콜드 테이블이 가득차 있으면 상기 콜드 테이블의 최하위 랭크의 콜드 로우는 삭제되는
    리프레시 대상 로우 선정 회로.
  7. 제 1항에 있어서,
    액티브된 로우에 인접한 로우가 상기 해머드 로우로 선정되는
    리프레시 대상 로우 선정 회로.
  8. 제 1항에 있어서,
    액티브된 로우들 중 일정 확률로 선택된 로우에 인접한 로우가 상기 해머드 로우로 선정되는
    리프레시 대상 로우 선정 회로.
  9. 제 5항에 있어서,
    상기 콜드 테이블의 콜드 로우들은 랭크 별로 축출 확률이 부여되고,
    새로운 콜드 로우가 상기 콜드 테이블에 저장되는 경우에, 상기 콜드 테이블이 가득차 있으면 상기 콜드 테이블의 콜드 로우들 중 상기 축출 확률에 따라 선택된 1개의 콜드 로우가 삭제되는
    리프레시 대상 로우 선정 회로.
  10. 제 3항에 있어서,
    로우 해머링에 의한 데이터 유실을 방지하기 위한 메모리 장치의 리프레시 동작시에 최상위 랭크의 핫 로우에 대응하는 상기 메모리 장치의 로우가 리프레시되는
    리프레시 대상 로우 선정 회로.
  11. 제 10항에 있어서,
    상기 최상위 랭크의 핫 로우가 존재하지 않는 경우에, 상기 로우 해머링에 의한 데이터 유실을 방지하기 위한 메모리 장치의 리프레시 동작은 수행되지 않는
    리프레시 대상 로우 선정 회로.
  12. 제 3항에 있어서,
    로우 해머링에 의한 데이터 유실을 방지하기 위한 메모리 장치의 리프레시 동작시에 상기 핫 테이블에 저장된 핫 로우들 중 가장 랭크가 높은 핫 로우에 대응하는 상기 메모리 장치의 로우가 리프레시되는
    리프레시 대상 로우 선정 회로.
  13. 제 1항에 있어서,
    상기 리프레시 대상 로우 선정 회로는 메모리 콘트롤러에 포함되는
    리프레시 대상 로우 선정 회로.
  14. 제 1항에 있어서,
    상기 리프레시 대상 로우 선정 회로는 메모리 장치에 포함되는
    리프레시 대상 로우 선정 회로.
  15. 랭크가 부여된 다수의 콜드 로우들을 저장하기 위한 콜드 테이블;
    랭크가 부여된 다수의 핫 로우들을 저장하기 위한 핫 테이블;
    해머드 로우로 선정된 로우가 상기 콜드 로우들 및 상기 핫 로우들 중 하나가 아닌 경우에 상기 해머드 로우로 선정된 로우를 상기 콜드 테이블의 최상위 랭크의 콜드 로우로 저장하는 입력부;
    상기 해머드 로우로 선정된 로우가 상기 콜드 로우들 중 하나인 경우에, 상기 해머드 로우로 선정된 로우를 상기 핫 테이블의 최하위 랭크의 핫 로우로 저장하고, 상기 해머드 로우로 선정된 로우가 상기 핫 로우들 중 하나인 경우에 상기 해머드 로우의 랭크를 올리는 승진부; 및
    새로운 콜드 로우가 상기 콜드 테이블에 저장되는 경우에, 상기 콜드 테이블이 가득차 있으면 상기 콜드 테이블의 콜드 로우들 중 하나를 삭제하는 축출부
    를 포함하는 리프레시 대상 로우 선정 회로.
  16. 제 15항에 있어서,
    상기 승진부는
    상기 해머드 로우로 선정된 로우가 상기 콜드 로우들 중 하나인 경우에, 상기 해머드 로우를 상기 콜드 테이블에서 삭제하는
    리프레시 대상 로우 선정 회로.
  17. 제 16항에 있어서,
    상기 입력부는
    액티브된 로우에 인접한 로우를 상기 해머드 로우로 선정하는
    리프레시 대상 로우 선정 회로.
  18. 제 16항에 있어서,
    상기 입력부는
    액티브된 로우들 중 일정 확률로 선택된 로우에 인접한 로우를 상기 해머드 로우로 선정하는
    리프레시 대상 로우 선정 회로.
  19. 제 16항에 있어서,
    상기 축출부는
    상기 삭제시에 최하위 랭크의 콜드 로우를 삭제하는
    리프레시 대상 로우 선정 회로.
  20. 제 16항에 있어서,
    상기 콜드 테이블의 콜드 로우들은 랭크 별로 축출 확률이 부여되고,
    상기 축출부는
    상기 삭제시에 상기 콜드 로우들 중 상기 축출 확률에 따라 선택된 1개의 콜드 로우를 삭제하는
    리프레시 대상 로우 선정 회로.
  21. 제 16항에 있어서,
    로우 해머링에 의한 데이터 유실을 방지하기 위한 메모리 장치의 리프레시 동작시에 최상위 랭크의 핫 로우에 대응하는 상기 메모리 장치의 로우가 리프레시되는
    리프레시 대상 로우 선정 회로.
  22. 제 21항에 있어서,
    상기 최상위 랭크의 핫 로우가 존재하지 않는 경우에, 상기 로우 패머링에 의한 데이터 유실을 방지하기 위한 메모리 장치의 리프레시 동작은 수행되지 않는
    리프레시 대상 로우 선정 회로.
  23. 제 16항에 있어서,
    로우 해머링에 의한 데이터 유실을 방지하기 위한 메모리 장치의 리프레시 동작시에 상기 핫 테이블에 저장된 핫 로우들 중 가장 랭크가 높은 핫 로우에 대응하는 상기 메모리 장치의 로우가 리프레시되는
    리프레시 대상 로우 선정 회로.
  24. 제 16항에 있어서,
    상기 리프레시 대상 로우 선정 회로는 메모리 콘트롤러에 포함되는
    리프레시 대상 로우 선정 회로.
  25. 제 16항에 있어서,
    상기 리프레시 대상 로우 선정 회로는 메모리 장치에 포함되는
    리프레시 대상 로우 선정 회로.
KR1020170064168A 2017-05-24 2017-05-24 리프레시 대상 로우 선정 회로 KR102306380B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170064168A KR102306380B1 (ko) 2017-05-24 2017-05-24 리프레시 대상 로우 선정 회로
US15/984,858 US10475503B2 (en) 2017-05-24 2018-05-21 Circuit for selecting row to be refreshed
US16/669,212 US10902902B2 (en) 2017-05-24 2019-10-30 Memory system and operation method of memory system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170064168A KR102306380B1 (ko) 2017-05-24 2017-05-24 리프레시 대상 로우 선정 회로

Publications (2)

Publication Number Publication Date
KR20180128711A true KR20180128711A (ko) 2018-12-04
KR102306380B1 KR102306380B1 (ko) 2021-09-30

Family

ID=64401342

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170064168A KR102306380B1 (ko) 2017-05-24 2017-05-24 리프레시 대상 로우 선정 회로

Country Status (2)

Country Link
US (1) US10475503B2 (ko)
KR (1) KR102306380B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11848043B2 (en) 2021-08-09 2023-12-19 Samsung Electronics Co., Ltd. Memory device and memory system

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10902902B2 (en) 2017-05-24 2021-01-26 SK Hynix Inc. Memory system and operation method of memory system
US10726903B2 (en) * 2018-09-21 2020-07-28 Nanya Technology Corporation Row-determining circuit, DRAM, and method for refreshing a memory array
US11631448B1 (en) 2021-04-29 2023-04-18 Samsung Electronics Co., Ltd. Memory device performing refresh operation and method of operating the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160225461A1 (en) * 2015-01-30 2016-08-04 Sandisk Technologies Inc. Memory System and Method for Reducing Read Disturb Errors

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257169B2 (en) * 2012-05-14 2016-02-09 Samsung Electronics Co., Ltd. Memory device, memory system, and operating methods thereof
KR20140139848A (ko) * 2013-05-28 2014-12-08 에스케이하이닉스 주식회사 어드레스 검출회로, 이를 포함하는 메모리 시스템 및 어드레스 검출방법
KR102182368B1 (ko) 2013-12-19 2020-11-24 에스케이하이닉스 주식회사 어드레스 검출회로 및 이를 포함하는 메모리
KR20160011015A (ko) 2014-07-21 2016-01-29 에스케이하이닉스 주식회사 어드레스 생성회로 및 이를 포함하는 메모리 장치
WO2016083865A1 (zh) * 2014-11-25 2016-06-02 三星电子株式会社 基于概率信息检测半导体存储器的被最频繁存取的地址的方法
US9812185B2 (en) * 2015-10-21 2017-11-07 Invensas Corporation DRAM adjacent row disturb mitigation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160225461A1 (en) * 2015-01-30 2016-08-04 Sandisk Technologies Inc. Memory System and Method for Reducing Read Disturb Errors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11848043B2 (en) 2021-08-09 2023-12-19 Samsung Electronics Co., Ltd. Memory device and memory system

Also Published As

Publication number Publication date
US20180342281A1 (en) 2018-11-29
KR102306380B1 (ko) 2021-09-30
US10475503B2 (en) 2019-11-12

Similar Documents

Publication Publication Date Title
KR102455027B1 (ko) 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치
US9892779B2 (en) Memory device performing hammer refresh operation and memory system including the same
JP5344411B2 (ja) シリアルインターフェースメモリの同時読み出し及び書き込みメモリ動作
US9672892B2 (en) Memory device and memory system including the same
KR20180128711A (ko) 리프레시 대상 로우 선정 회로
CN112420107A (zh) 用于动态刷新分配的设备及方法
US9760478B2 (en) Read leveling method and memory device using the same
KR20160069213A (ko) 반도체 메모리 장치
KR20160132243A (ko) 반도체 메모리 장치
US20140344513A1 (en) Methods and systems for smart refresh of dynamic random access memory
US11037618B2 (en) Row hammer prevention circuit, a memory module including the row hammer prevention circuit, and a memory system including the memory module
CN114822628A (zh) 用于动态分配的侵害者检测的设备和方法
US20230402086A1 (en) Memory system
US10902902B2 (en) Memory system and operation method of memory system
US11915738B2 (en) Memory with capability to detect rows that are prone to data loss, memory system and operation method of memory
US20180137047A1 (en) Backup method for the mapping table of a solid state disk
US20230162776A1 (en) Memory
CN110619902B (zh) 用于存储器系统的刷新控制方法
US11790975B2 (en) Memory controller and memory system
US10877698B2 (en) Semiconductor device for managing cold addresses of nonvolatile memory device
KR20210019188A (ko) 메모리 시스템 및 이의 동작 방법
US20230064594A1 (en) Memory, memory system, operation method of memory and operation method of memory system
US11238916B2 (en) Method for refreshing a memory device, in which the victim row refresh operation is hidden in the normal refresh operation without affecting the time allocated for the normal refresh operation
US11475936B2 (en) Memory and memory system
KR20220082730A (ko) 메모리 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right