KR20240041066A - 건식 식각에 의하여 식각면이 제어된 질화붕소 구조체 및 그 제조방법 - Google Patents

건식 식각에 의하여 식각면이 제어된 질화붕소 구조체 및 그 제조방법 Download PDF

Info

Publication number
KR20240041066A
KR20240041066A KR1020220120140A KR20220120140A KR20240041066A KR 20240041066 A KR20240041066 A KR 20240041066A KR 1020220120140 A KR1020220120140 A KR 1020220120140A KR 20220120140 A KR20220120140 A KR 20220120140A KR 20240041066 A KR20240041066 A KR 20240041066A
Authority
KR
South Korea
Prior art keywords
boron nitride
nitride layer
etch
etched
dimensional
Prior art date
Application number
KR1020220120140A
Other languages
English (en)
Inventor
김지현
김정민
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020220120140A priority Critical patent/KR20240041066A/ko
Publication of KR20240041066A publication Critical patent/KR20240041066A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 명세서에서는 원격 플라즈마를 공정 챔버 내에 공급하여 질화붕소층이 적층된 기판에서 상기 질화붕소층을 식각하는 단계; 및 직접 플라즈마를 조사하여 질화붕소층의 식각면을 활성화하는 단계;를 포함하는, 2차원 질화붕소 식각면 제어 방법이 제공된다.

Description

건식 식각에 의하여 식각면이 제어된 질화붕소 구조체 및 그 제조방법{BORON NITRIDE STRUCTURE WITH CONTROLLED SIDE ANGLE BY PLASMA ETCH AND THE METHOD FOR PRODUCING SAME}
본 명세서에서는 건식 식각에 의하여 식각면이 제어된 질화붕소 구조체 및 그 제조방법에 관하여 개시한다.
질화붕소는 화장품 산업, 반도체 산업 등의 분야에서 폭넓게 활용되는 물질로 보고되고 있다. 특히 반도체 산업에서 질화붕소는 원자 수준에서 깨끗한 표면을 나타내 계면에 발생하는 트랩 혹은 결점 등을 방지할 수 있어, SiO2, Al2O3 등의 기존 절연 물질을 대체할 차세대 절연체로 주목받고 있다. 본 발명은 질화붕소의 완전한 식각을 돕고 식각면을 제어하여 반도체 공정에서 질화붕소의 산업적 응용에 긍정적 영향을 미칠 것으로 전망된다.
2차원 육각형 질화붕소 (hBN)를 비롯한 2차원 물질들은 안정적인 표면 상태로 인해 정밀하게 제어되는 식각이 어려웠던 한계가 있다. 이를 해결하기 위해 고운동량의 육불화황 (SF6) 플라즈마를 직접 조사하는 방법이 제시되었다. 기존 플라즈마의 직접 조사에 의한 식각 방식은 운동량을 갖는 이온에 의해 표면 결함이 발생하며 선택도가 낮으나, 육불화황 원격 플라즈마에 의한 건식 식각법은 표면 결함이 적게 발생하고 선택도가 높아 박막 공정의 수율을 높일 수 있다. 그러나, 원격 플라즈마를 사용하는 경우, 질화붕소의 표면 결함이 포화되는 현상이 발생하여, 식각이 중단되는 현상이 발생한다.
또한 종래의 기술에서 2차원 질화붕소를 건식 식각하기 위해 플라즈마를 직접 표면에 조사하는데, 직접 플라즈마를 사용하여 표면을 식각하는 경우, 고운동량의 이온에 의해 표면 및 격자가 파괴되어 불필요한 결함 및 트랩이 발생하고, 공정의 수율 및 제품의 성능이 악화되는 문제를 갖는다.
본 발명의 구현예들은 육불화황 원격 플라즈마에 의한 2차원 질화붕소의 건식 식각을 통한 식각면 제어 방법에 관한 것으로서, 육불화황 원격 플라즈마에 의한 건식 식각법이 질화붕소의 표면 결함이 포화되어 식각이 중단되는 현상이 발생하고, 직접 플라즈마를 사용하여 표면을 식각하는 경우, 고운동량의 이온에 의해 표면 및 격자가 파괴되어 불필요한 결함 및 트랩이 발생하는 문제를 해결하고자 한다.
육불화황 원격 플라즈마 식각법의 질화붕소에 대한 적용 한계를 돌파하여 식각이 완전히 이루어지게 함으로써 질화붕소의 식각면을 제어할 수 있으며, 이를 통해 식각면을 제어하여 박막 구조를 정교하게 설계하고자 한다.
본 발명에 따른 일 구현예에서, 원격 플라즈마를 공정 챔버 내에 공급하여 질화붕소층이 적층된 기판에서 상기 질화붕소층을 식각하는 단계; 및 직접 플라즈마를 조사하여 질화붕소층의 식각면을 활성화하는 단계;를 포함하는, 2차원 질화붕소 식각면 제어 방법이 제공된다.
일 구현예에서, 상기 질화붕소층 식각 단계에서 질화붕소층이 적층된 기판을 육불화황 원격 플라즈마에 노출시켜 삼불화붕소를 생성하여 식각할 수 있다.
일 구현예에서, 상기 식각면 활성화 단계에서 아르곤 직접 플라즈마를 조사하여 식각면 표면 결함을 형성할 수 있다.
일 구현예에서, 상기 식각면 활성화 단계 이후 원격 플라즈마를 공정 챔버 내에 공급하여 식각면 표면 결함이 형성된 질화붕소층을 재차 식각할 수 있다.
일 구현예에서, 상기 질화붕소층 식각 단계와 식각면 활성화 단계는 복수회 반복될 수 있다.
일 구현예에서, 상기 식각면 활성화 단계 이후 정제수 또는 에탄올로 식각면을 세척하는 단계;를 더 포함할 수 있다.
일 구현예에서, 질화붕소층이 적층된 기판에서 상기 질화붕소층 상에 레지스트 패턴을 형성하는 단계;를 더 포함할 수 있다.
일 구현예에서, 상기 레지스트 패턴 형성 단계는 질화붕소층 상에 레지스트층을 적층하고, 상기 레지스트층을 패터닝 하는 것을 포함할 수 있다.
본 발명에 따른 다른 구현예에서, 기판; 및 상기 기판 상에 적층된 질화붕소층;을 포함하며, 상기 질화붕소층의 일부분이 식각된 패턴 구조를 갖고, 상기 식각된 패턴 구조의 사이드 월이 80˚ 이하의 경사면을 갖는, 2차원 질화붕소 적층 구조체가 제공된다.
본 발명에 따른 다른 구현예에서, 전술한 2차원 질화붕소 적층 구조체; 및 상기 경사면 상에 증착된 게이트 전극;을 포함하는, 트랜지스터가 제공된다.
본 발명의 구현예에 따른 2차원 질화붕소 식각면 제어 방법은 종래의 직접 플라즈마 식각 과정의 낮은 선택도 및 고운동량 이온에 의한 표면 결함 발생으로부터 자유로운 원격 플라즈마 식각 방법을 채택하여, 높은 선택도 및 낮은 표면 결함의 결과물을 얻을 수 있어, 고선택도를 요구하는 공정에 적용할 수 있고, 식각면의 효과적인 제어가 가능할 수 있다.
또한 기존 플라즈마 식각 장비 및 가스를 사용하므로 추가적인 장비를 구비할 필요가 없고, 산업에 즉시 적용 가능할 수 있다.
도 1a 내지 1g는 본 발명의 구현예에 따른 2차원 질화붕소 식각면 제어 방법을 통하여 식각면이 제어된 2차원 질화붕소 적층 구조체를 제조하는 과정을 단계적으로 도시한다.
도 2는 건식 식각에 의한 질화붕소 식각 과정을 도시한다.
도 3은 본 발명의 실시예 1에 따른 2차원 질화붕소 적층 구조체의 제조 단계 별 광학 현미경 이미지를 도시한다.
도 4는 본 발명의 실시예 1에 따른 2차원 질화붕소 적층 구조체의 식각면 경사의 AFM 데이터를 도시한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다.
본문에 개시되어 있는 본 발명의 실시예들은 단지 설명을 위한 목적으로 예시된 것으로서, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 실시예들은 본 발명을 특정한 개시 형태로 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
2차원 질화붕소 식각면 제어 방법
본 발명에 따른 예시적인 구현예에서는 도 1a 내지 1g를 참고하여, 원격 플라즈마를 공정 챔버 내에 공급하여 질화붕소층이 적층된 기판에서 상기 질화붕소층을 식각하는 단계; 및 직접 플라즈마를 조사하여 질화붕소층의 식각면을 활성화하는 단계;를 포함하는, 2차원 질화붕소 식각면 제어 방법이 제공된다.
먼저 도 1a를 참고하면, 기판(100) 상에 2차원 질화붕소층(200)을 적층할 수 있다.
예시적인 구현예에서, 상기 질화붕소층(200)은 기계적 박리법을 통하여 기판 상으로 전사되거나, 또는 화학 기상 증착법을 통하여 기판 상에 직접 형성될 수 있다. 한편, 질화붕소층(200) 적층에 앞서 상기 기판(100)은 세척될 수 있다.
다음으로 도 1b 및 1c를 참고하면, 상기 질화붕소층(200)이 적층된 기판(100)에서 상기 질화붕소층 상에 레지스트 패턴(310)을 형성할 수 있다.
예시적인 구현예에서, 상기 레지스트 패턴 형성 단계는 질화붕소층(200) 상에 레지스트층(300)을 적층하고, 상기 레지스트층을 패터닝(1) 하는 것을 포함할 수 있다.
다음으로 도 1d를 참고하면, 원격 플라즈마(2)를 공정 챔버 내에 공급하여 질화붕소층(200)이 적층된 기판(100)에서 상기 질화붕소층을 식각할 수 있다. 이때 식각된 질화붕소층(210)은 앞서 형성된 레지스트 패턴 부분이 식각된 것일 수 있다.
예시적인 구현예에서, 상기 원격 플라즈마는 공정 가스에 파워를 인가하여　생성된 수 있는데, 상기 공정 가스는 플로린(F) 계열의　소스　가스를 포함할 수 있다. 예를 들어, 상기 공정 가스는 SF6, CF4, CFxCly 등의 소스 가스를 포함할 수 있다. 바람직하게 상기 공정 가스는 탄소에 의한 오염 문제, 인체 유독성, 및/또는 GWP를 고려했을 때 SF6가 적절할 수 있다.
예를 들어, 상기 질화붕소층 식각 단계에서 질화붕소층이 적층된 기판을 육불화황 원격 플라즈마에 노출시켜 질화붕소는 육불화황과 반응하여 휘발성을 갖는 기체상의 삼불화붕소를 생성할 수 있으며, 이를 이용하여 질화붕소층을 식각할 수 있다.
구체적으로 도 2를 참고하면, 예컨대 SF6을 포함하는 원격　플라즈마　소스(30)가 플라즈마 소스 챔버(20) 내로 공급될 수 있다. 제공된 챔버에 파워(21)를 인가하여 플라즈마를 생성할 수 있다. 생성된 플라즈마는 질화붕소층을 갖는 기판이 준비된 공정 챔버(10) 내로 공급된 수 있으며, 여기서 예컨대 이온화된 F와 같은 플라즈마로 질화붕소층이 식각될 수 있다.
다음으로 도 2e를 참고하면, 직접 플라즈마(3)를 조사하여 질화붕소층(210)의 식각면을 활성화할 수 있다.
예시적인 구현예에서, 상기 식각면 활성화 단계에서 아르곤 직접 플라즈마를 조사하여 식각면 표면 결함을 형성할 수 있다.
구체적으로, 육불화황 원격 플라즈마 식각 진행 시 육불화황과 질화붕소가 반응한 뒤 질화붕소의 표면의 결함이 포화되기 때문에 반응속도가 크게 감소해 식각이 완전히 되지 않는 현상이 발생할 수 있으며, 상기 직접 플라즈마 조사 단계를 통하여 전기장에 의해 가속된 아르곤 플라스마의 직접 조사를 통해 표면에 의도적인 결함을 발생시켜 이후 원격 플라즈마 식각이 가능하도록 할 수 있다.
다음으로 도 2f를 참고하면, 상기 식각면 활성화 단계 이후 원격 플라즈마를 공정 챔버 내에 공급하여 식각면 표면 결함이 형성된 질화붕소층을 재차 식각할 수 있다.
예시적인 구현예에서, 상기 질화붕소층 식각 단계와 식각면 활성화 단계는 복수회 반복될 수 있다. 상기 반복 횟수는 요구되는 식각 정도에 따라 달라질 수 있으며, 예를 들어 직접 플라즈마와 원격 플라즈마 식각 시간의 조절을 통해 상기 질화붕소층의 식각면을 제어할 수 있으며, 구체적으로 플라즈마 유량, 조사 시간 및 강도 조절을 통제하여 원격 플라즈마에 의한 질화붕소 식각면 제어가 가능할 수 있다.
예시적인 구현예에서, 직접 플라즈마와 원격 플라즈마 조사 시간을 늘릴수록 식각면의 각도가 줄어들 수 있다. 한편, 플라즈마 유량은 5-20sccm 범위이고, RF 파워는 10-30W일 수 있으며, 상기 조건은 식각면 제어를 위하여 달라질 수 있다. 예를 들어 플라즈마 유량을 줄이는 경우 RF 파워를 늘릴수록 플라즈마 조사 시간은 감소될 수 있다.
예시적인 구현예에서, 상기 식각면 활성화 단계 이후 정제수 또는 에탄올로 식각면을 세척하는 단계;를 더 포함할 수 있다.
2차원 질화붕소 적층 구조체 및 트랜지스터
도 2g를 참고하면, 본 발명에 따른 다른 구현예에서, 기판(100); 및 상기 기판 상에 적층된 질화붕소층(220);을 포함하며, 상기 질화붕소층의 일부분이 식각된 패턴 구조를 갖고, 상기 식각된 패턴 구조의 사이드 월이 80˚ 이하의 경사면을 갖는, 2차원 질화붕소 적층 구조체가 제공된다.
예시적인 구현예에서, 상기 경사면은 70˚ 이하, 60˚ 이하, 50˚ 이하, 또는 40˚ 이하의 경사각을 가질 수 있다. 이러한 80˚ 이하의 경사면 각도는 건식 식각 방법으로는 형성할 수 없는 것으로서 고선택도를 요구하는 공정에 적용할 수 있고, 식각면의 효과적인 제어가 가능할 수 있다.
본 발명에 따른 다른 구현예에서, 전술한 2차원 질화붕소 적층 구조체; 및 상기 경사면 상에 증착된 게이트 전극;을 포함하는, 트랜지스터가 제공된다.
예를 들어, 질화붕소층의 식각 경사면의 경사각을 제어하여 질화붕소 식각면의 경사면 상에 게이트 전극을 증착함으로써, 높은 게이트 전압에 의한 전계 집중 현상을 감쇠 할 수 있다.
실시예
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하고자 한다. 이들 실시예는 오로지 본 발명을 예시하기 위한 것으로, 본 발명의 범위가 이들 실시예들에 의해 제한되는 것으로 해석되지 않는 것은 당 업계에서 통상의 지식을 가진 자에 있어서 자명할 것이다.
실시예 1: 2차원 질화붕소 적층 구조체 제조
질화붕소 파우더를 기계적 박리법을 통해 nm 두께의 플레이크로 만든 후, 건식 전사법을 통해 Si 조각시편 기판에 올렸다. 그 이후 전자 레지스트(ER)를 스핀코팅을 통해 코팅한 후, 전자빔 리소그래피를 사용하여 식각할 질화붕소 부분만 노출시켰다.
이어서, 원격 SF6 플라즈마 (20 W, 10 sccm, 1 min * 3회) 이후 직접 Ar 플라즈마 (10 W, 10 sccm, 30 s 1회)를 반복하여 질화붕소 층을 완전히 식각하였다. 이후 ER을 아세톤으로 제거하여 2차원 질화붕소 적층 구조체를 제조하였다.
실험예 1: 2차원 질화붕소 적층 구조체 특성 분석
도 4를 참고하면, 상기 실시예 1에 따른 2차원 질화붕소 적층 구조체의 식각면 경사의 AFM 데이터를 확인하였다. 그 결과, 질화붕소층의 식각면의 경사가 약 35˚의 경사각을 갖는 것을 확인할 수 있다.
앞에서 설명된 본 발명의 실시예는 본 발명의 기술적 사상을 한정하는 것으로 해석되어서는 안된다. 본 발명의 보호범위는 청구범위에 기재된 사항에 의하여만 제한되고, 본 발명의 기술 분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상을 다양한 형태로 개량 변경하는 것이 가능하다. 따라서, 이러한 개량 및 변경은 통상의 지식을 가진 자에게 자명한 것인 한 본 발명의 보호범위에 속하게 될 것이다.

Claims (10)

  1. 원격 플라즈마를 공정 챔버 내에 공급하여 질화붕소층이 적층된 기판에서 상기 질화붕소층을 식각하는 단계; 및
    직접 플라즈마를 조사하여 질화붕소층의 식각면을 활성화하는 단계;를 포함하는, 2차원 질화붕소 식각면 제어 방법.
  2. 제1항에 있어서,
    상기 질화붕소층 식각 단계에서 질화붕소층이 적층된 기판을 육불화황 원격 플라즈마에 노출시켜 삼불화붕소를 생성하여 식각하는, 2차원 질화붕소 식각면 제어 방법.
  3. 제1항에 있어서,
    상기 식각면 활성화 단계에서 아르곤 직접 플라즈마를 조사하여 식각면 표면 결함을 형성하는, 2차원 질화붕소 식각면 제어 방법.
  4. 제1항에 있어서,
    상기 식각면 활성화 단계 이후 원격 플라즈마를 공정 챔버 내에 공급하여 식각면 표면 결함이 형성된 질화붕소층을 재차 식각하는, 2차원 질화붕소 식각면 제어 방법.
  5. 제1항에 있어서,
    상기 질화붕소층 식각 단계와 식각면 활성화 단계는 복수회 반복되는, 2차원 질화붕소 식각면 제어 방법.
  6. 제1항에 있어서,
    상기 식각면 활성화 단계 이후 정제수 또는 에탄올로 식각면을 세척하는 단계;를 더 포함하는, 2차원 질화붕소 식각면 제어 방법.
  7. 제1항에 있어서,
    질화붕소층이 적층된 기판에서 상기 질화붕소층 상에 레지스트 패턴을 형성하는 단계;를 더 포함하는, 2차원 질화붕소 식각면 제어 방법.
  8. 제7항에 있어서,
    상기 레지스트 패턴 형성 단계는 질화붕소층 상에 레지스트층을 적층하고, 상기 레지스트층을 패터닝 하는 것을 포함하는, 2차원 질화붕소 식각면 제어 방법.
  9. 기판; 및 상기 기판 상에 적층된 질화붕소층;을 포함하며,
    상기 질화붕소층의 일부분이 식각된 패턴 구조를 갖고, 상기 식각된 패턴 구조의 사이드 월이 80˚ 이하의 경사면을 갖는, 2차원 질화붕소 적층 구조체.
  10. 제9항에 따른 2차원 질화붕소 적층 구조체; 및
    상기 경사면 상에 증착된 게이트 전극;을 포함하는, 트랜지스터.
KR1020220120140A 2022-09-22 2022-09-22 건식 식각에 의하여 식각면이 제어된 질화붕소 구조체 및 그 제조방법 KR20240041066A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220120140A KR20240041066A (ko) 2022-09-22 2022-09-22 건식 식각에 의하여 식각면이 제어된 질화붕소 구조체 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220120140A KR20240041066A (ko) 2022-09-22 2022-09-22 건식 식각에 의하여 식각면이 제어된 질화붕소 구조체 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20240041066A true KR20240041066A (ko) 2024-03-29

Family

ID=90483831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220120140A KR20240041066A (ko) 2022-09-22 2022-09-22 건식 식각에 의하여 식각면이 제어된 질화붕소 구조체 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20240041066A (ko)

Similar Documents

Publication Publication Date Title
Cardinaud et al. Plasma etching: principles, mechanisms, application to micro-and nano-technologies
Meguro et al. Digital etching of GaAs: New approach of dry etching to atomic ordered processing
EP0865664B1 (de) Verfahren zum anisotropen plasmaätzen verschiedener substrate
JP2005175369A (ja) ドライエッチング方法及びその方法を用いて作製されたフォトニック結晶素子
KR100382720B1 (ko) 반도체 식각 장치 및 이를 이용한 반도체 소자의 식각 방법
JP2009010350A (ja) パターニングデバイスの洗浄方法、基板への層系の堆積方法、パターニングデバイスの洗浄システム及び基板に層系を堆積するためのコーティングシステム
EP2368282B1 (en) Process of forming protecting layer by particles having low energy
KR20240041066A (ko) 건식 식각에 의하여 식각면이 제어된 질화붕소 구조체 및 그 제조방법
WO2000032851A1 (en) Method and apparatus for low energy electron enhanced etching and cleaning of substrates
CN101315882A (zh) 以二氧化硅为掩模定位生长量子点的方法
JPH04137532A (ja) 表面処理方法及びその装置
US5194119A (en) Method of anisotropic dry etching of thin film semiconductors
Kudrya et al. Applications of the technology of fast neutral particle beams in micro-and nanoelectronics
Juneja et al. Reactive ion etching of indium-tin oxide films by CCl4-based Inductivity Coupled Plasma
Lill et al. Divide et impera: Towards new frontiers with atomic layer etching
JP5227734B2 (ja) 基板の低エネルギー電子促進エッチング及びクリーニング方法及び装置
KR20150006417A (ko) 그래핀의 가공 방법, 그래핀 나노리본의 제조 방법 및 그래핀 나노리본
Liu et al. Nanolithography using spin-coatable ZrO2 resist and its application to sub-10 nm direct pattern transfer on compound semiconductors
JPH0294522A (ja) ドライエッチング方法
Il’in et al. Development of local catalytic centers positioning technology for carbon nanotubes growth
Meguro et al. Multiply-charged ion beam induced dry etching of semiconductor materials
JPH0279429A (ja) ３−ｖ族化合物半導体のデジタルエツチング方法
WO2020100339A1 (ja) プラズマ処理方法
Jiang et al. Effect of reactive ion etching on amorphous carbon nitride films
Gamo et al. Ion beam microfabrication