KR20240034680A - 차폐 화합물, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자 - Google Patents

차폐 화합물, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자 Download PDF

Info

Publication number
KR20240034680A
KR20240034680A KR1020230118958A KR20230118958A KR20240034680A KR 20240034680 A KR20240034680 A KR 20240034680A KR 1020230118958 A KR1020230118958 A KR 1020230118958A KR 20230118958 A KR20230118958 A KR 20230118958A KR 20240034680 A KR20240034680 A KR 20240034680A
Authority
KR
South Korea
Prior art keywords
thin film
silicon
based thin
compound
shielding
Prior art date
Application number
KR1020230118958A
Other languages
English (en)
Inventor
연창봉
정재선
Original Assignee
솔브레인 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 솔브레인 주식회사 filed Critical 솔브레인 주식회사
Priority to PCT/KR2023/013428 priority Critical patent/WO2024054065A1/ko
Publication of KR20240034680A publication Critical patent/KR20240034680A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07F—ACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
    • C07F7/00—Compounds containing elements of Groups 4 or 14 of the Periodic Table
    • C07F7/02—Silicon compounds
    • C07F7/08—Compounds having one or more C—Si linkages
    • C07F7/12—Organo silicon halides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 차폐 화합물, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자에 관한 것으로, 소정 구조의 화합물을 차폐 화합물로 제공하며, 기판에 실리콘계 박막용 차폐 영역을 형성하여 실리콘계 박막의 증착 속도를 저감시키고 박막 성장률을 적절히 낮추어 복잡한 구조를 갖는 기판위에 박막을 형성하는 경우에도 단차 피복성(step coverage) 및 박막의 두께 균일성을 크게 향상시킬 수 있고, 부식이나 열화가 저감되며 박막의 결정성이 향상되어 박막의 전기적 특성이 개선되는 효과가 있다.

Description

차폐 화합물, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자{BARRIER COMPOUND, METHOD FOR FORMING THIN FILM USING THE SAME, SEMICONDUCTOR SUBSTRATE AND SEMICONDUCTOR DEVICE PREPARED THEREFROM}
본 발명은 차폐 화합물, 이를 이용한 박막 형성 방법 및 이로부터 제조된 반도체 기판 및 반도체 소자에 관한 것으로, 보다 상세하게는 기판에 실리콘계 박막용 차폐 영역을 형성하여 실리콘계 박막의 증착 속도를 저감시키고 박막 성장률을 적절히 낮추어 복잡한 구조를 갖는 기판위에 박막을 형성하는 경우에도 단차 피복성(step coverage), 박막의 두께 균일성을 크게 향상시키는 차폐 화합물, 이를 이용한 박막 형성 방법 및 이로부터 제조된 반도체 기판에 관한 것이다.
메모리 및 비메모리 반도체 소자의 집적도는 나날이 증가하고 있으며, 그 구조가 점점 복잡해짐에 따라 다양한 박막을 기판에 증착시키는데 있어서 단차 피복성(step coverage)의 중요성이 점점 증대되고 있다.
상기 반도체용 박막은 질화막, 산화막, 금속막 등으로 이루어진다. 상기 질화막으로는 질화규소(SiN), 질화티타늄(TiN), 질화탄탈륨(TaN) 등이 있으며, 상기 산화막으로는 산화규소(SiO2), 산화하프늄(HfO2), 산화지르코늄(ZrO2) 등이 있으며, 상기 금속막으로는 몰리브덴막(Mo), 텅스텐(W), 루테늄(Ru) 등이 있다.
상기 박막은 일반적으로 도핑된 반도체의 실리콘층과 층간 배선 재료로 사용되는 알루미늄(Al), 구리(Cu) 등과의 확산 방지막(diffusion barrier)으로 사용된다. 다만, 텅스텐(W) 박막을 기판에 증착할 때에는 접착층(adhesion layer)으로 사용된다.
기판에 증착된 박막이 우수하고 균일한 물성을 얻기 위해서는 형성된 박막의 높은 단차 피복성이 필수적이다. 따라서 기상반응을 주로 활용하는 CVD(chemical vapor deposition) 공정보다 표면반응을 활용하는 ALD(atomic layer deposition) 공정이 활용되고 있지만, 100% step coverage 구현을 위해서는 여전히 문제가 존재한다.
더욱이, 단차 피복성을 향상시키기 위한 한 방법으로 박막의 성장 속도를 낮추는 방법이 제안되었으나, 박막의 성장 속도를 낮추기 위하여 증착 온도를 감소시키는 경우 박막 내 탄소나 염소와 같은 불순물의 잔류량이 증가하여 막질이 크게 떨어지는 문제가 있다.
또한, 제조된 박막 내 염화물과 같은 공정 부산물이 잔류하게 되어 알루미늄 등과 같은 금속의 부식을 유발하며, 비휘발성 부산물이 생성되는 문제로 막질의 열화를 초래한다.
따라서 복잡한 구조의 박막 형성이 가능하고, 불순물의 잔류량이 낮으며, 단차 피복성(step coverage) 및 박막의 두께 균일성을 크게 향상시키는 박막의 형성 방법과 이로부터 제조된 반도체 기판 등의 개발이 필요한 실정이다.
한국 공개특허 제2011-0048195호
상기와 같은 종래기술의 문제점을 해결하고자, 본 발명은 기판에 실리콘계 박막용 차폐 영역을 형성하여 실리콘계 박막의 증착 속도를 저감시키고 박막 성장률을 적절히 낮추어 복잡한 구조를 갖는 기판 위에 박막을 형성하는 경우에도 단차 피복성(step coverage) 및 박막의 두께 균일성을 크게 향상시키는 차폐 화합물, 이를 이용한 박막 형성 방법 및 이로부터 제조된 반도체 기판을 제공하는 것을 목적으로 한다.
본 발명은 박막의 결정성을 개선시킴으로써 박막의 밀도 및 전기적 특성을 개선시키는 것을 목적으로 한다.
본 발명의 상기 목적 및 기타 목적들은 하기 설명된 본 발명에 의하여 모두 달성될 수 있다.
상기의 목적을 달성하기 위하여, 본 발명은 실리콘계 박막용 차폐 화합물로서,
상기 실리콘계 박막은 SixNy(x 및 y는 각각 0.5 내지 4.5의 정수이다.)인 막 조성을 가지며,
상기 차폐 화합물은 하기 화학식 1
[화학식 1]
(상기 A는 탄소이고,
상기 R1, R3는 독립적으로 탄소수 1 내지 6의 알킬기이며,
상기 R2는 독립적으로 탄소수 1 내지 6의 알킬기 또는 식 BR4R5R6의 작용기를 가지고, 상기 B는 A와 결합된 탄소이고, 상기 R4, R5 및 R6은 독립적으로 수소, 탄소수 1 내지 6의 알킬기, 불소(F), 염소(Cl), 브롬(Br) 또는 아이오딘(I)이며,
상기 X는 할로겐 원소로 불소(F), 염소(Cl), 브롬(Br) 또는 아이오딘(I)이다.)로 표시되는 포화 화합물인 것을 특징으로 하는 실리콘계 박막용 차폐 화합물을 제공한다.
상기 차폐 화합물은 굴절률(a)이 1.38 내지 1.52 범위 내인 동시에 증기압(25℃, mmHg, b)을 상기 굴절률(a)로 나눈 값(b/a)이 0.003 내지 0.033 범위 내일 수 있다.
상기 실리콘계 박막은 Si3N4, Si2N3, Si2N, SiN 또는 이들의 혼합으로 구성된 것일 수 있다.
상기 차폐 화합물은 실리콘계 박막용 차폐 영역을 제공할 수 있다.
상기 실리콘계 박막용 차폐 영역은 상기 실리콘계 박막에 잔류하지 않고, 상기 실리콘계 박막은 할로겐 원소를 0.01중량% 미만으로 포함할 수 있다.
상기 실리콘계 박막은 확산방지막, 에칭정지막 또는 차지트랩 용도일 수 있다.
또한, 본 발명은 하기 화학식 1
[화학식 1]
(상기 A는 탄소이고,
상기 R1, R3는 독립적으로 탄소수 1 내지 6의 알킬기이며,
상기 R2는 독립적으로 탄소수 1 내지 6의 알킬기 또는 식 BR4R5R6의 작용기를 가지고, 상기 B는 A와 결합된 탄소이고, 상기 R4, R5 및 R6은 독립적으로 수소, 탄소수 1 내지 6의 알킬기, 불소(F), 염소(Cl), 브롬(Br) 또는 아이오딘(I)이며,
상기 X는 할로겐 원소로 불소(F), 염소(Cl), 브롬(Br) 또는 아이오딘(I)이다.)로 표시되는 포화 구조의 차폐 화합물을 챔버 내로 주입하여 로딩(loading)된 기판 표면을 차폐시키는 단계를 포함하는 것을 특징으로 하는 실리콘계 박막 형성 방법을 제공한다.
상기 차폐 화합물을 기화하여 챔버 내 로딩된 기판 표면에 차폐 영역을 형성하는 단계;
상기 챔버 내부를 퍼지 가스로 1차 퍼징하는 단계;
전구체 화합물을 기화하여 상기 차폐 영역을 벗어난 영역에 흡착시키는 단계;
상기 챔버 내부를 퍼지 가스로 2차 퍼징하는 단계;
상기 챔버 내부에 반응 가스를 공급하는 단계; 및
상기 챔버 내부를 퍼지 가스로 3차 퍼징하는 단계;를 포함할 수 있다.
전구체 화합물을 기화하여 챔버 내 로딩된 기판 표면에 흡착시키는 단계;
상기 챔버 내부를 퍼지 가스로 1차 퍼징하는 단계;
상기 차폐 화합물을 기화하여 챔버 내 로딩된 기판 표면을 차폐하는 단계;
상기 챔버 내부를 퍼지 가스로 2차 퍼징하는 단계;
상기 챔버 내부에 반응 가스를 공급하는 단계; 및
상기 챔버 내부를 퍼지 가스로 3차 퍼징하는 단계;를 포함할 수 있다.
상기 전구체 화합물은 일례로 Si와 C, N, H 및 Cl로 이루어진 군으로부터 선택된 1종 이상으로 구성된 분자일 수 있으며, 바람직하게는 Si와 H 및 Cl로 이루어진 분자일 수 있다. 이 경우에 증착 속도를 저감시키면서 수득된 실리콘계 박막 내 할로겐 원소를 0.01% 미만으로 포함할 수 있다.
상기 전구체 화합물은 25 ℃에서 증기압이 2 mTorr 내지 75 KTorr인 실리콘 전구체일 수 있다.
상기 챔버는 ALD 챔버 또는 CVD 챔버일 수 있다.
상기 차폐 화합물 또는 전구체 화합물은 기화하여 주입된 다음 플라즈마 후처리하는 단계를 포함할 수 있다.
상기 1차 퍼징 단계와 상기 2차 퍼징 단계에서 각각 챔버 내부로 투입되는 퍼지 가스의 양은 투입된 차폐 화합물의 부피를 기준으로 10 내지 100,000배일 수 있다.
상기 반응 가스는 질화제이고, 상기 반응 가스, 차폐 화합물 및 전구체 화합물은 VFC 방식, DLI 방식 또는 LDS 방식으로 챔버 내로 이송될 수 있다.
상기 챔버 내 로딩된 기판은 300 내지 800 ℃로 가열될 수 있고, 구체적인 예로 500 내지 700 ℃로 가열될 수 있다.
상기 차폐 화합물과 상기 전구체 화합물의 챔버 내 투입량(mg/cycle) 비는 1 : 1.5 내지 1 : 20일 수 있고, 구체적인 예로 1 : 3 내지 1 : 15일 수 있다.
또한, 본 발명은 전술한 실리콘계 박막 형성 방법으로 제조됨을 특징으로 하는 반도체 기판을 제공한다.
상기 실리콘계 박막은 2층 또는 3층의 다층 구조일 수 있다.
상기 실리콘계 박막은 Si-rich 박막이거나, Si-rich 박막 또는 N-rich 박막 중 일부 영역일 수 있다.
또한, 본 발명은 전술한 반도체 기판을 포함하는 반도체 소자를 제공한다.
상기 반도체 기판은 저 저항 금속 게이트 인터커넥트(low resistive metal gate interconnects), 고 종횡비 3D 금속-절연체-금속(MIM) 커패시터(high aspect ratio 3D metal-insulator-metal capacitor), DRAM 트렌치 커패시터(DRAM trench capacitor), 3D 게이트-올-어라운드(GAA; Gate-All-Around), 또는 3D NAND일 수 있다.
본 발명에 따르면, 기판에 실리콘계 박막용 차폐 영역을 형성하여 실리콘계 박막의 증착 속도를 저감시키고 박막 성장률을 적절히 낮추어 복잡한 구조를 갖는 기판위에 박막을 형성하는 경우에도 단차 피복성을 향상시키는 차폐 화합물을 제공하는 효과가 있다.
또한 박막 형성시 공정 부산물이 보다 효과적으로 감소되어, 부식이나 열화를 막고 박막의 결정성을 개선시킴으로써 박막의 전기적 특성을 개선시키는 효과가 있다.
또한 박막 형성시 공정 부산물이 감소되고 단차 피복성과 박막 밀도를 개선시킬 수 있고, 나아가 이를 이용한 박막 형성 방법 및 이로부터 제조된 반도체 기판을 제공하는 효과가 있다.
도 1은 본 발명에서 사용하는 차폐 화합물을 사용한 실시예 1과 미사용한 비교예 1에서 제조된 SiN 박막의 SIMS 분석 그래프이다.
도 2는 본 발명에서 사용하는 차폐 화합물의 공급시간별 증착속도 변화를 살펴본 그래프이다.
도 3은 실시예 3 내지 실시예 4와, 비교예 4에서 제조한 SiN 박막의 Ar 스퍼터링을 통한 깊이별 원소분석결과를 나타낸 그래프이다.
도 4는 실시예 3과 비교예 4에서 제조된 SiN 박막의 SIMS 분석 그래프이다.
도 5는 실시예 3 내지 실시예 4, 및 비교예 4에서 23:1의 종횡비를 갖는 트랜치 기판을 활용하여 증착된 SiN 박막의 단차 피복성을 확인한 TEM 사진이다.
이하 본 기재의 실리콘계 박막용 차폐 화합물, 이를 이용한 실리콘계 박막 형성 방법 및 이로부터 제조된 반도체 기판을 상세하게 설명한다.
본 기재에서 사용하는 용어 “차폐”는 달리 특정하지 않는 한, 실리콘계 박막을 형성하기 위한 전구체 화합물이 기판 상에 흡착되는 것을 저감, 저지 또는 차단할 뿐 아니라 공정 부산물이 기판 상에 흡착되는 것까지 저감, 저지 또는 차단하는 것을 의미한다.
본 기재에서 사용하는 용어 “일부 영역” 또는 ”일부 기판”은 달리 특정하지 않는 한, 기판의 수평면을 기준으로 하여 특정 층 부위를 지칭하거나, 기판의 수직면을 기준으로 하여 특정 층 부위를 지칭한다.
본 발명자들은 챔버 내부에 로딩된 기판 표면에 실리콘계 박막을 형성하기 위한 전구체 화합물을 차폐하는 차폐 화합물을 사용하는 경우, 실리콘계 박막에 잔류하지 않는 차폐 영역을 저감된 증착 속도로 형성하는 동시에 박막 성장률이 크게 낮아져서 복잡한 구조의 기판에 적용하더라도 박막의 균일성을 확보하여 단차 커버리지가 크게 향상되고, 특히 얇은 두께로 증착 가능하고, 공정 부산물로 잔류하던 할로겐화물 및 과도한 환원 가스를 사용하고도 줄이기 쉽지 않던 탄소 잔량까지 개선시키는 것을 확인하였다. 이를 토대로 차폐 영역을 제공하는 차폐 화합물에 대한 연구에 매진하여 본 발명을 완성하게 되었다.
본 발명의 차폐 화합물은 실리콘계 박막용 차폐 화합물을 제공한다.
상기 실리콘계 박막은 일례로 SiH4, SiCl4, SiF4, SiCl2H2, Si2Cl6, TEOS, DIPAS, BTBAS, (NH2)Si(NHMe)3, (NH2)Si(NHEt)3, (NH2)Si(NHnPr)3, (NH2)Si(NHiPr)3, (NH2)Si(NHnBu)3, (NH2)Si(NHiBu)3, (NH2)Si(NHtBu)3, (NMe2)Si(NHMe)3, (NMe2)Si(NHEt)3, (NMe2)Si(NHnPr)3, (NMe2)Si(NHiPr)3, (NMe2)Si(NHnBu)3, (NMe2)Si(NHiBu)3, (NMe2)Si(NHtBu)3, (NEt2)Si(NHMe)3, (NEt2)Si(NHEt)3, (NEt2)Si(NHnPr)3, (NEt2)Si(NHiPr)3, (NEt2)Si(NHnBu)3, (NEt2)Si(NHiBu)3, (NEt2)Si(NHtBu)3, (NnPr2)Si(NHMe)3, (NnPr2)Si(NHEt)3, (NnPr2)Si(NHnPr)3, (NnPr2)Si(NHiPr)3, (NnPr2)Si(NHnBu)3, (NnPr2)Si(NHiBu)3, (NnPr2)Si(NHtBu)3, (NiPr2)Si(NHMe)3, (NiPr2)Si(NHEt)3, (NiPr2)Si(NHnPr)3, (NiPr2)Si(NHiPr)3, (NiPr2)Si(NHnBu)3, (NiPr2)Si(NHiBu)3, (NiPr2)Si(NHtBu)3, (NnBu2)Si(NHMe)3, (NnBu2)Si(NHEt)3, (NnBu2)Si(NHnPr)3, (NnBu2)Si(NHiPr)3, (NnBu2)Si(NHnBu)3, (NnBu2)Si(NHiBu)3, (NnBu2)Si(NHtBu)3, (NiBu2)Si(NHMe)3, (NiBu2)Si(NHEt)3, (NiBu2)Si(NHnPr)3, (NiBu2)Si(NHiPr)3, (NiBu2)Si(NHnBu)3, (NiBu2)Si(NHiBu)3, (NiBu2)Si(NHtBu)3, (NtBu2)Si(NHMe)3, (NtBu2)Si(NHEt)3, (NtBu2)Si(NHnPr)3, (NtBu2)Si(NHiPr)3, (NtBu2)Si(NHnBu)3, (NtBu2)Si(NHiBu)3, (NtBu2)Si(NHtBu)3, (NH2)2Si(NHMe)2, (NH2)2Si(NHEt)2, (NH2)2Si(NHnPr)2, (NH2)2Si(NHiPr)2, (NH2)2Si(NHnBu)2, (NH2)2Si(NHiBu)2, (NH2)2Si(NHtBu)2, (NMe2)2Si(NHMe)2, (NMe2)2Si(NHEt)2, (NMe2)2Si(NHnPr)2, (NMe2)2Si(NHiPr)2, (NMe2)2Si(NHnBu)2, (NMe2)2Si(NHiBu)2, (NMe2)2Si(NHtBu)2, (NEt2)2Si(NHMe)2, (NEt2)2Si(NHEt)2, (NEt2)2Si(NHnPr)2, (NEt2)2Si(NHiPr)2, (NEt2)2Si(NHnBu)2, (NEt2)2Si(NHiBu)2, (NEt2)2Si(NHtBu)2, (NnPr2)2Si(NHMe)2, (NnPr2)2Si(NHEt)2, (NnPr2)2Si(NHnPr)2, (NnPr2)2Si(NHiPr)2, (NnPr2)2Si(NHnBu)2, (NnPr2)2Si(NHiBu)2, (NnPr2)2Si(NHtBu)2, (NiPr2)2Si(NHMe)2, (NiPr2)2Si(NHEt)2, (NiPr2)2Si(NHnPr)2, (NiPr2)2Si(NHiPr)2, (NiPr2)2Si(NHnBu)2, (NiPr2)2Si(NHiBu)2, (NiPr2)2Si(NHtBu)2, (NnBu2)2Si(NHMe)2, (NnBu2)2Si(NHEt)2, (NnBu2)2Si(NHnPr)2, (NnBu2)2Si(NHiPr)2, (NnBu2)2Si(NHnBu)2, (NnBu2)2Si(NHiBu)2, (NnBu2)2Si(NHtBu)2, (NiBu2)2Si(NHMe)2, (NiBu2)2Si(NHEt)2, (NiBu2)2Si(NHnPr)2, (NiBu2)2Si(NHiPr)2, (NiBu2)2Si(NHnBu)2, (NiBu2)2Si(NHiBu)2, (NiBu2)2Si(NHtBu)2, (NtBu2)2Si(NHMe)2, (NtBu2)2Si(NHEt)2, (NtBu2)2Si(NHnPr)2, (NtBu2)2Si(NHiPr)2, (NtBu2)2Si(NHnBu)2, (NtBu2)2Si(NHiBu)2, (NtBu2)2Si(NHtBu)2, Si(HNCH2CH2NH)2, Si(MeNCH2CH2NMe)2,　Si(EtNCH2CH2NEt)2, Si(nPrNCH2CH2NnPr)2, Si(iPrNCH2CH2NiPr)2, Si(nBuNCH2CH2NnBu)2, Si(iBuNCH2CH2NiBu)2, Si(tBuNCH2CH2NtBu)2, Si(HNCHCHNH)2, Si(MeNCHCHNMe)2, Si(EtNCHCHNEt)2, Si(nPrNCHCHNnPr)2, Si(iPrNCHCHNiPr)2, Si(nBuNCHCHNnBu)2, Si(iBuNCHCHNiBu)2, Si(tBuNCHCHNtBu)2, (HNCHCHNH)Si(HNCH2CH2NH), (MeNCHCHNMe)Si(MeNCH2CH2NMe), (EtNCHCHNEt)Si(EtNCH2CH2NEt), (nPrNCHCHNnPr)Si(nPrNCH2CH2NnPr), (iPrNCHCHNiPr)Si(iPrNCH2CH2NiPr), (nBuNCHCHNnBu)Si(nBuNCH2CH2NnBu), (iBuNCHCHNiBu)Si(iBuNCH2CH2NiBu), (tBuNCHCHNtBu)Si(tBuNCH2CH2NtBu), (NHtBu)2Si(HNCH2CH2NH), (NHtBu)2Si(MeNCH2CH2NMe), (NHtBu)2Si(EtNCH2CH2NEt), (NHtBu)2Si(nPrNCH2CH2NnPr), (NHtBu)2Si(iPrNCH2CH2NiPr), (NHtBu)2Si(nBuNCH2CH2NnBu), (NHtBu)2Si(iBuNCH2CH2NiBu), (NHtBu)2Si(tBuNCH2CH2NtBu), (NHtBu)2Si(HNCHCHNH), (NHtBu)2Si(MeNCHCHNMe),　(NHtBu)2Si(EtNCHCHNEt), (NHtBu)2Si(nPrNCHCHNnPr), (NHtBu)2Si(iPrNCHCHNiPr), (NHtBu)2Si(nBuNCHCHNnBu), (NHtBu)2Si(iBuNCHCHNiBu), (NHtBu)2Si(tBuNCHCHNtBu), (iPrNCH2CH2NiPr)Si(NHMe)2, (iPrNCH2CH2NiPr)Si(NHEt)2, (iPrNCH2CH2NiPr)Si(NHnPr)2, (iPrNCH2CH2NiPr)Si(NHiPr)2, (iPrNCH2CH2NiPr)Si(NHnBu)2, (iPrNCH2CH2NiPr)Si(NHiBu)2, (iPrNCH2CH2NiPr)Si(NHtBu)2, (iPrNCHCHNiPr)Si(NHMe)2, (iPrNCHCHNiPr)Si(NHEt)2, (iPrNCHCHNiPr)Si(NHnPr)2, (iPrNCHCHNiPr)Si(NHiPr)2, (iPrNCHCHNiPr)Si(NHnBu)2, (iPrNCHCHNiPr)Si(NHiBu)2 및 (iPrNCHCHNiPr)Si(NHtBu)2　로 이루어진 군으로부터 선택된 1종 이상의 전구체로 제공될 수 있고, 이 경우 본 발명에서 달성하고자 하는 효과를 충분히 얻을 수 있다.
상기 nPr은 n-프로필을 의미하고, iPr은 iso-프로필을 의미하며, nBu은 n-부틸을, iBu은 iso-부틸을, tBu은 tert-부틸을 의미한다.
상기 실리콘계 박막은 구체적인 예로 SixNy인 막 조성을 가질 수 있다.
여기서 x 및 y는 각각 0.5 내지 4.5의 정수일 수 있다.
상기 x 및 y는 바람직하게는 각각 2.5 내지 4.5의 정수일 수 있다.
상기 실리콘계 박막은 Si3N4, Si2N3, Si2N, SiN 또는 이들의 혼합으로 구성될 수 있으나, 이에 한정하는 것은 아니며, SiH, SiOH 또한 포함하는 의미이다.
상기 실리콘계 박막은 일반적으로 사용하는 확산방지막 뿐 아니라 에칭 정지막 또는 차지트랩으로서 반도체 소자에 활용될 수 있다.
상기 차폐 화합물은 하기 화학식 1
[화학식 1]
(상기 A는 탄소이고,
상기 R1, R3는 독립적으로 탄소수 1 내지 6의 알킬기이며,
상기 R2는 독립적으로 탄소수 1 내지 6의 알킬기 또는 식 BR4R5R6의 작용기를 가지고, 상기 B는 A와 결합된 탄소이고, 상기 R4, R5 및 R6은 독립적으로 수소, 탄소수 1 내지 6의 알킬기, 불소(F), 염소(Cl), 브롬(Br) 또는 아이오딘(I)이며,
상기 X는 할로겐 원소로 불소(F), 염소(Cl), 브롬(Br) 또는 아이오딘(I)이다.)로 표시되는 포화 화합물인 것을 특징으로 하고, 이와 같은 경우 실리콘계 박막 형성 시 실리콘계 박막에 잔류하지 않는 차폐 영역을 저감된 증착 속도로 형성하는 동시에 부반응을 억제하고 박막 성장률을 조절하여, 박막 내 공정 부산물이 저감되어 부식이나 열화가 저감되고, 박막의 결정성이 향상되며, 복잡한 구조를 갖는 기판 위에 박막을 형성하는 경우에도 단차 피복성(step coverage) 및 박막의 두께 균일성을 크게 향상시키는 효과가 있다.
상기 화학식 1에서 상기 A는 탄소이다.
상기 R1, R2 및 R3는 각각 독립적으로 탄소수 1 내지 6의 알킬기이되 이들 중 최소 하나 이상은 탄소수가 2 또는 5이다. 바람직한 일례로, 상기 R1, R2 및 R3 중 어느 하나의 탄소수는 1이고 나머지 둘의 탄소수는 2 또는 3, 보다 바람직하게는 상기 R1, R2 및 R3 중 어느 하나의 탄소수는 1이고 나머지 둘의 탄소수는 2이며, 이 범위 내에서 공정 부산물 감소 효과가 크고 단차 피복성이 우수하며, 박막 밀도 향상 효과 및 박막의 전기적 특성이 보다 뛰어난 이점이 있다.
상기 화학식 1에서 X는 할로겐 원소로, 바람직하게는 불소, 염소 또는 브롬일 수 있고, 보다 바람직하게는 염소 또는 브롬일 수 있으며, 이 범위 내에서 공정 부산물 감소 및 단차 피복성 개선 효과가 더욱 뛰어난 이점이 있다. 또한, 상기 X는 일례로 불소일 수 있고, 이 경우 고온 증착이 요구되는 공정에 보다 적합한 이점이 있다.
상기 화학식 1에서 X는 다른 바람직한 일례로 아이오딘일 수 있으며, 이 범위 내에서 박막 결정성이 개선되고 부반응을 억제하여 공정 부산물 감소 효과가 더욱 뛰어난 이점이 있다.
상기 화학식 1로 표시되는 화합물은 할로겐 치환된 터셔리 알킬 화합물로, 구체적인 예로 2-클로로-2-메틸프로판, 2-클로로-2메틸부탄, 2-클로로-2메틸펜탄, 3-클로로-3메틸펜탄, 3-클로로-3메틸헥산, 3-클로로-3에틸펜탄, 3-클로로-3에틸헥산, 4-클로로-4메틸헵탄, 4-클로로-4에틸헵탄, 4-클로로-4프로필헵탄, 2-브로모-2메틸프로판, 2-브로모-2메틸부탄, 2-브로모-2메틸펜탄, 3-브로모-3메틸펜탄, 3-브로모-3메틸헥산, 3-브로모-3에틸펜탄, 3-브로모-3에틸헥산, 4-브로모-4메틸헵탄, 4-브로모-4에틸헵탄, 4-브로모-4프로필헵탄, 2-아이오도-2메틸프로판, 2-아이오도-2메틸부탄, 2-아이오도-2메틸펜탄, 3-아이오도-3메틸펜탄, 3-아이오도-3메틸헥산, 3-아이오도-3에틸펜탄, 3-아이오도-3에틸헥산, 4-아이오도-4메틸헵탄, 4-아이오도-4에틸헵탄, 4-아이오도-4프로필헵탄, 2-플루오로-2메틸프로판, 2-플루오로-2메틸부탄, 2-플루오로-2메틸펜탄, 3-플루오로-3메틸펜탄, 3-플루오로-3메틸헥산, 3-플루오로-3에틸펜탄, 3-플루오로-3에틸헥산, 4-플루오로-4메틸헵탄, 4-플루오로-4에틸헵탄, 4-플루오로-4프로필헵탄으로 이루어진 군으로부터 선택된 1종 이상이고, 바람직하게는 2-클로로-2메틸프로판, 2-클로로-2메틸부탄, 3-클로로-3메틸펜탄, tert-부틸 클로라이드, 2-브로모-2메틸프로판, 2-브로모-2메틸부탄, 3-브로모-3메틸펜탄, tert-부틸 브로마이드, 2-아이오도-2메틸프로판, 2-아이오도-2메틸부탄, 3-아이오도-3메틸펜탄, tert-부틸 아이오다이드, 2-플루오로-2메틸 프로판, 2-플루오로-2메틸부탄, 3-플루오로-3메틸펜탄 및 tert-부틸 플루오라이드로 이루어진 군으로부터 선택된 1종 이상이며, 이 경우 실리콘 박막용 차폐 영역을 제공하여 박막의 성장률을 조절하는 효과가 크고, 공정 부산물 제거 효과 또한 크고, 단차 피복성 개선 및 막질 개선효과가 우수하다.
상기 화학식 1로 표시되는 화합물은 일례로 굴절률(a)이 1.38 내지 1.52 범위 내인 동시에 25℃에서 측정한 증기압(mmHg, b)을 상기 굴절률(a)로 나눈 값(b/a)이 0.003 내지 0.033 범위 내인 포화 화합물일 수 있다. 이러한 경우에 기판에 실리콘계 박막용 차폐 영역을 형성하여 실리콘계 박막의 증착 속도를 저감시키고 박막 성장률을 적절히 낮추어 복잡한 구조를 갖는 기판위에 박막을 형성하는 경우에도 단차 피복성(step coverage) 및 박막의 두께 균일성을 크게 향상시키고 박막 전구체 뿐 아니라 공정 부산물이 흡착을 저지하여 기판의 표면을 효과적으로 보호(protection)하고 공정 부산물을 효과적으로 제거하는 이점이 있다.
상기 화학식 1로 표시되는 화합물은 구체적인 예로 굴절률(a)이 1.38 내지 1.51 범위 내인 동시에 25℃에서 측정한 증기압(mmHg, b)을 상기 굴절률(a)로 나눈 값(b/a)이 0.003 내지 0.0325 범위 내인 포화 화합물일 수 있고, 바람직하게는 굴절률(a)이 1.383 내지 1.505 범위 내인 동시에 25℃에서 측정한 증기압(mmHg, b)을 상기 굴절률(a)로 나눈 값(b/a)이 0.0035 내지 0.0324 범위 내인 포화 화합물일 수 있으며, 이 경우에 기판에 실리콘계 박막용 차폐 영역을 형성하여 실리콘계 박막의 증착 속도를 저감시키고 박막 성장률을 적절히 낮추어 복잡한 구조를 갖는 기판위에 박막을 형성하는 경우에도 단차 피복성(step coverage) 및 박막의 두께 균일성을 크게 향상시키고 박막 전구체 뿐 아니라 공정 부산물이 흡착을 저지하여 기판의 표면을 효과적으로 보호(protection)하고 공정 부산물을 효과적으로 제거하는 이점이 있다.
상기 차폐 화합물은 실리콘계 박막용 차폐 영역을 제공할 수 있다.
일례로, 상기 실리콘계 박막용 차폐 영역은 상기 실리콘계 박막이 형성되는 전체 기판 또는 일부 기판에 형성될 수 있다.
상기 실리콘계 박막용 차폐 영역은 상기 실리콘계 박막에 잔류하지 않는 것을 특징으로 한다.
이때 잔류하지 않는다는 것은, 달리 특정하지 않는 한, XPS로 성분 분석 시 C 원소 0.1 원자%(atom %), Si 원소 0.1 원자%(atom%) 미만, N 원소 0.1 원자%(atom%) 미만, 할로겐 원소 0.1 원자%(atom%) 미만으로 존재하는 경우를 지칭한다.
상기 실리콘계 박막은 구체적인 예로 할로겐 화합물을 0.01% 이하로 포함할 수 있다.
상기 실리콘계 박막은 확산방지막, 에칭정지막 또는 차지트랩 용도로 사용될 수 있으며, 이에 한정하는 것은 아니다.
상기 차폐 화합물은 바람직하게는 순도 99.9% 이상의 화합물, 순도 99.95% 이상의 화합물, 또는 순도 99.99% 이상의 화합물일 수 있으며, 참고로 순도 99% 미만의 화합물을 사용할 경우에는 불순물을 형성할 수 있어 가급적 99% 이상의 물질을 사용하는 것이 좋다.
상기 화학식 1로 표시되는 화합물은 바람직하게 원자층 증착(ALD) 공정에 사용되는 것이며, 이 경우 전구체 화합물의 흡착을 방해하지 않으면서 차폐 화합물로서 기판의 표면을 효과적으로 보호(protection)하고 공정 부산물을 효과적으로 제거하는 이점이 있다.
상기 화학식 1로 표시되는 화합물은 바람직하게 상온(25℃)에서 액체이고, 밀도가 0.8 내지 2.5 g/cm3 또는 0.8 내지 1.5 g/cm3이며, 증기압(20℃)이 0.1 내지 300 mmHg 또는 1 내지 300 mmHg이고, 물에서의 용해도(25℃)가 200 mg/L 이하일 수 있으며, 이 범위 내에서 차폐 영역을 효과적으로 형성하고, 단차 피복성, 박막의 두께 균일성 및 막질 개선이 우수한 효과가 있다.
보다 바람직하게는, 상기 화학식 1로 표시되는 화합물은 밀도가 0.75 내지 2.0 g/cm3 또는 0.8 내지 1.3 g/cm3이며, 증기압(20
Figure pat00004
이 1 내지 260 mmHg이고, 물에서의 용해도(25
Figure pat00005
가 160 mg/L 이하일 수 있으며, 이 범위 내에서 차폐 영역을 효과적으로 형성하고, 단차 피복성, 박막의 두께 균일성 및 막질개선이 우수한 효과가 있다.
본 발명의 실리콘계 박막 형성 방법은 하기 화학식 1
[화학식 1]
(상기 A는 탄소이고,
상기 R1, R3는 독립적으로 탄소수 1 내지 6의 알킬기이며,
상기 R2는 독립적으로 탄소수 1 내지 6의 알킬기 또는 식 BR4R5R6의 작용기를 가지고, 상기 B는 A와 결합된 탄소이고, 상기 R4, R5 및 R6은 독립적으로 수소, 탄소수 1 내지 6의 알킬기, 불소(F), 염소(Cl), 브롬(Br) 또는 아이오딘(I)이며,
상기 X는 할로겐 원소로 불소(F), 염소(Cl), 브롬(Br) 또는 아이오딘(I)이다.)로 표시되는 차폐 화합물을 ALD 챔버 내로 주입하여 로딩(loading)된 기판 표면에 흡착시키는 단계를 포함하는 것을 특징으로 하고, 이와 같은 경우 기판에 실리콘계 박막용 차폐 영역을 형성하여 실리콘계 박막의 증착 속도를 저감시키고 박막 성장률을 적절히 낮추어 복잡한 구조를 갖는 기판위에 박막을 형성하는 경우에도 단차 피복성(step coverage) 및 박막의 두께 균일성을 크게 향상시키는 효과가 있다.
상기 차폐 화합물을 기판 표면에 차폐시키는 단계는 기판 표면에 차폐 화합물의 공급 시간(Feeding Time)이 사이클당 바람직하게 0.01 내지 20 초, 보다 바람직하게 0.02 내지 20 초, 더욱 바람직하게 0.04 내지 20 초, 보다 더욱 바람직하게 0.05 내지 20 초이고, 이 범위 내에서 박막 성장률이 낮고 단차 피복성 및 경제성이 우수한 이점이 있다.
본 기재에서 차폐 화합물의 공급 시간(Feeding Time)은 챔버의 부피 15 내지 20 L 및 유량 0.5 내지 5 mg/s을 기준으로 하고, 보다 구체적으로는 챔버의 부피 18 L 및 유량 1 내지 2 mg/s을 기준으로 한다.
상기 박막 형성 방법은 바람직한 일 실시예로 상기 차폐 화합물을 기화하여 ALD 챔버 내 로딩된 기판 표면에 차폐시키는 단계; 상기 챔버 내부를 퍼지 가스로 1차 퍼징하는 단계; 전구체 화합물을 기화하여 챔버 내 로딩된 기판 표면에 흡착시키는 단계; 상기 챔버 내부를 퍼지 가스로 2차 퍼징하는 단계; 상기 챔버 내부에 반응 가스를 공급하는 단계; 및 상기 챔버 내부를 퍼지 가스로 3차 퍼징하는 단계를 포함할 수 있다. 이때, 상기 차폐 단계 내지 3차 퍼징 단계를 단위 사이클(cycle)로 하여 목적하는 두께의 박막을 얻을 때까지 상기 사이클을 반복하여 수행할 수 있고, 이와 같이 한 사이클 내에서 본 발명의 차폐 화합물을 전구체 화합물보다 먼저 투입하여 기판에 흡착시키는 경우, 고온에서 증착하더라도 박막 성장률이 적절히 낮출 수 있고, 생성되는 공정 부산물이 효과적으로 제거되어 박막의 비저항이 감소되고 단차 피복성이 크게 향상되는 이점이 있다.
바람직한 또 다른 실시예로, 상기 박막 형성 방법은 전구체 화합물을 기화하여 챔버 내 로딩된 기판 표면에 흡착시키는 단계; 상기 챔버 내부를 퍼지 가스로 1차 퍼징하는 단계; 상기 차폐 화합물을 기화하여 챔버 내 로딩된 기판 표면에 흡착시키는 단계; 상기 챔버 내부를 퍼지 가스로 2차 퍼징하는 단계; 상기 챔버 내부에 반응 가스를 공급하는 단계; 및 상기 챔버 내부를 퍼지 가스로 3차 퍼징하는 단계를 포함할 수 있다. 이때, 상기 차폐 단계 내지 3차 퍼징 단계를 단위 사이클로 하여 목적하는 두께의 박막을 얻을 때까지 상기 사이클을 반복하여 수행할 수 있고, 이와 같이 한 사이클 내에서 본 발명의 차폐 화합물을 전구체 화합물보다 나중에 투입하여 기판에 흡착시키는 경우, 상기 차폐 화합물은 박막 형성용 활성화제로서 작용할 수 있으며, 이 경우 이러한 경우 박막 성장률이 높아지고, 박막의 밀도 및 결정성이 높아져 박막의 비저항이 감소되고 전기적 특성이 크게 향상되는 이점이 있다.
본 발명의 박막 형성 방법은 바람직한 일례로 한 사이클 내에서 본 발명의 차폐 화합물을 전구체 화합물보다 먼저 투입하여 기판에 흡착시킬 수 있고, 이 경우 고온에서 박막을 증착시키더라도 박막 성장률을 적절히 감소시킴으로써 공정 부산물이 크게 감소되고 단차 피복성이 크게 향상될 수 있고, 박막의 결성성이 증가하여 박막의 비저항이 감소될 수 있으며, 종횡비가 큰 반도체 소자에 적용하더라도 박막의 두께 균일도가 크게 향상되어 반도체 소자의 신뢰성을 확보하는 이점이 있다.
상기 박막 형성 방법은 일례로 상기 차폐 화합물을 전구체 화합물의 증착 전 또는 후에 증착시키는 경우, 필요에 따라 단위 사이클을 1 내지 99,999회 반복 수행할 수 있고, 바람직하게는 단위 사이클을 10 내지 10,000회, 보다 바람직하게는 50 내지 5,000회, 보다 더욱 바람직하게는 100 내지 2,000회 반복 수행할 수 있으며, 이 범위 내에서 목적하는 박막의 두께를 얻으면서 본 발명에서 달성하고자 하는 효과를 충분히 얻을 수 있다.
상기 전구체 화합물은 Si와 C, N, H 및 Cl로 이루어진 군으로부터 선택된 1종 이상으로 구성된 분자로서 25 ℃에서 증기압이 2 mTorr 내지 75 KTorr 이하인 실리콘 전구체인 경우에, 자연 산화에도 불구하고 전술한 차폐 화합물에 의한 차폐 영역을 형성하는 효과를 극대화할 수 있다.
본 발명에서 상기 챔버는 일례로 ALD 챔버 또는 CVD 챔버일 수 있다.
본 발명에서 상기 차폐 화합물 또는 전구체 화합물은 기화하여 주입된 다음 플라즈마 후처리하는 단계를 포함할 수 있고, 이 경우에 박막의 성장률을 조절하면서 공정 부산물을 줄일 수 있다.
기판 상에 상기 차폐 화합물을 먼저 흡착시킨 후 상기 전구체 화합물을 흡착시키는 경우, 또는 상기 전구체 화합물을 먼저 흡착시킨 후 상기 차폐 화합물을 흡착시키는 경우, 상기 미흡착 차폐 화합물을 퍼징하는 단계에서 상기 챔버 내부로 투입되는 퍼지 가스의 양은 상기 미흡착 차폐 화합물을 제거하는 데 충분한 양이면 특별히 제한되지 않으나, 일례로 10 내지 100,000배일 수 있고, 바람직하게는 50 내지 50,000배, 보다 바람직하게는 100 내지 10,000배일 수 있으며, 이 범위 내에서 미흡착 차폐 화합물을 충분히 제거하여 박막이 고르게 형성되고 막질의 열화를 방지할 수 있다. 여기서, 상기 퍼지 가스 및 차폐 화합물의 투입량은 각각 한 사이클을 기준으로 하며, 상기 차폐 화합물의 부피는 기회된 차폐 화합물 증기의 부피를 의미한다.
구체적인 일례로, 상기 차폐 화합물을 유속 1.66 mL/s 및 주입시간 0.5 sec으로 주입(1 사이클 당)하고, 미흡착 차폐 화합물을 퍼징하는 단계에서 퍼지 가스를 유량 166.6 mL/s 및 주입시간 3 sec로 주입(1 사이클 당)하는 경우, 퍼지 가스의 주입량은 차폐 화합물 주입량의 602배이다.
또한, 상기 미흡착 전구체 화합물을 퍼징하는 단계에서 상기 ALD 챔버 내부로 투입되는 퍼지 가스의 양은 상기 미흡착 전구체 화합물을 제거하는 데 충분한 양이면 특별히 제한되지 않으나, 일례로 상기 ALD 챔버 내부로 투입된 전구체 화합물의 부피를 기준으로 10 내지 10,000배일 수 있고, 바람직하게는 50 내지 50,000배, 보다 바람직하게는 100 내지 10,000배일 수 있으며, 이 범위 내에서 미흡착 전구체 화합물을 충분히 제거하여 박막이 고르게 형성되고 막질의 열화를 방지할 수 있다. 여기서, 상기 퍼지 가스 및 전구체 화합물의 투입량은 각각 한 사이클을 기준으로 기준으로 하며, 상기 전구체 화합물의 부피는 기회된 전구체 화합물 증기의 부피를 의미한다.
또한, 상기 반응 가스 공급 단계 직후 수행하는 퍼징 단계에서 상기 ALD 챔버 내부로 투입되는 퍼지 가스의 양은 일례로 상기 ALD 챔버 내부로 투입된 반응 가스의 부피를 기준으로 10 내지 10,000배일 수 있고, 바람직하게는 50 내지 50,000배, 보다 바람직하게는 100 내지 10,000배일 수 있으며, 이 범위 내에서 원하는 효과를 충분히 얻을 수 있다. 여기서, 상기 퍼지 가스 및 반응 가스의 투입량은 각각 한 사이클을 기준으로 한다.
상기 차폐 화합물 및 전구체 화합물은 바람직하게 VFC 방식, DLI 방식 또는 LDS 방식으로 ALD 챔버 내로 이송될 수 있고, 보다 바람직하게는 LDS 방식으로 챔버 내로 이송되는 것이다.
상기 챔버 내 로딩된 기판은 일례로 300 내지 800 ℃, 구체적인 예로 500 내지 700 ℃로 가열될 수 있으며, 상기 차폐 화합물 또는 전구체 화합물은 상기 기판 상에 가열되지 않은 채로 혹은 가열된 상태로 주입될 수 있으며, 증착 효율에 따라 가열되지 않은 채 주입된 다음 증착 공정 도중에 가열 조건을 조절하여도 무방하다. 일례로 300 내지 800 ℃ 하에 1 내지 30초간 기판 상에 주입할 수 있다.
상기 차폐 화합물과 상기 전구체 화합물의 챔버 내 투입량(mg/cycle) 비는 바람직하게 1:1.5 내지 1:20일 수 있고, 보다 바람직하게 1:2 내지 1:15이며, 더욱 바람직하게 1:2 내지 1:12이고, 보다 더욱 바람직하게 1:2.5 내지 1:10이며, 이 범위 내에서 단차 피복성 향상 효과 및 공정 부산물의 저감 효과가 크다.
본 발명에서 상기 전구체 화합물은 일례로 비극성 용매와 혼합하여 챔버 내로 투입될 수 있고, 이 경우 전구체 화합물의 점도나 증기압을 용이하게 조절 가능한 이점이 있다.
상기 비극성 용매는 바람직하게 알칸 및 사이클로 알칸으로 이루어진 군으로부터 선택된 1종 이상일 수 있고, 이러한 경우 반응성이 매우 낮고 수분 관리가 용이한 유기용매를 함유하면서도 박막 형성 시 증착 온도가 증가되더라도 단차 피복성(step coverage)이 향상되는 이점이 있다.
보다 바람직한 예로, 상기 비극성 용매는 C1 내지 C10의 알칸(alkane) 또는 C3 내지 C10의 사이클로알칸(cycloalkane)을 포함할 수 있으며, 바람직하게는 C3 내지 C10의 사이클로알칸(cycloalkane)이고, 이 경우 반응성이 매우 낮고 수분 관리가 용이한 이점이 있다.
본 기재에서 C1, C3 등은 탄소수를 의미한다.
상기 사이클로알칸은 바람직하게는 C3 내지 C10의 모노사이클로알칸일 수 있으며, 상기 모노사이클로알칸 중 사이클로펜탄(cyclopentane)이 상온에서 액체이며 가장 증기압이 높아 기상 증착 공정에서 바람직하나, 이에 한정되는 것은 아니다.
상기 비극성 용매는 일례로 물에서의 용해도(25℃)가 200 mg/L 이하, 바람직하게는 50 내지 400 mg/L, 보다 바람직하게는 135 내지 175 mg/L이고, 이 범위 내에서 전구체 화합물에 대한 반응성이 낮고 수분 관리가 용이한 이점이 있다.
본 기재에서 용해도는 본 발명이 속한 기술분야에서 통상적으로 사용하는 측정 방법이나 기준에 의하는 경우 특별히 제한되지 않고, 일례로 포화용액을 HPLC법으로 측정할 수 있다.
상기 비극성 용매는 바람직하게 전구체 화합물 및 비극성 용매를 합한 총 중량에 대하여 5 내지 95 중량%를 포함할 수 있고, 보다 바람직하게는 10 내지 90 중량%를 포함할 수 있으며, 더욱 바람직하게는 40 내지 90 중량%를 포함할 수 있고, 가장 바람직하게는 70 내지 90 중량%를 포함할 수 있다.
만약, 상기 비극성 용매의 함량이 상기 상한치를 초과하여 투입되면 불순물을 유발하여 저항과 박막내 불순물 수치가 증가하고, 상기 유기용매의 함량이 상기 하한치 미만으로 투입될 경우 용매 첨가로 인한 단차 피복성의 향상 효과 및 염소(Cl) 이온과 같은 불순물의 저감효과가 적은 단점이 있다.
상기 실리콘계 박막 형성 방법은 일례로 상기 차폐 화합물을 사용하는 경우, 하기 수학식 1로 계산되는 사이클당 박막 성장률(Å/cycle) 감소율이 -5 % 이하이고, 바람직하게는 -10 % 이하, 보다 바람직하게는 -20 % 이하이고, 더욱 바람직하게는 -30 % 이하, 보다 더욱 바람직하게는 -40 % 이하, 가장 바람직하게는 -45 % 이하이며, 이 범위 내에서 단차 피복성 및 막의 두께 균일성이 우수하다.
[수학식 1]
사이클당 박막 성장률 감소율(%) = [(차폐 화합물을 사용했을 때 사이클당 박막 성장률 - 차폐 화합물을 사용하지 않았을 때 사이클당 박막 성장률) / 차폐 화합물을 사용하지 않았을 때 사이클당 박막 성장률] Ⅹ 100
상기 수학식 1에서, 차폐 화합물을 사용했을 때 및 사용하지 않았을 때 사이클당 박막 성장률은 각각의 사이클 당 박막 증착 두께(Å/cycle), 즉 증착 속도를 의미하고, 상기 증착 속도는 일례로 Ellipsometery로 박막의 최종 두께를 측정한 후 총 사이클 회수로 나누어 평균 증착 속도로 구할 수 있다. 보다 정확한 두께 측정을 위해 상기 광학두께 (Ellipsometry) 측정법은 투과전자현미경 (TEM) 분석으로 상관분석하여 두께 오차를 개선하였다.
상기 수학식 1에서, "차폐 화합물을 사용하지 않았을 때"는 박막 증착 공정에서 기판 상에 전구체 화합물만을 흡착시켜 박막을 제조하는 경우를 의미하고, 구체적인 예로는 상기 박막 형성 방법에서 차폐 화합물을 흡착시키는 단계 및 미흡착 차폐 화합물을 퍼징시키는 단계를 생략하여 박막을 형성한 경우를 가리킨다.
상기 실리콘계 박막 형성 방법은 SIMS에 의거하여 측정된, 박막 두께 100Å 기준 박막 내 잔류 할로겐 세기(c/s)가 바람직하게 4,000ppm 이하, 보다 바람직하게 3,700ppm 이하, 더욱 바람직하게 3,500ppm 이하, 보다 더욱 바람직하게 2,000ppm 이하일 수 있고, 보다 바람직하게는 0ppm이거나 이에 근접할 수 있으며, 이러한 범위 내에서 부식 및 열화가 방지되는 효과가 우수하다.
본 기재에서 퍼징은 바람직하게 1,000 내지 50,000 sccm(Standard Cubic Centimeter per Minute), 보다 바람직하게 2,000 내지 30,000 sccm, 더욱 바람직하게 2,500 내지 15,000 sccm이고, 이 범위 내에서 사이클당 박막 성장률이 적절히 제어되고, 단일 원자층(atomic mono-layer)으로 혹은 이에 가깝게 증착이 이루어져 막질 측면에서 유리한 이점이 있다.
상기 ALD(원자층 증착공정)은 높은 종횡비가 요구되는 집적회로(IC: Integrated Circuit) 제작에 있어서 매우 유리하며, 특히 자기제한적인 박막 성장 메커니즘에 의해 우수한 단차 도포성 (conformality), 균일한 피복성 (uniformity) 및 정밀한 두께 제어 등과 같은 이점이 있다.
상기 박막 형성 방법은 일례로 50 내지 800 ℃ 범위의 증착 온도에서 실시할 수 있고, 바람직하게는 300 내지 700 ℃ 범위의 증착 온도에서, 보다 바람직하게는 500 내지 700 ℃ 범위의 증착 온도에서 실시하는 것이며, 보다 더욱 바람직하게는 600 내지 650 ℃ 범위의 증착 온도에서 실시하는 것인데, 이 범위 내에서 ALD 공정 특성을 구현하면서 우수한 막질의 박막으로 성장시키는 효과가 있다.
상기 박막 형성 방법은 일례로 0.01 내지 20 Torr 범위의 증착 압력에서 실시할 수 있고, 바람직하게는 0.1 내지 20 Torr 범위의 증착 압력에서, 보다 바람직하게는 0.1 내지 10 Torr 범위의 증착 압력에서, 가장 바람직하게는 0.3 내지 5 Torr 범위의 증착 압력에서 실시하는 것인데, 이 범위 내에서 균일한 두께의 박막을 얻는 효과가 있다.
본 기재에서 증착 온도 및 증착 압력은 증착 챔버 내 형성되는 온도 및 압력으로 측정되거나, 증착 챔버 내 기판에 가해지는 온도 및 압력으로 측정될 수 있다.
상기 실리콘계 박막 형성 방법은 바람직하게 상기 차폐 화합물을 챔버 내에 투입하기 전에 챔버 내 온도를 증착 온도로 승온하는 단계; 및/또는 상기 차폐 화합물을 챔버 내에 투입하기 전에 챔버 내에 비활성 기체를 주입하여 퍼징하는 단계를 포함할 수 있다.
또한, 본 발명은 상기 실리콘계 박막 제조 방법을 구현할 수 있는 박막 제조 장치로 ALD 챔버, 차폐 화합물을 기화하는 제1 기화기, 기화된 차폐 화합물을 ALD 챔버 내로 이송하는 제1 이송수단, 박막 전구체를 기화하는 제2 기화기 및 기화된 박막 전구체를 ALD 챔버 내로 이송하는 제2 이송수단을 포함하는 박막 제조 장치를 포함할 수 있다. 여기에서 기화기 및 이송수단은 본 발명이 속한 기술분야에서 통상적으로 사용되는 기화기 및 이송수단인 경우 특별히 제한되지 않는다.
구체적인 예로서, 상기 박막 형성 방법에 대해 설명하면, 먼저 상부에 박막이 형성될 기판을 원자층 증착이 가능한 증착 챔버 내에 위치시킨다.
상기 기판은 실리콘 기판, 실리콘 옥사이드 등의 반도체 기판을 포함할 수 있다.
상기 기판은 그 상부에 도전층 또는 절연층이 더 형성되어 있을 수 있다.
상기 증착 챔버 내에 위치시킨 기판 상에 박막을 증착하기 위해서 상술한 차폐 화합물과, 전구체 화합물 또는 이와 비극성 용매의 혼합물을 각각 준비한다.
이후 준비된 차폐 화합물을 기화기 내로 주입한 후 증기상으로 변화시켜 증착 챔버로 전달하여 기판 상에 흡착시키고, 퍼징(purging)하여 미흡착된 차폐 화합물을 제거시킨다.
다음으로, 준비된 전구체 화합물 또는 이와 비극성 용매의 혼합물(박막 형성용 조성물)을 기화기 내로 주입한 후 증기상으로 변화시켜 증착 챔버로 전달하여 기판 상에 흡착시키고, 미흡착된 전구체 화합물/박막 형성용 조성물을 퍼징(purging)시킨다.
본 기재에서 상기 차폐 화합물을 기판 상에 흡착시킨 후 퍼징하여 미흡착 차폐 화합물을 제거시키는 공정; 및 전구체 화합물을 기판 상에 흡착시키고 퍼징하여 미흡착 전구체 화합물을 제거시키는 공정은 필요에 따라 순서를 바꾸어 실시할 수 있다.
본 기재에서 차폐 화합물 및 전구체 화합물(박막 형성용 조성물) 등을 증착 챔버로 전달하는 방식은 일례로 기체상 유량 제어(Mass Flow Controller; MFC) 방법을 활용하여 휘발된 기체를 이송하는 방식(Vapor Flow Control; VFC) 또는 액체상 유량 제어(Liquid Mass Flow Controller; LMFC) 방법을 활용하여 액체를 이송하는 방식(Liquid Delivery System; LDS)을 사용할 수 있고, 바람직하게는 LDS 방식을 사용하는 것이다.
이때 차폐 화합물 및 전구체 화합물 등을 기판 상에 이동시키기 위한 운송 가스 또는 희석 가스로는 아르곤(Ar), 질소(N2), 헬륨(He)으로 이루어진 군으로부터 선택되는 하나 또는 둘 이상의 혼합 기체를 사용할 수 있으나, 제한되는 것은 아니다.
본 기재에서 퍼지 가스로는 일례로 비활성 가스가 사용될 수 있고, 바람직하게는 상기 운송 가스 또는 희석 가스를 사용할 수 있다.
다음으로, 반응 가스를 공급한다. 상기 반응 가스로는 본 발명이 속한 기술분야에서 통상적으로 사용되는 반응 가스인 경우 특별히 제한되지 않고, 바람직하게 질화제를 포함할 수 있다. 상기 질화제와 기판에 흡착된 전구체 화합물이 반응하여 질화막이 형성된다.
바람직하게는 상기 질화제는 질소 가스(N2), 히드라진 가스(N2H4), 또는 질소 가스 및 수소 가스의 혼합물일 수 있다.
상기 반응 가스는 수소(H2)를 단독으로 포함할 수 있다. 상기 수소와 기판에 흡착된 전구체 화합물이 반응하여 실리콘막이 형성된다.
다음으로, 비활성 가스를 이용하여 반응하지 않은 잔류 반응 가스를 퍼징시킨다. 이에 따라, 과량의 반응 가스뿐만 아니라 생성된 부산물도 함께 제거할 수 있다.
위와 같이, 상기 실리콘계 박막 형성 방법은 일례로 차폐 화합물을 기판 상에 차폐시키는 단계, 미흡착된 차폐 화합물을 퍼징하는 단계, 전구체 화합물/박막 형성용 조성물을 기판 상에 흡착시키는 단계, 미흡착된 전구체 화합물/박막 형성용 조성물을 퍼징하는 단계, 반응 가스를 공급하는 단계, 잔류 반응 가스를 퍼징하는 단계를 단위 사이클로 하며, 원하는 두께의 박막을 형성하기 위해, 상기 단위 사이클을 반복할 수 있다.
상기 실리콘계 박막 형성 방법은 다른 일례로 전구체 화합물/박막 형성용 조성물을 기판 상에 흡착시키는 단계, 미흡착된 전구체 화합물/박막 형성용 조성물을 퍼징하는 단계, 차폐 화합물을 기판 상에 흡착시키는 단계, 미흡착된 차폐 화합물을 퍼징하는 단계, 반응 가스를 공급하는 단계, 잔류 반응 가스를 퍼징하는 단계를 단위 사이클로 하며, 원하는 두께의 박막을 형성하기 위해, 상기 단위 사이클을 반복할 수 있다.
상기 단위 사이클은 일례로 1 내지 99,999회, 바람직하게는 10 내지 1,000회, 보다 바람직하게는 50 내지 5,000회, 보다 더욱 바람직하게는 100 내지 2,000회 반복될 수 있고, 이 범위 내에서 목적하는 박막 특성이 잘 발현되는 효과가 있다.
본 발명은 또한 반도체 기판을 제공하고, 상기 반도체 기판은 본 기재의 실리콘계 박막 형성 방법으로 제조됨을 특징으로 하며, 이러한 경우 박막의 단차 피복성(step coverage) 및 박막의 두께 균일성이 크게 뛰어나고, 박막의 밀도 및 전기적 특성이 뛰어난 효과가 있다.
상기 제조된 박막은 바람직하게 두께가 100 nm 이하이고, 박막 두께 10 또는 20 nm 기준 식각속도 (WER @ LAL500 60s) < 2 nm/min 이며, 잔류 탄소 함량과 잔류 할로겐 함량이 모두 0.01 % 이하를 만족하고, 단차피복율이 90% 이상이며, 이 범위 내에서 절연막 및 Charge trap layer 로서 성능이 뛰어나지만, 이에 한정하는 것은 아니다.
상기 박막은 두께가 일례로 1 내지 100 nm, 바람직하게는 1 내지 50 nm, 보다 바람직하게는 3 내지 25 nm, 더욱 바람직하게는 5 내지 20 nm일 수 있고, 이 범위 내에서 박막 특성이 우수한 효과가 있다.
상기 박막은 잔류 탄소 함량과 잔류 할로겐 함량이 각각 바람직하게는 0.1% 이하 또는 0 내지 0.01% 일수 있고, 더욱 바람직하게는 0 내지 0.001%, 보다 더욱 바람직하게는 0 내지 0.0001% 일 수 있고, 이 범위 내에서 박막 특성이 우수하면서도 박막 성장률이 저감되는 효과가 있다. 이 범위 내에서 박막 내 탄소의 적정한 함량은 박막의 밴드갭 내부의 deep trap site를 형성시켜 전하의 저장특성을 향상시키면서 막 밀도를 개선시켜 식각속도를 개선시키는 등 우수한 절연막 특성을 보이는 특징이 있고, 박막 내 할로겐 잔류량이 낮을수록 막질이 뛰어나 바람직하다.
상기 박막은 일례로 단차 피복률이 90% 이상, 바람직하게는 92% 이상, 보다 바람직하게는 95% 이상이며, 이 범위 내에서 복잡한 구조의 박막이라도 용이하게 기판에 증착시킬 수 있어 차세대 반도체 장치에 적용 가능한 이점이 있다.
상기 제조된 박막은 일례로 질화규소막(SixNy, 여기서 0<x≤4.5, 0<y≤4.5, 바람직하게는 0.5≤x≤4.5, 0.5≤y≤4.5, 보다 바람직하게는 2.5≤x≤4.5, 2.5≤y≤4.5일 수 있음)을 포함할 수 있으며, 이 경우 반도체 소자의 확산방지막, 에칭정지막 또는 차지트랩으로 유용한 이점이 있다.
상기 박막은 일례로 필요에 따라 2층 또는 3층의 다층 구조일 수 있다. 상기 2층 구조의 다층막은 구체적인 일례로 하층막-중층막 구조일 수 있고, 상기 3층 구조의 다층막은 구체적인 일례로 하층막-중층막-상층막 구조일 수 있다.
상기 하층막은 일례로 Si, SiO2, MgO, Al2O3, CaO, ZrSiO4, ZrO2, HfSiO4, Y2O3, HfO2, LaLuO2, Si3N4, SrO, La2O3, Ta2O5, BaO, TiO2로 이루어진 군에서 선택된 1종 이상을 포함하여 이루어질 수 있다.
상기 중층막은 일례로 TixNy, 바람직하게는 TN을 포함하여 이루어질 수 있다.
상기 상층막은 일례로 W, Mo로 이루어진 군에서 선택된 1종 이상을 포함하여 이루어질 수 있다.
이하, 본 발명의 이해를 돕기 위하여 바람직한 실시예 및 도면을 제시하나, 하기 실시예 및 도면은 본 발명을 예시하는 것일 뿐 본 발명의 범주 및 기술사상 범위 내에서 다양한 변경 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속하는 것도 당연한 것이다.
[실시예]
실시예 1
차폐 화합물로 tert-butyl iodide와 박막 전구체 화합물로 Si2Cl6를 각각 준비하였다.
준비된 차폐 화합물을 캐니스터에 담아 상온에서 LMFC(Liquid Mass Flow Controller)를 이용하여 0.05 g/min의 유속으로 120 ℃로 가열된 기화기로 공급하였다. 기화기에서 증기상으로 기화된 차폐 화합물을 1초 동안 기판이 로딩된 증착 챔버에 투입한 후 아르곤 가스를 5000 sccm으로 2초 동안 공급하여 아르곤 퍼징을 실시하였다. 이때 반응 챔버내 압력은 2.5 Torr로 제어하였다.
다음으로 준비된 Si2Cl6를 별도의 캐니스터에 담아 상온에서 LMFC(Liquid Mass Flow Controller)를 이용하여 0.05 g/min의 유속으로 150 ℃로 가열된 별도의 기화기로 공급하였다. 기화기에서 증기상으로 기화된 Si2Cl6를 1초 동안 증착 챔버에 투입한 후 아르곤 가스를 5000 sccm으로 2초 동안 공급하여 아르곤 퍼징을 실시하였다. 이때 반응 챔버내 압력은 2.5 Torr로 제어하였다.
다음으로 반응성 가스로서 암모니아 1000 sccm을 3초 동안 상기 반응 챔버에 투입한 후, 3초 동안 아르곤 퍼징을 실시하였다. 이때 금속 박막이 형성될 기판을 460 ℃로 가열하였다. 이와 같은 공정을 200 내지 400회 반복하여 10 nm 두께의 자기-제한 원자층인 SiN 박막 (SixNy 박막(x 및 y는 각각 0.5 내지 4.5의 정수이다.)에 해당)을 형성하였다.
식각속도 확인을 위해 LAL500 식각액을 활용하여 60초 동안 SiN 박막을 식각액에 담가 식각한 후 감소된 두께를 광학두께로 측정하여 식각속도를 계산하였다.
실시예 2
실시예 1에서 차폐 화합물로 tert-butyl bromide를 사용하는 것을 제외하고는 실시예 1과 동일한 방법으로 자기-제한 원자층인 SiN 박막을 형성하였다.
식각속도 확인을 위해 LAL500 식각액을 활용하여 60초 동안 SiN 박막을 식각액에 담가 식각한 후 감소된 두께를 광학두께로 측정하여 식각속도를 계산하였다.
실시예 3
차폐 화합물로 tert-butyl chloride와 막 전구체 화합물로 Si2Cl6를 각각 준비하였다.
준비된 차폐 화합물을 캐니스터에 담아 상온에서 LMFC(Liquid Mass Flow Controller)를 이용하여 0.1 g/min의 유속으로 120 ℃로 가열된 기화기로 공급하였다. 기화기에서 증기상으로 기화된 차폐 화합물을 5내지 30초 동안 기판이 로딩된 증착 챔버에 투입한 후 아르곤 가스를 1000 sccm으로 30초 동안 공급하여 아르곤 퍼징을 실시하였다. 이때 반응 챔버내 압력은 1.0 Torr로 제어하였다.
다음으로 준비된 Si2Cl6를 별도의 캐니스터에 담아 상온에서 LMFC(Liquid Mass Flow Controller)를 이용하여 0.1 g/min의 유속으로 150 ℃로 가열된 별도의 기화기로 공급하였다. 기화기에서 증기상으로 기화된 박막 전구체 화합물을 5초 내지 30초 동안 증착 챔버에 투입한 후 아르곤 가스를 1000 sccm으로 30초 동안 공급하여 아르곤 퍼징을 실시하였다. 이때 반응 챔버내 압력은 1.0 Torr로 제어하였다.
다음으로 반응성 가스로서 암모니아 1000 sccm을 30초 동안 상기 반응 챔버에 투입한 후, 30초 동안 아르곤 퍼징을 실시하였다. 이때 금속 박막이 형성될 기판을 500내지 650 ℃로 가열하였다. 이와 같은 공정을 200 내지 400회 반복하여 10 nm 두께의 자기-제한 원자층인 SiN 박막 (SixNy 박막(x 및 y는 각각 0.5 내지 4.5의 정수이다.)에 해당)을 형성하였다.
식각속도 확인을 위해 LAL500 식각액을 활용하여 60초 동안 SiN 박막을 식각액에 담가 식각한 후 감소된 두께를 광학두께로 측정하여 식각속도를 계산하였다.
실시예 4
차폐 화합물로 2-chloro-2-methyl butane과 막 전구체 화합물로 Si2Cl6를 각각 준비하였다.
준비된 차폐 화합물을 캐니스터에 담아 상온에서 LMFC(Liquid Mass Flow Controller)를 이용하여 0.1 g/min의 유속으로 120 ℃로 가열된 기화기로 공급하였다. 기화기에서 증기상으로 기화된 차폐 화합물을 5내지 30초 동안 기판이 로딩된 증착 챔버에 투입한 후 아르곤 가스를 1000 sccm으로 30초 동안 공급하여 아르곤 퍼징을 실시하였다. 이때 반응 챔버내 압력은 1.0 Torr로 제어하였다.
다음으로 준비된 Si2Cl6를 별도의 캐니스터에 담아 상온에서 LMFC(Liquid Mass Flow Controller)를 이용하여 0.1 g/min의 유속으로 150 ℃로 가열된 별도의 기화기로 공급하였다. 기화기에서 증기상으로 기화된 박막 전구체 화합물을 5초 내지 30초 동안 증착 챔버에 투입한 후 아르곤 가스를 1000 sccm으로 30초 동안 공급하여 아르곤 퍼징을 실시하였다. 이때 반응 챔버내 압력은 1.0 Torr로 제어하였다.
다음으로 반응성 가스로서 암모니아 1000 sccm을 30초 동안 상기 반응 챔버에 투입한 후, 30초 동안 아르곤 퍼징을 실시하였다. 이때 금속 박막이 형성될 기판을 500 내지 650 ℃로 가열하였다. 이와 같은 공정을 200 내지 400회 반복하여 10 nm 두께의 자기-제한 원자층인 SiN 박막 (SixNy 박막(x 및 y는 각각 0.5 내지 4.5의 정수이다.)에 해당)을 형성하였다.
식각속도 확인을 위해 LAL500 식각액을 활용하여 60초 동안 SiN 박막을 식각액에 담가 식각한 후 감소된 두께를 광학두께로 측정하여 식각속도를 계산하였다.
실시예 5
차폐 화합물로 tert-butyl chloride와 막 전구체 화합물로 SiH2Cl2를 각각 준비한 것을 제외하고는 상기 실시예 3과 동일한 공정을 반복하였다.
식각속도 확인을 위해 LAL500 식각액을 활용하여 60초 동안 SiN 박막을 식각액에 담가 식각한 후 감소된 두께를 광학두께로 측정하여 식각속도를 계산하였다.
실시예 6
차폐 화합물로 2-chloro-2-methyl butane과 막 전구체 화합물로 SiH2Cl2를 각각 준비한 것을 제외하고는 상기 실시예 4와 동일한 공정을 반복하였다.
식각속도 확인을 위해 LAL500 식각액을 활용하여 60초 동안 SiN 박막을 식각액에 담가 식각한 후 감소된 두께를 광학두께로 측정하여 식각속도를 계산하였다.
비교예 1
실시예 1에서 차폐 화합물을 사용하지 않은 것과 이에 따라 미흡착 차폐 화합물을 퍼징하는 단계를 생략한 것을 제외하고는 실시예 1과 동일한 방법으로 기판 위에 SiN 박막을 형성하였다.
비교예 2
실시예 1에서 차폐 화합물로 펜탄(n-pentane)을 사용한 것을 제외하고는 실시예 1과 동일한 방법으로 자기-제한 원자층인 SiN 박막을 형성하였다.
비교예 3
실시예 1에서 차폐 화합물로 시클로펜탄(cyclopentane)을 사용한 것을 제외하고는 실시예 1과 동일한 방법으로 자기-제한 원자층인 SiN 박막을 형성하였다.
비교예 4
실시예 3에서 차폐 화합물을 사용하지 않은 것과 이에 따라 미흡착 차폐 화합물을 퍼징하는 단계를 생략한 것을 제외하고는 실시예 3과 동일한 방법으로 기판 위에 SiN 박막을 형성하였다.
비교예 5
실시예 4에서 차폐 화합물을 사용하지 않은 것과 이에 따라 미흡착 차폐 화합물을 퍼징하는 단계를 생략한 것을 제외하고는 실시예 4와 동일한 방법으로 기판 위에 SiN 박막을 형성하였다.
비교예 6
실시예 5에서 차폐 화합물을 사용하지 않은 것과 이에 따라 미흡착 차폐 화합물을 퍼징하는 단계를 생략한 것을 제외하고는 실시예 5와 동일한 방법으로 기판 위에 SiN 박막을 형성하였다.
비교예 7
실시예 6에서 차폐 화합물을 사용하지 않은 것과 이에 따라 미흡착 차폐 화합물을 퍼징하는 단계를 생략한 것을 제외하고는 실시예 6과 동일한 방법으로 기판 위에 SiN 박막을 형성하였다.
[실험예]
1) 증착평가 및 증착속도 감소
실시예 1 내지 6, 및 비교예 1 내지 7에서 증착된 SiN 박막의 박막 성장률은, 제조된 박막에 대하여 빛의 편광 특성을 이용하여 박막의 두께나 굴절률과 같은 광학적 특성을 측정할 수 있는 장치인 엘립소미터(Ellipsometer)로 측정한 박막의 두께를 사이클 횟수로 나누어 1 사이클당 증착되는 박막의 두께를 계산하여 박막 성장률 감소율을 계산하였다. 구체적으로 하기 수학식 1를 이용하여 계산하였다.
[수학식 1]
사이클당 박막 성장률 감소율(%) = [(차폐 화합물을 사용하였을 때 사이클당 박막 성장률 - 차폐 화합물을 사용하지 않았을 때 사이클당 박막 성장률) / 차폐 화합물을 사용하지 않았을 때 사이클당 박막 성장률] x 100
그 결과, 본 발명에 따른 차폐 화합물을 사용한 실시예 1 내지 6은 이를 사용하지 않은 비교예 1, 4, 5, 6, 7, 그리고 펜탄을 사용한 비교예 2와 시클로펜탄을 사용한 비교예 3에 비하여 사이클당 박막 성장률 감소율이 현저하게 개선된 것을 확인할 수 있었다.
우선, tert-butyl iodide를 차폐 화합물로 사용한 실시예 1과 이를 포함하지 않은 비교예 1을 비교해보면, 증착 속도는 0.29 Å/cycle이고, 비교예 1의 0.35 Å/cycle과 비교하였을 때 20% 이상 증착 속도가 감소한 것으로 확인되었다.
또한, 본 발명에 따른 차폐 화합물 대신 펜탄 또는 시클로펜탄을 사용한 비교예 2 및 3도 비교예 1과 동일한 값의 증착 속도를 가지는 것을 확인할 수 있었다. 이때 증착 속도 감소는 CVD 증착 특성을 ALD 증착 특성으로 변환시키는 것을 의미하기 때문에 단차 피복 특성 개선의 지표로 활용될 수 있다.
나아가, SIMS 분석을 통해 ppb 수준의 탄소 도핑이 가능한지 검증하였으며, 얻어진 결과를 하기 도 1에 나타내었다.
구체적으로, 하기 도 1은 실시예 1과 비교예 1에서 제조된 SiN 박막의 SIMS 분석 그래프이다.
하기 도 1에서 보듯이, 우그래프에 해당하는 실시예 1이 좌측 그래프에 해당하는 비교예 1 대비하여 Cl이 크게 저감되는 것을 확인할 수 있었다.
나아가, Tert-butyl chloride와 2-chloro-2-methyl butane을 각각 차폐 화합물로 사용한 실시예 3과 실시예 4에서 얻어지는 증착 속도를 하기 도 2 대비하였다.
하기 도 2는 본 발명의 차폐 화합물의 공급시간별 증착속도 변화를 살펴본 그래프이다. 하기 도 2에서 보듯이, Si2Cl6 실리콘 전구체를 활용하여 tert-butyl chloride 차폐 화합물 활용 시 15초 주입결과 -35%의 증착속도 저감결과 (0.66 → 0.31 Å/cycle)를 확인하였고, 2-chloro-2-methyl butane 차폐 화합물 활용시 15초 주입결과 -28%의 증착속도 저감결과 (0.66 → 0.38 Å/cycle)를 확인하였다.
이어서, Si2Cl6 전구체 활용 차폐 화합물 종류별 주입시간에 따른 600℃ 증착속도 결과를 하기 표 1에 나타내었다.
하기 표 1은 SiH2Cl2 (DCS) 실리콘 전구체를 활용하는 경우 증착온도에 따른 증착평가 결과이다.
차폐 화합물로는 tert-butyl chloride를 활용하였고, ALD cycle 별 차폐 화합물 주입시간 및 퍼지시간은 각각 5초와 10초이다.
상기 표 1에 나타낸 바와 같이, 증착 온도 500℃, 600℃에서 각각 -64%와 -65%의 증착속도 저감효과를 확인할 수 있었다.
2) Cl 불순물 저감특성
실시예 1 내지 6, 및 비교예 1 내지 7에서 증착된 SiN 박막의 불순물 저감 특성, 즉 고정 부산물 저감특성을 비교하기 위해 SIMS 분석을 진행하고, 결과를 하기 표 2에 나타내었다.
여기에서 Cl 저감률(%)은 하기 수학식 2로 계산하였다.
[수학식 2]
구분 실시예1 비교예1 비교예2
Cl 저감률
(Cl intensity(c/s))		 460℃ 42.8%
(712)		 0%
(13855)		 0%
(1460)
500℃ - 0%
(8176)		 -
550℃ - 0%(3104) -
*시료 박막의 기준 두께(Thickness): 10nm
상기 표 2에 나타낸 바와 같이, 본 발명에 따른 차폐 화합물을 사용한 실시예 1은 이를 사용하지 않은 비교예 1, 또는 펜탄을 사용한 비교예 2에 비하여 증착 온도 500 ℃, 550 ℃ 각각에서 Cl 강도(intensity)가 크게 감소하여 불순물 저감특성이 뛰어남을 확인할 수 있었다.
3) C 박막 불순물 도핑특성
실시예 3 과 비교예 4에서 증착된 SiN 박막의 원소 정량분석을 위해 XPS 정량분석을 실시하였다.
구체적으로, 실리콘 전구체는 Si2Cl6를 활용하였고, 차폐 화합물 주입시간은 15초 주입하여 600 ℃ 하에 증착을 수행하였다.
실시예 3 내지 실시예 4와, 비교예 4에서 제조한 SiN 박막의 Ar 스퍼터링을 통한 깊이별 원소분석결과를 나타낸 그래프를 하기 도 3에 나타내었다.
하기 도 3에서 보듯이, 차폐 화합물의 종류에 관계없이 차폐 화합물에 의한 C 불순물 증가는 확인되지 않았다. 참고로, 미량의 산소는 외부 공기에 노출에 의해 자연산화되어 오염된 결과에 해당한다.
나아가, SIMS 분석을 통해 ppb 수준의 탄소 도핑이 가능한지 검증하였으며, 얻어진 결과를 하기 도 3에 나타내었다.
구체적으로, 실리콘 전구체는 Si2Cl6를 활용하였고, 차폐 화합물은 ~를 사용하였으며, 주입시간은 미주입, 5초 주입, 10초 주입, 15초 주입, 20초 주입하면서 600 ℃ 온도 조건에서 증착을 수행하였다.
하기 도 4는 실시예 3과 비교예 4에서 제조된 SiN 박막의 SIMS 분석 그래프이다. 하기 도 4에서 보듯이, Si, Cl, N의 함량 변화는 확인되지 않지만, 시편에서 방출된 C의 2차이온 질량에 해당하는 이온수가 10배정도 증가하는 것으로 확인되었다. 이러한 C 도핑결과는 박막밀도에도 영향을 주기 때문에 식각 속도 개선효과로 추가 확인할 수 있다.
4) 단차 피복 특성
실시예 3 내지 4, 및 비교예 4에서 23:1의 종횡비를 갖는 트랜치 기판을 활용하여 증착된 SiN 박막을 TEM을 이용하여 단착 피복성을 확인하고 하기 도 5에 나타내었다.
하기 도 5에서 보듯이, 본 발명에 따른 차폐 화합물을 사용한 결과 단차피복 특성이 81%에서 각각 93%, 96%까지 개선된 것을 확인할 수 있었다.
5) 식각속도 특성
실시예 3 내지 4, 및 비교예 4에서 각 시편의 식각속도를 분석하고 하기 표 3에 나타내었다.
구분 식각속도(nm/min)
비교예 4(Ref. SiN) 10.2
실시예 3(Tert-butyl chloride_SiN) 8.7
실시예 4(2-chloro-2-methyl butaine_siN) 7.8
상기 표 4에 나타낸 바와 같이, 비교예 4의 식각속도는 10.2 nm/min 에서 차폐 화합물 주입공정 적용하여 박막품질이 개선됨에 따라 실시예 3의 식각속도와 실시예 4의 식각속도가 각각 8.7nm/min과 7.8nm/min으로 개선된 것을 확인하였다.

Claims (13)

  1. 실리콘계 박막용 차폐 화합물로서,
    상기 실리콘계 박막은 SixNy(x 및 y는 각각 0.5 내지 4.5의 정수이다.)인 막 조성을 가지며,
    상기 차폐 화합물은 하기 화학식 1
    [화학식 1]

    (상기 A는 탄소이고,
    상기 R1, R3는 독립적으로 탄소수 1 내지 6의 알킬기이며,
    상기 R2는 독립적으로 탄소수 1 내지 6의 알킬기 또는 식 BR4R5R6의 작용기를 가지고, 상기 B는 A와 결합된 탄소이고, 상기 R4, R5 및 R6은 독립적으로 수소, 탄소수 1 내지 6의 알킬기, 불소(F), 염소(Cl), 브롬(Br) 또는 아이오딘(I)이며,
    상기 X는 할로겐 원소로 불소(F), 염소(Cl), 브롬(Br) 또는 아이오딘(I)이다.)로 표시되는 포화 화합물인 것을 특징으로 하는 실리콘계 박막용 차폐 화합물.
  2. 제1항에 있어서,
    상기 차폐 화합물은 굴절률(a)이 1.38 내지 1.52 범위 내인 동시에 증기압(25℃, mmHg, b)을 상기 굴절률(a)로 나눈 값(b/a)이 0.003 내지 0.033 범위 내인 것을 특징으로 하는 실리콘계 박막용 차폐 화합물.
  3. 제1항에 있어서,
    상기 실리콘계 박막은 Si3N4, Si2N3, Si2N, SiN 또는 이들의 혼합으로 구성된 것을 특징으로 하는 실리콘계 박막용 차폐 화합물.
  4. 제1항 또는 제2항에 있어서,
    상기 차폐 화합물은 실리콘계 박막용 차폐 영역을 제공하는 것을 특징으로 하는 실리콘계 박막용 차폐 화합물.
  5. 제4항에 있어서,
    상기 실리콘계 박막용 차폐 영역은 상기 실리콘계 박막이 형성되는 전체 기판 또는 일부 기판에 형성되는 것을 특징으로 하는 실리콘계 박막용 차폐 화합물.
  6. 제4항에 있어서,
    상기 실리콘계 박막용 차폐 영역은 상기 실리콘계 박막에 잔류하지 않고, 상기 실리콘계 박막은 할로겐 화합물을 0.01 중량% 미만으로 포함하는 것을 특징으로 하는 실리콘계 박막용 차폐 화합물.
  7. 제1항에 있어서,
    상기 실리콘계 박막은 확산방지막, 에칭정지막 또는 차지트랩 용도인 것을 특징으로 하는 실리콘계 박막용 차폐 화합물.
  8. 하기 화학식 1
    [화학식 1]

    (상기 A는 탄소이고,
    상기 R1, R3는 독립적으로 탄소수 1 내지 6의 알킬기,
    상기 R2는 독립적으로 탄소수 1 내지 6의 알킬기 또는 식 BR4R5R6의 작용기를 가지고, 상기 B는 A와 결합된 탄소이고, 상기 R4, R5 및 R6은 독립적으로 수소, 탄소수 1 내지 6의 알킬기, 불소(F), 염소(Cl), 브롬(Br) 또는 아이오딘(I)이며,
    상기 X는 할로겐 원소로 불소(F), 염소(Cl), 브롬(Br) 또는 아이오딘(I)이다.)로 표시되는 포화 구조의 차폐 화합물을 챔버 내로 주입하여 로딩(loading)된 기판 표면을 차폐시키는 단계를 포함하는 것을 특징으로 하는 실리콘계 박막 형성 방법.
  9. 제8항에 있어서,
    상기 챔버는 ALD 챔버 또는 CVD 챔버인 것을 특징으로 하는 실리콘계 박막 형성 방법.
  10. 제8항에 있어서,
    상기 차폐 화합물은 VFC 방식, DLI 방식 또는 LDS 방식으로 챔버 내로 이송되며, 상기 실리콘계 박막은 질화규소막인 것을 특징으로 하는 실리콘계 박막 형성 방법.
  11. 제8항에 따른 실리콘계 박막 형성 방법으로 제조됨을 특징으로 하는 반도체 기판.
  12. 제11항에 있어서,
    상기 실리콘계 박막은 2층 또는 3층의 다층 구조인 것을 특징으로 하는 반도체 기판.
  13. 제11항의 반도체 기판을 포함하는 반도체 소자.
KR1020230118958A 2022-09-07 2023-09-07 차폐 화합물, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자 KR20240034680A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2023/013428 WO2024054065A1 (ko) 2022-09-07 2023-09-07 차폐 화합물, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220113344 2022-09-07
KR20220113344 2022-09-07

Publications (1)

Publication Number Publication Date
KR20240034680A true KR20240034680A (ko) 2024-03-14

Family

ID=90249280

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230118958A KR20240034680A (ko) 2022-09-07 2023-09-07 차폐 화합물, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자

Country Status (1)

Country Link
KR (1) KR20240034680A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110048195A (ko) 2009-11-02 2011-05-11 주식회사 동부하이텍 반도체 소자의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110048195A (ko) 2009-11-02 2011-05-11 주식회사 동부하이텍 반도체 소자의 제조 방법

Similar Documents

Publication Publication Date Title
KR102650326B1 (ko) 박막, 박막 형성 방법 및 이로부터 제조된 반도체 기판
KR102640895B1 (ko) 박막 형성용 성장 억제제, 이를 이용한 박막 형성 방법 및 이로부터 제조된 반도체 기판
KR102271042B1 (ko) 막질 개선제, 이를 이용한 하드마스크 질화막 형성 방법 및 이로부터 제조된 반도체 소자
KR20220010418A (ko) 박막 형성용 성장 억제제, 이를 이용한 박막 형성 방법 및 이로부터 제조된 반도체 기판
TW202348607A (zh) 活化劑、利用其的薄膜形成方法、由此製造的半導體基板及半導體裝置
KR20240034680A (ko) 차폐 화합물, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
TW202418008A (zh) 遮蔽化合物、利用其的薄膜形成方法、由此製造的半導體基板以及半導體裝置
KR102405669B1 (ko) 박막 형성용 성장 억제제, 이를 이용한 박막 형성 방법 및 이로부터 제조된 반도체 기판
KR20230143547A (ko) 박막 차폐제, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
EP4253595A1 (en) Oxide film reaction surface control agent, method for forming oxide film by using same, and semiconductor substrate and semiconductor device manufactured therefrom
KR20230139760A (ko) 계단율 개선제, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
KR102374622B1 (ko) 박막 형성용 성장 억제제, 이를 이용한 박막 형성 방법 및 이로부터 제조된 반도체 기판
KR20230143545A (ko) 박막 개질 조성물, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
KR20230120969A (ko) 박막 개질 조성물, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
KR20230143548A (ko) 박막 형성 방법, 박막 형성 장치, 이로부터 제조된 반도체 기판 및 반도체 소자
TW202347056A (zh) 薄膜改性組合物、利用其的薄膜形成方法、由此製造的半導體基板以及半導體裝置
KR20230143546A (ko) 박막 개질 조성물, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
KR20230131086A (ko) 박막 개질 조성물, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
KR20240049770A (ko) 활성화제, 이를 사용하여 제조된 반도체 기판 및 반도체 소자
TW202348743A (zh) 階梯覆蓋率改善劑、利用其的薄膜形成方法、由該方法製造的半導體基板以及半導體裝置
KR20230039474A (ko) 막질 개선제, 이를 이용한 박막 형성 방법 및 이로부터 제조된 반도체 기판
TW202347055A (zh) 薄膜改性組合物、利用其的薄膜形成方法、由此製造的半導體基板以及半導體裝置
KR20230143549A (ko) 활성화제, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
TW202403078A (zh) 薄膜遮蔽劑、包含其的薄膜形成用組合物、利用其的薄膜形成方法、由此製造的半導體基板以及半導體裝置
TW202338526A (zh) 遮蔽化合物、利用其的薄膜形成方法、由該方法製造的半導體基板以及半導體裝置