KR20240024736A - 소자 임베디드 패키지 구조의 제조 방법 - Google Patents

소자 임베디드 패키지 구조의 제조 방법 Download PDF

Info

Publication number
KR20240024736A
KR20240024736A KR1020230093120A KR20230093120A KR20240024736A KR 20240024736 A KR20240024736 A KR 20240024736A KR 1020230093120 A KR1020230093120 A KR 1020230093120A KR 20230093120 A KR20230093120 A KR 20230093120A KR 20240024736 A KR20240024736 A KR 20240024736A
Authority
KR
South Korea
Prior art keywords
layer
copper
manufacturing
dielectric
forming
Prior art date
Application number
KR1020230093120A
Other languages
English (en)
Inventor
시엔밍 천
번시아 황
레이 펑
진동 펑
예지에 홍
Original Assignee
주하이 엑세스 세미컨덕터 컴퍼니., 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주하이 엑세스 세미컨덕터 컴퍼니., 리미티드 filed Critical 주하이 엑세스 세미컨덕터 컴퍼니., 리미티드
Publication of KR20240024736A publication Critical patent/KR20240024736A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/47—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Plasma & Fusion (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 소자 임베디드 패키지 구조의 제조 방법을 개시한다. 여기에는 (a) 동박의 적어도 일면 상에 제1 유전 재료를 적층하여 제1 유전층을 형성하고, 상기 제1 유전층에 제1 피쳐 패턴을 형성하여 상기 동박을 노출시키는 단계; (b) 노출된 동박을 에칭하여 소자 개구 프레임 및 비아 기둥 개구 프레임을 형성하여, 금속 프레임을 획득하는 단계; (c) 상기 금속 프레임의 바닥면 상에 접착층을 도포하고, 상기 소자 개구 프레임 내에서 소자를 상기 접착층 상에 실장하는 단계; (d) 제2 유전 재료를 적층하여 상기 금속 프레임을 덮고 상기 소자 개구 프레임 및 상기 비아 기둥 개구 프레임을 충진하는 제2 유전층을 형성하는 단계; 및 (e) 상기 비아 기둥 개구 프레임에 비아 기둥을 형성하고, 상기 제2 유전층의 상하표면 상에 상기 비아 기둥에 의해 도통되도록 연결되는 제1 배선층 및 제2 배선층을 각각 형성하는 단계가 포함된다.

Description

소자 임베디드 패키지 구조의 제조 방법{MANUFACTURING METHOD FOR DEVICE EMBEDDED PACKAGING STRUCTURE}
본 발명은 전자 소자 패키징 분야에 관한 것으로, 보다 상세하게는 소자 임베디드 패키지 구조의 제조 방법에 관한 것이다.
전자 기술이 발전함에 따라, 최근 몇 년 동안 전자 제품이 점점 더 소형화, 지능화되고 있다. 이에 따라 전자 제품 내부를 구성하는 핵심 부품 기판 및 소자에 대한 요건이 점점 더 까다로워지고 있다. 더 얇은 두께, 더 작은 면적, 더 높은 성능, 더 많은 기능은 전자 제품의 박형화 및 소형화의 핵심 요소가 되었다. 이러한 핵심 요소를 어떻게 구현할지는 각 기판 및 부품 제조업체가 추구하는 방향성이 되었다. 소자가 임베디드된 패키지 구조는 소형화 및 모듈화의 해결책으로 제시되었으나, 소형화 및 모듈화는 패키지체의 배선 밀도가 더 높고 제조 비용이 더 비싸다. 어떻게 프로세스를 단순화하고 패키지 모듈의 제조 비용을 줄이며 패키지체의 부피를 감소시킬 것인지는 각 주요 제조업체가 해결해야 할 문제이다.
중국특허공보 CN102646628B는 반도체 장치를 개시하였다. 도 1에 도시된 바와 같이, 여기에서 반도체 장치를 제조할 때, 먼저 금속판(11)을 준비한다. 금속판(11) 일측에 수지 재료(12)를 적층한 다음, 금속판(11) 대측에 캐비티 구조(16)를 에칭한다. 그 후, 에칭된 캐비티 구조(16) 내에 점성 재료(15)를 충진하고 칩(14)을 실장한다. 마지막으로 유전체층(18)을 적층하여 빌드업 처리를 실시한다.
그러나 상기 반도체 장치를 제조할 경우 접착층을 도입해야 하는데, 이는 도포 난이도가 높고 시간이 많이 소요된다. 접착층의 양 조절이 어려워, 칩이 두께 방향 상에서 물결 모양의 기복이 생기며, 이는 후속 배선에 영향을 미칠 수 있다. 또한 종래 기술은 단면 빌드업이다. 패키지 구조 가공 과정 및 완제품 휨 제어가 어렵고, 패키지체 두께가 양면 빌드업보다 두껍다.
또한, 중국특허공보 CN106997870B는 임베디드 패키지 구조를 개시하였다. 도 2에 도시된 바와 같이, 상기 임베디드 패키지 구조의 제조에는 두 부분이 포함된다.
첫 번째는 직사각형 캐비티 어레이 중합체 프레임으로 제작되며, 도 3에 도시된 바와 같다.
두 번째는 중합체 프레임을 기반으로 소자의 임베디드 처리를 실시하는 것이다.
구체적인 실시 방식은 다음과 같다. 먼저, 임시 캐리어판(DTF)을 준비하고 이미지화 처리를 수행한다. 다음으로 도통 구리 기둥(24)을 전기 도금하고, 스트리핑한 후 유전체층(28)을 적층한다. 다음으로 유전체층(28)을 지정된 두께로 박형화하고 각 도통 구리 기둥(24) 표면을 노출시킨다. 다음으로 기판을 분할하고 분할된 판의 표면에 금속층을 에칭하며, 패턴 영상화 및 에칭하여 실장된 소자 개구 프레임을 획득한다. 다음으로 임시 테이프를 부착하고, 소자(22)를 부착한 후 유전체층을 적층한다. 다음으로 유전체층을 박형화하여 도통 구리 기둥(24)을 노출시키고 표면을 금속화함으로써 회로 빌드업 처리를 실시한다. 마지막으로 필요에 따라 빌드업 및 솔더 레지스트 및 표면 금속화를 실시해야 한다.
그러나 상기 패키징 및 임베디드는 크게 두 부분으로 완료되어야 하므로, 기술 공정 프로세스가 복잡하고 공정이 비교적 길며 생산 비용이 높다.
본 발명의 실시방식은 소자 임베디드 패키지 구조의 제조 방법을 제공함으로써 상기 기술적 과제를 해결하는 것에 관한 것이다. 본 발명은 공정 프로세스를 최적화하여 제조 단계를 대폭 줄였으며, 생산 효율을 향상시키고 제조 비용을 낮추었다. 이는 제조 공정이 간단하고 제어 가능하며, 유전체층의 두께를 제어할 수 있 균일성이 향상된다. 또한 제조 과정에서, 개구 프레임 바닥부에 접착층을 사전 설치할 필요가 없기 때문에, 접착층의 정밀한 도포가 필요한 종래 기술의 문제를 해결할 수 있다. 각 소자는 상대적으로 수평한 기준면에 위치하므로, 후속적으로 임베디드 소자에 파동 기복이 생겨 층을 추가하고 도통시키기 어려운 문제를 해결하였다. 또한 동박을 유전층에 미리 설치하여 금속 프레임을 형성함으로써, 방열 효과를 향상시켰다.
본 발명의 제1 양상은 소자 임베디드 패키지 구조의 제조 방법을 제공하며 여기에는 하기 단계가 포함된다.
(a) 동박의 적어도 일면 상에 제1 유전 재료를 적층하여 제1 유전층을 형성하고, 상기 제1 유전층에 제1 피쳐 패턴을 형성하여 상기 동박을 노출시킨다.
(b) 노출된 동박을 에칭하여 소자 개구 프레임 및 비아 기둥 개구 프레임을 형성하여, 금속 프레임을 획득한다.
(c) 상기 금속 프레임의 바닥면 상에 접착층을 도포하고, 상기 소자 개구 프레임 내에서 소자를 상기 접착층 상에 실장한다.
(d) 제2 유전 재료를 적층하여 상기 금속 프레임을 덮고 상기 소자 개구 프레임 및 상기 비아 기둥 개구 프레임을 충진하는 제2 유전층을 형성한다.
(e) 상기 비아 기둥 개구 프레임에 비아 기둥을 형성한다. 또한 상기 제2 유전층의 상하표면 상에 상기 비아 기둥에 의해 도통되도록 연결되는 제1 배선층 및 제2 배선층을 각각 형성한다.
일부 실시방식에 있어서, 상기 제1 유전 재료와 상기 제2 유전재료는 동일하거나 상이할 수 있다.
일부 실시방식에 있어서, 상기 제1 유전 재료 및/또는 상기 제2 유전 재료는 무기 충진재가 강화된 중합체 매질를 포함한다. 바람직하게는, 상기 중합체 매질은 폴리이미드, 에폭시 수지, 비스말레이미드 트리아진 수지, 폴리페닐렌 에테르 또는 이들의 조합으로부터 선택된다. 바람직하게는, 상기 무기 충진재는 세라믹 충진제, 유리 섬유 또는 이들의 조합으로부터 선택된다. 보다 바람직하게는, 상기 중합체 매질은 감광성 폴리이미드 수지 또는 감광성 폴리페닐렌 에테르 수지와 같은 감광성 중합체 수지이다.
일부 실시방식에 있어서, (a) 단계는 상기 동박의 표면에 대해 조면화 처리를 수행하여, 동박 표면의 표면적을 증가시키는 단계가 더 포함된다. 이는 매질과의 접착력을 증가시키는 데 도움이 된다.
일부 실시방식에 있어서, (a) 단계는 레이저 드릴링, 기계 드릴링, 플라즈마 에칭 또는 노광 및 현상의 방식을 통해 상기 제1 유전층에 제1 피쳐 패턴을 형성하는 단계를 더 포함한다.
일부 실시방식에 있어서, (b) 단계의 상기 접착층은 예를 들어 가열 또는 자외선 조사에 의해 점성을 상실할 수 있는 접착 테이프를 포함한다.
일부 실시방식에 있어서, (c) 단계는 상기 소자 개구 프레임 내에서 소자의 단자면을 상기 접착층 상에 접착시키는 단계를 포함한다.
일부 실시방식에 있어서, (d) 단계는 상기 금속 프레임의 꼭대기면 상에 제2 유전 재료를 적층하여 제2 유전층을 형성한 후, 상기 접착층을 제거하는 단계를 더 포함한다.
일부 실시방식에 있어서, (d) 단계는 상기 접착층을 제거한 후, 상기 금속 프레임의 바닥면 상에도 제2 유전 재료를 적층하여 제2 유전층을 형성하는 단계를 더 포함한다.
일부 실시예에 있어서 (e) 단계는 하기 단계를 더 포함한다.
(e1) 상기 비아 기둥 개구 프레임 내에 비아를 형성한다.
(e2) 상기 비아 내부 및 상기 제2 유전층의 상하표면 상에 제1 금속 시드층을 증착한다.
(e3) 상기 제1 금속 시드층 상에 구리를 전기 도금한다. 상기 비아 내에 비아 기둥을 형성하고, 상기 제2 유전층의 상하표면 상에 각각 제1 구리층 및 제2 구리층을 형성한다.
(e4) 상기 제1 구리층 및 제2 구리층을 에칭하여 제1 배선층 및 제2 배선층을 각각 형성한다.
(e5) 노출된 제1 금속 시드층을 에칭한다.
일부 실시방식에 있어서, (e4) 단계는 하기 단계를 더 포함한다.
상기 제1 구리층 및 상기 제2 구리층 상에 제1 포토레지스트층 및 제2 포토레지스트층을 각각 도포한다. 상기 제1 포토레지스트층 및 제2 포토레지스트층을 패터닝하여 상기 제1 구리층 및 제2 구리층을 노출시킨다.
노출된 상기 제1 구리층 및 상기 제2 구리층을 각각 에칭하여, 제1 배선층 및 제2 배선층을 형성한다.
상기 제1 포토레지스트층과 상기 제2 포토레지스트층을 제거한다.
일부 실시방식에 있어서, 상기 제1 금속 시드층은 화학적 도금 또는 스퍼터링의 방식에 의해 증착된다. 바람직하게는, 상기 제1 금속 시드층은 티타늄, 구리, 티타늄-텅스텐 합금, 또는 이들의 조합을 포함한다.
일부 실시방식에 있어서, 상기 제조 방법은 상기 제1 배선층 및 상기 제2 배선층 상에 제1 솔더 레지스트층 및 제2 솔더 레지스트층을 각각 도포하고, 노출된 금속 표면을 처리하여 솔더 레지스트 윈도우를 형성하는 단계를 더 포함한다.
일부 실시방식에 있어서, 상기 제조 방법은 하기 단계를 더 포함한다.
(f) 상기 제1 배선층 및/또는 상기 제2 배선층 상에 빌드업 공정을 수행하고 추가층을 형성하여 다층 인터커넥트 구조를 형성한다.
바람직하게는, 상기 추가층은 유전층 및 배선층을 포함한다.
바람직하게는, (f) 단계는 최외측의 배선층 상에 솔더 레지스트층을 도포하고, 노출된 금속 표면을 처리하여 솔더 레지스트 윈도우를 형성하는 단계를 더 포함한다.
본 발명을 더욱 잘 이해하고 본 발명의 실시방식을 도시하기 위해, 이하에서는 순수하게 예시의 방식으로 첨부 도면을 참조한다.
구체적으로 첨부 도면을 참조할 때, 특정한 도시는 예시적인 것으로 본 발명의 바람직한 실시방식을 설명하기 위한 것일 뿐임에 유의한다. 또한 본 발명의 원리와 사상 측면의 설명에 유용하고 가장 이해하기 용이한 것으로 간주되는 도면을 제시할 목적으로 사용된다. 이와 관련하여, 본 발명의 구조적 세부사항을 본 발명의 기본적인 이해에 필요한 것보다 더 상세하게 도시하려는 시도는 하지 않았다. 첨부 도면을 참조한 설명은 본 기술 분야의 당업자가 본 발명의 여러 형태가 어떻게 실제로 구현되는지 이해할 수 있도록 돕는다. 첨부 도면에 대한 설명은 다음과 같다.
도 1은 종래 기술에 따른 반도체 장치의 단면도이다.
도 2는 종래 기술에 따른 임베디드 패키지 구조의 단면도이다.
도 3은 종래 기술에 따른 직사각형 캐비티 어레이 중합체 프레임의 개략도이다.
도 4는 본 발명의 일 실시방식에 따른 소자 임베디드 패키지 구조의 단면도이다.
도 5는 본 발명의 다른 일 실시방식에 따른 소자 임베디드 패키지 구조의 단면도이다.
도 6은 본 발명의 다른 일 실시방식에 따른 소자 임베디드 패키지 구조의 단면도이다.
도 7(a) 내지 7(n)은 도 4 및 5에 도시된 임베디드 패키지 구조의 제조 방법에서 각 단계 중간 구조의 단면도이다.
도 8(a) 내지 8(j)는 도 6에 도시된 임베디드 패키지 구조의 제조 방법에서 각 단계 중간 구조의 단면도이다.
도 4는 소자 임베디드 패키지 구조(100)의 단면도를 도시한 것이다. 임베디드 패키지 구조(100)은 제2 유전층(102), 제2 유전층(102) 내에 임베디드된 소자(107), 및 높이 방향을 따라 제2 유전층(102)을 관통하는 적어도 하나의 비아 기둥(1022)을 포함한다. 통상적으로, 비아 기둥(1022)의 단부는 제2 유전층(102)과 가지런할 수 있으며, 제2 유전층(102)보다 높을 수도 있다. 비아 기둥(1022)은 구리 비아 기둥에 IO 채널로 사용될 수 있다. 소자(107)는 능동 소자 또는 수동 소자일 수 있다. 소자(107)는 단자(1071)를 통해 기판과 전기적으로 연결된다.
제2 유전층(102)은 소자 개구 프레임이 형성된 동박(1011)을 덮는다. 동박(1011)의 상하표면 상에는 제1 유전층(101)이 형성되며, 소자(107)는 동박(1011)의 소자 개구 프레임 내에 위치한다. 통상적으로, 소자(107)의 단자(1071)는 제2 유전층(102)의 하표면과 가지런하다. 동박(1011)을 사전 설치함으로써, 임베디드 패키지 구조의 방열 효율을 효과적으로 향상시킬 수 있다.제1 유전층(101)과 제2 유전층(102)은 동일한 재료 또는 상이한 재료를 포함할 수 있다.
제2 유전층(102)의 상하표면에 제1 배선층(1032) 및 제2 배선층(1042)이 각각 형성된다. 소자(107)의 단자(1071)는 제2 배선층(1042)과 연결된다. 제1 배선층(1032) 및 제2 배선층(1042)은 비아 기둥(1022)을 통해 도통되도록 연결된다.
도 4에 도시된 바와 같이, 소자 임베디드 패키지 구조(100)는 제1 배선층(1032) 상에 형성된 제1 솔더 레지스트층(105) 및 제2 배선층(1042) 상에 형성된 제2 솔더 레지스트층(106)을 더 포함한다. 또한 제1 솔더 레지스트층(105) 내에 제1 솔더 레지스트 윈도우(1051)가 설치되고, 제2 솔더 레지스트층(106) 내에 제2 솔더 레지스트 윈도우(1061)가 설치된다.
도 5는 소자 임베디드 패키지 구조(200)의 단면도를 도시한 것이다. 임베디드 패키지 구조(200)와 임베디드 패키지 구조(100)의 차이점은, 임베디드 패키지 구조(200)는 임베디드 패키지 구조(100) 상에 빌드업 공정을 수행하여 추가층을 형성한 것이라는 점이다. 구체적으로, 제1 배선층(1032) 상에 제3 유전층(103)이 형성되고, 제2 배선층(1042) 상에 제4 유전층(104)이 형성된다. 제1 유전층(101), 제2 유전층(102), 제3 유전층(103) 및 제4 유전층(104)은 재료가 동일하거나 상이할 수 있다. 제3 유전층(103) 외부에는 제3 배선층(1036)이 설치되고, 제4 유전층(104) 외부에는 제4 배선층(1046)이 설치된다. 제3 유전층(103) 내에는 제1 비아 기둥(1033)이 설치되고, 제4 유전층(104) 내에는 제2 비아 기둥(1043)이 설치된다. 제1 비아 기둥(1033)은 제1 배선층(1032)과 제3 배선층(1036)을 도통되도록 연결하고, 제2 비아 기둥(1043)은 제2 배선층(1042)과 제4 배선층(1046)을 도통되도록 연결한다. 제1 비아 기둥(1033) 및 제2 비아 기둥(1043)은 중실 구리 기둥일 수 있으며, 에지에 구리가 도금된 중공 구리 기둥일 수도 있다. 따라서 임베디드 패키지 구조(100)는 빌드업 공정에 의해 임베디드 패키지 구조(200)로 형성된다.
도 5에 도시된 바와 같이, 제3 배선층(1036) 상에 제1 솔더 레지스트층(105)을 형성할 수도 있고, 제4 배선층(1046) 상에 제2 솔더 레지스트층(106)을 형성할 수도 있다. 제1 솔더 레지스트층(105)및 제2 솔더 레지스트층(106) 내에는 제1 솔더 레지스트 윈도우(1051) 및 제2 솔더 레지스트 윈도우(1061)가 각각 설치된다.
도 6은 소자 임베디드 패키지 구조(300)의 단면도를 도시한 것이다. 임베디드 패키지 구조(300)와 임베디드 패키지 구조(100)의 차이점은 다음과 같다. 즉, 동박(1011)의 상표면에만 제1 유전층(101)이 형성된다. 소자(107)의 단자(1071)는 제2 유전층(102) 내에 임베디드되고, 소자(107)의 단자(1071)는 연결 구리 기둥(1023)을 통해 제2 배선층(1042)과 도통되도록 연결된다.
일부 실시방식에 있어서, 동박(1011) 상에는 복수의 소자 개구 프레임이 형성되고, 복수의 소자가 실장될 수 있다. 또한 복수의 소자는 제2 유전층(102)에 의해 분리된다.
도 7(a) 내지 도 7(l)은 도 4의 소자 임베디드 패키지 구조(100) 및 도 5의 소자 임베디드 패키지 구조(200)의 제조 방법에서 각 단계의 중간 구조의 단면도를 도시한 것이다.
상기 제조 방법은 다음 단계를 포함한다. 즉, 표면 초조면화(super roughening) 처리된 동박(1011)을 준비한다. 동박(1011)의 상하표면에 제1 유전 재료를 각각 적층하여 제1 유전층(101)을 형성한다. 제1 유전층(101)에는 제1 피쳐 패턴이 형성된다 - (a) 단계. 이는 도 7(a)에 도시된 바와 같다. 동박(1011)에 대해 표면 초조면화 처리를 수행함으로써, 동박(1011) 표면적을 증가시킬 수 있고, 동박(1011)과 제1 유전층(101)의 결합력을 향상시킬 수 있다. 동박(1011)을 제1 유전층(101) 내에 사전 설치함으로써, 임베디드 패키지 구조의 방열 효율을 효과적으로 향상시킬 수 있다.
통상적으로, 제1 유전 재료는 무기 충진재가 강화된 중합체 매질을 포함할 수 있다. 바람직하게는, 상기 중합체 매질은 폴리이미드, 에폭시 수지, 비스말레이미드 트리아진 수지, 폴리페닐렌 에테르 또는 이들의 조합으로부터 선택된다. 바람직하게는, 상기 무기 충진재는 세라믹 충진제, 유리 섬유 또는 이들의 조합으로부터 선택된다. 보다 바람직하게는, 상기 중합체 매질은 감광성 중합체 수지이다. 예를 들어, 감광성 폴리이미드 수지 또는 감광성 폴리페닐렌 에테르 수지이며, 예를 들어 Microsystems HD-4100, Hitachi PVF-02 등이 있다.
통상적으로, 제1 유전 재료가 비감광성 재료인 경우, 플라즈마 에칭, 레이저 드릴링 또는 기계 드릴링 등 방식을 통해 제1 유전층(101)에 제1 피쳐 패턴을 형성할 수 있다. 제1 유전 재료가 감광성 재료인 경우, 노광 및 현상의 방식을 통해 제1 유전층(101)에 제1 피쳐 패턴을 형성할 수 있다.
이어서, 제1 피쳐 패턴을 통해 노출된 동박(1011)을 에칭하여 소자 개구 프레임(1012) 및 비아 기둥 개구 프레임(1014)을 형성하고, 동박(1011)의 저면 상에 접착층(1013)을 도포한다 - (b) 단계. 이는 도 7(b)에 도시된 바와 같다. 접착층(1013)은 접착 테이프이다. 통상적으로 시판되는, 열에 의해 분해될 수 있거나 자외선을 조사하면 분해될 수 있는 투명 필름이다. 동박(1011)의 바닥면 상에 접착층(1013)을 도포함으로써, 소자 개구 프레임(1012) 내부에 접착층을 미리 설치할 필요가 없다. 따라서 접착층을 정밀하게 도포해야 하는 종래 기술의 문제를 해결하였다. 또한 각 소자가 상대적으로 수평인 기준면에 위치하므로, 후속적으로 소자에 파동 기복이 생겨 층을 추가하고 도통시키기 어려운 문제를 해결하였다.
그 후, 소자 개구 프레임(1012) 내에 소자(107)를 실장하고, 동박(1011) 상에 제2 유전 재료를 적층하여 제2 유전층(102)을 형성한다 - (c) 단계. 이는 도 7(c)에 도시된 바와 같다. 통상적으로, 제2 유전층(102)의 상표면은 제1 유전층(101)의 상표면보다 높다. 소자(107)는 능동 소자 또는 수동 소자일 수 있다. 소자(107)는 단자(1071)를 통해 기판과 전기적으로 연결된다. 소자(107)의 단자(1071)를 소자 개구 프레임(1012) 내에 노출된 접착층(1013) 상에 부착하여, 소자(107)의 위치를 고정할 수 있다. 제2 유전 재료는 무기 충진재가 강화된 중합체 매질을 포함할 수 있다. 바람직하게는, 상기 중합체 매질은 폴리이미드, 에폭시 수지, 비스말레이미드 트리아진 수지, 폴리페닐렌 에테르 또는 이들의 조합으로부터 선택된다. 바람직하게는, 상기 무기 충진재는 세라믹 충진제, 유리 섬유 또는 이들의 조합으로부터 선택된다. 보다 바람직하게는, 상기 중합체 매질은 감광성 중합체 수지이다. 예를 들어, 감광성 폴리이미드 수지 또는 감광성 폴리페닐렌 에테르 수지이며, 예를 들어 Microsystems HD-4100, Hitachi PVF-02 등이 있다.
이어서, 제2 유전층(102)의 비아 기둥 개구 프레임에 비아 패턴을 형성하고, 접착층(1013)을 제거한다 - (d) 단계. 이는 도 7(d)에 도시된 바와 같다. 통상적으로, 제2 유전 재료가 비감광성 재료인 경우, 플라즈마 에칭, 레이저 드릴링 또는 기계 드릴링 등 방식을 통해 제2 유전층(102)에 비아 패턴을 형성할 수 있다. 제2 유전 재료가 감광성 재료인 경우, 노광 및 현상의 방식을 사용해 제2 유전층(102)에 비아 패턴을 형성할 수 있다. 가열 또는 자외선 조사를 통해 접착층(1013)을 분해하여 직접 제거할 수 있다.
그 후, 비아 패턴 및 제2 유전층(102)의 상하표면 상에 제1 금속 시드층(1021)을 각각 증착하고, 비아 패턴에 구리를 전기 도금하여 비아 기둥(1022)을 형성한다. 제2 유전층(102)의 상하표면 상에 각각 전체 기판을 구리로 전기 도금하여 제1 구리층(1031) 및 제2 구리층(1041)을 형성한다 - 단계 (e). 이는 도 7(e)에 도시된 바와 같다. 통상적으로, 화학적 도금 또는 스퍼터링의 방식을 사용하여 비아 패턴 및 제2 유전층(102)의 상하표면 상에 제1 금속 시드층(1021)을 증착한다. 제1 금속 시드층(1021)의 재료에는 티타늄, 구리, 티타늄-텅스텐 합금 및 이들의 조합이 포함된다. 제1 금속 시드층(1021)의 두께는 0.8 내지 5㎛일 수 있다. 바람직하게는, 먼저 0.1㎛ 티타늄층을 스퍼터링한 후, 1㎛ 구리층을 스퍼터링하는 방식으로 제1 금속 시드층(1021)을 제조한다.
다음으로, (e) 단계에 이어서, 제1 구리층(1031) 및 제2 구리층(1041) 상에 제1 포토레지스트층 및 제2 포토레지스트층을 각각 도포하고 패터닝하여 제3 피쳐 패턴 및 제4 피쳐 패턴을 형성한다. 또한 제3 피쳐 패턴 및 제4 피쳐 패턴을 통해 제1 구리층(1031) 및 제2 구리층(1041)을 각각 에칭하여 제1 배선층(1032) 및 제2 배선층(1042)을 형성한다. 제1 포토레지스트층 및 제2 포토레지스트층을 제거하며, 노출된 제1 금속 시드층(1021)을 에칭한다 - (f) 단계. 이는 도 7(f)에 도시된 바와 같다. 통상적으로, 실제 수요에 따라, 노광 및 현상의 방식을 통해 포토레지스트층을 패터닝하여 피쳐 패턴을 형성할 수 있다.
그 후, 제1 배선층(1032) 및 제2 배선층(1042) 상에 각각 제1 솔더 레지스트층(105) 및 제2 솔더 레지스트층(106)을 도포한다. 또한 노출된 금속 표면을 각각 처리하여 제1 솔더 레지스트 윈도우(1051) 및 제2 솔더 레지스트 윈도우(1061)를 형성한다 - (g) 단계. 이는 도 7(g)에 도시된 바와 같다. 통상적으로, 먼저 솔더 레지스트 스크린 인쇄를 수행한 다음 노광 및 현상하는 방식을 사용해 솔더 레지스트층을 제작할 수 있다. ENEPIG(nickel electroless palladium immersion gold) 또는 OSP의 방식을 통해 금속 표면 처리를 수행한다.
이어서, 유닛 절단 영역에서 절단선(108)을 따라 제품을 절단하여, 소자 임베디드 패키지 구조 유닛을 획득한다 - (h) 단계. 이는 도 7(h)에 도시된 바와 같다.
그 후, (e) 단계에 이어서, 제1 구리층(1031) 및 제2 구리층(1041) 상에 제1 포토레지스트층(1034) 및 제2 포토레지스트층(1044)을 각각 도포하고 패터닝하여 제3 피쳐 패턴 및 제4 피쳐 패턴을 형성한다. 또한 제3 피쳐 패턴 및 제4 피쳐 패턴을 통해 제1 구리층(1031) 및 제2 구리층(1041)을 각각 에칭하여 제1 배선층(1032) 및 제2 배선층(1042)을 형성한다 - (i) 단계. 이는 도 7(i)에 도시된 바와 같다.
이어서, 제1 배선층(1032) 및 제2 배선층(1042) 상에 제3 포토레지스트층(1035) 및 제4 포토레지스트층(1045)을 각각 도포하고, 제5 피쳐 패턴 및 제6 피쳐 패턴을 패터닝한다. 또한 제5 피쳐 패턴 및 제6 피쳐 패턴을 전기 도금하여 제1 비아 기둥(1033) 및 제2 비아 기둥(1043)을 각각 형성한다 - (j) 단계. 이는 도 7(j)에 도시된 바와 같다.
그 후, 제1 포토레지스트층(1034), 제2 포토레지스트층(1044), 제3 포토레지스트층(1035) 및 제4 포토레지스트층(1045)을 제거하고, 노출된 제1 금속 시드층(1021)을 에칭한다. 또한 제1 배선층(1032) 및 제2 배선층(1042) 상에 제3 유전 재료를 적층하여 제3 유전층(103) 및 제4 유전층(104)을 형성한다. 제3 유전층(103) 및 제4 유전층(104)을 박형화하여 제1 비아 기둥(1033) 및 제2 비아 기둥(1043)의 단부를 노출시킨다 - (k) 단계. 이는 도 7(k)에 도시된 바와 같다. 통상적으로, 제3 유전 재료는 무기 충진재가 강화된 중합체 매질을 포함할 수 있다. 바람직하게는, 상기 중합체 매질은 폴리이미드, 에폭시 수지, 비스말레이미드 트리아진 수지, 폴리페닐렌 에테르 또는 이들의 조합으로부터 선택된다. 바람직하게는, 상기 무기 충진재는 세라믹 충진제, 유리 섬유 또는 이들의 조합으로부터 선택된다. 보다 바람직하게는, 상기 중합체 매질은 감광성 중합체 수지이다. 예를 들어, 감광성 폴리이미드 수지 또는 감광성 폴리페닐렌 에테르 수지이며, 예를 들어 Microsystems HD-4100, Hitachi PVF-02 등이 있다. 제3 유전 재료가 비감광성 재료인 경우, 플라즈마 에칭, 레이저 드릴링 또는 기계 드릴링 등 방식을 통해 제3 유전층(103) 및 제4 유전층(104)에 비아를 형성할 수 있다. 제3 유전 재료가 감광성 재료인 경우, 노광 및 현상의 방식을 통해 제3 유전층(103) 및 제4 유전층(104)에 비아를 형성할 수 있다.
이어서, 제3 유전층(103) 및 제4 유전층(104)의 표면 상에 제3 배선층(1036) 및 제4 배선층(1046)을 각각 제조한다 - (1) 단계. 이는 도 7(l)에 도시된 바와 같다. 통상적으로 다음의 하위 단계를 포함한다.
제3 유전층 및 제4 유전층의 표면 상에 제2 금속 시드층 및 제3 금속 시드층을 각각 증착한다.
제2 금속 시드층 및 제3 금속 시드층 상에 전체 기판에 구리를 전기 도금하여 제3 구리층 및 제4 구리층을 형성한다.
제3 구리층 및 제4 구리층 외부에 제5 포토레지스트 및 제6 포토레지스트를 각각 도포한다.
제5 포토레지스트 및 제6 포토레지스트를 각각 패터닝하여 제7 피쳐 패턴 및 제8 피쳐 패턴을 형성한다.
제7 피쳐 패턴 및 제8 피쳐 패턴을 통해 제3 구리층 및 제4 구리층을 각각 에칭하여 제3 배선층(1036) 및 제4 배선층(1046)을 형성한다.
제5 포토레지스트층과 제6 포토레지스트층을 제거하고, 제2 금속 시드층과 제3 금속 시드층을 에칭한다.
통상적으로, 화학적 도금 또는 스퍼터링의 방식을 사용해 제2 금속 시드층 및 제3 금속 시드층을 제작할 수 있다. 제2 금속 시드층 및/또는 제3 금속 시드층은 티타늄, 구리, 티타늄-텅스텐 합금 또는 이들의 조합을 포함할 수 있다. 제2 금속 시드층 및/또는 제3 금속 시드층의 두께는 0.8 내지 5㎛일 수 있다. 바람직하게는, 먼저 0.1μm 두께의 티타늄층을 스퍼터링한 후, 1μm 구리층을 스퍼터링하는 방식을 사용하여 제2 금속 시드층 및 제3 금속 시드층을 제조한다.
그 후, 제3 배선층(1036) 및 제4 배선층(1046) 상에 각각 제1 솔더 레지스트층(105) 및 제2 솔더 레지스트층(106)을 도포한다. 또한 노출된 금속 표면을 각각 처리하여 제1 솔더 레지스트 윈도우(1051) 및 제2 솔더 레지스트 윈도우(1061)를 형성한다 - (m) 단계. 이는 도 7(m)에 도시된 바와 같다.
이어서, 유닛 절단 영역에서 절단선(108)을 따라 제품을 절단하여, 소자 단자면이 아래를 향한 임베디드 패키지 구조 유닛을 획득한다 - (n) 단계. 이는 도 7(n)에 도시된 바와 같다.
도 8(a) 내지 8(j)는 도 6의 소자 임베디드 패키지 구조(300)의 제조 방법에서 각 단계 중간 구조의 단면도를 도시한 것이다.
상기 제조 방법은 다음 단계를 포함한다. 즉, 표면 초조면화 처리된 동박(1011)을 준비한다. 동박(1011)의 상표면 상에 제1 유전 재료를 적층하여 제1 유전층(101)을 형성한다. 제1 유전층(101)에는 제1 피쳐 패턴이 형성된다 - (a) 단계. 이는 도 8(a)에 도시된 바와 같다.
이어서, 동박(1011)의 하표면 상에 접착층(1013)을 도포한다 - 단계 (b). 이는 도 8(b)에 도시된 바와 같다.
그 후, 제1 피쳐 패턴이 노출된 동박(1011)을 에칭하여 소자 개구 프레임(1012), 비아 기둥 개구 프레임(1014) 및 절단선 개구 프레임(1015)을 형성한다 - (c) 단계. 이는 도 8(c)에 도시된 바와 같다. 통상적으로, 비아 기둥 개구 프레임(1014)은 후속적으로 비아 기둥을 제조하는 데 사용되고, 절단선 개구 프레임(1015)은 후속 공정에서 각 유닛을 분할하는 데 사용된다.
이어서, 소자 개구 프레임(1012) 내에 소자(107)를 실장하고, 동박(1011) 상에 제2 유전 재료를 적층한다 - (d) 단계. 이는 도 8(d)에 도시된 바와 같다. 통상적으로, 소자(107)의 단자(1071)를 소자 개구 프레임(1012) 내 노출된 접착층(1013) 상에 부착하여, 소자(107)의 위치를 고정할 수 있다. 제2 유전 재료의 상표면은 제1 유전층(101)의 상표면보다 높다.
그 후, 접착층(1013)을 제거하고 동박(1011) 하방에 제2 유전 재료를 적층하여 제2 유전층(102)을 형성한다 - (e) 단계. 이는 도 8(e)에 도시된 바와 같다. 통상적으로, 제2 유전 재료의 하표면은 소자(107)의 하표면을 초과한다. 동박(1011) 및 그 상표면의 제1 유전층(101)은 제2 유전층(102) 내에 완전히 임베디드된다.
이어서, 제2 유전층(102)에는 비아 패턴이 형성된다 - (f) 단계. 이는 도 8(f)에 도시된 바와 같다.
그 후, 비아 패턴 및 제2 유전층(102)의 상하표면에 제1 금속 시드층(1021)을 각각 증착하고, 비아 패턴에 구리를 전기 도금하여 비아 기둥(1022) 및 연결 구리 기둥(1023)을 형성한다. 제2 유전층(102)의 상하표면에 각각 전체 기판을 구리로 전기 도금하여 제1 구리층(1031) 및 제2 구리층(1041)을 형성한다 - 단계 (g). 이는 도 8(g)에 도시된 바와 같다. 연결 구리 기둥(1023)은 후속 공정에서 소자(107)의 단자(1071)를 제2 배선층과 도통되도록 연결하는 데 사용된다.
이어서, 제1 구리층(1031) 및 제2 구리층(1041) 상에 제1 포토레지스트층 및 제2 포토레지스트층을 각각 도포하고, 제1 포토레지스트층 및 제2 포토레지스트층을 패터닝하여 제3 피쳐 패턴 및 제4 피쳐 패턴을 각각 형성한다. 또한 제3 피쳐 패턴 및 제4 피쳐 패턴을 통해 제1 구리층(1031) 및 제2 구리층(1041)을 각각 에칭하여 제1 배선층(1032) 및 제2 배선층(1042)을 형성한다. 제1 포토레지스트층 및 제2 포토레지스트층을 제거하고, 노출된 제1 금속 시드층(1021)을 에칭한다 - (h) 단계. 이는 도 8(h)에 도시된 바와 같다.
그 후, 제1 배선층(1032) 및 제2 배선층(1042) 상에 각각 제1 솔더 레지스트층(105) 및 제2 솔더 레지스트층(106)을 도포한다. 또한 노출된 금속 표면을 각각 처리하여 제1 솔더 레지스트 윈도우(1051) 및 제2 솔더 레지스트 윈도우(1061)를 형성한다 - (i) 단계. 이는 도 8(i)에 도시된 바와 같다.
이어서, 유닛 절단 영역에서 절단선(108)을 따라 제품을 절단하여, 소자 단자면이 아래를 향한 임베디드 패키지 구조 유닛을 획득한다 - (j) 단계. 이는 도 8(j)에 도시된 바와 같다.
본 제품은 메쉬형으로 배열되며, 복수의 소자를 구비한 복수의 유닛을 포함한다. 절단 후 여러 개의 유닛으로 분할될 수 있다. 상기 프로세스는 시범적 방법으로만 사용된다. 각 유닛 내의 조합은 실제 수요에 따라 임의로 조합해야 한다. 예를 들어 복수의 소자를 포함할 수 있다. 또한 본 구조는 2층으로 한정되지 않으며, 실제 수요에 따라 빌드업을 수행할 수 있고, 실제 수요에 따라 1개 이상이 추가된 추가층 구조를 설계할 수 있다. 상기 추가층은 유전층 및 배선층을 포함할 수 있다.
본 기술분야의 당업자는 본 발명이 문맥 상으로 구체적으로 예시되고 설명된 것으로 제한되지 않음을 이해할 수 있다. 또한 본 발명의 범위는 첨부된 청구범위에 의해 한정되며, 여기에는 상술한 각 기술 특징의 조합과 하위 조합 및 이의 변형 및 개선이 포함된다. 본 기술분야의 당업자는 전술한 설명을 통해 이러한 조합, 변형 및 개선을 예측할 수 있다.
청구범위에서 용어 "포괄" 및 이의 변형된 형태인 "포함", "함유" 등은 나열된 구성 요소가 포함되는 것을 의미하나 일반적으로 다른 구성 요소를 배제하지 않는다.

Claims (20)

  1. 소자 임베디드 패키지 구조의 제조 방법에 있어서,
    (a) 동박의 적어도 일면 상에 제1 유전 재료를 적층하여 제1 유전층을 형성하고, 상기 제1 유전층에 제1 피쳐 패턴을 형성하여 상기 동박을 노출시키는 단계;
    (b) 노출된 동박을 에칭하여 소자 개구 프레임 및 비아 기둥 개구 프레임을 형성하여, 금속 프레임을 획득하는 단계;
    (c) 상기 금속 프레임의 바닥면 상에 접착층을 도포하고, 상기 소자 개구 프레임 내에서 소자를 상기 접착층 상에 실장하는 단계;
    (d) 제2 유전 재료를 적층하여, 상기 금속 프레임을 덮고 상기 소자 개구 프레임 및 상기 비아 기둥 개구 프레임을 충진하는 제2 유전층을 형성하는 단계; 및
    (e) 상기 비아 기둥 개구 프레임에 비아 기둥을 형성하고, 상기 제2 유전층의 상하표면 상에 상기 비아 기둥에 의해 도통되도록 연결되는 제1 배선층 및 제2 배선층을 각각 형성하는 단계를 포함하는 제조 방법.
  2. 제1항에 있어서,
    상기 제1 유전 재료와 상기 제2 유전 재료는 동일하거나 상이한 제조 방법.
  3. 제2항에 있어서,
    상기 제1 유전 재료 및 상기 제2 유전 재료 중 적어도 하나는 무기 충진재가 강화된 중합체 매질을 포함하는 제조 방법.
  4. 제3항에 있어서,
    상기 중합체 매질은 폴리이미드, 에폭시 수지, 비스말레이미드 트리아진 수지, 폴리페닐렌 에테르 또는 이들의 조합으로부터 선택되는 제조 방법.
  5. 제3항에 있어서,
    상기 무기 충진재는 세라믹 충진재, 유리 섬유 또는 이들의 조합으로부터 선택되는 제조 방법.
  6. 제3항에 있어서,
    상기 중합체 매질은 감광성 중합체 수지인 제조 방법.
  7. 제1항에 있어서,
    (a) 단계는 상기 동박의 표면에 대해 조면화 처리를 수행하는 단계를 포함하는 제조 방법.
  8. 제1항에 있어서,
    (a) 단계는 레이저 드릴링, 기계 드릴링, 플라즈마 에칭 또는 노광 및 현상의 방식을 통해 상기 제1 유전층에 제1 피쳐 패턴을 형성하는 단계를 포함하는 제조 방법.
  9. 제1항에 있어서,
    (b) 단계에서 상기 접착층은 접착 테이프를 포함하는 제조 방법.
  10. 제1항에 있어서,
    (c) 단계는 상기 소자 개구 프레임 내에서 소자의 단자면을 상기 접착층 상에 접착시키는 단계를 포함하는 제조 방법.
  11. 제10항에 있어서,
    (d) 단계는 상기 금속 프레임의 꼭대기면 상에 제2 유전 재료를 적층하여 제2 유전층을 형성한 후, 상기 접착층을 제거하는 단계를 더 포함하는 제조 방법.
  12. 제11항에 있어서,
    (d) 단계는,
    상기 접착층을 제거한 후, 상기 금속 프레임의 바닥면 상에 제2 유전 재료를 적층하여 제2 유전층을 형성하는 단계를 더 포함하는 제조 방법.
  13. 제1항에 있어서,
    (e) 단계는,
    (e1) 상기 비아 기둥 개구 프레임 내에 비아를 형성하는 단계;
    (e2) 상기 비아의 내부 및 상기 제2 유전층의 상하표면 상에 제1 금속 시드층을 증착하는 단계;
    (e3) 상기 제1 금속 시드층 상에 구리를 전기 도금하고, 상기 비아 내에 비아 기둥을 형성하고, 상기 제2 유전층의 상하표면 상에 각각 제1 구리층 및 제2 구리층을 형성하는 단계;
    (e4) 상기 제1 구리층 및 제2 구리층을 에칭하여 제1 배선층 및 제2 배선층을 각각 형성하는 단계; 및
    (e5) 노출된 제1 금속 시드층을 에칭하는 단계를 포함하는 제조 방법.
  14. 제13항에 있어서,
    (e4) 단계는,
    상기 제1 구리층 및 상기 제2 구리층 상에 제1 포토레지스트층 및 제2 포토레지스트층을 각각 도포하고, 상기 제1 포토레지스트층 및 제2 포토레지스트층을 패터닝하여 상기 제1 구리층 및 제2 구리층을 노출시키는 단계;
    노출된 상기 제1 구리층 및 상기 제2 구리층을 각각 에칭하여, 제1 배선층 및 제2 배선층을 형성하는 단계; 및
    상기 제1 포토레지스트층과 상기 제2 포토레지스트층을 제거하는 단계를 더 포함하는 제조 방법.
  15. 제13항에 있어서,
    상기 제1 금속 시드층은 화학적 도금 또는 스퍼터링의 방식에 의해 증착되는 제조 방법.
  16. 제15항에 있어서,
    상기 제1 금속 시드층은 티타늄, 구리, 티타늄-텅스텐 합금 또는 이들의 조합을 포함하는 제조 방법.
  17. 제1항에 있어서,
    상기 제1 배선층 및 상기 제2 배선층 상에 제1 솔더 레지스트층 및 제2 솔더 레지스트층을 각각 도포하고, 노출된 금속 표면을 처리하여 솔더 레지스트 윈도우를 형성하는 단계를 더 포함하는 제조 방법.
  18. 제1항에 있어서,
    (f) 상기 제1 배선층 및 상기 제2 배선층 중 적어도 하나 상에 빌드업 공정을 수행하고 추가층을 형성하여 다층 인터커넥트 구조를 형성하는 단계를 더 포함하는 제조 방법.
  19. 제18항에 있어서,
    상기 추가층은 유전층 및 배선층을 포함하는 제조 방법.
  20. 제19항에 있어서,
    (f) 단계는 최외측의 배선층 상에 솔더 레지스트층을 도포하고, 노출된 금속 표면을 처리하여 솔더 레지스트 윈도우를 형성하는 단계를 더 포함하는 제조 방법.
KR1020230093120A 2022-08-17 2023-07-18 소자 임베디드 패키지 구조의 제조 방법 KR20240024736A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210994320.8 2022-08-17
CN202210994320.8A CN115497834A (zh) 2022-08-17 2022-08-17 一种器件嵌埋封装结构的制造方法

Publications (1)

Publication Number Publication Date
KR20240024736A true KR20240024736A (ko) 2024-02-26

Family

ID=84465949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230093120A KR20240024736A (ko) 2022-08-17 2023-07-18 소자 임베디드 패키지 구조의 제조 방법

Country Status (5)

Country Link
US (1) US20240063055A1 (ko)
JP (1) JP2024028179A (ko)
KR (1) KR20240024736A (ko)
CN (1) CN115497834A (ko)
TW (1) TW202410221A (ko)

Also Published As

Publication number Publication date
JP2024028179A (ja) 2024-03-01
TW202410221A (zh) 2024-03-01
US20240063055A1 (en) 2024-02-22
CN115497834A (zh) 2022-12-20

Similar Documents

Publication Publication Date Title
US8277668B2 (en) Methods of preparing printed circuit boards and packaging substrates of integrated circuit
JP7277521B2 (ja) 線路プリセット放熱埋め込み型パッケージ構造及びその製造方法
KR100915145B1 (ko) 개선된 다중층 코어리스 지지 구조 및 그 제조 방법
KR20070082537A (ko) 회로 기판 구조체 및 그 제조 방법
JPH09116267A (ja) バイアを有する多層回路基板の製造方法、チップ・キャリアおよびチップ・キャリアの製造方法
US9824977B2 (en) Semiconductor packages and methods of forming the same
JP2007324559A (ja) ファインピッチを有するマルチレイヤー回路板及びその製作方法
US8535546B2 (en) Method of manufacturing multilayer wiring substrate
CN111106090A (zh) 基于刚性框架的tmv扇出型封装结构及其制备方法
CN111952201B (zh) 一种嵌入式封装基板的制造方法
KR20110098677A (ko) 다층 배선 기판 및 그 제조방법
KR20240024736A (ko) 소자 임베디드 패키지 구조의 제조 방법
JP2023086100A (ja) 複数の部品を層分けに埋め込みパッケージングした構造及びその製造方法
US20220302037A1 (en) Embedded packaging structure and manufacturing method thereof
US20220181243A1 (en) Component Carrier With a Photoimageable Dielectric Layer and a Structured Conductive Layer Being Used as a Mask for Selectively Exposing the Photoimageable Dielectric Layer With Electromagnetic Radiation
KR20020022477A (ko) 물리적 기상 증착법을 이용한 빌드업 다층 인쇄회로판제조방법
KR100332304B1 (ko) 다층 인쇄회로기판 제조방법
KR20020028597A (ko) 다층인쇄회로기판의 제조방법, 이에 의해 제조되는 기판및 ｆｃｉｐ
KR20010109729A (ko) 빌드업 다층 인쇄회로판 제조방법
JP2002290048A (ja) 多層回路基板におけるビア形成方法
KR20100095742A (ko) 임베디드 기판 제조방법 및 이를 이용한 임베디드 기판 구조
JP4668822B2 (ja) 配線基板の製造方法
JP2024095974A (ja) 埋込部品パッケージング基板及びその作製方法
TWI236324B (en) Insulating structure of circuit board and method for fabricating the circuit board by using the insulating structure
JP2023550988A (ja) 回路基板及びその製造方法