KR20240020146A - 배선 구조체 및 그 제조 방법 - Google Patents

배선 구조체 및 그 제조 방법 Download PDF

Info

Publication number
KR20240020146A
KR20240020146A KR1020220131834A KR20220131834A KR20240020146A KR 20240020146 A KR20240020146 A KR 20240020146A KR 1020220131834 A KR1020220131834 A KR 1020220131834A KR 20220131834 A KR20220131834 A KR 20220131834A KR 20240020146 A KR20240020146 A KR 20240020146A
Authority
KR
South Korea
Prior art keywords
insulating layer
wiring
rdl1
pattern
wiring pattern
Prior art date
Application number
KR1020220131834A
Other languages
English (en)
Inventor
전윤영
김영민
오준석
이창보
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US18/307,109 priority Critical patent/US20240047357A1/en
Publication of KR20240020146A publication Critical patent/KR20240020146A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명 개념의 일부 실시예들에 따른 배선 구조체는 제1 절연층, 상기 제1 절연층 상의 제2 절연층, 복수의 제1 배선 패턴들, 및 상기 복수의 제1 배선 패턴들 사이에 위치하는 제1 도전 패턴을 포함하고, 상기 복수의 제1 배선 패턴들 각각은, 상기 제1 절연층을 관통하는 제 1 관통부, 상기 제2 절연층과 동일한 레벨에 배치되는 제 1 개재부, 및 상기 제2 절연층과 동일한 레벨에 배치되고 상기 제 1 개재부 상에 배치되는 제 1 연결부를 포함하고, 상기 제 1 개재부의 상면의 레벨은 상기 제1 도전 패턴의 상면의 레벨과 동일하고, 상기 제1 연결부의 측벽과 상기 제1 개재부의 상기 상면 사이의 각도는 상기 제1관통부의 측벽과 상기 제1 절연층의 하면 사이의 각도보다 크다.

Description

배선 구조체 및 그 제조 방법 {Interconnection Structure and Method for Manufacturing the Same}
본 발명은 배선 구조체 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 신뢰성이 보다 향상된 배선 구조체 및 그 제조 방법에 관한 것이다.
반도체 기술의 지속적인 발전에 따라 반도체 칩들은 점점 소형화되고 있다. 반면에 여러 다양한 기능들이 하나의 반도체 칩에 집적되고 있다. 따라서 반도체 칩들은 작은 면적에 많은 수의 입출력 패드들을 가지고 있다.
반도체 패키지는 집적회로 칩을 전자제품에 사용하기 적합한 형태로 구현한 것이다. 통상적으로 반도체 패키지는 인쇄회로기판 상에 반도체 칩을 실장하고 본딩 와이어 내지 범프를 이용하여 이들을 전기적으로 연결하는 것이 일반적이다. 패턴의 형상 이상(pattern abnormality)이 없고, 구조적 안정성과 전기적 특성의 개선을 위한 다양한 연구가 진행되고 있다.
본 발명이 해결하고자 하는 과제는 구조적 안정성이 향상된 배선 구조체 및 그 제조방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
일부 실시예들에 따른 배선 구조체는 제1 절연층; 상기 제1 절연층 상의 제2 절연층; 복수의 제1 배선 패턴들; 및 상기 복수의 제1 배선 패턴들 사이에 위치하는 제1 도전 패턴을 포함하고, 상기 복수의 제1 배선 패턴들 각각은, 상기 제1 절연층을 관통하는 제 1 관통부, 상기 제2 절연층과 동일 레벨한 레벨에 배치되는 제 1 개재부, 및 상기 제2 절연층과 동일한 레벨에 배치되고 상기 제 1 개재부 상에 배치되는 제 1 연결부를 포함하고, 상기 제 1 개재부의 상면의 레벨은 상기 제1 도전 패턴의 상면의 레벨과 동일하고, 상기 제1 연결부의 측벽과 상기 제1 개재부의 상기 상면 사이의 각도는 상기 제1관통부의 측벽과 상기 제1 절연층의 하면 사이의 각도보다 클 수 있다.
일부 실시예들에 따른 배선 구조체는 제1 절연층; 상기 제1 절연층 상의 제2 절연층; 복수의 제1 배선 패턴들; 및 상기 제1 배선 패턴들 사이에 위치한 복수의 제1 도전 패턴들을 포함하고, 상기 제1 배선 패턴은, 상기 제1 절연층을 관통하는 제1 관통부, 상기 제2 절연층과 동일 레벨인 제1 개재부, 및 상기 제2 절연층과 동일 레벨이고 상기 제1 개재부 상에 위치한 제1 연결부를 포함하고, 제1관통부의 상면의 폭과 상기 제1 관통부의 하면의 폭은 상이하고, 상기 제1 연결부의 상면의 폭과 상기 제1 연결부의 하면의 폭은 같을 수 있다.
일부 실시예들에 따른 배선 구조체는 제1 절연층; 상기 제1 절연층 상의 제2 절연층; 상기 제2 절연층 상의 제3 절연층; 복수의 제1 배선 패턴들; 상기 복수의 제1 배선 패턴들 상의 복수의 제2 배선 패턴들; 상기 제1 배선 패턴들 사이에 위치한 복수의 제1 도전 패턴들; 및 상기 제2 배선 패턴들 사이에 위치한 복수의 제2 도전 패턴들을 포함하고, 상기 제1 배선 패턴은, 상기 제1 절연층을 관통하는 제1 관통부, 상기 제2 절연층과 동일 레벨인 제1 개재부, 및 상기 제2 절연층과 동일 레벨이고 상기 제1 개재부 상에 위치한 제1 연결부를 포함하고, 상기 제1 개재부의 상면의 레벨은 상기 복수의 제1 도전 패턴들의 상면의 레벨과 동일하고, 상기 제1 개재부 및 상기 제1 연결부는 계단 형상을 정의할 수 있다.
본 발명 개념의 실시예들에 따른 배선 구조체는 배선 패턴 형성 전에 도전 패턴을 형성하여 절연층의 수축(shrinkage)을 방지하고, 절연층의 굴곡(undulation)을 예방하여 상부 배선 패턴 형성시 노광 부족에 따른 패턴 박리(Delamination) 현상을 예방할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 예시적인 실시예에 따른 배선 구조체의 단면도이다.
도 2a 내지 도 2n은 본 발명의 예시적인 실시예에 따른 배선 구조체의 제조방법을 설명하기 위한 단면도들이다.
도 3은 본 발명의 예시적인 실시예에 따른 배선 구조체의 단면도이다.
도 4은 본 발명의 예시적인 실시예에 따른 배선 구조체를 포함하는 반도체 패키지의 단면도이다.
도 5는 본 발명의 예시적인 실시예에 따른 배선 구조체를 포함하는 반도체 패키지의 단면도이다.
이하에서, 도면들을 참조하여 본 발명 개념의 실시예들에 따른 배선 구조체에 대하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 배선 구조체의 단면도이다.
도1을 참조하면, 본 발명의 예시적인 실시예에 따른 배선 구조체(1)는 제1 절연층(102), 제1 절연층(102) 상의 제2 절연층(103), 제2 절연층(103) 상의 제3 절연층(104), 제3 절연층(104) 상의 제4 절연층(105), 제1 배선 패턴(RDL1), 제1 배선 패턴(RDL1) 상의 제2 배선 패턴(RDL2), 제2 배선 패턴(RDL2) 상의 제3 배선 패턴(RDL3), 제1 도전 패턴(111) 및 제2 도전 패턴(121)을 포함할 수 있다. 배선 구조체(1)는 제1 방향(D1) 및 제2 방향(D2)에 의해 정의되는 평면을 따라 확장하는 플레이트의 형태를 가질 수 있다. 제1 방향(D1) 및 제2 방향(D2)은 서로 교차할 수 있다. 일 예로, 제1 방향(D1) 및 제2 방향(D2)은 서로 직교할 수 있다.
제1 절연층(102), 제2 절연층(103), 제3 절연층(104) 및 제4 절연층(105)은 절연 물질을, 예를 들어 감광성 유기 절연막(PID, Photo Imageable Dielectric)을 포함할 수 있다. 예를 들어, 상기 감광성 유기 절연막은 감광성 폴리이미드 (polyimide), 폴리벤조옥사졸(polybenzoxazole(PBO)), 페놀(phenol)계 폴리머, 및 벤조시클로부텐 (benzocyclobutene)계 폴리머 중에서 적어도 하나를 포함할 수 있다.
제1 배선 패턴(RDL1)이 제1 절연층(102) 및 제2 절연층(103) 내에 제공될 수 있다. 제1 배선 패턴(RDL1)은 복수의 제1 배선 패턴들(RDL1)을 포함할 수 있다. 제1 배선 패턴(RDL1)은 제1 관통부(RDL1-1), 제1 관통부(RDL1-1) 상의 제1 개재부(RDL1-2), 및 제1 개재부(RDL1-2) 상의 제1 연결부(RDL1-3)를 포함할 수 있다. 제1 관통부(RDL1-1), 제1 개재부(RDL1-2) 및 제1 연결부(RDL1-3)는 서로 경계 없이 연결되는 일체의 구조를 구성할 수 있다.
제1 배선 패턴(RDL1)의 제1 관통부(RDL1-1)는 제1 절연층(102)을 관통할 수 있다. 제1 관통부(RDL1-1)의 측벽(RDL1-1_S)은 경사질 수 있다. 제1 관통부(RDL1-1)의 폭은 제1 관통부(RDL1-1)의 하면(RDL1-1_B)으로부터 제1 관통부(RDL1-1)의 상면(RDL1-1_T)으로 갈수록 커질 수 있다.
제1 배선 패턴(RDL1)의 제1 개재부(RLD1-2)는 제2 절연층(103)과 동일한 레벨에 배치될 수 있다. 제1 배선 패턴(RDL1)의 제1 개재부(RLD1-2)의 하면은 제2 절연층(103)의 하면과 동일한 레벨일 수 있다. 제1 배선 패턴(RDL1)의 제1 연결부(RLD1-3)는 제2 절연층(103)과 동일한 레벨에 배치될 수 있다. 제1 배선 패턴(RDL1)의 제1 개재부(RLD1-2)의 측벽(RDL1-2_S)은 제1 절연층(102)의 상면(102_T)에 수직일 수 있다.
제1 배선 패턴(RDL1)의 제1 관통부(RDL1-1)의 하면(RDL1-1_B)의 폭(L1_B)은 제1 관통부(RDL1-1)의 상면(RDL1-1_T)의 폭(L1_T)과 상이할 수 있다. 제1 관통부(RDL1-1)의 폭은 제1 관통부(RDL1-1)의 하면(RDL1-1_B)으로부터 제1 관통부(RDL1-1)의 상면(RDL1-1_T)으로 갈수록 커질 수 있다. 제1 배선 패턴(RDL1)의 제1 연결부(RLD1-3)의 폭(L3)은 제1 배선 패턴(RDL1)의 제1 개재부(RLD1-2)의 폭(L2)보다 작을 수 있다. 제1 배선 패턴(RDL1)의 제1 연결부(RLD1-3)의 폭(L3)은 제1 관통부(RDL1-1)의 상면(RDL1-1_T)의 폭(L1_T)보다 클 수 있다. 제1 연결부(RLD1-3)의 폭(L3)은 제1 연결부(RDL1-3)의 상면으로부터 제1 연결부(RDL1-3)의 하면까지 동일할 수 있다.
제1 배선 패턴(RDL1)의 제1 연결부(RLD1-3)의 측벽(RDL1-3_S)은 제1 절연층(102)의 상면(102_T)에 수직일 수 있다. 제1 배선 패턴(RDL1)의 제1 개재부(RLD1-2) 및 제1 연결부(RDL1-3)는 계단 형상을 형성할 수 있다.
제1 도전 패턴(111)이 제2 절연층(103) 내에 제공될 수 있다. 제1 도전 패턴(111)은 복수개의 제1 도전 패턴들(111)을 포함할 수 있다. 복수개의 제1 도전 패턴들(111)은 제1 배선 패턴들(RDL1) 사이에 위치할 수 있다. 제1 도전 패턴들(111)의 상면(111_T)은 제1 배선 패턴(RDL1)의 제1 개재부(RDL1-2)의 상면(RLD1-2_T)과 동일한 레벨일 수 있다. 복수의 제1 도전 패턴들(111)의 하면(111_B)과 제1 절연층(102)의 상면(102_T)은 공면을 이룰 수 있다. 제1 도전 패턴(111)의 상면(111_T)과 제2 절연층(103)의 상면 사이의 거리가 제1 도전 패턴(111)의 높이보다 클 수 있다.
제1 연결부(RDL1-3)의 측벽(RDL1-3_S)과 제1 개재부(RDL1-2)의 상면(RDL1-2_T) 사이의 각도(θ3)는 제1관통부(RDL1-1)의 측벽(RDL1-1_S)과 제1 절연층(102)의 하면(102_B) 사이의 각도(θ1)보다 클 수 있다. 일 실시예에서, 제1 연결부(RDL1-3)의 측벽(RDL1-3_S)과 제1 개재부(RDL1-2)의 상면(RDL1-2_T) 사이의 각도(θ3)는 90도일 수 있다. 제1 개재부(RDL1-2)의 측벽(RDL1-2_S)과 제1 절연층(102)의 상면(102_T) 사이의 각도(θ2)는 제1 연결부(RDL1-3)의 측벽(RDL1-3_S)과 제1 개재부(RDL1-2)의 상면(RDL1-2_T) 사이의 각도(θ3)와 동일할 수 있다.
제2배선 패턴(RDL2)이 제2 절연층(103) 및 제3 절연층(104) 내에 제공될 수 있다. 제2 배선 패턴(RDL2)은 복수의 제2 배선 패턴들(RDL2)을 포함할 수 있다. 제2 배선 패턴(RDL2)은 제2 관통부(RDL2-1), 제2 관통부(RDL2-1) 상의 제2 개재부(RDL2-2), 및 제2 개재부(RDL2-2) 상의 제2 연결부(RDL2-3)를 포함할 수 있다. 제2 관통부(RDL2-1), 제 2-2 배선부(RDL2-2) 및 제2 연결부(RDL2-3)는 는 서로 경계 없이 연결되는 일체의 구조를 구성할 수 있다.
제2 배선 패턴(RDL2)의 제2 관통부(RDL2-1)는 제2 절연층(103)과 동일한 레벨에 배치될 수 있다. 제2 배선 패턴(RDL2)의 제2 관통부(RDL2-1)는 제2 절연층(103)을 관통할 수 있다. 제2 관통부(RDL2-1)의 측벽(RDL2-1_S)은 경사질 수 있다. 제2 관통부(RDL2-1)의 폭은 제2 관통부(RDL2-1)의 하면으로부터 제2 관통부(RDL2-1)의 상면으로 갈수록 커질 수 있다.
제2 배선 패턴(RDL2)의 제2 개재부(RLD2-2)는 제3 절연층(104)과 동일한 레벨에 배치될 수 있다. 제2 배선 패턴(RDL2)의 제2 개재부(RLD2-2)의 하면은 제3 절연층(104)의 하면과 동일한 레벨일 수 있다. 제2 배선 패턴(RDL2)의 제2 연결부(RLD2-3)는 제3 절연층(104)과 동일한 레벨에 배치될 수 있다. 제2 배선 패턴(RDL2)의 제2 연결부(RLD2-3)의 폭은 제2 배선 패턴(RDL2)의 제2 개재부(RLD2-2)의 폭보다 작을 수 있다. 제2 배선 패턴(RDL2)의 제2 연결부(RLD2-3)의 폭은 제2 관통부(RDL2-1)의 폭보다 클 수 있다.
제2 도전 패턴(121)이 제3 절연층(104) 내에 제공될 수 있다. 제2 도전 패턴들(121)은 복수개의 제2 도전 패턴들(121)을 포함할 수 있다. 복수개의 제2 도전 패턴들(121)은 제2 배선 패턴(RDL2) 사이에 위치할 수 있다. 제2 도전 패턴들(121)의 상면(121_T)은 제2 배선 패턴(RDL2)의 제 2-2 배선부(RDL2-2)의 상면(RLD2-2_T)과 동일한 레벨일 수 있다.
제1 도전 패턴(111) 및 제2 도전 패턴(121)은 도전 물질을, 예를 들어 구리를 포함할 수 있다. 제1 도전 패턴(111)은 전기적 연결을 방지하도록 제1 배선 패턴(RLD1)과 이격될 수 있다. 제2 도전 패턴(121)은 전기적 연결을 방지하도록 제2 배선 패턴(RLD2)과 이격될 수 있다. 복수의 제1 도전 패턴(111) 및 복수의 제2 도전 패턴들(121)은 제1 배선 패턴(RDL1) 및 제2 배선 패턴(RDL2)과 비중첩될 수 있다.
제1 도전 패턴(111)의 상면(111_T)과 제2 절연층(103)의 상면(103_T) 사이의 거리는 전기가 통하지 않기 충분한 절연 거리일 수 있다. 제1 도전 패턴(111)의 상면(111_T)과 제2 절연층(103)의 상면(103_T) 사이의 거리는 3㎛ 이하일 수 있다.
제2 도전 패턴(121)의 상면(121_T)과 제3 절연층(104)의 상면(104_T) 사이의 거리는 전기가 통하지 않기 충분한 절연 거리일 수 있다. 제2 도전 패턴(121)의 상면(121_T)과 제3 절연층(104)의 상면(104_T) 사이의 거리는 3㎛ 이하일 수 있다.
제3 배선 패턴(RDL3)이 제3 절연층(104) 및 제4 절연층(105) 내에 제공될 수 있다. 제3 배선 패턴(RDL3)은 복수의 제3 배선 패턴들(RLD3)을 포함할 수 있다. 제3 배선 패턴(RDL3)은 제3 관통부(RDL3-1), 및 제3 관통부(RDL3-1) 상의 제3 개재부(RDL3-2)를 포함할 수 있다. 제3 관통부(RDL3-1), 및 제3 개재부(RDL3-2)는 서로 경계 없이 연결되는 일체의 구조를 구성할 수 있다.
제3 배선 패턴(RDL3)의 제3 관통부(RDL3-1)는 제3 절연층(104)과 동일한 레벨에 배치될 수 있다. 제3 배선 패턴(RDL3)의 제3 관통부(RDL3-1)는 제3 절연층(104)을 관통할 수 있다. 제3 관통부(RDL3-1)의 측벽(RDL3-1_S)은 경사질 수 있다. 제3 관통부(RDL3-1)의 폭은 제3 관통부(RDL3-1)의 하면으로부터 제3 관통부(RDL3-1)의 상면으로 갈수록 커질 수 있다.
제3 배선 패턴(RDL3)의 제3 개재부(RLD3-2)는 제4 절연층(105)과 동일한 레벨에 배치될 수 있다. 제3 배선 패턴(RDL3)의 제3 개재부(RLD3-2)의 하면은 제4 절연층(105)의 하면과 동일한 레벨일 수 있다. 제3 개재부(RDL3-2)는 제4 절연층(105)을 관통할 수 있다.
제4 절연층(105)에 제3 배선 패턴(RLD3)만이 제공될 수 있다. 제3 배선 패턴(RDL3)을 통한 전기적 연결 이외의 전기적 연결을 방지하도록, 제4 절연층(105)에는 별도의 도전 패턴이 제공되지 않을 수 있다.
제1 배선 패턴(RDL1)의 제1 관통부(RDL1-1), 제1 개재부(RDL1-2), 및 제1 연결부(RDL1-3)는 경계 없이 연속적으로 연결되는 일체의 구조일 수 있다. 제2 배선 패턴(RDL1)도 마찬가지 일 수 있다. 제3 배선 패턴(RDL3)의 제1 관통부(RDL3-1), 및 제3 개재부(RDL3-2)는 경계 없이 연속적으로 연결되는 일체의 구조일 수 있다.
제1 배선 패턴(RDL1), 제2 배선 패턴(RDL2) 및 제3 배선 패턴(RDL3)은 전기적으로 연결될 수 있다.
상술한 배선 구조체(1)에 제1 도전 패턴(111) 및 제2 도전 패턴(121)이 제공됨에 따라, 제1 내지 제4 절연층(102, 103, 104, 105)의 수축이 방지될 수 있다. 제1 내지 제4 절연층(102, 103, 104, 105)의 수축이 방지되어 제1 내지 제4 절연층(102, 103, 104, 105)의 수축으로 인한 굴곡을 예방할 수 있다. 이에 따라, 상부 배선 패턴 형성시 특정 깊이까지 노광되도록 조정됨을 고려할 때, 상부 배선 패턴 형성시 노광 부족에 따른 패턴 박리 현상을 예방할 수 있다.
제1 배선 패턴(RDL1)의 제1 관통부(RLD1-1) 상에 제1 개재부(RDL1-2)가 제공됨에 따라 제1 도전 패턴(111)과 제2 절연층(103)의 상면(103_T) 사이 충분한 절연 거리가 확보될 수 있다. 제1 도전 패턴(111)과 제1 배선 패턴(RDL1)이 이격되고, 제1 도전 패턴(111)과 제2 절연층(103)의 상면(103_T) 사이 충분한 절연 거리가 확보됨에 따라, 제1 도전 패턴(111)의 전기적 연결은 방지될 수 있다. 제2 도전 패턴(121) 역시 마찬가지이다.
도 2a 내지 도 2n은 본 발명의 예시적인 실시예에 따른 배선 구조체의 제조방법을 설명하기 위한 단면도들이다.
도 2a를 참조하면, 씨드층(101) 및 씨드층(101) 상의 제1 절연층(102)이 제공될 수 있다. 씨드층(101)과 제1 절연층(102)은 제3 방향(D3)으로 적층될 수 있다. 씨드층(101)은 도전 물질을 포함할 수 있다. 씨드층(101)은 예를 들어, 구리를 포함할 수 있다. 씨드층(101)은 후에 형성될 제1 배선 패턴(RDL1), 제2 배선 패턴(RDL2), 및 제3 배선 패턴(RDL3)과 동일한 물질을 포함할 수 있다.
도 2b를 참조하면, 제1 절연층(102)이 패터닝되어 복수의 제1 비아 홀들(411)이 형성될 수 있다. 복수의 제1 비아 홀들(411)은 경사진 측벽을 가질 수 있다. 복수의 제1 비아 홀들(411)은 씨드층(101)의 일부를 노출시킬 수 있다.
도 2c를 참조하면, 씨드층(101) 및 패터닝된 제1 절연층(102) 상에 제1 마스크층(401)이 제공될 수 있다. 제1 마스크층(401)은 포토 레지스트를 포함할 수 있다. 노출된 씨드층(101)의 일부, 복수의 제1 비아 홀들(411), 및 제1 절연층(102)의 상면이 제1 마스크층(401)으로 덮일 수 있다.
도 2d를 참조하면, 제1 마스크층(401)이 패터닝 되어 제1 도전 패턴 홀(413) 및 제1 배선 패드 홀(414)을 형성할 수 있다. 제1 마스크층(401)의 패터닝은 노광 및 현상을 포함할 수 있다. 제1 마스크층(401)의 패터닝으로 씨드층(101)의 일부 및 복수의 제1 비아 홀들(411)의 측벽이 노출될 수 있다.
도 2e를 참조하면, 도전 물질로 노출된 씨드층(101)의 일부를 덮고 제1 비아 홀들(411), 제1 배선 패드 홀(414)의 일부, 및 제1 도전 패턴 홀(413)의 일부를 채울 수 있다.
제1 비아 홀들(411)이 도전 물질로 채워짐에 따라 제1 관통부(RDL1-1)을 형성할 수 있다. 제1 배선 패드 홀(414)의 일부가 도전 물질로 채워짐에 따라 제1 개재부(RDL1-2)가 형성될 수 있고, 제1 배선 패드 홀(414)의 도전 물질로 채워지지 않은 부분은 제1 배선 오프닝(421)이 형성될 수 있다.
제1 도전 패턴 홀(413)의 일부가 도전 물질로 채워짐에 따라 제1 도전 패턴(111)이 형성될 수 있고, 제1 도전 패턴 홀(413)의 도전 물질로 채워지지 않은 부분에 제1 도전 오프닝(423)이 형성될 수 있다.
상술한 바와 같이, 제1 배선 패드 홀(414)의 일부 및 제1 도전 패턴 홀(413)의 일부가 도전 물질로 동시에 채워짐에 따라, 제1 관통부(RDL1-1)의 상면 및 제1 도전 패턴(111)의 상면은 동일한 레벨일 수 있다.
제1 마스크층(401)이 잔존함에 따라, 제1 개재부(RDL1-2) 및 제 1 도전 패턴(111)의 측벽은 제1 마스크층(401)으로 덮힐 수 있다.
도 2f를 참조하면, 제1 마스크층(401)이 제거될 수 있다. 제1 마스크층(401)이 제거됨으로써, 제1 개재부(RDL1-2), 및 제1 도전 패턴(111)의 측벽은 노출될 수 있다. 제1 절연층(102)의 일부가 노출될 수 있다.
도 2g를 참조하면, 제2 마스크층(402)이 제1 절연층(102), 제1 개재부(RDL1-2), 및 제1 도전 패턴(111) 상에 제공될 수 있다. 제2 마스크층(402)은 포토레지스트를 포함할 수 있다.
도 2h를 참조하면, 제2 마스크층(402)이 패터닝 되어 제2 배선 패드 홀(431)을 형성할 수 있다. 제2 마스크층(402)의 패터닝은 노광 및 현상을 포함할 수 있다. 제2 마스크층(402)의 패터닝으로 제1 개재부(RDL1-2)의 상면의 일부가 노출될 수 있다.
도 2i를 참조하면, 도전 물질이 제1 개재부(RDL1-2)의 상면을 덮고 제 2 배선 패드 홀(431)의 일부를 채울 수 있다.
제2 배선 패드 홀(431)의 일부가 도전 물질로 채워짐에 따라 제1 연결부(RDL1-3)이 형성될 수 있다. 제2 배선 패드 홀(431)의 도전 물질로 채워지지 않은 부분에 제2 배선 오프닝(432)이 형성될 수 있다.
상술한 공정을 통해 제1 관통부(RDL1-1), 제1 개재부(RDL1-2), 및 제1 연결부(RDL1-3)를 포함하는 제1 배선 패턴(RLD1)이 형성될 수 있다.
도 2j를 참조하면, 제2 마스크층(402)이 제거될 수 있다. 제2 마스크층(402)이 제거됨에 따라, 제1 개재부(RLD1-2)의 측면 및 상면의 일부가 노출될 수 있다. 제1 연결부(RDL1-3)의 측면 및 상면이 노출될 수 있다. 제1 도전 패턴(111)의 측면 및 상면이 노출될 수 있다.
도 2k를 참조하면, 제1 배선 패턴(RLD1) 및 제1 도전 패턴(111)을 덮도록 제1 절연층(102) 상에 제2 절연층(103)이 형성될 수 있다. 제2 절연층(103)은 제1 도전 패턴(111)의 전기적 연결을 방지하도록 제1 도전 패턴(111)의 상면으로부터 충분한 절연 거리를 갖도록 형성될 수 있다.
도 2l을 참조하면, 제2 절연층(103)이 패터닝되어 복수의 제2 비아 홀들(451)이 형성될 수 있다. 복수의 제2 비아 홀들(451)은 경사진 측벽을 가질 수 있다. 복수의 제2 비아 홀들(451)은 제1 연결부(RDL1-3)의 상면의 일부를 노출시킬 수 있다.
도 2m을 참조하면, 도 2l 이후 도 2c 내지 도 2l과 유사한 과정을 거쳐 씨드층(101) 상에 제1 절연층(102), 제1 절연층(102) 상에 제2 절연층(103), 제2 절연층(103) 상에 제3 절연층(104)이 형성될 수 있다. 제1 배선 패턴(RDL1), 제1 배선 패턴(RDL1) 상의 제2 배선 패턴(RDL2), 및 제2 배선 패턴(RDL2) 상의 제3 관통부(RDL3-1)이 형성될 수 있다.
도 2n을 참조하면, 제3 절연층(104) 상에 제4 절연층(105)이 형성될 수 있다. 제4 절연층(105)을 패터닝 하여 제3 개재부(RDL3-2)가 제4 절연층(105)을 관통하도록 형성될 수 있다.
제4 절연층(105) 및 제3 개재부(RDL3-2)이 형성된 이후, 씨드층(101)이 제거될 수 있다. 씨드층(101)이 제거된 후 도1의 배선 구조체(1)가 형성될 수 있다.
도 3은 본 발명의 예시적인 실시예에 따른 배선 구조체의 단면도이다.
도 3을 참조하면, 도 1의 배선 구조체(1)와 유사한 배선 구조체(1a)가 제공될 수 있다. 배선 구조체(1a)는 배리어 층(BL)을 포함할 수 있다. 배리어 층(BL)은 제1 절연층(102) 및 제1 배선 패턴(RDL1) 사이에 개재될 수 있다. 배리어 층(BL)은 제2 절연층(103) 및 제2 배선 패턴(RDL2) 사이와 제1 배선 패턴(RDL1) 및 제2 배선 패턴(RDL2) 사이에 개재될 수 있다. 배리어 층(BL)은 제3 절연층(104) 및 제3 배선 패턴(RDL3) 사이와 제2 배선 패턴(RDL1) 및 제3 배선 패턴(RDL2) 사이에 개재될 수 있다. 배리어층(BL)은 금속 질화물, 예를 들어 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 및 텅스텐 질화물(WN) 중 적어도 하나를 포함할 수 있다. 배리어층(BL)은 제1 배선 패턴(RDL1)의 제1 연결부(RDL1-3)와 제2 배선 패턴(RDL2)의 제2 관통부(RDL2-1)를 구분할 수 있다. 배리어층(BL)은 제2 배선 패턴(RDL2)의 제2 연결부(RDL2-3)와 제3 배선 패턴(RDL3)의 제3 관통부(RDL3-1)를 구분할 수 있다.
도4은 본 발명의 예시적인 실시예에 따른 배선 구조체를 포함하는 반도체 패키지의 단면도이다.
도 4를 참조하면, 도 1의 배선 구조체(1)의 상하가 뒤집어져 역으로 배치된 배선 구조체(1)를 포함하는 반도체 패키지(5)가 제공된다. 반도체 패키지(5)는 솔더볼(501), 솔더볼(501) 상의 배선 구조체(1), 배선 구조체(1) 상의 반도체 칩(511) 및 몰딩층(500)을 포함할 수 있다.
솔더볼(501)은 역으로 배치된 배선 구조체(1)와 전기적으로 연결될 수 있다. 솔더볼(501)은 배선 구조체(1)의 제3 배선 패턴(RDL3)의 제3 개재부(RDL3-2)와 전기적으로 연결될 수 있다.
배선 구조체(1)는 제3 배선 패턴(RDL3), 제3 배선 패턴(RDL3) 상의 제2 배선 패턴(RDL2), 제2 배선 패턴(RDL2) 상의 제1 배선 패턴(RLD1)을 포함할 수 있다. 배선 구조체(1)의 구성은 도 1의 배선 구조체(1)의 상하가 뒤집어졌다는 점 이외에는 도 1의 배선 구조체(1)와 동일하다.
반도체 칩(511)이 배선 구조체(1) 상에 제공될 수 있다. 반도체 칩(511)은 연결 패드(CP1)를 포함할 수 있다. 연결 패드(CP1)는 도전 물질일 수 있다. 반도체 칩(511)은 연결 패드(CP1)로 배선 구조체(1)와 전기적으로 연결될 수 있다. 연결 패드(CP1)와 제1 배선 패턴(RDL1)의 제1 관통부(RDL1-1)는 전기적으로 연결될 수 있다. 연결 패드(CP1)와 제1 배선 패턴(RDL1)의 제1 관통부(RDL1-1)는 금속-금속 결합, 예를 들어 Cu-Cu 결합을 통해 전기적으로 연결될 수 있다. 반도체 칩(511)의 폭은 제1 절연층 내지 제4 절연층(102, 103, 104, 105)의 폭보다 작을 수 있다.
몰딩층(500)이 제1 절연층(102) 상에 제공될 수 있다. 몰딩층(500)이 반도체 칩(511)을 둘러쌀 수 있다.
일 실시예에서, 반도체 칩(511)은 메모리 칩 또는 로직 칩일 수 있다.
도 5는 본 발명의 예시적인 실시예에 따른 배선 구조체를 포함하는 반도체 패키지의 단면도이다.
도 5를 참조하면, 반도체 패키지는 패키지 기판(310)을 포함할 수 있다.
반도체 패키지는 패키지 기판(310)을 포함할 수 있다. 패키지 기판(310)에 전기적으로 연결되는 제1 단자들(320)이 제공될 수 있다. 제1 단자들(320)을 통해 반도체 패키지가 외부 장치(예를 들면, 메인 보드)에 실장될 수 있다.
패키지 기판(310) 위에 인터포저(330)가 제공될 수 있다. 패키지 기판(310)과 인터포저(330)를 전기적으로 연결하는 제2 단자들(340)이 제공될 수 있다. 제2 단자들(340)은 패키지 기판(310)과 인터포저(330) 사이에 제공될 수 있다.
인터포저(330) 위에 프로세서 칩(360)이 제공될 수 있다. 예를 들어, 프로세서 칩(360)은 그래픽 처리 장치(GPU) 또는 중앙 처리 장치(CPU)일 수 있다. 프로세서 칩(360)과 인터포저(330)를 전기적으로 연결하는 제3 단자들(350)이 제공될 수 있다. 제3 단자들(350)은 프로세서 칩(360)과 인터포저(330) 사이에 제공될 수 있다.
인터포저(330) 위에 도1의 배선 구조체(1)를 포함하는 반도체 패키지(5)가 제공될 수 있다. 반도체 패키지(5)는 프로세서 칩(360)과 제1 방향(D1)으로 이격될 수 있다. 반도체 패키지(5)와 인터포저(330)를 전기적으로 연결하는 솔더볼들(501b)이 제공될 수 있다.
패키지 기판(310) 위에 인터포저(330), 프로세서 칩(360), 및 반도체 패키지(5b)를 둘러싸는 몰딩막(MD)이 제공될 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (10)

  1. 제1 절연층;
    상기 제1 절연층 상의 제2 절연층;
    복수의 제1 배선 패턴들; 및
    상기 복수의 제1 배선 패턴들 사이에 위치하는 제1 도전 패턴을 포함하고,
    상기 복수의 제1 배선 패턴들 각각은,
    상기 제1 절연층을 관통하는 제 1 관통부,
    상기 제2 절연층과 동일한 레벨에 배치되는 제 1 개재부, 및
    상기 제2 절연층과 동일한 레벨에 배치되고 상기 제 1 개재부 상에 배치되는 제 1 연결부를 포함하고,
    상기 제 1 개재부의 상면의 레벨은 상기 제1 도전 패턴의 상면의 레벨과 동일하고,
    상기 제1 연결부의 측벽과 상기 제1 개재부의 상기 상면 사이의 각도는 상기 제1관통부의 측벽과 상기 제1 절연층의 하면 사이의 각도보다 큰, 배선 구조체.
  2. 제1항에 있어서,
    상기 제1 연결부의 폭은 상기 제1 관통부의 상면의 폭보다 큰, 배선 구조체.
  3. 제2항에 있어서,
    상기 제1 연결부의 상기 측벽과 상기 제1 개재부의 상기 상면 사이의 각도는 90도인, 배선 구조체.
  4. 제 1항에 있어서,
    상기 제1 관통부의 폭은 상기 제1 관통부의 하면으로부터 상기 제1 관통부의 상면으로 갈수록 커지고,
    상기 제1 연결부의 폭은 상기 제1 연결부의 상면으로부터 상기 제1 연결부의 하면까지 동일한, 배선 구조체.
  5. 제1항에 있어서,
    상기 제2 절연층 상의 제3 절연층;
    상기 제3 절연층 상의 제4 절연층;
    상기 제1 배선 패턴 상의 제2 배선 패턴; 및
    상기 제2 배선 패턴 상의 제3 배선 패턴을 포함하고,
    상기 제2 배선 패턴은,
    상기 제2 절연층과 동일 레벨인 제2 관통부,
    상기 제3 절연층과 동일 레벨인 제2 개재부, 및
    상기 제3 절연층과 동일 레벨이고 상기 제2 개재부 상에 위치한 제2연결부를 포함하는, 배선 구조체.
  6. 제4항에 있어서,
    복수의 제2 도전 패턴들을 포함하고,
    상기 제2 배선 패턴은 복수의 제2 배선 패턴들을 포함하고,
    상기 복수의 제2 도전 패턴들은 상기 복수의 제 2 배선 패턴들 사이에 위치하고,
    상기 복수의 제2 도전 패턴들의 상면과 상기 제2 개재부의 상면은 동일 레벨이고,
    상기 복수의 제2 도전 패턴들은 상기 제1 배선 패턴 및 상기 제2 배선 패턴과 비중첩되는, 배선 구조체.
  7. 제1항에 있어서,
    상기 제1 절연층 및 제2 절연층은 감광성 유기 절연막을 포함하는, 배선 구조체.
  8. 제1항에 있어서,
    상기 제1 도전 패턴의 상기 상면과 상기 제2 절연층의 상면 사이의 거리는 3㎛ 이하인, 배선 구조체.
  9. 제1항에 있어서,
    상기 제1 도전 패턴의 상기 상면과 상기 제2 절연층의 상면 사이의 거리가 상기 제1 도전 패턴의 높이보다 큰, 배선 구조체.
  10. 제1 절연층;
    상기 제1 절연층 상의 제2 절연층;
    복수의 제1 배선 패턴들; 및
    상기 제1 배선 패턴들 사이에 위치한 복수의 제1 도전 패턴들을 포함하고,
    상기 제1 배선 패턴은,
    상기 제1 절연층을 관통하는 제1 관통부,
    상기 제2 절연층과 동일 레벨인 제1 개재부, 및
    상기 제2 절연층과 동일 레벨이고 상기 제1 개재부 상에 위치한 제1 연결부를 포함하고,
    제1관통부의 상면의 폭과 상기 제1 관통부의 하면의 폭은 상이하고, 상기 제1 연결부의 상면의 폭과 상기 제1 연결부의 하면의 폭은 같은, 배선 구조체.
KR1020220131834A 2022-08-05 2022-10-13 배선 구조체 및 그 제조 방법 KR20240020146A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US18/307,109 US20240047357A1 (en) 2022-08-05 2023-04-26 Interconnection structure and method of fabricating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220097848 2022-08-05
KR20220097848 2022-08-05

Publications (1)

Publication Number Publication Date
KR20240020146A true KR20240020146A (ko) 2024-02-14

Family

ID=89896326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220131834A KR20240020146A (ko) 2022-08-05 2022-10-13 배선 구조체 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20240020146A (ko)

Similar Documents

Publication Publication Date Title
US20230245975A1 (en) Semiconductor package and method of fabricating the same
US11887952B2 (en) Semiconductor device encapsulated by molding material attached to redistribution layer
US11735571B2 (en) Semiconductor package including a redistribution structure
US11581284B2 (en) Semiconductor package with under-bump metal structure
US20220102282A1 (en) Semiconductor package
TW202127602A (zh) 半導體封裝
KR20200039883A (ko) 반도체 패키지, 반도체 패키지 제조방법 및 재배선 구조체 제조방법
US11854989B2 (en) Semiconductor package substrate and semiconductor package including the same
KR20230026712A (ko) 반도체
KR20220033204A (ko) 반도체 패키지
US20230065366A1 (en) Semiconductor package with redistribution substrate
KR20240020146A (ko) 배선 구조체 및 그 제조 방법
KR20220150093A (ko) 반도체 패키지
KR20230027367A (ko) 반도체 패키지
KR102601582B1 (ko) 반도체 패키지 및 그 제조방법
US20240047357A1 (en) Interconnection structure and method of fabricating the same
US20240006293A1 (en) Semiconductor package
US11929316B2 (en) Semiconductor package and method of fabricating the same
US20220384325A1 (en) Semiconductor package and method for fabricating the same
KR20230068244A (ko) 재배선 기판 및 이를 포함하는 반도체 패키지
KR20230033362A (ko) 반도체 패키지 및 그의 제조 방법
KR20220117032A (ko) 반도체 패키지
KR20230048196A (ko) 반도체 패키지 및 그 제조 방법
KR20230048195A (ko) 반도체 패키지 및 그 제조 방법
KR20240018705A (ko) 반도체 패키지 및 그 제조 방법