KR20240013495A - 메모리 장치 및 그 리프레시 방법 - Google Patents

메모리 장치 및 그 리프레시 방법 Download PDF

Info

Publication number
KR20240013495A
KR20240013495A KR1020220091096A KR20220091096A KR20240013495A KR 20240013495 A KR20240013495 A KR 20240013495A KR 1020220091096 A KR1020220091096 A KR 1020220091096A KR 20220091096 A KR20220091096 A KR 20220091096A KR 20240013495 A KR20240013495 A KR 20240013495A
Authority
KR
South Korea
Prior art keywords
refresh
self
signal
control signal
row
Prior art date
Application number
KR1020220091096A
Other languages
English (en)
Inventor
손종필
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220091096A priority Critical patent/KR20240013495A/ko
Priority to US18/076,932 priority patent/US20240029777A1/en
Priority to CN202310747571.0A priority patent/CN117437947A/zh
Publication of KR20240013495A publication Critical patent/KR20240013495A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

일 실시예 따른 메모리 장치는 복수의 로우를 포함하는 제1 메모리 셀 어레이; 및 제1 셀프 리프레시 진입 신호에 응답하여 리프레시를 제어하고, 셀프 리프레시 탈출 신호에 응답하여 상기 복수의 로우 중 제1 로우 다음에 리프레시될 제2 로우의 리프레시를 중단하는 셀프 리프레시 회로를 포함한다,

Description

메모리 장치 및 그 리프레시 방법{MEMORY DEVICE AND REFRESH METHOD THEREOF}
개시 내용은 메모리 장치 및 그 리프레시 방법에 관한 것이다.
동적 랜덤 액세스 메모리(Dynamic Random Access Memory; DRAM)와 같은 휘발성 메모리 장치는 저장된 데이터를 유지하기 위하여 리프레시 동작을 필요로 한다. 이를 위해 메모리 컨트롤러는 노멀 액세스 모드에서 메모리 장치에 주기적으로 리프레시 커맨드를 제공하여 메모리 장치를 리프레시시키고, 소비 전력이 낮은 셀프 리프레시 구간에서는 메모리 장치 내부적으로 리프레시를 수행한다.
일 실시예는 tXSR이 단축되어 소모 전력이 절감되는 메모리 장치를 제공하고자 한다.
이러한 기술적 과제를 해결하기 위한 일 실시예에 따른 메모리 장치는 복수의 로우를 포함하는 제1 메모리 셀 어레이; 및 제1 셀프 리프레시 진입 신호에 응답하여 리프레시를 제어하고, 셀프 리프레시 탈출 신호에 응답하여 상기 복수의 로우 중 제1 로우 다음에 리프레시될 제2 로우의 리프레시를 중단하는 셀프 리프레시 회로를 포함할 수 있다.
상기 제1 로우는 상기 셀프 리프레시 탈출 신호의 수신 시점에서 리프레시될 것으로 결정된 로우일 수 있다.
상기 셀프 리프레시 회로는, 상기 제1 셀프 리프레시 진입 신호에 응답하여 셀프 리프레시 제어 신호를 출력하는 신호 생성기; 및 상기 셀프 리프레시 제어 신호의 이네이블 레벨 구간에서 상기 제1 메모리 셀 어레이에서 리프레시될 로우를 지시하는 리프레시 로우 어드레스를 출력하는 리프레시 카운터를 포함할 수 있다.
상기 신호 생성기는, 상기 셀프 리프레시 제어 신호가 미리 결정된 기간 동안 이네이블 레벨인 경우, 카운터 제어 신호를 상기 리프레시 카운터에 출력하고, 상기 리프레시 카운터는, 상기 카운터 제어 신호에 응답하여 상기 리프레시 로우 어드레스를 증가시킬 수 있다.
상기 셀프 리프레시 제어 신호가 상기 미리 결정된 기간 동안 이네이블 레벨인 경우, 상기 리프레시 로우 어드레스는 미리 결정된 개수의 로우를 지시할 수 있다.
상기 리프레시 카운터는, 상기 카운터 제어 신호에 응답하여 상기 리프레시 로우 어드레스의 제1 영역의 비트를 증가시키는 메인 카운터; 및 서브 카운터 제어 신호에 응답하여 상기 리프레시 로우 어드레스의 제2 영역의 비트를 증가시키는 서브 카운터를 포함하고, 상기 제2 영역은 r비트(r bits)로 구성되고, 상기 미리 결정된 개수는 2r개이고, 상기 미리 결정된 기간 동안 상기 서브 카운터 제어 신호가 2r번 입력될 수 있다.
상기 셀프 리프레시 제어 신호가 상기 미리 결정된 기간 동안 이네이블 레벨인 경우, 상기 리프레시 카운터는 상기 미리 결정된 개수의 로우가 순차적으로 리프레시되도록 상기 리프레시 로우 어드레스를 출력할 수 있다.
상기 셀프 리프레시 제어 신호가 상기 미리 결정된 기간 동안 이네이블 레벨인 경우, 상기 리프레시 카운터는 상기 미리 결정된 개수의 로우가 동시에 리프레시되도록 상기 리프레시 로우 어드레스를 출력할 수 있다.
상기 셀프 리프레시 회로는, 상기 셀프 리프레시 제어 신호의 제1 구간에서 상기 리프레시 로우 어드레스를 출력하고, 상기 셀프 리프레시 제어 신호의 제2 구간에서 로우 해머 어드레스를 출력하고, 상기 로우 해머 어드레스는, 액세스 횟수가 가장 많은 로우에 인접한 로우의 어드레스일 수 있다.
상기 셀프 리프레시 회로는, 상기 액세스 횟수가 가장 많은 로우의 액세스 횟수를 리셋할 수 있다.
상기 제1 구간은 상기 제2 구간에 시간적으로 선행할 수 있다.
상기 제2 구간은 상기 제1 구간에 시간적으로 선행할 수 있다.
상기 메모리 장치는 제2 메모리 셀 어레이를 더 포함하며, 상기 셀프 리프레시 회로는, 상기 제1 셀프 리프레시 진입 신호에 응답하여 제1 이네이블 레벨 구간과 제2 이네이블 레벨 구간을 포함하는 셀프 리프레시 제어 신호를 출력하는 신호 생성기; 상기 제1 이네이블 레벨 구간에서 상기 제1 메모리 셀 어레이에서 리프레시될 로우를 지시하는 제1 리프레시 로우 어드레스를 출력하는 제1 리프레시 카운터; 및 상기 제2 이네이블 레벨 구간에서 상기 제2 메모리 셀 어레이에서 리프레시될 로우를 지시하는 제2 리프레시 로우 어드레스를 출력하는 제2 리프레시 카운터를 포함할 수 있다.
상기 메모리 장치는 제2 메모리 셀 어레이, 제3 메모리 셀 어레이 및 제4 메모리 셀 어레이를 더 포함하며, 상기 셀프 리프레시 회로는, 상기 제1 셀프 리프레시 진입 신호에 응답하여 제1 이네이블 레벨 구간과 제2 이네이블 레벨 구간을 포함하는 셀프 리프레시 제어 신호를 출력하는 신호 생성기; 상기 제1 이네이블 레벨 구간에서 상기 제1 메모리 셀 어레이에서 리프레시될 로우 및 상기 제2 메모리 셀 어레이에서 셀프 리프레시될 로우를 지시하는 제1 리프레시 로우 어드레스를 출력하는 제1 리프레시 카운터; 및 상기 제2 이네이블 레벨 구간에서 상기 제3 메모리 셀 어레이에서 리프레시될 로우 및 상기 제4 메모리 셀 어레이에서 셀프 리프레시될 로우를 지시하는 제2 리프레시 로우 어드레스를 출력하는 제2 리프레시 카운터를 포함할 수 있다.
상기 셀프 리프레시 회로는, 상기 셀프 리프레시 탈출 신호 이후에 수신되는 제2 셀프 리프레시 진입 신호에 응답하여, 상기 제1 로우부터 리프레시되도록 상기 리프레시를 제어할 수 있다.
상기 셀프 리프레시 회로는, 상기 셀프 리프레시 탈출 신호 이후에 수신되는 제2 셀프 리프레시 진입 신호에 응답하여, 상기 제2 로우부터 리프레시되도록 상기 리프레시를 제어할 수 있다.
일 실시예에 따른 메모리 장치는 커맨드를 디코딩하여 셀프 리프레시 진입 신호 또는 셀프 리프레시 탈출 신호를 출력하는 커맨드 디코더; 상기 셀프 리프레시 진입 신호에 응답하여 셀프 리프레시 제어 신호 및 리프레시 로우 어드레스를 출력하고, 상기 셀프 리프레시 탈출 신호에 응답하여 상기 셀프 리프레시 제어 신호 및 상기 리프레시 로우 어드레스의 출력을 중단하는 셀프 리프레시 회로; 및 상기 셀프 리프레시 제어 신호의 하이 레벨에 응답하여 상기 리프레시 로우 어드레스를 출력하고, 상기 셀프 리프레시 제어 신호의 로우 레벨에 응답하여 동작 로우 어드레스를 출력하는 로우 어드레스 멀티플렉서를 포함하고, 상기 리프레시 로우 어드레스는 리프레시의 대상이 되는 로우의 어드레스이고, 상기 동작 로우 어드레스는 기입, 독출, 또는 소거의 대상이 되는 로우의 어드레스일 수 있다.
상기 셀프 리프레시 회로는, 상기 셀프 리프레시 제어 신호가 미리 결정된 기간 동안 하이 레벨인 경우, 상기 리프레시 로우 어드레스를 증가시킬 수 있다.
상기 셀프 리프레시 회로는, 상기 셀프 리프레시 제어 신호의 제1 구간에서 상기 리프레시 로우 어드레스를 출력하고, 상기 셀프 리프레시 제어 신호의 제2 구간에서 로우 해머 어드레스를 출력하고, 상기 로우 해머 어드레스는, 액세스 횟수가 가장 많은 로우에 인접한 로우의 어드레스일 수 있다.
일 실시예에 따른 리프레시 방법은, 셀프 리프레시 진입 신호를 수신하는 단계; 상기 셀프 리프레시 진입 신호에 응답하여 리프레시 로우 어드레스를 출력하는 단계; 셀프 리프레시 탈출 신호를 수신하는 단계; 및 상기 복수의 로우 중 상기 셀프 리프레시 탈출 신호의 수신 시점에 리프레시하기로 결정한 제1 로우까지 리프레시하고, 상기 제1 로우 다음에 리프레시될 제2 로우의 리프레시를 중단하는 단계를 포함할 수 있다.
도 1은 본 발명의 일 실시예에 따른 메모리 시스템의 개략적인 블록도이다.
도 2는 일 실시예에 따른 도 1의 메모리 장치의 개략적인 블록도이다.
도 3은 일 실시예에 따른 셀프 리프레시 회로의 개략적인 블록도이다.
도 4는 일 실시예에 따른 리프레시 카운터의 회로도이다.
도 5는 도 4의 리프레시 카운터가 생성하는 리프레시 로우 어드레스의 일 예를 나타낸다.
도 6은 일 실시예에 따른 리프레시 카운터의 회로도이다.
도 7은 도 6의 리프레시 카운터가 생성하는 리프레시 로우 어드레스의 일 예를 나타낸다.
도 8은 일 실시예에 따른 셀프 리프레시 회로의 개략적인 블록도이다.
도 9는 일 실시예에 따른 메모리 장치의 동작을 설명하기 위한 타이밍도이다.
도 10은 일 실시예에 따른 메모리 장치의 동작을 설명하기 위한 타이밍도이다.
도 11은 일 실시예에 따른 메모리 장치의 동작을 설명하기 위한 타이밍도이다.
도 12는 일 실시예에 따른 메모리 장치의 동작을 설명하기 위한 타이밍도이다.
도 13은 일 실시예에 따른 메모리 장치의 동작을 설명하기 위한 타이밍도이다.
도 14는 일 실시예에 따른 메모리 장치의 동작을 설명하기 위한 타이밍도이다.
도 15는 일 실시예에 따른 메모리 장치의 동작을 설명하기 위한 타이밍도이다.
도 16은 일 실시예에 따른 셀프 리프레시 회로가 관리하는 워드라인 테이블을 나타낸다.
도 17은 일 실시예에 따른 메모리 장치의 동작을 설명하기 위한 타이밍도이다.
도 18은 일 실시예에 따른 메모리 장치의 동작을 설명하기 위한 타이밍도이다.
도 19는 일 실시예에 따른 메모리 장치의 리프레시 방법을 설명하기 위한 순서도이다.
도 20은 일 실시예에 따른 컴퓨터 시스템의 개략적인 블록도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. 도면을 참고하여 설명한 흐름도에서, 동작 순서는 변경될 수 있고, 여러 동작들이 병합되거나, 어느 동작이 분할될 수 있고, 특정 동작은 수행되지 않을 수 있다.
또한, 단수로 기재된 표현은 "하나" 또는 "단일" 등의 명시적인 표현을 사용하지 않은 이상, 단수 또는 복수로 해석될 수 있다. 제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소를 설명하는데 사용될 수 있지만, 구성요소는 이러한 용어에 의해 한정되지는 않는다. 이들 용어는 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 메모리 시스템의 개략적인 블록도이다.
도 1을 참조하면, 메모리 시스템(memory system; 10)은 메모리 컨트롤러(memory controller; 100) 및 메모리 장치(memory device; 200)를 포함할 수 있다.
메모리 컨트롤러(100)는 메모리 시스템(10)의 동작을 전반적으로 제어할 수 있다. 메모리 컨트롤러(100)는 커맨드(CMD) 및 어드레스(ADDR)를 사용하여 메모리 장치(200)에 데이터(DQ)를 기입하거나 메모리 장치(200)로부터 데이터(DQ)를 독출할 수 있다. 예를 들어, 메모리 컨트롤러(100)와 메모리 장치(200)는 개별 핀(pin) 및 개별 전송선을 사용하여 연결되어 커맨드(CMD), 어드레스(ADDR), 또는 데이터(DQ)를 교환할 수 있다.
메모리 컨트롤러(100)는 호스트(host; 20)의 명령에 응답하여 메모리 장치(200)를 제어할 수 있다. 호스트(20)는 PCIe(Peripheral Component Interconnect express), ATA(Advanced Technology Attachment), SATA(Serial ATA), PATA(Parallel ATA), 또는 SAS(Serial Attached SCSI)와 같은 인터페이스 프로토콜을 사용하여 메모리 컨트롤러(100)와 통신할 수 있다. 또한, 호스트(20)와 메모리 컨트롤러(100) 간의 인터페이스 프로토콜들은 상술한 예에 한정되지 않으며, USB(Universal Serial Bus), MMC(Multi-Media Card), ESDI(Enhanced Small Disk Interface), 또는 IDE(Integrated Drive Electronics) 등과 같은 다른 인터페이스 프로토콜들 중 하나로 구현될 수도 있다.
메모리 장치(200)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR(Low Power Double Data Rate) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory) 등과 같은 동적 랜덤 액세스 메모리(Dynamic Random Access Memory; DRAM)일 수 있다.
메모리 장치(200)는 자체적으로 셀프 리프레시(self-refresh)를 수행할 수 있다. 이때, 메모리 장치(200)는 워드라인(wordline) 단위로 셀프 리프레시를 수행할 수 있다. 메모리 컨트롤러(100)는 메모리 장치(200)의 셀프 리프레시가 언제 종료되는지를 모를 수 있다. 즉, 메모리 컨트롤러(100)는 메모리 장치(200)에 커맨드(CMD)를 입력하더라도, 메모리 장치(200)가 셀프 리프레시를 수행하고 있는 경우에는 일정 시간을 대기해야 할 수 있다.
기존 메모리 장치는 셀프 리프레시 도중에 커맨드(CMD)가 입력되더라도 미리 결정된 개수의 워드라인에 대해 리프레시를 수행해야 했다. 이와 비교하여, 일 실시예에 따른 메모리 장치(200)는 하나의 워드라인 단위로 셀프 리프레시를 수행하므로, 셀프 리프레시 도중에 커맨드(CMD)가 입력되면 해당 워드라인까지만 리프레시를 수행하고 해당 워드라인 다음에 리프레시될 워드라인의 리프레시는 중단하고 커맨드(CMD)를 처리할 수 있으므로, 셀프 리프레시 탈출 후 유효 커맨드(exit self-refresh to valid commands)까지의 시간이 단축될 수 있다. JEDEC(Joint Electron Device Engineering Council) 표준에서는 이러한 셀프 리프레시 탈출 후 유효 커맨드까지의 시간에 대해 tXSR이라는 기호를 사용하여 정의하고 있다.
이에, 메모리 장치(200)는 tXSR이 단축되었으므로, 더 짧은 유휴 시간(idle time)에도 셀프 리프레시에 진입이 가능하여 소모 전력이 감소할 수 있다. 또한, 메모리 장치(200)는 셀프 리프레시 탈출 후 유효 커맨드 진입 페널티(penalty)가 줄어듦으로써 성능이 향상될 수 있다.
도 2는 일 실시예에 따른 도 1의 메모리 장치의 개략적인 블록도이다.
도 2를 참조하면, 메모리 장치(200)는 커맨드 디코더(command decoder; 210), 어드레스 레지스터(address register; 220), 셀프 리프레시 회로(self-refresh circuit; 230), 로우 어드레스 멀티플렉서(row address multiplexer; 240), 뱅크 제어 로직(bank control logic; 250), 복수의 로우 디코더(row decoder; 260), 컬럼 어드레스 래치(column address latch; 270), 복수의 컬럼 디코더(column decoder; 275), 입출력 게이팅 회로(input/output gating circuit; 280), 복수의 센스 증폭기(sense amplifier; 285), 복수의 메모리 셀 어레이(memory cell array; 290), 및 데이터 입출력 버퍼(data input/output buffer; 295)를 포함할 수 있다.
커맨드 디코더(210)는 메모리 컨트롤러(100)로부터 수신한 커맨드(CMD)를 디코딩하여 셀프 리프레시 진입 신호(SRE) 또는 셀프 리프레시 탈출 신호(SRX)를 셀프 리프레시 회로(230)에 출력할 수 있다. 커맨드(CMD)는 기입 이네이블 신호(WEB), 로우 어드레스 스트로브 신호(RASB), 컬럼 어드레스 스트로브 신호(CASB), 칩 선택 신호(CSB), 클럭 이네이블 신호(CKE) 등을 포함할 수 있다.
커맨드 디코더(210)는 클럭 이네이블 신호(CKE)가 하이 레벨(high level)에서 로우 레벨(row level)로 천이하는 경우에 셀프 리프레시 진입 신호(SRE)를 디코딩하여 셀프 리프레시 회로(230)에 출력할 수 있다. 이때, 로우 어드레스 스트로브 신호(RASB), 컬럼 어드레스 스트로브 신호(CASB), 및 칩 선택 신호(CSB)는 로우 레벨이고, 기입 이네이블 신호(WEB)는 하이 레벨일 수 있다. 클럭 이네이블 신호(CKE)가 하이 레벨에서 로우 레벨로 천이하는 경우, 메모리 장치(200)는 메모리 컨트롤러(100)로부터 전달되는 클럭 신호(CLK)를 사용하지 않을 수 있다. 이에, 클럭 신호(CLK)는 상이한 주기로 토글(toggle)하거나, 또는 메모리 컨트롤러(100)로부터 더 이상 전달되지 않을 수 있다.
또한, 커맨드 디코더(210)는 클럭 이네이블 신호(CKE)가 로우 레벨에서 하이 레벨로 천이하는 경우에 셀프 리프레시 탈출 신호(SRX)를 디코딩하여 셀프 리프레시 회로(230)에 출력할 수 있다. 이때, 칩 선택 신호(CSB)는 하이 레벨이거나, 또는 칩 선택 신호(CSB)가 로우 레벨이면서 로우 어드레스 스트로브 신호(RASB), 컬럼 어드레스 스트로브 신호(CASB), 및 기입 이네이블 신호(WEB)가 하이 레벨일 수 있다. 셀프 리프레시 탈출 신호(SRX)가 출력되기 이전에 메모리 컨트롤러(100)는 일정한 주기로 진동하는 클럭 신호(CLK)를 메모리 장치(200)에 다시 전달할 수 있다.
셀프 리프레시 회로(230)는 셀프 리프레시 진입 신호(SRE)에 응답하여 리프레시 로우 어드레스(REF_ADDR) 및 셀프 리프레시 제어 신호(PRFH)를 로우 어드레스 멀티플렉서(240)에 출력할 수 있다. 리프레시 로우 어드레스(REF_ADDR)는 리프레시의 대상이 되는 로우의 어드레스일 수 있다. 셀프 리프레시 회로(230)는 셀프 리프레시 진입 신호(SRE)에 응답하여 이네이블되고 셀프 리프레시 탈출 신호(SRX)에 응답하여 디세이블되는 셀프 리프레시 모드 신호(PSELF)를 생성할 수 있다. 셀프 리프레시 모드 신호(PSELF)는 셀프 리프레시 제어 신호(PRFH)를 생성하기 위한 신호일 수 있다. 셀프 리프레시 회로(230)는 셀프 리프레시 모드 신호(PSELF)가 하이 레벨인 구간에서 일정한 주기와 일정한 펄스폭을 갖는 셀프 리프레시 제어 신호(PRFH)를 선택 신호로서 로우 어드레스 멀티플렉서(240)에 출력할 수 있다.
셀프 리프레시 회로(230)는 셀프 리프레시 제어 신호(PRFH)가 일정 구간 동안 하이 레벨을 유지하는 경우 리프레시 로우 어드레스(REF_ADDR)에 카운팅 동작을 수행할 수 있다. 카운팅 동작은 리프레시 로우 어드레스(REF_ADDR)를 증가시키는 것을 의미할 수 있다. 일정 구간은 미리 결정된 수의 워드라인이 리프레시되는 구간일 수 있다. 예를 들어, 미리 결정된 수가 4인 경우, 셀프 리프레시 회로(230)는 4개의 워드라인이 리프레시된 후 리프레시 로우 어드레스(REF_ADDR)에 카운팅 동작을 수행할 수 있다.
리프레시 도중 셀프 리프레시 탈출 신호(SRX)가 입력되는 등의 이유로, 4개의 워드라인이 리프레시되지 않고 일부 워드라인만 리프레시된 경우, 셀프 리프레시 회로(230)는 리프레시 로우 어드레스(REF_ADDR)에 카운팅 동작을 수행하지 않을 수 있다.
로우 어드레스 멀티플렉서(240)는 리프레시 로우 어드레스(REF_ADDR) 및 동작 로우 어드레스(OPR_ADDR)를 수신하고, 셀프 리프레시 제어 신호(PRFH)에 기초하여 리프레시 로우 어드레스(REF_ADDR) 또는 동작 로우 어드레스(OPR_ADDR)를 로우 어드레스(RA)로서 선택적으로 로우 디코더(260)에 출력할 수 있다. 예를 들어, 로우 어드레스 멀티플렉서(240)는 셀프 리프레시 제어 신호(PRFH)가 하이 레벨일 때 리프레시 로우 어드레스(REF_ADDR)를 출력하고, 셀프 리프레시 제어 신호(PRFH)가 로우 레벨일 때 동작 로우 어드레스(OPR_ADDR)를 출력할 수 있다. 다시 말해, 로우 어드레스 멀티플렉서(240)는, 셀프 리프레시 제어 신호(PRFH)가 하이 레벨일 때 셀프 리프레시의 대상이 되는 리프레시 로우 어드레스(REF_ADDR)를 로우 어드레스(RA)로서 로우 디코더(260)에 출력하고, 셀프 리프레시 제어 신호(PRFH)가 로우 레벨일 때 기입, 독출, 소거의 대상이 되는 동작 로우 어드레스(OPR_ADDR)를 로우 어드레스(RA)로서 로우 디코더(260)에 출력할 수 있다.
어드레스 레지스터(220)는 메모리 컨트롤러(100)로부터 어드레스(ADDR)를 수신할 수 있다. 어드레스(ADDR)는 뱅크 어드레스(BANK_ADDR), 동작 로우 어드레스(OPR_ADDR), 및 컬럼 어드레스(COL_ADDR)를 포함할 수 있다. 어드레스 레지스터(220)는 동작 로우 어드레스(OPR_ADDR)를 로우 어드레스 멀티플렉서(240)에 제공하고, 뱅크 어드레스(BANK_ADDR)를 뱅크 제어 로직(250)에 제공하며, 컬럼 어드레스(COL_ADDR)를 컬럼 어드레스 래치(270)에 제공할 수 있다.
뱅크 제어 로직(250)은 뱅크 어드레스(BANK_ADDR)에 응답하여 뱅크 제어 신호를 생성하여 복수의 로우 디코더(260) 및 복수의 컬럼 디코더(275)에 출력할 수 있다. 복수의 로우 디코더(260)는 제1 내지 제n 로우 디코더(260_1~260_n)를 포함할 수 있다(n은 1보다 큰 정수). 복수의 컬럼 디코더(275)는 제1 내지 제n 컬럼 디코더(275_1~275_n)를 포함할 수 있다(n은 1보다 큰 정수). 뱅크 제어 신호에 응답하여, 제1 내지 제n 로우 디코더(260_1~260_n) 중 뱅크 어드레스(BANK_ADDR)에 상응하는 로우 디코더가 활성화되고, 제1 내지 제n 컬럼 디코더(275_1~275_n) 중 뱅크 어드레스(BANK_ADDR)에 상응하는 컬럼 디코더가 활성화될 수 있다.
복수의 메모리 셀 어레이(290)는 제1 내지 제n 메모리 셀 어레이(290_1~290_n)를 포함할 수 있다(n은 1보다 큰 정수). 즉, 복수의 메모리 셀 어레이(290)의 수는 복수의 로우 디코더(260)의 수 및 복수의 컬럼 디코더(275)의 수와 동일할 수 있다. 예를 들어, n은 8, 16, 32 등으로 구현될 수 있다.
제1 내지 제n 로우 디코더(260_1~260_n)는 제1 내지 제n 메모리 셀 어레이(290_1~290_n)에 각각 연결될 수 있다. 제1 내지 제n 컬럼 디코더(275_1~275_n)는 제1 내지 제n 메모리 셀 어레이(290_1~290_n)에 각각 연결될 수 있다. 또한, 복수의 센스 증폭기(285)는 제1 내지 제n 메모리 셀 어레이(290_1~290_n)에 각각 연결된 제1 내지 제n 센스 증폭기(285_1~285_n)를 포함할 수 있다.
제1 내지 제n 로우 디코더(260_1~260_n), 제1 내지 제n 컬럼 디코더(275_1~275_n), 제1 내지 제n 센스 증폭기(285_1~285_n), 및 제1 내지 제n 메모리 셀 어레이(290_1~290_n)는 각각 제1 내지 제n 뱅크를 구성할 수 있다. 제1 내지 제n 메모리 셀 어레이(290_1~290_n) 각각은 복수의 워드라인과 복수의 비트라인 및 워드라인과 비트라인이 교차하는 지점에 형성되는 복수의 메모리 셀을 포함할 수 있다. 각 메모리 셀은 DRAM 셀 구조를 가질 수 있다. 메모리 셀이 연결되는 워드라인을 로우라고 정하고, 메모리 셀이 연결되는 비트라인을 칼럼이라고 정할 수 있다.
제1 내지 제n 로우 디코더(260_1~260_n) 중 뱅크 제어 로직(250)에 의해 활성화된 로우 디코더는 로우 어드레스 멀티플렉서(240)로부터 출력된 로우 어드레스(RA)를 디코딩하여 로우 어드레스(RA)에 상응하는 워드 라인을 활성화할 수 있다. 예를 들어, 활성화된 로우 디코더는 로우 어드레스(RA)에 상응하는 워드 라인에 워드 라인 구동 전압을 인가할 수 있다.
컬럼 어드레스 래치(270)는 어드레스 레지스터(220)로부터 컬럼 어드레스(COL_ADDR)를 수신하고, 컬럼 어드레스(COL_ADDR)를 일시적으로 저장할 수 있다. 컬럼 어드레스 래치(270)는 일시적으로 저장된 컬럼 어드레스(COL_ADDR)를 복수의 컬럼 디코더(275)에 각각 인가할 수 있다.
컬럼 디코더(275)는 입출력 게이팅 회로(280)를 통해 센스 증폭기(285)를 활성화시킬 수 있다. 예를 들어, 제1 내지 제n 컬럼 디코더(275_1~275_n) 중 뱅크 제어 로직(250)에 의해 활성화된 컬럼 디코더는 입출력 게이팅 회로(280)를 통하여 제1 내지 제n 센스 증폭기(285_1~285_n) 중 뱅크 어드레스(BANK_ADDR) 및 컬럼 어드레스(COL_ADDR)에 상응하는 센스 증폭기를 활성화시킬 수 있다.
입출력 게이팅 회로(280)는 입출력 데이터를 게이팅하는 회로, 입력 데이터 마스크 로직, 메모리 셀 어레이(290)로부터 출력된 데이터를 저장하기 위한 독출 데이터 래치, 및 메모리 셀 어레이(290)에 데이터를 기입하기 위한 기입 드라이버를 포함할 수 있다.
제1 내지 제n 메모리 셀 어레이(290_1~290_n) 중 하나의 메모리 셀 어레이에서 독출된 데이터(DQ)는 메모리 셀 어레이에 상응하는 센스 증폭기에 의해 감지되고, 독출 데이터 래치에 저장될 수 있다. 독출 데이터 래치에 저장된 데이터(DQ)는 데이터 입출력 버퍼(295)를 통하여 메모리 컨트롤러(100)에 제공될 수 있다. 또한, 제1 내지 제n 메모리 셀 어레이(290_1~290_n) 중 하나의 메모리 셀 어레이에 기입될 데이터(DQ)는 메모리 컨트롤러(100)로부터 데이터 입출력 버퍼(295)에 제공될 수 있다. 데이터 입출력 버퍼(295)에 제공된 데이터(DQ)는 기입 드라이버들을 통하여 하나의 메모리 셀 어레이에 기입될 수 있다.
도 2에서는 하이 레벨을 이네이블 레벨로서 설명하였으나, 반드시 이에 한정되는 것은 아니고, 로우 레벨이 이네이블 레벨로 구현될 수도 있다.
도 3은 도 2의 셀프 리프레시 회로의 개략적인 블록도의 일 예이다.
도 2 및 도 3을 참조하면, 일 실시예에 따른 셀프 리프레시 회로(230)는 발진기(oscillator; 231), 신호 생성기(signal generator; 233), 및 리프레시 카운터(refresh counter; 235)를 포함할 수 있다.
발진기(231)는 커맨드 디코더(210)로부터의 셀프 리프레시 진입 신호(SRE)에 응답하여 활성화되고, 발진 신호(RCK)를 생성하여 신호 생성기(233)에 출력할 수 있다. 또한, 발진기(231)는 커맨드 디코더(210)로부터의 셀프 리프레시 탈출 신호(SRX)에 응답하여 비활성화되고, 발진 신호(RCK)의 생성을 중단할 수 있다. 즉, 발진기(231)는 메모리 장치(200)가 셀프 리프레시를 수행할 때 활성화되고, 메모리 장치(200)가 셀프 리프레시를 중단할 때 비활성화될 수 있다.
신호 생성기(233)는 발진 신호(RCK)의 상승 에지(rising edge)에 응답하여 셀프 리프레시 제어 신호(PRFH)를 하이 레벨로 출력할 수 있다. 신호 생성기(233)는 미리 결정된 펄스폭 및 미리 결정된 주기로 셀프 리프레시 제어 신호(PRFH)를 생성할 수 있다. 발진기(231)가 발진 신호(RCK)를 출력하지 않으면, 즉, 발진 신호(RCK)가 더 이상 토글하지 않으면, 신호 생성기(233)는 셀프 리프레시 제어 신호(PRFH)를 로우 레벨로 출력할 수 있다. 신호 생성기(233)는 셀프 리프레시 제어 신호(PRFH)를 로우 어드레스 멀티플렉서(240)에 출력할 수 있다. 로우 어드레스 멀티플렉서(240)는 셀프 리프레시 제어 신호(PRFH)를 사용하여 신호 선택 동작을 수행할 수 있다.
신호 생성기(233)는 셀프 리프레시 제어 신호(PRFH)의 상승 에지에서, 리프레시 카운터(235)로 하여금 리프레시될 메모리 셀 로우를 지정하는 리프레시 로우 어드레스(REF_ADDR)를 로우 어드레스 멀티플렉서(240)에 출력하도록 지시할 수 있다. 리프레시 카운터(235)는 리프레시 로우 어드레스(REF_ADDR)를 로우 어드레스 멀티플렉서(240)에 출력할 수 있다. 리프레시 로우 어드레스(REF_ADDR)는 MSB(Most Significant Bit) 및 LSB(Least Significant Bit)를 포함하는 p개(p는 2 이상의 정수) 비트로 이루어진 비트 스트링(bit string)일 수 있다.
리프레시 카운터(235)는 제1 내지 제n 메모리 셀 어레이(290_1~290_n)의 어드레스를 공통적으로 관리할 수 있다. 예를 들어, 리프레시 로우 어드레스(REF_ADDR)가 296번 워드라인을 지시하는 경우, 이는 제1 내지 제n 메모리 셀 어레이(290_1~290_n)의 296번 워드라인을 지시하는 것일 수 있다.
또한, 신호 생성기(233)는 셀프 리프레시 제어 신호(PRFH)가 미리 결정된 기간 동안 하이 레벨을 유지하는지 여부를 발진 신호(RCK)에 기초하여 판단할 수 있다. 예를 들어, 신호 생성기(233)는 발진 신호(RCK)의 토글 횟수를 카운팅하여 셀프 리프레시 제어 신호(PRFH)가 미리 결정된 기간 동안 하이 레벨인지 여부를 판정할 수 있다.
셀프 리프레시 제어 신호(PRFH)가 미리 결정된 기간 동안 하이 레벨인 경우, 신호 생성기(233)는 펄스 신호(PRFH)의 하강 에지(falling edge)에 응답하여 카운터 제어 신호(CNT)를 리프레시 카운터(235)에 출력할 수 있다.
리프레시 카운터(235)는 카운터 제어 신호(CNT)에 응답하여 리프레시 로우 어드레스(REF_ADDR)에 카운팅 동작을 수행할 수 있다. 카운팅 동작은 리프레시 로우 어드레스(REF_ADDR)의 비트를 1만큼 증가시키는 동작을 의미할 수 있다. 예를 들어, 리프레시 카운터(235)는 리프레시 로우 어드레스(REF_ADDR)의 MSB를 1만큼 증가시키거나, 또는 리프레시 로우 어드레스(REF_ADDR)의 LSB를 1만큼 증가시킬 수 있다. 리프레시 카운터(235)는 카운팅 동작이 수행된 리프레시 로우 어드레스(REF_ADDR)를 로우 어드레스 멀티플렉서(240)에 출력할 수 있다.
도 4는 일 실시예에 따른 리프레시 카운터의 회로도이고, 도 5는 도 4의 리프레시 카운터가 생성하는 리프레시 로우 어드레스의 일 예를 나타낸다.
도 4 및 도 5를 참조하면, 리프레시 카운터(310)는 메인 카운터(311) 및 서브 카운터(312)를 포함할 수 있다. 메인 카운터(311) 및 서브 카운터(312)는 복수의 플립플롭(flip-flop)을 포함할 수 있다. 메인 카운터(311)는 리프레시 로우 어드레스(REF_ADDR) 중 RA1~RA8에 카운팅 동작을 수행하고, 서브 카운터(312)는 리프레시 로우 어드레스(REF_ADDR) 중 RA9 및 RA10에 카운팅 동작을 수행할 수 있다.
메인 카운터(311)는 카운터 제어 신호(CNT)에 기초하여 카운팅 동작을 수행할 수 있다. 메인 카운터(311)는 4개 워드라인 단위로 카운팅 동작을 수행할 수 있다. 즉, 4개 워드라인이 리프레시가 되면 메인 카운터(311)는 카운팅 동작을 수행할 수 있다. 4개 워드라인이 리프레시가 되지 않고, 도중에 중단된 경우 메인 카운터(311)는 카운팅 동작을 수행하지 않을 수 있다.
제1 셀프 리프레시가 수행되면 메인 카운터(311)는 카운터 제어 신호(CNT)를 입력 받아 리프레시 로우 어드레스(REF_ADDR)의 RA8을 1로 카운팅할 수 있다. 제2 셀프 리프레시가 수행되면 메인 카운터(311)는 카운터 제어 신호(CNT)를 입력 받아 리프레시 로우 어드레스(REF_ADDR)의 RA8을 0으로, RA7을 1로 카운팅할 수 있다. 제3 셀프 리프레시가 수행되면 메인 카운터(311)는 카운터 제어 신호(CNT)를 입력 받아 리프레시 로우 어드레스(REF_ADDR)의 RA8을 1로, RA7을 1로 카운팅할 수 있다. 도 5에서 메인 카운터(311)의 카운팅 동작은 번호(352)에 도시된 바와 같을 수 있다.
서브 카운터(312)는 서브 카운터 제어 신호(CNT_s)에 기초하여 카운팅 동작을 수행할 수 있다. 신호 생성기(233)는 발진 신호(RCK)에 기초하여 서브 카운터 제어 신호(CNT_s)를 출력할 수 있다. 예를 들어, 신호 생성기(233)는 셀프 리프레시 제어 신호(PRFH)가 제1 시구간 동안 하이 레벨일 때 카운터 제어 신호(CNT)를 출력하고, 셀프 리프레시 제어 신호(PRFH)가 제2 시구간 동안 하이 레벨일 때 서브 카운터 제어 신호(CNT_s)를 출력할 수 있다. 제1 시구간은 제2 시구간의 4배일 수 있다. 즉, 셀프 리프레시 제어 신호(PRFH)가 제1 시구간 동안 하이 레벨일 때 서브 카운터 제어 신호(CNT_s)가 4번 입력되므로, 하나의 셀프 리프레시 제어 신호(PRFH)에서 4개의 워드라인이 리프레시될 수 있다.
서브 카운터(312)는 하나의 워드라인이 리프레시될 때 리프레시 로우 어드레스(REF_ADDR)의 RA9 및 RA10에 카운팅 동작을 수행할 수 있다. 서브 카운터(312)는 하나의 워드라인이 리프레시 될 때마다 00, 10, 01, 11과 같이 카운팅 동작을 수행함으로써 셀프 리프레시 제어 신호(PRFH)의 하이 레벨에서 4개의 워드라인이 순차적으로 리프레시되게 할 수 있다. 도 5에서 서브 카운터(312)의 카운팅 동작은 번호(351)에 도시된 바와 같을 수 있다.
신호 생성기(233)는 셀프 리프레시 제어 신호(PRFH)의 상승 에지에 응답하여 리셋 신호(RST)를 출력할 수 있다. 서브 카운터(312)는 리셋 신호(RST)에 응답하여 플립플롭을 리셋(reset)할 수 있다.
도 4 및 도 5에서는 리프레시 로우 어드레스(REF_ADDR)가 10비트(10bits)로 구성되는 것으로 설명하였으나, 반드시 이에 한정되는 것은 아니고, 리프레시 로우 어드레스(REF_ADDR)는 실시예에 따라 다양한 비트의 비트 스트링으로 구현될 수 있으며, 이에 따라 플립플롭의 수도 다양하게 구성될 수 있다.
또한, 서브 카운터(312)가 2비트(2bits)로 카운팅 동작을 수행하여 4개의 워드라인을 순차적으로 리프레시하는 구성을 설명하였으나, 1비트로 카운팅 동작을 수행하여 2개의 워드라인을 순차적으로 리프레시하거나, 3비트(3bits)로 카운팅 동작을 수행하여 8개의 워드라인을 순차적으로 리프레시하는 등 다양한 실시예로 구현될 수 있다.
도 6은 일 실시예에 따른 리프레시 카운터의 회로도이고, 도 7은 도 6의 리프레시 카운터가 생성하는 리프레시 로우 어드레스의 일 예를 나타낸다.
도 6 및 도 7을 참조하면, 리프레시 카운터(320)는 카운터 제어 신호(CNT)에 기초하여 카운팅 동작을 수행할 수 있다. 리프레시 카운터(320)는 한 개의 워드라인 단위로 카운팅 동작을 수행할 수 있다. 즉, 한 개 워드라인이 리프레시가 되면 리프레시 카운터(320)는 카운팅 동작을 수행할 수 있다.
제1 셀프 리프레시가 수행되면 리프레시 카운터(320)는 카운터 제어 신호(CNT)를 입력 받아 리프레시 로우 어드레스(REF_ADDR)의 RA10을 1로 카운팅할 수 있다. 제2 셀프 리프레시가 수행되면 리프레시 카운터(320)는 카운터 제어 신호(CNT)를 입력 받아 리프레시 로우 어드레스(REF_ADDR)의 RA10을 0으로, RA9를 1로 카운팅할 수 있다. 제3 셀프 리프레시가 수행되면 리프레시 카운터(320)는 카운터 제어 신호(CNT)를 입력 받아 리프레시 로우 어드레스(REF_ADDR)의 RA10을 1로, RA9를 1로 카운팅할 수 있다. 도 7에서 리프레시 카운터(320)의 카운팅 동작은 번호(360)에 도시된 바와 같을 수 있다.
도 6 및 도 7에서는 리프레시 로우 어드레스(REF_ADDR)가 10비트(10bits)로 구성되는 것으로 설명하였으나, 반드시 이에 한정되는 것은 아니고, 리프레시 로우 어드레스(REF_ADDR)는 실시예에 따라 다양한 비트의 비트 스트링으로 구현될 수 있으며, 이에 따라 플립플롭의 수도 다양하게 구성될 수 있다.
도 8은 다른 실시예에 따른 셀프 리프레시 회로의 개략적인 블록도이다.
도 2 및 도 8을 참조하면, 도 2의 셀프 리프레시 회로(230)는 도 8의 셀프 리프레시 회로(330)와 같이 구현될 수 있다. 셀프 리프레시 회로(330)는 발진기(331), 신호 생성기(333), 및 복수의 리프레시 카운터(335_1~335_h)를 포함할 수 있다.
발진기(331)는 커맨드 디코더(210)로부터의 셀프 리프레시 진입 신호(SRE)에 응답하여 활성화되고, 발진 신호(RCK)를 생성하여 신호 생성기(333)에 출력할 수 있다. 또한, 발진기(331)는 커맨드 디코더(210)로부터의 셀프 리프레시 탈출 신호(SRX)에 응답하여 비활성화되고, 발진 신호(RCK)의 생성을 중단할 수 있다. 즉, 발진기(331)는 메모리 장치(200)가 셀프 리프레시를 수행할 때 활성화되고, 메모리 장치(200)가 셀프 리프레시를 중단할 때 비활성화될 수 있다.
신호 생성기(333)는 발진 신호(RCK)의 상승 에지에 응답하여 셀프 리프레시 제어 신호(PRFH)를 하이 레벨로 출력할 수 있다. 신호 생성기(333)는 미리 결정된 펄스폭 및 미리 결정된 주기로 셀프 리프레시 제어 신호(PRFH)를 생성할 수 있다. 즉, 셀프 리프레시 제어 신호(PRFH)는 복수의 하이 레벨 구간을 포함할 수 있다. 복수의 리프레시 카운터(335_1~335_h) 각각은 상이한 하이 레벨 구간에서 활성화될 수 있다. 예를 들어, 복수의 하이 레벨 구간은 제1 하이 레벨 구간 및 제2 하이 레벨 구간을 포함할 수 있다. 제1 리프레시 카운터(335_1)는 제1 하이 레벨 구간에서 제1 리프레시 로우 어드레스(REF_ADDR1)를 출력하고, 제2 리프레시 카운터(335_2)는 제2 하이 레벨 구간에서 제2 리프레시 로우 어드레스(REF_ADDR2)를 출력할 수 있다. 마찬가지로, 복수의 하이 레벨 구간은 다른 하이 레벨 구간을 더 포함할 수 있고, 이는 다른 리프레시 카운터로 하여금 리프레시 로우 어드레스를 출력하게 할 수 있다.
발진기(331)가 발진 신호(RCK)를 출력하지 않으면, 즉, 발진 신호(RCK)가 더 이상 토글하지 않으면, 신호 생성기(333)는 셀프 리프레시 제어 신호(PRFH)를 로우 레벨로 출력할 수 있다. 신호 생성기(333)는 셀프 리프레시 제어 신호(PRFH)를 로우 어드레스 멀티플렉서(240)에 출력할 수 있다. 로우 어드레스 멀티플렉서(240)는 셀프 리프레시 제어 신호(PRFH)를 사용하여 신호 선택 동작을 수행할 수 있다.
신호 생성기(333)는 셀프 리프레시 제어 신호(PRFH)의 상승 에지에서, 복수의 리프레시 카운터(335_1~335_h) 중 하나로 하여금 리프레시될 메모리 셀 로우를 지정하는 리프레시 로우 어드레스(REF_ADDR1~REF_ADDRh)를 로우 어드레스 멀티플렉서(240)에 출력하도록 지시할 수 있다. 리프레시 로우 어드레스(REF_ADDR1~REF_ADDRh)는 MSB 및 LSB를 포함하는 p개(p는 2 이상의 정수) 비트로 이루어진 비트 스트링일 수 있다.
일 실시예에서, 복수의 리프레시 카운터(335_1~335_h) 각각은 제1 내지 제n 메모리 셀 어레이(290_1~290_n) 각각에 대응할 수 있다. 이때, n과 h는 동일할 수 있다. 즉, 제1 리프레시 카운터(335_1)는 제1 메모리 셀 어레이(290_1)의 어드레스를 관리하고, 제2 리프레시 카운터(335_2)는 제2 메모리 셀 어레이(290_2)의 어드레스를 관리하고, 제h 리프레시 카운터(335_h)는 제n 메모리 셀 어레이(290_n)의 어드레스를 관리할 수 있다. 이 경우, 하나의 메모리 셀 어레이의 리프레시 수행 시 발생하는 노이즈가 다른 메모리 셀 어레이에 전파되지 않을 수 있다. 복수의 리프레시 카운터(335_1~335_h)는
다른 실시예에서, 복수의 리프레시 카운터(335_1~335_h) 각각은 제1 내지 제n 메모리 셀 어레이(290_1~290_n) 중 둘 이상의 메모리 셀 어레이의 어드레스를 공통적으로 관리할 수 있다. 예를 들어, 제1 리프레시 카운터(335_1)는 제1 및 제2 메모리 셀 어레이(290_1 및 290_2)의 어드레스를 공통적으로 관리하고, 제2 리프레시 카운터(335_2)는 제3 및 제4 메모리 셀 어레이(290_3 및 290_4)의 어드레스를 공통적으로 관리하고, 제h 리프레시 카운터(335_h)는 제n-1 및 제n 메모리 셀 어레이(290_n-1 및 290_n)의 어드레스를 공통적으로 관리할 수 있다. 예를 들어, 제1 리프레시 로우 어드레스(REF_ADDR1)가 32번 워드라인을 지시하는 경우, 이는 제1 및 제2 메모리 셀 어레이(290_1 및 290_2)의 32번 워드라인을 지시하는 것일 수 있다. 제2 리프레시 로우 어드레스(REF_ADDR2)가 32번 워드라인을 지시하는 경우, 이는 제3 및 제4 메모리 셀 어레이(290_3 및 290_4)의 32번 워드라인을 지시하는 것일 수 있다. 제h 리프레시 로우 어드레스(REF_ADDRh)가 32번 워드라인을 지시하는 경우, 이는 제n-1 및 제n 메모리 셀 어레이(290_n-1 및 290_n)의 32번 워드라인을 지시하는 것일 수 있다. 이 경우, 한 세트의 메모리 셀 어레이의 리프레시 수행 시 발생하는 노이즈가 다른 세트의 메모리 셀 어레이에 전파되지 않을 수 있다. 본 실시예에서는 설명의 편의를 위해 하나의 리프레시 카운터가 두 개의 메모리 셀 어레이의 어드레스를 공통적으로 관리하는 구성으로 설명하였지만, 반드시 이에 한정되는 것은 아니고, 세 개의 메모리 셀 어레이의 어드레스, 네 개의 메모리 셀 어레이의 어드레스 등을 공통적으로 관리하는 구성으로 구현될 수도 있다.
또한, 신호 생성기(333)는 셀프 리프레시 제어 신호(PRFH)가 미리 결정된 기간 동안 하이 레벨을 유지하는지 여부를 발진 신호(RCK)에 기초하여 판단할 수 있다. 예를 들어, 신호 생성기(333)는 발진 신호(RCK)의 토글 횟수를 카운팅하여 셀프 리프레시 제어 신호(PRFH)가 미리 결정된 기간 동안 하이 레벨인지 여부를 판정할 수 있다.
셀프 리프레시 제어 신호(PRFH)가 미리 결정된 기간 동안 하이 레벨인 경우, 신호 생성기(333)는 펄스 신호(PRFH)의 하강 에지에 응답하여 카운터 제어 신호(CNT_1~CNT_h)를 리프레시 카운터(335_1~335_h)에 출력할 수 있다. 구체적으로, 신호 생성기(333)는 제1 카운터 제어 신호(CNT_1)를 제1 리프레시 카운터(335_1)에 출력하고, 제2 카운터 제어 신호(CNT_2)를 제2 리프레시 카운터(335_2)에 출력하고, ... 제h 카운터 제어 신호(CNT_h)를 제h 리프레시 카운터(335_h)에 출력할 수 있다.
리프레시 카운터(335_1~335_h)는 카운터 제어 신호(CNT_1~CNT_h)에 응답하여 리프레시 로우 어드레스(REF_ADDR1~REF_ADDRh)에 카운팅 동작을 수행할 수 있다. 구체적으로, 제1 리프레시 카운터(335_1)는 제1 카운터 제어 신호(CNT_1)에 응답하여 제1 리프레시 로우 어드레스(REF_ADDR1)에 카운팅 동작을 수행하고, 제2 리프레시 카운터(335_2)는 제2 카운터 제어 신호(CNT_2)에 응답하여 제2 리프레시 로우 어드레스(REF_ADDR2)에 카운팅 동작을 수행하고, ... 제h 리프레시 카운터(335_h)는 제h 카운터 제어 신호(CNT_h)에 응답하여 제h 리프레시 로우 어드레스(REF_ADDRh)에 카운팅 동작을 수행할 수 있다.
카운팅 동작은 리프레시 로우 어드레스(REF_ADDR1~REF_ADDRh)의 비트를 1만큼 증가시키는 동작을 의미할 수 있다. 예를 들어, 리프레시 카운터(335_1~335_h)는 리프레시 로우 어드레스(REF_ADDR1~REF_ADDRh)의 MSB를 1만큼 증가시키거나, 또는 리프레시 로우 어드레스(REF_ADDR1~REF_ADDRh)의 LSB를 1만큼 증가시킬 수 있다. 리프레시 카운터(335_1~335_h)는 카운팅 동작이 수행된 리프레시 로우 어드레스(REF_ADDR1~REF_ADDRh)를 로우 어드레스 멀티플렉서(240)에 출력할 수 있다.
도 9는 일 실시예에 따른 메모리 장치의 동작을 설명하기 위한 타이밍도이다.
도 1, 도 2, 도 3, 및 도 9를 참조하면, 클럭 신호(CLK), 커맨드 신호(CMD), 클럭 이네이블 신호(CKE), 셀프 리프레시 모드 신호(PSELF), 셀프 리프레시 제어 신호(PRFH), 복수의 워드라인(WL_0~WL_3 및 WL_k~WL_k+3)에 인가되는 복수의 신호, 및 카운터 제어 신호(CNT)의 타이밍을 도시한다.
클럭 신호(CLK)는 일정한 주기로 진동하는 신호일 수 있다. 클럭 신호(CLK)는 메모리 컨트롤러(100)가 메모리 장치(200)에 제공할 수 있다. 셀프 리프레시 진입 신호(SRE)의 출력 이후에는 메모리 컨트롤러(100)는 클럭 신호(CLK)를 메모리 장치(200)에 제공하지 않을 수 있다. 대안적으로, 셀프 리프레시 진입 신호(SRE)의 출력 이후에 클럭 신호(CLK)는 상이한 주기로 진동할 수 있다. 메모리 컨트롤러(100)는 셀프 리프레시 탈출 신호(SRX)의 출력 이전에 클럭 신호(CLK)를 메모리 장치(200)에 제공할 수 있다.
클럭 이네이블 신호(CKE)가 하이 레벨에서 로우 레벨로 천이하면, 커맨드 디코더(210)는 다른 신호들(WEB, RASB, CASB, CSB)에 따라 셀프 리프레시 진입 신호(SRE)를 디코딩할 수 있다. 예를 들어, 커맨드 디코더(210)는 로우 어드레스 스트로브 신호(RASB), 컬럼 어드레스 스트로브 신호(CASB), 및 칩 선택 신호(CSB)는 로우 레벨이고, 기입 이네이블 신호(WEB)는 하이 레벨일 때 셀프 리프레시 진입 신호(SRE)를 디코딩할 수 있다.
셀프 리프레시 회로(230)는 셀프 리프레시 진입 신호(SRE)에 응답하여 셀프 리프레시 모드 신호(PSELF)를 생성할 수 있다. 셀프 리프레시 모드 신호(PSELF)는 메모리 장치(200)가 셀프 리프레시 모드로 동작하고 있음을 나타내는 신호일 수 있다. 셀프 리프레시 모드 신호(PSELF)는 셀프 리프레시 진입 신호(SRE)에 응답하여 하이 레벨로 천이하고, 셀프 리프레시 탈출 신호(SRX)에 응답하여 로우 레벨로 천이할 수 있다. 셀프 리프레시 모드 신호(PSELF)는 셀프 리프레시 제어 신호(PRFH)를 생성하기 위한 신호일 수 있다.
셀프 리프레시 회로(230)에서 신호 생성기(233)는 발진기(231)의 발진 신호(RCK)에 응답하여 셀프 리프레시 제어 신호(PRFH)를 생성할 수 있다. 셀프 리프레시 제어 신호(PRFH)는 셀프 리프레시 모드 신호(PSELF)가 하이 레벨에 있는 동안 주기(T1)마다 발생하는 펄스 신호일 수 있다.
셀프 리프레시 제어 신호(PRFH)가 하이 레벨에 있는 구간(T11)에서 메모리 장치(200)는 리프레시 로우 어드레스(REF_ADDR)에 기초하여 복수의 워드라인(WL_0~WL_3)에 대해 리프레시를 수행할 수 있다. 신호 생성기(233)는 셀프 리프레시 제어 신호(PRFH)가 구간(T11) 동안 하이 레벨인 것을 확인하고, 즉, 구간(T11) 동안 셀프 리프레시 탈출 신호(SRX)가 입력되지 않았음을 확인하고, 카운터 제어 신호(CNT)를 출력할 수 있다. 예를 들어, 신호 생성기(233)는 셀프 리프레시 제어 신호(PRFH)가 구간(T11)의 3/4 구간을 초과하여 하이 레벨인 경우, 구간(T11) 동안 하이 레벨인 것으로 판단할 수 있다. 리프레시 카운터(235)는 카운터 제어 신호(CNT)에 응답하여 리프레시 로우 어드레스(REF_ADDR)에 대해 카운팅 동작을 수행할 수 있다.
클럭 이네이블 신호(CKE)가 로우 레벨에서 하이 레벨로 천이하면, 커맨드 디코더(210)는 다른 신호들(WEB, RASB, CASB, CSB)에 따라 셀프 리프레시 탈출 신호(SRX)를 디코딩할 수 있다. 예를 들어, 커맨드 디코더(210)는 칩 선택 신호(CSB)는 하이 레벨이거나, 또는 칩 선택 신호(CSB)가 로우 레벨이면서 로우 어드레스 스트로브 신호(RASB), 컬럼 어드레스 스트로브 신호(CASB), 및 기입 이네이블 신호(WEB)가 하이 레벨일 때 셀프 리프레시 탈출 신호(SRX)를 디코딩할 수 있다. 이에, 메모리 장치(200)는 워드라인(WL_k)까지 리프레시하고, 워드라인(WL_k+1)의 리프레시는 중단할 수 있다.
시점(ta2)에서 셀프 리프레시 탈출 신호(SRX)가 출력되었음에도, 셀프 리프레시 모드 신호(PSELF)가 여전히 하이 레벨이고, 셀프 리프레시 탈출 신호(SRX)의 출력 이전인 시점(ta1)에서 메모리 장치(200)가 셀프 리프레시를 수행할 것으로 결정한 경우에는, 신호 생성기(233)는 시점(ta3)에 셀프 리프레시 제어 신호(PRFH)를 출력할 수 있다. 메모리 장치(200)의 셀프 리프레시 수행 결정의 시점(ta1)과, 신호 생성기(233)의 셀프 리프레시 제어 신호(PRFH)의 생성 시점(ta3) 사이에는 지연이 존재하기 때문에, 셀프 리프레시 제어 신호(PRFH)의 상승 에지는 셀프 리프레시 탈출 신호(SRX)의 출력 시점(ta2)보다 늦는 것으로 도시되었다.
셀프 리프레시 탈출 신호(SRX)가 수신되었으므로, 신호 생성기(233)는 구간(T12) 동안 셀프 리프레시 제어 신호(PRFH)를 출력할 수 있다. 구간(T12)은 하나의 워드라인(WL_k)에 리프레시를 수행하는데 소요되는 시간일 수 있다. 기존에는 셀프 리프레시 제어 신호(PRFH)가 생성된 경우에는, 셀프 리프레시 탈출 신호(SRX)가 수신되었더라도 하나의 워드라인이 아닌 복수의 워드라인에 리프레시를 수행해야 했으므로, 셀프 리프레시 탈출 후 유효 커맨드까지의 시간(tXSR)이 길어 대기하는 시간이 길었다. 일 실시예에 따른 메모리 장치(200)는 셀프 리프레시 탈출 후 유효 커맨드까지의 시간(tXSR)을 단축시킬 수 있다. 유효 커맨드는 요청(REQ)을 나타낼 수 있다.
카운터 제어 신호(CNT)가 수신되지 않았으므로, 리프레시 카운터(235)는 리프레시 로우 어드레스(REF_ADDR)를 유지할 수 있다. 즉, 리프레시 카운터(235)는 리프레시 로우 어드레스(REF_ADDR)에 대해 카운팅 동작을 수행하지 않을 수 있다. 리프레시 도중 셀프 리프레시 탈출 신호(SRX)로 인해, 리프레시 대상인 복수의 워드라인(WL_k~WL_k+3) 중 일부 워드라인(WL_k)만 리프레시 되었을 수 있다.
메모리 장치(200)는 이후에 셀프 리프레시 진입 신호(SRE)에 응답하여 복수의 워드라인(WL_k~WL_k+3)에 리프레시를 수행할 수 있다. 리프레시 로우 어드레스(REF_ADDR)에 카운팅 동작이 수행되지 않았으므로, 메모리 장치(200)는 워드라인(WL_k)부터 다시 리프레시를 수행할 수 있다. 신호 생성기(233)는 워드라인(WL_k+3)까지 리프레시가 수행되고, 구간(T13) 동안 셀프 리프레시 탈출 신호(SRX)가 입력되지 않았음을 확인하면, 카운터 제어 신호(CNT)를 출력할 수 있다. 신호 생성기(233)는 발진 신호(RCK)를 사용하여 구간(T13)이 셀프 리프레시 탈출 신호(SRX)에 의해 끊이지 않고 유지되는지를 확인할 수 있다. 리프레시 카운터(235)는 카운터 제어 신호(CNT)에 응답하여 리프레시 로우 어드레스(REF_ADDR)에 대해 카운팅 동작을 수행할 수 있다.
도 9에서는 설명의 편의를 위해 구간(T11)에서 4개의 워드라인(WL_0~WL_3)에 대해 리프레시를 수행하는 구성을 설명하였으나, 반드시 이에 한정되는 것은 아니고, 두 개의 워드라인, 여덟 개의 워드라인 등에 리프레시를 수행하는 것으로 구현될 수도 있다.
또한, 설명의 편의를 위해 워드라인(WL_0~WL_3 및 WL_k~WL_k+3)의 번호가 순차적으로 증가하는 것으로 기재하였으나, 이것이 반드시 워드라인(WL_0~WL_3 및 WL_k~WL_k+3)이 인접한 워드라인인 것을 의미하는 것은 아닐 수 있다. 예를 들어, 워드라인(WL_0)은 0번 워드라인이고, 워드라인(WL_1)은 1023번 워드라인이고, 워드라인(WL_2)은 511번 워드라인이고, 워드라인(WL_3)은 1534번 워드라인일 수 있다.
도 10은 일 실시예에 따른 메모리 장치의 동작을 설명하기 위한 타이밍도이다.
도 1, 도 2, 도 3, 및 도 10을 참조하면, 클럭 신호(CLK), 커맨드 신호(CMD), 클럭 이네이블 신호(CKE), 셀프 리프레시 모드 신호(PSELF), 셀프 리프레시 제어 신호(PRFH), 복수의 워드라인(WL_0~WL_3 및 WL_k'~WL_k'+4)에 인가되는 복수의 신호, 및 카운터 제어 신호(CNT)의 타이밍을 도시한다.
도 9를 참조하여 클럭 신호(CLK), 커맨드 신호(CMD), 클럭 이네이블 신호(CKE), 셀프 리프레시 모드 신호(PSELF), 및 셀프 리프레시 제어 신호(PRFH)에 대해 설명한 내용이 도 10에 동일하게 적용될 수 있다.
셀프 리프레시 제어 신호(PRFH)가 하이 레벨에 있는 구간(T11)에서 메모리 장치(200)는 리프레시 로우 어드레스(REF_ADDR)에 기초하여 복수의 워드라인(WL_0~WL_3)에 대해 리프레시를 수행할 수 있다. 리프레시 카운터(235)는 한 개의 워드라인 단위로 카운팅 동작을 수행할 수 있다. 예를 들어, 구간(T11)은 4개의 워드라인(WL_0~WL_3) 각각이 리프레시되는 4개의 구간을 가지는데, 그 중 한 구간(T14) 동안에는 한 개의 워드라인(WL_0)이 리프레시되고 비트라인이 프리차지(precharge)될 수 있다. 구간(T14)이 끝날 때, 신호 생성기(233)는 카운터 제어 신호(CNT)를 출력할 수 있다. 이와 같이, 신호 생성기(233)는 한 개의 워드라인이 리프레시 될 때마다 카운터 제어 신호(CNT)를 출력할 수 있다. 이에, 리프레시 카운터(235)는 카운터 제어 신호(CNT)에 응답하여 한 개의 워드라인이 리프레시 될 때마다 리프레시 로우 어드레스(REF_ADDR)에 카운팅 동작을 수행할 수 있다.
셀프 리프레시 탈출 신호(SRX)가 출력되었음에도, 신호 생성기(233)가 생성한 셀프 리프레시 제어 신호(PRFH)에 응답하여 메모리 장치(200)는 워드라인(WL_k')에 리프레시를 수행할 수 있다.
기존에는 셀프 리프레시 제어 신호(PRFH)가 생성된 경우에는, 셀프 리프레시 탈출 신호(SRX)가 수신되었더라도 미리 결정된 수만큼의 복수의 워드라인에 리프레시를 수행해야 했으므로, 셀프 리프레시 탈출 후 유효 커맨드까지의 시간(tXSR)이 길어 대기해야는 시간이 길었다. 일 실시예에 따른 메모리 장치(200)는 셀프 리프레시 탈출 후 유효 커맨드까지의 시간(tXSR)을 단축시킬 수 있다. 유효 커맨드는 요청(REQ)을 나타낼 수 있다.
리프레시 카운터(235)가 카운터 제어 신호(CNT)에 기초하여 리프레시 로우 어드레스(REF_ADDR)에 카운팅 동작을 수행하였으므로, 이후에 셀프 리프레시 진입 신호(SRE)가 수신된 경우, 다음 워드라인(WL_k'+1)부터 워드라인(WL_k'+4)까지 리프레시를 수행할 수 있다.
도 10에서는 설명의 편의를 위해 구간(T11)에서 4개의 워드라인(WL_0~WL_3)에 대해 리프레시를 수행하는 구성을 설명하였으나, 반드시 이에 한정되는 것은 아니고, 두 개의 워드라인, 여덟 개의 워드라인 등에 리프레시를 수행하는 것으로 구현될 수도 있다.
또한, 설명의 편의를 위해 워드라인(WL_0~WL_3 및 WL_k'~WL_k'+4)의 번호가 순차적으로 증가하는 것으로 기재하였으나, 이것이 반드시 워드라인(WL_0~WL_3 및 WL_k'~WL_k'+4)이 인접한 워드라인인 것을 의미하는 것은 아닐 수 있다. 예를 들어, 워드라인(WL_0)은 0번 워드라인이고, 워드라인(WL_1)은 1023번 워드라인이고, 워드라인(WL_2)은 511번 워드라인이고, 워드라인(WL_3)은 1534번 워드라인일 수 있다.
도 11은 일 실시예에 따른 메모리 장치의 동작을 설명하기 위한 타이밍도이다.
도 1, 도 2, 도 3, 및 도 11을 참조하면, 클럭 신호(CLK), 커맨드 신호(CMD), 클럭 이네이블 신호(CKE), 셀프 리프레시 모드 신호(PSELF), 셀프 리프레시 제어 신호(PRFH), 복수의 워드라인(WL_0~WL_3 및 WL_p~WL_p+3)에 인가되는 복수의 신호, 및 카운터 제어 신호(CNT)의 타이밍을 도시한다.
도 9를 참조하여 클럭 신호(CLK), 커맨드 신호(CMD), 클럭 이네이블 신호(CKE), 및 셀프 리프레시 모드 신호(PSELF)에 대해 설명한 내용이 도 11에 동일하게 적용될 수 있다.
셀프 리프레시 진입 신호(SRE)에 따라 셀프 리프레시 모드 신호(PSELF)가 생성되면, 셀프 리프레시 모드 신호(PSELF)의 상승 에지에 응답하여 신호 생성기(233)는 셀프 리프레시 제어 신호(PRFH)를 생성할 수 있다. 셀프 리프레시 제어 신호(PRFH)는 주기 및 펄스폭이 구간(T1) 및 구간(T11)에 각각 대응할 수 있다.
구간(T11)에서 워드라인(WL_0~WL_3)의 리프레시가 완료되면 셀프 리프레시 제어 신호(PRFH)가 구간(T11) 동안 하이 레벨을 유지한 것이므로, 신호 생성기(233)는 카운터 제어 신호(CNT)를 출력할 수 있다. 리프레시 카운터(235)는 카운터 제어 신호(CNT)에 응답하여 리프레시 로우 어드레스(REF_ADDR)에 카운팅 동작을 수행할 수 있다.
메모리 장치(200)가 구간(T15)에서 워드라인(WL_p)에 리프레시를 수행하는 동안, 시점(ta4)에서 다음 워드라인(WL_p+1)에 대해서도 리프레시를 수행할 것을 결정할 수 있다. 이후에, 시점(ta5)에서 셀프 리프레시 탈출 신호(SRX)가 수신되더라도, 시점(ta4)에서의 결정이 빨랐으므로 셀프 리프레시 제어 신호(PRFH)는 구간(T16) 동안 하이 레벨을 더 유지하고, 메모리 장치(200)는 시점(ta6)에서 워드라인(WL_p+1)에 리프레시를 수행할 수 있다.
기존에는 셀프 리프레시 제어 신호(PRFH)가 생성된 경우에는, 셀프 리프레시 탈출 신호(SRX)가 수신되었더라도 미리 결정된 수만큼의 복수의 워드라인에 리프레시를 수행해야 했으므로, 셀프 리프레시 탈출 후 유효 커맨드까지의 시간(tXSR)이 길어 대기해야는 시간이 길었다. 일 실시예에 따른 메모리 장치(200)는 셀프 리프레시 탈출 후 유효 커맨드까지의 시간(tXSR)을 단축시킬 수 있다. 유효 커맨드는 요청(REQ)을 나타낼 수 있다.
셀프 리프레시 제어 신호(PRFH)의 하강 에지 이후에 카운터 제어 신호(CNT)가 수신되지 않았으므로, 리프레시 카운터(235)는 리프레시 로우 어드레스(REF_ADDR)를 유지할 수 있다. 즉, 리프레시 카운터(235)는 리프레시 로우 어드레스(REF_ADDR)에 대해 카운팅 동작을 수행하지 않을 수 있다. 리프레시 도중 셀프 리프레시 탈출 신호(SRX)로 인해, 리프레시 대상인 복수의 워드라인(WL_p~WL_p+3) 중 일부 워드라인(WL_p 및 WL_p+1)만 리프레시 되었을 수 있다.
메모리 장치(200)는 이후에 셀프 리프레시 진입 신호(SRE)에 응답하여 복수의 워드라인(WL_p~WL_p+3)에 리프레시를 수행할 수 있다. 리프레시 로우 어드레스(REF_ADDR)에 카운팅 동작이 수행되지 않았으므로, 메모리 장치(200)는 워드라인(WL_p)부터 다시 리프레시를 수행할 수 있다. 신호 생성기(233)는 워드라인(WL_p+3)까지 리프레시가 수행되고, 구간(T17) 동안 셀프 리프레시 탈출 신호(SRX)가 입력되지 않았음을 확인하고 카운터 제어 신호(CNT)를 출력할 수 있다. 신호 생성기(233)는 발진 신호(RCK)를 사용하여 구간(T17)이 셀프 리프레시 탈출 신호(SRX)에 의해 끊이지 않고 유지되는지를 확인할 수 있다. 리프레시 카운터(235)는 카운터 제어 신호(CNT)에 응답하여 리프레시 로우 어드레스(REF_ADDR)에 대해 카운팅 동작을 수행할 수 있다.
도 11에서는 설명의 편의를 위해 구간(T11)에서 4개의 워드라인(WL_0~WL_3)에 대해 리프레시를 수행하는 구성을 설명하였으나, 반드시 이에 한정되는 것은 아니고, 두 개의 워드라인, 여덟 개의 워드라인 등에 리프레시를 수행하는 것으로 구현될 수도 있다.
또한, 설명의 편의를 위해 워드라인(WL_0~WL_3 및 WL_p~WL_p+3)의 번호가 순차적으로 증가하는 것으로 기재하였으나, 이것이 반드시 워드라인(WL_0~WL_3 및 WL_p~WL_p+3)이 인접한 워드라인인 것을 의미하는 것은 아닐 수 있다. 예를 들어, 워드라인(WL_0)은 0번 워드라인이고, 워드라인(WL_1)은 1023번 워드라인이고, 워드라인(WL_2)은 511번 워드라인이고, 워드라인(WL_3)은 1534번 워드라인일 수 있다.
도 12는 일 실시예에 따른 메모리 장치의 동작을 설명하기 위한 타이밍도이다.
도 1, 도 2, 도 3, 및 도 12를 참조하면, 클럭 신호(CLK), 커맨드 신호(CMD), 클럭 이네이블 신호(CKE), 셀프 리프레시 모드 신호(PSELF), 셀프 리프레시 제어 신호(PRFH), 복수의 워드라인(WL_0~WL_3 및 WL_p'~WL_p'+5)에 인가되는 복수의 신호, 및 카운터 제어 신호(CNT)의 타이밍을 도시한다.
도 9를 참조하여 클럭 신호(CLK), 커맨드 신호(CMD), 클럭 이네이블 신호(CKE), 및 셀프 리프레시 모드 신호(PSELF)에 대해 설명한 내용이 도 12에 동일하게 적용될 수 있다.
도 11을 참조하여 셀프 리프레시 제어 신호(PRFH)에 대해 설명한 내용이 도 12에 동일하게 적용될 수 있다.
셀프 리프레시 제어 신호(PRFH)가 하이 레벨에 있는 구간(T11)에서 메모리 장치(200)는 리프레시 로우 어드레스(REF_ADDR)에 기초하여 복수의 워드라인(WL_0~WL_3)에 대해 리프레시를 수행할 수 있다. 리프레시 카운터(235)는 한 개의 워드라인 단위로 카운팅 동작을 수행할 수 있다. 예를 들어, 구간(T11)은 4개의 워드라인(WL_0~WL_3) 각각이 리프레시되는 4개의 구간을 가지는데, 그 중 한 구간(T14) 동안에는 한 개의 워드라인(WL_0)이 리프레시되고 비트라인이 프리차지(precharge)될 수 있다. 구간(T14)이 끝날 때, 신호 생성기(233)는 카운터 제어 신호(CNT)를 출력할 수 있다. 이와 같이, 신호 생성기(233)는 한 개의 워드라인이 리프레시 될 때마다 카운터 제어 신호(CNT)를 출력할 수 있다. 이에, 리프레시 카운터(235)는 카운터 제어 신호(CNT)에 응답하여 한 개의 워드라인이 리프레시 될 때마다 리프레시 로우 어드레스(REF_ADDR)에 카운팅 동작을 수행할 수 있다.
셀프 리프레시 탈출 신호(SRX)가 출력되어 메모리 장치(200)는 워드라인(WL_p' 및 WL_p'+1)에 리프레시를 수행하고 셀프 리프레시에서 탈출할 수 있다. 이때, 리프레시 카운터(235)는 카운터 제어 신호(CNT)에 기초하여 리프레시 로우 어드레스(REF_ADDR)에 카운팅 동작을 수행하였으므로, 이후에 셀프 리프레시 진입 신호(SRE)가 수신된 경우, 다음 워드라인(WL_p'+2)부터 워드라인(WL_p'+5)까지 리프레시를 수행할 수 있다.
도 12에서는 설명의 편의를 위해 구간(T11)에서 4개의 워드라인(WL_0~WL_3)에 대해 리프레시를 수행하는 구성을 설명하였으나, 반드시 이에 한정되는 것은 아니고, 두 개의 워드라인, 여덟 개의 워드라인 등에 리프레시를 수행하는 것으로 구현될 수도 있다.
또한, 설명의 편의를 위해 워드라인(WL_0~WL_3 및 WL_p'~WL_p'+5)의 번호가 순차적으로 증가하는 것으로 기재하였으나, 이것이 반드시 워드라인(WL_0~WL_3 및 WL_p'~WL_p'+5)이 인접한 워드라인인 것을 의미하는 것은 아닐 수 있다. 예를 들어, 워드라인(WL_0)은 0번 워드라인이고, 워드라인(WL_1)은 1023번 워드라인이고, 워드라인(WL_2)은 511번 워드라인이고, 워드라인(WL_3)은 1534번 워드라인일 수 있다.
도 13은 일 실시예에 따른 메모리 장치의 동작을 설명하기 위한 타이밍도이다.
도 1, 도 2, 도 3, 및 도 13을 참조하면, 클럭 신호(CLK), 커맨드 신호(CMD), 클럭 이네이블 신호(CKE), 셀프 리프레시 모드 신호(PSELF), 셀프 리프레시 제어 신호(PRFH), 복수의 워드라인(WL_0~WL_3 및 WL_q~WL_q+3)에 인가되는 복수의 신호, 및 카운터 제어 신호(CNT)의 타이밍을 도시한다.
도 9를 참조하여 클럭 신호(CLK), 커맨드 신호(CMD), 클럭 이네이블 신호(CKE), 및 셀프 리프레시 모드 신호(PSELF)에 대해 설명한 내용이 도 13에 동일하게 적용될 수 있다.
셀프 리프레시 진입 신호(SRE)에 따라 셀프 리프레시 모드 신호(PSELF)가 생성되면, 셀프 리프레시 모드 신호(PSELF)의 상승 에지에 응답하여 신호 생성기(233)는 셀프 리프레시 제어 신호(PRFH)를 생성할 수 있다. 셀프 리프레시 제어 신호(PRFH)는 주기 및 펄스폭이 구간(T1) 및 구간(T11)에 각각 대응할 수 있다.
신호 생성기(233)는 구간(T11)에서 워드라인(WL_0~WL_3)의 리프레시가 완료되면 카운터 제어 신호(CNT)를 출력할 수 있다. 리프레시 카운터(235)는 카운터 제어 신호(CNT)에 응답하여 리프레시 로우 어드레스(REF_ADDR)에 카운팅 동작을 수행할 수 있다.
메모리 장치(200)가 구간(T18)에서 워드라인(WL_q)에 리프레시를 수행하고, 구간(T19)에서 워드라인(WL_q+1)에 리프레시를 수행하는 동안, 시점(ta7)에서 다음 워드라인(WL_q+2)에 대해서도 리프레시를 수행할 것을 결정할 수 있다. 이후에, 시점(ta8)에서 셀프 리프레시 탈출 신호(SRX)가 수신되더라도, 시점(ta7)에서의 결정이 빨랐으므로 셀프 리프레시 제어 신호(PRFH)는 구간(T19) 동안 하이 레벨을 더 유지하고, 메모리 장치(200)는 시점(ta9)에서 워드라인(WL_q+2)에 리프레시를 수행할 수 있다.
기존에는 셀프 리프레시 제어 신호(PRFH)가 생성된 경우에는, 셀프 리프레시 탈출 신호(SRX)가 수신되었더라도 미리 결정된 수만큼의 복수의 워드라인에 리프레시를 수행해야 했으므로, 셀프 리프레시 탈출 후 유효 커맨드까지의 시간(tXSR)이 길어 대기해야는 시간이 길었다. 일 실시예에 따른 메모리 장치(200)는 셀프 리프레시 탈출 후 유효 커맨드까지의 시간(tXSR)을 단축시킬 수 있다. 유효 커맨드는 요청(REQ)을 나타낼 수 있다.
카운터 제어 신호(CNT)가 수신되지 않았으므로, 리프레시 카운터(235)는 리프레시 로우 어드레스(REF_ADDR)를 유지할 수 있다. 즉, 리프레시 카운터(235)는 리프레시 로우 어드레스(REF_ADDR)에 대해 카운팅 동작을 수행하지 않을 수 있다. 리프레시 도중 셀프 리프레시 탈출 신호(SRX)로 인해, 리프레시 대상인 복수의 워드라인(WL_q~WL_q+3) 중 일부 워드라인(WL_q~WL_q+2)만 리프레시 되었을 수 있다.
메모리 장치(200)는 이후에 셀프 리프레시 진입 신호(SRE)에 응답하여 복수의 워드라인(WL_q~WL_q+3)에 리프레시를 수행할 수 있다. 리프레시 로우 어드레스(REF_ADDR)에 카운팅 동작이 수행되지 않았으므로, 메모리 장치(200)는 워드라인(WL_q)부터 다시 리프레시를 수행할 수 있다. 신호 생성기(233)는 워드라인(WL_q+3)까지 리프레시가 수행되고, 구간(T21) 동안 셀프 리프레시 탈출 신호(SRX)가 입력되지 않았음을 확인하고 카운터 제어 신호(CNT)를 출력할 수 있다. 신호 생성기(233)는 발진 신호(RCK)를 사용하여 구간(T17)이 셀프 리프레시 탈출 신호(SRX)에 의해 끊이지 않고 유지되는지를 확인할 수 있다. 리프레시 카운터(235)는 카운터 제어 신호(CNT)에 응답하여 리프레시 로우 어드레스(REF_ADDR)에 대해 카운팅 동작을 수행할 수 있다.
도 13에서는 설명의 편의를 위해 구간(T11)에서 4개의 워드라인(WL_0~WL_3)에 대해 리프레시를 수행하는 구성을 설명하였으나, 반드시 이에 한정되는 것은 아니고, 두 개의 워드라인, 여덟 개의 워드라인 등에 리프레시를 수행하는 것으로 구현될 수도 있다.
또한, 설명의 편의를 위해 워드라인(WL_0~WL_3 및 WL_q~WL_q+3)의 번호가 순차적으로 증가하는 것으로 기재하였으나, 이것이 반드시 워드라인(WL_0~WL_3 및 WL_q~WL_q+3)이 인접한 워드라인인 것을 의미하는 것은 아닐 수 있다. 예를 들어, 워드라인(WL_0)은 0번 워드라인이고, 워드라인(WL_1)은 1023번 워드라인이고, 워드라인(WL_2)은 511번 워드라인이고, 워드라인(WL_3)은 1534번 워드라인일 수 있다.
도 14는 일 실시예에 따른 메모리 장치의 동작을 설명하기 위한 타이밍도이다.
도 1, 도 2, 도 3, 및 도 14를 참조하면, 클럭 신호(CLK), 커맨드 신호(CMD), 클럭 이네이블 신호(CKE), 셀프 리프레시 모드 신호(PSELF), 셀프 리프레시 제어 신호(PRFH), 복수의 워드라인(WL_0~WL_3 및 WL_q'~WL_q'+6)에 인가되는 복수의 신호, 및 카운터 제어 신호(CNT)의 타이밍을 도시한다.
도 9를 참조하여 클럭 신호(CLK), 커맨드 신호(CMD), 클럭 이네이블 신호(CKE), 및 셀프 리프레시 모드 신호(PSELF)에 대해 설명한 내용이 도 14에 동일하게 적용될 수 있다.
도 13을 참조하여 셀프 리프레시 제어 신호(PRFH)에 대해 설명한 내용이 도 14에 동일하게 적용될 수 있다.
셀프 리프레시 제어 신호(PRFH)가 하이 레벨에 있는 구간(T11)에서 메모리 장치(200)는 리프레시 로우 어드레스(REF_ADDR)에 기초하여 복수의 워드라인(WL_0~WL_3)에 대해 리프레시를 수행할 수 있다. 리프레시 카운터(235)는 한 개의 워드라인 단위로 카운팅 동작을 수행할 수 있다. 예를 들어, 구간(T11)은 4개의 워드라인(WL_0~WL_3) 각각이 리프레시되는 4개의 구간을 가지는데, 그 중 한 구간(T14) 동안에는 한 개의 워드라인(WL_0)이 리프레시되고 비트라인이 프리차지(precharge)될 수 있다. 구간(T14)이 끝날 때, 신호 생성기(233)는 카운터 제어 신호(CNT)를 출력할 수 있다. 이와 같이, 신호 생성기(233)는 한 개의 워드라인이 리프레시 될 때마다 카운터 제어 신호(CNT)를 출력할 수 있다. 이에, 리프레시 카운터(235)는 카운터 제어 신호(CNT)에 응답하여 한 개의 워드라인이 리프레시 될 때마다 리프레시 로우 어드레스(REF_ADDR)에 카운팅 동작을 수행할 수 있다.
셀프 리프레시 탈출 신호(SRX)가 출력되어 메모리 장치(200)는 워드라인(WL_q'~WL_q'+2)에 리프레시를 수행하고 셀프 리프레시에서 탈출할 수 있다. 이때, 리프레시 카운터(235)는 카운터 제어 신호(CNT)에 기초하여 리프레시 로우 어드레스(REF_ADDR)에 카운팅 동작을 수행하였으므로, 이후에 셀프 리프레시 진입 신호(SRE)가 수신된 경우, 다음 워드라인(WL_q'+3)부터 워드라인(WL_q'+6)까지 리프레시를 수행할 수 있다.
도 14에서는 설명의 편의를 위해 구간(T11)에서 4개의 워드라인(WL_0~WL_3)에 대해 리프레시를 수행하는 구성을 설명하였으나, 반드시 이에 한정되는 것은 아니고, 두 개의 워드라인, 여덟 개의 워드라인 등에 리프레시를 수행하는 것으로 구현될 수도 있다.
또한, 설명의 편의를 위해 워드라인(WL_0~WL_3 및 WL_q'~WL_q'+5)의 번호가 순차적으로 증가하는 것으로 기재하였으나, 이것이 반드시 워드라인(WL_0~WL_3 및 WL_q'~WL_q'+5)이 인접한 워드라인인 것을 의미하는 것은 아닐 수 있다. 예를 들어, 워드라인(WL_0)은 0번 워드라인이고, 워드라인(WL_1)은 1023번 워드라인이고, 워드라인(WL_2)은 511번 워드라인이고, 워드라인(WL_3)은 1534번 워드라인일 수 있다.
도 15는 일 실시예에 따른 메모리 장치의 동작을 설명하기 위한 타이밍도이다.
도 1, 도 2, 도 3, 및 도 15를 참조하면, 클럭 신호(CLK), 커맨드 신호(CMD), 클럭 이네이블 신호(CKE), 셀프 리프레시 모드 신호(PSELF), 셀프 리프레시 제어 신호(PRFH), 복수의 워드라인(WL_0~WL_3, WL_x~WL_x+3, 및 WL_y~WL_y+3)에 인가되는 복수의 신호, 및 카운터 제어 신호(CNT)의 타이밍을 도시한다.
도 9를 참조하여 클럭 신호(CLK), 커맨드 신호(CMD), 클럭 이네이블 신호(CKE), 및 셀프 리프레시 모드 신호(PSELF)에 대해 설명한 내용이 도 15에 동일하게 적용될 수 있다.
셀프 리프레시 진입 신호(SRE)에 응답하여 셀프 리프레시 모드 신호(PSELF)가 생성되면, 신호 생성기(233)는 셀프 리프레시 모드 신호(PSELF)가 하이 레벨에 있는 동안 주기(T2)로 셀프 리프레시 제어 신호(PRFH)를 출력할 수 있다.
셀프 리프레시 제어 신호(PRFH)가 하이 레벨에 있는 구간(T22)에서 메모리 장치(200)는 리프레시 로우 어드레스(REF_ADDR)에 기초하여 복수의 워드라인(WL_0~WL_3)에 대해 리프레시를 수행할 수 있다. 이때, 복수의 워드라인(WL_0~WL_3)은 동시에 리프레시될 수 있다. 신호 생성기(233)는 셀프 리프레시 제어 신호(PRFH)가 구간(T22) 동안 하이 레벨인 것을 확인하고, 즉, 구간(T22) 동안 셀프 리프레시 탈출 신호(SRX)가 입력되지 않았음을 확인하고, 카운터 제어 신호(CNT)를 출력할 수 있다. 리프레시 카운터(235)는 카운터 제어 신호(CNT)에 응답하여 리프레시 로우 어드레스(REF_ADDR)에 대해 카운팅 동작을 수행할 수 있다.
시점(ta11)에서 셀프 리프레시 탈출 신호(SRX)가 출력되었음에도, 셀프 리프레시 모드 신호(PSELF)가 여전히 하이 레벨이고, 셀프 리프레시 탈출 신호(SRX)의 출력 이전인 시점(ta10)에서 메모리 장치(200)가 셀프 리프레시를 수행할 것으로 결정한 경우에는, 신호 생성기(233)는 시점(ta12)에 셀프 리프레시 제어 신호(PRFH)를 출력할 수 있다. 메모리 장치(200)의 셀프 리프레시 수행 결정의 시점(ta10)과, 신호 생성기(233)의 셀프 리프레시 제어 신호(PRFH)의 생성 시점(ta12) 사이에는 지연이 존재하기 때문에, 셀프 리프레시 제어 신호(PRFH)의 상승 에지는 셀프 리프레시 탈출 신호(SRX)의 시점(ta11)보다 늦는 것으로 도시되었다.
셀프 리프레시 탈출 신호(SRX)가 수신되었으므로, 신호 생성기(233)는 구간(T23) 동안 셀프 리프레시 제어 신호(PRFH)를 출력할 수 있다. 메모리 장치(200)는 구간(T23) 동안 4개의 워드라인(WL_x~WL_x+3)을 리프레시할 수 있다. 셀프 리프레시 탈출 신호(SRX)가 수신되더라도, 메모리 장치(200)는 구간(T23) 이후에 요청(REQ)을 처리할 수 있으므로, 셀프 리프레시 탈출 후 유효 커맨드까지의 시간(tXSR)이 단축될 수 있다. 유효 커맨드는 요청(REQ)을 나타낼 수 있다.
신호 생성기(233)는 셀프 리프레시 제어 신호(PRFH)가 구간(T23) 동안 하이 레벨인 것을 확인하고, 카운터 제어 신호(CNT)를 출력할 수 있다. 리프레시 카운터(235)는 카운터 제어 신호(CNT)에 응답하여 리프레시 로우 어드레스(REF_ADDR)에 대해 카운팅 동작을 수행할 수 있다.
이후에, 셀프 리프레시 진입 신호(SRE)가 수신되면, 메모리 장치(200)는 다음 리프레시 로우 어드레스(REF_ADDR)에 해당하는 워드라인(WL_y~WL_y+3)에 리프레시를 수행할 수 있다. 구간(T22)에서와 마찬가지로, 신호 생성기(233)는 카운터 제어 신호(CNT)를 출력하고, 리프레시 카운터(235)는 리프레시 로우 어드레스(REF_ADDR)에 카운팅 동작을 수행할 수 있다.
도 15에서는 설명의 편의를 위해 구간(T22)에서 4개의 워드라인(WL_0~WL_3)에 대해 리프레시를 수행하는 구성을 설명하였으나, 반드시 이에 한정되는 것은 아니고, 두 개의 워드라인, 여덟 개의 워드라인 등을 동시에 리프레시하는 것으로 구현될 수도 있다.
또한, 설명의 편의를 위해 워드라인(WL_0~WL_3 및 WL_q'~WL_q'+5)의 번호가 순차적으로 증가하는 것으로 기재하였으나, 이것이 반드시 워드라인(WL_0~WL_3 및 WL_q'~WL_q'+5)이 인접한 워드라인인 것을 의미하는 것은 아닐 수 있다. 예를 들어, 워드라인(WL_0)은 0번 워드라인이고, 워드라인(WL_1)은 1023번 워드라인이고, 워드라인(WL_2)은 511번 워드라인이고, 워드라인(WL_3)은 1534번 워드라인일 수 있다.
도 16은 일 실시예에 따른 셀프 리프레시 회로가 관리하는 워드라인 테이블을 나타낸다.
도 1, 도 2, 및 도 16을 참조하면, 셀프 리프레시 회로(230)는 메모리 셀 어레이(290)에서 자주 액세스되는 워드라인을 테이블(1000)에 저장하고 관리할 수 있다. 셀프 리프레시 회로(230)는 뱅크 별로 테이블(1000)을 관리할 수 있다. 메모리 컨트롤러(100)는 랜덤하게 메모리 장치(200)의 어드레스에 액세스하며, 종종 특정 어드레스에 집중적으로 액세스할 수 있다. 특정 워드라인이 집중적으로 액세스되는 경우, 해당 워드라인의 활성화 상태의 전압으로 인해 인접한 워드라인의 메모리 셀에 저장된 데이터가 변경될 수 있고, 이러한 현상을 로우 해머(row hammer)라고 한다. 테이블(1000)은 액세스 횟수가 가장 많은 워드라인과 해당 워드라인의 액세스 횟수(access count)를 포함할 수 있다. 테이블(1000)은 액세스 횟수를 내림차순으로 워드라인을 관리할 수 있다.
일 실시예에서, 제1 메모리 셀 어레이(290_1)에서 462번 워드라인이 500번 액세스되었고, 3번 워드라인이 448번 액세스되었고, 9번 워드라인이 411번 액세스되었고, 50번 워드라인이 357번 액세스되었고, 1032번 워드라인이 271번 액세스되었을 수 있다.
메모리 장치(200)는 액세스가 많이 일어난 워드라인의 인접 워드라인에 리프레시를 수행할 수 있다. 메모리 장치(200)가 인접 워드라인에 리프레시를 수행한 후, 셀프 리프레시 회로(230)는 리프레시된 워드라인의 기초가 되는 워드라인의 액세스 횟수를 리셋할 수 있다.
일 실시예에서, 셀프 리프레시 회로(230)는 액세스 횟수가 임계값 이상인 워드라인을 테이블(1000)에 저장할 수 있다. 이때, 셀프 리프레시 회로(230)는 리프레시되어 액세스 횟수가 리셋된 워드라인을 테이블(1000)에서 제거할 수 있다.
도 17은 일 실시예에 따른 메모리 장치의 동작을 설명하기 위한 타이밍도이다.
도 16 및 도 17을 참조하면, 클럭 신호(CLK), 커맨드 신호(CMD), 클럭 이네이블 신호(CKE), 셀프 리프레시 모드 신호(PSELF), 셀프 리프레시 제어 신호(PRFH), 복수의 워드라인(WL_0, WL_1, WL_z, WL_z+1, 및 WL_v1~WL_v4)에 인가되는 복수의 신호, 및 카운터 제어 신호(CNT)의 타이밍을 도시한다.
도 9를 참조하여 클럭 신호(CLK), 커맨드 신호(CMD), 클럭 이네이블 신호(CKE), 셀프 리프레시 모드 신호(PSELF), 및 셀프 리프레시 제어 신호(PRFH)에 대해 설명한 내용이 도 17에 동일하게 적용될 수 있다.
구간(T11)은 구간(T31) 및 구간(T32)을 포함할 수 있다. 구간(T31) 및 구간(T32)은 구간(T11)의 절반에 해당할 수 있다. 메모리 장치(200)는 구간(T31)에서 모드(mode_N)로 워드라인을 리프레시하고, 구간(T32)에서 모드(mode_F)로 워드라인을 리프레시할 수 있다.
모드(mode_N)에서 메모리 장치(200)는 리프레시 로우 어드레스(REF_ADDR)에 기초하여 리프레시를 수행할 수 있다. 예를 들어, 메모리 장치(200)는 구간(T31)에서 리프레시 로우 어드레스(REF_ADDR)에 기초하여 워드라인(WL_0 및 WL_1)에 리프레시를 수행할 수 있다.
신호 생성기(233)는 셀프 리프레시 제어 신호(PRFH)가 구간(T31) 동안 하이 레벨인 것을 확인하고, 카운터 제어 신호(CNT)를 출력할 수 있다. 리프레시 카운터(235)는 카운터 제어 신호(CNT)에 응답하여 리프레시 로우 어드레스(REF_ADDR)에 대해 카운팅 동작을 수행할 수 있다.
모드(mode_F)에서 메모리 장치(200)는 테이블(1000)에 기초하여 리프레시를 수행할 수 있다. 예를 들어, 메모리 장치(200)는 구간(T32)에서 테이블(100)에 기초하여 워드라인(WL_v1 및 WL_v2)에 리프레시를 수행할 수 있다. 워드라인(WL_v1 및 WL_v2)은 테이블(100)에서 액세스 횟수가 높은 워드라인의 인접 워드라인일 수 있다.
일 실시예에서, 워드라인(WL_v1)은 462번 워드라인의 인접 워드라인인 461번 워드라인이고, 워드라인(WL_v2)은 463번 워드라인일 수 있다. 또는 워드라인(WL_v1)은 463번 워드라인이고, 워드라인(WL_v2)은 461번 워드라인일 수도 있다.
일 실시예에서. 워드라인(WL_v1)은 461번 및 463번 워드라인 쌍이고, 워드라인(WL_v2)은 3번 워드라인의 인접 워드라인인 2번 및 4번 워드라인 쌍일 수 있다.
셀프 리프레시 회로(230)는 리프레시가 수행된 워드라인(WL_v1 및 WL_v2)의 기초가 되는 워드라인의 액세스 횟수를 리셋할 수 있다.
셀프 리프레시 탈출 신호(SRX)가 수신되면 메모리 장치(200)는 워드라인(WL_z)까지 리프레시를 수행하고 요청(REQ)을 처리할 수 있다. 메모리 장치(200)는 모드(mode_N)로 리프레시 로우 어드레스(REF_ADDR)에 기초하여 워드라인(WL_z)에 리프레시를 수행할 수 있다. 이때, 구간(T12)에서는 구간(T31)만큼 셀프 리프레시 제어 신호(PRFH)가 하이 레벨을 유지하지 않았으므로, 신호 생성기(233)는 카운터 제어 신호(CNT)를 출력하지 않고, 리프레시 카운터(235)는 리프레시 로우 어드레스(REF_ADDR)를 유지할 수 있다.
메모리 장치(200)는 이후에 셀프 리프레시 진입 신호(SRE)에 응답하여 복수의 워드라인(WL_z, WL_z+1, WL_v3, 및 WL_v4)에 리프레시를 수행할 수 있다.
메모리 장치(200)는 모드(mode_N)로 리프레시 로우 어드레스(REF_ADDR)에 기초하여 워드라인(WL_z 및 WL_z+1)에 리프레시를 수행할 수 있다. 이때, 셀프 리프레시 제어 신호(PRFH)가 구간(T31)만큼 하이 레벨을 유지하였으므로, 신호 생성기(233)는 카운터 제어 신호(CNT)를 출력할 수 있다.
메모리 장치(200)는 모드(mode_F)로 테이블(1000)에 기초하여 워드라인(WL_v3 및 WL_v4)에 리프레시를 수행할 수 있다. 워드라인(WL_v3 및 WL_v4)은 테이블(100)에서 액세스 횟수가 높은 워드라인의 인접 워드라인일 수 있다.
일 실시예에서, 워드라인(WL_v3)은 9번 워드라인의 인접 워드라인인 8번 워드라인이고, 워드라인(WL_v4)은 10번 워드라인일 수 있다. 또는 워드라인(WL_v3)은 10번 워드라인이고, 워드라인(WL_v4)은 8번 워드라인일 수도 있다.
일 실시예에서. 워드라인(WL_v3)은 8번 및 10번 워드라인 쌍이고, 워드라인(WL_v4)은 50번 워드라인의 인접 워드라인인 49번 및 51번 워드라인 쌍일 수 있다.
셀프 리프레시 회로(230)는 리프레시가 수행된 워드라인(WL_v3 및 WL_v4)의 기초가 되는 워드라인의 액세스 횟수를 리셋할 수 있다.
도 17에서는 하나의 워드라인씩 리프레시되는 것으로 설명하였으나, 반드시 이에 한정되는 것은 아니고, 복수의 워드라인이 동시에 리프레시되는 것으로 구현될 수도 있다.
또한, 구간(T31)에서 모드(mode_N)로 워드라인을 리프레시하고, 구간(T32)에서 모드(mode_F)로 워드라인을 리프레시하는 것으로 설명하였으나, 반드시 이에 한정되는 것은 아니고, 구간(T31)에서 모드(mode_F)로 워드라인을 리프레시하고, 구간(T32)에서 모드(mode_N)로 워드라인을 리프레시하는 것으로 구현될 수 있다.
도 18은 일 실시예에 따른 메모리 장치의 동작을 설명하기 위한 타이밍도이다.
도 16 및 도 18을 참조하면, 클럭 신호(CLK), 커맨드 신호(CMD), 클럭 이네이블 신호(CKE), 셀프 리프레시 모드 신호(PSELF), 셀프 리프레시 제어 신호(PRFH), 복수의 워드라인(WL_0, WL_1, WL_z'~WL_z'+2, 및 WL_v1~WL_v4)에 인가되는 복수의 신호, 및 카운터 제어 신호(CNT)의 타이밍을 도시한다.
도 9 및 도 17를 참조하여 클럭 신호(CLK), 커맨드 신호(CMD), 클럭 이네이블 신호(CKE), 셀프 리프레시 모드 신호(PSELF), 및 셀프 리프레시 제어 신호(PRFH)에 대해 설명한 내용이 도 18에 동일하게 적용될 수 있다.
도 18에서 신호 생성기(233)는 셀프 리프레시 제어 신호(PRFH)가 구간(T33)만큼 하이 레벨을 유지하면 카운터 제어 신호(CNT)를 출력할 수 있다. 즉, 신호 생성기(233)는 워드라인(WL_0)의 리프레시 후 카운터 제어 신호(CNT)를 출력하고, 워드라인(WL_1)의 리프레시 후 카운터 제어 신호(CNT)를 출력할 수 있다.
메모리 장치(200)는 모드(mode_F)로 테이블(1000)에 기초하여 워드라인(WL_v1 및 WL_v2)에 리프레시를 수행할 수 있다. 모드(mode_F)에 대해서는 도 17에서 설명한 내용이 적용될 수 있다.
셀프 리프레시 탈출 신호(SRX)가 수신되고 모드(mode_N)로 리프레시 로우 어드레스(REF_ADDR)에 기초하여 워드라인(WL_z')에 리프레시가 수행되면, 신호 생성기(233)는 카운터 제어 신호(CNT)를 출력하고, 리프레시 카운터(235)는 리프레시 로우 어드레스(REF_ADDR)에 카운팅 동작을 수행할 수 있다.
메모리 장치(200)는 이후에 셀프 리프레시 진입 신호(SRE)에 응답하여 복수의 워드라인(WL_z'+1, WL_z'+2, WL_v3, 및 WL_v4)에 리프레시를 수행할 수 있다. 메모리 장치(200)는 모드(mode_N)로 리프레시 로우 어드레스(REF_ADDR)에 기초하여 워드라인(WL_z'+1 및 WL_z'+2)에 리프레시를 수행하고, 모드(mode_F)로 테이블(1000)에 기초하여 워드라인(WL_v3 및 WL_v4)에 리프레시를 수행할 수 있다.
도 18에서는 하나의 워드라인씩 리프레시되는 것으로 설명하였으나, 반드시 이에 한정되는 것은 아니고, 복수의 워드라인이 동시에 리프레시되는 것으로 구현될 수도 있다.
또한, 셀프 리프레시 제어 신호(PRFH)의 하이 레벨에서, 모드(mode_N)로 워드라인을 리프레시한 다음, 모드(mode_F)로 워드라인을 리프레시하는 것으로 설명하였으나, 반드시 이에 한정되는 것은 아니고, 순서를 바꾸어 모드(mode_F)로 워드라인을 리프레시한 다음, 모드(mode_N)로 워드라인을 리프레시하는 것으로 구현될 수 있다.
도 19는 일 실시예에 따른 메모리 장치의 리프레시 방법을 설명하기 위한 순서도이다.
도 19를 참조하면, 메모리 장치는 셀프 리프레시 진입 신호(SRE)를 수신할 수 있다(S1910). 예를 들어, 메모리 컨트롤러로부터 수신하는 클럭 이네이블 신호(CKE)가 하이 레벨에서 로우 레벨로 천이하고, 로우 어드레스 스트로브 신호(RASB), 컬럼 어드레스 스트로브 신호(CASB), 및 칩 선택 신호(CSB)가 로우 레벨이며, 기입 이네이블 신호(WEB)가 하이 레벨인 경우에, 이는 메모리 장치로 하여금 셀프 리프레시에 진입하라는 지시일 수 있다.
메모리 장치는 셀프 리프레시 진입 신호(SRE)에 응답하여 리프레시 로우 어드레스(REF_ADDR)를 출력할 수 있다(S1920). 메모리 장치는 셀프 리프레시 진입 신호(SRE)에 따라 셀프 리프레시 모드 신호(PSELF)를 생성할 수 있다. 메모리 장치는 셀프 리프레시 모드 신호(PSELF)가 하이 레벨인 구간에서 일정한 주기로 셀프 리프레시 제어 신호(PRFH)의 상승 에지를 생성할 수 있다. 메모리 장치는 셀프 리프레시 제어 신호(PRFH)의 상승 에지에 응답하여 리프레시 로우 어드레스(REF_ADDR)를 출력할 수 있다. 메모리 장치는 셀프 리프레시 제어 신호(PRFH)가 일정 구간 동안 하이 레벨을 유지하는 경우 리프레시 로우 어드레스(REF_ADDR)에 카운팅 동작을 수행할 수 있다. 즉, 리프레시 도중에 셀프 리프레시 탈출 신호(SRX)가 수신되는 등의 이유로 리프레시가 중단되는 경우, 리프레시 로우 어드레스(REF_ADDR)에 카운팅 동작이 수행되지 않고, 다시 리프레시가 재개될 때 해당 로우부터 다시 리프레시를 수행할 수 있다.
메모리 장치는 셀프 리프레시 탈출 신호(SRX)를 수신할 수 있다(S1930). 예를 들어, 메모리 컨트롤러로부터 수신하는 클럭 이네이블 신호(CKE)가 로우 레벨에서 하이 레벨로 천이하고, 칩 선택 신호(CSB)가 하이 레벨이거나, 또는 칩 선택 신호(CSB)가 로우 레벨이면서 로우 어드레스 스트로브 신호(RASB), 컬럼 어드레스 스트로브 신호(CASB), 및 기입 이네이블 신호(WEB)가 하이 레벨인 경우에, 이는 메모리 장치로 하여금 셀프 리프레시로부터 탈출하라는 지시일 수 있다.
메모리 장치는 제1 로우까지 리프레시하고, 제2 로우의 리프레시를 중단할 수 있다(S1940). 이때, 제1 로우는 셀프 리프레시 탈출 신호(SRX)의 수신 시점에 이미 리프레시하기로 결정한 로우일 수 있다. 예를 들어, 메모리 장치는 제1 로우를 리프레시할 것을 제1 시점에 결정할 수 있다. 제1 시점보다 늦은 제2 시점에 셀프 리프레시 탈출 신호(SRX)가 수신되었으나, 메모리 장치가 이미 제1 로우를 리프레시할 것을 결정하였으므로, 셀프 리프레시 제어 신호(PRFH)가 하이 레벨을 유지하고, 메모리 장치는 제1 로우까지 리프레시하고, 제2 로우의 리프레시는 중단할 수 있다.
이에, 기존에는 셀프 리프레시 제어 신호(PRFH)가 생성된 경우에는, 셀프 리프레시 탈출 신호(SRX)가 수신되었더라도 하나의 로우가 아닌 복수의 로우에 리프레시를 수행해야 했으므로, 셀프 리프레시 탈출 후 유효 커맨드까지의 시간(tXSR)이 길어 대기해야는 시간이 길었다. 일 실시예에 따른 메모리 장치의 리프레시 방법은 셀프 리프레시 탈출 후 유효 커맨드까지의 시간(tXSR)을 단축시킬 수 있다.
도 20은 일 실시예에 따른 컴퓨터 시스템의 개략적인 블록도이다.
도 20을 참고하면, 컴퓨팅 시스템(2000)은 프로세서(2010), 메모리(2020), 메모리 컨트롤러(2030), 저장 장치(2040), 통신 인터페이스(2050), 및 버스(2060)를 포함한다. 컴퓨팅 시스템(2000)은 다른 범용적인 구성 요소를 더 포함할 수 있다.
프로세서(2010)는 컴퓨팅 시스템(2000)의 각 구성의 전반적인 동작을 제어한다. 프로세서(2010)는 CPU(central processing unit), AP(application processor), GPU(graphic processing unit) 등의 다양한 프로세싱 유닛 중 적어도 하나로 구현될 수 있다.
메모리(2020)는 각종 데이터 및 명령을 저장한다. 메모리(2020)는 도 1 내지 도 19를 참고로 하여 설명한 메모리 장치로 구현될 수 있다. 메모리 컨트롤러(2030)는 메모리(2020)로의 및 메모리(2020)로부터의 데이터 또는 명령의 전달을 제어한다. 메모리 컨트롤러(2030)는 도 1 내지 도 19를 참고로 하여 설명한 메모리 컨트롤러로 구현될 수 있다. 어떤 실시예에서, 메모리 컨트롤러(2030)는 프로세서(2010)와 별도의 칩으로 제공될 수 있다. 어떤 실시예에서, 메모리 컨트롤러(2030)는 프로세서(2010)의 내부 구성으로 제공될 수 있다.
저장 장치(2040)는 프로그램 및 데이터를 비임시적으로 저장한다. 어떤 실시예에서, 저장 장치(2040)는 비휘발성 메모리로 구현될 수 있다. 통신 인터페이스(2050)는 컴퓨팅 시스템(2000)의 유무선 인터넷 통신을 지원한다. 또한, 통신 인터페이스(2050)는 인터넷 통신 외의 다양한 통신 방식을 지원할 수도 있다. 버스(2060)는 컴퓨팅 시스템(2000)의 구성 요소간 통신 기능을 제공한다. 버스(2060)는 구성 요소간의 통신 프로토콜에 따라 적어도 하나의 유형의 버스를 포함할 수 있다.
어떤 실시예에서, 도 1 내지 도 20을 참고로 하여 설명한 각 구성요소 또는 둘 이상의 구성요소의 조합은 디지털 회로, 프로그램 가능한 또는 프로그램할 수 없는 로직 장치 또는 어레이, 응용 주문형 집적 회로(application specific integrated circuit, ASIC) 등으로 구현될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (10)

  1. 복수의 로우를 포함하는 제1 메모리 셀 어레이; 및
    제1 셀프 리프레시 진입 신호에 응답하여 리프레시를 제어하고, 셀프 리프레시 탈출 신호에 응답하여 상기 복수의 로우 중 제1 로우 다음에 리프레시될 제2 로우의 리프레시를 중단하는 셀프 리프레시 회로
    를 포함하는 메모리 장치.
  2. 제1항에 있어서,
    상기 셀프 리프레시 회로는,
    상기 제1 셀프 리프레시 진입 신호에 응답하여 셀프 리프레시 제어 신호를 출력하는 신호 생성기; 및
    상기 셀프 리프레시 제어 신호의 이네이블 레벨 구간에서 상기 제1 메모리 셀 어레이에서 리프레시될 로우를 지시하는 리프레시 로우 어드레스를 출력하는 리프레시 카운터
    를 포함하는, 메모리 장치.
  3. 제2항에 있어서,
    상기 신호 생성기는,
    상기 셀프 리프레시 제어 신호가 미리 결정된 기간 동안 이네이블 레벨인 경우, 카운터 제어 신호를 상기 리프레시 카운터에 출력하고,
    상기 리프레시 카운터는,
    상기 카운터 제어 신호에 응답하여 상기 리프레시 로우 어드레스를 증가시키는,
    메모리 장치.
  4. 제2항에 있어서,
    상기 셀프 리프레시 제어 신호가 미리 결정된 기간 동안 이네이블 레벨인 경우, 상기 리프레시 로우 어드레스는 미리 결정된 개수의 로우를 지시하는,
    메모리 장치.
  5. 제4항에 있어서,
    상기 리프레시 카운터는,
    상기 카운터 제어 신호에 응답하여 상기 리프레시 로우 어드레스의 제1 영역의 비트를 증가시키는 메인 카운터; 및
    서브 카운터 제어 신호에 응답하여 상기 리프레시 로우 어드레스의 제2 영역의 비트를 증가시키는 서브 카운터
    를 포함하고,
    상기 제2 영역은 r비트(r bits)로 구성되고,
    상기 미리 결정된 개수는 2r개이고,
    상기 미리 결정된 기간 동안 상기 서브 카운터 제어 신호가 2r번 입력되는,
    메모리 장치.
  6. 제2항에 있어서,
    상기 셀프 리프레시 회로는,
    상기 셀프 리프레시 제어 신호의 제1 구간에서 상기 리프레시 로우 어드레스를 출력하고, 상기 셀프 리프레시 제어 신호의 제2 구간에서 로우 해머 어드레스를 출력하고,
    상기 로우 해머 어드레스는,
    액세스 횟수가 가장 많은 로우에 인접한 로우의 어드레스인,
    메모리 장치.
  7. 제1항에 있어서,
    제2 메모리 셀 어레이를 더 포함하며,
    상기 셀프 리프레시 회로는,
    상기 제1 셀프 리프레시 진입 신호에 응답하여 제1 이네이블 레벨 구간과 제2 이네이블 레벨 구간을 포함하는 셀프 리프레시 제어 신호를 출력하는 신호 생성기;
    상기 제1 이네이블 레벨 구간에서 상기 제1 메모리 셀 어레이에서 리프레시될 로우를 지시하는 제1 리프레시 로우 어드레스를 출력하는 제1 리프레시 카운터; 및
    상기 제2 이네이블 레벨 구간에서 상기 제2 메모리 셀 어레이에서 리프레시될 로우를 지시하는 제2 리프레시 로우 어드레스를 출력하는 제2 리프레시 카운터
    를 포함하는 메모리 장치.
  8. 제1항에 있어서,
    제2 메모리 셀 어레이, 제3 메모리 셀 어레이 및 제4 메모리 셀 어레이를 더 포함하며,
    상기 셀프 리프레시 회로는,
    상기 제1 셀프 리프레시 진입 신호에 응답하여 제1 이네이블 레벨 구간과 제2 이네이블 레벨 구간을 포함하는 셀프 리프레시 제어 신호를 출력하는 신호 생성기;
    상기 제1 이네이블 레벨 구간에서 상기 제1 메모리 셀 어레이에서 리프레시될 로우 및 상기 제2 메모리 셀 어레이에서 셀프 리프레시될 로우를 지시하는 제1 리프레시 로우 어드레스를 출력하는 제1 리프레시 카운터; 및
    상기 제2 이네이블 레벨 구간에서 상기 제3 메모리 셀 어레이에서 리프레시될 로우 및 상기 제4 메모리 셀 어레이에서 셀프 리프레시될 로우를 지시하는 제2 리프레시 로우 어드레스를 출력하는 제2 리프레시 카운터
    를 포함하는 메모리 장치.
  9. 커맨드를 디코딩하여 셀프 리프레시 진입 신호 또는 셀프 리프레시 탈출 신호를 출력하는 커맨드 디코더;
    상기 셀프 리프레시 진입 신호에 응답하여 셀프 리프레시 제어 신호 및 리프레시 로우 어드레스를 출력하고, 상기 셀프 리프레시 탈출 신호에 응답하여 상기 셀프 리프레시 제어 신호 및 상기 리프레시 로우 어드레스의 출력을 중단하는 셀프 리프레시 회로; 및
    상기 셀프 리프레시 제어 신호의 하이 레벨에 응답하여 상기 리프레시 로우 어드레스를 출력하고, 상기 셀프 리프레시 제어 신호의 로우 레벨에 응답하여 동작 로우 어드레스를 출력하는 로우 어드레스 멀티플렉서
    를 포함하고,
    상기 리프레시 로우 어드레스는 리프레시의 대상이 되는 로우의 어드레스이고,
    상기 동작 로우 어드레스는 기입, 독출, 또는 소거의 대상이 되는 로우의 어드레스인, 메모리 장치.
  10. 복수의 로우를 포함하는 메모리 셀 어레이를 포함하는 메모리 장치의 리프레시 방법으로서,
    셀프 리프레시 진입 신호를 수신하는 단계;
    상기 셀프 리프레시 진입 신호에 응답하여 리프레시 로우 어드레스를 출력하는 단계;
    셀프 리프레시 탈출 신호를 수신하는 단계; 및
    상기 복수의 로우 중 상기 셀프 리프레시 탈출 신호의 수신 시점에 리프레시하기로 결정한 제1 로우까지 리프레시하고, 상기 제1 로우 다음에 리프레시될 제2 로우의 리프레시를 중단하는 단계
    를 포함하는 리프레시 방법.

KR1020220091096A 2022-07-22 2022-07-22 메모리 장치 및 그 리프레시 방법 KR20240013495A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220091096A KR20240013495A (ko) 2022-07-22 2022-07-22 메모리 장치 및 그 리프레시 방법
US18/076,932 US20240029777A1 (en) 2022-07-22 2022-12-07 Memory device and refresh method thereof
CN202310747571.0A CN117437947A (zh) 2022-07-22 2023-06-25 存储器设备及其刷新方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220091096A KR20240013495A (ko) 2022-07-22 2022-07-22 메모리 장치 및 그 리프레시 방법

Publications (1)

Publication Number Publication Date
KR20240013495A true KR20240013495A (ko) 2024-01-30

Family

ID=89550411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220091096A KR20240013495A (ko) 2022-07-22 2022-07-22 메모리 장치 및 그 리프레시 방법

Country Status (3)

Country Link
US (1) US20240029777A1 (ko)
KR (1) KR20240013495A (ko)
CN (1) CN117437947A (ko)

Also Published As

Publication number Publication date
CN117437947A (zh) 2024-01-23
US20240029777A1 (en) 2024-01-25

Similar Documents

Publication Publication Date Title
US6618314B1 (en) Method and architecture for reducing the power consumption for memory devices in refresh operations
US6741515B2 (en) DRAM with total self refresh and control circuit
JP3745185B2 (ja) ダイナミックランダムアクセスメモリ
KR100963702B1 (ko) 명령 신호 및 동작 상태에 기초하여 명령을 디코딩하기위한 시스템 및 방법
US8369168B2 (en) Devices and system providing reduced quantity of interconnections
US20140219042A1 (en) Memory device and method of refreshing in a memory device
JP2003173676A (ja) 半導体記憶装置
KR20010040049A (ko) 리프레시를 자동으로 행하는 동적 메모리 회로
US6130843A (en) Method and circuit for providing a memory device having hidden row access and row precharge times
KR101257366B1 (ko) 반도체 메모리 장치 및 리프레쉬 제어 방법
JP2013037762A (ja) 半導体メモリ素子の駆動方法
US7154799B2 (en) Semiconductor memory with single cell and twin cell refreshing
JP2006236548A (ja) 集積回路装置
US7254090B2 (en) Semiconductor memory device
US7133992B2 (en) Burst counter controller and method in a memory device operable in a 2-bit prefetch mode
JP2003045178A (ja) 半導体メモリ
EP1248267A2 (en) Semiconductor memory device and information processing system
JP3705276B2 (ja) 半導体メモリ装置におけるリフレッシュ制御および内部電圧の生成
KR20240013495A (ko) 메모리 장치 및 그 리프레시 방법
JP2005196952A (ja) ダイナミック半導体記憶装置及びこの装置の節電モード動作方法
CN113314177A (zh) 用于锁存器复位逻辑的设备、系统及方法
JP2004185686A (ja) 半導体記憶装置
JP4272172B2 (ja) ダイナミックランダムアクセスメモリ
JP4817477B2 (ja) 半導体記憶装置
US20240020235A1 (en) Storage module supporting prefetch function and operation method thereof