CN117437947A - 存储器设备及其刷新方法 - Google Patents

存储器设备及其刷新方法 Download PDF

Info

Publication number
CN117437947A
CN117437947A CN202310747571.0A CN202310747571A CN117437947A CN 117437947 A CN117437947 A CN 117437947A CN 202310747571 A CN202310747571 A CN 202310747571A CN 117437947 A CN117437947 A CN 117437947A
Authority
CN
China
Prior art keywords
refresh
self
row
signal
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310747571.0A
Other languages
English (en)
Inventor
孙钟弼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN117437947A publication Critical patent/CN117437947A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

提供了一种存储器设备。该存储器设备包括：包括第一行和第二行的第一存储器单元阵列；以及自刷新电路，被配置为响应于第一自刷新进入信号来控制刷新，并且响应于自刷新退出信号在刷新第一行之后停止对第二行的刷新。

Description

存储器设备及其刷新方法
相关申请的交叉引用
本申请要求于2022年7月22日向韩国知识产权局提交的韩国专利申请No.10-2022-0091096的优先权，其公开内容通过引用整体并入本文。
技术领域
本公开涉及存储器设备及其刷新方法。
背景技术
易失性存储器设备，诸如动态随机访问存储器(DRAM)，使用刷新操作来维持存储的数据。为此，存储器控制器可以在正常访问模式下周期性地向存储器设备提供刷新命令以刷新存储器设备，并且在功耗低的自刷新时段中，存储器设备可以被内部刷新。
发明内容
一个或多个实施例提供了一种存储器设备，其中通过缩短从退出自刷新到有效命令的时间来降低功耗。
根据示例实施例的一个方面，一种存储器设备包括：包括多个行的第一存储器单元阵列，该多个行包括第一行和第二行；以及自刷新电路，其被配置为响应于第一自刷新进入信号来控制刷新，并且响应于自刷新退出信号在刷新第一行之后停止对第二行的刷新。
根据示例实施例的一个方面，一种存储器设备包括：命令解码电路，其配置为解码命令，并输出自刷新进入信号和自刷新退出信号；自刷新电路，其被配置为响应于自刷新进入信号输出自刷新控制信号和刷新行地址，并且响应于自刷新退出信号停止自刷新控制信号和刷新行地址的输出；以及行地址复用器，其被配置为响应于自刷新控制信号的高电平输出刷新行地址，并且响应于自刷新控制信号的低电平输出操作行地址。刷新行地址指示要刷新的行，而操作行地址指示要被写入、要从其读取或要擦除的行。
根据示例实施例的一个方面，提供了一种存储器设备的刷新方法，该存储器设备包括存储器单元阵列，该存储器单元阵列包括多个行，该多个行包括第一行和第二行。该刷新方法包括：接收自刷新进入信号；响应于自刷新进入信号输出与第一行相对应的刷新行地址；接收自刷新退出信号；以及在接收到自刷新退出信号的时间点刷新到多个行中的第一行，并且在刷新第一行之后停止对第二行的刷新。
附图说明
参考附图，根据以下对实施例的描述，上述及其他方面和特征将更加清楚，其中：
图1示出了根据实施例的存储器系统的示意框图。
图2示出了根据实施例的图1的存储器设备的示意框图。
图3示出了根据实施例的自刷新电路的示意框图。
图4示出了根据实施例的刷新计数器的电路图。
图5示出了由图4的刷新计数器生成的刷新行地址的示例。
图6示出了根据实施例的刷新计数器的电路图。
图7示出了由图6的刷新计数器生成的刷新行地址的示例。
图8示出了根据实施例的自刷新电路的示意框图。
图9示出了用于解释根据实施例的存储器设备的操作的时序图。
图10示出了用于解释根据实施例的存储器设备的操作的时序图。
图11示出了用于解释根据实施例的存储器设备的操作的时序图。
图12示出了用于解释根据实施例的存储器设备的操作的时序图。
图13示出了用于解释根据实施例的存储器设备的操作的时序图。
图14示出了用于解释根据实施例的存储器设备的操作的时序图。
图15示出了用于解释根据实施例的存储器设备的操作的时序图。
图16示出了根据实施例的由自刷新电路管理的字线表。
图17示出了用于解释根据实施例的存储器设备的操作的时序图。
图18示出了用于解释根据实施例的存储器设备的操作的时序图。
图19示出了用于解释根据实施例的存储器设备的刷新方法的流程图。
图20示出了根据实施例的计算机系统的示意框图。
具体实施方式
现在将参考附图描述实施例。本文描述的实施例是示例实施例，因此，本公开不限于此，并且可以以各种其他形式来实现。在以下描述中提供的每个实施例不排除与也在本文中提供或未在本文中提供但与本公开一致的另外的示例或另外的实施例的一个或多个特征相关联。
因此，附图和描述应当被视为说明性的，而非限制性的。在整个说明书中，相同的附图标记表示相同的元素。术语“和/或”包括一个或多个关联列出项目的任何和所有组合。当在元素列表之后时，诸如“……中的至少一个”的表述修饰整个元素列表，而不修饰列表的单个元素。例如，表述“a、b和c中的至少一个”应该被理解为包括仅a、仅b、仅c、a和b两者、a和c两者、b和c两者或者a、b和c全部。在参考本说明书中的附图描述的流程图中，操作次序可以改变，各种操作可以合并，某些操作可以被划分，并且某些操作可以不被执行。
此外，单数形式也可以包括复数形式，除非使用“一个”或“单个”等明确表述。包括诸如第一、第二等序数的术语将仅用于描述各种组成元素，而不应被解释为限制这些组成元素。这些术语可以用于将一个组成元素与其他组成元素区分开的目的。
图1示出了根据实施例的存储器系统的示意框图。
参考图1，存储器系统10可以包括存储器控制器100和存储器设备200。
存储器控制器100可以控制存储器系统10的整体操作。存储器控制器100可以通过使用命令(CMD)和地址(ADDR)将数据(DQ)写入存储器设备200或从存储器设备200读取数据(DQ)。例如，存储器控制器100和存储器设备200可以通过使用单独的引脚和单独的传输线来连接，以交换命令(CMD)、地址(ADDR)或数据(DQ)。
存储器控制器100可以响应于来自主机20的命令来控制存储器设备200。主机20可以通过使用接口协议(诸如快速组件互连快速(PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)和串行附接SCSI(SAS))来与存储器控制器100通信。此外，主机20和存储器控制器100之间的接口协议不限于上述示例，并且可以包括其他接口协议，诸如通用串行总线(USB)、多媒体卡(MMC)、增强型小型磁盘接口(ESDI)和集成驱动电子设备(IDE)。
存储器设备200可以是动态随机访问存储器(DRAM)，诸如双倍数据速率同步动态随机访问存储器(DDR SDRAM)、低功率双倍数据速率(LPDDR)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)和rambus动态随机存储器(RDRAM)。
存储器设备200可以自行执行自刷新。例如，存储器设备200可以在没有存储器控制器100干预的情况下执行自刷新。在这种情况下，存储器设备200可以以字线为单位执行自刷新。存储器控制器100可能不知道存储器设备200的自刷新何时结束。也就是说，即使当存储器控制器100向存储器设备200输入命令(CMD)时，当存储器设备200正在执行自刷新时，存储器控制器100可能必须等待预定时间。
在相关存储器设备中，即使在自刷新期间输入了命令CMD，也需要刷新预定数量的字线。相比之下，因为根据实施例的存储器设备200以一条字线为单位执行自刷新，所以当在自刷新期间输入了命令CMD时，存储器设备200可以仅对对应的字线执行刷新，可以在对应的字线之后停止对要刷新的字线的刷新，并且可以处理命令CMD，从而可以缩短从退出自刷新到有效命令的时间。联合电子器件工程委员会(JEDEC)标准使用符号tXSR来定义从退出自刷新到有效命令的时间。
因此，因为存储器设备200的tXSR缩短了，所以即使在较短的空闲时间内也可以进入自刷新，从而降低功耗。此外，随着存储器设备200的tXSR缩短，可以通过减少在退出自刷新之后输入有效命令的惩罚(penalty)来提高存储器设备200的性能。
图2示出了根据实施例的图1的存储器设备的示意框图。
参考图2，存储器设备200可以包括命令解码器210、地址寄存器220、自刷新电路230、行地址复用器240、存储体(bank)控制逻辑250、多个行解码器260、列地址锁存器270、多个列解码器275、输入/输出门控电路280、多个感测放大器285、多个存储器单元阵列290和数据输入/输出缓冲器295。
命令解码器210可以解码从存储器控制器100接收到的命令CMD，以向自刷新电路230输出自刷新进入信号SRE或自刷新退出信号SRX。命令CMD可以包括写入使能信号WEB、行地址选通信号RASB、列地址选通信号CASB、芯片选择信号CSB、时钟使能信号CKE等。
当时钟使能信号CKE从高电平转变为低电平时，命令解码器210可以解码自刷新进入信号SRE，以将其输出到自刷新电路230。在这种情况下，行地址选通信号RASB、列地址选通信号CASB和芯片选择信号CSB可以具有低电平，而写入使能信号WEB可以具有高电平。当时钟使能信号CKE从高电平转变到低电平时，存储器设备200可以不使用从存储器控制器100传输的时钟信号CLK。因此，时钟信号CLK可以在不同的周期(cycle)中翻转(toggle)、或者可以不再从存储器控制器100被传输。
此外，当时钟使能信号CKE从低电平转变为高电平时，命令解码器210可以解码自刷新退出信号SRX，以将其输出到自刷新电路230。在这种情况下，芯片选择信号CSB处于高电平，或者芯片选择信号CSB处于低电平，而行地址选通信号RASB、列地址选通信号CASB和写入使能信号WEB处于高电平。在自刷新退出信号SRX被输出之前，存储器控制器100可以将以恒定周期振荡的时钟信号CLK传输回存储器设备200。
自刷新电路230可以响应于自刷新进入信号SRE，向行地址复用器240输出刷新行地址REF_ADDR和自刷新控制信号PRFH。刷新行地址REF_ADDR可以是要刷新的行的地址。自刷新电路230可以生成响应于自刷新进入信号SRE而被启用且响应于自刷新退出信号SRX而被禁用的自刷新模式信号PSELF。自刷新模式信号PSELF可以是用于生成自刷新控制信号PRFH的信号。自刷新电路230可以在自刷新模式信号PSELF处于高电平的时段中，将具有恒定周期和恒定脉冲宽度的自刷新控制信号PRFH输出到行地址复用器240作为周期信号(period signal)。
当自刷新控制信号PRFH在预定时段内维持在高电平时，自刷新电路230可以对刷新行地址REF_ADDR执行计数操作。计数操作可以指示增加刷新行地址REF_ADDR。预定时段可以是刷新预定数量的字线的时段。例如，当预定数量是4时，自刷新电路230可以在刷新四条字线之后对刷新行地址REF_ADDR执行计数操作。
当由于例如在刷新期间输入了自刷新退出信号SRX而未刷新四条字线且仅刷新了一些字线时，自刷新电路230可以不对刷新行地址REF_ADDR执行计数操作。
行地址复用器240可以接收刷新行地址REF_ADDR和操作行地址OPR_ADDR，并且可以基于自刷新控制信号PRFH来选择性地将刷新行地址REF_ADDR或操作行地址OPR_ADDR作为行地址RA输出到行解码器260。例如，行地址复用器240可以在自刷新控制信号PRFH处于高电平时，输出刷新行地址REF_ADDR，并且可以在自刷新控制信号PRFH处于低电平时，输出操作行地址OPR_ADDR。因此，当自刷新控制信号PRFH处于高电平时，行地址复用器240可以将作为自刷新目标的刷新行地址REF_ADDR作为行地址RA输出到行解码器260，并且当自刷新控制信号PRFH处于低电平时，行地址复用器240可以将要写入、要读取或要擦除的操作行地址OPR_ADDR作为行地址RA输出到行解码器260。
地址寄存器220可以从存储器控制器100接收地址ADDR。地址ADDR可以包括存储体地址BANK_ADDR、操作行地址OPR_ADDR和列地址COL_ADDR。地址寄存器220可以向行地址复用器240提供操作行地址OPR_ADDR，可以向存储体控制逻辑250提供存储体地址BANK_ADDR，并且可以向列地址锁存器270提供列地址COL_ADDR。
存储体控制逻辑250可以响应于存储体地址BANK_ADDR来生成存储体控制信号，并且可以将生成的存储体控制信号输出到多个行解码器260和多个列解码器275。多个行解码器260可以包括第一行解码器260_1至第n行解码器260_n(n是大于1的整数)。多个列解码器275可以包括第一列解码器275_1至第n列解码器275_n(n是大于1的整数)。响应于存储体控制信号，可以激活第一行解码器260_1至第n行解码器260_n中与存储体地址BANK_ADDR相对应的行解码器，并且可以激活第一列解码器275_1至第n列解码器275_n中与存储体地址BANK_ADDR相对应的列解码器。
多个存储器单元阵列290可以包括第一存储器单元阵列290_1至第n存储器单元阵列290_n(n为大于1的整数)。也就是说，多个存储器单元阵列290的数量可以与多个行解码器260的数量和多个列解码器275的数量相同。例如，n可以是8、16、32等。
第一行解码器260_1至第n行解码器260_n可以分别连接到第一存储器单元阵列290_1至第n存储器单元阵列290_n。第一列解码器275_1至第n列解码器275_n可以分别连接到第一存储器单元阵列290_1至第n存储器单元阵列290_n。此外，多个感测放大器285可以包括分别连接到第一存储器单元阵列290_1至第n存储器单元阵列290_n的第一感测放大器285_1至第n感测放大器285_n。
第一行解码器260_1至第n行解码器260_n、第一列解码器275_1至第n列解码器275_n、第一感测放大器285_1至第n感测放大器285_n和第一存储器单元阵列290_1至第n存储器单元阵列290_n可以分别配置第一存储体至第n存储体。第一存储器单元阵列290_1至第n存储器单元阵列290_n中的每一个可以包括多条字线和多条位线，以及在字线和位线的交叉处形成的多个存储器单元。每个存储器单元可以具有DRAM单元结构。存储器单元连接到的字线可以被指定为行，而存储器单元连接到的位线可以被指定为列。
第一行解码器260_1至第n行解码器260_n中由存储体控制逻辑250激活的行解码器可以解码从行地址复用器240输出的行地址RA，以激活与行地址RA相对应的字线。例如，被激活的行解码器可以向与行地址RA相对应的字线施加字线驱动电压。
列地址锁存器270可以从地址寄存器220接收列地址COL_ADDR，并且可以临时存储列地址COL_ADDR。列地址锁存器270可以将临时存储的列地址COL_ADDR分别施加到多个列解码器275。
列解码器275可以通过输入/输出门控电路280来激活感测放大器285。例如，第一列解码器275_1至第n列解码器275_n中由存储体控制逻辑250激活的列解码器可以通过输入/输出门控电路280来激活第一感测放大器285_1至第n感测放大器285_n中与存储体地址BANK_ADDR和列地址COL_ADDR相对应的感测放大器。
输入/输出门控电路280可以包括用于门控输入和输出数据的电路、输入数据掩蔽逻辑、用于存储从存储器单元阵列290输出的数据的读取数据锁存器和用于将数据写入存储器单元阵列290的写入驱动器。
从第一存储器单元阵列290_1至第n存储器单元阵列290_n之一读取的数据DQ可以由与存储器单元阵列相对应的感测放大器感测，并且可以被存储在读取数据锁存器中。存储在读取数据锁存器中的数据DQ可以通过数据输入/输出缓冲器295被提供给存储器控制器100。此外，要写入第一存储器单元阵列290_1至第n存储器单元阵列290_n之一的数据DQ可以从存储器控制器100被提供给数据输入/输出缓冲器295。被提供给数据输入/输出缓冲器295的数据DQ可以通过写入驱动器被写入到一个存储器单元阵列中。
尽管已经在图2中将高电平描述为使能电平，但实施例不限于此，并且低电平可以被实现为使能电平。
图3示出了图2的自刷新电路的示意框图的示例。
参考图2和图3，根据实施例的自刷新电路230可以包括振荡器231、信号生成器233和刷新计数器235。
振荡器231可以响应于来自命令解码器210的自刷新进入信号SRE而被激活，并且可以生成振荡信号RCK，并将振荡信号RCK输出到信号生成器233。此外，振荡器231可以响应于来自命令解码器210的自刷新退出信号SRX而被去激活，并且可以停止生成振荡信号RCK。也就是说，当存储器设备200执行自刷新时，振荡器231可以被激活，并且当存储器设备200停止自刷新时，振荡器231可以被去激活。
信号生成器233可以响应于振荡信号RCK的上升沿输出高电平的自刷新控制信号PRFH。信号生成器233可以生成具有预定脉冲宽度和预定周期的自刷新控制信号PRFH。当振荡器231不输出振荡信号RCK时，即，当振荡信号RCK不再翻转时，信号生成器233可以输出低电平的自刷新控制信号PRFH。信号生成器233可以向行地址复用器240输出自刷新控制信号PRFH。行地址复用器240可以通过使用自刷新控制信号PRFH来执行信号选择操作。
信号生成器233可以输出计数器控制信号CNT，以指示刷新计数器235在自刷新控制信号PRFH的上升沿向行地址复用器240输出指定要刷新的存储器单元行的刷新行地址REF_ADDR。刷新计数器235可以向行地址复用器240输出刷新行地址REF_ADDR。刷新行地址REF_ADDR可以是包括p(p是大于或等于2的整数)位的位串，其包括最高有效位(MSB)和最低有效位(LSB)。
刷新计数器235可以共同管理第一存储器单元阵列290_1至第n存储器单元阵列290_n的地址。例如，当刷新行地址REF_ADDR指示第296字线时，其可以指示第一存储器单元阵列290_1至第n存储器单元阵列290_n中的每一个的第296字线。
此外，信号生成器233可以基于振荡信号RCK来确定自刷新控制信号PRFH是否在预定时段内维持在高电平。例如，信号生成器233可以通过对振荡信号RCK的翻转次数进行计数来确定自刷新控制信号PRFH是否在预定时段内处于高电平。
当自刷新控制信号PRFH在预定时段内处于高电平时，信号生成器233可以响应于脉冲信号PRFH的下降沿向刷新计数器235输出计数器控制信号CNT。
刷新计数器235可以响应计数器控制信号CNT，对刷新行地址REF_ADDR执行计数操作。计数操作可以指将刷新行地址REF_ADDR的位增加1的操作。例如，刷新计数器235可以将刷新行地址REF_ADDR的MSB增加1、或者将刷新行地址REF_ADDR的LSB增加1。刷新计数器235可以向行地址复用器240输出对其执行了计数操作的刷新行地址REF_ADDR。
图4示出了根据实施例的刷新计数器的电路图，并且图5示出了由图4的刷新计数器生成的刷新行地址的示例。
参考图4，刷新计数器310(刷新计数器235的示例)可以包括主计数器311和子计数器312。主计数器311和子计数器312可以包括多个触发器。主计数器311可以对刷新行地址REF_ADDR中的第一位RA1至第八位RA8执行计数操作，并且子计数器312可以对刷新行地址REF_ADDR中的第九位RA9和第十位RA10执行计数操作。
主计数器311可以基于计数器控制信号CNT来执行计数操作。主计数器311可以以四条字线为单位执行计数操作。也就是说，当刷新了四条字线时，主计数器311可以执行计数操作。当四条字线没有被刷新并且在中间停止时，例如当在刷新期间输入了自刷新退出信号SRX时，主计数器311可以不执行计数操作。
当执行了第一次自刷新时，主计数器311可以接收计数器控制信号CNT，并且可以将刷新行地址REF_ADDR的第八位RA8计(count)为1。当执行了第二次自刷新时，主计数器311可以接收计数器控制信号CNT，并且可以将刷新行地址REF_ADDR的第八位RA8计为0，并将其第七位RA7计为1。当执行了第三次自刷新时，主计数器311可以接收计数器控制信号CNT，并且可以将刷新行地址REF_ADDR的第八位RA8计为1，并将其第七位RA7计为1。在图5中，主计数器311的计数操作用附图标记352示出。
子计数器312可以基于子计数器控制信号CNT_s来执行计数操作。信号生成器233可以基于振荡信号RCK来输出子计数器控制信号CNT_s。例如，当自刷新控制信号PRFH在第一时间段处于高电平时，信号生成器233可以输出计数器控制信号CNT，并且当自刷新控制信号PRFH在第二时间段处于高电平时，信号生成器233可以输出子计数器控制信号CNT_s。第一时间段可以是第二时间段的四倍长。也就是说，因为当自刷新控制信号PRFH在第一时间段处于高电平时，子计数器控制信号CNT_s被输入四次，所以四条字线可以被一个自刷新控制信号PRFH刷新。
当刷新了一条字线时，子计数器312可以对刷新行地址REF_ADDR的第九位RA9和第十位RA10执行计数操作。每当刷新了一条字线时，子计数器312可以通过执行诸如00、10、01和11的计数操作，来允许四条字线在自刷新控制信号PRFH的高电平下被依次刷新。在图5中，子计数器312的计数操作用附图标记351示出。
信号生成器233可以响应于自刷新控制信号PRFH的上升沿来输出重置信号RST。子计数器312可以响应于重置信号RST来重置触发器。
尽管已经在图4和图5中描述了刷新行地址REF_ADDR由10位构成，但实施例不限于此，根据实施例，刷新行地址REF_ADDR可以被实现为不同位的位串，因此，刷新计数器中触发器的数量可以被不同地配置。
此外，尽管已经描述了子计数器312利用两位执行计数操作以依次刷新四条字线的配置，但是其可以在各种实施例(诸如通过利用一位执行计数操作来依次刷新两条字线、或者通过利用三位执行计数操作来依次刷新八条字线)中实现。
图6示出了根据实施例的刷新计数器的电路图，并且图7示出了由图6的刷新计数器生成的刷新行地址的示例。
参考图6和图7，刷新计数器320(刷新计数器235的另一示例)可以基于计数器控制信号CNT来执行计数操作。刷新计数器320可以以一条字线为单位执行计数操作。也就是说，当刷新了一条字线时，刷新计数器320可以执行计数操作。
当执行了第一次自刷新时，刷新计数器320可以接收计数器控制信号CNT，并且可以将刷新行地址REF_ADDR的第十位RA10计为1。当执行了第二次自刷新时，刷新计数器320可以接收计数器控制信号CNT，并且可以将刷新行地址REF_ADDR的第十位RA10计为0，并将其第九位RA9计为1。当执行了第三次自刷新时，刷新计数器320可以接收计数器控制信号CNT，并且可以将刷新行地址REF_ADDR的第十位RA10计为1，并将其第九位RA9计为1。在图7中，刷新计数器320的计数操作用附图标记360示出。
尽管已经在图6和图7中描述了刷新行地址REF_ADDR由10位构成，但实施例不限于此，根据实施例，刷新行地址REF_ADDR可以被实现为不同位的位串，因此，触发器的数量可以被不同地配置。
图8示出了根据另一个实施例的自刷新电路的示意框图。
参考图2和图8，图2的自刷新电路230可以被实现为图8的自刷新电路330。自刷新电路330可以包括振荡器331、信号生成器333和多个刷新计数器335_1至335_h。
振荡器331可以响应于来自命令解码器210的自刷新进入信号SRE而被激活，并且可以生成振荡信号RCK，并将振荡信号RCK输出到信号生成器333。此外，振荡器331可以响应于来自命令解码器210的自刷新退出信号SRX而被去激活，并且可以停止生成振荡信号RCK。也就是说，当存储器设备200执行自刷新时，振荡器331可以被激活，并且当存储器设备200停止自刷新时，振荡器331可以被去激活。
信号生成器333可以响应于振荡信号RCK的上升沿来输出高电平的自刷新控制信号PRFH。信号生成器333可以生成具有预定脉冲宽度和预定时段的自刷新控制信号PRFH。也就是说，自刷新控制信号PRFH可以包括多个高电平时段。可以分别在不同的高电平时段激活多个刷新计数器335_1至335_h。例如，多个高电平时段可以包括第一高电平时段和第二高电平时段。第一刷新计数器335_1可以在第一高电平时段中输出第一刷新行地址REF_ADDR1，并且第二刷新计数器335_2可以在第二高电平时段中输出第二刷新行地址REF_ADDR2。类似地，多个高电平时段还可以包括其他高电平时段，这可以使得其他刷新计数器输出刷新行地址。
当振荡器331不输出振荡信号RCK时，即，当振荡信号RCK不再翻转时，信号生成器333可以输出低电平的自刷新控制信号PRFH。信号生成器333可以向行地址复用器240输出自刷新控制信号PRFH。行地址复用器240可以通过使用自刷新控制信号PRFH来执行信号选择操作。
信号生成器333可以通过输出计数控制信号来指示多个刷新计数器335_1至335_h之一在自刷新控制信号PRFH的上升沿向行地址复用器240输出指定要刷新的存储器单元行的刷新行地址REF_ADDR1至REF_ADDRh。刷新行地址REF_ADDR1至REF_ADDRh可以是包括p(p是2或更大的整数)位的位串，其包括MSB和LSB。
在实施例中，多个刷新计数器335_1至335_h可以分别对应于第一存储器单元阵列290_1至第n存储器单元阵列290_n。在这种情况下，n和h可以相同。也就是说，第一刷新计数器335_1可以管理第一存储器单元阵列290_1的地址，第二刷新计数器335_2可以管理第二存储器单元阵列290_2的地址，并且第h刷新计数器335_h可以管理第n存储器单元阵列290_n的地址。在这种情况下，在刷新一个存储器单元阵列时生成的噪声不会传播到另一个存储器单元阵列。
在另一个实施例中，多个刷新计数器335_1至335_h中的每一个都可以共同管理第一存储器单元阵列290_1至第n存储器单元阵列290_n中的两个或更多个的地址。例如，第一刷新计数器335_1可以共同管理第一存储器单元阵列290_1和第二存储器单元阵列290_2的地址，第二刷新计数器335_2可以共同管理第三存储器单元阵列290_3和第四存储器单元阵列290_4的地址，并且第h刷新计数器335_h可以共同管理第(n-1)存储器单元阵列290_n-1和第n存储器单元阵列290_n的地址。例如，当第一刷新行地址REF_ADDR1指示第32字线时，其可以指示第一存储器单元阵列290_1和第二存储器单元阵列290_2的第32字线。当第二刷新行地址REF_ADDR2指示第32字线时，其可以指示第三存储器单元阵列290_3和第四存储器单元阵列290_4的第32字线。当第h刷新行地址REF_ADDRh指示第32字线时，其可以指示第(n-1)存储器单元阵列290_n-1和第n存储器单元阵列290_n的第32字线。在这种情况下，在刷新一组存储器单元阵列时生成的噪声不会传播到另一组存储器单元阵列。为了更好地理解且便于描述，一个刷新计数器已经被描述为共同管理两个存储器单元阵列的地址的配置，但是实施例不限于此，并且其可以被实现为共同管理三个存储器单元阵列的地址、四个存储器单元阵列的地址等的配置。
此外，信号生成器333可以基于振荡信号RCK来确定自刷新控制信号PRFH是否在预定时段内维持在高电平。例如，信号生成器333可以通过对振荡信号RCK的翻转次数进行计数来确定自刷新控制信号PRFH是否在预定时段内处于高电平。
当自刷新控制信号PRFH在预定时段内处于高电平时，信号生成器333可以响应于脉冲信号PRFH的下降沿向刷新计数器335_1至335_h输出计数器控制信号CNT_1至CNT_h。具体地，信号生成器333可以向第一刷新计数器335_1输出第一计数器控制信号CNT_1，可以向第二刷新计数器335_2输出第二计数器控制信号CNT_2，并且可以向第h刷新计数器335_h输出第h计数器控制信号CNT_h。
刷新计数器335_1至335_h可以响应于计数器控制信号CNT_1至CNT_h对刷新行地址REF_ADDR1至REF_ADDRh执行计数操作。具体地，第一刷新计数器335_1可以响应于第一计数器控制信号CNT_1对第一刷新行地址REF_ADDR1执行计数操作，第二刷新计数器335_2可以响应于第二计数器控制信号CNT_2对第二刷新行地址REF_ADDR2执行计数操作，并且第h刷新计数器335_h可以响应于第h计数器控制信号CNT_h对第h刷新行地址REF_ADDRh执行计数操作。
计数操作可以指将刷新行地址REF_ADDR1至REF_ADDRh的位增加1的操作。例如，刷新计数器335_1至335_h可以将刷新行地址REF_ADDR1至REF_ADDRh的MSB增加1、或者将刷新行地址REF_ADDR1至REF_ADDRh的LSB增加1。刷新计数器335_1至335_h可以向行地址复用器240输出对其执行了计数操作的刷新行地址REF_ADDR1至REF_ADDRh。
图9示出了用于解释根据实施例的存储器设备的操作的时序图。
参考图1、图2、图3和图9，示出了时钟信号CLK、命令信号CMD、时钟使能信号CKE、自刷新模式信号PSELF、自刷新控制信号PRFH、被施加到多条字线WL_0至WL_3和WL_k至WL_k+3的多个信号以及计数器控制信号CNT的时序。
时钟信号CLK可以是以恒定周期振荡的信号。时钟信号CLK可以由存储器控制器100向存储器设备200提供。在自刷新进入信号SRE的输出之后，存储器控制器100可以不向存储器设备200提供时钟信号CLK。可替代地，在自刷新进入信号SRE的输出之后，时钟信号CLK可以以不同的周期振荡。在自刷新退出信号SRX的输出之前，存储器控制器100可以向存储器设备200提供时钟信号CLK。
当时钟使能信号CKE从高电平转变为低电平时，命令解码器210可以根据其他信号WEB、RASB、CASB和CSB对自刷新进入信号SRE进行解码。例如，当行地址选通信号RASB、列地址选通信号CASB和芯片选择信号CSB处于低电平时，并且当写入使能信号WEB处于高电平时，命令解码器210可以解码自刷新进入信号SRE。
自刷新电路230可以响应于自刷新进入信号SRE来生成自刷新模式信号PSELF。自刷新模式信号PSELF可以是指示存储器设备200正在自刷新模式下操作的信号。自刷新模式信号PSELF可以响应于自刷新进入信号SRE而转变为高电平，并且可以响应于自刷新退出信号SRX而转变为低电平。自刷新模式信号PSELF可以是用于生成自刷新控制信号PRFH的信号。
在自刷新电路230中，信号生成器233可以响应于振荡器231的振荡信号RCK来生成自刷新控制信号PRFH。自刷新控制信号PRFH可以是当自刷新模式信号PSELF处于高电平时，每一个时段T1生成的脉冲信号。
在自刷新控制信号PRFH处于高电平的时段T11中，存储器设备200可以基于刷新行地址REF_ADDR刷新多条字线WL_0至WL_3。信号生成器233可以检查自刷新控制信号PRFH在时段T11内处于高电平，即，在时段T11期间没有输入自刷新退出信号SRX，然后可以输出计数器控制信号CNT。例如，当自刷新控制信号PRFH即使在时段T11的3/4或更多内处于高电平时，信号生成器233可以确定自刷新控制信号PRFH在时段T11内处于高电平。刷新计数器235可以响应于计数器控制信号CNT来对刷新行地址REF_ADDR执行计数操作。
当时钟使能信号CKE从低电平转变到高电平时，命令解码器210可以根据其他信号WEB、RASB、CASB和CSB来解码自刷新退出信号SRX。例如，当芯片选择信号CSB处于高电平或者芯片选择信号CSB处于低电平时，并且当行地址选通信号RASB、列地址选通信号CASB和写入使能信号WEB处于高电平时，命令解码器210可以解码自刷新退出信号SRX。因此，存储器设备200可以刷新到字线WL_k，并且可以停止对字线WL_k+1的刷新。
尽管在时间点ta2输出了自刷新退出信号SRX，但当自刷新模式信号PSELF仍处于高电平时，并且当确定自刷新将由存储器设备200在自刷新退出信号SRX的输出之前的时间点ta1执行时，信号生成器233可以在时间点ta3输出自刷新控制信号PRFH。因为在存储器设备200的自刷新执行确定的时间点ta1和信号生成器233的自刷新控制信号PRFH的生成时间点ta3之间存在延迟，所以自刷新控制信号PRFH的上升沿被示为晚于自刷新退出信号SRX的输出时间点ta2。
因为接收到自刷新退出信号SRX，所以信号生成器233可以在时段T12期间输出自刷新控制信号PRFH。时段T12可以是刷新一条字线WL_k所需的时间。在相关设备中，当生成了自刷新控制信号PRFH时，即使当接收到自刷新退出信号SRX时，也需要对多条字线而不是一条字线执行刷新，从而等待时间长，因为从自刷新退出到有效命令的时间tXSR长。根据实施例的存储器设备200可以缩短从自刷新退出到有效命令的时间tXSR。有效命令可以指示请求REQ。
因为未接收到计数器控制信号CNT，所以刷新计数器235可以维持刷新行地址REF_ADDR。也就是说，刷新计数器235可以不对刷新行地址REF_ADDR执行计数操作。由于刷新期间的自刷新退出信号SRX，可能仅刷新了要刷新的多条字线WL_k至WL_k+3中的一些字线WL_k。
此后，存储器设备200可以响应于自刷新进入信号SRE来刷新多条字线WL_k至WL_k+3。因为还没有对刷新行地址REF_ADDR执行计数操作，所以存储器设备200可以从字线WL_k起再次执行刷新。当确认刷新已经执行到字线WL_k+3并且在时段T13期间还没有输入自刷新退出信号SRX时，信号生成器233可以输出计数器控制信号CNT。信号生成器233可以通过使用振荡信号RCK来检查自刷新退出信号SRX是否持续维持时段T13。刷新计数器235可以响应于计数器控制信号CNT来对刷新行地址REF_ADDR执行计数操作。
在图9中，为了更好地理解且便于描述，已经描述了在时段T11中对四条字线WL_0至WL_3执行刷新的配置，但实施例不限于此，可以对两条字线、八条字线等执行刷新。
此外，为了更好地理解且便于描述，已经描述了字线WL_0至WL_3和WL_k至WL_k+3的数值标号依次增加，但这并不一定意味着字线WL_0至WL_3和WL_k至WL_k+3彼此相邻。例如，字线WL_0可以是第0字线，字线WL_1可以是第1023字线，字线WL_2可以是第511字线，而字线WL_3可以是第1534字线。
图10示出了用于解释根据实施例的存储器设备的操作的时序图。
参考图1、图2、图3和图10，示出了时钟信号CLK、命令信号CMD、时钟使能信号CKE、自刷新模式信号PSELF、自刷新控制信号PRFH、被施加到多条字线WL_0至WL_3和WL_k’至WL_k’+4的多个信号以及计数器控制信号CNT的时序。
参考图9描述的时钟信号CLK、命令信号CMD、时钟使能信号CKE、自刷新模式信号PSELF和自刷新控制信号PRFH的内容可以同等地被应用于图10的时钟信号CLK、命令信号CMD、时钟使能信号CKE、自刷新模式信号PSELF和自刷新控制信号PRFH的内容。
在自刷新控制信号PRFH处于高电平的时段T11中，存储器设备200可以基于刷新行地址REF_ADDR来刷新多条字线WL_0至WL_3。刷新计数器235可以以一条字线为单位执行计数操作。例如，时段T11具有其中四条字线WL_0至WL_3分别被刷新的四个时段，并且在这种情况下，在一个时段T14期间，一条字线WL_0可以被刷新，并且位线可以被预充电。当时段T14结束时，信号生成器233可以输出计数器控制信号CNT。这样，每当刷新了一条字线时，信号生成器233都可以输出计数器控制信号CNT。因此，每当响应于计数器控制信号CNT刷新了一条字线时，刷新计数器235都可以对刷新行地址REF_ADDR执行计数操作。
即使输出了自刷新退出信号SRX，存储器设备200也可以响应于由信号生成器233生成的自刷新控制信号PRFH来刷新字线WL_k’。
在相关设备中，当生成了自刷新控制信号PRFH时，即使接收到自刷新退出信号SRX，也需要对预定数量的多条字线执行刷新，因此等待时间长，因为从自刷新退出到有效命令的时间tXSR长。根据实施例的存储器设备200可以缩短从自刷新退出到有效命令的时间tXSR。有效命令可以指示请求REQ。
因为刷新计数器235已经基于计数器控制信号CNT对刷新行地址REF_ADDR执行了计数操作，因此当此后接收到自刷新进入信号SRE时，可以对下一条字线WL_k’+1至字线WL_k’+4执行刷新。
在图10中，为了更好地理解且便于描述，已经描述了在时段T11中对四条字线WL_0至WL_3执行刷新的配置，但实施例不限于此，可以对两条字线、八条字线等执行刷新。
此外，为了更好地理解且便于描述，已经描述了字线WL_0至WL_3和WL_k’至WL_k’+4的数值标号依次增加，但这并不一定意味着字线WL_0至WL_3和WL_k’至WL_k’+4彼此相邻。例如，字线WL_0可以是第0字线，字线WL_1可以是第1023字线，字线WL_2可以是第511字线，而字线WL_3可以是第1534字线。
图11示出了用于解释根据实施例的存储器设备的操作的时序图。
参考图1、图2、图3和图11，示出了时钟信号CLK、命令信号CMD、时钟使能信号CKE、自刷新模式信号PSELF、自刷新控制信号PRFH、被施加到多条字线WL_0至WL_3和WL_p至WL_p+3的多个信号以及计数器控制信号CNT的时序。
参考图9描述的时钟信号CLK、命令信号CMD、时钟使能信号CKE和自刷新模式信号PSELF的内容可以同等地适用于图11的时钟信号CLK、命令信号CMD、时钟使能信号CKE和自刷新模式信号PSELF的内容。
当根据自刷新进入信号SRE生成了自刷新模式信号PSELF时，信号生成器233可以响应于自刷新模式信号PSELF的上升沿生成自刷新控制信号PRFH。自刷新控制信号PRFH的周期和脉冲宽度可以分别对应于时段T1和时段T11。
当在时段T11中完成了对字线WL_0至WL_3的刷新时，因为自刷新控制信号PRFH已经在时段T11中维持在高电平，所以信号生成器233可以生成计数器控制信号CNT。刷新计数器235可以响应于计数器控制信号CNT来对刷新行地址REF_ADDR执行计数操作。
当存储器设备200在时段T15中刷新字线WL_p时，存储器设备200可以确定在时间点ta4也对下一条字线WL_p+1执行刷新。此后，即使在时间点ta5接收到自刷新退出信号SRX，自刷新控制信号PRFH也在时段T16中维持在高电平，因为在时间点ta4的确定是快速的，并且存储器设备200可以在时间点ta6刷新字线WL_p+1。
在相关设备中，当生成了自刷新控制信号PRFH时，即使接收到自刷新退出信号SRX，也需要对预定数量的多条字线执行刷新，因此等待时间长，因为从自刷新退出到有效命令的时间tXSR长。根据实施例的存储器设备200可以缩短从自刷新退出到有效命令的时间tXSR。有效命令可以指示请求REQ。
因为在自刷新控制信号PRFH的下降沿后没有接收到计数器控制信号CNT，所以刷新计数器235可以维持刷新行地址REF_ADDR。也就是说，刷新计数器235可以不对刷新行地址REF_ADDR执行计数操作。由于刷新期间的自刷新退出信号SRX，可能仅刷新了要刷新的多条字线WL_p至WL_p+3中的一些字线WL_p和WL_p+1。
此后，存储器设备200可以响应于自刷新进入信号SRE来刷新多条字线WL_p至WL_p+3。因为还没有对刷新行地址REF_ADDR执行计数操作，所以存储器设备200可以从字线WL_p起再次执行刷新。信号生成器233可以检查刷新已经执行到字线WL_p+3，并且在时段T17期间还没有输入自刷新退出信号SRX，然后可以输出计数器控制信号CNT。信号生成器233可以通过使用振荡信号RCK来检查自刷新退出信号SRX是否持续维持时段T17。刷新计数器235可以响应于计数器控制信号CNT来对刷新行地址REF_ADDR执行计数操作。
在图11中，为了更好地理解且便于描述，已经描述了在时段T11中对四条字线WL_0至WL_3执行刷新的配置，但实施例不限于此，可以对两条字线、八条字线等执行刷新。
此外，为了更好地理解且便于描述，已经描述了字线WL_0至WL_3和WL_p至WL_p+3的数值标号依次增加，但这并不一定意味着字线WL_0至WL_3和WL_p至WL_p+3彼此相邻。例如，字线WL_0可以是第0字线，字线WL_1可以是第1023字线，字线WL_2可以是第511字线，而字线WL_3可以是第1534字线。
图12示出了用于解释根据实施例的存储器设备的操作的时序图。
参考图1、图2、图3和图12，示出了时钟信号CLK、命令信号CMD、时钟使能信号CKE、自刷新模式信号PSELF、自刷新控制信号PRFH、被施加到多条字线WL_0至WL_3和WL_p’至WL_p’+5的多个信号以及计数器控制信号CNT的时序。
参考图9描述的时钟信号CLK、命令信号CMD、时钟使能信号CKE和自刷新模式信号PSELF的内容可以同等地适用于图12的时钟信号CLK、命令信号CMD、时钟使能信号CKE和自刷新模式信号PSELF的内容。
参考图11描述的自刷新控制信号PRFH的内容可以同等地适用于图12的自刷新控制信号PRFH的内容。
在自刷新控制信号PRFH处于高电平的时段T11中，存储器设备200可以基于刷新行地址REF_ADDR来刷新多条字线WL_0至WL_3。刷新计数器235可以以一条字线为单位执行计数操作。例如，时段T11具有其中四条字线WL_0至WL_3分别被刷新的四个时段，并且在这种情况下，在一个时段T14期间，一条字线WL_0可以被刷新，并且位线可以被预充电。当时段T14结束时，信号生成器233可以输出计数器控制信号CNT。这样，每当刷新了一条字线时，信号生成器233可以输出计数器控制信号CNT。因此，每当响应于计数器控制信号CNT刷新了一条字线时，刷新计数器235可以对刷新行地址REF_ADDR执行计数操作。
输出自刷新退出信号SRX，使得存储器设备200可以刷新字线WL_p’和WL_p’+1并退出自刷新。在这种情况下，因为刷新计数器235已经基于计数器控制信号CNT对刷新行地址REF_ADDR执行了计数操作，所以当此后接收到自刷新进入信号SRE时，可以对下一条字线WL_p’+2至字线WL_p’+5执行刷新。
在图12中，为了更好地理解且便于描述，已经描述了在时段T11中对四条字线WL_0至WL_3执行刷新的配置，但实施例不限于此，可以对两条字线、八条字线等执行刷新。
此外，为了更好地理解且便于描述，已经描述了字线WL_0至WL_3和WL_p’至WL_p’+5的数值标号依次增加，但这并不一定意味着字线WL_0至WL_3和WL_p’至WL_p’+5彼此相邻。例如，字线WL_0可以是第0字线，字线WL_1可以是第1023字线，字线WL_2可以是第511字线，而字线WL_3可以是第1534字线。
图13示出了用于解释根据实施例的存储器设备的操作的时序图。
参考图1、图2、图3和图13，示出了时钟信号CLK、命令信号CMD、时钟使能信号CKE、自刷新模式信号PSELF、自刷新控制信号PRFH、被施加到多条字线WL_0至WL_3和WL_q至WL_q+3的多个信号以及计数器控制信号CNT的时序。
参考图9描述的时钟信号CLK、命令信号CMD、时钟使能信号CKE和自刷新模式信号PSELF的内容可以同等地适用于图13的时钟信号CLK、命令信号CMD、时钟使能信号CKE和自刷新模式信号PSELF的内容。
当根据自刷新进入信号SRE生成了自刷新模式信号PSELF时，信号生成器233可以响应于自刷新模式信号PSELF的上升沿生成自刷新控制信号PRFH。自刷新控制信号PRFH的时段和脉冲宽度可以分别对应于时段T1和时段T11。
当在时段T11中完成了对字线WL_0至WL_3的刷新时，信号生成器233可以输出计数器控制信号CNT。刷新计数器235可以响应于计数器控制信号CNT来对刷新行地址REF_ADDR执行计数操作。
当存储器设备200在时段T18中刷新字线WL_q并在时段T19中刷新字线WL_q+1时，下一条字线WL_q+2也可以被确定为在时间点ta7被刷新。此后，即使在时间点ta8接收到自刷新退出信号SRX，自刷新控制信号PRFH也在时段T19中维持在高电平，因为在时间点ta7的确定是快速的，并且存储器设备200可以在时间点ta9刷新字线WL_q+2。
在相关设备中，当生成了自刷新控制信号PRFH时，即使接收到自刷新退出信号SRX，也需要对预定数量的多条字线执行刷新，因此等待时间长，因为从自刷新退出到有效命令的时间tXSR长。根据实施例的存储器设备200可以缩短从自刷新退出到有效命令的时间tXSR。有效命令可以指示请求REQ。
因为未接收到计数器控制信号CNT，所以刷新计数器235可以维持刷新行地址REF_ADDR。也就是说，刷新计数器235可以不对刷新行地址REF_ADDR执行计数操作。由于刷新期间的自刷新退出信号SRX，可能仅刷新了要刷新的多条字线WL_q至WL_q+3中的一些字线WL_q至WL_q+2。
此后，存储器设备200可以响应于自刷新进入信号SRE来刷新多条字线WL_q至WL_q+3。因为还没有对刷新行地址REF_ADDR执行计数操作，所以存储器设备200可以从字线WL_q起再次执行刷新。信号生成器233可以检查刷新已经执行到字线WL_q+3，并且在时段T21期间还没有输入自刷新退出信号SRX，然后可以输出计数器控制信号CNT。信号生成器233可以通过使用振荡信号RCK来检查自刷新退出信号SRX是否持续维持时段T17。刷新计数器235可以响应于计数器控制信号CNT来对刷新行地址REF_ADDR执行计数操作。
在图13中，为了更好地理解且便于描述，已经描述了在时段T11中对四条字线WL_0至WL_3执行刷新的配置，但实施例不限于此，可以对两条字线、八条字线等执行刷新。
此外，为了更好地理解且便于描述，已经描述了字线WL_0至WL_3和WL_q至WL_q+3的数值标号依次增加，但这并不一定意味着字线WL_0至WL_3和WL_q至WL_q+3彼此相邻。例如，字线WL_0可以是第0字线，字线WL_1可以是第1023字线，字线WL_2可以是第511字线，而字线WL_3可以是第1534字线。
图14示出了用于解释根据实施例的存储器设备的操作的时序图。
参考图1、图2、图3和图14，示出了时钟信号CLK、命令信号CMD、时钟使能信号CKE、自刷新模式信号PSELF、自刷新控制信号PRFH、被施加到多条字线WL_0至WL_3和WL_q’至WL_q’+6的多个信号以及计数器控制信号CNT的时序。
参考图9描述的时钟信号CLK、命令信号CMD、时钟使能信号CKE和自刷新模式信号PSELF的内容可以同等地适用于图14的时钟信号CLK、命令信号CMD、时钟使能信号CKE和自刷新模式信号PSELF的内容。
参考图13描述的自刷新控制信号PRFH的内容可以同等地适用于图14的自刷新控制信号PRFH的内容。
在自刷新控制信号PRFH处于高电平的时段T11中，存储器设备200可以基于刷新行地址REF_ADDR来刷新多条字线WL_0至WL_3。刷新计数器235可以以一条字线为单位执行计数操作。例如，时段T11具有其中四条字线WL_0至WL_3分别被刷新的四个时段，并且在这种情况下，在一个时段T14期间，一条字线WL_0可以被刷新，并且位线可以被预充电。当时段T14结束时，信号生成器233可以输出计数器控制信号CNT。这样，每当刷新了一条字线时，信号生成器233可以输出计数器控制信号CNT。因此，每当响应于计数器控制信号CNT刷新了一条字线时，刷新计数器235可以对刷新行地址REF_ADDR执行计数操作。
输出自刷新退出信号SRX，使得存储器设备200可以刷新字线WL_q’至WL_q’+2并退出自刷新。在这种情况下，因为刷新计数器235已经基于计数器控制信号CNT对刷新行地址REF_ADDR执行了计数操作，所以当此后接收到自刷新进入信号SRE时，可以对下一条字线WL_q’+3至字线WL_q’+6执行刷新。
在图14中，为了更好地理解且便于描述，已经描述了在时段T11中对四条字线WL_0至WL_3执行刷新的配置，但实施例不限于此，可以对两条字线、八条字线等执行刷新。
此外，为了更好地理解且便于描述，已经描述了字线WL_0至WL_3和WL_q’至WL_q’+5的数值标号依次增加，但这并不一定意味着字线WL_0至WL_3和WL_q’至WL_q’+5彼此相邻。例如，字线WL_0可以是第0字线，字线WL_1可以是第1023字线，字线WL_2可以是第511字线，而字线WL_3可以是第1534字线。
图15示出了用于解释根据实施例的存储器设备的操作的时序图。
参考图1、图2、图3和图15，示出了时钟信号CLK、命令信号CMD、时钟使能信号CKE、自刷新模式信号PSELF、自刷新控制信号PRFH、被施加到多条字线WL_0至WL_3、WL_x至WL_x+3和WL_y至WL_y+3的多个信号以及计数器控制信号CNT的时序。
参考图9描述的时钟信号CLK、命令信号CMD、时钟使能信号CKE和自刷新模式信号PSELF的内容可以同等地适用于图15的时钟信号CLK、命令信号CMD、时钟使能信号CKE和自刷新模式信号PSELF的内容。
当响应于自刷新进入信号SRE生成了自刷新模式信号PSELF时，信号生成器233可以在自刷新模式信号PSELF处于高电平时在时段T2中输出自刷新控制信号PRFH。
在自刷新控制信号PRFH处于高电平的时段T22中，存储器设备200可以基于刷新行地址REF_ADDR来刷新多条字线WL_0至WL_3。在这种情况下，可以同时刷新多条字线WL_0至WL_3。信号生成器233检查自刷新控制信号PRFH在时段T22内处于高电平，即，检查在时段T22期间没有输入自刷新退出信号SRX，然后可以输出计数器控制信号CNT。刷新计数器235可以响应于计数器控制信号CNT来对刷新行地址REF_ADDR执行计数操作。
尽管在时间点ta11输出自刷新退出信号SRX，但当自刷新模式信号PSELF仍处于高电平时，且当确定自刷新由存储器设备200在自刷新退出信号SRX的输出之前的时间点ta10执行时，信号生成器233可以在时间点ta12输出自刷新控制信号PRFH。因为在存储器设备200的自刷新执行确定的时间点ta10和信号生成器233的自刷新控制信号PRFH的生成时间点ta12之间存在延迟，所以自刷新控制信号PRFH的上升沿被示为晚于自刷新退出信号SRX的时间点ta11。
因为接收到自刷新退出信号SRX，所以信号生成器233可以在时段T23期间输出自刷新控制信号PRFH。存储器设备200可以在时段T23期间刷新四条字线WL_x至WL_x+3。即使当接收到自刷新退出信号SRX时，存储器设备200也可以在时段T23之后处理请求REQ，从而可以缩短从自刷新退出到有效命令的时间tXSR。有效命令可以指示请求REQ。
信号生成器233可以检查自刷新控制信号PRFH在时段T23内处于高电平，并且可以输出计数器控制信号CNT。刷新计数器235可以响应于计数器控制信号CNT来对刷新行地址REF_ADDR执行计数操作。
此后，当接收到自刷新进入信号SRE时，存储器设备200可以刷新与下一个刷新行地址REF_ADDR相对应的字线WL_y至WL_y+3。如在时段T22中一样，信号生成器233可以输出计数器控制信号CNT，并且刷新计数器235可以对刷新行地址REF_ADDR执行计数操作。
在图15中，为了更好地理解且便于描述，已经描述了在时段T22中对四条字线WL_0至WL_3执行刷新的配置，但实施例不限于此，并且可以同时刷新两条字线、八条字线等。
此外，为了更好地理解且便于描述，已经描述了字线WL_0至WL_3和WL_q’至WL_q’+5的数值标号依次增加，但这并不一定意味着字线WL_0至WL_3和WL_q’至WL_q’+5彼此相邻。例如，字线WL_0可以是第0字线，字线WL_1可以是第1023字线，字线WL_2可以是第511字线，而字线WL_3可以是第1534字线。
图16示出了根据实施例的由自刷新电路管理的字线表。
参考图1、图2和图16，自刷新电路230可以在表1000中存储和管理在存储器单元阵列290中频繁访问的字线。自刷新电路230可以针对每个存储体(bank)管理表1000。存储器控制器100随机地访问存储器设备200的地址，并且经常集中访问特定地址。当集中访问特定字线时，存储在相邻字线的存储器单元中的数据可能由于对应字线的激活状态下的电压而改变，并且这种现象被称为行锤(row hammer)。表1000可以包括具有最大访问次数的字线和对应字线的访问计数。表1000可以按照访问次数的降序来管理字线。
在实施例中，在第一存储器单元阵列290_1中，第462字线可能已经被访问了500次，第3字线可能已经被访问了448次，第9字线可能已经被访问了411次，第50字线可能已经被访问了357次，并且第1032字线可以已经被访问了271次。
存储器设备200可以刷新与其中已经发生多次访问的字线相邻的字线。在存储器设备200刷新相邻字线之后，自刷新电路230可以重置字线的访问次数，其是被刷新的字线的基础。
在实施例中，自刷新电路230可以在表1000中存储访问次数等于或大于阈值的字线。在这种情况下，自刷新电路230可以从表1000中移除被刷新且其访问计数被重置的字线。
图17示出了用于解释根据实施例的存储器设备的操作的时序图。
参考图16和图17，示出了时钟信号CLK、命令信号CMD、时钟使能信号CKE、自刷新模式信号PSELF、自刷新控制信号PRFH、被施加到多条字线WL_0、WL_1、WL_z、WL_z+1和WL_v1至WL_v4的多个信号以及计数器控制信号CNT的时序。
参考图9描述的时钟信号CLK、命令信号CMD、时钟使能信号CKE、自刷新模式信号PSELF和自刷新控制信号PRFH的内容可以同等地适用于图17的时钟信号CLK、命令信号CMD、时钟使能信号CKE、自刷新模式信号PSELF和自刷新控制信号PRFH的内容。
时段T11可以包括时段T31和时段T32。时段T31和时段T32可以对应于时段T11的一半。存储器设备200可以在时段T31中以模式(mode_N)刷新字线，并且可以在时段T32中以模式(mode_F)刷新字线。
在模式(mode_N)下，存储器设备200可以基于刷新行地址REF_ADDR来执行刷新。例如，存储器设备200可以在时段T31中基于刷新行地址REF_ADDR来刷新字线WL_0和WL_1。
信号生成器233可以检查自刷新控制信号PRFH在时段T31内处于高电平，并且可以输出计数器控制信号CNT。刷新计数器235可以响应于计数器控制信号CNT来对刷新行地址REF_ADDR执行计数操作。
在模式(mode_F)下，存储器设备200可以基于表1000来执行刷新。例如，存储器设备200可以在时段T32中基于表1000来刷新字线WL_v1和WL_v2。字线WL_v1和WL_v2可以是表1000中具有高访问次数的字线的相邻字线。
在实施例中，字线WL_v1可以是与第462字线相邻的第461字线，并且字线WL_v2可以是第463字线。可替代地，字线WL_v1可以是第463字线，并且字线WL_v2可以是第461字线。
在实施例中，字线WL_v1可以是第461字线和第463字线对，并且字线WL_v2可以是第二字线和第四字线对，其是第三字线的相邻字线。
自刷新电路230可以重置作为被刷新的字线WL_v1和WL_v2的基础的字线的访问次数。
当接收到自刷新退出信号SRX时，存储器设备200可以执行刷新到字线WL_z，并且可以处理请求REQ。存储器设备200可以以模式(mode_N)基于刷新行地址REF_ADDR来刷新字线WL_z。在这种情况下，因为自刷新控制信号PRFH在时段T12中没有在时段T31内维持在高电平，所以信号生成器233可以不输出计数器控制信号CNT，并且刷新计数器235可以维持刷新行地址REF_ADDR。
此后，存储器设备200可以响应于自刷新进入信号SRE来刷新多条字线WL_z、WL_z+1、WL_v3和WL_v4。
存储器设备200可以以模式(mode_N)基于刷新行地址REF_ADDR来刷新字线WL_z和WL_z+1。在这种情况下，因为自刷新控制信号PRFH已经维持在高电平达时段T31，所以信号生成器233可以输出计数器控制信号CNT。
存储器设备200可以以模式(mode_F)基于表1000来刷新字线WL_v3和WL_v4。字线WL_v3和WL_v4可以是表1000中具有高访问次数的字线的相邻字线。
在实施例中，字线WL_v3可以是与第9字线相邻的第8字线，并且字线WL_v4可以是第10字线。可替代地，字线WL_v3可以是第10字线，并且字线WL_v4可以是第8字线。
在实施例中，字线WL_v3可以是第8字线和第10字线对，并且字线WL_v4可以是第49字线和第51字线对，其是第50字线的相邻字线。
自刷新电路230可以重置作为被刷新的字线WL_v3和WL_v4的基础的字线的访问次数。
尽管已经在图17中描述了逐条刷新字线，但实施例不限于此，可以同时刷新多条字线。
此外，尽管已经描述了在时段T31中以模式(mode_N)刷新字线，并且在时段T32中以模式(mode_F)刷新字线，但是实施例不限于此，在时段T31中可以以模式(mode_F)刷新字线，并且在时段T32中可以以模式(mode_N)刷新字线。
图18示出了用于解释根据实施例的存储器设备的操作的时序图。
参考图16和图18，示出了时钟信号CLK、命令信号CMD、时钟使能信号CKE、自刷新模式信号PSELF、自刷新控制信号PRFH、被施加到多条字线WL_0、WL_1、WL_z’至WL_z’+2和WL_v1至WL_v4的多个信号以及计数器控制信号CNT的时序。
参考图9和图17描述的时钟信号CLK、命令信号CMD、时钟使能信号CKE、自刷新模式信号PSELF和自刷新控制信号PRFH的内容可以同等地适用于图18的时钟信号CLK、命令信号CMD、时钟使能信号CKE、自刷新模式信号PSELF和自刷新控制信号PRFH的内容。
在图18中，当自刷新控制信号PRFH在时段T33内维持在高电平时，信号生成器233可以输出计数器控制信号CNT。也就是说，信号生成器233可以在对字线WL_0的刷新之后输出计数器控制信号CNT，并且可以在对字线WL_1的刷新之后输出计数器控制信号CNT。
存储器设备200可以以模式(mode_F)基于表1000来刷新字线WL_v1和WL_v2。对于模式(mode_F)，参考图17描述的内容可以适用。
当接收到自刷新退出信号SRX且以模式(mode_N)基于刷新行地址REF_ADDR对字线WL_z’执行了刷新时，信号生成器233可以输出计数器控制信号CNT，并且刷新计数器235可以对刷新行地址REF_ADDR执行计数操作。
此后，存储器设备200可以响应于自刷新进入信号SRE来刷新多条字线WL_z’+1、WL_z’+2、WL_v3和WL_v4。存储器设备200可以以模式(mode_N)基于刷新行地址REF_ADDR来刷新字线WL_z’+1和WL_z’+2，并且可以以模式(mode_F)基于表1000来刷新字线WL_v3和WL_v4。
尽管已经在图18中描述了逐条刷新字线，但实施例不限于此，可以同时刷新多条字线。
此外，已经描述了在自刷新控制信号PRFH的高电平处，以模式(mode_N)刷新字线，然后以模式(mode_F)刷新字线，但实施例不限于此，相反，可以以模式(mode_F)刷新字线，然后以模式(mode_N)刷新字线。
图19示出了用于解释根据实施例的存储器设备的刷新方法的流程图。
参考图19，存储器设备可以接收单元刷新进入信号SRE(S1910)。例如，当从存储器控制器接收到的时钟使能信号CKE从高电平转变为低电平时，并且当行地址选通信号RASB、列地址选通信号CASB和芯片选择信号CSB为低电平时，以及当写入使能信号WEB为高电平时，这可以是对存储器设备进入自刷新的指示。
存储器设备可以响应于自刷新进入信号SRE输出刷新行地址REF_ADDR(S1920)。存储器设备可以根据自刷新进入信号SRE来生成自刷新模式信号PSELF。存储器设备可以在自刷新模式信号PSELF处于高电平的时段中以恒定周期(constant period)生成自刷新控制信号PRFH的上升沿。存储器设备可以响应于自刷新控制信号PRFH的上升沿输出刷新行地址REF_ADDR。当自刷新控制信号PRFH在预定时段内维持在高电平时，存储器设备可以对刷新行地址REF_ADDR执行计数操作。也就是说，在刷新由于在刷新期间接收到自刷新退出信号SRX而中断的情况下，当未对刷新行地址REF_ADDR执行计数操作并且刷新恢复时，可以从对应的行开始再次执行刷新。
存储器设备可以接收自刷新退出信号SRX(S1930)。例如，当从存储器控制器接收到的时钟使能信号CKE从低电平转变到高电平时，并且当芯片选择信号CSB处于高电平或者芯片选择信号CSB处于低电平时，并且当行地址选通信号RASB、列地址选通信号CASB和写入使能信号WEB处于高电平时，这可以是对存储器设备退出自刷新的指示。
存储器设备可以刷新到第一行，并且可以停止对第二行的刷新(S1940)。在这种情况下，第一行可以是在接收到自刷新退出信号SRX的时间点已经被确定为要被刷新的行。例如，存储器设备可以确定在第一时间点刷新第一行。尽管已经在比第一时间点晚的第二时间点接收到自刷新退出信号SRX，但是因为存储器设备已经确定刷新第一行，所以自刷新控制信号PRFH维持高电平，并且存储器设备可以刷新到第一行并停止对第二行的刷新。
因此，在相关情况下，当生成了自刷新控制信号PRFH时，即使接收到自刷新退出信号SRX，也需要对多个行而非一个行执行刷新，因此等待时间长，因为从自刷新退出到有效命令的时间tXSR长。根据实施例的存储器设备的刷新方法可以缩短从自刷新退出到有效命令的时间tXSR。
图20示出了根据实施例的计算机系统的示意框图。
参考图20，计算系统2000包括处理器2010、存储器2020、存储器控制器2030、存储设备2040、通信接口2050和总线2060。计算系统2000还可以包括其他通用组成元件。
处理器2010控制计算系统2000的每个组成元件的整体操作。处理器2010可以被实现为各种处理单元中的至少一个，诸如中央处理单元(CPU)、应用处理器(AP)和图形处理单元(GPU)。
存储器2020存储各种数据和命令。存储器2020可以被实现为参考图1至图19描述的存储器设备。存储器控制器2030控制去往和来自存储器2020的数据或命令的传输。存储器控制器2030可以被实现为参考图1至图19描述的存储器控制器。在一些实施例中，存储器控制器2030可以作为与处理器2010分离的芯片来提供。在一些实施例中，存储器控制器2030可以作为处理器2010的内部配置来提供。
存储设备2040非暂时地存储程序和数据。在一些实施例中，存储设备2040可以被实现为非易失性存储器。通信接口2050支持计算系统2000的有线和无线互联网通信。此外，通信接口2050可以支持除互联网通信之外的各种通信方法。总线2060提供计算系统2000的组成元件之间的通信功能。根据组成元件之间的通信协议，总线2060可以包括至少一种类型的总线。
在一些实施例中，根据实施例，由图1至图20所示的框表示的每个组件、元件、模块或单元都可以被实现为执行上述相应功能的各种数量的硬件、软件和/或固件结构。例如，这些组件、元件、模块或单元中的至少一个可以包括各种硬件组件，包括数字电路、可编程或不可编程逻辑器件或阵列、专用集成电路(ASIC)或使用直接电路结构(诸如存储器、处理器、逻辑电路、查找表等)的其他电路，各种硬件组件可以通过一个或多个微处理器或其他控制装置的控制来执行相应的功能。此外，这些组件、元件、模块或单元中的至少一个可以包括模块、程序或代码部分，其包含用于执行特定逻辑功能并且由一个或多个微处理器或其他控制装置执行的一个或多个可执行指令。此外，这些组件、元件、模块或单元中的至少一个还可以包括处理器(诸如执行相应功能的中央处理单元(CPU)、微处理器等)或者可以由处理器实现。实施例的各功能方面可以在在一个或多个处理器上执行的算法中实现。此外，由框或处理步骤表示的组件、元件、模块或单元可以采用任何数量的用于电子配置、信号处理和/或控制、数据处理等的相关技术。
尽管已经对实施例的各方面进行了具体展示和描述，但应当理解，在不脱离所附权利要求的精神和范围的情况下，可以对实施例的形式和细节做出各种更改。
上述描述中提供的每个实施例不排除与也在本文中提供或未在本文中提供但符合发明构思的另外的示例或另外的实施例的一个或多个特征相关联。例如，即使在一个实施例的自刷新电路中描述的内容没有在另一个实施例的自刷新电路中描述，但是这些内容也可以被理解为与不同的示例或实施例相关或可组合，除非在其描述中另有提及。此外，应当理解，对本发明构思的原理、方面、示例和具体实施例的所有描述都旨在涵盖其结构和功能等同物。此外，这些等同物应当被理解为不仅包括当前公知的等同物，还包括将来开发的等同物，即，被发明来执行相同功能的所有设备，而不管其结构如何。

Claims (20)

1.一种存储器设备，包括：
第一存储器单元阵列，包括多个行，所述多个行包括第一行和第二行；以及
自刷新电路，被配置为响应于第一自刷新进入信号来控制刷新，并且响应于自刷新退出信号在刷新第一行之后停止对第二行的刷新。
2.根据权利要求1所述的存储器设备，其中，第一行是在接收到自刷新退出信号的时间点被确定为要被刷新的行。
3.根据权利要求1所述的存储器设备，其中，所述自刷新电路包括：
信号生成器，被配置为响应于第一自刷新进入信号来输出自刷新控制信号；以及
刷新计数器，被配置为在自刷新控制信号的使能电平时段期间输出指示要被刷新的行的刷新行地址。
4.根据权利要求3所述的存储器设备，其中，所述信号生成器还被配置为基于自刷新控制信号在预定时段内处于使能电平，向刷新计数器输出计数器控制信号，并且
其中，所述刷新计数器还被配置为响应于计数器控制信号来递增所述刷新行地址。
5.根据权利要求3所述的存储器设备，其中，基于自刷新控制信号在预定时段内处于使能电平，所述刷新行地址指示预定数量的行。
6.根据权利要求5所述的存储器设备，其中，所述刷新计数器包括：
主计数器，被配置为响应于计数器控制信号来递增刷新行地址的第一区域中的位；以及
子计数器，被配置为响应于子计数器控制信号来递增刷新行地址的第二区域中的r个位，
其中，所述第二区域由r个位构成，
其中，所述第一区域由2r个位构成，并且
其中，所述子计数器控制信号被输入2r次。
7.根据权利要求5所述的存储器设备，其中，所述刷新计数器被配置为基于自刷新控制信号在预定时段内处于使能电平，输出所述刷新行地址，以依次刷新所述预定数量的行。
8.根据权利要求5所述的存储器设备，其中，所述刷新计数器被配置为基于自刷新控制信号在预定时段内处于使能电平，输出所述刷新行地址，以同时刷新所述预定数量的行。
9.根据权利要求3所述的存储器设备，其中，所述自刷新电路被配置为在自刷新控制信号的第一时段中输出所述刷新行地址，并且在自刷新控制信号的第二时段中输出行锤地址，并且
其中，所述行锤地址是与具有最大访问次数的行相邻的行的地址。
10.根据权利要求9所述的存储器设备，其中，所述自刷新电路被配置为在输出所述行锤地址之后，重置具有最大访问次数的行的访问次数。
11.根据权利要求9所述的存储器设备，其中，第一时段在时间上先于第二时段。
12.根据权利要求9所述的存储器设备，其中，第二时段在时间上先于第一时段。
13.根据权利要求1所述的存储器设备，还包括第二存储器单元阵列，
其中，所述自刷新电路包括：
信号生成器，被配置为响应于第一自刷新进入信号，输出包括第一使能电平时段和第二使能电平时段的自刷新控制信号；
第一刷新计数器，被配置为在第一使能电平时段中输出指示第一存储器单元阵列中要被刷新的行的第一刷新行地址；以及
第二刷新计数器，被配置为在第二使能电平时段中输出指示第二存储器单元阵列中要被刷新的行的第二刷新行地址。
14.根据权利要求1所述的存储器设备，还包括第二存储器单元阵列、第三存储器单元阵列和第四存储器单元阵列，
其中，所述自刷新电路包括：
信号生成器，被配置为响应于第一自刷新进入信号，输出包括第一使能电平时段和第二使能电平时段的自刷新控制信号；
第一刷新计数器，被配置为在第一使能电平时段中输出指示第一存储器单元阵列中要被刷新的行和第二存储器单元阵列中要被刷新的行的第一刷新行地址；以及
第二刷新计数器，被配置为在第二使能电平时段中输出指示第三存储器单元阵列中要被刷新的行和第四存储器单元阵列中要被刷新的行的第二刷新行地址。
15.根据权利要求1所述的存储器设备，其中，所述自刷新电路被配置为响应于在自刷新退出信号之后接收到的第二自刷新进入信号，控制刷新从第一行开始刷新。
16.根据权利要求1所述的存储器设备，其中，所述自刷新电路被配置为响应于在自刷新退出信号之后接收到的第二自刷新进入信号，控制刷新从第二行开始刷新。
17.一种存储器设备，包括：
命令解码电路，被配置为解码命令并输出自刷新进入信号和自刷新退出信号；
自刷新电路，被配置为响应于自刷新进入信号来输出自刷新控制信号和刷新行地址，并且响应于自刷新退出信号来停止自刷新控制信号和刷新行地址的输出；以及
行地址复用器，被配置为响应于自刷新控制信号的高电平来输出刷新行地址，并且响应于自刷新控制信号的低电平来输出操作行地址，
其中，所述刷新行地址指示要被刷新的行，并且
其中，所述操作行地址指示要被写入、要从其读取或要被擦除的行。
18.根据权利要求17所述的存储器设备，其中，所述自刷新电路被配置为基于自刷新控制信号在预定时段内处于高电平来递增所述刷新行地址。
19.根据权利要求17所述的存储器设备，其中，所述自刷新电路被配置为在自刷新控制信号的第一时段中输出所述刷新行地址，并且在自刷新控制信号的第二时段中输出行锤地址，并且
其中，所述行锤地址指示与具有最大访问次数的行相邻的行。
20.一种包括存储器单元阵列的存储器设备的刷新方法，所述存储器单元阵列包括多个行，所述多个行包括第一行和第二行，所述刷新方法包括：
接收自刷新进入信号；
响应于自刷新进入信号，输出与第一行相对应的刷新行地址；
接收自刷新退出信号；以及
在接收到自刷新退出信号的时间点刷新到多个行中的第一行，并且在刷新第一行之后停止对第二行的刷新。
CN202310747571.0A 2022-07-22 2023-06-25 存储器设备及其刷新方法 Pending CN117437947A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0091096 2022-07-22
KR1020220091096A KR20240013495A (ko) 2022-07-22 2022-07-22 메모리 장치 및 그 리프레시 방법

Publications (1)

Publication Number Publication Date
CN117437947A true CN117437947A (zh) 2024-01-23

Family

ID=89550411

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310747571.0A Pending CN117437947A (zh) 2022-07-22 2023-06-25 存储器设备及其刷新方法

Country Status (3)

Country Link
US (1) US20240029777A1 (zh)
KR (1) KR20240013495A (zh)
CN (1) CN117437947A (zh)

Also Published As

Publication number Publication date
US20240029777A1 (en) 2024-01-25
KR20240013495A (ko) 2024-01-30

Similar Documents

Publication Publication Date Title
US9653141B2 (en) Method of operating a volatile memory device and a memory controller
US6741515B2 (en) DRAM with total self refresh and control circuit
CN108288482B (zh) 存储设备及其刷新方法
US9336851B2 (en) Memory device and method of refreshing in a memory device
WO2020036640A1 (en) Redundancy area refresh rate increase
KR100963702B1 (ko) 명령 신호 및 동작 상태에 기초하여 명령을 디코딩하기위한 시스템 및 방법
JP2003173676A (ja) 半導体記憶装置
KR20010040049A (ko) 리프레시를 자동으로 행하는 동적 메모리 회로
US9147461B1 (en) Semiconductor memory device performing a refresh operation, and memory system including the same
US20140237177A1 (en) Memory module and memory system having the same
KR0142795B1 (ko) 디램 리프레쉬 회로
US9881659B2 (en) Technologies for clearing a page of memory
US20160071577A1 (en) Static random access memory with reduced write power
US7254090B2 (en) Semiconductor memory device
JP3705276B2 (ja) 半導体メモリ装置におけるリフレッシュ制御および内部電圧の生成
US7145814B2 (en) RAS time control circuit and method for use in DRAM using external clock
CN117437947A (zh) 存储器设备及其刷新方法
JP2004185686A (ja) 半導体記憶装置
JP4817477B2 (ja) 半導体記憶装置
JP4628319B2 (ja) 同期型半導体記憶装置
JP7507289B2 (ja) 疑似スタティックランダムアクセスメモリ
CN113270122B (zh) 执行自写入操作的方法和用于其的半导体器件
JP4100403B2 (ja) 半導体メモリ装置におけるリフレッシュ制御および内部電圧の生成
JP4207905B2 (ja) 半導体メモリ装置におけるリフレッシュ制御および内部電圧の生成
WO2024151370A1 (en) Flexible sram pre-charge systems and methods

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication