KR20240013216A - 이면 연삭용 점착 시트 및 반도체 웨이퍼의 제조 방법, 기재 시트 - Google Patents

이면 연삭용 점착 시트 및 반도체 웨이퍼의 제조 방법, 기재 시트 Download PDF

Info

Publication number
KR20240013216A
KR20240013216A KR1020237044784A KR20237044784A KR20240013216A KR 20240013216 A KR20240013216 A KR 20240013216A KR 1020237044784 A KR1020237044784 A KR 1020237044784A KR 20237044784 A KR20237044784 A KR 20237044784A KR 20240013216 A KR20240013216 A KR 20240013216A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor wafer
adhesive sheet
adhesive
surface treatment
Prior art date
Application number
KR1020237044784A
Other languages
English (en)
Inventor
신고 모토이케
가즈키 이즈카
마사시 나카무라
미즈키 하스미
Original Assignee
가부시기가이샤 디스코
덴카 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코, 덴카 주식회사 filed Critical 가부시기가이샤 디스코
Publication of KR20240013216A publication Critical patent/KR20240013216A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D133/00—Coating compositions based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides, or nitriles thereof; Coating compositions based on derivatives of such polymers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J133/00—Adhesives based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides, or nitriles thereof; Adhesives based on derivatives of such polymers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/29—Laminated material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • C09J7/381—Pressure-sensitive adhesives [PSA] based on macromolecular compounds obtained by reactions involving only carbon-to-carbon unsaturated bonds
    • C09J7/385—Acrylic polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2433/00—Presence of (meth)acrylic polymer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2433/00—Presence of (meth)acrylic polymer
    • C09J2433/001—Presence of (meth)acrylic polymer in the barrier layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Adhesive Tapes (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

점착제층의 벗겨짐이 억제되고, 또한 웨이퍼를 점착 시트로부터 용이하게 벗길 수 있는, 이면 연삭용 점착 시트를 제공한다.
본 발명에 따르면, 볼록부를 갖는 반도체 웨이퍼의 이면 연삭용 점착 시트로서, 기재층과 상기 기재층 상에 마련된 점착제층을 구비하고, 상기 점착제층은, 상기 반도체 웨이퍼의 직경보다 작은 직경을 갖는 개구부를 가지고, 상기 반도체 웨이퍼의 볼록부가 상기 개구부 내에 배치되도록 상기 반도체 웨이퍼의 외주부에 접착되어, 상기 반도체 웨이퍼가 상기 점착제층에 접착된 상태에서 상기 볼록부가 상기 기재층에 의해 보호되도록 구성되고, 상기 기재층은, 쿠션층과 그 위에 마련된 표면처리층을 구비하고, 상기 점착제층은, 상기 표면처리층 상에 마련되고, 상기 표면처리층은, 아크릴계 수지를 포함하는 아크릴계 수지 조성물로 형성되고, 상기 아크릴 수지가 광조사 또는 가열에 의해 가교되어 있고, 상기 점착제층은, 아크릴계 수지를 포함하는 아크릴계 수지 조성물로 형성되어 있는, 점착 시트가 제공된다.

Description

이면 연삭용 점착 시트 및 반도체 웨이퍼의 제조 방법, 기재 시트
본 발명은, 이면 연삭용 점착 시트 및 이를 이용한 반도체 웨이퍼의 제조 방법, 및 기재 시트에 관한 것이다.
반도체 웨이퍼를 가공할 때 파손으로부터 보호하기 위해 점착 시트가 접착된다. 예를 들면, 반도체 웨이퍼를 가공할 때의 이면 연삭(, 백 그라인드(Back Grind)) 공정에서는, 점착 시트를 접착하여 반도체 웨이퍼의 패턴 표면을 보호하고 있다. 점착 시트에는, 돌기 전극(범프)과 같은 요철을 가지는 패턴 표면에 대한 점착성 및 패턴 표면 보호의 신뢰성의 관점에서, 패턴 표면의 요철에 대한 추종성(단차 추종성)이 요구된다.
점착 시트에 추종성을 부여하기 위해, 점착제의 두께를 두껍게 하거나 기재 필름과 점착제 사이에 쿠션성을 가지는 유연한 수지층을 마련하는 것이 시장에서는 일반적이지만, 패턴 표면의 요철이 크면 추종성 부족과 점착제 잔여물의 리스크가 높아진다.
특허문헌 1에서는, 점착 시트를, 상기 기재층의 일면에 반도체 웨이퍼의 외경보다 작은 직경을 가지는 개구부를 갖는 점착제층을 구비한 구성으로 하고, 진공 마운트에 의해 반도체 웨이퍼의 볼록부가 점착제층의 개구부 내에 배치되도록 반도체 웨이퍼의 외주부에 점착제층을 접착하고, 볼록부를 기재층에 매입시킴으로써, 점착제 잔여물을 방지하면서, 보호 기능의 저하를 방지하고 있다.
일본특허공개 제2019-140387호 공보
본 발명자가 특허문헌 1에 개시된 점착 시트를 면밀히 검토한 결과, 점착제층이 기재층으로부터 벗겨지는 경우가 있다는 것을 알게 되었다. 그리고, 이 문제를 해결하기 위해 면밀히 검토한 결과, 기재층에 대해 코로나 방전 처리를 실시함으로써 점착제층과 기재층 사이의 밀착성이 향상되고, 점착제층이 벗겨지는 문제가 해결됨을 알 수 있었다.
그런데, 기재층 중 점착제층을 형성하는 영역에 대해서만 코로나 방전 처리를 실시하는 것은, 마스크 등을 사용하면 일단은 가능하지만, 생산성이 현저히 저감되어 버린다. 이 때문에, 기재층의 표면 전체에 대하여 코로나 방전 처리를 실시하였다. 그리고, 이와 같이 제조된 점착 시트에 웨이퍼를 부착한 경우, 기재층에 웨이퍼가 강하게 점착되어 버려, 웨이퍼를 점착 시트로부터 벗기는 것이 곤란해진다고 하는 새로운 문제가 발생하는 것을 알 수 있었다.
본 발명은 이러한 사정을 감안하여 이루어진 것으로서, 점착제층의 벗겨짐이 억제되고, 또한 웨이퍼를 점착 시트로부터 용이하게 벗길 수 있는, 이면 연삭용 점착 시트를 제공하는 것이다.
본 발명에 따르면, 이하의 발명이 제공된다.
(1) 볼록부를 갖는 반도체 웨이퍼의 이면 연삭용 점착 시트로서, 기재층과 상기 기재층 상에 마련된 점착제층을 구비하고, 상기 점착제층은, 상기 반도체 웨이퍼의 직경보다 작은 직경을 갖는 개구부를 가지고, 상기 반도체 웨이퍼의 볼록부가 상기 개구부 내에 배치되도록 상기 반도체 웨이퍼의 외주부에 접착되어, 상기 반도체 웨이퍼가 상기 점착제층에 접착된 상태에서 상기 볼록부가 상기 기재층에 의해 보호되도록 구성되고, 상기 기재층은, 쿠션층과 그 위에 마련된 표면처리층을 구비하고, 상기 점착제층은, 상기 표면처리층 상에 마련되고, 상기 표면처리층은, 아크릴계 수지를 포함하는 아크릴계 수지 조성물로 형성되고, 상기 아크릴 수지가 광조사 또는 가열에 의해 가교되어 있고, 상기 점착제층은, 아크릴계 수지를 포함하는 아크릴계 수지 조성물로 형성되어 있는, 점착 시트가 제공된다.
(2) (1)에 있어서, 상기 표면처리층의 180℃에서의 저장탄성률이 1.0Х104Pa~1.0Х108Pa인, 점착 시트.
(3) (1) 또는 (2)에 있어서, 상기 볼록부는, 상기 기재층에 매입되는 것에 의해 보호되는, 점착 시트.
(4) (1) 내지 (3) 중 어느 하나에 있어서, 상기 반도체 웨이퍼는, 감압하에서 상기 점착제층에 접착되는, 점착 시트.
(5) (1) 내지 (4) 중 어느 하나에 있어서, 상기 점착 시트로부터 잘라낸 시험편의 기재층을 접합한 상기 반도체 웨이퍼를 100℃ 분위기 하에서 1분간 가열하고, 상온으로 냉각한 후의 상기 기재층과 상기 반도체 웨이퍼의 23℃에서의 JIS Z0237에 준하여 측정되는 점착력이 6N/200mm 미만인, 점착 시트.
(6) (1)~(5) 중 어느 하나에 기재된 점착 시트를 이용한 반도체 웨이퍼의 제조 방법으로서, 프레임 부착 공정과, 웨이퍼 부착 공정과, 가온 공정과, 절단 공정과, 수지 경화 공정과, 연삭 공정을 구비하고, 상기 프레임 부착 공정에서는, 링 프레임에 상기 점착 시트를 부착하고, 상기 웨이퍼 부착 공정에서는, 상기 반도체 웨이퍼의 볼록부가 마련된 면에 상기 점착 시트를 감압하에서 반도체 웨이퍼의 외주부에 부착하고, 상기 가온 공정에서는, 상기 기재층을 가온하고, 상기 절단 공정에서는, 상기 점착 시트를 상기 반도체 웨이퍼의 외주를 따라 절단하고, 상기 수지 경화 공정에서는, 상기 웨이퍼 부착 공정 후에 상기 기재층을 경화성 수지에 당접시켜, 그 상태에서 상기 경화성 수지를 경화시키고, 상기 연삭 공정에서는, 상기 반도체 웨이퍼의 이면을 연삭하는, 반도체 웨이퍼의 제조 방법.
(7) 기재 시트로서, 쿠션층 및 그 위에 마련된 표면처리층을 구비하고, 상기 표면처리층은, 아크릴계 수지를 포함하는 아크릴계 수지 조성물로 형성되고, 상기 아크릴계 수지는, 광조사 또는 가열에 의해 가교되어 있는, 기재 시트.
(8) 상기 (7)에 있어서, 상기 표면처리층의 180℃에서의 저장탄성률이 1.0Х104Pa~1.0Х108Pa인, 기재 시트.
본 발명자들이 예의 검토한 결과, 특정 구성의 표면처리층 및 점착제층을 채용함으로써 상기 과제가 해결되는 것을 발견하여, 본 발명의 완성에 이르렀다.
도 1은, 본 발명의 일 실시 형태의 점착 시트(10)에 링 프레임(3)을 부착하기 전의 상태를 나타내는 단면도이다.
도 2는, 도 1의 상태로부터, 점착 시트(10)에 링 프레임(3)을 부착한 후의 상태를 나타내는 단면도이다.
도 3은, 도 2의 상태로부터, 반도체 웨이퍼(4)를 점착 시트(10)에 부착하고, 감압 챔버(16) 내에 배치한 후의 상태를 나타내는 단면도이다.
도 4는, 도 3의 상태로부터, 점착 시트(10)가 부착된 반도체 웨이퍼(4)를 감압 챔버(16)로부터 꺼낸 후의 상태를 나타내는 단면도이다.
도 5는, 도 4의 상태로부터, 링 프레임(3)을 제거하고, 또한 반도체 웨이퍼(4)를 감압 유닛(6)으로 흡착한 후의 상태를 나타내는 단면도이다.
도 6은, 도 5의 상태로부터, 점착 시트(10)를 경화성 수지(8)에 대하여 압착시켜, 경화성 수지(8)를 경화시킨 상태를 나타내는 단면도이다.
도 7은, 도 6의 상태로부터 경화성 수지(8)의 경화가 완료된 후의 상태를 나타내는 단면도이다.
도 8은, 도 7의 상태로부터 반도체 웨이퍼(4)의 이면(4b)을 연삭한 후의 상태를 나타내는 단면도이다.
도 9는, 도 8의 상태로부터 반도체 웨이퍼(4)를 점착 시트(10)로부터 박리시킨 후의 상태를 나타내는 단면도이다.
도 10은, 본 발명의 일 실시 형태의 기재 시트(11)를 나타내는 단면도이다.
이하, 본 발명의 실시 형태에 대해 설명한다. 이하에 나타내는 실시 형태 중에서 예시하는 각종 특징사항은 서로 조합 가능하다. 또한, 각 특징사항에 대해 독립적으로 발명이 성립한다.
1. 점착 시트
도 1~도 9를 이용하여, 본 발명의 일 실시 형태의 점착 시트(10)에 대하여 설명한다. 본 실시 형태의 점착 시트(10)는, 기재층(1)과, 기재층(1) 상에 마련된 점착제층(2)을 구비한다. 이 점착 시트(10)는, 볼록부(5)를 갖는 반도체 웨이퍼(4)의 이면(4b)을 연삭할 때 사용된다. 이하, 각 구성에 대하여 설명한다.
1-1. 기재층(1)
도 1에 도시한 바와 같이, 기재층(1)은 쿠션층(1a), 표면처리층(1b) 및 배리어층(1c)을 구비한다. 표면처리층(1b)은, 쿠션층(1a) 상에 마련된다. 배리어층(1c)은, 쿠션층(1a)에서 보아 표면처리층(1b)(또는 점착제층(2))과는 반대측에 마련하는 것이 바람직하다. 배리어층(1c)은, 도시되지 않은 접착층을 통하여 쿠션층(1a)에 부착하는 것이 바람직하다. 배리어층(1c)은 생략 가능하다.
기재층(1) 전체의 두께는 50~400μm인 것이 바람직하고, 100~350μm가 더욱 바람직하고, 200~300μm인 것이 더욱 바람직하다. 이 두께는, 구체적으로, 예를 들면, 50, 100, 150, 200, 250, 300, 350, 400μm이며, 여기서 예시한 수치 중 어느 2개 사이의 범위 내여도 된다.
<쿠션층(1a)>
쿠션층(1a)은, 도 2에 도시하는 반도체 웨이퍼(4)의 볼록부(5)를 보호하기 위한 층이다. 쿠션층(1a)은, 열가소성 수지로 구성되는 것이 바람직하다. 열가소성 수지의 조성은, 특별히 한정되지 않지만, 에틸렌-메타크릴산-아크릴산 에스테르의 3원 공중합체, 에틸렌-메타크릴산 공중합체, 에틸렌-아크릴산 공중합체 등의 단체 및/또는 복합체의 카르복실기를 나트륨 이온, 리튬 이온, 마그네슘 이온 등의 금속 이온으로 가교한 아이오노머 수지, 폴리프로필렌 수지에 스티렌-부타디엔 공중합 고무, 스티렌-부타디엔-스티렌 블록 공중합 고무, 스티렌-이소프렌-스티렌 블록 공중합 고무, 에틸렌-프로필렌 고무 등을 블렌드한 연질 폴리프로필렌 수지, 저밀도 폴리에틸렌, 에틸렌-프로필렌 블록 공중합체, 에틸렌-프로필렌 랜덤 공중합체, 에틸렌-아세트산 비닐 공중합체, 에틸렌-메타크릴산 공중합체, 에틸렌-1 옥텐 공중합체, 폴리부텐 등을 사용할 수 있다. 그 중에서도 아이오노머 수지가 바람직하다.
쿠션층(1a)을 구성하는 수지 중의 (메트)아크릴계 모노머 단위의 비율(Ra(질량%))는, 표면처리층(1b)을 구성하는 아크릴계 수지 중의 (메트)아크릴계 모노머 단위의 비율(Rb(질량%))보다 낮은 것이 바람직하다. 이 경우, 아크릴계 수지 조성물로 구성된 점착제층(2)과 표면처리층(1b)의 밀착성이, 점착제층(2)과 쿠션층(1a)의 밀착성보다 높아지기 때문에, 표면처리층(1b)을 마련하는 기술적 의의가 현저하다. (Rb-Ra)의 값은, 예를 들면, 10~100질량%이며, 30~100질량%가 바람직하다. 이 값은, 구체적으로는, 예를 들면, 10, 20, 30, 40, 50, 60, 70, 80, 90, 100질량%이며, 여기서 예시한 수치 중 어느 2개 사이의 범위 내여도 된다.
180℃에서의 쿠션층(1a)의 저장탄성률(E'a)은, 180℃에서의 표면처리층(1b)의 저장탄성률(E'b)보다 낮은 것이 바람직하다. 고온 조건 하에서의 쿠션층(1a)의 저장탄성률(E'a)이 낮은 경우, 가온시에 쿠션층(1a)이 과도하게 연화되어 버려 웨이퍼에 강하게 밀착하여 박리되기 어려워지는 문제가 발생하기 쉽고, 표면처리층(1b)을 마련함으로써, 이러한 문제의 발생을 억제하고 있다. 따라서, 저장탄성률(E'a)이 저장탄성률(E'b)보다 낮은 경우에, 표면처리층(1b)을 마련하는 기술적 의의가 현저하다. 쿠션층(1a)의 용융에 의해 저장탄성률(E'a)의 측정이 불가능한 경우에는, 편의상, 저장탄성률(E'a)을 0으로 한다.
상기 열가소성 수지의 중량 평균 분자량(Mw)은 1만~100만이 바람직하고, 5만~50만이 더욱 바람직하다. 중량 평균 분자량(Mw)이란, 겔 퍼미에이션 크로마토그래피(GPC)로 측정되는 폴리스티렌 환산의 값이다.
상기 열가소성 수지의 연화 온도(JIS K7206)는, 45~200℃가 바람직하고, 55~150℃가 더욱 바람직하다. 이 연화 온도는, 구체적으로는, 예를 들면, 45, 50, 55, 60, 65, 70, 75, 80, 90, 100, 110, 120, 130, 140, 150, 160, 170, 180, 190, 200℃이며, 여기서 예시한 수치 중 어느 2개 사이의 범위 내여도 된다.
상기 열가소성 수지의 융점(JIS K7121)은, 60~200℃가 바람직하고, 80~150℃가 더욱 바람직하다. 이 융점은, 구체적으로는, 예를 들면, 60, 70, 80, 90, 100, 110, 120, 130, 140, 150, 160, 170, 180, 190, 200℃이며, 여기서 예시한 수치 중 어느 2개 사이의 범위 내여도 된다.
상기 열가소성 수지의 멜트 플로우 레이트(MFR)(JIS K7210, 125℃/10.0kg 하중)는, 0.2~30g/10min이 바람직하고, 0.3~20g/10min이 더욱 바람직하다.
열가소성 수지가 상기와 같은 물성을 갖는 경우에, 기재층(1)의 가열에 따라 쿠션층(1a)이 적당히 연화되기 때문에, 볼록부(5)를 기재층(1)에 매입시키기 쉽다.
쿠션층(1a)의 두께는, 50~400μｍ가 바람직하고, 100~350μｍ가 더욱 바람직하고, 200~300μｍ가 더욱 바람직하다. 이 두께는, 구체적으로, 예를 들면, 50, 100, 150, 200, 250, 300, 350, 400μm이며, 여기서 예시한 수치 중 어느 2개 사이의 범위 내여도 된다.
<표면 처리층(1b)>
표면처리층(1b)은, 아크릴계 수지를 포함하는 아크릴계 수지 조성물로 형성되고, 광조사 또는 가열에 의해 가교되어 있다. 쿠션층(1a) 상에 직접 점착제층(2)을 형성하면, 쿠션층(1a)과 점착제층(2)의 밀착성이 양호하지 않은 경우에는, 점착제층(2)의 벗겨짐이 발생하는 경우가 있지만, 쿠션층(1a) 상에 표면처리층(1b)을 형성한 후에, 점착제층(2)을 아크릴계 수지 조성물로 형성함으로써, 점착제층(2)의 박리를 억제할 수 있다.
또한, 쿠션층(1a)과 점착제층(2)의 밀착성을 높이기 위해서 쿠션층(1a)에 대하여 코로나 방전 처리를 실시하고, 이 쿠션층(1a)을 반도체 웨이퍼에 부착하면, 쿠션층(1a)과 반도체 웨이퍼의 점착력이 너무 높아져, 반도체 웨이퍼를 쿠션층(1a)으로부터 벗기기 어려운 경우가 있다. 따라서, 본 실시 형태에서는, 쿠션층(1a) 상에 표면처리층(1b)을 형성하고, 표면처리층(1b)을 반도체 웨이퍼에 부착한다. 전술한 바와 같이, 표면처리층(1b)은, 코로나 방전 처리를 실시하지 않아도 점착제층(2)과의 밀착성이 우수하기 때문에, 표면처리층(1b)에 대해서는 코로나 방전 처리를 실시할 필요가 없다. 따라서, 표면처리층(1b)을 마련함으로써, 기재층(1)과 반도체 웨이퍼의 점착력을 저감할 수있다.
구체적으로는, 표면처리층(1b)을 마련함으로써, 점착 시트(10)로부터 잘라낸 시험편의 기재층(1)을 접합한 반도체 웨이퍼를 100℃ 분위기 하에서 1분간 가열하고, 상온으로 냉각한 후의 기재층(1)과 반도체 웨이퍼의 23℃에서의 JIS Z0237에 준하여 측정되는 점착력을 6N/200mm 미만으로 할 수 있다. 이 경우, 기재층(1)과 반도체 웨이퍼의 점착력이, 점착제층(2)과 반도체 웨이퍼의 점착력보다 작아지기 때문에 바람직하다. 이 점착력은, 예를 들면, 0~5.9N/200mm이며, 0.1~3N/200mm가 더욱 바람직하고, 0.5~2N/200mm가 더욱 바람직하다. 이 점착력은, 구체적으로는, 예를 들면, 0, 0.1, 더욱 구체적으로는, 예를 들면, 0.5, 1.0, 1.5, 2.0, 2.5, 3.0, 3.5, 4.0, 4.5, 5.0, 5.5, 5.9N/200mm이며, 여기서 예시한 수치 중 어느 2개 사이의 범위 내여도 된다. 또한, 가열 전의 상기 측정 조건에서의 점착력은, 5N/200mm 이하가 바람직하다. 이 점착력은, 예를 들면, 0~5N/200mm이며, 구체적으로는, 예를 들면, 0, 0.1, 0.5, 1, 2, 3, 4, 5N/200mm이며, 여기서 예시한 수치 중 어느 2개 사이의 범위 내여도 된다.
아크릴계 수지란, 수지에 포함되는 (메트)아크릴계 모노머 단위의 비율이 50질량% 이상인 수지를 의미한다. (메트)아크릴계 모노머란, (메트)아크릴로일기를 갖는 화합물을 의미한다. (메트)아크릴계 모노머는, 단관능인 것이 바람직하다.
(메트)아크릴계 모노머로서는, 예를 들면, (메트)아크릴산 및/또는 (메트)아크릴산에스테르를 들 수 있다. (메트)아크릴산에스테르로서는, 알킬 (메트)아크릴레이트, 히드록시알킬 (메트)아크릴레이트, 환상 에테르 골격을 갖는 (메트)아크릴레이트 등을 들 수 있다. 이들은 단독으로 사용해도 되고, 복수종 조합하여 사용해도 된다.
알킬(메트)아크릴레이트로서는, 하기 일반식(A)로 표시되는 (메트)아크릴레이트가 바람직하다.
(A) Z-O-R
(식 중, Z는 (메트)아크릴로일기를 나타내고, R은 탄소수 1~10의 알킬기를 나타낸다.)
이러한 알킬 (메트)아크릴레이트로서는, 메틸 (메트)아크릴레이트, 에틸 (메트)아크릴레이트, 프로필 (메트)아크릴레이트, 2-에틸헥실 (메트)아크릴레이트, 이소프로필 (메트)아크릴레이트, 부틸 (메트)아크릴레이트, 이소부틸 (메트)아크릴레이트, 이소옥틸 (메트)아크릴레이트, 이소노닐 (메트)아크릴레이트, 라우릴 (메트)아크릴레이트, 도데실 (메트)아크릴레이트 등을 들 수 있다.
히드록시알킬 (메트)아크릴레이트로서는, 2-히드록시프로필 (메트)아크릴레이트, 2-히드록시부틸 (메트)아크릴레이트, 2-히드록시에틸 (메트)아크릴레이트 및 글리세롤 모노 (메트)아크릴레이트를 들 수 있다.
환상 에테르 골격을 갖는 (메트)아크릴레이트로서는, 글리시딜 (메트)아크릴레이트, 푸르푸릴 (메트)아크릴레이트, 테트라히드로푸르푸릴 (메트)아크릴레이트, 3-에틸-3-옥세타닐메틸 (메트)아크릴레이트, (2-메틸-에틸-1,3-디옥솔란-4-일)메틸 (메트)아크릴레이트, 환상 트리메틸올프로판포르말 (메트)아크릴레이트, γ-부티로락톤 (메트)아크릴레이트, 디옥솔란 (메트)아크릴레이트, 디옥산글리콜 디(메트)아크릴레이트, 옥세탄 (메트)아크릴레이트 등을 들 수 있다. 이들 중 일종 이상을 사용할 수 있다. 환상 에테르 골격 중에서는, 5~6원환이 바람직하다. 환상 에테르 골격은, 산소 원자수가 1인 것이 바람직하다. 환상 에테르 골격은, 탄소수 2~5를 갖는 것이 바람직하다. 환상 에테르 골격을 갖는 (메트)아크릴레이트 중에서, 글리시딜(메트)아크릴레이트가 바람직하다.
아크릴계 수지는, (메트)아크릴계 모노머 단위만을 포함해도 되고, (메트)아크릴계 모노머 단위 이외의 다른 모노머 단위를 포함해도 된다. 기타 모노머 단위로서는, 에틸렌, 프로필렌 등의 올레핀, 아세트산 비닐 등의 지방족 비닐, 스티렌 등의 방향족 비닐 등을 들 수 있다.
표면처리층(1b)을 구성하는 아크릴계 수지 중의 (메트)아크릴계 모노머 단위의 비율은, 예를 들면, 50~100질량%이며, 구체적으로는, 예를 들면, 50, 55, 60, 65, 70, 75, 80, 85, 90, 95, 100질량%이며, 여기서 예시한 수치 중 어느 2개 사이의 범위 내여도 된다.
아크릴계 수지는, 상기 모노머를 포함하는 모노머 혼합물을 중합시킴으로써 얻을 수 있다.
아크릴계 수지 조성물은, 가교제를 포함하는 것이 바람직하다. 아크릴계 수지와 가교제의 반응에 의해, 아크릴계 수지가 가교된다. 가교제로서는, 아크릴레이트계 가교제, 이소시아네이트계 가교제, 에폭시계 가교제, 아민계 가교제 등을 들 수 있다. 이들은 단독으로 사용해도 되고, 2종류 이상을 혼합하여 사용해도 된다.
아크릴레이트계 가교제로서는, 복수(예: 2개)의 (메트)아크릴로일기를 갖는 화합물을 들 수 있고, 구체적으로는, 1,9-노난디올디아크릴레이트, 1,6-헥산디올디아크릴레이트, 트리에틸렌글루콜디아크릴레이트, 폴리테트라메틸렌글루콜디아크릴레이트, 네오펜틸글리콜디아크릴레이트, 3-메틸-1,5-펜탄디올디아크릴레이트 등을 들 수 있다.
이소시아네이트계 가교제로서는, 예를 들면, 2,4-트릴렌디이소시아네이트, 2,6-트릴렌디이소시아네이트, 1,3-크실릴렌디이소시아네이트, 1,4-크실렌디이소시아네이트, 디페닐메탄-4,4'-디이소시아네이트, 디페닐메탄-2,4'-디이소시아네이트, 3-메틸디페닐메탄디이소시아네이트, 헥사메틸렌디이소시아네이트, 이소포론디이소시아네이트, 디시클로헥실메탄-4,4'-디이소시아네이트, 디시클로헥실메탄-2,4'-디이소시아네이트, 리신이소시아네이트 등의 다가 이소시아네이트 화합물, 및 이들의 유도체(어덕트체, 뷰렛체, 이소시아누레이트체) 등을 들 수 있다. 이들은 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
아크릴계 수지 100질량부에 대한 가교제의 배합량은, 예를 들면, 0.5~30질량부이며, 4~25질량부가 바람직하고, 7~20질량부가 더욱 바람직하다. 이 배합량은, 구체적으로는, 예를 들면, 0.5, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 15, 20, 25, 30질량부이며, 여기서 예시한 수치 중 어느 2개 사이의 범위 내여도 된다.
아크릴계 수지는, 광조사 또는 가열에 의해 가교된다.
광조사에 의한 가교의 경우, 아크릴계 수지 조성물은, 광중합 개시제를 포함하는 것이 바람직하다. 광중합 개시제의 구체적인 예로서는, 특별히 한정되지 않지만, 벤조인 에테르계 광중합 개시제, 아세토페논계 광중합 개시제, α-케톨계 광중합 개시제, 방향족 술포닐 클로라이드계 광중합 개시제, 광활성 옥심계 광중합 개시제, 벤조인계 광중합 개시제, 벤질계 광중합 개시제, 벤조페논계 광중합 개시제, 케탈계 광중합 개시제, 티옥산톤계 광중합 개시제, 아실포스핀옥사이드계 광중합 개시제 등을 사용할 수 있고, 아세토페논계 광중합 개시제가 바람직하다.
아세토페논계 광중합 개시제의 구체적인 예로서는, 1-히드록시시클로헥실페닐케톤, 4-페녹시디클로로아세토페논, 4-t-부틸-디클로로아세토페논, 1-[4-(2-히드록시에톡시)-페닐]-2-히드록시-2-메틸-1-프로판-1-온, 2-히드록시-2-메틸-1-페닐-프로판-1-온, 메톡시아세토페논 등을 들 수 있다.
아크릴계 수지는, 가교 전의 Mw가 30만~200만이 바람직하고, 45만~80만이 더욱 바람직하다. Mw가 지나치게 낮으면 내열성이 불충분해지는 경우가 있고, Mw가 지나치게 높으면, 점도가 지나치게 높아져 코팅이 어려워지므로, 생산성이 저하되어 버리는 경우가 있다. Mw는, 구체적으로는, 예를 들면, 30만, 35만, 40만, 45만, 50만, 55만, 60만, 65만, 70만, 75만, 80만, 90만, 100만, 110만, 120만, 130만, 140만, 150만, 160만, 170만, 180만, 190만, 200만이며, 여기서 예시한 수치 중 어느 2개 사이의 범위 내여도 된다.
아크릴계 수지는, 가교 전의 유리 전이 온도(Tg)가 -15~40℃인 것이 바람직하고, -10~30℃인 것이 더욱 바람직하다. 이 Tg는, 구체적으로는, 예를 들면, -15, -10, -5, 0, 5, 10, 15, 20, 25, 30, 35, 40℃이며, 여기서 예시한 수치 중 어느 2개 사이의 범위 내여도 된다. 아크릴계 수지는, 가교 후의 Tg가, 10~80℃인 것이 바람직하고, 20~70℃인 것이 더욱 바람직하다. 이 Tg는, 구체적으로는, 예를 들면, 10, 15, 20, 25, 30, 35, 40, 45, 50, 55, 60, 65, 70, 75, 80℃이며, 여기서 예시한 수치 중 어느 2개 사이의 범위 내여도 된다.
또한, 본 명세서에서는 Tg는 이하와 같이 측정한다.JIS K 7121:1987에 따라 시차 주사 열량(DSC) 측정을 실시한다. 그리고, DSC 곡선에서의 베이스라인의 접선과 유리 전이에 의한 흡열 영역의 급준한 하강 위치의 접선과의 교점을 Tg로 한다.
표면처리층(1b)은, 180℃에서의 저장탄성률이 1.0Х104Pa~1.0Х108 Pa인 것이 바람직하다. 이 저장탄성률이 지나치게 낮으면, 점착 시트(10)에 웨이퍼를 부착할 때에 점착 시트(10)를 가열하면, 표면처리층(1b)이 지나치게 부드러워지고, 그 결과, 쿠션층(1a)의 용융에 수반하여 표면처리층(1b)이 파단되어, 표면처리층(1b)의 잔사가 웨이퍼에 남거나 박리성이 손상되는 경우가 있다. 이 저장탄성률이 지나치게 높으면, 표면처리층(1b)이 지나치게 단단하여, 기재층(1)의 볼록부(5)에 대한 추종성이 악화되는 경우가 있다.
이 저장탄성률은, 구체적으로는, 예를 들면, 1.0Х104Pa, 1.0Х105Pa, 1.0Х106Pa, 1.0Х107Pa, 1.0Х108Pa이며, 여기서 예시한 수치 중 어느 2개 사이의 범위 내여도 된다.
표면처리층(1b)의 두께는, 예를 들면, 0.1~10μｍ이며, 0.5~5μｍ가 바람직하고, 1~4μｍ가 더욱 바람직하다. 표면처리층(1b)이 이러한 두께인 경우, 표면처리층(1b)을 마련한 효과가 적절하게 발휘되기 쉽다. 이 두께는, 구체적으로는, 예를 들면, 0.1, 0.5, 1.0, 1.5, 2.0, 2.5, 3.0, 3.5, 4.0, 5.0, 6.0, 7.0, 8.0, 9.0, 10.0μｍ이며, 여기서 예시한 수치 중 어느 2개 사이의 범위 내여도 된다.
<배리어층(1c)>
배리어층(1c)은, 기재층(1)의 산소 투과도를 낮추기 위한 층이다. 기재층(1)이 공기를 투과시키기 쉬운 경우, 기재층(1)을 통해 밀폐 공간(2b) 내에 외기가 침입해 버려, 밀폐 공간(2b) 내가 감압되기 어려워져, 그 결과, 기재층(1)이 볼록부(5)에 추종하기 어려워진다는 과제가 생기는 경우가 있다.
배리어층(1c)은, 산소 투과도가 낮은 층이다. 산소 투과도가 낮은 경우, 통상, 공기 투과도도 낮기 때문에, 배리어층(1c)을 마련함으로써, 기재층(1)을 통해 밀폐 공간(2b) 내에 외기가 침입하는 것이 억제되어, 이에 의해, 기재층(1)이 볼록부(5)에 추종하기 쉬워진다는 효과가 발휘된다.
배리어층(1c)은, 기재층(1)의 25℃ RH0%에 있어서의 JIS K 7126-2(등압법)에 기초하여 측정한 산소 투과도가 1000ml/(m2·24h·atm) 이하가 되도록 마련하는 것이 바람직하다. 기재층(1)의 산소 투과도를 이러한 범위로 하기 위해서, 동일 조건에서 배리어층(1c) 단독의 산소 투과도가 1000ml/(m2·24h·atm) 이하인 것이 바람직하다. 이 경우, 상기 효과가 발휘되기 쉽다. 기재층(1) 또는 배리어층(1c)의 산소 투과도는, 예를 들면, 0~1000ml/(m2·24h·atm)이며, 0~500ml/(m2·24h·atm)가 바람직하고, 구체적으로는, 예를 들면, 0, 100, 200, 300, 400, 500, 600, 700, 800, 900, 1000ml/(m2·24h·atm)이며, 여기서 예시한 수치 중 어느 2개 사이의 범위 내여도 된다.
상기 조건에서, 배리어층(1c)의 산소 투과도는, 쿠션층(1a)의 산소 투과도보다 낮은 것이 바람직하다. (쿠션층(1a)의 산소 투과도-배리어층(1c)의 산소 투과도)의 값은, 100ml/(m2·24h·atm) 이상이 바람직하다. 이 값은, 예를 들면, 100~3000ml/(m2·24h·atm)이며, 구체적으로는, 예를 들면, 100, 500, 1000, 1500, 2000, 2500, 3000ml/(m2·24h·atm)이며, 여기서 예시한 수치 중 어느 2개 사이의 범위 내여도 된다.
배리어층(1c)은, 상기 산소 투과도를 달성 가능한 임의의 재료로 형성할 수 있고, 산소 투과도를 낮추기 쉽다는 관점에서, 폴리에스테르(예: 폴리에틸렌테레프탈레이트), 폴리이미드, 폴리아미드가 바람직하다.
배리어층(1c)의 두께는, 예를 들면, 5~50μｍ이며, 10~30μｍ가 바람직하다. 배리어층(1c)이 너무 얇으면, 기재층(1)의 산소 투과도가 충분히 낮아지지 않는 경우가 있다. 배리어층(1c)이 지나치게 두꺼우면, 기재층(1)의 볼록부(5)에 대한 추종성이 나빠지는 경우가 있다. 이 두께는, 구체적으로는, 예를 들면, 5, 10, 15, 20, 25, 30, 35, 40, 45, 50μｍ이며, 여기서 예시한 수치 중 어느 2개 사이의 범위 내여도 된다.
2. 점착제층(2)
점착제층(2)은, 점착 시트(10)를 반도체 웨이퍼(4)에 접착시키기 위한 층이며, 점착제에 의해 형성된다. 점착제층(2)은, 반도체 웨이퍼(4)의 직경보다 작은 직경의 개구부(2a)를 갖는다. 즉, 점착제층(2)은, 환상이다. 개구부(2a)는, 점착제가 마련되어 있지 않은 부위이며, 반도체 웨이퍼(4)의 직경보다 작은 직경이다. 개구부(2a)의 직경/반도체 웨이퍼(4)의 직경은, 0.950~0.995가 바람직하고, 0.960~0.990이 더욱 바람직하다.
반도체 웨이퍼(4)의 볼록부(5)가 개구부(2a) 내에 배치되도록 반도체 웨이퍼(4)의 외주부(4a)가 점착제층(2)에 접착된다. 따라서, 볼록부(5)는 점착제와 접촉하지 않기 때문에, 볼록부(5)로의 점착제 잔여물이 방지된다.
점착제층(2)의 폭은, 10~100mm가 바람직하고, 30~70mm가 더욱 바람직하다. 점착제층(2)의 두께는, 1~100μｍ가 바람직하고, 5~50μｍ가 더욱 바람직하다. 이 두께는, 구체적으로는, 예를 들면, 1, 5, 10, 15, 20, 25, 30, 35, 40, 45, 50, 100μｍ이며, 여기서 예시한 수치 중 어느 2개 사이의 범위 내여도 된다.
점착제층(2)은, 아크릴계 수지를 포함하는 아크릴계 수지 조성물로 형성된다. 점착제층(2)의 아크릴계 수지는, 표면처리층(1b)의 아크릴계 수지와 조성이 동일해도 되고, 달라도 된다.
점착제층(2)을 구성하는 아크릴계 수지에 포함되는 (메트)아크릴계 모노머 단위의 비율은, 예를 들면, 50~100질량%이며, 구체적으로는, 예를 들면, 50, 55, 60, 65, 70, 75, 80, 85, 90, 95, 100질량%이며, 여기서 예시한 수치 중 어느 2개 사이의 범위 내여도 된다.
(메트)아크릴계 모노머로서는, 예를 들면, 부틸 (메트)아크릴레이트, 2-부틸 (메트)아크릴레이트, t-부틸 (메트)아크릴레이트, 펜틸 (메트)아크릴레이트, 옥틸 (메트)아크릴레이트, 2-에틸헥실 (메트)아크릴레이트, 노닐 (메트)아크릴레이트, 데실 (메트)아크릴레이트, 라우릴 (메트)아크릴레이트, 메틸 (메트)아크릴레이트, 에틸 (메트)아크릴레이트, 이소프로필 (메트)아크릴레이트, 트리데실 (메트)아크릴레이트, 미리스틸 (메트)아크릴레이트, 세틸 (메트)아크릴레이트, 스테아릴 (메트)아크릴레이트, 시클로헥실 (메트)아크릴레이트, 벤질 (메트)아크릴레이트, 디메틸아크릴아미드, 디에틸아크릴아미드, 아크릴로일모르폴린, 이소보르닐아크릴레이트 등의 (메트)아크릴 단량체나 관능기 함유 단량체로서, 히드록실기를 갖는 2-히드록시에틸 (메트)아크릴레이트, 2-히드록시프로필 (메트)아크릴레이트, 및 2-히드록시부틸 (메트)아크릴레이트 등, 카르복실기를 갖는 (메트)아크릴산, 크로톤산, 말레산, 이타콘산, 푸마르산, 아크릴아미드 N-글리콜산, 및 케이피산 등, 에폭시기를 갖는 알릴글리시딜에테르, 및 (메트)아크릴산글리시딜에테르 등을 들 수 있다.
점착제층(2)을 구성하는 아크릴계 수지 조성물에는 가교제를 배합하는 것이 바람직하다. 가교제로서는 다관능 이소시아네이트 가교제나 다관능 에폭시 가교제 등을 들 수 있다. 가교제가 관능기와 반응하면, 관능기를 기점으로 한 가교 구조를 취함으로써 점착제의 응집력이 올라가고, 점착제 잔여물을 억제할 수 있다. 또한, 1,2-폴리부타디엔 말단 우레탄(메트)아크릴레이트, 상기 수소첨가물, 1,4-폴리부타디엔 말단 우레탄(메트)아크릴레이트, 폴리이소프렌말단 (메트)아크릴레이트, 폴리에스테르계 우레탄(메트)아크릴레이트, 폴리에테르계 우레탄(메트)아크릴레이트, 폴리에스테르(메트)아크릴레이트, 비스 A형 에폭시(메트)아크릴레이트 등의 올리고머/폴리머를 말단 또는 측쇄에 1개 이상 (메트)아크로일화한 (메트)아크릴레이트를 사용해도 된다.
아크릴계 수지 100질량부에 대한 가교제의 배합량은, 예를 들면, 0.1~10질량부이며, 0.5~8질량부가 바람직하고, 1~6질량부가 더욱 바람직하다. 이 배합량은, 구체적으로는, 예를 들면, 0.1, 0.5, 1.0, 1.5, 2.0, 2.5, 3.0, 3.5, 4.0, 4.5, 5.0, 5.5, 6.0, 6.5, 7.0, 7.5, 8.0, 8.5, 9.0, 9.5, 10.0질량부이며, 여기서 예시한 수치 중 어느 2개 사이의 범위 내여도 된다.
아크릴계 수지는, 가교 후의 유리 전이 온도(Tg)가 -30~5℃인 것이 바람직하고, -25~-5℃인 것이 더욱 바람직하다. 이 Tg는, 구체적으로는, 예를 들면, -30, -25, -20, -15, -10, -5, 0, 5℃이며, 여기서 예시한 수치 중 어느 2개 사이의 범위 내여도 된다.
점착제층(2)은, 예를 들면, 일반적인 콤마 도공, 그라비아 도공, 롤 도공, 스크린 도공 등의 도공 방식에 의해, 점착제를 기재층(1) 상에 도공함으로써, 또는 박리 필름 상에 도포 후, 기재층(1)에 전사함으로써 형성할 수 있다.
점착제층(2)을 접합한 반도체 웨이퍼를 100℃ 분위기 하에서 1분간 가열하고, 상온으로 냉각한 후의 점착제층(2)과 반도체 웨이퍼의 23℃에서의 JIS Z0237에 준하여 측정되는 점착력은, 6~50N/200mm가 바람직하고, 10~30N/200mm가 더욱 바람직하다. 또한, 가열 전의 상기 측정 조건에서의 점착력은, 6N/200mm 이상이 바람직하고, 예를 들면, 6~50N/200mm이다. 이들 점착력은, 구체적으로는, 예를 들면, 6, 10, 15, 20, 25, 30, 35, 40, 45, 50N/200mm이며, 여기서 예시한 수치 중 어느 2개 사이의 범위 내여도 된다.
<반도체 웨이퍼(4)>
반도체 웨이퍼(4)는, 볼록부(5)를 갖는다. 볼록부(5)는, 반도체 웨이퍼(4)의 면외 방향으로 돌출하는 임의의 구조체이다. 볼록부(5)의 예로서는, 돌기 전극이나, 요철을 갖는 회로의 볼록부 등을 들 수 있다.
반도체 웨이퍼(4)로서는, 실리콘 웨이퍼뿐만 아니라, 게르마늄 웨이퍼, 갈륨-비소 웨이퍼, 갈륨-인 웨이퍼, 갈륨-비소-알루미늄 웨이퍼 등을 들 수 있다. 반도체 웨이퍼(4)의 직경은, 바람직하게는, 1~16인치이며, 4~12인치가 더욱 바람직하다. 반도체 웨이퍼(4)의 두께는, 특별히 제한은 없지만, 500~800μｍ가 바람직하고, 520~775μｍ가 보다 바람직하다.
볼록부(5)의 높이는, 10~500μｍ가 바람직하고, 100~300μｍ가 더욱 바람직하다. 이 높이는, 구체적으로는, 예를 들면, 10, 50, 100, 150, 200, 250, 300, 350, 400, 450, 500μｍ이며, 여기서 예시한 수치 중 어느 2개 사이의 범위 내여도 된다.
반도체 웨이퍼(4)는, 볼록부(5)가 마련되어 있지 않은 외주부(4a)를 갖는 것이 바람직하다. 외주부(4a)의 폭은 1.0~3.0mm가 바람직하고, 1.5~2.5mm가 더욱 바람직하다.
볼록부(5)를 갖는 반도체 웨이퍼(4)를 이용한 최종 제품으로서는, 로직용, 메모리용, 센서용, 전원용 등의 전자 부품을 들 수 있다.
<경화성 수지(8)>
경화성 수지(8)는, 에너지선(예: 자외선)이나 열 등의 자극에 의해 경화되는 수지이다. 경화성 수지(8)는, 기재층(1)과 지지 필름(7) 사이에 배치된다.
경화성 수지(8)는, 경화 전의 점도가 100~3000mPa·s인 것이 바람직하고, 200~1000mPa·s인 것이 더욱 바람직하다. 점도가 100mPa·s 이상인 경우에 경화성 수지(8)가 면접촉이 아닌 점접촉이 되어, 프레스 공정에서 기포가 혼입되는 것이 억제되어, 연삭성이 우수하다. 점도가 3000mPa·s 이하인 경우, 경화성 수지(8)가 인접하는 볼록부(5)의 사이를 흐를 때에 기포가 잘 끼지 않아 연삭성이 우수하다. 점도는, E형 점도계를 사용하여 23℃ 및 50rpm의 조건에서 측정한다.
경화성 수지(8)는, 경화 후의 쇼어 D 경도가 5~70인 것이 바람직하고, 10~60인 것이 더욱 바람직하다. 쇼어 D 경도가 5 이상인 경우, 볼록부(5)의 유지성이 높기 때문에 연삭성이 우수하다. 쇼어 D 경도가 70 이하인 경우, 반도체 웨이퍼(4)로부터 점착 시트(10)를 박리할 때에 점착 시트(10)를 구부리기 쉽다. 쇼어 D 경도는 JIS K 6253에 준거한 조건에서 측정한다.
경화성 수지(8)는, 광경화성 수지가 바람직하고, 자외선 경화성 수지가 더욱 바람직하다.
경화성 수지(8)는, 아크릴계 수지를 베이스로 하는 것이 바람직하고, 그 조성은, 특별히 한정되지 않지만, 1,2-수소화 폴리부타디엔 말단 우레탄(메트)아크릴레이트, 이소보르닐아크릴레이트, 디에틸아크릴아미드를 포함하는 경화성 수지가 기재층(1)과 지지 필름(7)의 접착성을 향상시킬 수 있기 때문에 바람직하다.
경화성 수지(8)의 경화 수축률은, 7% 이하인 것이 바람직하다.
볼록부(5)의 높이를 Td(μｍ)로 하면, 경화성 수지(8)의 두께는, (Td+20)~(Td+200)μｍ가 바람직하고, (Td+50)~(Td+150)μｍ가 더욱 바람직하다.
<지지 필름(7)>
지지 필름(7)은, 경화성 수지(8)를 지지 가능한 임의의 필름이며, 에틸렌비닐아세테이트, 폴리에틸렌, 폴리프로필렌, 폴리부텐, 폴리부타디엔 등의 폴리올레핀류 외에, 폴리염화비닐, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리스티렌, 폴리카보네이트, 폴리이미드 등으로 형성 가능하다.
지지 필름(7)의 두께는 10~300μｍ가 바람직하고, 30~250μｍ가 더욱 바람직하다.
2. 반도체 웨이퍼의 제조 방법
도 1~도 9를 이용하여, 점착 시트(10)를 이용한 반도체 웨이퍼의 제조 방법에 대하여 설명한다. 이 제조 방법은, 프레임 부착 공정과, 가온 공정과, 절단 공정과, 수지 경화 공정과, 연삭 공정과, 박리 공정을 구비한다. 이들 공정을 실시하는 순서는, 이 순서에 한정되지 않고, 순서를 적절히 바꾸는 것도 가능하다. 이하, 각 공정에 대하여 설명한다.
<프레임 부착 공정>
도 1~도 2에 도시한 바와 같이, 프레임 부착 공정에서는, 링 프레임(3)에 점착 시트(10)를 부착한다. 링 프레임(3)은, 점착제층(2)의 개구부(2a)보다 직경이 큰 개구부(3a)를 갖고, 링 프레임(3)은 점착제층(2)에 부착할 수 있다. 이에 의해, 점착 시트(10)가 링 프레임(3)에 안정적으로 유지되어, 점착 시트(10)의 취급이 용이해진다.
<웨이퍼 부착 공정·가열 공정>
도 2~도 3에 도시한 바와 같이, 웨이퍼 부착 공정에서는, 반도체 웨이퍼(4)의 볼록부(5)가 마련된 면에 점착 시트(10)를 감압하에서 반도체 웨이퍼(4)의 외주부(4a)에 접착한다. 반도체 웨이퍼(4)가 점착제층(2)에 접착되는 부착면의 폭은, 1.0~3.0mm가 바람직하고, 1.5~2.5mm가 더욱 바람직하다.
이 공정은, 감압 챔버(16) 내에서 반도체 웨이퍼(4)를 점착 시트(10)에 부착함으로써 실시할 수 있다. 감압 챔버(16) 내의 압력은, 대기압보다 낮으면 좋고, 1000Pa 이하가 바람직하고, 500Pa 이하가 더욱 바람직하고, 100Pa 이하가 더욱 바람직하다. 감압 챔버(16) 내의 압력의 하한은, 특별히 규정되지 않지만, 예를 들면, 10Pa이다.
이와 같이 감압하에서 반도체 웨이퍼(4)를 점착 시트(10)에 부착함으로써, 반도체 웨이퍼(4)와 점착 시트(10)로 둘러싸인 밀폐 공간(2b) 내가 감압된 상태가 된다.
그 상태에서 반도체 웨이퍼(4)가 부착된 점착 시트(10)를 감압 챔버(16)로부터 취출하여 대기압에 노출시키면, 기재층(1)이 대기압에 의해 밀려 밀폐 공간(2b) 내에 들어가려고 한다. 기재층(1)은 가온되어 있지 않은 상태에서는 강성이 높고, 기재층(1)은 밀폐 공간(2b)에 거의 들어가지 않는다. 한편, 가온 공정에 있어서, 기재층(1)을 60~150℃로 가온하면, 기재층(1)이 연화되어, 도 4에 도시한 바와 같이, 기재층(1)이 밀폐 공간(2b) 내에 들어간다. 따라서, 볼록부(5)는 기재층(1)에 매입된 상태가되고, 볼록부(5)는 기재층(1)에 의해 보호된다. 볼록부(5)의 매입된 부위의 높이/볼록부(5) 전체의 높이의 비는 0.2~1이 바람직하고, 0.5~1이 더욱 바람직하고, 0.8~1이 더욱 바람직하다. 기재층(1)의 가온 온도는, 80~120℃가 바람직하다. 기재층(1)의 가온 시간은, 3~120초가 바람직하고, 5~60초가 더욱 바람직하다.
기재층(1)의 가온은, 반도체 웨이퍼(4)를 점착 시트(10)에 부착하기 전에 실시해도 되고, 부착한 후에 실시해도 된다. 또한, 이 가온은, 감압 챔버(16) 내에서 실시해도 되고, 감압 챔버(16) 밖에서 실시해도 된다.
<절단 공정>
도 4~도 5에 도시한 바와 같이, 절단 공정에서는, 점착 시트(10)를 반도체 웨이퍼(4)의 외주를 따라 절단한다. 이에 의해, 반도체 웨이퍼(4)가 부착된 점착 시트(10)가 링 프레임(3)으로부터 분리된다. 절단 공정은, 수지 경화 공정 후에 실시해도 된다.
<수지 경화 공정>
수지 경화 공정에서는, 웨이퍼 부착 공정 후에 기재층(1)을 경화성 수지(8)에 당접시키고, 그 상태에서 경화성 수지(8)를 경화시킨다. 이 공정은, 일례에서는, 이하와 같은 방법으로 실시 가능하다.
우선, 도 5~도 6에 도시한 바와 같이, 지지 필름(7) 상에 공급한 경화성 수지(8)에 점착 시트(10)를 대면시킨 상태에서 점착 시트(10)를 이동시킴으로써 경화성 수지(8)를 밀어 펼친다.
일례에서는, 감압공(6a)을 갖는 감압 유닛(6)에 반도체 웨이퍼(4)를 흡착시키고, 그 상태에서 점착 시트(10)를 경화성 수지(8)에 대하여 압착시킨다. 그 상태에서, 점착 시트(10)를 지지 필름(7)의 표면을 따라 이동시킴으로써 경화성 수지(8)가 밀려 펼쳐진다.
다음으로, 도 6~도 7에 도시한 바와 같이, 기재층(1)을 경화성 수지(8)에 당접시킨 상태에서 경화성 수지(8)를 경화시킨다.
일례에서는, 지지 필름(7)을 통해 자외선 등의 에너지선(9)을 경화성 수지(8)에 조사함으로써, 경화성 수지(8)를 경화시켜 경화수지(18)로 할 수 있다. 이에 의해, 점착 시트(10)가 지지 필름(7) 상에 안정적으로 유지된다.
<연삭 공정>
도 7~도 8에 도시한 바와 같이, 연삭 공정에서는, 반도체 웨이퍼(4)의 이면(4b)을 연삭한다.
반도체 웨이퍼(4)의 이면(4b)은, 볼록부(5)가 마련된 면과는 반대측의 면이다. 웨이퍼 이면의 연삭 가공의 방식에는 특별히 제한은 없고, 공지의 연삭 방식이 채용된다. 연삭은, 웨이퍼와 숫돌(다이아몬드 등)에 물을 가하여 냉각하면서 실시하는 것이 바람직하다. 박형화된 웨이퍼의 두께는, 300μｍ 이하가 바람직하고, 50μｍ 이하가 보다 바람직하다.
이면 연삭 시에는, 볼록부(5)에 대하여 반도체 웨이퍼(4)의 면내 방향의 하중이 가해지므로 볼록부(5)가 파손되기 쉽다. 그러나, 본 실시 형태에서는, 볼록부(5)의 적어도 일부가 기재층(1) 및 경화된 경화성 수지(8)에 매입되어 있기 때문에, 볼록부(5)가 기재층(1) 및 경화된 경화성 수지(8)에 의해 안정적으로 지지되기 때문에 볼록부(5)가 파손되기 어렵다.
<박리 공정>
도 8~도 9에 도시한 바와 같이, 박리 공정에서는, 반도체 웨이퍼(4)로부터 점착 시트(10)를 박리한다. 점착 시트(10)의 박리는, 점착 시트(10)가 반도체 웨이퍼(4)로부터 멀어지는 방향으로 점착 시트(10)를 만곡시킴으로써 실시할 수 있다.
이것에 의해, 반도체 웨이퍼(4)의 이면 연삭 공정이 완료된다. 볼록부(5)가 점착제와 접촉하고 있는 형태의 점착 시트를 이용하여 이면 연삭을 실시한 경우, 볼록부(5)에 점착제가 부착되는 경우가 있지만, 본 실시 형태에서는, 볼록부(5)는 점착제층(2)과 접촉하지 않기 때문에, 볼록부(5)에 점착제가 부착되는 것이 억제된다.
또한, 박리 공정 전에 다이싱 공정을 실시해도 된다. 다이싱 공정에서는, 반도체 웨이퍼(4)에 대하여 다이싱을 실시함으로써, 반도체 웨이퍼(4)를 복수의 반도체 칩으로 분할한다. 다이싱의 방법은, 특별히 한정되지 않고, 블레이드 다이싱, 레이저 다이싱, 스텔스 다이싱, 플라즈마 다이싱 등의 어느 방법이어도 된다.
다이싱 공정을 실시하면, 복수의 반도체 칩이 점착 시트(10)에 부착된 상태가 된다. 따라서, 박리 공정은 복수의 반도체 칩 각각을 점착 시트(10)로부터 박리하는 공정이 된다.
3. 기재 시트
도 10에 도시한 바와 같이, 본 발명의 일 실시 형태의 기재 시트(11)는 상술한 기재층(1)과 동일한 구성을 가질 수 있다. 즉, 기재 시트(11)는, 쿠션층(1a)과 그 위에 마련된 표면처리층(1b)을 구비하고, 표면처리층(1b)은, 아크릴계 수지를 포함하는 아크릴계 수지 조성물로 형성되고, 아크릴 수지는, 광조사 또는 가열에 의해 가교되어 있다. 기재 시트(11)는, 배리어층(1c)을 구비할 수 있다. 기재층(1), 쿠션층(1a), 표면처리층(1b), 및 배리어층(1c)의 설명은, "1-1. 기재층(1)"과 동일하다.
기재 시트(11)는, 볼록부(5)를 갖는 반도체 웨이퍼(4)의 이면 연삭용 점착 시트(10)의 기재층(1)으로서 사용할 수 있다. 또한, 기재 시트(11)에 점착제층(2)을 마련하지 않고, 볼록부(5)를 갖는 반도체 웨이퍼(4)의 이면 연삭용 시트로서 사용할 수도 있다. 이 경우, 예를 들면, 상기 "2. 반도체 웨이퍼의 제조 방법"의 <웨이퍼 부착 공정·가온 공정>에서 나타낸 감압 챔버(16) 내에서 기재 시트(11)를 반도체 웨이퍼(4)에 압착시켜 형성한 밀폐 공간(2b) 내부를 감압한 후, 기재 시트(11)와 반도체 웨이퍼(4)를 감압 챔버(16)로부터 꺼내어 대기압의 작용에 의해, 기재 시트(11)를 반도체 웨이퍼(4)에 밀착시킬 수 있다. 또한, 밀폐 공간(2b)을 형성하기 위해서, 예를 들면, 점착제층(2)과 같은 형상의 환상 패킹을 기재 시트(11)와 반도체 웨이퍼(4) 사이에 배치해도 된다.
실시예
1. 점착 시트(10)의 제조
<실시예 1>
실시예 1에 있어서는, 쿠션층(1a) 상에 표면처리층(1b)을 형성하고, 표면처리층(1b) 상에 개구부(2a)를 갖는 환상의 점착제층(2)을 형성함으로써 점착 시트(10)를 제조하였다.
보다 상세한 설명은 다음과 같다.
·쿠션층(1a)의 준비
우선, 150μｍ 두께의 에틸렌-메타크릴산 공중합체의 금속 이온 가교체(군제 주식회사(GUNZE LIMITED) 제조 펑클레어(FANCRARE) HMD)로 구성된 쿠션층(1a)을 준비하였다. 에틸렌-메타크릴산 공중합체는, 메타크릴산 단위의 비율이 15질량%, MFR(JIS K7210, 125℃/10.0kg 하중)이 5g/10min, 융점(JIS K7121)이 72℃였다.
·표면처리층(1b)의 형성
에틸 아크릴레이트 80질량부, 메틸 메타크릴레이트 12질량부, 메타크릴산 2-히드록시에틸 5질량부, 글리시딜메타크릴레이트 3질량부를 구성 모노머로 한 아크릴계 공중합체를 중합하고, 이 아크릴계 공중합체 100질량부에 대하여 가교제(교에이샤화학 주식회사(Kyoeisha Chemical Corporation) 제조, LIGHTACRYLATE1.9ND-A) 12질량부, 광중합 개시제(BASF 제조, 옴니라트(OMNIRAT) 184)의 질량부 1부를 첨가함으로써, 표면처리제를 조제하였다. 아크릴계 공중합체는, 가교 전의 Mw가 600,000, Tg가 -7℃이며, 가교 후의 Tg가 32℃였다.
다음에, 쿠션층(1a)에 표면처리제를 코팅하고, UV를 조사함으로써, 두께 2μm의 표면처리층(1b)을 형성하였다.
·점착제층(2)의 형성
수소화 폴리부타디엔디아크릴레이트(오사카유기화학 주식회사 제조, 상품명: BAC-45) 54.4질량부, 이소데실 아크릴레이트(오사카유기화학 주식회사 제조, 상품명: IDAA) 13.6질량부, 이소보닐 아크릴레이트(오사카유기화학 주식회사 제조, 상품명: IBXA) 32질량부, 광중합 개시제로서 α-아미노알킬페논(BASF사 제조, 상품명: 옴닐래트(Omnirad) 379EG) 7질량부, 소포제로서 비닐에테르 폴리머(교에이샤화학 주식회사(Kyoeisha Chemical Corporation) 제조, 상품명: 플로렌 AC-903) 3질량부, 가교제로서, 이소시아네이트(아사히카세이 주식회사(Asahi Kasei Corporation) 제조, 상품명: TPA-100) 3질량부를 첨가하여 액상의 조성물을 준비하였다. 이 조성물을 특정의 형상으로 표면처리층(1b) 상에 스크린 인쇄하고, UV 조사후에 40℃에서 4일간의 에이징을 실시하여, 두께 10μｍ의 환상의 점착제층(2)을 형성했다.
<실시예 2>
쿠션층(1a)에 대하여 코로나 방전 처리를 실시한 후에 표면처리층(1b)을 형성한 것 외에는, 실시예 1과 같은 방법으로 점착 시트(10)을 제조하였다.
<실시예 3>
표면처리층(1b)을 이하에 나타낸 방법으로 형성한 것을 제외하고는 실시예 1과 동일한 방법으로 점착 시트(10)를 제조하였다.
·표면처리층(1b)의 형성
에틸 아크릴레이트 50질량부, 메틸 메타크릴레이트 42질량부, 메타크릴산 2-히드록시에틸 5질량부, 글리시딜 메타크릴레이트 3질량부를 구성 모노머로 한 아크릴계 공중합체를 중합하고, 이 아크릴계 공중합체 100질량부에 대하여 이소시아네이트 가교제(니혼폴리우레탄 주식회사(Nippon Polyurethane Industry Corporation): 코로네이트(Coronate) L-45E)를 2질량부 첨가하여 표면처리제를 조제하였다. 아크릴계 공중합체는, 가교 전의 Mw가 600,000, Tg가 24℃이며, 가교 후의 Tg가 61℃였다.
다음에, 쿠션층(1a)에 표면처리제를 코팅하고, 40℃에서 7일간 가열함으로써, 두께 2μm의 표면처리층(1b)을 형성하였다.
<실시예 4>
쿠션층(1a)에 대하여 코로나 방전 처리를 실시한 후에 표면처리층(1b)을 형성한 것 외에는, 실시예 3과 같은 방법으로 점착 시트(10)을 제조하였다.
<비교예 1>
표면처리층(1b)을 형성하지 않고, 쿠션층(1a) 상에 점착제층(2)을 형성한 것을 제외하고는, 실시예 1과 같은 방법으로 점착 시트(10)을 제조하였다.
<비교예 2>
표면처리층(1b)을 형성하지 않고, 쿠션층(1a) 상에 점착제층(2)을 형성한 것을 제외하고는, 실시예 2과 같은 방법으로 점착 시트(10)을 제조하였다.
<비교예 3>
표면처리층(1b)을 이하에 나타낸 방법으로 형성한 것을 제외하고는 실시예 2과 동일한 방법으로 점착 시트(10)를 제조하였다.
·표면처리층(1b)의 형성
에틸 아크릴레이트 50질량부, 메틸 메타크릴레이트 42질량부, 메타크릴산 2-히드록시에틸 5질량부, 그리시딜메타크릴레이트 3질량부를 구성모노머로한 아크릴계 공중합체를 중합하고, 이것을 표면처리제로서, 쿠션층(1a) 상에 코팅하여 표면처리층(1b)을 형성하였다.
<비교예 4>
점착제층(2)을 이하에 나타낸 방법으로 형성한 것을 제외하고는 실시예 2과 동일한 방법으로 점착 시트(10)를 제조하였다.
·점착제층(2)의 형성
천연고무(무니 점도 75) 100질량부, SIS(니폰제온 주식회사(Zeon Corporation) 제조, 상품명 "QUINTAC 3460C", 방사상 구조 SIS, 스티렌 함유량 25중량%) 30질량부, 무수말레산 변성 C5,C9 레진(니폰제온 주식회사(Zeon Corporation) 제조, 상품명 "QUINTONE D-200") 40질량부를 톨루엔에 용해시킨 후, 가교제로서, 방향족 이소시아네이트(니폰폴리우레탄 주식회사(Nippon Polyurethane Industry Corporation): 코로네이트(Coronate) L) 3질량부를 첨가하여 용액상 고무 점착제 조성물을 제조하였다. 이 조성물을 분리막에 코팅하고, 가열경화시킴으로써, 두께 10μm의 점착제 필름을 얻었다. 얻어진 점착 필름을 개구부를 갖는 형상으로 펀칭하고, 표면처리층 상에 접합함으로써 두께 10μm의 환상의 점착제층(2)을 형성하였다.
2. 반도체 웨이퍼의 이면 연삭
상기 제작한 점착 시트(10)를 이용하여, 이하의 방법에 의해 반도체 웨이퍼(4)의 이면 연삭을 행하였다.
<프레임 부착 공정>
먼저, 링 프레임(3)에 점착 시트(10)를 부착하였다.
<웨이퍼 부착 공정·가온 공정>
다음에, 반도체 웨이퍼(4)의 볼록부(5)가 마련된 면에 점착 시트(10)를 감압 챔버(16) 내에서 반도체 웨이퍼(4)의 외주부(4a)에 부착하였다. 반도체 웨이퍼(4)로서는, 직경 8인치, 두께 725μｍ이고, 높이 230μｍ의 범프(돌기 전극)가, 외주의 3.0mm 이외의 영역에 형성되어 있는 것을 사용하였다. 반도체 웨이퍼(4)가 점착제층(2)에 접착되어 있는 부착면의 폭은, 2.0mm로 하였다. 감압 챔버(16) 내의 압력은, 100Pa이었다. 감압 챔버(16) 내에서는 기재층(1)을 100℃로 가온했다.
다음에, 반도체 웨이퍼(4)가 부착된 점착 시트(10)를 감압 챔버(16)로부터 꺼냈다.
<절단 공정>
다음으로, 점착 시트(10)를 반도체 웨이퍼(4)의 외주를 따라 절단하여, 링 프레임(3)을 점착 시트(10)로부터 분리하였다.
<수지 경화 공정>
다음으로, 지지 필름(7) 상에 공급된 경화성 수지(8)에 점착 시트(10)를 대면시킨 상태에서, 지지 필름(7)의 면내 방향으로 점착 시트(10)를 이동시킴으로써 경화성 수지(8)를 밀어 펼쳤다. 경화성 수지(8)은, 1,2-수소화 폴리부타디엔 말단 우레탄(메트)아크릴레이트, 이소보르닐아크릴레이트, 디에틸아크릴아미드로 구성되는 것을 사용하였다. 경화성 수지(8)의 경화 전의 점도(E형 점도계를 사용하여, 23℃ 및 50rpm의 조건에서 측정)는 470mPa·s였다.
다음으로, 기재층(1)을 경화성 수지(8)에 당접시킨 상태에서 경화성 수지(8)를 경화시켜, 경화수지(18)로 하였다. 경화성 수지(8)는, 지지 필름(7)측으로부터 경화성 수지에 대하여 365nm의 파장의 적산 광량이 2000mJ/cm2로 되도록 자외선을 조사하여, 경화시켰다. 경화수지(18)의 쇼어 D 경도(JIS K 6253)는, 15였다.
<연삭 공정>
다음으로, 반도체 웨이퍼(4)의 두께가 200μｍ가 될 때까지, 반도체 웨이퍼(4)의 이면 연삭을 행하였다. 이면 연삭은, 연마기(주식회사 디스코(DISCO) 제조 백 그라인더 DFG-841)를 사용하였다.
<박리 공정>
다음에, 점착 시트(10)를 반도체 웨이퍼(4)로부터 박리하였다.
3. 평가
제조한 점착 시트(10)에 대하여, 각 평가를 행했다. 그 결과를 표 1에 나타낸다.
표 1에 도시한 바와 같이, 모든 실시예에서, 모든 평가 항목에 대해 양호한 결과를 얻었다. 쿠션층(1a)이 코로나 방전 처리를 받지 않고, 표면처리층(1b)이 형성되지 않은 비교예 1에서는, 기재층(1)과 점착제층(2)의 밀착성이 불충분했다. 쿠션층(1a)이 코로나 방전 처리를 실시하고, 또한, 표면처리층(1b)이 형성되어 있지 않은 비교예 2에서는, 기재층(1)과 웨이퍼층(4)의 박리성이 불충분했다. 가교되지 않은 표면처리층(1b)을 구비한 비교예 3에서는, 쿠션층(1a)과 표면처리층(1b)의 밀착성이 불충분할 뿐만 아니라, 웨이퍼에 점착제 잔여물이 발생했다. 천연고무계 점착제를 이용하여 점착제층(2)을 형성한 비교예 4에서는 기재층(1)과 점착제(2)의 밀착성이 부족했다.
평가 방법의 자세한 내용은 다음과 같다.
<범프 추종성>
범프 추종성은 아래와 같은 방법으로 평가하였다.
상기 "2. 반도체 웨이퍼의 이면 연삭"의 절단 공정을 행한 후의, 반도체 웨이퍼(4)가 부착된 점착 시트(10)에 대해, 기재층(1)이 범프 간에 추종한 거리를 측정하여, 추종률(= 기재층(1)이 범프 간에 추종한 거리/범프의 높이)을 산출했다.
범프 추종성은, 추종률로부터, 이하의 기준으로 평가하였다.
○(우): 추종률 70% 이상
Х(불가): 추종률 70% 미만
<쿠션층과 표면 처리층 사이의 밀착성>
쿠션층(1a) 상에 형성된 표면처리층(1b)에 격자 크로스컷(1mm2의 바둑판 모양의 크로스컷을 100개)을 실시한 후, 표면처리층(1b)에 JIS Z 1522에 준거한 셀로판 점착 테이프(니치반 사제)를 부착하고, 손가락으로 강하게 압착시킨 후, 90°방향으로 박리하고, 표면처리층(1b)의 박리의 유무에 따라 평가하였다.
○ (우): 벗겨짐 없음
Х(불가): 벗겨짐 있음
<기재층과 점착제층의 밀착성>
상기의 "2. 반도체 웨이퍼의 이면 연삭"의 박리 공정을 수행한 후의, 점착 시트(10)의 점착제층(2)의 박리를 육안으로 관찰하였다.
○ (우): 벗겨짐 없음
Х (불가): 절반 혹은 전체가 벗겨져 있음
<기재층과 웨이퍼의 점착력 및 박리성>
기재층과 웨이퍼의 점착력은, 이하의 방법으로 측정하였다. 점착 시트(10)의 중앙 부근의 점착제층(2)이 형성되어 있지 않은 부위(즉, 기재층이 노출되어 있는 부위)로부터, 폭 10mm로 길이 100mm의 시험편을 잘라내고, 이 시험편을 이용하여, JIS Z0237(2009)의 점착력의 측정 방법(방법 1: 테이프 및 시트를 스테인리스 시험판에 대하여 180°로 떼어내는 시험 방법)에 준거하여 측정하였다. 구체적으로, 표면을 세정한 피착체(Si 웨이퍼)에 압착 장치(롤러 무게 2kg)를 이용하여, 시험편을 압착시킨 후, 100℃의 핫 플레이트 상에서 1분간 가열하였다. 피착체에 대하여 180°로 시험편을 벗겨냈을 때의 점착력을, 온도 23℃ 습도 50%의 환경 하에서, 만능형 인장 시험기(ORIENTEC 주식회사 제조, 텐실론(TENSILON), 모델명: RTG-1210)로, 이하의 조건으로 측정한 측정 결과를 200mm 폭에서의 수치로 환산하였다.
측정 모드: 인장
인장 속도: 300mm/min
척간 거리: 50mm
측정 샘플 폭: 10mm
얻어진 점착력의 측정 결과로부터, 기재층과 웨이퍼의 박리성을 이하의 기준에 따라 평가하였다.
○ (우): 0.5~50N/200mm
Х (불가): >50N/200mm 초과
<웨이퍼에의 점착제 잔여물>
또한, 상기 시험에 있어서, 박리후의 실리콘 웨이퍼에 점착제 잔여물의 유무를 육안으로 확인하고, 이하의 기준에 따라 평가하였다.
○ (우수): 점착제 잔여물 없음
Х (불가): 점착제 잔여물 있음
<표면처리층의 180℃에서의 저장탄성률(E')>
이형처리()가 실시된 폴리에틸렌 테레프탈레이트 필름의 이형처리면에, 각 실시예 및 비교예에서 사용한 표면처리제를 도포하고, 100℃에서 1분간 건조시킴으로써, 25μm의 표면처리층을 얻은 후, 경화 반응을 거쳐, 그 후에 표면처리층을 폭 3mm 및 길이 7mm로 다이 커팅하여 샘플으로 하였다. 인장 모드에서, 180℃에 도달했을 때의 저장 탄성 계수 E'는 점탄성 측정 장치(T.A. Instruments사에서 제조한 RSA-3)를 이용하여 하기 조건 하에서 측정하여 얻었다.
주파수 f=1Hz
온도: 30~180℃
승온 속도: 5℃/min
척간 거리 10mm
1: 기재층, 1a: 쿠션층, 1b: 표면처리층, 1c: 배리어층, 2: 점착제층, 2a: 개구부, 2b: 밀폐 공간, 3: 링 프레임, 3a: 개구부, 4a: 반도체 웨이퍼, 4a: 외주부, 4b: 이면, 5: 볼록부, 6: 감압 유닛, 6a: 감압공, 7: 지지 필름, 8: 경화성 수지, 9: 에너지선, 10: 점착 시트, 11: 기재 시트, 16: 감압 챔버, 18: 경화 수지

Claims (8)

  1. 볼록부를 갖는 반도체 웨이퍼의 이면 연삭용 점착 시트로서,
    기재층과 상기 기재층 상에 마련된 점착제층을 구비하고,
    상기 점착제층은, 상기 반도체 웨이퍼의 직경보다 작은 직경을 갖는 개구부를 가지고, 상기 반도체 웨이퍼의 볼록부가 상기 개구부 내에 배치되도록 상기 반도체 웨이퍼의 외주부에 접착되어,
    상기 반도체 웨이퍼가 상기 점착제층에 접착된 상태에서 상기 볼록부가 상기 기재층에 의해 보호되도록 구성되고,
    상기 기재층은, 쿠션층과 그 위에 마련된 표면처리층을 구비하고,
    상기 점착제층은, 상기 표면처리층 상에 마련되고,
    상기 표면처리층은, 아크릴계 수지를 포함하는 아크릴계 수지 조성물로 형성되고, 상기 아크릴계 수지가 광조사 또는 가열에 의해 가교되어 있고,
    상기 점착제층은, 아크릴계 수지를 포함하는 아크릴계 수지 조성물로 형성되어 있는, 점착 시트.
  2. 제1항에 있어서,
    상기 표면처리층의 180℃에서의 저장탄성률이 1.0Х104Pa~1.0Х108Pa인, 점착 시트.
  3. 제1항 또는 제2항에 있어서,
    상기 볼록부는, 상기 기재층에 매입되는 것에 의해 보호되는, 점착 시트.
  4. 제1항 또는 제2항에 있어서,
    상기 반도체 웨이퍼는, 감압 하에서 상기 점착제층에 접착되는, 점착 시트.
  5. 제1항 또는 제2항에 있어서,
    상기 점착 시트로부터 잘라낸 시험편의 기재층을 접합한 상기 반도체 웨이퍼를 100℃ 분위기 하에서 1분간 가열하고, 상온으로 냉각한 후의 상기 기재층과 상기 반도체 웨이퍼의 23℃에서의 JIS Z0237에 준하여 측정되는 점착력이 6N/200mm 미만인, 점착 시트.
  6. 제1항 또는 제2항에 기재된 점착 시트를 이용한 반도체 웨이퍼의 제조 방법으로서,
    프레임 부착 공정과, 웨이퍼 부착 공정과, 가온 공정과, 절단 공정과, 수지 경화 공정과, 연삭 공정을 구비하고,
    상기 프레임 부착 공정에서는, 링 프레임에 상기 점착 시트를 부착하고,
    상기 웨이퍼 부착 공정에서는, 상기 반도체 웨이퍼의 볼록부가 마련된 면에 상기 점착 시트를 감압 하에서 반도체 웨이퍼의 외주부에 부착하고,
    상기 가온 공정에서는, 상기 기재층을 가온하고,
    상기 절단 공정에서는, 상기 점착 시트를 상기 반도체 웨이퍼의 외주를 따라 절단하고,
    상기 수지 경화 공정에서는, 상기 웨이퍼 부착 공정 후에 상기 기재층을 경화성 수지에 당접시켜, 그 상태에서 상기 경화성 수지를 경화시키고,
    상기 연삭 공정에서는, 상기 반도체 웨이퍼의 이면을 연삭하는, 반도체 웨이퍼의 제조 방법.
  7. 기재 시트로서,
    쿠션층과 그 위에 마련된 표면처리층을 구비하고,
    상기 표면처리층은, 아크릴계 수지를 포함하는 아크릴계 수지 조성물로 형성되고, 상기 아크릴계 수지가 광조사 또는 가열에 의해 가교되어 있는, 기재 시트.
  8. 제7항에 있어서,
    상기 표면처리층의 180℃에서의 저장탄성률이 1.0Х104Pa~1.0Х108Pa인, 기재 시트.
KR1020237044784A 2021-05-26 2022-05-11 이면 연삭용 점착 시트 및 반도체 웨이퍼의 제조 방법, 기재 시트 KR20240013216A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021088684 2021-05-26
JPJP-P-2021-088684 2021-05-26
PCT/JP2022/019981 WO2022249888A1 (ja) 2021-05-26 2022-05-11 裏面研削用粘着シート及び半導体ウエハの製造方法、基材シート

Publications (1)

Publication Number Publication Date
KR20240013216A true KR20240013216A (ko) 2024-01-30

Family

ID=84229872

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237044784A KR20240013216A (ko) 2021-05-26 2022-05-11 이면 연삭용 점착 시트 및 반도체 웨이퍼의 제조 방법, 기재 시트

Country Status (6)

Country Link
EP (1) EP4333025A1 (ko)
JP (1) JPWO2022249888A1 (ko)
KR (1) KR20240013216A (ko)
CN (1) CN117378035A (ko)
TW (1) TW202248390A (ko)
WO (1) WO2022249888A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019140387A (ja) 2018-02-14 2019-08-22 株式会社ディスコ ウェハの処理方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5546134B2 (ja) * 2009-01-27 2014-07-09 古河電気工業株式会社 表面保護用粘着テープ
JP2012216619A (ja) * 2011-03-31 2012-11-08 Lintec Corp 表面保護用シート
JP5997478B2 (ja) * 2012-03-30 2016-09-28 リンテック株式会社 表面保護用シート
DE112015006857B4 (de) * 2015-08-31 2023-10-05 Disco Corporation Verfahren zum Bearbeiten eines Wafers und Schutzabdeckung zur Verwendung in diesem Verfahren
JP7108492B2 (ja) * 2018-08-06 2022-07-28 株式会社ディスコ 保護部材形成装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019140387A (ja) 2018-02-14 2019-08-22 株式会社ディスコ ウェハの処理方法

Also Published As

Publication number Publication date
JPWO2022249888A1 (ko) 2022-12-01
CN117378035A (zh) 2024-01-09
EP4333025A1 (en) 2024-03-06
WO2022249888A1 (ja) 2022-12-01
TW202248390A (zh) 2022-12-16

Similar Documents

Publication Publication Date Title
JP7207778B2 (ja) 半導体加工用粘着テープ、及び半導体装置の製造方法
KR101849785B1 (ko) 방사선 경화형 점착제 조성물 및 점착 시트
JP5128575B2 (ja) ステルスダイシング用粘着シート及び半導体装置の製造方法
US20070036930A1 (en) Pressure-sensitive adhesive sheet, production method thereof and method of processing articles
TWI823944B (zh) 半導體加工用黏著帶及半導體裝置的製造方法
CN112334558B (zh) 半导体加工用粘着胶带及半导体装置的制造方法
JP6009188B2 (ja) ワーク加工用シート基材およびワーク加工用シート
JP5997478B2 (ja) 表面保護用シート
JP5990910B2 (ja) 半導体ウエハ等加工用粘着テープ
JP2014185285A (ja) 半導体加工用粘着シート
WO2016140163A1 (ja) 半導体加工用シート
JP6343725B2 (ja) 半導体加工シート用基材フィルムおよび半導体加工シート
KR20240013216A (ko) 이면 연삭용 점착 시트 및 반도체 웨이퍼의 제조 방법, 기재 시트
JP2005281419A (ja) 粘着シート
KR20240013217A (ko) 이면 연삭용 점착 시트 및 반도체 웨이퍼의 제조 방법, 기재 시트
JP7426373B2 (ja) 裏面研削用粘着シート及び半導体ウエハの製造方法
JP7426372B2 (ja) 裏面研削用粘着シート及び半導体ウエハの製造方法
TW202321396A (zh) 用於具有凸部之半導體晶圓之加工用黏著片材之基材
TW202419602A (zh) 半導體加工用黏著片及半導體裝置之製造方法
TW202235560A (zh) 半導體加工用黏著薄片及半導體裝置之製造方法
JPWO2020003919A1 (ja) 半導体加工用粘着テープおよび半導体装置の製造方法
CN115141569A (zh) 工件加工用片
KR20240032655A (ko) 반도체 가공용 점착 시트 및 반도체 장치의 제조 방법
TW202323036A (zh) 半導體加工用黏著薄片及其製造方法以及半導體裝置之製造方法