KR20240009937A - 조화 처리 구리박, 캐리어 구비 구리박, 동장 적층판 및 프린트 배선판 - Google Patents

조화 처리 구리박, 캐리어 구비 구리박, 동장 적층판 및 프린트 배선판 Download PDF

Info

Publication number
KR20240009937A
KR20240009937A KR1020237038695A KR20237038695A KR20240009937A KR 20240009937 A KR20240009937 A KR 20240009937A KR 1020237038695 A KR1020237038695 A KR 1020237038695A KR 20237038695 A KR20237038695 A KR 20237038695A KR 20240009937 A KR20240009937 A KR 20240009937A
Authority
KR
South Korea
Prior art keywords
roughened
copper foil
particles
carrier
axis
Prior art date
Application number
KR1020237038695A
Other languages
English (en)
Inventor
히야마 사오리 고이데
마코토 호소카와
나카가와 미호 구리하라
치사토 다사카
아야코 요츠이
다시로 미사토 미조구치
Original Assignee
미쓰이금속광업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이금속광업주식회사 filed Critical 미쓰이금속광업주식회사
Publication of KR20240009937A publication Critical patent/KR20240009937A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/04—Wires; Strips; Foils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/16—Electroplating with layers of varying thickness
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Laminated Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

동장 적층판의 가공 내지 프린트 배선판의 제조에 있어서, 우수한 전송 특성과 높은 전단 강도를 양립 가능한, 조화 처리 구리박이 제공된다. 이 조화 처리 구리박은, 적어도 한쪽 측에 조화 처리면을 갖는다. 이 조화 처리면은 구상 입자를 포함하는 복수의 조화 입자를 갖고 있고, 조화 처리면에 대하여 FIB-SEM을 사용하여 얻어지는 화상을 삼차원 화상 해석한 경우에, 조화 입자의 평균 높이가 70㎚ 이하이며, 또한, 복수의 조화 입자에 차지하는 구상 입자의 비율이 30％ 이상이다. 구상 입자는, 조화 입자에 대하여 서로 직교하는 장축, 중축 및 단축을 설정하고, 장축의 길이 L을 1.0으로 한 경우에, 중축의 길이 M이 0.3≤M≤1.0을 충족시키고, 또한 단축의 길이 S가 0.3≤S≤1.0을 충족시키는 입자이다.

Description

조화 처리 구리박, 캐리어 구비 구리박, 동장 적층판 및 프린트 배선판
본 발명은, 조화 처리 구리박, 캐리어 구비 구리박, 동장 적층판 및 프린트 배선판에 관한 것이다.
근년, 회로의 미세화에 적합한 프린트 배선판의 제조 공법으로서, MSAP(모디파이드·세미·애디티브·프로세스)법이 널리 채용되고 있다. MSAP법은, 매우 미세한 회로를 형성하는 데 적합한 방법이며, 그 특징을 살리기 위해, 캐리어 구비 구리박을 사용하여 행해지고 있다. 예를 들어, 도 1 및 도 2에 도시된 바와 같이, 극박 구리박(조화 처리 구리박(10))을, 하지 기재(11a) 상에 하층 회로(11b)를 구비한 절연 수지 기판(11) 상에 프리프레그(12)와 프라이머층(13)을 통해 프레스하여 밀착시키고(공정 (a)), 캐리어(도시하지 않음)를 박리한 후, 필요에 따라서 레이저 천공에 의해 비아 홀(14)을 형성한다(공정 (b)). 이어서, 화학 구리 도금(15)을 실시한(공정 (c)) 후에, 드라이 필름(16)을 사용한 노광 및 현상에 의해 소정의 패턴으로 마스킹하고(공정 (d)), 전기 구리 도금(17)을 실시한다(공정 (e)). 드라이 필름(16)을 제거하여 배선 부분(17a)을 형성한 후(공정 (f)), 서로 이웃하는 배선 부분(17a와 17a) 간의 불필요한 극박 구리박 등을 그것들의 두께 전체에 걸쳐 에칭에 의해 제거하여(공정 (g)), 소정의 패턴으로 형성된 배선(18)을 얻는다. 여기서, 회로-기판간의 물리적 밀착성을 향상시키기 위해, 극박 구리박의 표면에 조화 처리를 행하는 것이 일반적으로 행해지고 있다.
실제로, MSAP법 등에 의한 미세 회로 형성성이 우수한 캐리어 구비 구리박이 몇 가지 제안되어 있다. 예를 들어, 특허문헌 1(국제 공개 제2016/117587호)에는, 박리층 측의 면의 표면 피크간 평균 거리가 20㎛ 이하이며, 또한, 박리층과 반대 측의 면의 기복의 최대 고저차가 1.0㎛ 이하인 극박 구리박을 구비한 캐리어 구비 구리박이 개시되어 있고, 이러한 양태에 의하면 미세 회로 형성성과 레이저 가공성을 양립시킬 수 있다고 되어 있다. 또한, 특허문헌 2(일본 특허 공개 제2018-26590호 공보)에는, 미세 회로 형성성을 향상시키는 것을 목적으로 하여, 극박 구리층 측 표면의 ISO25178에 준거한 최대 산 높이 Sp와 돌출 산부 높이 Spk의 비 Sp/Spk가 3.271 이상 10.739 이하인 캐리어 구비 구리박이 개시되어 있다.
한편, 회로의 세선화가 진행됨에 따라서, 프린트 배선판의 실장 공정에 있어서, 회로에 가로 방향으로부터의 물리적인 응력(즉 전단 응력)이 가해짐으로써 회로가 박리되기 쉬워져, 수율이 저하된다고 하는 과제가 현재화되고 있다. 이 점에서, 회로와 기판의 물리 밀착 지표의 하나로 셰어 강도(전단 강도)가 있고, 상술한 회로 박리를 효과적으로 피하기 위해, 전단 강도의 향상에 적합한 조화 처리 구리박이 제안되어 있다. 예를 들어, 특허문헌 3(국제 공개 제2020/031721호)에는, ISO25178에 규정되는 최대 높이 Sz, 계면의 전개 면적비 Sdr 및 산의 정점 밀도 Spd가 각각 소정의 범위로 제어된 조화 처리 구리박이 개시되어 있다. 이러한 조화 처리 구리박에 의하면, 동장 적층판의 가공 내지 프린트 배선판의 제조에 있어서, 우수한 에칭성과 높은 전단 강도를 양립시킬 수 있다고 되어 있다.
그런데, 근년의 휴대용 전자 기기 등의 고기능화에 수반하여, 대량의 정보의 고속 처리를 하기 위해 신호의 고주파화가 진행되고 있고, 특히 제5세대 이동 통신 시스템(5G)이나 제6세대 이동 통신 시스템(6G) 등의 고주파 용도에 적합한 프린트 배선판이 요구되고 있다. 이와 같은 고주파용 프린트 배선판에는, 고주파 신호를 품질 저하시키지 않고 전송 가능하게 하기 위해, 전송 손실의 저감이 요망된다. 프린트 배선판은 배선 패턴으로 가공된 구리박과 절연 수지 기재를 구비한 것이지만, 전송 손실은, 구리박에 기인하는 도체 손실과, 절연 수지 기재에 기인하는 유전체 손실로 주로 이루어진다.
도체 손실은, 고주파로 될수록 현저하게 나타나는 구리박의 표피 효과에 의해 증대될 수 있다. 따라서, 고주파 용도에 있어서의 전송 손실을 억제하기 위해서는, 구리박의 표피 효과를 저감하기 위해 구리박의 평활화 및 조화 입자의 미세화가 요구된다. 이 점에서, 전송 손실의 저감을 목적으로 한 조화 처리 구리박이 알려져 있다. 예를 들어, 특허문헌 4(일본 특허 제6462961호 공보)에는, 구리박의 적어도 편면에, 조화 처리층, 방청 처리층 및 실란 커플링층이 이 순으로 적층된 표면 처리 구리박에 관하여, 실란 커플링층의 표면으로부터 측정된 계면의 전개 면적비 Sdr이 8％ 이상 140％ 이하, 제곱 평균 평방근 표면 구배 Sdq가 25° 이상 70° 이하, 및 표면 성상의 애스펙트비 Str이 0.25 이상 0.79 이하인 것이 개시되어 있다. 이러한 표면 처리 구리박에 의하면, 고주파 전기 신호의 전송 손실이 적고, 또한 리플로 솔더링 시의 우수한 밀착성을 갖는 프린트 배선판의 제조가 가능해진다고 되어 있다.
국제 공개 제2016/117587호 일본 특허 공개 제2018-26590호 공보 국제 공개 제2020/031721호 일본 특허 제6462961호 공보
상술한 대로, 고주파 전송의 관점에서, 신호를 흐르게 하는 회로 배선을 형성하는 재료로서 전송 손실이 적은 구리박(즉 고주파 특성이 우수한 구리박)이 요구되고 있다. 구리박의 평활화 및 조화 입자의 미소화에 의해, 전송 손실을 억제할 수 있다고 생각되지만, 구리박과 기판 수지 등의 물리적 밀착력(특히 전단 강도)은 저하되게 된다. 이와 같이, 우수한 전송 특성과 높은 회로 밀착성을 양립시키는 것은 용이한 것은 아니다.
본 발명자들은, 금번, 조화 처리 구리박에 있어서, 조화 입자의 평균 높이, 및 조화 입자에 차지하는 구상 입자의 비율을 각각 소정의 범위 내로 제어한 표면 프로파일을 부여함으로써, 동장 적층판의 가공 내지 프린트 배선판의 제조에 있어서, 우수한 전송 특성과 높은 전단 강도를 양립시킬 수 있다라는 지견을 얻었다.
따라서, 본 발명의 목적은, 동장 적층판의 가공 내지 프린트 배선판의 제조에 있어서, 우수한 전송 특성과 높은 전단 강도를 양립 가능한, 조화 처리 구리박을 제공하는 것에 있다.
본 발명에 따르면, 이하의 양태가 제공된다.
[양태 1]
적어도 한쪽 측에 조화 처리면을 갖는 조화 처리 구리박이며, 상기 조화 처리면이 구상 입자를 포함하는 복수의 조화 입자를 갖고 있고,
상기 조화 처리면에 대하여 FIB-SEM을 사용하여 얻어지는 화상을 삼차원 화상 해석한 경우에, 상기 조화 입자의 평균 높이가 70㎚ 이하이며, 또한, 상기 복수의 조화 입자에 차지하는 상기 구상 입자의 비율이 30％ 이상이며,
상기 구상 입자는, 상기 조화 입자에 대하여, 서로 직교하는 장축, 중축 및 단축을 설정하고, 상기 장축의 길이 L을 1.0으로 한 경우에, 상기 중축의 길이 M이 0.3≤M≤1.0을 충족시키고, 또한, 상기 단축의 길이 S가 0.3≤S≤1.0을 충족시키는 입자인, 조화 처리 구리박.
[양태 2]
상기 평균 높이가 20㎚ 이상 70㎚ 이하인, 양태 1에 기재된 조화 처리 구리박.
[양태 3]
상기 구상 입자의 비율이 30％ 이상 90％ 이하인, 양태 1 또는 2에 기재된 조화 처리 구리박.
[양태 4]
상기 조화 처리면에 대하여 FIB-SEM을 사용하여 얻어지는 화상을, z축이 상기 조화 처리면에 대하여 수직으로 되고, 또한, x-y면이 상기 조화 처리면과 평행하게 되도록 x축, y축 및 z축을 할당하여 삼차원 화상 해석하여 상기 조화 입자를 복수의 복셀로 분할한 경우에, 상기 복수의 조화 입자는, 바닥 면적비의 평균값이 3.0 이하이며,
상기 바닥 면적비는, 각 조화 입자에 있어서의 바닥 면적에 대한 투사 면적의 비이며, 상기 바닥 면적은, 상기 각 조화 입자의 저면을 구성하는 복셀의 x-y 평면적값으로서 정의되고, 상기 투사 면적은, 상기 각 조화 입자에 있어서의 x축 방향의 최대 복셀의 x값 및 y축 방향의 최대 복셀의 y값의 곱으로서 정의되는, 양태 1 내지 3 중 어느 하나에 기재된 조화 처리 구리박.
[양태 5]
상기 바닥 면적비의 평균값이 2.0 이상 3.0 이하인, 양태 4에 기재된 조화 처리 구리박.
[양태 6]
상기 조화 처리면에 방청 처리층 및/또는 실란 커플링제층을 더 구비한, 양태 1 내지 5 중 어느 하나에 기재된 조화 처리 구리박.
[양태 7]
캐리어와, 해당 캐리어 상에 마련된 박리층과, 해당 박리층 상에 상기 조화 처리면을 외측으로 하여 마련된 양태 1 내지 6 중 어느 하나에 기재된 조화 처리 구리박을 구비한, 캐리어 구비 구리박.
[양태 8]
양태 1 내지 6 중 어느 하나에 기재된 조화 처리 구리박 또는 양태 7에 기재된 캐리어 구비 구리박을 구비한, 동장 적층판.
[양태 9]
양태 1 내지 6 중 어느 하나에 기재된 조화 처리 구리박 또는 양태 7에 기재된 캐리어 구비 구리박을 구비한, 프린트 배선판.
도 1은 MSAP법을 설명하기 위한 공정 흐름도이며, 전반의 공정(공정 (a) 내지 (d))을 도시하는 도면이다.
도 2는 MSAP법을 설명하기 위한 공정 흐름도이며, 후반의 공정(공정 (e) 내지 (g))을 도시하는 도면이다.
도 3은 복수의 복셀로 분할된 조화 입자의 모식도이며, 투사 면적 및 바닥 면적을 설명하기 위한 도면이다.
도 4는 레이저 현미경에 의해 조화 처리면을 측정한 경우에 있어서의, 레이저광이 입사할 수 없는 영역을 도시하는 도면이다.
도 5는 3D-SEM 관찰에서의 x축, y축 및 z축, 그리고 슬라이스면 S를 조화 처리 구리박과의 관계에 있어서 도시하는 도면이다.
도 6은 3D-SEM 화상 해석에 있어서의, x축, y축 및 z축을 회전시킨 후의 각 축과 조화 처리 구리박의 관계를 도시하는 도면이다.
정의
본 발명을 특정하기 위해 사용되는 용어 내지 파라미터의 정의를 이하에 나타낸다.
본 명세서에 있어서, 「조화 처리면에 대하여 FIB-SEM을 사용하여 얻어지는 화상」이란, 조화 처리 구리박의 조화 처리면에 대하여, FIB(집속 이온빔)에 의한 단면 가공과 SEM(주사 전자 현미경)에 의한 단면 관찰을 거쳐 취득되는 단면 화상의 집합체를 의미하고, 전체로서 삼차원 형상 데이터를 구성한다. 구체적으로는, 도 5에 도시된 바와 같이, x축 및 z축을 조화 처리 구리박(10)의 면내 방향으로 하고, 또한, y축을 조화 처리 구리박(10)의 두께 방향으로 규정한 후에, x-y면과 평행인 슬라이스면 S에서의 조화 처리 구리박(10)의 조화 처리면을 포함하는 단면 화상을 취득하고, 이 슬라이스면을 z축 방향으로 소정 간격(예를 들어 5㎚)씩 평행 이동시키면서, 소정의 해석 영역(예를 들어 조화 처리면을 평면에서 본 경우에 2400㎚×2400㎚의 영역)에 있어서 취득되는 단면 화상의 집합체이다.
본 명세서에 있어서, 「조화 입자의 평균 높이」란, 소정의 해석 영역(예를 들어 조화 처리면을 평면에서 본 경우에 2400㎚×2400㎚의 영역)에 존재하는 조화 입자의 높이의 평균값을 의미한다. 조화 입자의 평균 높이는, 조화 처리면에 대하여 FIB-SEM을 사용하여 얻어지는 화상을 삼차원 화상 해석함으로써, 특정할 수 있다. 또한, 삼차원 화상 해석 시에, 조화 처리 전의 구리박의 하지 형상 등이 조화 입자(볼록부)로 판단되는 경우가 있지만, 이와 같이 판단된 부분은, 조화 처리에 의해 형성된 것은 아니더라도 조화 입자로 간주하여, 각종 파라미터의 계산에 산입하는 것으로 한다.
본 명세서에 있어서, 「구상 입자」란, 조화 입자에 대하여 서로 직교하는 장축, 중축 및 단축을 설정하고, 장축의 길이 L을 1.0으로 한 경우에, 중축의 길이 M이 0.3≤M≤1.0을 충족시키고, 또한, 단축의 길이 S가 0.3≤S≤1.0을 충족시키는 입자를 의미한다. 본 명세서에 있어서, 「평평한 입자」란, 상기 장축의 길이 L을 1.0으로 한 경우에, 상기 중축의 길이 M이 0.3<M≤1.0을 충족시키고, 또한, 상기 단축의 길이 S가 S<0.3을 충족시키는 입자를 의미한다. 본 명세서에 있어서, 「가늘고 긴 입자」란, 상기 장축의 길이 L을 1.0으로 한 경우에, 상기 중축의 길이 M이 M≤0.3을 충족시키고, 또한, 상기 단축의 길이 S가 S<0.3을 충족시키는 입자를 의미한다. 본 명세서에 있어서 「구상 입자의 비율」이란, 소정의 해석 영역(예를 들어 조화 처리면을 평면에서 본 경우에 2400㎚×2400㎚의 영역)에 존재하는 조화 입자에 차지하는, 구상 입자의 비율을 의미한다. 즉, 구상 입자의 개수 NS를, 각 입자의 개수의 합(즉 구상 입자의 개수 NS, 평평한 입자의 개수 NF 및 가늘고 긴 입자의 개수 NE의 합)으로 나눈 값에, 100을 곱함으로써(=100×NS/(NS+NF+NE)), 구상 입자의 비율을 산출할 수 있다. 구상 입자, 평평한 입자 및 가늘고 긴 입자의 분류는, 조화 처리면에 대하여 FIB-SEM을 사용하여 얻어지는 화상을 삼차원 화상 해석함으로써 행할 수 있다.
본 명세서에 있어서, 「복셀」이란, 삼차원 화상 데이터에 있어서의 체적의 요소이며, 이차원 화상 데이터의 화소에 대응하는 개념이다. 복셀은, 입방체나 직육면체 등으로 표현할 수 있고, 예를 들어 1복셀마다 (세로, 가로, 높이)=(1㎚, 1㎚, 1㎚)와 같은 크기를 갖기 때문에, SI 단위로 환산하는 것이 가능하다.
본 명세서에 있어서, 「바닥 면적비의 평균값」이란, 소정의 해석 영역(예를 들어 조화 처리면을 평면에서 본 경우에 2400㎚×2400㎚의 영역)에 존재하는 조화 입자의 바닥 면적비의 평균값을 의미하고, 「바닥 면적비」란, 각 조화 입자에 있어서의 바닥 면적에 대한 투사 면적의 비를 의미한다. 바닥 면적 및 투사 면적은, 조화 입자를 복수의 복셀로 분할함으로써, 특정할 수 있다. 구체적으로는, 조화 처리면에 대하여 FIB-SEM을 사용하여 얻어지는 화상을, 도 6에 도시된 바와 같이, z축이 조화 처리면에 대하여 수직으로 되고, 또한, x-y면이 조화 처리면과 평행하게 되도록 x축, y축 및 z축을 할당하여 삼차원 화상 해석하여 조화 입자를 복수의 복셀로 분할한다. 이때, 도 3에 도시된 바와 같이, 투사 면적 P는, 조화 입자(10a)에 있어서의 x축 방향의 최대 복셀의 x값 및 y축 방향의 최대 복셀의 y값의 곱으로서 정의된다. 또한, 도 3에 도시된 바와 같이, 바닥 면적 B는, 조화 입자(10a)의 저면을 구성하는 복셀의 x-y 평면적값으로서 정의된다.
상술한 대로, 조화 입자의 평균 높이, 구상 입자의 비율, 및 바닥 면적비의 평균값은, 조화 처리면에 대하여 FIB-SEM을 사용하여 얻어지는 화상을 삼차원 화상 해석함으로써, 특정할 수 있다. 이와 같은 삼차원 화상 해석은, 시판되고 있는 소프트웨어를 사용하여 행할 수 있다. 예를 들어, 조화 처리면의 화상(조화 처리 구리박의 삼차원 형상 데이터의 슬라이스 화상)에 대하여, 삼차원 위치 정렬 소프트웨어 「ExFact Slice Aligner(버전 2.0)」(니혼 비주얼 사이언스 가부시키가이샤제) 그리고 삼차원 화상 해석 소프트웨어 「ExFact VR(버전 2.2)」 및 「foil Analysis(버전 1.0)」(모두 니혼 비주얼 사이언스 가부시키가이샤제)를 사용하여, 본 명세서의 실시예에 기재되는 여러 조건에 따라서 화상 해석을 행할 수 있다. 또한, FIB-SEM을 사용하여 얻어지는 단면 화상의 취득 방법에 대해서는 후술하는 실시예에 나타내는 것으로 한다.
본 명세서에 있어서, 캐리어의 「전극면」이란, 캐리어 제작 시에 음극과 접해 있는 측의 면을 가리킨다.
본 명세서에 있어서, 캐리어의 「석출면」이란, 캐리어 제작 시에 전해 구리가 석출되어 가는 측의 면, 즉 음극과 접하고 있지 않은 측의 면을 가리킨다.
조화 처리 구리박
본 발명에 의한 구리박은 조화 처리 구리박이다. 이 조화 처리 구리박은, 적어도 한쪽 측에 조화 처리면을 갖는다. 이 조화 처리면은, 구상 입자를 포함하는 복수의 조화 입자를 갖는다. 그리고, 조화 처리면에 대하여 FIB-SEM을 사용하여 얻어지는 화상을 삼차원 화상 해석한 경우에, 조화 입자의 평균 높이가 70㎚ 이하이다. 또한, 복수의 조화 입자에 차지하는 구상 입자의 비율이 30％ 이상이다. 이와 같이 조화 처리 구리박에 있어서, 조화 입자의 평균 높이, 및 조화 입자에 차지하는 구상 입자의 비율을 각각 소정의 범위 내로 제어한 표면 프로파일을 부여함으로써, 동장 적층판의 가공 내지 프린트 배선판의 제조에 있어서, 우수한 전송 특성(특히 우수한 고주파 특성)과 높은 전단 강도(나아가서는 전단 강도라고 하는 관점에서의 높은 회로 밀착성)를 양립시킬 수 있다.
상술한 대로, 우수한 전송 특성과 높은 전단 강도는 본래적으로는 양립되기 어려운 것이지만, 본 발명의 조화 처리 구리박에 의하면 이들을 예상외로도 양립시키는 것이 가능해진다. 그 메커니즘은 반드시 확실한 것은 아니지만, 요인의 하나로서 이하와 같은 것을 들 수 있다. 먼저, 조화 입자의 평균 높이를 70㎚ 이하로 작게 함으로써, 조화 입자의 미세화에 의한 전송 손실의 저감을 실현할 수 있다. 그리고, 조화 입자의 미세화에 수반하여 전단 강도의 저하가 염려되는바, 조화 입자에 차지하는 구상 입자의 비율을 30％ 이상으로 크게 함으로써, 구상 입자의 잘록한 형상에 기초하는 앵커 효과를 발휘시킬 수 있어, 미세 입자이면서도 수지와의 우수한 밀착성을 실현할 수 있는 것으로 생각된다.
한편, 종래 기술에 있어서는, 레이저 현미경을 사용하여 조화 형상을 평가하였지만, 이러한 방법으로는 미소한 조화 형상의 특징을 올바르게 평가하는 데 한계가 있다. 여기서, 레이저 현미경에 의한 조화 처리면의 측정의 일 예를 도 4에 모식적으로 도시한다. 도 4에 도시된 바와 같이, 레이저 현미경에 의한 측정에서는, 조화 처리면 상으로부터 레이저광이 조사된다. 이때, 조화 입자(10a)에 차단됨으로써 레이저광이 입사할 수 없는 영역 N이 존재한다. 이 영역 N에 기인하여, 레이저 현미경을 사용한 조화 처리면의 측정에서는, 조화 입자(10a)의 잘록한 형상 등의 특징을 올바르게 평가하는 것이 곤란해질 수 있다. 이 문제는, 우수한 전송 특성과 높은 회로 밀착성을 양립시키는 미소한 조화 형상을 추구하는 경우에 현저해진다. 또한, 종래 기술에 있어서, 3차원적으로 샘플을 평가하는 방법도 검토되고 있지만, 우수한 전송 특성과 높은 전단 강도를 양립 가능한 평가 방법으로서 충분한 것이라고는 할 수 없다. 이에 반해, 본 발명에서는, 조화 입자의 평균 높이, 및 구상 입자의 비율에 주목하여, 조화 처리 구리박을 3차원적으로 평가하여 이들을 각각 적절한 범위로 제어함으로써, 동장 적층판 또는 프린트 배선판에 사용된 경우에, 우수한 전송 특성과 높은 전단 강도를 양립시킬 수 있다.
조화 입자의 평균 높이는 70㎚ 이하이며, 바람직하게는 20㎚ 이상 70㎚ 이하, 보다 바람직하게는 30㎚ 이상 70㎚ 이하, 더욱 바람직하게는 50㎚ 이상 70㎚ 이하, 특히 바람직하게는 60㎚ 이상 70㎚ 이하이다. 이렇게 함으로써, 높은 전단 강도이면서도, 우수한 전송 특성을 실현할 수 있다.
조화 입자에 차지하는 구상 입자의 비율은 30％ 이상이며, 바람직하게는 30％ 이상 90％ 이하, 보다 바람직하게는 30％ 이상 70％ 이하, 더욱 바람직하게는 30％ 이상 50％ 이하, 특히 바람직하게는 35％ 이상 45％ 이하이다. 이렇게 함으로써, 우수한 전송 특성이면서도, 높은 전단 강도를 실현할 수 있다.
조화 입자에 있어서의 바닥 면적비의 평균값은 3.0 이하인 것이 바람직하고, 보다 바람직하게는 2.0 이상 3.0 이하이다. 근년, 전자 기기 단말기 등의 경박단소화에 수반하여, 회로에는 한층 더한 세선화도 요구되고 있는바, 조화 입자에 있어서의 바닥 면적비의 평균값을 상기 범위 내로 함으로써, 구리박의 에칭성을 향상시킬 수 있어, 세선 회로의 형성에 유리한 것이 된다.
바닥 면적비의 평균값을 제어함으로써 에칭성이 향상되는 메커니즘은 반드시 확실한 것은 아니지만, 요인의 하나로서 이하와 같은 것을 들 수 있다. 즉, 동장 적층판 등에 대하여 에칭에 의해 회로 형성을 행할 때는, 표면의 구리박뿐만 아니라 기판 수지에 파고 들어가게 한 조화 입자도 제거할 필요가 있다. 이때, 조화 입자의 잘록한 부분이 너무 가늚으로써, 수지 기판의 조화 입자를 파고 들어가게 한 부분에 에칭액이 침입하기 어려워져, 잔류 구리를 없애기 위해 많은 에칭양을 요해 버리는 경우가 일어날 수 있다. 이 점에서, 조화 입자에 있어서의 바닥 면적비의 평균값이 상기 범위 내이면, 에칭액이 침입하는 데 알맞은 잘록한 형상을 갖는 것이 되어, 조화 입자를 제거할 때 필요한 에칭양을 저감할 수 있다고 생각된다.
조화 처리 구리박의 두께는 특별히 한정되지는 않지만, 0.1㎛ 이상 35㎛ 이하가 바람직하고, 보다 바람직하게는 0.5㎛ 이상 5.0㎛ 이하, 더욱 바람직하게는 1.0㎛ 이상 3.0㎛ 이하이다. 또한, 조화 처리 구리박은, 통상의 구리박 표면에 조화 처리를 행한 것에 한하지 않고, 캐리어 구비 구리박의 구리박 표면에 조화 처리를 행한 것이어도 된다. 여기서, 조화 처리 구리박의 두께는, 조화 처리면의 표면에 형성된 조화 입자의 높이를 포함하지 않는 두께(조화 처리 구리박을 구성하는 구리박 자체의 두께)이다. 상기 범위의 두께를 갖는 구리박을, 극박 구리박이라 하는 경우가 있다.
조화 처리 구리박은, 적어도 한쪽 측에 조화 처리면을 갖는다. 즉, 조화 처리 구리박은 양측에 조화 처리면을 갖는 것이어도 되고, 한쪽 측에만 조화 처리면을 갖는 것이어도 된다. 조화 처리면은, 복수의 조화 입자를 구비하여 이루어지고, 이들 복수의 조화 입자는 각각 구리 입자로 이루어지는 것이 바람직하다. 구리 입자는 금속 구리로 이루어지는 것이어도 되고, 구리 합금으로 이루어지는 것이어도 된다.
조화 처리면을 형성하기 위한 조화 처리는, 구리박 상에 구리 또는 구리 합금으로 조화 입자를 형성함으로써 바람직하게 행할 수 있다. 이 조화 처리는, 3단계의 도금 공정을 거치는 도금 방법에 따라서 행해지는 것이 바람직하다. 이 경우, 1단계째의 도금 공정에서는, 구리 농도 5g/L 이상 15g/L 이하, 및 황산 농도 200g/L 이상 250g/L 이하의 황산구리 용액을 사용하여, 액온 25℃ 이상 45℃ 이하, 전류 밀도 2A/dm2 이상 4A/dm2 이하의 도금 조건에서 전착을 행하는 것이 바람직하다. 특히, 1단계째의 도금 공정은, 2개의 조를 사용하여 합계 2회 행하는 것이 바람직하다. 2단계째의 도금 공정에서는, 구리 농도 60g/L 이상 80g/L 이하, 및 황산 농도 200g/L 이상 260g/L 이하의 황산구리 용액을 사용하여, 액온 45℃ 이상 55℃ 이하, 전류 밀도 10A/dm2 이상 15A/dm2 이하의 도금 조건에서 전착을 행하는 것이 바람직하다. 3단계째의 도금 공정에서는, 구리 농도 5g/L 이상 20g/L 이하, 황산 농도 60g/L 이상 90g/L 이하, 염소 농도 20mg/L 이상 40mg/L 이하, 및 9-페닐아크리딘(9PA) 농도 100mg/L 이상 200mg/L 이하의 황산구리 용액을 사용하여, 액온 25℃ 이상 35℃ 이하, 전류 밀도 30A/dm2 이상 60A/dm2 이하의 도금 조건에서 전착을 행하는 것이 바람직하다. 2단계째 및 3단계째의 각 도금 공정은, 2개의 조를 사용하여 합계 2회 행해도 되지만, 합계 1회로 완료시키는 것이 바람직하다. 이와 같은 도금 공정을 거침으로써, 상술한 표면 파라미터를 만족시키는 데 바람직한 돌기를 처리 표면에 형성하기 쉬워진다.
원하는 바에 따라, 조화 처리 구리박은 방청 처리가 실시되어, 방청 처리층이 형성된 것이어도 된다. 방청 처리는, 아연을 사용한 도금 처리를 포함하는 것이 바람직하다. 아연을 사용한 도금 처리는, 아연 도금 처리 및 아연 합금 도금 처리 중 어느 것이어도 되고, 아연 합금 도금 처리는 아연-니켈 합금 처리가 특히 바람직하다. 아연-니켈 합금 처리는 적어도 Ni 및 Zn을 포함하는 도금 처리이면 되고, Sn, Cr, Co, Mo 등의 다른 원소를 더 포함하고 있어도 된다. 아연-니켈 합금 도금에 있어서의 Ni/Zn 부착 비율은, 질량비로, 1.2 이상 10 이하가 바람직하고, 보다 바람직하게는 2 이상 7 이하, 더욱 바람직하게는 2.7 이상 4 이하이다. 또한, 방청 처리는 크로메이트 처리를 더 포함하는 것이 바람직하고, 이 크로메이트 처리는 아연을 사용한 도금 처리 후에, 아연을 포함하는 도금의 표면에 행해지는 것이 보다 바람직하다. 이렇게 함으로써 방청성을 더욱 향상시킬 수 있다. 특히 바람직한 방청 처리는, 아연-니켈 합금 도금 처리와 그 후의 크로메이트 처리의 조합이다.
원하는 바에 따라, 조화 처리 구리박은 표면에 실란 커플링제 처리가 실시되어, 실란 커플링제층이 형성된 것이어도 된다. 이에 의해 내습성, 내약품성 및 접착제 등과의 밀착성 등을 향상시킬 수 있다. 실란 커플링제층은, 실란 커플링제를 적절히 희석하여 도포하고, 건조시킴으로써 형성할 수 있다. 실란 커플링제의 예로서는, 4-글리시딜부틸트리메톡시실란, 3-글리시독시프로필트리메톡시실란 등의 에폭시 관능성 실란 커플링제, 또는 3-아미노프로필트리메톡시실란, N-(2-아미노에틸)-3-아미노프로필트리메톡시실란, N-3-(4-(3-아미노프로폭시)부톡시)프로필-3-아미노프로필트리메톡시실란, N-페닐-3-아미노프로필트리메톡시실란 등의 아미노 관능성 실란 커플링제, 또는 3-머캅토프로필트리메톡시실란 등의 머캅토 관능성 실란 커플링제 또는 비닐트리메톡시실란, 비닐페닐트리메톡시실란 등의 올레핀 관능성 실란 커플링제, 또는 3-메타크릴옥시프로필트리메톡시실란 등의 아크릴 관능성 실란 커플링제, 또는 이미다졸실란 등의 이미다졸 관능성 실란 커플링제, 또는 트리아진실란 등의 트리아진 관능성 실란 커플링제 등을 들 수 있다.
상술한 이유로부터, 조화 처리 구리박은, 조화 처리면에 방청 처리층 및/또는 실란 커플링제층을 더 구비하는 것이 바람직하고, 보다 바람직하게는 방청 처리층 및 실란 커플링제층의 양쪽을 구비한다. 조화 처리면에 방청 처리층 및/또는 실란 커플링제층이 형성되어 있는 경우, 본 명세서에 있어서의 조화 입자의 평균 높이, 구상 입자의 비율, 및 바닥 면적비의 평균값의 각 수치는, 방청 처리층 및/또는 실란 커플링제 처리층이 형성된 후의 조화 처리 구리박을 측정 및 해석하여 얻어지는 수치를 의미하는 것으로 한다. 방청 처리층 및 실란 커플링제층은, 조화 처리 구리박의 조화 처리면 측뿐만 아니라, 조화 처리면이 형성되어 있지 않은 측에 형성되어도 된다.
캐리어 구비 구리박
상술한 바와 같이, 본 발명의 조화 처리 구리박은 캐리어 구비 구리박의 형태로 제공되어도 된다. 캐리어 구비 구리박이 형태로 함으로써, 우수한 레이저 가공성 및 세선 회로 형성성을 실현할 수 있다. 즉, 본 발명의 바람직한 양태에 의하면, 캐리어와, 캐리어 상에 마련된 박리층과, 박리층 상에 조화 처리면을 외측으로 하여 마련된 상기 조화 처리 구리박을 구비한, 캐리어 구비 구리박이 제공된다. 그렇다고는 하지만, 캐리어 구비 구리박은, 본 발명의 조화 처리 구리박을 사용하는 것 이외에는, 공지의 층 구성이 채용 가능하다.
캐리어는, 조화 처리 구리박을 지지하여 그 핸들링성을 향상시키기 위한 지지체이며, 전형적인 캐리어는 금속층을 포함한다. 이와 같은 캐리어의 예로서는, 알루미늄박, 구리박, 스테인리스(SUS)박, 표면을 구리 등으로 메탈 코팅한 수지 필름이나 유리 등을 들 수 있고, 바람직하게는 구리박이다. 구리박은 압연 구리박 및 전해 구리박 중 어느 것이어도 되지만, 바람직하게는 전해 구리박이다. 캐리어의 두께는 전형적으로는 250㎛ 이하이며, 바람직하게는 7㎛ 이상 200㎛ 이하이다.
캐리어의 박리층 측의 면은 평활한 것이 바람직하다. 즉, 캐리어 구비 구리박의 제조 프로세스에 있어서, 캐리어의 박리층 측의 면에는 (조화 처리를 행하기 전의) 극박 구리박이 형성되게 된다. 본 발명의 조화 처리 구리박을 캐리어 구비 구리박의 형태로 사용하는 경우, 조화 처리 구리박은, 이와 같은 극박 구리박에 대하여 조화 처리를 실시함으로써 얻을 수 있다. 따라서, 캐리어의 박리층 측의 면을 평활하게 해 둠으로써, 극박 구리박의 외측의 면도 평활하게 할 수 있고, 이 극박 구리박의 평활면에 조화 처리를 실시함으로써, 상기 소정 범위 내의 조화 입자의 평균 높이 등을 갖는 조화 처리면을 실현하기 쉬워진다. 캐리어의 박리층 측의 면을 평활하게 하기 위해서는, 예를 들어 캐리어를 전해 제박할 때 사용하는 음극의 표면을 소정의 번수의 버프로 연마하여 표면 조도를 조정함으로써 행할 수 있다. 즉, 이렇게 하여 조정된 음극의 표면 프로파일이 캐리어의 전극면에 전사되고, 이 캐리어의 전극면 상에 박리층을 통해 극박 구리박을 형성함으로써, 극박 구리박의 외측의 면에 상술한 조화 처리면을 실현하기 쉬운 평활한 표면 상태를 부여할 수 있다. 바람직한 버프의 번수는 #2000 이상 #3000 이하이며, 보다 바람직하게는 #2000 이상 #2500 이하이다. #2000 이상 #2500 이하의 번수의 버프로 연마한 음극을 사용하여 얻어지는 캐리어의 전극면은, 평활박 석출면에 비해, 경도의 기복이 있기 때문에 밀착성의 확보가 가능함과 함께 평활성도 확보할 수 있어, 높은 밀착성과 우수한 전송 특성을 보다 밸런스 좋게 실현하는 것이 가능해진다. 또한, 극박 구리박을 보다 평활한 것으로 하고, 얻어지는 조화 처리 구리박의 각종 표면 파라미터를 상기 범위에 의해 제어하기 쉬워진다고 하는 관점에서, 첨가제를 함유한 전해액을 사용하여 전해 제박한 캐리어의 석출면측을 캐리어의 박리층 측의 면으로 해도 된다.
박리층은, 캐리어의 박리 강도를 약하게 하여, 해당 강도의 안정성을 담보하고, 나아가 고온에서의 프레스 성형 시에 캐리어와 구리박 사이에 일어날 수 있는 상호 확산을 억제하는 기능을 갖는 층이다. 박리층은, 캐리어의 한쪽의 면에 형성되는 것이 일반적이지만, 양면에 형성되어도 된다. 박리층은, 유기 박리층 및 무기 박리층 중 어느 것이어도 된다. 유기 박리층에 사용되는 유기 성분의 예로서는, 질소 함유 유기 화합물, 황 함유 유기 화합물, 카르복실산 등을 들 수 있다. 질소 함유 유기 화합물의 예로서는, 트리아졸 화합물, 이미다졸 화합물 등을 들 수 있고, 그 중에서 트리아졸 화합물은 박리성이 안정되기 쉬운 점에서 바람직하다. 트리아졸 화합물의 예로서는, 1,2,3-벤조트리아졸, 카르복시벤조트리아졸, N',N'-비스(벤조트리아졸릴메틸)우레아, 1H-1,2,4-트리아졸, 3-아미노-1H-1,2,4-트리아졸 등을 들 수 있다. 황 함유 유기 화합물의 예로서는, 머캅토벤조티아졸, 티오 시아누르산, 2-벤즈이미다졸티올 등을 들 수 있다. 카르복실산의 예로서는, 모노카르복실산, 디카르복실산 등을 들 수 있다. 한편, 무기 박리층에 사용되는 무기 성분의 예로서는, Ni, Mo, Co, Cr, Fe, Ti, W, P, Zn, 크로메이트 처리막 등을 들 수 있다. 또한, 박리층의 형성은 캐리어의 적어도 한쪽의 표면에 박리층 성분 함유 용액을 접촉시켜, 박리층 성분을 캐리어의 표면에 고정시키는 것 등에 의해 행하면 된다. 캐리어를 박리층 성분 함유 용액에 접촉시키는 경우, 이 접촉은, 박리층 성분 함유 용액으로의 침지, 박리층 성분 함유 용액의 분무, 박리층 성분 함유 용액의 유하 등에 의해 행하면 된다. 그 밖에, 증착이나 스퍼터링 등에 의한 기상법으로 박리층 성분을 피막 형성하는 방법도 채용 가능하다. 또한, 박리층 성분의 캐리어 표면으로의 고정은, 박리층 성분 함유 용액의 흡착이나 건조, 박리층 성분 함유 용액 중의 박리층 성분의 전착 등에 의해 행하면 된다. 박리층의 두께는, 전형적으로는 1㎚ 이상 1㎛ 이하이며, 바람직하게는 5㎚ 이상 500㎚ 이하이다.
원하는 바에 따라, 박리층과 캐리어 및/또는 조화 처리 구리박 사이에 다른 기능층을 마련해도 된다. 그와 같은 다른 기능층의 예로서는 보조 금속층을 들 수 있다. 보조 금속층은 니켈 및/또는 코발트로 이루어지는 것이 바람직하다. 이와 같은 보조 금속층을 캐리어의 표면측 및/또는 조화 처리 구리박의 표면측에 형성함으로써, 고온 또는 장시간의 열간 프레스 성형 시에 캐리어와 조화 처리 구리박 사이에 일어날 수 있는 상호 확산을 억제하여, 캐리어의 박리 강도의 안정성을 담보할 수 있다. 보조 금속층의 두께는, 0.001㎛ 이상 3㎛ 이하로 하는 것이 바람직하다.
동장 적층판
본 발명의 조화 처리 구리박은 프린트 배선판용 동장 적층판의 제작에 사용되는 것이 바람직하다. 즉, 본 발명의 바람직한 양태에 의하면, 상기 조화 처리 구리박 또는 상기 캐리어 구비 구리박을 구비한 동장 적층판이 제공된다. 본 발명의 조화 처리 구리박 또는 캐리어 구비 구리박을 사용함으로써, 동장 적층판의 가공에 있어서, 우수한 전송 특성과 높은 전단 강도를 양립시킬 수 있다. 이 동장 적층판은, 본 발명의 조화 처리 구리박과, 조화 처리 구리박의 조화 처리면에 밀착되어 마련되는 수지층을 구비하여 이루어진다. 조화 처리 구리박은 수지층의 편면에 마련되어도 되고, 양면에 마련되어도 된다. 수지층은, 수지, 바람직하게는 절연성 수지를 포함하여 이루어진다. 수지층은 프리프레그 및/또는 수지 시트인 것이 바람직하다. 프리프레그란, 합성 수지판, 유리판, 유리 직포, 유리 부직포, 종이 등의 기재에 합성 수지를 함침시킨 복합 재료의 총칭이다. 절연성 수지의 바람직한 예로서는, 에폭시 수지, 시아네이트 수지, 비스말레이미드트리아진 수지(BT 수지), 폴리페닐렌에테르 수지, 페놀 수지 등을 들 수 있다. 또한, 수지 시트를 구성하는 절연성 수지의 예로서는, 에폭시 수지, 폴리이미드 수지, 폴리에스테르 수지 등의 절연 수지를 들 수 있다. 또한, 수지층에는 절연성을 향상시키는 등의 관점에서 실리카, 알루미나 등의 각종 무기 입자로 이루어지는 필러 입자 등이 함유되어 있어도 된다. 수지층의 두께는 특별히 한정되지는 않지만, 1㎛ 이상 1000㎛ 이하가 바람직하고, 보다 바람직하게는 2㎛ 이상 400㎛ 이하이며, 더욱 바람직하게는 3㎛ 이상 200㎛ 이하이다. 수지층은 복수의 층으로 구성되어 있어도 된다. 프리프레그 및/또는 수지 시트 등의 수지층은 미리 구리박 표면에 도포되는 프라이머 수지층을 통해 조화 처리 구리박에 마련되어 있어도 된다.
프린트 배선판
본 발명의 조화 처리 구리박은 프린트 배선판의 제작에 사용되는 것이 바람직하다. 즉, 본 발명의 바람직한 양태에 의하면, 상기 조화 처리 구리박 또는 상기 캐리어 구비 구리박을 구비한 프린트 배선판이 제공된다. 본 발명의 조화 처리 구리박 또는 캐리어 구비 구리박을 사용함으로써, 프린트 배선판의 제조에 있어서, 우수한 전송 특성과 높은 전단 강도를 양립시킬 수 있다. 본 양태에 의한 프린트 배선판은, 수지층과, 구리층이 적층된 층 구성을 포함하여 이루어진다. 구리층은 본 발명의 조화 처리 구리박에서 유래되는 층이다. 또한, 수지층에 대해서는 동장 적층판에 관하여 상술한 대로이다. 어쨌든, 프린트 배선판은, 본 발명의 조화 처리 구리박을 사용하는 것 이외에는, 공지의 층 구성이 채용 가능하다. 프린트 배선판에 관한 구체예로서는, 프리프레그의 편면 또는 양면에 본 발명의 조화 처리 구리박을 접착시켜 경화한 적층체로 한 후에 회로 형성한 편면 또는 양면 프린트 배선판이나, 이들을 다층화한 다층 프린트 배선판 등을 들 수 있다. 또한, 다른 구체예로서는, 수지 필름 상에 본 발명의 조화 처리 구리박을 형성하여 회로를 형성하는 플렉시블 프린트 배선판, COF, TAB 테이프 등도 들 수 있다. 또 다른 구체예로서는, 본 발명의 조화 처리 구리박에 상술한 수지층을 도포한 수지 구비 구리박(RCC)을 형성하고, 수지층을 절연 접착재층으로서 상술한 프린트 기판에 적층한 후, 조화 처리 구리박을 배선층의 전부 또는 일부로서 모디파이드·세미·애디티브(MSAP)법, 서브트랙티브법 등의 방법으로 회로를 형성한 빌드업 배선판이나, 조화 처리 구리박을 제거하여 세미 애디티브법으로 회로를 형성한 빌드업 배선판, 반도체 집적 회로 상에 수지 구비 구리박의 적층과 회로 형성을 교호로 반복하는 다이렉트·빌드업·온·웨이퍼 등을 들 수 있다. 보다 발전적인 구체예로서, 상기 수지 구비 구리박을 기재에 적층하여 회로 형성한 안테나 소자, 접착제층을 통해 유리나 수지 필름에 적층하여 패턴을 형성한 패널·디스플레이용 전자 재료나 창 유리용 전자 재료, 본 발명의 조화 처리 구리박에 도전성 접착제를 도포한 전자파 실드·필름 등도 들 수 있다. 특히, 본 발명의 조화 처리 구리박을 구비한 프린트 배선판은, 신호 주파수 10GHz 이상의 고주파 대역에서 사용되는 자동차용 안테나, 휴대 전화 기지국 안테나, 고성능 서버, 충돌 방지용 레이다 등의 용도에서 사용되는 고주파 기판으로서 적합하게 사용된다. 특히, 본 발명의 조화 처리 구리박은 MSAP법에 적합하다. 예를 들어, MSAP법에 의해 회로 형성한 경우에는 도 1 및 도 2에 도시한 바와 같은 구성이 채용 가능하다.
실시예
본 발명을 이하의 예에 의해 더욱 구체적으로 설명한다.
예 1 내지 3
조화 처리 구리박을 구비한 캐리어 구비 구리박을 이하와 같이 하여 제작하였다.
(1) 캐리어의 준비
이하에 나타내어지는 조성의 구리 전해액과, 음극과, 양극으로서의 DSA(치수 안정성 양극)를 사용하여, 용액 온도 50℃, 전류 밀도 70A/dm2로 전해하여, 두께 18㎛의 전해 구리박을 캐리어로서 제작하였다. 이때, 음극으로서, 표면을 #2000의 버프로 연마하여 표면 조도를 조정한 전극을 사용하였다.
<구리 전해액의 조성>
- 구리 농도: 80g/L
- 황산 농도: 300g/L
- 염소 농도: 30mg/L
- 아교 농도: 5mg/L
(2) 박리층의 형성
산세 처리된 캐리어의 전극면을, 카르복시벤조트리아졸(CBTA) 농도 1g/L, 황산 농도 150g/L 및 구리 농도 10g/L을 포함하는 CBTA 수용액에, 액온 30℃에서 30초간 침지하여, CBTA 성분을 캐리어의 전극면에 흡착시켰다. 이렇게 하여, 캐리어의 전극면에 CBTA층을 유기 박리층으로서 형성하였다.
(3) 보조 금속층의 형성
유기 박리층이 형성된 캐리어를, 황산니켈을 사용하여 제작된 니켈 농도 20g/L을 포함하는 용액에 침지하여, 액온 45℃, pH3, 전류 밀도 5A/dm2의 조건에서, 두께 0.001㎛ 상당의 부착량의 니켈을 유기 박리층 상에 부착시켰다. 이렇게 해서, 유기 박리층 상에 니켈층을 보조 금속층으로서 형성하였다.
(4) 극박 구리박의 형성
보조 금속층이 형성된 캐리어를, 이하에 나타내어지는 조성의 구리 용액에 침지하여, 용액 온도 50℃, 전류 밀도 5A/dm2 이상 30A/dm2 이하로 전해하여, 두께 1.5㎛의 극박 구리박을 보조 금속층 상에 형성하였다.
<용액의 조성>
- 구리 농도: 60g/L
- 황산 농도: 200g/L
(5) 조화 처리
이렇게 하여 형성된 극박 구리박의 표면에 조화 처리를 행함으로써 조화 처리 구리박을 형성하고, 이에 의해 캐리어 구비 구리박을 얻었다. 이 조화 처리는, 예 1 및 2에 대해서는, 이하에 나타내어지는 3단계의 조화 처리를 행하였다.
- 1단계째의 조화 처리는 2회로 나누어 행하였다. 구체적으로는, 표 1에 나타내어지는 구리 농도 및 황산 농도의 산성 황산구리 용액을 사용하여, 표 1에 나타내어지는 전류 밀도 및 액온에서 조화 처리를 2회 행하였다.
- 2단계째의 조화 처리는, 표 1에 나타내어지는 구리 농도 및 황산 농도의 산성 황산구리 용액을 사용하여, 표 1에 나타내어지는 전류 밀도 및 액온에서 조화 처리를 행하였다.
- 3단계째의 조화 처리는, 표 1에 나타내어지는 구리 농도, 황산 농도, 염소 농도 및 9-페닐아크리딘(9PA) 농도의 산성 황산구리 용액을 사용하여, 표 1에 나타내어지는 전류 밀도 및 액온에서 조화 처리를 행하였다.
한편, 예 3에 대해서는 2단계의 조화 처리를 행하였다. 이 2단계의 조화 처리는, 극박 구리박 상에 미세 구리 입자를 석출 부착시키는 버닝 도금 공정과, 이 미세 구리 입자의 탈락을 방지하기 위한 피복 도금 공정으로 구성된다. 버닝 도금 공정에서는, 구리 농도 10g/L 및 황산 농도 200g/L의 산성 황산구리 용액에, 표 1에 나타내어지는 농도가 되도록 카르복시벤조트리아졸(CBTA)을 첨가하여, 표 1에 나타내어지는 전류 밀도 및 액온에서 조화 처리를 행하였다. 그 후의 피복 도금 공정에서는, 구리 농도 70g/L 및 황산 농도 240g/L의 산성 황산구리 용액을 사용하여, 액온 52℃ 및 표 1에 나타내어지는 전류 밀도의 평활 도금 조건에서 전착을 행하였다.
(6) 방청 처리
얻어진 캐리어 구비 구리박의 조화 처리 표면에, 아연-니켈 합금 도금 처리 및 크로메이트 처리로 이루어지는 방청 처리를 행하였다. 먼저, 아연 농도 1g/L, 니켈 농도 2g/L 및 피로인산칼륨 농도 80g/L을 포함하는 용액을 사용하여, 액온 40℃, 전류 밀도 0.5A/dm2의 조건에서, 조화 처리층 및 캐리어의 표면에 아연-니켈 합금 도금 처리를 행하였다. 이어서, 크롬산 1g/L을 포함하는 수용액을 사용하여, pH12, 전류 밀도 1A/dm2의 조건에서, 아연-니켈 합금 도금 처리를 행한 표면에 크로메이트 처리를 행하였다.
(7) 실란 커플링제 처리
시판되고 있는 실란 커플링제를 포함하는 수용액을 캐리어 구비 구리박의 조화 처리 구리박측의 표면에 흡착시켜, 전열기에 의해 수분을 증발시킴으로써, 실란 커플링제 처리를 행하였다. 이때, 실란 커플링제 처리는 캐리어측에는 행하지 않았다.
예 4(비교)
하기 a) 및 b) 이외에는 예 1과 마찬가지로 하여 조화 처리 구리박의 제작을 행하였다.
a) 캐리어 구비 구리박 대신에, 이하의 전해 구리박의 석출면에 조화 처리를 행한 것.
b) 표 1에 나타내어지는 바와 같이 조화 처리 조건을 변경한 것.
(전해 구리박의 준비)
구리 전해액으로서 이하에 나타내어지는 조성의 황산 산성 황산구리 용액을 사용하고, 음극에 표면 조도 Ra가 0.20㎛인 티타늄제의 전극을 사용하고, 양극에는 DSA(치수 안정성 양극)를 사용하여, 용액 온도 45℃, 전류 밀도 55A/dm2로 전해하여, 두께 12㎛의 전해 구리박을 얻었다.
<황산 산성 황산구리 용액의 조성>
- 구리 농도: 80g/L
- 황산 농도: 260g/L
- 비스(3-술포프로필)디술피드 농도: 30mg/L
- 디알릴디메틸암모늄클로라이드 중합체 농도: 50mg/L
- 염소 농도: 40mg/L
예 5(비교)
극박 구리박에 대하여 조화 처리를 행하지 않은 것 이외에는, 예 1과 마찬가지로 하여 캐리어 구비 구리박의 제작을 행하였다.
Figure pct00001
평가
예 1 내지 5에서 제작된 조화 처리 구리박 또는 캐리어 구비 구리박에 대하여, 이하에 나타내어지는 각종 평가를 행하였다.
(a) 조화 처리면의 삼차원 화상 해석 파라미터
조화 처리 구리박 또는 캐리어 구비 구리박의 조화 처리면(예 5에 대해서는 극박 구리박측의 표면)에 대하여, 삼차원 화상 해석을 행함으로써, 조화 입자의 평균 높이, 구상 입자의 비율, 및 바닥 면적비의 평균값을 각각 산출하였다. 구체적인 수순은 이하와 같다.
(a-1) 3D-SEM 관찰
FIB-SEM 장치(카를 차이스사제, Crossbeam540, SEM 및 FIB 동시 제어: Atlas Engine v5.5.3)를 사용하여, 하기 측정 조건에서 삼차원 형상 데이터의 취득을 행하였다. 이 삼차원 형상 데이터의 취득은, 도 5에 도시된 바와 같이, x축 및 z축을 조화 처리 구리박(10)의 면내 방향으로 하고, 또한, y축을 조화 처리 구리박(10)의 두께 방향으로 규정한 후에, x-y면과 평행인 슬라이스면 S에서의 조화 처리 구리박(10)의 단면 화상을 취득하고, 이 슬라이스면을 z축 방향으로 5㎚씩 평행 이동시키면서 단면 화상을 취득함으로써 행하였다. 또한, 금회는 하기 조건에서 관찰하였지만, 관찰 조건은 장치의 상태(기종 등)에 의해 적절히 선택 내지 변경할 수 있다.
<SEM 조건>
-가속 전압: 1.0kV
-Working distance: 5mm
-Tilt: 54°(SEM상의 Tilt 보정 있음)
-검출기: SESI 검출기
-Column mode: High resolution
-Field of view: x=3.2㎛(y는 임의로 설정)
<FIB 조건>
-가속 전압: 30kV
-슬라이스 두께: 5㎚(슬라이스면 S의 간격)
-복셀 사이즈의 설정:
FIB-SEM 장치의 측정 조건에 설정하고자 하는 복셀 사이즈 (x, y, z)=(3㎚, 3㎚, 5㎚)를 입력하여 복셀 사이즈를 설정하였다. 이때, x, y는, 화소 사이즈로서 3㎚를 입력하였다. 또한, z는 슬라이스 두께로 5㎚를 입력하였다.
(a-2) 3D-SEM 화상 해석
3D-SEM으로 얻어진 조화 처리 구리박의 삼차원 형상 데이터의 슬라이스 화상으로부터 삼차원 위치 정렬 소프트웨어 「ExFact Slice Aligner(버전 2.0)」(니혼 비주얼 사이언스 가부시키가이샤제)로 z축의 해석 길이가 2400㎚ 이상이 되도록 드리프트의 보정을 행하였다. 드리프트 보정 후의 슬라이스 화상에 대하여, 삼차원 화상 해석 소프트웨어 「ExFact VR(버전 2.2)」(니혼 비주얼 사이언스 가부시키가이샤제)을 사용하여 삼차원 재구축하고, 해석 영역은 조화 처리 구리박(10)을 평면에서 본 경우의 x-z면의 크기를 2400㎚×2400㎚로 하고, y 방향의 길이는 조화 처리의 해석이 가능한 임의의 길이로 하였다. 또한, 도 6에 도시한 바와 같이 조화 처리면이 x-y면이 되도록 축을 회전시킨 후, 「foil Analysis(버전 1.0)」(니혼 비주얼 사이언스 가부시키가이샤제)에 의해 화상 해석함으로써, 조화 처리면에 관한 각종 데이터를 이하와 같이 취득하였다.
삼차원 화상 해석 소프트웨어 「foil Analysis(버전 1.0)」에 의한 화상 해석에서는, 매트릭스 사이즈를 77로 설정하였다. 그리고, 해석에 의해 생성되는 「ichijiBg」 폴더 내의 엑셀 데이터를 사용하여, 하기에 나타내는 각종 삼차원 화상 해석 파라미터의 계산을 행하였다. 또한, 상기 해석 소프트웨어에서는 휘도값에 의해 입자나 공극 등을 분류하고 있기 때문에, 엑셀 데이터에 있어서의 「average_brightness」가 150인 볼록부를 조화 입자로 간주하여 계산 대상으로 하였다. 또한, 노이즈 제거를 위해, 엑셀 데이터에 있어서의 「volume(voxels)」이 10보다 큰 데이터만을 사용함으로써, 체적이 작은 볼록부를 계산으로부터 제외하였다.
<조화 입자의 평균 높이>
각 볼록부의 「size_Z(voxels)」의 수치를 각 조화 입자의 높이(복셀수)로 하였다. 이 수치에 복셀 사이즈의 높이(5㎚)를 곱셈함으로써, 각 조화 입자의 높이를 산출하고, 그 평균값을 조화 입자의 평균 높이로 하였다. 결과는 표 3에 나타내어지는 대로였다.
<구상 입자의 비율>
각 볼록부에 있어서의, 장축의 길이 L을 1.0으로 하였을 때의 단축 길이 S 및 중축의 길이 M의 각 수치로부터, 표 2에 나타내어지는 기준에 따라서, 각 볼록부가 구상 입자, 평평한 입자, 및 가늘고 긴 입자의 3종류의 입자 중, 어느 입자에 상당하는지 분류를 행하였다. 또한, 화소수가 적은 등의 이유로 형상의 판정(S, M, L의 산출)이 불가능한 볼록부에 대해서는, 노이즈로서 계산으로부터 제외하였다.
Figure pct00002
분류된 입자 중, 구상 입자의 개수 NS를, 각 입자의 개수의 합(즉 구상 입자의 개수 NS, 평평한 입자의 개수 NF 및 가늘고 긴 입자의 개수 NE의 합)으로 나눈 값에, 100을 곱함으로써(=100×NS/(NS+NF+NE)), 구상 입자의 비율을 산출하였다. 결과는 표 3에 나타내어지는 대로였다.
또한, 삼차원 화상 해석 소프트웨어 「foil Analysis(버전 1.0)」에 의한 화상 해석에서는, 각 볼록부에 대하여, 서로 직교하는 관성 주축이 설정되고, 각각의 무게 중심 모멘트 S, M, L(단, S≤M≤L임)이 산출된다. 그리고, 무게 중심 모멘트 L을 1.0으로 한 경우의 무게 중심 모멘트 S의 수치(비율) 및 무게 중심 모멘트 M의 수치(비율)가 엑셀 데이터에 표시된다. 즉, 무게 중심 모멘트 S, M, L이 각각, 단축의 길이 S, 중축의 길이 M, 장축의 길이 L에 대응한다.
<바닥 면적비의 평균값>
각 볼록부에 있어서의 「surface_voxels(voxels)」의 수치를 각 조화 입자의 저면을 구성하는 복셀의 x-y 평면적값(즉 바닥 면적)으로 하였다. 또한, 각 볼록부에 있어서의 「size_X(voxels)」의 수치를 각 조화 입자에 있어서의 x축 방향의 최대 복셀의 x값으로 하고, 「size_Y(voxels)」의 수치를 y축 방향의 최대 복셀의 y값으로 하였다. 그리고, 당해 x값 및 y값의 곱을 각 조화 입자의 투사 면적으로 하였다. 각 조화 입자에 있어서의 바닥 면적에 대한 투사 면적의 비를 바닥 면적비로서 구하고, 그 평균값을 산출하였다. 결과는 표 3에 나타내어지는 대로였다.
(b) 전단 강도
얻어진 조화 처리 구리박 내지 캐리어 구비 구리박을 사용하여 평가용 적층체를 제작하였다. 즉, 내층 기판의 표면에, 프리프레그(미쓰비시 가스 가가쿠 가부시키가이샤제, GHPL-830NSF, 두께 30㎛)를 통해, 조화 처리면(예 5에 대해서는 극박 구리박측의 표면)이 접촉하도록 캐리어 구비 구리박 또는 조화 처리 구리박을 적층하고, 압력 4.0㎫, 온도 220℃에서 90분간 열압착하였다. 그 후, 캐리어 구비 구리박의 경우에는 캐리어를 박리하여, 평가용 적층체를 얻었다.
상술한 평가용 적층체에 드라이 필름을 접합하여, 노광 및 현상을 행하였다. 현상된 드라이 필름으로 마스킹된 적층체에 패턴 도금으로 구리층을 석출시킨 후, 드라이 필름을 박리하였다. 황산-과산화수소계 에칭액으로 표출되어 있는 구리 부분을 에칭하여, 높이 15㎛, 폭 14㎛, 길이 150㎛의 전단 강도 측정용 샘플을 제작하였다. 접합 강도 시험기(Nordson DAGE사제 4000Plus Bondtester)를 사용하여, 전단 강도 측정용 샘플을 옆에서 밀어 넘어뜨렸을 때의 전단 강도를 측정하였다. 이때, 테스트 종류는 파괴 시험으로 하고, 테스트 높이 5㎛, 강하 스피드 0.05㎜/s, 테스트 스피드 200㎛/s, 툴 이동량 0.03mm, 파괴 인식점 10％의 조건에서 측정을 행하였다. 얻어진 전단 강도를 이하의 기준에서 등급 매김 평가하여, 평가 A 및 B를 합격으로 판정하였다. 결과는 표 3에 나타내어지는 대로였다.
<전단 강도 평가 기준>
- 평가 A: 전단 강도가 21.3gf/㎝ 이상
- 평가 B: 전단 강도가 19.9gf/㎝을 초과하고 21.3gf/㎝ 미만
- 평가 C: 전단 강도가 19.9gf/㎝ 이하
(c) 전송 특성
2매의 프리프레그(파나소닉 가부시키가이샤제, MEGTRON6, 실제 두께 68㎛)를 겹치고, 그 양면에 캐리어 구비 구리박 또는 조화 처리 구리박의 조화 처리면(예 5에 대해서는 극박 구리박측의 표면)을 접촉하고, 진공 프레스기를 사용하여 온도 190℃에서 90분간 열압착하였다. 그 후, 캐리어 구비 구리박의 경우에는 캐리어를 박리하여 동장 적층판을 얻었다. 이 동장 적층판의 구리 두께가 18㎛가 되도록 구리 도금을 행하고, 서브트랙티브법에 의해, 마이크로스트립 회로를 형성한 전송 특성 측정용 기판을 얻었다.
얻어진 전송 특성 측정용 기판에 대하여, 네트워크 애널라이저(Agilent사제, PNA-X N5245A)를 사용하여, 회로의 특성 임피던스가 50Ω이 되는 패턴을 선정하고, 50GHz까지의 전송 손실 S21(dB/㎝)을 측정하였다. 얻어진 45 내지 50GHz에 있어서의 전송 손실량의 평균을 산출하고, 그 절댓값을 이하의 기준에서 등급 매김 평가하였다. 그리고, 전송 특성 평가가 A 또는 B인 경우에 합격으로 판정하였다. 결과는 표 3에 나타내어지는 대로였다.
<전송 특성 평가 기준>
- 평가 A: 전송 손실량의 절댓값이 0.455dB/㎝ 이하
- 평가 B: 전송 손실량의 절댓값이 0.455dB/㎝를 초과하고 0.465dB/㎝ 미만
- 평가 C: 전송 손실량의 절댓값이 0.465dB/㎝ 이상
(d) 회로 형성성(에칭성 평가)
상기 전단 강도와 마찬가지의 수순으로 평가용 적층체를 제작하였다. 이 평가용 적층체에 대하여 황산-과산화수소계 에칭액으로 0.2㎛씩 에칭을 행하였다. 계측은 각 에칭 후에 광학 현미경(500배)으로 확인함으로써 행하였다. 에칭이 진행되어, 평가용 적층체를 광학 현미경으로 관찰하였을 때, 기재 수지가 관찰되기 시작하였을 때를 시점으로 하고, 표면의 구리(조화 입자를 포함함)가 완전히 없어졌을 때를 종점으로 하였다. 그리고, 시점으로부터 종점까지에 요한 에칭양(깊이)을, 조화 입자의 에칭양으로 하였다. 예를 들어, 조화 입자의 에칭양이 0.4㎛라고 하는 것은, 광학 현미경으로 기재 수지가 처음으로 관찰된 후, 다시 0.2㎛의 에칭을 2회 행한 곳에서, 광학 현미경으로 잔존 구리가 검출되지 않게 된 것을 의미한다(즉 0.2㎛×2회=0.4㎛). 즉, 이 값이 작을수록 적은 횟수의 에칭으로 조화 입자를 제거할 수 있는 것을 의미하고, 에칭성이 양호한 것을 의미한다. 얻어진 조화 입자의 에칭양을 이하의 기준으로 등급 매김 평가하였다. 결과는 표 3에 나타내어지는 대로였다.
<에칭성 평가 기준>
-평가 A: 조화 입자의 에칭양이 0.2㎛ 이하
-평가 B: 조화 입자의 에칭양이 0.2㎛를 초과하고 0.4㎛ 이하
-평가 C: 조화 입자의 에칭양이 0.4㎛ 초과
Figure pct00003

Claims (9)

  1. 적어도 한쪽 측에 조화 처리면을 갖는 조화 처리 구리박이며, 상기 조화 처리면이 구상 입자를 포함하는 복수의 조화 입자를 갖고 있고,
    상기 조화 처리면에 대하여 FIB-SEM을 사용하여 얻어지는 화상을 삼차원 화상 해석한 경우에, 상기 조화 입자의 평균 높이가 70㎚ 이하이며, 또한, 상기 복수의 조화 입자에 차지하는 상기 구상 입자의 비율이 30％ 이상이며,
    상기 구상 입자는, 상기 조화 입자에 대하여, 서로 직교하는 장축, 중축 및 단축을 설정하고, 상기 장축의 길이 L을 1.0으로 한 경우에, 상기 중축의 길이 M이 0.3≤M≤1.0을 충족시키고, 또한 상기 단축의 길이 S가 0.3≤S≤1.0을 충족시키는 입자인, 조화 처리 구리박.
  2. 제1항에 있어서,
    상기 평균 높이가 20㎚ 이상 70㎚ 이하인, 조화 처리 구리박.
  3. 제1항 또는 제2항에 있어서,
    상기 구상 입자의 비율이 30％ 이상 90％ 이하인, 조화 처리 구리박.
  4. 제1항 또는 제2항에 있어서,
    상기 조화 처리면에 대하여 FIB-SEM을 사용하여 얻어지는 화상을, z축이 상기 조화 처리면에 대하여 수직으로 되고, 또한, x-y면이 상기 조화 처리면과 평행하게 되도록 x축, y축 및 z축을 할당하여 삼차원 화상 해석하여 상기 조화 입자를 복수의 복셀로 분할한 경우에, 상기 복수의 조화 입자는, 바닥 면적비의 평균값이 3.0 이하이며,
    상기 바닥 면적비는, 각 조화 입자에 있어서의 바닥 면적에 대한 투사 면적의 비이며, 상기 바닥 면적은, 상기 각 조화 입자의 저면을 구성하는 복셀의 x-y 평면적값으로서 정의되고, 상기 투사 면적은, 상기 각 조화 입자에 있어서의 x축 방향의 최대 복셀의 x값 및 y축 방향의 최대 복셀의 y값의 곱으로서 정의되는, 조화 처리 구리박.
  5. 제4항에 있어서,
    상기 바닥 면적비의 평균값이 2.0 이상 3.0 이하인, 조화 처리 구리박.
  6. 제1항 또는 제2항에 있어서,
    상기 조화 처리면에 방청 처리층 및/또는 실란 커플링제층을 더 구비한, 조화 처리 구리박.
  7. 캐리어와, 해당 캐리어 상에 마련된 박리층과, 해당 박리층 상에 상기 조화 처리면을 외측으로 하여 마련된 제1항에 기재된 조화 처리 구리박을 구비한, 캐리어 구비 구리박.
  8. 제1항 또는 제2항에 기재된 조화 처리 구리박 또는 제7항에 기재된 캐리어 구비 구리박을 구비한, 동장 적층판.
  9. 제1항 또는 제2항에 기재된 조화 처리 구리박 또는 제7항에 기재된 캐리어 구비 구리박을 구비한, 프린트 배선판.
KR1020237038695A 2021-05-20 2022-05-18 조화 처리 구리박, 캐리어 구비 구리박, 동장 적층판 및 프린트 배선판 KR20240009937A (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JPJP-P-2021-085490 2021-05-20
JP2021085490 2021-05-20
JP2021085489 2021-05-20
JPJP-P-2021-085489 2021-05-20
JP2022041749 2022-03-16
JPJP-P-2022-041749 2022-03-16
PCT/JP2022/020749 WO2022244828A1 (ja) 2021-05-20 2022-05-18 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板

Publications (1)

Publication Number Publication Date
KR20240009937A true KR20240009937A (ko) 2024-01-23

Family

ID=84141675

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237038695A KR20240009937A (ko) 2021-05-20 2022-05-18 조화 처리 구리박, 캐리어 구비 구리박, 동장 적층판 및 프린트 배선판

Country Status (4)

Country Link
JP (1) JPWO2022244828A1 (ko)
KR (1) KR20240009937A (ko)
TW (1) TWI808765B (ko)
WO (1) WO2022244828A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016117587A1 (ja) 2015-01-22 2016-07-28 三井金属鉱業株式会社 キャリア付極薄銅箔及びその製造方法
JP2018026590A (ja) 2015-08-06 2018-02-15 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
WO2020031721A1 (ja) 2018-08-10 2020-02-13 三井金属鉱業株式会社 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014152352A (ja) * 2013-02-06 2014-08-25 Sh Copper Products Corp 複合銅箔および複合銅箔の製造方法
JP6373166B2 (ja) * 2014-10-30 2018-08-15 Ｊｘ金属株式会社 表面処理銅箔及び積層板
CN107429417B (zh) * 2015-03-31 2019-11-22 三井金属矿业株式会社 粗糙化处理铜箔、带载体铜箔、覆铜层叠板及印刷电路板
JP6182584B2 (ja) * 2015-12-09 2017-08-16 古河電気工業株式会社 プリント配線板用表面処理銅箔、プリント配線板用銅張積層板及びプリント配線板
CN110382745B (zh) * 2017-05-19 2021-06-25 三井金属矿业株式会社 粗糙化处理铜箔、带载体铜箔、覆铜层叠板及印刷电路板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016117587A1 (ja) 2015-01-22 2016-07-28 三井金属鉱業株式会社 キャリア付極薄銅箔及びその製造方法
JP2018026590A (ja) 2015-08-06 2018-02-15 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
WO2020031721A1 (ja) 2018-08-10 2020-02-13 三井金属鉱業株式会社 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板

Also Published As

Publication number Publication date
TWI808765B (zh) 2023-07-11
JPWO2022244828A1 (ko) 2022-11-24
TW202302916A (zh) 2023-01-16
WO2022244828A1 (ja) 2022-11-24

Similar Documents

Publication Publication Date Title
JP6682516B2 (ja) 粗化処理銅箔及びプリント配線板
KR102480377B1 (ko) 조화 처리 구리박, 캐리어 구비 구리박, 동장 적층판 및 프린트 배선판
KR102031065B1 (ko) 캐리어 부착 극박 동박 및 그 제조 방법, 동장 적층판, 및 프린트 배선판의 제조 방법
JP6430092B1 (ja) 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
KR102647658B1 (ko) 조화 처리 구리박, 캐리어를 구비한 구리박, 동장 적층판 및 프린트 배선판
TWI756039B (zh) 粗糙化處理銅箔、附有載體銅箔、覆銅層壓板及印刷配線板
WO2021157363A1 (ja) 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
KR20240009937A (ko) 조화 처리 구리박, 캐리어 구비 구리박, 동장 적층판 및 프린트 배선판
WO2022244827A1 (ja) 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
WO2022244826A1 (ja) 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
CN117337344A (zh) 粗糙化处理铜箔、带载体的铜箔、覆铜层叠板及印刷电路板
WO2022255422A1 (ja) 粗化処理銅箔、銅張積層板及びプリント配線板
CN117480281A (zh) 粗糙化处理铜箔、覆铜层叠板和印刷电路板
TW202305188A (zh) 粗化處理銅箔、附載體銅箔、銅箔積層板及印刷配線板
TW202239593A (zh) 粗化處理銅箔、附載體銅箔、銅箔積層板及印刷配線板
KR20230141859A (ko) 조화 처리 구리박, 동장 적층판 및 프린트 배선판
KR20230161954A (ko) 조화 처리 구리박, 동장 적층판 및 프린트 배선판
TW202403110A (zh) 粗化處理銅箔、附載體銅箔、銅箔積層板及印刷配線板