KR20230173502A - 실리콘 함유막의 형성 공정 및 이를 이용한 집적회로 소자의 제조 방법 - Google Patents

실리콘 함유막의 형성 공정 및 이를 이용한 집적회로 소자의 제조 방법 Download PDF

Info

Publication number
KR20230173502A
KR20230173502A KR1020220074338A KR20220074338A KR20230173502A KR 20230173502 A KR20230173502 A KR 20230173502A KR 1020220074338 A KR1020220074338 A KR 1020220074338A KR 20220074338 A KR20220074338 A KR 20220074338A KR 20230173502 A KR20230173502 A KR 20230173502A
Authority
KR
South Korea
Prior art keywords
silicon
containing film
forming
compound
substrate
Prior art date
Application number
KR1020220074338A
Other languages
English (en)
Inventor
이지현
김성기
조유진
황선혜
손승
이균상
조윤정
황병근
Original Assignee
삼성전자주식회사
(주)디엔에프
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, (주)디엔에프 filed Critical 삼성전자주식회사
Priority to KR1020220074338A priority Critical patent/KR20230173502A/ko
Priority to US18/206,187 priority patent/US20230407051A1/en
Publication of KR20230173502A publication Critical patent/KR20230173502A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07F—ACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
    • C07F7/00—Compounds containing elements of Groups 4 or 14 of the Periodic Table
    • C07F7/02—Silicon compounds
    • C07F7/025—Silicon compounds without C-silicon linkages
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/54—Silicon-containing compounds
    • C08K5/541—Silicon-containing compounds containing oxygen
    • C08K5/5435—Silicon-containing compounds containing oxygen containing oxygen in a ring
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/453—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating passing the reaction gases through burners or torches, e.g. atmospheric pressure CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명의 기술적 사상에 따른 실리콘 함유막의 형성 공정은, 온도가 550℃ 이상인 기판 상에, 다음 화학식 (1)의 실리콘 화합물을 공급하여 실리콘 화합물 흡착층을 형성하는 단계 및 상기 실리콘 화합물 흡착층 상에 반응 가스를 공급하는 단계를 포함한다.
[화학식 (1)]

상기 화학식 (1)에서, R1 내지 R3은 각각 독립적으로 C1-C4 알킬기이고, n 및 m은 각각 독립적으로 0 내지 3의 정수이다.

Description

실리콘 함유막의 형성 공정 및 이를 이용한 집적회로 소자의 제조 방법{PROCESS OF FORMING SILICON-CONTAINING FILM AND METHOD OF MANUFACTURING INTEGRATED CIRCUIT DEVICE USING THE SAME}
본 발명의 기술분야는 실리콘 함유막의 형성 공정 및 이를 이용한 집적회로 소자의 제조 방법에 관한 것으로, 더욱 상세하게는, 실리콘 함유막의 형성에 사용되는 실리콘 화합물, 이를 이용하는 실리콘 함유막의 형성 공정, 및 이를 이용하여 집적회로 소자를 제조하는 방법에 관한 것이다.
최근 전자 기술의 발달로 인하여, 집적회로 소자의 초미세화가 급속도로 진행되고 있다. 이에 따라, 소자 영역의 면적이 축소되고 단위 소자들의 종횡비가 증가하고 있으며, 균일한 두께를 가지고 우수한 전기적 특성을 제공할 수 있는 실리콘 함유막의 형성 기술이 요구되고 있다.
또한, 실리콘 함유막을 형성하기 위한 원료 화합물은 안정적인 증착 공정을 제공할 수 있으며 취급이 용이하여, 실리콘 함유막의 형성 시 우수한 박막 특성 및 우수한 내식각 특성이 요구되고 있다. 즉, 반도체 제조 공정의 안정성 및 양산성 측면에서 유리한 실리콘 화합물의 개발이 필요한 실정이다.
본 발명의 기술적 사상이 해결하고자 하는 과제는, 비교적 높은 공정 온도 조건에서 균일한 두께의 박막 형성이 가능하고 취급이 용이하여, 실리콘 함유막 형성용 원료 화합물로 유용하게 사용 가능한 실리콘 화합물을 제공하는 것이다.
또한, 본 발명의 기술적 사상이 해결하고자 하는 과제는, 본 발명의 일 실시예에 따른 실리콘 화합물을 이용하여 우수한 박막 특성 및 우수한 내식각 특성을 가지는 실리콘 함유막의 형성 공정을 제공하는 것이다.
본 발명의 기술적 사상이 해결하고자 하는 과제는, 우수한 제조 공정의 안정성 및 양산성을 제공할 수 있는 실리콘 화합물을 이용하여 품질이 우수한 실리콘 함유막을 형성함으로써, 전기적 특성 및 제품 생산성을 향상시킬 수 있는 집적회로 소자의 제조 방법을 제공하는 것이다.
본 발명의 기술적 사상이 해결하고자 하는 과제는, 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 기술적 사상에 따른 실리콘 화합물은, 상기 화학식 (1)로 표시된다.
[화학식 (1)]
상기 화학식 (1)에서, R1 내지 R3은 각각 독립적으로 C1-C4 알킬기이고, n 및 m은 각각 독립적으로 0 내지 3의 정수이다.
본 발명의 기술적 사상에 따른 실리콘 함유막 증착용 조성물은 상기 화학식 (1)로 표시되는 실리콘 화합물을 포함한다.
본 발명의 기술적 사상에 따른 실리콘 함유막의 형성 공정은, 온도가 550℃ 이상인 기판 상에, 상기 화학식 (1)의 실리콘 화합물을 공급하여 실리콘 화합물 흡착층을 형성하는 단계; 및 상기 실리콘 화합물 흡착층 상에 반응 가스를 공급하는 단계;를 포함한다.
본 발명의 기술적 사상에 따른 집적회로 소자의 제조 방법은, 상기 화학식 (1)의 실리콘 화합물을 사용하여, 온도가 550℃ 이상인 기판 상에 실리콘 산화막을 형성하는 단계를 포함한다.
본 발명의 기술적 사상에 따른 집적회로 소자의 제조 방법은, 활성 영역 및 소자 분리 영역을 가지는 기판을 준비하는 단계; 상기 기판 상에, 게이트 유전막을 형성하는 단계; 상기 게이트 유전막 상에, 게이트 전극을 형성하는 단계; 상기 게이트 유전막 및 상기 게이트 전극을 패터닝하여, 게이트 구조물을 형성하는 단계; 및 상기 게이트 구조물의 양측에서, 상기 기판 내에 형성되는 소스/드레인 영역을 형성하는 단계;를 포함하고, 상기 게이트 유전막을 형성하는 단계는, 상기 화학식 (1)의 실리콘 화합물을 온도가 550℃ 이상인 상기 기판 상에 공급하여, 상기 기판의 표면에 실리콘 화합물 흡착층을 형성하는 단계; 및 상기 실리콘 화합물 흡착층이 형성된 결과물 상에 반응 가스를 공급하여, 실리콘 산화막을 형성하는 단계;를 포함한다.
본 발명의 기술적 사상에 의한 실시예들에 따른 실리콘 화합물은 실리콘 함유막을 형성하기 위한 실리콘 전구체로 사용 시, 높은 열 안정성과 우수한 반응성을 제공할 수 있다.
본 발명의 기술적 사상에 의한 실시예들에 따른 실리콘 화합물을 사용하여 실리콘 함유막을 형성 시, 염소 원자(Cl)를 포함하지 않는 고순도의 실리콘 함유막을 제공할 수 있으며, 얻어진 실리콘 함유막은 우수한 물리적 특성 및 전기적 특성을 제공할 수 있다.
따라서, 본 발명의 기술적 사상에 의한 실시예들에 따른 실리콘 화합물을 사용하여 실리콘 함유막을 형성함으로써, 전기적 특성 및 제품 생산성을 향상시킬 수 있는 집적회로 소자의 제조 방법을 제공할 수 있다.
도 1은 본 발명의 기술적 사상의 실시예에 따른 집적회로 소자의 제조 방법을 설명하기 위한 흐름도이다.
도 2는 본 발명의 기술적 사상의 실시예에 따른 집적회로 소자의 제조 방법에 따라 실리콘 함유막을 형성하기 위한 방법을 구체적으로 설명하기 위한 흐름도이다.
도 3 내지 도 6은 본 발명의 기술적 사상의 실시예에 따른 집적회로 소자의 제조 방법에 따라 제조된, 실리콘 함유막을 포함하는 집적회로 소자를 나타내는 도면들이다.
도 7은 본 발명의 기술적 사상의 합성예와 비교군의 비교예 각각에 대한 열중량 분석 결과를 나타내는 그래프이다.
도 8은 본 발명의 기술적 사상의 합성예와 비교군의 비교예 각각에 대한 DSC(Differential Scanning Calorimetry) 분석 결과를 나타내는 그래프이다.
도 9는 본 발명의 기술적 사상의 합성예와 비교군의 비교예 각각에 대한 증기압 측정 결과를 나타내는 그래프이다.
이하, 첨부한 도면들을 참조하여 본 발명의 기술적 사상의 실시예에 대해 상세히 설명하기로 한다.
본 명세서에서 "기판"이라 함은, 기판 그 자체, 또는 기판과 그 표면에 형성된 소정의 층 또는 막 등을 포함하는 적층 구조체를 의미할 수 있다.
본 명세서에서 "기판의 표면"이라 함은, 기판 그 자체의 노출 표면, 또는 기판 상에 형성된 소정의 층 또는 막 등의 외측 표면을 의미할 수 있다.
본 명세서에서 "상온"이라 함은, 약 20℃ 내지 약 28℃이며, 이는 계절에 따라 다를 수 있다.
본 명세서에서 "알킬"이라 함은, 탄소 및 수소 원자로 구성된 1가의 직쇄 또는 분지쇄 포화 탄화수소 라디칼을 의미할 수 있다.
본 발명의 기술적 사상에 따른 실리콘 함유막의 형성 공정에서 전구체로 사용되는 실리콘 화합물은, 다음 화학식 (1)로 표시될 수 있다.
[화학식 (1)]
상기 화학식 (1)에서,
R1 내지 R3은 각각 독립적으로 C1-C4 알킬기이고,
n 및 m은 각각 독립적으로 0 내지 3의 정수이다.
예시적인 실시예들에서, 상기 화학식 (1)의 실리콘 화합물에서, R1 내지 R3은 메틸기 또는 에틸기이며, n 및 m은 각각 독립적으로 0 내지 2의 정수이다.
예시적인 실시예들에서, 상기 화학식 (1)의 실리콘 화합물은 다음 화합물 (1)로 표시되는 구조를 가질 수 있다.
[화합물 (1)]
예시적인 실시예들에서, 상기 화학식 (1)의 실리콘 화합물은 다음 화합물 (2)로 표시되는 구조를 가질 수 있다.
[화합물 (2)]
예시적인 실시예들에서, 상기 화학식 (1)의 실리콘 화합물은 다음 화합물 (3)으로 표시되는 구조를 가질 수 있다.
[화합물 (3)]
예시적인 실시예들에서, 상기 화학식 (1)의 실리콘 화합물은 몰포리노트리메톡시실란((Morpholino)Trimethoxysilane)으로 표시될 수 있다.
본 발명의 기술적 사상에 따른 상기 화학식 (1)의 실리콘 화합물은, 복수의 알콕시기를 포함할 수 있다. 여기서, 상기 알콕시기는 메톡시기, 에톡시기, 프로필옥시기, 이소프로필옥시기, 부톡시기, 이소부톡시기, s-부톡시기, 또는 t-부톡시기일 수 있다.
본 발명의 기술적 사상에 따른 실리콘 화합물은, 비교적 높은 공정 온도와 비교적 높은 열적 안정성을 가질 수 있으며, 실리콘 함유막 형성을 위한 실리콘 전구체로서 우수한 반응성을 제공할 수 있다. 여기서, 비교적 높은 공정 온도란 기판의 공정 온도가 550℃ 이상, 바람직하게는, 온도가 550℃ 내지 650℃ 범위인 경우를 의미한다.
이에 더해, 본 발명의 기술적 사상에 따른 실리콘 화합물을 사용하여 실리콘 함유막을 형성할 때, 염소 원소(Cl)를 포함하지 않는 고순도의 실리콘 함유막을 제공할 수 있다. 염소 원소(Cl)가 포함되는 일반적인 실리콘 함유막의 경우, 염소 원소(Cl)가 형성하는 트랩 사이트(trap site)에 의하여, 시간 의존 유전막 항복 특성(Time Dependent Dielectric Breakdown, TDDB)의 열화 가능성이 매우 클 수 있다. 즉, 본 발명의 기술적 사상에 따른 상기 화학식 (1)의 실리콘 화합물은 염소 원소(Cl)를 불포함하므로, 이러한 문제점을 해결할 수 있다.
여기서, 본 발명의 기술적 사상에 따른 실리콘 화합물을 합성하는 방법은 특별히 제한되지 않으며, 통상의 기술자가 유기화학 반응들을 응용하여 합성할 수 있다. 이에 대한 상세한 설명은 후술하도록 한다.
본 발명의 기술적 사상에 따른 실리콘 화합물은 원자층 증착(atomic layer deposition, ALD) 공정에 적합한 원료로서 사용될 수 있다. 예를 들어, 본 발명의 기술적 사상에 따른 실리콘 화합물은 열적 ALD(Thermal ALD) 또는 PEALD(plasma enhanced ALD) 공정에 적합한 전구체로서 사용될 수 있으나, 이에 한정되는 것은 아니다.
또한, 본 발명은 본 발명의 기술적 사상의 실시예에 따른 실리콘 화합물을 포함하는 실리콘 함유막 증착용 조성물 및 이를 이용하는 실리콘 함유막의 형성 공정을 제공한다.
본 발명의 기술적 사상에 따른 실리콘 화합물은 상기 화학식 (1)로 표시될 수 있으며, 구체적으로, 상기 화합물 (1), 상기 화합물 (2), 또는 상기 화합물 (3)일 수 있다.
본 발명의 기술적 사상에 따른 실리콘 함유막의 형성 공정은 온도가 550℃ 이상인 기판 상에, 본 발명의 일 실시예에 따른 실리콘 화합물 또는 이를 포함하는 실리콘 함유막 증착용 조성물을 공급하여 실리콘 화합물 흡착층을 형성하는 단계 및 상기 실리콘 화합물 흡착층 상에 반응 가스를 공급하는 단계를 포함한다.
또한, 본 발명은 본 발명의 기술적 사상에 따른 상기 화학식 (1)의 실리콘 화합물을 사용하여, 온도가 550℃ 이상인 기판 상에 실리콘 산화막을 형성하는 단계를 포함하는 집적회로 소자의 제조 방법을 제공한다.
도 1은 본 발명의 기술적 사상의 실시예에 따른 집적회로 소자의 제조 방법을 설명하기 위한 흐름도이다.
도 1을 참조하면, 집적회로 소자의 제조 방법(S10)은 제1 및 제2 단계(S110, S120)의 공정 순서를 포함할 수 있다.
제1 단계(S110)에서, 기판을 준비한다. 기판은 반도체 기판, SOI(silicon on insulator) 기판, 석영, 유리, 플라스틱, 금속 함유막, 절연막, 및 이들의 조합으로부터 선택되는 물질을 포함할 수 있다. 예를 들어, 상기 반도체 기판은 Si, Ge, SiGe, GaP, GaAs, SiC, SiGeC, InAs, InP, 및 이들의 조합으로부터 선택되는 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다. 상기 플라스틱은 폴리이미드(polyimide), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리 메틸메타크릴레이트(poly methyl methacrylate), 폴리카보네이트(polycarbonate), 폴리에테르술폰(polyether sulfone), 폴리에스테르(polyester), 및 이들의 조합으로부터 선택되는 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다. 상기 금속 함유막은 Ti, TiN, Ta, TaN, Co, Ru, Zr, Hf, La, W, 또는 이들의 조합으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
제2 단계(S120)에서, 화학식 (1)의 실리콘 화합물을 포함하는 실리콘 함유막 형성용 조성물을 사용하여, 상기 기판 상에 실리콘 함유막을 형성한다.
실리콘 함유막 형성용 조성물은, 본 발명의 기술적 사상에 따른 실리콘 화합물을 적어도 하나 포함할 수 있다. 예시적인 실시예들에서, 상기 실리콘 함유막 형성용 조성물은 앞서 설명한 화학식 (1)로 표시되는 실리콘 화합물 중 적어도 하나의 실리콘 화합물을 포함할 수 있다.
예시적인 실시예들에서, 본 발명의 기술적 사상에 따른 집적회로 소자의 제조 방법에 따라 형성될 수 있는 실리콘 함유막은 실리콘 산화막(SiO2)으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
제2 단계(S120)에서, 실리콘 함유막을 형성하기 위하여 ALD 공정을 이용할 수 있다. 본 발명의 기술적 사상에 따른 실리콘 화합물을 포함하는 실리콘 함유막 형성용 조성물은 ALD 공정과 같은 화학 증착 공정에 적합하게 사용될 수 있다.
예시적인 실시예들에서, 상기 실리콘 함유막 형성용 조성물이 증착 장치에 도입될 때, 상기 실리콘 함유막 형성용 조성물은 기화에 의해 증기 상태에서, 필요에 따라 사용되는 아르곤, 질소, 헬륨 등과 같은 이송 가스와 함께 기판이 놓인 반응 챔버 내부로 도입될 수 있다.
다른 실시예들에서, 상기 실리콘 함유막 형성용 조성물이 증착 장치에 도입될 때, 상기 실리콘 함유막 형성용 조성물은 액체 또는 용액의 상태로 기화실까지 수송되고, 상기 기화실에서 가열 및/또는 감압에 의해 기화되어 증기 상태로 된 후, 반응 챔버 내부로 도입될 수도 있다.
제2 단계(S120)에서, 실리콘 함유막을 형성하는 공정은 구체적으로, 화학식 (1)의 실리콘 화합물을 포함하는 실리콘 함유막 형성용 조성물을 기화시켜 기판이 위치하는 반응 챔버에 도입하고, 기판의 표면에 상기 실리콘 화합물을 증착시켜 기판 상에 실리콘 전구체 박막을 형성하는 공정; 및 상기 실리콘 전구체 박막을 반응 가스와 반응시켜 기판의 표면에 실리콘 함유막을 형성하는 공정;을 포함할 수 있다.
반응 가스는 실리콘 전구체 박막과 반응하는 가스이다. 예를 들어, 상기 반응 가스는 산화성 가스, 환원성 가스, 또는 질화성 가스를 포함할 수 있다. 상기 산화성 가스는 O2, O3, O2 플라즈마, H2O, NO2, NO, N2O(nitrous oxide), CO, CO2, H2O2, HCOOH, CH3COOH, (CH3CO)2O, 알콜, 과산화물(peroxide), 황산화물, 및 이들의 조합 중에서 선택될 수 있다. 상기 환원성 가스는 수소 가스(H2)일 수 있다. 상기 질화성 가스는 NH3, N2 플라즈마, 모노알킬아민(monoalkylamine), 디알킬아민(dialkylamine), 트리알킬아민(trialkylamine), 알킬렌디아민 등의 유기 아민 화합물, 히드라진 화합물(hydrazine compound), 및 이들의 조합 중에서 선택될 수 있다.
제2 단계(S120)에서, 실리콘 함유막을 형성하는 데 있어서, 원하는 실리콘 함유막의 두께 및 원료로 사용되는 실리콘 화합물의 열적 특성에 따라, 증착 조건을 제어할 수 있다. 예시적인 실시예들에서, 상기 증착 조건은 상기 실리콘 함유막 형성용 조성물의 투입 유량, 이송 가스의 투입 유량, 반응 가스의 투입 유량, 압력, 반응 온도(즉, 기판 온도) 등을 포함할 수 있다.
제2 단계(S120)에서, 실리콘 함유막을 형성하는 데 있어서, ALD 공정의 사이클 수를 조절하여 실리콘 함유막의 박막 두께를 조절할 수 있다. ALD 공정을 이용하여 상기 기판 상에 실리콘 함유막을 형성하는 공정은 구체적으로, 본 발명의 기술적 사상에 의한 실리콘 화합물을 포함하는 실리콘 함유막 형성용 조성물을 기화시켜 형성한 증기를 반응 챔버에 도입하는 공정; 상기 증기를 이용하여 상기 기판의 표면에 실리콘 전구체 박막을 형성하는 공정; 상기 기판 상의 반응 공간 내에 남아 있는 미반응 원료 가스를 배기하는 공정; 및 상기 실리콘 전구체 박막을 반응 가스와 화학 반응시켜 상기 기판의 표면에 실리콘 함유막을 형성하는 공정;을 포함할 수 있다.
도 2는 본 발명의 기술적 사상의 실시예에 따른 집적회로 소자의 제조 방법에 따라 실리콘 함유막을 형성하기 위한 방법을 구체적으로 설명하기 위한 흐름도이다.
도 2를 참조하면, 집적회로 소자의 제조 방법(S20)은 제1 내지 제6 단계(S210 내지 S260)의 공정 순서를 포함할 수 있다.
제1 단계(S210)에서, 화학식 (1)의 구조를 가지는 실리콘 화합물로 이루어지는 소스 가스를 기화시킨다.
예시적인 실시예들에서, 상기 소스 가스는 앞서 설명한 실리콘 함유막 형성용 조성물로 이루어질 수 있다. 상기 소스 가스를 기화시키는 공정은 약 80℃에서 수행될 수 있다. 상기 소스 가스를 기화시킬 때, 원료 용기 또는 기화실 내부의 압력은 약 1Pa 내지 약 10000Pa일 수 있다.
제2 단계(S220)에서, 기화된 소스 가스를 기판 상에 공급하여 상기 기판 상에 실리콘 소스 흡착층을 형성한다. 반응 온도는 약 550℃ 내지 약 650℃의 범위 내에서 선택될 수 있으나, 이에 한정되는 것은 아니다.
상기 기판 상에 기화된 소스 가스를 공급함으로써, 상기 기판 상에 상기 기화된 소스 가스의 화학 흡착층(chemisorbed layer) 및 물리 흡착층(physisorbed layer)을 포함하는 흡착층이 형성될 수 있다. 상기 기화된 소스 가스의 화학 흡착층은 상기 실리콘 소스 흡착층을 구성할 수 있다.
제3 단계(S230)에서, 상기 기판 상에 퍼지(purge) 가스를 공급하여 상기 기판 상의 불필요한 부산물을 제거한다. 상기 퍼지 가스는 예를 들어, Ar, He, Ne 등의 불활성 가스 또는 질소 가스(N2) 등을 사용할 수 있다.
다른 실시예들에서, 퍼지 공정을 대신하여, 상기 기판이 위치된 반응 공간을 감압하여 배기할 수 있다. 상기 감압을 위하여, 상기 반응 공간의 압력은 약 0.01Pa 내지 약 300Pa로 유지될 수 있다.
제4 단계(S240)에서, 상기 기판 상에 형성된 상기 실리콘 소스 흡착층 상에 반응 가스를 공급하여 원자층 단위의 실리콘 함유막을 형성할 수 있다.
예시적인 실시예들에서, 상기 기판 상에 실리콘 산화막을 형성하는 경우, 상기 반응 가스는 O2, O3, O2 플라즈마, H2O, NO2, NO, N2O(nitrous oxide), CO, CO2, H2O2, HCOOH, CH3COOH, (CH3CO)2O, 알콜, 과산화물(peroxide), 황산화물, 및 이들의 조합 중에서 선택되는 산화성 가스일 수 있다. 다른 실시예들에서, 상기 반응 가스는 환원성 가스, 예를 들어, 수소 가스(H2)일 수 있다.
제4 단계(S240)를 수행하는 동안, 상기 실리콘 소스 흡착층과 상기 반응 가스가 충분히 반응할 수 있도록, 고온 상태를 유지할 수 있다. 또한, 상기 반응 가스를 플라즈마 처리할 수 있다. 상기 플라즈마 처리 시의 고주파(RF) 출력은 약 0W 내지 약 1500W일 수 있으나, 이에 한정되는 것은 아니다.
제5 단계(S250)에서, 상기 기판 상에 퍼지 가스를 공급하여 상기 기판 상의 불필요한 부산물을 제거한다. 상기 퍼지 가스는 예를 들어, Ar, He, Ne 등의 불활성 가스 또는 질소 가스(N2) 등을 사용할 수 있다.
제6 단계(S260)에서, 원하는 두께의 실리콘 함유막이 형성될 때까지 앞선 제1 내지 제5 단계(S210 내지 S250)를 반복하여 수행할 수 있다.
집적회로 소자의 제조 방법(S20)은 일련의 공정들로 이루어지는 박막 형성 공정을 한 사이클로 하고, 원하는 두께의 실리콘 함유막이 형성될 때까지 상기 사이클을 여러 번 반복할 수 있다. 예시적인 실시예들에서, 상기 한 사이클을 행한 후, 제3 단계(S230) 또는 제5 단계(S250)에서와 유사하게 퍼지 가스를 사용하는 배기 공정을 수행하여 반응 챔버로부터 미반응 가스들을 배기한 후, 후속의 사이클을 수행할 수도 있다.
여기서, 집적회로 소자의 제조 방법(S20)은 단지 예시에 불과한 것으로, 본 발명의 기술적 사상의 범위 내에서 다양한 변형 및 변경이 가능하다.
예를 들어, 상기 기판 상에 실리콘 함유막을 형성하기 위하여 화학식 (1)의 구조를 가지는 실리콘 화합물을 다른 전구체, 반응 가스, 이송 가스, 및 퍼지 가스 중 적어도 하나와 함께, 또는 순차적으로 기판 상에 공급할 수도 있다. 화학식 (1)의 구조를 가지는 실리콘 화합물과 함께 기판 상에 공급될 수 있는 다른 전구체, 반응 가스, 이송 가스, 및 퍼지 가스에 대한 보다 상세한 구성은 앞서 설명한 바와 같다.
본 발명의 기술적 사상에 의한 방법에 따라 형성된 실리콘 함유막은 집적회로 소자를 구성하는 다양한 구성 요소들의 재료로 사용될 수 있다. 예를 들어, 상기 실리콘 함유막은 로직 소자 또는 메모리 소자를 구성하는 게이트 절연막의 구성 재료로 사용될 수 있다. 상기 로직 소자는 중앙처리장치(central processing unit, CPU), 컨트롤러(controller), 주문형 반도체(application specific integrated circuit, ASIC) 등을 포함할 수 있다. 상기 메모리 소자는 DRAM(Dynamic Random Access Memory) 또는 SRAM(Static Random Access Memory)과 같은 휘발성 메모리 소자, 또는 PRAM(Phase-change Random Access Memory), MRAM(Magnetoresistive Random Access Memory), FeRAM(Ferroelectric Random Access Memory), 또는 RRAM(Resistive Random Access Memory)과 같은 비휘발성 메모리 소자를 포함할 수 있다. 다만, 상기 실리콘 함유막의 용도가 이에 한정되는 것은 아니다.
도 3 내지 도 6은 본 발명의 기술적 사상의 실시예에 따른 집적회로 소자의 제조 방법에 따라 제조된, 실리콘 함유막을 포함하는 집적회로 소자를 나타내는 도면들이다.
도 3을 참조하면, 기판(110), 소자 분리막(120), 게이트 구조물(GS), 및 소스/드레인 영역(160)을 포함하는 집적회로 소자(10)가 제공된다.
본 실시예의 집적회로 소자(10)에서, 기판(110)은 앞서 도 1에서 설명한 바와 실질적으로 동일할 수 있다.
소자 분리막(120)은 하나의 절연막으로 형성될 수도 있지만, 외부 절연막 및 내부 절연막을 포함할 수도 있다. 외부 절연막 및 내부 절연막은 서로 다른 물질로 형성될 수 있다. 예를 들어, 외부 절연막은 산화막으로 형성되고, 내부 절연막은 질화막으로 형성될 수 있다. 다만, 소자 분리막(120)의 구성이 이에 한정되는 것은 아니다. 상기 소자 분리막(120)으로 인해, 상기 기판(110)에 활성 영역이 정의될 수 있다.
게이트 구조물(GS)은 게이트 유전막(130), 게이트 전극(140), 및 스페이서(150)를 포함할 수 있다.
게이트 유전막(130)은 앞서 설명한 화학식 (1)로 표시되는 실리콘 화합물을 이용하여 ALD 공정으로 형성될 수 있다. 즉, 상기 게이트 유전막(130)은 시간 의존 유전막 항복 특성이 우수하고, 절연 강도가 높은 특성을 가질 수 있다.
게이트 전극(140)은 하나의 게이트 막으로 이루어질 수 있으며, 다중막으로 형성될 수도 있다. 일부 실시예들에서, 상기 게이트 전극(140)은 불순물이 도핑된 반도체, 금속, 도전성 금속 질화물, 또는 금속 실리사이드 중에서 선택되는 적어도 하나의 물질을 포함할 수 있다.
스페이서(150)가 게이트 유전막(130) 및 게이트 전극(140)의 측벽에 형성될 수 있다. 상기 스페이서(150)는 실리콘 산화물, 실리콘 질화물, 및 실리콘 산화질화물 중 적어도 하나로 형성될 수 있다. 본 실시예에서 상기 스페이서(150)가 단일층으로 이루어진 경우를 도시하였으나, 이에 한정되는 것은 아니며, 스페이서(150)는 이중층 또는 삼중층으로 이루어질 수 있다.
소스/드레인 영역(160)은 상기 게이트 구조물(GS) 양측의 상기 기판(110) 내에 형성되고, 상기 게이트 구조물(GS)의 아래에는 상기 소스/드레인 영역(160) 사이에 개재되는 채널 영역이 정의된다.
도 4를 참조하면, 기판(110), 소자 분리막(120), 게이트 유전막(130), 워드 라인(142), 및 매몰 절연막(152)을 포함하는 집적회로 소자(20)가 제공된다.
본 실시예의 집적회로 소자(20)에서, 기판(110) 및 소자 분리막(120)은 앞서 도 3에서 설명한 바와 실질적으로 동일할 수 있다. 상기 기판(110)의 활성 영역에, 게이트 유전막(130), 워드 라인(142), 및 매몰 절연막(152)을 차례로 형성한다.
게이트 유전막(130)은 앞서 설명한 화학식 (1)로 표시되는 실리콘 화합물을 이용하여 ALD 공정으로 형성될 수 있다. 즉, 상기 게이트 유전막(130)은 시간 의존 유전막 항복 특성이 우수하고, 절연 강도가 높은 특성을 가질 수 있다.
워드 라인(142)은 Ti, TiN, Ta, TaN, W, WN, TiSiN, 및 WSiN 중에서 선택되는 적어도 하나의 물질로 형성될 수 있다.
매몰 절연막(152)은 실리콘 산화막, 실리콘 질화막, 실리콘 산질화막, 또는 이들의 조합으로 형성될 수 있다.
상기 기판(110)의 활성 영역에, 제1 방향으로 상호 평행하게 연장하는 복수의 워드 라인(142)이 배치될 수 있다. 상기 워드 라인(142)은 일정한 간격으로 배치될 수 있다. 상기 워드 라인(142)의 폭이나 간격은 디자인 룰에 따라 결정될 수 있다. 상기 워드 라인(142) 상에는 이와 직교하는 제2 방향으로 상호 평행하게 연장하는 복수의 비트 라인(미도시)이 배치될 수 있다. 상기 비트 라인 역시 일정한 간격으로 배치될 수 있다.
도 5를 참조하면, 핀형 활성 영역(AR)을 포함하는 기판(110), 소자 분리막(120), 게이트 유전막(130), 게이트 전극(140), 및 스페이서(150)를 포함하는 집적회로 소자(30)가 제공된다.
본 실시예의 집적회로 소자(30)에서, 기판(110) 및 소자 분리막(120)을 구성하는 물질은 앞서 도 3에서 설명한 바와 실질적으로 동일할 수 있다. 다만, 상기 기판(110)으로부터 돌출되고 제1 방향으로 연장하는 복수의 핀형 활성 영역(AR)을 포함할 수 있다. 상기 소자 분리막(120)은 상기 핀형 활성 영역(AR)의 상부 영역을 노출할 수 있다.
게이트 유전막(130), 게이트 전극(140), 스페이서(150)는 앞서 도 3에서 설명한 바와 실질적으로 동일할 수 있다. 상기 게이트 유전막(130)은 앞서 설명한 화학식 (1)로 표시되는 실리콘 화합물을 이용하여 ALD 공정으로 형성될 수 있다. 즉, 상기 게이트 유전막(130)은 시간 의존 유전막 항복 특성이 우수하고, 절연 강도가 높은 특성을 가질 수 있다. 게이트 구조물(GS)은 상기 핀형 활성 영역(AR)과 교차하는 제2 방향으로 연장할 수 있다.
소스/드레인 영역(160)이 상기 게이트 구조물(GS)의 양측의 상기 핀형 활성 영역(AR) 상에 각각 개재될 수 있다. 상기 소스/드레인 영역(160)은 상기 게이트 구조물(GS)을 사이에 두고 이격될 수 있다. 상기 소스/드레인 영역(160)은 상기 핀형 활성 영역(AR)을 시드(seed)로 이용하여 형성된, 선택적 에피택셜 성장층일 수 있다.
도 6을 참조하면, 핀형 활성 영역을 포함하는 기판(110), 소자 분리막(120), 게이트 유전막(130), 메인 게이트 전극(140M)과 서브 게이트 전극(140S)을 포함하는 게이트 전극(140), 스페이서(150), 및 컨택 구조물(170)을 포함하는 집적회로 소자(40)가 제공된다.
본 실시예의 집적회로 소자(40)에서, 기판(110) 및 소자 분리막(120)을 구성하는 물질은 앞서 도 3에서 설명한 바와 실질적으로 동일할 수 있다. 다만, 상기 기판(110)으로부터 돌출되고 제1 방향으로 연장하는 복수의 핀형 활성 영역을 포함할 수 있다. 상기 소자 분리막(120)은 상기 핀형 활성 영역의 상부 영역을 노출할 수 있다.
복수의 반도체 패턴(NS)은 핀형 활성 영역 상에서 기판(110)의 상면으로부터 수직하는 방향으로 이격되어 배치될 수 있다. 상기 복수의 반도체 패턴(NS)은 예를 들어, 나노시트(nanosheet)의 형상을 가질 수 있다.
게이트 전극(140)은 복수의 반도체 패턴(NS)을 둘러싸며 핀형 활성 영역 및 소자 분리막(120) 상에서 연장될 수 있다. 상기 게이트 전극(140)은 메인 게이트 전극(140M) 및 복수의 서브 게이트 전극(140S)을 포함할 수 있다.
게이트 유전막(130)은 게이트 전극(140)과 복수의 반도체 패턴(NS)의 사이에 배치될 수 있다. 게이트 유전막(130)은 복수의 반도체 패턴(NS)의 상면과 측벽 상에 컨포멀하게 배치될 수 있다. 상기 게이트 유전막(130)은 앞서 설명한 화학식 (1)로 표시되는 실리콘 화합물을 이용하여 ALD 공정으로 형성될 수 있다. 즉, 상기 게이트 유전막(130)은 시간 의존 유전막 항복 특성이 우수하고, 절연 강도가 높은 특성을 가질 수 있다.
소스/드레인 영역(160)은 상기 핀형 활성 영역을 시드로 이용하여 형성된 선택적 에피택셜 성장층일 수 있다.
이와 같이, 본 발명의 기술적 사상의 실시예에 따른 집적회로 소자의 제조 방법에 따라 제조된, 실리콘 함유막을 포함하는 집적회로 소자(10, 20, 30, 40)는 다양하게 응용될 수 있다.
이하에서, 본 발명의 기술적 사상에 의한 실시예들에 따른 실리콘 화합물의 합성예 및 실리콘 산화막의 형성예를 설명한다. 다만, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다.
다음에 설명하는 합성예에서는 통상적인 수직 퍼니스로 구성된 원자층 증착 장비를 사용하여 ALD 공정을 수행하였다. 또한, 다음에 설명하는 구체적인 형성예에서 얻어진 실리콘 함유막은 엘립소미터(ellipsometer)를 사용하여 두께를 측정하고, X-선 광전자 분광분석기(X-ray photoelectron spectroscopy)를 이용하여 박막 특성을 분석하였다. 또한, 얻어진 실리콘 함유막의 습식 식각 내성을 평가하였다.
(1) 합성예
몰포리노트리메톡시실란((Morpholino)Trimethoxysilane)의 합성
무수 및 비활성 분위기 하에서 불꽃 건조된 4000㎖ 플라스크에 몰포린(HN(CH2)2(CH2)2O) 286g(3.28mol) 및 테트라하이드로퓨란(C4H8O) 1421g(19.71mol)을 투입 후 내온을 -20℃에서 유지하면서, 2.68M n-뷰틸리튬(C4H9Li) 1227mL(3.28mol)을 천천히 투입 완료 후, 상온에서 5시간 교반시켜 몰포린리튬염(C4H8LiNO)을 제조하였다.
헥산(C6H14) 1000mL와 테트라메톡시실란((CH3O)4Si) 500g(3.28mol)의 혼합 용액에 상기 제조한 몰포린리튬염(C4H8LiNO)을 -20℃로 유지하면서 천천히 첨가하였다. 첨가가 완료된 후 반응 용액을 서서히 상온으로 승온하고, 상온에서 6시간 동안 교반시켰다.
반응이 완료된 후 반응 혼합물을 여과하여 리튬염메탄올(LiOCH3)을 제거하고, 얻어진 용액에서 용매를 감압 하에 제거한 다음, 0.5torr에서 온도는 59℃를 유지하는 감압 증류를 통해, 몰포리노트리메톡시실란((CH3O)3SiN(CH2)2(CH2)2O) 450g (2.17mol)을 수득(수율 66%)하였다.
1H-NMR (C6D6): δ 3.39(s, 9H (CH3O)3Si), 2.88(t, 4H, (SiN(CH2)2), 3.44(t, 4H (SiN(CH2)2(CH2)2O)
29Si-NMR (C6D6): δ -67.7((CH3O)3SiN(CH2)2(CH2)2O)
이하에서, 본 발명의 기술적 사상에 따른 합성예인 몰포리노트리메톡시실란((Morpholino)Trimethoxysilane)의 우수성을 확인하기 위하여, 비교군으로서 상기 합성예와 유사한 화학 구조를 가지는 비스피롤리디노디메톡시실란(Bis(pyrrolidino)dimethoxysilane)을 비교예로 선정하여, 다양한 방법으로 비교 평가하였다.
도 7은 본 발명의 합성예(몰포리노트리메톡시실란)와 비교예(비스피롤리디노디메톡시실란)의 열중량 분석 결과를 나타내는 그래프이다.
도 8은 본 발명의 합성예(몰포리노트리메톡시실란)와 비교예(비스피롤리디노디메톡시실란)의 DSC(Differential Scanning Calorimetry) 분석 결과를 나타내는 그래프이다.
도 9는 본 발명의 합성예(몰포리노트리메톡시실란)와 비교예(비스피롤리디노디메톡시실란)의 증기압 측정 결과를 나타내는 그래프이다.
도 7 내지 도 9로부터 본 발명의 합성예에 따른 몰포리노트리메톡시실란이 우수한 열적 안정성을 가지는 동시에 증기압이 우수함을 알 수 있다.
(2) 형성예
ALD 공정에 의한 실리콘 산화막의 증착
ALD 공정을 이용하는 통상적인 수직 퍼니스로 구성된 원자층 증착 장치에서 실리콘 산화막의 형성을 위한 실리콘 함유막 증착용 조성물로, 상기 합성예의 화합물인 몰포리노트리메톡시실란을 이용하여, ALD 윈도우(550℃ 내지 650℃) 평가와 같은 박막 평가를 수행하였다.
이와 같이, ALD 공정을 가능케 하는 온도의 범위를 ALD 윈도우(window)라고 지칭하며, ALD 윈도우의 범위는 실리콘 화합물에 의존한다. ALD 윈도우 평가 시, 기판의 온도는 550℃ 내지 650℃ 범위로 설정하였고, 실리콘 전구체는 스테인리스 스틸 버블러 용기에 충진하여 80℃로 유지하였다.
여기서, 반응 가스로는 산소 가스(O2) 및 수소 가스(H2)를 사용하였으며, 퍼지 가스로는 질소 가스(N2)를 사용하였다.
공정 (1): 스테인리스 스틸 버블러 용기 내에서 증기화된 상기 합성예의 실리콘 전구체는, 100sccm 유량으로 공급되는 질소 가스(N2)를 이송 가스로 이용하여 약 10초 동안 기판으로 이송되고, 기판에 흡착되도록 하였다.
공정 (2): 2000sccm 유량으로 공급되는 질소 가스(N2)를 퍼지 가스로 이용하여 약 30초 동안 흡착되지 않은 실리콘 전구체를 제거하였다.
공정 (3): 3500sccm 유량으로 공급되는 산소 가스(O2) 및 1200sccm 유량으로 공급되는 수소 가스(H2)를 공정 가스로 이용하여 약 10초 동안 실리콘 산화막을 형성하였다.
공정 (4): 2000sccm 유량으로 공급되는 질소 가스(N2)를 퍼지 가스로 이용하여 약 5초 동안 반응 부산물 및 잔류 반응 가스를 제거하였다.
상기 공정 (1) 내지 (4)를 하나의 사이클로 하여 복수의 사이클을 반복함으로써 실리콘 산화막을 소정의 두께로 형성하였다.
아래의 표 1에 본 발명의 형성예에 따른 실리콘 산화막 및 비교예에 따른 실리콘 산화막의 구체적인 증착 조건을 나타내었다.
증착된 형성예 및 비교예의 실리콘 산화막 각각은 엘립소미터를 이용하여 두께를 측정하고, X-선 광전자 분광분석기를 이용하여 실리콘 산화막 형성 및 상기 실리콘 산화막의 성분을 분석하여 아래의 표 2 및 표 3에 나타내었다.
엘립소미터 분석을 통한 증착된 실리콘 산화막의 두께, 성장 속도, 및 굴절율을 표 2에 나타내었다. 박막의 두께가 약 100Å 이내로 매우 얇은 관계로, 굴절율은 1.48 수치로 고정하였다.
증착된 형성예의 실리콘 산화막의 성장 속도가 600℃ 및 650℃의 기판 온도범위에서 거의 동일한 수치를 가진다. 이에 따라, 비교적 높은 온도에서도 안정적인 성장 속도를 가지므로, 집적회로 소자의 제조 공정에 있어서 안정성 및 양산성 측면에서 유리한 특징으로 파악할 수 있다.
X-선 광전자 분광분석기를 이용하여 분석한 기판 온도에 따른 ALD 윈도우 평가 시, 증착된 형성예 및 비교예의 실리콘 산화막 각각의 조성에 대하여 아래의 표 3에 원자별 함유량 수치로 박막의 조성(at%)을 정리하였다.
그 결과, 증착된 형성예의 실리콘 산화막 내의 탄소(C), 질소(N), 불소(F), 및 염소(Cl)가 없음을 확인하였으며, 기판 온도가 증가하더라도 실리콘 산화막 내의 실리콘/산소 비율은 거의 일정한 것으로 확인하였다.
또한, 증착된 형성예 및 비교예의 실리콘 산화막 각각의 습식 식각 내성 분석을 진행하였다. 식각액으로 희불산(H2O:HF=200:1)을 이용하여, 제1 식각 및 제2 식각(총 2회의 식각)을 각각 10초 동안 실시하였다. 제1 식각 및 제2 식각 후 박막의 두께를 측정하여 아래의 표 4에 나타내었으며, 제1 식각 및 제2 식각 시 식각율은 아래의 표 5에 나타내었다.
아래의 표 5에서와 같이, 증착된 형성예의 실리콘 산화막의 식각율은 약 1.8Å/sec 내지 약 2.4Å/sec로 우수한 습식 식각 내성을 나타내었으며, 기판 온도가 증가함에 따라 증착된 형성예의 실리콘 산화막의 습식 식각율은 감소함을 발명자들은 확인하였다.
(3) 평가예
고온 ALD 공정에 의한 실리콘 산화막의 증착
ALD 공정을 이용하는 통상적인 수직 퍼니스로 구성된 원자층 증착 장치에서 실리콘 산화막의 형성을 위한 실리콘 함유막 증착용 조성물로, 상기 합성예의 화합물인 몰포리노트리메톡시실란을 이용하여, 반응 가스의 공급 시간에 따른 박막 평가를 수행하였다. 기판의 온도는 600℃로 설정하였고, 실리콘 전구체는 스테인리스 스틸 버블러 용기에 충진하여 80℃로 유지하였다.
여기서, 반응 가스로는 산소 가스(O2) 및 수소 가스(H2)를 사용하였으며, 퍼지 가스로는 질소 가스(N2)를 사용하였다.
공정 (1): 스테인리스 스틸 버블러 용기 내에서 증기화된 상기 합성예의 실리콘 전구체는, 100sccm 유량으로 공급되는 질소 가스(N2)를 이송 가스로 이용하여 약 10초 동안 기판으로 이송되고, 기판에 흡착되도록 하였다.
공정 (2): 2000sccm 유량으로 공급되는 질소 가스(N2)를 퍼지 가스로 이용하여 약 30초 동안 흡착되지 않은 실리콘 전구체를 제거하였다.
공정 (3): 3500sccm 유량으로 공급되는 산소 가스(O2) 및 1200sccm 유량으로 공급되는 수소 가스(H2)를 공정 가스로 이용하여 약 10초 내지 약 20초 범위에서 실리콘 산화막을 형성하였다.
공정 (4): 2000sccm 유량으로 공급되는 질소 가스(N2)를 퍼지 가스로 이용하여 약 5초 동안 반응 부산물 및 잔류 반응 가스를 제거하였다.
상기 공정 (1) 내지 (4)를 하나의 사이클로 하여 복수의 사이클을 반복함으로써 실리콘 산화막을 소정의 두께로 형성하였다.
아래의 표 6에 본 발명의 평가예에 따른 실리콘 산화막의 구체적인 증착 조건을 나타내었다.
증착된 평가예의 실리콘 산화막은 엘립소미터를 이용하여 두께를 측정하였다. 엘립소미터 분석을 통한 증착된 실리콘 산화막의 두께, 성장 속도, 및 굴절율을 아래의 표 7에 나타내었다. 박막의 두께가 약 100Å 이내로 매우 얇은 관계로, 굴절율은 1.48 수치로 고정하였다.
박막의 성장 속도는 반응 가스의 공급 시간에 관계없이 유사한 수준임을 알 수 있었다. 이러한 결과는, 일정 이상의 반응 가스를 공급하면, 일정한 박막 성장 속도를 가진다는 의미로 해석될 수 있다. 따라서, 본 발명의 실리콘 산화막은 고온 공정(예를 들어, 600℃)에서도 박막의 두께 제어가 용이하다는 특성을 가진다.
(4) 본 발명의 실리콘 화합물의 특성
이와 같이, 본 발명의 기술적 사상에 의한 실시예들에 따른 실리콘 화합물은 실리콘 함유막을 형성하기 위한 실리콘 전구체를 비교적 높은 공정 온도 범위(550℃ 내지 650℃)에서 사용 시, 우수한 열 안정성과 반응성을 제공할 수 있다.
또한, 본 발명의 기술적 사상에 의한 실시예들에 따른 실리콘 화합물을 사용하여 실리콘 함유막을 형성 시, 염소 원자(Cl)를 포함하지 않는 고순도의 실리콘 함유막을 제공할 수 있으며, 얻어진 실리콘 함유막은 우수한 물리적 특성 및 전기적 특성을 제공할 수 있다.
궁극적으로, 본 발명의 기술적 사상에 의한 실시예들에 따른 실리콘 화합물을 사용하여 실리콘 함유막을 형성함으로써, 전기적 특성 및 제품 생산성을 향상시킬 수 있는 집적회로 소자의 제조 방법을 제공할 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 기술적 사상의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형상으로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
S10, S20: 집적회로 소자의 제조 방법
10, 20, 30, 40: 집적회로 소자
110: 기판 120: 소자 분리막
130: 게이트 유전막 140: 게이트 전극
150: 스페이서 160: 소스/드레인 영역

Claims (10)

  1. 다음 화학식 (1)로 표시되는 실리콘 화합물.
    [화학식 (1)]

    상기 화학식 (1)에서,
    R1 내지 R3은 각각 독립적으로 C1-C4 알킬기이고,
    n 및 m은 각각 독립적으로 0 내지 3의 정수임.
  2. 제1항에 있어서,
    상기 화학식 (1)에서,
    R1 내지 R3은 메틸기 또는 에틸기이며,
    n 및 m은 각각 독립적으로 0 내지 2의 정수인 것을 특징으로 하는 실리콘 화합물.
  3. 제1항 및 제2항에서 선택되는 어느 하나에 따른 실리콘 화합물을 포함하는 실리콘 함유막 증착용 조성물.
  4. 온도가 550℃ 이상인 기판 상에, 다음 화학식 (1)의 실리콘 화합물을 공급하여 실리콘 화합물 흡착층을 형성하는 단계; 및
    상기 실리콘 화합물 흡착층 상에 반응 가스를 공급하는 단계;를 포함하는 실리콘 함유막의 형성 공정.
    [화학식 (1)]

    상기 화학식 (1)에서,
    R1 내지 R3은 각각 독립적으로 C1-C4 알킬기이고,
    n 및 m은 각각 독립적으로 0 내지 3의 정수임.
  5. 제4항에 있어서,
    상기 화학식 (1)에서,
    R1 내지 R3은 메틸기 또는 에틸기이며,
    n 및 m은 각각 독립적으로 0 내지 2의 정수인 것을 특징으로 하는 실리콘 함유막의 형성 공정.
  6. 제4항에 있어서,
    상기 실리콘 화합물은,
    다음 화합물 (1), 화합물 (2), 및 화합물 (3) 중에서 선택되는 하나로 표시되는 것을 특징으로 하는 실리콘 함유막의 형성 공정.
    [화합물 (1)]

    [화합물 (2)]

    [화합물 (3)]
  7. 제4항에 있어서,
    상기 실리콘 함유막은, 염소 원자를 불포함하는 것을 특징으로 하는 실리콘 함유막의 형성 공정.
  8. 제4항에 있어서,
    상기 반응 가스는, 산소, 오존, 산소 플라즈마, 수소, 및 수소 플라즈마 중에서 선택되는 것을 특징으로 하는 실리콘 함유막의 형성 공정.
  9. 제4항에 있어서,
    상기 실리콘 화합물은, 적어도 600℃ 내지 650℃의 온도 범위에서 실질적으로 일정한 박막 성장 속도를 갖는 것을 특징으로 하는 실리콘 함유막의 형성 공정.
  10. 제4항에 있어서,
    상기 실리콘 화합물 흡착층을 형성하는 단계; 및 상기 반응 가스를 공급하는 단계;를 제1 사이클로 하고,
    상기 제1 사이클을 복수 회 반복 수행하여,
    상기 기판 상에 실리콘 산화막을 형성하는 것을 특징으로 하는 실리콘 함유막의 형성 공정.
KR1020220074338A 2022-06-17 2022-06-17 실리콘 함유막의 형성 공정 및 이를 이용한 집적회로 소자의 제조 방법 KR20230173502A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220074338A KR20230173502A (ko) 2022-06-17 2022-06-17 실리콘 함유막의 형성 공정 및 이를 이용한 집적회로 소자의 제조 방법
US18/206,187 US20230407051A1 (en) 2022-06-17 2023-06-06 Process of forming silicon-containing film and method of manufacturing integrated circuit device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220074338A KR20230173502A (ko) 2022-06-17 2022-06-17 실리콘 함유막의 형성 공정 및 이를 이용한 집적회로 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20230173502A true KR20230173502A (ko) 2023-12-27

Family

ID=89170274

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220074338A KR20230173502A (ko) 2022-06-17 2022-06-17 실리콘 함유막의 형성 공정 및 이를 이용한 집적회로 소자의 제조 방법

Country Status (2)

Country Link
US (1) US20230407051A1 (ko)
KR (1) KR20230173502A (ko)

Also Published As

Publication number Publication date
US20230407051A1 (en) 2023-12-21

Similar Documents

Publication Publication Date Title
US11069522B2 (en) Si precursors for deposition of SiN at low temperatures
US7410913B2 (en) Method of manufacturing silicon rich oxide (SRO) and semiconductor device employing SRO
US20180151344A1 (en) Si PRECURSORS FOR DEPOSITION OF SiN AT LOW TEMPERATURES
CN100481321C (zh) 半导体器件制造方法
JP3602072B2 (ja) ヘキサクロロジシランおよびアンモニアを用いた原子層蒸着によるシリコン含有固体薄膜の製造方法
US9443736B2 (en) Silylene compositions and methods of use thereof
US20140273531A1 (en) Si PRECURSORS FOR DEPOSITION OF SiN AT LOW TEMPERATURES
KR102543855B1 (ko) 규소 및 질소 포함 필름의 제조 방법
JP2017518286A (ja) 新規なアミノシリルアミン化合物、および原子層蒸着法を用いたＳｉ‐Ｎ結合を含む絶縁膜の製造方法
KR100829539B1 (ko) 박막 제조 방법, 이를 이용한 게이트 구조물 및 커패시터의제조 방법
KR20230173502A (ko) 실리콘 함유막의 형성 공정 및 이를 이용한 집적회로 소자의 제조 방법
JP7164789B2 (ja) ５５０℃以上の温度でＡＬＤを使用してＳｉ含有膜を堆積させるための前駆体及びプロセス
US20060189055A1 (en) Method of forming a composite layer, method of manufacturing a gate structure by using the method of forming the composite layer and method of manufacturing a capacitor by using the method of forming the composite layer
US20230062967A1 (en) Semiconductor device with contacts having different dimensions and method for fabricating the same
EP4299577A1 (en) Silicon compound and method of manufacturing integrated circuit device using the same
CN117751425A (zh) 用于沉积sib膜的工艺
JP7357794B2 (ja) 高品質Ｓｉ含有膜を形成するための超低温ＡＬＤ
TWI776109B (zh) 在550°C或更高的溫度下使用ALD沈積含Si膜之先質及製程
US20240130103A1 (en) Semiconductor device with peripheral gate structure and method for fabricating the same
JP3930407B2 (ja) 揮発性原料を用いたｍｉｓ型トランジスタ素子およびそれを備えた半導体装置の製造方法
TW202311273A (zh) 矽前驅物
KR101046757B1 (ko) 반도체소자의 캐패시터 및 그 제조 방법
KR20230170068A (ko) 규소 전구체 화합물 및 규소 함유 막의 형성 방법
TW202043245A (zh) 用於沉積含矽膜的有機矽前驅物