KR20230171330A - 임피던스 조정 회로 - Google Patents

임피던스 조정 회로 Download PDF

Info

Publication number
KR20230171330A
KR20230171330A KR1020220071786A KR20220071786A KR20230171330A KR 20230171330 A KR20230171330 A KR 20230171330A KR 1020220071786 A KR1020220071786 A KR 1020220071786A KR 20220071786 A KR20220071786 A KR 20220071786A KR 20230171330 A KR20230171330 A KR 20230171330A
Authority
KR
South Korea
Prior art keywords
capacitor
adjustment circuit
impedance adjustment
leg
impedance
Prior art date
Application number
KR1020220071786A
Other languages
English (en)
Inventor
임천용
서용석
김홍민
Original Assignee
전북대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전북대학교산학협력단 filed Critical 전북대학교산학협력단
Priority to KR1020220071786A priority Critical patent/KR20230171330A/ko
Priority to PCT/KR2023/004779 priority patent/WO2023243840A1/ko
Publication of KR20230171330A publication Critical patent/KR20230171330A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H03H7/40—Automatic matching of load impedance to source impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Abstract

본 실시예에 의한 등가 커패시턴스를 조정하여 임피던스를 조정하는 임피던스 조정 회로는: 커패시터; 상기 커패시터와의 연결에 따라 상기 등가 커패시턴스를 변화시키는 단위 레그(leg); 상기 등가 커패시턴스가 변화하도록 상기 레그를 제어하는 제어부를 포함하며, 상기 레그와 병렬로 연결된 인덕터 및 보상 전압원을 포함한다.

Description

임피던스 조정 회로{IMPEDANCE ADJUST CIRCUIT}
본 기술은 임피던스 조정 회로와 관련된다.
반도체 제조 공정은 여러 단위 공정들을 포함하며, 이들 단위 공정의 대표적인 예는 식각을 에칭(Etching) 공정과 증착(Deposition) 공정이 있다. 요즈음의 에칭 공정과 증착 공정은 플라즈마를 활용하는 대표적인 공정이라고 할 수 있다.
이러한 공정에서는 플라즈마 장비를 사용하며, 부하측으로 최대 전력이 전송되도록 플라즈마 장비 입력측의 임피던스와 부하측의 임피던스를 정합(matching)한다.
플라즈마 부하는 챔버에 사용되는 가스의 종류와 양 그리고 플라즈마 발생 여부에 의하여 항상 값이 변화하는 부하이기 때문에 이러한 성질에 대응하여 임피던스를 항상 입력측과 같게 맞춰주기 위한 임피던스 매칭 회로가 필수적이다.
종래의 임피던스 매칭 회로에서는 기계적으로 커패시턴스를 가변하는 진공 가변 커패시터가 사용되어 왔다. 하지만 진공 가변 커패시터는 기계적으로 커패시턴스를 가변하기 때문에 가변 시간이 느려진다는 문제점을 가지고 있다. 커패시턴스를 기계적으로 변화하는데 소요되는 시간은 총 에칭 공정 시간의 30% 을 차지한다.
본 실시예는 종래 기술의 난점을 해소하기 위한 것이다. 즉, 신속하게 커패시턴스를 전기적으로 변화시킬 수 있는 임피던스 조정 회로를 제공하는 것이 본 실시예로 해결하고자 하는 과제 중 하나이다.
본 실시예는 등가 커패시턴스를 조정하여 임피던스를 조정하는 임피던스 조정 회로로, 상기 임피던스 조정 회로는: 커패시터; 상기 커패시터와의 연결에 따라 상기 등가 커패시턴스를 변화시키는 단위 레그(leg); 상기 등가 커패시턴스가 변화하도록 상기 레그를 제어하는 제어부를 포함하며, 상기 레그와 병렬로 연결된 인덕터 및 보상 전압원을 포함한다.
본 실시예는 등가 커패시턴스를 조정하여 임피던스를 조정하는 임피던스 조정 회로로, 상기 임피던스 조정 회로는: 커패시터; 상기 커패시터와의 연결에 따라 상기 등가 커패시턴스를 변화시키는 단위 레그(leg); 상기 등가 커패시턴스가 변화하도록 상기 레그를 제어하는 제어부를 포함하며, 상기 단위 레그는, 애노드(anode)가 RF 레일에 연결되어 상기 제어부가 상기 등가 커패시턴스가 증가하도록 상기 레그를 제어할 때 도통되어 상기 등가 커패시턴스를 변화시키는 다이오드를 포함한다.
본 실시예의 어느 한 측면에 의하면, 상기 단위 레그는, 기준 전압 레일에 일 전극이 연결되고, 등가적으로 상기 커패시터에 연결되어 상기 등가 커패시턴스를 조정하는 조정 커패시터; 레그 전압원; 상기 레그 전압원과 직렬로 연결된 두 개의 스위치들; 상기 두 개의 스위치들이 연결된 노드에 일 전극이 연결되고, 타 전극은 상기 조정 커패시터의 타 전극과 연결된 제1 인덕터; RF 레일과 연결되어 RF 전압이 애노드(anode)로 제공되고, 캐소드가 상기 제1 인덕터의 상기 타 전극에 연결된 다이오드를 포함한다.
본 실시예의 어느 한 측면에 의하면, 상기 커패시터는 상기 RF 레일에 일 전극이 연결되고, 상기 기준 전압 레일에 타 전극이 연결된 것이다.
본 실시예의 어느 한 측면에 의하면, 상기 레그 전압원이 제공하는 전압의 크기는, RF 레일로 제공되는 RF 전압에 비하여 큰 것이다.
본 실시예의 어느 한 측면에 의하면, 상기 보상 전압원은, 상기 스위치의 도통시 전압 강하 및 상기 다이오드의 순방향 전압 강하를 보상한다.
본 실시예의 어느 한 측면에 의하면, 상기 조정 커패시터는, 상기 다이오드를 통하여 상기 커패시터와 병렬로 연결되어 상기 등가 커패시턴스가 조절된다.
본 실시예의 어느 한 측면에 의하면, 상기 두 개의 스위치들은, 상기 기준 전압 레일에 연결된 제1 스위치와, 상기 레그 전압원과 연결된 제2 스위치를 포함하며, 상기 제2 스위치가 차단되고, 상기 제1 스위치가 도통될 때 상기 조정 커패시터와 상기 커패시터가 등가적으로 병렬로 연결되어 상기 등가 커패시턴스가 조절된다.
본 실시예의 어느 한 측면에 의하면, 상기 제1 스위치가 차단되고, 상기 제2 스위치가 도통될 때 상기 조정 커패시터는 상기 커패시터와 연결이 등가적으로 차단된다.
본 실시예의 어느 한 측면에 의하면, 상기 단위 레그는 복수개가 병렬로 연결된다.
본 실시예의 어느 한 측면에 의하면, 상기 복수개의 상기 단위 레그들에 포함된 상기 조정 커패시터들은, 서로 다른 커패시턴스를 가지는 임피던스 조정 회로.
본 실시예의 어느 한 측면에 의하면, 상기 제어부는, 상기 복수개의 상기 단위 레그들 중 어느 하나에 포함된 상기 조정 커패시터를 상기 커패시터에 등가적으로 연결하도록 제어한다.
본 실시예의 어느 한 측면에 의하면, 상기 다이오드는 PIN 다이오드이다.
본 실시예에 의하면, 제어 신호로 신속하게 커패시턴스를 변화시킬 수 있어 반도체의 생산성을 향상시킬 수 있다는 장점이 제공된다.
도 1은 본 실시예에 의한 임피던스 조정 회로의 일 실시예를 도시한 도면이다.
도 2는 준비 페이즈에서 본 실시예의 동작을 설명하기 위한 도면이다.
도 3은 임피던스 조정 페이즈에서 본 실시예의 동작을 설명하기 위한 도면이다.
도 4는 복수의 단위 레그들을 형성한 임피던스 조정회로를 예시한 도면이다.
이하에서는 첨부된 도면들을 참조하여 본 실시예를 설명한다. 도 1은 본 실시예에 의한 임피던스 조정 회로의 일 실시예를 도시한 도면이다. 도 1을 참조하면, 임피던스 조정 회로(10)는 등가 커패시턴스를 조정하여 임피던스를 조정하는 임피던스 조정 회로로, 커패시터(C)와, 커패시터(C)와의 연결에 따라 상기 등가 커패시턴스를 변화시키는 단위 레그(leg, 100)와, 상기 등가 커패시턴스가 변화하도록 상기 레그를 제어하는 제어부(200)를 포함하며, 상기 레그(100)와 병렬로 연결된 인덕터(Lf) 및 보상 전압원(V2)을 포함한다. 후술할 바와 같이 레그(100)는 복수개가 병렬로 연결될 수 있다.
도시된 실시예에서, 레그 전압원(V1)이 제공하는 전압의 크기는 RF 레일을 통하여 제공되는 RF 전압 VRF에 비하여 크다. 따라서, 다이오드(D)의 애노드에 RF 전압 VRF이 인가되고, 캐소드에 레그 전압원(V1)이 제공하는 전압이 인가되는 경우에 다이오드는 차단될 수 있다.
도시된 실시예에서, 다이오드(D)는 PIN 다이오드일 수 있다. PIN 다이오드는 P 타입으로 도핑된 반도체와 N 타입으로 도핑된 반도체 사이에 진성(intrinsic) 반도체를 개재하여 형성된 다이오드이다. PIN 다이오드는 P 타입 반도체와 N 타입 반도체가 접합(junction)된 PN 다이오드의 접합 커패시턴스 크기에 비하여 낮은 커패시턴스 값을 가진다.
도 2 및 도 3은 준비 페이즈와 임피던스 조정 페이즈에서의 본 실시예에 의한 임피던스 조정 회로(10)의 동작을 설명하기 위한 도면이다. 도 2는 준비 페이즈에서 본 실시예의 동작을 설명하기 위한 도면으로, 도 2를 참조하면, 제어부(200)는 제어 신호를 제공하여 스위치 Q1, Q2를 제어한다. 도 2로 예시된 준비 페이즈에서, 제어부(200)는 제어 신호를 제공하여 스위치 Q1을 차단하고, 스위치 Q2를 도통시킨다. 도시된 실시예에서, 스위치 Q1, Q2는 NMOS 트랜지스터일 수 있으며, 도시되지 않은 다른 실시예로, 스위치 Q1, Q2는 PMOS 트랜지스터 등의 반도체 스위치로 구현될 수 있다.
제어부(200)는 논리 로우 상태의 제어 신호를 스위치 Q1의 게이트 전극에 제공하고, 논리 하이 상태의 제어 신호를 스위치 Q2의 게이트 전극에 제공하여 스위치 Q1을 차단하고, 스위치 Q2를 도통시킬 수 있다.
스위치 Q2가 도통되고, 과도 상태(transient state)를 지나 정상 상태(steady state)에 도달하면 인덕터 L1은 볼티지 - 세컨드 발란스(voltage - second balance)에 의하여 도선과 등가로 취급된다. 인덕터의 볼티지 - 세컨드 발란스는 정상 상태에서 하나의 스위칭 주기 내에서 인덕터 양단의 전압 평균은 반드시 0이되어야 한다는 것이다. 따라서, 정상 상태에서 인덕터 L1 양단의 A 노드와 B 노드의 전압차는 없으며, 결국 도선과 등가이다.
다이오드(D)의 캐소드(cathode)는 노드 B에 연결되므로 레그 전압원(V1)이 제공하는 전압이 제공되고, 다이오드(D)의 애노드(anode)에는 RF 레일로부터 RF 전압(VRF)이 제공된다. 레그 전압원(V1)이 제공하는 전압인 V1은 RF 레일로부터 제공되는 VRF 보다 크다. 따라서, 다이오드(D)에는 역방향 전압이 인가되어 차단된다.
상술한 바와 같이 다이오드(D)에 형성되는 기생 커패시터는 낮은 커패시턴스값을 가지므로 큰 임피던스를 형성한다. 따라서, 커패시터(C)에서 RF 레일을 통하여 보이는 조정 커패시터(Cadj)는 다이오드(D)의 기생 커패시터의 임피던스에 의하여 전기적으로 차단된 것과 등가이다.
도 3은 임피던스 조정 페이즈에서 본 실시예의 동작을 설명하기 위한 도면이다. 도 3을 참조하면, 임피던스 조정 페이즈에서 제어부(200)는 제어 신호를 제공하여 스위치 Q2를 차단하고 스위치 Q1을 도통시킨다. 인덕터 L1 에는 RF 전류 IRF 의 최대값보다 큰 인덕터 전류 IL1 이 직류의 형태로 흐르고 다이오드(D)에는 RF 전류 IRF 와 IL1이 더해져서 흐른다. 따라서 다이오드(D)에는 항상 0 보다 큰 전류가 흘러 도통된다.
다이오드(D)가 도통됨에 따라 커패시터(C)와 조정 커패시터(Cadj)는 병렬로 연결된다. 따라서, 등가 커패시턴스(Ceq)는 두 커패시터의 커패시턴스의 합인 C + Cadj 로 형성되어 등가 커패시턴스를 목적하는 커패시턴스로 형성할 수 있으며, 임피던스 조정을 수행할 수 있다.
임피던스 조정 페이즈에서, 다이오드(D), 인덕터 및 스위치 Q1이 연결된 경로에서, 다이오드(D1)은 도통시 순방향 전압 강하가 형성되며, 스위치 Q1을 통하여 전류가 흐를 때에는 도통 저항에 의한 전압 강하가 형성된다.
다이오드(D1)와 스위치 Q1에 형성되는 전압 강하를 보상하기 위하여 보상 전압원(V2)는 보상 전압을 제공한다. 보상 전압의 크기는 다이오드(D1)의 순방향 전압 강하와 스위치 Q1의 도통 저항에 의한 전압 강하의 합에 상응할 수 있다. 또한, 보상 전압원(V2)는 인덕터 Lf와 직렬로 연결된다. 임피던스 조정 페이즈에서 레그(100)가 정상 상태에 있으면 인덕터 Lf는 볼티지 - 세컨드 밸런스에 의하여 등가적으로 도선과 같다.
도 4는 복수의 단위 레그(100)들을 형성한 임피던스 조정회로를 예시한 도면이다. 도 4를 참조하면, 예시된 임피던스 조정 회로는 복수의 단위 레그들(100a, 100b, ..., 100n)들을 포함한다. 각각의 단위 레그들(100a, 100b, ..., 100n)에 포함된 조정 커패시터들(Cadja, Cadjb, ..., Cadjn)의 커패시턴스들은 서로 다를 수 있다.
따라서, 제어부(200)는 부하(미도시)의 임피던스에 따라 최대의 전력이 전달될 수 있도록 부하의 임피던스에 정합되는 커패시턴스를 포함하는 단위 레그를 선택하고, 선택된 레그를 활성화도록 제어 신호를 제공하여 커패시터(C)와 해당 조정 커패시터를 병렬로 연결함으로써 임피던스 매칭(impedance matching)을 수행할 수 있다.
종래 기술에 의하면, 각각의 단위 커패시턴스 조절부 내에 독립 전원을 형성하였다. 그러나, 종래 기술의 독립 전원은 노이즈로부터의 영향을 감소시키기 위하여 절연 변압기(isolation transformer)를 이용하는 것으로, 각각의 단위 커패시턴스 조절부 내에 포함되는 경우에는 부품수가 증가하여 부피의 증가, 회로의 생성 비용 증가 등의 난점이 있었다.
그러나, 본 실시예에 의하면 단일한 인덕터 및 보상 전압원을 두어 선택된 단위 레그에서 형성되는 전압강하를 보상할 수 있어 종래 기술에 비하여 제품 부피를 감소시킬 수 있으며, 회로에 포함되는 소자의 수를 감소시켜 경제적이라는 장점이 제공된다.
본 발명에 대한 이해를 돕기 위하여 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 실시를 위한 실시예로, 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.
10: 임피던스 조정 회로
100: 단위 레그 200: 제어부

Claims (24)

  1. 등가 커패시턴스를 조정하여 임피던스를 조정하는 임피던스 조정 회로로, 상기 임피던스 조정 회로는:
    커패시터;
    상기 커패시터와의 연결에 따라 상기 등가 커패시턴스를 변화시키는 단위 레그(leg);
    상기 등가 커패시턴스가 변화하도록 상기 레그를 제어하는 제어부를 포함하며,
    상기 레그와 병렬로 연결된 인덕터 및 보상 전압원을 포함하는 임피던스 조정 회로.
  2. 제1항에 있어서,
    상기 단위 레그는,
    기준 전압 레일에 일 전극이 연결되고, 등가적으로 상기 커패시터에 연결되어 상기 등가 커패시턴스를 조정하는 조정 커패시터;
    레그 전압원;
    상기 레그 전압원과 직렬로 연결된 두 개의 스위치들;
    상기 두 개의 스위치들이 연결된 노드에 일 전극이 연결되고, 타 전극은 상기 조정 커패시터의 타 전극과 연결된 제1 인덕터;
    RF 레일과 연결되어 RF 전압이 애노드(anode)로 제공되고, 캐소드가 상기 제1 인덕터의 상기 타 전극에 연결된 다이오드를 포함하는 임피던스 조정 회로.
  3. 제1항에 있어서,
    상기 커패시터는
    상기 RF 레일에 일 전극이 연결되고, 상기 기준 전압 레일에 타 전극이 연결된 것인 임피던스 조정 회로.
  4. 제2항에 있어서,
    상기 레그 전압원이 제공하는 전압의 크기는,
    RF 레일로 제공되는 RF 전압에 비하여 큰 것인 임피던스 조정 회로.
  5. 제2항에 있어서,
    상기 보상 전압원은,
    상기 스위치의 도통시 전압 강하 및 상기 다이오드의 순방향 전압 강하를 보상하는 임피던스 조정 회로.
  6. 제2항에 있어서,
    상기 조정 커패시터는,
    상기 다이오드를 통하여 상기 커패시터와 병렬로 연결되어 상기 등가 커패시턴스가 조절되는 임피던스 조정 회로.
  7. 제6항에 있어서,
    상기 두 개의 스위치들은,
    상기 기준 전압 레일에 연결된 제1 스위치와,
    상기 레그 전압원과 연결된 제2 스위치를 포함하며,
    상기 제2 스위치가 차단되고, 상기 제1 스위치가 도통될 때 상기 조정 커패시터와 상기 커패시터가 등가적으로 병렬로 연결되어 상기 등가 커패시턴스가 조절되는 임피던스 조정 회로.
  8. 제7항에 있어서,
    상기 제1 스위치가 차단되고, 상기 제2 스위치가 도통될 때 상기 조정 커패시터는 상기 커패시터와 연결이 등가적으로 차단되는 임피던스 조정 회로.
  9. 제2항에 있어서,
    상기 단위 레그는 복수개가 병렬로 연결된 임피던스 조정 회로.
  10. 제9항에 있어서,
    상기 복수개의 상기 단위 레그들에 포함된 상기 조정 커패시터들은,
    서로 다른 커패시턴스를 가지는 임피던스 조정 회로.
  11. 제9항에 있어서,
    상기 제어부는,
    상기 복수개의 상기 단위 레그들 중 어느 하나에 포함된 상기 조정 커패시터를 상기 커패시터에 등가적으로 연결하도록 제어하는 임피던스 조정 회로.
  12. 제2항에 있어서,
    상기 다이오드는 PIN 다이오드인 임피던스 조정 회로.
  13. 등가 커패시턴스를 조정하여 임피던스를 조정하는 임피던스 조정 회로로, 상기 임피던스 조정 회로는:
    커패시터;
    상기 커패시터와의 연결에 따라 상기 등가 커패시턴스를 변화시키는 단위 레그(leg);
    상기 등가 커패시턴스가 변화하도록 상기 레그를 제어하는 제어부를 포함하며,
    상기 단위 레그는,
    애노드(anode)가 RF 레일에 연결되어 상기 제어부가 상기 등가 커패시턴스가 증가하도록 상기 레그를 제어할 때 도통되어 상기 등가 커패시턴스를 변화시키는 다이오드를 포함하는 임피던스 조정 회로.
  14. 제13항에 있어서,
    상기 단위 레그는,
    기준 전압 레일에 일 전극이 연결되고, 등가적으로 상기 커패시터에 연결되어 상기 등가 커패시턴스를 조정하는 조정 커패시터;
    레그 전압원;
    상기 레그 전압원과 직렬로 연결된 두 개의 스위치들;
    상기 두 개의 스위치들이 연결된 노드에 일 전극이 연결되고, 타 전극은 상기 조정 커패시터의 타 전극과 연결된 제1 인덕터를 포함하고,
    상기 다이오드의 캐소드는 상기 제1 인덕터와 상기 조정 커패시터가 연결된 노드에 연결되며,
    상기 임피던스 조정 회로는
    상기 레그와 병렬로 연결된 인덕터 및 보상 전압원을 더 포함하는 임피던스 조정 회로.
  15. 제13항에 있어서,
    상기 커패시터는
    상기 RF 레일에 일 전극이 연결되고, 기준 전압 레일에 타 전극이 연결된 것인 임피던스 조정 회로.
  16. 제14항에 있어서,
    상기 레그 전압원이 제공하는 전압의 크기는,
    RF 레일로 제공되는 RF 전압에 비하여 큰 것인 임피던스 조정 회로.
  17. 제14항에 있어서,
    상기 보상 전압원은,
    상기 스위치의 도통시 전압 강하 및 상기 다이오드의 순방향 전압 강하를 보상하는 임피던스 조정 회로.
  18. 제14항에 있어서,
    상기 조정 커패시터는,
    상기 다이오드를 통하여 상기 커패시터와 병렬로 연결되어 상기 등가 커패시턴스가 조절되는 임피던스 조정 회로.
  19. 제18항에 있어서,
    상기 두 개의 스위치들은,
    상기 기준 전압 레일에 연결된 제1 스위치와,
    상기 레그 전압원과 연결된 제2 스위치를 포함하며,
    상기 제2 스위치가 차단되고, 상기 제1 스위치가 도통될 때 상기 조정 커패시터와 상기 커패시터가 등가적으로 병렬로 연결되어 상기 등가 커패시턴스가 조절되는 임피던스 조정 회로.
  20. 제19항에 있어서,
    상기 제1 스위치가 차단되고, 상기 제2 스위치가 도통될 때 상기 조정 커패시터는 상기 커패시터와 연결이 등가적으로 차단되는 임피던스 조정 회로.
  21. 제14항에 있어서,
    상기 단위 레그는 복수개가 병렬로 연결된 임피던스 조정 회로.
  22. 제21항에 있어서,
    상기 복수개의 상기 단위 레그들에 포함된 상기 조정 커패시터들은,
    서로 다른 커패시턴스를 가지는 임피던스 조정 회로.
  23. 제21항에 있어서,
    상기 제어부는,
    상기 복수개의 상기 단위 레그들 중 어느 하나에 포함된 상기 조정 커패시터를 상기 커패시터에 등가적으로 연결하도록 제어하는 임피던스 조정 회로.
  24. 제13항에 있어서,
    상기 다이오드는 PIN 다이오드인 임피던스 조정 회로.
KR1020220071786A 2022-06-13 2022-06-13 임피던스 조정 회로 KR20230171330A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220071786A KR20230171330A (ko) 2022-06-13 2022-06-13 임피던스 조정 회로
PCT/KR2023/004779 WO2023243840A1 (ko) 2022-06-13 2023-04-10 임피던스 조정 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220071786A KR20230171330A (ko) 2022-06-13 2022-06-13 임피던스 조정 회로

Publications (1)

Publication Number Publication Date
KR20230171330A true KR20230171330A (ko) 2023-12-20

Family

ID=89191376

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220071786A KR20230171330A (ko) 2022-06-13 2022-06-13 임피던스 조정 회로

Country Status (2)

Country Link
KR (1) KR20230171330A (ko)
WO (1) WO2023243840A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9875881B2 (en) * 2013-02-20 2018-01-23 Tokyo Electron Limited Plasma processing apparatus and plasma processing method
KR20160021953A (ko) * 2014-08-18 2016-02-29 주식회사 솔루엠 인덕턴스 가변 회로 및 그를 이용한 전원 공급 장치
JP6780009B2 (ja) * 2016-03-23 2020-11-04 北京北方華創微電子装備有限公司Ｂｅｉｊｉｎｇ Ｎａｕｒａ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ Ｅｑｕｉｐｍｅｎｔ Ｃｏ．， Ｌｔｄ． インピーダンス整合システム、インピーダンス整合方法および半導体処理装置
KR102077402B1 (ko) * 2018-10-17 2020-02-13 한국과학기술원 전자식 가변 커패시터 회로 및 이를 포함하는 임피던스 매칭 회로
KR102346963B1 (ko) * 2020-10-15 2022-01-07 전북대학교산학협력단 전자식 가변 커패시터 회로 및 이를 포함하는 반도체 공정 시스템

Also Published As

Publication number Publication date
WO2023243840A1 (ko) 2023-12-21

Similar Documents

Publication Publication Date Title
US20170201244A1 (en) Rf branch with improved power handling
KR101818313B1 (ko) 이단 저전압 강하 선형 전력 공급 시스템 및 방법
CN102893525B (zh) 对电压驱动型元件进行驱动的驱动装置
CN109004838B (zh) 高耐压反激变换器
US8975947B1 (en) Shunt switch
US20230216467A1 (en) Switchable-reactor unit, variable reactor, high-frequency generator, and impedance adjustment assembly having a switchable-reactor unit
US8896158B2 (en) Variable capacitance circuit
US9276464B2 (en) Voltage generation circuit using single and double regulation modes
TW201325056A (zh) 一種具有輸入電壓平衡電路的轉換器電路及其調節方法
WO2018043039A1 (ja) スイッチング回路
KR20230171330A (ko) 임피던스 조정 회로
US20140167718A1 (en) Voltage generator
KR20080028306A (ko) Ｌｅｄ 컨트롤러 및 그를 위한 방법
KR20240056114A (ko) 임피던스 조정 회로
US10680605B2 (en) Bias circuit and method for a high-voltage RF switch
US10911036B1 (en) Accelerating discharge device
US11258362B2 (en) Boost converter
WO2019054051A1 (ja) ゲート駆動回路、および、パワースイッチングシステム
US20220382306A1 (en) Low dropout linear regulator with high power supply rejection ratio
JPH077380A (ja) 調節可能な遅延を与える遅延線
US11984877B2 (en) Load switch apparatus and control method
JP7483817B2 (ja) 電源装置
JP7483816B2 (ja) 電源装置
CN220857627U (zh) 一种应用于多输出接口装置的控制电路及分线板
US20230027110A1 (en) Load Switch Apparatus and Control Method

Legal Events

Date Code Title Description
E902 Notification of reason for refusal