JP7483816B2 - 電源装置 - Google Patents
電源装置 Download PDFInfo
- Publication number
- JP7483816B2 JP7483816B2 JP2022146400A JP2022146400A JP7483816B2 JP 7483816 B2 JP7483816 B2 JP 7483816B2 JP 2022146400 A JP2022146400 A JP 2022146400A JP 2022146400 A JP2022146400 A JP 2022146400A JP 7483816 B2 JP7483816 B2 JP 7483816B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output capacitor
- switch element
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 120
- 230000007423 decrease Effects 0.000 claims description 6
- 230000003111 delayed effect Effects 0.000 claims description 5
- 230000033228 biological regulation Effects 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 18
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 2
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
- Control Of Electrical Variables (AREA)
Description
三角波発生回路、バイアス重畳回路及び制御回路を備え、
前記三角波発生回路は、
電圧源が接続される入力端側と前記バイアス重畳回路が接続される接続端側とに接続され、3つのスイッチ素子、2つのインダクタ及び1つの出力コンデンサを組み合わせ、前記出力コンデンサの両端電圧を前記接続端に出力するスイッチング回路を有し、
前記バイアス重畳回路は、
前記接続端側と前記出力端側とに接続され、前記三角波発生回路の前記接続端に出力される前記出力コンデンサの両端電圧に一定電圧を重畳する又は重畳しないの切り替えを行い、前記出力コンデンサの両端電圧に一定電圧を重畳した電圧又は重畳していない電圧を前記出力端に出力する回路構成であり、
前記制御回路は、
前記電圧供給先に前記印加電圧を供給する時に、前記出力コンデンサの両端電圧に前記一定電圧を重畳するように前記バイアス重畳回路を制御しており、
前記電圧供給先に供給される電圧の絶対値が時間とともに大きくなる場合、前記電圧供給先に前記印加電圧を供給する前に、前記出力コンデンサの両端電圧を降下させるように前記三角波発生回路を制御する
ことを特徴とする。
図1は、本実施形態の電源装置301を説明する図である。電源装置301は、電圧供給先Xと負荷コンデンサC7が直列に接続されている負荷50に印加電圧を供給する電源装置であって、
三角波発生回路10、バイアス重畳回路20及び制御回路40を備え、
三角波発生回路10は、
例えば、定電圧源(直流電源)V1などの電圧源が接続される入力端T1側とバイアス重畳回路20が接続される接続端T2側とに接続され、2つのスイッチ素子、2つのインダクタ及び1つの出力コンデンサを組み合わせ、前記出力コンデンサの両端電圧を接続端T2に出力するスイッチング回路を有し、
バイアス重畳回路20は、
接続端T2側と出力端T3側とに接続され、三角波発生回路10の接続端T2に出力される前記出力コンデンサの両端電圧に一定電圧を重畳する又は重畳しないの切り替えを行い、前記出力コンデンサの両端電圧に一定電圧を重畳した電圧又は重畳していない電圧を出力端T3に出力する回路構成であり、
制御回路40は、
電圧供給先Xに前記印加電圧を供給する時に、前記出力コンデンサの両端電圧に前記一定電圧を重畳するようにバイアス重畳回路20を制御することを特徴とする。
なお、電圧供給先Xに印加電圧を供給する期間全てにわたって前記一定電圧を重畳することだけでなく、電圧供給先Xに印加電圧を供給する期間の一部だけ前記一定電圧を重畳することでもよい。
2つのスイッチ素子(SW1、SW2)を直列接続したスイッチング経路と出力コンデンサC6とが並列に接続されていること、
入力端T1の両端がそれぞれ前記スイッチング経路の両端に接続されていること、
入力端T1の両端と前記スイッチング経路の両端との接続の一方がインダクタL1で接続されていること、及び
2つのスイッチ素子(SW1、SW2)のいずれかにインダクタL2が接続されること
を特徴とする。
図2の三角波発生回路10aは、三角波発生回路10の一例であり、
入力端T1と接続端T2とに接続され、出力コンデンサC6の入力端T1側に2つのスイッチ素子(SW1、SW2)を直列接続したスイッチング経路を出力コンデンサC6と並列に接続し、
入力端T1と出力端T3との経路上であって、前記スイッチング経路の入力端T1側にインダクタL1を接続し、
前記スイッチング経路のスイッチ素子SW1に並列にインダクタL2を接続している
ことを特徴とする。
電圧供給先Xが印加電圧に関わらず一定の電流が流れる定電流負荷(図5(A)参照、ダイオード側のときは抵抗値ゼロで電流が流れる)のとき、具体的な電源装置301の動作を図3を用いて説明する。
図3は、各スイッチ素子SWの駆動信号(信号がある時がオン、すなわち導通状態)、負荷コンデンサC7の両端電圧VC7及び電圧供給先Xに印加される電圧VXの波形を説明する図である。制御回路40から各スイッチ素子SWに駆動信号が入力される。
IL1=Ix(1+CC6/CC7)
となるように直流電源V1の電圧を設定することで、出力コンデンサC6の両端電圧と負荷コンデンサC7の両端電圧の傾き(電圧の時間変動の傾き)が同じになる。なお、CC6とCC7は出力コンデンサC6と負荷コンデンサC7の静電容量を表す。
一方、直流電源V2が短絡しないように、スイッチ素子SW3とSW4の双方が同時にオンとしないようにスイッチングする必要がある。
負荷コンデンサC7に蓄積されていたエネルギーが放電された後も負荷50に電流が流れ続けるので、負荷コンデンサC7には逆向きにエネルギーが蓄積され、負荷コンデンサC7の両端電圧VC7が上昇し始める。
また、出力コンデンサC6を流れる電流の向きが逆になることで、出力コンデンサC6にエネルギーが蓄積され、その両端電圧VC6が上昇する。
図2では、ダイオードD6をアノードを接続点Tc側とし、カソードをスイッチ素子SW1に直列接続し、ダイオードD5をアノードを接続点Tc側にあるスイッチ素子SW2に直列接続していることを特徴とする。
制御回路40は、
スイッチ素子SW1を導通して、インダクタL2の電流をスイッチ素子SW1とダイオードD6とを介して流し、
スイッチ素子SW2を導通して、インダクタL2の電流をスイッチ素子SW2とダイオードD5とを介して出力コンデンサC6に流す。
スイッチ素子SW2がオフであってもダイオードD5の内部容量やスイッチ素子SW2の寄生容量により電流が流れることがある(本電流を「漏洩電流」と記載する。)。特に期間cにおいて、ダイオードD5の内部容量やスイッチ素子SW2の寄生容量に流れる電流が変動した場合、回路全体の電流が変動し、電圧供給先Xに印加する電圧Vxが変動することになるので、電圧Vxの変動を防止するためには漏洩電流を一定に保つようにする。そこで、ダイオードD5の内部容量を追加コンデンサC5で増補し、漏洩電流が変動しないようにすることができる。
電圧供給先Xが印加電圧に関わらず一定の電気抵抗を持つ定抵抗負荷(図5(B)参照、ダイオード側に電流が流れるときは抵抗値はゼロ)のとき、制御回路40は、常に一方の前記バイアススイッチ(スイッチ素子SW4)をオフ且つ他方の前記バイアススイッチ(スイッチ素子SW3)をオンとする。
具体的な電源装置301の動作を図4を用いて説明する。
図4は、各スイッチSWの駆動信号(信号がある時がオン、すなわち導通状態)、負荷コンデンサC7の両端電圧VC7及び電圧供給先Xに印加される電圧VXの波形を説明する図である。本実施例では、スイッチ素子SW3をオン、スイッチ素子SW4をオフ(信号がない時)、すなわちオンさせずに非導通の状態を維持する。
三角波発生回路10c及び制御回路40を備え、
三角波発生回路10cは、
電圧源V1が接続される入力端T1側と出力端T3側とに接続され、2つのスイッチ素子(SW1、SW2)及び2つのインダクタ(L1、L2)を組み合わせたスイッチング回路を有し、
制御回路40は、
インダクタL1に流れる電流を出力端T3側に供給するとともにスイッチ素子SW1を導通することでインダクタL2を短絡した閉回路を形成し、スイッチ素子SW2を導通することでインダクタL2を流れる、インダクタL1に流れる電流とは逆向きの電流を出力端T3側に供給するように三角波発生回路10cを制御する。
2つのスイッチ素子(SW1、SW2)を直列接続したスイッチング経路を有すること、
入力端T1の両端がそれぞれ前記スイッチング経路の両端に接続されていること、
入力端T1の両端と前記スイッチング経路の両端との接続の一方がインダクタL1で接続されていること、及び
前記2つのスイッチ素子のいずれかにインダクタL2が接続されること
を特徴とする。
図2に示す回路構成は、本実施形態の一例であって、例えば、インダクタL2は端子T12側に接続されてもよく、回路Cは端子T32側に接続されてもよく、接続回路Aと回路Bとを入れ替えた構成であってもよい。又は、これらを組み合わせたものであってもよい。
図1は、本実施形態の電源装置303を説明する図でもある。電源装置303は、電圧供給先Xと負荷コンデンサC7が直列に接続されている負荷50に印加電圧を供給する電源装置であって、
三角波発生回路10、バイアス重畳回路20及び制御回路40を備え、
三角波発生回路10は、
例えば、定電圧源(直流電源)V1などの電圧源が接続される入力端T1側とバイアス重畳回路20が接続される接続端T2側とに接続され、3つのスイッチ素子、2つのインダクタ及び1つの出力コンデンサを組み合わせ、前記出力コンデンサの両端電圧を接続端T2に出力するスイッチング回路を有し、
バイアス重畳回路20は、
接続端T2側と出力端T3側とに接続され、三角波発生回路10の接続端T2に出力される前記出力コンデンサの両端電圧に一定電圧を重畳する又は重畳しないの切り替えを行い、前記出力コンデンサの両端電圧に一定電圧を重畳した電圧又は重畳していない電圧を前記出力端に出力する回路構成であり、
制御回路40は、
電圧供給先Xに前記印加電圧を供給する時に、前記出力コンデンサの両端電圧に前記一定電圧を重畳するようにバイアス重畳回路20を制御しており、
電圧供給先Xに供給される電圧Vxの絶対値が時間とともに大きくなる場合、電圧供給先Xに前記印加電圧を供給する前に、出力コンデンサC6の両端電圧VC6を降下させるように三角波発生回路10を制御することを特徴とする。
なお、電圧供給先Xに印加電圧を供給する期間全てにわたって前記一定電圧を重畳することだけでなく、電圧供給先Xに印加電圧を供給する期間の一部だけ前記一定電圧を重畳することでもよい。
3つのスイッチ素子(SW1、SW2、SWa1)のうちの2つ(SW1、SW2)を直列接続したスイッチング経路(回路Aと回路B)と、
カソードを向き合わせた2つのダイオード(Da2、Da3)とスイッチ素子SWa1とを直列に接続し、出力コンデンサC6の両端電圧を降下させるための電圧調整回路Dと、
を有し、
スイッチング経路(回路Aと回路B)と電圧調整回路Dと出力コンデンサC6とが並列に接続されていること、
入力端T1の両端がそれぞれ前記スイッチング経路の両端に接続されていること、
入力端T1の両端と前記スイッチング経路の両端との接続の一方がインダクタL1で接続されていること、
前記スイッチング経路の2つのスイッチ素子(SW1、SW2)を接続する接続点Tcと電圧調整回路Dの前記2つのダイオードの接続点Tc1とをインダクタL2で接続すること、及び
電圧調整回路Dにおいてスイッチ素子SWa1は接続点Tc1に対してインダクタL1が接続されている側にあることを特徴とする。
なお、図7の三角波発生回路10bは、三角波発生回路10の一例である。例えば、電圧調整回路Dにおいて、ダイオードDa2がスイッチ素子SWa1より接続点Tc1側にあってもよい。
なお、本明細書では、電圧Vxの絶対値が時間とともに大きくなる状態を「傾きが大きい」と表現し、電圧Vxの絶対値が時間とともに小さくなる状態を「傾きが小さい」と表現する。
ここで、スイッチ素子SWa1が時刻d1でオンとなっているので、インダクタL2のリアクトル電流によって、出力コンデンサC6から、ダイオードDa2、スイッチ素子SWa1、インダクタL2、スイッチ素子SW1の順の電流が流れる。
実施形態2では電圧Vxの傾きが大きい場合の補正手法を説明した。本実施形態では電圧Vxの傾きが小さい場合の補正手法を説明する。図10は、本実施形態の電源装置304を説明する図である。電源装置304は、図7で説明した電源装置303のバイアス重畳回路20が出力端T3から出力される電流を遮断する遮断スイッチSWb1をさらに備える。
電圧供給先Xに供給される電圧Vxの絶対値が時間とともに小さくなる場合、電圧供給先Xに前記印加電圧を供給する時刻を遅らせて、出力コンデンサC6の両端電圧VC6を上昇させるように三角波発生回路10bを制御し、
出力コンデンサC6の両端電圧VC6に一定電圧を重畳するときにバイアススイッチSW4を導通状態且つバイアススイッチSW3を非導通状態としたのちに、一定時間だけ遮断スイッチSWb1を非導通に保つようにバイアス重畳回路20を制御する。
実施形態の電源装置は、定電流負荷時も定抵抗負荷時も、スイッチ素子SW1を導通させてインダクタL2をスイッチ素子SW1で短絡した閉回路を形成するとともにインダクタL1に流れる電流を出力端T3側に供給し、スイッチ素子SW2を導通させてインダクタL2に流れる前記インダクタL1に流れる電流とは逆向きの電流を出力端T3側に供給する動作が共通する。
20:バイアス重畳回路
50:負荷
301~304:電源装置
Claims (4)
- 電圧供給先と前記電圧供給先に対して直列の負荷容量成分とを有する負荷が接続される出力端に印加電圧を供給する電源装置であって、
三角波発生回路、バイアス重畳回路及び制御回路を備え、
前記三角波発生回路は、
電圧源が接続される入力端側と前記バイアス重畳回路が接続される接続端側とに接続され、3つのスイッチ素子、2つのインダクタ及び1つの出力コンデンサを組み合わせ、前記出力コンデンサの両端電圧を前記接続端に出力するスイッチング回路を有し、
前記バイアス重畳回路は、
前記接続端側と前記出力端側とに接続され、前記三角波発生回路の前記接続端に出力される前記出力コンデンサの両端電圧に一定電圧を重畳する又は重畳しないの切り替えを行い、前記出力コンデンサの両端電圧に一定電圧を重畳した電圧又は重畳していない電圧を前記出力端に出力する回路構成であり、
前記制御回路は、
前記電圧供給先に前記印加電圧を供給する時に、前記出力コンデンサの両端電圧に前記一定電圧を重畳するように前記バイアス重畳回路を制御しており、
前記電圧供給先に供給される電圧の絶対値が時間とともに大きくなる場合、前記電圧供給先に前記印加電圧を供給する前に、前記出力コンデンサの両端電圧を降下させるように前記三角波発生回路を制御する
ことを特徴とし、
前記三角波発生回路は、
前記3つのスイッチ素子のうちの2つを直列接続したスイッチング経路と、
カソードを向き合わせた2つのダイオードと前記3つのスイッチ素子のうちの他の1つとを直列に接続し、前記出力コンデンサの両端電圧を降下させるための電圧調整回路と、
を有し、
前記スイッチング経路と前記電圧調整回路と前記出力コンデンサとが並列に接続されていること、
前記入力端の両端がそれぞれ前記スイッチング経路の両端に接続されていること、
前記入力端の両端と前記スイッチング経路の両端との接続の一方が前記2つのインダクタの一方で接続されていること、
前記スイッチング経路の前記2つのスイッチ素子を接続する接続点と前記電圧調整回路の前記2つのダイオードの接続点とを前記2つのインダクタの他方で接続すること、及び
前記電圧調整回路において前記他の1つのスイッチ素子は前記2つのダイオードの接続点に対して前記2つのインダクタの一方が接続されている側にあること
を特徴とする電源装置。 - 前記制御回路は、前記電圧調整回路の前記他の1つのスイッチ素子を導通し、前記2つのインダクタの他方の電流を利用して前記出力コンデンサの放電量を増大させ、前記出力コンデンサの両端電圧を降下させることを特徴とする請求項1に記載の電源装置。
- 前記バイアス重畳回路は、
2つのバイアススイッチが並列し、前記バイアススイッチの一方に前記一定電圧を発生する直流電源が直列に接続されており、前記2つのバイアススイッチの他方がバイパス経路となる並列スイッチ回路と、
前記並列スイッチ回路と直列に接続され、前記出力端から出力される電流を遮断する遮断スイッチと、
を備えることを特徴とする請求項1又は2に記載の電源装置。 - 前記制御回路は、
前記電圧供給先に供給される電圧の絶対値が時間とともに小さくなる場合、前記電圧供給先に前記印加電圧を供給する時刻を遅らせて、前記出力コンデンサの両端電圧を上昇させるように前記三角波発生回路を制御し、
前記出力コンデンサの両端電圧に一定電圧を重畳するときに前記2つのバイアススイッチの一方を導通状態且つ前記2つのバイアススイッチの他方を非導通状態としたのちに、一定時間だけ前記遮断スイッチを非導通に保つように前記バイアス重畳回路を制御する
ことを特徴とする請求項3に記載の電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022146400A JP7483816B2 (ja) | 2022-09-14 | 2022-09-14 | 電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022146400A JP7483816B2 (ja) | 2022-09-14 | 2022-09-14 | 電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2024041531A JP2024041531A (ja) | 2024-03-27 |
JP7483816B2 true JP7483816B2 (ja) | 2024-05-15 |
Family
ID=90416930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022146400A Active JP7483816B2 (ja) | 2022-09-14 | 2022-09-14 | 電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7483816B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102594272A (zh) | 2010-02-26 | 2012-07-18 | 比亚迪股份有限公司 | 一种用于降低d类音频功率放大器电磁干扰的电路 |
JP2017022837A (ja) | 2015-07-09 | 2017-01-26 | コーセル株式会社 | スイッチング電源装置 |
JP2021158817A (ja) | 2020-03-27 | 2021-10-07 | 株式会社オリジン | 電源装置 |
-
2022
- 2022-09-14 JP JP2022146400A patent/JP7483816B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102594272A (zh) | 2010-02-26 | 2012-07-18 | 比亚迪股份有限公司 | 一种用于降低d类音频功率放大器电磁干扰的电路 |
JP2017022837A (ja) | 2015-07-09 | 2017-01-26 | コーセル株式会社 | スイッチング電源装置 |
JP2021158817A (ja) | 2020-03-27 | 2021-10-07 | 株式会社オリジン | 電源装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2024041531A (ja) | 2024-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4303731B2 (ja) | デュアルモード電圧調整器 | |
US8749215B2 (en) | Switching method to reduce ripple current in a switched-mode power converter employing a bridge topology | |
US20080211304A1 (en) | Intermediate bus architecture with a quasi-regulated bus converter | |
RU2391763C2 (ru) | Блок питания от сети со схемой полного моста и широким диапазоном регулирования | |
US20160056722A1 (en) | Dc-dc converter | |
US11018592B2 (en) | Flyback converter controller, flyback converter and methods of operation | |
JP3190914B2 (ja) | 昇降圧型dc/dcコンバータ | |
US7279872B2 (en) | Circuit and method for processing a supply voltage with voltage peaks | |
US6798178B1 (en) | Method of forming a power system and structure therefor | |
CA2541744A1 (en) | Switchable voltage converter | |
JP7030879B2 (ja) | 電源装置 | |
US11527959B2 (en) | Control method of power conversion device | |
US11664728B2 (en) | Power conversion device | |
JP4477846B2 (ja) | 電流調整された出力をもつ誘導性dcコンバータのための方法及び回路 | |
KR20080086798A (ko) | 고전압 전력 공급 회로용 방법 및 장치 | |
JP7483816B2 (ja) | 電源装置 | |
JP7483817B2 (ja) | 電源装置 | |
EP3086625B1 (en) | A switching converter for driving variable load voltages | |
CN112398335B (zh) | 开关型调节器的控制电路和控制方法及开关型调节器 | |
US5953219A (en) | Control circuit power supply circuit and power supply circuit including same | |
US20220158553A1 (en) | Dc-dc converter | |
US9178436B2 (en) | Closed-loop control circuit for an auxiliary power supply unit and power supply unit arrangement | |
JP7329972B2 (ja) | コンバータ及びコンバータの制御方法 | |
KR20210129894A (ko) | 직류-직류 컨버터 및 그 제어 방법 | |
EP4203281B1 (en) | Dual output dc-dc boost converter with reduced output leakage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240416 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240501 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7483816 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |