KR20230160579A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20230160579A
KR20230160579A KR1020220060251A KR20220060251A KR20230160579A KR 20230160579 A KR20230160579 A KR 20230160579A KR 1020220060251 A KR1020220060251 A KR 1020220060251A KR 20220060251 A KR20220060251 A KR 20220060251A KR 20230160579 A KR20230160579 A KR 20230160579A
Authority
KR
South Korea
Prior art keywords
conductive film
gate
disposed
conductive
layer
Prior art date
Application number
KR1020220060251A
Other languages
English (en)
Inventor
장진규
이병훈
이찬형
조남규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220060251A priority Critical patent/KR20230160579A/ko
Priority to US18/085,886 priority patent/US20230378263A1/en
Publication of KR20230160579A publication Critical patent/KR20230160579A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

반도체 장치가 제공된다. 반도체 장치는 제1 영역 및 제2 영역이 정의되는 기판, 기판의 제1 영역 상에서 제1 수평 방향으로 연장되는 제1 액티브 패턴, 제1 액티브 패턴 상에서 제1 수평 방향과 다른 제2 수평 방향으로 연장되고, 제1 게이트 트렌치를 정의하는 제1 게이트 스페이서, 제1 게이트 트렌치의 측벽 및 바닥면을 따라 배치되는 제1 게이트 절연막, 제1 게이트 트렌치의 내부에서 제1 게이트 절연막 상에 배치되는 제1 도전막, 제1 게이트 트렌치의 내부에서 제1 도전막 상에 배치되는 제2 도전막, 제1 게이트 트렌치의 내부에서 제2 도전막 상에 배치되고, 제2 도전막 사이에 배치되는 제1 부분 및 제1 부분 상에서 제2 도전막의 상면과 접하는 제2 부분을 포함하는 제3 도전막, 및 제2 도전막 및 제3 도전막 상에 배치되고, 적어도 일부가 제1 게이트 절연막과 제3 도전막의 제2 부분 사이에 배치되고, 제3 도전막의 제2 부분의 측벽과 접하는 제1 캡핑 패턴을 포함하되, 제3 도전막의 제2 부분의 제1 수평 방향의 폭은 제3 도전막의 제1 부분의 제1 수평 방향의 폭보다 크다.

Description

반도체 장치{Semiconductor device}
본 발명은 반도체 장치에 관한 것이다. 구체적으로, 본 발명은 MBCFETTM(Multi-Bridge Channel Field Effect Transistor)를 포함하는 반도체 장치에 관한 것이다.
집적 회로 장치의 밀도를 높이기 위한 스케일링(scaling) 기술 중 하나로서, 기판 상에 핀(fin) 형상 또는 나노와이어(nanowire) 형상의 실리콘 바디(body)를 형성하고 실리콘 바디의 표면 위에 게이트를 형성하는 멀티-게이트(multi-gate) 트랜지스터가 제안되었다.
이러한 멀티 게이트 트랜지스터는 3차원의 채널을 이용하기 때문에, 스케일링하는 것이 용이하다. 또한, 멀티 게이트 트랜지스터의 게이트 길이를 증가시키지 않아도, 전류 제어 능력을 향상시킬 수 있다. 뿐만 아니라, 드레인 전압에 의해 채널 영역의 전위가 영향을 받는 SCE(short channel effect)를 효과적으로 억제할 수 있다.
본 발명이 해결하고자 하는 과제는, 게이트 전극에서 티타늄 알루미늄 탄화물(TiAlC)을 포함하는 도전막의 일부를 식각하여 티타늄 알루미늄 탄화물(TiAlC)을 포함하는 도전막의 높이를 낮춤으로써 티타늄 질화물(TiN)을 포함하는 도전막과 게이트 컨택 사이의 전기적 연결 관계의 신뢰성을 향상시킨 반도체 장치를 제공하는 것이다.
본 발명이 해결하려는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 반도체 장치의 몇몇 실시예는, 제1 영역 및 제2 영역이 정의되는 기판, 기판의 제1 영역 상에서 제1 수평 방향으로 연장되는 제1 액티브 패턴, 제1 액티브 패턴 상에서 제1 수평 방향과 다른 제2 수평 방향으로 연장되고, 제1 게이트 트렌치를 정의하는 제1 게이트 스페이서, 제1 게이트 트렌치의 측벽 및 바닥면을 따라 배치되는 제1 게이트 절연막, 제1 게이트 트렌치의 내부에서 제1 게이트 절연막 상에 배치되는 제1 도전막, 제1 게이트 트렌치의 내부에서 제1 도전막 상에 배치되는 제2 도전막, 제1 게이트 트렌치의 내부에서 제2 도전막 상에 배치되고, 제2 도전막 사이에 배치되는 제1 부분 및 제1 부분 상에서 제2 도전막의 상면과 접하는 제2 부분을 포함하는 제3 도전막, 및 제2 도전막 및 제3 도전막 상에 배치되고, 적어도 일부가 제1 게이트 절연막과 제3 도전막의 제2 부분 사이에 배치되고, 제3 도전막의 제2 부분의 측벽과 접하는 제1 캡핑 패턴을 포함하되, 제3 도전막의 제2 부분의 제1 수평 방향의 폭은 제3 도전막의 제1 부분의 제1 수평 방향의 폭보다 크다.
상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 반도체 장치의 다른 몇몇 실시예는, PMOS 영역 및 NMOS 영역이 정의되는 기판, 기판의 PMOS 영역 상에서 제1 수평 방향으로 연장되는 제1 액티브 패턴, 기판의 NMOS 영역 상에서 제1 수평 방향으로 연장되는 제2 액티브 패턴, 제1 액티브 패턴 상에서 제1 수평 방향과 다른 제2 수평 방향으로 연장되고, 제1 게이트 트렌치를 정의하는 제1 게이트 스페이서, 제2 액티브 패턴 상에서 제2 수평 방향으로 연장되고, 제2 게이트 트렌치를 정의하는 제2 게이트 스페이서, 제1 게이트 트렌치의 측벽 및 바닥면을 따라 배치되는 제1 도전막, 제1 게이트 트렌치의 내부에서 제1 도전막 상에 배치되는 제2 도전막, 제1 게이트 트렌치의 내부에서 제2 도전막 상에 배치되고, 제2 도전막 사이에 배치되는 제1 부분 및 제1 부분 상에서 제2 도전막의 상면과 접하는 제2 부분을 포함하는 제3 도전막, 제2 게이트 트렌치의 측벽 및 바닥면을 따라 배치되고, 제2 도전막과 동일한 물질을 포함하는 제4 도전막, 제2 게이트 트렌치의 내부에서 제4 도전막 상에 배치되고, 제3 도전막과 동일한 물질을 포함하고, 제4 도전막 사이에 배치되는 제1 부분 및 제1 부분 상에 배치되는 제2 부분을 포함하는 제5 도전막, 제2 도전막 및 제3 도전막 상에 배치되고, 적어도 일부가 제1 게이트 스페이서와 제3 도전막의 제2 부분 사이에 배치되고, 제3 도전막의 제2 부분의 측벽과 접하는 제1 캡핑 패턴, 및 제4 도전막 및 제5 도전막 상에 배치되고, 적어도 일부가 제2 게이트 스페이서와 제5 도전막의 제2 부분 사이에 배치되고, 제5 도전막의 제2 부분의 측벽과 접하는 제2 캡핑 패턴을 포함하되, 제1 도전막 및 제2 도전막은 서로 다른 물질을 포함하고, 제3 도전막의 제2 부분의 제1 수평 방향의 폭은 제3 도전막의 제1 부분의 제1 수평 방향의 폭보다 크다.
상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 반도체 장치의 또 다른 몇몇 실시예는, PMOS 영역 및 NMOS 영역이 정의되는 기판, 기판의 PMOS 영역 상에서 제1 수평 방향으로 연장되는 제1 액티브 패턴, 기판의 NMOS 영역 상에서 제1 수평 방향으로 연장되는 제2 액티브 패턴, 제1 액티브 패턴 상에서 수직 방향으로 서로 이격되어 적층되는 제1 복수의 나노시트, 제2 액티브 패턴 상에서 수직 방향으로 서로 이격되어 적층되는 제2 복수의 나노시트, 제1 액티브 패턴 상에서 제1 수평 방향과 다른 제2 수평 방향으로 연장되고, 제1 게이트 트렌치를 정의하는 제1 게이트 스페이서, 제2 액티브 패턴 상에서 제2 수평 방향으로 연장되고, 제2 게이트 트렌치를 정의하는 제2 게이트 스페이서, 제1 게이트 트렌치의 측벽 및 바닥면을 따라 배치되는 제1 게이트 절연막, 제1 게이트 트렌치의 내부에서 제1 게이트 절연막 상에 배치되고, 티타늄 알루미늄 질화물(TiAlN)을 포함하는 제1 도전막, 제1 게이트 트렌치의 내부에서 제1 도전막 상에 배치되고, 티타늄 알루미늄 탄화물(TiAlC)을 포함하는 제2 도전막, 제1 게이트 트렌치의 내부에서 제2 도전막 상에 배치되고, 티타늄 질화물(TiN)을 포함하고, 제2 도전막 사이에 배치되는 제1 부분 및 제1 부분 상에서 제2 도전막의 상면과 접하는 제2 부분을 포함하는 제3 도전막, 제2 게이트 트렌치의 측벽 및 바닥면을 따라 배치되는 제2 게이트 절연막, 제2 게이트 트렌치의 내부에서 제2 게이트 절연막 상에 배치되고, 티타늄 알루미늄 탄화물(TiAlC)을 포함하는 제4 도전막, 제2 게이트 트렌치의 내부에서 제4 도전막 상에 배치되고, 티타늄 질화물(TiN)을 포함하고, 제4 도전막 사이에 배치되는 제1 부분 및 제1 부분 상에 배치되는 제2 부분을 포함하는 제5 도전막, 제2 도전막 및 제3 도전막 상에 배치되고, 적어도 일부가 제1 게이트 스페이서와 제3 도전막의 제2 부분 사이에 배치되고, 제3 도전막의 제2 부분의 측벽과 접하는 제1 캡핑 패턴, 제4 도전막 및 제5 도전막 상에 배치되고, 적어도 일부가 제2 게이트 스페이서와 제5 도전막의 제2 부분 사이에 배치되고, 제5 도전막의 제2 부분의 측벽과 접하는 제2 캡핑 패턴, 제1 캡핑 패턴을 수직 방향으로 관통하여 제3 도전막에 연결되는 제1 게이트 컨택, 및 제2 캡핑 패턴을 수직 방향으로 관통하여 제5 도전막에 연결되는 제2 게이트 컨택을 포함하되, 제3 도전막의 제2 부분의 제1 수평 방향의 폭은 제3 도전막의 제1 부분의 제1 수평 방향의 폭보다 크다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 개략적인 레이아웃도이다.
도 2는 도 1의 A-A' 선 및 B-B' 선 각각을 따라 절단한 단면도이다.
도 3은 도 1의 C-C' 선 및 D-D' 선 각각을 따라 절단한 단면도이다.
도 4 내지 도 25는 본 발명의 몇몇 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 26은 본 발명의 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다.
도 27은 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다.
도 28은 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다.
도 29 및 도 30은 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 단면도들이다.
몇몇 실시예에 따른 반도체 장치에 관한 도면에서는, 예시적으로, 나노시트를 포함하는 MBCFETTM(Multi-Bridge Channel Field Effect Transistor) 및 핀형 패턴 형상의 채널 영역을 포함하는 핀형 트랜지스터(FinFET)를 포함하는 것을 설명하지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
이하에서, 도 1 내지 도 3을 참조하여 본 발명의 몇몇 실시예에 따른 반도체 장치를 설명한다.
도 1은 본 발명의 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 개략적인 레이아웃도이다. 도 2는 도 1의 A-A' 선 및 B-B' 선 각각을 따라 절단한 단면도이다. 도 3은 도 1의 C-C' 선 및 D-D' 선 각각을 따라 절단한 단면도이다.
도 1 내지 도 3을 참조하면, 본 발명의 몇몇 실시예에 따른 반도체 장치는 기판(100), 제1 및 제2 액티브 패턴(101, 102), 필드 절연막(105), 제1 및 제2 복수의 나노시트(NW1, NW2), 제1 및 제2 게이트 전극(G1, G2), 제1 및 제2 게이트 스페이서(111, 112), 제1 및 제2 게이트 절연막(121, 122), 제1 및 제2 캡핑 패턴(181, 182), 제1 및 제2 소오스/드레인 영역(SD1, SD2), 제1 층간 절연막(190), 제1 및 제2 게이트 컨택(CB1, CB2), 식각 정지막(192), 제2 층간 절연막(195), 제1 및 제2 비아(V1, V2)를 포함한다.
기판(100)은 실리콘 기판 또는 SOI(silicon-on-insulator)일 수 있다. 이와 달리, 기판(100)은 실리콘 게르마늄, SGOI(silicon germanium on insulator), 안티몬화 인듐, 납 텔루르 화합물, 인듐 비소, 인듐 인화물, 갈륨 비소 또는 안티몬화 갈륨을 포함할 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
기판(100)은 제1 영역(Ⅰ) 및 제2 영역(Ⅱ)을 포함할 수 있다. 예를 들어, 기판(100)의 제1 영역(Ⅰ)은 PMOS 영역으로 정의될 수 있다. 즉, 기판(100)의 제1 영역(Ⅰ) 상에는 PMOS 트랜지스터가 형성될 수 있다. 예를 들어, 기판(100)의 제2 영역(Ⅱ)은 NMOS 영역으로 정의될 수 있다. 즉, 기판(100)의 제2 영역(Ⅱ) 상에는 NMOS 트랜지스터가 형성될 수 있다.
제1 액티브 패턴(101)은 기판(100)의 제1 영역(Ⅰ) 상에서 제1 수평 방향(DR1)으로 연장될 수 있다. 제2 액티브 패턴(102)은 기판(100)의 제2 영역(Ⅱ) 상에서 제1 수평 방향(DR1)으로 연장될 수 있다. 제1 및 제2 액티브 패턴(101, 102) 각각은 기판(100)으로부터 수직 방향(DR3)으로 돌출될 수 있다. 이하에서, 제2 수평 방향(DR2)은 제1 수평 방향(DR1)과 다른 방향으로 정의되고, 수직 방향(DR3)은 제1 및 제2 수평 방향(DR1, DR2) 각각과 수직인 방향으로 정의될 수 있다.
제1 및 제2 액티브 패턴(101, 102) 각각은 기판(100)의 일부일 수도 있고, 기판(100)으로부터 성장된 에피층(epitaxial layer)을 포함할 수 있다. 제1 및 제2 액티브 패턴(101, 102) 각각은 예를 들어, 원소 반도체 물질인 실리콘 또는 게르마늄을 포함할 수 있다. 또한, 제1 및 제2 액티브 패턴(101, 102) 각각은 화합물 반도체를 포함할 수 있고, 예를 들어, Ⅳ-Ⅳ족 화합물 반도체 또는 Ⅲ-Ⅴ족 화합물 반도체를 포함할 수 있다.
필드 절연막(105)은 기판(100) 상에 배치될 수 있다. 필드 절연막(105)은 제1 및 제2 액티브 패턴(101, 102) 각각의 측벽을 둘러쌀 수 있다. 제1 및 제2 액티브 패턴(101, 102) 각각은 필드 절연막(105)의 상면보다 수직 방향(DR3)으로 돌출될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 필드 절연막(105)은 예를 들어, 산화막, 질화막, 산질화막 또는 이들의 조합막을 포함할 수 있다.
제1 복수의 나노시트(NW1)는 제1 액티브 패턴(101) 상에 배치될 수 있다. 제1 복수의 나노시트(NW1)는 수직 방향(DR3)으로 서로 이격되어 적층된 복수 개의 나노시트를 포함할 수 있다. 제1 복수의 나노시트(NW1)는 제1 액티브 패턴(101)과 제1 게이트 전극(G1)이 교차하는 부분에 배치될 수 있다. 제2 복수의 나노시트(NW2)는 제2 액티브 패턴(102) 상에 배치될 수 있다. 제2 복수의 나노시트(NW2)는 수직 방향(DR3)으로 서로 이격되어 적층된 복수 개의 나노시트를 포함할 수 있다. 제2 복수의 나노시트(NW2)는 제2 액티브 패턴(102)과 제2 게이트 전극(G2)이 교차하는 부분에 배치될 수 있다. 제1 및 제2 복수의 나노시트(NW1, NW2) 각각은 예를 들어, 실리콘(Si)을 포함할 수 있다.
도 2 및 도 3에는 제1 및 제2 복수의 나노시트(NW1, NW2) 각각이 수직 방향(DR3)으로 서로 이격되어 적층된 3개의 나노시트를 포함하는 것으로 도시되어 있지만, 이는 설명의 편의를 위한 것이고, 본 발명의 기술적 사상이 이에 제한되는 것을 아니다. 다른 몇몇 실시예에서, 제1 및 제2 복수의 나노시트(NW1, NW2) 각각은 수직 방향(DR3)으로 서로 이격되어 적층된 4개 이상의 나노시트를 포함할 수 있다.
제1 게이트 스페이서(111)는 기판(100)의 제1 영역(Ⅰ) 상에 배치될 수 있다. 제1 게이트 스페이서(111)는 제1 복수의 나노시트(NW1) 중 최상부 나노시트 및 필드 절연막(105) 상에서 제2 수평 방향(DR2)으로 연장될 수 있다. 제1 게이트 스페이서(111)는 제1 수평 방향(DR1)으로 서로 이격된 2개의 스페이서를 포함할 수 있다. 제1 게이트 스페이서(111)의 2개의 스페이서 사이에 제1 게이트 트렌치(GT1)가 정의될 수 있다.
제2 게이트 스페이서(112)는 기판(100)의 제2 영역(Ⅱ) 상에 배치될 수 있다. 제2 게이트 스페이서(112)는 제2 복수의 나노시트(NW2) 중 최상부 나노시트 및 필드 절연막(105) 상에서 제2 수평 방향(DR2)으로 연장될 수 있다. 제2 게이트 스페이서(112)는 제1 수평 방향(DR1)으로 서로 이격된 2개의 스페이서를 포함할 수 있다. 제2 게이트 스페이서(112)의 2개의 스페이서 사이에 제2 게이트 트렌치(GT2)가 정의될 수 있다.
제1 및 제2 게이트 스페이서(111, 112) 각각은 예를 들어, 실리콘 질화물(SiN), 실리콘 산질화물(SiON), 실리콘 산화물(SiO2), 실리콘 산탄질화물(SiOCN), 실리콘 붕소질화물(SiBN), 실리콘 산붕소질화물(SiOBN), 실리콘 산탄화물(SiOC) 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
제1 게이트 전극(G1)은 기판(100)의 제1 영역(Ⅰ) 상에 배치될 수 있다. 제1 게이트 전극(G1)은 제1 액티브 패턴(101) 및 필드 절연막(105) 상에서 제2 수평 방향(DR2)으로 연장될 수 있다. 제1 게이트 전극(G1)은 제1 게이트 트렌치(GT1)의 내부에 배치될 수 있다. 또한, 제1 게이트 전극(G1)은 제1 복수의 나노시트(NW1)를 둘러쌀 수 있다. 제2 게이트 전극(G2)은 기판(100)의 제2 영역(Ⅱ) 상에 배치될 수 있다. 제2 게이트 전극(G2)은 제2 액티브 패턴(102) 및 필드 절연막(105) 상에서 제2 수평 방향(DR2)으로 연장될 수 있다. 제2 게이트 전극(G2)은 제2 게이트 트렌치(GT2)의 내부에 배치될 수 있다. 또한, 제2 게이트 전극(G2)은 제2 복수의 나노시트(NW2)를 둘러쌀 수 있다. 제1 및 제2 게이트 전극(G1, G2) 각각에 대한 상세한 설명은 후술한다.
제1 소오스/드레인 영역(SD1)은 제1 액티브 패턴(101) 상에서 제1 복수의 나노시트(NW1)의 적어도 일 측에 배치될 수 있다. 예를 들어, 제1 소오스/드레인 영역(SD1)은 제1 액티브 패턴(101) 상에서 제1 복수의 나노시트(NW1)의 양 측에 배치될 수 있다. 제1 소오스/드레인 영역(SD1)은 제1 복수의 나노시트(NW1)와 접할 수 있다. 제2 소오스/드레인 영역(SD2)은 제2 액티브 패턴(102) 상에서 제2 복수의 나노시트(NW2)의 적어도 일 측에 배치될 수 있다. 예를 들어, 제2 소오스/드레인 영역(SD2)은 제2 액티브 패턴(102) 상에서 제2 복수의 나노시트(NW2)의 양 측에 배치될 수 있다. 제2 소오스/드레인 영역(SD2)은 제2 복수의 나노시트(NW2)와 접할 수 있다.
도 2에는 제1 소오스/드레인 영역(SD1)의 상면이 제1 복수의 나노시트(NW1) 중 최상부 나노시트의 상면보다 높게 형성되고, 제2 소오스/드레인 영역(SD2)의 상면이 제2 복수의 나노시트(NW2) 중 최상부 나노시트의 상면보다 높게 형성되는 것으로 도시되어 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
제1 게이트 절연막(121)은 제1 게이트 트렌치(GT1)의 측벽 및 바닥면을 따라 배치될 수 있다. 즉, 제1 게이트 절연막(121)은 제1 게이트 트렌치(GT1)의 내부에서 제1 게이트 스페이서(111)와 제1 게이트 전극(G1) 사이에 배치될 수 있다. 제1 게이트 절연막(121)은 제1 게이트 전극(G1)과 제1 복수의 나노시트(NW1) 사이에 배치될 수 있다. 제1 게이트 절연막(121)은 제1 게이트 전극(G1)과 제1 액티브 패턴(101) 사이에 배치될 수 있다. 제1 게이트 절연막(121)은 제1 게이트 전극(G1)과 제1 소오스/드레인 영역(SD1) 사이에 배치될 수 있다.
제2 게이트 절연막(122)은 제2 게이트 트렌치(GT2)의 측벽 및 바닥면을 따라 배치될 수 있다. 즉, 제2 게이트 절연막(122)은 제2 게이트 트렌치(GT2)의 내부에서 제2 게이트 스페이서(112)와 제2 게이트 전극(G2) 사이에 배치될 수 있다. 제2 게이트 절연막(122)은 제2 게이트 전극(G2)과 제2 복수의 나노시트(NW2) 사이에 배치될 수 있다. 제2 게이트 절연막(122)은 제2 게이트 전극(G2)과 제2 액티브 패턴(102) 사이에 배치될 수 있다. 제2 게이트 절연막(122)은 제2 게이트 전극(G2)과 제2 소오스/드레인 영역(SD2) 사이에 배치될 수 있다.
제1 및 제2 게이트 절연막(121, 122) 각각은 실리콘 산화물, 실리콘 산질화물, 실리콘 질화물, 또는 실리콘 산화물보다 유전 상수가 큰 고유전율 물질 중 적어도 하나를 포함할 수 있다. 고유전율 물질은 예를 들어, 하프늄 산화물(hafnium oxide), 하프늄 실리콘 산화물(hafnium silicon oxide), 하프늄 알루미늄 산화물(hafnium aluminum oxide), 란타늄 산화물(lanthanum oxide), 란타늄 알루미늄 산화물(lanthanum aluminum oxide), 지르코늄 산화물(zirconium oxide), 지르코늄 실리콘 산화물(zirconium silicon oxide), 탄탈륨 산화물(tantalum oxide), 티타늄 산화물(titanium oxide), 바륨 스트론튬 티타늄 산화물(barium strontium titanium oxide), 바륨 티타늄 산화물(barium titanium oxide), 스트론튬 티타늄 산화물(strontium titanium oxide), 이트륨 산화물(yttrium oxide), 알루미늄 산화물(aluminum oxide), 납 스칸듐 탄탈륨 산화물(lead scandium tantalum oxide), 또는 납 아연 니오브산염(lead zinc niobate) 중에서 하나 이상을 포함할 수 있다.
다른 몇몇 실시예들에 따른 반도체 장치는 네거티브 커패시터(Negative Capacitor)를 이용한 NC(Negative Capacitance) FET을 포함할 수 있다. 예를 들어, 제1 및 제2 게이트 절연막(121, 122) 각각은 강유전체 특성을 갖는 강유전체 물질막과, 상유전체 특성을 갖는 상유전체 물질막을 포함할 수 있다.
강유전체 물질막은 음의 커패시턴스를 가질 수 있고, 상유전체 물질막은 양의 커패시턴스를 가질 수 있다. 예를 들어, 두 개 이상의 커패시터가 직렬 연결되고, 각각의 커패시터의 커패시턴스가 양의 값을 가질 경우, 전체 커패시턴스는 각각의 개별 커패시터의 커패시턴스보다 감소하게 된다. 반면, 직렬 연결된 두 개 이상의 커패시터의 커패시턴스 중 적어도 하나가 음의 값을 가질 경우, 전체 커패시턴스는 양의 값을 가지면서 각각의 개별 커패시턴스의 절대값보다 클 수 있다.
음의 커패시턴스를 갖는 강유전체 물질막과, 양의 커패시턴스를 갖는 상유전체 물질막이 직렬로 연결될 경우, 직렬로 연결된 강유전체 물질막 및 상유전체 물질막의 전체적인 커패시턴스 값은 증가할 수 있다. 전체적인 커패시턴스 값이 증가하는 것을 이용하여, 강유전체 물질막을 포함하는 트랜지스터는 상온에서 60 mV/decade 미만의 문턱전압 이하 스윙(subthreshold swing(SS))을 가질 수 있다.
강유전체 물질막은 강유전체 특성을 가질 수 있다. 강유전체 물질막은 예를 들어, 하프늄 산화물(hafnium oxide), 하프늄 지르코늄 산화물(hafnium zirconium oxide), 바륨 스트론튬 티타늄 산화물(barium strontium titanium oxide), 바륨 티타늄 산화물(barium titanium oxide) 및 납 지르코늄 티타늄 산화물(lead zirconium titanium oxide) 중 적어도 하나를 포함할 수 있다. 여기에서, 일 예로, 하프늄 지르코늄 산화물(hafnium zirconium oxide)은 하프늄 산화물(hafnium oxide)에 지르코늄(Zr)이 도핑된 물질일 수 있다. 다른 예로, 하프늄 지르코늄 산화물(hafnium zirconium oxide)은 하프늄(Hf)과 지르코늄(Zr)과 산소(O)의 화합물일 수도 있다.
강유전체 물질막은 도핑된 도펀트를 더 포함할 수 있다. 예를 들어, 도펀트는 알루미늄(Al), 티타늄(Ti), 니오븀(Nb), 란타넘(La), 이트륨(Y), 마그네슘(Mg), 실리콘(Si), 칼슘(Ca), 세륨(Ce), 디스프로슘(Dy), 어븀(Er), 가돌리늄(Gd), 게르마늄(Ge), 스칸듐(Sc), 스트론튬(Sr) 및 주석(Sn) 중 적어도 하나를 포함할 수 있다. 강유전체 물질막이 어떤 강유전체 물질을 포함하냐에 따라, 강유전체 물질막에 포함된 도펀트의 종류는 달라질 수 있다.
강유전체 물질막이 하프늄 산화물을 포함할 경우, 강유전체 물질막에 포함된 도펀트는 예를 들어, 가돌리늄(Gd), 실리콘(Si), 지르코늄(Zr), 알루미늄(Al) 및 이트륨(Y) 중 적어도 하나를 포함할 수 있다.
도펀트가 알루미늄(Al)일 경우, 강유전체 물질막은 3 내지 8 at%(atomic %)의 알루미늄을 포함할 수 있다. 여기에서, 도펀트의 비율은 하프늄 및 알루미늄의 합에 대한 알루미늄의 비율일 수 있다.
도펀트가 실리콘(Si)일 경우, 강유전체 물질막은 2 내지 10 at%의 실리콘을 포함할 수 있다. 도펀트가 이트륨(Y)일 경우, 강유전체 물질막은 2 내지 10 at%의 이트륨을 포함할 수 있다. 도펀트가 가돌리늄(Gd)일 경우, 강유전체 물질막은 1 내지 7 at%의 가돌리늄을 포함할 수 있다. 도펀트가 지르코늄(Zr)일 경우, 강유전체 물질막은 50 내지 80 at%의 지르코늄을 포함할 수 있다.
상유전체 물질막은 상유전체 특성을 가질 수 있다. 상유전체 물질막은 예를 들어, 실리콘 산화물(silicon oxide) 및 고유전율을 갖는 금속 산화물 중 적어도 하나를 포함할 수 있다. 상유전체 물질막에 포함된 금속 산화물은 예를 들어, 하프늄 산화물(hafnium oxide), 지르코늄 산화물(zirconium oxide) 및 알루미늄 산화물(aluminum oxide) 중 적어도 하나를 포함할 수 있지만, 이에 제한되는 것은 아니다.
강유전체 물질막 및 상유전체 물질막은 동일한 물질을 포함할 수 있다. 강유전체 물질막은 강유전체 특성을 갖지만, 상유전체 물질막은 강유전체 특성을 갖지 않을 수 있다. 예를 들어, 강유전체 물질막 및 상유전체 물질막이 하프늄 산화물을 포함할 경우, 강유전체 물질막에 포함된 하프늄 산화물의 결정 구조는 상유전체 물질막에 포함된 하프늄 산화물의 결정 구조와 다르다.
강유전체 물질막은 강유전체 특성을 갖는 두께를 가질 수 있다. 강유전체 물질막의 두께는 예를 들어, 0.5 내지 10nm 일 수 있지만, 이에 제한되는 것은 아니다. 각각의 강유전체 물질마다 강유전체 특성을 나타내는 임계 두께가 달라질 수 있으므로, 강유전체 물질막의 두께는 강유전체 물질에 따라 달라질 수 있다.
일 예로, 제1 및 제2 게이트 절연막(121, 122) 각각은 하나의 강유전체 물질막을 포함할 수 있다. 다른 예로, 제1 및 제2 게이트 절연막(121, 122) 각각은 서로 간에 이격된 복수의 강유전체 물질막을 포함할 수 있다. 제1 및 제2 게이트 절연막(121, 122) 각각은 복수의 강유전체 물질막과, 복수의 상유전체 물질막이 교대로 적층된 적층막 구조를 가질 수 있다.
제1 게이트 전극(G1)은 제1 도전막(130), 제2 도전막(140) 및 제3 도전막(150)을 포함할 수 있다. 제1 도전막(130)은 제1 게이트 트렌치(GT1)의 내부에서 제1 게이트 절연막(121) 상에 배치될 수 있다. 제1 도전막(130)은 제1 게이트 트렌치(GT1)의 측벽 및 바닥면을 따라 배치될 수 있다. 제1 도전막(130)은 제1 복수의 나노시트(NW1)를 둘러쌀 수 있다. 예를 들어, 제1 도전막(130)은 제1 게이트 절연막(121) 상에서 제1 복수의 나노시트(NW1) 사이를 완전히 채울 수 있다. 예를 들어, 제1 도전막(130)은 제1 게이트 절연막(121) 상에서 제1 액티브 패턴(101)과 제1 복수의 나노시트(NW1) 사이를 완전히 채울 수 있다. 예를 들어, 제1 도전막(130)은 컨포말하게 형성될 수 있다. 제1 도전막(130)은 제1 게이트 절연막(121)과 접할 수 있다.
예를 들어, 제1 도전막(130)의 최상면(130a)은 제1 게이트 절연막(121)의 최상면(121a) 및 제1 게이트 스페이서(111)의 최상면(111a) 각각보다 낮게 형성될 수 있다. 예를 들어, 제1 도전막(130)은 금속 또는 금속 질화물을 포함할 수 있다. 예를 들어, 제1 도전막(130)은 티타늄 알루미늄 질화물(TiAlN)을 포함할 수 있다. 다른 몇몇 실시예에서, 제1 도전막(130)은 티타늄 질화물(TiN)을 포함할 수도 있다.
제2 도전막(140)은 제1 게이트 트렌치(GT1)의 내부에서 제1 도전막(130) 상에 배치될 수 있다. 제2 도전막(140)의 적어도 일부는 제1 도전막(130)의 최상면(130a) 상에 배치될 수 있다. 제1 도전막(130)의 최상면(130a) 상에 배치된 제2 도전막(140)은 제1 게이트 절연막(121)과 접할 수 있다. 예를 들어, 제2 도전막(140)은 컨포말하게 형성될 수 있다. 제2 도전막(140)은 제1 도전막(130)과 접할 수 있다.
예를 들어, 제2 도전막(140)의 최상면(140a)은 제1 게이트 절연막(121)의 최상면(121a) 및 제1 게이트 스페이서(111)의 최상면(111a) 각각보다 낮게 형성될 수 있다. 예를 들어, 제2 도전막(140)의 최상면(140a)은 제1 도전막(130)의 최상면(130a)보다 높게 형성될 수 있다. 제2 도전막(140)은 제1 도전막(130)과 다른 물질을 포함할 수 있다. 예를 들어, 제2 도전막(140)은 금속 또는 금속 탄화물을 포함할 수 있다. 예를 들어, 제2 도전막(140)은 티타늄 알루미늄 탄화물(TiAlC)을 포함할 수 있다. 예를 들어, 제2 도전막(140)에 포함된 알루미늄(Al)의 원자 비율은 20 at%(atomic percent) 내지 40 at% 일 수 있다. 예를 들어, 제2 도전막(140)의 두께는 제1 도전막(130)의 두께보다 클 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
제3 도전막(150)은 제1 게이트 트렌치(GT1)의 내부에서 제2 도전막(140) 상에 배치될 수 있다. 제3 도전막(150)의 적어도 일부는 제2 도전막(140) 사이에 배치될 수 있다. 제3 도전막(150)은 제2 도전막(140)과 접할 수 있다. 제3 도전막(150)은 제2 도전막(140) 사이에 배치되는 제1 부분(150_1) 및 제1 부분(150_1) 상에 배치되는 제2 부분(150_2)을 포함할 수 있다.
제3 도전막(150)의 제1 부분(150_1)은 제1 게이트 트렌치(GT1)의 내부에서 제2 도전막(140) 사이에 형성된 공간을 완전히 채울 수 있다. 제3 도전막(150)의 제2 부분(150_2)은 제3 도전막(150)의 제1 부분(150_1)과 접할 수 있다. 제3 도전막(150)의 제2 부분(150_2)은 제2 도전막(140)의 상면(140a)과 접할 수 있다. 즉, 제3 도전막(150)의 제2 부분(150_2)의 제1 수평 방향(DR1)의 폭(W2)은 제3 도전막(150)의 제1 부분(150_1)의 제1 수평 방향(DR1)의 폭(W1)보다 클 수 있다. 제3 도전막(150)의 제2 부분(150_2)은 제1 게이트 트렌치(GT1)의 내부에서 제1 게이트 절연막(121)과 제1 수평 방향(DR1)으로 이격될 수 있다.
예를 들어, 제3 도전막(150)의 제2 부분(150_2)의 제1 수평 방향(DR1)의 폭(W2)은 제1 도전막(130) 사이에 배치되는 제2 도전막(140)의 제1 수평 방향(DR1)의 폭보다 작을 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 다른 몇몇 실시예에서, 제3 도전막(150)의 제2 부분(150_2)의 제1 수평 방향(DR1)의 폭(W2)은 제1 도전막(130) 사이에 배치되는 제2 도전막(140)의 제1 수평 방향(DR1)의 폭과 동일할 수 있다. 또한, 또 다른 몇몇 실시예에서, 제3 도전막(150)의 제2 부분(150_2)의 제1 수평 방향(DR1)의 폭(W2)은 제1 도전막(130) 사이에 배치되는 제2 도전막(140)의 제1 수평 방향(DR1)의 폭보다 작을 수 있다.
제3 도전막(150)의 상면(150a)은 제2 도전막(140)의 최상면(140a)보다 높게 형성될 수 있다. 즉, 제3 도전막(150)의 제2 부분(150_2)의 상면(150a)은 제2 도전막(140)의 최상면(140a)보다 높게 형성될 수 있다. 예를 들어, 제3 도전막(150)의 제2 부분(150_2)의 상면(150a)은 제1 게이트 절연막(121)의 최상면(121a) 및 제1 게이트 스페이서(111)의 최상면(111a) 각각과 동일 평면 상에 형성될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 다른 몇몇 실시예에서, 제3 도전막(150)의 제2 부분(150_2)의 상면(150a)은 제1 게이트 절연막(121)의 최상면(121a) 및 제1 게이트 스페이서(111)의 최상면(111a) 각각보다 낮게 형성될 수 있다.
예를 들어, 제3 도전막(150)은 제1 도전막(130) 및 제2 도전막(140) 각각과 다른 물질을 포함할 수 있다. 다른 몇몇 실시예에서, 제3 도전막(150)은 제1 도전막(130)과 동일하고 제2 도전막(140)과 다른 물질을 포함할 수도 있다. 제3 도전막(150)은 금속 또는 금속 질화물을 포함할 수 있다. 예를 들어, 제3 도전막(150)은 티타늄 질화물(TiN)을 포함할 수 있다.
제1 캡핑 패턴(181)은 제1 게이트 전극(G1) 상에서 제2 수평 방향(DR2)으로 연장될 수 있다. 예를 들어, 제1 캡핑 패턴(181)은 제1 게이트 절연막(121)의 최상면(121a) 및 제1 게이트 스페이서(111)의 최상면(111a) 각각과 접할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
제1 캡핑 패턴(181)은 제1 게이트 전극(G1)의 상면을 덮을 수 있다. 즉, 제1 캡핑 패턴(181)은 제2 도전막(140) 및 제3 도전막(150) 상에 배치될 수 있다. 제1 캡핑 패턴(181)은 제1 게이트 트렌치(GT1)의 내부에서 제1 게이트 절연막(121)과 제3 도전막(150)의 제2 부분(150_2) 사이에 배치될 수 있다.
예를 들어, 제1 캡핑 패턴(181)은 제1 게이트 트렌치(GT1)의 내부에서 제1 게이트 절연막(121)과 제3 도전막(150)의 제2 부분(150_2) 사이에 형성된 공간을 완전히 채울 수 있다. 즉, 제1 캡핑 패턴(181)은 제3 도전막(150)의 제2 부분(150_2)의 측벽 및 상면 각각과 접할 수 있다. 제1 캡핑 패턴(181)은 제1 게이트 절연막(121)과 제3 도전막(150)의 제2 부분(150_2) 사이에 노출된 제2 도전막(140)의 최상면(140a)과 접할 수 있다. 제1 캡핑 패턴(181)은 제3 도전막(150)의 제2 부분(150_2)의 측벽과 마주보는 제1 게이트 절연막(121)의 측벽과 접할 수 있다.
제1 캡핑 패턴(181)은 예를 들어, 실리콘 질화물(SiN), 실리콘 산질화물(SiON), 실리콘 산화물(SiO2), 실리콘 탄질화물(SiCN), 실리콘 산탄질화물(SiOCN) 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
제2 게이트 전극(G2)은 제4 도전막(160) 및 제5 도전막(170)을 포함할 수 있다. 제4 도전막(160)은 제2 게이트 트렌치(GT2)의 내부에서 제2 게이트 절연막(122) 상에 배치될 수 있다. 제4 도전막(160)은 제2 게이트 트렌치(GT2)의 측벽 및 바닥면을 따라 배치될 수 있다. 제4 도전막(160)은 제2 복수의 나노시트(NW2)를 둘러쌀 수 있다. 예를 들어, 제4 도전막(160)은 제2 게이트 절연막(122) 상에서 제2 복수의 나노시트(NW2) 사이를 완전히 채울 수 있다. 예를 들어, 제4 도전막(160)은 제2 게이트 절연막(122) 상에서 제2 액티브 패턴(102)과 제2 복수의 나노시트(NW2) 사이를 완전히 채울 수 있다. 제2 복수의 나노시트(NW2) 사이에 제1 도전막(130)이 미배치될 수 있다. 또한, 제1 복수의 나노시트(NW1) 사이에 제4 도전막(160)이 미배치될 수 있다. 예를 들어, 제4 도전막(160)은 컨포말하게 형성될 수 있다. 제4 도전막(160)은 제2 게이트 절연막(122)과 접할 수 있다.
예를 들어, 제4 도전막(160)의 최상면(160a)은 제2 게이트 절연막(122)의 최상면(122a) 및 제2 게이트 스페이서(112)의 최상면(112a) 각각보다 낮게 형성될 수 있다. 예를 들어, 제4 도전막(160)의 최상면(160a)은 제1 도전막(130)의 최상면(130a)보다 높게 형성될 수 있다. 예를 들어, 제4 도전막(160)의 최상면(160a)은 제2 도전막(140)의 최상면(140a)과 동일 평면 상에 형성될 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
예를 들어, 제4 도전막(160)은 제2 도전막(140)과 동일한 물질을 포함할 수 있다. 예를 들어, 제4 도전막(160)은 제1 도전막(130)과 다른 물질을 포함할 수 있다. 예를 들어, 제4 도전막(160)은 금속 또는 금속 탄화물을 포함할 수 있다. 예를 들어, 제4 도전막(160)은 티타늄 알루미늄 탄화물(TiAlC)을 포함할 수 있다. 예를 들어, 제4 도전막(160)에 포함된 알루미늄(Al)의 원자 비율은 20 at%(atomic percent) 내지 40 at% 일 수 있다. 예를 들어, 제4 도전막(160)의 두께는 제2 도전막(140)의 두께와 동일할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
제5 도전막(170)은 제2 게이트 트렌치(GT2)의 내부에서 제4 도전막(160) 상에 배치될 수 있다. 제5 도전막(170)의 적어도 일부는 제4 도전막(160) 사이에 배치될 수 있다. 제5 도전막(170)은 제4 도전막(160)과 접할 수 있다. 제5 도전막(170)은 제4 도전막(160) 사이에 배치되는 제1 부분(170_1) 및 제1 부분(170_1) 상에 배치되는 제2 부분(170_2)을 포함할 수 있다.
제5 도전막(170)의 제1 부분(170_1)은 제2 게이트 트렌치(GT2)의 내부에서 제4 도전막(160) 사이에 형성된 공간을 완전히 채울 수 있다. 제5 도전막(170)의 제2 부분(170_2)은 제5 도전막(170)의 제1 부분(170_1)과 접할 수 있다. 제5 도전막(170)의 제2 부분(170_2)의 제1 수평 방향(DR1)의 폭(W4)은 제5 도전막(170)의 제1 부분(170_1)의 제1 수평 방향(DR1)의 폭(W3)과 동일할 수 있다. 예를 들어, 제5 도전막(170)의 제1 부분(170_1)의 제1 수평 방향(DR1)의 폭(W3)은 제3 도전막(150)의 제1 부분(150_1)의 제1 수평 방향(DR1)의 폭(W1)보다 클 수 있다. 제5 도전막(170)의 제2 부분(170_2)은 제2 게이트 트렌치(GT2)의 내부에서 제2 게이트 절연막(122)과 제1 수평 방향(DR1)으로 이격될 수 있다.
제5 도전막(170)의 상면(170a)은 제4 도전막(160)의 최상면(160a)보다 높게 형성될 수 있다. 즉, 제5 도전막(170)의 제2 부분(170_2)의 상면(170a)은 제4 도전막(160)의 최상면(160a)보다 높게 형성될 수 있다. 예를 들어, 제5 도전막(170)의 제2 부분(170_2)의 상면(170a)은 제2 게이트 절연막(122)의 최상면(122a) 및 제2 게이트 스페이서(112)의 최상면(112a) 각각과 동일 평면 상에 형성될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 다른 몇몇 실시예에서, 제5 도전막(170)의 제2 부분(170_2)의 상면(170a)은 제2 게이트 절연막(122)의 최상면(122a) 및 제2 게이트 스페이서(112)의 최상면(112a) 각각보다 낮게 형성될 수 있다. 예를 들어, 제5 도전막(170)의 제2 부분(170_2)의 상면(170a)은 제3 도전막(150)의 제2 부분(150_2)의 상면(150a)과 동일 평면 상에 형성될 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
예를 들어, 제5 도전막(170)은 제3 도전막(150)과 동일한 물질을 포함할 수 있다. 예를 들어, 제5 도전막(170)은 제4 도전막(160)과 다른 물질을 포함할 수 있다. 제5 도전막(170)은 금속 또는 금속 질화물을 포함할 수 있다. 예를 들어, 제5 도전막(170)은 티타늄 질화물(TiN)을 포함할 수 있다.
제2 캡핑 패턴(182)은 제2 게이트 전극(G2) 상에서 제2 수평 방향(DR2)으로 연장될 수 있다. 예를 들어, 제2 캡핑 패턴(182)은 제2 게이트 절연막(122)의 최상면(122a) 및 제2 게이트 스페이서(112)의 최상면(112a) 각각과 접할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
제2 캡핑 패턴(182)은 제2 게이트 전극(G2)의 상면을 덮을 수 있다. 즉, 제2 캡핑 패턴(182)은 제4 도전막(160) 및 제5 도전막(170) 상에 배치될 수 있다. 제2 캡핑 패턴(182)은 제2 게이트 트렌치(GT2)의 내부에서 제2 게이트 절연막(122)과 제5 도전막(170)의 제2 부분(170_2) 사이에 배치될 수 있다.
예를 들어, 제2 캡핑 패턴(182)은 제2 게이트 트렌치(GT2)의 내부에서 제2 게이트 절연막(122)과 제5 도전막(170)의 제2 부분(170_2) 사이에 형성된 공간을 완전히 채울 수 있다. 즉, 제2 캡핑 패턴(182)은 제5 도전막(170)의 제2 부분(170_2)의 측벽 및 상면 각각과 접할 수 있다. 제2 캡핑 패턴(182)은 제2 게이트 절연막(122)과 제5 도전막(170)의 제2 부분(170_2) 사이에 노출된 제4 도전막(160)의 최상면(160a)과 접할 수 있다. 제2 캡핑 패턴(182)은 제5 도전막(170)의 제2 부분(170_2)의 측벽과 마주보는 제2 게이트 절연막(122)의 측벽과 접할 수 있다.
제2 캡핑 패턴(182)은 예를 들어, 실리콘 질화물(SiN), 실리콘 산질화물(SiON), 실리콘 산화물(SiO2), 실리콘 탄질화물(SiCN), 실리콘 산탄질화물(SiOCN) 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
제1 층간 절연막(190)은 필드 절연막(105) 상에 배치될 수 있다. 제1 층간 절연막(190)은 제1 및 제2 소오스/드레인 영역(SD1, SD2) 각각을 둘러쌀 수 있다. 제1 층간 절연막(190)은 제1 및 제2 게이트 스페이서(111, 112) 각각의 측벽을 둘러쌀 수 있다. 예를 들어, 제1 층간 절연막(190)의 상면은 제1 및 제2 캡핑 패턴(181, 182) 각각의 상면과 동일 평면 상에 형성될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
제1 층간 절연막(190)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산탄화물, 실리콘 산질화물, 실리콘 산탄질화물 및 저유전율 물질 중 적어도 하나를 포함할 수 있다. 저유전율 물질은 예를 들어, Fluorinated TetraEthylOrthoSilicate (FTEOS), Hydrogen SilsesQuioxane (HSQ), Bis-benzoCycloButene (BCB), TetraMethylOrthoSilicate (TMOS), OctaMethyleyCloTetraSiloxane (OMCTS), HexaMethylDiSiloxane (HMDS), TriMethylSilyl Borate (TMSB), DiAcetoxyDitertiaryButoSiloxane (DADBS), TriMethylSilil Phosphate (TMSP), PolyTetraFluoroEthylene (PTFE), TOSZ(Tonen SilaZen), FSG(Fluoride Silicate Glass), polypropylene oxide와 같은 polyimide nanofoams, CDO(Carbon Doped silicon Oxide), OSG(Organo Silicate Glass), SiLK, Amorphous Fluorinated Carbon, silica aerogels, silica xerogels, mesoporous silica 또는 이들의 조합을 포함할 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
제1 게이트 컨택(CB1)은 제1 게이트 전극(G1) 상에 배치될 수 있다. 제1 게이트 컨택(CB1)은 제1 캡핑 패턴(181)을 수직 방향(DR3)으로 관통하여 제3 도전막(150)의 제2 부분(150_2)에 연결될 수 있다. 제2 게이트 컨택(CB2)은 제2 게이트 전극(G2) 상에 배치될 수 있다. 제2 게이트 컨택(CB2)은 제2 캡핑 패턴(182)을 수직 방향(DR3)으로 관통하여 제5 도전막(170)의 제2 부분(170_2)에 연결될 수 있다.
예를 들어, 제1 및 제2 게이트 컨택(CB1, CB2) 각각의 상면은 제1 층간 절연막(190)의 상면과 동일 평면 상에 형성될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 도 2 및 도 3에는 제1 및 제2 게이트 컨택(CB1, CB2) 각각이 단일막으로 형성되는 것으로 도시되어 있지만, 이는 설명의 편의를 위한 것이고, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉, 제1 및 제2 게이트 컨택(CB1, CB2) 각각은 다중막으로 형성될 수 있다. 제1 및 제2 게이트 컨택(CB1, CB2) 각각은 도전성 물질을 포함할 수 있다.
식각 정지막(192)은 제1 층간 절연막(190), 제1 및 제2 캡핑 패턴(181, 182) 각각의 상면 상에 배치될 수 있다. 식각 정지막(192)은 예를 들어, 컨포말하게 형성될 수 있다. 도 2 및 도 3에는 식각 정지막(192)이 단일막으로 형성되는 것으로 도시되어 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 다른 몇몇 실시예에서, 식각 정지막(192)은 다중막으로 형성될 수 있다. 식각 정지막(192)은 예를 들어, 알루미늄 산화물, 알루미늄 질화물, 하프늄 산화물, 지르코늄 산화물, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 저유전율 물질 중 적어도 하나를 포함할 수 있다.
제2 층간 절연막(195)은 식각 정지막(192) 상에 배치될 수 있다. 제2 층간 절연막(195)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 저유전율 물질 중 적어도 하나를 포함할 수 있다.
제1 비아(V1)는 제2 층간 절연막(195) 및 식각 정지막(192)을 수직 방향(DR3)으로 관통하여 제1 게이트 컨택(CB1)에 연결될 수 있다. 제2 비아(V2)는 제2 층간 절연막(195) 및 식각 정지막(192)을 수직 방향(DR3)으로 관통하여 제2 게이트 컨택(CB2)에 연결될 수 있다. 도 2 및 도 3에는 제1 및 제2 비아(V1, V2) 각각이 단일막으로 형성되는 것으로 도시되어 있지만, 이는 설명의 편의를 위한 것이고, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉, 제1 및 제2 비아(V1, V2) 각각은 다중막으로 형성될 수 있다. 제1 및 제2 비아(V1, V2) 각각은 도전성 물질을 포함할 수 있다.
본 발명의 몇몇 실시예에 따른 반도체 장치는 게이트 전극(G1, G2)에서 티타늄 알루미늄 탄화물(TiAlC)을 포함하는 도전막의 일부를 식각하여 티타늄 알루미늄 탄화물(TiAlC)을 포함하는 도전막의 높이를 낮춤으로써 티타늄 질화물(TiN)을 포함하는 도전막과 게이트 컨택(CB1, CB2) 사이의 전기적 연결 관계의 신뢰성을 향상시킬 수 있다.
이하에서, 도 2 내지 도 25를 참조하여 본 발명의 몇몇 실시예에 따른 반도체 장치의 제조 방법을 설명한다.
도 4 내지 도 25는 본 발명의 몇몇 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 4 및 도 5를 참조하면, 기판(100)의 제1 영역(Ⅰ) 상에 제1 적층 구조체(10)가 형성되고, 기판(100)의 제2 영역(Ⅱ) 상에 제2 적층 구조체(20)가 형성될 수 있다. 제1 적층 구조체(10) 및 제2 적층 구조체(20)는 동일한 제조 공정을 통해 형성될 수 있다. 제1 적층 구조체(10)는 기판(100)의 제1 영역(Ⅰ) 상에 교대로 적층된 제1 희생층(11) 및 제1 반도체층(12)을 포함할 수 있다. 예를 들어, 제1 적층 구조체(10)의 최하부에는 제1 희생층(11)이 형성되고, 제1 적층 구조체(10)의 최상부에는 제1 반도체층(12)이 형성될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 다른 몇몇 실시예에서, 제1 희생층(11)은 제1 적층 구조체(10)의 최상부에도 형성될 수 있다.
또한, 제2 적층 구조체(20)는 기판(100)의 제2 영역(Ⅱ) 상에 교대로 적층된 제2 희생층(21) 및 제2 반도체층(22)을 포함할 수 있다. 예를 들어, 제2 적층 구조체(20)의 최하부에는 제2 희생층(21)이 형성되고, 제2 적층 구조체(20)의 최상부에는 제2 반도체층(22)이 형성될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 다른 몇몇 실시예에서, 제2 희생층(21)은 제2 적층 구조체(20)의 최상부에도 형성될 수 있다.
제1 희생층(11) 및 제2 희생층(21) 각각은 예를 들어, 실리콘 게르마늄(SiGe)을 포함할 수 있다. 제1 반도체층(12) 및 제2 반도체층(22) 각각은 예를 들어, 실리콘(Si)을 포함할 수 있다.
이어서, 제1 적층 구조체(10) 및 제2 적층 구조체(20) 각각의 일부가 식각될 수 있다. 제1 적층 구조체(10) 및 제2 적층 구조체(20) 각각이 식각되는 동안 기판(100)의 일부도 식각될 수 있다. 이러한 식각 공정을 통해, 기판(100)의 제1 영역(Ⅰ) 상에서 제1 적층 구조체(10)의 하부에 제1 액티브 패턴(101)이 정의되고, 기판(100)의 제2 영역(Ⅱ) 상에서 제2 적층 구조체(20)의 하부에 제2 액티브 패턴(102)이 정의될 수 있다.
이어서, 제1 액티브 패턴(101) 및 제2 액티브 패턴(102) 각각의 측벽을 둘러싸는 필드 절연막(105)이 형성될 수 있다. 예를 들어, 제1 액티브 패턴(101) 및 제2 액티브 패턴(102) 각각의 상면은 필드 절연막(105)의 상면보다 높게 형성될 수 있다.
이어서, 필드 절연막(105)의 상면, 노출된 제1 및 제2 액티브 패턴(101, 102) 각각의 측벽, 제1 적층 구조체(10)의 측벽 및 상면, 제2 적층 구조체(20)의 측벽 및 상면을 덮도록 패드 산화막(30)이 형성될 수 있다. 예를 들어, 패드 산화막(30)은 컨포말하게 형성될 수 있다. 패드 산화막(30)은 예를 들어, 실리콘 산화물(SiO2)을 포함할 수 있다.
도 6 및 도 7을 참조하면, 제1 적층 구조체(10) 및 필드 절연막(105) 상에서 패드 산화막(30) 상에 제2 수평 방향(DR2)으로 연장되는 제1 더미 게이트(DG1) 및 제1 더미 캡핑 패턴(DC1)이 형성될 수 있다. 제1 더미 캡핑 패턴(DC1)은 제1 더미 게이트(DG1) 상에 형성될 수 있다. 제1 더미 게이트(DG1) 및 제1 더미 캡핑 패턴(DC1)이 형성되는 동안, 기판(100)의 제1 영역(Ⅰ) 상에서 제1 더미 게이트(DG1)와 수직 방향(DR3)으로 오버랩되는 부분을 제외한 나머지 패드 산화막(30)이 제거될 수 있다.
또한, 제2 적층 구조체(20) 및 필드 절연막(105) 상에서 패드 산화막(30) 상에 제2 수평 방향(DR2)으로 연장되는 제2 더미 게이트(DG2) 및 제2 더미 캡핑 패턴(DC2)이 형성될 수 있다. 제2 더미 캡핑 패턴(DC2)은 제2 더미 게이트(DG2) 상에 형성될 수 있다. 제2 더미 게이트(DG2) 및 제2 더미 캡핑 패턴(DC2)이 형성되는 동안, 기판(100)의 제2 영역(Ⅱ) 상에서 제2 더미 게이트(DG2)와 수직 방향(DR3)으로 오버랩되는 부분을 제외한 나머지 패드 산화막(30)이 제거될 수 있다.
이어서, 제1 및 제2 더미 게이트(DG1, DG2) 각각의 측벽, 제1 및 제2 더미 캡핑 패턴(DC1, DC2) 각각의 측벽 및 상면, 노출된 제1 적층 구조체(10)의 측벽 및 상면, 노출된 제2 적층 구조체(20)의 측벽 및 상면을 덮도록 스페이서 물질층(SM)이 형성될 수 있다. 도시되어 있지는 않지만, 스페이서 물질층(SM)은 노출된 필드 절연막(105)의 상면 상에도 형성될 수 있다. 예를 들어, 스페이서 물질층(SM)은 컨포말하게 형성될 수 있다. 스페이서 물질층(SM)은 예를 들어, 실리콘 질화물(SiN), 실리콘 산탄질화물(SiOCN), 실리콘 붕소 탄질화물(SiBCN), 실리콘 탄질화물(SiCN), 실리콘 산질화물(SiON) 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
도 8을 참조하면, 제1 더미 캡핑 패턴(DC1) 및 제1 더미 게이트(DG1)를 마스크로 이용하여 제1 적층 구조체(도 6의 10)가 식각되어 제1 소오스/드레인 트렌치(ST1)가 형성될 수 있다. 예를 들어, 제1 소오스/드레인 트렌치(ST1)는 제1 액티브 패턴(101)의 내부로 연장될 수 있다. 또한, 제2 더미 캡핑 패턴(DC2) 및 제2 더미 게이트(DG2)를 마스크로 이용하여 제2 적층 구조체(도 6의 20)가 식각되어 제2 소오스/드레인 트렌치(ST2)가 형성될 수 있다. 예를 들어, 제2 소오스/드레인 트렌치(ST2)는 제2 액티브 패턴(102)의 내부로 연장될 수 있다.
제1 및 제2 소오스/드레인 트렌치(ST1, ST2)가 형성되는 동안, 제1 및 제2 더미 캡핑 패턴(DC1, DC2) 각각의 상면 상에 형성된 스페이서 물질층(도 6의 SM) 및 제1 및 제2 더미 캡핑 패턴(DC1, DC2) 각각의 일부가 제거될 수 있다. 제1 더미 게이트(DG1) 및 제1 더미 캡핑 패턴(DC1) 각각의 측벽 상에 남아있는 스페이서 물질층(도 6의 SM)은 제1 게이트 스페이서(111)로 정의될 수 있다. 또한, 제2 더미 게이트(DG2) 및 제2 더미 캡핑 패턴(DC2) 각각의 측벽 상에 남아있는 스페이서 물질층(도 6의 SM)은 제2 게이트 스페이서(112)로 정의될 수 있다.
제1 소오스/드레인 트렌치(ST1)가 형성된 후에, 제1 더미 게이트(DG1)의 하부에 남아있는 제1 반도체층(도 6의 12)은 제1 복수의 나노시트(NW1)로 정의될 수 있다. 또한, 제2 소오스/드레인 트렌치(ST2)가 형성된 후에, 제2 더미 게이트(DG2)의 하부에 남아있는 제2 반도체층(도 6의 22)은 제2 복수의 나노시트(NW2)로 정의될 수 있다.
도 9를 참조하면, 제1 소오스/드레인 트렌치(도 8의 ST1)의 내부에 제1 소오스/드레인 영역(SD1)이 형성되고, 제2 소오스/드레인 트렌치(도 8의 ST2)의 내부에 제2 소오스/드레인 영역(SD2)이 형성될 수 있다.
도 10 및 도 11을 참조하면, 제1 및 제2 소오스/드레인 영역(SD1, SD2), 제1 및 제2 게이트 스페이서(111, 112) 및 제1 및 제2 더미 캡핑 패턴(도 9의 DC1, DC2) 각각을 덮도록 제1 층간 절연막(190)이 형성될 수 있다. 이어서, 평탄화 공정을 통해 제1 및 제2 더미 게이트(도 9의 DG1, DG2) 각각의 상면이 노출될 수 있다. 이어서, 제1 및 제2 더미 게이트(도 9의 DG1, DG2), 패드 산화막(도 9의 30), 제1 희생층(도 9의 11) 및 제2 희생층(도 9의 21) 각각이 제거될 수 있다. 제1 더미 게이트(도 9의 DG1)가 제거된 부분은 제1 게이트 트렌치(GT1)로 정의되고, 제2 더미 게이트(도 9의 DG2)가 제거된 부분은 제2 게이트 트렌치(GT2)로 정의될 수 있다.
도 12 및 도 13을 참조하면, 제1 더미 게이트(도 9의 DG1) 및 제1 희생층(도 9의 11)이 제거된 부분에 제1 게이트 절연막(121)이 형성될 수 있다. 또한, 제2 더미 게이트(도 9의 DG2) 및 제2 희생층(도 9의 21)이 제거된 부분에 제2 게이트 절연막(122)이 형성될 수 있다.
이어서, 제1 게이트 절연막(121) 및 제2 게이트 절연막(122) 각각 상에 제1 도전성 물질층(130M)이 형성될 수 있다. 예를 들어, 제1 도전성 물질층(130M)은 컨포말하게 형성될 수 있다. 제1 도전성 물질층(130M)은 제1 게이트 트렌치(GT1) 및 제2 게이트 트렌치(GT2) 각각의 측벽 및 바닥면을 따라 형성될 수 있다. 제1 도전성 물질층(130M)은 제1 희생층(도 9의 11) 및 제2 희생층(도 9의 21)이 제거된 부분을 완전히 채울 수 있다. 예를 들어, 제1 도전막(130)은 티타늄 알루미늄 질화물(TiAlN)을 포함할 수 있다.
이어서, 제1 도전성 물질층(130M) 상에서 제1 및 제2 게이트 트렌치(GT1, GT2) 각각의 내부를 완전히 채우도록 제1 보호막(40)이 형성될 수 있다. 제1 보호막(40)은 예를 들어, SOH를 포함할 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
도 14 및 도 15를 참조하면, 제1 및 제2 게이트 트렌치(GT1, GT2) 각각의 내부에서 제1 도전성 물질층(도 12의 130M)의 일부 및 제1 보호막(도 12의 40)의 일부 각각이 식각될 수 있다. 이러한 식각 공정 후에, 제1 및 제2 게이트 트렌치(GT1, GT2) 각각의 내부에 남아있는 제1 도전성 물질층(도 12의 130M)은 제1 도전막(130)으로 정의될 수 있다. 제1 도전막(130)의 상면은 제1 및 제2 게이트 스페이서(111, 112) 각각의 상면 및 제1 및 제2 게이트 절연막(121, 122) 각각의 상면보다 낮게 형성될 수 있다. 이어서, 제1 및 제2 게이트 트렌치(GT1, GT2) 각각의 내부에 남아있는 제1 보호막(도 12의 40)이 제거될 수 있다.
도 16 및 도 17을 참조하면, 기판(100)의 제1 영역(Ⅰ) 상에 제2 보호막(50)이 형성될 수 있다. 예를 들어, 제2 보호막(50)은 제1 게이트 트렌치(GT1)의 내부를 완전히 채울 수 있다. 예를 들어, 제2 보호막(50)은 기판(100)의 제1 영역(Ⅰ) 상에 형성된 제1 층간 절연막(190) 상에도 형성될 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 제2 보호막(50)은 예를 들어, SOH를 포함할 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 이어서, 기판(100)의 제2 영역(Ⅱ) 상에 형성된 제1 도전막(130)이 제거될 수 있다. 이로 인해, 제2 게이트 절연막(122)이 노출될 수 있다.
도 18 및 도 19를 참조하면, 제1 게이트 트렌치(GT1)의 내부에서 제1 도전막(130) 및 제1 게이트 절연막(121) 상에 제2 도전성 물질층(140M)이 형성될 수 있다. 제2 도전성 물질층(140M)은 제1 도전막(130) 상에서 제1 게이트 절연막(121)과 접할 수 있다. 제2 도전성 물질층(140M)은 제1 게이트 스페이서(111)의 상면, 제1 게이트 절연막(121)의 최상면 및 제1 층간 절연막(190)의 상면 상에도 형성될 수 있다. 예를 들어, 제2 도전성 물질층(140M)은 컨포말하게 형성될 수 있다.
또한, 제2 게이트 트렌치(GT2)의 내부에서 제2 게이트 절연막(122) 상에 제3 도전성 물질층(160M)이 형성될 수 있다. 제3 도전성 물질층(160M)은 제2 게이트 절연막(122)과 접할 수 있다. 제3 도전성 물질층(160M)은 제2 복수의 나노시트(NW2) 사이를 완전히 채울 수 있다. 또한, 제3 도전성 물질층(160M)은 제2 액티브 패턴(102)과 제2 복수의 나노시트(NW2) 사이를 완전히 채울 수 있다. 제3 도전성 물질층(160M)은 제2 게이트 스페이서(112)의 상면, 제2 게이트 절연막(122)의 최상면 및 제1 층간 절연막(190)의 상면 상에도 형성될 수 있다. 예를 들어, 제3 도전성 물질층(130M)은 컨포말하게 형성될 수 있다.
제2 도전성 물질층(140M) 및 제3 도전성 물질층(160M)은 동일한 제조 공정을 통해 형성될 수 있다. 예를 들어, 제2 도전성 물질층(140M) 및 제3 도전성 물질층(160M)은 동일한 물질을 포함할 수 있다. 예를 들어, 제2 도전성 물질층(140M) 및 제3 도전성 물질층(160M)은 티타늄 알루미늄 탄화물(TiAlC)을 포함할 수 있다.
도 20 및 도 21을 참조하면, 제2 도전성 물질층(140M) 상에 제4 도전성 물질층(150M)이 형성될 수 있다. 제4 도전성 물질층(150M)은 제2 도전성 물질층(140M) 상에서 제1 게이트 트렌치(GT1)의 내부를 완전히 채울 수 있다. 또한, 제3 도전성 물질층(160M) 상에 제5 도전성 물질층(170M)이 형성될 수 있다. 제5 도전성 물질층(170M)은 제3 도전성 물질층(160M) 상에서 제2 게이트 트렌치(GT2)의 내부를 완전히 채울 수 있다.
제4 도전성 물질층(150M) 및 제5 도전성 물질층(170M)은 동일한 제조 공정을 통해 형성될 수 있다. 예를 들어, 제4 도전성 물질층(150M) 및 제5 도전성 물질층(170M)은 동일한 물질을 포함할 수 있다. 예를 들어, 제4 도전성 물질층(150M) 및 제5 도전성 물질층(170M)은 티타늄 질화물(TiN)을 포함할 수 있다.
이어서, 평탄화 공정을 통해 제1 층간 절연막(190)의 상면, 제1 및 제2 게이트 스페이서(111, 112) 각각의 상면, 제1 및 제2 게이트 절연막(121, 122) 각각의 최상면이 노출될 수 있다.
도 22를 참조하면, 제1 게이트 스페이서(111)의 상부, 제1 게이트 절연막(121)의 상부, 제2 도전성 물질층(140M)의 상부 및 제4 도전성 물질층(도 20의 150M)의 상부 각각이 식각되어 제1 캡핑 패턴 트렌치(CT1)가 형성될 수 있다. 이러한 식각 공정 후에, 남아있는 제4 도전성 물질층(도 20의 150M)은 제3 도전막(150)으로 정의될 수 있다.
또한, 제2 게이트 스페이서(112)의 상부, 제2 게이트 절연막(122)의 상부, 제3 도전성 물질층(160M)의 상부 및 제5 도전성 물질층(도 20의 170M)의 상부 각각이 식각되어 제2 캡핑 패턴 트렌치(CT2)가 형성될 수 있다. 이러한 식각 공정 후에, 남아있는 제5 도전성 물질층(도 20의 170M)은 제5 도전막(170)으로 정의될 수 있다.
도 23을 참조하면, 선택적 식각 공정을 통해, 제3 도전막(150)의 제2 부분(150_2)과 제1 게이트 절연막(121) 사이에 형성된 제2 도전성 물질층(도 22의 140M)이 식각될 수 있다. 이러한 식각 공정 후에, 남아있는 제2 도전성 물질층(도 22의 140M)은 제2 도전막(140)으로 정의될 수 있다.
또한, 선택적 식각 공정을 통해, 제5 도전막(170)의 제2 부분(170_2)과 제2 게이트 절연막(122) 사이에 형성된 제3 도전성 물질층(도 22의 160M)이 식각될 수 있다. 이러한 식각 공정 후에, 남아있는 제3 도전성 물질층(도 22의 160M)은 제4 도전막(160)으로 정의될 수 있다.
도 24 및 도 25를 참조하면, 제1 게이트 전극(G1) 상에 제1 캡핑 패턴(181)이 형성될 수 있다. 제1 캡핑 패턴(181)은 제1 게이트 전극(G1) 상에서 제1 캡핑 패턴 트렌치(도 23의 CT1)의 내부를 완전히 채울 수 있다. 즉, 제1 캡핑 패턴(181)은 제1 게이트 트렌치(GT1)의 내부에서 제1 게이트 절연막(121)과 제3 도전막(150)의 제2 부분(150_2) 사이에도 형성될 수 있다.
또한, 제2 게이트 전극(G2) 상에 제2 캡핑 패턴(182)이 형성될 수 있다. 제2 캡핑 패턴(182)은 제2 게이트 전극(G2) 상에서 제2 캡핑 패턴 트렌치(도 23의 CT2)의 내부를 완전히 채울 수 있다. 즉, 제2 캡핑 패턴(182)은 제2 게이트 트렌치(GT2)의 내부에서 제2 게이트 절연막(122)과 제5 도전막(170)의 제2 부분(170_2) 사이에도 형성될 수 있다.
도 2 및 도 3을 참조하면, 제1 캡핑 패턴(181)을 수직 방향(DR3)으로 관통하여 제1 게이트 전극(G1)에 연결되는 제1 게이트 컨택(CB1)이 형성되고, 제2 캡핑 패턴(182)을 수직 방향(DR3)으로 관통하여 제2 게이트 전극(G2)에 연결되는 제2 게이트 컨택(CB2)이 형성될 수 있다.
이어서, 제1 층간 절연막(190), 제1 및 제2 캡핑 패턴(181, 182), 제1 및 제2 게이트 컨택(CB1, CB2) 각각 상에 식각 정지막(192) 및 제2 층간 절연막(195)이 순차적으로 형성될 수 있다. 이어서, 제2 층간 절연막(195) 및 식각 정지막(192)을 수직 방향(DR3)으로 관통하여 제1 게이트 컨택(CB1) 및 제2 게이트 컨택(CB2) 각각에 연결되는 제1 비아(V1) 및 제2 비아(V2) 각각이 형성될 수 있다. 이러한 제조 공정을 통해, 도 2 및 도 3에 도시된 반도체 장치가 제조될 수 있다.
이하에서, 도 26을 참조하여 본 발명의 다른 몇몇 실시예에 따른 반도체 장치를 설명한다. 도 1 내지 도 3에 도시된 반도체 장치와의 차이점을 중심으로 설명한다.
도 26은 본 발명의 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다.
도 26을 참조하면, 본 발명의 다른 몇몇 실시예에 따른 반도체 장치는 제1 캡핑 패턴(281)이 제1 게이트 스페이서(211) 사이에 배치되고, 제2 캡핑 패턴(282)이 제2 게이트 스페이서(212) 사이에 배치될 수 있다.
제1 캡핑 패턴(281)의 적어도 일부는 제1 게이트 스페이서(211)의 측벽과 접할 수 있다. 또한, 제2 캡핑 패턴(282)의 적어도 일부는 제2 게이트 스페이서(212)의 측벽과 접할 수 있다. 제1 게이트 스페이서(211)의 상면(211a)은 제1 캡핑 패턴(281)의 상면 및 제1 층간 절연막(190)의 상면 각각과 동일 평면 상에 형성될 수 있다. 또한, 제2 게이트 스페이서(212)의 상면(212a)은 제2 캡핑 패턴(282)의 상면 및 제1 층간 절연막(190)의 상면 각각과 동일 평면 상에 형성될 수 있다.
이하에서, 도 27을 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명한다. 도 1 내지 도 3에 도시된 반도체 장치와의 차이점을 중심으로 설명한다.
도 27은 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다.
도 27을 참조하면, 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치는 제1 캡핑 패턴(381)이 제1 도전막(130)의 최상면(130a)과 접할 수 있다.
제1 게이트 전극(G31)은 제1 도전막(130), 제2 도전막(340) 및 제3 도전막(150)을 포함할 수 있다. 제1 게이트 절연막(121)과 제3 도전막(150)의 제2 부분(150_2) 사이에 배치되는 제1 캡핑 패턴(381)의 일부는 제1 도전막(130)의 최상면(130a)과 접할 수 있다. 예를 들어, 제1 캡핑 패턴(381)의 하부는 제1 게이트 절연막(121)과 제2 도전막(340)의 상부 사이에 배치될 수 있다. 이 경우, 제1 캡핑 패턴(381)의 하부는 제2 도전막(340)의 상부의 측면과 접할 수 있다.
제2 도전막(340)의 최상면(340a)은 제3 도전막(150)의 제2 부분(150_2)과 접할 수 있다. 예를 들어, 제3 도전막(150)의 제1 부분(150_1)과 제1 캡핑 패턴(381) 사이에 배치되는 제2 도전막(340)의 두께는 제3 도전막(150)의 제1 부분(150_1)과 제1 도전막(130) 사이에 배치되는 제2 도전막(340)의 두께보다 작을 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
제2 게이트 전극(G32)은 제4 도전막(360) 및 제5 도전막(170)을 포함할 수 있다. 제2 게이트 절연막(122)과 제5 도전막(170)의 제2 부분(170_2) 사이에 배치되는 제2 캡핑 패턴(382)의 일부는 제4 도전막(360)의 최상면(360a)과 접할 수 있다. 예를 들어, 제4 도전막(360)의 최상면(360a)은 제1 도전막(130)의 최상면(130a)과 동일 평면 상에 형성될 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
이하에서, 도 28을 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명한다. 도 1 내지 도 3에 도시된 반도체 장치와의 차이점을 중심으로 설명한다.
도 28은 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다.
도 28을 참조하면, 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치는 제2 게이트 전극(G2)과 제2 소오스/드레인 영역(SD2) 사이에 내부 스페이서(498)가 배치될 수 있다.
예를 들어, 제2 복수의 나노시트(NW2) 사이에서 제4 도전막(160)의 제1 수평 방향(DR1)의 양 측벽 상에 내부 스페이서(498)가 배치될 수 있다. 또한, 제2 액티브 패턴(102)과 제2 복수의 나노시트(NW2) 사이에서 제4 도전막(160)의 제1 수평 방향(DR1)의 양 측벽 상에 내부 스페이서(498)가 배치될 수 있다. 내부 스페이서(498)는 제2 소오스/드레인 영역(SD2)과 접할 수 있다.
이하에서, 도 29 및 도 30을 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명한다. 도 1 내지 도 3에 도시된 반도체 장치와의 차이점을 중심으로 설명한다.
도 29 및 도 30은 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 단면도들이다.
도 29 및 도 30을 참조하면, 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치는 핀형 트랜지스터(FinFET)를 포함할 수 있다. 예를 들어, 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치는 기판(100), 제1 및 제2 액티브 패턴(501, 502), 필드 절연막(105), 제1 및 제2 게이트 전극(G51, G52), 제1 및 제2 게이트 스페이서(511, 512), 제1 및 제2 게이트 절연막(521, 522), 제1 및 제2 캡핑 패턴(581, 582), 제1 및 제2 소오스/드레인 영역(SD51, SD52), 제1 층간 절연막(190), 제1 및 제2 게이트 컨택(CB1, CB2), 식각 정지막(192), 제2 층간 절연막(195), 제1 및 제2 비아(V1, V2)를 포함할 수 있다. 이하에서는 도 1 내지 도 3에서 설명된 구성들에 대하여는 설명을 생략한다.
제1 액티브 패턴(501)은 기판(100)의 제1 영역(Ⅰ) 상에서 제1 수평 방향(DR1)으로 연장될 수 있다. 제2 액티브 패턴(502)은 기판(100)의 제2 영역(Ⅱ) 상에서 제1 수평 방향(DR1)으로 연장될 수 있다. 제1 및 제2 액티브 패턴(501, 502) 각각은 기판(100)으로부터 수직 방향(DR3)으로 돌출될 수 있다.
제1 게이트 스페이서(511)는 기판(100)의 제1 영역(Ⅰ) 상에 배치될 수 있다. 제1 게이트 스페이서(511)는 제1 액티브 패턴(501) 및 필드 절연막(105) 상에서 제2 수평 방향(DR2)으로 연장될 수 있다. 제1 게이트 스페이서(511) 사이에 제1 게이트 트렌치(GT51)가 정의될 수 있다.
제2 게이트 스페이서(512)는 기판(100)의 제2 영역(Ⅱ) 상에 배치될 수 있다. 제2 게이트 스페이서(512)는 제2 액티브 패턴(502) 및 필드 절연막(105) 상에서 제2 수평 방향(DR2)으로 연장될 수 있다. 제2 게이트 스페이서(512) 사이에 제2 게이트 트렌치(GT52)가 정의될 수 있다.
제1 게이트 전극(G51)은 기판(100)의 제1 영역(Ⅰ) 상에 배치될 수 있다. 제1 게이트 전극(G51)은 제1 액티브 패턴(501) 및 필드 절연막(105) 상에서 제2 수평 방향(DR2)으로 연장될 수 있다. 제1 게이트 전극(G51)은 제1 게이트 트렌치(GT51)의 내부에 배치될 수 있다. 제2 게이트 전극(G52)은 기판(100)의 제2 영역(Ⅱ) 상에 배치될 수 있다. 제2 게이트 전극(G52)은 제2 액티브 패턴(502) 및 필드 절연막(105) 상에서 제2 수평 방향(DR2)으로 연장될 수 있다. 제2 게이트 전극(G52)은 제2 게이트 트렌치(GT52)의 내부에 배치될 수 있다.
제1 게이트 절연막(521)은 제1 게이트 트렌치(GT51)의 측벽 및 바닥면을 따라 배치될 수 있다. 제1 게이트 절연막(521)은 제1 게이트 전극(G51)과 제1 게이트 스페이서(511) 사이에 배치될 수 있다. 제1 게이트 절연막(521)은 제1 게이트 전극(G51)과 제1 액티브 패턴(501) 사이에 배치될 수 있다. 제1 게이트 절연막(521)은 제1 게이트 전극(G51)과 필드 절연막(105) 사이에 배치될 수 있다.
제2 게이트 절연막(522)은 제2 게이트 트렌치(GT52)의 측벽 및 바닥면을 따라 배치될 수 있다. 제2 게이트 절연막(522)은 제2 게이트 전극(G52)과 제2 게이트 스페이서(512) 사이에 배치될 수 있다. 제2 게이트 절연막(522)은 제2 게이트 전극(G52)과 제2 액티브 패턴(502) 사이에 배치될 수 있다. 제2 게이트 절연막(522)은 제2 게이트 전극(G52)과 필드 절연막(105) 사이에 배치될 수 있다.
제1 게이트 전극(G51)은 제1 도전막(530), 제2 도전막(540) 및 제3 도전막(550)을 포함할 수 있다. 제1 도전막(530)은 제1 게이트 트렌치(GT51)의 내부에서 제1 게이트 절연막(521) 상에 배치될 수 있다. 제1 도전막(530)은 제1 게이트 트렌치(GT51)의 측벽 및 바닥면을 따라 배치될 수 있다. 예를 들어, 제1 도전막(530)의 최상면(530a)은 제1 게이트 절연막(521)의 최상면(521a) 및 제1 게이트 스페이서(511)의 최상면(511a) 각각보다 낮게 형성될 수 있다. 예를 들어, 제1 도전막(530)은 티타늄 알루미늄 질화물(TiAlN)을 포함할 수 있다. 다른 몇몇 실시예에서, 제1 도전막(530)은 티타늄 질화물(TiN)을 포함할 수도 있다.
제2 도전막(540)은 제1 게이트 트렌치(GT51)의 내부에서 제1 도전막(530) 상에 배치될 수 있다. 제2 도전막(540)의 적어도 일부는 제1 도전막(530)의 최상면(530a) 상에 배치될 수 있다. 제1 도전막(530)의 최상면(530a) 상에 배치된 제2 도전막(540)은 제1 게이트 절연막(521)과 접할 수 있다. 예를 들어, 제2 도전막(540)의 최상면(540a)은 제1 게이트 절연막(521)의 최상면(521a) 및 제1 게이트 스페이서(511)의 최상면(511a) 각각보다 낮게 형성될 수 있다. 예를 들어, 제2 도전막(540)의 최상면(540a)은 제1 도전막(530)의 최상면(530a)보다 높게 형성될 수 있다. 예를 들어, 제2 도전막(540)은 티타늄 알루미늄 탄화물(TiAlC)을 포함할 수 있다. 예를 들어, 제2 도전막(540)에 포함된 알루미늄(Al)의 원자 비율은 20 at%(atomic percent) 내지 40 at% 일 수 있다.
제3 도전막(550)은 제1 게이트 트렌치(GT51)의 내부에서 제2 도전막(540) 상에 배치될 수 있다. 제3 도전막(550)은 제2 도전막(540) 사이에 배치되는 제1 부분(550_1) 및 제1 부분(550_1) 상에 배치되는 제2 부분(550_2)을 포함할 수 있다. 제3 도전막(550)의 제2 부분(550_2)의 제1 수평 방향(DR1)의 폭(W2)은 제3 도전막(550)의 제1 부분(550_1)의 제1 수평 방향(DR1)의 폭(W1)보다 클 수 있다. 제3 도전막(550)의 제2 부분(550_2)은 제1 게이트 트렌치(GT51)의 내부에서 제1 게이트 절연막(521)과 제1 수평 방향(DR1)으로 이격될 수 있다. 제3 도전막(550)의 제2 부분(550_2)의 상면(550a)은 제2 도전막(540)의 최상면(540a)보다 높게 형성될 수 있다. 예를 들어, 제3 도전막(550)은 티타늄 질화물(TiN)을 포함할 수 있다.
제1 캡핑 패턴(581)은 제1 게이트 전극(G51) 상에서 제2 수평 방향(DR2)으로 연장될 수 있다. 예를 들어, 제1 캡핑 패턴(581)은 제1 게이트 절연막(521)의 최상면(521a) 및 제1 게이트 스페이서(511)의 최상면(511a) 각각과 접할 수 있다. 제1 캡핑 패턴(581)은 제2 도전막(540) 및 제3 도전막(550) 상에 배치될 수 있다. 제1 캡핑 패턴(581)은 제1 게이트 트렌치(GT51)의 내부에서 제1 게이트 절연막(521)과 제3 도전막(550)의 제2 부분(550_2) 사이에 배치될 수 있다. 제1 캡핑 패턴(581)은 제3 도전막(550)의 제2 부분(550_2)의 측벽 및 상면 각각과 접할 수 있다. 제1 캡핑 패턴(581)은 제1 게이트 절연막(521)과 제3 도전막(550)의 제2 부분(550_2) 사이에 노출된 제2 도전막(540)의 최상면(540a)과 접할 수 있다. 제1 캡핑 패턴(581)은 제3 도전막(550)의 제2 부분(550_2)의 측벽과 마주보는 제1 게이트 절연막(521)의 측벽과 접할 수 있다.
제2 게이트 전극(G52)은 제4 도전막(560) 및 제5 도전막(570)을 포함할 수 있다. 제4 도전막(560)은 제2 게이트 트렌치(GT52)의 내부에서 제2 게이트 절연막(522) 상에 배치될 수 있다. 제4 도전막(560)은 제2 게이트 트렌치(GT52)의 측벽 및 바닥면을 따라 배치될 수 있다. 예를 들어, 제4 도전막(560)의 최상면(560a)은 제2 게이트 절연막(522)의 최상면(522a) 및 제2 게이트 스페이서(512)의 최상면(512a) 각각보다 낮게 형성될 수 있다. 예를 들어, 제4 도전막(560)은 티타늄 알루미늄 탄화물(TiAlC)을 포함할 수 있다. 예를 들어, 제4 도전막(560)에 포함된 알루미늄(Al)의 원자 비율은 20 at%(atomic percent) 내지 40 at% 일 수 있다.
제5 도전막(570)은 제2 게이트 트렌치(GT52)의 내부에서 제4 도전막(560) 상에 배치될 수 있다. 제5 도전막(570)은 제4 도전막(560) 사이에 배치되는 제1 부분(570_1) 및 제1 부분(570_1) 상에 배치되는 제2 부분(570_2)을 포함할 수 있다. 제5 도전막(570)의 제2 부분(570_2)의 제1 수평 방향(DR1)의 폭(W4)은 제5 도전막(570)의 제1 부분(570_1)의 제1 수평 방향(DR1)의 폭(W3)과 동일할 수 있다. 예를 들어, 제5 도전막(570)의 제1 부분(570_1)의 제1 수평 방향(DR1)의 폭(W3)은 제3 도전막(550)의 제1 부분(550_1)의 제1 수평 방향(DR1)의 폭(W1)보다 클 수 있다. 제5 도전막(570)의 제2 부분(570_2)은 제2 게이트 트렌치(GT52)의 내부에서 제2 게이트 절연막(522)과 제1 수평 방향(DR1)으로 이격될 수 있다.
제5 도전막(570)의 제2 부분(570_2)의 상면(570a)은 제4 도전막(560)의 최상면(560a)보다 높게 형성될 수 있다. 예를 들어, 제5 도전막(570)의 제2 부분(570_2)의 상면(570a)은 제3 도전막(550)의 제2 부분(550_2)의 상면(550a)과 동일 평면 상에 형성될 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 제5 도전막(570)은 티타늄 질화물(TiN)을 포함할 수 있다.
제2 캡핑 패턴(582)은 제2 게이트 전극(G52) 상에서 제2 수평 방향(DR2)으로 연장될 수 있다. 예를 들어, 제2 캡핑 패턴(582)은 제2 게이트 절연막(522)의 최상면(522a) 및 제2 게이트 스페이서(512)의 최상면(512a) 각각과 접할 수 있다. 제2 캡핑 패턴(582)은 제4 도전막(560) 및 제5 도전막(570) 상에 배치될 수 있다. 제2 캡핑 패턴(582)은 제2 게이트 트렌치(GT52)의 내부에서 제2 게이트 절연막(522)과 제5 도전막(570)의 제2 부분(570_2) 사이에 배치될 수 있다. 제2 캡핑 패턴(582)은 제5 도전막(570)의 제2 부분(570_2)의 측벽 및 상면 각각과 접할 수 있다. 제2 캡핑 패턴(582)은 제2 게이트 절연막(522)과 제5 도전막(570)의 제2 부분(570_2) 사이에 노출된 제4 도전막(560)의 최상면(560a)과 접할 수 있다. 제2 캡핑 패턴(582)은 제5 도전막(570)의 제2 부분(570_2)의 측벽과 마주보는 제2 게이트 절연막(522)의 측벽과 접할 수 있다.
제1 소오스/드레인 영역(SD51)은 제1 액티브 패턴(501) 상에서 제1 게이트 전극(G51)의 양 측에 배치될 수 있다. 제2 소오스/드레인 영역(SD52)은 제2 액티브 패턴(502) 상에서 제2 게이트 전극(G52)의 양 측에 배치될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 기술적 사상에 따른 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 기판 105: 필드 절연막
Ⅰ: 제1 영역(PMOS 영역) Ⅱ: 제2 영역(NMOS 영역)
101, 102: 제1 및 제2 액티브 패턴
NW1, NW2: 제1 및 제2 복수의 나노시트
111, 112: 제1 및 제2 게이트 스페이서
121, 122: 제1 및 제2 게이트 절연막
G1, G2: 제1 및 제2 게이트 전극
SD1, SD2: 제1 및 제2 소오스/드레인 영역
130: 제1 도전막 140: 제2 도전막
150: 제3 도전막 160: 제4 도전막
170: 제5 도전막 181, 182: 제1 및 제2 캡핑 패턴
190: 제1 층간 절연막 192: 식각 정지막
195: 제2 층간 절연막

Claims (10)

  1. 제1 영역 및 제2 영역이 정의되는 기판;
    상기 기판의 상기 제1 영역 상에서 제1 수평 방향으로 연장되는 제1 액티브 패턴;
    상기 제1 액티브 패턴 상에서 상기 제1 수평 방향과 다른 제2 수평 방향으로 연장되고, 제1 게이트 트렌치를 정의하는 제1 게이트 스페이서;
    상기 제1 게이트 트렌치의 측벽 및 바닥면을 따라 배치되는 제1 게이트 절연막;
    상기 제1 게이트 트렌치의 내부에서 상기 제1 게이트 절연막 상에 배치되는 제1 도전막;
    상기 제1 게이트 트렌치의 내부에서 상기 제1 도전막 상에 배치되는 제2 도전막;
    상기 제1 게이트 트렌치의 내부에서 상기 제2 도전막 상에 배치되고, 상기 제2 도전막 사이에 배치되는 제1 부분 및 상기 제1 부분 상에서 제2 도전막의 상면과 접하는 제2 부분을 포함하는 제3 도전막; 및
    상기 제2 도전막 및 제3 도전막 상에 배치되고, 적어도 일부가 상기 제1 게이트 절연막과 상기 제3 도전막의 상기 제2 부분 사이에 배치되고, 상기 제3 도전막의 상기 제2 부분의 측벽과 접하는 제1 캡핑 패턴을 포함하되,
    상기 제3 도전막의 상기 제2 부분의 상기 제1 수평 방향의 폭은 상기 제3 도전막의 상기 제1 부분의 상기 제1 수평 방향의 폭보다 큰 반도체 장치.
  2. 제 1항에 있어서,
    상기 제2 도전막의 최상면은 상기 제1 도전막의 최상면보다 높게 형성되는 반도체 장치.
  3. 제 1항에 있어서,
    상기 제1 게이트 스페이서의 상면은 상기 제2 도전막의 최상면보다 높게 형성되는 반도체 장치.
  4. 제 1항에 있어서,
    상기 제1 캡핑 패턴을 수직 방향으로 관통하여 상기 제3 도전막에 연결되는 게이트 컨택을 더 포함하는 반도체 장치.
  5. 제 1항에 있어서,
    상기 제1 도전막 및 상기 제2 도전막은 서로 다른 물질을 포함하는 반도체 장치.
  6. 제 1항에 있어서,
    상기 제1 게이트 절연막과 상기 제3 도전막의 상기 제2 부분 사이에 배치되는 상기 제1 캡핑 패턴의 일부는 상기 제1 게이트 절연막의 측벽 및 상기 제2 도전막의 최상면 각각과 접하는 반도체 장치.
  7. 제 1항에 있어서,
    상기 제1 캡핑 패턴은 상기 제1 게이트 스페이서 사이에 배치되고, 상기 제1 캡핑 패턴의 적어도 일부는 상기 제1 게이트 스페이서의 측벽과 접하는 반도체 장치.
  8. 제 1항에 있어서,
    상기 제1 게이트 절연막과 상기 제3 도전막의 상기 제2 부분 사이에 배치되는 상기 제1 캡핑 패턴의 일부는 상기 제1 도전막의 최상면과 접하는 반도체 장치.
  9. PMOS 영역 및 NMOS 영역이 정의되는 기판;
    상기 기판의 상기 PMOS 영역 상에서 제1 수평 방향으로 연장되는 제1 액티브 패턴;
    상기 기판의 상기 NMOS 영역 상에서 상기 제1 수평 방향으로 연장되는 제2 액티브 패턴;
    상기 제1 액티브 패턴 상에서 상기 제1 수평 방향과 다른 제2 수평 방향으로 연장되고, 제1 게이트 트렌치를 정의하는 제1 게이트 스페이서;
    상기 제2 액티브 패턴 상에서 상기 제2 수평 방향으로 연장되고, 제2 게이트 트렌치를 정의하는 제2 게이트 스페이서;
    상기 제1 게이트 트렌치의 측벽 및 바닥면을 따라 배치되는 제1 도전막;
    상기 제1 게이트 트렌치의 내부에서 상기 제1 도전막 상에 배치되는 제2 도전막;
    상기 제1 게이트 트렌치의 내부에서 상기 제2 도전막 상에 배치되고, 상기 제2 도전막 사이에 배치되는 제1 부분 및 상기 제1 부분 상에서 제2 도전막의 상면과 접하는 제2 부분을 포함하는 제3 도전막;
    상기 제2 게이트 트렌치의 측벽 및 바닥면을 따라 배치되고, 상기 제2 도전막과 동일한 물질을 포함하는 제4 도전막;
    상기 제2 게이트 트렌치의 내부에서 상기 제4 도전막 상에 배치되고, 상기 제3 도전막과 동일한 물질을 포함하고, 상기 제4 도전막 사이에 배치되는 제1 부분 및 상기 제1 부분 상에 배치되는 제2 부분을 포함하는 제5 도전막;
    상기 제2 도전막 및 제3 도전막 상에 배치되고, 적어도 일부가 상기 제1 게이트 스페이서와 상기 제3 도전막의 상기 제2 부분 사이에 배치되고, 상기 제3 도전막의 상기 제2 부분의 측벽과 접하는 제1 캡핑 패턴; 및
    상기 제4 도전막 및 제5 도전막 상에 배치되고, 적어도 일부가 상기 제2 게이트 스페이서와 상기 제5 도전막의 상기 제2 부분 사이에 배치되고, 상기 제5 도전막의 상기 제2 부분의 측벽과 접하는 제2 캡핑 패턴을 포함하되,
    상기 제1 도전막 및 상기 제2 도전막은 서로 다른 물질을 포함하고,
    상기 제3 도전막의 상기 제2 부분의 상기 제1 수평 방향의 폭은 상기 제3 도전막의 상기 제1 부분의 상기 제1 수평 방향의 폭보다 큰 반도체 장치.
  10. 제 9항에 있어서,
    상기 제1 액티브 패턴 상에서 수직 방향으로 서로 이격되어 적층되고, 상기 제1 도전막에 의해 둘러싸이는 제1 복수의 나노시트; 및
    상기 제2 액티브 패턴 상에서 상기 수직 방향으로 서로 이격되어 적층되고, 상기 제4 도전막에 의해 둘러싸이는 제2 복수의 나노시트를 더 포함하는 반도체 장치.
KR1020220060251A 2022-05-17 2022-05-17 반도체 장치 KR20230160579A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220060251A KR20230160579A (ko) 2022-05-17 2022-05-17 반도체 장치
US18/085,886 US20230378263A1 (en) 2022-05-17 2022-12-21 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220060251A KR20230160579A (ko) 2022-05-17 2022-05-17 반도체 장치

Publications (1)

Publication Number Publication Date
KR20230160579A true KR20230160579A (ko) 2023-11-24

Family

ID=88790974

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220060251A KR20230160579A (ko) 2022-05-17 2022-05-17 반도체 장치

Country Status (2)

Country Link
US (1) US20230378263A1 (ko)
KR (1) KR20230160579A (ko)

Also Published As

Publication number Publication date
US20230378263A1 (en) 2023-11-23

Similar Documents

Publication Publication Date Title
KR20160059861A (ko) 반도체 소자 및 이의 제조 방법
US11705497B2 (en) Semiconductor device
US20230387118A1 (en) Semiconductor device
KR20230160579A (ko) 반도체 장치
US11476341B2 (en) Semiconductor device
KR20230171143A (ko) 반도체 장치
US20240128264A1 (en) Semiconductor devices
KR20240061871A (ko) 반도체 장치
KR20230168709A (ko) 반도체 장치
KR20240050236A (ko) 반도체 장치
EP4318576A1 (en) Semiconductor device
KR20240051002A (ko) 반도체 장치
KR20230160558A (ko) 반도체 장치
US20240222468A1 (en) Method for fabricating semiconductor device
US20240128332A1 (en) Semiconductor devices
KR20240050991A (ko) 반도체 장치
KR20240020393A (ko) 반도체 장치
KR20240017470A (ko) 반도체 장치
KR20230154625A (ko) 반도체 장치
KR20240026651A (ko) 반도체 장치
KR20240107457A (ko) 반도체 장치의 제조 방법
KR20230174550A (ko) 반도체 장치
KR20240019501A (ko) 반도체 장치
KR20230163093A (ko) 반도체 장치
KR20240068237A (ko) 반도체 장치