KR20240017470A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20240017470A
KR20240017470A KR1020220095253A KR20220095253A KR20240017470A KR 20240017470 A KR20240017470 A KR 20240017470A KR 1020220095253 A KR1020220095253 A KR 1020220095253A KR 20220095253 A KR20220095253 A KR 20220095253A KR 20240017470 A KR20240017470 A KR 20240017470A
Authority
KR
South Korea
Prior art keywords
drain region
source
nanosheet
active pattern
gate electrode
Prior art date
Application number
KR1020220095253A
Other languages
English (en)
Inventor
신동관
박용희
양홍선
정혜인
박판귀
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220095253A priority Critical patent/KR20240017470A/ko
Priority to US18/125,870 priority patent/US20240038840A1/en
Publication of KR20240017470A publication Critical patent/KR20240017470A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

반도체 장치가 제공된다. 반도체 장치는 기판 상에서 제1 수평 방향으로 연장되고, 제1 도전형을 갖는 제1 불순물이 도핑된 액티브 패턴, 액티브 패턴과 수직 방향으로 이격되고, 액티브 패턴과 직접 인접하게 배치되는 제1 나노시트, 제1 나노시트와 수직 방향으로 이격되고, 제1 나노시트와 직접 인접하게 배치되는 제2 나노시트, 액티브 패턴 상에서 제1 수평 방향과 다른 제2 수평 방향으로 연장되고, 제1 및 제2 나노시트 각각을 둘러싸는 게이트 전극, 게이트 전극의 적어도 일 측에서 액티브 패턴 상에 배치되고, 액티브 패턴과 접하고, 최상면이 제2 나노시트의 하면보다 낮게 형성되고, 제1 도전형을 갖는 제2 불순물이 도핑된 하부 소오스/드레인 영역, 게이트 전극의 적어도 일 측에서 하부 소오스/드레인 영역 상에 배치되고, 하부 소오스/드레인 영역과 접하고, 제1 도전형과 다른 제2 도전형을 갖는 제3 불순물이 도핑된 상부 소오스/드레인 영역, 및 게이트 전극과 하부 소오스/드레인 영역 사이 및 게이트 전극과 상부 소오스/드레인 영역 사이 각각에 배치되고, 하부 소오스/드레인 영역 및 상부 소오스/드레인 영역 각각과 접하는 게이트 절연막을 포함한다.

Description

반도체 장치{Semiconductor device}
본 발명은 반도체 장치에 관한 것이다. 구체적으로, 본 발명은 MBCFETTM(Multi-Bridge Channel Field Effect Transistor)를 포함하는 반도체 장치에 관한 것이다.
집적 회로 장치의 밀도를 높이기 위한 스케일링(scaling) 기술 중 하나로서, 기판 상에 핀(fin) 형상 또는 나노와이어(nanowire) 형상의 실리콘 바디(body)를 형성하고 실리콘 바디의 표면 위에 게이트를 형성하는 멀티-게이트(multi-gate) 트랜지스터가 제안되었다.
이러한 멀티 게이트 트랜지스터는 3차원의 채널을 이용하기 때문에, 스케일링하는 것이 용이하다. 또한, 멀티 게이트 트랜지스터의 게이트 길이를 증가시키지 않아도, 전류 제어 능력을 향상시킬 수 있다. 뿐만 아니라, 드레인 전압에 의해 채널 영역의 전위가 영향을 받는 SCE(short channel effect)를 효과적으로 억제할 수 있다.
본 발명이 해결하고자 하는 과제는, 하부 소오스/드레인 영역에 액티브 패턴과 동일한 도전형을 갖는 불순물을 도핑하거나 또는 하부 소오스/드레인 영역에 불순물을 도핑하지 않음으로써, 게이트 전극과 소오스/드레인 영역 사이의 누설 전류를 감소시킨 반도체 장치를 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 다른 과제는, 하부 소오스/드레인 영역에 액티브 패턴과 동일한 도전형을 갖는 불순물을 도핑하거나 또는 하부 소오스/드레인 영역에 불순물을 도핑하지 않음으로써, 액티브 패턴을 경유하는 인접한 상부 소오스/드레인 영역 사이의 길이를 증가시킨 반도체 장치를 제공하는 것이다. 이로 인해, 게이트 전극과 상부 소오스/드레인 영역 사이의 에너지 배리어가 증가되어 반도체 장치의 신뢰성을 향상시킬 수 있다.
본 발명이 해결하려는 과제는 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 반도체 장치의 몇몇 실시예는, 기판 상에서 제1 수평 방향으로 연장되고, 제1 도전형을 갖는 제1 불순물이 도핑된 액티브 패턴, 액티브 패턴과 수직 방향으로 이격되고, 액티브 패턴과 직접 인접하게 배치되는 제1 나노시트, 제1 나노시트와 수직 방향으로 이격되고, 제1 나노시트와 직접 인접하게 배치되는 제2 나노시트, 액티브 패턴 상에서 제1 수평 방향과 다른 제2 수평 방향으로 연장되고, 제1 및 제2 나노시트 각각을 둘러싸는 게이트 전극, 게이트 전극의 적어도 일 측에서 액티브 패턴 상에 배치되고, 액티브 패턴과 접하고, 최상면이 제2 나노시트의 하면보다 낮게 형성되고, 제1 도전형을 갖는 제2 불순물이 도핑된 하부 소오스/드레인 영역, 게이트 전극의 적어도 일 측에서 하부 소오스/드레인 영역 상에 배치되고, 하부 소오스/드레인 영역과 접하고, 제1 도전형과 다른 제2 도전형을 갖는 제3 불순물이 도핑된 상부 소오스/드레인 영역, 및 게이트 전극과 하부 소오스/드레인 영역 사이 및 게이트 전극과 상부 소오스/드레인 영역 사이 각각에 배치되고, 하부 소오스/드레인 영역 및 상부 소오스/드레인 영역 각각과 접하는 게이트 절연막을 포함한다.
상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 반도체 장치의 다른 몇몇 실시예는, 기판 상에서 제1 수평 방향으로 연장되고, 제1 도전형을 갖는 제1 불순물이 도핑된 액티브 패턴, 액티브 패턴과 수직 방향으로 순차적으로 서로 이격되어 적층된 제1 내지 제3 나노시트, 액티브 패턴 상에서 제1 수평 방향과 다른 제2 수평 방향으로 연장되고, 제1 내지 제3 나노시트 각각을 둘러싸는 게이트 전극, 게이트 전극의 적어도 일 측에서 액티브 패턴 상에 배치되고, 액티브 패턴과 접하고, 불순물이 도핑되지 않은 하부 소오스/드레인 영역, 게이트 전극의 적어도 일 측에서 하부 소오스/드레인 영역 상에 배치되고, 하부 소오스/드레인 영역과 접하고, 제1 도전형과 다른 제2 도전형을 갖는 제2 불순물이 도핑된 상부 소오스/드레인 영역, 및 게이트 전극과 하부 소오스/드레인 영역 사이 및 게이트 전극과 상부 소오스/드레인 영역 사이 각각에 배치되고, 하부 소오스/드레인 영역 및 상부 소오스/드레인 영역 각각과 접하는 게이트 절연막을 포함한다.
상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 반도체 장치의 또 다른 몇몇 실시예는, 기판 상에서 제1 수평 방향으로 연장되고, 제1 도전형을 갖는 제1 불순물이 도핑된 액티브 패턴, 액티브 패턴과 수직 방향으로 이격되고, 액티브 패턴과 직접 인접하게 배치되는 제1 나노시트, 제1 나노시트와 수직 방향으로 이격되고, 제1 나노시트와 직접 인접하게 배치되는 제2 나노시트, 액티브 패턴 상에서 제1 수평 방향과 다른 제2 수평 방향으로 연장되고, 제1 및 제2 나노시트 각각을 둘러싸는 게이트 전극, 게이트 전극의 적어도 일 측에서 액티브 패턴 상에 배치되고, 액티브 패턴과 접하고, 제1 도전형을 갖는 제2 불순물이 도핑된 하부 소오스/드레인 영역, 게이트 전극의 적어도 일 측에서 하부 소오스/드레인 영역 상에 배치되고, 하부 소오스/드레인 영역과 접하고, 제1 도전형과 다른 제2 도전형을 갖는 제3 불순물이 도핑되고, 하부 소오스/드레인 영역에 의해 둘러싸이는 제1 부분 및 제1 부분 상에서 제2 나노시트와 접하는 제2 부분을 포함하는 상부 소오스/드레인 영역, 및 게이트 전극과 하부 소오스/드레인 영역 사이 및 게이트 전극과 상부 소오스/드레인 영역 사이 각각에 배치되고, 하부 소오스/드레인 영역 및 상부 소오스/드레인 영역 각각과 접하는 게이트 절연막을 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 개략적인 레이아웃도이다.
도 2는 도 1의 A-A' 선을 따라 절단한 단면도이다.
도 3은 도 1의 B-B' 선을 따라 절단한 단면도이다.
도 4는 도 1의 C-C' 선을 따라 절단한 단면도이다.
도 5 내지 도 25는 본 발명의 몇몇 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 26 및 도 27은 본 발명의 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 단면도들이다.
도 28 및 도 29는 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 단면도들이다.
도 30 및 도 31은 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 단면도들이다.
도 32 및 도 33은 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 단면도들이다.
도 34 및 도 35는 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 단면도들이다.
이하에서, 도 1 내지 도 4를 참조하여 본 발명의 몇몇 실시예에 따른 반도체 장치를 설명한다.
도 1은 본 발명의 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 개략적인 레이아웃도이다. 도 2는 도 1의 A-A' 선을 따라 절단한 단면도이다. 도 3은 도 1의 B-B' 선을 따라 절단한 단면도이다. 도 4는 도 1의 C-C' 선을 따라 절단한 단면도이다.
도 1 내지 도 4를 참조하면, 본 발명의 몇몇 실시예에 따른 반도체 장치는 기판(100), 액티브 패턴(101), 필드 절연막(105), 제1 내지 제6 나노시트(111 내지 116), 제1 게이트 전극(G1), 제2 게이트 전극(G2), 게이트 스페이서(121), 게이트 절연막(122), 캡핑 패턴(123), 하부 소오스/드레인 영역(130), 상부 소오스/드레인 영역(140), 제1 층간 절연막(150), 소오스/드레인 컨택(CA), 실리사이드층(135), 게이트 컨택(CB), 식각 정지막(160), 제2 층간 절연막(170), 제1 비아(V1) 및 제2 비아(V2)를 포함한다.
기판(100)은 실리콘 기판 또는 SOI(silicon-on-insulator)일 수 있다. 이와 달리, 기판(100)은 실리콘 게르마늄, SGOI(silicon germanium on insulator), 안티몬화 인듐, 납 텔루르 화합물, 인듐 비소, 인듐 인화물, 갈륨 비소 또는 안티몬화 갈륨을 포함할 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
액티브 패턴(101)은 기판(100) 상에서 제1 수평 방향(DR1)으로 연장될 수 있다. 액티브 패턴(101)은 기판(100)으로부터 수직 방향(DR3)으로 돌출될 수 있다. 여기에서, 수직 방향(DR3)은 제1 수평 방향(DR1) 및 제1 수평 방향(DR1)과 다른 제2 수평 방향(DR2) 각각과 수직인 방향으로 정의될 수 있다. 액티브 패턴(101)은 기판(100)의 일부일 수도 있고, 기판(100)으로부터 성장된 에피층(epitaxial layer)을 포함할 수 있다. 예를 들어, 액티브 패턴(101)에는 제1 도전형을 갖는 제1 불순물이 도핑될 수 있다.
필드 절연막(105)은 기판(100) 상에 배치될 수 있다. 필드 절연막(105)은 액티브 패턴(101)의 측벽을 둘러쌀 수 있다. 예를 들어, 액티브 패턴(101)의 상면은 필드 절연막(105)의 상면보다 수직 방향(DR3)으로 돌출될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 다른 몇몇 실시예에서, 액티브 패턴(101)의 상면은 필드 절연막(105)의 상면과 동일 평면 상에 형성될 수 있다.
제1 내지 제3 나노시트(111, 112, 113)는 액티브 패턴(101) 상에서 수직 방향(DR3)으로 순차적으로 이격되어 적층될 수 있다. 제1 나노시트(111)는 액티브 패턴(101)과 수직 방향(DR3)으로 이격될 수 있다. 제1 나노시트(111)는 액티브 패턴(101)과 직접 인접하게 배치될 수 있다. 예를 들어, 직접 인접하게 배치된다는 것은 액티브 패턴(101)과 제1 나노시트(111) 사이에 다른 나노시트가 배치되지 않는 것을 의미한다.
제2 나노시트(112)는 제1 나노시트(111)와 수직 방향(DR3)으로 이격될 수 있다. 제2 나노시트(112)는 제1 나노시트(111)와 직접 인접하게 배치될 수 있다. 제3 나노시트(113)는 제2 나노시트(112)와 수직 방향(DR3)으로 이격될 수 있다. 제3 나노시트(113)는 제2 나노시트(112)와 직접 인접하게 배치될 수 있다.
제4 내지 제6 나노시트(114, 115, 116)는 액티브 패턴(101) 상에서 수직 방향(DR3)으로 순차적으로 이격되어 적층될 수 있다. 제4 내지 제6 나노시트(114, 115, 116) 각각은 제1 내지 제3 나노시트(111, 112, 113) 각각과 제1 수평 방향(DR1)으로 이격될 수 있다. 제4 내지 제6 나노시트(114, 115, 116) 각각은 제1 내지 제3 나노시트(111, 112, 113) 각각과 동일 레벨에 배치될 수 있다. 제1 내지 제6 나노시트(111 내지 116) 각각은 예를 들어, 실리콘(Si)을 포함할 수 있다. 다른 몇몇 실시예에서, 제1 내지 제6 나노시트(111 내지 116) 각각은 예를 들어, 실리콘 게르마늄(SiGe)을 포함할 수 있다.
도 2 및 도 3에는 액티브 패턴(101) 상에 3개의 나노시트가 수직 방향(DR3)으로 서로 이격되어 적층되는 것으로 도시되어 있지만, 이는 설명의 편의를 위한 것이고, 본 발명의 기술적 사상이 이에 제한되는 것을 아니다. 다른 몇몇 실시예에서, 액티브 패턴(101) 상에 수직 방향(DR3)으로 서로 이격되어 적층된 4개 이상의 나노시트를 포함할 수 있다.
게이트 스페이서(121)는 필드 절연막(105) 및 제3 나노시트(113) 상에서 제2 수평 방향(DR2)으로 연장될 수 있다. 게이트 스페이서(121)는 필드 절연막(105) 및 제3 나노시트(113) 상에서 제1 수평 방향(DR1)으로 서로 이격된 2개의 스페이서를 포함할 수 있다. 필드 절연막(105) 및 제3 나노시트(113) 상에 배치된 게이트 스페이서(121) 사이에 제1 게이트 트렌치(GT1)가 정의될 수 있다.
또한, 게이트 스페이서(121)는 필드 절연막(105) 및 제6 나노시트(116) 상에서 제2 수평 방향(DR2)으로 연장될 수 있다. 게이트 스페이서(121)는 필드 절연막(105) 및 제6 나노시트(116) 상에서 제1 수평 방향(DR1)으로 서로 이격된 2개의 스페이서를 포함할 수 있다. 필드 절연막(105) 및 제6 나노시트(116) 상에 배치된 게이트 스페이서(121) 사이에 제2 게이트 트렌치(GT2)가 정의될 수 있다.
게이트 스페이서(121)는 예를 들어, 실리콘 질화물(SiN), 실리콘 산질화물(SiON), 실리콘 산화물(SiO2), 실리콘 산탄질화물(SiOCN), 실리콘 붕소질화물(SiBN), 실리콘 산붕소질화물(SiOBN), 실리콘 산탄화물(SiOC) 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
제1 게이트 전극(G1)은 액티브 패턴(101) 및 필드 절연막(105) 상에서 제2 수평 방향(DR2)으로 연장될 수 있다. 제1 게이트 전극(G1)은 제1 게이트 트렌치(GT1)의 내부에 배치될 수 있다. 제1 게이트 전극(G1)은 제1 내지 제3 나노시트(111, 112, 113) 각각을 둘러쌀 수 있다. 제2 게이트 전극(G2)은 액티브 패턴(101) 및 필드 절연막(105) 상에서 제2 수평 방향(DR2)으로 연장될 수 있다. 제2 게이트 전극(G2)은 제1 게이트 전극(G1)과 제1 수평 방향(DR1)으로 이격될 수 있다. 제2 게이트 전극(G2)은 제2 게이트 트렌치(GT2)의 내부에 배치될 수 있다. 제2 게이트 전극(G2)은 제4 내지 제6 나노시트(114, 115, 116) 각각을 둘러쌀 수 있다.
제1 및 제2 게이트 전극(G1, G2) 각각은 예를 들어, 티타늄 질화물(TiN), 탄탈륨 탄화물(TaC), 탄탈륨 질화물(TaN), 티타늄 실리콘 질화물(TiSiN), 탄탈륨 실리콘 질화물(TaSiN), 탄탈륨 티타늄 질화물(TaTiN), 티타늄 알루미늄 질화물(TiAlN), 탄탈륨 알루미늄 질화물(TaAlN), 텅스텐 질화물(WN), 루테늄(Ru), 티타늄 알루미늄(TiAl), 티타늄 알루미늄 탄질화물(TiAlC-N), 티타늄 알루미늄 탄화물(TiAlC), 티타늄 탄화물(TiC), 탄탈륨 탄질화물(TaCN), 텅스텐(W), 알루미늄(Al), 구리(Cu), 코발트(Co), 티타늄(Ti), 탄탈륨(Ta), 니켈(Ni), 백금(Pt), 니켈 백금(Ni-Pt), 니오븀(Nb), 니오븀 질화물(NbN), 니오븀 탄화물(NbC), 몰리브덴(Mo), 몰리브덴 질화물(MoN), 몰리브덴 탄화물(MoC), 텅스텐 탄화물(WC), 로듐(Rh), 팔라듐(Pd), 이리듐(Ir), 오스뮴(Os), 은(Ag), 금(Au), 아연(Zn), 바나듐(V) 및 이들의 조합 중 적어도 하나를 포함할 수 있다. 제1 및 제2 게이트 전극(G1, G2) 각각은 도전성 금속 산화물, 도전성 금속 산질화물 등을 포함할 수 있고, 상술한 물질이 산화된 형태를 포함할 수도 있다.
게이트 절연막(122)은 제1 게이트 트렌치(GT1)의 측벽 및 바닥면을 따라 배치될 수 있다. 예를 들어, 게이트 절연막(122)은 제1 게이트 전극(G1)과 게이트 스페이서(121) 사이에 배치될 수 있다. 게이트 절연막(122)은 제1 게이트 전극(G1)과 필드 절연막(105) 사이에 배치될 수 있다. 게이트 절연막(122)은 제1 게이트 전극(G1)과 액티브 패턴(101) 사이에 배치될 수 있다. 게이트 절연막(122)은 제1 게이트 전극(G1)과 제1 내지 제3 나노시트(111, 112, 113) 각각 사이에 배치될 수 있다. 게이트 절연막(122)은 액티브 패턴(101)과 제1 나노시트(111) 사이와, 제1 나노시트(111)와 제2 나노시트(112) 사이와, 제2 나노시트(112)와 제3 나노시트(113) 사이 각각에서 제1 게이트 전극(G1)의 제1 수평 방향(DR1)의 양 측벽 상에 배치될 수 있다.
또한, 게이트 절연막(122)은 제2 게이트 트렌치(GT2)의 측벽 및 바닥면을 따라 배치될 수 있다. 예를 들어, 게이트 절연막(122)은 제2 게이트 전극(G2)과 게이트 스페이서(121) 사이에 배치될 수 있다. 게이트 절연막(122)은 제2 게이트 전극(G2)과 필드 절연막(105) 사이에 배치될 수 있다. 게이트 절연막(122)은 제2 게이트 전극(G2)과 액티브 패턴(101) 사이에 배치될 수 있다. 게이트 절연막(122)은 제2 게이트 전극(G2)과 제4 내지 제6 나노시트(114, 115, 116) 각각 사이에 배치될 수 있다. 게이트 절연막(122)은 액티브 패턴(101)과 제4 나노시트(114) 사이와, 제4 나노시트(114)와 제5 나노시트(115) 사이와, 제5 나노시트(115)와 제6 나노시트(116) 사이 각각에서 제2 게이트 전극(G2)의 제1 수평 방향(DR1)의 양 측벽 상에 배치될 수 있다.
게이트 절연막(122)은 실리콘 산화물, 실리콘 산질화물, 실리콘 질화물, 또는 실리콘 산화물보다 유전 상수가 큰 고유전율 물질 중 적어도 하나를 포함할 수 있다. 고유전율 물질은 예를 들어, 하프늄 산화물(hafnium oxide), 하프늄 실리콘 산화물(hafnium silicon oxide), 하프늄 알루미늄 산화물(hafnium aluminum oxide), 란타늄 산화물(lanthanum oxide), 란타늄 알루미늄 산화물(lanthanum aluminum oxide), 지르코늄 산화물(zirconium oxide), 지르코늄 실리콘 산화물(zirconium silicon oxide), 탄탈륨 산화물(tantalum oxide), 티타늄 산화물(titanium oxide), 바륨 스트론튬 티타늄 산화물(barium strontium titanium oxide), 바륨 티타늄 산화물(barium titanium oxide), 스트론튬 티타늄 산화물(strontium titanium oxide), 이트륨 산화물(yttrium oxide), 알루미늄 산화물(aluminum oxide), 납 스칸듐 탄탈륨 산화물(lead scandium tantalum oxide), 또는 납 아연 니오브산염(lead zinc niobate) 중에서 하나 이상을 포함할 수 있다.
다른 몇몇 실시예들에 따른 반도체 장치는 네거티브 커패시터(Negative Capacitor)를 이용한 NC(Negative Capacitance) FET을 포함할 수 있다. 예를 들어, 게이트 절연막(122)은 강유전체 특성을 갖는 강유전체 물질막과, 상유전체 특성을 갖는 상유전체 물질막을 포함할 수 있다.
강유전체 물질막은 음의 커패시턴스를 가질 수 있고, 상유전체 물질막은 양의 커패시턴스를 가질 수 있다. 예를 들어, 두 개 이상의 커패시터가 직렬 연결되고, 각각의 커패시터의 커패시턴스가 양의 값을 가질 경우, 전체 커패시턴스는 각각의 개별 커패시터의 커패시턴스보다 감소하게 된다. 반면, 직렬 연결된 두 개 이상의 커패시터의 커패시턴스 중 적어도 하나가 음의 값을 가질 경우, 전체 커패시턴스는 양의 값을 가지면서 각각의 개별 커패시턴스의 절대값보다 클 수 있다.
음의 커패시턴스를 갖는 강유전체 물질막과, 양의 커패시턴스를 갖는 상유전체 물질막이 직렬로 연결될 경우, 직렬로 연결된 강유전체 물질막 및 상유전체 물질막의 전체적인 커패시턴스 값은 증가할 수 있다. 전체적인 커패시턴스 값이 증가하는 것을 이용하여, 강유전체 물질막을 포함하는 트랜지스터는 상온에서 60 mV/decade 미만의 문턱전압 이하 스윙(subthreshold swing(SS))을 가질 수 있다.
강유전체 물질막은 강유전체 특성을 가질 수 있다. 강유전체 물질막은 예를 들어, 하프늄 산화물(hafnium oxide), 하프늄 지르코늄 산화물(hafnium zirconium oxide), 바륨 스트론튬 티타늄 산화물(barium strontium titanium oxide), 바륨 티타늄 산화물(barium titanium oxide) 및 납 지르코늄 티타늄 산화물(lead zirconium titanium oxide) 중 적어도 하나를 포함할 수 있다. 여기에서, 일 예로, 하프늄 지르코늄 산화물(hafnium zirconium oxide)은 하프늄 산화물(hafnium oxide)에 지르코늄(Zr)이 도핑된 물질일 수 있다. 다른 예로, 하프늄 지르코늄 산화물(hafnium zirconium oxide)은 하프늄(Hf)과 지르코늄(Zr)과 산소(O)의 화합물일 수도 있다.
강유전체 물질막은 도핑된 도펀트를 더 포함할 수 있다. 예를 들어, 도펀트는 알루미늄(Al), 티타늄(Ti), 니오븀(Nb), 란타넘(La), 이트륨(Y), 마그네슘(Mg), 실리콘(Si), 칼슘(Ca), 세륨(Ce), 디스프로슘(Dy), 어븀(Er), 가돌리늄(Gd), 게르마늄(Ge), 스칸듐(Sc), 스트론튬(Sr) 및 주석(Sn) 중 적어도 하나를 포함할 수 있다. 강유전체 물질막이 어떤 강유전체 물질을 포함하냐에 따라, 강유전체 물질막에 포함된 도펀트의 종류는 달라질 수 있다.
강유전체 물질막이 하프늄 산화물을 포함할 경우, 강유전체 물질막에 포함된 도펀트는 예를 들어, 가돌리늄(Gd), 실리콘(Si), 지르코늄(Zr), 알루미늄(Al) 및 이트륨(Y) 중 적어도 하나를 포함할 수 있다.
도펀트가 알루미늄(Al)일 경우, 강유전체 물질막은 3 내지 8 at%(atomic %)의 알루미늄을 포함할 수 있다. 여기에서, 도펀트의 비율은 하프늄 및 알루미늄의 합에 대한 알루미늄의 비율일 수 있다.
도펀트가 실리콘(Si)일 경우, 강유전체 물질막은 2 내지 10 at%의 실리콘을 포함할 수 있다. 도펀트가 이트륨(Y)일 경우, 강유전체 물질막은 2 내지 10 at%의 이트륨을 포함할 수 있다. 도펀트가 가돌리늄(Gd)일 경우, 강유전체 물질막은 1 내지 7 at%의 가돌리늄을 포함할 수 있다. 도펀트가 지르코늄(Zr)일 경우, 강유전체 물질막은 50 내지 80 at%의 지르코늄을 포함할 수 있다.
상유전체 물질막은 상유전체 특성을 가질 수 있다. 상유전체 물질막은 예를 들어, 실리콘 산화물(silicon oxide) 및 고유전율을 갖는 금속 산화물 중 적어도 하나를 포함할 수 있다. 상유전체 물질막에 포함된 금속 산화물은 예를 들어, 하프늄 산화물(hafnium oxide), 지르코늄 산화물(zirconium oxide) 및 알루미늄 산화물(aluminum oxide) 중 적어도 하나를 포함할 수 있지만, 이에 제한되는 것은 아니다.
강유전체 물질막 및 상유전체 물질막은 동일한 물질을 포함할 수 있다. 강유전체 물질막은 강유전체 특성을 갖지만, 상유전체 물질막은 강유전체 특성을 갖지 않을 수 있다. 예를 들어, 강유전체 물질막 및 상유전체 물질막이 하프늄 산화물을 포함할 경우, 강유전체 물질막에 포함된 하프늄 산화물의 결정 구조는 상유전체 물질막에 포함된 하프늄 산화물의 결정 구조와 다르다.
강유전체 물질막은 강유전체 특성을 갖는 두께를 가질 수 있다. 강유전체 물질막의 두께는 예를 들어, 0.5 내지 10nm 일 수 있지만, 이에 제한되는 것은 아니다. 각각의 강유전체 물질마다 강유전체 특성을 나타내는 임계 두께가 달라질 수 있으므로, 강유전체 물질막의 두께는 강유전체 물질에 따라 달라질 수 있다.
일 예로, 게이트 절연막(122)은 하나의 강유전체 물질막을 포함할 수 있다. 다른 예로, 게이트 절연막(122)은 서로 간에 이격된 복수의 강유전체 물질막을 포함할 수 있다. 게이트 절연막(122)은 복수의 강유전체 물질막과, 복수의 상유전체 물질막이 교대로 적층된 적층막 구조를 가질 수 있다.
캡핑 패턴(123)은 제1 게이트 전극(G1) 및 제2 게이트 전극(G2) 각각 상에서 제2 수평 방향(DR2)으로 연장될 수 있다. 예를 들어, 캡핑 패턴(123)은 게이트 스페이서(121)의 상면과 접할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 다른 몇몇 실시예에서, 캡핑 패턴(123)은 게이트 스페이서(121) 사이에 배치될 수 있다. 이 경우, 캡핑 패턴(123)의 상면은 게이트 스페이서(121)의 상면과 동일 평면 상에 형성될 수 있다. 캡핑 패턴(123)은 예를 들어, 실리콘 질화물(SiN), 실리콘 산질화물(SiON), 실리콘 산화물(SiO2), 실리콘 탄질화물(SiCN), 실리콘 산탄질화물(SiOCN) 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
제1 소오스/드레인 트렌치(ST1)는 액티브 패턴(101) 상에서 제1 게이트 전극(G1)의 적어도 일 측에 형성될 수 있다. 예를 들어, 제1 소오스/드레인 트렌치(ST1)는 제1 게이트 전극(G1) 및 제2 게이트 전극(G2) 각각의 양 측에 형성될 수 있다. 예를 들어, 제1 소오스/드레인 트렌치(ST1)는 액티브 패턴(101)의 내부로 연장될 수 있다. 즉, 제1 소오스/드레인 트렌치(ST1)의 바닥면은 액티브 패턴(101)의 최상면보다 낮게 형성될 수 있다. 예를 들어, 제1 소오스/드레인 트렌치(ST1)는 제1 내지 제6 나노시트(111 내지 116) 각각의 제1 수평 방향(DR1)의 양 측벽을 노출시킬 수 있다.
하부 소오스/드레인 영역(130)은 제1 소오스/드레인 트렌치(ST1)의 내부에 배치될 수 있다. 즉, 하부 소오스/드레인 영역(130)은 제1 게이트 전극(G1) 및 제2 게이트 전극(G2) 각각의 적어도 일 측에서 액티브 패턴(101) 상에 배치될 수 있다. 예를 들어, 하부 소오스/드레인 영역(130)의 상면(130a)은 제1 나노시트(111)의 하면(111a) 및 제4 나노시트(114)의 하면 각각보다 낮게 형성될 수 있다. 예를 들어, 하부 소오스/드레인 영역(130)의 상면(130a)은 액티브 패턴(101)의 최상면보다 높게 형성될 수 있다.
하부 소오스/드레인 영역(130)은 액티브 패턴(101)과 접할 수 있다. 하부 소오스/드레인 영역(130)은 액티브 패턴(101)과 제1 나노시트(111) 사이에서 제1 게이트 전극(G1)의 제1 수평 방향(DR1)의 측벽 상에 배치된 게이트 절연막(122)과 접할 수 있다. 또한, 하부 소오스/드레인 영역(130)은 액티브 패턴(101)과 제4 나노시트(114) 사이에서 제2 게이트 전극(G2)의 제1 수평 방향(DR1)의 측벽 상에 배치된 게이트 절연막(122)과 접할 수 있다. 예를 들어, 하부 소오스/드레인 영역(130)의 제2 수평 방향(DR2)의 양 측벽은 후술하는 제1 층간 절연막(150)과 접할 수 있다. 하부 소오스/드레인 영역(130)은 제1 내지 제6 나노시트(111 내지 116) 각각과 접하지 않는다.
몇몇 실시예에서, 하부 소오스/드레인 영역(130)에는 제1 도전형을 갖는 제2 불순물이 도핑될 수 있다. 즉, 하부 소오스/드레인 영역(130)에 도핑된 제2 불순물의 도전형 및 액티브 패턴(101)에 도핑된 제1 불순물의 도전형과 동일할 수 있다. 예를 들어, 제1 불순물 및 제2 불순물은 동일한 물질을 포함할 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 다른 몇몇 실시예에서, 제1 불순물 및 제2 불순물은 서로 다른 물질을 포함할 수 있다. 예를 들어, 제1 불순물 및 제2 불순물 각각은 N형 도전형을 갖는 불순물일 수 있다. 또한, 제1 불순물 및 제2 불순물 각각은 P형 도전형을 갖는 불순물일 수 있다. 다른 몇몇 실시예에서, 하부 소오스/드레인 영역(130)에는 불순물이 도핑되지 않을 수 있다.
도 2 및 도 4에는 하부 소오스/드레인 영역(130)의 상면(130a)이 동일한 높이로 형성되는 것으로 도시되어 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 다른 몇몇 실시예에서, 하부 소오스/드레인 영역(130)의 상면(130a)의 가장자리 부분이 수직 방향(DR3)으로 돌출되도록 형성될 수 있다.
상부 소오스/드레인 영역(140)은 제1 소오스/드레인 트렌치(ST1)의 내부에서 하부 소오스/드레인 영역(130) 상에 배치될 수 있다. 상부 소오스/드레인 영역(140)은 하부 소오스/드레인 영역(130) 상에서 제1 소오스/드레인 트렌치(ST1)의 나머지 부분을 채울 수 있다. 즉, 상부 소오스/드레인 영역(140)은 제1 게이트 전극(G1) 및 제2 게이트 전극(G2) 각각의 적어도 일 측에서 하부 소오스/드레인 영역(130) 상에 배치될 수 있다.
예를 들어, 상부 소오스/드레인 영역(140)의 최하면은 제1 나노시트(111)의 하면(111a) 및 제4 나노시트(114)의 하면 각각보다 낮게 형성될 수 있다. 예를 들어, 상부 소오스/드레인 영역(140)의 최하면은 액티브 패턴(101)의 최상면보다 높게 형성될 수 있다. 예를 들어, 상부 소오스/드레인 영역(140)의 상면은 제3 나노시트(113)의 상면 및 제6 나노시트(116)의 상면 각각보다 높게 형성될 수 있다.
상부 소오스/드레인 영역(140)은 하부 소오스/드레인 영역(130)과 접할 수 있다. 예를 들어, 상부 소오스/드레인 영역(140)은 액티브 패턴(101)과 제1 나노시트(111) 사이에서 제1 게이트 전극(G1)의 제1 수평 방향(DR1)의 측벽 상에 배치된 게이트 절연막(122)과 접할 수 있다. 또한, 상부 소오스/드레인 영역(140)은 액티브 패턴(101)과 제4 나노시트(114) 사이에서 제2 게이트 전극(G2)의 제1 수평 방향(DR1)의 측벽 상에 배치된 게이트 절연막(122)과 접할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
예를 들어, 상부 소오스/드레인 영역(140)은 제1 내지 제3 나노시트(111, 112, 113) 각각 사이에서 제1 게이트 전극(G1)의 제1 수평 방향(DR1)의 측벽 상에 배치된 게이트 절연막(122)과 접할 수 있다. 또한, 상부 소오스/드레인 영역(140)은 제4 내지 제6 나노시트(114, 115, 116) 각각 사이에서 제2 게이트 전극(G2)의 제1 수평 방향(DR1)의 측벽 상에 배치된 게이트 절연막(122)과 접할 수 있다. 예를 들어, 상부 소오스/드레인 영역(140)의 제2 수평 방향(DR2)의 양 측벽은 후술하는 제1 층간 절연막(150)과 접할 수 있다. 예를 들어, 상부 소오스/드레인 영역(140)은 제1 내지 제6 나노시트(111 내지 116) 각각의 제1 수평 방향(DR1)의 측벽과 접할 수 있다.
상부 소오스/드레인 영역(140)에는 제1 도전형과 다른 제2 도전형을 갖는 제3 불순물이 도핑될 수 있다. 즉, 상부 소오스/드레인 영역(140)에 도핑된 제3 불순물의 도전형은 액티브 패턴(101)에 도핑된 제1 불순물의 도전형과 다를 수 있다. 또한, 하부 소오스/드레인 영역(130)에 제1 도전형을 갖는 제2 불순물이 도핑된 경우, 상부 소오스/드레인 영역(140)에 도핑된 제3 불순물의 도전형은 하부 소오스/드레인 영역(130)에 도핑된 제2 불순물의 도전형과 다를 수 있다.
몇몇 실시예에서, 예를 들어, 본 발명의 몇몇 실시예에 따른 반도체 장치가 NMOS 트랜지스터를 형성하는 경우, 액티브 패턴(101)에 도핑된 제1 불순물 및 하부 소오스/드레인 영역(130)에 도핑된 제2 불순물 각각은 P형 도전형을 갖고, 상부 소오스/드레인 영역(140)에 도핑된 제3 불순물은 N형 도전형을 갖을 수 있다. 예를 들어, 본 발명의 몇몇 실시예에 따른 반도체 장치가 PMOS 트랜지스터를 형성하는 경우, 액티브 패턴(101)에 도핑된 제1 불순물 및 하부 소오스/드레인 영역(130)에 도핑된 제2 불순물 각각은 N형 도전형을 갖고, 상부 소오스/드레인 영역(140)에 도핑된 제3 불순물은 P형 도전형을 갖을 수 있다.
다른 몇몇 실시예에서, 예를 들어, 본 발명의 몇몇 실시예에 따른 반도체 장치가 NMOS 트랜지스터를 형성하는 경우, 액티브 패턴(101)에 도핑된 제1 불순물은 P형 도전형을 갖고, 하부 소오스/드레인 영역(130)에는 불순물이 도핑되지 않고, 상부 소오스/드레인 영역(140)에 도핑된 제3 불순물은 N형 도전형을 갖을 수 있다.
예를 들어, 본 발명의 몇몇 실시예에 따른 반도체 장치가 PMOS 트랜지스터를 형성하는 경우, 액티브 패턴(101)에 도핑된 제1 불순물은 N형 도전형을 갖고, 하부 소오스/드레인 영역(130)에는 불순물이 도핑되지 않고, 상부 소오스/드레인 영역(140)에 도핑된 제3 불순물은 P형 도전형을 갖을 수 있다.
제1 층간 절연막(150)은 필드 절연막(105) 상에 배치될 수 있다. 제1 층간 절연막(150)은 하부 소오스/드레인 영역(130) 및 상부 소오스/드레인 영역(140) 각각을 덮을 수 있다. 제1 층간 절연막(150)은 하부 소오스/드레인 영역(130)의 측벽, 하부 소오스/드레인 영역(130)의 측벽 및 상면 각각과 접할 수 있다. 예를 들어, 제1 층간 절연막(150)의 상면은 캡핑 패턴(123)의 상면과 동일 평면 상에 형성될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
제1 층간 절연막(150)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 저유전율 물질 중 적어도 하나를 포함할 수 있다. 저유전율 물질은 예를 들어, Fluorinated TetraEthylOrthoSilicate (FTEOS), Hydrogen SilsesQuioxane (HSQ), Bis-benzoCycloButene (BCB), TetraMethylOrthoSilicate (TMOS), OctaMethyleyCloTetraSiloxane (OMCTS), HexaMethylDiSiloxane (HMDS), TriMethylSilyl Borate (TMSB), DiAcetoxyDitertiaryButoxySiloxane (DADBS), TriMethylSilil Phosphate (TMSP), PolyTetraFluoroEthylene (PTFE), TOSZ(Tonen SilaZen), FSG(Fluoride Silicate Glass), polypropylene oxide와 같은 polyimide nanofoams, CDO(Carbon Doped silicon Oxide), OSG(Organo Silicate Glass), SiLK, Amorphous Fluorinated Carbon, silica aerogels, silica xerogels, mesoporous silica 또는 이들의 조합을 포함할 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
예를 들어, 게이트 컨택(CB)은 캡핑 패턴(123)을 수직 방향(DR3)으로 관통하여 제1 게이트 전극(G1)에 연결될 수 있다. 예를 들어, 게이트 컨택(CB)의 상면은 제1 층간 절연막(150)의 상면과 동일 평면 상에 형성될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 도 3에는 게이트 컨택(CB)이 단일막으로 형성되는 것으로 도시되어 있지만, 이는 설명의 편의를 위한 것이고, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉, 게이트 컨택(CB)은 다중막으로 형성될 수 있다. 게이트 컨택(CB)은 도전성 물질을 포함할 수 있다.
소오스/드레인 컨택(CA)은 제1 층간 절연막(150)을 수직 방향(DR3)으로 관통하여 상부 소오스/드레인 영역(140)에 연결될 수 있다. 예를 들어, 소오스/드레인 컨택(CA)의 상면은 제1 층간 절연막(150)의 상면과 동일 평면 상에 형성될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 도 2 및 도 4에는 소오스/드레인 컨택(CA)이 단일막으로 형성되는 것으로 도시되어 있지만, 이는 설명의 편의를 위한 것이고, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉, 소오스/드레인 컨택(CA)은 다중막으로 형성될 수 있다. 소오스/드레인 컨택(CA)은 도전성 물질을 포함할 수 있다.
실리사이드층(135)은 상부 소오스/드레인 영역(140)과 소오스/드레인 컨택(CA) 사이에 배치될 수 있다. 실리사이드층(135)은 상부 소오스/드레인 영역(140)과 소오스/드레인 컨택(CA) 사이의 경계면을 따라 배치될 수 있다. 실리사이드층(135)은 예를 들어, 금속 실리사이드 물질을 포함할 수 있다.
식각 정지막(160)은 제1 층간 절연막(150) 및 캡핑 패턴(123) 각각의 상면 상에 배치될 수 있다. 식각 정지막(160)은 예를 들어, 컨포말하게 형성될 수 있다. 도 2 내지 도 4에는 식각 정지막(160)이 단일막으로 형성되는 것으로 도시되어 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 다른 몇몇 실시예에서, 식각 정지막(160)은 다중막으로 형성될 수 있다. 식각 정지막(160)은 예를 들어, 알루미늄 산화물, 알루미늄 질화물, 하프늄 산화물, 지르코늄 산화물, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 저유전율 물질 중 적어도 하나를 포함할 수 있다.
제2 층간 절연막(170)은 식각 정지막(160) 상에 배치될 수 있다. 제2 층간 절연막(170)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 저유전율 물질 중 적어도 하나를 포함할 수 있다.
제1 비아(V1)는 제2 층간 절연막(170) 및 식각 정지막(160)을 수직 방향(DR3)으로 관통하여 소오스/드레인 컨택(CA)에 연결될 수 있다. 제2 비아(V2)는 제2 층간 절연막(170) 및 식각 정지막(160)을 수직 방향(DR3)으로 관통하여 게이트 컨택(CB)에 연결될 수 있다. 도 2 내지 도 4에는 제1 비아(V1) 및 제2 비아(V2) 각각이 단일막으로 형성되는 것으로 도시되어 있지만, 이는 설명의 편의를 위한 것이고, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉, 제1 비아(V1) 및 제2 비아(V2) 각각은 다중막으로 형성될 수 있다. 제1 비아(V1) 및 제2 비아(V2) 각각은 도전성 물질을 포함할 수 있다.
본 발명의 몇몇 실시예에 따른 반도체 장치는 하부 소오스/드레인 영역(130)에 액티브 패턴(101)과 동일한 도전형을 갖는 불순물을 도핑하거나 또는 하부 소오스/드레인 영역(130)에 불순물을 도핑하지 않음으로써, 게이트 전극(G1, G2)과 소오스/드레인 영역(130, 140) 사이의 누설 전류를 감소시킬 수 있다.
또한, 본 발명의 몇몇 실시예에 따른 반도체 장치는 하부 소오스/드레인 영역(130)에 액티브 패턴(101)과 동일한 도전형을 갖는 불순물을 도핑하거나 또는 하부 소오스/드레인 영역(130)에 불순물을 도핑하지 않음으로써, 액티브 패턴(101)을 경유하는 인접한 상부 소오스/드레인 영역(140) 사이의 길이를 증가시킬 수 있다. 이로 인해, 게이트 전극(G1, G2)과 상부 소오스/드레인 영역(140) 사이의 에너지 배리어가 증가되어 반도체 장치의 신뢰성을 향상시킬 수 있다.
이하에서, 도 2 내지 도 25를 참조하여 본 발명의 몇몇 실시예에 따른 반도체 장치의 제조 방법을 설명한다.
도 5 내지 도 25는 본 발명의 몇몇 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 5를 참조하면, 기판(100) 상에 적층 구조체(10)가 형성될 수 있다. 적층 구조체(10)는 기판(100) 상에 교대로 적층된 희생층(11) 및 반도체층(12)을 포함할 수 있다. 예를 들어, 적층 구조체(10)의 최하부에는 희생층(11)이 형성되고, 적층 구조체(10)의 최상부에는 반도체층(12)이 형성될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 다른 몇몇 실시예에서, 희생층(11)은 적층 구조체(10)의 최상부에도 형성될 수 있다. 희생층(11)은 예를 들어, 실리콘 게르마늄(SiGe)을 포함할 수 있다. 반도체층(12)은 예를 들어, 실리콘(Si)을 포함할 수 있다.
도 6 및 도 7을 참조하면, 적층 구조체(10)의 일부가 식각될 수 있다. 적층 구조체(10)가 식각되는 동안 기판(100)의 일부도 식각될 수 있다. 이러한 식각 공정을 통해, 기판(100) 상에서 적층 구조체(10)의 하부에 액티브 패턴(101)이 정의될 수 있다. 액티브 패턴(101)은 제1 수평 방향(DR1)으로 연장될 수 있다.
이어서, 기판(100) 상에 필드 절연막(105)이 형성될 수 있다. 필드 절연막(105)은 액티브 패턴(101)의 측벽을 둘러쌀 수 있다. 예를 들어, 액티브 패턴(101)의 상면은 필드 절연막(105)의 상면보다 높게 형성될 수 있다.
도 8 및 도 9를 참조하면, 필드 절연막(105)의 상면, 노출된 액티브 패턴(101)의 측벽, 적층 구조체(10)의 측벽 및 상면을 덮도록 패드 산화막(20)이 형성될 수 있다. 예를 들어, 패드 산화막(20)은 컨포말하게 형성될 수 있다. 패드 산화막(20)은 예를 들어, 실리콘 산화물(SiO2)을 포함할 수 있다.
도 10 내지 도 12를 참조하면, 적층 구조체(10) 및 필드 절연막(105) 상에서 패드 산화막(20) 상에 제2 수평 방향(DR2)으로 연장되는 제1 및 제2 더미 게이트(DG1, DG2) 및 제1 및 제2 더미 캡핑 패턴(DC1, DC2)이 형성될 수 있다. 제1 더미 캡핑 패턴(DC1)은 제1 더미 게이트(DG1) 상에 형성될 수 있다. 또한, 제2 더미 캡핑 패턴(DC2)은 제2 더미 게이트(DG2) 상에 형성될 수 있다. 제2 더미 게이트(DG2) 및 제2 더미 캡핑 패턴(DC2) 각각은 제1 더미 게이트(DG1) 및 제1 더미 캡핑 패턴(DC1) 각각과 제1 수평 방향(DR1)으로 이격될 수 있다.
제1 및 제2 더미 게이트(DG1, DG2) 및 제1 및 제2 더미 캡핑 패턴(DC1, DC2)이 형성되는 동안, 기판(100) 상에서 제1 및 제2 더미 게이트(DG1, DG2) 각각과 수직 방향(DR3)으로 오버랩되는 부분을 제외한 나머지 패드 산화막(20)이 제거될 수 있다.
이어서, 제1 및 제2 더미 게이트(DG1, DG2) 각각의 측벽, 제1 및 제2 더미 캡핑 패턴(DC1, DC2) 각각의 측벽 및 상면, 노출된 적층 구조체(10)의 측벽 및 상면, 필드 절연막(105)의 상면을 덮도록 스페이서 물질층(SM)이 형성될 수 있다. 예를 들어, 스페이서 물질층(SM)은 컨포말하게 형성될 수 있다. 스페이서 물질층(SM)은 예를 들어, 실리콘 질화물(SiN), 실리콘 산탄질화물(SiOCN), 실리콘 붕소 탄질화물(SiBCN), 실리콘 탄질화물(SiCN), 실리콘 산질화물(SiON) 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
도 13 및 도 14를 참조하면, 제1 및 제2 더미 캡핑 패턴(DC1, DC2) 및 제1 및 제2 더미 게이트(DG1, DG2)를 마스크로 이용하여 적층 구조체(도 10의 10)가 식각되어 제1 소오스/드레인 트렌치(ST1)가 형성될 수 있다. 예를 들어, 제1 소오스/드레인 트렌치(ST1)는 액티브 패턴(101)의 내부로 연장될 수 있다.
제1 소오스/드레인 트렌치(ST1)가 형성되는 동안, 제1 및 제2 더미 캡핑 패턴(DC1, DC2) 각각의 상면 상에 형성된 스페이서 물질층(도 10의 SM) 및 제1 및 제2 더미 캡핑 패턴(DC1, DC2) 각각의 일부가 제거될 수 있다. 제1 및 제2 더미 캡핑 패턴(DC1, DC2) 및 제1 및 제2 더미 게이트(DG1, DG2) 각각의 측벽 상에 남아있는 스페이서 물질층(도 10의 SM)은 게이트 스페이서(121)로 정의될 수 있다. 제1 소오스/드레인 트렌치(ST1)가 형성된 후에, 제1 더미 게이트(DG1)의 하부에 남아있는 반도체층(도 10의 12)은 제1 내지 제3 나노시트(111, 112, 113)으로 정의될 수 있다. 또한, 제1 소오스/드레인 트렌치(ST1)가 형성된 후에, 제2 더미 게이트(DG2)의 하부에 남아있는 반도체층(도 10의 12)은 제4 내지 제6 나노시트(114, 115, 116)으로 정의될 수 있다.
도 15 및 도 16을 참조하면, 제1 소오스/드레인 트렌치(ST1)의 내부에 하부 소오스/드레인 영역(130)이 형성될 수 있다. 예를 들어, 하부 소오스/드레인 영역(130)의 상면은 제3 나노시트(113)의 상면 및 제6 나노시트(116)의 상면 각각보다 높게 형성될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
몇몇 실시예에서, 하부 소오스/드레인 영역(130)에는 액티브 패턴(101)에 도핑된 제1 불순물과 동일한 도전형을 갖는 제2 불순물이 도핑될 수 있다. 즉, 하부 소오스/드레인 영역(130) 및 액티브 패턴(101)에는 동일한 도전형을 갖는 불순물이 도핑될 수 있다. 다른 몇몇 실시예에서, 하부 소오스/드레인 영역(130)에는 불순물이 도핑되지 않을 수 있다.
도 17 및 도 18을 참조하면, 하부 소오스/드레인 영역(130)의 일부가 식각될 수 있다. 예를 들어, 하부 소오스/드레인 영역(130)에 대한 식각 공정이 완료된 후에, 남아있는 하부 소오스/드레인 영역(130)의 상면(130a)은 제1 나노시트(111)의 하면(111a) 및 제4 나노시트(114)의 하면 각각보다 낮게 형성될 수 있다. 또한, 하부 소오스/드레인 영역(130)에 대한 식각 공정이 완료된 후에, 남아있는 하부 소오스/드레인 영역(130)의 상면(130a)은 액티브 패턴(101)의 최상면보다 높게 형성될 수 있다. 예를 들어, 하부 소오스/드레인 영역(130)의 상면(130a)은 동일한 높이로 형성될 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
도 19 및 도 20을 참조하면, 제1 소오스/드레인 트렌치(ST1)의 내부에서 하부 소오스/드레인 영역(130)의 상면(130a) 상에 상부 소오스/드레인 영역(140)이 형성될 수 있다. 상부 소오스/드레인 영역(140)은 하부 소오스/드레인 영역(130)의 상면(130a)과 접할 수 있다. 예를 들어, 상부 소오스/드레인 영역(140)의 상면은 제3 나노시트(113)의 상면 및 제6 나노시트(116)의 상면 각각보다 높게 형성될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
몇몇 실시예에서, 상부 소오스/드레인 영역(140)에는 액티브 패턴(101)에 도핑된 제1 불순물 및 하부 소오스/드레인 영역(130)에 도핑된 제2 불순물 각각과 다른 도전형을 갖는 제3 불순물이 도핑될 수 있다. 즉, 상부 소오스/드레인 영역(140)에는 액티브 패턴(101) 및 하부 소오스/드레인 영역(130) 각각과 다른 도전형을 갖는 불순물이 도핑될 수 있다.
도 21 내지 도 23을 참조하면, 하부 소오스/드레인 영역(130)의 측벽, 상부 소오스/드레인 영역(140)의 측벽 및 상면, 게이트 스페이서(121), 제1 및 제2 더미 캡핑 패턴(도 19의 DC1, DC2) 각각을 덮도록 제1 층간 절연막(150)이 형성될 수 있다. 이어서, 평탄화 공정을 통해 제1 및 제2 더미 게이트(도 19의 DG1, DG2) 각각의 상면이 노출될 수 있다. 이어서, 제1 및 제2 더미 게이트(도 19의 DG1, DG2), 패드 산화막(도 19의 20) 및 희생층(도 19의 11) 각각이 제거될 수 있다. 제1 더미 게이트(도 19의 DG1)가 제거된 부분은 제1 게이트 트렌치(GT1)로 정의될 수 있다. 또한, 제2 더미 게이트(도 19의 DG2)가 제거된 부분은 제2 게이트 트렌치(GT2)로 정의될 수 있다.
도 24 및 도 25를 참조하면, 제1 및 제2 더미 게이트(도 19의 DG1, DG2), 패드 산화막(도 19의 20) 및 희생층(도 19의 11) 각각이 제거된 부분에 게이트 절연막(122)이 형성될 수 있다. 예를 들어, 게이트 절연막(122)은 컨포말하게 형성될 수 있다.
이어서, 제1 더미 게이트(도 19의 DG1), 패드 산화막(도 19의 20) 및 희생층(도 19의 11) 각각이 제거된 부분에서, 게이트 절연막(122) 상에 제1 게이트 전극(G1)이 형성될 수 있다. 제1 게이트 전극(G1)은 제1 내지 제3 나노시트(111, 112, 113) 각각을 둘러쌀 수 있다. 또한, 제2 더미 게이트(도 19의 DG2), 패드 산화막(도 19의 20) 및 희생층(도 19의 11) 각각이 제거된 부분에서, 게이트 절연막(122) 상에 제2 게이트 전극(G2)이 형성될 수 있다. 제2 게이트 전극(G2)은 제4 내지 제6 나노시트(114, 115, 116) 각각을 둘러쌀 수 있다.
이어서, 게이트 스페이서(121), 게이트 절연막(122), 제1 게이트 전극(G1) 및 제2 게이트 전극(G2) 각각의 상부의 일부가 식각될 수 있다. 이어서, 게이트 스페이서(121), 게이트 절연막(122), 제1 게이트 전극(G1) 및 제2 게이트 전극(G2) 각각의 상부의 일부가 식각된 부분에 캡핑 패턴(123)이 형성될 수 있다. 예를 들어, 캡핑 패턴(123)의 상면은 제1 층간 절연막(150)의 상면과 동일 평면 상에 형성될 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
도 2 내지 도 4를 참조하면, 캡핑 패턴(123)을 수직 방향(DR3)으로 관통하여 제1 게이트 전극(G1)에 연결되는 게이트 컨택(CB)이 형성될 수 있다. 또한, 제1 층간 절연막(150)을 수직 방향(DR3)으로 관통하여 상부 소오스/드레인 영역(140)에 연결되는 소오스/드레인 컨택(CA)이 형성될 수 있다. 상부 소오스/드레인 영역(140)과 소오스/드레인 컨택(CA) 사이에 실리사이드층(135)이 형성될 수 있다.
이어서, 제1 층간 절연막(150), 캡핑 패턴(123), 게이트 컨택(CB) 및 소오스/드레인 컨택(CA) 각각 상에 식각 정지막(160) 및 제2 층간 절연막(170)이 순차적으로 형성될 수 있다. 이어서, 제2 층간 절연막(170) 및 식각 정지막(160)을 수직 방향(DR3)으로 관통하여 소오스/드레인 컨택(CA)에 연결되는 제1 비아(V1)가 형성될 수 있다. 또한, 제2 층간 절연막(170) 및 식각 정지막(160)을 수직 방향(DR3)으로 관통하여 게이트 컨택(CB)에 연결되는 제2 비아(V2)가 형성될 수 있다. 이러한 제조 공정을 통해, 도 2 내지 도 4에 도시된 반도체 장치가 제조될 수 있다.
이하에서, 도 26 및 도 27을 참조하여 본 발명의 다른 몇몇 실시예에 따른 반도체 장치를 설명한다. 도 2 내지 도 4에 도시된 반도체 장치와의 차이점을 중심으로 설명한다.
도 26 및 도 27은 본 발명의 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 단면도들이다.
도 26 및 도 27을 참조하면, 본 발명의 다른 몇몇 실시예에 따른 반도체 장치는 상부 소오스/드레인 영역(240)이 제1 부분(241) 및 제2 부분(242)을 포함할 수 있다.
예를 들어, 하부 소오스/드레인 영역(230)은 제1 소오스/드레인 트렌치(ST1)의 측벽의 일부 및 바닥면을 따라 배치될 수 있다. 예를 들어, 제1 수평 방향(DR1)으로 절단한 단면에서 하부 소오스/드레인 영역(230)은 U자 형상을 갖을 수 있다. 또한, 예를 들어, 제2 수평 방향(DR2)으로 절단한 단면에서 하부 소오스/드레인 영역(230)은 U자 형상을 갖을 수 있다.
예를 들어, 제1 소오스/드레인 트렌치(ST1)의 측벽에 배치된 하부 소오스/드레인 영역(230)의 최상면(230a)은 제1 나노시트(111)의 하면(111a) 및 제4 나노시트(114)의 하면 각각보다 낮게 형성될 수 있다. 예를 들어, 제1 소오스/드레인 트렌치(ST1)의 측벽에 배치된 하부 소오스/드레인 영역(230)의 최상면(230a)은 액티브 패턴(101)의 최상면보다 높게 형성될 수 있다.
제2 소오스/드레인 트렌치(ST22)는 하부 소오스/드레인 영역(230)에 의해 정의될 수 있다. 예를 들어, 제2 소오스/드레인 트렌치(ST22)는 하부 소오스/드레인 영역(230)에 의해 둘러싸이는 영역으로 정의될 수 있다. 예를 들어, 제2 소오스/드레인 트렌치(ST22)의 바닥면은 액티브 패턴(101)의 최상면보다 낮게 형성될 수 있다.
상부 소오스/드레인 영역(240)의 제1 부분(241)은 제2 소오스/드레인 트렌치(ST22)의 내부에 배치될 수 있다. 상부 소오스/드레인 영역(240)의 제1 부분(241)은 하부 소오스/드레인 영역(230)과 접할 수 있다. 상부 소오스/드레인 영역(240)의 최하면(240a)은 제1 나노시트(111)의 하면(111a) 및 제4 나노시트(114)의 하면 각각보다 낮게 형성될 수 있다. 즉, 상부 소오스/드레인 영역(240)의 제1 부분(241)의 최하면(240a)은 제1 나노시트(111)의 하면(111a) 및 제4 나노시트(114)의 하면 각각보다 낮게 형성될 수 있다. 또한, 상부 소오스/드레인 영역(240)의 최하면(240a)은 액티브 패턴(101)의 최상면보다 낮게 형성될 수 있다. 즉, 상부 소오스/드레인 영역(240)의 제1 부분(241)의 최하면(240a)은 액티브 패턴(101)의 최상면보다 낮게 형성될 수 있다.
예를 들어, 상부 소오스/드레인 영역(240)의 제1 부분(241)은 제1 층간 절연막(150)과 접하지 않는다. 예를 들어, 상부 소오스/드레인 영역(240)의 제1 부분(241)의 제2 수평 방향(DR2)의 폭은 액티브 패턴(101)의 제2 수평 방향(DR2)의 폭보다 작을 수 있다. 예를 들어, 상부 소오스/드레인 영역(240)의 적어도 일부는 액티브 패턴(101)과 제1 수평 방향(DR1)으로 오버랩될 수 있다. 즉, 상부 소오스/드레인 영역(240)의 제1 부분(241)의 적어도 일부는 액티브 패턴(101)과 제1 수평 방향(DR1)으로 오버랩될 수 있다.
상부 소오스/드레인 영역(240)의 제2 부분(242)은 상부 소오스/드레인 영역(240)의 제1 부분(241) 상에 배치될 수 있다. 상부 소오스/드레인 영역(240)의 제2 부분(242)은 상부 소오스/드레인 영역(240)의 제1 부분(241)과 접할 수 있다. 상부 소오스/드레인 영역(240)의 제2 부분(242)은 하부 소오스/드레인 영역(230)의 최상면(230a)과 접할 수 있다. 상부 소오스/드레인 영역(240)의 제2 부분(242)은 제1 내지 제6 나노시트(111 내지 116) 각각의 제1 수평 방향(DR1)의 측벽과 접할 수 있다. 상부 소오스/드레인 영역(240)의 제2 부분(242)은 상부 소오스/드레인 영역(240)의 제1 부분(241) 상에서 제1 소오스/드레인 트렌치(ST1)의 나머지 부분을 채울 수 있다.
이하에서, 도 28 및 도 29를 참조하여 본 발명의 다른 몇몇 실시예에 따른 반도체 장치를 설명한다. 도 2 내지 도 4에 도시된 반도체 장치와의 차이점을 중심으로 설명한다.
도 28 및 도 29는 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 단면도들이다.
도 28 및 도 29를 참조하면, 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치는 하부 소오스/드레인 영역(330)의 최상면(330a)이 제1 나노시트(111)의 상면(111b) 및 제4 나노시트(114)의 상면보다 높게 형성될 수 있다. 또한, 하부 소오스/드레인 영역(330)의 최상면(330a)은 제2 나노시트(112)의 하면(112a) 및 제5 나노시트(115)의 하면보다 낮게 형성될 수 있다.
하부 소오스/드레인 영역(330)은 제1 나노시트(111) 및 제4 나노시트(114) 각각의 제1 수평 방향(DR1)의 측벽과 접할 수 있다. 상부 소오스/드레인 영역(340)은 제2 나노시트(112), 제3 나노시트(113), 제5 나노시트(115) 및 제6 나노시트(116) 각각의 제1 수평 방향(DR1)의 측벽과 접할 수 있다.
이하에서, 도 30 및 도 31을 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명한다. 도 26 내지 도 27에 도시된 반도체 장치와의 차이점을 중심으로 설명한다.
도 30 및 도 31은 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 단면도들이다.
도 30 및 도 31을 참조하면, 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치는 하부 소오스/드레인 영역(430)의 최상면(430a)이 제1 나노시트(111)의 상면(111b) 및 제4 나노시트(114)의 상면보다 높게 형성될 수 있다. 또한, 하부 소오스/드레인 영역(430)의 최상면(430a)은 제2 나노시트(112)의 하면(112a) 및 제5 나노시트(115)의 하면보다 낮게 형성될 수 있다.
제2 소오스/드레인 트렌치(ST42)는 하부 소오스/드레인 영역(430)에 의해 정의될 수 있다. 상부 소오스/드레인 영역(440)의 제1 부분(441)은 제2 소오스/드레인 트렌치(ST42)의 내부에 배치될 수 있다. 상부 소오스/드레인 영역(440)의 제2 부분(442)은 상부 소오스/드레인 영역(440)의 제1 부분(441) 상에 배치될 수 있다.
상부 소오스/드레인 영역(440)의 최하면(440a)은 제1 나노시트(111)의 하면(111a) 및 제4 나노시트(114)의 하면 각각보다 낮게 형성될 수 있다. 즉, 상부 소오스/드레인 영역(440)의 제1 부분(441)의 최하면(440a)은 제1 나노시트(111)의 하면(111a) 및 제4 나노시트(114)의 하면 각각보다 낮게 형성될 수 있다. 또한, 상부 소오스/드레인 영역(440)의 최하면(440a)은 액티브 패턴(101)의 최상면보다 낮게 형성될 수 있다. 즉, 상부 소오스/드레인 영역(440)의 제1 부분(441)의 최하면(440a)은 액티브 패턴(101)의 최상면보다 낮게 형성될 수 있다.
하부 소오스/드레인 영역(430)은 제1 나노시트(111) 및 제4 나노시트(114) 각각의 제1 수평 방향(DR1)의 측벽과 접할 수 있다. 상부 소오스/드레인 영역(440)의 제2 부분(442)은 제2 나노시트(112), 제3 나노시트(113), 제5 나노시트(115) 및 제6 나노시트(116) 각각의 제1 수평 방향(DR1)의 측벽과 접할 수 있다.
이하에서, 도 32 및 도 33을 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명한다. 도 26 내지 도 27에 도시된 반도체 장치와의 차이점을 중심으로 설명한다.
도 32 및 도 33은 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 단면도들이다.
도 32 및 도 33을 참조하면, 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치는 하부 소오스/드레인 영역(530)의 최상면(530a)이 제1 나노시트(111)의 상면(111b) 및 제4 나노시트(114)의 상면보다 높게 형성될 수 있다. 또한, 하부 소오스/드레인 영역(530)의 최상면(530a)은 제2 나노시트(112)의 하면(112a) 및 제5 나노시트(115)의 하면보다 낮게 형성될 수 있다.
제2 소오스/드레인 트렌치(ST52)는 하부 소오스/드레인 영역(530)에 의해 정의될 수 있다. 상부 소오스/드레인 영역(540)의 제1 부분(541)은 제2 소오스/드레인 트렌치(ST52)의 내부에 배치될 수 있다. 상부 소오스/드레인 영역(540)의 제2 부분(542)은 상부 소오스/드레인 영역(540)의 제1 부분(541) 상에 배치될 수 있다.
상부 소오스/드레인 영역(540)의 최하면(540a)은 제1 나노시트(111)의 하면(111a) 및 제4 나노시트(114)의 하면 각각보다 낮게 형성될 수 있다. 즉, 상부 소오스/드레인 영역(540)의 제1 부분(541)의 최하면(540a)은 제1 나노시트(111)의 하면(111a) 및 제4 나노시트(114)의 하면 각각보다 낮게 형성될 수 있다. 또한, 상부 소오스/드레인 영역(540)의 최하면(540a)은 액티브 패턴(101)의 최상면보다 높게 형성될 수 있다. 즉, 상부 소오스/드레인 영역(540)의 제1 부분(541)의 최하면(540a)은 액티브 패턴(101)의 최상면보다 높게 형성될 수 있다.
하부 소오스/드레인 영역(530)은 제1 나노시트(111) 및 제4 나노시트(114) 각각의 제1 수평 방향(DR1)의 측벽과 접할 수 있다. 상부 소오스/드레인 영역(540)의 제2 부분(542)은 제2 나노시트(112), 제3 나노시트(113), 제5 나노시트(115) 및 제6 나노시트(116) 각각의 제1 수평 방향(DR1)의 측벽과 접할 수 있다.
이하에서, 도 34 및 도 35를 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명한다. 도 26 내지 도 27에 도시된 반도체 장치와의 차이점을 중심으로 설명한다.
도 34 및 도 35는 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 단면도들이다.
도 34 및 도 35를 참조하면, 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치는 하부 소오스/드레인 영역(630)의 최상면(630a)이 제1 나노시트(111)의 상면(111b) 및 제4 나노시트(114)의 상면보다 높게 형성될 수 있다. 또한, 하부 소오스/드레인 영역(630)의 최상면(630a)은 제2 나노시트(112)의 하면(112a) 및 제5 나노시트(115)의 하면보다 낮게 형성될 수 있다.
제2 소오스/드레인 트렌치(ST62)는 하부 소오스/드레인 영역(630)에 의해 정의될 수 있다. 상부 소오스/드레인 영역(640)의 제1 부분(641)은 제2 소오스/드레인 트렌치(ST62)의 내부에 배치될 수 있다. 상부 소오스/드레인 영역(640)의 제2 부분(642)은 상부 소오스/드레인 영역(640)의 제1 부분(641) 상에 배치될 수 있다.
상부 소오스/드레인 영역(640)의 최하면(640a)은 제1 나노시트(111)의 상면(111b) 및 제4 나노시트(114)의 상면 각각보다 낮게 형성될 수 있다. 즉, 상부 소오스/드레인 영역(640)의 제1 부분(641)의 최하면(640a)은 제1 나노시트(111)의 상면(111b) 및 제4 나노시트(114)의 상면 각각보다 낮게 형성될 수 있다. 또한, 상부 소오스/드레인 영역(640)의 최하면(640a)은 제1 나노시트(111)의 하면(111a) 및 제4 나노시트(114)의 하면 각각보다 높게 형성될 수 있다. 즉, 상부 소오스/드레인 영역(640)의 제1 부분(641)의 최하면(640a)은 제1 나노시트(111)의 하면(111a) 및 제4 나노시트(114)의 하면 각각보다 높게 형성될 수 있다.
하부 소오스/드레인 영역(630)은 제1 나노시트(111) 및 제4 나노시트(114) 각각의 제1 수평 방향(DR1)의 측벽과 접할 수 있다. 상부 소오스/드레인 영역(640)의 제2 부분(642)은 제2 나노시트(112), 제3 나노시트(113), 제5 나노시트(115) 및 제6 나노시트(116) 각각의 제1 수평 방향(DR1)의 측벽과 접할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 기술적 사상에 따른 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 기판 101: 액티브 패턴
111 내지 116: 제1 내지 제6 나노시트
105: 필드 절연막 G1: 제1 게이트 전극
G2: 제2 게이트 전극 121: 게이트 스페이서
122: 게이트 절연막 123: 캡핑 패턴
130: 하부 소오스/드레인 영역 140: 상부 소오스/드레인 영역
135: 실리사이드층 150: 제1 층간 절연막
CA: 소오스/드레인 컨택 CB: 게이트 컨택
160: 식각 정지막 170: 제2 층간 절연막
V1: 제1 비아 V2: 제2 비아

Claims (10)

  1. 기판 상에서 제1 수평 방향으로 연장되고, 제1 도전형을 갖는 제1 불순물이 도핑된 액티브 패턴;
    상기 액티브 패턴과 수직 방향으로 이격되고, 상기 액티브 패턴과 직접 인접하게 배치되는 제1 나노시트;
    상기 제1 나노시트와 상기 수직 방향으로 이격되고, 상기 제1 나노시트와 직접 인접하게 배치되는 제2 나노시트;
    상기 액티브 패턴 상에서 상기 제1 수평 방향과 다른 제2 수평 방향으로 연장되고, 상기 제1 및 제2 나노시트 각각을 둘러싸는 게이트 전극;
    상기 게이트 전극의 적어도 일 측에서 상기 액티브 패턴 상에 배치되고, 상기 액티브 패턴과 접하고, 최상면이 상기 제2 나노시트의 하면보다 낮게 형성되고, 상기 제1 도전형을 갖는 제2 불순물이 도핑된 하부 소오스/드레인 영역;
    상기 게이트 전극의 적어도 일 측에서 상기 하부 소오스/드레인 영역 상에 배치되고, 상기 하부 소오스/드레인 영역과 접하고, 상기 제1 도전형과 다른 제2 도전형을 갖는 제3 불순물이 도핑된 상부 소오스/드레인 영역; 및
    상기 게이트 전극과 상기 하부 소오스/드레인 영역 사이 및 상기 게이트 전극과 상기 상부 소오스/드레인 영역 사이 각각에 배치되고, 상기 하부 소오스/드레인 영역 및 상기 상부 소오스/드레인 영역 각각과 접하는 게이트 절연막을 포함하는 반도체 장치.
  2. 제 1항에 있어서,
    상기 하부 소오스/드레인 영역의 측벽 및 상기 상부 소오스/드레인 영역의 측벽 각각과 접하는 층간 절연막을 더 포함하는 반도체 장치.
  3. 제 1항에 있어서,
    상기 하부 소오스/드레인 영역의 최상면은 상기 제1 나노시트의 하면보다 낮게 형성되는 반도체 장치.
  4. 제 1항에 있어서,
    상기 하부 소오스/드레인 영역의 최상면은 상기 제1 나노시트의 상면보다 높게 형성되는 반도체 장치.
  5. 제 1항에 있어서,
    상기 상부 소오스/드레인 영역은 상기 하부 소오스/드레인 영역에 의해 둘러싸이는 제1 부분 및 상기 제1 부분 상에서 상기 제2 나노시트와 접하는 제2 부분을 포함하는 반도체 장치.
  6. 제 5항에 있어서,
    상기 상부 소오스/드레인 영역의 상기 제1 부분의 상기 제2 수평 방향의 폭은 상기 액티브 패턴의 상기 제2 수평 방향의 폭보다 작은 반도체 장치.
  7. 제 1항에 있어서,
    상기 상부 소오스/드레인 영역의 적어도 일부는 상기 액티브 패턴과 상기 제1 수평 방향으로 오버랩되는 반도체 장치.
  8. 기판 상에서 제1 수평 방향으로 연장되고, 제1 도전형을 갖는 제1 불순물이 도핑된 액티브 패턴;
    상기 액티브 패턴과 수직 방향으로 순차적으로 서로 이격되어 적층된 제1 내지 제3 나노시트;
    상기 액티브 패턴 상에서 상기 제1 수평 방향과 다른 제2 수평 방향으로 연장되고, 상기 제1 내지 제3 나노시트 각각을 둘러싸는 게이트 전극;
    상기 게이트 전극의 적어도 일 측에서 상기 액티브 패턴 상에 배치되고, 상기 액티브 패턴과 접하고, 불순물이 도핑되지 않은 하부 소오스/드레인 영역;
    상기 게이트 전극의 적어도 일 측에서 상기 하부 소오스/드레인 영역 상에 배치되고, 상기 하부 소오스/드레인 영역과 접하고, 상기 제1 도전형과 다른 제2 도전형을 갖는 제2 불순물이 도핑된 상부 소오스/드레인 영역; 및
    상기 게이트 전극과 상기 하부 소오스/드레인 영역 사이 및 상기 게이트 전극과 상기 상부 소오스/드레인 영역 사이 각각에 배치되고, 상기 하부 소오스/드레인 영역 및 상기 상부 소오스/드레인 영역 각각과 접하는 게이트 절연막을 포함하는 반도체 장치.
  9. 제 8항에 있어서,
    상기 하부 소오스/드레인 영역의 최상면은 상기 제1 나노시트의 상면보다 높게 형성되는 반도체 장치.
  10. 기판 상에서 제1 수평 방향으로 연장되고, 제1 도전형을 갖는 제1 불순물이 도핑된 액티브 패턴;
    상기 액티브 패턴과 수직 방향으로 이격되고, 상기 액티브 패턴과 직접 인접하게 배치되는 제1 나노시트;
    상기 제1 나노시트와 상기 수직 방향으로 이격되고, 상기 제1 나노시트와 직접 인접하게 배치되는 제2 나노시트;
    상기 액티브 패턴 상에서 상기 제1 수평 방향과 다른 제2 수평 방향으로 연장되고, 상기 제1 및 제2 나노시트 각각을 둘러싸는 게이트 전극;
    상기 게이트 전극의 적어도 일 측에서 상기 액티브 패턴 상에 배치되고, 상기 액티브 패턴과 접하고, 상기 제1 도전형을 갖는 제2 불순물이 도핑된 하부 소오스/드레인 영역;
    상기 게이트 전극의 적어도 일 측에서 상기 하부 소오스/드레인 영역 상에 배치되고, 상기 하부 소오스/드레인 영역과 접하고, 상기 제1 도전형과 다른 제2 도전형을 갖는 제3 불순물이 도핑되고, 상기 하부 소오스/드레인 영역에 의해 둘러싸이는 제1 부분 및 상기 제1 부분 상에서 상기 제2 나노시트와 접하는 제2 부분을 포함하는 상부 소오스/드레인 영역; 및
    상기 게이트 전극과 상기 하부 소오스/드레인 영역 사이 및 상기 게이트 전극과 상기 상부 소오스/드레인 영역 사이 각각에 배치되고, 상기 하부 소오스/드레인 영역 및 상기 상부 소오스/드레인 영역 각각과 접하는 게이트 절연막을 포함하는 반도체 장치.
KR1020220095253A 2022-08-01 2022-08-01 반도체 장치 KR20240017470A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220095253A KR20240017470A (ko) 2022-08-01 2022-08-01 반도체 장치
US18/125,870 US20240038840A1 (en) 2022-08-01 2023-03-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220095253A KR20240017470A (ko) 2022-08-01 2022-08-01 반도체 장치

Publications (1)

Publication Number Publication Date
KR20240017470A true KR20240017470A (ko) 2024-02-08

Family

ID=89664822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220095253A KR20240017470A (ko) 2022-08-01 2022-08-01 반도체 장치

Country Status (2)

Country Link
US (1) US20240038840A1 (ko)
KR (1) KR20240017470A (ko)

Also Published As

Publication number Publication date
US20240038840A1 (en) 2024-02-01

Similar Documents

Publication Publication Date Title
KR20220080302A (ko) 반도체 장치
US11973111B2 (en) Semiconductor devices and methods for fabricating the same
KR20220096442A (ko) 반도체 장치
KR20220144076A (ko) 반도체 장치
KR20230007702A (ko) 반도체 장치
KR20220147293A (ko) 반도체 장치
KR20240017470A (ko) 반도체 장치
US20230402382A1 (en) Semiconductor device
US20240162120A1 (en) Semiconductor device
US20230402456A1 (en) Semiconductor device
US20240128332A1 (en) Semiconductor devices
US20230352523A1 (en) Semiconductor device
US20240145560A1 (en) Semiconductor device
US20240128264A1 (en) Semiconductor devices
US20240063262A1 (en) Semiconductor device
US20230378264A1 (en) Semiconductor device
US20240120400A1 (en) Semiconductor device
US20220302109A1 (en) Semiconductor device and method for fabricating the same
EP4318576A1 (en) Semiconductor device
US20240096879A1 (en) Semiconductor device
KR20230174550A (ko) 반도체 장치
KR20240020393A (ko) 반도체 장치
KR20240051002A (ko) 반도체 장치
KR20240050236A (ko) 반도체 장치
KR20230026747A (ko) 반도체 장치