KR20230174550A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20230174550A
KR20230174550A KR1020220075626A KR20220075626A KR20230174550A KR 20230174550 A KR20230174550 A KR 20230174550A KR 1020220075626 A KR1020220075626 A KR 1020220075626A KR 20220075626 A KR20220075626 A KR 20220075626A KR 20230174550 A KR20230174550 A KR 20230174550A
Authority
KR
South Korea
Prior art keywords
layer
nanosheets
gate
semiconductor device
disposed
Prior art date
Application number
KR1020220075626A
Other languages
English (en)
Inventor
원석준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220075626A priority Critical patent/KR20230174550A/ko
Priority to US18/153,733 priority patent/US20230411454A1/en
Publication of KR20230174550A publication Critical patent/KR20230174550A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

반도체 장치가 제공된다. 반도체 장치는 기판, 기판 상에서 제1 수평 방향으로 연장되는 액티브 패턴, 액티브 패턴 상에서 수직 방향으로 서로 이격되어 적층된 제1 복수의 나노시트, 액티브 패턴 상에서 제1 수평 방향과 다른 제2 수평 방향으로 연장되고, 제1 복수의 나노시트를 둘러싸는 게이트 전극, 및 제1 복수의 나노시트 사이에서 게이트 전극의 적어도 일 측에 배치되고, 결정질(crystalline)의 절연 물질을 포함하는 내부 스페이서를 포함한다.

Description

반도체 장치{Semiconductor device}
본 발명은 반도체 장치에 관한 것이다. 구체적으로, 본 발명은 MBCFETTM(Multi-Bridge Channel Field Effect Transistor)를 포함하는 반도체 장치에 관한 것이다.
집적 회로 장치의 밀도를 높이기 위한 스케일링(scaling) 기술 중 하나로서, 기판 상에 핀(fin) 형상 또는 나노와이어(nanowire) 형상의 실리콘 바디(body)를 형성하고 실리콘 바디의 표면 위에 게이트를 형성하는 멀티-게이트(multi-gate) 트랜지스터가 제안되었다.
이러한 멀티 게이트 트랜지스터는 3차원의 채널을 이용하기 때문에, 스케일링하는 것이 용이하다. 또한, 멀티 게이트 트랜지스터의 게이트 길이를 증가시키지 않아도, 전류 제어 능력을 향상시킬 수 있다. 뿐만 아니라, 드레인 전압에 의해 채널 영역의 전위가 영향을 받는 SCE(short channel effect)를 효과적으로 억제할 수 있다.
본 발명이 해결하고자 하는 과제는, 내부 스페이서를 결정질의 절연 물질로 형성하여, 내부 스페이서로부터도 소오스/드레인 영역을 에피택셜 성장시킴으로써, 내부 스페이서와 소오스/드레인 영역 사이에 보이드(void)가 형성되는 것을 방지하는 반도체 장치를 제공하는 것이다.
본 발명이 해결하려는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 반도체 장치의 몇몇 실시예는, 기판, 기판 상에서 제1 수평 방향으로 연장되는 액티브 패턴, 액티브 패턴 상에서 수직 방향으로 서로 이격되어 적층된 제1 복수의 나노시트, 액티브 패턴 상에서 제1 수평 방향과 다른 제2 수평 방향으로 연장되고, 제1 복수의 나노시트를 둘러싸는 게이트 전극, 및 제1 복수의 나노시트 사이에서 게이트 전극의 적어도 일 측에 배치되고, 결정질(crystalline)의 절연 물질을 포함하는 내부 스페이서를 포함한다.
상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 반도체 장치의 다른 몇몇 실시예는, 기판, 기판 상에서 제1 수평 방향으로 연장되는 액티브 패턴, 액티브 패턴 상에서 수직 방향으로 서로 이격되어 적층된 복수의 나노시트, 복수의 나노시트의 적어도 일 측에 배치되는 소오스/드레인 영역, 및 복수의 나노시트 사이에서 소오스/드레인 영역과 접촉하고, 결정질(crystalline)의 절연 물질을 포함하는 내부 스페이서를 포함한다.
상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 반도체 장치의 또 다른 몇몇 실시예는, 기판, 기판 상에서 제1 수평 방향으로 연장되는 액티브 패턴, 액티브 패턴 상에서 수직 방향으로 서로 이격되어 적층된 복수의 나노시트, 액티브 패턴 상에서 제1 수평 방향과 다른 제2 수평 방향으로 연장되고, 복수의 나노시트를 둘러싸는 게이트 전극, 게이트 전극의 적어도 일 측에 배치되는 소오스/드레인 영역, 및 게이트 전극과 소오스/드레인 영역 사이에 배치되고, 소오스/드레인 영역과 접촉하고, 결정질(crystalline)의 알루미늄 질화물(AlN)을 포함하는 내부 스페이서를 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 개략적인 레이아웃도이다.
도 2는 도 1의 A-A' 선을 따라 절단한 단면도이다.
도 3은 도 2의 R1 영역을 확대한 확대도이다.
도 4는 도 1의 B-B' 선을 따라 절단한 단면도이다.
도 5 내지 도 18은 본 발명의 몇몇 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 19는 본 발명의 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다.
도 20은 도 19의 R2 영역을 확대한 확대도이다.
도 21은 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다.
도 22는 도 21의 R3 영역을 확대한 확대도이다.
도 23은 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다.
도 24는 도 23의 R4 영역을 확대한 확대도이다.
도 25 및 도 26은 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 단면도들이다.
도 27은 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다.
도 28은 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다.
이하에서, 도 1 내지 도 4를 참조하여 본 발명의 몇몇 실시예에 따른 반도체 장치를 설명한다.
도 1은 본 발명의 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 개략적인 레이아웃도이다. 도 2는 도 1의 A-A' 선을 따라 절단한 단면도이다. 도 3은 도 2의 R1 영역을 확대한 확대도이다. 도 4는 도 1의 B-B' 선을 따라 절단한 단면도이다.
도 1 내지 도 4를 참조하면, 본 발명의 몇몇 실시예에 따른 반도체 장치는 기판(100), 액티브 패턴(101), 필드 절연막(105), 복수의 나노시트(NW1, NW2, NW3), 게이트 전극(G), 게이트 스페이서(111), 게이트 절연막(112), 캡핑 패턴(113), 내부 스페이서(120), 소오스/드레인 영역(SD1), 제1 층간 절연막(130), 게이트 컨택(CB), 식각 정지막(140), 제2 층간 절연막(150) 및 비아(V)를 포함한다.
기판(100)은 실리콘 기판 또는 SOI(silicon-on-insulator)일 수 있다. 이와 달리, 기판(100)은 실리콘 게르마늄, SGOI(silicon germanium on insulator), 안티몬화 인듐, 납 텔루르 화합물, 인듐 비소, 인듐 인화물, 갈륨 비소 또는 안티몬화 갈륨을 포함할 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
액티브 패턴(101)은 기판(100)으로부터 수직 방향(DR3)으로 돌출될 수 있다. 여기에서, 수직 방향(DR3)은 제1 수평 방향(DR1) 및 제1 수평 방향(DR1)과 다른 제2 수평 방향(DR2) 각각과 수직인 방향으로 정의될 수 있다. 액티브 패턴(101)은 기판(100)의 일부일 수도 있고, 기판(100)으로부터 성장된 에피층(epitaxial layer)을 포함할 수 있다. 액티브 패턴(101)은 제1 수평 방향(DR1)으로 연장될 수 있다.
필드 절연막(105)은 기판(100) 상에 배치될 수 있다. 필드 절연막(105)은 액티브 패턴(101)의 측벽을 둘러쌀 수 있다. 예를 들어, 액티브 패턴(101)의 상면은 필드 절연막(105)의 상면보다 수직 방향(DR3)으로 돌출될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 다른 몇몇 실시예에서, 액티브 패턴(101)의 상면은 필드 절연막(105)의 상면과 동일 평면 상에 형성될 수 있다.
복수의 나노시트(NW1, NW2, NW3)는 액티브 패턴(101) 상에 배치될 수 있다. 복수의 나노시트(NW1, NW2, NW3)는 액티브 패턴(101)과 게이트 전극(G)이 교차하는 부분에 배치될 수 있다. 복수의 나노시트(NW1, NW2, NW3)는 수직 방향(DR3)으로 서로 이격되어 적층된 복수 개의 나노시트를 포함할 수 있다.
예를 들어, 복수의 나노시트(NW1, NW2, NW3)는 제1 내지 제3 나노시트(NW1, NW2, NW3)를 포함할 수 있다. 제1 내지 제3 나노시트(NW1, NW2, NW3)는 액티브 패턴(101) 상에서 순차적으로 이격되어 적층될 수 있다. 예를 들어, 제1 나노시트(NW1)는 액티브 패턴(101) 상에서 액티브 패턴(101)과 수직 방향(DR3)으로 이격될 수 있다. 제2 나노시트(NW2)는 제1 나노시트(NW1) 상에서 제1 나노시트(NW1)와 수직 방향(DR3)으로 이격될 수 있다. 제3 나노시트(NW3)는 제2 나노시트(NW2) 상에서 제2 나노시트(NW2)와 수직 방향(DR3)으로 이격될 수 있다. 제1 내지 제3 나노시트(NW1, NW2, NW3) 각각은 예를 들어, 실리콘(Si) 또는 실리콘 게르마늄(SiGe)을 포함할 수 있다. 이하에서는 제1 내지 제3 나노시트(NW1, NW2, NW3) 각각이 실리콘(Si)을 포함하는 것으로 설명한다.
도 2 및 도 4에는 복수의 나노시트(NW1, NW2, NW3)가 수직 방향(DR3)으로 서로 이격되어 적층된 3개의 나노시트를 포함하는 것으로 도시되어 있지만, 이는 설명의 편의를 위한 것이고, 본 발명의 기술적 사상이 이에 제한되는 것을 아니다. 다른 몇몇 실시예에서, 복수의 나노시트(NW1, NW2, NW3)는 수직 방향(DR3)으로 서로 이격되어 적층된 4개 이상의 나노시트를 포함할 수 있다.
게이트 스페이서(111)는 복수의 나노시트(NW1, NW2, NW3) 중 최상부 나노시트인 제3 나노시트(NW3) 및 필드 절연막(105) 상에서 제2 수평 방향(DR2)으로 연장될 수 있다. 게이트 스페이서(111)는 제1 수평 방향(DR1)으로 서로 이격된 2개의 스페이서를 포함할 수 있다. 게이트 스페이서(111)의 2개의 스페이서 사이에 게이트 트렌치(GT)가 정의될 수 있다.
게이트 스페이서(111)는 예를 들어, 실리콘 질화물(SiN), 실리콘 산질화물(SiON), 실리콘 산화물(SiO2), 실리콘 산탄질화물(SiOCN), 실리콘 붕소질화물(SiBN), 실리콘 산붕소질화물(SiOBN), 실리콘 산탄화물(SiOC) 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
게이트 전극(G)은 액티브 패턴(101) 및 필드 절연막(105) 상에서 제2 수평 방향(DR2)으로 연장될 수 있다. 게이트 전극(G)은 게이트 트렌치(GT)의 내부에 배치될 수 있다. 또한, 게이트 전극(G)은 복수의 나노시트(NW1, NW2, NW3)를 둘러쌀 수 있다.
게이트 전극(G)은 예를 들어, 티타늄 질화물(TiN), 탄탈륨 탄화물(TaC), 탄탈륨 질화물(TaN), 티타늄 실리콘 질화물(TiSiN), 탄탈륨 실리콘 질화물(TaSiN), 탄탈륨 티타늄 질화물(TaTiN), 티타늄 알루미늄 질화물(TiAlN), 탄탈륨 알루미늄 질화물(TaAlN), 텅스텐 질화물(WN), 루테늄(Ru), 티타늄 알루미늄(TiAl), 티타늄 알루미늄 탄질화물(TiAlC-N), 티타늄 알루미늄 탄화물(TiAlC), 티타늄 탄화물(TiC), 탄탈륨 탄질화물(TaCN), 텅스텐(W), 알루미늄(Al), 구리(Cu), 코발트(Co), 티타늄(Ti), 탄탈륨(Ta), 니켈(Ni), 백금(Pt), 니켈 백금(Ni-Pt), 니오븀(Nb), 니오븀 질화물(NbN), 니오븀 탄화물(NbC), 몰리브덴(Mo), 몰리브덴 질화물(MoN), 몰리브덴 탄화물(MoC), 텅스텐 탄화물(WC), 로듐(Rh), 팔라듐(Pd), 이리듐(Ir), 오스뮴(Os), 은(Ag), 금(Au), 아연(Zn), 바나듐(V) 및 이들의 조합 중 적어도 하나를 포함할 수 있다. 게이트 전극(G) 각각은 도전성 금속 산화물, 도전성 금속 산질화물 등을 포함할 수 있고, 상술한 물질이 산화된 형태를 포함할 수도 있다.
소오스/드레인 영역(SD1)은 액티브 패턴(101) 상에서 게이트 전극(G)의 적어도 일 측에 배치될 수 있다. 예를 들어, 소오스/드레인 영역(SD1)은 액티브 패턴(101) 상에서 게이트 전극(G)의 제1 수평 방향(DR1)의 양 측에 배치될 수 있다. 소오스/드레인 영역(SD1)은 액티브 패턴(101) 상에서 복수의 나노시트(NW1, NW2, NW3)의 적어도 일 측에 배치될 수 있다. 예를 들어, 소오스/드레인 영역(SD1)은 액티브 패턴(101) 상에서 복수의 나노시트(NW1, NW2, NW3)의 제1 수평 방향(DR1)의 양 측에 배치될 수 있다. 소오스/드레인 영역(SD1)은 복수의 나노시트(NW1, NW2, NW3)와 접촉할 수 있다.
게이트 절연막(112)은 게이트 트렌치(GT)의 측벽 및 바닥면을 따라 배치될 수 있다. 즉, 게이트 절연막(112)은 게이트 트렌치(GT)의 내부에서 게이트 전극(G)과 게이트 스페이서(111) 사이에 배치될 수 있다. 게이트 절연막(112)은 게이트 전극(G)과 필드 절연막(105) 사이에 배치될 수 있다. 게이트 절연막(112)은 게이트 전극(G)과 복수의 나노시트(NW1, NW2, NW3) 사이에 배치될 수 있다. 게이트 절연막(112)은 게이트 전극(G)과 액티브 패턴(101) 사이에 배치될 수 있다. 게이트 절연막(112)은 게이트 전극(G)과 소오스/드레인 영역(SD1) 사이에 배치될 수 있다.
게이트 절연막(112)은 실리콘 산화물, 실리콘 산질화물, 실리콘 질화물, 또는 실리콘 산화물보다 유전 상수가 큰 고유전율 물질 중 적어도 하나를 포함할 수 있다. 고유전율 물질은 예를 들어, 하프늄 산화물(hafnium oxide), 하프늄 실리콘 산화물(hafnium silicon oxide), 하프늄 알루미늄 산화물(hafnium aluminum oxide), 란타늄 산화물(lanthanum oxide), 란타늄 알루미늄 산화물(lanthanum aluminum oxide), 지르코늄 산화물(zirconium oxide), 지르코늄 실리콘 산화물(zirconium silicon oxide), 탄탈륨 산화물(tantalum oxide), 티타늄 산화물(titanium oxide), 바륨 스트론튬 티타늄 산화물(barium strontium titanium oxide), 바륨 티타늄 산화물(barium titanium oxide), 스트론튬 티타늄 산화물(strontium titanium oxide), 이트륨 산화물(yttrium oxide), 알루미늄 산화물(aluminum oxide), 납 스칸듐 탄탈륨 산화물(lead scandium tantalum oxide), 또는 납 아연 니오브산염(lead zinc niobate) 중에서 하나 이상을 포함할 수 있다.
다른 몇몇 실시예들에 따른 반도체 장치는 네거티브 커패시터(Negative Capacitor)를 이용한 NC(Negative Capacitance) FET을 포함할 수 있다. 예를 들어, 게이트 절연막(112)은 강유전체 특성을 갖는 강유전체 물질막과, 상유전체 특성을 갖는 상유전체 물질막을 포함할 수 있다.
강유전체 물질막은 음의 커패시턴스를 가질 수 있고, 상유전체 물질막은 양의 커패시턴스를 가질 수 있다. 예를 들어, 두 개 이상의 커패시터가 직렬 연결되고, 각각의 커패시터의 커패시턴스가 양의 값을 가질 경우, 전체 커패시턴스는 각각의 개별 커패시터의 커패시턴스보다 감소하게 된다. 반면, 직렬 연결된 두 개 이상의 커패시터의 커패시턴스 중 적어도 하나가 음의 값을 가질 경우, 전체 커패시턴스는 양의 값을 가지면서 각각의 개별 커패시턴스의 절대값보다 클 수 있다.
음의 커패시턴스를 갖는 강유전체 물질막과, 양의 커패시턴스를 갖는 상유전체 물질막이 직렬로 연결될 경우, 직렬로 연결된 강유전체 물질막 및 상유전체 물질막의 전체적인 커패시턴스 값은 증가할 수 있다. 전체적인 커패시턴스 값이 증가하는 것을 이용하여, 강유전체 물질막을 포함하는 트랜지스터는 상온에서 60 mV/decade 미만의 문턱전압 이하 스윙(subthreshold swing(SS))을 가질 수 있다.
강유전체 물질막은 강유전체 특성을 가질 수 있다. 강유전체 물질막은 예를 들어, 하프늄 산화물(hafnium oxide), 하프늄 지르코늄 산화물(hafnium zirconium oxide), 바륨 스트론튬 티타늄 산화물(barium strontium titanium oxide), 바륨 티타늄 산화물(barium titanium oxide) 및 납 지르코늄 티타늄 산화물(lead zirconium titanium oxide) 중 적어도 하나를 포함할 수 있다. 여기에서, 일 예로, 하프늄 지르코늄 산화물(hafnium zirconium oxide)은 하프늄 산화물(hafnium oxide)에 지르코늄(Zr)이 도핑된 물질일 수 있다. 다른 예로, 하프늄 지르코늄 산화물(hafnium zirconium oxide)은 하프늄(Hf)과 지르코늄(Zr)과 산소(O)의 화합물일 수도 있다.
강유전체 물질막은 도핑된 도펀트를 더 포함할 수 있다. 예를 들어, 도펀트는 알루미늄(Al), 티타늄(Ti), 니오븀(Nb), 란타넘(La), 이트륨(Y), 마그네슘(Mg), 실리콘(Si), 칼슘(Ca), 세륨(Ce), 디스프로슘(Dy), 어븀(Er), 가돌리늄(Gd), 게르마늄(Ge), 스칸듐(Sc), 스트론튬(Sr) 및 주석(Sn) 중 적어도 하나를 포함할 수 있다. 강유전체 물질막이 어떤 강유전체 물질을 포함하냐에 따라, 강유전체 물질막에 포함된 도펀트의 종류는 달라질 수 있다.
강유전체 물질막이 하프늄 산화물을 포함할 경우, 강유전체 물질막에 포함된 도펀트는 예를 들어, 가돌리늄(Gd), 실리콘(Si), 지르코늄(Zr), 알루미늄(Al) 및 이트륨(Y) 중 적어도 하나를 포함할 수 있다.
도펀트가 알루미늄(Al)일 경우, 강유전체 물질막은 3 내지 8 at%(atomic %)의 알루미늄을 포함할 수 있다. 여기에서, 도펀트의 비율은 하프늄 및 알루미늄의 합에 대한 알루미늄의 비율일 수 있다.
도펀트가 실리콘(Si)일 경우, 강유전체 물질막은 2 내지 10 at%의 실리콘을 포함할 수 있다. 도펀트가 이트륨(Y)일 경우, 강유전체 물질막은 2 내지 10 at%의 이트륨을 포함할 수 있다. 도펀트가 가돌리늄(Gd)일 경우, 강유전체 물질막은 1 내지 7 at%의 가돌리늄을 포함할 수 있다. 도펀트가 지르코늄(Zr)일 경우, 강유전체 물질막은 50 내지 80 at%의 지르코늄을 포함할 수 있다.
상유전체 물질막은 상유전체 특성을 가질 수 있다. 상유전체 물질막은 예를 들어, 실리콘 산화물(silicon oxide) 및 고유전율을 갖는 금속 산화물 중 적어도 하나를 포함할 수 있다. 상유전체 물질막에 포함된 금속 산화물은 예를 들어, 하프늄 산화물(hafnium oxide), 지르코늄 산화물(zirconium oxide) 및 알루미늄 산화물(aluminum oxide) 중 적어도 하나를 포함할 수 있지만, 이에 제한되는 것은 아니다.
강유전체 물질막 및 상유전체 물질막은 동일한 물질을 포함할 수 있다. 강유전체 물질막은 강유전체 특성을 갖지만, 상유전체 물질막은 강유전체 특성을 갖지 않을 수 있다. 예를 들어, 강유전체 물질막 및 상유전체 물질막이 하프늄 산화물을 포함할 경우, 강유전체 물질막에 포함된 하프늄 산화물의 결정 구조는 상유전체 물질막에 포함된 하프늄 산화물의 결정 구조와 다르다.
강유전체 물질막은 강유전체 특성을 갖는 두께를 가질 수 있다. 강유전체 물질막의 두께는 예를 들어, 0.5 내지 10nm 일 수 있지만, 이에 제한되는 것은 아니다. 각각의 강유전체 물질마다 강유전체 특성을 나타내는 임계 두께가 달라질 수 있으므로, 강유전체 물질막의 두께는 강유전체 물질에 따라 달라질 수 있다.
일 예로, 게이트 절연막(112)은 하나의 강유전체 물질막을 포함할 수 있다. 다른 예로, 게이트 절연막(112)은 서로 간에 이격된 복수의 강유전체 물질막을 포함할 수 있다. 게이트 절연막(112)은 복수의 강유전체 물질막과, 복수의 상유전체 물질막이 교대로 적층된 적층막 구조를 가질 수 있다.
캡핑 패턴(113)은 게이트 전극(G) 및 게이트 스페이서(111) 상에서 제2 수평 방향(DR2)으로 연장될 수 있다. 예를 들어, 캡핑 패턴(113)은 게이트 스페이서(111)의 상면과 접촉할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 다른 몇몇 실시예에서, 캡핑 패턴(113)은 게이트 스페이서(111) 사이에 배치될 수 있다. 이 경우, 캡핑 패턴(113)의 상면은 게이트 스페이서(111)의 상면과 동일 평면 상에 형성될 수 있다.
캡핑 패턴(113)은 예를 들어, 실리콘 질화물(SiN), 실리콘 산질화물(SiON), 실리콘 산화물(SiO2), 실리콘 탄질화물(SiCN), 실리콘 산탄질화물(SiOCN) 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
내부 스페이서(120)는 복수의 나노시트(NW1, NW2, NW3) 각각 사이에 배치될 수 있다. 예를 들어, 내부 스페이서(120)는 액티브 패턴(101)과 제1 나노시트(NW1) 사이, 제1 나노시트(NW1)와 제2 나노시트(NW2) 사이, 제2 나노시트(NW2)와 제3 나노시트(NW3) 사이 각각에 배치될 수 있다. 내부 스페이서(120)는 게이트 전극(G)의 적어도 일 측에 배치될 수 있다. 예를 들어, 내부 스페이서(120)는 게이트 전극(G)의 제1 수평 방향(DR1)의 양 측에 배치될 수 있다. 내부 스페이서(120)는 게이트 전극(G)과 소오스/드레인 영역(SD1) 사이에 배치될 수 있다.
내부 스페이서(120)는 게이트 전극(G)의 양 측벽 상에서 액티브 패턴(101) 및 복수의 나노시트(NW1, NW2, NW3) 각각과 접촉할 수 있다. 예를 들어, 내부 스페이서(120)는 액티브 패턴(101)의 상면, 제1 나노시트(NW1)의 하면 및 상면, 제2 나노시트(NW2)의 하면 및 상면, 제3 나노시트(NW3)의 하면 각각과 접촉할 수 있다. 내부 스페이서(120)는 소오스/드레인 영역(SD1)과 접촉할 수 있다. 내부 스페이서(120)는 게이트 절연막(112)과 접촉할 수 있다.
예를 들어, 게이트 전극(G)과 마주보는 내부 스페이서(120)의 제1 측벽은 게이트 전극(G)을 향해 볼록하게 형성될 수 있다. 또한, 소오스/드레인 영역(SD1)과 접촉하는 내부 스페이서(120)의 제2 측벽은 게이트 전극(G)을 향해 볼록하게 형성될 수 있다. 즉, 내부 스페이서(120)와 접촉하는 소오스/드레인 영역(SD1)의 적어도 일부는 액티브 패턴(101) 및 복수의 나노시트(NW1, NW2, NW3) 각각 사이에 배치될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
몇몇 실시예에서, 내부 스페이서(120)는 결정질(crystalline)의 절연 물질을 포함할 수 있다. 예를 들어, 내부 스페이서(120)는 결정질의 알루미늄 질화물(AlN)을 포함할 수 있다. 다른 몇몇 실시예에서, 예를 들어, 내부 스페이서(120)는 결정질의 실리콘 질화물(SiN) 또는 결정질의 실리콘 산질화물(SiON)을 포함할 수 있다. 또 다른 몇몇 실시예에서, 내부 스페이서(120)는 비정질(amorphous)의 알루미늄 질화물(AlN)을 포함할 수 있다.
예를 들어, 결정질의 실리콘 질화물(SiN)은 실리콘(Si)에 질소(N)가 도핑된 결정 구조를 의미할 수 있다. 실리콘(Si)에 질소(N)가 도핑된 상태인 결정질의 실리콘 질화물(SiN)은 비정질(amorphous)의 실리콘 질화물(SiN)과 다른 결정 구조를 갖을 수 있다. 또한, 예를 들어, 결정질의 실리콘 산질화물(SiON)은 실리콘(Si)에 산소(O) 및 질소(N)가 도핑된 결정 구조를 의미할 수 있다. 실리콘(Si)에 산소(O) 및 질소(N)가 도핑된 상태인 결정질의 실리콘 산질화물(SiON)은 비정질의 실리콘 산질화물(SiON)과 다른 결정 구조를 갖을 수 있다.
내부 스페이서가 비정질의 절연 물질을 포함하는 경우, 소오스/드레인 영역이 형성되는 과정에서 내부 스페이서로부터 소오스/드레인 영역이 에피택셜(epitaxial) 성장되지 않고, 액티브 패턴 및 나노시트 각각으로부터 에피택셜 성장된 소오스/드레인 영역이 내부 스페이서의 노출된 표면 상에 형성될 수 있다. 이 경우, 내부 스페이서와 소오스/드레인 영역 사이에 보이드(void)가 형성되는 문제가 발생할 수 있다.
하지만, 내부 스페이서가 결정질의 절연 물질을 포함하는 경우, 소오스/드레인 영역이 형성되는 과정에서 액티브 패턴, 나노시트 및 내부 스페이서 각각으로부터 소오스/드레인 영역이 에피택셜 성장될 수 있다. 즉, 내부 스페이서가 결정질의 절연 물질을 포함하는 경우, 내부 스페이서로부터도 소오스/드레인 영역이 에피택셜 성장될 수 있다. 이로 인해, 내부 스페이서와 소오스/드레인 영역 사이에 보이드(void)가 형성되는 것을 방지할 수 있다.
본 발명의 몇몇 실시예에 따른 반도체 장치는 내부 스페이서(120)가 결정질의 알루미늄 질화물(AlN), 결정질의 실리콘 질화물(SiN) 및 결정질의 실리콘 산질화물(SiON) 중 적어도 하나를 포함하는 결정질의 절연 물질을 포함할 수 있다. 이로 인해, 본 발명의 몇몇 실시예에 따른 반도체 장치는 소오스/드레인 영역(SD1)이 내부 스페이서(120)로부터도 에피택셜 성장됨으로써, 내부 스페이서(120)와 소오스/드레인 영역(SD1) 사이에 보이드(void)가 형성되는 것을 방지하여, 반도체 장치의 신뢰성을 향상시킬 수 있다.
예를 들어, 내부 스페이서(120)는 단일막으로 형성될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 다른 몇몇 실시예에서, 내부 스페이서(120)는 이중막 이상으로 형성될 수도 있다.
제1 층간 절연막(130)은 필드 절연막(105) 상에 배치될 수 있다. 제1 층간 절연막(130)은 소오스/드레인 영역(SD1)을 덮을 수 있다. 제1 층간 절연막(130)은 게이트 스페이서(111)의 측벽을 둘러쌀 수 있다. 예를 들어, 제1 층간 절연막(130)의 상면은 캡핑 패턴(113)의 상면과 동일 평면 상에 형성될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
제1 층간 절연막(130)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 저유전율 물질 중 적어도 하나를 포함할 수 있다. 저유전율 물질은 예를 들어, Fluorinated TetraEthylOrthoSilicate (FTEOS), Hydrogen SilsesQuioxane (HSQ), Bis-benzoCycloButene (BCB), TetraMethylOrthoSilicate (TMOS), OctaMethyleyCloTetraSiloxane (OMCTS), HexaMethylDiSiloxane (HMDS), TriMethylSilyl Borate (TMSB), DiAcetoxyDitertiaryButoxySiloxane (DADBS), TriMethylSilil Phosphate (TMSP), PolyTetraFluoroEthylene (PTFE), TOSZ(Tonen SilaZen), FSG(Fluoride Silicate Glass), polypropylene oxide와 같은 polyimide nanofoams, CDO(Carbon Doped silicon Oxide), OSG(Organo Silicate Glass), SiLK, Amorphous Fluorinated Carbon, silica aerogels, silica xerogels, mesoporous silica 또는 이들의 조합을 포함할 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
게이트 컨택(CB)은 게이트 전극(G) 상에 배치될 수 있다. 게이트 컨택(CB)은 캡핑 패턴(113)을 수직 방향(DR3)으로 관통하여 게이트 전극(G)에 연결될 수 있다. 예를 들어, 게이트 컨택(CB)의 상면은 제1 층간 절연막(130)의 상면과 동일 평면 상에 형성될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 도 2 및 도 4에는 게이트 컨택(CB)이 단일막으로 형성되는 것으로 도시되어 있지만, 이는 설명의 편의를 위한 것이고, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉, 게이트 컨택(CB)은 다중막으로 형성될 수 있다. 게이트 컨택(CB)은 도전성 물질을 포함할 수 있다.
식각 정지막(140)은 제1 층간 절연막(130) 및 캡핑 패턴(113) 각각의 상면 상에 배치될 수 있다. 식각 정지막(140)은 예를 들어, 컨포말하게 형성될 수 있다. 도 2 및 도 4에는 식각 정지막(140)이 단일막으로 형성되는 것으로 도시되어 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 다른 몇몇 실시예에서, 식각 정지막(140)은 다중막으로 형성될 수 있다. 식각 정지막(140)은 예를 들어, 알루미늄 산화물, 알루미늄 질화물, 하프늄 산화물, 지르코늄 산화물, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 저유전율 물질 중 적어도 하나를 포함할 수 있다.
제2 층간 절연막(150)은 식각 정지막(140) 상에 배치될 수 있다. 제2 층간 절연막(150)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 저유전율 물질 중 적어도 하나를 포함할 수 있다.
비아(V)는 제2 층간 절연막(150) 및 식각 정지막(140)을 수직 방향(DR3)으로 관통하여 게이트 컨택(CB)에 연결될 수 있다. 도 2 및 도 4에는 비아(V)가 단일막으로 형성되는 것으로 도시되어 있지만, 이는 설명의 편의를 위한 것이고, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉, 비아(V)는 다중막으로 형성될 수 있다. 비아(V)는 도전성 물질을 포함할 수 있다.
이하에서, 도 2 내지 도 18을 참조하여 본 발명의 몇몇 실시예에 따른 반도체 장치의 제조 방법을 설명한다.
도 5 내지 도 18은 본 발명의 몇몇 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 5를 참조하면, 기판(100) 상에 적층 구조체(10)가 형성될 수 있다. 적층 구조체(10)는 기판(100) 상에 교대로 적층된 희생층(11) 및 반도체층(12)을 포함할 수 있다. 예를 들어, 적층 구조체(10)의 최하부에는 희생층(11)이 형성되고, 적층 구조체(10)의 최상부에는 반도체층(12)이 형성될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 다른 몇몇 실시예에서, 희생층(11)은 적층 구조체(10)의 최상부에도 형성될 수 있다. 희생층(11)은 예를 들어, 실리콘 게르마늄(SiGe)을 포함할 수 있다. 반도체층(12)은 예를 들어, 실리콘(Si)을 포함할 수 있다.
도 6 및 도 7을 참조하면, 적층 구조체(10)의 일부가 식각될 수 있다. 적층 구조체(10)가 식각되는 동안 기판(100)의 일부도 식각될 수 있다. 이러한 식각 공정을 통해, 기판(100) 상에서 적층 구조체(10)의 하부에 액티브 패턴(101)이 정의될 수 있다. 액티브 패턴(101)은 제1 수평 방향(DR1)으로 연장될 수 있다.
도 8 및 도 9를 참조하면, 액티브 패턴(101)의 측벽을 둘러싸는 필드 절연막(105)이 형성될 수 있다. 예를 들어, 액티브 패턴(101)의 상면은 필드 절연막(105)의 상면보다 높게 형성될 수 있다. 이어서, 필드 절연막(105)의 상면, 노출된 액티브 패턴(101)의 측벽, 적층 구조체(10)의 측벽 및 상면을 덮도록 패드 산화막(20)이 형성될 수 있다. 예를 들어, 패드 산화막(20)은 컨포말하게 형성될 수 있다. 패드 산화막(20)은 예를 들어, 실리콘 산화물(SiO2)을 포함할 수 있다.
도 10 및 도 11을 참조하면, 적층 구조체(10) 및 필드 절연막(105) 상에서 패드 산화막(20) 상에 제2 수평 방향(DR2)으로 연장되는 더미 게이트(DG) 및 더미 캡핑 패턴(DC)이 형성될 수 있다. 더미 캡핑 패턴(DC)은 더미 게이트(DG) 상에 형성될 수 있다. 더미 게이트(DG) 및 더미 캡핑 패턴(DC)이 형성되는 동안, 기판(100) 상에서 더미 게이트(DG)와 수직 방향(DR3)으로 오버랩되는 부분을 제외한 나머지 패드 산화막(20)이 제거될 수 있다.
이어서, 더미 게이트(DG)의 측벽, 더미 캡핑 패턴(DC)의 측벽 및 상면, 노출된 적층 구조체(10)의 측벽 및 상면을 덮도록 스페이서 물질층(SM)이 형성될 수 있다. 도시되어 있지는 않지만, 스페이서 물질층(SM)은 노출된 필드 절연막(105)의 상면 상에도 형성될 수 있다. 예를 들어, 스페이서 물질층(SM)은 컨포말하게 형성될 수 있다. 스페이서 물질층(SM)은 예를 들어, 실리콘 질화물(SiN), 실리콘 산탄질화물(SiOCN), 실리콘 붕소 탄질화물(SiBCN), 실리콘 탄질화물(SiCN), 실리콘 산질화물(SiON) 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
도 12를 참조하면, 더미 캡핑 패턴(DC) 및 더미 게이트(DG)를 마스크로 이용하여 적층 구조체(도 10의 10)가 식각되어 소오스/드레인 트렌치(ST)가 형성될 수 있다. 예를 들어, 소오스/드레인 트렌치(ST)는 액티브 패턴(101)의 내부로 연장될 수 있다.
소오스/드레인 트렌치(ST)가 형성되는 동안, 더미 캡핑 패턴(DC)의 상면 상에 형성된 스페이서 물질층(도 10의 SM) 및 더미 캡핑 패턴(DC)의 일부가 제거될 수 있다. 더미 게이트(DG) 및 더미 캡핑 패턴(DC) 각각의 측벽 상에 남아있는 스페이서 물질층(도 10의 SM)은 게이트 스페이서(111)로 정의될 수 있다. 소오스/드레인 트렌치(ST)가 형성된 후에, 더미 게이트(DG)의 하부에 남아있는 반도체층(도 10의 12)은 제1 내지 제3 나노시트(NW1, NW2, NW3)으로 정의될 수 있다.
소오스/드레인 트렌치(ST)가 형성되는 동안, 희생층(11)의 양 측벽의 일부가 제거될 수 있다. 예를 들어, 소오스/드레인 트렌치(ST)가 형성되는 동안, 액티브 패턴(101)과 제1 나노시트(NW1) 사이, 제1 나노시트(NW1)와 제2 나노시트(NW2) 사이, 제2 나노시트(NW2)와 제3 나노시트(NW3) 사이 각각에서 희생층(11)의 제1 수평 방향(DR1)의 양 측벽의 일부가 제거될 수 있다. 이로 인해, 희생층(11)의 제1 수평 방향(DR1)의 양 측벽은 제1 내지 제3 나노시트(NW1, NW2, NW3) 각각의 제1 수평 방향(DR1)의 양 측벽으로부터 만입되도록 형성될 수 있다.
도 13을 참조하면, 희생층(11)의 제1 수평 방향(DR1)의 양 측벽의 일부가 제거된 부분에 내부 스페이서(120)가 형성될 수 있다. 예를 들어, 액티브 패턴(101)과 제1 나노시트(NW1) 사이, 제1 나노시트(NW1)와 제2 나노시트(NW2) 사이, 제2 나노시트(NW2)와 제3 나노시트(NW3) 사이 각각에서 내부 스페이서(120)는 남아있는 희생층(11)의 제1 수평 방향(DR1)의 양 측벽 상에 형성될 수 있다.
예를 들어, 소오스/드레인 트렌치(ST)에 노출된 내부 스페이서(120)의 측벽은 제1 내지 제3 나노시트(NW1, NW2, NW3) 각각의 제1 수평 방향(DR1)의 양 측벽으로부터 만입되도록 형성될 수 있다. 예를 들어, 내부 스페이서(120)는 결정질의 알루미늄 질화물(AlN), 결정질의 실리콘 질화물(SiN) 및 결정질의 실리콘 산질화물(SiON) 중 적어도 하나를 포함할 수 있다.
도 14를 참조하면, 소오스/드레인 트렌치(도 13의 ST)의 내부에 소오스/드레인 영역(SD1)이 형성될 수 있다. 예를 들어, 소오스/드레인 영역(SD1)은 소오스/드레인 트렌치(도 13의 ST)에 노출된 액티브 패턴(101), 제1 내지 제3 나노시트(NW1, NW2, NW3) 및 내부 스페이서(120) 각각으로부터 에피택셜 성장될 수 있다.
도 15 및 도 16을 참조하면, 소오스/드레인 영역(SD1), 게이트 스페이서(111) 및 더미 캡핑 패턴(도 14의 DC) 각각을 덮도록 제1 층간 절연막(130)이 형성될 수 있다. 이어서, 평탄화 공정을 통해 더미 게이트(도 14의 DG)의 상면이 노출될 수 있다. 이어서, 더미 게이트(도 14의 DG), 패드 산화막(도 14의 20) 및 희생층(도 14의 11) 각각이 제거될 수 있다. 더미 게이트(도 14의 DG)가 제거된 부분은 게이트 트렌치(GT)로 정의될 수 있다.
도 17 및 도 18을 참조하면, 더미 게이트(도 14의 DG), 패드 산화막(도 14의 20) 및 희생층(도 14의 11) 각각이 제거된 부분에 게이트 절연막(112)이 형성될 수 있다. 예를 들어, 게이트 절연막(112)은 컨포말하게 형성될 수 있다. 이어서, 게이트 전극(G)이 게이트 절연막(112) 상에 형성될 수 있다. 게이트 전극(G) 게이트 절연막(112) 상에서 게이트 트렌치(GT)의 내부를 채울 수 있다. 또한, 게이트 전극(G)은 제1 내지 제3 나노시트(NW1, NW2, NW3) 각각을 둘러쌀 수 있다.
이어서, 게이트 스페이서(111), 게이트 절연막(112) 및 게이트 전극(G) 각각의 상부의 일부가 식각될 수 있다. 이어서, 게이트 스페이서(111), 게이트 절연막(112) 및 게이트 전극(G) 각각의 상부의 일부가 식각된 부분에 캡핑 패턴(113)이 형성될 수 있다. 예를 들어, 캡핑 패턴(113)의 상면은 제1 층간 절연막(130)의 상면과 동일 평면 상에 형성될 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
도 2 내지 도 4를 참조하면, 캡핑 패턴(113)을 수직 방향(DR3)으로 관통하여 게이트 전극(G)에 연결되는 게이트 컨택(CB)이 형성될 수 있다. 이어서, 제1 층간 절연막(130), 캡핑 패턴(113) 및 게이트 컨택(CB) 각각 상에 식각 정지막(140) 및 제2 층간 절연막(150)이 순차적으로 형성될 수 있다. 이어서, 제2 층간 절연막(150) 및 식각 정지막(140)을 수직 방향(DR3)으로 관통하여 게이트 컨택(CB)에 연결되는 비아(V)가 형성될 수 있다. 이러한 제조 공정을 통해, 도 2 내지 도 4에 도시된 반도체 장치가 제조될 수 있다.
이하에서, 도 19 및 도 20을 참조하여 본 발명의 다른 몇몇 실시예에 따른 반도체 장치를 설명한다. 도 1 내지 도 4에 도시된 반도체 장치와의 차이점을 중심으로 설명한다.
도 19는 본 발명의 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다. 도 20은 도 19의 R2 영역을 확대한 확대도이다.
도 19 및 도 20을 참조하면, 본 발명의 다른 몇몇 실시예에 따른 반도체 장치는 내부 스페이서(220)가 이중막으로 형성될 수 있다.
예를 들어, 내부 스페이서(220)는 게이트 전극(G)의 측벽 상에 배치된 제1 층(221) 및 제1 층(221) 상에 배치된 제2 층(222)을 포함할 수 있다. 즉, 제1 층(221)은 게이트 전극(G)과 소오스/드레인 영역(SD1) 사이에 배치될 수 있다. 또한, 제2 층(222)은 제1 층(221)과 소오스/드레인 영역(SD1) 사이에 배치될 수 있다.
제1 층(221)의 제1 측벽은 게이트 절연막(112)과 접촉할 수 있다. 제1 층(221)의 제1 측벽과 제1 수평 방향(DR1)으로 대향하는 제1 층(221)의 제2 측벽은 제2 층(222)과 접촉할 수 있다. 제2 층(222)의 제1 측벽은 제1 층(221)의 제2 측벽과 접촉할 수 있다. 제2 층(222)의 제1 측벽과 제1 수평 방향(DR1)으로 대향하는 제2 층(222)의 제2 측벽은 소오스/드레인 영역(SD1)과 접촉할 수 있다.
예를 들어, 제1 층(221)의 하면은 액티브 패턴(101)의 상면, 제1 및 제2 나노시트(NW1, NW2) 각각의 상면과 접촉할 수 있다. 제1 층(221)의 상면은 제1 내지 제3 나노시트(NW1, NW2, NW3) 각각의 하면과 접촉할 수 있다. 또한, 제2 층(222)의 하면은 액티브 패턴(101)의 상면, 제1 및 제2 나노시트(NW1, NW2) 각각의 상면과 접촉할 수 있다. 제2 층(222)의 상면은 제1 내지 제3 나노시트(NW1, NW2, NW3) 각각의 하면과 접촉할 수 있다.
제1 층(221) 및 제2 층(222)은 서로 다른 물질을 포함할 수 있다. 예를 들어, 제1 층(221)은 결정질의 실리콘 질화물(SiN) 또는 결정질의 실리콘 산질화물(SiON) 중 어느 하나를 포함할 수 있다. 또한, 제2 층(222)은 결정질의 알루미늄 질화물(AlN)을 포함할 수 있다. 다른 몇몇 실시예에서, 제1 층(221)은 결정질의 알루미늄 질화물(AlN)을 포함할 수 있다. 또한, 제2 층(222)은 결정질의 실리콘 질화물(SiN) 또는 결정질의 실리콘 산질화물(SiON) 중 어느 하나를 포함할 수 있다.
이하에서, 도 21 및 도 22를 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명한다. 도 1 내지 도 4에 도시된 반도체 장치와의 차이점을 중심으로 설명한다.
도 21은 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다. 도 22는 도 21의 R3 영역을 확대한 확대도이다.
도 21 및 도 22를 참조하면, 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치는 내부 스페이서(320)가 이중막으로 형성될 수 있다.
예를 들어, 내부 스페이서(320)는 게이트 전극(G)의 측벽 상에 배치된 제1 층(321) 및 제1 층(321) 상에 배치된 제2 층(322)을 포함할 수 있다. 즉, 제1 층(321)은 게이트 전극(G)과 소오스/드레인 영역(SD1) 사이에 배치될 수 있다. 또한, 제2 층(322)은 제1 층(321)과 소오스/드레인 영역(SD1) 사이에 배치될 수 있다.
제1 층(321)은 게이트 전극(G)의 양 측벽 상에서 게이트 절연막(112)의 측벽, 액티브 패턴(101)의 상면, 제1 나노시트(NW1)의 하면 및 상면, 제2 나노시트(NW2)의 하면 및 상면, 제3 나노시트(NW3)의 하면 각각을 따라 형성될 수 있다. 즉, 제1 층(321)은 게이트 절연막(112)의 측벽, 액티브 패턴(101)의 상면, 제1 나노시트(NW1)의 하면 및 상면, 제2 나노시트(NW2)의 하면 및 상면, 제3 나노시트(NW3)의 하면 각각과 접촉할 수 있다. 또한, 제1 층(321)은 소오스/드레인 영역(SD1)과 접촉할 수 있다.
제2 층(322)의 제1 측벽, 하면 및 상면 각각은 제1 층(321)에 의해 둘러싸일 수 있다. 즉, 제2 층(322)의 제1 측벽, 하면 및 상면 각각은 제1 층(321)과 접촉할 수 있다. 제2 층(322)의 제1 측벽과 제1 수평 방향(DR1)으로 대향하는 제2 층(322)의 제2 측벽은 소오스/드레인 영역(SD1)과 접촉할 수 있다. 제2 층(322)은 액티브 패턴(101), 제1 내지 제3 나노시트(NW1, NW2, NW3) 각각과 접촉하지 않는다.
제1 층(321) 및 제2 층(322)은 서로 다른 물질을 포함할 수 있다. 예를 들어, 제1 층(321)은 결정질의 실리콘 질화물(SiN) 또는 결정질의 실리콘 산질화물(SiON) 중 어느 하나를 포함할 수 있다. 또한, 제2 층(222)은 결정질의 알루미늄 질화물(AlN)을 포함할 수 있다.
이하에서, 도 23 및 도 24를 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명한다. 도 1 및 도 4에 도시된 반도체 장치와의 차이점을 중심으로 설명한다.
도 23은 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다. 도 24는 도 23의 R4 영역을 확대한 확대도이다.
도 23 및 도 24를 참조하면, 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치는 내부 스페이서(420)가 이중막으로 형성될 수 있다.
예를 들어, 내부 스페이서(420)는 게이트 전극(G)의 측벽 상에 배치된 제1 층(421) 및 제1 층(421) 상에 배치된 제2 층(422)을 포함할 수 있다. 즉, 제1 층(421)은 게이트 전극(G)과 소오스/드레인 영역(SD1) 사이에 배치될 수 있다. 또한, 제2 층(422)은 제1 층(421)과 소오스/드레인 영역(SD1) 사이에 배치될 수 있다.
제1 층(421)은 게이트 전극(G)의 양 측벽 상에서 게이트 절연막(112)의 측벽, 액티브 패턴(101)의 상면, 제1 나노시트(NW1)의 하면 및 상면, 제2 나노시트(NW2)의 하면 및 상면, 제3 나노시트(NW3)의 하면 각각을 따라 형성될 수 있다. 즉, 제1 층(421)은 게이트 절연막(112)의 측벽, 액티브 패턴(101)의 상면, 제1 나노시트(NW1)의 하면 및 상면, 제2 나노시트(NW2)의 하면 및 상면, 제3 나노시트(NW3)의 하면 각각과 접촉할 수 있다. 또한, 제1 층(421)은 소오스/드레인 영역(SD1)과 접촉할 수 있다.
제2 층(422)의 제1 측벽, 하면 및 상면 각각은 제1 층(421)에 의해 둘러싸일 수 있다. 즉, 제2 층(422)의 제1 측벽, 하면 및 상면 각각은 제1 층(421)과 접촉할 수 있다. 제2 층(422)의 제1 측벽과 제1 수평 방향(DR1)으로 대향하는 제2 층(422)의 제2 측벽은 소오스/드레인 영역(SD1)과 접촉할 수 있다. 제2 층(422)은 액티브 패턴(101), 제1 내지 제3 나노시트(NW1, NW2, NW3) 각각과 접촉하지 않는다.
제1 층(421) 및 제2 층(422)은 서로 다른 물질을 포함할 수 있다. 예를 들어, 제1 층(421)은 결정질의 알루미늄 질화물(AlN)을 포함할 수 있다. 또한, 제2 층(422)은 결정질의 실리콘 질화물(SiN) 또는 결정질의 실리콘 산질화물(SiON) 중 어느 하나를 포함할 수 있다.
이하에서, 도 25 및 도 26을 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명한다. 도 1 내지 도 4에 도시된 반도체 장치와의 차이점을 중심으로 설명한다.
도 25 및 도 26은 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 단면도들이다.
도 25 및 도 26을 참조하면, 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치는 기판(100), 액티브 패턴(101), 필드 절연막(105), 제1 복수의 나노시트(NW51, NW52, NW53), 분리층(560), 제2 복수의 나노시트(NW54, NW55, NW56), 게이트 전극(G5), 게이트 스페이서(511), 게이트 절연막(512), 캡핑 패턴(113), 내부 스페이서(520), 제1 소오스/드레인 영역(SD51), 제2 소오스/드레인 영역(SD52), 제1 층간 절연막(130), 게이트 컨택(CB), 식각 정지막(140), 제2 층간 절연막(150), 비아(V) 및 제3 층간 절연막(570)을 포함할 수 있다. 이하에서는 도 1 내지 도 4에서 설명된 구성들에 대하여는 설명을 생략한다.
제1 복수의 나노시트(NW51, NW52, NW53)는 액티브 패턴(101) 상에 배치될 수 있다. 제1 복수의 나노시트(NW51, NW52, NW53)는 액티브 패턴(101) 상에서 수직 방향(DR3)으로 서로 이격되어 적층된 복수 개의 나노시트를 포함할 수 있다. 예를 들어, 제1 복수의 나노시트(NW51, NW52, NW53)는 액티브 패턴(101) 상에서 수직 방향(DR3)으로 순차적으로 이격되어 적층된 제1 나노시트(NW51), 제2 나노시트(NW52) 및 제3 나노시트(NW53)를 포함할 수 있다.
분리층(560)은 제1 복수의 나노시트(NW51, NW52, NW53) 상에 배치될 수 있다. 즉, 분리층(560)은 제3 나노시트(NW53)의 상면 상에 배치될 수 있다. 예를 들어, 분리층(560)은 제3 나노시트(NW53)의 상면과 접촉할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 다른 몇몇 실시예에서, 분리층(560)은 제3 나노시트(NW53)의 상면과 수직 방향(DR3)으로 이격될 수 있다. 분리층(560)은 예를 들어, 실리콘 질화물(SiN), 실리콘 산탄질화물(SiOCN), 실리콘 붕소 탄질화물(SiBCN), 실리콘 탄질화물(SiCN), 실리콘 산질화물(SiON) 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
제2 복수의 나노시트(NW54, NW55, NW56)는 분리층(560) 상에 배치될 수 있다. 예를 들어, 제2 복수의 나노시트(NW54, NW55, NW56)는 분리층(560)과 수직 방향(DR3)으로 이격될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 다른 몇몇 실시예에서 제2 복수의 나노시트(NW54, NW55, NW56)는 분리층(560)과 접촉할 수 있다.
제2 복수의 나노시트(NW54, NW55, NW56)는 분리층(560) 상에서 수직 방향(DR3)으로 서로 이격되어 적층된 복수 개의 나노시트를 포함할 수 있다. 예를 들어, 제2 복수의 나노시트(NW54, NW55, NW56)는 분리층(560) 상에서 수직 방향(DR3)으로 순차적으로 이격되어 적층된 제4 나노시트(NW54), 제5 나노시트(NW55) 및 제6 나노시트(NW56)를 포함할 수 있다.
예를 들어, 분리층(560)의 제1 수평 방향(DR1)의 양 측벽은 제1 복수의 나노시트(NW51, NW52, NW53)의 제1 수평 방향(DR1)의 양 측벽 및 제2 복수의 나노시트(NW54, NW55, NW56)의 제1 수평 방향(DR1)의 양 측벽 각각과 수직 방향(DR3)으로 정렬될 수 있다. 또한, 분리층(560)의 제2 수평 방향(DR2)의 양 측벽은 제1 복수의 나노시트(NW51, NW52, NW53)의 제2 수평 방향(DR2)의 양 측벽 및 제2 복수의 나노시트(NW54, NW55, NW56)의 제2 수평 방향(DR2)의 양 측벽 각각과 수직 방향(DR3)으로 정렬될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
도 25 및 도 26에는 제1 복수의 나노시트(NW51, NW52, NW53) 및 제2 복수의 나노시트(NW54, NW55, NW56) 각각이 수직 방향(DR3)으로 서로 이격되어 적층된 3개의 나노시트를 포함하는 것으로 도시되어 있지만, 이는 설명의 편의를 위한 것이고, 본 발명의 기술적 사상이 이에 제한되는 것을 아니다. 다른 몇몇 실시예에서, 제1 복수의 나노시트(NW51, NW52, NW53) 및 제2 복수의 나노시트(NW54, NW55, NW56) 각각은 수직 방향(DR3)으로 서로 이격되어 적층된 4개 이상의 나노시트를 포함할 수 있다.
게이트 스페이서(511)는 제2 복수의 나노시트(NW54, NW55, NW56) 중 최상부 나노시트인 제6 나노시트(NW56) 및 필드 절연막(105) 상에서 제2 수평 방향(DR2)으로 연장될 수 있다. 게이트 스페이서(511)는 제1 수평 방향(DR1)으로 서로 이격된 2개의 스페이서를 포함할 수 있다. 게이트 스페이서(511)의 2개의 스페이서 사이에 게이트 트렌치(GT5)가 정의될 수 있다.
게이트 전극(G5)은 액티브 패턴(101) 및 필드 절연막(105) 상에서 제2 수평 방향(DR2)으로 연장될 수 있다. 게이트 전극(G5)은 게이트 트렌치(GT5)의 내부에 배치될 수 있다. 또한, 게이트 전극(G5)은 제1 복수의 나노시트(NW51, NW52, NW53), 분리층(560) 및 제2 복수의 나노시트(NW54, NW55, NW56) 각각을 둘러쌀 수 있다.
도 26에는 1개의 게이트 전극(G5)이 제1 복수의 나노시트(NW51, NW52, NW53) 및 제2 복수의 나노시트(NW54, NW55, NW56)을 모두 둘러싸는 것으로 도시되어 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 다른 몇몇 실시예에서, 제1 복수의 나노시트(NW51, NW52, NW53) 및 제2 복수의 나노시트(NW54, NW55, NW56)은 서로 다른 게이트 전극에 의해 둘러싸일 수 있다. 이 경우, 제2 복수의 나노시트(NW54, NW55, NW56)을 둘러싸는 게이트 전극은 제1 복수의 나노시트(NW51, NW52, NW53)을 둘러싸는 게이트 전극과 수직 방향(DR3)으로 이격될 수 있다.
제1 소오스/드레인 영역(SD51)은 액티브 패턴(101) 상에서 제1 복수의 나노시트(NW51, NW52, NW53)의 제1 수평 방향(DR1)의 양 측벽 상에 배치될 수 있다. 제2 소오스/드레인 영역(SD52)은 제1 소오스/드레인 영역(SD51) 상에서 제2 복수의 나노시트(NW54, NW55, NW56)의 제1 수평 방향(DR1)의 양 측벽 상에 배치될 수 있다. 제2 소오스/드레인 영역(SD52)은 제1 소오스/드레인 영역(SD51)과 수직 방향(DR3)으로 이격될 수 있다.
제3 층간 절연막(570)은 제1 소오스/드레인 영역(SD51)과 제2 소오스/드레인 영역(SD52) 사이에 배치될 수 있다. 제3 층간 절연막(570)은 분리층(560)의 제1 수평 방향(DR1)의 양 측벽과 접촉할 수 있다. 제3 층간 절연막(570)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 저유전율 물질 중 적어도 하나를 포함할 수 있다.
게이트 절연막(512)은 게이트 트렌치(GT5)의 측벽 및 바닥면을 따라 배치될 수 있다. 즉, 게이트 절연막(512)은 게이트 트렌치(GT5)의 내부에서 게이트 전극(G5)과 게이트 스페이서(511) 사이에 배치될 수 있다. 게이트 절연막(512)은 게이트 전극(G5)과 필드 절연막(105) 사이에 배치될 수 있다. 게이트 절연막(512)은 게이트 전극(G5)과 제1 복수의 나노시트(NW51, NW52, NW53) 사이에 배치될 수 있다. 게이트 절연막(512)은 게이트 전극(G5)과 제2 복수의 나노시트(NW54, NW55, NW56) 사이에 배치될 수 있다. 게이트 절연막(512)은 게이트 전극(G5)과 분리층(560) 사이에 배치될 수 있다. 게이트 절연막(512)은 게이트 전극(G5)과 액티브 패턴(101) 사이에 배치될 수 있다. 게이트 절연막(512)은 게이트 전극(G5)과 제1 소오스/드레인 영역(SD51) 사이에 배치될 수 있다. 게이트 절연막(512)은 게이트 전극(G5)과 제2 소오스/드레인 영역(SD52) 사이에 배치될 수 있다.
내부 스페이서(520)는 제1 복수의 나노시트(NW51, NW52, NW53) 각각 사이에 배치될 수 있다. 예를 들어, 내부 스페이서(520)는 액티브 패턴(101)과 제1 나노시트(NW51) 사이, 제1 나노시트(NW51)와 제2 나노시트(NW52) 사이, 제2 나노시트(NW52)와 제3 나노시트(NW53) 사이 각각에 배치될 수 있다. 내부 스페이서(520)는 게이트 전극(G5)의 제1 수평 방향(DR1)의 양 측에 배치될 수 있다. 내부 스페이서(520)는 게이트 절연막(512)과 제1 소오스/드레인 영역(SD51) 사이에 배치될 수 있다.
제2 복수의 나노시트(NW54, NW55, NW56) 각각 사이에는 내부 스페이서가 배치되지 않는다. 즉, 제2 복수의 나노시트(NW54, NW55, NW56) 각각 사이에서 제2 소오스/드레인 영역(SD52)은 게이트 절연막(512)과 접촉할 수 있다.
내부 스페이서(520)는 결정질의 알루미늄 질화물(AlN), 결정질의 실리콘 질화물(SiN) 및 결정질의 실리콘 산질화물(SiON) 중 적어도 하나를 포함할 수 있다. 도 25에는 내부 스페이서(520)가 단일막으로 형성되는 것으로 도시되어 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 다른 몇몇 실시예에서, 내부 스페이서(520)는 서로 다른 물질을 포함하는 이중막으로 형성될 수도 있다.
이하에서, 도 27을 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명한다. 도 25 및 도 26에 도시된 반도체 장치와의 차이점을 중심으로 설명한다.
도 27은 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다.
도 27을 참조하면, 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치는 내부 스페이서(620)가 제2 복수의 나노시트(NW54, NW55, NW56) 각각 사이에 배치될 수 있다.
예를 들어, 내부 스페이서(620)는 분리층(560)과 제4 나노시트(NW54) 사이, 제4 나노시트(NW54)와 제5 나노시트(NW55) 사이, 제5 나노시트(NW55)와 제6 나노시트(NW56) 사이 각각에 배치될 수 있다. 내부 스페이서(620)는 게이트 전극(G5)의 제1 수평 방향(DR1)의 양 측에 배치될 수 있다. 내부 스페이서(620)는 게이트 절연막(512)과 제2 소오스/드레인 영역(SD62) 사이에 배치될 수 있다.
제1 복수의 나노시트(NW51, NW52, NW53) 각각 사이에는 내부 스페이서가 배치되지 않는다. 즉, 제1 복수의 나노시트(NW51, NW52, NW53) 각각 사이에서 제1 소오스/드레인 영역(SD61)은 게이트 절연막(512)과 접촉할 수 있다.
내부 스페이서(620)는 결정질의 알루미늄 질화물(AlN), 결정질의 실리콘 질화물(SiN) 및 결정질의 실리콘 산질화물(SiON) 중 적어도 하나를 포함할 수 있다. 도 27에는 내부 스페이서(620)가 단일막으로 형성되는 것으로 도시되어 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 다른 몇몇 실시예에서, 내부 스페이서(620)는 서로 다른 물질을 포함하는 이중막으로 형성될 수도 있다.
이하에서, 도 28을 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명한다. 도 25 및 도 26에 도시된 반도체 장치와의 차이점을 중심으로 설명한다.
도 28은 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다.
도 28을 참조하면, 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치는 제1 내부 스페이서(721)가 제1 복수의 나노시트(NW51, NW52, NW53) 각각 사이에 배치될 수 있다. 또한, 제2 내부 스페이서(722)는 제2 복수의 나노시트(NW54, NW55, NW56) 각각 사이에 배치될 수 있다.
예를 들어, 제1 내부 스페이서(721)는 액티브 패턴(101)과 제1 나노시트(NW51) 사이, 제1 나노시트(NW51)와 제2 나노시트(NW52) 사이, 제2 나노시트(NW52)와 제3 나노시트(NW53) 사이 각각에 배치될 수 있다. 제1 내부 스페이서(721)는 게이트 절연막(512)과 제1 소오스/드레인 영역(SD71) 사이에 배치될 수 있다. 또한, 제2 내부 스페이서(722)는 분리층(560)과 제4 나노시트(NW54) 사이, 제4 나노시트(NW54)와 제5 나노시트(NW55) 사이, 제5 나노시트(NW55)와 제6 나노시트(NW56) 사이 각각에 배치될 수 있다. 제2 내부 스페이서(722)는 게이트 절연막(512)과 제2 소오스/드레인 영역(SD72) 사이에 배치될 수 있다.
제1 및 제2 내부 스페이서(721, 722) 각각은 결정질의 알루미늄 질화물(AlN), 결정질의 실리콘 질화물(SiN) 및 결정질의 실리콘 산질화물(SiON) 중 적어도 하나를 포함할 수 있다. 도 28에는 제1 및 제2 내부 스페이서(721, 722) 각각이 단일막으로 형성되는 것으로 도시되어 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 다른 몇몇 실시예에서, 제1 내부 스페이서(721)는 서로 다른 물질을 포함하는 이중막으로 형성될 수도 있다. 또한, 제2 내부 스페이서(722)는 서로 다른 물질을 포함하는 이중막으로 형성될 수도 있다.
이상 첨부된 도면을 참조하여 본 발명의 기술적 사상에 따른 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 기판 101: 액티브 패턴
NW1, NW2, NW3: 제1 내지 제3 나노시트
105: 필드 절연막 G: 게이트 전극
111: 게이트 스페이서 112: 게이트 절연막
113: 캡핑 패턴 120: 내부 스페이서
SD1: 소오스/드레인 영역 130: 제1 층간 절연막
CB: 게이트 컨택 140: 식각 정지막
150: 제2 층간 절연막 V: 비아

Claims (10)

  1. 기판;
    상기 기판 상에서 제1 수평 방향으로 연장되는 액티브 패턴;
    상기 액티브 패턴 상에서 수직 방향으로 서로 이격되어 적층된 제1 복수의 나노시트;
    상기 액티브 패턴 상에서 상기 제1 수평 방향과 다른 제2 수평 방향으로 연장되고, 상기 제1 복수의 나노시트를 둘러싸는 게이트 전극; 및
    상기 제1 복수의 나노시트 사이에서 상기 게이트 전극의 적어도 일 측에 배치되고, 결정질(crystalline)의 절연 물질을 포함하는 내부 스페이서를 포함하는 반도체 장치.
  2. 제 1항에 있어서,
    상기 내부 스페이서는 결정질의 알루미늄 질화물(AlN)을 포함하는 반도체 장치.
  3. 제 1항에 있어서,
    상기 내부 스페이서는 결정질의 실리콘 질화물(SiN) 또는 결정질의 실리콘 산질화물(SiON)을 포함하는 반도체 장치.
  4. 제 1항에 있어서,
    상기 내부 스페이서는 단일막으로 형성되는 반도체 장치.
  5. 제 1항에 있어서,
    상기 내부 스페이서는,
    상기 게이트 전극의 측벽 상에 배치되는 제1 층과,
    상기 제1 층 상에 배치되고, 상기 제1 층과 다른 물질을 포함하는 제2 층을 포함하는 반도체 장치.
  6. 제 5항에 있어서,
    상기 제1 층은 결정질의 실리콘 질화물(SiN) 또는 결정질의 실리콘 산질화물(SiON)을 포함하고,
    상기 제2 층은 결정질의 알루미늄 질화물(AlN)을 포함하는 반도체 장치.
  7. 제 5항에 있어서,
    상기 제1 층은 결정질의 알루미늄 질화물(AlN)을 포함하고,
    상기 제2 층은 결정질의 실리콘 질화물(SiN) 또는 결정질의 실리콘 산질화물(SiON)을 포함하는 반도체 장치.
  8. 제 1항에 있어서,
    상기 제1 복수의 나노시트 상에 배치되는 분리층; 및
    상기 분리층 상에서 상기 수직 방향으로 서로 이격되어 적층된 제2 복수의 나노시트를 더 포함하는 반도체 장치.
  9. 기판;
    상기 기판 상에서 제1 수평 방향으로 연장되는 액티브 패턴;
    상기 액티브 패턴 상에서 수직 방향으로 서로 이격되어 적층된 복수의 나노시트;
    상기 복수의 나노시트의 적어도 일 측에 배치되는 소오스/드레인 영역; 및
    상기 복수의 나노시트 사이에서 상기 소오스/드레인 영역과 접촉하고, 결정질(crystalline)의 절연 물질을 포함하는 내부 스페이서를 포함하는 반도체 장치.
  10. 제 9항에 있어서,
    상기 내부 스페이서는 결정질의 알루미늄 질화물(AlN)을 포함하는 반도체 장치.
KR1020220075626A 2022-06-21 2022-06-21 반도체 장치 KR20230174550A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220075626A KR20230174550A (ko) 2022-06-21 2022-06-21 반도체 장치
US18/153,733 US20230411454A1 (en) 2022-06-21 2023-01-12 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220075626A KR20230174550A (ko) 2022-06-21 2022-06-21 반도체 장치

Publications (1)

Publication Number Publication Date
KR20230174550A true KR20230174550A (ko) 2023-12-28

Family

ID=89169364

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220075626A KR20230174550A (ko) 2022-06-21 2022-06-21 반도체 장치

Country Status (2)

Country Link
US (1) US20230411454A1 (ko)
KR (1) KR20230174550A (ko)

Also Published As

Publication number Publication date
US20230411454A1 (en) 2023-12-21

Similar Documents

Publication Publication Date Title
KR20220124426A (ko) 반도체 장치 및 이의 제조 방법
KR20220096442A (ko) 반도체 장치
US11869938B2 (en) Semiconductor device
KR20230174550A (ko) 반도체 장치
US20230352523A1 (en) Semiconductor device
US20230402456A1 (en) Semiconductor device
US20230378264A1 (en) Semiconductor device
US20240038840A1 (en) Semiconductor device
US20230402382A1 (en) Semiconductor device
US20240096879A1 (en) Semiconductor device
US20240120400A1 (en) Semiconductor device
US20240145560A1 (en) Semiconductor device
KR20230163093A (ko) 반도체 장치
US20230326831A1 (en) Semiconductor device
US20240128264A1 (en) Semiconductor devices
US20240186392A1 (en) Semiconductor device
US20240063262A1 (en) Semiconductor device
US20230369332A1 (en) Semiconductor device
US20230170386A1 (en) Semiconductor device
US20220302109A1 (en) Semiconductor device and method for fabricating the same
US20220376046A1 (en) Semiconductor device
KR20240020393A (ko) 반도체 장치
KR20240050236A (ko) 반도체 장치
KR20240051002A (ko) 반도체 장치
KR20240050991A (ko) 반도체 장치