KR20230140443A - 발광장치의 제조방법 - Google Patents

발광장치의 제조방법 Download PDF

Info

Publication number
KR20230140443A
KR20230140443A KR1020230126302A KR20230126302A KR20230140443A KR 20230140443 A KR20230140443 A KR 20230140443A KR 1020230126302 A KR1020230126302 A KR 1020230126302A KR 20230126302 A KR20230126302 A KR 20230126302A KR 20230140443 A KR20230140443 A KR 20230140443A
Authority
KR
South Korea
Prior art keywords
light
emitting device
pair
package
electrodes
Prior art date
Application number
KR1020230126302A
Other languages
English (en)
Inventor
요시키 사토
마사아키 카츠마타
신이치 다이코쿠
요시카즈 마츠다
류마 마루메
에이코 미나토
Original Assignee
니치아 카가쿠 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2019238083A external-priority patent/JP6959552B2/ja
Application filed by 니치아 카가쿠 고교 가부시키가이샤 filed Critical 니치아 카가쿠 고교 가부시키가이샤
Publication of KR20230140443A publication Critical patent/KR20230140443A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

[과제] 소형의 발광 장치이면서, 신뢰성이 높은 발광장치의 제조방법을 제공한다.
[해결수단] 발광장치의 제조방법은, 제1 면측에 한 쌍의 전극을 갖춘 발광소자와, 한 쌍의 전극 표면의 일부가 노출되게 발광소자를 덮는 제1 피복부재를 갖춘 중간체를 준비하는 공정과, 노출된 한 쌍의 전극과 제1 피복부재를 연속하여 덮는 금속 페이스트층을 형성하는 공정과, 한 쌍의 전극상의 금속 페이스트층 및 제1 피복부재상의 금속 페이스트층에 레이저 광을 조사하여, 한 쌍의 전극간의 금속 페이스트층 및 제1 피복부재상의 금속 페이스트층의 일부를 제거하고, 한 쌍의 전극이 단락되지 않도록 한 쌍의 배선을 형성하는 공정을 포함한다.

Description

발광장치의 제조방법{METHOD FOR MANUFACTURING LIGHT-EMITTING DEVICE}
본 발명은 발광장치의 제조방법에 관한 것이다.
발광소자를 수납하는 하우징을 설치하는 대신, 반사재를 포함하는 봉지 부재로 발광소자의 측면 및 하면을 덮고, 이에 더해, 발광소자의 범프 전극의 하면과 봉지 부재의 하면에 접하는 도금 전극이 갖추어진 소형의 발광장치가 알려져 있다 (예를 들면, 특허문헌 1).
또한, 한 쌍의 전극과 피복부재를 연속하여 덮는 금속층을 형성하고, 레이저광을 조사하여 금속층의 일부를 제거하는 발광장치의 제조방법이 알려져 있다 (예를 들면, 특허문헌 2).
특허문헌 1: 일본특허공개 제2012-124443호 공보 특허문헌 2: 일본특허공개 제2017-118098호 공보
본 개시의 발광장치는, 소형이면서, 신뢰성이 높은 발광장치의 제조방법을 제공한다.
본 발명의 실시형태에 따른 발광장치의 제조방법은, 제1 면측에 한 쌍의 전극을 갖춘 발광소자와, 상기 한 쌍의 전극의 표면의 일부가 노출되도록 상기 발광소자를 덮는 제1 피복부재를 갖춘 중간체를 준비하는 공정과, 상기 노출된 상기 한 쌍의 전극과 상기 제1 피복부재를 연속하여 덮는 금속 페이스트층을 형성하는 공정과, 상기 한 쌍의 전극 상의 상기 금속 페이스트층 및 상기 제1 피복부재 상의 상기 금속 페이스트층에 레이저 광을 조사하여, 상기 한 쌍의 전극의 사이의 상기 금속 페이스트층 및 상기 제1 피복부재 상의 상기 금속 페이스트층의 일부를 제거하고, 상기 한 쌍의 전극이 단락되지 않도록 한 쌍의 배선을 형성하는 공정을 포함한다.
이상에 의해, 소형의 발광 장치이면서, 신뢰성이 높은 발광장치의 제조방법을 제공할 수 있다.
도 1a는 실시형태에 따른 패키지의 상방으로부터 비스듬히 본 개략사시도이다.
도 1b는 실시형태에 따른 패키지의 개략저면도이다.
도 1c는 실시형태에 따른 패키지의 개략단면도이다.
도 2a는 실시형태에 따른 발광장치의 제조방법을 설명하는 개략단면도이다.
도 2b는 실시형태에 따른 발광장치의 제조방법을 설명하는 개략단면도이다.
도 2c는 실시형태에 따른 발광장치의 제조방법을 설명하는 개략단면도이다.
도 2d는 실시형태에 따른 발광장치의 제조방법을 설명하는 개략단면도이다.
도 2e는 실시형태에 따른 발광장치의 제조방법을 설명하는 개략단면도이다.
도 3a는 실시형태에 따른 발광장치의 제조방법을 설명하는 개략저면도이다.
도 3b는 실시형태에 따른 발광장치의 제조방법을 설명하는 개략저면도이다.
도 3c는 실시형태에 따른 발광장치의 제조방법을 설명하는 개략저면도이다.
도 3d는 실시형태에 따른 발광장치의 제조방법을 설명하는 개략저면도이다.
도 4a는 실시형태에 따른 발광장치의 개략평면도이다.
도 4b는 실시형태에 따른 발광장치의 개략사시도이다.
도 5는 제2　실시형태에 따른 발광장치 도광판측으로부터 본 개략사시도이다.
도 6은 제2　실시형태에 따른 발광장치의 개략단면도이다.
도 7은 제2　실시형태에 따른 발광장치의 개략평면도이다.
도 8은 제3 실시형태에 따른 발광장치의 개략평면도이다.
도 9는 제4 실시형태에 따른 발광장치의 개략단면도이다.
도 10a는 각 실시형태의 패키지 변형예를 모식적으로 나타내는 모식도이다.
도 10b는 각 실시형태의 패키지 변형예를 모식적으로 나타내는 모식도이다.
도 11은 제5 실시형태에 따른 발광장치의 개략단면도이다.
도 12는 제6 실시형태에 따른 발광장치의 개략단면도이다.
도 13은 제7 실시형태에 따른 발광장치의 개략단면도이다.
이하, 도면에 근거하여 본 발명의 실시형태를 상세하게 설명한다. 한편, 이하의 설명에서는, 필요에 따라 특정한 방향이나 위치를 나타내는 용어 (예를 들면, 「상」, 「하」, 「우」, 「좌」 및, 그것들의 용어를 포함하는 별도의 용어)를 사용한다. 그것들의 용어의 사용은 도면을 참조한 발명의 이해를 쉽게 하기 위해서이며, 그것들의 용어의 의미에 의해 본 발명의 기술적 범위가 한정되는 것은 아니다. 또한, 복수의 도면에 나타나는 동일부호의 부분은 동일한 부분 또는 부재를 나타낸다. 또한, 제1 투광성부재, 제2 투광성부재, 피복부재 등의 수지부재에 대해서는, 성형, 고화(固化), 경화, 개편화(個片化)의 전후를 막론하고, 같은 명칭을 사용하여 설명한다. 즉, 성형전은 액상이며, 성형후에 고체가 되고, 더욱이, 성형후의 고체를 분할하여 형상을 변화시킨 고체가 될 경우 등, 공정의 단계에 의해 상태가 변화되는 부재에 대해서 동일한 명칭으로 설명한다.
실시형태에 따른 패키지(10)를 도 1a∼도 1c에 나타낸다. 도 1a는, 실시형태에 따른 패키지를 상방으로부터 비스듬히 본 개략사시도이다. 도 1b는, 실시형태에 따른 패키지의 개략저면도이다. 도 1c는, 실시형태에 따른 패키지의 개략단면도이며, 도 1b의 IC-IC에서의 단면이다. 중간체의 하나의 예로서 패키지(10)를 이용해서 설명하지만, 발광소자(1)와 제1 피복부재(2)를 갖추고 있으면 되며, 여러가지 형태를 채용할 수 있다.
패키지(10)는, 발광소자(1)와, 제1 피복부재(2)와, 제1 투광성부재(3)와, 제2 투광성부재(4)와, 한 쌍의 전극(5)을 갖춘다. 패키지(10)는 직육면체이지만 임의의 형상으로 해도 된다. 평면시에 있어서 발광소자(1)는 직사각형이지만, 삼각형, 오각형, 육각형 등 다각형이어도 된다. 발광소자(1)는, 예를 들면, 기판상에 제1 반도체층과 활성층과 제2 반도체층을 갖추고, 활성층 및 제2 반도체층의 일부가 제거되어 있다. 발광소자(1)은, 제1 면과, 제1 면과 반대인 제2 면을 가지고, 제1 면측에 한 쌍의 전극(5)을 가진다. 제1 면측이란, 발광소자(1)에 직접 전극이 형성되고 있을 경우뿐만 아니라, 반도체층이나 금속 등 다른 부재를 통해서 간접적으로 전극이 형성되고 있을 경우를 포함하는 의도이다. 한 쌍의 전극(5)은, 극성이 다른 제1 전극(5a)과 제2 전극(5b)을 가진다. 제1 반도체층에 제1 전극(5a)이 전기적으로 접속되고, 제2 반도체층에 제2 전극(5b)이 전기적으로 접속되어 있다. 발광소자(1)의 제2 면측에 제1 투광성부재(3)가 배치되어 있다. 평면시에 있어서 제1 투광성부재(3)의 크기는 발광소자(1)의 제2 면보다도 크거나 동일한 크기, 또는 작아도 된다. 제1 투광성부재(3)의 크기가 발광소자(1)의 제2 면과 동일한 크기 또는 제2 면보다도 클 경우, 발광소자(1)의 측면에는 제2 투광성부재(4)를 배치해도 좋다. 평면시에 있어서 제1 투광성부재(3)는 직사각형이지만, 삼각형, 오각형, 육각형 등 다각형이어도 된다. 제2 투광성부재(4)는, 발광소자(1)와 제1 투광성부재(3)를 접착시키는 역할을 하는 것이 바람직하다. 제1 피복부재(2)는, 한 쌍의 전극(5)의 표면이 노출되게 발광소자(1)의 제1 면 및 측면, 제1 투광성부재(3), 제2 투광성부재(4)를 덮도록 설치된다. 제1 피복부재(2)는, 1회의 공정으로 형성할 수도 있지만, 2회 이상의 복수의 공정으로 형성할 수 있다. 2회 이상의 공정으로 제1 피복부재(2)를 형성할 경우는, 복수의 층으로 해도 되며 계면없이 1층으로 하는 것도 가능하다.
상기의 패키지를 사용하여, 이하의 공정에 의한 발광장치를 형성할 수 있다. 도 2a 내지 도 2e는, 실시형태에 따른 발광장치의 제조방법을 설명하는 개략단면도이다. 패키지는 2개를 예시로서 나타내지만, 이에 한정되지 않으며 복수 개를 사용하는 것이 가능하다. 도 3a 내지 도 3d는, 실시형태에 따른 발광장치의 제조방법을 설명하는 개략저면도이다. 도 4a는, 실시형태에 따른 발광장치의 개략평면도이다. 도 4b는, 실시형태에 따른 발광장치의 개략사시도이다. 도 4a는 발광장치를 개편화하기 전의 상태를 나타내고, 도 4b는 개편화한 발광장치를 나타낸다.
실시형태에 따른 발광장치의 제조방법은, 제1 면측에 한 쌍의 전극을 갖춘 발광소자와, 상기 한 쌍의 전극의 표면의 일부가 노출되도록 상기 발광소자를 덮는 제1 피복부재를 갖춘 중간체를 준비하는 공정과, 상기 노출된 상기 한 쌍의 전극과 상기 제1 피복부재를 연속하여 덮는 금속 페이스트층을 형성하는 공정과, 상기 한 쌍의 전극상의 상기 금속 페이스트층 및 상기 제1 피복부재상의 상기 금속 페이스트층에 레이저 광을 조사하고, 상기 한 쌍의 전극간의 상기 금속 페이스트층 및 상기 제1 피복부재상의 상기 금속 페이스트층의 일부를 제거하여, 상기 한 쌍의 전극이 단락되지 않도록 한 쌍의 배선을 형성하는 공정을 포함한다.
금속 페이스트층에 레이저 광을 조사함으로써, 레이저 어블레이션(ablation)을 일으켜, 중간체상의 금속 페이스트층의 일부를 제거한다. 이에 의해 금속 페이스트층이 패터닝되며, 금속 페이스트층을 배선, 또는 외부접속 전극으로 할 수 있다. 레이저 어블레이션이란, 고체의 표면에 조사되는 레이저 광의 조사 강도가 어느 크기(임계치)이상이 되면, 고체의 표면이 제거되는 현상이다. 레이저 어블레이션을 이용함으로써, 마스크 등을 사용하지 않고, 금속 페이스트층의 패터닝을 하는 것이 가능하다
예를 들면, 배선을 형성하는데 금속층을 이용할 경우, 금속층을 형성하는데, 스퍼터링이나 증착 등은 작업공정이 복잡하고 고도의 설비가 필요하며 비용이 든다. 또한, 금속층이 박막이면 단선이 생기기 쉽기 때문에, 금속층을 두껍게 하는 것이 요구된다. 한편, 단락되지 않도록 금속층에 레이저 광을 조사해서 레이저 어블레이션을 일으켜, 이종전극을 형성할 경우, 금속층이 두꺼우면 레이저 출력을 높게 하지 않으면 안되거나, 금속층의 용출이나 제거에 손이 많이 가는 등 작업 효율의 개선이 요구된다.
그에 대해, 실시형태에 있어서의 금속 페이스트층을 사용함으로써 간이하고 동시에 고정밀도로 배선을 형성할 수 있다. 또한, 금속 페이스트층은 복수의 금속분에 수지를 포함시킨 것이기 때문에, 금속 페이스트층에 레이저 광을 조사하는 것에 의해 수지가 퍼지기 쉽고, 레이저 출력을 대폭으로 억제할 수 있다. 또한, 레이저 조사 시간도 대폭으로 단축할 수 있어, 작업 효율의 대폭적인 개선이 가능하다. 또한, 레이저 어블레이션에 의한 작업 효율이 대폭적인 개선을 행할 수 있기 때문에, 금속 페이스트층을 두껍게 할 수 있어, 단선이 생기기 어렵게 할 수 있다. 더욱이, 레이저 어블레이션을 사용하여 금속 페이스트층의 일부를 제거하는 것에 의해 선폭이 좁은 홈을 형성할 수 있어, 더욱 소형의 발광장치를 신뢰성 높게 실현할 수 있다
도광판 위로 복수의 패키지를 배치하지만, 그 개수는 특별히 따지지 않는다. 예를 들면, 도광판 위로 다수의 패키지를 배치한 후, 4행 4열의 합계 16개의 패키지로 하나의 세그먼트가 되게 개편화한다. 각각의 하나의 세그먼트를 전기적으로 접속함으로써 확장가능한 대형의 디스플레이로 할 수 있음과 동시에, 일부에 불이 들어오지 않는 경우도 세그먼트마다 바꿀 수 있기 때문에 교환이 쉽게 될 수 있다.
이하, 각 공정에 대해서 상세히 설명한다.
(중간체를 준비하는 공정)
제1 면측에 한 쌍의 전극(5)을 갖춘 발광소자(1)와, 한 쌍의 전극(5)의 표면 일부가 노출되도록 발광소자(1)를 덮는 제1 피복부재(2)를 갖춘 중간체를 준비한다.
도광판(30)위로 패키지(10)를 재치한다. 패키지(10)는 접착성을 가지는 제3 투광성부재(40)를 통해서 도광판(30)위에 배치하는 것이 바람직하다. 패키지(10)의 제1 투광성부재(3)와 도광판(30)이 접촉하게 배치하는 것이 바람직하다. 제3 투광성부재(40)는 제1 투광성부재(3)의 측면과 제1 피복부재(2)의 측면을 덮는 것이 바람직하다. 이에 의해, 발광소자(1)로부터 출사된 광이 측방으로 퍼질 수 있기 때문이다. 도광판(30)위에 배치되는 패키지(10)는 복수이며, 세로방향 및 가로방향으로 규칙적으로 배열된 상태로 배치되는 것이 바람직하다. 도광판(30)위에 배치된 패키지(10)의 측방을 제2 피복부재(50)로 덮고 있는 것이 바람직하다. 제2 피복부재(50)의 두께는 패키지(10)의 두께보다 얇은 것이 바람직하지만, 동일하거나 또는 두껍게 해도 된다. 금속페이스트층(25) 또는 배선(20)의 형성을 쉽게 하기 위함이다. 한 쌍의 전극(5)은 Cu를 포함하는 것이 바람직하다. 도전성이 좋기 때문이다.
도광판(30)은 평판을 사용해도 되고, 평판의 일부에 패키지(10)를 배치하는 오목부를 마련해도 좋다. 오목부는 평면시에 있어서 직사각형이며, 패키지(10)와 닮은꼴로 하는 것이 바람직하지만, 삼각형, 오각형, 육각형 등 다각형으로 해도 된다. 오목부의 깊이는, 패키지(10)의 높이와 같아도 되고, 얕아도 된다. 오목부의 깊이를 패키지(10)의 높이보다도 얕게 함으로써, 단면시에 있어서, 패키지(10)가 도광판(30)보다도 일부 돌출하여, 패키지(10)의 측면을 제2 피복부재(50)로 덮어도 된다.
서로 이웃한 발광소자(1) 사이의 거리는, 목적으로 하는 발광장치(100)의 크기, 발광소자(1)의 크기 등에 의해 적절하게 선택 가능하다. 단, 후공정에 있어서 피복부재를 절단해서 개편화하므로, 절단에 의해 없어지는 부분(절단 칼의 폭)등도 고려해서 배치한다.
발광소자(1)의 제1 면의 위이면서 한 쌍의 전극(5) 사이에 제1 피복부재(2)가 배치되어 있다. 이 한 쌍의 전극(5)의 간격은, 10μm 이상인 것이 바람직하고, 20μm 이상인 것이 특히 바람직하다. 또한, 이 한 쌍의 전극(5)의 간격은, 100μm 이하가 바람직하고, 50μm 이하가 특히 바람직하다. 이에 의해 후술하는 레이저 광의 조사에 의해 한 쌍의 배선을 형성하기 쉽게 할 수 있고, 소형 패키지(10)를 사용할 수 있다. 레이저 광의 스폿직경에 따라서 전극(5)의 간격을 설정하는 것이 바람직하고, 단락이 생기지 않는 폭이라면 좁은 편이 바람직하다.
(금속 페이스트층을 형성하는 공정)
노출된 한 쌍의 전극(5)과 제1 피복부재(2)를 연속하여 덮는 금속 페이스트층을 형성한다.
도광판(30)위로 복수의 패키지(10)가 배치되고, 각각의 패키지(10)는 제3 투광성부재(40)을 사이에 두고 배치되며, 패키지(10)의 측방에 제2 피복부재(50)가 배치되어 있다. 제1 피복부재(2) 및 제2 피복부재(50)를 연속하여 덮도록 금속페이스트층(25)을 배치한다. 금속페이스트층(25)을 형성하는 공정은, 인쇄, 또는, 분무 중 어느 하나의 방법으로 형성하는 것이 바람직하다. 인쇄는, 그라비어 인쇄, 철판 인쇄, 평판 인쇄, 스크린 인쇄 등 중 어느 하나의 방법을 사용할 수 있고, 스크린 인쇄가 바람직하다. 분무는, 잉크젯, 에어 디스펜스, 제트 디스펜스중 어느 하나의 방법을 사용할 수 있다. 이에 의해, 스퍼터링이나 증착과 같은 고도 설비가 필요 없이, 간이하게 금속페이스트층(25), 이에 더해, 배선(20)을 형성할 수 있다. 금속페이스트층(25)의 두께는, 1μm 이상으로 형성하는 것이 바람직하고, 3μm 이상 50μm 이하가 바람직하며, 5μm 이상 20μm 이하가 특히 바람직하다. 소정의 두께 이상으로 함으로써 도통을 확보하고, 신뢰성을 향상시킬 수 있다. 또한, 금속페이스트층(25)을 소정의 두께로 함으로써 전기저항을 낮출 수 있다. 이렇게 금속페이스트층(25)을 소정의 두께로 했을 경우에도, 레이저 어블레이션을 이용함으로써 배선(20)의 형성을 용이하게 할 수 있다. 금속페이스트층(25)의 폭은 도통이 가능하면 되고, 예를 들면, 200μm 이상 1000μm 이하가 바람직하고, 특히 400μm 이상 700μm 이하가 특히 바람직하다.
중간체를 준비하는 공정에 있어서, 발광소자(1)를 복수 사용하고, 금속페이스트층(25)을 형성하는 공정에 있어서, 금속페이스트층(25)이 복수의 발광소자(1)를 연속하여 덮고, 후술하는 배선(20)을 형성하는 공정에 있어서, 복수의 발광소자(1)가 전기적으로 접속되는 것이 바람직하다. 이에 의해 복수의 발광소자(1)를 간이하게 배선할 수 있다.
여기서 사용하는 금속페이스트층(25)은, 수지와 금속분의 혼합물인 것이 바람직하고, 이에 더해 유기용제가 함유되어 있어도 된다. 금속분의 크기는 0.01μm 이상 10μm 이하가 바람직하고, 0.1μm 이상 5μm 이하가 특히 바람직하다. 금속페이스트층(25)에 사용하는 금속분의 크기를 제어함으로써 도전성을 향상시킬 수 있다. 또한, 금속페이스트층(25)을 인쇄할 경우에 점도를 조정할 수 있다. 금속페이스트층(25)의 경화 전에는, 수지는 분체상, 또는, 액상의 어느 것이라도 좋다.
금속분은, 은(銀)분, 동(銅)분, 또는, 금속막으로 덮혀진 은분 또는 동분 중 적어도 어느 하나를 포함하는 것이 바람직하다. 이에 의해 도전성을 향상시킬 수 있다.
금속페이스트층(25)은, 금속분의 농도가 60중량% 이상 95중량% 이하인 것이 바람직하다. 금속분의 농도를 높게 함으로써 도전성을 높게 함과 동시에 전기저항을 낮게 억제할 수 있다. 또한, 수지의 비율을 소정의 범위로 함으로써, 인쇄 등을 행하기 편하게 할 수 있다.
(한 쌍의 배선을 형성하는 공정)
한 쌍의 전극(5)과 제1 피복부재(2)를 연속하여 덮는 금속페이스트층(25)에 레이저 광을 조사하고, 이 금속페이스트층(25)의 일부를 제거하여, 한 쌍의 전극(5)이 단락되지 않도록 한 쌍의 배선(20)이 되는 제1 배선(20a), 제2 배선(20b)을 형성한다. 제1 배선(20a), 제2 배선(20b)은, 금속페이스트층(25)의 일부를 절단함으로써, 이 금속페이스트층(25)으로부터 형성되는 것이며, 금속페이스트층(25)과 다른 재료를 이용하는 것이 아니다. 또한, 레이저 광을 조사하여 금속페이스트층(25)의 일부를 제거함으로, 1개의 발광소자(1)의 한 쌍의 전극(5) 사이에서 금속페이스트층(25)은 분단된 상태가 되고, 한 쌍의 배선(20)인 제1 배선(20a), 제2 배선(20b)이 되지만, 인접하는 다른 쪽의 발광소자(1)의 전극(5)을 피복하고 있는 금속페이스트층(25)과 연속되어 있는 상태다. 즉, 한 쪽의 발광소자(1)의 전극(5)사이의 금속페이스트층(25)을 분단하고, 다른 쪽의 발광소자(1)의 전극(5)사이의 금속페이스트층(25)이 연속된 채로는, 2개의 발광소자의 동시 구동용의 배선으로서는 기능하지 않는다.
예를 들면, 1개의 배선(20)으로 2개의 발광소자(1)를 동시에 구동하도록, 제1 배선(20a), 제2 배선(20b)을 형성해도 된다 (도 3a∼도 3d). 금속페이스트층(25)은, 원료가 되는 금속 페이스트를 인쇄 또는 분무 등을 행하고, 금속페이스트층(25)에 포함되는 수지를 경화함으로써 형성된다. 경화는 가열 또는 레이저 조사 등의 경화 방법을 사용할 수 있다. 경화된 금속페이스트층(25)에 레이저 광을 조사한다. 레이저 광은 펄스 조사하는 것이 바람직하고, 레이저의 스폿직경의 크기는 적절히 조정한다. 또한, 펄스 조사의 회수도 1회 내지 10회 이내가 바람직하고, 2회 내지 5회 이내가 특히 바람직하다. 금속페이스트층(25)을 두껍게 하는 것에 의해 도전성을 높이거나 전기저항을 낮출 수 있는 한편, 제1 전극(5a), 제2 전극(5b)이 단락되지 않도록 금속페이스트층(25)을 절단하기 위해, 펄스 조사의 회수가 늘어나게 된다. 펄스 조사의 회수가 늘어남으로써, 한 쌍의 배선(20)을 형성하는 공정시간이 길어 지기 때문에, 펄스 조사의 회수는 적은 편이 바람직하다. 따라서, 펄스 조사의 회수를 2회 내지 5회 이내로 하는 것이 바람직하다. 또한, 동일 개소를 복수회 연속해서 펄스 조사를 수행해도 되지만, 축열되기 때문에, 레이저를 가동해서, 동일개소에 연속으로 조사되지 않도록 소정의 시간경과후에 다시 펄스 조사하도록 해도 좋다. 레이저를 사용함으로써, 미세가공이 가능함과 동시에, 절단 개소의 위치 정밀도를 높게 유지할 수 있다. 레이저 광의 강도, 조사 스폿직경 및 조사 스폿의 이동 속도는, 제1 피복부재(2)나 금속페이스트층(25)의 열전도율 및 그들의 열전도율차 등을 고려하여, 제1 피복부재(2) 위의 금속페이스트층(25)에 레이저 어블레이션이 일어나도록, 설정할 수 있다.
레이저 광의 파장은, 적외 영역(예를 들면 1064nm부근), 적색영역 (예를 들면 640nm부근)의 레이저나, 녹색영역(예를 들면 532nm부근)의 레이저나, 녹색영역보다 짧은 청색영역이나 자외대 영역(예를 들면 355nm부근)의 발광파장의 레이저를 사용해도 좋다. 자외대 영역의 파장을 사용하여, 어블레이션을 효율적으로 발생시켜, 양산성을 높일 수 있다. 또한, 레이저의 펄스 폭은 나노 초, 피코 초, 펨토 초 등을 사용할 수 있다. 예를 들면, 532nm부근의 녹색영역에서 펄스 폭이 나노 초인 레이저를 사용하는 것이 출력이나 작업 효율의 관점에서 바람직하다.
한 쌍의 전극(5)의 거리보다도 폭이 좁은 레이저 광을 조사하는 것이 바람직하다. 예를 들면, 제1 전극(5a)과 제2 전극(5b)과의 거리를 30μm로 해서 레이저의 가공 폭이 30μm 전후인 것을 사용함으로써, 제1 배선(20a)과 제2 배선(20b)과의 거리를 30μm로 할 수 있다. 레이저 광은 에너지 집중의 관점에서는, 금속페이스트층(25)의 표면에 대하여 90도의 수직방향으로부터 조사하는 것이 바람직하지만, 어블레이션에 의한 비산을 효율적으로 행하기 위해서, 금속페이스트층(25)의 표면에 대하여 45도 내지 145도, 바람직하게는 70도 내지 110도의 경사방향에서 조사하는 것이 바람직하다.
레이저 조사에 의해 금속페이스트층(25)의 수지나 금속분은 비산하기 때문에 집진한다. 집진은 도광판(30)의 표면에 평행한 방향 또는 도광판(30)의 표면에 대하여 30도 이내의 각도를 두어 집진하는 것이 바람직하다.
발광소자(1)의 제1 면의 위이면서 한 쌍의 전극(5) 사이에 제1 피복부재(2)가 배치되어 있고, 한 쌍의 배선(20)을 형성하는 공정에 있어서, 발광소자(1)의 제1 면의 위이면서 한 쌍의 전극(5) 사이에 배치되는 제1 피복부재(2)는, 레이저 광에 의해 일부 제거되는 것이 바람직하다. 즉, 한 쌍의 전극(5)사이에 배치되는 제1 피복부재(2)는, 레이저 광에 의해 완전히 제거되지는 않고, 일부 잔존하고 있다. 제1 피복부재(2)는 절연성이기 때문에, 제1 피복부재(2)가 잔존하는 것에 의해 제1 배선(20a)과 제2 배선(20b)의 단락을 방지할 수 있다. 잔존되는 제1 피복부재(2)의 두께는 전극(5)의 두께 1/5 이상 4/5 이하인 것이 바람직하다.
여기서, 레이저의 조사 방법을 설명하면, 도광판(30)위로 복수의 발광소자(1)를 행방향 및 열방향으로 나란히 배치한다. 그 발광소자(1)위로 소정의 폭의 금속페이스트층(25)을 배치한다. 그리고 발광소자(1)의 한 쌍 전극(5)사이에 레이저 광을 조사한다. 발광소자(1)를 소정위치에 배치함으로써 발광소자(1)의 한 쌍 전극(5)을 직접 눈으로 확인할 수 없지만 한 쌍의 전극(5) 사이에 레이저 조사를 행할 수 있다. 이 때 레이저 조사의 어긋남을 고려하여, 한 쌍의 전극(5)의 사이는 레이저의 스폿직경보다도 1.5배 내지 5배 정도 넓게 설정해 두는 것이 바람직하다.
또 다른 방법으로서, 먼저 중간체를 준비하는 공정에서 발광소자(1)의 한 쌍 전극(5)을 인식하고, 한 쌍의 배선을 형성하는 공정에서, 중간체를 준비하는 공정에서 인식한 발광소자(1)의 한 쌍 전극(5)의 사이에 레이저 광을 조사하는 방법이 바람직하다. 이렇게 미리 발광소자(1)의 한 쌍 전극(5)의 위치를 인식함으로써, 상하 방향으로의 발광소자(1)의 어긋남이나 발광소자(1)의 회전을 고려하여 적절한 위치에 레이저 광을 조사할 수 있기 때문에, 한 쌍의 전극(5) 사이를 좁게 설정하고, 소형의 발광소자(1)를 사용할 수 있다.
한 쌍의 배선을 형성하는 공정 후에, 적어도 한 쌍의 전극(5)을 절연 부재(60)로 덮는 공정을 더 포함해도 된다. 한 쌍의 전극(5)이 레이저 어블레이션에 의해 노출될 수도 있기 때문에, 한 쌍의 전극(5)을 절연 부재(60)로 덮는 것에 의해 단락을 방지할 수 있다. 절연 부재(60)는 한 쌍의 전극(5)뿐만 아니라, 한 쌍의 배선(20), 제2 피복부재(50)등도 덮어도 된다. 한 쌍의 전극(5)을 절연 부재(60)로 덮는 공정에 있어서, 절연 부재(60)는 착색되어 있는 것이 바람직하다. 절연 부재(60)는 투명, 반투명, 불투명 중 어느 것이여도 좋지만, 배선(20)의 접속 상태를 확인하기 위해서, 측정기의 파장영역 또는 육안에 대해 투명 또는 반투명이 바람직하다. 측정기는 분광 광도계를 사용하는 것이 바람직하고, 예를 들면, 분광 광도계는 피크 파장이 480nm의 청색광이나, 520nm의 녹색광, 600nm의 적색광 등을 사용하는 것이 바람직하지만, 이 파장에 한정되지 않는다. 또한, 절연 부재(60)는 무색 투명인 것이 바람직하지만, 제1 피복부재(2)등에 절연 부재(60)가 배치되고 있는 것을 확인하거나, 절연 부재(60)을 통해서 배선(20)의 접속 상태를 확인하거나 할 수 있는 정도로 착색되어 있는 것이 특히 바람직하다. 예를 들면, 절연 부재(60)에 청색이나 녹색, 적색등의 착색재나 색소, 안료, 염료가 함유되고 있는 것이 바람직하다. 절연 부재(60)의 광투과율은, 예를 들면, 20% 이상 95% 이하로 할 수 있고, 30% 이상 80% 이하가 바람직하다. 절연 부재(60)의 광투과율은 투과율측정기를 사용한다. 절연 부재(60)는 막형상인 것이 바람직하고, 절연 부재(60)의 두께는 0.5μm 내지 100μm가 바람직하다. 절연 부재(60)의 크기는 패키지(10)의 최대지름의 0.5 내지 3배의 최대지름을 가지는 원형, 타원형, 직사각형 등인 것이 바람직하다.
(패키지)
패키지(10)는, 발광소자(1)와, 제1 피복부재(2)를 적어도 갖추고, 이에 더해, 제1 투광성부재(3), 제2 투광성부재(4) 등도 갖출 수 있다. 발광소자(1)는 제1 면에 한 쌍의 전극(5)을 갖춘다. 제1 피복부재(2)는, 발광소자(1)의 측면을 덮기 때문에, 절연성이면 된다. 제1 피복부재(2)는 반사성이 바람직하지만, 투광성이여도 된다. 반사성의 제1 피복부재(2)는, 예를 들면, 실리콘 수지에 실리카 및 백색의 산화 티탄이 60wt% 정도 함유된 부재 등을 사용할 수 있고, 압축성형, 트랜스퍼 몰드, 사출 성형, 인쇄, 스프레이 등에 의해 형성 가능하다. 또한, 제1 피복부재는 판형상으로 형성하고, 소정의 크기로 절단해 직육면체로 할 수 있다.
판상부재인 제1 투광성부재(3) 위에, 액상의 제2 투광성부재(4)를 도포하고, 복수의 발광소자(1)를 각각 접착한다. 액상의 제2 투광성부재(4)는 서로 분리되게 형성된다. 각 제2 투광성부재(4)는, 발광소자(1)의 형상에 대응하여, 평면시에 있어서 임의의 형상으로 하는 것이 가능하며, 예를 들면, 정사각형, 직사각형, 원형, 타원형을 들 수 있다. 또한, 인접하는 제2 투광성부재(4)의 간격은, 패키지(10)의 외형 및 패키지(10)의 개수에 따라 적절하게 설정할 수 있다. 또한, 제2 투광성부재(4)는, 패키지(10)의 저면의 면적에 대응하는, 판상부재인 제1 투광성부재(3)의 면적의 70% ∼ 150% 정도를 덮도록 형성하는 것이 바람직하다.
발광소자(1)를 액상의 제2 투광성부재(4)를 도포한 제1 투광성부재(3) 위에 배치하면, 제2 투광성부재(4)는 발광소자(1)의 측면을 기어오른다. 이에 의해, 제1 투광성부재(3) 위에 발광소자(1)를 재치한 상태에 있어서, 제2 투광성부재(4)의 외면이, 비스듬히 상방향을 향하는 것 같은 형상이 된다. 예를 들면, 제2 투광성부재(4)와 발광소자를 합한 형태는 사각뿔대가 된다. 발광소자(1)를 제1 투광성부재(3)위에 배치한 후, 필요에 따라, 발광소자(1)를 가압하도록 해도 된다. 발광소자(1)를 배치한 후에, 액상의 제2 투광성부재(4)를 가열함으로써, 경화된 제2 투광성부재(4)가 형성된다.
또한, 상기에서는 발광소자(1)와 제1 투광성부재(3)는 이들 사이에 존재하는 제2 투광성부재(4)를 통해서 접합되어 있지만, 제2 투광성부재(4)를 사용하지 않고 직접 접합할 수도 있다. 즉, 발광소자(1)를 제1 투광성부재(3)에 재치한 후에, 이 발광소자(1)의 주위에 액상의 제2 투광성부재(4)를 투입해도 좋다.
다음으로, 도광판(30) 위에, 제1 투광성부재(3)가 접촉하도록, 제3 투광성부재(40)를 통해서 패키지(10)를 배치한다. 상기의 제2 투광성부재(4)의 경우와 마찬가지로, 액상의 제3 투광성부재(40)가 패키지(10)를 향해서 비스듬히 위로 향하는 외면을 형성하고, 이 제3 투광성부재(40)는 경화된다. 제2 피복부재(50)는, 복수의 패키지(10)를 일체적으로 덮게 형성된다. 제2 피복부재(50)는, 예를 들면, 실리콘 수지에 실리카 및 백색의 산화 티탄이 60wt% 정도 함유되는 부재 등을 사용할 수 있고, 압축성형, 트랜스퍼 몰드, 사출 성형, 인쇄, 스프레이 등에 의해 형성될 수 있다.
또한, 도광판(30)위로 배치된 패키지(10)를 덮도록 제2 피복부재(50)의 전체를 덮고, 제2 피복부재(50)를 경화시킨 후, 발광소자(1) 한 쌍 전극(5)이 노출하도록, 공지의 가공 방법에 의해 제2 피복부재(50)의 두께를 얇게 해도 된다. 이에 의해, 소정의 두께의 발광장치(100)를 얻을 수 있다. 또한, 각각의 패키지의 한 쌍 전극(5)의 표면과 제2 피복부재(50)의 표면을 동일평면에 갖출 수 있고, 금속페이스트층(25)을 인쇄하기 쉽게 할 수 있다.
또한, 여기에서 「판상」이란, 1 또는 2이상의 발광소자를 재치할 수 있는 대면적을 갖춘 부재를 가리키는 것이며, 예를 들면, 시트 형상, 막형상, 층상, 등의 용어로 바꿔 말해도 된다.
(발광소자)
발광소자(1)로서는, 예를 들면 발광 다이오드 등의 반도체 발광소자를 사용할 수 있고, 청색, 녹색, 적색 등의 가시광을 발광할 수 있는 발광소자를 사용할 수 있다. 반도체 발광소자는, 발광층을 포함하는 적층구조체와, 전극을 갖춘다. 적층구조체는, 전극이 형성된 측의 제1 면과, 그것과는 반대측의 광취출면이 되는 제2 면을 갖춘다.
적층구조체는, 발광층을 포함하는 반도체층을 포함한다. 이에 더해, 사파이어 등의 투광성 기판을 갖추고 있어도 된다. 반도체 적층체의 하나의 예로서는, 제1 도전형반도체층 (예를 들면 n형 반도체층), 발광층 (활성층) 및 제2도전형반도체층 (예를 들면 p형 반도체층)의 3개의 반도체층을 포함할 수 있다. 자외광이나, 청색광으로부터 녹색광의 가시광이 발광가능한 반도체층으로서는, 예를 들면, III-V족 화합물 반도체 등의 반도체 재료로부터 형성 가능하다. 구체적으로는, InXAlYGa1 -X- YN (0≤X, 0≤Y, X+Y≤1)등의 질화물계의 반도체재료를 사용할 수 있다. 적색이 발광가능한 반도체적층체로서는, GaAs, GaAlAs, GaP, InGaAs, InGaAsP 등을 사용할 수 있다. 전극은 동(銅)이 바람직하다.
(제1 피복부재)
제1 피복부재(2)는, 예를 들면, 실리콘 수지, 실리콘 변성수지, 에폭시 수지, 페놀 수지 등의 열경화성수지를 주성분으로 하는 수지부재가 바람직하다.
제1 피복부재(2)는, 광반사성의 수지부재로 하는 것이 바람직하다. 광반사성의 수지란, 발광소자로부터의 광에 대한 반사율이 70% 이상의 수지재료를 의미한다. 예를 들면, 백색 수지 등이 바람직하다. 제1 피복부재에 도달한 광이 반사되어서, 발광장치의 발광면을 향함으로써, 발광장치의 광 취출 효율을 향상시킬 수 있다. 또한, 제1 피복부재(2)로서는 투광성의 수지부재로 하여도 된다. 이 경우의 제1 피복부재는, 후술의 제1 투광성부재와 동일한 재료를 사용할 수 있다.
광반사성의 수지로서는, 예를 들면 투광성수지에, 광반사성 물질을 분산시킨 것을 사용할 수 있다. 광반사성 물질로서는, 예를 들면, 산화 티탄, 산화 규소, 지르콘 산화물, 티탄산 칼륨, 산화알루미늄, 질화 알루미늄, 질화 붕소, 멀라이트(Mullite) 등이 바람직하다. 광반사성 물질은, 입자상, 섬유상, 박판편(薄板片)상 등을 사용할 수 있지만, 특히, 섬유상의 것은 제1 피복부재의 열팽창율을 저하시키는 효과도 기대할 수 있으므로 바람직하다.
제1 피복부재가, 예를 들면, 광반사성 물질과 같은 필러를 포함하는 수지부재에 의해 구성될 경우, 레이저가 조사된 표면의 수지성분이 어블레이션에 의해 제거되어 표면에 필러가 노출된다. 또한, 레이저 광의 조사 스폿을 표면상에서 연속적 또는 순차 이동시킴으로써, 이동 방향으로 스트라이프 형상의 홈이 형성된다. 이 홈은, 레이저 광의 조사 스폿직경에 의해, 예를 들면, 10∼100μm 정도, 전형적으로는 40μm의 폭으로, 0.1∼3μm의 깊이로 형성된다.
(제1 투광성부재)
제1 투광성부재(3)는, 발광소자의 제2 면에 배치된다. 제1 투광성부재(3)의 재료는, 수지, 유리 등을 사용할 수 있다. 수지로서, 실리콘 수지, 실리콘 변성수지, 에폭시 수지, 페놀 수지 등의 열경화성수지, 폴리카보네이트 수지, 아크릴수지, 메틸펜텐 수지, 폴리노보넨 수지 등의 열가소성수지를 사용할 수 있다. 특히, 내광성, 내열성에 뛰어난 실리콘 수지가 바람직하다.
제1 투광성부재(3)는, 상기의 투광성재료에 더해, 파장변환 재료로서 형광체를 포함해도 된다. 형광체는, 발광소자로부터의 발광에 의해 여기 가능한 것이 사용된다. 예를 들면, 청색발광소자 또는 자외선발광소자로 여기 가능한 형광체로서는, 세륨으로 활성화된 이트륨·알루미늄·가넷계 형광체(YAG:Ce); 세륨으로 활성화된 루테튬·알루미늄·가넷계 형광체(LAG:Ce); 유로퓸 및 / 또는 크롬으로 활성화된 질소함유 알루미노 규산 칼슘계 형광체(CaO-Al2O3-SiO2:Eu,Cr); 유로퓸으로 활성화된 실리케이트계 형광체((Sr,Ba)2SiO4:Eu);β사이알론 형광체, CASN계 형광체, SCASN계 형광체 등의 질화물계 형광체; KSF계 형광체(K2SiF6:Mn); 황화물계 형광체, 퀀텀닷 형광체 등을 들 수 있다. 이들의 형광체와, 청색발광소자 또는 자외선발광소자를 조합함으로써, 여러가지 색의 발광장치(예를 들면, 백색계의 발광장치)을 제조할 수 있다.
또한, 제1 투광성부재(3)에는, 점도를 조정하는 등의 목적으로, 각종의 필러 등을 함유시켜도 된다.
(제2 투광성부재)
제2 투광성부재(4)는, 발광소자(1)와 제1 투광성부재(3)를 접착한다. 제2 투광성부재에 형광체나 필러를 함유시켜도 된다.
본 발명은 상술한 실시형태에 한정되는 것이 아니며, 본 발명의 요지를 벗어나지 않는 한 임의의 것으로 하는 것이 가능하다는 것은 말할 것도 없다.
(제3 투광성부재)
제3 투광성부재(40)는, 접착성을 갖춘 투광성의 부재다. 제3 투광성부재(40)는, 패키지(10)의 제1 투광성부재(3)와 도광판(30)이 접촉하도록 배치하는 것이 바람직하다. 제3 투광성부재(40)는 제1 투광성부재(3)의 측면과 제1 피복부재(2)의 측면을 덮는 것이 바람직하다. 이에 의해 발광소자(1)로부터 출사된 광을 측방으로 퍼트릴 수 있기 때문이다. 제3 투광성부재(40)는, 제2 투광성부재(4)와 동일한 재료로 형성할 수 있다.
(도광판)
도광판(30)은 평판상뿐만 아니라, 일부 오목부나 볼록부가 있어도 된다. 오목부에 패키지를 배치할 수 있다. 또한 오목부나 볼록부에 렌즈 등의 기능을 갖게 해도 된다. 또한, 도광판(30)에 구분성을 갖게 하기 위해 움푹부나 차광이나 반사막 등을 형성해도 된다. 또한, 패키지가 배치된 도광판의 반대측에 반사 막이나 차광막을 설치함으로써 패키지로부터의 광을 도광판을 통해서 수평방향으로 퍼트릴 수 있다.
제2　실시형태에 따른 발광장치에 대해서 도면을 이용해서 설명한다. 도 5는, 제2　실시형태에 따른 발광장치의 도광판측으로부터의 개략사시도이다. 도 6은, 제2　실시형태에 따른 발광장치의 개략단면도이다. 도 7은, 제2　실시형태에 따른 발광장치의 개략평면도이다. 여기에서는, 이미 설명한 중간체를 준비하는 공정에 있어서, 패키지(10)를, 도광판(31)에 제3 투광부재(40)를 통해서 배치한 상태로 하여 설명한다. 도면상 패키지 및 제3 투광성부재는, 도면을 보기 편하게 하기 위해 단면부품을 나타내기 위한 해칭(hatching)을 생략하고 있다. 제2　실시형태에 따른 발광장치의 개략사시도는 세로 4셀, 가로 4셀의 합계 16셀로부터 이루어지는 하나의 세그먼트를 구성한다. 이 세그먼트를 복수 조합시킴으로써 임의의 크기의 면상 광원으로 하는 것이 가능하다. 제2　실시형태에 따른 발광장치의 개략단면도(도 6)은 1셀을 나타낸다.
제2　실시형태에 따른 발광장치에 대해서 사전에 준비된 도광판(31)을 사용한다. 도광판(31)은 패키지(10)가 배치되는 면측을 평면으로 하고 평면과 반대측의 면측을 배면으로 한다. 도광판(31)의 배면측에서 주로 패키지(10)의 광은 방출된다. 도광판(31)에 1셀에는 패키지(10)가 배치되는 영역에 제1 오목부(31a)를 가진다. 도광판(31)에 있어서 서로 이웃하는 제1 오목부(31a)의 사이에는 제2 오목부(31b)가 배치되어 있고, 제2 오목부(31b)는 종횡의 직선 교차점을 중심으로 하여 형성되어 있고, 격자형상으로 배치되어 있다. 패키지(10)는 제1 투광성부재(3) 위에 발광소자(1)가 재치되고, 발광소자(1)의 측면에 제2 투광성부재(4)가 배치되고, 제1 피복부재(2)가 제2 투광성부재(4)를 덮어서 배치되어 있다. 제1 오목부(31a)는 평면시에 있어서 4각뿔대 형상으로 되어 있고, 단면시에 있어서, 개구 상방쪽이 저면측보다도 넓은 입구가 되는 사다리꼴이다. 제1 오목부(31a)는 개구 상방의 개구 면적이 저면 면적보다도 크다. 4각뿔대 형상의 저부와 제1 투광성부재(3)가 접하게 패키지(10)가 배치되어 있다. 패키지(10)의 측면은 제3 투광성부재(40)가 배치되어 있다. 도광판(31)의 제2 오목부(31b)에는 반사 부재(70)가 배치되어 있다. 반사 부재(70)의 표면 및 도광판(31)의 평면은 제2 피복부재(50)로 피복되어 있다. 반사 부재(70) 및 제2 피복부재(50)는 패키지(10)로부터의 광을 효율적으로 반사하도록 광반사성 물질이 혼합된 수지가 사용되며, 패키지(10)로부터의 광이 도광판(31)의 배면측으로부터 출사되도록 되어 있다. 또한, 제2 오목부(31b)는 패키지(10)로부터의 광이 도광판(31)의 배면측에서 출사하기 쉬워지도록 경사가 마련되며, 바람직하게는 도광판(31)의 배면으로부터 수직방향으로 광이 취출되도록 하는 경사각도가 바람직하다. 제2 피복부재(50)위로 배선(21)이 설치되어 있다. 제1 배선(21a)은 패키지(10)의 제1 전극(5a)과 전기적으로 접속되며, 제2 배선(21b)은 패키지(10)의 제2 전극(5b)과 전기적으로 접속되고, 이들 접속 부분은 절연 부재(60)로 피복되어 있다. 이 때, 제2 오목부(31b)는 서로 이웃하는 제1 오목부(31a)의 사이, 즉, 셀과 셀과의 이음매가 가장 깊게 되어 있다. 이 제2 오목부(31b) 내에 반사 부재(70)를 배치하기 때문에, 반사 부재(70)에 사용되고 있는 수지의 경화에 따른 수지의 수축(sink mark)이 생겨, 제2 오목부(31b)의 반사 부재(70)의 표면에 완곡한 움푹부가 생기기 쉬워진다. 그 때문에 배선(21)을 인쇄 등을 했을 때에 단선되기 쉬운 우려가 있기 때문에, 이를 막기 위해서 배선(21)의 일부에 광폭부(21c)를 설치하고 있다. 배선(21)은 단선하지 않더라도, 배선(21)을 인쇄할 때에 긁힘이 생기거나 배선이 좁아지거나 하여, 전기저항이 올라갈 우려가 있다. 그 때문에, 제2 오목부(31b)의 가장 움푹한 부분 부근이나 셀과 셀의 이음매에 배선(21)의 광폭부(21c)를 설치하는 것이 바람직하다. 또한, 배선(21)의 광폭부(21c)는, 원형, 타원형상에 한정되지 않고 직사각형이나 다각형으로 할 수 있고, 1개에 한정되지 않고 복수 개, 이에 더해 이들 대신 복수선으로 할 수도 있다. 셀과 셀의 이음매에 복수의 광폭부(21c)를 설치할 경우는, 복수의 광폭부(21c)를 대략 직선형상으로 배치하는 것이 바람직하다.
도광판(31)의 배면은 제1 오목부(31a)의 반대측에 제3 오목부(31c)를 설치하는 것이 바람직하다. 이 제3 오목부(31c)는, 예를 들면, 원추형상, 다각뿔 형상인 것이 바람직하다. 제3 오목부(31c)를 원추형상 등으로 함으로써 패키지(10)로부터 출사된 광이 도광판(31)을 통해서 수평방향이나 경사방향으로 퍼지기 때문이다. 제3 오목부(31c)에 차광부재(80)를 설치해도 된다. 패키지(10)로부터 출사된 광은 바로 위가 가장 강하게 출사되기 때문에, 도광판(31) 전체로 보았을 때에 발광 얼룩이 생기기 쉬워진다. 그래서, 제3 오목부(31c)에 차광부재(80)를 설치함으로써 패키지(10)로부터 출사된 바로 위의 광을 억제하여 발광 얼룩을 저감시킬 수 있다. 차광부재(80)는 제3 오목부(31c)의 전체를 덮어도 좋지만, 제3 오목부(31c)의 일부만, 예를 들면, 제3 오목부(31c)의 깊이 1/4 내지 3/4 정도인 것이 바람직하다. 차광부재(80)는 도광판(31)의 배면시에 있어서 제1 오목부(31a)와 동일 내지 2배 정도 피복하고 있는 것이 바람직하다. 제3 오목부(31c)에 차광부재(80)를 설치한 뒤의 제3 오목부(31c)는 배면시에 있어서, 원뿔대 형상인 것이 바람직하다.
따라서, 도광판(31)은, 발광소자(1)가 배치되는 복수의 제1 오목부(31a)와, 서로 이웃하는 제1 오목부(31a)의 사이에 배치된 제2 오목부(31b)를 갖추고, 제2 오목부(31b)는 반사 부재(70)가 배치되어 있고, 반사 부재(70)을 덮는 제2 피복부재(50)가 배치되어, 배선(21)은 제2 피복부재(50)위에 배치된다. 제2 오목부(31b) 위에 배치된 배선(21)은, 제1 오목부(31a) 위에 배치된 배선(21)보다도 폭이 넓은 부분, 광폭부(21c)를 갖추는 것이 바람직하다.
제3 실시형태에 따른 발광장치에 대해서 도면을 이용하여 설명한다. 도 8은, 제3 실시형태에 따른 발광장치의 개략평면도이다.
제3 실시형태에 따른 발광장치는, 제2 실시형태에 따른 배선이 다른 것 외에는 거의 동일한 형태를 채용한다. 배선(22)은 가로방향으로 서로 이웃하는 패키지(10)의 사이, 특히 서로 이웃하는 패키지(10)의 중간 위치에 광폭부(22c)를 설치하고 있다. 배선(22)은, 가로방향의 중앙 부근에, 서로 이웃하는 패키지(10)의 사이에 굴곡부가 마련되어져, 단차가 있는 직선형상이 되어 있지만, 서로 이웃하는 패키지(10)의 중간 위치에서 벗어난 개소에 굴곡부를 마련되어져 있다. 배선(22)이 굴곡함으로써 인쇄시의 긁힘이나 단선을 억제할 수 있다. 또한, 가로방향에 있어서 패키지(10)가 배치되고 있는 측과 다른 측의 배선(22)에 선폭이 넓은 배선부(22d)를 마련하고 있다. 배선(22)의 선폭을 넓힘으로써 전기저항을 낮추거나, 단선을 방지하거나 할 수 있다. 배선부(22d)의 가로방향의 길이는 특히 따지지 않지만, 상하 방향의 광폭부(22c)의 근방까지 연장되어 있는 것이 바람직하다.
제4 실시형태에 따른 발광장치에 대해서, 도 9를 참조하여 설명한다. 도 9는, 제4 실시형태에 따른 발광장치의 개략단면도이다. 여기에서는, 이미 설명한 중간체를 준비하는 공정에 있어서, 패키지(10)를, 도광판(30)에 제3 투광부재(40)를 통해서 배치한 상태로 하여 설명한다. 한편, 발광소자(1) 및 제2 투광성부재(4)는, 도면의 편의상 단면부품을 나타내기 위한 해칭을 생략하고 있다.
제4 실시형태에 따른 발광장치는, 패키지(10)를, 도광판(30)에 실치한 관통구멍(30A)에 배치하는 것이 타 실시형태와 다르다. 한편, 관통구멍(30A)은, 설치되는 패키지(10)마다 도광판(30)에 형성되어 있다. 패키지(10)는, 발광소자(1)와, 발광소자(1)에 제2 투광성부재(4)를 개재하여 마련된 제1 투광성부재(3)와, 제1 투광성부재(3)에 마련된 제1 광반사막(13)과, 제2 투광성부재(4)를 개재하여 발광소자(1)의 측면측에 설치된 제1 피복부재(2)를 갖추고 있다. 그리고, 패키지(10)는, 도광판(30)에 제3 투광성부재(40)를 개재하여 설치된다. 또한, 도광판(30)위에 배치된 패키지(10)의 측방을 제2 피복부재(50)로 덮고 있는 것이 바람직하다. 제2 피복부재(50)의 두께는 패키지(10)의 두께보다 얇은 것이 바람직하지만, 동일 또는 두껍게 해도 된다. 또한, 패키지(10)를 설치하기 위해서는, 도광판(30)에 형성한 관통구멍(30A)의 일방의 구멍 개구를 막는 작업 시트를 통해서 패키지(10)를 설치하는 것으로 해도 된다.
그리고, 패키지(10)의 제1 투광성부재(3)에 설치되는 제1 광반사막(13)은, 하나의 예로서, 도광판(30)의 표면과 동일평면이 되도록 형성되어 있다. 제1 광반사막(13)은, 광을 반사 혹은 차광하는 것이다. 제1 광반사막(13)은, 제1 투광성부재(3)로부터 보내져 온 광을 80% 이상 차광 혹은 반사하는 재료에 의해 형성하는 것이 바람직하다. 제1 광반사막(13)으로서는, 금속으로 이루어지는 단층막, 금속으로 이루어지는 다층막, 또는 2종 이상의 유전체를 복수 적층시킨 유전체로 이루어지는 다층막(유전체다층막)을 사용할 수 있다. 제1 광반사막(13)은, 하나의 예로서, 스퍼터링법에 의해 형성 가능하다. 제1 광반사막(13)은, 평면시에 있어서, 제1 투광성부재(3)와 동일한 면적, 또는, 제1 투광성부재(3)보다도 큰 면적을 가지고 있어도 된다. 제1 투광성부재(3)의 크기를 크게 함으로써, 발광소자(1)로부터 바로 위로의 광을 측방으로 도광할 수 있기 때문이다. 제1 광반사막(13)을 제1 투광성부재(3)보다도 큰 면적으로 할 경우는, 판상의 제1 광반사막(13)을 이용하는 것이 바람직하다.
또한, 제1 광반사막(13)을 미리 형성하여, 접착재로 접속시킬 경우에는, 예를 들면, 아크릴계, 우레탄계, 스티렌계, 에폭시계, 폴리이미드계, 실리콘계, BT레진계, 에스테르계, 에테르계, 요소계, 폴리아미드계, 페놀계, 셀룰로오스 유도체에 의한 접착제를 단체 혹은 조합시켜 사용할 수 있다.
더욱이, 유전체다층막을 사용할 경우에는, 예를 들면, DBR(distributed Bragg reflector: 분포 브래그 반사)막을 이용할 수 있다. 제1 광반사막(13)으로서는, 그 중에서도, 유전체다층막을 포함하는 막을 사용하는 것이 바람직하다. 유전체다층막이라면 금속 등으로 형성된 반사막에 비교해서 투광편으로부터의 광의 흡수도 적어, 효율적으로 광을 반사할 수 있다. 제1 광반사막(13)으로서 금속막과 유전체다층막의 양자를 사용할 경우는, 설치되는 면으로부터 순서대로, 유전체다층막과 금속막을 배치하는 것이 좋다. 또한, 제1 광반사막(13)은, 금속막을 사용할 경우에는 알루미늄, 은 등의 단체 혹은 합금을 사용할 수 있다.
한편, 발광장치에 있어서, 그 밖의 구성은, 이미 설명한 것과 동등하다.
또한, 각 실시형태에서 설명한 발광장치에 있어서, 패키지(10)의 제1 투광성부재(3)의 구성에 대해서, 도 10a 및 도 10b에 나타내는 것 같은 형태이여도 된다. 도 10a 및 도 10b는, 각 실시형태의 패키지 변형예를 각각 모식적으로 나타내는 모식도이다. 도면상 발광소자는, 도면의 편의상 단면부품을 나타내기 위한 해칭을 생략하고 있다.
패키지(10A)에서는, 제1 투광성부재(3A)가, 발광소자(1)의 측면 및 제2 면을 덮게 형성되어 있다. 이 제1 투광성부재(3A)는, 이미 설명한 것과 재질 등은 동일한 것이다. 제1 투광성부재(3A)가 발광소자(1)의 표면(도에서는 하면)인 제2 면 및 측면에 걸쳐서 형성됨으로써, 광을 발광소자(1)로부터 도광판(30)의 먼 부분까지 보내기 쉬워진다. 또한, 패키지(10B)에서는, 발광소자(1)의 측면 및 제2 면에 설치한 제1 투광성부재(3A)의 하면 및 발광소자(1)의 하면에, 발광소자(1)의 소자전극(5)를 노출하도록 제2광반사막(14)을 형성하는 것으로 해도 좋다. 제2광반사막(14)은, 확산 반사를 할 수 있는 백색 수지를 이용하거나, 이미 설명한 제2 피복부재와 동등한 부재로 형성할 수 있다. 패키지(10B)에서는, 제2광반사막(14)을 갖춤으로써, 도광판(2)측으로부터 조사되는 발광소자(1)로부터의 광의 취출 효율을 더 높일 수 있다.
한편, 도 10a 및 도 10b에 나타내는 패키지(10A, 10B)의 어느 하나를 도광판(30)에 설치해서 사용할 경우에는, 제1 투광성부재(3A)의 상면에 제1 광반사막(13)을 설치한 상태로 사용되게 된다.
다음으로, 제5 실시형태에 따른 발광장치에 대해서, 도 11을 참조하여 설명한다. 도 11은, 제5 실시형태에 따른 발광장치의 개략단면도이다. 여기에서는, 이미 설명한 중간체를 준비하는 공정에 있어서, 패키지(10)를, 도광판(31)에 제3 투광부재(40)를 통해서 배치한 상태로 하여 설명한다. 도면상 패키지 및 제3 투광성부재는, 도면의 편의상 단면부품을 나타내기 위한 해칭을 생략하고 있다. 제5 실시형태에 따른 발광 장치에서는, 제1 배선(21a)에 제1 보조배선(21a1)을 형성한 것, 제2 배선(21b)에 제2 보조배선(21b1)을 형성한 점이, 도 6에서 나타내는 제2　실시형태의 발광장치와 다르다. 즉, 제5 실시형태에 따른 발광 장치에서는, 도광판(31)에 형성되는 제2 오목부(31b)에 충전되는 반사 부재(70) 혹은 제2 피복부재(50)의 일방 또는 양방의 수지재료가 경화시에 수축(sink mark)하여 표면에 완곡한 움푹부가 생길 경우가 있다. 그 때문에, 제1 배선(21a)에 제1 보조배선(21a1)을 설치함과 동시에, 제2 배선(21b)에 제2 보조배선(21b1)을 설치함으로써, 평탄성을 유지하도록 하고 있다.
또한, 제2 피복부재(50)의 표면에 완곡한 움푹부가 생기기 때문에, 제1 배선(21a) 및 제2 배선(21b)이 좁아지거나, 얇아지거나 하여, 전기저항이 높아질 우려가 있다. 그 때문에, 제1 배선(21a)에 제1 보조배선(21a1)을 설치함과 동시에, 제2 배선(21b)에 제2 보조배선(21b1)을 설치함으로써, 전기저항을 낮추거나 단선을 방지할 수 있다.
여기서 사용하는 제1 보조배선(21a1)은, 제1 배선(21a)과 동일한 폭이며 동일한 두께인 재료를 포개서 형성함으로써, 수지재료의 움푹부를 평탄에 가깝도록 하고 있다. 또한, 제2 보조배선(21b1)도 제1 보조배선(21a1)과 마찬가지로, 제2 배선(21b)과 동일한 폭이며 동일한 두께인 재료를 포개서 형성함으로써 수지재료의 움푹부를 평탄에 가깝도록 하고 있다. 한편, 제1 보조배선(21a1) 및 제2 보조배선(21b1)은, 평탄성을 유지할 수 있도록 2층 이상의 복수층이 되도록 형성해도 된다.
또한, 제1 보조배선(21a1) 및 제2 보조배선(21b1)은, 배선 폭을 제1 배선(21a) 및 제2 배선(21b)보다도 넓게 형성해도 된다. 그리고, 제1 보조배선(21a1)은, 제1 배선(21a)의 길이에 50% 이상의 길이로 형성되며, 움푹한 부분을 평탄하게 할 수 있는 범위로 형성된다. 제2 보조배선(21b1)의 길이도 마찬가지로 제2 배선(21b)의 길이의 50% 이상의 길이로 형성된다. 한편, 제1 보조배선(21a1)과 제2 보조배선(21b1)은, 동일한 길이로 형성되거나, 각각 다른 길이로 형성되어도 된다.
제1 보조배선(21a1) 및 제2 보조배선(21b1)은, 제1 배선(21a) 및 제2 배선(21b)과 같이 인쇄 등에 의해 형성할 수 있다. 그 때문에, 가장 움푹한 부분 부근이나 셀과 셀과의 이음매에 걸쳐서 제1 보조배선(21a1) 및 제2 보조배선(21b1)을 제1 배선(21a) 및 제2 배선(21b)에 설치하는 것이 바람직하다.
다음으로, 제6 실시형태에 따른 발광장치에 대해서, 도 12를 참조하여 설명한다. 도 12는, 제6실시형태에 따른 발광장치의 개략단면도이다. 여기에서는, 이미 설명한 중간체를 준비하는 공정에 있어서, 패키지(10)를, 도광판(31)에 제3 투광부재(40)을 통해서 배치한 상태로 하여 설명한다. 도면상 패키지 및 제3 투광성부재는, 도면을 보기 편하게 하기 위해 단면부품을 나타내기 위한 해칭을 생략하고 있다. 제6 실시형태에 따른 발광장치(100d)에서는, 도광판(31)의 제2 오목부(31b)에 제2 피복부재(50)를 형성함과 동시에, 도광판(31)에 형성한 제2 오목부(31b)의 형상을 따라 제3 광반사막(15)을 도광판(31)의 광방사측과 반대측의 표면에 형성하고 있는 점이, 도 6의 제2　실시형태에 따른 발광장치와 다르다.
제3 광반사막(15)은, 제1 오목부(31a)를 제외하고, 도광판(31)에 일측 표면을 덮도록 마련된다. 제3 광반사막(15)은, 예를 들면, 광을 80% 이상 차광 혹은 반사하는 재료에 의해 형성하는 것이 바람직하다. 제3 광반사막(15)으로서는, 금속으로 이루어지는 단층, 금속으로 이루어지는 다층막, 또는 2종이상의 유전체를 복수적층 시킨 유전체로 이루어지는 다층막(유전체다층막)을 사용할 수 있다. 또한, 제3 광반사막(15)은, 하나의 예로서, 스퍼터링법에 의해 형성할 수 있다. 이 제3 광반사막(15)은, 이미 설명한 제1 광반사막과 동등한 재료 및 동등한 형성 방법을 이용할 수 있다.
그리고, 발광장치(100d)는, 도광판(31)의 제2 오목부(31b)에 제2 피복부재(50)를 충전해서 형성하고 있다. 발광장치(100d)는, 접속기판(90)을 통하여, 발광소자(1)의 전극(5)과 전기적인 접속을 행하여도 된다.
배선기판(90)은, 기재에 배선층(91)을 갖추고, 또한, 배선층(91)을 보호하기 위해서 절연재료로 이루어지는 피복층(92)을 갖추고 있다. 배선기판(90)은, 평판상의 지지 부재 및 지지 부재의 표면 및/또는 내부에 배치된 배선층(91)을 갖추고 있다. 한편, 배선기판(90)은, 발광소자(1)의 수, 소자전극의 구성, 크기에 따라 전극의 형상, 크기 등의 구조가 설정된다.
배선기판(90)의 지지 부재는, 절연성 재료를 사용하는 것이 바람직하고, 또한, 발광소자(1)로부터 출사되는 광이나 외광 등을 투과하기 어려운 재료를 사용하는 것이 바람직하다. 배선기판(90)은, 어느 정도의 강도를 가지는 재료이거나, 시트, 플렉시블 기판으로서 사용할 수 있는 재료이여도 된다. 구체적으로는, 알루미나, 질화 알루미늄, 멀라이트 등의 세라믹스, 페놀 수지, 에폭시 수지, 폴리이미드 수지, BT레진(bismaleimide-triazine resin), 폴리프탈아미드(PPA)등의 수지를 들 수 있다.
배선층(91)은, 패키지(10)의 제1 전극(5a)에 전기적으로 접속되는 제1 배선(91a)과, 패키지(10)의 제2 전극(5b)에 전기적으로 접속되는 제2 배선(91b)을 갖추고 있다. 이 제1 배선(91a) 및 제2 배선(91b)은, 형성되는 위치는 다르지만, 이미 설명한 것과 재질 등은 다르지 않다. 그리고, 배선층(91)은, 전극(5)의 위치를 제외하고, 피복층(92)에 의해 피복되어 있다.
피복층(92)은, 배선층(91)을 보호하는 것이다. 피복층(92)은, 패키지(10)의 전극(5)의 위치에 개구(92a)를 형성해서 배선층(91)을 덮도록 설치되어져 있다. 피복층(92)은, 예를 들면, 베이스 재료로서 폴리아미드를 사용하는 절연 부재에 의해 형성되어 있다. 그리고, 피복층(92)은, 예를 들면, 스크린 인쇄 등에 의해 배선층(91)을 덮고, 마스크를 통해서 전극(5)의 위치에 개구(92a)가 설치되어지도록 형성된다.
또한, 배선기판(90)의 배선층(91)은, 패키지(10)의 제1 전극(5a) 및 제2 전극(5b)과 전기적인 접속이 행하여지기 전에, 이미 설명한, 한 쌍의 배선을 형성하는 공정에서 단락되지 않도록 형성된다.
발광장치(100D)는, 이상과 같은 구성을 갖추고 있으므로, 제3 광반사막(15)에 의해, 도광판(31)으로부터의 광의 조사 효율을 낮추지 않고 사용 가능하다.
다음으로, 제7 실시형태에 따른 발광장치에 대해서, 도 13을 참조하여 설명한다. 도 13은, 제7 실시형태에 따른 발광장치의 개략단면도이다. 한편, 이미 설명한 구성에는 동일한 부호를 첨부해서 설명을 생략한다. 또한, 여기에서는, 이미 설명한 중간체를 준비하는 공정에 있어서, 패키지(10)를, 도광판(31)에 제3 투광부재(40)을 통해서 배치한 상태로 하여 설명한다. 이에 더해, 제1 배선(21a) 및 제2 배선(21b)은, 금속 페이스트층으로 형성되어 있는 배선 부분에 레이저 광을 조사해서 금속 페이스트층의 일부를 제거하여 형성하는, 한 쌍의 배선을 형성하는 공정에 의해 형성되는 것으로 한다.
제7 실시형태에 따른 발광장치(100E)에서는, 제2 피복부재(50)에 생기는 움푹한 부분을 평탄하게 하기 위해서 절연 부재(60)를 2층이 되게 설치하고 있는 점이 다르다. 즉, 발광장치(100E)는, 도광판(31)과, 도광판(31)의 제2 오목부(31b)에 충전되는 제2 피복부재(50)와, 도광판(31)의 제1 오목부(31a)에 설치되는 발광소자(1)를 가지는 패키지(10)와, 발광소자(1)의 전극(5)에 각각 접속되어 제2 피복부재(50) 위에 형성되는 제1 배선(21a) 및 제2 배선(21b)과, 제1 배선(21a) 및 제2 배선(21b)을 덮어 외부접속부를 개구하도록 설치된 절연 부재(60)의 절연막(60a)과, 제2 피복부재(50)가 경화할 때에 수축해서 형성되는 움푹부에 대응해서 설치된 절연 부재(60)의 보조 절연막(60b)을 구비하고 있다.
이렇게, 발광장치(100E)에서는, 제2 피복부재(50)의 움푹부를 절연막(60a) 및 보조 절연막(60b)으로 2층이 되도록 덮음으로써, 평탄성을 담보할 수 있다. 그 때문에, 발광장치(100E)에서는, 각 부재의 도포 정밀도의 향상, 작업 속도의 효율화 (예를 들면, UPH:unit per hour)가 가능하다. 보조절연막(60b)은 1층에 한정되지 않고 2층 이상으로 할 수 있다. 또한, 절연막(60a)은, 제2 피복부재(50) 및 한 쌍의 배선(21)의 적어도 일부를 덮고 있으면 된다. 예를 들면, 절연막(60a)은, 한 쌍의 배선(21)의 전기적인 접속을 행하는 부분을 개구한 상태로 형성된다.
한편, 제1 실시형태로부터 제7 실시형태에서는, 도면관계상, 제2 피복부재(50)가 형성되는 구성 부분이 명시되어 있는 도면이나, 제2 피복부재(50) 및 반사 부재(70)가 형성되어 있는 구성 부분을 명시하고 있는 도면을 혼재해서 나타내고 있다. 그러나, 각 실시형태에서는, 도광판(30,31)에 제2 피복부재(50)가 형성되어 있는 구성인 것과, 도광판(30,31)에 제2 피복부재(50) 및 반사 부재(70)를 갖추도록 구성되는, 어느 쪽의 구성이여도 되는 것은 물론이다.
또한, 각 실시형태에 있어서, 광폭부(21c, 22c)를 갖추는 것과, 절연막(60a) 및/또는 보조 절연막(60b)을 갖추도록 형성하여도 상관없다.
1: 발광소자
2: 제1 피복부재
3: 제1 투광성부재
4: 제2 투광성부재
5: 전극
5a: 제1 전극
5b: 제2 전극
10: 패키지
13: 제1 광반사막
14: 제2 광반사막
15: 제3 광반사막
20, 21, 22, 91: 배선
20a, 21a, 91a: 제1 배선
20b, 21b, 91b: 제2 배선
21c, 22c: 광폭부
22d: 배선부
25: 금속 페이스트층
30, 31: 도광판
31a: 제1 오목부
31b: 제2 오목부
31c: 제3 오목부
40: 제3 투광성부재
50: 제2 피복부재
60: 절연 부재
60a: 절연막
60b: 보조 절연막
70: 반사 부재
80: 차광부재
90: 배선 기판
100: 발광장치

Claims (26)

  1. 제1 면과 상기 제1 면과 반대인 제2 면을 갖는 발광소자와, 상기 발광소자의 상기 제2 면측에 배치된 제1 투광성부재와, 상기 발광소자의 상기 제1 면측에 설치된 한 쌍의 전극과, 상기 한 쌍의 전극이 노출되도록 상기 발광소자를 덮는 제1 피복부재를 구비하는 패키지와,
    상기 패키지가 배치된 도광판과,
    상기 도광판의 위이고 또한 상기 패키지의 측방을 덮는 제2 피복부재와,
    노출된 상기 한 쌍의 전극과 상기 제1 피복부재를 연속하여 덮고, 상기 한 쌍의 전극과 각각 연결되며, 수지와 금속분의 혼합물인 한 쌍의 배선과,
    상기 발광소자의 측면에 배치된 제2 투광성부재
    를 구비한 발광장치로서,
    상기 한 쌍의 전극 사이에 배치된 상기 제1 피복부재는, 일부가 제거되어 있는 발광장치.
  2. 제1 면과 상기 제1 면과 반대인 제2 면을 갖는 발광소자와, 상기 발광소자의 상기 제2 면측에 배치된 제1 투광성부재와, 상기 발광소자의 상기 제1 면측에 설치된 한 쌍의 전극과, 상기 한 쌍의 전극이 노출되도록 상기 발광소자를 덮는 제1 피복부재를 구비하는 패키지와,
    상기 패키지가 배치된 도광판과,
    상기 도광판의 위이고 또한 상기 패키지의 측방을 덮는 제2 피복부재와,
    노출된 상기 한 쌍의 전극과 상기 제1 피복부재를 연속하여 덮고, 상기 한 쌍의 전극과 각각 연결되며, 수지와 금속분의 혼합물인 한 쌍의 배선과,
    상기 패키지 또는 상기 발광소자와 상기 도광판을 접착하는 제3 투광성부재
    를 구비한 발광장치로서,
    상기 한 쌍의 전극 사이에 배치된 제1 피복부재는 일부가 제거되어 있고,
    상기 도광판은 제1 오목부 또는 관통구멍을 갖고 있으며,
    상기 제1 오목부 또는 상기 관통구멍에, 상기 패키지 또는 상기 발광소자가 배치되어 있고,
    상기 제3 투광성부재가 상기 제1 오목부 또는 상기 관통구멍에 배치되어 있는 발광장치.
  3. 제1 면과 상기 제1 면과 반대인 제2 면을 갖는 발광소자와, 상기 발광소자의 상기 제2 면측에 배치된 제1 투광성부재와, 상기 발광소자의 상기 제1 면측에 설치된 한 쌍의 전극과, 상기 한 쌍의 전극이 노출되도록 상기 발광소자를 덮는 제1 피복부재를 구비하는 패키지와,
    상기 패키지가 배치된 도광판과,
    상기 도광판의 위이고 또한 상기 패키지의 측방을 덮는 제2 피복부재와,
    노출된 상기 한 쌍의 전극과 상기 제1 피복부재를 연속하여 덮고, 상기 한 쌍의 전극과 각각 연결되며, 수지와 금속분의 혼합물인 한 쌍의 배선
    을 구비한 발광장치로서,
    상기 한 쌍의 전극 사이에 배치된 제1 피복부재는 일부가 제거되어 있고,
    상기 한 쌍의 전극 사이의 적어도 하나의 홈은, 10㎛ 이상 100㎛ 이하의 폭과 0.1㎛ 이상 3㎛ 이하의 깊이를 갖는 발광장치.
  4. 제1항에 있어서,
    상기 제2 투광성부재는, 상기 발광소자의 상기 제2 면과 상기 제1 투광성부재의 사이에 배치되어 있고,
    상기 제2 투광성부재는, 상기 발광소자의 상기 제2 면과 상기 제1 투광성부재를 접착하고 있는, 발광장치.
  5. 제1항에 있어서,
    상기 제1 투광성부재 상에 상기 발광소자를 재치한 상태에서, 상기 제2 투광성부재의 외면이 상기 패키지의 비스듬히 상방향으로 향하는 향상으로 되어 있는, 발광장치.
  6. 제1항 또는 제3항에 있어서,
    상기 도광판은 제1 오목부 또는 관통구멍을 가지며,
    상기 제1 오목부 또는 상기 관통구멍에 상기 패키지 또는 상기 발광소자가 배치되어 있고,
    상기 패키지 또는 상기 발광소자와 상기 도광판을 접착하는 제3 투광성부재가 상기 제1 오목부 또는 상기 관통구멍 내에 배치되어 있는, 발광장치.
  7. 제1항 또는 제2항에 있어서,
    상기 한 쌍의 전극 사이의 적어도 하나의 홈은, 10㎛ 이상 100㎛ 이하의 폭과 0.1㎛ 이상 3㎛ 이하의 깊이를 갖는, 발광장치
  8. 제2항에 있어서,
    상기 제1 오목부의 깊이는, 상기 패키지의 높이와 같거나 또는 상기 패키지의 높이보다 얕은, 발광장치.
  9. 제6항에 있어서,
    상기 제1 오목부의 깊이는, 상기 패키지의 높이와 같거나 또는 상기 패키지의 높이보다 얕은, 발광장치.
  10. 제1항 내지 제3항 중 어느 하나의 항에 있어서,
    상기 한 쌍의 전극의 두께는 1㎛ 이상 50㎛ 이하인, 발광장치.
  11. 제2항에 있어서,
    상기 제3 투광성부재는 상기 패키지를 향하여 비스듬한 상방향의 외면을 형성하고 있는, 발광장치.
  12. 제6항에 있어서,
    상기 제3 투광성부재는 상기 패키지를 향하여 비스듬한 상방향의 외면을 형성하고 있는, 발광장치.
  13. 제1항 내지 제3항 중 어느 하나의 항에 있어서,
    상기 금속분의 크기는 0.01μm 이상 10μm 이하인, 발광장치.
  14. 제1항 내지 제3항 중 어느 하나의 항에 있어서
    상기 한 쌍의 전극에 함유된 상기 금속분의 농도는 60중량% 이상 95중량% 이하인, 발광장치.
  15. 제2항에 있어서,
    상기 도광판은 제2 오목부를 더 가지며,
    상기 제2 오목부는 이웃하는 상기 제1 오목부 사이에 배치되고, 상기 제2 오목부는 가로 세로 직선의 교점을 중심으로 형성되어 있으며, 격자 형태로 배치되어 있는, 발광장치.
  16. 제6항에 있어서,
    상기 도광판은 제2 오목부를 더 가지며,
    상기 제2 오목부는 이웃하는 상기 제1 오목부 사이에 배치되고, 상기 제2 오목부는 가로 세로 직선의 교점을 중심으로 형성되어 있으며, 격자 형태로 배치되어 있는, 발광장치.
  17. 제15항에 있어서,
    상기 한 쌍의 배선은 그 일부에 다른 부분보다 폭이 넓은 광폭부를 가지며,
    상기 광폭부는 상기 제2 오목부에 설치되어 있는, 발광장치.
  18. 제16항에 있어서,
    상기 한 쌍의 배선은 그 일부에 다른 부분보다 폭이 넓은 광폭부를 가지며,
    상기 광폭부는 상기 제2 오목부에 설치되어 있는, 발광장치.
  19. 제2항에 있어서,
    상기 도광판은 상기 제1 오목부의 반대측에 제3 오목부가 더 설치되어 있고,
    상기 제3 오목부에는 차광부재가 설치되어 있는, 발광장치.
  20. 제6항에 있어서,
    상기 도광판은 상기 제1 오목부의 반대측에 제3 오목부가 더 설치되어 있고,
    상기 제3 오목부에는 차광부재가 설치되어 있는, 발광장치.
  21. 제1항 내지 제3항 중 어느 하나의 항에 있어서,
    상기 한 쌍의 전극은 절연부재로 덮여 있는, 발광장치.
  22. 제21항에 있어서,
    상기 절연부재는 착색되어 있는, 발광장치.
  23. 제21항에 있어서,
    상기 절연부재는 투명 또는 반투명인, 발광장치.
  24. 제21항에 있어서,
    상기 절연부재는 20% 이상 95% 이하의 광투과율을 갖는, 발광장치.
  25. 제21항에 있어서,
    상기 절연부재는 0.5㎛ 내지 100㎛의 두께를 갖는, 발광장치.
  26. 제1항 또는 제2항에 있어서,
    상기 제1 피복부재는 홈을 갖는, 발광장치.
KR1020230126302A 2019-01-29 2023-09-21 발광장치의 제조방법 KR20230140443A (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JPJP-P-2019-013385 2019-01-29
JP2019013385 2019-01-29
JP2019039687 2019-03-05
JPJP-P-2019-039687 2019-03-05
JP2019059486 2019-03-26
JPJP-P-2019-059486 2019-03-26
JP2019238083A JP6959552B2 (ja) 2019-01-29 2019-12-27 発光装置の製造方法
JPJP-P-2019-238083 2019-12-27
KR1020200009721A KR102583752B1 (ko) 2019-01-29 2020-01-28 발광장치의 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020200009721A Division KR102583752B1 (ko) 2019-01-29 2020-01-28 발광장치의 제조방법

Publications (1)

Publication Number Publication Date
KR20230140443A true KR20230140443A (ko) 2023-10-06

Family

ID=69374201

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020200009721A KR102583752B1 (ko) 2019-01-29 2020-01-28 발광장치의 제조방법
KR1020230126302A KR20230140443A (ko) 2019-01-29 2023-09-21 발광장치의 제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020200009721A KR102583752B1 (ko) 2019-01-29 2020-01-28 발광장치의 제조방법

Country Status (6)

Country Link
US (2) US11380817B2 (ko)
EP (2) EP3690965B1 (ko)
JP (1) JP7157359B2 (ko)
KR (2) KR102583752B1 (ko)
CN (1) CN111490134A (ko)
TW (1) TWI817669B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7116327B2 (ja) * 2019-12-27 2022-08-10 日亜化学工業株式会社 発光モジュールおよび発光モジュールの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012124443A (ja) 2010-11-15 2012-06-28 Citizen Holdings Co Ltd 半導体発光装置及びその製造方法
JP2017118098A (ja) 2015-12-21 2017-06-29 日亜化学工業株式会社 発光装置の製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001076569A (ja) 1999-09-07 2001-03-23 Fujikura Ltd メンブレン回路の製造方法
JP4038050B2 (ja) 2002-01-11 2008-01-23 アルプス電気株式会社 プリント配線基板の製造方法
JP5196097B2 (ja) * 2006-08-29 2013-05-15 日亜化学工業株式会社 半導体発光素子の製造方法及び半導体発光素子、並びにそれを用いた発光装置
WO2012070590A1 (ja) * 2010-11-24 2012-05-31 Jsr株式会社 樹脂組成物、絶縁膜、膜形成方法および電子部品
US8591072B2 (en) * 2011-11-16 2013-11-26 Oree, Inc. Illumination apparatus confining light by total internal reflection and methods of forming the same
CN104488040B (zh) 2012-07-20 2018-08-03 东洋纺株式会社 使用激光刻蚀加工用导电性糊剂而成的回路配线、电路及触摸面板
US10439111B2 (en) * 2014-05-14 2019-10-08 Genesis Photonics Inc. Light emitting device and manufacturing method thereof
US9595485B2 (en) * 2014-06-26 2017-03-14 Nxp Usa, Inc. Microelectronic packages having embedded sidewall substrates and methods for the producing thereof
TWI563613B (en) * 2014-07-30 2016-12-21 Advanced Semiconductor Eng Method of manufacturing electronic package module and electronic package module manufactured by the same
JP2016082002A (ja) 2014-10-14 2016-05-16 大日本印刷株式会社 配線基板および実装基板
JP6443877B2 (ja) 2014-11-12 2018-12-26 伸 唐沢 蓄光表示板及びその製造方法
US10199533B2 (en) * 2015-12-21 2019-02-05 Nichia Corporation Method of manufacturing light emitting device
US11043790B2 (en) * 2016-05-25 2021-06-22 Sharp Kabushiki Kaisha Light emitting device and method of manufacturing light emitting device
JP6848245B2 (ja) 2016-07-27 2021-03-24 日亜化学工業株式会社 発光装置
US10043956B2 (en) 2016-09-29 2018-08-07 Nichia Corporation Method for manufacturing light emitting device
JP2018056397A (ja) 2016-09-29 2018-04-05 日亜化学工業株式会社 メタルベース基板の製造方法、半導体装置の製造方法、メタルベース基板、及び、半導体装置
JP6504221B2 (ja) 2016-09-29 2019-04-24 日亜化学工業株式会社 発光装置の製造方法
JP2018101521A (ja) 2016-12-20 2018-06-28 オムロン株式会社 導光板、面光源装置、表示装置及び電子機器
JP6834469B2 (ja) * 2016-12-27 2021-02-24 日亜化学工業株式会社 発光装置及びその製造方法
JP6790899B2 (ja) * 2017-02-17 2020-11-25 日亜化学工業株式会社 発光モジュールの製造方法及び発光モジュール
US20180335559A1 (en) 2017-05-17 2018-11-22 Seohan Litek Co., Ltd. Backlight unit and luminous flux control member for local dimming
JP6766795B2 (ja) * 2017-06-30 2020-10-14 日亜化学工業株式会社 発光モジュールの製造方法及び発光モジュール
JP7112190B2 (ja) * 2017-09-29 2022-08-03 日機装株式会社 発光装置
JP2019168622A (ja) * 2018-03-26 2019-10-03 スタンレー電気株式会社 視線誘導シート、視線誘導システム、車両用照明装置、および、車両
KR102593358B1 (ko) * 2018-08-14 2023-10-25 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 광원 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012124443A (ja) 2010-11-15 2012-06-28 Citizen Holdings Co Ltd 半導体発光装置及びその製造方法
JP2017118098A (ja) 2015-12-21 2017-06-29 日亜化学工業株式会社 発光装置の製造方法

Also Published As

Publication number Publication date
JP2022008965A (ja) 2022-01-14
JP7157359B2 (ja) 2022-10-20
KR102583752B1 (ko) 2023-09-26
US11380817B2 (en) 2022-07-05
TWI817669B (zh) 2023-10-01
US11888088B2 (en) 2024-01-30
EP3690965A1 (en) 2020-08-05
EP3869573A1 (en) 2021-08-25
KR20200094100A (ko) 2020-08-06
US20200243711A1 (en) 2020-07-30
EP3690965B1 (en) 2021-03-10
CN111490134A (zh) 2020-08-04
US20220302341A1 (en) 2022-09-22
TW202310456A (zh) 2023-03-01

Similar Documents

Publication Publication Date Title
US10429011B2 (en) Method of manufacturing light emitting device
JP6332303B2 (ja) 金属被覆方法及び発光装置とその製造方法
US10529699B2 (en) Light source module, method of manufacturing the module, and backlight unit including the light source module
US11652198B2 (en) Light-emitting device including wirings in groove structure
KR20230140443A (ko) 발광장치의 제조방법
US11264552B2 (en) Light emitting device, light emitting module, method of manufacturing light emitting device, and method of manufacturing light emitting module
CN108878625B (zh) 发光装置及其制造方法
JP7393617B2 (ja) 発光装置、及びその製造方法
JP7381848B2 (ja) 発光装置及びその製造方法
JP6959552B2 (ja) 発光装置の製造方法
US11181772B2 (en) Light-emitting module, method for manufacturing the same, and liquid-crystal display device
JP7335498B2 (ja) 発光装置、及びその製造方法
KR102512356B1 (ko) 발광장치 및 그 제조방법
US20220199878A1 (en) Light-emitting device
JP7116327B2 (ja) 発光モジュールおよび発光モジュールの製造方法
JP6784319B2 (ja) 発光装置、発光モジュール、発光装置及び発光モジュールの製造方法
CN111129259A (zh) 发光装置、发光模块、发光装置以及发光模块的制造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal