KR20230139856A - 전자 장치 - Google Patents

전자 장치 Download PDF

Info

Publication number
KR20230139856A
KR20230139856A KR1020220036273A KR20220036273A KR20230139856A KR 20230139856 A KR20230139856 A KR 20230139856A KR 1020220036273 A KR1020220036273 A KR 1020220036273A KR 20220036273 A KR20220036273 A KR 20220036273A KR 20230139856 A KR20230139856 A KR 20230139856A
Authority
KR
South Korea
Prior art keywords
layer
circuit board
antenna
grooves
disposed
Prior art date
Application number
KR1020220036273A
Other languages
English (en)
Inventor
김성환
이현재
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220036273A priority Critical patent/KR20230139856A/ko
Priority to US18/089,621 priority patent/US20230307819A1/en
Priority to CN202310074587.XA priority patent/CN116805760A/zh
Publication of KR20230139856A publication Critical patent/KR20230139856A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/005—Damping of vibrations; Means for reducing wind-induced forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/08—Means for collapsing antennas or parts thereof
    • H01Q1/085—Flexible aerials; Whip aerials with a resilient base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H01Q1/243—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use with built-in antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/08—Arrays of individually energised antenna units similarly polarised and spaced apart the units being spaced along or adjacent to a rectilinear path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H04M1/0277—Details of the structure or mounting of specific components for a printed circuit board assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1401—Mounting supporting structure in casing or on frame or rack comprising clamping or extracting means
    • H05K7/1402—Mounting supporting structure in casing or on frame or rack comprising clamping or extracting means for securing or extracting printed circuit boards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Human Computer Interaction (AREA)
  • Signal Processing (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

전자 장치는 표시 영역을 포함하는 표시 패널; 상기 표시 패널 상에 배치되고 상기 표시 영역에 중첩하는 제1 면 및 상기 제1 면에 연결된 제1 측면을 포함하는 안테나층; 및 상기 안테나층에 연결되는 회로 기판을 포함한다. 상기 회로 기판은 일부가 상기 안테나층의 상기 제1 면과 마주하는 제2 면, 및 상기 제2 면에 연결된 제2 측면을 포함하고, 상기 제1 측면은 상기 제2 측면과 접촉할 수 있다.

Description

전자 장치{ELECTRONIC APPARATUS}
본 발명은 전자 장치에 관한 발명이며, 보다 상세하게는 안테나를 포함하는 전자 장치에 관한 것이다.
텔레비전, 휴대 전화, 태블릿, 컴퓨터, 네비게이션, 게임기 등과 같은 전자 장치들은 사용자에게 영상을 제공하기 위해 표시 모듈을 포함할 수 있다. 전자 장치는 표시 모듈 외에도 안테나 모듈, 카메라 모듈 또는 배터리 모듈과 같은 다양한 전자 모듈들을 포함할 수 있다. 안테나 모듈은 전자 장치에 네트워크, 와이파이, 블루투스와 같은 무선 통신을 지원할 수 있다. 안테나 모듈은 전자 장치의 내부에 배치되거나, 전자 장치의 외형을 형성하는 금속 물질을 방사체로 하여 특정 주파수 범위의 신호를 송수신할 수 있다.
최근, 사용자의 편의성 및 휴대성을 위해 전자 장치가 고기능화, 박형화 및 소형화 됨에 따라, 신뢰성을 유지하면서 전자 모듈들을 효율적으로 실장할 수 있는 전자 장치에 대한 연구가 필요하다.
본 발명의 목적은 전자 장치에 포함된 안테나층 및 안테나층에 연결된 회로 기판의 손상을 방지함으로써, 신뢰성이 향상된 안테나층 및 회로 기판을 제공하는 것이다.
본 발명의 목적은 안테나층을 포함하며, 베젤 영역의 면적이 감소된 전자 장치를 제공하는 것이다.
일 실시예는 표시 영역을 포함하는 표시 패널; 상기 표시 패널 상에 배치되고, 상기 표시 영역에 중첩하는 제1 면 및 상기 제1 면에 연결된 제1 측면을 포함하는 안테나층; 및 상기 안테나층에 연결되는 회로 기판을 포함하고, 상기 회로 기판은 일부가 상기 안테나층의 상기 제1 면과 마주하는 제2 면, 및 상기 제2 면에 연결된 제2 측면을 포함하는 전자 장치를 제공한다. 상기 제1 측면은 상기 제2 측면과 접촉할 수 있다.
상기 제1 측면은 복수의 제1 그루브들을 포함하고, 상기 제2 측면은 상기 복수의 제1 그루브들과 맞물려서 형성되는 제2 그루브들을 포함할 수 있다.
상기 복수의 제1 그루브들 및 상기 복수의 제2 그루브들 각각은 곡면을 포함할 수 있다.
상기 복수의 제1 그루브들 상기 회로 기판의 상기 제2 면 상에서 다각형의 형상을 가질 수 있다.
상기 안테나층은 베이스 필름; 상기 베이스 필름 상에 배치된 복수의 안테나들; 및 상기 복수의 안테나들에 각각 전기적으로 연결된 복수의 안테나 패드들을 포함할 수 있다.
상기 제1 측면은 상기 베이스 필름에 의해 정의될 수 있다.
상기 회로 기판은 베이스층; 상기 베이스층 상에 배치되고, 각각이 상기 복수의 안테나 패드들에 전기적으로 연결된 연결 패드들을 포함하는 도전층; 및 상기 도전층 상에 배치되고, 상기 연결 패드들을 노출하는 커버층을 포함할 수 있다.
상기 제2 측면은 상기 커버층에 의해 정의될 수 있다.
상기 안테나층은 소정의 곡률로 벤딩되는 일 부분을 포함하고, 상기 제1 측면은 상기 일 부분의 끝 단에 대응될 수 있다.
상기 회로 기판은 상기 제2 면 상에서 상기 회로 기판의 적어도 일부가 상기 표시 패널과 중첩하도록 벤딩 될 수 있다.
상기 전자 장치는 상기 표시 패널 상에 배치된 복수의 감지 전극들을 더 포함하고, 상기 복수의 안테나들은 상기 복수의 감지 전극들에 중첩할 수 있다.
상기 전자 장치는 상기 표시 패널 상에 배치된 복수의 감지 전극들을 더 포함하고, 상기 복수의 안테나들은 상기 복수의 감지 전극들 중 적어도 일부와 동일 층 상에 배치될 수 있다.
상기 전자 장치는 상기 표시 패널 상에 배치된 편광층을 더 포함하고, 상기 안테나층은 상기 표시 패널과 상기 편광층 사이에 배치될 수 있다.
일 실시예는 표시 영역을 포함하는 표시 패널; 상기 표시 패널 상에 배치된 안테나층; 및 상기 안테나층에 연결된 회로 기판을 포함하는 전자 장치를 제공한다. 상기 안테나층의 제1 측면은 복수의 제1 그루브들을 포함하고, 상기 회로 기판의 제2 측면은 상기 복수의 제1 그루브들과 마주하며, 상기 복수의 제1 그루브들에 대응하는 형상을 갖는 복수의 제2 그루브들을 포함할 수 있다.
상기 복수의 제1 그루브들은 상기 복수의 제2 그루브들과 맞물리며 접촉할 수 있다.
일 실시예는 영상을 표시 하는 표시 패널; 상기 표시 패널 상에 배치되고, 제1 면 및 상기 제1 면에 연결된 제1 측면을 포함하는 안테나층; 및 상기 안테나층의 상기 제1 측면에 인접하게 배치되며, 상기 안테나층에 연결된 회로 기판을 포함하고, 상기 제1 면과 마주하는 상기 회로 기판의 제2 면은 단차를 포함하고, 상기 단차는 상기 제1 측면과 마주하는 전자 장치를 제공한다.
상기 회로 기판의 상기 제2 면은 상기 안테나층의 상기 제1 면에 접촉하는 제1 부분 면 및 상기 재1 면으로부터 이격되는 제2 부분 면을 포함하고, 상기 단차는 상기 회로 기판의 두께 방향에서 상기 제1 부분 면과 상기 제2 부분 면 사이의 거리에 대응될 수 있다.
상기 제2 부분 면은 상기 제2 면 상에서 상기 회로 기판의 적어도 일부가 상기 표시 패널과 마주하도록 벤딩 될 수 있다.
상기 단차는 상기 제1 측면에 접촉할 수 있다.
상기 제1 측면은 복수의 제1 그루브들을 포함하고, 상기 단차는 상기 복수의 제1 그루브들에 대응되는 복수의 제2 그루브들을 포함할 수 있다.
본 발명의 일 실시예에 따른 전자 장치는 서로 벤딩되며 연결되는 안테나층및 회로 기판을 포함하고, 벤딩에 의해 가해지는 충격이 완화됨으로써 회로 기판 및 안테나층의 손상과 불량이 방지될 수 있다. 이에 따라, 전자 장치의 신뢰성이 향상될 수 있다.
본 발명의 일 실시예에 따른 전자 장치는 벤딩되는 영역의 면적이 감소된 안테나층을 포함하며, 이에 따라, 전자 장치의 베젤 영역의 면적은 감소될 수 있다.
도 1은 본 발명의 일 실시예에 따른 전자 장치의 사시도이다.
도 2a는 본 발명의 일 실시예에 따른 전자 장치의 분해 사시도이다.
도 2b는 도 2a에 도시된 본 발명의 일 실시예에 따른 회로 기판의 사시도이다.
도 3은 본 발명의 일 실시예에 따른 입력 센서의 평면도이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 안테나층의 평면도들이다.
도 5는 본 발명의 일 실시예에 따른 전자 장치의 단면도이다.
도 6a는 도 2a의 선 I-I'에 대응하는 본 발명의 일 실시예에 따른 전자 장치의 단면도이다.
도 6b는 본 발명의 비교 실시예에 따른 전자 장치의 단면도이다.
도 7은 본 발명의 일 실시예에 따른 안테나층의 평면도이다.
도 8a 내지 도 8d는 도 7의 일 영역(AA)에 대응하는 본 발명의 일 실시예에 따른 안테나층의 확대 평면도들이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면들을 참조하여 본 발명의 일 실시예에 따른 전자 장치에 대하여 설명한다.
전자 장치(ED)는 전기적 신호에 따라 활성화되며 영상을 표시하는 장치일 수 있다. 전자 장치(ED)는 텔레비전, 외부 광고판 등과 같은 대형 장치를 비롯하여, 모니터, 휴대 전화, 태블릿, 네비게이션, 게임기 등과 같은 중소형 장치일 수 있으며, 일 실시예의 전자 장치(ED)는 웨어러블 장치일 수도 있다. 전자 장치(ED)는 네트워크, 와이파이, 블루투스와 같은 무선 통신이 가능한 장치일 수 있다. 전자 장치(ED)는 본 발명의 개념에서 벗어나지 않는 한, 어느 하나의 실시예로 한정되는 것은 아니다. 도 1은 전자 장치(ED)가 휴대 전화인 것을 예시적으로 도시하였다.
도 1을 참조하면, 전자 장치(ED)는 평면 상에서 제1 방향(DR1)으로 연장된 단변들을 갖고, 제2 방향(DR2)으로 연장된 장변들을 갖는 직사각형 형상일 수 있다. 그러나 이에 한정되지 않고, 전자 장치(ED)는 원형, 다각형 등의 다양한 형상을 가질 수 있다.
전자 장치(ED)는 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 면에 평행한 표시면(DS)을 통해 제3 방향(DR3)으로 영상을 표시할 수 있다. 제3 방향(DR3)은 전자 장치(ED)의 표시면(DS)의 법선 방향에 실질적으로 평행할 수 있다. 일 실시예에서 표시면(DS)은 전자 장치(ED)의 전면(front surface)에 대응될 수 있다.
본 실시예에서 영상이 표시되는 방향을 기준으로 각 부재들 (또는 각 유닛들)의 전면(또는 상면)과 배면(또는 하면)이 정의될 수 있다. 전면과 배면은 제3 방향(DR3)에서 서로 대향(opposing)될 수 있고, 전면과 배면 각각의 법선 방향은 제3 방향(DR3)에 평행할 수 있다. 제3 방향(DR3)을 따라 정의되는 전면과 배면 사이의 이격 거리는 부재(또는 유닛)의 두께에 대응될 수 있다.
본 명세서에서 "평면 상에서"는 제3 방향(DR3)에서 바라본 상태로 정의될 수 있다. 본 명세서에서 "단면 상에서"는 제1 방향(DR1) 또는 제2 방향(DR2)에서 바라본 상태로 정의될 수 있다. 한편, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다.
도 1은 평면형 표시면(DS)을 갖는 전자 장치(ED)를 예시적으로 도시하였다. 그러나 전자 장치(ED)의 표시면(DS)의 형태는 이에 제한되지 않고, 곡면형이거나 입체형 일 수 있다.
전자 장치(ED)는 플렉서블(flexible)한 것일 수 있다. “플렉서블”이란 휘어질 수 있는 특성을 의미하며, 완전히 접히는 구조에서부터 수 나노미터 수준으로 휠 수 있는 구조까지 모두 포함하는 것 일 수 있다. 예를 들어, 플렉서블 전자 장치(ED)는 커브드(curved) 장치 또는 폴더블(foldable) 장치일 수 있다. 이에 한정되지 않고, 전자 장치(ED)는 리지드(rigid)한 것 일 수 있다.
전자 장치(ED)의 표시면(DS)은 표시부(D-AA) 및 비표시부(D-NAA)를 포함할 수 있다. 표시부(D-AA)는 전자 장치(ED)의 전면 내에서 영상이 표시되는 부분일 수 있다. 표시부(D-AA)의 형상은 도 1에 도시된 것에 한정되지 않으며, 전자 장치(ED)의 디자인에 따라 다양한 형상을 가질 수 있다.
비표시부(D-NAA)는 전자 장치(ED)의 전면 내에서 영상이 표시되지 않는 부분일 수 있다. 비표시부(D-NAA)는 소정의 컬러를 가지며 광을 차단하는 부분일 수 있다. 비표시부(D-NAA)는 표시부(D-AA)에 인접할 수 있다. 예를 들어, 비표시부(D-NAA)는 표시부(D-AA)의 외측에 배치되어 표시부(D-AA)를 둘러쌀 수 있다. 다만, 이는 예시적으로 도시한 것이고, 비표시부(D-NAA)는 표시부(D-AA)의 일 측에만 인접하거나, 전자 장치(ED)의 전면이 아닌 측면에 배치될 수 있다. 그러나 이에 한정되지 않고, 비표시부(D-NAA)는 생략될 수도 있다.
도 2a는 도 1에 도시된 본 발명의 일 실시예에 따른 전자 장치의 분해 사시도이다. 도 2b는 도 2a에 도시된 본 발명의 일 실시예에 따른 회로 기판의 사시도이다. 도 2b는 안테나층(AL)으로부터 분리된 회로 기판(A-FPC)을 도시하였다.
도 2a를 참조하면, 전자 장치(ED)는 윈도우(WD), 안테나층(AL), 회로 기판(A-FPC) 및 표시 모듈(DM)을 포함할 수 있다.
윈도우(WD)는 표시 모듈(DM) 및 안테나층(AL) 상에 배치될 수 있다. 윈도우(WD)는 윈도우(WD) 아래 배치된 전자 장치(ED)의 구성들의 형상에 대응하는 형상을 가지며, 전자 장치(ED)의 구성들을 커버할 수 있다. 윈도우(WD)는 외부 충격이나 스크래치로부터 윈도우(WD) 아래 배치된 구성들을 보호할 수 있다.
윈도우(WD)는 광학적으로 투명한 절연 물질을 포함할 수 있다. 예를 들어, 윈도우(WD)는 유리, 사파이어, 또는 플라스틱 등을 포함할 수 있다. 윈도우(WD)는 단층 또는 다층 구조를 가질 수 있다. 다층 구조의 윈도우(WD)는 접착제로 결합된 복수의 플라스틱 필름들을 포함하거나, 접착제로 결합된 유리 기판과 플라스틱 필름을 포함할 수 있다. 한편, 윈도우(WD)는 투명한 기판 상에 배치된 지문 방지층, 위상 제어층, 하드 코팅층과 같은 기능층을 더 포함할 수 있다.
윈도우(WD)의 전면은 상술한 전자 장치(ED)의 표시면(DS, 도 1 참조)에 대응될 수 있다. 윈도우(WD)의 전면은 투과 영역(TA) 및 베젤 영역(BZA)을 포함할 수 있다.
투과 영역(TA)은 광학적으로 투명한 영역일 수 있다. 투과 영역(TA)은 전자 장치(ED)의 표시부(D-AA, 도 1 참조)에 대응될 수 있다. 사용자는 윈도우(WD)의 투과 영역(TA)을 통해 출광되는 영상을 시인할 수 있다.
베젤 영역(BZA)은 투과 영역(TA) 대비 광 투과율이 낮은 영역일 수 있다. 베젤 영역(BZA)은 투명한 기판 상에 소정의 컬러를 갖는 물질이 증착, 코팅 또는 인쇄된 영역에 대응될 수 있다. 베젤 영역(BZA)은 전자 장치(ED)의 비표시부(D-NAA, 도 1 참조)에 대응될 수 있다. 베젤 영역(BZA)은 베젤 영역(BZA)에 중첩하여 배치된 표시 모듈(DM) 및 안테나층(AL)의 일 구성들이 외부에서 시인되는 것을 방지할 수 있다.
베젤 영역(BZA)은 투과 영역(TA)의 형상을 정의할 수 있다. 베젤 영역(BZA)은 투과 영역(TA)에 인접하며, 투과 영역(TA)을 에워쌀 수 있다. 그러나, 베젤 영역(BZA)의 형상이 이에 제한되는 것은 아니며, 일 실시예에서 베젤 영역(BZA)은 생략될 수 있다.
표시 모듈(DM)은 윈도우(WD) 아래에 배치될 수 있다. 일 실시예에 따르면 표시 모듈(DM)은 표시 패널(DP) 및 표시 패널(DP) 상에 배치된 입력 센서(IS)를 포함할 수 있다.
표시 모듈(DM)은 표시 영역(AA) 및 비표시 영역(NAA)을 포함할 수 있다. 표시 영역(AA)은 전기적 신호에 따라 활성화되는 영역일 수 있다. 표시 모듈(DM)은 표시 영역(AA)을 통해 영상을 표시하거나, 외부 입력을 감지할 수 있다. 표시 모듈(DM)의 표시 영역(AA)은 투과 영역(TA)에 중첩할 수 있다. 한편, 본 명세서에서 "영역/부분과 영역/부분이 중첩한다"는 것은 동일한 면적 및/또는 동일한 형상을 갖는 것으로 제한되지 않는다.
비표시 영역(NAA)은 표시 영역(AA)에 인접할 수 있다. 예를 들어, 비표시 영역(NAA)은 표시 영역(AA)을 에워쌀 수 있다. 그러나, 이에 한정되지 않고, 비표시 영역(NAA)은 다양한 형상으로 정의될 수 있다.
비표시 영역(NAA)은 표시 영역(AA)에 배치된 소자들을 구동하기 위한, 구동 회로나 구동 배선, 소자들에 각종 전기적 신호를 제공하는 신호 라인들, 패드들 등이 배치되는 영역일 수 있다. 표시 모듈(DM)의 비표시 영역(NAA)은 베젤 영역(BZA)에 중첩할 수 있다. 비표시 영역(NAA)에 배치된 표시 모듈(DM)의 구성들은 베젤 영역(BZA)에 의해 외부에서 시인되는 것이 방지될 수 있다.
일 실시예에 따른 표시 패널(DP)은 발광형 표시 패널일 수 있고, 이에 특별히 제한되지 않는다. 예컨대, 표시 패널(DP)은 유기 발광 표시 패널, 무기 발광 표시 패널 또는 퀀텀닷(quantum dot) 발광 표시 패널일 수 있다. 유기 발광 표시 패널의 발광층은 유기발광 물질을 포함할 수 있고, 무기 발광 표시 패널의 발광층은 무기발광 물질을 포함할 수 있다. 퀀텀닷 발광 표시 패널의 발광층은 퀀텀닷 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시 패널(DP)은 유기 발광 표시 패널로 설명된다.
입력 센서(IS)는 전자 장치(ED)의 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 외부에서 제공되는 압력, 온도, 광 등과 같은 다양한 형태를 가질 수 있다. 외부 입력은 전자 장치(ED)에 접촉(예를 들어, 사용자의 손 또는 펜에 의한 접촉)하는 입력뿐 아니라, 전자 장치(ED)와 근접하여 인가되는 입력(예를 들어, 호버링)을 포함할 수 있다.
입력 센서(IS)는 외부 입력의 좌표 정보를 획득할 수 있다. 입력 센서(IS)의 구동 방식은 정전용량 방식, 저항막 방식, 적외선 방식 또는 압력 방식과 같은 다양한 방식으로 구동될 수 있고, 어느 하나로 한정되지 않는다. 또한, 일 실시예에 따른 표시 모듈(DM)은 입력 센서(IS)가 생략될 수도 있다.
입력 센서(IS)는 표시 패널(DP) 상에 직접 배치될 수 있다. 입력 센서(IS)는 표시 패널(DP)의 최상부층에 접촉할 수 있다. 입력 센서(IS)는 표시 패널(DP)과 연속 공정을 통해 형성될 수 있다. 즉, 입력 센서(IS)의 구성들은 연속 공정을 통해 표시 패널(DP)이 제공하는 베이스 면 상에 형성될 수 있다. 그러나, 이에 한정되지 않고, 표시 패널(DP)과 입력 센서(IS)는 각각 별도의 공정들을 통해 형성된 후, 추가적인 접착 부재를 통해 서로 결합될 수 있다.
안테나층(AL)은 윈도우(WD)와 표시 모듈(DM) 사이에 배치될 수 있다. 안테나층(AL)은 무선 통신 신호, 예를 들어 무선 주파수 신호(radio frequency signal)를 송신, 수신, 또는 송수신할 수 있다. 안테나층(AL)은 무선 주파수 소자(radio frequency device)로 지칭될 수 있다. 안테나층(AL)은 복수의 안테나들 (또는 복수의 방사 부분들)을 포함할 수 있으며, 복수의 안테나들은 서로 동일한 주파수 대역을 송신, 수신, 또는 송수신하거나, 서로 다른 주파수 대역을 송신, 수신 또는 송수신할 수 있다.
안테나층(AL)은 표시 모듈(DM)의 표시 영역(AA)에 중첩하는 제1 부분(P1) 및 제1 부분(P1)으로부터 연장되는 제2 부분(P2)을 포함할 수 있다. 안테나층(AL)의 제2 부분(P2)의 일 부분은 표시 모듈(DM)의 비표시 영역(NAA)에 중첩할 수 있다. 도 2a는 벤딩되기 전의 제2 부분(P2)을 도시하였으나, 안테나층(AL)의 제2 부분(P2)은 소정의 곡률로 벤딩 될 수 있다.
안테나층(AL)의 제1 부분(P1)이 표시 영역(AA)에 중첩하게 배치됨으로써, 전자 장치(ED)가 소형화 또는 박형화되어도 안테나층(AL)이 배치되는 영역의 면적이 충분히 확보될 수 있다. 즉, 소정의 면적을 갖는 표시 모듈(DM)의 표시 영역(AA)에 대응하여 안테나층(AL)이 배치됨에 따라, 표시 모듈(DM)의 비표시 영역(NAA)이 축소되더라도 안테나층(AL)의 배치 영역은 용이하게 확보될 수 있다. 이에 따라, 안테나층(AL)을 포함하며 베젤 영역(BZA)의 면적이 축소된 전자 장치(ED)를 제공할 수 있다.
안테나층(AL)은 상면, 하면, 및 상면과 하면을 연결하는 측면들을 포함할 수 있다. 안테나층(AL)의 상면 및 하면은 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행할 수 있다. 안테나층(AL)의 측면들 중 하나의 측면(S1)은 제2 부분(P2)의 끝 단에 대응될 수 있다. 안테나층(AL)의 상기 하나의 측면(S1)은 안테나층(AL)의 제1 측면(S1)으로 정의될 수 있다. 제1 측면(S1)은 실질적으로 제1 방향(DR1) 및 제3 방향(DR3) 각각에 평행한 면일 수 있다.
도 2a를 참조하면, 회로 기판(A-FPC)은 안테나층(AL)의 제2 부분(P2)의 끝 단에 인접하게 배치될 수 있다. 회로 기판(A-FPC)은 안테나층(AL)에 연결될 수 있다.예를 들어, 회로 기판(A-FPC)은 안테나층(AL)에 물리적 및 전기적으로 연결될 수 있다. 안테나층(AL)에 전기적으로 연결될 회로 기판(A-FPC)은 안테나층(AL)에 전기적 신호를 전달할 수 있다.
회로 기판(A-FPC)에는 안테나층(AL)에 구동 신호를 전달하는 신호 라인들 및 안테나층(AL)에 전기적으로 연결되는 패드들을 포함할 수 있다. 회로 기판(A-FPC)은 전자 장치(ED)의 메인 보드에 전기적으로 연결되어 안테나층(AL)을 구동하는 신호를 전달 받을 수 있다. 일 실시예에 따르면, 회로 기판(A-FPC) 내에 구동칩이 실장 될 수 있으나, 실시예가 이에 한정되지 않는다.
도 2a 및 도 2b는 벤딩되기 전의 회로 기판(A-FPC)을 도시하였으나, 회로 기판(A-FPC)은 평면 상에서 회로 기판(A-FPC)의 일 부분이 표시 모듈(DM)에 중첩하도록 벤딩 될 수 있다. 도 2a 및 도 2b를 참조하면, 회로 기판(A-FPC)이 벤딩되기 전 상태를 기준으로, 회로 기판(A-FPC)은 각각이 제1 방향(DR1) 및 제2 방향(DR2)에 평행한 제1 면(F-B) 및 제2 면(F-U)을 포함할 수 있고, 제1 면(F-B) 및 제2 면(F-U)은 제3 방향(DR3)에서 서로 대향될 수 있다. 본 명세서에서 회로 기판(A-FPC)의 도전층(ML, 도 6a 참조)이 배치된 면은 회로 기판(A-FPC)의 상면으로 정의할 수 있고, 회로 기판(A-FPC)의 제1 면(F-B)은 회로 기판(A-FPC)의 상면에 대응할 수 있다. 제1 면(F-B)에 대향하는 회로 기판(A-FPC)의 제2 면(F-U)은 회로 기판(A-FPC)의 하면에 대응할 수 있다.
도 2a 및 도 2b를 참조하면, 회로 기판(A-FPC)의 제1 면(F-B)은 단차(dd)를 포함할 수 있다. 회로 기판(A-FPC)의 제1 면(F-B)은 안테나층(AL)의 제2 부분(P2)에 접촉하는 제1 부분 면(B1) 및 안테나층(AL)과 이격되는 제2 부분 면(B2)을 포함할 수 있다. 단차(dd)는 제3 방향(DR3)에서 제1 부분 면(B1)과 제2 부분 면(B2) 사이의 이격 거리에 대응될 수 있다.
단차(dd)는 안테나층(AL)의 제1 측면(S1)과 제2 방향(DR2)에서 마주할 수 있다. 일 실시예에 따르면, 단차(dd)는 안테나층(AL)의 제1 측면(S1)과 접촉할 수 있다. 단차(dd)가 안테나층(AL)의 제1 측면(S1)에 접촉함으로써, 안테나층(AL)의 제2 부분(P2)과 회로 기판(A-FPC)이 벤딩 될 때, 단차(dd)에 인접한 영역에서 회로 기판(A-FPC)에 가해지는 응력이 완화될 수 있다. 이에 따라, 벤딩 시 발생하는 응력에 의해 단차(dd)에 인접하여 발생하는 회로 기판(A-FPC)의 크랙을 방지할 수 있고, 회로 기판(A-FPC)의 손상 및 불량을 방지할 수 있다.
회로 기판(A-FPC)은 측면들을 포함할 수 있고, 측면들 중 일부는 실질적으로 제1 방향(DR1) 및 제3 방향(DR3)에 평행할 수 있다. 회로 기판(A-FPC)의 측면들 중 하나의 측면(S2)은 제1 면(F-B)의 제1 부분 면(B1)과 제2 부분 면(B2)을 연결할 수 있다. 회로 기판(A-FPC)의 상기 하나의 측면(S2)은 제2 측면(S2)으로 정의될 수 있다. 제2 측면(S2)은 회로 기판(A-FPC)의 상기 단차(dd)에 대응될 수 있다.
회로 기판(A-FPC)의 제2 측면(S2)은 안테나층(AL)의 제1 측면(S1)과 제2 방향(DR2)에서 마주할 수 있다. 회로 기판(A-FPC)의 제2 측면(S2)은 안테나층(AL)의 제1 측면(S1)과 접촉할 수 있다. 이로 인해, 회로 기판(A-FPC)이 벤딩 될 때, 회로 기판(A-FPC)에 가해지는 응력이 완화될 수 있고, 회로 기판(A-FPC)에 크랙이 생기거나 손상되는 것이 방지될 수 있다.
안테나층(AL)의 제1 측면(S1)과 회로 기판(A-FPC)의 제2 측면(S2) 각각은 법선 방향이 제2 방향(DR2)에 평행한 평탄한 면으로 제공될 수 있다. 그러나, 이에 한정되지 않고, 안테나층(AL)의 제1 측면(S1)과 회로 기판(A-FPC)의 제2 측면(S2) 각각은 복수의 그루브들을 포함할 수 있다. 이에 관하여는 이후 자세히 설명하도록 한다.
도 3은 본 발명의 일 실시예에 따른 입력 센서의 평면도이다.
도 3을 참조하면, 입력 센서(IS)는 베이스 기판(100) 상에 배치될 수 있다. 입력 센서(IS)는 제1 감지 전극들(310), 제2 감지 전극들(320), 감지 배선들(330) 및 감지 패드들(340)을 포함할 수 있다.
베이스 기판(100)은 제2 방향(DR2)을 따라 배열되는 제1 베이스 영역(101), 제2 베이스 영역(102) 및 제3 베이스 영역(103)을 포함할 수 있다. 제2 베이스 영역(102)은 제1 베이스 영역(101)으로부터 연장되고, 제3 베이스 영역(103)은 제2 베이스 영역(102)으로부터 연장될 수 있다.
제1 베이스 영역(101)은 표시 영역(AA)에 중첩하는 영역일 수 있다. 제2 베이스 영역(102)은 전자 장치(ED, 도 1 참조)를 조립하는 과정에서 제1 베이스 영역(101)의 배면을 향해 벤딩하는 영역일 수 있다. 제2 베이스 영역(102)이 벤딩됨에 따라, 제3 베이스 영역(103)은 평면 상에서 제1 베이스 영역(101)의 일 부분에 중첩할 수 있다. 즉, 제3 베이스 영역(103)은 제1 베이스 영역(101)의 배면 상에 배치될 수 있다.
입력 센서(IS)는 상호 정전 용량의 변화를 통해 외부 입력에 대한 정보를 획득하거나, 자기 정전 용량의 변화를 통해 외부 입력에 대한 정보를 획득할 수 있다. 예를 들어, 입력 센서(IS)는 제1 감지 전극들(310)과 제2 감지 전극들(320) 사이의 상호 정전 용량의 변화를 통해 외부 입력에 대한 정보를 획득할 수 있다.
제1 감지 전극들(310) 및 제2 감지 전극들(320)은 제1 베이스 영역(101)에서 표시 영역(AA)에 중첩하도록 배치될 수 있다. 제1 감지 전극들(310) 각각은 제2 방향(DR2)을 따라 연장될 수 있다. 제1 감지 전극들(310)은 제1 방향(DR1)을 따라 이격되어 배치될 수 있다. 제2 감지 전극들(320) 각각은 제1 방향(DR1)을 따라 연장될 수 있다. 제2 감지 전극들(320)은 제2 방향(DR2)을 따라 이격되어 배치될 수 있다.
제1 감지 전극들(310) 각각은 제1 감지 패턴들(311) 및 제1 감지 패턴들(311) 중 서로 인접한 두 개의 제1 감지 패턴들(311)을 전기적으로 연결시키는 브릿지 패턴들(312)을 포함할 수 있다.
제1 감지 패턴들(311)과 브릿지 패턴들(312)은 서로 다른 층 상에 배치될 수 있다. 예를 들어, 브릿지 패턴들(312)이 후술할 제1 감지 도전층(302, 도 5 참조)에 포함된 경우, 제1 감지 패턴들(311)은 후술할 제2 감지 도전층(304, 도 5 참조)에 포함될 수 있다. 또는 브릿지 패턴들(312)이 제2 감지 도전층(304, 도 5 참조)에 포함된 경우, 제1 감지 패턴들(311)은 제1 감지 도전층(302, 도 5 참조)에 포함될 수 있다.
제2 감지 전극들(320) 각각은 제2 감지 패턴들(321) 및 제2 감지 패턴들(321) 중 서로 인접한 두 개의 제2 감지 패턴들(321)을 연결 시키는 연결 패턴들(322)을 포함할 수 있다.
제2 감지 패턴들(321)은 연결 패턴들(322)과 동일 층 상에 배치될 수 있다. 제2 감지 패턴들(321)과 연결 패턴들(322)은 일체의 형상을 가질 수 있다. 연결 패턴들(322)은 각각 브릿지 패턴들(312)과 교차할 수 있다. 그러나 이에 한정되지 않고, 브릿지 패턴(312)의 형상에 따라 브릿지 패턴(312)은 평면 상에서 제2 감지 패턴들(321)과 중첩할 수도 있다.
제1 감지 전극들(310) 및 제2 감지 전극들(320) 각각은 감지 배선들(330) 중 적어도 하나와 전기적으로 연결될 수 있다. 감지 배선들(330)은 각각 대응하는 감지 전극의 끝 단에 전기적으로 연결될 수 있다. 예를 들어, 하나의 제1 감지 전극(310)은 2 개의 감지 배선들(330)에 연결될 수 있고, 2 개의 감지 배선들(330)은 각각 제1 감지 전극(310)의 일 단 및 타 단에 연결될 수 있다. 하나의 제2 감지 전극(320)은 하나의 감지 배선(330)에 연결될 수 있다. 그러나, 감지 배선들(330)이 제1 감지 전극들(310) 및 제2 감지 전극들(320)에 연결된 형태가 도시된 예에 제한되는 것은 아니며 다양하게 변형될 수 있다.
감지 패드들(340)은 제3 베이스 영역(103) 상에 배치될 수 있다. 감지 패드들(340)은 제3 베이스 영역(103)의 끝 단에 인접하게 배치될 수 있다. 감지 패드들(340)은 제1 방향(DR1)을 따라 배열될 수 있다. 감지 패드들(340)은 각각 감지 배선들(330)에 전기적으로 연결될 수 있다. 감지 배선들(330) 각각은 제1 베이스 영역(101)으로부터 제2 베이스 영역(102)을 경유하여 제3 베이스 영역(103)을 향해 연장되어 대응하는 감지 패드(340)에 연결될 수 있다.
제3 베이스 영역(103) 상에는 구동칩 패드들(210)이 배치될 수 있다. 도 3은 하나의 행으로 배열된 구동칩 패드들(210)을 도시하였으나, 이에 한정되지 않고, 구동칩 패드들(210)은 복수의 행들을 이루며 제1 방향(DR1) 및 제2 방향(DR2)을 따라 배열될 수 있다. 구동칩 패드들(210) 상에는 표시 모듈(DM, 도 2a 참조)과 전기적으로 연결되는 구동칩(미도시)이 배치될 수 있다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 안테나층의 평면도들이다.
도 4a를 참조하면, 안테나층(AL)은 베이스 필름(400), 복수의 안테나들(410, 이하 안테나들), 복수의 안테나 배선들(420, 이하 안테나 배선들), 및 복수의 안테나 패드들(430, 이하 안테나 패드들)을 포함할 수 있다. 이에 한정되지 않고, 일 실시예에 따른 안테나층(AL)은 안테나들(410)을 커버하는 안테나 절연층(402, 도 5 참조)을 더 포함할 수 있다.
도 4a는 예시적으로 4개의 안테나들(410)을 도시하였다. 그러나, 전자 장치(ED, 도 1 참조)에 포함된 안테나들(410)의 수가 이에 제한되는 것은 아니다.
베이스 필름(400)은 제1 방향(DR1) 및 제2 방향(DR2)에 각각 평행한 상면(AL-U)을 포함할 수 있다. 도 4a는 베이스 필름(400)의 상면(AL-U) 상에서 바라본 평면도를 도시하였다. 한편, 본 명세서에서 "일 구성의 상면(또는 전면)상에서"는 구성의 상면(전면)을 바라본 상태로 정의될 수 있고, "일 구성의 하면(또는 배면) 상에서"는 구성의 하면(배면)을 바라본 상태로 정의될 수 있다.
안테나층(AL)의 베이스 필름(400)은 제1 부분(P1) 및 제2 부분(P2)을 포함할 수 있고, 이들은 전술한 안테나층(AL)의 제1 부분(P1) 및 제2 부분(P2)에 대응될 수 있다. 제1 부분(P1)은 표시 영역(AA)에 중첩하고, 제2 부분(P2)은 제1 부분(P1)으로부터 연장되어 소정의 곡률로 벤딩 될 수 있다. 제1 부분(P1) 및 제2 부분(P2)에 관하여는 전술한 설명이 동일하게 적용될 수 있다.
안테나들(410)은 제1 부분(P1) 상에 배치될 수 있다. 안테나들(410)은 각각 안테나 배선들(420)에 전기적으로 연결될 수 있다. 안테나들(410) 및 안테나 배선들(420)의 일 부분은 표시 영역(AA)에 중첩하여 배치될 수 있다. 전자 장치(ED, 도 2a 참조)가 소형화 또는 박형화 됨에 따라 베젤 영역(BZA, 도 2a 참조)의 면적이 축소되더라도, 표시 영역(AA)은 소정의 면적을 가질 수 있고, 이에 따라 안테나들(410)이 배치될 영역은 충분히 확보될 수 있다.
안테나들(410)은 입력 센서(IS, 도 3 참조) 상에 배치되어 입력 센서(IS, 도 3 참조)의 감지 전극들(310, 320, 도 3 참조) 중 일부와 중첩할 수 있다. 안테나들(410)은 개구부가 정의되는 메쉬 패턴 형상을 가질 수 있다. 안테나들(410)이 메쉬 패턴 형상을 가짐으로써, 표시 영역(AA)을 통해 출광되는 광의 효율을 감소시키지 않을 수 있다. 한편, 도 4a는 안테나들(410)의 형상을 간략히 도시한 것으로 이에 한정되지 않고 안테나들(410)의 형상은 다양하게 변형될 수 있다.
안테나들(410)은 소정의 주파수 대역에서 동작할 수 있다. 상기 주파수 대역은 공진 주파수를 포함할 수 있다. 본 발명의 일 실시예에 따른 상기 공진 주파수는 통신하고자 하는 신호의 주파수 대역에 따라 변경될 수 있다.
안테나 패드들(430)은 제2 부분(P2) 상에 배치될 수 있다. 그러나, 이에 한정되지 않고, 안테나 패드들(430)은 표시 영역(AA)과 이격되며 제1 부분(P1) 상에 배치될 수도 있다. 안테나 패드들(430)의 배치 영역은 안테나층(AL)의 설계에 따라 달라질 수 있다. 안테나 패드들(430)은 제1 방향(DR1)을 따라 배열될 수 있다. 안테나 패드들(430)은 각각 안테나 배선들(420)에 전기적으로 연결될 수 있다. 안테나 배선들(420) 각각의 일 단은 대응하는 안테나(410)에 연결되고, 타 단은 대응하는 안테나 패드(430)에 연결될 수 있다.
안테나들(410), 안테나 배선들(420) 및 안테나 패드들(430)은 도전성 물질을 포함할 수 있다. 안테나들(410), 안테나 배선들(420) 및 안테나 패드들(430)은 후술할 안테나 도전층(401, 도 5 참조)에 포함될 수 있다. 안테나들(410), 안테나 배선들(420) 및 안테나 패드들(430)은 동일한 물질을 포함할 수 있고, 일체로 형성될 수 있다. 그러나 실시예가 이에 한정되는 아니다.
한편, 별도로 도시하지 않았으나, 안테나층(AL)은 안테나들(410)과 전기적으로 절연되며, 제1 부분(P1) 상에 배치되는 더미 패턴(미도시)을 더 포함할 수 있다. 더미 패턴(미도시)은 베이스 필름(400)의 상면(AL-U) 상에서 안테나들(410)을 둘러쌀 수 있다. 더미 패턴(미도시)은 안테나들(410)이 배치된 부분과 배치되지 않은 부분 간의 반사율 차이를 감소시킬 수 있다. 이에 따라, 안테나들(410)이 전자 장치(ED, 도 1 참조)의 외부에서 시인 되는 것을 방지할 수 있다.
벤딩되기 전의 회로 기판(A-FPC)은 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 제2 면(F-U)을 포함할 수 있다. 도 4a는 제2 면(F-U) 상에서 바라본 회로 기판(A-FPC)의 평면도를 간략히 도시하였다. 회로 기판(A-FPC)의 제2 면(F-U)은 안테나층(AL)에 중첩하는 제1 영역(U1) 및 제1 영역(U1)으로부터 연장된 제2 영역(U2)을 포함할 수 있다. 회로 기판(A-FPC)의 제2 면(F-U)의 제1 영역(U1)은 안테나층(AL)의 제2 부분(P2)에 중첩할 수 있다. 일 실시예에서 회로 기판(A-FPC)의 제2 면(F-U)의 제1 영역(U1)은 안테나층(AL)의 제1 부분(P1)의 일부에 중첩할 수 있다. 회로 기판(A-FPC)의 제1 영역(U1)은 평면 상에서 표시 영역(AA)으로부터 이격될 수 있다.
회로 기판(A-FPC)은 제1 영역(U1)에 배치된 연결 패드들(PD) 및 연결 패드들(PD)에 각각 연결된 연결 배선들(SL)을 포함할 수 있다. 연결 패드들(PD)은 제1 방향(DR1)을 따라 배열될 수 있다. 연결 패드들(PD)은 각각 안테나 패드들(430)에 전기적으로 연결될 수 있다. 연결 패드들(PD)은 안테나 패드들(430)에 접촉하거나, 도전성 접착제를 통해 전기적으로 연결될 수 있다.
연결 배선들(SL) 각각은 대응하는 연결 패드(PD)에 전기적으로 연결될 수 있다. 연결 배선들(SL)은 메인 보드로부터 제공된 구동 신호를 연결 패드들(PD) 및 안테나 패드들(430)에 전달할 수 있고, 안테나들(410)은 상기 구동 신호에 대응하여 구동될 수 있다.
도 4b에 도시된 일 실시예에 따르면, 안테나들(420)은 제1 감지 전극들(310) 및 제2 감지 전극들(320) 중 적어도 일부와 동일 층 상에 배치될 수 있다. 안테나들(420)은 제1 감지 전극들(310) 및 제2 감지 전극들(320)이 배치된 표시 영역(AA)으로부터 이격되어 배치될 수 있다. 제1 감지 전극들(310) 및 제2 감지 전극들(320) 중 안테나들(420)과 동일 층 상에 배치된 구성은 베이스 필름(400) 상에 배치될 수 있다. 즉, 안테나층(AL) 내부에 입력 센서(IS)의 일부 구성들이 배치될 수 있으며 어느 하나의 실시예로 한정되지 않는다.
도 5는 본 발명의 일 실시예에 따른 전자 장치의 단면도이다.
도 5를 참조하면, 표시 패널(DP)은 베이스 기판(100), 회로층(201), 발광 소자층(202) 및 봉지층(203)을 포함할 수 있다. 표시 패널(DP)은 복수의 절연층들, 반도체 패턴, 및 도전 패턴을 포함할 수 있다. 코팅, 증착 공정 등을 통해 베이스 기판(100) 상에 절연층, 반도체층 및 도전층을 형성한 후, 포토리소그래피 공정을 통해 절연층, 반도체층, 및 도전층을 선택적으로 패터닝하여 회로층(201) 또는 발광 소자층(202)에 포함된 반도체 패턴, 및 도전 패턴을 형성할 수 있다.
표시 패널(DP)의 화소들 각각은 복수의 트랜지스터들, 커패시터 및 발광 소자를 포함하는 등가 회로를 가질 수 있고, 화소의 등가 회로는 다양한 형태로 변형될 수 있다. 회로층(201)은 화소들에 걸쳐 소정의 규칙으로 배치된 반도체 패턴 및 도전 패턴을 포함할 수 있다. 회로층(201)의 반도체 패턴 및 도전 패턴은 복수의 트랜지스터들, 전극들, 신호 라인들, 패드들 등을 구성할 수 있다. 도 5는 하나의 트랜지스터(100PC) 및 발광 소자(100PE)에 대응하는 단면을 예시적으로 도시하였다. 그러나 이에 한정되지 않고, 회로층(201) 및 발광 소자층(202)의 단면은 제조 공정이나 화소의 등가 회로 구성에 따라 다양하게 변형될 수 있다.
베이스 기판(100)은 회로층(201)이 배치될 베이스 면을 제공할 수 있다. 베이스 기판(100)은 유리 기판, 고분자 기판 또는 유/무기 복합 재료 기판 등을 포함할 수 있다. 베이스 기판(100)은 다층 또는 다층 구조를 가질 수 있다. 예를 들어, 다층 구조의 베이스 기판(100)은 합성 수지층들 및 합성 수지층들 사이에 배치된 적어도 하나의 무기층을 포함하거나, 유리 기판 및 유리 기판 상에 배치된 합성 수지층을 포함할 수 있다.
베이스 기판(100)의 합성 수지층은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리아미드계 수지, 페릴렌계 수지 및 폴리이미드계 수지 중 적어도 하나를 포함할 수 있다. 그러나 베이스 기판(100)의 물질이 상기 예에 제한되는 것은 아니다.
도 5를 참조하면, 회로층(201)은 트랜지스터(100PC), 연결 신호 라인(SCL), 연결 전극들(CNE1, CNE2) 및 복수의 절연층들(10, 20, 30, 40, 50, 60)을 포함할 수 있다.
회로층(201)은 베이스 기판(100) 상에 배치된 버퍼층(BFL)을 더 포함할 수 있다. 버퍼층(BFL)은 베이스 기판(100)과 반도체 패턴 사이의 결합력을 향상 시킬 수 있다. 버퍼층(BFL)은 무기물을 포함할 수 있다. 예를 들어, 버퍼층(BFL)은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 일 실시예에서 버퍼층(BFL)은 교대로 적층된 실리콘옥사이드층 및 실리콘나이트라이드층을 포함할 수 있다. 그러나, 버퍼층(BFL)의 실시예가 상기 예에 제한되는 것은 아니다.
트랜지스터(100PC)의 반도체 패턴은 버퍼층(BFL) 상에 배치될 수 있다. 반도체 패턴은 폴리 실리콘을 포함할 수 있다. 그러나 이에 한정되지 않고 반도체 패턴은 비정질 실리콘, 결정질 산화물 또는 비결정질 산화물을 포함할 수 있다.
트랜지스터(100PC)의 소스 영역(C1), 드레인 영역(D1) 및 채널 영역(A1)은 반도체 패턴으로부터 형성될 수 있다. 반도체 패턴은 전도성에 따라 복수의 영역들로 구분될 수 있다. 예를 들어, 반도체 패턴은 도핑 여부 또는 금속 산화물 환원 여부에 따라 전기적 성질이 달라질 수 있다. 반도체 패턴 중 전도성이 큰 영역은 전극 또는 신호 라인 역할을 할 수 있고, 이는 트랜지스터(100PC)의 소스 영역(C1) 및 드레인 영역(D1)에 해당할 수 있다. 비-도핑 되거나 비-환원 되어 상대적으로 전도성이 작은 영역은 트랜지스터(100PC)의 채널 영역(A1, 또는 액티브 영역)에 해당할 수 있다.
연결 신호 라인(SCL)은 버퍼층(BFL) 상에 배치될 수 있다. 연결 신호 라인(SCL)은 반도체 패턴으로부터 형성될 수 있고, 트랜지스터(100PC)의 소스 영역(C1), 액티브 영역(A1) 및 드레인 영역(D1)과 동일 층 상에 배치 될 수 있다. 연결 신호 라인(SCL)은 평면 상에서 트랜지스터(100PC)의 드레인 영역(D1)에 전기적으로 연결될 수 있다.
복수의 절연층들(10, 20, 30, 40, 50, 60)은 버퍼층(BFL) 상에 배치될 수 있다. 복수의 절연층들(10, 20, 30, 40, 50, 60) 각각은 적어도 하나의 무기층 또는 유기층을 포함할 수 있다. 예를 들어, 무기층은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있으나, 상기 물질에 제한되는 것은 아니다. 유기층은 페놀계 고분자, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들을 조합한 고분자를 포함할 수 있으나, 상기 물질에 제한되는 것은 아니다.
제1 절연층(10)은 버퍼층(BFL) 상에 배치될 수 있다. 제1 절연층(10)은 화소들에 공통으로 배치되며, 반도체 패턴을 커버할 수 있다. 트랜지스터(100PC)의 게이트(G1)는 제1 절연층(10) 상에 배치될 수 있다. 게이트(G1)는 도전 패턴의 일 부분일 수 있다. 게이트(G1)는 채널 영역(A1)에 중첩할 수 있다. 게이트(G1)는 반도체 패턴을 도핑하는 공정에서 마스크로써 기능 할 수 있다.
제2 절연층(20)은 게이트(G1)를 커버하며 제1 절연층(10) 상에 배치될 수 있다. 제3 절연층(30)은 제2 절연층(20) 상에 배치될 수 있다.
연결 전극들(CNE1, CNE2)은 연결 신호 라인(SCL) 상에 배치되는 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)을 포함할 수 있다. 제1 연결 전극(CNE1)은 제3 절연층(30) 상에 배치될 수 있다. 제1 연결 전극(CNE1)은 제1 내지 제3 절연층들(10, 20, 30)을 관통하는 컨택홀(CNT-1)을 통해 연결 신호 라인(SCL)에 연결 될 수 있다.
제4 절연층(40)은 제3 절연층(30) 및 제1 연결 전극(CNE1) 상에 배치될 수 있다. 제5 절연층(50)은 제4 절연층(40) 상에 배치될 수 있다. 일 실시예에서, 제5 절연층(50)은 유기층을 포함할 수 있다. 제5 절연층(50)은 제5 절연층(50) 상에 배치되는 구성들에 평탄한 상면을 제공할 수 있다. 그러나, 실시예가 반드시 이에 한정되는 것은 아니다.
제2 연결 전극(CNE2)은 제5 절연층(50) 상에 배치될 수 있다. 제2 연결 전극(CNE2)은 제4 절연층(40) 및 제5 절연층(50)을 관통하는 컨택홀(CNT-2)을 통해 제1 연결 전극(CNE1)에 연결될 수 있다.
제6 절연층(60)은 제5 절연층(50) 상에 배치될 수 있다. 일 실시예에서 제6 절연층(60)은 유기층을 포함하며, 제6 절연층(60) 상에 배치되는 구성들에 평탄한 상면을 제공할 수 있다. 그러나, 실시예가 반드시 이에 한정되는 것은 아니다.
발광 소자층(202)은 회로층(201) 상에 배치될 수 있다. 발광 소자층(202)은 화소 정의막(70) 및 발광 소자(100PE)를 포함할 수 있다. 발광 소자(100PE)는 제1 전극(AE), 발광층(EL) 및 제2 전극(CE)을 포함할 수 있다.
일 예로 발광 소자(100PE)는 유기 발광 소자, 무기 발광 소자, 퀀텀닷 발광 소자, 마이크로 엘이디(micro LED) 발광 소자, 또는 나노 엘이디(nano LED) 발광 소자를 포함하는 것일 수 있다. 실시예가 이에 한정되는 것은 아니며, 발광 소자(100PE)는 전기적 신호에 따라 광이 발생되거나 광량이 제어될 수 있다면 다양한 실시예들을 포함할 수 있다.
도 5를 참조하면, 제1 전극(AE)은 회로층(201) 상에 배치될 수 있다. 일 실시예에서, 제1 전극(AE)은 제6 절연층(60) 상에 배치될 수 있다. 화소 정의막(70)은 제6 절연층(60) 상에 배치되며, 제1 전극(AE)의 일 부분을 커버할 수 있다. 화소 정의막(70)은 제1 전극(AE)의 일 부분을 노출시키는 발광 개구부(70-OP)가 정의될 수 있다.
화소 정의막(70)은 고분자 수지를 포함할 수 있다. 예를 들어, 화소 정의막(70)은 폴리아크릴레이트계 수지 또는 폴리이미드계 수지를 포함할 수 있다. 화소 정의막(70)은 고분자 수지 이외에 무기물을 더 포함하여 형성될 수 있다. 화소 정의막(70)은 무기물로 형성될 수 있다. 예를 들어, 화소 정의막(70)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등을 포함할 수 있다.
일 실시예에서 화소 정의막(70)은 광 흡수 물질을 포함할 수 있다. 화소 정의막(70)은 블랙 성분(black coloring agent)을 포함할 수 있다. 블랙 성분은 블랙 염료, 블랙 안료를 포함할 수 있다. 블랙 성분은 카본 블랙, 크롬과 같은 금속 또는 이들의 산화물을 포함할 수 있다. 그러나, 화소 정의막(70)의 실시예가 상기 예에 한정되는 것은 아니다.
표시 모듈(DM)의 표시 영역(AA)은 발광 영역(PXA) 및 비발광 영역(NPXA)을 포함할 수 있다. 발광 영역(PXA)은 광이 출광되는 영역일 수 있고, 비발광 영역(NPXA)에 의해 둘러싸일 수 있다. 발광 개구부(70-OP)에 의해 노출된 제1 전극(AE)의 일 부분은 발광 영역(PXA)에 대응될 수 있다. 발광 영역(PXA)은 복수로 제공될 수 있고, 비발광 영역(NPXA)은 복수의 발광 영역들(PXA)을 둘러쌀 수 있다.
발광층(EL)은 제1 전극(AE) 상에 배치될 수 있다. 발광층(EL)은 발광 개구부(70-OP)에 대응하는 영역에 배치될 수 있다. 즉, 발광층(EL)은 화소들 각각에 대응하여 분리되는 발광 패턴 형태로 제공될 수 있다. 이 경우, 화소들의 발광층들(EL)은 각각 청색, 적색, 및 녹색 중 적어도 하나의 색의 광을 발광할 수 있다. 그러나, 이에 제한되는 것은 아니며, 발광층(EL)은 화소들에 공통으로 배치될 수 있다. 이 경우, 발광층(EL)은 청색 광을 제공하거나, 백색 광을 제공할 수도 있다.
제2 전극(CE)은 발광층(EL) 상에 배치될 수 있다. 제2 전극(CE)은 일체의 형상을 가지며, 화소들에 공통으로 배치될 수 있다. 제2 전극(CE)은 발광 영역(PXA) 및 비발광 영역(NPXA)에 중첩할 수 있다. 제2 전극(CE)에는 공통 전압이 제공될 수 있다.
한편, 발광 소자(100PE)는 제1 전극(AE)과 제2 전극(CE) 사이에 배치되는 적어도 하나의 발광 기능층을 더 포함할 수 있다. 발광 기능층은 전자 주입층, 전자 수송층, 정공 저지층, 정공 주입층, 정공 수송층, 전자 저지층, 전하 생성층 등을 포함할 수 있다. 일 예로, 발광 소자(100PE)는 제1 전극(AE)과 발광층(EL) 사이에 배치되는 정공 수송층, 및 제2 전극(CE)과 발광층(EL) 사이에 배치되는 전자 수송층을 포함할 수 있다. 발광 기능층은 오픈 마스크를 이용하여 화소들에 공통으로 형성될 수 있으나 실시예가 이에 한정되는 것은 아니다.
발광층(EL)은 유기 발광 물질 또는 무기 발광 물질을 포함하며, 광을 발광할 수 있다. 트랜지스터(100PC)를 통해 제1 전극(AE)에 제1 전압이 인가될 수 있고, 제2 전극(CE)에 공통 전압이 인가될 수 있다. 발광층(EL)에 주입된 정공과 전자가 결합하여 여기자(exciton)가 형성되고, 여기자가 바닥 상태로 전이하면서, 발광 소자(100PE)가 발광할 수 있다.
봉지층(203)은 발광 소자층(202) 상에 배치될 수 있다. 봉지층(203)은 적어도 하나의 절연막을 포함할 수 있다. 절연막은 무기층 또는 유기층을 포함할 수 있다. 일 실시예에서 봉지층(203)은 복수의 절연막들을 포함할 수 있고, 복수의 절연막들은 순차적으로 적층된 무기층, 유기층, 및 무기층일 수 있다. 그러나, 봉지층(203)을 구성하는 층들이 이에 제한되는 것은 아니다.
봉지층(203)의 무기층은 수분 및 산소로부터 발광 소자층(202)을 보호하고, 봉지층(203)의 유기층은 먼지 입자와 같은 이물질로부터 발광 소자층(202)을 보호할 수 있다. 예를 들어, 무기층은 실리콘나이트라이드층, 실리콘옥시나이트라이드층, 실리콘옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있으나, 이에 제한되지 않는다. 유기층은 아크릴 계열 유기층을 포함할 수 있고, 이에 제한되지 않는다.
입력 센서(IS)는 표시 패널(DP) 상에 배치될 수 있다. 입력 센서(IS)는 베이스 절연층(301), 제1 감지 도전층(302), 감지 절연층(303) 및 제2 감지 도전층(304)을 포함할 수 있다. 일 실시예에서 입력 센서(IS)의 베이스 절연층(301)은 생략될 수도 있다.
입력 센서(IS)는 표시 패널(DP)에 접촉할 수 있다. 입력 센서(IS)는 표시 패널(DP)의 봉지층(203)의 최상부층에 접촉할 수 있다. 예를 들어, 베이스 절연층(301)은 봉지층(203)이 제공하는 베이스 면 상에 형성되어 봉지층(203)에 접촉할 수 있다. 그러나, 이에 한정되지 않고, 베이스 절연층(301)이 생략되는 경우, 제1 감지 도전층(302)이 봉지층(203)이 제공하는 베이스 면 상에 직접 형성될 수 있다.
베이스 절연층(301)은 무기층 또는 유기층을 포함할 수 있다. 예를 들어, 베이스 절연층(301)은 실리콘나이트라이드, 실리콘옥시나이트라이드, 및 실리콘옥사이드 중 어느 하나를 포함하거나, 에폭시 수지, 아크릴 수지, 또는 이미드 계열 수지를 포함할 수 있다. 베이스 절연층(301)은 단층 구조를 갖거나, 다층 구조를 가질 수 있다.
제1 감지 도전층(302)은 베이스 절연층(301) 상에 배치될 수 있다. 감지 절연층(303)은 제1 감지 도전층(302)을 커버하며 베이스 절연층(301) 상에 배치될 수 있다. 제2 감지 도전층(304)은 감지 절연층(303) 상에 배치될 수 있다.
감지 절연층(303)은 무기막 또는 유기막을 포함할 수 있다. 감지 절연층(303)의 무기막은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 감지 절연층(303)의 유기막은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다. 그러나, 감지 절연층(303)의 물질이 상기 예에 제한되는 것은 아니다.
제1 감지 도전층(302) 및 제2 감지 도전층(304) 각각은 전도성 물질을 포함할 수 있다. 제1 감지 도전층(302) 및 제2 감지 도전층(304) 각각은 단층 구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층 구조를 가질 수 있다.
단층 구조의 도전층은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 또는 이들의 합금을 포함할 수 있다. 투명 도전층은 인듐주석산화물(indium tin oxide, ITO), 인듐아연산화물(indium zinc oxide, IZO), 산화아연(zinc oxide, ZnO), 또는 인듐주석아연산화물(indium zinc tin oxide, IZTO) 등과 같은 투명한 전도성 산화물을 포함할 수 있다. 이 외에도 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다.
다층 구조의 도전층은 순차적으로 적층된 금속층들을 포함할 수 있다. 금속층들은 예컨대 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다. 다층 구조의 도전층은 적어도 하나의 금속층 및 적어도 하나의 투명 도전층을 포함할 수 있다.
제1 감지 도전층(302) 및 제2 감지 도전층(304)은 비발광 영역(NPXA)에 배치될 수 있다. 제1 감지 도전층(302) 및 제2 감지 도전층(304)은 평면 상에서 발광 영역(PXA)에 대응하는 개구부(300op)를 갖는 메쉬 패턴으로 제공될 수 있다. 이로써, 제1 감지 도전층(302) 및 제2 감지 도전층(304)은 발광 소자(100PE)에서 출력되는 광의 경로를 방해하지 않을 수 있고, 입력 센서(IS)는 발광 소자(100PE)의 출광 효율을 저해하지 않을 수 있다.
제1 감지 도전층(302) 및 제2 감지 도전층(304)은 전술한 감지 전극들(310, 320, 도 3 참조)을 포함할 수 있다. 즉, 감지 전극들(310, 320, 도 3 참조) 각각은 제1 감지 도전층(302) 및/또는 제2 감지 도전층(304)에 포함된 패턴들로 구성될 수 있다.
안테나층(AL)은 표시 모듈(DM) 상에 배치될 수 있다. 안테나층(AL)은 베이스 필름(400), 및 안테나 도전층(401)을 포함할 수 있다. 이에 한정되지 않고, 안테나층(AL)은 안테나 도전층(401) 상에 배치되는 안테나 절연층(402)을 더 포함할 수 있다.
안테나층(AL)은 입력 센서(IS) 상에 직접 배치될 수 있다. 예를 들어, 안테나층(AL)의 베이스 필름(400)은 입력 센서(IS)의 제2 감지 도전층(304)에 접촉하며, 제2 감지 도전층(304)을 커버할 수 있다. 그러나, 이에 한정되지 않고, 안테나층(AL)은 별도의 접착 부재를 통해 입력 센서(IS) 상에 부착될 수 있다.
베이스 필름(400)은 소정의 유전율을 갖는 물질을 포함할 수 있다. 베이스 필름(400)은 광 투과성을 갖는 물질을 포함할 수 있다. 예를 들어, 베이스 필름(400)은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리 아미드계 수지, 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.
안테나 도전층(401)은 베이스 필름(400) 상에 배치될 수 있다. 안테나 도전층(401)은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 또는 이들의 합금을 포함할 수 있다. 투명 도전층은 인듐주석산화물(indium tin oxide, ITO), 인듐아연산화물(indium zinc oxide, IZO), 산화아연(zinc oxide, ZnO), 또는 인듐주석아연산화물(indium zinc tin oxide, IZTO) 등과 같은 투명한 전도성 산화물을 포함할 수 있다. 이 외에도 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다.
안테나 도전층(401)은 단층 구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층 구조를 가질 수 있다. 다층 구조의 도전층은 순차적으로 적층된 금속층들을 포함할 수 있다. 금속층들은 예컨대 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다. 다층 구조의 도전층은 적어도 하나의 금속층 및 적어도 하나의 투명 도전층을 포함할 수 있다.
안테나 도전층(401)은 안테나들(410, 도 4a 참조)을 포함할 수 있다. 즉, 안테나들(410, 도 4a 참조)은 안테나 도전층(401)에 포함된 패턴들로 구성될 수 있다. 안테나 도전층(401)은 비발광 영역(NPXA)에 배치될 수 있다. 안테나 도전층(401)은 평면 상에서 발광 영역(PXA)에 대응하는 개구부(400op)를 갖는 메쉬 패턴으로 제공될 수 있다. 이에 따라, 안테나 도전층(401)은 발광 소자(100PE)의 출광 효율을 저해하지 않을 수 있다. 그러나, 안테나 도전층(401)에 포함된 패턴의 형상은 이에 한정되지 않고 다양하게 디자인될 수 있다.
안테나 도전층(401)의 두께(401t)는 제1 감지 도전층(302) 및 제2 감지 도전층(304) 각각의 두께보다 클 수 있다. 예를 들어, 안테나 도전층(401)의 두께(401t)는 제1 감지 도전층(302)의 두께(302t)의 1.3 배 이상 2 배 이하일 수 있다. 예를 들어, 제1 감지 도전층(302)의 두께(302t)는 2500 옹스트롬 내지 3000 옹스트롬일 수 있고, 안테나 도전층(401)의 두께(401t)는 4000 옹스트롬 내지 6000 옹스트롬일 수 있다. 따라서, 평면적이 동일한 조건 하에서 안테나 도전층(401)의 저항은 제1 감지 도전층(302)의 저항보다 작을 수 있다.
안테나 절연층(402)은 안테나 도전층(401)을 커버하며, 평탄한 상면을 제공할 수 있다. 안테나 절연층(402)은 안테나 도전층(401)을 보호할 수 있다. 안테나 절연층(402)은 유기막을 포함할 수 있다. 예를 들어, 안테나 절연층(402)의 유기막은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.
도 6a는 도 2a의 선 I-I'에 대응하는 본 발명의 일 실시예에 따른 전자 장치의 단면도이다. 도 6b는 본 발명의 비교 실시예에 따른 전자 장치의 단면도이다. 도 6a는 회로 기판(A-FPC)의 벤딩축에 나란한 제1 방향(DR1)에서 바라본 전자 장치(ED)의 단면을 도시하였으며, 벤딩된 상태의 회로 기판(A-FPC)의 단면을 도시하였다.
도 6a는 도 2a의 선 I-I'에 대응하는 본 발명의 일 실시예에 따른 전자 장치의 단면도이다. 도 6b는 본 발명의 비교 실시예에 따른 전자 장치의 단면도이다. 도 6a는 제1 방향(DR1)에 나란한 벤딩축을 중심으로 벤딩된 회로 기판(A-FPC)을 포함하는 전자 장치(ED)의 단면을 도시하였다.
도 6a를 참조하면, 일 실시예에 따른 전자 장치(ED)는 윈도우(WD), 편광층(POL), 안테나층(AL), 회로 기판(A-FPC), 표시 모듈(DM), 하부 보호 필름(PF) 및 하부 모듈(UM)을 포함할 수 있다. 전자 장치(ED)는 윈도우(WD)와 편광층(POL) 사이에 배치된 접착층(AD)을 포함할 수 있다. 그러나 이에 한정되지 않고, 접착층(AD)은 생략될 수 있다. 도 6a에 도시된 각 구성들에 관하여는 전술한 설명이 동일하게 적용될 수 있다.
접착층(AD)은 광학 투명 접착 필름(OCA, Optically Clear Adhesive film), 광학 투명 접착 수지(OCR, Optically Clear Resin) 또는 감압 접착 필름(PSA, Pressure Sensitive Adhesive film) 등의 투명한 접착제를 포함 할 수 있다. 이에 한정되지 않고, 접착층들(AD)은 통상의 접착제를 포함할 수 있다.
윈도우(WD)는 윈도우 기판(WC) 및 베젤 패턴(WB)을 포함할 수 있다. 윈도우 기판(WC)은 광학적으로 투명한 물질을 포함할 수 있다. 예를 들어, 윈도우 기판(WC)은 유리 기판 및 합성 수지 필름 중 적어도 하나를 포함할 수 있다. 윈도우 기판(WC)은 단층 또는 다층 구조를 가질 수 있다.
베젤 패턴(WB)은 윈도우 기판(WC)의 일 면 상에 형성된 컬러층 일 수 있다. 베젤 패턴(WB)은 단층 또는 다층 구조를 가질 수 있다. 다층 구조의 베젤 패턴(WB)은 유채색의 컬러층과 무채색(특히, 검정색)의 차광층을 포함할 수 있다. 베젤 패턴(WB)은 증착, 인쇄 또는 코팅 공정을 통해 형성될 수 있다. 베젤 패턴(WB)이 배치되는 영역은 전술한 윈도우(WD)의 베젤 영역(BZA, 도 2a 참조)에 대응될 수 있다. 베젤 패턴(WB)에 중첩하여 배치되는 전자 장치(ED)의 구성들은 베젤 패턴(WB)에 의해 광이 차단되어 외부에서 시인 되지 않을 수 있다.
편광층(POL)은 안테나층(AL)과 윈도우(WD) 사이에 배치될 수 있다. 편광층(POL)은 전자 장치(ED)의 상측으로부터 표시 모듈(DM)을 향해 입사되는 외부광의 반사율을 감소시킬 수 있다.
일 실시예에 따른 편광층(POL)은 위상 지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상 지연자는 λ/2 위상 지연자 및/또는 λ/4 위상 지연자를 포함 할 수 있다. 위상 지연자 및 편광자 각각은 필름 타입 또는 액정 코팅 타입일 수 있다. 필름 타입의 편광자는 연신형 합성 수지 필름을 포함할 수 있고, 액정 코팅 타입의 편광자는 소정의 배열로 배열된 액정들을 포함할 수 있다. 이에 한정되지 않고, 위상 지연자 및 편광자는 하나의 편광 필름으로 구현될 수 있다. 편광층(POL)은 편광 필름 상부 또는 하부에 배치된 보호 필름을 더 포함할 수도 있다.
일 실시예에 따른 편광층(POL)은 상쇄 간섭 구조물을 포함할 수 있다. 예를 들어, 상쇄 간섭 구조물은 서로 다른 층 상에 배치된 제1 반사층과 제2 반사층을 포함할 수 있다. 제1 반사층에서 반사된 제1 반사광과 제2 반사층에서 반사된 제2 반사광은 상쇄 간섭 될 수 있고, 이에 따라 편광층(POL)은 외부광의 반사율을 감소시킬 수 있다.
일 실시예에 따른 편광층(POL)은 컬러 필터들을 포함할 수 있다. 컬러 필터들은 표시 패널(DP)에 포함된 화소들의 배열 및 발광 컬러에 대응하여 배치될 수 있다. 컬러 필터들은 표시 모듈을 향해 입사하는 외부광을 화소들이 발광하는 색과 동일한 색으로 필터링 할 수 있다. 편광층(POL)은 컬러 필터들에 인접하게 배치된 블랙 매트릭스를 더 포함할 수 있다.
하부 보호 필름(PF)은 표시 모듈(DM) 아래에 배치되어 표시 모듈(DM)의 배면을 보호할 수 있다. 하부 보호 필름(PF)은 가요성 고분자 물질을 포함할 수 있다. 예를 들어, 하부 보호 필름(PF)은 폴리에틸렌 테레프탈레이트(polyethylene terephthalate) 및 폴리이미드(polyimide) 중 적어도 하나를 포함할 수 있다. 그러나 하부 보호 필름(PF)의 물질이 상기 예에 제한되는 것은 아니다.
하부 모듈(UM)은 표시 모듈(DM) 아래에 배치될 수 있다. 일 실시예에 따르면, 하부 모듈(UM)은 하부 보호 필름(PF) 아래에 배치될 수 있다. 하부 모듈(UM)은 표시 모듈(DM) 아래에 배치되어, 외부 충격이나 간섭으로부터 표시 모듈(DM)을 보호할 수 있다. 하부 모듈(UM)은 적어도 하나의 기능층을 포함할 수 있다. 예를 들어, 하부 모듈(UM)은 충격 흡수층, 광 차단층 및 방열층 중 적어도 하나를 포함할 수 있다.
충격 흡수층은 발포 폼(form)을 포함할 수 있다. 충격 흡수층은 복수의 공극들이 포함되어 있는 합성 수지층으로 제공될 수 있다. 예를 들어, 합성 수지층은 아크릴로나이트릴 부타디엔 스티렌 공중합체(Acrylonitrile butadiene styrene copolymer, ABS), 폴리우레탄(Polyurethane, PU), 폴리에틸렌(Polyethylene, PE), 에틸렌 비닐 아세테이트(Ethylene Vinyl Acetate, EVA), 및 폴리염화비닐(Polyvinyl chloride, PVC) 중 적어도 어느 하나를 포함할 수 있으나, 상기 예에 제한되는 것은 아니다. 충격 흡수층이 다공성 구조를 가짐에 따라, 표시 모듈(DM)에 인가되는 충격을 흡수할 수 있다.
광 차단층은 표시 패널(DP)의 배면으로 방출되는 광을 차광할 수 있다. 이에 따라, 광 차단층은 표시 모듈(DM)의 배면 상에 배치된 구성들이 외부에 비치는 문제를 개선할 수 있다.
방열층은 표시 모듈(DM)에서 발생하는 열을 효과적으로 방열할 수 있다. 방열층은 방열 특성이 좋은 흑연(graphite), 구리(Cu), 및 알루미늄(Al) 중 적어도 어느 하나를 포함할 수 있으나, 상기 예에 제한되는 것은 아니다. 방열층은 방열 특성을 향상시킬 뿐만 아니라, 전자파 차폐 또는 전자파 흡수 특성을 가질 수 있다.
도 6a를 참조하면, 안테나층(AL)의 제2 부분(P2)은 제1 방향(DR1)을 따라 연장된 가상의 벤딩축을 중심으로 소정의 곡률로 벤딩 될 수 있다. 회로 기판(A-FPC)은 안테나층(AL)의 제2 부분(P2) 상에 결합되며, 제1 방향(DR1)을 따라 연장된 가상의 벤딩축을 중심으로 소정의 곡률로 벤딩 될 수 있다. 전술한 안테나층(AL)의 제1 측면(S1)은 벤딩된 제2 부분(P2) 끝 단에 대응될 수 있다.
회로 기판(A-FPC)은 순차적으로 적층된 베이스층(BL), 도전층(ML) 및 커버층(CL)을 포함할 수 있다. 베이스층(BL)은 가연성 물질을 포함할 수 있다. 일 실시예에서 베이스층(BL)은 플렉서블한 필름 형태로 제공될 수 있다. 베이스층(BL)은 고분자 수지를 포함할 수 있다. 예를 들어, 베이스층(BL)은 폴리이미드 수지, 에폭시 수지, 또는 폴리에스테르 수지를 포함할 수 있다. 그러나, 베이스층(BL)의 물질이 상기 예에 제한되는 것은 아니다.
도전층(ML)은 베이스층(BL) 상에 배치될 수 있다. 도전층(ML)은 전도성 물질을 포함할 수 있다. 도전층(ML)은 전술한 베이스층(BL)의 일 단에 인접하게 배치된 회로 기판(A-FPC)의 연결 패드들(PD, 도 4a 참조) 및 연결 패드들(PD, 도 4a 참조)에 각각 연결된 연결 배선들(SL, 도 4a 참조)을 포함할 수 있다.
커버층(CL)은 도전층(ML) 상에 배치될 수 있다. 커버층(CL)은 가연성 물질을 포함할 수 있다. 일 실시예에서, 커버층(CL)은 필름 형태로 제공될 수 있다. 커버층(CL)은 고분자 물질을 포함할 수 있다. 커버층(CL)은 도전층(ML)의 적어도 일부를 커버하며 도전층(ML)을 보호하고, 수분, 이물질 등으로부터 도전층(ML)이 손상되는 것을 방지할 수 있다.
커버층(CL)은 도전층(ML)의 일 부분을 노출시킬 수 있다. 커버층(CL)에 의해 노출된 도전층(ML)의 일 부분은 전술한 연결 패드들(PD, 도 4a 참조)에 대응될 수 있다. 커버층(CL)에 의해 노출된 도전층(ML)은 안테나층(AL)에 접촉할 수 있다. 구체적으로, 커버층(CL)에 의해 노출된 회로 기판(A-FPC)의 연결 패드들(PD, 도 4a 참조)은 안테나층(AL)의 안테나 패드들(430, 도 4a 참조)에 접촉할 수 있다.
커버층(CL)에 의해 노출된 도전층(ML)의 상면은 전술한 회로 기판(A-FPC)의 제1 면(F-B) 중 제1 부분 면(B1)에 대응될 수 있다. 따라서, 회로 기판(A-FPC)의 제1 면(F-B) 중 제1 부분 면(B1)은 안테나층(AL)에 접촉할 수 있다. 커버층(CL)의 상면은 전술한 회로 기판(A-FPC)의 제1 면(F-B) 중 제2 부분 면(B2)에 대응될 수 있다. 따라서, 커버층(CL)에 의해 노출된 도전층(ML)의 상면과 커버층(CL)의 상면은 단차(dd)를 가질 수 있다.
회로 기판(A-FPC)의 제2 측면(S2)은 커버층(CL)의 상면으로부터 연결되는 커버층(CL)의 측면에 대응될 수 있다. 따라서, 커버층(CL)의 측면은 안테나층(AL)의 제1 측면(S1)에 접촉할 수 있다. 즉, 커버층(CL)의 상면과 도전층(ML)의 상면 사이의 단차(dd)가 안테나층(AL)의 제1 측면(S1)에 접촉할 수 있다.
회로 기판(A-FPC)은 일 방향을 따라 배열된 제1 영역(AA1), 제2 영역(AA2) 및 제3 영역(AA3)을 포함할 수 있다. 회로 기판(A-FPC)의 제1 영역(AA1)은 안테나층(AL)의 제1 부분(P1)에 중첩하는 영역일 수 있다. 회로 기판(A-FPC)의 제2 영역(AA2)은 제1 영역(AA1)으로부터 연장되며, 벤딩축을 따라 소정의 곡률로 벤딩되는 영역일 수 있다. 회로 기판(A-FPC)의 제2 영역(AA2)은 회로 기판(A-FPC)의 벤딩 영역으로 정의될 수 있다. 회로 기판(A-FPC)의 제3 영역(AA3)은 제2 영역(AA2)으로부터 연장되어, 제1 영역(AA1)과 제3 방향(DR3)에서 중첩하는 영역일 수 있다.
커버층(CL), 도전층(ML) 및 베이스층(BL)은 제2 영역(AA2)에 대응하여 벤딩축을 중심으로 벤딩 될 수 있다. 회로 기판(A-FPC)의 제2 측면(S2)은 제2 영역(AA2) 내에서 안테나층(AL)의 제1 측면(S1)과 접촉할 수 있다. 즉, 회로 기판(A-FPC)의 제2 측면(S2)과 안테나층(AL)의 제1 측면(S1)은 각각 회로 기판(A-FPC)의 벤딩된 부분의 끝 단과 안테나층(AL)의 벤딩된 부분의 끝 단에 대응될 수 있다.
한편, 도 6b를 참조하면, 비교 실시예의 회로 기판(A-FPC')의 제2 측면(S2')은 안테나층(AL')의 제1 측면(S1')과 이격될 수 있다. 비교 실시예에서, 회로 기판(A-FPC')의 제2 측면(S2')은 안테나층(AL')의 제2 부분(P2') 상에 위치할 수 있다. 즉, 비교 실시예에서, 회로 기판(A-FPC')의 단차(dd')는 안테나층(AL')의 제1 측면(S1')과 이격되며, 안테나층(AL') 상에 위치할 수 있다.
비교 실시예에서, 도전층(ML')과 단차(dd')을 갖는 커버층(CL')의 상면 일 부분은 안테나층(AL') 상에 배치될 수 있다. 도전층(ML') 및 도전층(ML') 상에 배치된 커버층(CL')이 벤딩 됨에 따라, 단차(dd')에 인접한 도전층(ML') 내에 응력이 집중될 수 있다. 이로 인해, 도전층(ML')에 크랙이 발생하여 회로 기판(A-FPC')이 단선되는 불량이 발생할 수 있다.
그러나, 도 6a에 도시된 것처럼, 본 발명 일 실시예의 회로 기판(A-FPC)은 단차(dd)가 안테나층(AL)의 제1 측면(S1)에 접촉함으로써, 벤딩 시 단차(dd)에 인접하는 영역에 인가되는 응력이 완화될 수 있다. 특히, 단차(dd)에 인접한 도전층(ML)의 일 부분에 가해지는 응력이 완화되어 도전층(ML)의 손상이 방지될 수 있고, 본 발명 일 실시예의 회로 기판(A-FPC)은 신뢰성이 향상될 수 있다.
도 6b의 비교 실시예를 참조하면, 회로 기판(A-FPC')의 단차(dd')가 안테나층(AL') 상에 위치하는 경우, 회로 기판(A-FPC')의 도전층(ML')과 안테나층(AL')을 밀접하게 연결시키기 위해, 안테나층(AL')의 제1 부분(P1') 및 제2 부분(P2')은 제2 방향(DR2)을 따라 길게 연장될 것이 요구된다. 따라서, 비교 실시예에서, 회로 기판(A-FPC')이 배치되는 안테나층(AL')의 일 부분이 연장됨에 따라, 해당 부분이 외부에서 시인 되는 것을 방지하기 위한 베젤 패턴(WB')의 면적 또한 증가될 수 있다. 즉, 비교 실시예의 전자 장치(ED')는 본 발명의 일 실시예 대비 베젤 영역의 면적이 증가될 수 있다.
그러나, 도 6a를 참조하면, 본 발명의 일 실시예에 따른 회로 기판(A-FPC)은 커버층(CL)의 측면이 안테나층(AL)의 제1 측면(S1)에 접촉하도록 배치됨으로써, 회로 기판(A-FPC)이 배치되는 안테나층(AL)의 영역의 면적을 확대시키지 않고도, 도전층(ML)과 안테나층(AL)을 밀접하게 연결시킬 수 있다. 따라서, 본 발명 일 실시예의 전자 장치(ED)는 베젤 영역의 면적이 감소될 수 있고 상대적으로 넓은 표시 영역을 사용자에게 제공할 수 있다.
도 7은 본 발명의 일 실시예에 따른 안테나층의 평면도이다. 도 8a 내지 8d는 도 7의 일 영역(AA)에 대응되는 본 발명의 일 실시예에 따른 안테나층의 확대 평면도들이다. 도 7에 도시된 각 구성들은 전술한 설명이 동일하게 적용될 수 있다.
도 7은 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행하며, 베이스 필름(400)의 상면(AL-U, 도 4a 참조)에 대향되는 하면(AL-B) 상에서 바란 본 안테나층(AL)의 평면도를 간략히 도시하였다. 도 7은 이해의 편의를 위해, 베이스 필름(400) 상의 상면(AL-U, 도 4a 참조) 상에 배치된 안테나들(410), 안테나 배선들(420) 및 안테나 패드들(430)을 도시하였다.
도 7을 참조하면, 벤딩되기 전 회로 기판(A-FPC)은 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 제1 면(F-B)을 포함할 수 있고, 회로 기판(A-FPC)의 제1 면(F-B)은 안테나층(AL)에 접촉하는 제1 부분 면(B1) 및 안테나층(AL)과 이격되는 제2 부분 면(B2)을 포함할 수 있다.
회로 기판(A-FPC)의 제1 면 (F-B) 상에서 안테나층(AL)의 제1 측면(S1)과 회로 기판(A-FPC)의 제2 측면(S2)은 제2 방향(DR2)에서 서로 마주할 수 있다. 도 7은 안테나층(AL)의 제1 측면(S1)과 회로 기판(A-FPC)의 제2 측면(S2)이 제2 방향(DR2)에서 서로 마주하며 이격된 것으로 도시하였다. 그러나 이에 한정되지 않고, 안테나층(AL)의 제1 측면(S1)과 회로 기판(A-FPC)의 제2 측면(S2)은 제2 방향(DR2)에서 서로 접촉할 수 있다.
안테나층(AL)의 제1 측면(S1)과 회로 기판(A-FPC)의 제2 측면(S2)은 제1 방향(DR1) 및 제3 방향(DR3) 각각에 평행한 평탄한 면으로 제공될 수 있다. 그러나 이에 한정되지 않고, 도 8a 내지 도 8d에 도시된 것처럼 안테나층(AL)의 제1 측면(S1)과 회로 기판(A-FPC)의 제2 측면(S2)은 각각 복수의 그루브들(GV1, GV2)을 포함할 수 있다.
도 8a 내지 도 8d를 참조하면, 안테나층(AL)의 제1 측면(S1)은 복수의 제1 그루브들(GV1)을 포함할 수 있고, 회로 기판(A-FPC)의 제2 측면(S2)은 복수의 제2 그루브들(GV2)을 포함할 수 있다. 각각이 복수의 그루브들(GV1, GV2)을 포함하는 제1 측면(S1)과 제2 측면(S2)은 제2 방향(DR2)에서 서로 마주할 수 있다.
복수의 제1 그루브들(GV1)의 형상은 복수의 제2 그루브들(GV2)의 형상에 대응될 수 있다. 즉, 복수의 제1 그루브들(GV1)은 복수의 제2 그루브들(GV2)과 제2 방향(DR2)에서 서로 맞물리는 형상을 가질 수 있다. 구체적으로, 복수의 제1 그루브들(GV1)은 제2 방향(DR2)에서 회로 기판(A-FPC)의 커버층(CL)을 향해 돌출된 부분을 포함할 수 있고, 복수의 제2 그루브들(GV2)은 이에 대응하여 제2 방향(DR2)에서 함몰된 부분을 가질 수 있다. 이와 마찬가지로, 복수의 제1 그루브들(GV1)은 제2 방향(DR2)에서 베이스 필름(400)의 중심을 향해 함몰된 부분을 포함할 수 있고, 복수의 제2 그루브들(GV2)은 이에 대응하여 제2 방향(DR2)에서 안테나층(AL, 도 7 참조)을 향해 돌출된 부분을 가질 수 있다.
복수의 제1 그루브들(GV1)과 복수의 제2 그루브들(GV2)은 제2 방향(DR2)에서 서로 마주하며 이격될 수 있다. 도 8a 내지 도 8d는 제2 방향(DR2)에서 서로 마주하며 이격된 제1 측면(S1)과 제2 측면(S2)을 도시하였다. 그러나, 실시예는 이에 한정되지 않고, 복수의 제1 그루브들(GV1)과 복수의 제2 그루브들(GV2)은 서로 맞물리며 접촉할 수 있다.
복수의 제1 및 제2 그루브들(GV1, GV2) 각각은 곡면을 포함할 수 있다. 그러나 이에 한정되지 않고, 복수의 제1 및 제2 그루브들(GV1, GV2)은 절곡되어 연결되는 평면들을 포함할 수도 있다.
예를 들어, 도 8a를 참조하면, 복수의 제1 및 제2 그루브들(GV1, GV2) 각각은 회로 기판(A-FPC)의 제1 면(F-B) 상에서 반호의 형상을 가질 수 있다. 복수의 제1 및 제2 그루브들(GV1, GV2) 각각은 회로 기판(A-FPC, 도 7 참조)의 제1 면(F-B) 상에서 제2 방향(DR2)을 따라 오목하거나 볼록한 반호들이 반복되는 형상을 가질 수 있다.
도 8b를 참조하면, 복수의 제1 및 제2 그루브들(GV1, GV2) 각각은 회로 기판(A-FPC, 도 7 참조)의 제1 면(F-B) 상에서 사각형의 형상을 가질 수 있다. 복수의 제1 및 제2 그루브들(GV1, GV2)은 직각의 사이각을 가지며 절곡되는 평면들을 포함할 수 있다. 이에 한정되지 않고, 도 8c를 참조하면, 복수의 제1 및 제2 그루브들(GV1, GV2) 각각은 실질적으로 직각의 사이각을 가지며 절곡되는 평면들과 평면들 사이를 연결하는 곡면들을 포함할 수 있다. 즉, 복수의 제1 및 제2 그루브들(GV1, GV2)은 회로 기판(A-FPC, 도 7 참조)의 제1 면(F-B) 상에서 둥근 모서리를 가질 수 있다.
도 8b 및 도 8c를 참조하면, 복수의 제1 그루브들(GV1) 중 제2 방향(DR2)에서 회로 기판(A-FPC, 도 7 참조)의 도전층(CL)의 향해 돌출된 부분의 제1 방향(DR1)에서의 폭은 복수의 제2 그루브들(GV2) 중 제2 방향(DR2)에서 안테나층(AL, 도 7 참조)의 베이스 필름(400)을 향해 돌출된 부분의 제1 방향(DR1)에서의 폭 보다 클 수 있다. 그러나, 이에 한정되지 않고, 복수의 제1 그루브들(GV1)의 돌출된 부분의 상기 폭이 복수의 제2 그루브들(GV2)의 돌출된 부분의 상기 폭과 실질적으로 동일하거나 더 작을 수도 있다.
도 8d를 참조하면, 복수의 제1 및 제2 그루브들(GV1, GV2) 각각은 회로 기판(A-FPC, 도 7 참조)의 제1 면(F-B) 상에서 사다리꼴 형상을 가질 수 있다. 복수의 제1 및 제2 그루브들(GV1, GV2)은 둔각의 사이각을 가지며 절곡되는 평면들을 포함할 수 있다. 도 8d에 도시된 복수의 제1 및 제2 그루브들(GV1, GV2)은 회로 기판(A-FPC, 도 7 참조)의 제1 면(F-B) 상에서 각진 모서리들을 갖거나 둥근 모서리들을 가질 수 있다. 도 8d에 도시된 것에 한정되지 않고, 일 실시예에 따른, 복수의 제1 및 제2 그루브들(GV1, GV2) 각각은 회로 기판(A-FPC, 도 7 참조)의 제1 면(F-B) 상에서 역 사다리꼴 형상을 가질 수 있고, 복수의 제1 및 제2 그루브들(GV1, GV2)은 예각의 사이각을 가지며 절곡되는 평면들을 포함할 수 있다.
안테나층(AL)의 제1 측면(S1)과 회로 기판(A-FPC)의 제2 측면(S2)이 각각 복수의 그루브들(GV1, GV2)을 가지며 접촉됨에 따라, 제1 측면(S1)과 제2 측면(S2)은 밀접하게 접촉될 수 있다. 이에 따라, 벤딩 시 회로 기판(A-FPC)에 가해지는 응력을 보다 효과적으로 완화할 수 있다.
한편, 도 8a 내지 도 8d는 복수의 제1 및 제2 그루브들(GV1, GV2)의 형상을 예시적으로 도시한 것이며, 복수의 제1 및 제2 그루브들(GV1, GV2)의 형상은 서로 맞물려서 형성되는 것이면 어느 하나로 한정되지 않는다.
본 발명 일 실시예의 전자 장치는 무선 통신을 지원하는 안테나층 및 안테나층에 연결되어 구동 신호를 전달하는 회로 기판을 포함할 수 있다. 회로 기판의 일 면은 단차를 포함할 수 있고, 상기 단차는 안테나층의 일 측면과 마주하거나 마주하며 접촉할 수 있다. 이로 인해, 안테나층 및 회로 기판의 일 부분들이 벤딩 될 때, 회로 기판의 단차에 작용하는 응력이 완화될 수 있고, 회로 기판에 크랙 발생하는 것을 방지하여 회로 기판의 불량을 감소시킬 수 있다. 본 발명의 일 실시예에서 회로 기판이 갖는 단차와 안테나층의 일 측면은 각각 서로 맞물려 접촉하는 그루브들을 포함할 수 있고, 이를 통해 보다 효과적으로 벤딩 된 회로 기판에 작용하는 응력을 완화시켜 회로 기판의 손상을 방지할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
ED: 전자 장치 DP: 표시 패널
201: 회로층 202: 발광 소자층
100PE: 발광 소자 203: 봉지층
IS: 입력 센서 310, 320: 감지 전극
AL: 안테나층 400: 베이스 필름
410: 안테나 430: 안테나 패드
A-FPC: 회로 기판 BL: 베이스층
ML: 도전층 CL: 커버층
PD: 연결 패드 S1: 제1 측면
S2: 제2 측면 dd: 단차
GV1: 제1 그루브 GV2: 제2 그루브

Claims (20)

  1. 표시 영역을 포함하는 표시 패널;
    상기 표시 패널 상에 배치되고, 상기 표시 영역에 중첩하는 제1 면 및 상기 제1 면에 연결된 제1 측면을 포함하는 안테나층; 및
    상기 안테나층에 연결되는 회로 기판을 포함하고,
    상기 회로 기판은 일부가 상기 안테나층의 상기 제1 면과 마주하는 제2 면 및 상기 제2 면에 연결된 제2 측면을 포함하고,
    상기 제1 측면은 상기 제2 측면과 접촉하는 전자 장치.
  2. 제1 항에 있어서,
    상기 제1 측면은 복수의 제1 그루브들을 포함하고,
    상기 제2 측면은 상기 복수의 제1 그루브들과 맞물려서 형성되는 제2 그루브들을 포함하는 전자 장치.
  3. 제2 항에 있어서,
    상기 복수의 제1 그루브들 및 상기 복수의 제2 그루브들 각각은 곡면을 포함하는 전자 장치.
  4. 제2 항에 있어서,
    상기 복수의 제1 그루브들은 상기 회로 기판의 상기 제2 면 상에서 다각형의 형상을 갖는 전자 장치.
  5. 제1 항에 있어서,
    상기 안테나층은
    베이스 필름;
    상기 베이스 필름 상에 배치된 복수의 안테나들; 및
    상기 복수의 안테나들에 각각 전기적으로 연결된 복수의 안테나 패드들을 포함하는 전자 장치.
  6. 제5 항에 있어서,
    상기 제1 측면은 상기 베이스 필름에 의해 정의되는 전자 장치.
  7. 제5 항에 있어서,
    상기 회로 기판은
    베이스층;
    상기 베이스층 상에 배치되고, 각각이 상기 복수의 안테나 패드들에 전기적으로 연결된 연결 패드들을 포함하는 도전층; 및
    상기 도전층 상에 배치되고, 상기 연결 패드들을 노출하는 커버층을 포함하는 전자 장치.
  8. 제7 항에 있어서,
    상기 제2 측면은 상기 커버층에 의해 정의되는 전자 장치.
  9. 제1 항에 있어서,
    상기 안테나층은 소정의 곡률로 벤딩되는 일 부분을 포함하고, 상기 제1 측면은 상기 일 부분의 끝 단에 대응되는 전자 장치.
  10. 제1 항에 있어서,
    상기 회로 기판은 상기 제2 면 상에서 상기 회로 기판의 적어도 일부가 상기 표시 패널과 중첩하도록 벤딩되는 전자 장치.
  11. 제5 항에 있어서,
    상기 표시 패널 상에 배치된 복수의 감지 전극들을 더 포함하고, 상기 복수의 안테나들은 상기 복수의 감지 전극들에 중첩하는 전자 장치.
  12. 제5 항에 있어서,
    상기 표시 패널 상에 배치된 복수의 감지 전극들을 더 포함하고, 상기 복수의 안테나들은 상기 복수의 감지 전극들 중 적어도 일부와 동일 층 상에 배치되는 전자 장치.
  13. 제1 항에 있어서,
    상기 표시 패널 상에 배치된 편광층을 더 포함하고,
    상기 안테나층은 상기 표시 패널과 상기 편광층 사이에 배치되는 전자 장치.
  14. 표시 영역을 포함하는 표시 패널;
    상기 표시 패널 상에 배치된 안테나층; 및
    상기 안테나층에 연결된 회로 기판을 포함하고,
    상기 안테나층의 제1 측면은 복수의 제1 그루브들을 포함하고,
    상기 회로 기판의 제2 측면은 상기 복수의 제1 그루브들과 마주하며, 상기 복수의 제1 그루브들에 대응하는 형상을 갖는 복수의 제2 그루브들을 포함하는 전자 장치.
  15. 제14 항에 있어서,
    상기 복수의 제1 그루브들은 상기 복수의 제2 그루브들과 맞물리며 접촉하는 전자 장치.
  16. 영상을 표시 하는 표시 패널;
    상기 표시 패널 상에 배치되고, 제1 면 및 상기 제1 면에 연결된 제1 측면을 포함하는 안테나층; 및
    상기 안테나층의 상기 제1 측면에 인접하게 배치되며, 상기 안테나층에 연결된 회로 기판을 포함하고,
    상기 제1 면과 마주하는 상기 회로 기판의 제2 면은 단차를 포함하고, 상기 단차는 상기 제1 측면과 마주하는 전자 장치.
  17. 제16 항에 있어서,
    상기 회로 기판의 상기 제2 면은 상기 안테나층의 상기 제1 면에 접촉하는 제1 부분 면 및 상기 제1 면으로부터 이격되는 제2 부분 면을 포함하고,
    상기 단차는 상기 회로 기판의 두께 방향에서 상기 제1 부분 면과 상기 제2 부분 면 사이의 거리에 대응되는 전자 장치.
  18. 제17 항에 있어서,
    상기 제2 부분 면은 상기 제2 면 상에서 상기 회로 기판의 적어도 일부가 상기 표시 패널과 마주하도록 벤딩되는 전자 장치.
  19. 제16 항에 있어서,
    상기 단차는 상기 제1 측면에 접촉하는 전자 장치.
  20. 제19 항에 있어서,
    상기 제1 측면은 복수의 제1 그루브들을 포함하고,
    상기 단차는 상기 복수의 제1 그루브들에 대응되는 복수의 제2 그루브들을 포함하는 전자 장치.
KR1020220036273A 2022-03-23 2022-03-23 전자 장치 KR20230139856A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220036273A KR20230139856A (ko) 2022-03-23 2022-03-23 전자 장치
US18/089,621 US20230307819A1 (en) 2022-03-23 2022-12-28 Electronic apparatus
CN202310074587.XA CN116805760A (zh) 2022-03-23 2023-02-07 电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220036273A KR20230139856A (ko) 2022-03-23 2022-03-23 전자 장치

Publications (1)

Publication Number Publication Date
KR20230139856A true KR20230139856A (ko) 2023-10-06

Family

ID=88078616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220036273A KR20230139856A (ko) 2022-03-23 2022-03-23 전자 장치

Country Status (3)

Country Link
US (1) US20230307819A1 (ko)
KR (1) KR20230139856A (ko)
CN (1) CN116805760A (ko)

Also Published As

Publication number Publication date
US20230307819A1 (en) 2023-09-28
CN116805760A (zh) 2023-09-26

Similar Documents

Publication Publication Date Title
US11476431B2 (en) Foldable electronic device having an elastic body in openings of the spacers
US11271054B2 (en) Organic light emitting display device
US11056546B2 (en) Display device and method of manufacturing display device
KR102543688B1 (ko) 표시 장치 및 표시 장치의 제조방법
US11592950B2 (en) Display device
US11602053B2 (en) Display device
KR20210111926A (ko) 표시 장치
CN112788161A (zh) 电子装置
US20240036672A1 (en) Display device
US11687201B2 (en) Electronic apparatus including a display panel
US11127796B2 (en) Display panel with integrated pressure sensor and printed circuit board
US11720194B2 (en) Touch detection device and display device including the same
US11251256B2 (en) Display apparatus
US20230307819A1 (en) Electronic apparatus
US20240147772A1 (en) Display panel and manufacturing method thereof
US11513652B2 (en) Display device
CN219418134U (zh) 显示设备
US20230225172A1 (en) Display panel
KR20220049098A (ko) 전자 장치
CN118591209A (zh) 显示装置和用于制造显示装置的方法
KR20230097263A (ko) 전자 장치
KR20240109646A (ko) 표시 패널 및 이의 제조 방법
KR20220143208A (ko) 표시 장치
CN115968216A (zh) 电子装置