KR20230135724A - 반도체 소자의 제조방법 및 이를 위한 기판 처리 장치 - Google Patents

반도체 소자의 제조방법 및 이를 위한 기판 처리 장치 Download PDF

Info

Publication number
KR20230135724A
KR20230135724A KR1020220032870A KR20220032870A KR20230135724A KR 20230135724 A KR20230135724 A KR 20230135724A KR 1020220032870 A KR1020220032870 A KR 1020220032870A KR 20220032870 A KR20220032870 A KR 20220032870A KR 20230135724 A KR20230135724 A KR 20230135724A
Authority
KR
South Korea
Prior art keywords
source gas
boron
phosphorus
silicon oxide
gas
Prior art date
Application number
KR1020220032870A
Other languages
English (en)
Inventor
김선태
김동규
김태건
신순철
노산하
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020220032870A priority Critical patent/KR20230135724A/ko
Publication of KR20230135724A publication Critical patent/KR20230135724A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 식각 프로파일을 개선하여 불량 발생을 저하시킬 수 있는 반도체 소자의 제조방법에 관한 것이다.
실시예에 따른 반도체 소자의 제조방법은, 반응공간이 형성된 챔버 내부로 기판을 준비하는 단계; 및 전원을 인가하여 상기 반응공간 내부에 플라즈마를 형성하고, 실리콘(Si) 소스 가스, 붕소(B) 소스 가스 및 인(P) 소스 가스를 상기 반응공간 내부에 각각 공급하여 상기 기판 상에 실리콘 산화막을 형성하는 단계;를 포함하되, 상기 실리콘 산화막을 형성하는 단계는, 상기 기판에 형성되는 실리콘 산화막의 식각 속도가 상기 실리콘 산화막의 상부에서 하부로 갈수록 증가되도록 상기 기판 상에 공급되는 인(P) 소스 가스 대비 상기 붕소(P) 소스 가스의 비율을 점진적으로 증가시키는 것을 특징으로 한다.

Description

반도체 소자의 제조방법 및 이를 위한 기판 처리 장치{Method for manufacturing semiconductor device and substrate processing apparatus therefor}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 식각 프로파일을 개선하여 불량 발생을 저하시킬 수 있는 반도체 소자의 제조방법과 이를 위한 기판 처리 장치에 관한 것이다.
컴퓨터, 휴대폰 등과 같은 정보 매체의 급속한 보급 및 발전에 따라 반도체 소자도 비약적으로 발전하고 있다. 최근에는, 반도체 소자의 고속 동작과 저장 용량의 대용량화가 요구되고 있으며, 이러한 요구에 부응하여 반도체 소자는 집적도, 신뢰도, 응답 속도 등을 향상시키기 위해, 반도체 소자를 구성하는 금속 배선의 선폭과 간격이 점차 미세해지고 있으며, 금속 배선 물질로 저항이 작은 물질을 이용하고, 절연층으로는 유전 상수가 작은 물질을 이용하고 있다.
일반적으로, 반도체 소자의 제조 공정은 특정 박막을 증착하는 공정과 증착된 박막을 식각 공정으로 패터닝하는 공정을 반복함으로써 진행된다. 일례로, 반도체 소자의 제조 공정에서 금속층 사이의 절연층 또는 식각 마스크 용도로 BPSG(boron phosphorous silicate glass) 박막 등과 같이 유전율이 낮은 산화물 박막을 형성하도록 하고 있다.
또한, 상기와 같은 산화물 박막은 플라즈마 강화 화학 기상 증착 방법(plasma enhanced CVD, PECVD) 등과 같은 화학 기상 증착(chemical vapor deposition, CVD) 방법을 이용해 형성하고 있다.
하지만, PECVD 공정을 활용할 경우 절연막 식각 시 상부에서 하부로 식각이 진행되는 과정 중에서 상부의 식각량이 하부의 식각량보다 많아 식각 효율(etch rate)이 저하됨에 따라 후속 공정에 영향을 주는 테이퍼 프로파일과 같은 식각 이슈가 쉽게 발생하여 수직 식각 구조(vertical profile)를 형성하기 어려운 문제가 있다.
이에 따라, 테이퍼 프로파일 현상의 원인이 되는 식각 효율의 감소를 보완할 수 있도록 절연막의 식각 효율을 개선할 수 있는 방법에 대한 연구가 필요하다.
일실시예에 따르면, PECVD 공정을 활용하여 절연막을 식각시 식각 프로파일을 개선할 수 있어 불량 발생을 저하시킬 수 있는 반도체 소자의 제조방법에 대한 기술 내용을 제공하고자 하는 것이다.
실시예에 따른 반도체 소자의 제조방법은, 반응공간이 형성된 챔버 내부로 기판을 준비하는 단계; 및 전원을 인가하여 상기 반응공간 내부에 플라즈마를 형성하고, 실리콘(Si) 소스 가스, 붕소(B) 소스 가스 및 인(P) 소스 가스를 상기 반응공간 내부에 각각 공급하여 상기 기판 상에 실리콘 산화막을 형성하는 단계;를 포함하되, 상기 실리콘 산화막을 형성하는 단계는, 상기 기판에 형성되는 실리콘 산화막의 식각 속도가 상기 실리콘 산화막의 상부에서 하부로 갈수록 증가되도록 상기 기판 상에 공급되는 인(P) 소스 가스 대비 상기 붕소(P) 소스 가스의 비율을 점진적으로 증가시키는 것을 특징으로 한다.
일 실시예에 따르면, 상기 실리콘 산화막을 형성하는 단계는, 상기 반응공간 내부에 공급되는 상기 인(P) 소스 가스의 공급 유량을 고정한 상태에서 상기 붕소(B) 소스 가스의 공급 유량을 증가시켜, 상기 박막의 하부에서 상기 박막의 상부를 향하는 방향으로 붕소(B) 도핑 농도가 점진적으로 증가하도록 조절할 수 있다.
일 실시예에 따르면, 상기 실리콘 산화막을 형성하는 단계는, 상기 반응공간 내부에 공급되는 상기 붕소(B) 소스 가스의 공급 유량을 고정한 상태에서 상기 인(P) 소스 가스의 공급 유량을 감소시켜, 상기 박막의 상부에서 상기 박막의 하부를 향하는 방향으로 인(P) 도핑 농도가 점진적으로 증가하도록 조절할 수 있다.
일 실시예에 따르면, 상기 실리콘 산화막을 형성하는 단계는, 상기 반응공간 내부에 공급되는 상기 붕소(B) 소스 가스의 공급 유량은 증가시키고 상기 인(P) 소스 가스의 공급 유량은 감소시켜, 상기 박막의 하부에서 상기 박막의 상부를 향하는 방향으로 붕소(B) 도핑 농도가 점진적으로 증가하도록 하고, 상기 박막의 상부에서 상기 박막의 하부를 향하는 방향으로 인(P) 도핑 농도는 점진적으로 증가하도록 조절할 수 있다.
한편, 실시예에 따른 기판 처리 장치는 기판 처리를 위한 반응 공간을 형성하는 반응 챔버; 상기 반응 챔버에 설치되어 상기 반응 공간에 실리콘(Si) 소스 가스, 붕소(B) 소스 가스 및 인(P) 소스 가스를 각각 공급하여 상기 기판 상에 실리콘 산화막을 형성하도록 처리하는 가스 분사부; 상기 반응 공간의 내부에 상기 가스 분사부와 대향되도록 설치되고, 상부에 상기 기판이 안착되는 기판 지지부; 상기 가스 분사부와 연결되어 가스를 공급하는 가스 공급부; 상기 수용공간에 플라즈마를 형성하기 위해 전원을 인가하는 전원 공급부; 및 상기 가스 분사부, 기판 지지부, 가스 공급부 및 전원 공급부의 구동을 제어하는 제어부를 포함하되, 상기 제어부는, 상기 기판에 형성되는 실리콘 산화막의 식각 속도가 상기 실리콘 산화막의 상부에서 하부로 갈수록 증가하도록 상기 반응공간 내부에 공급하는 인(P) 소스 가스 대비 상기 붕소(P) 소스 가스의 비율이 점진적으로 증가하도록 상기 가스 공급부의 구동을 제어하여 상기 기판 상에 실리콘 산화막을 형성하도록 하는 것을 특징으로 한다.
실시예에 따른 반도체 소자의 제조방법은 붕소(B) 소스 가스 및 인(P) 소스 가스의 공급 유량을 조절하여 도핑 농도를 조절하는 램핑 업 또는 램핑 다운을 통해 실리콘 산화막의 상부에 치밀한 막질을 형성하고, 하부로 갈수록 다공성을 갖는 막질이 형성되도록 하여 깊이 증가에 따라 감소하는 식각 효율을 보완하여 식각 이슈가 발생되지 않도록 하며, 불량 발생을 줄일 수 있다.
도 1은 실리콘 소스 가스, 붕소(B) 소스 가스 및 인(P) 소스 가스를 공급하여 기판(substrate) 상에 실리콘 산화막을 형성하는 과정 중, (a) 붕소(B) 소스 가스 및 인(P) 소스 가스를 일정 유량으로 공급해 형성하여 일정한 식각 속도(constant etch rate)를 갖는 일반 실리콘 산화막(Normal BPSG)과, (b) 붕소(B) 소스 가스 및 인(P) 소스 가스의 공급 유량을 조절하여 형성하여 상부에서 하부를 향할 수록 식각 속도가 증가하는 실리콘 산화막의 상태 및 식각 속도를 나타낸 개념도이다.
도 2는 (a) 붕소(B) 소스 가스 및 인(P) 소스 가스를 일정 유량으로 공급하여 형성한 실리콘 산화막과, (b) 붕소(B) 소스 가스 및 인(P) 소스 가스의 공급 유량을 조절하여 형성한 실리콘 산화막을 2회 이상 반복 식각하는 경우 형성되는 식각 프로파일을 나타낸 개념도이다.
도 3은 실시예에 따른 반도체 소자의 제조방법을 나타낸 공정도이다.
도 4는 실시예에 따른 기판 처리 장치를 나타낸 구성도이다.
도 5는 PSG 박막 및 BSG 박막의 식각 특성을 평가한 결과이다.
도 6는 식각 속도에 붕소(B) 및 인(P) 도핑 농도가 습식 식각 속도에 미치는 영향 평가한 결과이다.
도 7은 (a) TEB의 유속을 램핑업시켜 제조한 박막과 (b) TEPO의 유속을 램핑 다운시켜 제조한 박막의 습식 식각 속도를 평가한 결과이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시 예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시 예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시 예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다. 또한, 본 발명에서 제시된 목적 또는 효과는 특정 실시예가 이를 전부 포함하여야 한다거나 그러한 효과만을 포함하여야 한다는 의미는 아니므로, 본 발명의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
본 발명에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
"제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결될 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다고 언급된 때에는 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 한편, 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.
본 발명의 발명자들은 종래의 플라즈마 강화 화학기상증착 공정(PECVD) 기반의 반도체 소자 제조 공정에서 산화물 박막으로 붕규산 유리(borosilicate glass, BSG) 박막과 인산규산 유리(phosphosilicate glass, PSG) 박막을 각각 형성시켰다. 이후, 이들을 식각하는 과정 중에 BSG 박막이 PSG 박막에 비해 식각이 상대적으로 더디게 진행된다는 사실을 확인하였다. 이는, 상기 PSG는 P2O5/PO4의 기본 구조를 가지는데 반해, 상기 BSG는 B2O3/BO3의 기본 구조를 가지고 있어 BSG 박막이 PSG 박막 보다 강한 결합을 통해 조밀한 구조(dense structure)의 조직을 형성하기 때문에 식각이 상대적으로 더디게 진행되는 것으로 판단되었다.
이후, 붕소인산규산 유리 박막(BPSG)을 형성시켰으며, 이와 같은 과정 중 도핑되는 인(phosphorus)의 함량과 붕소(boron)의 함량을 각각 조절하여 BPSG 박막을 형성하였다. BPSG 박막의 식각 특성을 평가한 결과, BPSG 박막은 BSG 박막이 PSG 박막의 식각 특성을 통해 확인할 수 있었던 것과 동일하게, 조직 내에 도핑된 인(phosphorus)의 함량이 높을수록 다공성이 높은 막질(porous membrane character)이 형성되어 식각 속도가 증가하고, 붕소의 함량이 높을수록 치밀한 막질을 조성되어 식각 속도가 감소한다는 사실을 확인할 수 있었다.
즉, 실리콘 산화막 증착 공정 중 투입되는 붕소(B) 소스 가스 및 인(P) 소스 가스의 공급 유량을 조절하여 도핑 농도를 조절하는 램핑 업 또는 램핑 다운을 통해 실리콘 산화막의 상부에 치밀한 막질을 형성하고, 하부로 갈수록 다공성을 갖는 막질이 형성되도록 하여 깊이 증가에 따라 감소하는 식각 효율에 대한 보완이 가능함을 확인하였다.
보다 구체적으로, 도 1은 실리콘 소스 가스, 붕소(B) 소스 가스 및 인(P) 소스 가스를 공급하여 기판(substrate) 상에 실리콘 산화막을 형성하는 과정 중, (a) 붕소(B) 소스 가스 및 인(P) 소스 가스를 일정 유량으로 공급해 형성하여 일정한 식각 속도(constant etch rate)를 갖는 일반 실리콘 산화막(Normal BPSG)과, (b) 붕소(B) 소스 가스 및 인(P) 소스 가스의 공급 유량을 조절하여 형성하여 상부에서 하부를 향할 수록 식각 속도가 증가하는 실리콘 산화막의 상태 및 식각 속도를 나타낸 개념도이다.
도 2는 (a) 붕소(B) 소스 가스 및 인(P) 소스 가스를 일정 유량으로 공급하여 형성한 실리콘 산화막과, (b) 붕소(B) 소스 가스 및 인(P) 소스 가스의 공급 유량을 조절하여 형성한 실리콘 산화막을 2회 이상 반복 식각하는 경우 형성되는 식각 프로파일을 나타낸 개념도이다.
도 1 및 도 2를 참조하면, 실리콘 소스 가스, 붕소(B) 소스 가스 및 인(P) 소스 가스를 각각 공급하여 기판 상에 실리콘 산화막을 형성하는 과정 중 붕소(B) 또는 인(P)의 도핑 농도를 조절하지 않는 경우 도 1(a)에 나타낸 바와 같이 균일한 막질이 형성된다. 이에 따라, 도 2(a)에 나타낸 바와 같이, 상부의 식각량이 하부의 식각량보다 많아 식각 효율(etch rate)이 저하됨에 따라 테이퍼 프로파일과 같은 식각 이슈(etch issue)가 발생될 수 있다.
이에 반해, 붕소(B) 소스 가스 및 인(P) 소스 가스의 공급 유량을 조절하여 도핑 농도를 조절하는 램핑 업 또는 램핑 다운을 통해 형성한 실리콘 산화막의 경우 도 1(b)에 나타낸 바와 같이 상부는 조밀한 구조를 갖는데 반해 하부로 갈수록 다공질 구조의 막질이 형성된다. 이에 따라, 도 2(b)에 나타낸 바와 같이, 상부의 식각량이 하부의 식각량보다 적어 식각 효율이 향상되며 수직 식각 프로파일(vertical profile)을 형성하여 불량 발생을 저감시킬 수 있게 된다.
이에 따라, 본 발명의 발명자들은 상기와 같은 특성을 이용하여 깊이 증가에 따라 감소하는 식각 효율을 보완할 수 있음을 확인하여 실시예에 따른 반도체 소자의 제조방법을 완성하였다.
이하, 실시예에 따른 반도체 소자의 제조방법에 대해 상세히 설명하도록 한다.
도 3은 실시예에 따른 반도체 소자의 제조방법을 나타낸 공정도이다.
도 3을 참조하면, 실시예에 따른 반도체 소자의 제조방법은, 기판을 준비하는 단계(S100); 및 상기 기판 상에 실리콘 산화막을 형성하는 단계(S200);를 포함한다.
먼저, 기판을 준비하는 단계(S100)는 기판을 챔버에 반응공간에 안착시켜 실리콘 산화막을 형성하도록 한다.
상기 기판은 전극, 커패시터 등과 같은 패턴이 형성된 구조를 갖는 것을 사용할 수 있다.
실시예에 따른 반도체 소자의 제조방법은 내부에 반응공간이 형성되어, 실리콘 산화막을 증착하기 위한 공간을 제공하는 챔버, 상기 반응공간 하부 영역에 위치하며, 상기 기판을 지지하는 서셉터 등을 포함하는 기판 지지부, 가스 공급 라인을 통해 소스 가스를 공급받아 반응공간으로 분사하는 샤워헤드를 포함하는 가스 공급부, 기판을 지지하고, 플라즈마를 발생시키기 위한 제2 전극으로서의 역할을 하는 서셉터를 포함하는 기판 지지부, 플라즈마를 형성하기 위한 전원을 인가하는 전원 공급부 및 붕소(B) 소스 가스와 인(P) 소스 가스의 공급 유량을 조절하기 위한 제어부가 설치된 구조를 갖는 것을 사용할 수 있다.
상기 실리콘 산화막을 형성하는 단계(S200)는 실리콘 소스 가스, 붕소(B) 소스 가스 및 인(P) 소스 가스를 반응공간 내부에 각각 공급하여 박막을 형성할 수 있다. 이에 따라, 상기 박막은 실리콘 산화물 박막인(P) 붕소인산규산 유리 박막(이하, BPSG 박막)을 형성하게 된다.
상기 실리콘 소스 가스는 BPSG 박막 형성을 위해 사용되는 통상적인(P) 다양한 실리콘 소스를 포함하는 가스를 사용할 수 있다.
구체적으로, 상기 실리콘 소스 가스는 테트라에틸오르소실리케이트(tetraethylorthosilicate, TEOS), 실란(silane), 디실란(disilane), 디클로로실란(dichlorosilane), 디메틸디메톡시실란(dimethyldimethoxysilane), 사염화규소(tetrachloride silicon), 비스터셔리부틸아미노실란(bis(tertiary-butylamino)silane), 디클로로실란(dicholrosilane), 1,3,5,7-테트라메틸사이클로테트라실록산(1,3,5,7-tetramethylcyclotetrasiloxane), 옥타메틸사이클로실록산(octamethyl cyclotetrasiloxanes), 트리스(터트-펜톡시)실라놀(tris(tert-pentoxy)silanol), 헥사메틸디실라잔(hexamethyldisilazane), 테트라키스디메틸아미노실리콘(tetrakis (dimethylamino) silicon), 테트라메틸실란(tetramethylsilane), 테트라메틸디실록산(tetramethyldisiloxane), 디에틸실란(diethylsilane), 헥사클로로디실란(hexachlorodisilane), 디에톡시디메틸실란(diethoxydimethylsilane), 폴리디메틸실록산(polydimethylsiloxane) 또는 이들의 혼합물을 포함할 수 있다. 특히, 상기 실리콘 소스 가스는 TEOS를 사용할 수 있다.
상기 붕소(B) 소스 가스는 박막에 붕소(boron)를 도핑하기 위해 사용되는 도펀트(dopant) 소스로서 부반응 가스(secondary reactive gas)를 의미한다. 상기 붕소(B) 소스 가스는 BPSG 박막 형성을 위해 사용되는 통상적인(P) 다양한 붕소(B) 소스를 포함하는 가스를 사용할 수 있다.
구체적으로, 상기 붕소(B) 소스 가스는 트리에틸보레이트(triethylborate, TEB), 트리메틸보레이트(trimethylborate, TMB), 보란(borane), 다이보란(diborane) 또는 이들의 혼합물을 사용할 수 있다. 특히, 상기 붕소(B) 소스 가스는 TEB를 사용할 수 있다.
상기 인(P) 소스 가스는 박막에 인(phosphorus, P)을 도핑하기 위해 사용되는 도펀트 소스로서 부반응 가스를 의미한다. 상기 인(P) 소스 가스는 BPSG 박막 형성을 위해 사용되는 통상적인(P) 다양한 인(P) 소스를 포함하는 가스를 사용할 수 있다.
상기 인(P) 소스 가스는 트리에틸포스페이트(triethylphosphate, TEPO), 트리메틸포스페이트(trimethylphosphate, TMOP), 포스핀(PH3) 또는 이들의 혼합물을 사용할 수 있다. 특히, 상기 인(P) 소스 가스는 TEPO를 사용할 수 있다.
또한, 본 단계에서는, 실리콘 소스 가스, 붕소(B) 소스 가스 및 인(P) 소스 가스와 함께 보조 가스를 더 공급할 수 있다. 상기 보조 가스는 산소(O2) 함유 가스, 아산화질소(N2O) 함유 가스, 불활성 가스 또는 이들의 혼합물을 포함할 수 있다.
한편, 본 단계에서는, 기판에 형성되는 실리콘 산화막을 깊이 방향으로 식각하는 경우, 식각 속도가 상기 실리콘 산화막의 상부에서 하부로 갈수록 점진적으로 증가되도록 구성할 수 있다. 이를 위해, 반응공간 내부에 공급하는 붕소(B) 소스 가스 및 인(P) 소스 가스 중 적어도 어느 하나의 공급량이 점진적으로 증가하거나 감소하도록 조절할 수 있다.
구체적으로, 본 단계에서는, 상기 기판 상에 공급되는 인(P) 소스 가스 대비 상기 붕소(P) 소스 가스의 비율을 점진적으로 증가하도록 하거나, 붕소(B) 소스 가스 대비 인(P) 소스 가스의 비율을 점진적으로 감소하도록 구성할 수 있다.
일 실시예에 따르면, 본 단계에서는, 상기 반응공간 내부에 공급되는 상기 인(P) 소스 가스의 공급 유량을 고정한 상태에서 상기 붕소(B) 소스 가스의 공급 유량을 증가시켜, 상기 박막의 하부에서 상기 박막의 상부를 향하는 방향으로 붕소(B) 도핑 농도가 점진적으로 증가하도록 조절할 수 있다. 이에 따라, 실리콘 산화막의 상부는 하부에 비해 조밀한 막질을 형성하여 실리콘 산화막을 깊이 방향으로 식각하는 단계에서 상기 실리콘 산화막의 상부보다 하부에서 식각 속도가 상대적으로 더 증가하도록 구현할 수 있다.
일 실시예에 따르면, 본 단계에서는, 상기 반응공간 내부에 공급되는 상기 붕소(B) 소스 가스의 공급 유량을 고정한 상태에서 상기 인(P) 소스 가스의 공급 유량을 감소시켜, 상기 박막의 상부에서 상기 박막의 하부를 향하는 방향으로 인(P) 도핑 농도가 점진적으로 증가하도록 조절할 수 있다. 이에 따라, 실리콘 산화막의 상부는 하부에 비해 조밀한 막질을 형성하여 실리콘 산화막을 깊이 방향으로 식각하는 단계에서 상기 실리콘 산화막의 상부보다 하부에서 식각 속도가 상대적으로 더 증가하도록 구현할 수 있다. 즉, 실리콘 산화막의 하부가 상부에 비해 다공성 막질이 형성되어 식각 속도가 상대적으로 더 증가하도록 구현할 수 있다.
일 실시예에 따르면, 본 단계에서는, 상기 반응공간 내부에 공급되는 상기 붕소(B) 소스 가스의 공급 유량은 증가시키고 상기 인(P) 소스 가스의 공급 유량은 감소시켜, 상기 박막의 하부에서 상기 박막의 상부를 향하는 방향으로 붕소(B) 도핑 농도가 점진적으로 증가하도록 하고, 상기 박막의 상부에서 상기 박막의 하부를 향하는 방향으로 인(P) 도핑 농도는 점진적으로 증가하도록 조절할 수도 있다. 이에 따라, 실리콘 산화막의 상부는 하부에 비해 조밀한 막질을 형성하여 실리콘 산화막을 깊이 방향으로 식각하는 단계에서 상기 실리콘 산화막의 상부보다 하부에서 식각 속도가 상대적으로 더 증가하도록 구현할 수 있다.
본 단계에서는, 붕소(B) 소스 가스의 공급 유량을 초기 10 sccm에서 최종 100 sccm이 될 때까지 점진적으로 증가시킬 수 있다.
또한, 인(P) 소스 가스의 공급 유량을 초기 50 sccm에서 최종 5 sccm이 될 때까지 점진적으로 감소시킬 수 있다.
한편, 상기와 같은 실리콘 산화막을 형성하는 단계 이후에는, 박막 식각단계(S300)를 더 포함하도록 하여 상기 박막을 깊이 방향으로 식각할 수 있다.
본 단계에서는, 실리콘 산화물 박막을 식각하기 위해 사용되는 통상적인(P) 다양한 습식 식각 방법과 건식 식각 방법을 이용해 실리콘 산화물 박막을 식각할 수 있다.
구체적으로, 본 단계에서는, 불화수소(HF)를 포함하는 식각액, 불화암모늄(NH4F), 불화수소 및 계면활성제를 포함하는 완충 산화막 식각액 또는 이들의 혼합물을 포함하는 식각액을 이용한 습식 식각 방법을 통해 상기 박막을 깊이 방향으로 식각할 수 있다.
특히, 상기 박막의 식각율이 분당 500 Å인(P) 완중 산화막 식각액(LAL 500), 식각율이 분당 200 Å인(P) 완중 산화막 식각액(LAL 200) 또는 이들의 혼합물을 사용하여 식각 횟수 별로 균일한 식각 특성을 나타내는 습식 식각 방법을 이용해 박막을 식각할 수 있다.
상기한 바와 같은 실시예에 따른 반도체 소자의 제조방법은 붕소(B) 소스 가스 및 인(P) 소스 가스의 공급 유량을 조절하여 도핑 농도를 조절하는 램핑 업 또는 램핑 다운을 통해 실리콘 산화막의 상부에 치밀한 막질을 형성하고, 하부로 갈수록 다공성을 갖는 막질이 형성되도록 하여 깊이 증가에 따라 감소하는 식각 효율을 보완하여 식각 이슈가 발생되지 않도록 하며 불량 발생을 줄일 수 있다.
한편, 실시예에 따른 반도체 소자의 제조방법은 다음과 같은 기판 처리 장치를 이용해 수행할 수 있다.
구체적으로, 실시예에 따른 기판 처리 장치(100)는, 반응 챔버(110), 가스 분사부(120), 기판 지지부(130), 가스 공급부(140), 전원 공급부(150) 및 제어부(160)를 포함하는 구조를 갖는다(도 4 참조).
상기 반응 챔버(110)는 내부에 기판 처리를 위한 반응 공간을 형성할 수 있다. 상기 반응 챔버(110)는 기판에 박막 증착, 식각 등과 같은 기판 처리를 위한 공간을 형성하는 통상적인 다양한 구조의 챔버를 이용해 구현할 수 있다.
상기 가스 분사부(120)는 실리콘 소스 가스, 붕소(B) 소스 가스, 인(P) 소스 가스, 보조 가스 등을 반응 공간으로 공급하도록 반응 챔버(110)에 설치될 수 있다. 상기 가스들은 반응 챔버(110)의 외부에 설치되는 가스 공급부(140)와 연결되어 가스를 공급받을 수 있다.
상기 가스 분사부(120)는 기판 지지부(130) 상에 안착된 기판(S)에 공정 가스를 분사하도록 반응 챔버(110)의 상부에 기판 지지부 (130)에 대향되게 설치될 수 있다. 가스 분사부(120)는 외부로부터 가스를 공급받기 위해 상측 또는 측부에 형성된 적어도 하나의 유입홀과, 기판(S) 상에 가스를 분사하기 위해서 기판(S)을 바라보는 하방으로 형성된 복수의 분사홀을 포함할 수 있다.
상기 가스 분사부(120)는 샤워 헤드(shower head), 노즐(nozzle) 등과 같은 다양한 형상을 가질 수 있다. 특히, 가스 분사부(120)가 샤워 헤드 형태인 경우, 가스 분사부(120)는 반응 챔버(110)의 상부를 덮는 형태로 공정 챔버(110)에 결합될 수도 있다. 일례로, 가스 분사부(120)가 반응 챔버(110)의 덮개 형태로 측벽부에 결합될 수 있다.
기판 지지부(130)는 가스 분사부(120)에 대향되게 공정 챔버(110)에 설치되며, 그 상부에 기판(S)이 안착될 수 있다.
상기 기판 지지부(130)는 대체로 기판(S)의 모양에 대응되나 이에 한정되지 않고 기판(S)을 안정적으로 안착시킬 수 있도록 기판(S)보다 크고, 다양한 형상을 가질 수 있다. 일례로, 기판 지지부(130)는 승하강이 가능하도록 외부 모터(미도시)에 연결될 수 있으며, 이 경우 기밀 유지를 위하여 벨로우즈관(미도시)이 연결된 구조를 가질 수도 있다.
상기와 같은 기판 지지부(130)는 상부에 기판(S)을 안착하도록 구성되기 때문에, 기판 안착부, 기판 지지대, 서셉터 등으로 불릴 수도 있다. 상기 기판 지지부(130)는 기판(S)을 가열하기 위한 히터를 포함할 수 있으며, 히터에 전원을 공급하는 히터 전원부를 포함할 수 있다.
상기 가스 공급부(140)는 가스 분사부(120)와 연결되어 상기 반응 챔버의 반응공간에 가스를 공급하는 역할을 하며, 상기 공정 챔버(110)의 외부에 설치되는 복수 개의 가스 저장탱크로 구현할 수 있다.
상기 가스 공급부(140)는 가스 분사부(120)와 연결되어 상기 반응 챔버의 반응공간에 실리콘 소스 가스, 붕소(B) 소스 가스 및 인(P) 소스 가스, 산소 함유 가스, 아산화질소 함유 가스, 불활성 함유 가스를 각각 공급할 수 있으며, 이를 위한 적어도 한 개 이상의 가스 저장탱크를 포함할 수 있다.
상기 가스 공급부(140)는 유량 조절 밸브가 설치된 구조를 가질 수 있으며, 후술할 제어부(160)에 의해 제어되어 가스의 공급을 제어할 수 있다.
상기 전원 공급부(150)는 반응공간에 플라즈마를 형성하기 위한 전원을 공급하는 역할을 한다. 상기 반응 챔버(110)에 적어도 하나의 RF(radio frequency) 전력을 인가하도록 적어도 하나의 RF 전원을 포함할 수 있다. 일례로, 전원 공급부(150)는 가스 분사부(120)에 RF 전원을 인가하도록 연결될 수 있다. 이 경우, 공정 챔버 내부로 플라즈마 분위기를 형성하기 위하여 적어도 하나의 RF 전원을 가스 분사부(120)에 인가하는 구성에서는 가스 분사부(120)가 플라즈마 전극으로 이해될 수 있다.
상기 제어부(150)는, 가스 분사부(120), 가스 공급부(140), 전원 공급부(150)의 구동을 제어하는 역할을 한다.
상기 제어부(160)는 전원을 인가하여 상기 반응공간 내부에 플라즈마를 형성하고, 실리콘 소스 가스, 붕소(B) 소스 가스 및 인(P) 소스 가스를 상기 반응공간 내부에 각각 공급하여 상기 기판 상에 실리콘 산화막을 형성도록 제어할 수 있다.
이때, 상기 제어부(160)는 상기 기판에 형성되는 실리콘 산화막의 식각 속도가 상기 실리콘 산화막의 상부에서 하부로 갈수록 증가하도록 상기 반응공간 내부에 공급하는 인(P) 소스 가스 대비 상기 붕소(P) 소스 가스의 비율이 점진적으로 증가하도록 상기 가스 공급부(140)의 구동을 제어하여 상기 기판(S) 상에 실리콘 산화막을 형성하도록 한다. 이에 따라, 상기 실리콘 산화막을 깊이 방향으로 식각하는 단계에서 상기 실리콘 산화막의 상부보다 하부에서 식각 속도가 상대적으로 더 증가하도록 제어할 수 있다.
또한, 상기 제어부(160)는 실리콘 산화막을 형성하는 단계는 상기 반응공간 내부에 산소(O2) 함유 가스, 아산화질소(N2O) 함유 가스, 불활성 가스 등의 보조 가스를 더 공급하도록 제어할 수 있다.
그리고, 상기 제어부(160)는 상기 반응공간 내부에 공급되는 상기 인(P) 소스 가스의 공급 유량을 고정한 상태에서 상기 붕소(B) 소스 가스의 공급 유량을 증가시켜, 상기 박막의 하부에서 상기 박막의 상부를 향하는 방향으로 붕소(B) 도핑 농도가 점진적으로 증가하도록 제어할 수 있다.
또는, 상기 제어부(160)는 상기 반응공간 내부에 공급되는 상기 붕소(B) 소스 가스의 공급 유량을 고정한 상태에서 상기 인(P) 소스 가스의 공급 유량을 감소시켜, 상기 박막의 상부에서 상기 박막의 하부를 향하는 방향으로 인(P) 도핑 농도가 점진적으로 증가하도록 제어할 수도 있다.
아울러, 상기 제어부(160)는 상기 반응공간 내부에 공급되는 상기 붕소(B) 소스 가스의 공급 유량은 증가시키고 상기 인(P) 소스 가스의 공급 유량은 감소시켜, 상기 박막의 하부에서 상기 박막의 상부를 향하는 방향으로 붕소(B) 도핑 농도가 점진적으로 증가하도록 하고, 상기 박막의 상부에서 상기 박막의 하부를 향하는 방향으로 인(P) 도핑 농도는 점진적으로 증가하도록 제어할 수도 있다.
이하, 실시예를 들어 본 발명을 더욱 상세히 설명하도록 한다. 제시된 실시예는 본 발명의 구체적인 예시일 뿐이며, 본 발명의 기술적 범위를 제한하기 위한 용도로 사용되는 것은 아니다.
<실험예>
(1) PSG 박막 및 BSG 박막의 식각 특성 평가
TEOS 및 TEPO를 각각 공급하여 기판의 상에 PSG 박막을 형성시켰다. 이때, TEOS는 100 sccm의 유속으로 공급하고, TEPO는 12 sccm, 24 sccm, 36 sccm의 유속으로 공급하여 3종의 PSG 박막이 형성된 시편을 각각 제조하였다. 제조한 시편(BPSG_B0_P12, BPSG_B0_P24, BPSG_B0_P36)을 이용해 PSG 박막의 습식 식각을 총 4회 반복하여 습식 식각 속도를 측정하였으며 그 결과를 도 5(a)에 나타내었다.
또한, LAL500 식각 용액을 이용해 10초 동안 습식 식각하는 방법을 통해 10초당 PSG 박막이 식각 용액에 의해 식각되는 습식 식각 속도(Wet etch rate(Å/LAL500 10s))를 측정하였다.
또한, TEOS 및 TEB를 각각 공급하여 기판의 상에 BSG 박막을 형성시켰다. 이때, TEOS는 100 sccm의 유속으로 공급하고, TEB는 15 sccm, 30 sccm, 45 sccm의 유속으로 공급하여 3종의 BSG 박막이 형성된 시편을 각각 제조하였다. 제조한 시편(BPSG_B15_P0, BPSG_B30_P0, BPSG_B45_P0)을 이용해 BSG 박막의 습식 식각 속도를 총 4회 반복측정하여 그 결과를 도 5(b)에 나타내었다.
도 5에 나타난 바와 같이, PSG 박막에 대비 BSG 박막의 식각 속도가 크게 낮다는 사실을 확인할 수 있었으며, BSG 박막은 조밀한 구조(dense)를 가지고 있어, 다공성 구조(porous)의 PSG 박막 대비 습식 식각 속도가 낮다는 사실을 확인할 수 있었다.
또한, 4회 반복되는 식각 속도 측정에서 식각 횟수가 증가하는 경우에도 식각 속도가 균일한 것을 확인할 수 있어, 이와 같은 특성을 이용하여 BPSG 박막의 식각 특성을 조절할 수 있을 것으로 판단되었다.
(2) 식각 속도에 붕소(B) 및 인(P) 도핑 농도가 미치는 영향 평가
붕소(B) 및 인(P) 도핑 농도가 BPSG 박막의 식각에 미치는 영향을 평가하기 위해서, RF 전원을 인가하여 챔버의 반응공간 내부에 플라즈마를 형성하고, TEOS 가스, TEB 가스, TEPO 가스를 각각 공급하여 BPSG 박막을 형성하였다. BPSG 박막은 TEOS 가스의 공급량을 고정하고, TEB 가스의 공급량을 각각 15 sccm, 30 sccm, 45 sccm의 유속으로 공급하고, TEPO 가스의 공급량을 12 sccm, 24 sccm, 36 sccm의 유속으로 공급하여 형성시켰다. 즉, BPSG 박막 시편은 붕소(B) 및 인(P) 도핑 농도를 조절하는 방법으로 제조하였으며, 총 9개의 시편을 제조하였다.
시편은 TEB의 유속을 15 sccm으로 고정한 상태에서 TEPO의 유속을 각각 12 sccm, 24 sccm, 36 sccm으로 조절하여 3종의 시편(BPSG_B15_P12, BPSG_B15_P24, BPSG_B15_P36)을 제조하였다.
또한, TEB의 유속을 30 sccm으로 고정한 상태에서 TEPO의 유속을 조절하여 3종의 시편(BPSG_B30_P12, BPSG_B30_P24, BPSG_B30_P36)을 제조하였다.
또한, TEB의 유속을 45 sccm으로 고정한 상태에서 TEPO의 유속을 조절하여 3종의 시편(BPSG_B45_P12, BPSG_B45_P24, BPSG_B45_P36)을 제조하였다.
이후, 도 5와 동일한 방법으로 4회 식각하여 각각의 식각 속도를 측정하였으며, 그 결과를 도 6에 나타내었다.
도 6에 나타난 바와 같이, 붕소의 도핑 농도가 증가할 수록 습식 식각 속도가 저하된다는 사실을 확인할 수 있었으며, 인(P) 도핑 농도가 증가할수록 식각 속도가 증가하는 경향을 보이는 것을 확인할 수 있었으며, 이와 같은 결과를 통해서 붕소(B) 및 인의 도핑 농도를 조절하는 것을 통해 식각 프로파일을 조절할 수 있을 것으로 판단되었다.
(3) 식각 속도에 붕소(B) 및 인(P) 도핑 농도 램핑이 미치는 영향 평가
붕소(B) 및 인(P) 도핑 농도 램핑이 BPSG 박막의 식각에 미치는 영향을 평가하기 위해서, RF 전원을 인가하여 챔버의 반응공간 내부에 플라즈마를 형성하고, TEOS 가스, TEB 가스, TEPO 가스를 각각 공급하여 BPSG 박막을 형성하였다.
먼저, TEB 가스의 공급량을 각각 초기 15 sccm에서 최종 45 sccm의 유속이 되도록 서서히 램핑 업시고, TEPO 가스의 공급량은 각각 36 sccm, 24 sccm, 12 sccm이 되도록 고정하여 3종의 boron ramping up에 의한 BPSG 박막 시편(BRU_D01_B45P36, BRU_D02_B45P24, BRU_D03_B45P12)을 제조하였다.
또한, TEB 가스의 공급량을 각각 초기 15 sccm에서 최종 30 sccm의 유속이 되도록 서서히 램핑 업시고, TEPO 가스의 공급량은 각각 36 sccm, 24 sccm, 12 sccm이 되도록 고정하여 3종의 BPSG 박막 시편(BRU_D04_B30P36, BRU_D05_B30P24, BRU_D06_B30P12)을 제조하였다.
또한, TEPO 가스의 공급량을 각각 초기 36 sccm에서 최종 12 sccm의 유속이 되도록 서서히 램핑 다운시키고, TEB 가스의 공급량은 각각 45 sccm, 30 sccm, 15 sccm이 되도록 고정하여 3종의 phophorus ramping down에 의한 BPSG 박막 시편(PRD_D01_B45P36, PRD_D02_B30P36, PRD_D03_B15P36)을 제조하였다.
또한, TEPO 가스의 공급량을 각각 초기 24 sccm에서 최종 12 sccm의 유속이 되도록 서서히 램핑 다운시키고, TEB 가스의 공급량은 각각 45 sccm, 30 sccm, 15 sccm이 되도록 고정하여 3종의 phophorus ramping down에 의한 BPSG 박막 시편(PRD_D04_B45P24, PRD_D05_B30P24, PRD_D06_B15P24)을 제조하였다.
상기와 같은 방법으로 제조한 총 12종의 BPSG 박막 시편에 대한 습식 식각 속도를 총 4회 반복측정하여 그 결과를 도 7에 나타내었다. 습식 식각 속도는 LAL500 식각 용액을 이용해 60초 동안 습식 식각하는 방법을 통해 60초당 PSG 박막이 식각 용액에 의해 식각되는 습식 식각 속도(Wet etch rate(Å/LAL500 60s))를 측정하였다.
또한, 식각전 두께를 측정하고, 1차 식각, 2차 식각 및 3차 식각에 의한 두께 변화, 습식 식각 속도 비율 및 습식 식각 경향을 평가하여 그 결과를 하기 표 1에 나타내었다.
먼저, TEB를 램핑 업 시켜 제조한 시료들의 경우, 표 1 및 도 7에 나타난 바와 같이, 붕소의 도핑 농도를 높이기 위해서 TEB의 유속을 15 sccm에서 45 sccm으로 서서히 램핑 업시키고, TEPO의 유속을 36 sccm, 24 sccm, 12 sccm으로 공급하여 제조한 BPSG 박막 시료의 경우, BPSG 박막 상부에 붕소(B) 과량 도핑에 의해 Dense한 조직이 형성되어 상부가 식각되는 1차 식각에 비해 상부 아래가 식각되는 2차 식각시 식각 속도가 크게 증가한다는 사실을 확인할 수 있었다. 그리고, TEPO의 유속을 36 sccm, 24 sccm, 12 sccm으로 공급하여 인(P) 도핑 농도가 증가함에 따라 상부 아래에 다공성 구조가 형성되어 2차 식각 속도가 크게 증가한다는 사실을 확인할 수 있었다.
아울러, TEB의 유속을 15 sccm에서 30 sccm으로 서서히 램핑 업시키고, TEPO의 유속을 36 sccm, 24 sccm, 12 sccm으로 공급하여 제조한 BPSG 박막 시료(BRU_D04_B30P36, BRU_D05_B30P24, BRU_D06_B30P12)의 경우, BRU_D01_B45P36, BRU_D02_B45P24, BRU_D03_B45P12 박막 시료에 비해 dense 하지 않은 조직이 형성되고, 인(P) 도핑 농도가 높을수록 식각 속도가 크게 증가하였음을 확인할 수 있었다.
또한, TEPO를 램핑 다운시켜 제조한 시료인(P) PRD_D01_B45P36, PRD_D02_B30P36, PRD_D03_B15P36, PRD_D04_B45P24, PRD_D05_B30P24, PRD_D06_B15P24들의 경우, 인(P) 도핑 농도가 감소하고 붕소(B) 도핑 농도가 높은 경우 식각 속도가 크게 낮고, 붕소(B) 도핑 농도가 감소할수록 식각 속도가 증가하는 경향을 보이는 것을 확인할 수 있었다.
상기와 같은 사실을 통해서 붕소(B) 공급량을 증가시켜 붕소(B) 도핑 농도를 램핑 업시킬 경우 BPSG 박막 상부에 붕소(B) 도핑 농도가 높아 식각 속도가 저하되고, 하부를 향할수록 식각 속도가 증가하는 경향을 보이며, 인(P) 도핑 농도가 높아질수록 식각 속도가 증가하는 경향을 보이는 것을 확인할 수 있어 램핑 업 또는 램핑 다운에 의한 도핑 농도 조절을 통해 식각 프로파일을 개선할 수 있다는 사실을 확인할 수 있었다.
특히, 붕소(B)의 경우 도핑 농도 조절을 통해 식각 속도가 크게 증가하거나 감소하는 경향을 보여 큰 범위의 식각 속도 제어가 가능하고, 인(P)의 경우 식각 속도가 붕소(B)의 농도 조절에 비해 작은 범위로 증감하여 미세한 식각 속도 제어가 가능할 것으로 판단되었다. 이에 따라, 상기와 같은 특성을 활용하여 원하는 스펙에 맞는 식각 속도를 구현할 수 있을 것으로 판단되었다.
즉, 실시예에 따른 반도체 소자의 제조방법은 박막 형성을 위해 투입되는 소스 가스의 유량 램핑을 통해서 박막의 상부에서 하부로 갈수록 다공성이 증가하는 막질을 구현할 수 있다.
이에 따라, 깊이(depth) 증가에 따른 식각률 저하를 실리콘 산화막의 개선을 통해 보완할 수 있다.
박막 식각시 상부에서 하부로 식각이 진행되는 과정 중에서 상부의 식각량이 하부의 식각량보다 많아서 수직 식각 구조를 형성하기 어려운 문제가 발생한다. 즉, 건식 또는 습식 식각 공정시 사다리꼴 모양의 사선으로 식각이 일어나는 현상이 발생하는데, 이와같은 현상은 막질의 식각 선택비, 식각 후 잔여물이 측벽에 다시 증각되는 현상 등 다양한 원인으로 인해 발생한다. 이러한 문제는 반도체 소자이ㅡ 칩 크기가 작아져 선폭이 좁아지고, 수직 구조의 높이가 더 높아질수록 심각해진다.
반도체 칩의 크기가 작아짐에 따라 선폭이 좁아지기 때문에 식각 공정시 사다리꼴 모양으로 식각 프로파일이 나타나므로 하부의 식각률(bottom etch rate)을 증가시키는 공정이 필요하다.
기존에 실리콘 산화막 형성시 붕소(B) 도핑은 막질의 평탄화를 향상시키고, 인(P) 도핑은 알칼리성 이온의 확산을 방지하기 위한 용도로 각각 사용되고 있으나, 식각률을 개선하기 위해서 붕소(B) 또는 인의 농도를 조절하는 방법은 사용되지 않고 있어 도핑 농도를 조절하여 효과적으로 식각률을 개선하는 것은 한계를 가진다.
상술한 바와 같이 개시된 본 발명의 바람직한 실시예들에 대한 상세한 설명은 당업자가 본 발명을 구현하고 실시할 수 있도록 제공되었다. 상기에서는 본 발명의 바람직한 실시 예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 본 발명의 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 예를 들어, 당업자는 상술한 실시 예들에 기재된 각 구성을 서로 조합하는 방식으로 이용할 수 있다. 따라서, 본 발명은 여기에 나타난 실시형태들에 제한되려는 것이 아니라, 여기서 개시된 원리들 및 신규한 특징들과 일치하는 최광의 범위를 부여하려는 것이다.
본 발명은 본 발명의 정신 및 필수적 특징을 벗어나지 않는 범위에서 다른 특정한 형태로 구체화될 수 있다. 따라서, 상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니 되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다. 본 발명은 여기에 나타난 실시형태들에 제한되려는 것이 아니라, 여기서 개시된 원리들 및 신규한 특징들과 일치하는 최광의 범위를 부여하려는 것이다. 또한, 특허청구범위에서 명시적인 인용 관계가 있지 않은 청구항들을 결합하여 실시 예를 구성하거나 출원 후의 보정에 의해 새로운 청구항으로 포함할 수 있다.

Claims (15)

  1. 반응공간이 형성된 챔버 내부로 기판을 준비하는 단계; 및
    전원을 인가하여 상기 반응공간 내부에 플라즈마를 형성하고, 실리콘(Si) 소스 가스, 붕소(B) 소스 가스 및 인(P) 소스 가스를 상기 반응공간 내부에 각각 공급하여 상기 기판 상에 실리콘 산화막을 형성하는 단계;를 포함하되,
    상기 실리콘 산화막을 형성하는 단계는,
    상기 기판에 형성되는 실리콘 산화막의 식각 속도가 상기 실리콘 산화막의 상부에서 하부로 갈수록 증가되도록 상기 기판 상에 공급되는 인(P) 소스 가스 대비 상기 붕소(P) 소스 가스의 비율을 점진적으로 증가시키는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제1항에 있어서,
    상기 붕소(B) 소스 가스는, 트리에틸보레이트(triethylborate, TEB), 트리메틸보레이트(trimethylborate, TMB), 보란(borane) 및 디보란(diborane)으로 이루어진 군으로부터 선택되는 1종 이상을 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제1항에 있어서,
    상기 인(P) 소스 가스는, 트리에틸포스페이트(triethylphosphate, TEPO), 트리메틸포스페이트(trimethylphosphate, TMOP) 및 포스핀(PH3)으로 이루어진 군으로부터 선택되는 1종 이상을 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제1항에 있어서,
    상기 실리콘 함유 가스는, 테트라에틸오르소실리케이트(tetraethylorthosilicate, TEOS), 실란(silane), 디실란(disilane), 디클로로실란(dichlorosilane), 디메틸디메톡시실란(dimethyldimethoxysilane), 사염화규소(tetrachloride silicon), 비스터셔리부틸아미노실란(bis(tertiary-butylamino)silane), 디클로로실란(dicholrosilane), 1,3,5,7-테트라메틸사이클로테트라실록산(1,3,5,7-tetramethylcyclotetrasiloxane), 옥타메틸사이클로실록산(octamethyl cyclotetrasiloxanes), 트리스(터트-펜톡시)실라놀(tris(tert-pentoxy)silanol), 헥사메틸디실라잔(hexamethyldisilazane), 테트라키스디메틸아미노실리콘(tetrakis (dimethylamino) silicon), 테트라메틸실란(tetramethylsilane), 테트라메틸디실록산(tetramethyldisiloxane), 디에틸실란(diethylsilane), 헥사클로로디실란(hexachlorodisilane), 디에톡시디메틸실란(diethoxydimethylsilane) 및 폴리디메틸실록산(polydimethylsiloxane)으로 이루어진 군으로부터 선택되는 1종 이상을 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제1항에 있어서,
    상기 실리콘 산화막을 형성하는 단계는,
    상기 반응공간 내부에 산소(O2) 함유 가스, 아산화질소(N2O) 함유 가스, 불활성 가스로 이루어진 군으로부터 선택되는 1종 이상의 보조 가스를 더 공급하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제1항에 있어서,
    상기 실리콘 산화막을 형성하는 단계는,
    상기 반응공간 내부에 공급되는 상기 인(P) 소스 가스의 공급 유량을 고정한 상태에서 상기 붕소(B) 소스 가스의 공급 유량을 증가시켜, 상기 박막의 하부에서 상기 박막의 상부를 향하는 방향으로 붕소(B) 도핑 농도가 점진적으로 증가하도록 조절하는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제6항에 있어서,
    상기 실리콘 산화막을 형성하는 단계는,
    상기 붕소(B) 소스 가스의 공급 유량을 초기 10 sccm에서 최종 100 sccm이 될 때까지 점진적으로 증가시키는 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 제1항에 있어서,
    실리콘 산화막을 형성하는 단계는,
    상기 반응공간 내부에 공급되는 상기 붕소(B) 소스 가스의 공급 유량을 고정한 상태에서 상기 인(P) 소스 가스의 공급 유량을 감소시켜, 상기 박막의 상부에서 상기 박막의 하부를 향하는 방향으로 인(P) 도핑 농도가 점진적으로 증가하도록 조절하는 것을 특징으로 하는 반도체 소자의 제조방법.
  9. 제8항에 있어서,
    실리콘 산화막을 형성하는 단계는,
    상기 인(P) 소스 가스의 공급 유량을 초기 50 sccm에서 최종 5 sccm이 될 때까지 점진적으로 감소시키는 것을 특징으로 하는 반도체 소자의 제조방법.
  10. 제1항에 있어서,
    실리콘 산화막을 형성하는 단계는,
    상기 반응공간 내부에 공급되는 상기 붕소(B) 소스 가스의 공급 유량은 증가시키고 상기 인(P) 소스 가스의 공급 유량은 감소시켜, 상기 박막의 하부에서 상기 박막의 상부를 향하는 방향으로 붕소(B) 도핑 농도가 점진적으로 증가하도록 하고, 상기 박막의 상부에서 상기 박막의 하부를 향하는 방향으로 인(P) 도핑 농도는 점진적으로 증가하도록 조절하는 것을 특징으로 하는 반도체 소자의 제조방법.
  11. 기판 처리를 위한 반응 공간을 형성하는 반응 챔버;
    상기 반응 챔버에 설치되어 상기 반응 공간에 실리콘(Si) 소스 가스, 붕소(B) 소스 가스 및 인(P) 소스 가스를 각각 공급하여 상기 기판 상에 실리콘 산화막을 형성하도록 처리하는 가스 분사부;
    상기 반응 공간의 내부에 상기 가스 분사부와 대향되도록 설치되고, 상부에 상기 기판이 안착되는 기판 지지부;
    상기 가스 분사부와 연결되어 가스를 공급하는 가스 공급부;
    상기 수용공간에 플라즈마를 형성하기 위해 전원을 인가하는 전원 공급부; 및
    상기 가스 분사부, 기판 지지부, 가스 공급부 및 전원 공급부의 구동을 제어하는 제어부를 포함하되,
    상기 제어부는,
    상기 기판에 형성되는 실리콘 산화막의 식각 속도가 상기 실리콘 산화막의 상부에서 하부로 갈수록 증가하도록 상기 반응공간 내부에 공급하는 인(P) 소스 가스 대비 상기 붕소(P) 소스 가스의 비율이 점진적으로 증가하도록 상기 가스 공급부의 구동을 제어하여 상기 기판 상에 실리콘 산화막을 형성하도록 하는 것을 특징으로 하는 기판 처리 장치.
  12. 제11항에 있어서,
    상기 제어부는,
    상기 실리콘 산화막을 형성하기 위해, 상기 반응공간 내부에 산소(O2) 함유 가스, 아산화질소(N2O) 함유 가스, 불활성 가스 중 적어도 하나 이상의 보조 가스를 더 공급하도록 제어하는 것을 특징으로 하는 기판 처리 장치.
  13. 제11항에 있어서,
    상기 제어부는,
    상기 실리콘 산화막을 형성하기 위해, 상기 반응공간 내부에 공급되는 상기 인(P) 소스 가스의 공급 유량을 고정한 상태에서 상기 붕소(B) 소스 가스의 공급 유량을 증가시켜, 상기 박막의 하부에서 상기 박막의 상부를 향하는 방향으로 붕소(B) 도핑 농도가 점진적으로 증가하도록 제어하는 것을 특징으로 하는 기판 처리 장치.
  14. 제11항에 있어서,
    상기 제어부는,
    상기 실리콘 산화막을 형성하기 위해, 상기 반응공간 내부에 공급되는 상기 붕소(B) 소스 가스의 공급 유량을 고정한 상태에서 상기 인(P) 소스 가스의 공급 유량을 감소시켜, 상기 박막의 상부에서 상기 박막의 하부를 향하는 방향으로 인(P) 도핑 농도가 점진적으로 증가하도록 제어하는 것을 특징으로 하는 기판 처리 장치.
  15. 제11항에 있어서,
    상기 제어부는,
    상기 반응공간 내부에 공급되는 상기 붕소(B) 소스 가스의 공급 유량은 증가시키고 상기 인(P) 소스 가스의 공급 유량은 감소시켜, 상기 박막의 하부에서 상기 박막의 상부를 향하는 방향으로 붕소(B) 도핑 농도가 점진적으로 증가하도록 하고, 상기 박막의 상부에서 상기 박막의 하부를 향하는 방향으로 인(P) 도핑 농도는 점진적으로 증가하도록 제어하는 것을 특징으로 하는 기판 처리 장치.
KR1020220032870A 2022-03-16 2022-03-16 반도체 소자의 제조방법 및 이를 위한 기판 처리 장치 KR20230135724A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220032870A KR20230135724A (ko) 2022-03-16 2022-03-16 반도체 소자의 제조방법 및 이를 위한 기판 처리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220032870A KR20230135724A (ko) 2022-03-16 2022-03-16 반도체 소자의 제조방법 및 이를 위한 기판 처리 장치

Publications (1)

Publication Number Publication Date
KR20230135724A true KR20230135724A (ko) 2023-09-26

Family

ID=88191194

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220032870A KR20230135724A (ko) 2022-03-16 2022-03-16 반도체 소자의 제조방법 및 이를 위한 기판 처리 장치

Country Status (1)

Country Link
KR (1) KR20230135724A (ko)

Similar Documents

Publication Publication Date Title
KR100903484B1 (ko) 실리콘 함유 절연막을 형성하는 ｃｖｄ 방법 및 장치
KR101519036B1 (ko) 프로세스 챔버에 코팅하기 위한 장치 및 방법
US7629227B1 (en) CVD flowable gap fill
KR101732187B1 (ko) 플라즈마 강화된 화학기상 증착법에 의해 규소-질소 결합을 갖는 등각성 유전체 막을 형성하는 방법
JP2013545290A (ja) 間隙充填を強化する誘電体ライナーのための２種類のシリコン含有前駆体
KR20130114269A (ko) 에스티아이를 위한 실리콘 디옥사이드의 고품질 유전 필름의 제조: 하프 ⅱ― 원격 플라즈마 향상된 증착 공정을 위한 상이한 실록산―기재 전구체의 용도
KR20020085487A (ko) 헥사 클로로 디실란 및 암모니아를 사용한 원자층의적층을 이용하여 실리콘을 함유하는 박막을 형성하는 방법
KR20010062710A (ko) 성막방법 및 반도체 장치
WO2018088003A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US7202183B2 (en) Method of filling gaps and methods of depositing materials using high density plasma chemical vapor deposition
TW202236508A (zh) 用於半導體裝置形成之底層膜
JP2023165711A (ja) 基板処理装置、プラズマ生成装置、半導体装置の製造方法およびプログラム
US5643640A (en) Fluorine doped plasma enhanced phospho-silicate glass, and process
KR20230135724A (ko) 반도체 소자의 제조방법 및 이를 위한 기판 처리 장치
KR101739496B1 (ko) 갭필 방법
JP2024524553A (ja) ケイ素含有膜のプラズマ強化原子層堆積
JPH09167766A (ja) プラズマ化学気相成長装置及び半導体装置の製造方法
TWI682499B (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
KR100888186B1 (ko) 절연막 형성 방법
US20010036754A1 (en) Film forming method and manufacturing method of semiconductor device
KR20090120228A (ko) 저온 화학기상증착에 의한 산화막 증착 방법
KR20240003033A (ko) 박막 증착 방법
WO2014204028A1 (ko) 박막 제조 방법
KR100574928B1 (ko) 반도체 소자의 층간 절연막 형성방법
JP2001244264A (ja) 半導体素子の層間絶縁膜形成方法