KR20230132421A - 전자 장치 - Google Patents

전자 장치 Download PDF

Info

Publication number
KR20230132421A
KR20230132421A KR1020230117471A KR20230117471A KR20230132421A KR 20230132421 A KR20230132421 A KR 20230132421A KR 1020230117471 A KR1020230117471 A KR 1020230117471A KR 20230117471 A KR20230117471 A KR 20230117471A KR 20230132421 A KR20230132421 A KR 20230132421A
Authority
KR
South Korea
Prior art keywords
layer
present disclosure
light emitting
emitting unit
height
Prior art date
Application number
KR1020230117471A
Other languages
English (en)
Inventor
성-한 사이
콴-펭 리
우안-린 우
Original Assignee
이노럭스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이노럭스 코포레이션 filed Critical 이노럭스 코포레이션
Publication of KR20230132421A publication Critical patent/KR20230132421A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

전자 장치가 제공된다. 전자 장치는 기판, 구동 회로, 다이오드 및 차광 요소를 포함한다. 구동 회로는 기판 상에 배치된다. 다이오드는 구동 회로에 전기적으로 접속된다. 차광 요소는 기판에 겹쳐진다(overlap). 차광 요소의 표면은 제1 폭을 갖는다. 차광 요소의 부분의 횡단면은 제2 폭을 갖는다. 아울러, 횡단면도에서 제2 폭은 제1 폭보다 크고, 상기 표면은 상기 부분의 횡단면보다 기판에 더 가깝다.

Description

전자 장치{ELECTRONIC DEVICE}
본 개시 내용은 디스플레이 장치에 관한 것이다. 보다 구체적으로, 본 개시 내용은 디스플레이 장치의 보호층에 관한 것이다.
스마트폰, 태블릿, 노트북, 모니터 및 TV와 같이 디스플레이 패널이 갖춰진 전자 제품은 현대 사회에서 없어서는 안 되는 필수품이 되었다. 이러한 휴대용 전자 제품의 개발 진전에 따라, 소비자는 이러한 제품의 품질, 기능성 및 가격에 대해 높은 요구를 가진다. 차세대 디스플레이의 개발은 에너지 절감형이면서 환경 친화적인 기술에 초점이 맞춰져 있다.
갈륨 질화물(GaN)을 기초로 한 발광 다이오드(LEDs)는 백열등과 형광등을 대체하는 미래의 고효율 조명 장치에 사용될 것으로 기대되고 있다. 현재의 GaN계 LED 소자는 헤테로에피택셜 성장법에 의해 기판 재료 상에 제공된다. 통상적인 웨이퍼 레벨의 LED 소자 구조는 사파이어 기판 위에 형성된 하부의 n-도핑된 GaN 층, 단일 양자 우물(SQW) 또는 다중 양자 우물(MWQ), 및 상부의 p-도핑된 GaN 층을 포함할 수 있다.
마이크로-LED 기술은 최신 평판 디스플레이 기술이다. 마이크로 LED 디스플레이는 어드레스된 마이크로 LED의 어레이를 구동시킨다. 현재의 제조 방법에서, 마이크로 LED는 형성된 후 여러 개의 마이크로 LED 다이(예, 마이크로-발광 다이)로 다이스 절단된다. 구동 회로와 관련 회로가 유리 기판 상에 형성되어 어레이 기판(예, TFT 어레이 기판)을 제공하며, 그 어레이 기판 상에 마이크로 LED 다이들이 이후 실장된다. 마이크로 LED에는 베어 다이들(bare dies)이 흔히 사용되는 데, 베어 다이들은 이방성 도전 필름(ACF)과 같은 보호층으로 둘러싸인다. ACF 층은 마이크로 LED의 전극과 TFT 어레이 기판 사이의 도전 경로로 사용될 수 있다. 통상적으로, ACF 층의 상부면은 보호를 제공하도록 마이크로 LED의 상부면과 동일 높이이다. 그러나, 이것은 ACF 재료의 낭비를 가져와서 광 변환층을 채우는 공간을 제한한다. 추가로, ACF 층 내의 가변 크기의 도전 입자들도 역시 도전성 또는 반사성의 열화를 야기할 수 있다.
따라서, LED 구조체의 성능을 효과적으로 유지 또는 향상시킬 수 있는 보호층을 채용한 설계를 개발하는 것이 바람직하다.
본 개시 내용의 일부 실시예에 따라 전자 장치가 제공된다. 전자 장치는 기판, 구동 회로, 다이오드 및 차광 요소를 포함한다. 구동 회로는 기판 상에 배치된다. 다이오드는 구동 회로에 전기적으로 접속된다. 차광 요소는 기판에 겹쳐진다(overlap). 차광 요소의 표면은 제1 폭을 갖는다. 차광 요소의 부분의 횡단면은 제2 폭을 갖는다. 아울러, 횡단면도에서 제2 폭은 제1 폭보다 크고, 상기 표면은 상기 부분의 횡단면보다 기판에 더 가깝다.
본 개시 내용의 일부 실시예에 따라 디스플레이 장치가 제공된다. 디스플레이 장치는 기판, 기판 상에 배치된 구동 회로, 구동 회로 상에 배치된 절연층, 및 절연층 상에 배치되고 구동 회로에 전기적으로 접속된 발광 유닛을 포함한다. 발광 유닛은 제1 반도체 층, 제1 반도체 층 상에 배치된 양자 우물층, 및 양자 우물층 상에 배치된 제2 반도체 층을 포함한다. 제2 반도체 층은 제1 상부면을 포함한다. 디스플레이 장치는 절연층 상에 발광 유닛에 인접하게 배치된 제1 보호층도 포함한다. 제1 보호층은 제2 상부면과 그 내부에 형성된 복수의 도전 요소를 포함한다. 제1 상부면의 높이는 상기 제2 상부면의 높이보다 높다.
첨부 도면을 참조로 다음의 실시예에 상세한 설명이 제공된다.
본 개시 내용은 첨부 도면을 참조하여 다음의 상세한 설명과 예를 판독하는 것에 의해 더 완전하게 이해될 수 있다. 도면에서:
도 1a~1c는 본 개시 내용의 일부 실시예에 따른 디스플레이 장치의 횡단면도를 나타낸다.
도 2a~2c는 본 개시 내용의 일부 실시예에 따른 디스플레이 장치의 횡단면도를 나타낸다.
도 3a~3b는 본 개시 내용의 일부 실시예에 따른 디스플레이 장치의 횡단면도를 나타낸다.
도 4는 본 개시 내용의 일부 실시예에 따른 디스플레이 장치의 횡단면도를 나타낸다.
도 5a~5c는 본 개시 내용의 일부 실시예에 따른 디스플레이 장치의 횡단면도를 나타낸다.
도 6a~6b는 본 개시 내용의 일부 실시예에 따른 디스플레이 장치의 횡단면도를 나타낸다.
도 7은 본 개시 내용의 일부 실시예에 따른 디스플레이 장치의 횡단면도를 나타낸다.
도 8은 본 개시 내용의 일부 실시예에 따른 디스플레이 장치의 횡단면도를 나타낸다.
도 9a는 도 5a에 예시된 디스플레이 장치의 부분 확대도를 나타낸다.
도 9b~9e는 본 개시 내용의 일부 실시예에 따른 제1 도전 요소의 횡단면도를 나타낸다.
본 개시 내용의 디스플레이 장치와 그 제조 방법을 다음의 설명에서 상세히 설명한다. 다음의 상세한 설명에서, 설명의 목적으로, 본 개시 내용의 완전한 이해를 제공하기 위해 다수의 특정 세부 사항 및 실시 형태를 제시한다. 본 개시 내용을 명확하게 기술하기 위해 다음의 상세한 설명에 기재된 특정 요소와 구성을 제시한다. 그러나, 여기에 제시된 예시적인 실시예들은 단지 예시의 목적으로 사용되며, 발명의 개념은 상기 예시적인 실시예에 한정되지 않고 다양한 형태로 구현될 수 있음이 분명할 것이다. 추가로, 다른 실시예의 도면들은 본 개시 내용을 명확하게 기술하기 위해 유사하거나 및/또는 대응하는 요소를 지시함에 있어서 유사하거나 및/또는 대응하는 번호를 사용할 수 있다. 그러나, 다른 실시예의 도면들에 유사하거나 및/또는 대응하는 번호를 사용하는 것은 다른 실시예 사이에 어떤 상관 관계를 암시하지 않는다. 추가로, 본 명세서에서 "제2 재료층 상에/위에 배치된 제1 재료층"과 같은 표현은 제1 재료층과 제2 재료층의 직접적인 접촉을 나타내거나 제1 재료층과 제2 재료층 사이에 하나 이상의 중간층이 있는 비-접촉 상태를 나타낼 수 있다. 상기의 상황에서, 제1 재료층은 제2 재료층과 직접 접촉되지 않을 수도 있다.
본 개시 내용의 도면에 있는 요소들 또는 소자들은 당업자에게 알려진 임의의 형태 또는 구성으로 제시될 수 있음을 알아야 한다. 추가로, "다른 층을 커버하는 층", "층이 다른 층 위쪽으로 배치된다", "층이 다른 층 상에 배치된다", 및 "층이 다른 층 위에 배치된다" 등의 표현은 층이 다른 층과 직접 접촉됨을 나타내거나 층이 다른 층과 직접 접촉되지 않고 해당 층과 다른 층 사이에 하나 이상의 중간층이 존재함을 나타낼 수 있다.
추가로, 본 명세서에는 상대적 표현이 사용된다. 예를 들면, 한 요소의 다른 요소에 대한 위치를 설명하기 위해 "하부", "바닥", "상부측", 또는 "상부" 등이 사용된다. 소자가 뒤집어지면, "하부"의 요소는 "상부측"의 요소가 될 것임을 알아야 한다.
제1, 제2, 제3 등의 용어는 다양한 요소, 성분, 영역, 층, 부분 및/또는 섹션을 설명하기 위해 여기에서 사용될 수 있지만, 이들 요소, 성분, 영역, 층, 부분 및/또는 섹션은 이들 용어에 의해 한정되어서는 안된다는 것을 알아야 한다. 이들 용어는 하나의 요소, 성분, 영역, 층, 부분 또는 섹션을 다른 영역, 층 또는 섹션으로부터 구별하는 데에만 사용된다. 따라서, 아래에 설명되는 제1 요소, 성분, 영역, 층, 부분 또는 섹션은 본 개시 내용의 교시를 벗어나지 않고 제2 요소, 성분, 영역, 층, 부분 또는 섹션으로 명명될 수 있다.
예시적인 실시예의 설명은 전체의 기록된 설명의 일부로 간주될 수 있는 첨부 도면과 관련하여 파악되도록 의도된 것임을 이해하여야 한다. 도면은 일정 비율로 작성되지 않는다. 추가로, 구조체와 소자는 도면을 단순화하기 위해 개략적으로 예시된다.
"약", "실질적으로" 등의 용어는 일반적으로 언급된 값의 +/-20%, 더 일반적으로 언급된 값의 +/-10%, 더 일반적으로 언급된 값의 +/-5%, 더 일반적으로 언급된 값의 +/-3%, 더 일반적으로 언급된 값의 +/-2%, 더 일반적으로 언급된 값의 +/-1%, 보다 더 일반적으로 언급된 값의 +/-0.5%를 의미한다. 본 개시 내용의 언급된 값은 근사값이다. 특정 설명이 없으면, 언급된 값은 "약", "실질적으로"의 의미를 포함한다.
달리 정의되지 않으면, 여기에 사용되는 모든 기술적 및 과학적 용어는 본 개시 내용이 속하는 업계의 통상적인 기술자가 일반적으로 이해하는 바와 동일한 의미를 가진다. 각각의 경우, 일반적으로 사용되는 사전에 정의된 용어는 본 개시 내용과 배경의 상대적인 기술과 본 개시 내용의 맥락에 부합하는 의미를 가지는 것으로 해석되어야 하며, 그렇게 정의되지 않으면 이상화되거나 과도하게 형식적인 방식으로 해석되어서는 안된다는 것을 알아야 한다.
추가로, 본 개시 내용의 일부 실시예에서, "연결된"과 "상호 연결된" 등의 부착, 결합 등에 관한 용어는 달리 명시적으로 설명되지 않는 한, 이동 가능하거나 견고한 부착 또는 관계 양자 모두는 물론, 구조체들이 중개 구조체를 통해 직접적으로 또는 간접적으로 서로에 고정 또는 부착되는 관계를 말한다.
여기서 사용되는 "높이"라는 용어는 기판으로부터 타겟 표면까지의 거리를 의미한다. 구체적으로, "높이"라는 용어는 기판의 실질적으로 평탄한 영역으로부터 타겟 표면까지의 거리를 지칭할 수 있다. 예를 들면, 여기에 예시된 일부 실시예에 따르면, 높이는 기판의 바닥면으로부터 타겟 표면까지의 거리를 지칭할 수 있다.
본 개시 내용에 제공되는 디스플레이 장치는 발광 유닛(예, LED, 마이크로 LED 등)의 상부 반도체 층의 높이보다 낮은 높이를 가지는 보호층을 포함한다. 이 경우, 보호층의 높이가 상부 반도체 층의 높이와 같은 일반적인 디스플레이 장치에 비해 보호층에 필요한 재료가 적다. 추가로, 보호층 위에 배치되는 파장 변환층이 충전되는 공간이 더 많아질 것이다. 본 개시 내용의 일부 실시예에 따르면, 디스플레이 장치는 수분과 산소가 양자 우물에 손상을 입히는 것을 방지하도록 발광 유닛의 양자 우물의 높이보다 높은 높이를 가지는 보호층을 포함한다. 또한, 이러한 설계의 보호층은 쇼트(short)를 방지할 수 있거나 반사성을 향상시킬 수 있다. 더욱이, 본 개시 내용의 일부 실시예에 따르면, 디스플레이 장치는 파장 변환층이 발광 유닛에 의해 발생된 전류 또는 열에 의해 영향을 받지 않을 수 있도록 발광 유닛과 파장 변환층 사이에 배치된 버퍼층을 포함한다.
도 1a는 본 개시 내용의 일부 실시예에 따른 디스플레이 장치(10)의 횡단면도를 나타낸다. 본 개시 내용의 일부 실시예에서 디스플레이 장치에 추가적인 특징부가 추가될 수 있음을 알아야 한다. 본 개시 내용의 다른 실시예에서, 아래 설명되는 특징부 중 일부는 대체되거나 생략될 수 있다.
도 1a를 참조하면, 디스플레이 장치(10)는 구동 기판(100), 발광 유닛(200) 및 제1 보호층(300)을 포함할 수 있다. 구동 기판(100)은 기판(102), 구동 회로(104), 게이트 유전체 층(106), 제1 절연층(108) 및 제2 절연층(110)을 포함할 수 있다. 구동 기판(100)은 발광 유닛(200)의 스위치로서 기능할 수 있다. 도 1a에 예시된 바와 같이, 구동 회로(104)는 기판(102) 상에 배치된다. 본 개시 내용의 일부 실시예에서, 기판(102)은 한정되는 것은 아니지만, 유리, 석영, 사파이어, 폴리카보네이트(PC), 폴리이미드(PI), 폴리에틸렌 테레프탈레이트(PET), 고무, 유리 섬유, 다른 중합체 재료, 임의의 다른 적절한 재료, 또는 이들의 조합을 포함할 수 있다. 본 개시 내용의 일부 다른 실시예에서, 기판(102)은 금속-유리 섬유 복합체 플레이트, 금속-세라믹 복합체 플레이트, 인쇄 회로 기판, 또는 임의의 다른 적절한 재료로 형성될 수 있지만, 이것에 한정되지 않는다. 도면에 예시된 바와 같은 일부 실시예의 구동 회로(104)는 박막 트랜지스터(TFT)를 포함하는 능동 구동 회로이지만, 다른 실시예에 따르면, 구동 회로(104)는 수동 구동 회로일 수 있음을 알아야 한다. 일부 실시예에서, 구동 회로(104)는 IC 또는 마이크로칩에 의해 제어될 수 있다. 예를 들면, 본 실시예에서, 구동 회로(104)는 도전층, 절연층 및 능동층을 포함할 수 있는 데, 이들은 TFT로서 기능한다. 능동층은 비정질 실리콘, 폴리실리콘, 또는 금속 산화물과 같은 반도체 재료를 포함할 수 있다. 능동층은 적절한 도펀트로 도핑된 한 쌍의 소스/드레인 영역과 소스/드레인 영역 사이에 형성된 도핑되지 않은 채널 영역을 포함할 수 있다.
기판(102) 상에 게이트 유전체 층(106), 제1 절연층(108) 및 제2 절연층(110)이 순차적으로 배치된다. 구동 회로(104)는 게이트 유전체 층(106), 제1 절연층(108) 및 제2 절연층(110)에 의해 둘러싸일 수 있다. 본 개시 내용의 일부 실시예에서, 게이트 유전체 층(106)의 재료는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 고-k 유전체 재료, 임의의 다른 적절한 유전체 재료, 또는 이들의 조합을 포함할 수 있다. 고-k 유전체 재료는 한정되는 것은 아니지만, 금속 산화물, 금속 질화물, 금속 실리사이드, 전이 금속 산화물, 전이 금속 질화물, 전이 금속 실리사이드, 금속 산질화물, 금속 알루미네이트. 지르코늄 실리케이트, 지르코늄 알루미네이트를 포함할 수 있다. 본 개시 내용의 일부 실시예에서, 제1 절연층(108) 또는 제2 절연층(110)의 재료는 유기 재료, 무기 재료, 또는 이들의 조합으로 형성될 수 있다. 유기 재료는 한정되는 것은 아니지만, 아크릴 또는 메타크릴 유기 화합물, 이소프렌 화합물, 페놀-알데하이드 수지, 벤조시클로부텐(BCB), 퍼플루오로시클로부텐(PECB), 또는 이들의 조합을 포함할 수 있다. 무기 재료는 한정되는 것은 아니지만, 실리콘 질화물, 실리콘 산화물 또는 실리콘 산질화물, 또는 이들의 조합을 포함할 수 있다.
본 개시 내용의 일부 실시예에서, 게이트 유전체 층(106), 제1 절연층(108), 또는 제2 절연층(110)은 화학적 기상 증착 또는 스핀-온 코팅을 이용하는 것에 의해 형성될 수 있다. 화학적 기상 증착은 한정되는 것은 아니지만, 저압 화학적 기상 증착(LPCVD), 저온 화학적 기상 증착(LTCVD), 급속 가열 화학적 기상 증착(RTCVD), 플라즈마 증강된 화학적 기상 증착(PECVD), 원자층 증착(ALD), 또는 임의의 다른 적절한 방법을 포함할 수 있다.
여전히 도 1a를 참조하면, 발광 유닛(200)은 구동 기판(100) 상에 배치될 수 있다. 발광 유닛(200)은 구동 회로(104)에 전기적으로 연결되도록 구동 회로(104) 상에 배치될 수 있다. 구체적으로, 발광 유닛(200)은 비아와 패드를 통해 구동 회로(104)에 결합될 수 있다. 발광 유닛(200)은 제1 반도체 층(202), 제1 반도체 층(202) 상에 배치된 양자 우물층(204), 및 양자 우물층(204) 상에 배치된 제2 반도체 층(206)을 포함할 수 있다. 발광 유닛(200)은 LED 또는 마이크로 LED를 포함할 수 있다. 본 개시 내용의 일부 실시예에 따르면, 발광 유닛(200)의 횡단면은 약 1㎛~약 150㎛의 길이를 가질 수 있고, 약 1㎛~약 150㎛의 범위의 폭을 가질 수 있다. 일부 실시예에서, 발광 유닛(200)은 약 1㎛×1㎛×1㎛ 내지 약 150㎛×150㎛×150㎛의 범위의 크기를 가질 수 있다.
본 개시 내용의 일부 실시예에서, 제1 반도체 층(202)은 예컨대 p-형 도전형을 가지는 갈륨 질화물(p-GaN)과 같이 제1 도전형의 도펀트를 가지는 III-V족 화합물로 형성될 수 있다. 본 개시 내용의 일부 실시예에서, 양자 우물층(204)은 균일 계면, 불균일 계면, 단일 양자 우물(SQW), 또는 다중 양자 우물(MQW)을 포함할 수 있다. 양자 우물층(204)의 재료는 한정되는 것은 아니지만, 인듐 갈륨 질화물, 갈륨 질화물, 또는 이들의 조합을 포함할 수 있다. 본 개시 내용의 일부 실시예에서, 제2 반도체 층(206)은 예컨대, n-형 도전형의 갈륨 질화물(n-GaN)과 같이 제2 도전형의 도펀트를 가지는 III-V족 화합물로 형성될 수 있다. 추가로, 상기 III-V족 화합물은 한정되는 것은 아니지만, 인듐 질화물(InN), 알루미늄 질화물(AlN), 인듐 갈륨 질화물(InGaN), 알루미늄 갈륨 질화물(AlGaN), 알루미늄 인듐 갈륨 질화물(AlGaInN), 또는 이들의 조합을 포함할 수 있다.
본 개시 내용의 일부 실시예에서, 제1 반도체 층(202), 양자 우물층(204) 또는 제2 반도체 층(206)은 에피택셜 성장 공정을 이용하는 것에 의해 형성될 수 있다. 예를 들면, 유기 금속 화학적 기상 증착(MOCVD), 분자빔 에피택시(MBE), 수소화물 기상 에피택시(HVPE), 액상 에피택시(LPE) 또는 다른 적절한 공정을 이용하여 제1 반도체 층(202), 양자 우물층(204) 또는 제2 반도체 층(206)을 형성할 수 있다.
발광 유닛(200)은 제1 전극(208)과 제2 전극(210)을 더 포함할 수 있다. 본 개시 내용의 일부 실시예에 따르면, 제1 전극(208)과 제2 전극(210)은 발광 유닛(200)의 n-전극과 p-전극으로서 기능할 수 있다. 일부 실시예에서, 제1 전극(208) 및/또는 제2 전극(210)은 금속성 도전 재료, 투명 도전 재료 또는 이들의 조합으로 형성될 수 있다. 금속성 도전 재료는 한정되는 것은 아니지만, 구리, 알루미늄, 텅스텐, 티타늄, 금, 백금, 니켈, 구리 합금, 알루미늄 합금, 텅스텐 합금, 티타늄 합금, 금 합금, 백금 합금, 니켈 합금, 임의의 다른 적절한 금속성 도전 재료, 또는 이들의 조합을 포함할 수 있다. 투명 도전 재료는 투명 도전 산화물(TCO)을 포함할 수 있다. 예를 들면, 투명 도전 재료는 한정되는 것은 아니지만, 인듐 주석 산화물(ITO), 주석 산화물(SnO), 아연 산화물(ZnO), 인듐 아연 산화물(IZO), 인듐 갈륨 아연 산화물(IGZO), 인듐 주석 아연 산화물(ITZO), 안티몬 주석 산화물(ATO), 안티몬 아연 산화물(AZO), 임의의 다른 적절한 투명 도전 재료, 또는 이들의 조합을 포함할 수 있다. 본 개시 내용의 일부 실시예에서, 제1 전극(208)과 제2 전극(210)은 한정되는 것은 아니지만, 화학적 기상 증착, 물리적 기상 증착, 전기 도금 공정, 무전해 도금 공정, 임의의 다른 적절한 공정, 또는 이들의 조합에 의해 형성될 수 있다. 화학적 기상 증착은 한정되는 것은 아니지만, 저압 화학적 기상 증착(LPCVD), 저온 화학적 기상 증착(LTCVD), 급속 가열 화학적 기상 증착(RTCVD), 플라즈마 증강된 화학적 기상 증착(PECVD), 원자층 증착(ALD), 또는 임의의 다른 적절한 방법을 포함할 수 있다. 물리적 기상 증착은 한정되는 것은 아니지만, 스퍼터링, 증발, 펄스화 레이저 증착(PLD), 또는 임의의 다른 적절한 방법을 포함할 수 있다.
여전히 도 1a를 참조하면, 제1 보호층(300)은 발광 유닛(200)에 인접하게 구동 기판(100) 상에 배치된다. 즉, 발광 유닛(200)은 제1 보호층(300)에 의해 둘러싸인다. 제1 보호층(300)은 수분 또는 산소가 발광 유닛(200)의 양자 우물층(204)에 손상을 입히는 것을 방지할 수 있다. 본 개시 내용의 일부 실시예에서, 제1 보호층(300)은 디스플레이 장치의 광추출 효율을 그다지 떨어뜨리지 않도록 가시광 파장에 대해 투명 또는 반투명할 수 있다. 제1 보호층(300)은 유기 재료 또는 무기 재료로 형성될 수 있다. 일부 실시예에서, 무기 재료는 한정되는 것은 아니지만, 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물, 알루미늄 산화물, 임의의 다른 적절한 보호 재료, 또는 이들의 조합을 포함할 수 있다. 일부 실시예에서, 유기 재료는 한정되는 것은 아니지만, 에폭시 수지, 폴리메틸메타크릴레이트(PMMA)와 같은 아크릴 수지, 벤조시클로부텐(BCB), 폴리이미드, 폴리에스테르, 폴리디메틸실록산(PDMS), 임의의 다른 적절한 보호 재료, 또는 이들의 조합을 포함할 수 있다.
본 개시 내용의 일부 실시예에서, 제1 보호층(300)은 화학적 기상 증착(CVD), 스핀-온 코팅을 이용하는 것에 의해 형성될 수 있다. 화학적 기상 증착은 한정되는 것은 아니지만, 저압 화학적 기상 증착(LPCVD), 저온 화학적 기상 증착(LTCVD), 급속 가열 화학적 기상 증착(RTCVD), 플라즈마 증강된 화학적 기상 증착(PECVD), 원자층 증착(ALD), 또는 임의의 다른 적절한 방법을 포함할 수 있다.
추가로, 제1 보호층(300)은 내부에 복수의 도전 요소(302)를 더 포함할 수 있다. 도 1a에 예시된 바와 같이, 도전 요소(302)의 일부는 제1 보호층(300)에 분산될 수 있으며, 도전 요소(302)의 일부는 본 개시 내용의 일부 실시예에 따라 제2 절연층(210) 상에 형성될 수 있다. 구체적으로, 도전 요소(302)는 제1 도전 요소(302a)와 제2 도전 요소(302b)를 더 포함할 수 있다. 제1 도전 요소(302a)는 발광 유닛(200)의 제1 단자(S1) 아래에 배치된다. 제1 단자(S1)는 제2 단자(S2)에 마주한다. 일부 실시예에서, 제1 단자(S1)와 제2 단자(S2)는 각각 발광 유닛(200)의 바닥과 상부를 지칭할 수 있다.
제1 도전 요소(302a)는 발광 유닛(200)과 구동 기판(100) 사이에 배치될 수 있다. 구체적으로, 제1 도전 요소(302a)는 제1 전극(208)과 제2 절연층(110) 사이 또는 제2 전극(210)과 제2 절연층(110) 사이에 배치될 수 있다. 제1 도전 요소(302a)는 제1 전극(208)과 제2 절연체(110) 상의 접촉 패드 사이 또는 제2 전극(210)과 제2 절연층(110)의 접촉 패드 사이에 배치될 수 있다. 추가로, 제1 도전 요소(302a)는 제1 전극(208) 또는 제2 전극(210)과 구동 회로(104)를 전기적으로 접속시킬 수 있다. 다른 한편, 제2 도전 요소(302b)는 발광 유닛(200) 외부의 영역에 배치될 수 있다. 제2 도전 요소(302b)는 제1 보호층(300)에 분산될 수 있다. 제2 도전 요소(302b)는 제1 보호층(300)의 바닥에 배치될 수도 있다.
도전 요소(302)는 발광 유닛(200)의 전기적 접촉부로서 기능하도록 도전 재료로 형성될 수 있다. 도전 요소(302)는 발광 유닛(200)에 의해 방출되는 광을 반사하는 반사 입자로서도 사용될 수 있다. 본 개시 내용의 일부 실시예에서, 도전 요소(302)는 고 반사성 도전 재료로 형성될 수 있다. 일부 실시예에서, 도전 요소(302)의 재료는 한정되는 것은 아니지만, 금, 백금, 은, 구리, 철, 니켈, 주석, 알루미늄, 마그네슘, 팔라듐, 이리듐, 로듐, 루테늄, 아연, 금 합금, 백금 합금, 은 합금, 구리 합금, 철 합금, 니켈 합금, 주석 합금, 알루미늄 합금, 마그네슘 합금, 팔라듐 합금, 이리듐 합금, 로듐 합금, 루테늄 합금, 아연 합금, 임의의 다른 적절한 도전 재료, 또는 이들의 조합을 포함할 수 있다. 추가로, 도전 요소(302)에 관한 추가의 세부 사항을 후술한다.
도 1a에 예시된 바와 같이, 발광 유닛(200)의 제2 반도체 층(206)은 상부면(206a)을 포함한다. 제1 보호층(300)은 상부면(300a)을 포함한다. 본 개시 내용의 일부 실시예에서, 제2 반도체 층(206)의 상부면(206a)의 높이(E1)는 제1 보호층(300)의 상부면(300a)의 높이(E2)보다 높다. 여기에서 사용되는 "높이"라는 용어는 기판(102)으로부터 타겟면까지의 거리를 지칭함을 알아야 한다. 구체적으로, "높이"란 용어는 기판(102)의 바닥면으로부터 타겟면까지의 거리를 말할 수 있다. 예를 들면, 상부면(206a)의 높이(E1)는 기판(102)으로부터 상부면(206a)까지의 거리로서 정의된다.
전술한 바와 같이, 제2 반도체 층(206)의 상부면(206a)의 높이(E1)는 제1 보호층(300)의 상부면(300a)의 높이(E2)보다 높다. 이 점에서, 보호층의 높이가 상부 반도체 층(예, 제2 반도체 층(206))의 높이와 실질적으로 동일한 종래의 디스플레이 장치에 비해, 보호층(300)의 형성에 필요한 재료가 감소됨으로써 재료 절감을 이룰 수 있다. 추가로, 파장 변환층(304)의 점유 공간이 더 커지게 되어 디스플레이 장치의 광학 성능이 향상될 수 있다. 본 개시 내용의 일부 실시예에서, 제2 반도체 층(206)의 높이(E1)와 제1 보호층(300)의 높이(E2) 사이의 차이는 약 0.02㎛~약 5㎛, 또는 약 0.2㎛~약 2㎛의 범위를 가진다. 높이(E1)와 높이(E2) 사이의 차이는 너무 작지 않아야 하며, 그렇지 않으면, 추가부(304')가 채워질 수 있는 공간이 감소되어 조명 효율이 감소되고 재료 절감의 이익이 달성될 수 없으며; 높이(E1)와 높이(E2) 사이의 차이는 너무 크지 않아야 하며, 그렇지 않으면 제1 보호층(300)의 보호 효율이 감소되어 발광 유닛(200)이 환경에 쉽게 영향을 받을 수 있음을 알아야 한다.
더욱이, 도 1a에 예시된 바와 같이, 발광 유닛(200)의 양자 우물층(204)은 상부면(204a)을 포함한다. 본 개시 내용의 일부 실시예에서, 제1 보호층(300)의 상부면(300a)의 높이(E2)는 양자 우물층(204)의 상부면(204a)의 높이(E3)보다 높다. 즉, 양자 우물층(204)은 제1 보호층(300)에 매립된다. 이렇게, 발광 유닛(200)의 양자 우물층(204)이 제1 보호층(300)에 의해 완전히 보호됨으로써 수분과 산소가 양자 우물층(204)에 영향을 주거나 손상을 주는 것이 방지될 수 있다. 본 개시 내용의 일부 실시예에서, 제1 보호층(300)의 높이(E2)와 양자 우물층(204)의 높이(E3) 사이의 차이는 약 0.1㎛~약 10㎛ 또는 약 1㎛~약 5㎛의 범위를 가진다. 높이(E2)와 높이(E3) 사이의 차이는 너무 작지 않아야 하며, 그렇지 않으면, 제1 보호층(300)의 보호 효율이 감소되어 발광 유닛(200)이 환경에 쉽게 영향을 받을 수 있게 되며; 높이(E2)와 높이(E3) 사이의 차이는 너무 크지 않아야 하며, 그렇지 않으면 발광 유닛(200)의 열용량이 너무 크게 되어 제1 보호층(300)에 열이 갇혀져서 발광 유닛(200) 또는 그 위에 형성된 파장 변환층(304)에 손상을 줄 수 있음을 알아야 한다. 추가로, 재료 절감의 이익을 달성할 수 없다.
또한, 도 1a에 예시된 실시예에서 디스플레이 장치(10)는 발광 유닛(200) 상에 배치된 파장 변환층(304)을 포함하고 있지만, 파장 변환층(304)은 파장 변환의 기능이 없는(예, 형광 입자 또는 양자점 재료가 없는) 투명 재료로 간단히 대체될 수 있음을 알아야 한다. 예를 들면, 투명 재료는 한정되는 것은 아니지만 중합체 또는 유리 매트릭스를 포함할 수 있다.
본 개시 내용의 일부 실시예에서, 제1 보호층(300)의 상부면(300a)은 양자 우물층(204)이 제1 보호층(300)에 의해 피복되는 한, 양자 우물층(204)의 상부면(204a)과 제2 반도체 층(206)의 상부면(206a) 사이의 임의의 적절한 위치에 배치될 수 있다.
다음에, 여전히 도 1a를 참조하면, 디스플레이 장치(10)는 발광 유닛(200)과 제1 보호층(300) 상에 배치된 파장 변환층(304)과 제1 보호층(300) 상에 배치된 차광층(306)을 더 포함할 수 있다. 파장 변환층(304)은 차광층(306)들 사이에 배치되어 발광 유닛(200)을 피복할 수 있다. 차광층(306)은 디스플레이 장치(10)에 부화소(subpixel) 영역을 형성할 수 있다. 각각의 부화소는 발광 유닛(200)에 대응할 수 있다. 일부 실시예에서, 각각의 부화소는 2개 이상의 발광 유닛(200)에 대응할 수 있다.
본 개시 내용의 일부 실시예에서, 파장 변환층(304)은 제2 반도체 층(206)의 측벽(206s)의 일부를 피복하는 부분(304')을 포함한다. 전술한 바와 같이, 상기 파장 변환층(304)의 추가부(304')는 보호층의 상부면이 상부 반도체 층과 실질적으로 동일한 높이를 가지는(즉, 추가적인 파장 변환부가 없는) 종래의 디스플레이 장치와 비교하면 디스플레이 장치의 광학적 성능을 더욱 향상시킬 수 있다.
파장 변환층(304)은 발광 유닛(200)으로부터 발생되는 광의 파장을 변환시키는 형광체를 포함할 수 있다. 본 개시 내용의 일부 실시예에서, 파장 변환층(304)은 중합체 또는 유리 매트릭스와 해당 매트릭스 내에 분산된 형광체 입자를 포함할 수 있다. 발광 유닛(200)으로부터의 광 방출은 색상 스펙트럼에서 특정 색상으로 조절될 수 있다. 예를 들면, 파장 변환층(304)은 발광 유닛(200)으로부터 방출되는 광을 적색광, 녹색광, 청색광 또는 임의의 다른 적절한 색상의 광으로 변환시키는 형광체를 포함한다. 일부 다른 실시예에서, 파장 변환층(304)은 양자점 재료를 포함한다. 양자점 재료는 코어-쉘 구조를 포함할 수 있다. 코어는 한정되는 것은 아니지만, CdSe, CdTe, CdS, ZnS, ZnSe, ZnO, ZnTe, InAs, InP, GaP, 또는 임의의 다른 적절한 재료, 또는 이들의 조합을 포함할 수 있다. 쉘은 한정되는 것은 아니지만, ZnS, ZnSe, GaN, GaP 또는 임의의 다른 적절한 재료, 또는 이들의 조합을 포함할 수 있다. 추가로, 도 1a에 예시된 바와 같은 파장 변환층(304)은 볼록한 상부면을 가지는 것으로 보이지만 파장 변환층(304)은 필요에 따라 임의의 다른 적절한 형태를 가질 수 있음을 알아야 한다. 유사하게, 차광층(306)의 구성은 도 1a에 예시된 구성에 한정되지 않는다. 차광층(306)도 역시 필요에 따라 임의의 다른 적절한 구성을 가질 수 있다.
파장 변환층(304)에 인접하게 배치된 차광층(306)은 휘도의 콘트라스트를 향상시킬 수 있다. 본 개시 내용의 일부 실시예에서, 차광층(306)은 블랙 매트릭스 재료와 같은 불투명 재료로 형성된다. 블랙 매트릭스 재료는 한정되는 것은 아니지만: 유기 수지; 유리 페이스트; 및 흑색 염료와, 예컨대 니켈, 알루미늄, 몰리브덴 및 이들의 합금과 같은 금속 입자와, 금속 산화물 입자(예, 크롬 산화물), 또는 금속 질화물 입자(예, 크롬 질화물)를 포함하는 금속성 입자, 또는 임의의 다른 적절한 재료를 포함하는 수지 또는 페이스트를 포함할 수 있다.
본 개시 내용의 일부 실시예에서, 파장 변환층(304)과 차광층(306)은 화학적 기상 증착(CVD), 스핀-온 코팅을 이용하는 것에 의해 형성될 수 있다. 화학적 기상 증착은 한정되는 것은 아니지만, 저압 화학적 기상 증착(LPCVD), 저온 화학적 기상 증착(LTCVD), 급속 가열 화학적 기상 증착(RTCVD), 플라즈마 증강된 화학적 기상 증착(PECVD), 원자층 증착(ALD), 또는 임의의 다른 적절한 방법을 포함할 수 있다.
도 1a에 예시된 바와 같이, 디스플레이 장치(10)는 파장 변환층(304)과 차광층(306)을 피복하는 제2 보호층(308)을 더 포함할 수 있다. 제2 보호층(308)은 파장 변환층(304)과 차광층(306)이 외부 환경에 의해 영향을 받는 것을 방지할 수 있다. 제2 보호층(308)은 유기 재료 또는 무기 재료로 형성될 수 있다. 일부 실시예에서, 무기 재료는 한정되는 것은 아니지만, 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물, 알루미늄 산화물, 임의의 다른 적절한 보호 재료, 또는 이들의 조합을 포함할 수 있다. 일부 실시예에서, 유기 재료는 한정되는 것은 아니지만, 에폭시 수지, 폴리메틸메타크릴레이트(PMMA)와 같은 아크릴 수지, 벤조시클로부텐(BCB), 폴리이미드, 폴리에스테르, 폴리디메틸실록산(PDMS), 임의의 다른 적절한 보호 재료, 또는 이들의 조합을 포함할 수 있다.
본 개시 내용의 일부 실시예에서, 제2 보호층(308)은 화학적 기상 증착(CVD), 스핀-온 코팅을 이용하는 것에 의해 형성될 수 있다. 화학적 기상 증착은 한정되는 것은 아니지만, 저압 화학적 기상 증착(LPCVD), 저온 화학적 기상 증착(LTCVD), 급속 가열 화학적 기상 증착(RTCVD), 플라즈마 증강된 화학적 기상 증착(PECVD), 원자층 증착(ALD), 또는 임의의 다른 적절한 방법을 포함할 수 있다.
추가로, 디스플레이 장치(10)는 접착층(310)과 피복 기판(312)을 더 포함할 수 있다. 접착층(310)은 제2 보호층(308)과 피복 기판(312) 사이에 배치되어 피복 기판(312)을 제2 보호층(308)에 부착할 수 있다. 접착층(310)은 임의의 적절한 접착 재료로 형성될 수 있다. 다른 한편, 피복 기판(312)의 재료는 한정되는 것은 아니지만, 유리, 석영, 사파이어, 폴리카보네이트(PC), 폴리이미드(PI), 폴리에틸렌 테레프탈레이트(PET), 임의의 다른 적절한 재료, 또는 이들의 조합을 포함할 수 있다.
다음에, 도 1b는 본 개시 내용의 실시예에 따른 디스플레이 장치(10)의 횡단면도를 예시한다. 전술되고 후술되는 문맥에서 동일하거나 유사한 요소 또는 층은 동일하거나 유사한 참조 번호로 표현됨을 알아야 한다. 이들 요소 또는 층의 재료, 제조 방법 및 기능은 전술한 바와 동일하거나 유사하므로, 이기서는 반복하지 않는다. 도 1b와 도 1a에 예시된 실시예 사이의 차이점은 도 1b에 예시된 실시예의 제1 보호층(300)의 상부면(300a)이 오목한 형태를 가지는 반면, 도 1a에 예시된 실시예의 제1 보호층(300)의 상부면(300a)은 실질적으로 평탄하다는 것이다.
도 1b에 예시된 바와 같이, 발광 유닛(200) 상부에 위치된 파장 변환층(304)은 제1 두께(T1)를 가지며, 보호층(300)의 상부에 위치된 추가부(304')를 포함하는 파장 변환층(304)은 제2 두께(T2)를 가진다. 본 개시 내용의 일부 실시예에서, 제1 두께(T1)는 발광 유닛(200) 상부에 위치된 파장 변환층(304)의 최대 두께로서 정의될 수 있다. 본 개시 내용의 일부 실시예에서, 제2 두께(T2)는 보호층(300)의 상부에 위치된 파장 변환층(304)의 최대 두께로서 정의될 수 있다. 본 실시예에서, 하나의 부화소에서의 제1 두께(T1)와 제2 두께(T2) 사이의 차이는 실질적으로 평탄한 상부면(300a)(도 1a 참조)과 비교시 상부면(300a)의 오목한 형태에 기인하여 더 작을 수 있다. 또한, 본 개시 내용의 일부 실시예에서, 발광 유닛(200)에 더 근접한 추가부(304')의 두께(T3)는 상부면(300a)의 오목한 형태에 기인하여 발광 유닛(200)에서 더 멀리 떨어진 추가부(304')의 제4 두께(T4)보다 작을 수 있다.
본 개시 내용의 일부 실시예에서, 상부면(300a)의 오목한 형태는 제1 보호층(300)의 선택된 재료의 소수성에 기인하여 형성될 수 있다. 본 개시 내용의 일부 실시예에서, 상부면(300a)의 오목한 형태는 패턴화 공정에 의해 형성될 수 있다. 패턴화 공정은 포토리소그래피 공정 및 선택적 에칭 공정 등의 에칭 공정을 포함할 수 있다. 포토리소그래피 공정은 한정되는 것은 아니지만 포토레지스트 코팅(예, 스핀-온 코팅), 소프트 베이킹, 하드 베이킹, 마스크 정렬, 노광, 후-노광 베이킹, 포토레지스트 현상, 세정, 건조 및 다른 적절한 공정을 포함할 수 있다. 에칭 공정은 건식 에칭 공정 또는 습식 에칭 공정을 포함할 수 있다.
다음에, 도 1c는 본 개시 내용의 다른 실시예에 따른 디스플레이 장치(10)의 횡단면도를 예시한다. 도 1c와 도 1a에 예시된 실시예 사이의 차이는 도 1c에 예시된 실시예의 제1 보호층(300)의 상부면(300a)이 볼록한 형태를 가지는 반면, 도 1a에 예시된 실시예의 제1 보호층(300)의 상부면(300a)은 실질적으로 평탄하다는 것이다.
도 1c에 예시된 바와 같이, 본 실시예에서, 발광 유닛(200)에 더 근접한 추가부(304')의 제5 두께(T5)는 상부면(300a)의 볼록한 형태에 기인하여 발광 유닛(200)에서 더 멀리 떨어진 추가부(304')의 제6 두께(T6)보다 클 수 있다. 추가로, 상부면(300a)의 볼록면에 기인하여 반사광(L)이 집광되어 조명 효율을 증가시킬 수 있다.
본 개시 내용의 일부 실시예에서, 상부면(300a)의 볼록한 형태는 제1 보호층(300)의 선택된 재료의 친수성에 기인하여 형성될 수 있다. 본 개시 내용의 일부 실시예에서, 상부면(300a)의 볼록한 형태는 패턴화 공정에 의해 형성될 수 있다. 패턴화 공정은 포토리소그래피 공정 및 선택적 에칭 공정 등의 에칭 공정을 포함할 수 있다. 포토리소그래피 공정은 한정되는 것은 아니지만 포토레지스트 코팅(예, 스핀-온 코팅), 소프트 베이킹, 하드 베이킹, 마스크 정렬, 노광, 후-노광 베이킹, 포토레지스트 현상, 세정, 건조 및 다른 적절한 공정을 포함할 수 있다. 에칭 공정은 건식 에칭 공정 또는 습식 에칭 공정을 포함할 수 있다.
다음에, 도 2a는 본 개시 내용의 일부 실시예에 따른 디스플레이 장치(20)의 횡단면도를 예시한다. 도 1a와 도 2a에 예시된 실시예 사이의 차이는 도 2a에 예시된 실시예의 발광 유닛(200')이 수직 칩형 발광 다이오드인 반면, 도 1a에 예시된 실시예의 발광 유닛(200)은 플립 칩형 발광 다이오드라는 것이다.
도 2a에 예시된 바와 같이, 발광 유닛(200')은 구동 회로(104) 상에 배치되어 구동 회로(104)에 전기적으로 접속될 수 있다. 발광 유닛(200')의 제1 전극(208)은 도전 요소(302) 상에 배치되어 발광 유닛(200')의 바닥 전극으로서 사용될 수 있다. 제1 반도체 층(202), 양자 우물층(204) 및 제2 반도체 층(206)은 제1 전극(108) 상에 순차적으로 적층된다. 제2 전극(210)은 제2 반도체 층(206) 상에 배치되어 발광 유닛(200)의 상부 전극으로서 기능할 수 있다. 추가로, 본 실시예에서, 발광 유닛(200')은 제2 전극(210) 및 제1 보호층(300 상에 배치된 접촉층(212)을 더 포함할 수 있다. 접촉층(212)은 발광 유닛(200')의 전기적 접촉부로서 기능할 수 있다. 본 개시 내용의 일부 실시예에서, 접촉층(212)은 제2 전극(210)과 제1 보호층(300) 위에 동형으로(conformally) 형성될 수 있다. 접촉층(212)은 다른 어레이로부터의 회로에 또는 패널 외부의 회로에 결합될 수 있다.
본 개시 내용의 일부 실시예에서, 접촉층(212)의 재료는 투명 도전 산화물(TCO)을 포함할 수 있다. 예를 들면, 투명 도전 재료는 한정되는 것은 아니지만, 인듐 주석 산화물(ITO), 주석 산화물(SnO), 아연 산화물(ZnO), 인듐 아연 산화물(IZO), 인듐 갈륨 아연 산화물(IGZO), 인듐 주석 아연 산화물(ITZO), 안티몬 주석 산화물(ATO), 안티몬 아연 산화물(AZO), 임의의 다른 적절한 투명 도전 재료, 또는 이들의 조합을 포함할 수 있다.
추가로, 접촉층(212)은 화학적 기상 증착(CVD) 또는 스핀-온 코팅을 이용하는 것에 의해 형성될 수 있다. 화학적 기상 증착은 한정되는 것은 아니지만, 저압 화학적 기상 증착(LPCVD), 저온 화학적 기상 증착(LTCVD), 급속 가열 화학적 기상 증착(RTCVD), 플라즈마 증강된 화학적 기상 증착(PECVD), 원자층 증착(ALD), 또는 임의의 다른 적절한 방법을 포함할 수 있다.
도 1a의 디스플레이 장치(10)와 유사하게, 도 2a에 예시된 바와 같은 실시예의 디스플레이 장치(20)는 제2 반도체 층(206)의 상부면(206a)의 높이(E1)가 제1 보호층(300)의 상부면(300a)의 높이(E2)보다 높다. 본 개시 내용의 일부 실시예에서, 제2 반도체 층(206)의 높이(E1)와 제1 보호층(300)의 높이(E2) 사이의 차이는 약 0.02㎛~약 5㎛, 또는 약 0.2㎛~약 2㎛의 범위를 가진다. 추가로, 제1 보호층(300)의 상부면(300a)의 높이(E2)는 양자 우물층(204)의 상부면(204a)의 높이(E3)보다 높다. 본 개시 내용의 일부 실시예에서, 제1 보호층(300)의 높이(E2)와 양자 우물층(204)의 높이(E3) 사이의 차이는 약 0.1㎛~약 10㎛, 또는 약 1㎛~약 5㎛의 범위를 가진다.
또한, 도 2a에 예시된 바와 같은 실시예의 디스플레이 장치(20)에서, 발광 유닛(200')의 제2 전극(210)은 상부면(210a)을 포함한다. 제2 전극(210)의 상부면(210a)의 높이(E4)도 역시 제1 보호층(300)의 상부면(300a)의 높이(E2)보다 높다. 본 개시 내용의 일부 실시예에서, 제2 전극(210)의 높이(E4)와 제1 보호층(300)의 높이(E2) 사이의 차이는 약 0.02㎛~약 5㎛, 또는 약 0.2㎛~약 2㎛의 범위를 가진다.
다음에, 도 2b는 본 개시 내용의 다른 실시예에 따른 디스플레이 장치(20)의 횡단면도를 예시한다. 도 2b 및 도 2a에 예시된 실시예 사이의 차이는 도 2b의 실시예의 제1 보호층(300)의 상부면(300a)이 오목한 형태를 가지는 반면, 도 2a의 실시예의 제1 보호층(300)의 상부면(300a)은 실질적으로 평탄하다는 것이다. 더욱이, 접촉층(212)의 상부면(212a)도 오목한 형태를 가질 수 있다.
도 2b에 예시된 바와 같이, 발광 유닛(200') 상부에 위치된 파장 변환층(304)은 제7 두께(T7)를 가지며, 보호층(300) 위에 위치된 추가부(304')를 포함하는 파장 변환층(304)은 제8 두께(T8)를 가진다. 본 개시 내용의 일부 실시예에서, 제7 두께(T7)는 발광 유닛(200')과 접촉층(212) 모두의 상부에 위치된 파장 변환층(304)의 최대 두께로서 정의될 수 있다. 본 개시 내용의 일부 실시예에서, 제8 두께(T8)는 보호층(300)과 접촉층(212) 모두의 상부에 위치된 파장 변환층(304)의 최대 두께로서 정의될 수 있다. 본 실시예에서, 하나의 부화소에서 제7 두께(T7)와 제8 두께(T8) 사이의 차이는 실질적으로 평탄한 상부면(300a)과 상부면(212a)(도 2a 참조)의 경우에 비해 상부면(300a)과 상부면(212a)의 오목한 형태이 기인하여 더 작을 수 있다. 추가로, 본 개시 내용의 일부 실시예에서, 발광 유닛(200')에 더 근접한 추가부(304')의 제9 두께(T9)는 상부면(300a)과 상부면(212a)의 오목한 형태에 기인하여 발광 유닛(200')으로부터 더 멀리 떨어진 추가부(304')의 제10 두께(T10)보다 작을 수 있다.
다음에, 도 2c는 본 개시 내용의 다른 실시예에 따른 디스플레이 장치(20)의 횡단면도를 예시한다. 도 2c와 도 2a에 예시된 실시예 사이의 차이는 도 2c에 예시된 실시예의 제1 보호층(300)의 상부면(300a)이 볼록한 형태를 가지는 반면, 도 2a에 예시된 실시예의 제1 보호층(300)의 상부면(300a)은 실질적으로 평탄하다는 것이다. 더욱이, 접촉부(212)의 상부면(212a)도 역시 볼록한 형태를 가질 수 있다.
도 2c에 예시된 바와 같이, 본 실시예에서, 발광 유닛(200')에 더 근접한 추가부(304')의 제11 두께(T11)는 상부면(300a)과 상부면(212a)의 볼록한 형태에 기인하여 발광 유닛(200')에서 더 멀리 떨어진 추가부(304')의 제12 두께(T12)보다 클 수 있다. 추가로, 상부면(300a)과 상부면(212a)의 볼록면에 기인하여 반사광(L)이 집광되어 조명 효율을 증가시킬 수 있다.
다음에, 도 3a는 본 개시 내용의 일부 실시예에 따른 디스플레이 장치(30)의 횡단면도를 예시한다. 도 3a와 도 1a에 예시된 실시예 사이의 차이는 도 3a의 실시예의 제2 절연층(110')이 뱅크부(bank portion)(110b)를 더 포함한다는 것이다.
도 3a에 예시된 바와 같이, 제2 절연층(110')의 뱅크부(110b)는 차광층(306) 측으로 돌출된다. 제2 절연층(110')의 뱅크부(110b)는 상부면(110ba)을 포함한다. 본 개시 내용의 일부 실시예에서, 제2 절연층(110')의 상부면(110ba)의 높이(E5)는 제1 보호층(300)의 상부면(300a)의 높이(E2)보다 낮다. 이러한 구성에서, 제1 보호층(300)의 재료는 제2 절연층(110')의 뱅크부(110b)가 원래 제1 보호층(300)으로 채워질 일부 공간을 점유하고 있으므로 절감될 수 있다. 다른 한편, 제2 절연층(110')의 상부면(110ba)의 높이(E5)는 양자 우물층(204)의 상부면(204a)의 높이(E3)보다 낮을 수도 있고 높을 수도 있다.
본 개시 내용의 일부 실시예에서, 제2 절연층(110')이 뱅크부(110b)를 포함하고 있으므로, 발광 유닛(200)은 뱅크부(110b)에 의해 형성된 트렌치 또는 공동 내에 배치될 수 있다. 일부 실시예에서, 뱅크부(110b)에 의해 형성된 동일한 트렌치에 복수의 발광 유닛(200)이 배치된다. 다른 실시예에서, 뱅크부(110b)에 의해 형성된 공동 내에 각각의 발광 유닛(200)이 따로 배치된다. 추가로, 각각의 공동은 일부 실시예에 따라 내장 배치된 복수의 발광 유닛(200)을 포함한다.
추가로, 뱅크부(110b)는 패턴화 공정을 수행하는 것에 의해 제2 절연층(110')에 형성될 수 있다. 패턴화 공정은 포토리소그래피 공정 및 선택적 에칭 공정 등의 에칭 공정을 포함할 수 있다. 포토리소그래피 공정은 한정되는 것은 아니지만 포토레지스트 코팅(예, 스핀-온 코팅), 소프트 베이킹, 하드 베이킹, 마스크 정렬, 노광, 후-노광 베이킹, 포토레지스트 현상, 세정, 건조 및 다른 적절한 공정을 포함할 수 있다. 에칭 공정은 건식 에칭 공정 또는 습식 에칭 공정을 포함할 수 있다.
본 개시 내용의 일부 실시예에 따르면, 제2 절연층(110')의 상부면(110ba)의 높이(E5)는 제1 보호층(300)의 상부면(300a)의 높이(E2)와 같다. 본 개시 내용의 다른 실시예에 따르면, 제2 절연층(110')의 상부면(110ba)의 높이(E5)는 제1 보호층(300)의 상부면(300a)의 높이(E2)보다 높다(도 3b 참조). 추가로, 제2 절연층(110')은 일부 실시예에 따라 2-층 구조 또는 다층-구조 적층 구조체일 수 있다.
다음에, 도 4는 본 개시 내용의 일부 실시예에 따른 디스플레이 장치(40)의 횡단면도를 예시한다. 도 4와 도 1a의 실시예 사이의 차이는 제4의 실시예의 제1 보호층(300)의 상부면(300a)이 복수의 리세스(314)를 포함한다는 것이다. 다시 말해, 제1 보호층(300)의 상부면(300a)은 포트홀(pothole) 구조를 가진다.
본 개시 내용의 일부 실시예에서, 제1 보호층(300)의 상부면(300a)의 리세스(314)는 랜덤하게 분포될 수 있다. 본 개시 내용의 일부 실시예에서, 리세스(314)의 크기는 약 1nm~약 10nm 또는 약 100nm~약 2㎛의 범위를 가질 수 있다. 추가로, 이러한 구성에서, 제1 보호층(300)의 상부면(300a)의 리세스(314)는 전반사에 기인하여 반사광이 제1 보호층(300) 내에 구속되는 것을 방지할 수 있다. 따라서, 상부면(300a)의 리세스(314)는 디스플레이 장치의 조명 효율을 증가시키거나 또는 향상시킬 수 있다.
본 개시 내용의 일부 실시예에서, 상부면(300a)의 리세스(314)는 패턴화 공정에 의해 형성될 수 있다. 패턴화 공정은 포토리소그래피 공정 및 선택적 에칭 공정 등의 에칭 공정을 포함할 수 있다. 포토리소그래피 공정은 한정되는 것은 아니지만 포토레지스트 코팅(예, 스핀-온 코팅), 소프트 베이킹, 하드 베이킹, 마스크 정렬, 노광, 후-노광 베이킹, 포토레지스트 현상, 세정, 건조 및 다른 적절한 공정을 포함할 수 있다. 에칭 공정은 건식 에칭 공정 또는 습식 에칭 공정을 포함할 수 있다.
다음에, 도 5a는 본 개시 내용의 일부 실시예에 따른 디스플레이 장치(50)의 횡단면도를 예시한다. 도 5a와 도 1a의 실시예의 차이는 디스플레이 장치(50)가 발광 유닛(200) 상에 배치된 버퍼층(316)을 더 포함한다는 것이다.
도 5a에 예시된 바와 같이, 버퍼층(316)은 발광 유닛(200)과 제1 보호층(300) 상에 배치될 수 있다. 버퍼층(316)은 발광 유닛(200)과 파장 변환층(304) 사이에 배치될 수 있다. 본 개시 내용의 일부 실시예에서, 버퍼층(316)은 발광 유닛(200)과 제1 보호층(300) 위에 동형으로 형성될 수 있다. 추가로, 버퍼층(316)은 제2 반도체 층(206)의 측벽(206s)을 피복할 수 있다. 전술한 바와 같이, 버퍼층(316)은 발광 유닛(200)과 파장 변환층(304) 간의 직접적인 접촉을 피할 수 있도록 발광 유닛(200)과 파장 변환층(304) 사이에 배치될 수 있다. 따라서, 파장 변환층(304)은 발광 유닛(200)에 의해 생성되는 전류 또는 열에 의해 영향을 받지 않을 수 있다. 전술한 바와 같이, 도 5a에 예시된 실시예에서 디스플레이 장치(50)는 발광 유닛(200) 상에 배치된 파장 변환층(304)을 포함하지만, 파장 변환층(304)은 파장 변환의 기능을 갖지 않는(형광 입자 또는 양자점 재료를 갖지 않는) 투명 재료로 간단히 대체될 수 있다. 예를 들면, 투명 재료는 한정되는 것은 아니지만, 중합체 또는 유리 매트릭스를 포함할 수 있다.
본 개시 내용의 일부 실시예에서, 버퍼층(316)은 절연체일 수 있다. 본 개시 내용의 일부 실시예에서, 버퍼층(316)은 유기 재료 및/또는 무기 재료를 포함할 수 있다. 버퍼층(316)은 유기 절연 재료로 형성될 수 있다. 유기 절연 재료는 한정되는 것은 아니지만, 폴리아미드, 폴리에틸렌, 폴리스티렌, 폴리프로필렌, 폴리에스테르, 폴리이미드, 폴리우레탄, 실리콘, 폴리아크릴레이트, 벤조-시클로-부텐(BCB), 폴리비닐피롤리돈(PVP), 폴리비닐플루오라이드(PVF), 폴리비닐리덴 플루오라이드(PVDF), 폴리테트라플루오로에틸렌(PTFE), 폴리메틸메타크릴레이트(PMMA), 폴리디메틸실록산(PDMS), 임의의 다른 적절한 유기 절연 재료, 또는 이들의 조합을 포함할 수 있다. 무기 절연 재료는 한정되는 것은 아니지만, SiOx, SiNx, AlOx, 임의의 다른 적절한 무기 절연 재료, 또는 이들의 조합을 포함할 수 있다.
추가로, 버퍼층(316)은 화학적 기상 증착(CVD) 또는 스핀-온 코팅을 이용하는 것에 의해 형성될 수 있다. 화학적 기상 증착은 한정되는 것은 아니지만, 저압 화학적 기상 증착(LPCVD), 저온 화학적 기상 증착(LTCVD), 급속 가열 화학적 기상 증착(RTCVD), 플라즈마 증강된 화학적 기상 증착(PECVD), 원자층 증착(ALD), 또는 임의의 다른 적절한 방법을 포함할 수 있다.
본 개시 내용의 일부 실시예에서, 버퍼층(316)의 두께는 균일하지 않을 수 있다. 도 5a에 예시된 바와 같이, 제1 보호층(300) 위에 위치된 버퍼층(316)은 제13 두께(T13)를 가질 수 있고, 발광 유닛(200) 위에 위치된 버퍼층(316)은 제14 두께(T14)를 가질 수 있다. 본 개시 내용의 일부 실시예에서, 버퍼층(316)의 제13 두께(T13)는 버퍼층(316)의 제14 두께(T14)보다 두껍다. 즉, 발광 유닛(200) 바로 위에 배치된 버퍼층(316)은 제1 보호층(300) 바로 위에 배치된 버퍼층(316)보다 얇을 수 있다. 이러한 구성에서, 발광 유닛(200)으로부터 방출되는 광의 세기는 발광 유닛(200) 상에 배치된 버퍼층(316)이 더 얇기 때문에 크게 감소되지 않을 것이다. 본 개시 내용의 일부 실시예에서, 제13 두께(T13)와 제14 두께(T14) 사이의 차이는 약 0.001㎛~약 5㎛, 또는 약 0.05㎛~약 2㎛의 범위일 수 있다. 본 개시 내용의 일부 실시예에서, 버퍼층(316)의 제13 두께(T13)는 약 0.02㎛~약 5㎛, 또는 약 0.1㎛~약 2㎛의 범위일 수 있다. 본 개시 내용의 일부 실시예에서, 버퍼층(316)의 제14 두께(T14)는 약 0.02㎛~약 5㎛, 또는 약 0.1㎛~약 2㎛의 범위일 수 있다.
다음에, 도 5b는 본 개시 내용의 다른 실시예에 따른 디스플레이 장치(50)의 횡단면도를 예시한다. 도 5b와 도 5a에 예시된 실시예 사이의 차이는 도 5b에 예시된 실시예의 제1 보호층(300) 상의 버퍼층(316)의 상부면(316a)이 오목한 형태를 가지는 반면, 도 5a에 예시된 실시예의 제1 보호층(300) 상의 버퍼층(316)의 상부면(316a)은 실질적으로 평탄하다는 것이다.
추가로, 도 5c에 예시된 바와 같이, 제1 보호층(300) 상의 버퍼층(316)의 상부면(316a)은 본 개시 내용의 다른 실시예에 따라 볼록한 형태를 가질 수 있다.
다음에, 도 6a는 본 개시 내용의 다른 실시예에 따른 디스플레이 장치(60)의 횡단면도를 예시한다. 도 6a와 도 5a에 예시된 실시예 사이의 차이는 도 6a에 예시된 실시예의 버퍼층(316')이 불연속 구조인 반면, 도 5a의 실시예의 버퍼층(316)은 연속 구조라는 것이다.
도 6a에 예시된 바와 같이, 다른 부화소 내의 버퍼층(316')은 불연속적일 수 있다. 즉, 다른 부화소로부터의 버퍼층(316')은 분리되어 있다. 본 실시예에서, 버퍼층(316')의 일부는 발광 유닛(200) 위에 배치될 수 있는 반면, 버퍼층(316')의 다른 부분은 제1 보호층(300) 위에 배치될 수 있다. 특히, 버퍼층(316')은 제2 반도체 층(206)의 상부면(206a) 전체를 피복할 수 있고, 제1 보호층(300)의 상부면(300a)의 일부를 피복할 수 있다. 본 개시 내용의 일부 실시예에서, 버퍼층(316')은 발광 유닛(200)으로부터 파장 변환층(304)을 통해 차광층(306)으로 연장된다.
본 개시 내용의 일부 실시예에서, 버퍼층(316')은 패턴화 공정에 의해 형성될 수 있다. 패턴화 공정은 포토리소그래피 공정 및 선택적 에칭 공정 등의 에칭 공정을 포함할 수 있다. 포토리소그래피 공정은 한정되는 것은 아니지만 포토레지스트 코팅(예, 스핀-온 코팅), 소프트 베이킹, 하드 베이킹, 마스크 정렬, 노광, 후-노광 베이킹, 포토레지스트 현상, 세정, 건조 및 다른 적절한 공정을 포함할 수 있다. 에칭 공정은 건식 에칭 공정 또는 습식 에칭 공정을 포함할 수 있다.
다음에, 도 6b는 본 개시 내용의 다른 실시예에 따른 디스플레이 장치(60)의 횡단면도를 예시한다. 도 6b와 도 6a의 실시예의 차이는 도 6b의 실시예의 버퍼층(316")이 차광층(306)으로 연장되지 않는다는 것이다.
도 6b에 예시된 바와 같이, 버퍼층(316")은 제2 반도체 층(206)의 상부면(206a) 전체를 피복할 수 있고, 제2 반도체 층(206)의 측벽(206s)의 일부를 피복할 수 있다. 버퍼층(316")은 보호층(300)의 상부면(300a)을 따라 연장되지 않는다. 유사하게, 버퍼층(316")은 전술한 바와 같은 패턴화 공정에 의해 형성될 수 있다.
다음에, 도 7a는 본 개시 내용의 일부 실시예에 따른 디스플레이 장치(70)의 횡단면도를 예시한다. 도 7a와 도 2a의 실시예의 차이는 디스플레이 장치(70)가 접촉층(212) 상에 배치된 버퍼층(316)을 더 포함한다는 것이다.
도 7에 예시된 바와 같이, 버퍼층(316)은 접촉층(212)과 파장 변환층(310) 사이에 배치될 수 있다. 본 개시 내용의 일부 실시예에서, 버퍼층(316)은 접촉층(212) 위에 동형으로 형성될 수 있다. 전술한 바와 같이, 버퍼층(316)은 접촉층(212)과 파장 변환층(310) 간의 직접적인 접촉을 피할 수 있도록 접촉층(212)과 파장 변환층(310) 사이에 배치될 수 있다. 따라서, 파장 변환층(310)은 접촉층(212)을 포함하는 발광 유닛(200)에 의해 생성되는 전류 또는 열에 의해 영향을 받지 않을 수 있다.
본 개시 내용의 일부 실시예에서, 버퍼층(316)의 두께는 균일하지 않을 수 있다. 도 7에 예시된 바와 같이, 본 개시 내용의 일부 실시예에 따르면, 발광 유닛(200) 바로 위에 배치된 버퍼층(316)은 제1 보호층(300) 바로 위에 배치된 버퍼층(316)보다 얇을 수 있다. 이러한 구성에서, 발광 유닛(200)으로부터 방출되는 광의 세기는 발광 유닛(200) 상에 배치된 버퍼층(316)이 더 얇기 때문에 크게 감소되지 않을 것이다.
다음에, 도 8은 본 개시 내용의 일부 실시예에 따른 디스플레이 장치(80)의 횡단면도를 예시한다. 도 8과 도 5a의 실시예의 차이는 도 8의 실시예의 발광 유닛(200) 상의 버퍼층(316)의 상부면(316a")이 제1 보호층(300) 상의 버퍼층(316)의 상부면(316')보다 거칠다는 것이다.
도 8에 예시된 바와 같이, 본 실시예에서, 버퍼층(316)의 상부면(316a)은 발광 유닛(200) 위에 배치된 상부면(316a")과 발광 유닛(200)을 벗어나고 제1 보호층(300)의 상부에 배치된 상부면(316a')을 더 포함할 수 있다. 전술한 바와 같이, 상부면(316a")은 상부면(316a')보다 거칠 수 있다. 일부 실시예에서, 상부면(316a')의 표면 거칠기는 약 2nm~약 30nm의 범위를 가질 수 있다. 일부 실시예에서, 상부면(316a")의 표면 거칠기는 약 5nm~약 100nm의 범위를 가질 수 있다. 일부 실시예에서, 상부면(316a")과 상부면(316a')의 표면 거칠기의 차이는 약 3nm~약 100nm의 범위를 가질 수 있다. 이러한 구성에서, 발광 유닛(200)으로부터의 광은 파장 변환층(304)의 변환 효율이 증가될 수 있도록 더 균일하게 방출될 수 있다.
본 개시 내용의 일부 실시예에서, 거친 상부면(316a")은 에칭 공정에 의해 형성될 수 있다. 에칭 공정은 건식 에칭 공정 또는 습식 에칭 공정을 포함할 수 있다.
다음에, 도 9a는 도 5a의 디스플레이 장치(50)의 부분 확대도를 보여준다. 도 9a에 예시된 바와 같이, 도전 요소(302)는 제1 도전 요소(302a)와 제2 도전 요소(302b)를 포함할 수 있다. 제1 도전 요소(302a)는 발광 유닛(200)이 제1 단자(S1) 아래에 배치될 수 있다. 제1 도전 요소(302a)는 발광 유닛(200)과 제2 절연층(110) 사이에 배치될 수 있다. 특히, 제1 도전 요소(302a) 중 일부는 제1 전극(208)과 제2 절연층(110) 상의 접촉 구조체(예, 도전 패드) 사이에 배치될 수 있고; 제1 도전 요소(302a) 중 일부는 제2 전극(210)과 제2 절연층(110) 상의 접촉 구조체(예, 도전 패드) 사이에 배치될 수 있다. 다른 한편, 제2 도전 요소(302b)는 발광 요소(200)를 벗어난 영역에 배치될 수 있다. 제2 도전 요소(302b)는 제1 보호층(300) 내에 배치되거나 제2 절연층(110)의 상부면(110a)에 배치될 수 있다.
본 개시 내용의 일부 실시예에 따르면, 제1 도전 요소(302a)의 높이 대 폭 비율은 약 0.25~약 0.75, 또는 약 0.4~약 0,6의 범위를 가진다. 그러나, 제1 도전 요소(302a)의 높이 대 폭 비율은 너무 작지 않아야 하여, 그렇지 않으면 접촉 수율이 크게 감소하게 될 것이며; 제1 도전 요소(302a)의 높이 대 폭 비율은 너무 크지 않아야 하며, 그렇지 않으면 단일 도전 요소(302a)의 접촉 면적이 너무 작아서 접촉 저항이 너무 커지게 될 것임을 알아야 한다.
본 개시 내용의 일부 실시예에 따르면, 제2 도전 요소(302b)의 높이 대 폭 비율은 약 0.7~약 1.3, 또는 약 0.8~약 1,2의 범위를 가진다. 그러나, 제2 도전 요소(302b)의 높이 대 폭 비율은 너무 작지 않아야 하여, 그렇지 않으면 제2 도전 요소(302b)에 의해 반사되는 광이 균일하지 않을 것이며; 제2 도전 요소(302b)의 높이 대 폭 비율은 너무 크지 않아야 하며, 그렇지 않으면 제2 도전 요소(302b)에 의해 반사되는 광이 크게 감소하게 될 것임을 알아야 한다.
여기에 사용되는 높이 대 폭 비율은 도전 요소(302)로부터 얻어진 횡단 구조로부터 측정되는 것임을 알아야 한다. 구체적으로, 높이 대 폭 비율의 변화는 횡단 구조를 얻기 위한 공정에 기인하여 약 0%~약 5%의 범위에 있을 수 있다. 추가로, 높이 대 폭 비율의 "높이"는 도전 요소(302)로부터 얻어지는 횡단 구조의 제1 방향을 따른 최대 높이로서 정의된다. 높이 대 폭 비율의 "폭"은 도전 요소(302)로부터 얻어지는 횡단 구조의 제2 방향을 따른 최대 폭으로서 정의된다. 상기 제1 방향과 제2 방향은 서로 직교한다.
예를 들면, 도 9b 및 도 9c는 본 개시 내용의 일부 실시예에 따른 제1 도전 요소(302a)의 횡단면도를 예시한다. 도 9b 및 도 9c를 참조하면, 예시적인 제1 도전 요소(302a)의 횡단 구조는 제1 방향(A)을 따른 최대 높이(H1)와 제2 방향(B)을 따른 최대 폭(W1)을 가진다. 제1 방향(A)은 제2 방향(B)과 직교한다. 이들 예에서, 제1 도전 요소(302a)의 높이 대 폭 비율은 H1/W1이다. 더욱이, 도 9b 및 도 9c에 예시된 바와 같이, 제1 도전 요소(302a)의 횡단 구조는 한정되는 것은 아니지만 타원형 또는 유사 타원형 형태를 가질 수 있다.
다음에, 도 9d 및 도 9e는 본 개시 내용의 일부 실시예에 따른 제2 도전 요소(302b)의 횡단면도를 예시한다. 도 9d 및 도 9e를 참조하면, 예시적인 제2 도전 요소(302b)의 횡단 구조는 제1 방향(A)을 따른 최대 높이(H2)와 제2 방향(B)을 따른 최대 폭(W2)을 가진다. 제1 방향(A)은 제2 방향(B)과 직교한다. 이들 예에서, 제2 도전 요소(302b)의 높이 대 폭 비율은 H2/W2이다. 더욱이, 제2 도전 요소(302b)의 횡단 구조는 한정되는 것은 아니지만 원형 또는 유사 원형 형태를 가질 수 있다.
전술한 바를 요약하면, 본 개시 내용에 제공되는 디스플레이 장치는 발광 유닛의 상부 반도체 층의 높이보다 낮은 높이를 가지는 보호층을 포함한다. 이러한 구성에서, 보호층의 높이가 상부 반도체 층의 높이와 같은 일반적인 디스플레이 장치에 비해 보호층에 필요한 재료가 적다. 추가로, 보호층 위에 배치되는 파장 변환층이 충전되는 공간이 더 많아질 것이다. 본 개시 내용의 일부 실시예에 따르면, 디스플레이 장치는 수분과 산소가 양자 우물에 손상을 입히는 것을 방지하도록 발광 유닛의 양자 우물의 높이보다 높은 높이를 가지는 보호층을 포함한다. 또한, 이러한 설계의 보호층은 쇼트(short)를 방지할 수 있거나 반사성을 향상시킬 수 있다.
추가로, 본 개시 내용의 일부 실시예에 따르면, 디스플레이 장치는 파장 변환층이 발광 유닛에 의해 발생된 전류 또는 열에 의해 영향을 받지 않을 수 있도록 발광 유닛과 파장 변환층 사이에 배치된 버퍼층을 포함한다.
본 개시 내용의 일부 실시예 및 그 장점을 상세히 설명하였지만,. 첨부된 청구범위에 의해 한정되는 본 개시 내용의 취지 및 범위를 벗어나지 않고 다양한 변화, 대체 및 변경이 이루어질 수 있음을 알아야 한다. 예를 들면, 당업자는 여기에 설명된 특징, 기능, 처리 및 재료 중 상당 부분이 본 개시 내용의 범위 내에 유지되면서 변화될 수 있음을 이해할 것이다. 더욱이, 본 출원의 범위는 명세서에 기재된 처리, 기계, 제조, 물질의 조성, 수단, 방법 및 단계의 특정 실시예에 한정되는 것으로 의도된 것이 아니다. 당업자 중 한 사람이라면 본 개시 내용으로부터 여기에 기술되는 대응하는 실시예와 실질적으로 동일한 기능 또는 동일한 결과를 수행하거나 달성하는, 현재 존재하거나 나중에 개발될, 처리, 기계, 제조, 물질의 조성, 수단, 방법 또는 단계가 본 개시 내용에 따라 활용될 수 있음을 쉽게 알 것이다. 따라서, 첨부된 청구항들은 처리, 기계, 제조, 물질의 조성, 수단, 방법 또는 단계를 그 청구 범위 내에 포함하고자 의도된 것이다.

Claims (8)

  1. 기판;
    상기 기판 상에 배치되는 구동 회로;
    상기 구동 회로에 전기적으로 접속되는 다이오드; 및
    상기 기판에 겹쳐지는(overlapping) 차광 요소를 포함하고,
    상기 차광 요소의 표면은 제1 폭을 갖고, 상기 차광 요소의 부분의 횡단면은 제2 폭을 갖고, 횡단면도에서 상기 제2 폭은 상기 제1 폭보다 크고, 상기 표면은 상기 부분의 횡단면보다 상기 기판에 더 가까운 것인, 전자 장치.
  2. 제1항에 있어서,
    상기 구동 회로는 제1 박막 트랜지스터(TFT) 및 제2 박막 트랜지스터를 포함하는 것인, 전자 장치.
  3. 제2항에 있어서,
    상기 다이오드는 상기 제1 박막 트랜지스터의 채널 영역에 겹쳐지는 것인, 전자 장치.
  4. 제1항에 있어서,
    상기 다이오드에 겹쳐지는 파장 변환층을 더 포함하는 전자 장치.
  5. 제4항에 있어서,
    상기 파장 변환층은 횡단면도에서 곡면을 갖는 것인, 전자 장치.
  6. 제4항에 있어서,
    횡단면도에서 상기 차광 요소의 상부면과 상기 기판의 표면의 거리는 상기 파장 변환층의 상부면과 상기 기판의 표면의 거리와 상이한 것인, 전자 장치.
  7. 제1항에 있어서,
    상기 구동 회로와 상기 다이오드 사이에 배치되는 유기층을 더 포함하는 전자 장치.
  8. 제1항에 있어서,
    상기 차광 요소는 블랙 매트릭스(black matrix) 재료를 포함하는 것인, 전자 장치.
KR1020230117471A 2017-12-27 2023-09-05 전자 장치 KR20230132421A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/855,062 US10193042B1 (en) 2017-12-27 2017-12-27 Display device
US15/855,062 2017-12-27
KR1020180010116A KR102576517B1 (ko) 2017-12-27 2018-01-26 디스플레이 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020180010116A Division KR102576517B1 (ko) 2017-12-27 2018-01-26 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20230132421A true KR20230132421A (ko) 2023-09-15

Family

ID=64664134

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020180010116A KR102576517B1 (ko) 2017-12-27 2018-01-26 디스플레이 장치
KR1020230117471A KR20230132421A (ko) 2017-12-27 2023-09-05 전자 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020180010116A KR102576517B1 (ko) 2017-12-27 2018-01-26 디스플레이 장치

Country Status (4)

Country Link
US (4) US10193042B1 (ko)
EP (1) EP3514842B1 (ko)
KR (2) KR102576517B1 (ko)
CN (2) CN109980060B (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10545379B2 (en) * 2018-02-01 2020-01-28 Innolux Corporation Display device
KR20200006952A (ko) * 2018-07-11 2020-01-21 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102597018B1 (ko) * 2018-08-23 2023-10-31 엘지디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
US11094861B2 (en) 2018-08-28 2021-08-17 Lg Display Co., Ltd. Display device
RU2696004C1 (ru) 2018-08-29 2019-07-30 Акционерное Общество "Атомэнергопроект" Система локализации и охлаждения расплава активной зоны ядерного реактора водоводяного типа
CN109273479B (zh) * 2018-09-20 2021-07-23 上海天马微电子有限公司 一种显示面板及其制作方法
WO2020073306A1 (en) * 2018-10-12 2020-04-16 Boe Technology Group Co., Ltd. Micro light emitting diode apparatus and fabricating method thereof
US11251341B2 (en) * 2018-10-12 2022-02-15 Boe Technology Group Co., Ltd. Micro light emitting diode display panel, micro light emitting diode display apparatus, and method of fabricating micro light emitting diode display panel
US11424224B2 (en) * 2019-04-24 2022-08-23 Seoul Viosys Co., Ltd. LED display panel, LED display apparatus having the same and method of fabricating the same
CN111916534B (zh) * 2019-05-07 2022-06-21 錼创显示科技股份有限公司 微型元件
TWI729389B (zh) * 2019-05-07 2021-06-01 錼創顯示科技股份有限公司 微型元件
JP7321792B2 (ja) * 2019-06-26 2023-08-07 株式会社ジャパンディスプレイ 異方性導電膜及び表示装置
KR20210003543A (ko) 2019-07-02 2021-01-12 삼성전자주식회사 로봇청소기 스테이션
CN110416248B (zh) * 2019-08-06 2022-11-04 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN110600589A (zh) * 2019-08-30 2019-12-20 深圳市科创数字显示技术有限公司 微发光二极管显示器及其制作方法
WO2021065917A1 (ja) * 2019-10-01 2021-04-08 日亜化学工業株式会社 画像表示装置の製造方法および画像表示装置
CN110767646B (zh) * 2019-10-31 2021-02-09 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN112820205B (zh) * 2019-11-15 2023-01-31 成都辰显光电有限公司 显示面板及其制备方法、显示装置
CN111048499B (zh) * 2019-12-16 2022-05-13 业成科技（成都）有限公司 微发光二极管显示面板及其制备方法
CN113013131A (zh) * 2019-12-20 2021-06-22 群创光电股份有限公司 发光装置及包含其的拼接式显示器
US11901497B2 (en) * 2019-12-24 2024-02-13 Seoul Viosys Co., Ltd. Method of repairing light emitting device, apparatus for repairing light emitting device, and display panel having repaired light emitting device
CN113078179A (zh) * 2020-01-06 2021-07-06 群创光电股份有限公司 电子装置
CN113140664A (zh) * 2020-01-20 2021-07-20 北京芯海视界三维科技有限公司 显示单元和显示器
CN112968097A (zh) * 2020-05-14 2021-06-15 重庆康佳光电技术研究院有限公司 一种色彩转换方法及显示器件
KR20220040576A (ko) * 2020-09-23 2022-03-31 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20220046066A (ko) * 2020-10-06 2022-04-14 삼성디스플레이 주식회사 발광 소자, 발광 소자의 제조 방법, 및 이를 포함하는 표시 장치
US20220246673A1 (en) * 2021-02-02 2022-08-04 Samsung Electronics Co., Ltd. Display module and manufacturing method thereof
CN116783640A (zh) * 2021-03-29 2023-09-19 日亚化学工业株式会社 图像显示装置的制造方法和图像显示装置
JP7387978B2 (ja) * 2021-04-20 2023-11-29 日亜化学工業株式会社 発光装置
DE102021110089A1 (de) 2021-04-21 2022-10-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines bauteils mit kavität und bauteil mit kavität
US20220399477A1 (en) * 2021-06-09 2022-12-15 Mikro Mesa Technology Co., Ltd. Micro light-emitting diode device structure
CN115101551B (zh) * 2022-07-22 2023-04-25 长沙惠科光电有限公司 显示装置及其制备方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1220283C (zh) * 2001-04-23 2005-09-21 松下电工株式会社 使用led芯片的发光装置
US7491590B2 (en) * 2004-05-28 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor in display device
US8866168B2 (en) * 2006-04-18 2014-10-21 Lighting Science Group Corporation Optical devices for controlled color mixing
KR100807560B1 (ko) * 2006-11-30 2008-03-03 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 제조방법
US8040041B2 (en) * 2008-01-21 2011-10-18 Nichia Corporation Light emitting apparatus
KR20100080423A (ko) * 2008-12-30 2010-07-08 삼성엘이디 주식회사 발광소자 패키지 및 그 제조방법
US8384105B2 (en) * 2010-03-19 2013-02-26 Micron Technology, Inc. Light emitting diodes with enhanced thermal sinking and associated methods of operation
DE102010044470B4 (de) * 2010-09-06 2018-06-28 Heraeus Noblelight Gmbh Verfahren zur Beschichtung eines optoelektronischen Chip-On-Board-Moduls, optoelektronisches Chip-On-Board-Modul und System damit
EP2448028B1 (en) * 2010-10-29 2017-05-31 Nichia Corporation Light emitting apparatus and production method thereof
US9478719B2 (en) * 2010-11-08 2016-10-25 Bridgelux, Inc. LED-based light source utilizing asymmetric conductors
JP5582048B2 (ja) * 2011-01-28 2014-09-03 日亜化学工業株式会社 発光装置
JP5893868B2 (ja) * 2011-08-12 2016-03-23 シャープ株式会社 発光装置
TWI466327B (zh) * 2011-12-29 2014-12-21 Ind Tech Res Inst 晶圓級發光二極體結構之製造方法
DE102012212963B4 (de) * 2012-07-24 2022-09-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
US9029880B2 (en) 2012-12-10 2015-05-12 LuxVue Technology Corporation Active matrix display panel with ground tie lines
US8987765B2 (en) * 2013-06-17 2015-03-24 LuxVue Technology Corporation Reflective bank structure and method for integrating a light emitting device
KR102135352B1 (ko) 2013-08-20 2020-07-17 엘지전자 주식회사 표시장치
KR102020895B1 (ko) * 2013-10-31 2019-09-11 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP6213428B2 (ja) * 2014-03-12 2017-10-18 豊田合成株式会社 発光装置及びその製造方法
KR101529934B1 (ko) 2014-07-01 2015-06-18 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
CN204230295U (zh) * 2014-10-29 2015-03-25 深圳市华慧能节能科技有限公司 一种cob封装的led装置
KR20160083279A (ko) * 2014-12-30 2016-07-12 주식회사 세미콘라이트 반도체 발광소자 및 이의 제조 방법
US9721931B2 (en) * 2015-01-15 2017-08-01 Industrial Technology Research Institute Semiconductor light emitting device and fabricating method thereof
KR101771461B1 (ko) 2015-04-24 2017-08-25 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102465382B1 (ko) * 2015-08-31 2022-11-10 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
JP6640872B2 (ja) * 2015-12-01 2020-02-05 シャープ株式会社 画像形成素子
KR102608421B1 (ko) * 2016-02-23 2023-12-01 삼성디스플레이 주식회사 표시 장치
KR102631260B1 (ko) * 2016-04-08 2024-01-31 삼성디스플레이 주식회사 표시장치 및 표시장치 제조방법
WO2017217703A1 (en) * 2016-06-13 2017-12-21 Seoul Semiconductor Co., Ltd Display apparatus and manufacturing method thereof
CN107507834B (zh) * 2016-06-14 2020-06-12 群创光电股份有限公司 显示装置及显示装置的制造方法
US10217678B2 (en) * 2016-06-14 2019-02-26 Innolux Corporation Display device and method of manufacturing the display device
US10079252B2 (en) * 2016-06-14 2018-09-18 Innolux Corporation Display apparatus
US10332949B2 (en) * 2016-07-06 2019-06-25 Seoul Semiconductor Co., Ltd. Display apparatus
US10069041B2 (en) * 2016-08-05 2018-09-04 Innolux Corporation Display apparatus and manufacturing method thereof
KR102116988B1 (ko) * 2016-08-11 2020-06-01 삼성전자 주식회사 광원 모듈, 이의 제조 방법, 및 이를 포함하는 백라이트 유닛
US10021762B1 (en) * 2017-06-30 2018-07-10 Innolux Corporation Display device

Also Published As

Publication number Publication date
US20190198735A1 (en) 2019-06-27
US11569423B2 (en) 2023-01-31
KR20190079461A (ko) 2019-07-05
EP3514842B1 (en) 2022-04-27
CN109980060B (zh) 2021-04-13
CN113078246B (zh) 2024-07-12
CN109980060A (zh) 2019-07-05
US20200343425A1 (en) 2020-10-29
EP3514842A2 (en) 2019-07-24
US20230155097A1 (en) 2023-05-18
CN113078246A (zh) 2021-07-06
US10749090B2 (en) 2020-08-18
US10193042B1 (en) 2019-01-29
EP3514842A3 (en) 2019-10-02
KR102576517B1 (ko) 2023-09-07

Similar Documents

Publication Publication Date Title
KR102576517B1 (ko) 디스플레이 장치
US8575635B2 (en) Light emitting device, light emitting device package, and lighting system
EP2858128B1 (en) Light emitting diode
EP2950355A1 (en) Light emitting device
US8314414B2 (en) Light emitting device and light emitting device package for improving a light emission efficency
JP6062149B2 (ja) 発光素子及び発光素子パッケージ
CN108140700A (zh) 发光器件
CN109037268B (zh) 微型发光二极管显示器、微型发光二极管元件及其制法
US8809885B2 (en) Light emitting device
US20140124731A1 (en) Light emitting device
JP5947520B2 (ja) 発光素子、照明システム
US20110193127A1 (en) Light Emitting Apparatus And Lighting System
US20110220941A1 (en) Light Emitting Device, Method of Manufacturing the Light Emitting Device, Light Emitting Device Package, and Lighting Unit
KR20160016346A (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR101860318B1 (ko) 발광 소자
KR101863732B1 (ko) 발광소자
KR102187474B1 (ko) 발광소자
KR20140099687A (ko) 발광소자
KR102218719B1 (ko) 발광소자
KR102020493B1 (ko) 발광소자
KR102163949B1 (ko) 발광소자
KR102251120B1 (ko) 발광소자
KR102239624B1 (ko) 발광 소자
KR102019835B1 (ko) 발광소자
KR102019751B1 (ko) 발광소자

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal