KR20230131289A - 물질 증착 방법 및 그에 의해서 얻은 마이크로시스템 - Google Patents

물질 증착 방법 및 그에 의해서 얻은 마이크로시스템 Download PDF

Info

Publication number
KR20230131289A
KR20230131289A KR1020237026940A KR20237026940A KR20230131289A KR 20230131289 A KR20230131289 A KR 20230131289A KR 1020237026940 A KR1020237026940 A KR 1020237026940A KR 20237026940 A KR20237026940 A KR 20237026940A KR 20230131289 A KR20230131289 A KR 20230131289A
Authority
KR
South Korea
Prior art keywords
depositing
substrate
hfo
layer
film
Prior art date
Application number
KR1020237026940A
Other languages
English (en)
Inventor
나빈 아루샤미
토르스텐 그랜조우
엠마누엘 디페이
세바스찬 그린섹
Original Assignee
룩셈부르크 인스티튜트 오브 사이언스 앤드 테크놀로지 (리스트)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 룩셈부르크 인스티튜트 오브 사이언스 앤드 테크놀로지 (리스트) filed Critical 룩셈부르크 인스티튜트 오브 사이언스 앤드 테크놀로지 (리스트)
Publication of KR20230131289A publication Critical patent/KR20230131289A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/067—Forming single-layered electrodes of multilayered piezoelectric or electrostrictive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/077—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition
    • H10N30/078—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition by sol-gel deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/09—Forming piezoelectric or electrostrictive materials
    • H10N30/093—Forming inorganic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 기판(2)을 제공하는 단계; 화학 용액 증착, CSD에 의해서 기판(2) 상에 HfO2의 필름(4)을 형성시키는 단계; HfO2의 필름(4) 상에 PbTiO3의 용액을 증착시키는 단계; 씨드 층(6) 상에 0≤x≤1을 충족시키는 Pb(Zrx,Ti1-x)O3의 층(8)을 증착시키는 단계; 및 Pb(Zrx,Ti1-x)O3 층(8) 상에 인터디지테이티드 전극(10)을 형성시키는 단계를 포함하는, 물질 증착 방법에 관한 것이다. 본 발명은 또한 이러한 증착 방법에 의해서 얻어진 강유전성 마이크로시스템 (1)에 관한 것이다. 실험은 그러한 마이크로시스템에 대한 개선된 피로 내성을 나타낸다.

Description

물질 증착 방법 및 그에 의해서 얻은 마이크로시스템
본 발명은 마이크로시스템 제조 분야 및 특히 기판상의 성분들의 증착에 으해서 얻어지는 전기 활성(초전성 또는 압전성 또는 강유전성 또는 반강유전성 또는 전기 왜곡성(electrostrictive) 또는 유전성(dielectric)) 장치의 제조에 관한 것이다.
특히, 본 발명은 강유전성 전계 효과 트랜지스터에 관한 것이다.
실리콘 기판 상의 강유전성 커패시터는 일반적으로 MIM 구조: 금속성 하부 전극, 절연층, 및 금속성 상부 전극로서 제조된다.
하부 전극의 재료(Pt 또는 AgPd)는 절연층의 증착 공정에 의해 유도되는 고온을 견딜 수 있도록 선택되어야 한다.
절연층은 Pb(ZrxTi1-x)O3 필름(PZT)일 수 있다.
그러한 커패시터가 장기적으로 그들의 특성(피로 내구성)을 유지하는 것을 보장하기 위해서, 전도성 옥사이드 전극이 금속 전극 대신에 사용될 수 있다. 이들 전극은 금속 전극과 비교하여 더 낮은 전도성을 지니며, 이들은 그러한 커패시터를 스위칭하기 위해서 사용될 수 있는 주파수 범위를 제한한다.
따라서, 하부 전극을 위해서 사용되는 재료에 대한 선택은 매우 제한된다.
상이한 공지된 구조가 평면형 전극(PE)으로 구성된다. 이러한 구조는 일반적으로는 스위칭 장치를 위해서 사용되지 않는다. 그러나, PE 구조는 고온을 견딜 필요가 있는 전극 재료의 제약이 없다.
스위칭 적용을 위해서 PE 구조를 사용하는 것을 구상하기 위해서, PE 구조가 수백만 사이클을 지원할 수 있다는 것을 보장할 필요가 있다.
문헌은 PE 구조에 대한 이러한 특성을 보장하기 위한 어떠한 기술적 해결책도 제공하지 않는다.
스위칭 장치에 사용되는 PE 구조는 PZT 필름으로부터 임의의 전도성 기판을 전기적 및 화학적으로 절연시키는 것을 추가로 필요로 한다.
따라서, 스위칭 장치에 PE를 사용하는 것을 방해하는 기술적 격차가 있다.
기술적 문제
본 발명은 상기-언급된 결함을 해결하고 있으며, 전술한 기술 격차를 메워서 강유전성 시스템 및 제조 방법을 제공하는 것을 목적으로 하고 있으며, 여기에서, 상기 시스템은 PE 구조를 가지며, 높은 내피로성 덕분에 스위칭 적용에 신뢰 가능하게 사용될 수 있다.
해결책
상기-언급된 문제는 기판을 제공하는 단계; 기판 상에 화학 용액 증착에 의해서 HfO2의 필름을 형성시키는 단계; HfO2의 필름 상에 PbTiO3의 용액의 씨드 층(seed layer)을 증착시키는 단계; 씨드 층 상에 Pb(Zrx,Ti1-x)O3의 층을 증착시키는 단계; 및 Pb(Zrx,Ti1-x)O3 층 상에 상호 맞물린 전극을 형성시키는 단계를 포함하는 물질 증착 방법에 의해서 해결되며, 여기에서, 0≤x≤1이다.
이하 더욱 상세히 설명되는 바와 같이, 본 발명의 발명자들은 용액(화학 용액 증착, CSD)으로서 증착되는 HfO2의 층의 사용이 평면형 전극을 갖는 마이크로시스템의 피로 내성을 개선시킨다는 것을 밝혀냈다. CSD의 원주형 마이크로구조와 평면형 전극의 조합은 내피로성에 유익한 것으로 나타나는 시너지를 생성시킨다.
마이크로시스템은 MIM 구조 마이크로시스템과 유사한 강유전성 사용을 갖지만, 경제적 이점(제조 방법 및 더 넓은 범위의 재료 중에서 선택할 수 있는 자유)이 있다
바람직한 구체예에 따르면, HfO2의 필름은 각각 약 15 nm의 두께를 갖는 적어도 2개의 층의 증착에 의해서 형성되고, 스핀 코팅에 의해서 증착된다. 바람직한 구체예에 따르면, 스핀 코팅 작업은 2000 rpm 내지 4000 rpm, 바람직하게는, 3000 rpm을 포함하는 속도에서 20 내지 40초를 포함하는 기간 동안, 바람직하게는 30초 동안 수행된다. 이들 파라미터는 우수한 피로 내성, 기판에 대한 HfO2 층의 우수한 접착력을 가능하게 하고 PZT의 결정학적(1 0 0) 배향에 부정적인 영향을 미치지 않도록 한다.
바람직한 구체예에 따르면, 각각의 층이 형성된 후에, 215℃에서 5분 동안 건조 작업이 수행된다.
바람직한 구체예에 따르면, 이의 증착 후에, HfO2의 필름은 700℃의 노에서 90초 동안 어닐링된다.
바람직한 구체예에 따르면, HfO2의 화학 용액은 프로피온산 중의 0.25 M Hf-아세틸아세토네이트의 용액이다.
바람직한 구체예에 따르면, 씨드 층은 용매로서 2-메톡시-에탄올 또는 1-메톡시-2-프로판올 및 임의로 개질제로서 아세틸아세톤을 사용하여 제조된 PbTiO3의 전구체 용액을 스핀 코팅시킴으로써 증착된다.
바람직한 구체예에 따르면, x = 0.53이고, 그에 따라서, Pb(Zrx,Ti1-x)O3은 Pb(Zr0.53,Ti0.47)O3이다.
바람직한 구체예에 따르면, 기판은 흄드 실리카 기판(fused silica substrate)이다.
바람직한 구체예에 따르면, 기판은 SiO2의 중간층을 갖는 실리콘 기판이다.
바람직한 구체예에 따르면, 기판은 사파이어 기판이다. 사파이어는 PZT 필름에 더 낮은 압축 응력을 생성하는 경향이 있으며, 이는 더 두꺼운 PZT 필름을 만들 수 있게 하는데, 그 이유는 균열 위험이 줄어들기 때문이다. 사파이어는 또한 더욱 안정하고 더 낮은 전도성을 가져서, 비-FET 기반 FE-RAM에 더욱 적합하게 한다.
본 발명은 또한 상기 언급된 방법에 의해서 적어도 부분적으로 얻은 마이크로시스템에 관한 것이다. 이하 예시된 바와 같이, 분석에 의해서 마이크로시스템이 다른 재료 또는 다른 증착 방법으로 얻은 마이크로시스템과 물리적으로 구별됨이 밝혀졌다.
추가의 기술적 이익
HfO2의 층은 또한 마이크로시스템의 두께와 이의 커패시턴스를 더 크게 만들며, 이는 일부 특정 적용에 유리할 수 있다(예, 전기적 에너지 저장, 무선 주파수 튜닝(radio-frequency tuning) 등을 위한 마이크로-커패시터).
씨드 층은 PZT의 우선적(1 0 0) 배향을 향상시킨다.
도 1은 마이크로시스템 장치의 단면도이다.
도 2 및 도 3은 공지된 자치와 본 발명의 장치 사이의 피로 실험의 비교를 나타내고 있다.
도 1은 마이크로시스템(1)의 단면도(축적에 맞지 않음)를 나타내고 있다. 마이크로시스템(1)은 기판(2) 상의 필름의 중첩을 포함한다.
HfO2 필름(4)은 기판(2) 상에 (직접적으로) 증착된다. PbTiO3 씨드 층(6)은 HfO2 필름(4) 상에 (직접적으로) 증착된다. PZT 층(8)은 씨드 층(6) 상에 구축된다. 전극(10)은 PZT 층(8) 상에 형성된다. 층(2, 4, 6, 8) 중 어느 것도 전극을 포함하거나 개재하지 않는다.
기판(2)은 Siegert Wafer GmbH로부터의 500 nm 두께 Si 웨이퍼일 수 있다.
HfO2 패시베이션 필름은 0.25 M HfO2 용액(프로피온산 중의 Hf-아세틸아세토네이트)을 사용하여 CSD에 의해서 증착된 적어도 두 개의 층으로 구성될 수 있다. 기판(2)은 표면 활성화를 위해서 고온 플레이트 상에서 350℃에서 가열될 수 있다. 이어서, HfO2 용액은 3000 rpm에서 30초 동안 스핀 코팅되고, 이어서, 215℃에서 5분 동안 건조될 수 있다. 작업은 적어도 한번 반복되어 30 nm의 두께의 HfO2 필름을 얻을 수 있다. 이어서, 필름은 급속 열어닐링로(rapid thermal annealing furnace)에서 700℃에서 90초 동안 어닐링될 수 있다.
PbTiO3(PT) 씨드 층(6)은, 룩셈부르크 특허 출원 LU101884호에서 광범위하게 논의된 바와 같이, 즉, 용매로서 2-메톡시-에탄올 또는 1-메톡시-2-프로판올 및 임의로 개질제로서 아세틸아세톤으로 제조될 수 있다.
PZT의 필름은 씨드 층(6), 바람직하게는 Pb(Zr0.53,Ti0.47)O3 상에 증착될 수 있다. PZT 필름은 씨드 층 상에 스핀-코팅에 의해서 증착된다. 대안적으로는, 증착은 잉크젯 인쇄(inkjet printing), 스퍼터링(sputtering), 펄스식 레이저 증착(Pulsed Laser Deposition), MOCVD에 의해서 이루어질 수 있다. 또한, 특허 출원 LU101884호는 PZT 필름의 제조 및 증착에 대한 예시적인 상세사항을 제공하고 있다.
납(II) 아세테이트 트리하이드레이트(99.5%, Sigma-Aldrich, USA), 티타늄(IV) 이소프로폭사이드(97%, Sigma-Aldrich, USA) 및 지르코늄(IV) 프로폭사이드 (프로판올 중 70%, Sigma-Aldrich, USA)가 PT 및 PZT 용액을 제조하기 위해서 용매로서 2-메톡시에탄올와 화학양론적 양으로 전구체로서 사용될 수 있다. PT 용액은 3000 rpm에서 30초 동안 HfO2 층 상에 스핀-코팅되고, 이어서, 고온 플레이트 상에서 각각 130℃ 및 350℃에서 건조 및 열분해될 수 있다. 최종 결정화는 공기 중에서 50℃/s 가열 속도로 급속 열어닐링로(rapid thermal annealing furnace) (AS - Master, Annealsys, France)에서 700℃에서 60초 동안 수행될 수 있다. 이어서, PZT 용액은 동일한 증착 단계에 따라서 스핀-코팅되고, 건조되고, 열분해된다. 2회(예, 4회)의 후속 증착-건조-열분해 사이클 후에, 결정화가 50℃/s 가열 속도에서 300초 동안 공기 중에서 700℃에서 수행되어 ~170 nm 두께 PZT 필름을 생성시킬 수 있다. PZT 증착에 대한 상기 언급된 단계는 3회 반복되어 500 nm 필름 두께를 달성시킬 수 있다. 이러한 공정은 또한 최대 1.2 μm까지 더 두꺼운 PZT 층을 제조하기 위해서 적용될 수 있다.
PZT 층 상에 평면형 전극이 형성된다. 특히, 10 μm 폭의 핑거(finger) 및 약 10 μm의 핑거간 거리를 갖는 인터디지테이티드 전극(Interdigitated Electrode: IDE)이 형성될 수 있다. IDE는 직접 레이저 라이팅(direct laser writing)(MLA, Heidelberg Instruments)을 사용하는 리프트-오프 포토리소그래피(lift-off photolithography)에 의해서 패터닝된다. 이어서, 100 nm의 백금 전극이 실온에서 DC-스퍼터링될 수 있다. IDE 형상은 도 1에 단지 개략적으로 예시되어 있다. 디자인의 정확한 형상(개개의 핑거의 폭, 핑거 들 사이의 갭의 폭, 핑거의 수, 각 말단에서의 접촉 패드의 크기)은 마이크로시스템의 의도된 적용에 따라서(특히, 요구되는 사이클링 속도에 따라서) 선택될 것이다.
본 발명의 마이크로시스템은 공지된 시스템에 대한 실질적인 개선을 구성한다. 도 2 및 도 3은 이러한 개선을 강조하고 있다. 주기적으로 변하는 외부 전기장이 커패시터 구조에 적용되어 전기적 분극(electrical polarization)을 변화시켰다. 본 예에서, 각각 150 kV/mm 및 200 kV/mm의 필드 진폭(field amplitude)에서 100 Hz의 주파수가 적용되었다. 추가의 실험에 의해서 분극 스위칭을 유도하기에 충분한 진폭이 동일한 결론을 유도하는 것(즉, 75 kV/cm 또는 그 초과의 진폭)으로 확인된다.
도 2는 새로운 조건에서 100만 사이클(점선) 후의 공지된 MIM 구조에서 측정된 강유전성 분극 루프의 개발을 나타내고 있다.
도 3은 본 발명에 따른 HfO2(CSD) 층을 갖는 IDE 구조에 대한 유사한 챠트를 나타내고 있다.
도 2 및 도 3 둘 모두가 처음 몇 사이클 동안 비견되는 이력 특성을 나타내어, IDE 구조를 갖는 장치의 성능이 통상의 MIM 구조의 성능과 경쟁할 수 있음을 나타낸다.
백만 사이클 후에, MIM 구조는 현저한 저하를 나타낸다. 강유전성 적용을 위한 가장 중요한 파라미터인 제로 필드(zero field)에서의 잔류 분극은 MIM 구조를 갖는 시스템에서 거의 사라진다. 대조적으로, IDE 구조(도 3, 점선)의 분극 이력의 모양은 100만 사이클에 의해서 단지 약간 영향을 받으며, 장치는 실질적으로 동일한 잔류 분극을 보존하고 있다. 따라서, MIM 구조를 갖는 커패시터를 기반으로 하는 모든 장치는 106 스위칭 사이클 후에 사용할 수 없는 반면, IDE 구조 및 HfO2(CSD) 층을 갖는 커패시터를 기반으로 하는 장치는 기능을 유지하고 있다.
도 2 및 도 3의 결과는 다양한 요청(사이클의 주파수, 진폭 및 수)에서 일관되고 있다. 또한, 피로에서의 개선은 PbTiO3 씨드 층의 존재와 무관하다.
또 다른 기술(예, 원자층 증착)에 의해서 증착된 HfO2는 동일한 피로 개선을 생성시키지 않는다.
따라서, CSD 기술에 의한 HfO2의 증착이 IDE-제조된 마이크로시스템 피로 내성의 개선에 대한 원인이라는 결론을 얻는다.
상기 제시된 예시적인 구체예 및 다양한 수량 및 수치는 본 발명을 예시하기 위해 주어진다. 본 기술분야에서의 통상의 기술자는 본 발명의 범위가 첨부된 청구범위에 의해서만 제한되고 희석량의 변화, 방법의 다양한 단계에 대한 온도 또는 지속 시간이 본 발명의 범위를 벗어나지 않는다는 것을 이해할 것이다. 예를 들어, 희석 비율, 단계의 지속 시간, 스피너의 온도 또는 속도에서 약 10% 내지 20%의 변화가 사용될 수 있다.
상기 인용된 특정의 적용이 강유전성 전계 효과 트랜지스터에 관한 것이라면, 본 발명은 또한 비-휘발성 RAM, 초전성 판독(pyroelectric readout)을 갖는 메모리, 고진폭 전기장 하에서 전기적 사이클링을 이용하는 압전 적용(piezoelectric application)과 같은 다른 적용에서 이점을 제공한다.

Claims (12)

  1. 물질 증착 방법으로서,
    기판(2)을 제공하는 단계;
    화학 용액 증착에 의해서 기판 상에 HfO2의 필름(4)을 형성시키는 단계;
    HfO2의 필름 상에 PbTiO3의 용액의 씨드 층(seed layer: 6)을 증착시키는 단계;
    씨드 층 상에 0≤x≤1을 충족시키는 Pb(Zrx,Ti1-x)O3의 층(8)을 증착시키는 단계; 및
    Pb(Zrx,Ti1-x)O3 층 상에 인터디지테이티드 전극(interdigitated electrode: 10)을 형성시키는 단계를 포함하는, 물질 증착 방법.
  2. 청구항 1에 있어서,
    HfO2의 필름(4)이 적어도 2개의 층의 증착에 의해서 형성되고, 각각의 층은 약 15 nm의 두께를 가지며 스핀 코팅에 의해서 증착되는 것을 특징으로 하는, 물질 증착 방법.
  3. 청구항 2에 있어서,
    스핀 코팅 작업이 2000 rpm 내지 4000 rpm을 포함하는 속도에서, 바람직하게는 3000 rpm에서, 20 내지 40초를 포함하는 기간 동안, 바람직하게는 30초 동안 수행되는 것을 특징으로 하는, 물질 증착 방법.
  4. 청구항 2 또는 청구항 3에 있어서,
    각각의 층이 형성된 후에, 215℃에서 5분 동안 건조시키는 작업이 수행되는 것을 특징으로 하는, 물질 증착 방법.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    HfO2의 필름(4)의 증착 후에, HfO2의 필름(4)이 700℃에서 90초 동안 노(furnace)에서 어닐링되는 것을 특징으로 하는, 물질 증착 방법.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    HfO2의 화학 용액이 프로피온산 중의 0.25 M Hf-아세틸아세토네이트의 용액인 것을 특징으로 하는, 물질 증착 방법.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    씨드 층이 용매로서 2-메톡시-에탄올 또는 1-메톡시-2-프로판올 및 임의로 개질제로서 아세틸아세톤을 사용하여 제조된 PbTiO3의 전구체 용액을 스핀 코팅함으로써 증착되는 것을 특징으로 하는, 물질 증착 방법.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서,
    x = 0.53인 것을 특징으로 하는, 물질 증착 방법.
  9. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서,
    기판이 흄드 실리카 기판(fused silica substrate)인 것을 특징으로 하는, 물질 증착 방법.
  10. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서,
    기판이 SiO2 중간층을 갖는 실리콘 기판인 것을 특징으로 하는, 물질 증착 방법.
  11. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서,
    기판이 사파이어 기판인 것을 특징으로 하는, 물질 증착 방법.
  12. 적어도 부분적으로 청구항 1 내지 청구항 11 중 어느 한 항의 방법에 의해서 얻어지는 강유전성 마이크로시스템(ferroelectric microsystem: 1).
KR1020237026940A 2021-01-15 2022-01-13 물질 증착 방법 및 그에 의해서 얻은 마이크로시스템 KR20230131289A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
LULU102421 2021-01-15
LU102421A LU102421B1 (en) 2021-01-15 2021-01-15 Material deposition method and microsystem therewith obtained
PCT/EP2022/050664 WO2022152804A1 (en) 2021-01-15 2022-01-13 Material deposition method and microsystem therewith obtained

Publications (1)

Publication Number Publication Date
KR20230131289A true KR20230131289A (ko) 2023-09-12

Family

ID=74195040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237026940A KR20230131289A (ko) 2021-01-15 2022-01-13 물질 증착 방법 및 그에 의해서 얻은 마이크로시스템

Country Status (7)

Country Link
US (1) US20240088202A1 (ko)
EP (1) EP4278390A1 (ko)
JP (1) JP2024503618A (ko)
KR (1) KR20230131289A (ko)
CN (1) CN116724686A (ko)
LU (1) LU102421B1 (ko)
WO (1) WO2022152804A1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130772A (en) * 1989-12-15 1992-07-14 Samsung Electron Devices Co., Ltd. Thin film transistor with a thin layer of silicon nitride
US20040168627A1 (en) * 2003-02-27 2004-09-02 Sharp Laboratories Of America, Inc. Atomic layer deposition of oxide film
US10160208B2 (en) * 2016-04-11 2018-12-25 Ricoh Company, Ltd. Electromechanical-transducing electronic component, liquid discharge head, liquid discharge device, and liquid discharge apparatus
LU93084B1 (en) * 2016-05-24 2017-12-22 Luxembourg Inst Science & Tech List Transparent piezoelectric device and method for manufacturing the same

Also Published As

Publication number Publication date
WO2022152804A1 (en) 2022-07-21
US20240088202A1 (en) 2024-03-14
JP2024503618A (ja) 2024-01-26
EP4278390A1 (en) 2023-11-22
LU102421B1 (en) 2022-07-18
CN116724686A (zh) 2023-09-08

Similar Documents

Publication Publication Date Title
KR100460595B1 (ko) 비휘발성 메모리에 사용되는 지르코늄 산화물 상의 단일 씨-축 납게르마늄산화물 박막과 그 제조방법
KR20010085626A (ko) 처리중에 손상된 강유전체막의 전압사이클링회복
JP2002535838A (ja) 強誘電体薄膜を有する強誘電体メモリおよび製造方法
US7575940B2 (en) Dielectric film, method of manufacturing the same, and semiconductor capacitor having the dielectric film
JP2006310744A (ja) 薄膜キャパシタ及び半導体装置
KR102432431B1 (ko) 투명 압전 디바이스 및 그 제조 방법
US9673269B2 (en) Integrated capacitor comprising an electrically insulating layer made of an amorphous perovskite-type material and manufacturing process
KR100324589B1 (ko) 반도체 소자의 강유전체 캐패시터 제조방법
JP4638232B2 (ja) 温度補償された強誘電キャパシタ装置およびその製造方法
KR20230131289A (ko) 물질 증착 방법 및 그에 의해서 얻은 마이크로시스템
JP2012169400A (ja) 強誘電体膜の製造方法とそれを用いた強誘電体素子
Thomas et al. Structural, electrical and optical properties of sol–gel processed lead titanate thin films
JP2006228447A (ja) 強誘電体薄膜の製造方法
Carru et al. Electrical characterizations of lead free Sr and Sn doped BaTiO3 ferroelectric films deposited by sol-gel
JP2009038169A (ja) 圧電素子の製造方法、誘電体層の製造方法、およびアクチュエータの製造方法
Song et al. Electrical and pyroelectric properties of in-plane polarized lead lanthanum titanate thin film
LU501047B1 (en) Mim actuator with thick pzt film and haptic device with such an actuator
Akai et al. (Na, Bi) TiO3 based lead-free ferroelectric thin films on Si substrate for pyroelectric infrared sensors
Tian-Ling et al. A New Silicon-Based Ferroelectric Sandwich Structure
JPH11330389A (ja) 誘電体メモリの製造方法
WO1995025340A1 (en) Thin film capacitors on gallium arsenide substrate and process for making the same
JP3267277B2 (ja) 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法
JP2006076835A (ja) 強誘電体薄膜及びその製造方法
JP2005217219A (ja) 強誘電体薄膜及びその製造方法
Sueshige et al. Preparation and characterization of the ferroelectric thin films based on the statistical analysis in the justification of the experimental parameters