KR20230129101A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230129101A
KR20230129101A KR1020220026096A KR20220026096A KR20230129101A KR 20230129101 A KR20230129101 A KR 20230129101A KR 1020220026096 A KR1020220026096 A KR 1020220026096A KR 20220026096 A KR20220026096 A KR 20220026096A KR 20230129101 A KR20230129101 A KR 20230129101A
Authority
KR
South Korea
Prior art keywords
light emitting
light
display device
area
disposed
Prior art date
Application number
KR1020220026096A
Other languages
English (en)
Inventor
윤해주
김원태
문수현
민준석
장우근
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220026096A priority Critical patent/KR20230129101A/ko
Priority to US17/969,049 priority patent/US20230275115A1/en
Priority to CN202320315477.3U priority patent/CN219610468U/zh
Publication of KR20230129101A publication Critical patent/KR20230129101A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3023—Segmented electronic displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3026—Video wall, i.e. stackable semiconductor matrix display modules
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/18—Tiled displays

Abstract

표시 장치는 제1 발광 영역, 제2 발광 영역, 제3 발광 영역, 및 인접한 발광 영역들 사이에 위치한 차광 영역을 포함하는 표시 영역, 및 상기 표시 영역의 주변의 비표시 영역이 정의된 기판; 상기 기판 상의 상기 제1 발광 영역, 상기 제2 발광 영역, 및 상기 제3 발광 영역 상에 위치한 발광 소자들; 및 상기 발광 소자들 상의 광변환층을 포함하고, 상기 광변환층은 상기 제1 발광 영역에 배치된 제1 파장 변환부, 상기 제2 발광 영역에 배치된 제2 파장 변환부, 상기 제3 발광 영역에 배치된 광 투과부, 및 상기 차광 영역에 배치된 뱅크를 포함하고, 상기 비표시 영역은 상기 표시 영역의 테두리부에 위치하고, 상기 광 투과부는 상기 비표시 영역에 더 배치된다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 예를 들어, 표시 장치는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비전과 같이 다양한 전자기기에 적용되고 있다. 표시 장치는 액정 표시 장치(Liquid Crystal Display Device), 전계 방출 표시 장치(Field Emission Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device) 등과 같은 평판 표시 장치일 수 있다. 이러한 평판 표시 장치 중에서 발광 표시 장치는 표시 패널의 화소들 각각이 스스로 발광할 수 있는 발광 소자를 포함함으로써, 표시 패널에 광을 제공하는 백라이트 유닛 없이도 화상을 표시할 수 있다.
표시 장치를 대형 크기로 제조하는 경우, 화소 개수의 증가로 인하여 발광 소자의 불량률이 증가할 수 있고, 생산성 또는 신뢰성이 저하될 수 있다. 이를 해결하기 위해, 타일형 표시 장치는 상대적으로 작은 크기를 갖는 복수의 표시 장치를 연결하여 대형 크기의 화면을 구현할 수 있다. 타일형 표시 장치는 서로 인접한 복수의 표시 장치 각각의 비표시 영역 또는 베젤 영역으로 인하여, 복수의 표시 장치 사이의 심(Seam)이라는 경계 부분을 포함할 수 있다. 복수의 표시 장치 사이의 경계 부분은 전체 화면에 하나의 영상을 표시할 경우 전체 화면에 단절감을 주게 되어 영상의 몰입도를 저하시킨다.
본 발명이 해결하고자 하는 과제는 복수의 표시 장치 사이의 경계 부분 이 인지되는 것을 방지함으로써, 복수의 표시 장치 사이의 단절감을 제거하고 영상의 몰입도를 향상시킬 수 있는 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 제1 발광 영역, 제2 발광 영역, 제3 발광 영역, 및 인접한 발광 영역들 사이에 위치한 차광 영역을 포함하는 표시 영역, 및 상기 표시 영역의 주변의 비표시 영역이 정의된 기판; 상기 기판 상의 상기 제1 발광 영역, 상기 제2 발광 영역, 및 상기 제3 발광 영역 상에 위치한 발광 소자들; 및 상기 발광 소자들 상의 광변환층을 포함하고, 상기 광변환층은 상기 제1 발광 영역에 배치된 제1 파장 변환부, 상기 제2 발광 영역에 배치된 제2 파장 변환부, 상기 제3 발광 영역에 배치된 광 투과부, 및 상기 차광 영역에 배치된 뱅크를 포함하고, 상기 비표시 영역은 상기 표시 영역의 테두리부에 위치하고, 상기 광 투과부는 상기 비표시 영역에 더 배치된다.
상기 과제를 해결하기 위한 다른 실시예에 따른 타일형 표시 장치는 제1 표시 장치, 상기 제1 표시 장치와 인접한 제2 표시 장치, 및 상기 제1 표시 장치와 상기 제2 표시 장치 사이의 실링부를 포함하고, 상기 제1 표시 장치 및 상기 제2 표시 장치 각각은, 제1 발광 영역, 제2 발광 영역, 제3 발광 영역, 및 인접한 발광 영역들 사이에 위치한 차광 영역을 포함하는 표시 영역, 및 상기 표시 영역의 주변의 비표시 영역이 정의된 기판, 상기 기판 상의 상기 제1 발광 영역, 상기 제2 발광 영역, 및 상기 제3 발광 영역 상에 위치한 발광 소자들, 및
상기 발광 소자들 상의 광변환층을 포함하고, 상기 제1 표시 장치 및 상기 제2 표시 장치 각각의, 상기 광변환층은 상기 제1 발광 영역에 배치된 제1 파장 변환부, 상기 제2 발광 영역에 배치된 제2 파장 변환부, 상기 제3 발광 영역에 배치된 광 투과부, 및 상기 차광 영역에 배치된 뱅크를 포함하고, 상기 제1 표시 장치의 상기 제2 표시 장치와 인접한 상기 비표시 영역과 상기 제2 표시 장치의 상기 제1 표시 장치와 인접한 상기 비표시 영역에는 상기 광 투과부가 더 배치된다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
실시예들에 따른 표시 장치 및 타일형 표시 장치에 의하면, 복수의 표시 장치 사이의 비표시 영역 또는 경계 부분이 인지되는 것을 방지함으로써, 복수의 표시 장치 사이의 단절감을 제거하고 영상의 몰입도를 향상시킬 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 타일형 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 제1 표시 장치, 제2 표시 장치, 제3 표시 장치, 및 제4 표시 장치의 경계를 확대하여 보여주는 평면도이다.
도 3은 도 2의 I-I' 선을 따라 자른 단면도이다.
도 4는 일 실시예에 따른 표시 장치의 화소를 나타내는 평면도이다.
도 5는 도 4의 Ⅲ-Ⅲ 선'을 따라 자른 단면도이다.
도 6은 일 실시예에 따른 발광 소자를 나타내는 도면이다.
도 7은 도 2의 Ⅱ-Ⅱ' 선을 따라 자른 단면도이다.
도 8은 도 7의 인접한 제1 표시 장치와 제2 표시 장치의 각각의, 컬러 필터층, 및 광 변환층을 보여주는 평면도이다.
도 9 내지 도 12는 도 7의 제1 표시 장치의 제조 방법의 몇몇 공정 단계들을 보여주는 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 타일형 표시 장치를 나타내는 평면도이다.
도 1을 참조하면, 타일형 표시 장치(TD)는 직사각형 평면 형상을 가질 수 있다. 다만, 이에 제한되지 않고 타일형 표시 장치(TD)의 평면 형상은 정사각형, 원형, 타원형, 또는 기타 다각형을 가질 수도 있다. 이하에서, 타일형 표시 장치(TD)의 평면 형상으로 직사각형이 적용된 경우를 중심으로 설명한다. 직사각형 평면 형상을 갖는 타일형 표시 장치(TD)는 제1 방향(X1, X2)을 따라 연장된 장변들, 및 제2 방향(Y1, Y2)을 따라 연장된 단변들을 포함할 수 있다. 타일형 표시 장치(TD)의 장변과 단변이 만나는 모서리는 도 1에 예시된 바와 같이 각질 수 있으나, 이에 제한되지 않고 둥글 수 있다.
타일형 표시 장치(TD)는 복수의 표시 장치들이 격자형으로 배열되고 인접한 각 표시 장치들이 부착부에서 결합된 대형 표시 장치일 수 있다. 즉, 타일형 표시 장치(TD)는 복수의 표시 장치를 포함할 수 있다. 복수의 표시 장치는 제1 방향(X1, X2) 또는 제2 방향(Y1, Y2)으로 연결될 수 있고, 타일형 표시 장치(TD)는 특정 형상을 가질 수 있다. 예를 들어, 복수의 표시 장치 각각은 서로 동일한 크기를 가질 수 있으나, 이에 한정되지 않는다. 다른 예를 들어, 복수의 표시 장치는 서로 다른 크기를 가질 수 있다. 예를 들어, 복수의 표시 장치 각각은 장변과 단변을 포함하는 직사각형 형상일 수 있다. 복수의 표시 장치는 장변 또는 단변이 서로 연결되며 배치될 수 있다. 일부의 표시 장치는 타일형 표시 장치(TD)의 가장자리에 배치되어, 타일형 표시 장치(TD)의 일변을 이룰 수 있다. 일부의 표시 장치는 타일형 표시 장치(TD)의 모서리에 배치될 수 있고, 타일형 표시 장치(TD)의 인접한 두 개의 변을 형성할 수 있다. 다른 일부의 표시 장치는 타일형 표시 장치(TD)의 내부에 배치될 수 있고, 다른 표시 장치들에 의해 둘러싸일 수 있다.
이하에서는 설명의 편의를 위해 타일형 표시 장치(TD)는 4개의 표시 장치를 포함하는 것으로 예시하고, 구체적으로 제1 표시 장치(10-1), 제1 표시 장치(10-1)의 제1 방향 일측(X1)에 위치한 제2 표시 장치(10-2), 제1 표시 장치(10-1)의 제2 방향 일측(Y1)에 위치한 제3 표시 장치(10-3), 및 제3 표시 장치(10-3)의 제1 방향 일측(X1)에 위치한 제4 표시 장치(10-4)를 포함할 수 있다.
이하에서, 제1 표시 장치(10-1)를 설명하면서 각 표시 장치(10-1, 10-2, 10-3, 10-4)가 특별히 구분될 필요가 없는 경우에는 다른 표시 장치(10-2, 10-3. 10-4)에 대한 자세한 설명은 생략한다. 그러나, 제1 표시 장치(10-1)와 구분될 필요성이 있는 경우에는 다른 표시 장치(10-2, 10-3, 10-4)들에 대해 설명하기로 한다.
제1 표시 장치(10-1)는 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 복수의 화소(PX)를 포함하여 영상을 표시할 수 있다. 복수의 화소(PX)들은 매트릭스 방식으로 배열될 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 주변에 배치되어 표시 영역(DA)을 둘러쌀 수 있고, 영상을 표시하지 않을 수 있다. 비표시 영역(NDA)은 평면상 표시 영역(DA)을 완전히 둘러쌀 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 테두리부에 위치할 수 있다.
복수의 표시 장치(10-1~10-4)는 연결 부재를 통해 서로 연결된다. 상기 연결 부재는 실링 부재(SL)를 포함할 수 있지만, 이에 제한되는 것은 아니다. 제1 내지 제4 표시 장치(10-1~10-4)를 포함하는 타일형 표시 장치(TD)에서, 실링 부재(SL)는 평면상 각 표시 장치(10-1~10-4)의 경계에 위치한다. 예를 들어, 실링 부재(SL)는 제1 표시 장치(10-1)의 비표시 영역(NDA)과 제2 표시 장치(10-2)의 비표시 영역(NDA) 사이에 배치되어 제1 표시 장치(10-1)와 제2 표시 장치(10-2)를 결합하고, 제1 표시 장치(10-1)의 비표시 영역(NDA)과 제3 표시 장치(10-3)의 비표시 영역(NDA) 사이에 배치되어 제1 표시 장치(10-1)와 제3 표시 장치(10-3)를 결합하고, 제3 표시 장치(10-3)의 비표시 영역(NDA)과 제4 표시 장치(10-4)의 비표시 영역(NDA) 사이에 배치되어 제3 표시 장치(10-3)와 제4 표시 장치(10-4)를 결합하고, 제4 표시 장치(10-4)의 비표시 영역(NDA)과 제2 표시 장치(10-2)의 비표시 영역(NDA) 사이에 배치되어 제4 표시 장치(10-4)와 제2 표시 장치(10-2)를 결합할 수 있다.
실링 부재(SL)는 연속적으로 배치될 수 있다. 즉, 실링 부재(SL)는 제1 방향(X1, X2) 및 제2 방향(Y1, Y2)을 따라 연장되고 제1 방향(X1, X2) 및 제2 방향(Y1, Y2)을 따라 각각 연장된 부분들은 교차할 수 있다.
도 2는 도 1의 제1 표시 장치, 제2 표시 장치, 제3 표시 장치, 및 제4 표시 장치의 경계를 확대하여 보여주는 평면도이다.
도 2를 참조하면, 표시 장치(10-1~10-4)의 화소(PX)는 복수의 화소 각각은 화소 정의막에 의해 정의되는 발광 영역(LA1, LA2, LA3)을 포함할 수 있고, 발광 영역(LA1, LA2, LA3)을 통해 소정의 피크 파장을 갖는 광을 방출할 수 있다. 예를 들어, 표시 장치의 표시 영역(DA)은 제1 내지 제3 발광 영역(LA1, LA2, LA3)을 포함할 수 있다. 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각은 표시 장치의 발광 소자에서 생성된 광이 표시 장치의 외부로 방출되는 영역일 수 있다.
제1 내지 제3 발광 영역(LA1, LA2, LA3)은 소정의 피크 파장을 갖는 광을 표시 장치의 외부로 방출할 수 있다. 제1 발광 영역(LA1)은 제1 색의 광을 방출할 수 있고, 제2 발광 영역(LA2)은 제2 색의 광을 방출할 수 있으며, 제3 발광 영역(LA3)은 제3 색의 광을 방출할 수 있다. 예를 들어, 제1 색의 광은 610nm 내지 650nm 범위의 피크 파장을 갖는 적색 광일 수 있고, 제2 색의 광은 510nm 내지 550nm 범위의 피크 파장을 갖는 녹색 광일 수 있으며, 제3 색의 광은 440nm 내지 480nm 범위의 피크 파장을 갖는 청색 광일 수 있으나, 이에 한정되지 않는다.
제1 내지 제3 발광 영역(LA1, LA2, LA3)은 표시 영역(DA)의 제1 방향(X1, X2)을 따라 순차적으로 반복 배치될 수 있다. 예를 들어, 제1 발광 영역(LA1)의 제1 방향(X1, X2)의 폭은 제2 발광 영역(LA2)의 제1 방향의 폭보다 넓을 수 있고, 제2 발광 영역(LA2)의 제1 방향(X1, X2)의 폭은 제3 발광 영역(LA3)의 제1 방향(X1, X2)의 폭보다 넓을 수 있다. 다른 예를 들어, 제1 발광 영역(LA1)의 제1 방향(X1, X2)의 폭, 제2 발광 영역(LA2)의 제1 방향(X1, X2)의 폭, 및 제3 발광 영역(LA3)의 제1 방향(X1, X2)의 폭은 실질적으로 동일할 수 있다.
예를 들어, 제1 발광 영역(LA1)의 면적은 제2 발광 영역(LA2)의 면적보다 클 수 있고, 제2 발광 영역(LA2)의 면적은 제3 발광 영역(LA3)의 면적보다 클 수 있다. 다른 예를 들어, 제1 발광 영역(LA1)의 면적, 제2 발광 영역(LA2)의 면적, 및 제3 발광 영역(LA3)의 면적은 실질적으로 동일할 수 있다.
표시 장치의 표시 영역(DA)은 인접한 발광 영역(LA1, LA2, LA3)의 사이에 위치하는 발광 영역 간 차광 영역(BA)을 포함할 수 있다. 예를 들어, 발광 영역 간 차광 영역(BA)은 제1 발광 영역(LA1)과 제2 발광 영역(LA2) 사이와 제2 발광 영역(LA2)과 제3 발광 영역(LA3) 사이에 배치될 수 있다.
한편, 도 2에 도시된 바와 같이, 평면상, 비표시 영역(NDA)에 인접한 화소(PX)의 제3 발광 영역(LA3)은 비표시 영역(NDA)에 인접 배치될 수 있다. 예를 들어, 평면상, 제3 발광 영역(LA3)은 비표시 영역(NDA)에 직접 접할 수 있다. 비표시 영역(NDA)은 도 2에 도시된 바와 같이, 제1 표시 장치(10-1)의 표시 영역(DA)의 주변의 제1 비표시 영역(NDA-1), 제2 표시 장치(10-2)의 표시 영역(DA)의 주변의 제2 비표시 영역(NDA-2), 제3 표시 장치(10-3)의 표시 영역(DA)의 주변의 제3 비표시 영역(NDA-3), 및 제4 표시 장치(10-4)의 표시 영역(DA)의 주변의 제4 비표시 영역(NDA-4)을 포함할 수 있다.
도 3은 도 2의 확대도의 I-I' 선을 따라 자른 단면도이다.
도 3을 참조하면, 표시 장치의 표시 영역(DA)은 제1 내지 제3 발광 영역(LA1, LA2, LA3)을 포함할 수 있다. 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각은 표시 장치의 발광 소자에서 생성된 광이 표시 장치의 외부로 방출되는 영역일 수 있다.
표시 장치는 기판(100), 버퍼층(BF), 박막 트랜지스터층(TFTL), 및 발광 소자층(EML)을 포함할 수 있다.
기판(100)은 베이스 기판 또는 베이스 부재일 수 있고, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 예를 들어, 기판(100)은 리지드(Rigid) 기판일 수 있다.
버퍼층(BF)은 기판(100) 상에 배치될 수 있다. 버퍼층(BF)은 공기 또는 수분의 침투를 방지할 수 있는 무기막으로 이루어질 수 있다.
박막 트랜지스터층(TFTL)은 박막 트랜지스터(TFT), 게이트 절연막(GI), 층간 절연막(ILD), 제1 보호층(PAS1), 및 제1 평탄화층(OC1)을 포함할 수 있다.
박막 트랜지스터(TFT)는 버퍼층(BF) 상에 배치될 수 있고, 복수의 화소 각각의 화소 회로를 구성할 수 있다. 박막 트랜지스터(TFT)는 후술할 반도체층(ACT), 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 나아가, 반도체층(ACT), 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)을 포함하는 박막 트랜지스터(TFT)가 배치된 영역을 도 3에 도시된 바와 같이, 박막 트랜지스터 영역(TFTA)이라 지칭하기로 한다.
반도체층(ACT)은 버퍼층(BF) 상에 마련될 수 있다. 반도체층(ACT)은 게이트 전극(GE), 소스 전극(SE), 및 드레인 전극(DE)과 중첩될 수 있다. 반도체층(ACT)은 소스 전극(SE) 및 드레인 전극(DE)과 직접 접촉될 수 있고, 게이트 절연막(GI)을 사이에 두고 게이트 전극(GE)과 마주할 수 있다.
게이트 전극(GE)은 게이트 절연막(GI)의 상부에 배치될 수 있다. 게이트 전극(GE)은 게이트 절연막(GI)을 사이에 두고, 반도체층(ACT)과 중첩될 수 있다.
소스 전극(SE) 및 드레인 전극(DE)은 층간 절연막(ILD) 상에서 서로 이격되어 배치될 수 있다. 소스 전극(SE)은 게이트 절연막(GI) 및 층간 절연막(ILD)에 마련된 컨택홀을 통해 반도체층(ACT)의 일단과 접촉될 수 있다. 드레인 전극(DE)은 게이트 절연막(GI) 및 층간 절연막(ILD)에 마련된 컨택홀을 통해 반도체층(ACT)의 타단과 접촉될 수 있다. 드레인 전극(DE)은 제1 보호층(PAS1) 및 제1 평탄화층(OC1)에 마련된 컨택홀을 통해 발광 부재(EL)의 제1 전극(AE)과 접속될 수 있다.
위에서 설명한, 박막 트랜지스터 영역(TFTA)은 대체로 차광 영역(BA)과 두께 방향에서 중첩 배치될 수 있다.
게이트 절연막(GI)은 반도체층(ACT)의 상부에 마련될 수 있다. 예를 들어, 게이트 절연막(GI)은 반도체층(ACT) 및 버퍼층(BF)의 상부에 배치될 수 있고, 반도체층(ACT)과 게이트 전극(GE)을 절연시킬 수 있다. 게이트 절연막(GI)은 소스 전극(SE)이 관통하는 컨택홀 및 드레인 전극(DE)이 관통하는 컨택홀을 포함할 수 있다.
층간 절연막(ILD)은 게이트 전극(GE)의 상부에 배치될 수 있다. 예를 들어, 층간 절연막(ILD)은 소스 전극(SE)이 관통하는 컨택홀 및 드레인 전극(DE)이 관통하는 컨택홀을 포함할 수 있다.
제1 보호층(PAS1)은 박막 트랜지스터(TFT)의 상부에 마련되어, 박막 트랜지스터(TFT)를 보호할 수 있다. 예를 들어, 제1 보호층(PAS1)은 제1 전극(AE)이 관통하는 컨택홀을 포함할 수 있다.
제1 평탄화층(OC1)은 제1 보호층(PAS1)의 상부에 마련되어, 박막 트랜지스터(TFT)의 상단을 평탄화시킬 수 있다. 예를 들어, 제1 평탄화층(OC1)은 발광 부재(EL)의 제1 전극(AE)이 관통하는 컨택홀을 포함할 수 있다.
발광 소자층(EML)은 발광 부재(EL), 제1 뱅크(BNK1), 제2 뱅크(BNK2), 및 제2 보호층(PAS2)을 포함할 수 있다.
발광 부재(EL)는 박막 트랜지스터(TFT) 상에 마련될 수 있다. 발광 부재(EL)는 제1 전극(AE), 제2 전극(CE), 및 발광 소자(ED)를 포함할 수 있다.
제1 전극(AE)은 제1 평탄화층(OC1)의 상부에 마련될 수 있다. 예를 들어, 제1 전극(AE)은 제1 평탄화층(OC1) 상에 배치된 제1 뱅크(BNK1) 상에 배치되어 제1 뱅크(BNK1)를 덮을 수 있다. 제1 전극(AE)은 제2 뱅크(BNK2)에 의해 정의되는 제1 내지 제3 발광 영역(LA1, LA2, LA3) 중 하나의 발광 영역과 중첩되게 배치될 수 있다. 그리고, 제1 전극(AE)은 박막 트랜지스터(TFT)의 드레인 전극(DE)에 접속될 수 있다.
제2 전극(CE)은 제1 평탄화층(OC1)의 상부에 마련될 수 있다. 예를 들어, 제2 전극(CE)은 제1 평탄화층(OC1) 상에 배치된 제1 뱅크(BNK1) 상에 배치되어 제1 뱅크(BNK1)를 덮을 수 있다. 제2 전극(CE)은 제2 뱅크(BNK2)에 의해 정의되는 제1 내지 제3 발광 영역(LA1, LA2, LA3) 중 하나의 발광 영역과 중첩되게 배치될 수 있다. 예를 들어, 제2 전극(CE)은 전체 화소에 공급되는 공통 전압을 수신할 수 있다.
제1 절연층(IL1)은 서로 인접한 제1 전극(AE)의 일부와 제2 전극(CE)의 일부를 덮을 수 있고, 제1 전극(AE)과 제2 전극(CE)을 절연시킬 수 있다.
발광 소자(ED)는 제1 평탄화층(OC1)의 상부에서 제1 전극(AE) 및 제2 전극(CE) 사이에 배치될 수 있다. 발광 소자(ED)는 제1 절연층(IL1) 상에 배치될 수 있다. 발광 소자(ED)의 일단은 제1 전극(AE)에 접속될 수 있고, 발광 소자(ED)의 타단은 제2 전극(CE)에 접속될 수 있다. 예를 들어, 복수의 발광 소자(ED)는 동일 물질을 갖는 활성층을 포함하여, 동일 파장대의 광, 또는 동일 색의 광을 방출할 수 있다. 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각에서 방출되는 광은 동일 색을 가질 수 있다. 예를 들어, 복수의 발광 소자(ED)는 440nm 내지 480nm 범위의 피크 파장을 갖는 제3 색의 광 또는 청색 광을 방출할 수 있다.
제2 뱅크(BNK2)는 제1 평탄화층(OC1) 상에 배치되어 제1 내지 제3 발광 영역(LA1, LA2, LA3)을 정의할 수 있다. 예를 들어, 제2 뱅크(BNK2)는 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각을 둘러쌀 수 있으나, 이에 한정되지 않는다. 제2 뱅크(BNK2)는 차광 영역(BA)에 배치될 수 있다.
제2 보호층(PAS2)은 복수의 발광 부재(EL) 및 제2 뱅크(BNK2) 상에 배치될 수 있다. 제2 보호층(PAS2)은 복수의 발광 부재(EL)를 덮을 수 있고, 복수의 발광 부재(EL)를 보호할 수 있다.
표시 장치는 제2 평탄화층(OC2), 캡핑층(CAP), 차광 부재(BK), 제1 파장 변환부(WLC1), 제2 파장 변환부(WLC2), 및 광 투과부(LTU, 도 7의 LTU_1)를 포함하는 광 변환층, 저굴절층(LRL), 제1 컬러 필터(CF1), 제2 컬러 필터(CF2), 제3 컬러 필터(CF3), 차광 패턴(BM, 도 7의 BM_1)을 포함하는 컬러 필터층, 및 제3 평탄화층(OC3)을 포함할 수 있다. 도시되지 않았지만, 제3 평탄화층(OC3) 상에 봉지층을 더 포함할 수도 있다.
제2 평탄화층(OC2)은 발광 소자층(EML)의 상부에 마련되어, 발광 소자층(EML)의 상단을 평탄화시킬 수 있다. 제2 평탄화층(OC2)은 유기 물질을 포함할 수 있다.
캡핑층(CAP)은 제2 평탄화층(OC2) 상에 배치될 수 있다. 캡핑층(CAP)은 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)의 하면을 밀봉할 수 있다. 캡핑층(CAP)은 무기 물질을 포함할 수 있다.
차광 부재(BK)는 캡핑층(CAP) 상의 차광 영역(BA)에 배치될 수 있다. 차광 부재(BK)는 제2 뱅크(BNK2)와 두께 방향으로 중첩될 수 있다. 차광 부재(BK)는 광의 투과를 차단할 수 있다.
차광 부재(BK)는 유기 차광 물질과 발액 성분을 포함할 수 있다.
차광 부재(BK)는 발액 성분을 포함함으로써, 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)를 대응되는 발광 영역(LA)으로 분리시킬 수 있다.
제1 파장 변환부(WLC1)는 캡핑층(CAP) 상의 제1 발광 영역(LA1)에 배치될 수 있다. 제1 파장 변환부(WLC1)는 차광 부재(BK)에 의해 둘러싸일 수 있다. 제1 파장 변환부(WLC1)는 제1 베이스 수지(BS1), 제1 산란체(SCT1) 및 제1 파장 시프터(WLS1)를 포함할 수 있다.
제1 베이스 수지(BS1)는 광 투과율이 상대적으로 높은 물질을 포함할 수 있다. 제1 베이스 수지(BS1)는 투명 유기 물질로 이루어질 수 있다. 예를 들어, 제1 베이스 수지(BS1)는 에폭시계 수지, 아크릴계 수지, 카도계 수지 및 이미드계 수지 등의 유기 물질 중 적어도 하나를 포함할 수 있다.
제1 산란체(SCT1)는 제1 베이스 수지(BS1)와 상이한 굴절률을 가질 수 있고, 제1 베이스 수지(BS1)와 광학 계면을 형성할 수 있다.
제1 파장 시프터(WLS1)는 입사광의 피크 파장을 제1 피크 파장으로 변환 또는 시프트시킬 수 있다. 예를 들어, 제1 파장 시프터(WLS1)는 표시 장치에서 제공된 청색 광을 610nm 내지 650nm 범위의 단일 피크 파장을 갖는 적색 광으로 변환하여 방출할 수 있다. 제1 파장 시프터(WLS1)는 양자점, 양자 막대 또는 형광체일 수 있다. 양자점은 전자가 전도대에서 가전자대로 전이하면서 특정한 색을 방출하는 입자상 물질일 수 있다.
제1 파장 시프터(WLS1)가 방출하는 광은 45nm 이하, 또는 40nm 이하, 또는 30nm 이하의 발광 파장 스펙트럼 반치폭(Full Width of Half Maximum, FWHM)을 가질 수 있고, 표시 장치가 표시하는 색의 색 순도와 색 재현성을 더욱 개선할 수 있다.
발광 소자층(EML)에서 제공된 청색 광의 일부는 제1 파장 시프터(WLS1)에 의해 적색 광으로 변환되지 않고 제1 파장 변환부(WLC1)를 투과할 수 있다. 발광 소자층(EML)에서 제공된 청색 광 중 제1 파장 변환부(WLC1)에 의해 변환되지 않고 제1 컬러 필터(CF1)에 입사한 광은 제1 컬러 필터(CF1)에 의해 차단될 수 있다. 그리고, 표시 장치에서 제공된 청색 광 중 제1 파장 변환부(WLC1)에 의해 변환된 적색 광은 제1 컬러 필터(CF1)를 투과하여 외부로 출사될 수 있다. 따라서, 제1 발광 영역(LA1)은 적색 광을 방출할 수 있다.
제2 파장 변환부(WLC2)는 캡핑층(CAP) 상의 제2 발광 영역(LA2)에 배치될 수 있다. 제2 파장 변환부(WLC2)는 차광 부재(BK)에 의해 둘러싸일 수 있다. 제2 파장 변환부(WLC2)는 제2 베이스 수지(BS2), 제2 산란체(SCT2) 및 제2 파장 시프터(WLS2)를 포함할 수 있다.
제2 베이스 수지(BS2)는 광 투과율이 상대적으로 높은 물질을 포함할 수 있다. 제2 베이스 수지(BS2)는 투명 유기 물질로 이루어질 수 있다.
제2 산란체(SCT2)는 제2 베이스 수지(BS2)와 상이한 굴절률을 가질 수 있고, 제2 베이스 수지(BS2)와 광학 계면을 형성할 수 있다. 예를 들어, 제2 산란체(SCT2)는 투과광의 적어도 일부를 산란시키는 광 산란 물질 또는 광 산란 입자를 포함할 수 있다.
제2 파장 시프터(WLS2)는 입사광의 피크 파장을 제1 파장 시프터(WLS1)의 제1 피크 파장과 다른 제2 피크 파장으로 변환 또는 시프트시킬 수 있다. 예를 들어, 제2 파장 시프터(WLS2)는 표시 장치에서 제공된 청색 광을 510nm 내지 550nm 범위의 단일 피크 파장을 갖는 녹색 광으로 변환하여 방출할 수 있다. 제2 파장 시프터(WLS2)는 양자점, 양자 막대 또는 형광체일 수 있다. 제2 파장 시프터(WLS2)는 제1 파장 시프터(WLS1)에서 예시된 물질과 동일 취지의 물질을 포함할 수 있다.
광 투과부(LTU)는 캡핑층(CAP) 상의 제3 발광 영역(LA3)에 배치될 수 있다. 광 투과부(LTU)는 차광 부재(BK)에 의해 둘러싸일 수 있다. 광 투과부(LTU)는 입사광의 피크 파장을 유지하여 투과시킬 수 있다. 광 투과부(LTU)는 제3 베이스 수지(BS3) 및 제3 산란체(SCT3)를 포함할 수 있다.
제3 베이스 수지(BS3)는 광 투과율이 상대적으로 높은 물질을 포함할 수 있다. 제3 베이스 수지(BS3)는 투명 유기 물질로 이루어질 수 있다.
제3 산란체(SCT3)는 제3 베이스 수지(BS3)와 상이한 굴절률을 가질 수 있고, 제3 베이스 수지(BS3)와 광학 계면을 형성할 수 있다. 예를 들어, 제3 산란체(SCT3)는 투과광의 적어도 일부를 산란시키는 광 산란 물질 또는 광 산란 입자를 포함할 수 있다.
제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)는 제2 평탄화층(OC2) 및 캡핑층(CAP)을 통해 발광 소자층(EML) 상에 배치됨으로써, 표시 장치는 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)를 위한 별도의 기판을 필요로 하지 않을 수 있다.
저굴절층(LRL)은 제1 및 제2 파장 변환부(WLC1, WLC2), 광 투과부(LTU), 및 차광 부재(BK)를 덮을 수 있다. 저굴절층(LRL)은 상기 광 변환층에 위치한 구성들 각각보다 더 작은 굴절률을 가질 수 있다. 저굴절층(LRL)은 저굴절 무기 물질을 포함할 수 있다.
차광 패턴(BM)은 저굴절층(LRL) 상의 차광 영역(BA)에 배치될 수 있다. 차광 패턴(BM)은 차광 부재(BK) 또는 제2 뱅크(BNK2)와 두께 방향으로 중첩될 수 있다. 차광 패턴(BM)은 광의 투과를 차단할 수 있다. 차광 패턴(BM)의 자세한 구조를 설명하기에 앞서 제1 내지 제3 컬러 필터(CF1, CF2, CF3)를 설명한다.
제1 컬러 필터(CF1)는 저굴절층(LRL) 상의 제1 발광 영역(LA1)에 배치될 수 있다. 제1 컬러 필터(CF1)는 저굴절층(LRL) 상의 차광 영역(BA)에 더 배치될 수 있다. 제1 컬러 필터(CF1)는 제1 파장 변환부(WLC1)와 두께 방향으로 중첩될 수 있다. 제1 컬러 필터(CF1)는 제1 색의 광(예를 들어, 적색 광)을 선택적으로 투과시키고, 제2 색의 광(예를 들어, 녹색 광) 및 제3 색의 광(예를 들어, 청색 광)을 차단하거나 흡수할 수 있다.
제2 컬러 필터(CF2)는 저굴절층(LRL) 상의 제2 발광 영역(LA2)에 배치될 수 있다. 제2 컬러 필터(CF2)는 저굴절층(LRL) 상의 차광 영역(BA)에 더 배치될 수 있다. 제2 컬러 필터(CF2)는 제2 파장 변환부(WLC2)와 두께 방향으로 중첩될 수 있다. 제2 컬러 필터(CF2)는 제2 색의 광(예를 들어, 녹색 광)을 선택적으로 투과시키고, 제1 색의 광(예를 들어, 적색 광) 및 제3 색의 광(예를 들어, 청색 광)을 차단하거나 흡수할 수 있다.
제3 컬러 필터(CF3)는 제3 평탄화층(OC3) 상의 제3 발광 영역(LA3)에 배치될 수 있다. 제3 컬러 필터(CF3)는 저굴절층(LRL) 상의 차광 영역(BA)에 더 배치될 수 있다. 제3 컬러 필터(CF3)는 광 투과부(LTU)와 두께 방향으로 중첩될 수 있다. 제3 컬러 필터(CF3)는 제3 색의 광(예를 들어, 청색 광)을 선택적으로 투과시키고, 제1 색의 광(예를 들어, 적색 광) 및 제2 색의 광(예를 들어, 녹색 광)을 차단하거나 흡수할 수 있다.
한편, 제1 내지 제3 컬러 필터(CF1~CF3)의 차광 영역(BA)에 더 배치된 부분은 차광 패턴(BM)을 이룰 수 있다. 일 실시예에서, 차광 패턴(BM)은 차광 영역(BA) 상의 저굴절층(LRL) 상의 제1 컬러 필터(CF1), 제2 컬러 필터(CF2), 및 제3 컬러 필터(CF3)가 순차 적층된 구조를 가질 수 있다.
차광 패턴(BM)은 차광 영역(BA) 상에서, 저굴절층(LRL) 상의 제1 컬러 필터(CF1), 제2 컬러 필터(CF2), 및 제3 컬러 필터(CF3)가 순차 적층된 구조를 가지면, 차광 영역(BA)으로 외광이 입사되는 경우, 차광 패턴(BM)의 제3 컬러 필터(CF3)를 투과하면서 상기 제3 색의 광을 제외한 상기 제1 색의 광 및 상기 제2 색의 광은 모두 차광 패턴(BM)의 제3 컬러 필터(CF3)에 의해 흡수되고, 상기 제3 색의 광도 차광 패턴(BM)의 제2 및 제1 컬러 필터(CF2, CF1)을 투과하면서 흡수될 수 있다.
상기 컬러 필터층 상에는 제3 평탄화층(OC3)이 배치될 수 있다. 제3 평탄화층(OC3)은 상기 컬러 필터층의 단차를 평탄화시킬 수 있다. 제3 평탄화층(OC3)의 물질은 상술한 제2 평탄화층(OC2)과 마찬가지로 유기 물질을 포함할 수 있다.
도 4는 일 실시예에 따른 표시 장치의 화소를 나타내는 평면도이다.
도 4를 참조하면, 복수의 화소 각각은 제1 내지 제3 서브 화소를 포함할 수 있다. 제1 내지 제3 서브 화소 각각은 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각에 대응될 수 있다. 제1 내지 제3 서브 화소 각각의 발광 소자(ED)는 제1 내지 제3 발광 영역(LA1, LA2, LA3)을 통해 광을 방출할 수 있다.
제1 내지 제3 서브 화소 각각은 동일 색의 광을 방출할 수 있다. 예를 들어, 제1 내지 제3 서브 화소 각각은 동일 종류의 발광 소자(ED)를 포함할 수 있고, 제3 색의 광 또는 청색 광을 방출할 수 있다. 다른 예를 들어, 제1 서브 화소는 제1 색의 광 또는 적색 광을 방출할 수 있고, 제2 서브 화소는 제2 색의 광 또는 녹색 광을 방출할 수 있으며, 제3 서브 화소는 제3 색의 광 또는 청색 광을 방출할 수 있다.
제1 내지 제3 서브 화소 각각은 제1 및 제2 전극(AE, CE), 발광 소자(ED), 복수의 접촉 전극(CTE), 및 복수의 제2 뱅크(BNK2)를 포함할 수 있다.
제1 및 제2 전극(AE, CE)은 발광 소자(ED)와 전기적으로 연결되어 소정의 전압을 인가받을 수 있고, 발광 소자(ED)는 특정 파장대의 광을 방출할 수 있다. 제1 및 제2 전극(AE, CE)의 적어도 일부는 화소 내에 전기장을 형성할 수 있고, 발광 소자(ED)는 전기장에 의해 정렬될 수 있다.
예를 들어, 제1 전극(AE)은 제1 내지 제3 서브 화소 마다 분리된 화소 전극일 수 있고, 제2 전극(CE)은 제1 내지 제3 서브 화소에 공통으로 연결된 공통 전극일 수 있다. 제1 전극(AE)과 제2 전극(CE) 중 어느 하나는 발광 소자(ED)의 애노드(Anode) 전극일 수 있고, 다른 하나는 발광 소자(ED)의 캐소드(Cathode) 전극일 수 있다.
제1 전극(AE)은 제1 방향(X1, X2)으로 연장되는 제1 전극 줄기부(AE1), 및 제1 전극 줄기부(AE1)로부터 분지되어 제2 방향(Y)으로 연장된 적어도 하나의 제1 전극 가지부(AE2)를 포함할 수 있다.
제1 내지 제3 서브 화소 각각의 제1 전극 줄기부(AE1)는 인접한 서브 화소의 제1 전극 줄기부(AE1)와 이격될 수 있고, 제1 전극 줄기부(AE1)는 제1 방향(X1, X2)으로 인접한 서브 화소의 제1 전극 줄기부(AE1)와 가상의 연장 선 상에 배치될 수 있다. 제1 내지 제3 서브 화소 각각의 제1 전극 줄기부(AE1)는 서로 다른 신호를 인가받을 수 있고, 독립적으로 구동될 수 있다.
제1 전극 가지부(AE2)는 제1 전극 줄기부(AE1)로부터 분지되어 제2 방향(Y)으로 연장될 수 있다. 제1 전극 가지부(AE2)의 일단은 제1 전극 줄기부(AE1)에 연결될 수 있고, 제1 전극 가지부(AE2)의 타단은 제1 전극 줄기부(AE1)와 대향하는 제2 전극 줄기부(CE1)와 이격될 수 있다.
제2 전극(CE)은 제1 방향(X1, X2)으로 연장되는 제2 전극 줄기부(CE1), 및 제2 전극 줄기부(CE1)로부터 분지되어 제2 방향(Y)으로 연장된 제2 전극 가지부(CE2)를 포함할 수 있다. 제1 내지 제3 서브 화소 각각의 제2 전극 줄기부(CE1)는 인접한 서브 화소의 제2 전극 줄기부(CE1)와 접속될 수 있다. 제2 전극 줄기부(CE1)는 제1 방향(X1, X2)으로 연장되어 복수의 화소를 가로지를 수 있다. 제2 전극 줄기부(CE1)는 표시 영역(DA)의 외곽부, 또는 비표시 영역(NDA)에서 일 방향으로 연장된 부분과 연결될 수 있다.
제2 전극 가지부(CE2)는 제1 전극 가지부(AE2)와 이격되어 대향할 수 있다. 제2 전극 가지부(CE2)의 일단은 제2 전극 줄기부(CE1)에 연결될 수 있고, 제2 전극 가지부(CE2)의 타단은 제1 전극 줄기부(AE1)와 이격될 수 있다.
제1 전극(AE)은 제1 컨택홀(CNT1)을 통해 표시 장치의 박막 트랜지스터층(TFTL)과 전기적으로 연결될 수 있고, 제2 전극(CE)은 제2 컨택홀(CNT2)을 통해 표시 장치의 박막 트랜지스터층(TFTL)과 전기적으로 연결될 수 있다. 예를 들어, 제1 컨택홀(CNT1)은 복수의 제1 전극 줄기부(AE1) 각각에 배치될 수 있고, 제2 컨택홀(CNT2)은 제2 전극 줄기부(CE1)에 배치될 수 있으나, 이에 한정되지 않는다.
제2 뱅크(BNK2)는 복수의 화소 간의 경계에 배치될 수 있다. 복수의 제1 전극 줄기부(AE1)는 제2 뱅크(BNK2)를 기준으로 서로 이격될 수 있다. 제2 뱅크(BNK2)는 제2 방향(Y)으로 연장될 수 있고, 제1 방향(X1, X2)으로 배열된 화소들(SP)의 경계에 배치될 수 있다. 추가적으로, 제2 뱅크(BNK2)는 제2 방향(Y)으로 배열된 화소들(SP)의 경계에도 배치될 수 있다. 제2 뱅크(BNK2)는 복수의 화소의 경계를 정의할 수 있다.
제2 뱅크(BNK2)는 표시 장치의 제조 시, 발광 소자(ED)가 분산된 잉크를 분사할 때 잉크가 화소들(SP)의 경계를 넘는 것을 방지할 수 있다. 제2 뱅크(BNK2)는 서로 다른 발광 소자들(ED)이 분산된 잉크가 서로 혼합되지 않도록 이들을 분리시킬 수 있다.
발광 소자(ED)는 제1 전극(AE) 및 제2 전극(CE) 사이에 배치될 수 있다. 발광 소자(ED)의 일단은 제1 전극(AE)에 접속될 수 있고, 발광 소자(ED)의 타단은 제2 전극(CE)에 접속될 수 있다.
복수의 발광 소자(ED)는 서로 이격되게 배치될 수 있고, 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자들(ED)이 이격되는 간격은 특별히 제한되지 않는다.
복수의 발광 소자(ED)는 동일 물질을 갖는 활성층을 포함하여, 동일 파장대의 광 또는 동일 색의 광을 방출할 수 있다. 제1 내지 제3 서브 화소는 동일 색의 광을 방출할 있다. 예를 들어, 복수의 발광 소자(ED)는 440nm 내지 480nm 범위의 피크 파장을 갖는 제3 색의 광 또는 청색 광을 방출할 수 있다.
접촉 전극(CTE)은 제1 및 제2 접촉 전극(CTE1, CTE2)을 포함할 수 있다. 제1 접촉 전극(CTE1)은 제1 전극 가지부(AE2)와 발광 소자(ED)의 일부를 덮을 수 있고, 제1 전극 가지부(AE2)와 발광 소자(ED)를 전기적으로 연결시킬 수 있다. 제2 접촉 전극(CTE2)은 제2 전극 가지부(CE2)와 발광 소자(ED)의 다른 일부를 덮을 수 있고, 제2 전극 가지부(CE2)와 발광 소자(ED)를 전기적으로 연결시킬 수 있다.
제1 접촉 전극(CTE1)은 제1 전극 가지부(AE2) 상에 배치되어 제2 방향(Y)으로 연장될 수 있다. 제1 접촉 전극(CTE1)은 발광 소자(ED)의 일단과 접촉될 수 있다. 발광 소자(ED)는 제1 접촉 전극(CTE1)을 통해 제1 전극(AE)과 전기적으로 연결될 수 있다.
제2 접촉 전극(CTE2)은 제2 전극 가지부(CE2) 상에 배치되어 제2 방향(Y)으로 연장될 수 있다. 제2 접촉 전극(CTE2)은 제1 접촉 전극(CTE1)과 제1 방향(X1, X2)으로 이격될 수 있다. 제2 접촉 전극(CTE2)은 발광 소자(ED)의 타단과 접촉될 수 있다. 발광 소자(ED)는 제2 접촉 전극(CTE2)을 통해 제2 전극(CE)과 전기적으로 연결될 수 있다.
도 5는 도 4의 Ⅲ-Ⅲ 선'을 따라 자른 단면도이다.
도 5를 참조하면, 표시 장치의 발광 소자층(EML)은 박막 트랜지스터층(TFTL) 상에 배치될 수 있고, 제1 내지 제3 절연층(IL1, IL2, IL3)을 포함할 수 있다.
복수의 제1 뱅크(BNK1)는 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각에 배치될 수 있다. 복수의 제1 뱅크(BNK1) 각각은 제1 전극(AE) 또는 제2 전극(CE)에 대응될 수 있다. 제1 및 제2 전극(AE, CE) 각각은 대응되는 제1 뱅크(BNK1) 상에 배치될 수 있다. 예를 들어,
복수의 제1 뱅크(BNK1)는 제1 평탄화층(OC1) 상에 배치될 수 있고, 복수의 제1 뱅크(BNK1) 각각의 측면은 제1 평탄화층(OC1)으로부터 경사질 수 있다. 제1 뱅크(BNK1)의 경사면은 발광 소자(ED)에서 방출된 광을 반사시킬 수 있다.
도 5를 도 4에 결부하면, 제1 전극 줄기부(AE1)는 제1 평탄화층(OC1)을 관통하는 제1 컨택홀(CNT1)을 포함할 수 있다. 제1 전극 줄기부(AE1)는 제1 컨택홀(CNT1)을 통해 박막 트랜지스터(TFT)와 전기적으로 연결될 수 있다.
제2 전극 줄기부(CE1)는 제1 방향(X1, X2)으로 연장될 수 있고, 발광 소자(ED)가 배치되지 않는 비발광 영역에도 배치될 수 있다. 제2 전극 줄기부(CE1)는 제1 평탄화층(OC1)을 관통하는 제2 컨택홀(CNT2)을 포함할 수 있다. 제2 전극 줄기부(CE1)는 제2 컨택홀(CNT2)을 통해 전원 전극과 전기적으로 연결될 수 있다. 제2 전극(CE)은 전원 전극으로부터 소정의 전기 신호를 수신할 수 있다.
제1 및 제2 전극(AE, CE)은 투명 전도성 물질을 포함할 수 있다. 제1 및 제2 전극(AE, CE)은 반사율이 높은 전도성 물질을 포함할 수 있다. 제1 및 제2 전극(AE, CE)은 투명 전도성 물질과 반사율이 높은 금속 각각이 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수 있다.
제1 절연층(IL1)은 제1 평탄화층(OC1), 제1 전극(AE), 및 제2 전극(CE) 상에 배치될 수 있다. 제1 절연층(IL1)은 제1 및 제2 전극(AE, CE) 각각의 일부를 덮을 수 있다.
제1 절연층(IL1)은 제1 및 제2 전극(AE, CE)을 보호할 수 있고, 제1 및 제2 전극(AE, CE)을 상호 절연시킬 수 있다. 제1 절연층(IL1)은 발광 소자(ED)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수 있다.
발광 소자(ED)는 제1 및 제2 절연층(IL1, IL2) 상에서, 제1 전극(AE) 및 제2 전극(CE) 사이에 배치될 수 있다. 발광 소자(ED)의 일단은 제1 전극(AE)에 접속될 수 있고, 발광 소자(ED)의 타단은 제2 전극(CE)에 접속될 수 있다.
제3 절연층(IL3)은 제1 및 제2 전극(AE, CE) 사이에 배치된 발광 소자(ED) 상에 부분적으로 배치될 수 있다. 제3 절연층(IL3)은 발광 소자(ED)의 외면을 부분적으로 감쌀 수 있다. 제3 절연층(IL3)은 발광 소자(ED)를 보호할 수 있다. 제3 절연층(IL3)은 발광 소자(ED)의 외면을 감쌀 수 있다.
접촉 전극(CTE)은 제1 및 제2 접촉 전극(CTE1, CTE2)을 포함할 수 있다. 제1 접촉 전극(CTE1)은 제1 전극 가지부(AE2)와 발광 소자(ED)의 일부를 덮을 수 있고, 제1 전극 가지부(AE2)와 발광 소자(ED)를 전기적으로 연결시킬 수 있다. 제2 접촉 전극(CTE2)은 제2 전극 가지부(CE2)와 발광 소자(ED)의 다른 일부를 덮을 수 있고, 제2 전극 가지부(CE2)와 발광 소자(ED)를 전기적으로 연결시킬 수 있다.
제1 접촉 전극(CTE1)은 제1 전극 가지부(AE2) 상에 배치되어 제2 방향(Y)으로 연장될 수 있다. 제1 접촉 전극(CTE1)은 발광 소자(ED)의 일단과 접촉될 수 있다. 발광 소자(ED)는 제1 접촉 전극(CTE1)을 통해 제1 전극(AE)과 전기적으로 연결될 수 있다.
제2 접촉 전극(CTE2)은 제2 전극 가지부(CE2) 상에 배치되어 제2 방향(Y)으로 연장될 수 있다. 제2 접촉 전극(CTE2)은 제1 접촉 전극(CTE1)과 제1 방향(X1, X2)으로 이격될 수 있다. 제2 접촉 전극(CTE2)은 발광 소자(ED)의 타단과 접촉될 수 있다. 발광 소자(ED)는 제2 접촉 전극(CTE2)을 통해 제2 전극(CE)과 전기적으로 연결될 수 있다.
접촉 전극(CTE)은 전도성 물질을 포함할 수 있다.
도 6은 일 실시예에 따른 발광 소자를 나타내는 도면이다.
도 6을 참조하면, 발광 소자(ED)는 발광 다이오드(Light Emitting diode)일 수 있다. 예를 들어, 발광 소자(ED)는 마이크로 미터(Micro-meter) 또는 나노 미터(Nano-meter) 단위의 크기를 가질 수 있고, 무기물을 포함하는 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 서로 대향하는 두 전극들 사이에 특정 방향으로 형성된 전계에 따라 두 전극 사이에서 정렬될 수 있다.
발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(ED)는 로드, 와이어, 튜브 등의 형상을 가질 수 있다. 발광 소자(ED)는 제1 반도체층(111), 제2 반도체층(113), 활성층(115), 전극층(117), 및 절연막(118)을 포함할 수 있다.
제1 반도체층(111)은 n형 반도체일 수 있다. 제2 반도체층(113)은 활성층(115) 상에 배치될 수 있다. 제1 및 제2 반도체층(111, 113) 각각은 하나의 층으로 구성될 수 있으나, 이에 한정되지 않는다.
활성층(115)은 제1 및 제2 반도체층(111, 113) 사이에 배치될 수 있다. 활성층(115)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성층(115)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수 개 적층될 수 있다.
활성층(115)에서 방출되는 광은 발광 소자(ED)의 길이 방향으로 방출될 수 있고, 양 측면으로도 방출될 수 있다. 활성층(115)에서 방출되는 광은 방향성이 제한되지 않을 수 있다.
전극층(117)은 오믹(Ohmic) 접촉 전극일 수 있다. 다른 예를 들어, 전극층(117)은 쇼트키(Schottky) 접촉 전극일 수도 있다. 발광 소자(ED)는 적어도 하나의 전극층(117)을 포함할 수 있다.
절연막(118)은 복수의 반도체층 및 전극층들의 외면을 둘러쌀 수 있다. 절연막(118)은 활성층(115)의 외면을 둘러쌀 수 있고, 발광 소자(ED)가 연장된 방향으로 연장될 수 있다. 절연막(118)은 발광 소자(ED)를 보호할 수 있다.
절연막(118)은 절연 특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al2O3) 등을 포함할 수 있다.
절연막(118)의 외면은 표면 처리될 수 있다. 발광 소자(ED)는 표시 장치의 제조 시, 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다.
도 7은 도 2의 Ⅱ-Ⅱ' 선을 따라 자른 단면도이다. 도 7을 설명하면서, 도 2를 함께 참조한다. 도 7에서는, 제1 표시 장치(10-1)의 제2 표시 장치(10-2)와 인접한 부분, 제2 표시 장치(10-2)의 제1 표시 장치(10-1)와 인접한 부분, 및 실링 부재(SL)를 도시하고 있다. 도 7을 설명하면서, 도 3에서 이미 설명한 부분에 대한 중복 설명은 생략하기로 한다.
도 2 및 도 7을 참조하면, 상기 광 변환층은 제3 발광 영역(LA3)에 배치된 광 투과부(LTU)와 동일한 물질을 갖는 광 투과부(LTU_1)를 더 포함할 수 있다. 광 투과부(LTU_1)는 제1 비표시 영역(NDA-1) 및 제2 비표시 영역(NDA-2)에 배치될 수 있다. 광 투과부(LTU_1)는 제3 산란체(SCT3_1)를 포함하며, 제3 산란체(SCT3_1)와 제3 산란체(SCT3)는 동일한 물질을 포함할 수 있다. 다만, 몇몇 실시예에서, 제3 산란체(SCT3_1)의 직경과 제3 산란체(SCT3)의 직경은 상이할 수 있다. 예를 들어, 제3 산란체(SCT3)의 직경은 예를 들어, 150~300nm인 반면, 제3 산란체(SCT3_1)의 직경은 100~500nm일 수 있다. 다만, 제3 산란체(SCT3, SCT3_1)의 직경이 예시된 바에 제한되는 것은 아니다.
제1 표시 장치(10-1)의 경우, 광 투과부(LTU)는 제1 비표시 영역(NDA-1)의 광 투과부(LTU_1)와 직접 접할 수 있고, 제2 표시 장치(10-2)의 경우, 제1 파장 변환부(WLC1)는 광 투과부(LTU_1)와 직접 접할 수 있다. 광 투과부(LTU)와 제1 파장 변환부(WLC1)는 각각 제1 두께(t1)를 갖고, 광 투과부(LTU_1)는 제2 두께(t2)를 가질 수 있다. 예를 들어, 제1 두께(t1)와 제2 두께(t2)는 동일할 수 있지만, 이에 제한되는 것은 아니다.
한편, 도 7에 도시된 바와 같이, 상기 컬러 필터층은 차광 패턴(BM_1)을 더 포함할 수 있다. 차광 패턴(BM_1)은 제1 및 제2 비표시 영역(NDA-1, NDA-2) 상에 배치될 수 있다. 즉, 제1 표시 장치(10-1)의 경우, 차광 패턴(BM_1)은 제3 발광 영역(LA3) 상의 제3 컬러 필터(CF3)와 직접 접하고, 제2 표시 장치(10-2)의 경우, 차광 패턴(BM_1)은 제1 발광 영역(LA1) 상의 제1 컬러 필터(CF1)와 직접 접할 수 있다. 차광 패턴(BM_1)은 두께 방향으로 차광 패턴(BM_1)을 관통하는 슬릿부(SLP)를 포함할 수 있다. 슬릿부(SLP)는 도 7에 도시된 바와 같이, 하나의 차광 패턴(BM_1)마다 2개로 형성된 것으로 예시되었지만, 이에 제한되지 않고 슬릿부(SLP)는 하나의 차광 패턴(BM_1)마다 1개 또는 3개 이상일 수도 있다.
차광 패턴(BM_1)은 차광 영역(BA) 상의 차광 패턴(BM)과 동일한 적층 구조를 가질 수 있다. 상술한 바와 같이, 제1 비표시 영역(NDA-1)의 광 투과부(LTU_1)와 직접 접할 수 있고, 제2 표시 장치(10-2)의 경우, 제1 파장 변환부(WLC1)는 광 투과부(LTU_1)와 직접 접하고, 차광 패턴(BM_1)은 슬릿부(SLP)를 포함함으로써, 제1 표시 장치(10-1)의 경우 제3 발광 영역(LA3)에서 생성된 상기 제3 광을 외부로 방출할 수 있고, 제2 표시 장치(10-2)의 경우 제1 발광 영역(LA1)에서 생성된 상기 제1 광을 외부로 방출할 수 있다. 이로 인해, 외부에서의 제1 표시 장치(10-1)와 제2 표시 장치(10-2) 간 경계 시인을 최소화할 수 있다는 이점이 있다.
도 8은 도 7의 인접한 제1 표시 장치와 제2 표시 장치의 각각의, 컬러 필터층, 및 광 변환층을 보여주는 평면도이다.
도 7 및 도 8을 함께 참조하면, 슬릿부(SLP)는 제2 방향(Y1, Y2)을 따라 연장된 라인 형상을 갖고, 차광 패턴(BM_1)는 적어도 하나의 슬릿부(SLP)를 포함하기 때문에 도 8에 도시된 바와 같이, 제2 방향(Y1, Y2)을 따라 연장된 복수의 패턴들을 포함할 수 있다. 즉, 차광 패턴(BM_1)은 복수의 패턴들과 적어도 하나의 슬릿부(SLP)로 이루어질 수 있다. 몇몇 실시예에서, 슬릿부(SLP)는 도 8에서와 같이 제2 방향(Y1, Y2)을 따라 연장된 라인 형상을 갖지 않고, 아일랜드(ISLAND) 형상이나, 무작위 형상을 가질 수도 있다.
한편, 슬릿부(SLP)가 도 8에서와 같이 제2 방향(Y1, Y2)을 따라 연장된 라인 형상을 갖는 경우, 슬릿부(SLP)의 제1 방향(X1, X2)의 폭(W2)은 차광 패턴(BM_1)의 상기 패턴의 제1 방향(X1, X2)의 폭(W1) 대비 10~30%일 수 있다.
슬릿부(SLP)의 제1 방향(X1, X2)의 폭(W2)은 차광 패턴(BM_1)의 상기 패턴의 제1 방향(X1, X2)의 폭(W1) 대비 10% 이상임으로써, 슬릿부(SLP)를 통해 인접한 발광 영역(LA1, LA3)으로부터 생성된 광이 외부로 방출되어 표시 장치(10-1, 10-2) 간 경계 시인이 방지되며, 슬릿부(SLP)의 제1 방향(X1, X2)의 폭(W2)은 차광 패턴(BM_1)의 상기 패턴의 제1 방향(X1, X2)의 폭(W1) 대비 30% 이하임으로써, 비표시 영역(NDA-1, NDA-2)에서의 외광 반사를 줄일 수 있다.
도 9 내지 도 12는 도 7의 제1 표시 장치의 제조 방법의 몇몇 공정 단계들을 보여주는 단면도들이다. 도 9 내지 도 12는 제1 표시 장치(10-1) 기준으로 도 7의 차광 패턴(BM_1) 및 슬릿부(SLP)의 제조 방법을 설명하기 위한 도면들이다. 제1 표시 장치(10-1)를 기준으로 차광 패턴(BM_1) 및 슬릿부(SLP)의 제조 방법을 설명하지만, 제2 내지 제4 표시 장치(10-2, 10-3, 10-4)의 차광 패턴(BM_1) 및 슬릿부(SLP)의 제조 방법도 이와 동일하다.
우선, 도 9를 참조하면, 저굴절층(LRL) 상의 차광 영역(BA), 제3 발광 영역(LA3), 및 제1 비표시 영역(NDA-1) 상에 제1 컬러 필터(CF1)를 전면적으로 형성한다.
이어서, 도 10을 참조하면, 제1 컬러 필터(CF1) 상의 차광 영역(BA), 제3 발광 영역(LA3), 및 제1 비표시 영역(NDA-1) 상에 제2 컬러 필터(CF2)를 전면적으로 형성한다.
이어서, 도 11을 참조하면, 제2 컬러 필터(CF2) 상의 차광 영역(BA), 제3 발광 영역(LA3), 및 제1 비표시 영역(NDA-1) 상에 제3 컬러 필터(CF3)를 전면적으로 형성한다.
이어서, 도 7 및 도 12를 참조하면, 도 7의 슬릿부(SLP)를 형성하기 위해, 제1 비표시 영역(NDA-1) 상의 순차 적층된 제1 컬러 필터(CF1), 제2 컬러 필터(CF2), 및 제3 컬러 필터(CF3)의 슬릿부(SLP) 형성 공간을 커팅한다. 상기 커팅 공정은 본 기술분야에 널리 알려져 있는 바 자세한 설명은 생략하기로 한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
TD: 타일형 표시 장치
10-1, 10-2, 10-3, 10-4: 제1 내지 제4 표시 장치
100: 기판

Claims (20)

  1. 제1 발광 영역, 제2 발광 영역, 제3 발광 영역, 및 인접한 발광 영역들 사이에 위치한 차광 영역을 포함하는 표시 영역, 및 상기 표시 영역의 주변의 비표시 영역이 정의된 기판;
    상기 기판 상의 상기 제1 발광 영역, 상기 제2 발광 영역, 및 상기 제3 발광 영역 상에 위치한 발광 소자들; 및
    상기 발광 소자들 상의 광변환층을 포함하고,
    상기 광변환층은 상기 제1 발광 영역에 배치된 제1 파장 변환부, 상기 제2 발광 영역에 배치된 제2 파장 변환부, 상기 제3 발광 영역에 배치된 광 투과부, 및 상기 차광 영역에 배치된 뱅크를 포함하고,
    상기 비표시 영역은 상기 표시 영역의 테두리부에 위치하고,
    상기 광 투과부는 상기 비표시 영역에 더 배치된 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 발광 영역, 상기 제2 발광 영역, 상기 제3 발광 영역, 및 상기 차광 영역은 화소를 구성하고, 평면상, 상기 비표시 영역에 인접한 상기 화소의 상기 제3 발광 영역은 상기 비표시 영역에 인접 배치된 표시 장치.

  3. 제2 항에 있어서,
    평면상, 상기 제3 발광 영역은 상기 비표시 영역에 직접 접하는 표시 장치.
  4. 제3 항에 있어서,
    상기 제3 발광 영역의 상기 광 투과부는 상기 비표시 영역의 상기 광 투과부와 직접 접하는 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 파장 변환부는 제1 파장 시프터를 포함하고, 상기 제1 파장 시프터는 상기 발광 소자로부터 제공된 광을 적색광으로 파장 변환하는 표시 장치.
  6. 제5 항에 있어서,
    상기 제2 파장 변환부는 제2 파장 시프터를 포함하고, 상기 제2 파장 시프터는 상기 발광 소자로부터 제공된 광을 녹색광으로 파장 변환하는 표시 장치.
  7. 제6 항에 있어서,
    상기 광 투과부는 산란체를 포함하고, 상기 광 투과부는 상기 발광 소자로부터 제공된 광을 상기 산란체를 통해 산란시키는 표시 장치.
  8. 제1 항에 있어서,
    상기 광변환층 상에 배치된 컬러 필터층을 더 포함하고, 상기 컬러 필터층은 상기 제1 발광 영역에 배치된 제1 컬러 필터, 상기 제2 발광 영역에 배치된 제2 컬러 필터, 및 상기 제3 발광 영역에 배치된 제3 컬러 필터를 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 컬러 필터, 상기 제2 컬러 필터, 및 상기 제3 컬러 필터는 상기 차광 영역, 및 상기 비표시 영역에 더 배치된 표시 장치.
  10. 제9 항에 있어서,
    상기 비표시 영역에서, 상기 제1 컬러 필터, 상기 제2 컬러 필터, 및 상기 제3 컬러 필터는 순차 적층되어 차광 패턴을 구성하는 표시 장치.
  11. 제10 항에 있어서,
    상기 비표시 영역에서, 상기 차광 패턴은 두께 방향으로 상기 차광 패턴을 관통하는 슬릿부를 포함하는 표시 장치.
  12. 제11 항에 있어서,
    상기 슬릿부는 폭은 상기 비표시 영역의 폭의 10~30%인 표시 장치.
  13. 제1 표시 장치, 상기 제1 표시 장치와 인접한 제2 표시 장치, 및 상기 제1 표시 장치와 상기 제2 표시 장치 사이의 실링부를 포함하고,
    상기 제1 표시 장치 및 상기 제2 표시 장치 각각은,
    제1 발광 영역, 제2 발광 영역, 제3 발광 영역, 및 인접한 발광 영역들 사이에 위치한 차광 영역을 포함하는 표시 영역, 및 상기 표시 영역의 주변의 비표시 영역이 정의된 기판,
    상기 기판 상의 상기 제1 발광 영역, 상기 제2 발광 영역, 및 상기 제3 발광 영역 상에 위치한 발광 소자들, 및
    상기 발광 소자들 상의 광변환층을 포함하고,
    상기 제1 표시 장치 및 상기 제2 표시 장치 각각의, 상기 광변환층은 상기 제1 발광 영역에 배치된 제1 파장 변환부, 상기 제2 발광 영역에 배치된 제2 파장 변환부, 상기 제3 발광 영역에 배치된 광 투과부, 및 상기 차광 영역에 배치된 뱅크를 포함하고,
    상기 제1 표시 장치의 상기 제2 표시 장치와 인접한 상기 비표시 영역과 상기 제2 표시 장치의 상기 제1 표시 장치와 인접한 상기 비표시 영역에는 상기 광 투과부가 더 배치된 타일형 표시 장치.
  14. 제13 항에 있어서,
    상기 광변환층 상에 배치된 컬러 필터층을 더 포함하고, 상기 컬러 필터층은 상기 제1 발광 영역에 배치된 제1 컬러 필터, 상기 제2 발광 영역에 배치된 제2 컬러 필터, 및 상기 제3 발광 영역에 배치된 제3 컬러 필터를 포함하고, 상기 제1 컬러 필터, 상기 제2 컬러 필터, 및 상기 제3 컬러 필터는 상기 차광 영역, 및 상기 비표시 영역에 더 배치된 타일형 표시 장치.
  15. 제14 항에 있어서,
    상기 비표시 영역에서, 상기 제1 컬러 필터, 상기 제2 컬러 필터, 및 상기 제3 컬러 필터는 순차 적층되어 차광 패턴을 구성하는 타일형 표시 장치.
  16. 제15 항에 있어서,
    상기 비표시 영역에서, 상기 차광 패턴은 두께 방향으로 상기 차광 패턴을 관통하는 슬릿부를 포함하는 타일형 표시 장치.
  17. 제16 항에 있어서,
    상기 슬릿부는 폭은 상기 비표시 영역의 폭의 10~30%인 타일형 표시 장치.
  18. 제13 항에 있어서,
    상기 제1 표시 장치의 상기 제2 표시 장치와 인접한 상기 비표시 영역의 상기 광 투과부는 상기 제3 발광 영역의 상기 광 투과부와 직접 접하는 타일형 표시 장치.
  19. 제18 항에 있어서,
    상기 제2 표시 장치의 상기 제1 표시 장치와 인접한 상기 비표시 영역의 상기 광 투과부는 상기 제1 발광 영역의 상기 제1 파장 변환부와 직접 접하는 타일형 표시 장치.
  20. 제19 항에 있어서,
    상기 제1 파장 변환부는 제1 파장 시프터를 포함하고, 상기 제1 파장 시프터는 상기 발광 소자로부터 제공된 광을 적색광으로 파장 변환하고, 상기 제2 파장 변환부는 제2 파장 시프터를 포함하고, 상기 제2 파장 시프터는 상기 발광 소자로부터 제공된 광을 녹색광으로 파장 변환하고, 상기 광 투과부는 산란체를 포함하고, 상기 광 투과부는 상기 발광 소자로부터 제공된 광을 상기 산란체를 통해 산란시키는 타일형 표시 장치.
KR1020220026096A 2022-02-28 2022-02-28 표시 장치 KR20230129101A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220026096A KR20230129101A (ko) 2022-02-28 2022-02-28 표시 장치
US17/969,049 US20230275115A1 (en) 2022-02-28 2022-10-19 Display device
CN202320315477.3U CN219610468U (zh) 2022-02-28 2023-02-24 显示装置及拼接显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220026096A KR20230129101A (ko) 2022-02-28 2022-02-28 표시 장치

Publications (1)

Publication Number Publication Date
KR20230129101A true KR20230129101A (ko) 2023-09-06

Family

ID=87758303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220026096A KR20230129101A (ko) 2022-02-28 2022-02-28 표시 장치

Country Status (3)

Country Link
US (1) US20230275115A1 (ko)
KR (1) KR20230129101A (ko)
CN (1) CN219610468U (ko)

Also Published As

Publication number Publication date
CN219610468U (zh) 2023-08-29
US20230275115A1 (en) 2023-08-31

Similar Documents

Publication Publication Date Title
KR20220041970A (ko) 타일형 표시 장치
KR20220016388A (ko) 타일형 표시 장치
KR20220004896A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20220021062A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20220124305A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
KR20220127410A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
KR20220018122A (ko) 타일형 표시 장치
US11837589B2 (en) Tiled display device
KR20220102187A (ko) 타일형 표시 장치
KR20220014347A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20230129101A (ko) 표시 장치
KR20230016738A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20220037005A (ko) 타일형 표시 장치
KR20230020039A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
KR20220079713A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20220030475A (ko) 타일형 표시 장치
KR20220097570A (ko) 타일형 표시 장치
KR20230089603A (ko) 표시 장치 및 이의 제조 방법
US20230275188A1 (en) Display device, method of manufacturing the same and tiled display device including the same
KR20220060074A (ko) 표시 장치 및 이의 제조 방법
KR20230129107A (ko) 표시 장치
KR20220129141A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20220117363A (ko) 표시 장치
KR20230126282A (ko) 발광 소자, 발광 소자의 제조 방법 및 표시 장치의 제조 방법
KR20230142050A (ko) 표시 장치 및 이의 제조 방법