KR20230123900A - Mask integrated frame and high-resolution pixel formation method - Google Patents
Mask integrated frame and high-resolution pixel formation method Download PDFInfo
- Publication number
- KR20230123900A KR20230123900A KR1020230021731A KR20230021731A KR20230123900A KR 20230123900 A KR20230123900 A KR 20230123900A KR 1020230021731 A KR1020230021731 A KR 1020230021731A KR 20230021731 A KR20230021731 A KR 20230021731A KR 20230123900 A KR20230123900 A KR 20230123900A
- Authority
- KR
- South Korea
- Prior art keywords
- mask
- frame
- pitch
- width
- ppi
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
- H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/04—Coating on selected surface areas, e.g. using masks
- C23C14/042—Coating on selected surface areas, e.g. using masks using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/351—Thickness
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은 프레임 일체형 마스크 및 고해상도 OLED 화소 형성 방법에 관한 것이다. 본 발명에 따른 고해상도 OLED 화소 형성 방법은, 프레임 일체형 마스크를 사용하여 반도체 웨이퍼 상에 고해상도 OLED 화소를 형성하는 방법으로서, 상기 프레임 일체형 마스크는, 중공 영역이 형성된 프레임; 상기 프레임 상에 연결되고 복수의 마스크 패턴을 포함하는 마스크;를 포함하고, 아래 (1) 및 (2)의 경우에 대해, 상기 마스크는, 마스크 패턴이 제2 폭을 가지며, 이웃하는 상기 마스크 패턴의 중심 간의 피치가 제1 피치를 가지며, (1) 저해상도 PPI(pixel per inch) 마스크는 제1 마스크 패턴이 제1 폭을 가지고, 이웃하는 상기 제1 마스크 패턴의 중심 간의 피치가 제1 피치를 가짐, (2) 고해상도 PPI 마스크는 제2 마스크 패턴이 상기 제1 폭보다 작은 폭인 제2 폭을 가지고, 이웃하는 상기 제2 마스크 패턴의 중심 간의 피치가 상기 제1 피치보다 작은 제2 피치를 가짐, 상기 프레임 일체형 마스크를 사용하여 제1 화소 형성 공정을 수행한 후, 상기 마스크의 마스크 패턴의 위치를 제1 피치의 50% 이하만큼 시프팅(shifting) 하여 제2 화소 형성 공정을 수행하는 것을 특징으로 한다.The present invention relates to a frame-integrated mask and a method of forming a high-resolution OLED pixel. A method of forming a high-resolution OLED pixel according to the present invention is a method of forming a high-resolution OLED pixel on a semiconductor wafer using a frame-integrated mask, wherein the frame-integrated mask comprises: a frame in which a hollow region is formed; A mask connected on the frame and including a plurality of mask patterns; for the cases (1) and (2) below, the mask has a second width, and the mask pattern is adjacent to the mask pattern. has a first pitch, (1) in a low-resolution PPI (pixel per inch) mask, a first mask pattern has a first width, and a pitch between centers of adjacent first mask patterns has a first pitch (2) In the high-resolution PPI mask, a second mask pattern has a second width smaller than the first width, and a pitch between centers of neighboring second mask patterns has a second pitch smaller than the first pitch After performing the first pixel formation process using the frame-integrated mask, the second pixel formation process is performed by shifting the position of the mask pattern of the mask by 50% or less of the first pitch. to be
Description
본 발명은 프레임 일체형 마스크 및 고해상도 OLED 화소 형성 방법에 관한 것이다. 보다 상세하게는, 반도체 웨이퍼 상에 화소를 형성할 때 사용하고, 초고해상도의 마스크 패턴을 정밀하게 형성할 수 있는 프레임 일체형 마스크 및 그 제조 방법에 관한 것이다.The present invention relates to a frame-integrated mask and a method of forming a high-resolution OLED pixel. More specifically, it relates to a frame-integrated mask that can be used when forming pixels on a semiconductor wafer and can precisely form an ultra-high resolution mask pattern, and a manufacturing method thereof.
OLED 제조 공정에서 화소를 형성하는 기술로, 박막의 금속 마스크(Shadow Mask)를 기판에 밀착시켜서 원하는 위치에 유기물을 증착하는 FMM(Fine Metal Mask) 법이 주로 사용된다.As a technology for forming pixels in the OLED manufacturing process, the FMM (Fine Metal Mask) method, which deposits organic materials on a desired location by attaching a thin metal shadow mask to the substrate, is mainly used.
기존의 OLED 제조 공정에서는 마스크 박막을 제조한 후, 마스크를 OLED 화소 증착 프레임에 용접 고정시켜 사용하는데, 고정시키는 과정에서 대면적 마스크의 정렬이 잘 되지 않는 문제점이 있었다. 또한, 프레임에 용접 고정하는 과정에서 마스크 막의 두께가 너무 얇고 대면적이기 때문에 하중에 의해 마스크가 쳐지거나 뒤틀어지는 문제점이 있었다.In the existing OLED manufacturing process, after manufacturing a mask thin film, the mask is welded and fixed to the OLED pixel deposition frame for use, but there was a problem that the large area mask was not well aligned during the fixing process. In addition, in the process of welding fixing to the frame, the thickness of the mask film is too thin and the mask has a large area, so there is a problem that the mask is sagging or twisted by a load.
초고화질의 OLED 제조 공정에서는 1 ㎛ 이하의 미세한 정렬의 오차도 화소 증착의 실패로 이어질 수 있으므로, 마스크가 쳐지거나 뒤틀리는 등의 변형을 방지하고, 정렬을 명확하게 할 수 있는 기술 등의 개발이 필요한 실정이다.In the ultra-high-definition OLED manufacturing process, even a fine alignment error of 1 μm or less can lead to pixel deposition failure, so it is necessary to develop technologies that can prevent distortion such as sagging or twisting of the mask and clear alignment. The situation is.
한편, 최근에는 VR(virtual reality) 기기에 적용되는 마이크로 디스플레이(micro display)가 주목받고 있다. 마이크로 디스플레이는 VR 기기에서 사용자의 바로 눈 앞에서 영상을 나타내기 위해, 기존의 디스플레이들보다 더욱 작은 화면 크기를 가지면서도, 작은 화면 내에서 고화질을 구현해야 한다. 따라서, 기존의 초고화질의 OLED 제조 공정에 사용되는 마스크보다 크기가 작은 마스크 패턴과, 화소 증착 공정 전에 마스크의 더욱 미세한 정렬이 필요한 실정이다.Meanwhile, recently, a micro display applied to a virtual reality (VR) device is attracting attention. In order to display an image right in front of a user's eyes in a VR device, the micro display must have a smaller screen size than existing displays and implement high definition within a small screen. Therefore, a mask pattern smaller in size than a mask used in a conventional ultra-high-definition OLED manufacturing process and finer alignment of the mask before a pixel deposition process are required.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 문제점을 해결하기 위하여 안출된 것으로서, 마이크로 디스플레이(micro display)의 초고화질 화소를 구현할 수 있는 프레임 일체형 마스크 및 고해상도 OLED 화소 형성 방법을 제공하는 것을 그 목적으로 한다.Accordingly, the present invention has been made to solve various problems of the prior art as described above, and the object of the present invention is to provide a frame-integrated mask and a method of forming a high-resolution OLED pixel capable of implementing ultra-high-definition pixels of a micro display. to be
또한, 본 발명은 마스크의 정렬을 명확하게 하여 화소 증착의 안정성을 향상시킬 수 있는 프레임 일체형 마스크 및 고해상도 OLED 화소 형성 방법을 제공하는 것을 그 목적으로 한다.In addition, an object of the present invention is to provide a frame-integrated mask and a method of forming a high-resolution OLED pixel capable of improving the stability of pixel deposition by clearly aligning the mask.
그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.However, these tasks are illustrative, and the scope of the present invention is not limited thereby.
본 발명의 상기의 목적은, 프레임 일체형 마스크를 사용하여 반도체 웨이퍼 상에 고해상도 OLED 화소를 형성하는 방법으로서, 상기 프레임 일체형 마스크는, 중공 영역이 형성된 프레임; 상기 프레임 상에 연결되고 복수의 마스크 패턴을 포함하는 마스크;를 포함하고, 아래 (1) 및 (2)의 경우에 대해, 상기 마스크는, 마스크 패턴이 제2 폭을 가지며, 이웃하는 상기 마스크 패턴의 중심 간의 피치가 제1 피치를 가지며, (1) 저해상도 PPI(pixel per inch) 마스크는 제1 마스크 패턴이 제1 폭을 가지고, 이웃하는 상기 제1 마스크 패턴의 중심 간의 피치가 제1 피치를 가짐, (2) 고해상도 PPI 마스크는 제2 마스크 패턴이 상기 제1 폭보다 작은 폭인 제2 폭을 가지고, 이웃하는 상기 제2 마스크 패턴의 중심 간의 피치가 상기 제1 피치보다 작은 제2 피치를 가짐, 상기 프레임 일체형 마스크를 사용하여 제1 화소 형성 공정을 수행한 후, 상기 마스크의 마스크 패턴의 위치를 제1 피치의 50% 이하만큼 시프팅(shifting) 하여 제2 화소 형성 공정을 수행하는, 고해상도 OLED 화소 형성 방법에 의해 달성된다.The above object of the present invention is a method of forming a high-resolution OLED pixel on a semiconductor wafer using a frame-integrated mask, wherein the frame-integrated mask comprises: a frame in which a hollow region is formed; A mask connected on the frame and including a plurality of mask patterns; for the cases (1) and (2) below, the mask has a second width, and the mask pattern is adjacent to the mask pattern. has a first pitch, (1) in a low-resolution PPI (pixel per inch) mask, a first mask pattern has a first width, and a pitch between centers of adjacent first mask patterns has a first pitch (2) In the high-resolution PPI mask, a second mask pattern has a second width smaller than the first width, and a pitch between centers of neighboring second mask patterns has a second pitch smaller than the first pitch , After performing the first pixel formation process using the frame-integrated mask, shifting the position of the mask pattern of the mask by 50% or less of the first pitch to perform the second pixel formation process, high resolution It is achieved by an OLED pixel formation method.
상기 저해상도 PPI 마스크는 500 PPI 내지 2,000 PPI의 해상도를 가지고, 상기 고해상도 PPI 마스크는 적어도 2,000 PPI 보다 큰 해상도를 가질 수 있다.The low-resolution PPI mask may have a resolution of 500 PPI to 2,000 PPI, and the high-resolution PPI mask may have a resolution greater than at least 2,000 PPI.
상기 마스크의 두께는 5㎛ 내지 12㎛이고, 상기 고해상도 PPI 마스크의 두께는 1㎛ 내지 4.5㎛일 수 있다.The mask may have a thickness of 5 μm to 12 μm, and the high-resolution PPI mask may have a thickness of 1 μm to 4.5 μm.
상기 마스크 패턴은 상부의 대공부 패턴 및 하부의 소공부 패턴이 연결되어 형성되고, 상기 마스크 패턴의 제2 폭은 상기 소공부 패턴의 폭에 대응할 수 있다.The mask pattern may be formed by connecting an upper large hole pattern and a lower small hole pattern, and a second width of the mask pattern may correspond to a width of the small hole pattern.
상기 프레임 일체형 마스크를 사용하여 제1 화소 형성 공정을 수행한 후, 상기 마스크의 마스크 패턴의 위치를 제1 피치의 50% 만큼 시프팅 하여 제2 화소 형성 공정을 수행할 수 있다.After the first pixel formation process is performed using the frame-integrated mask, a second pixel formation process may be performed by shifting a position of a mask pattern of the mask by 50% of a first pitch.
그리고, 본 발명의 상기의 목적은, 반도체 웨이퍼 상에 고해상도 OLED 화소를 형성하는 프레임 일체형 마스크로서, 중공 영역이 형성된 프레임; 상기 프레임 상에 연결되고 복수의 마스크 패턴을 포함하는 마스크;를 포함하고, 아래 (1) 및 (2)의 경우에 대해, 상기 마스크는, 마스크 패턴이 제2 폭을 가지며, 이웃하는 상기 마스크 패턴의 중심 간의 피치가 제1 피치를 가지는, 프레임 일체형 마스크에 의해 달성된다. And, the above object of the present invention is a frame-integrated mask for forming a high-resolution OLED pixel on a semiconductor wafer, comprising: a frame in which a hollow region is formed; A mask connected on the frame and including a plurality of mask patterns; for the cases (1) and (2) below, the mask has a second width, and the mask pattern is adjacent to the mask pattern. The pitch between the centers of is achieved by a frame-integrated mask, with a first pitch.
(1) 저해상도 PPI(pixel per inch) 마스크는 제1 마스크 패턴이 제1 폭을 가지고, 이웃하는 상기 제1 마스크 패턴의 중심 간의 피치가 제1 피치를 가짐, (2) 고해상도 PPI 마스크는 제2 마스크 패턴이 상기 제1 폭보다 작은 폭인 제2 폭을 가지고, 이웃하는 상기 제2 마스크 패턴의 중심 간의 피치가 상기 제1 피치보다 작은 제2 피치를 가짐.(1) In the low-resolution PPI (pixel per inch) mask, a first mask pattern has a first width, and a pitch between centers of adjacent first mask patterns has a first pitch, (2) A high-resolution PPI mask has a second The mask pattern has a second width smaller than the first width, and a pitch between centers of adjacent second mask patterns has a second pitch smaller than the first pitch.
상기 프레임 상에 연결되고 테두리가 원형 형상을 가지며, 적어도 상기 프레임의 중공 영역 상에 배치되는 그리드부를 포함하는 그리드 시트부;를 더 포함하고, 상기 그리드 시트부는, 상기 프레임 상에 연결되는 테두리부; 제1 방향으로 연장 형성되고 양단이 상기 테두리부에 연결되는 복수의 제1 그리드부; 상기 제1 방향에 수직인 제2 방향으로 연장 형성되어 상기 제1 그리드부와 교차되고, 양단이 상기 테두리부에 연결되는 복수의 제2 그리드부;를 포함하며, 상기 그리드 시트부 상에 원형 형상을 가지는 상기 마스크가 연결될 수 있다.A grid sheet portion connected to the frame, having a circular edge, and including a grid portion disposed on at least a hollow region of the frame, wherein the grid sheet portion includes: an edge portion connected to the frame; a plurality of first grid parts extending in a first direction and having both ends connected to the edge part; and a plurality of second grid parts extending in a second direction perpendicular to the first direction, crossing the first grid part, and having both ends connected to the edge part, and having a circular shape on the grid sheet part. The mask having can be connected.
상기와 같이 구성된 본 발명에 따르면, 마이크로 디스플레이(micro display)의 초고화질 화소를 구현할 수 있는 효과가 있다.According to the present invention configured as described above, there is an effect of implementing ultra-high-definition pixels of a micro display.
또한, 본 발명에 따르면, 마스크의 정렬을 명확하게 하여 화소 증착의 안정성을 향상시킬 수 있는 효과가 있다.In addition, according to the present invention, there is an effect of improving the stability of pixel deposition by clearly aligning the mask.
물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.Of course, the scope of the present invention is not limited by these effects.
도 1은 본 발명의 일 실시예에 따른 프레임 일체형 마스크를 나타내는 개략도이다.
도 2는 도 1의 A-A' 개략 측단면도이다.
도 3은 본 발명의 일 실시예에 따른 그리드 시트부와 프레임의 연결 형태를 나타내는 개략 평면도 및 B-B' 개략 측단면도이다.
도 4는 본 발명의 일 실시예에 따른 마스크를 나타내는 개략 평면도 및 E-E' 개략 측단면도이다.
도 5 내지 도 8은 본 발명의 일 실시예에 따른 제1 템플릿 상에 그리드 금속막을 접착하고 그리드 시트부를 형성하여 그리드 시트부가 지지된 제1 템플릿을 제조하는 과정을 나타내는 개략도이다.
도 9 내지 도 10은 본 발명의 일 실시예에 따른 그리드 시트부가 지지된 제1 템플릿을 프레임 상에 로딩하여 그리드 시트부를 프레임에 연결하는 과정을 나타내는 개략도이다.
도 11 내지 도 13은 본 발명의 일 실시예에 따른 제2 템플릿 상에 마스크 금속막을 접착하고 마스크 패턴을 형성하여 마스크가 지지된 제2 템플릿을 제조하는 과정을 나타내는 개략도이다.
도 14 내지 도 16은 본 발명의 일 실시예에 따른 마스크 금속막에 마스크 패턴을 형성하여 마스크를 제조하는 과정을 나타내는 개략도이다.
도 17은 본 발명의 다른 실시예에 따른 마스크 금속막에 마스크 패턴을 형성하여 마스크를 제조하는 과정을 나타내는 개략도이다.
도 18 내지 도 19는 본 발명의 일 실시예에 따른 마스크가 지지된 제2 템플릿을 그리드 시트부 상에 로딩하여 마스크를 그리드 시트부에 연결하는 과정을 나타내는 개략도이다.
도 20은 본 발명의 여러 실시예에 따른 마스크와 그리드 시트부의 연결 형태를 나타내는 개략도이다.
도 21은 본 발명의 일 실시예에 따른 프레임 일체형 마스크를 적용한 OLED 화소 증착 장치를 나타내는 개략도이다.
도 22는 본 발명의 다른 실시예에 따른 그리드 시트부와 프레임의 연결 형태를 나타내는 개략 평면도 및 B-B' 개략 측단면도이다.
도 23은 본 발명의 다른 실시예에 따른 마스크를 나타내는 개략 평면도 및 E-E' 개략 측단면도이다.
도 24는 본 발명의 일 실시예에 따른 프레임 일체형 마스크를 사용하여 고해상도의 OLED 화소를 증착하는 과정을 나타내는 개략도이다.
도 25 내지 도 26은 여러 실시예에 따른 마스크의 형태를 나타내는 개략도이다.
도 27는 비교예에 따른 2,000 PPI 해상도 구현을 위한 마스크의 형태를 나타내는 개략도이다.
도 28는 본 발명의 일 실시예에 따른 4,000 PPI 해상도 구현을 위한 마스크의 형태를 나타내는 개략도이다.1 is a schematic diagram showing a frame-integrated mask according to an embodiment of the present invention.
2 is an AA′ schematic side cross-sectional view of FIG. 1 .
3 is a schematic plan view and a schematic cross-sectional side view of BB′ showing a connection form of a grid sheet portion and a frame according to an embodiment of the present invention.
4 is a schematic plan view and a schematic side cross-sectional view of EE' showing a mask according to an embodiment of the present invention.
5 to 8 are schematic diagrams illustrating a process of manufacturing a first template supported by a grid sheet portion by attaching a grid metal film to a first template and forming a grid sheet portion according to an embodiment of the present invention.
9 to 10 are schematic views illustrating a process of connecting the grid sheet to the frame by loading the first template supported by the grid sheet on the frame according to an embodiment of the present invention.
11 to 13 are schematic diagrams illustrating a process of manufacturing a second template supported by a mask by attaching a mask metal film to the second template and forming a mask pattern according to an embodiment of the present invention.
14 to 16 are schematic diagrams illustrating a process of manufacturing a mask by forming a mask pattern on a mask metal film according to an embodiment of the present invention.
17 is a schematic diagram illustrating a process of manufacturing a mask by forming a mask pattern on a mask metal film according to another embodiment of the present invention.
18 to 19 are schematic diagrams illustrating a process of connecting a mask to a grid sheet by loading a second template with a mask supported on a grid sheet according to an embodiment of the present invention.
20 is a schematic diagram illustrating a connection form of a mask and a grid sheet part according to various embodiments of the present invention.
21 is a schematic diagram illustrating an OLED pixel deposition apparatus to which a frame-integrated mask is applied according to an embodiment of the present invention.
22 is a schematic plan view and a schematic cross-sectional side view of BB′ showing a connection form of a grid sheet portion and a frame according to another embodiment of the present invention.
23 is a schematic plan view and a schematic side cross-sectional view of EE' showing a mask according to another embodiment of the present invention.
24 is a schematic diagram illustrating a process of depositing a high-resolution OLED pixel using a frame-integrated mask according to an embodiment of the present invention.
25 to 26 are schematic diagrams illustrating shapes of masks according to various embodiments.
27 is a schematic diagram illustrating a shape of a mask for implementing a resolution of 2,000 PPI according to a comparative example.
28 is a schematic diagram showing a shape of a mask for implementing a resolution of 4,000 PPI according to an embodiment of the present invention.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭하며, 길이 및 면적, 두께 등과 그 형태는 편의를 위하여 과장되어 표현될 수도 있다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The detailed description of the present invention which follows refers to the accompanying drawings which illustrate, by way of illustration, specific embodiments in which the present invention may be practiced. These embodiments are described in sufficient detail to enable one skilled in the art to practice the present invention. It should be understood that the various embodiments of the present invention are different from each other but are not necessarily mutually exclusive. For example, specific shapes, structures, and characteristics described herein may be implemented in one embodiment in another embodiment without departing from the spirit and scope of the invention. Additionally, it should be understood that the location or arrangement of individual components within each disclosed embodiment may be changed without departing from the spirit and scope of the invention. Accordingly, the detailed description set forth below is not to be taken in a limiting sense, and the scope of the present invention, if properly described, is limited only by the appended claims, along with all equivalents as claimed by those claims. Similar reference numerals in the drawings indicate the same or similar functions in various aspects, and the length, area, thickness, and the like may be exaggerated for convenience.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily practice the present invention.
도 1은 본 발명의 일 실시예에 따른 프레임 일체형 마스크(10)를 나타내는 개략도이다. 도 2는 도 1의 A-A' 개략 측단면도이다. 도 3은 본 발명의 일 실시예에 따른 그리드 시트부(30)와 프레임(40)의 연결 형태를 나타내는 개략 평면도 및 B-B' 개략 측단면도이다. 도 4는 본 발명의 일 실시예에 따른 마스크(20)를 나타내는 개략 평면도 및 E-E' 개략 측단면도이다.1 is a schematic diagram showing a frame-integrated
최근에 VR(virtual reality) 기기에 적용되는 마이크로 디스플레이(micro display)는 대면적의 기판이 아닌, 반도체 웨이퍼, 실리콘 웨이퍼와 같은 대상 기판(900)[도 21 참조]에 대하여 화소 증착 공정을 수행할 수 있다. 마이크로 디스플레이는 화면이 사용자의 눈 앞에 바로 위치하게 되므로, 대면적의 크기보다는 약 1 ~ 2인치 크기 정도로 작은 화면을 가지게 된다. 이에 더하여, 사용자의 눈 앞에 가까이 위치하기 때문에 해상도는 더욱 높게 구현될 필요가 있다.Recently, a micro display applied to VR (virtual reality) devices is capable of performing a pixel deposition process on a target substrate 900 (see FIG. 21) such as a semiconductor wafer or a silicon wafer, rather than a large-area substrate. can Since the screen of the micro display is located right in front of the user's eyes, it has a small screen of about 1 to 2 inches rather than a large area. In addition to this, since it is located close to the user's eyes, it is necessary to implement a higher resolution.
따라서, 본 발명은 일변의 길이가 1,000m를 넘는 대면적의 대상 기판에 대한 화소 형성 공정에서 사용하기 보다는, 200mm, 300mm, 450mm 급의 반도체 웨이퍼 대상 기판(900) 상에서 화소 형성 공정을 진행하되 초고화질로서 화소를 형성할 수 있는 프레임 일체형 마스크(10)의 제조 방법 및 프레임 일체형 마스크(10)를 제공하는 것을 목적으로 한다.Therefore, the present invention proceeds the pixel formation process on a 200mm, 300mm, and 450mm semiconductor
예를 들어, 현재 QHD 화질의 경우는 500~600 PPI(pixel per inch)로 화소의 크기가 약 30~50㎛에 이르며, 4K UHD, 8K UHD 고화질의 경우는 이보다 높은 ~860 PPI, ~1600 PPI 등의 해상도를 가지게 된다. VR 기기에 직접 적용되는 마이크로 디스플레이, 또는 VR 기기에 끼워서 사용되는 마이크로 디스플레이는 약 2,000 PPI 이상급의 초고화질을 목표로 하고 있고, 화소의 크기는 약 5~10㎛ 정도에 이르게 된다. 반도체 웨이퍼, 실리콘 웨이퍼의 경우, 반도체 공정에서 개발된 기술을 활용하여 유리기판에 비해 미세하고 정밀한 공정이 가능하므로 고해상도 마이크로 디스플레이의 기판으로 채용될 수 있다. 본 발명은 이러한 반도체 웨이퍼 상에 화소를 형성할 수 있는 프레임 일체형 마스크(10)인 것을 특징으로 한다.For example, in the case of the current QHD picture quality, the pixel size reaches about 30 ~ 50㎛ with 500 ~ 600 PPI (pixel per inch), and in the case of 4K UHD and 8K UHD high-definition, ~860 PPI and ~1600 PPI are higher than this. resolution, etc. A micro-display applied directly to a VR device or a micro-display used by being inserted into a VR device aims for ultra-high resolution of about 2,000 PPI or higher, and the pixel size reaches about 5 to 10 μm. In the case of semiconductor wafers and silicon wafers, they can be used as substrates for high-resolution micro-displays because finer and more precise processes are possible compared to glass substrates by utilizing technologies developed in semiconductor processing. The present invention is characterized in that it is a frame-integrated
도 1 및 도 2를 참조하면, 본 발명은 반도체 웨이퍼를 대상 기판(900)[도 21 참조]으로 하여 화소 증착 공정을 수행하기 위해, 마스크(20)가 반도체 웨이퍼(또는, 실리콘 웨이퍼)에 대응하는 형상을 가지는 것을 특징으로 한다. 마스크(20)의 형상이 반도체 웨이퍼에 대응한다는 의미는, 마스크(20)가 반도체 웨이퍼와 동일한 크기 및 형상을 가지거나, 반도체 웨이퍼와 크기 및 형상은 상이하지만 적어도 동축을 이루고 마스크 패턴(P)이 반도체 웨이퍼의 형상 내에 배치되는 상태까지 포함하는 것임을 밝혀둔다. 또한, 반도체 웨이퍼에 대응하는 형상을 가진 마스크(20)는 프레임(30)과 일체로 연결되어 마스크 정렬을 명확하게 하는 것을 특징으로 한다.1 and 2, in the present invention, a
프레임 일체형 마스크(10)는 마스크(20), 그리드 시트부(30) 및 프레임(40)을 포함할 수 있다. 프레임(40)의 일부 표면에 그리드 시트부(30)가 부착될 수 있다. 그리고, 그리드 시트부(30)의 일부 표면에 마스크(20)가 부착될 수 있다. 즉, 프레임(40) 상에 그리드 시트부(30)가 부착되고, 그리드 시트부(30) 상에 마스크(20)가 부착될 수 있다.The frame-integrated
도 1, 도 2 및 도 4를 참조하면, 마스크(20)는 셀부(C), 구획부(SR), 더미부(DM)를 포함할 수 있다. 마스크(20) 중 그리드 시트부(30)와 접촉되지 않고 마스크 패턴(P)이 형성된 부분을 셀부(C), 셀부(C) 사이에 배치되는 부분을 구획부(SR), 그리드 시트부(30)에 일부 부착된 부분을 더미부(DM)로 나타낸다. 셀부(C), 구획부(SR), 원형 더미부(DM)는 형성된 위치에 따라 명칭과 부호를 달리 기재하였지만, 셀부(C), 구획부(SR)와 더미부(DM)는 분리된 영역이 아니며, 동일한 재질을 가지며 일체로 연결되는 구성이다. 다시 말해, 셀부(C), 구획부(SR), 원형 더미부(DM)는 압연(rolling), 전주 도금(electroforming) 등의 공정에서 동시에 형성되는 마스크(20)의 각 부분이다. 이하의 설명에서 셀부(C), 구획부(SR), 더미부(DM)는 마스크(20)와 혼용되어 사용될 수 있다.Referring to FIGS. 1, 2, and 4 , the
마스크(20)는 인바(invar) 또는 슈퍼 인바(super invar) 재질인 것이 바람직하고, 원형의 반도체 웨이퍼에 대응하도록 원형의 형상일 수 있다. 마스크(20)는 200mm, 300mm, 450mm 등의 반도체 웨이퍼에 상응하거나 큰 크기를 가질 수 있다.The
종래의 마스크는 대면적 기판에 대응하도록 사각, 다각형 등의 형태를 가진다. 그리고, 이 마스크에 대응하도록 프레임도 사각, 다각형 등의 형태를 가지게 되며, 마스크가 각진 모서리를 포함하므로, 모서리에 스트레스(stress)가 집중되는 문제점이 발생할 수 있다. 스트레스가 집중되면 마스크의 일부분에만 다른 힘이 작용하게 되므로, 마스크가 뒤틀리거나 일그러질 수 있고, 이는 화소 정렬의 실패로 이어질 수 있다. 특히, 2,000 PPI 이상의 초고화질에서는 마스크의 모서리에 스트레스가 집중되는 것을 피해야 한다.A conventional mask has a shape such as a square or a polygon to correspond to a large-area substrate. In addition, the frame also has a shape such as a square or a polygon to correspond to the mask, and since the mask includes angled corners, a problem in which stress is concentrated at the corners may occur. When stress is concentrated, a different force is applied to only a portion of the mask, and thus the mask may be twisted or distorted, which may lead to pixel alignment failure. In particular, in the ultra-high resolution of 2,000 PPI or higher, it is necessary to avoid concentrating stress on the edge of the mask.
따라서, 본 발명의 마스크(20)는 원형의 형상을 가짐에 따라, 모서리를 포함하지 않는 것을 특징으로 한다. 즉, 마스크(20)의 더미부(DM)가 원형의 형상으로 모서리를 포함하지 않을 수 있다. 모서리가 없으므로, 마스크(20)의 특정 부분에 다른 힘이 작용하게 되는 문제를 해소할 수 있고, 원형 테두리를 따라서 스트레스가 균일하게 분산될 수 있다. 이에 따라, 마스크(20)가 뒤틀리거나 일그러지지 않고, 화소 정렬을 명확히 하는데 기여할 수 있게 되며, 2,000 PPI 이상의 마스크 패턴(P)을 구현할 수 있는 이점을 지닌다. 본 발명은 열팽창계수가 낮은 원형의 반도체 웨이퍼(또는, 실리콘 웨이퍼)와, 스트레스가 테두리를 따라 균일하게 분산되는 원형의 마스크(20)를 대응시켜 화소 증착 공정을 수행함에 따라, 약 5~10㎛ 정도에 이르는 화소를 증착할 수 있게 된다.Therefore, as the
셀부(C)에는 복수의 마스크 패턴(P)이 형성될 수 있다. 마스크 패턴(P)은 R, G, B에 대응하는 복수의 화소 패턴(P)이다. 마스크 패턴(P)들은 측부가 기울어진 형상, 테이퍼(Taper) 형상, 또는 상부에서 하부로 갈수록 패턴 폭이 넓어지는 형상을 가질 수 있다. 수많은 마스크 패턴(P)들은 군집을 이루어 디스플레이 셀부(C) 하나를 구성할 수 있다. 디스플레이 셀부(C)는 대각선의 길이가 약 1~2인치 정도로, 하나의 디스플레이에 대응하는 영역이다. 또는 디스플레이 셀부(C)는 복수의 디스플레이에 대응하는 영역일 수도 있다.A plurality of mask patterns P may be formed in the cell portion C. The mask pattern P is a plurality of pixel patterns P corresponding to R, G, and B. The mask patterns P may have slanted sides, a taper shape, or a shape in which the pattern width increases from top to bottom. Numerous mask patterns P may form a cluster to form one display cell portion C. The display cell portion C has a diagonal length of about 1 to 2 inches, and is an area corresponding to one display. Alternatively, the display cell portion C may be an area corresponding to a plurality of displays.
마스크 패턴(P)은 대략 테이퍼 형상을 가질 수 있고, 패턴 폭은 수 내지 십수㎛의 크기, 바람직하게는 약 5~10㎛의 크기(2,000 PPI 이상의 해상도)로 형성될 수 있다. 마스크 패턴(P)은 PR을 통한 패터닝, 레이저 가공 등을 통해 형성될 수 있지만, 이에 제한되는 것은 아니다.The mask pattern P may have a substantially tapered shape, and may have a pattern width of several to several tens of μm, preferably about 5 to 10 μm (resolution of 2,000 PPI or more). The mask pattern P may be formed through PR patterning, laser processing, or the like, but is not limited thereto.
마스크(20)는 복수의 셀부(C)를 포함할 수 있다. 복수의 셀부(C)는 제1 방향(x축 방향) 및 제1 방향에 수직하는 제2 방향(y축 방향)으로 상호 소정의 간격을 두고 배치될 수 있다. 도 1에서는 21개의 셀부(C)가 제1, 2 방향을 따라 배치된 것이 도시되나, 이에 제한되지는 않는다. 셀부(C) 사이에 구획부(SR)가 배치될 수 있다. 셀부(C) 및 구획부(SR)는 프레임(40)의 중공 영역(R)에 대응하는 위치에 배치될 수 있다. 셀부(C) 및 구획부(SR)는 마스크(20) 중 더미부(DM)보다 중심부에 배치되는 부분이다.The
더미부(DM)는 테두리가 원형 형상 또는 반도체 웨이퍼에 대응하는 형상으로 마스크(20)의 외곽 형상을 정의할 수 있다. 더미부(DM)의 적어도 일부가 그리드 시트부(30) 상에 연결될 수 있다. 구체적으로, 더미부(DM)의 적어도 일부가 그리드 시트부(30)의 테두리부(31)의 적어도 일부와 부착 연결될 수 있다. 더미부(DM)와 테두리부(31) 사이에 제2 용접부(WB2)가 형성됨에 따라 상호 부착될 수 있다. 그리드 시트부(30)의 테두리부(31)의 내주에 가깝게 마스크(20)가 부착될 수 있도록, 제2 용접부(WB2)는 제1 용접부(WB1)보다 마스크(20) 중심부 방향으로 내측에 형성되는 것이 바람직하다.The dummy part DM may define the outer shape of the
도 1 내지 도 3을 참조하면, 그리드 시트부(30)는 테두리부(31), 복수의 제1 그리드부(33), 복수의 제2 그리드부(35)를 포함할 수 있다. 테두리부(31), 제1, 2 그리드부(33, 35)는 명칭과 부호를 달리 기재하였지만, 테두리부(31), 제1, 2 그리드부(33, 35)는 분리된 영역이 아니며, 동일한 재질을 가지며 일체로 연결되는 구성이다. 다시 말해, 테두리부(31), 제1, 2 그리드부(33, 35)는 압연(rolling), 전주 도금(electroforming) 등의 공정에서 동시에 형성되는 그리드 시트부(30)의 각 부분이다. 이하의 설명에서 테두리부(31), 제1, 2 그리드부(33, 35)는 그리드 시트부(30)와 혼용되어 사용될 수 있다.Referring to FIGS. 1 to 3 , the
그리드 시트부(30)는 인바(invar) 또는 슈퍼 인바(super invar) 재질인 것이 바람직하고, 원형의 반도체 웨이퍼에 대응하도록 테두리부(31)가 원형의 형상일 수 있다. 마스크(20)가 상부에 연결될 수 있도록, 그리드 시트부(30)는 마스크(20)보다 동일하거나, 적어도 큰 형상일 수 있다.The
테두리부(31)는 테두리가 마스크(20)에 대응하는 형상으로 그리드 시트부(30)의 외곽 형상을 정의할 수 있다. 테두리부(31)는 원형 링 형상일 수 있다. 테두리부(31)의 적어도 일부가 프레임(40) 상에 연결될 수 있다. 테두리부(31)와 프레임(40) 사이에 제1 용접부(WB1)가 형성됨에 따라 상호 부착될 수 있다.The
복수의 제1 그리드부(33)는 제1 방향으로 연장 형성되고 양단이 테두리부(31)에 연결될 수 있다. 그리고, 복수의 제2 그리드부(35)는 제1 방향에 수직인 제2 방향으로 연장 형성되어 제1 그리드부(33)와 교차되고 양단이 테두리부(31)에 연결될 수 있다. 제1 그리드부(33)들은 각각 상호 간격을 이루며 평행하게 배치되고, 제2 그리드부(35)들은 각각 상호 간격을 이루며 평행하게 배치된다. 그리고, 제1, 2 그리드부(33, 35)가 프레임(40)의 중공 영역(R) 상에서 상호 교차되므로, 교차된 부분에 매트릭스 형태로 빈 공간(CR)이 나타날 수 있다. 이 빈 공간(CR)은 마스크(20)의 셀부(C)가 배치되는 공간으로 셀 영역(CR)[도 3 참조]이라고 지칭한다.The plurality of
제2 용접부(WB2)를 개재하여 그리드 시트부(30) 상에 마스크(20)가 연결될 수 있다. 그리드 시트부(30)의 테두리부(31)는 마스크(20)의 더미부(DM)와 접촉하고, 그리드 시트부(30)의 제1, 2 그리드부(33, 35)는 마스크(20)의 구획부(SR)에 접촉할 수 있다. 즉, 제1, 2 그리드부(33, 35)는 구획부(SR)의 하부에 배치될 수 있다.The
그리드 시트부(30)도 마스크(20)처럼 테두리가 원형의 형상을 가지고, 모서리를 포함하지 않으므로, 그리드 시트부(30)의 특정 부분에 다른 힘이 작용하게 되는 문제를 해소할 수 있다. 그리고, 원형 테두리를 따라서 스트레스가 균일하게 분산될 수 있다. 이에 따라, 그리드 시트부(30)가 뒤틀리거나 일그러지지 않는데 기여할 수 있다. 이러한 원형의 그리드 시트부(30) 상에 원형의 마스크(20)를 연결하므로, 스트레스를 이중으로 분산시킬 수 있는 효과가 있다. 게다가, 그리드 시트부(30)의 제1, 2 그리드부(33, 35)는 마스크(20)의 구획부(SR)의 하부에 배치되어 마스크(20)가 전체적으로 지지함에 따라 매우 얇은 두께의 마스크(20)가 셀부(C) 및 구획부(SR)에서 처짐이 발생하는 것을 방지한다. 결국, 마스크(20) 및 그리드 시트부(30)가 뒤틀리지 않고 화소 정렬을 명확히 하는데 기여할 수 있게 되며, 2,000 PPI 이상의 고해상도를 구현할 수 있는 효과가 있다.Since the
한편, 그리드 시트부(30)과 마스크(20)는 제2 용접부(WB2)를 통해 연결되는 것 외에, 제3 용접부(WB3)를 통해 더 연결될 수 있다. 그리드 시트부(30)의 테두리부(31)는 마스크(20)의 더미부(DM)는 제2 용접부(WB2)를 통해 긴밀히 부착되나, 그리드 시트부(30)의 내측 부분인 제1, 2 그리드부(33, 35)와 구획부(SR) 사이에는 들뜸이 발생할 수 있다. 이에 따라, 제1, 2 그리드부(33, 35)와 구획부(SR)의 적어도 일부에 제3 용접부(WB3)를 형성하여 긴밀히 부착되도록 할 수 있다. 제3 용접부(WB3)의 형성, 즉, 용접 비드를 형성됨에 따라 주변 요소에 스트레스가 작용하여 마스크 패턴(P)의 위치가 변하는 것을 방지하기 위해, 제3 용접부(WB3)는 셀부(C)의 마스크 패턴(P)에 상대적으로 멀리 떨어진 위치인 제1, 2 그리드부(33, 35)의 교차점에 형성할 수 있다. 하지만, 반드시 이에 제한되지는 않고, 제3 용접부(WB3)는 제1, 2 그리드부(33, 35) 상에 형성할 수 있다.Meanwhile, the
프레임부(40)에는 가운데가 개구된 중공 영역(R)이 형성될 수 있다. 중공 영역(R)은 그리드 시트부(30)가 쳐지거나 뒤틀리지 않게 팽팽하게 지지할 수 있도록 그리드 시트부(30)의 테두리부(31)에 대응하는 형상인 것이 바람직하다. 이에 따라 중공 영역(R)은 원 형상일 수 있다. A hollow region R having an open center may be formed in the
한편, 도 1에서는 전체적으로 사각 형태의 프레임부(40)에 원 형상의 중공 영역(R)이 형성된 실시예가 도시되나, 프레임부(40)는 제1 프레임부 상에 원 형상의 중공 영역(R)이 형성된 링 형상의 제2 프레임부가 연결된 형태일 수도 있다. 제1 프레임부는 제2 프레임부의 하부에서 일체로 연결되는 형상이라면, 원형판, 사각판, 원형 링 형상, 사각 링 형상 등의 중공 영역(R)을 제공하기 위해 가운데가 비어있는 범위 내에서 다양한 형상을 가질 수 있다. 그리고, 링 형상의 제2 프레임부 상에 그리드 시트부(30)가 연결될 수 있다. Meanwhile, although FIG. 1 shows an embodiment in which a circular hollow region R is formed in a
그리드 시트부(30)의 외주 방향을 따라, 프레임부(40)에 부착된 테두리부(31)의 폭은 일정할 수 있다. 즉, 원형 테두리부(31)의 외주 방향을 따라 모든 부분에서 프레임부(40)에 부착되는 면적이 일정할 수 있다. 또한, 마스크(20)의 외주 방향을 따라, 그리드 시트부(30)에 부착된 더미부(DM)의 폭은 일정할 수 있다. 즉, 원형 더미부(DM)의 외주 방향을 따라 모든 부분에서 테두리부(31)에 부착되는 면적이 일정할 수 있다. 외주 방향을 따라 부착되는 면적이 일정하게 되므로, 마스크(20) 및 그리드 시트부(30)의 스트레스가 균일하게 분산되는 효과를 가지며, 마스크(20) 및 그리드 시트부(30)를 원형으로 형성함에 따라 스트레스가 균일하게 분산되는 효과가 더욱 향상될 수 있다.A width of the
프레임부(40)의 두께는 그리드 시트부(30)의 두께보다 두꺼울 수 있다. 프레임부(40)는 프레임 일체형 마스크(10)의 전체 강성을 담당하기 때문에 수 mm 내지 수 cm의 두께로 형성될 수 있다.The thickness of the
그리드 시트부(30)의 경우는, 실질적으로 두꺼운 시트를 제조하는 공정이 어렵고, 너무 두꺼우면 식각으로 셀 영역(CR)을 형성하기가 어려워지며, OLED 화소 증착 공정에서 유기물 소스(600)[도 21 참조]가 마스크(20)를 통과하는 경로를 막는 문제(shadow effect)를 발생시킬 수 있다. 반대로, 두께가 너무 얇아지면 마스크(20)를 지지할 정도의 강성 확보가 어려울 수 있다. 이에 따라, 그리드 시트부(30)는 프레임부(40)의 두께보다는 얇지만, 마스크(20)보다는 두꺼운 것이 바람직하다. 그리드 시트부(30)의 두께는 약 20㎛ 내지 50㎛ 정도로 형성될 수 있다.In the case of the
2,000 PPI(pixel per inch)보다 높은 마스크 패턴(P)의 해상도를 구현하기 위해, 마스크(20)의 두께는 약 2㎛ 내지 12㎛ 정도로 형성될 수 있다. 마스크(20)의 두께가 이보다 두꺼우면 전체적으로 테이퍼 형상을 가지는 마스크 패턴(P)들의 폭 또는 마스크 패턴(P)의 간격을 상기 해상도에 맞게 형성하기 어려워질 수 있다.In order to realize a resolution of the mask pattern P higher than 2,000 pixels per inch (PPI), the
도 5 내지 도 8은 본 발명의 일 실시예에 따른 제1 템플릿(50) 상에 그리드 금속막(30')을 접착하고 그리드 시트부(30)를 형성하여 그리드 시트부(30)가 지지된 제1 템플릿(50)을 제조하는 과정을 나타내는 개략도이다.5 to 8 show a grid metal film 30' attached to a
도 5를 참조하면, 제1 템플릿(template; 50)을 준비할 수 있다. 제1 템플릿(50)은 그리드 금속막(30') 또는 그리드 시트부(30)가 일면 상에 접착되어 지지된 상태로 이동시킬 수 있는 매개체이다. 그리드 금속막(30') 또는 그리드 시트부(30)가 전체적으로 지지될 수 있도록 제1 템플릿(50)의 크기는 그리드 금속막(30') 또는 그리드 시트부(30)보다 면적이 동일하거나 큰 평판 형상일 수 있고, 그리드 금속막(30') 또는 그리드 시트부(30)의 형상에 대응하는 원 형상인 것이 바람직하다.Referring to FIG. 5 , a
제1 템플릿(50)은 웨이퍼, 글래스(glass), 실리카(silica), 내열유리, 석영(quartz), 알루미나(Al2O3), 붕규산유리(borosilicate glass), 지르코니아(zirconia) 등의 재질을 사용할 수 있다.The
제1 템플릿(50)의 상부에서 조사하는 레이저(L)가 그리드 시트부(30)의 테두리부(31) 일부에 도달할 수 있도록, 제1 템플릿(50)에는 레이저 통과공(51)이 형성될 수 있다. 레이저 통과공(51)은 그리드 시트부(30)와 프레임(40) 사이에 형성할 제1 용접부(WB1)의 위치 및 개수에 대응하도록 제1 템플릿(50)에 형성될 수 있다. 제1 용접부(WB1)는 테두리부(31)를 따라서 원 방향으로 상호 이격되며 형성될 수 있으므로, 레이저 통과공(51)도 이에 대응하도록 제1 템플릿(50)의 테두리 주변에서 원 방향으로 상호 이격되도록 형성될 수 있다.A laser pass-through
제1 템플릿(50)의 일면에는 임시접착부(55)가 형성될 수 있다. 임시접착부(55)는 그리드 시트부(30)가 프레임(40)에 부착되기 전까지 그리드 시트부(30)가 임시로 제1 템플릿(50)의 일면에 접착되어 제1 템플릿(50) 상에 지지되도록 할 수 있다.A
임시접착부(55)는 열을 가함에 따라 분리가 가능한 접착제 또는 접착 시트, UV 조사에 의해 분리가 가능한 접착제 또는 접착시트를 사용할 수 있다.The temporary
일 예로, 임시접착부(55)는 액체 왁스(liquid wax)를 사용할 수 있다. 액체 왁스는 반도체 웨이퍼의 폴리싱 단계 등에서 이용되는 왁스와 동일한 것을 사용할 수 있고, 그 유형이 특별히 한정되지는 않는다. 액체 왁스는 주로 유지력에 관한 접착력, 내충격성 등을 제어하기 위한 수지 성분으로 아크릴, 비닐아세테이트, 나일론 및 다양한 폴리머와 같은 물질 및 용매를 포함할 수 있다. 일 예로, 임시접착부(55)는 수지 성분으로 아크릴로나이트릴 뷰타디엔 고무(ABR, Acrylonitrile butadiene rubber), 용매 성분으로 n-프로필알코올을 포함하는 SKYLIQUID ABR-4016을 사용할 수 있다. 액체 왁스는 스핀 코팅을 사용하여 임시접착부(55) 상에 형성할 수 있다.For example, the temporary
액체 왁스인 임시접착부(55)는 85℃~100℃보다 높은 온도에서는 점성이 낮아지고, 85℃보다 낮은 온도에서 점성이 커지고 고체처럼 일부 굳을 수 있어, 그리드 시트부(30)와 제1 템플릿(50)을 고정 접착할 수 있다.The temporary
또 다른 예로, 임시접착부(55)는 열박리 테이프(thermal release tape)를 사용할 수 있다. 열박리 테이프는 가운데에 PET 필름 등의 코어 필름이 배치되고, 코어 필름의 양면에 열박리가 가능한 점착층(thermal release adhesive)이 배치되며, 점착층의 외곽에 박리 필름/이형 필름가 배치된 형태일 수 있다. 여기서 코어 필름의 양면에 배치되는 점착층은 상호 박리되는 온도가 상이할 수 있다.As another example, the temporary
다음으로, 도 6을 참조하면, 제1 템플릿(50) 상에 그리드 금속막(30')을 접착할 수 있다. 액체 왁스를 85℃ 이상으로 가열하고 그리드 금속막(30')을 제1 템플릿(50)에 접촉시킨 후, 그리드 금속막(30') 및 제1 템플릿(50)을 롤러 사이에 통과시켜 접착을 수행할 수 있다.Next, referring to FIG. 6 , a
그리드 금속막(30')은 일면 또는 양면에 표면 결함 제거 공정과 두께 감축 공정이 수행된 것을 사용할 수 있다. 도 6처럼 제1 템플릿(50) 상에 그리드 금속막(30')을 접착한 후 표면 결함 제거 공정과 두께 감축 공정을 수행할 수도 있다. 표면 결함 제거 공정 및 두께 감축 공정에 의해 그리드 금속막(30')의 두께가 약 20㎛ 내지 50㎛ 정도로 감축될 수 있다. 물론, 이미 두께가 감축된 그리드 금속막(30')을 제1 템플릿(50)에 접착할 수도 있다.The grid metal film 30' may be formed by performing a surface defect removal process and a thickness reduction process on one or both surfaces. As shown in FIG. 6 , a surface defect removal process and a thickness reduction process may be performed after the
다음으로, 도 7을 참조하면, 그리드 금속막(30') 상에 패턴화된 절연부(MA)를 형성할 수 있다. 절연부(MA)는 프린팅 법 등을 이용하여 포토레지스트 재질로 형성될 수 있다.Next, referring to FIG. 7 , a patterned insulating portion MA may be formed on the
이어서, 그리드 금속막(30')의 식각(EC)을 수행할 수 있다. 건식 식각, 습식 식각 등의 방법을 제한없이 사용할 수 있고, 식각 결과 절연부(MA) 사이의 빈 공간으로 노출된 그리드 금속막(30')의 부분이 식각(EC)될 수 있다. 그리드 금속막(30')의 식각된 부분은 약 1~2인치 정도의 마이크로 디스플레이에 대응하는 크기이며, 이 부분은 셀 영역(CR)으로 제공될 수 있다. 식각(EC) 후 그리드 금속막(30')은 테두리부(31), 제1, 2 그리드부(33, 35)가 형성된 그리드 시트부(30)가 될 수 있다.Subsequently, etching (EC) of the grid metal layer 30' may be performed. Methods such as dry etching and wet etching may be used without limitation, and as a result of the etching, portions of the
이어서, 도 8을 참조하면, 절연부(MA)를 제거하여 그리드 시트부(30)를 지지하는 제1 템플릿(50)의 제조를 완료할 수 있다.Next, referring to FIG. 8 , manufacturing of the
도 9 내지 도 10은 본 발명의 일 실시예에 따른 그리드 시트부(30)가 지지된 제1 템플릿(50)을 프레임(40) 상에 로딩하여 그리드 시트부(30)를 프레임(40)에 연결하는 과정을 나타내는 개략도이다.9 to 10 show that the
도 9를 참조하면, 그리드 시트부(30)가 접착 지지된 제1 템플릿(50)을 프레임(40) 상에 로딩할 수 있다. 제1 템플릿(50)은 척(90)에 의해 이동될 수 있다. 일 예로, 진공 척(90)에 의해 그리드 시트부(30)가 접착된 제1 템플릿(50) 면의 반대 면을 흡착하여 이송할 수 있다.Referring to FIG. 9 , the
그리드 시트부(30)가 프레임(40)에 접촉 대응될 수 있다. 즉, 그리드 시트부(30)의 테두리부(31)가 중공 영역(R) 외측의 프레임(40)의 상면 상에 접촉 대응될 수 있다. 제1 템플릿(50)을 프레임(40) 상에 로딩하는 것으로 그리드 시트부(30)를 프레임(40) 상에 대응시킬 수 있다. 제1 템플릿(50)이 그리드 시트부(30)를 압착하므로, 그리드 시트부(30)와 프레임(40)은 긴밀히 맞닿을 수 있다.The
이어서, 레이저 통과공(51)을 지나도록 그리드 시트부(30)에 레이저(L)를 조사하여 레이저 용접에 의해 그리드 시트부(30)를 프레임(40)에 부착할 수 있다. 레이저 용접된 테두리부(31)와 프레임(40) 사이에는 용접 비드인 제1 용접부(WB1)가 생성되고, 제1 용접부(WB1)는 그리드 시트부(30)[또는, 테두리부(31)]와 프레임(40)을 일체로 연결할 수 있다.Subsequently, the
다음으로, 도 10을 참조하면, 그리드 시트부(30)를 프레임(40)에 부착한 후, 그리드 시트부(30)와 제1 템플릿(50)을 분리(debonding)할 수 있다. 그리드 시트부(30)와 제1 템플릿(50)의 분리는 임시접착부(55)에 열 인가(ET), 화학적 처리(CM), 초음파 인가(US), UV 인가(UV) 중 적어도 어느 하나를 통해 수행할 수 있다. 일 예로, 85℃~100℃보다 높은 온도의 열을 인가하면 임시접착부(55)의 점성이 낮아지게 되고, 그리드 시트부(30)와 제1 템플릿(50)의 접착력이 약해지게 되어, 그리드 시트부(30)와 제1 템플릿(50)이 분리될 수 있다. 다른 예로, IPA, 아세톤, 에탄올 등의 화학 물질에 임시접착부(55)를 침지함으로서 임시접착부(55)를 용해, 제거 등의 방식으로 그리드 시트부(30)와 제1 템플릿(50)이 분리될 수 있다. 다른 예로, 초음파를 인가하거나, UV를 인가하면 그리드 시트부(30)와 제1 템플릿(50)의 접착력이 약해지게 되어, 그리드 시트부(30)와 제1 템플릿(50)이 분리될 수 있다.Next, referring to FIG. 10 , after the
이에 따라, 프레임(40) 상에 그리드 시트부(30)가 연결된 형태가 완성된다.Accordingly, a form in which the
도 11 내지 도 13은 본 발명의 일 실시예에 따른 제2 템플릿(60) 상에 마스크 금속막(20')을 접착하고 마스크 패턴(P)을 형성하여 마스크(20)가 지지된 제2 템플릿(60)을 제조하는 과정을 나타내는 개략도이다. 이하에서, 제2 템플릿(60)은 별도의 설명이 없는 한 상술한 제1 템플릿(50)과 크기, 형상을 제외하고는 실질적으로 동일한 구성이다. 11 to 13 show a second template in which a
도 11을 참조하면, 제2 템플릿(60)을 준비할 수 있다. 제2 템플릿(60)은 레이저 통과공(61)이 형성되고, 임시접착부(65)가 형성될 수 있다. 다음으로, 제2 템플릿(60) 상에 마스크 금속막(20')을 접착할 수 있다. 제2 템플릿(60)과 마스크 금속막(20')을 접착하는 방법은 도 6의 제1 템플릿(50)과 그리드 금속막(30')을 접착하는 방법에 대응한다.Referring to FIG. 11 , a
마스크 금속막(20')은 일면 또는 양면에 표면 결함 제거 공정과 두께 감축 공정이 수행된 것을 사용할 수 있다. 도 11처럼 제2 템플릿(60) 상에 마스크 금속막(20')을 접착한 후 표면 결함 제거 공정과 두께 감축 공정을 수행할 수도 있다. 표면 결함 제거 공정 및 두께 감축 공정에 의해 마스크 금속막(20')의 두께가 약 2㎛ 내지 12㎛ 정도로 감축될 수 있다. 물론, 이미 두께가 감축된 마스크 금속막(20')을 제2 템플릿(60)에 접착할 수도 있다. 특히, 그리드 금속막(30')보다 마스크 금속막(20')에서 표면 결함 제거와 두께 감축 공정이 중요하게 고려될 수 있다. 인바막에는 결정립들이 불규칙하게 포함된 상태일 수 있고, 압연 인바막은 압연 공정(rolling)에 의해 표면의 결정립은 압연 방향으로 늘어난 불균일한 형태인 반면 중앙부의 결정립은 균일한 형태를 가진다. 따라서, 균일한 결정립을 가지는 중앙부 부분을 사용하여 식각 공정을 진행하는 것이 미세하고 균일한 마스크 패턴(P)의 형성에 유리하다.The
또한, 마스크 금속막(20')의 하부면과 임시접착부(65) 사이에 포토레지스트 같은 절연부(미도시)를 더 개재되도록 할 수 있다. 도 12 단계에서 식각액이 마스크 금속막(20')과 임시접착부(65)의 계면까지 진입하여 임시접착부(65)/제2 템플릿(60)을 손상시키고, 상기 계면에서 마스크 금속막(20')을 측면 방향으로 더 식각함에 따라 마스크 패턴(P)의 식각 오차를 발생시키는 것을 방지하기 위해서 절연부를 더 형성하는 것이다. 식각액에 강한 내구성을 가지도록 절연부는 경화성 네거티브 포토레지스트, 에폭시를 포함하는 네거티브 포토레지스트 중 적어도 어느 하나를 포함할 수 있다. 일 예로, 에폭시 기반의 SU-8 포토레지스트, 블랙 매트릭스(black matrix) 포토레지스트를 사용하여 임시접착부(65)의 베이킹, 절연부(MA)의 베이킹[도 12 참조] 등의 과정에서 같이 경화가 되도록 하는 것이 바람직하다. 물론, 상술한 도 7의 단계에서 임시접착부(55)와 그리드 금속막(30') 사이에도 절연부(미도시)를 더 개재할 수 있으나, 테두리부(31), 제1, 2 그리드(33, 35)는 마스크 패턴(P)보다는 큰 스케일로 형성되므로, 절연부의 중요도는 상대적으로 낮을 수 있다.In addition, an insulating portion (not shown) such as photoresist may be further interposed between the lower surface of the mask metal layer 20' and the temporary
다음으로, 도 12를 참조하면, 마스크 금속막(20') 상에 패턴화된 절연부(MB)를 형성할 수 있다. 절연부(MB)는 프린팅 법 등을 이용하여 포토레지스트 재질로 형성될 수 있다.Next, referring to FIG. 12 , a patterned insulating portion MB may be formed on the
이어서, 마스크 금속막(20')의 식각(EC)을 수행할 수 있다. 건식 식각, 습식 식각 등의 방법을 제한없이 사용할 수 있고, 식각 결과 절연부(MB) 사이의 빈 공간으로 노출된 마스크 금속막(20')의 부분이 식각(EC)될 수 있다. 마스크 금속막(20')의 식각(EC)된 부분은 마스크 패턴(P)을 구성하고, 복수의 마스크 패턴(P)이 형성된 마스크(20)가 제조될 수 있다.Subsequently, etching (EC) of the mask metal layer 20' may be performed. Methods such as dry etching and wet etching may be used without limitation, and as a result of the etching, a portion of the
이어서, 도 13을 참조하면, 절연부(MB)를 제거하여 셀부(C), 구획부(SR), 더미부(DM)를 포함하는 마스크(20)를 지지하는 제2 템플릿(60)의 제조를 완료할 수 있다.Subsequently, referring to FIG. 13 , manufacture of a
도 14 내지 도 16은 본 발명의 일 실시예에 따른 마스크 금속막(20')에 마스크 패턴(P)을 형성하여 마스크(20)를 제조하는 과정을 나타내는 개략도이다. 도 12에서 마스크 금속막(20')에 식각(EC)을 수행하여 마스크 패턴(P)을 형성할때, 2,000 PPI의 초고해상도를 구현하기 위한 식각 방법을 구체적으로 더 설명한다. 이하에서, 제1, 2 절연부(M1, M2)는 도 12의 절연부(MB)에 포함되고, 제1, 2 마스크 패턴(P1, P2)은 마스크 패턴(P)에 포함되는 것으로 이해될 수 있다. 설명의 편의상 제2 템플릿(60) 등의 구성은 도시를 생략한다.14 to 16 are schematic diagrams illustrating a process of manufacturing a
도 14의 첫번째 도면을 참조하면, 마스크 금속막(20')의 일면(상면) 상에 패턴화된 제1 절연부(M1)를 형성할 수 있다. 제1 절연부(M1)는 프린팅 법 등을 이용하여 포토레지스트 재질로 형성할 수 있다.Referring to the first drawing of FIG. 14 , a patterned first insulating portion M1 may be formed on one surface (upper surface) of the
제1 절연부(M1)는 블랙 매트릭스 포토레지스트(black matrix photoresist) 또는 상부에 금속 코팅막이 형성된 포토레지스트 재질일 수 있다. 블랙 매트릭스 포토레지스트는, 디스플레이 패널의 블랙 매트릭스를 형성하는데 사용하는 블랙 매트릭스 수지(resin black matrix)를 포함하는 재질일 수 있다. 블랙 매트릭스 포토레지스트는 일반 포토레지스트보다 광 차단 효과가 클 수 있다. 또한, 상부에 금속 코팅막이 형성된 포토레지스트도 금속 코팅막에 의해 상부에서 조사되는 광을 차단하는 효과가 클 수 있다.The first insulating part M1 may be made of a black matrix photoresist or a photoresist material having a metal coating layer formed thereon. The black matrix photoresist may be a material containing a black matrix resin used to form a black matrix of a display panel. A black matrix photoresist may have a greater light blocking effect than a general photoresist. In addition, a photoresist having a metal coating layer formed thereon may also have a high effect of blocking light irradiated from the top by the metal coating layer.
다음으로, 도 14의 두번째 도면을 참조하면, 마스크 금속막(20')의 일면(상면)에서 습식 식각(WE1)으로 소정 깊이만큼 대공부 패턴(P1)을 형성할 수 있다. 습식 식각(WE1)을 수행할 때, 마스크 금속막(20')이 관통되지 않도록 해야한다. 그리하여, 대공부 패턴(P1)은 마스크 금속막(20')을 관통하지는 않고 대략 원호 형상으로 형성될 수 있다. 즉, 대공부 패턴(P1)의 깊이 값은 마스크 금속막(20')의 두께보다는 적을 수 있다.Next, referring to the second drawing of FIG. 14 , a hole pattern P1 may be formed to a predetermined depth by wet etching (WE1) on one surface (upper surface) of the mask metal film 20'. When performing the wet etching (WE1), it is necessary to prevent penetration of the mask metal layer 20'. Thus, the large hole pattern P1 may be formed in a substantially circular arc shape without penetrating the mask metal layer 20'. That is, the depth value of the hole pattern P1 may be smaller than the thickness of the mask metal layer 20'.
습식 식각(WE1)은 등방성 식각 특성을 가지기 때문에, 대공부 패턴(P1)의 폭(R2)은 제1 절연부(M1)의 패턴 사이 간격(R3)과 동일한 폭을 가지지 않고, 제1 절연부(M1)의 패턴 사이 간격(R3)보다 넓은 폭을 가질 수 있다. 다시 말해, 제1 절연부(M1)의 양측 하부에 언더컷(undercut, UC)이 형성되므로, 대공부 패턴(P1)의 폭(R2)은 제1 절연부(M1)의 패턴 사이 간격(R3)보다는 언더컷(UC)이 형성된 폭만큼 더 클 수 있다.Since the wet etching (WE1) has an isotropic etching characteristic, the width (R2) of the large portion pattern (P1) does not have the same width as the interval (R3) between the patterns of the first insulating portion (M1), the first insulating portion It may have a wider width than the interval R3 between the patterns of (M1). In other words, since undercuts (UC) are formed on both lower portions of the first insulating portion M1, the width R2 of the large portion pattern P1 is equal to the interval R3 between the patterns of the first insulating portion M1. It may be greater than the width of the undercut UC.
다음으로, 도 14의 세번째 도면을 참조하면, 마스크 금속막(20')의 일면(상면) 상에 제2 절연부(M2)를 형성할 수 있다. 제2 절연부(M2)는 프린팅 법 등을 이용하여 포토레지스트 재질로 형성할 수 있다. 제2 절연부(M2)는 후술할 언더컷(UC)이 형성되는 공간에 남겨야 하기 때문에, 포지티브 타입의 포토레지스트 재질인 것이 바람직하다.Next, referring to the third drawing of FIG. 14 , a second insulating portion M2 may be formed on one surface (upper surface) of the
마스크 금속막(20')의 일면(상면) 상에 제2 절연부(M2)가 형성되므로, 일부는 제1 절연부(M1) 상에 형성되고, 일부는 대공부 패턴(P1) 내에 채워질 수 있다.Since the second insulating portion M2 is formed on one surface (upper surface) of the mask metal film 20', a portion of the second insulating portion M2 may be formed on the first insulating portion M1 and a portion may be filled in the hole portion pattern P1. there is.
제2 절연부(M2)는 용매에 희석(dilution)된 포토레지스트를 사용할 수 있다. 농도가 높은 포토레지스트 용액을 마스크 금속막(20') 및 제1 절연부(M1) 상에 형성하면, 제1 절연부(M1)의 포토레지스트와 반응하여 제1 절연부(M1)의 일부가 용해될 수도 있다. 그리하여, 제1 절연부(M1)에 영향을 주지 않도록, 제2 절연부(M2)는 용매에 희석하여 포토레지스트의 농도를 낮춘 것을 사용할 수 있다.A photoresist diluted in a solvent may be used for the second insulating part M2 . When a high-concentration photoresist solution is formed on the mask metal film 20' and the first insulating part M1, it reacts with the photoresist of the first insulating part M1, and a part of the first insulating part M1 is formed. may dissolve. Thus, in order not to affect the first insulating part M1, the second insulating part M2 may be diluted with a solvent to lower the concentration of the photoresist.
다음으로, 도 15의 첫번째 도면을 참조하면, 베이킹(baking)을 수행하여 제2 절연부(M2)의 일부를 휘발시킬 수 있다. 베이킹에 의해 제2 절연부(M2)의 용매가 휘발되고, 포토레지스트 성분만 남게 된다. 그리하여, 제2 절연부(M2')가 대공부 패턴(P1)의 노출된 부분 및 제1 절연부(M1)의 표면 상에서 코팅된 막과 같이 얇게 남을 수 있다. 남은 제2 절연부(M2')의 두께는 제1 절연부(M1)의 패턴 폭(R3) 또는 대공부 패턴(P1)의 패턴 폭(R2)에 영향을 주지 않을 정도로, 수㎛ 보다 적은 정도인 것이 바람직하다.Next, referring to the first drawing of FIG. 15 , a portion of the second insulating portion M2 may be volatilized by performing baking. The solvent of the second insulating part M2 is volatilized by baking, and only the photoresist component remains. Thus, the second insulating portion M2' may remain as thin as a coated film on the exposed portion of the aperture pattern P1 and the surface of the first insulating portion M1. The thickness of the remaining second insulating portion M2' is less than several micrometers to the extent that it does not affect the pattern width R3 of the first insulating portion M1 or the pattern width R2 of the large-area pattern P1. It is desirable to be
다음으로, 도 15의 두번째 도면을 참조하면, 마스크 금속막(20')의 일면(상면) 상에서 노광(EL)을 수행할 수 있다. 제1 절연부(M1)의 상부에서 노광(L) 시에 제1 절연부(M1)는 노광 마스크로 작용할 수 있다. 제1 절연부(M1)가 블랙 매트릭스 포토레지스트(black matrix photoresist) 또는 상부에 금속 코팅막이 형성된 포토레지스트 재질이기 때문에 광 차단하는 효과가 우수할 수 있다. 그리하여, 제1 절연부(M1)의 수직 하부에 위치한 제2 절연부(M2")[도 15의 세번째 도면 참조]는 노광(EL)되지 않을 수 있고, 나머지 절연부(M2')는 노광(EL)될 수 있다.Next, referring to the second drawing of FIG. 15 , exposure EL may be performed on one surface (upper surface) of the
다음으로, 도 15의 세번째 도면을 참조하면, 노광(EL) 후 현상하면 노광(EL)되지 않은 제2 절연부(M2")의 부분은 남고, 나머지 제2 절연부(M2')는 제거될 수 있다. 제2 절연부(M2')는 포지티브 타입의 포토레지스트이므로, 노광(EL)된 부분이 제거될 수 있다. 제2 절연부(M2")가 남는 공간은 제1 절연부(M1)의 양측 하부에 언더컷(UC)이 형성[도 8의 (b) 단계 참조]되는 공간에 대응할 수 있다.Next, referring to the third drawing of FIG. 15, when developing after exposure (EL), the portion of the second insulating portion (M2") that is not exposed (EL) remains, and the remaining second insulating portion (M2') is removed. Since the second insulating part M2' is a positive type photoresist, the exposed portion EL may be removed. The space left by the second insulating part M2" is the first insulating part M1 It may correspond to a space in which undercuts UC are formed at both lower portions of (see step (b) of FIG. 8 ).
다음으로, 도 16의 첫번째 도면을 참조하면, 마스크 금속막(20')의 대공부 패턴(P1) 상에 습식 식각(WE2)을 수행할 수 있다. 습식 식각액은 제1 절연부(M1)의 패턴 사이 공간 및 대공부 패턴(P1) 공간으로 침투하여 습식 식각(WE2)을 수행할 수 있다. 소공부 패턴(P2)은 마스크 금속막(20')를 관통하여 형성될 수 있다. 즉, 대공부 패턴(P1)의 하단에서부터 마스크 금속막(20')의 타면을 관통하여 형성될 수 있다.Next, referring to the first drawing of FIG. 16 , wet etching (WE2) may be performed on the hole pattern P1 of the mask metal layer 20'. The wet etchant may permeate into the space between the patterns of the first insulating part M1 and the space of the large hole pattern P1 to perform the wet etching WE2. The aperture pattern P2 may be formed through the mask metal layer 20'. That is, it may be formed from the lower end of the aperture pattern P1 through the other surface of the mask metal layer 20'.
이때, 대공부 패턴(P1)에는 제2 절연부(M2")가 남아 있다. 남아 있는 제2 절연부(M2")는 습식 식각의 마스크로 작용할 수 있다. 즉, 제2 절연부(M2")는 식각액을 마스킹하여, 식각액이 대공부 패턴(P1)의 측면 방향으로 식각되는 것을 막고, 대공부 패턴(P1)의 하부면 방향으로 식각되도록 한다.At this time, the second insulating portion M2" remains in the large portion pattern P1. The remaining second insulating portion M2" may serve as a mask for wet etching. That is, the second insulating portion M2″ masks the etchant to prevent the etchant from being etched in the lateral direction of the large hole pattern P1 and to allow the etchant to be etched in the direction of the lower surface of the large hole pattern P1.
제2 절연부(M2")는 제1 절연부(M1) 수직 하부의 언더 컷(UC) 공간에 배치되므로, 제2 절연부(M2")의 패턴 폭은 실질적으로 제1 절연부(M1)의 패턴 폭(R3)에 대응하게 된다. 이에 의해, 소공부 패턴(P2)은 제1 절연부(M1)의 패턴 사이 간격(R3)에 대해서 습식 식각(WE2)을 수행한 것이나 마찬가지이게 된다. 따라서, 소공부 패턴(P2)의 폭(R1)은 대공부 패턴(P1)의 폭(R2)보다 좁게 형성될 수 있다.Since the second insulating part M2" is disposed in the undercut (UC) space vertically below the first insulating part M1, the pattern width of the second insulating part M2" is substantially equal to the first insulating part M1. Corresponds to the pattern width (R3) of Accordingly, the small hole pattern P2 becomes the same as that obtained by performing the wet etching (WE2) on the gap R3 between the patterns of the first insulating part M1. Accordingly, the width R1 of the small hole pattern P2 may be smaller than the width R2 of the large hole pattern P1.
소공부 패턴(P2)의 폭은 화소의 폭을 규정하기 때문에, 초고해상도의 화소에 대응하는 폭을 가질 수 있다. 또한, 소공부 패턴(P2)의 두께가 너무 두꺼우면, 소공부 패턴(P2)의 폭(R1)을 제어하기 어렵고 폭(R1)들의 균일성이 낮아지며, 마스크 패턴(P)의 형상이 전체적으로 테이퍼/역테이퍼 형상으로 나타나지 않는 문제가 발생할 수 있으므로, 소공부 패턴(P2)의 두께는 대공부 패턴(P1)의 두께보다 작은 것이 바람직하다. 소공부 패턴(P2)의 두께는 가급적 0에 가까운 것이 바람직하다.Since the width of the small hole pattern P2 defines the width of a pixel, it may have a width corresponding to an ultra-high resolution pixel. In addition, if the thickness of the small hole pattern P2 is too thick, it is difficult to control the width R1 of the small hole pattern P2, the uniformity of the widths R1 is lowered, and the shape of the mask pattern P is tapered as a whole. / Since a problem of not appearing in a reverse tapered shape may occur, the thickness of the small hole pattern P2 is preferably smaller than the thickness of the large hole pattern P1. The thickness of the small hole pattern P2 is preferably as close to 0 as possible.
이어진 대공부 패턴(P1)과 소공부 패턴(P2)의 형상의 합이 마스크 패턴(P)을 구성할 수 있다.The sum of the shapes of the connected large hole pattern P1 and small hole pattern P2 may constitute the mask pattern P.
다음으로, 도 16의 두번째 도면을 참조하면, 제1 절연부(M1) 및 제2 절연부(M2)를 제거하여 마스크(20)의 제조를 완료할 수 있다. 제1, 2 마스크 패턴(P1)은 기울어진 면을 포함하여 형성되고, 소공부 패턴(P2)의 높이는 매우 낮게 형성되므로, 대공부 패턴(P1)과 소공부 패턴(P2)의 형상을 합하면, 전체적으로 테이퍼 형상 또는 역테이퍼 형상을 나타낼 수 있다.Next, referring to the second drawing of FIG. 16 , the manufacture of the
습식 식각은 등방성으로 수행되기 때문에, 식각되는 형태는 대략 원호 형상을 나타내게 마련이다. 또한, 습식 식각 과정에서 각각의 부분에 식각되는 속도가 완벽히 똑같기는 어려우며, 습식 식각을 1회만 수행하여 마스크 금속막(20') 관통함에 따라 마스크 패턴을 형성한 경우에는 그 편차가 더욱 클 수 있다. 예를 들어, 습식 식각 속도의 차이가 있는 두 마스크 패턴을 비교하여도 상부 폭(언더 컷)의 차이는 그렇게 크지 않다. 하지만, 마스크 패턴 형성에 의해 관통된 마스크 금속막(20')의 하부 폭을 비교하면, 사소한 습식 식각 속도의 차이에 의해서 하부 폭의 차이는 상부 폭의 차이보다 훨씬 커지게 된다. 이는 습식 식각이 등방성으로 수행되기 때문에 나타나는 결과이다. 다시 말해, 화소의 크기를 결정하는 폭은 마스크 패턴의 상부 폭보다는 하부 폭이기 때문에, 1회의 식각보다는 제1, 소공부 패턴(P1, P2)을 각각 형성하는 2회의 식각을 수행하는 것이 소공부 패턴(P2)에 의해 좌우되는 하부 폭을 제어하기 용이해지는 효과가 있다.Since wet etching is performed isotropically, the shape to be etched tends to exhibit a substantially circular arc shape. In addition, in the wet etching process, it is difficult for each part to be etched at exactly the same speed, and in the case where a mask pattern is formed by penetrating the mask metal film 20' by performing wet etching only once, the deviation may be even greater. . For example, even if two mask patterns having a difference in wet etching speed are compared, the difference in upper width (undercut) is not so great. However, when comparing the lower width of the
도 17은 본 발명의 다른 실시예에 따른 마스크 금속막(20')에 마스크 패턴(P)을 형성하여 마스크(20)를 제조하는 과정을 나타내는 개략도이다.17 is a schematic diagram illustrating a process of manufacturing a
도 17의 첫번째 도면을 참조하면, 도 14의 두번째 도면처럼, 마스크 금속막(20')의 일면(상면) 상에 패턴화된 제1 절연부(M1)를 형성한 후, 마스크 금속막(20')의 일면(상면)에서 습식 식각(WE1)으로 소정 깊이만큼 대공부 패턴(P1)을 형성할 수 있다. 습식 식각(WE1)은 등방성 식각 특성을 가지기 때문에, 대공부 패턴(P1)의 폭(R2)은 제1 절연부(M1)의 패턴 사이 간격(R3)과 동일한 폭을 가지지 않고, 제1 절연부(M1)의 패턴 사이 간격(R3)보다 넓은 폭을 가질 수 있다. 다시 말해, 제1 절연부(M1)의 양측 하부에 언더컷(undercut, UC)이 형성되므로, 대공부 패턴(P1)의 폭(R2)은 제1 절연부(M1)의 패턴 사이 간격(R3)보다는 언더컷(UC)이 형성된 폭만큼 더 클 수 있다.Referring to the first drawing of FIG. 17, as shown in the second drawing of FIG. ') on one surface (upper surface) of the wet etching (WE1) can form a hole pattern (P1) to a predetermined depth. Since the wet etching (WE1) has an isotropic etching characteristic, the width (R2) of the large portion pattern (P1) does not have the same width as the interval (R3) between the patterns of the first insulating portion (M1), the first insulating portion It may have a wider width than the interval R3 between the patterns of (M1). In other words, since undercuts (UC) are formed on both lower portions of the first insulating portion M1, the width R2 of the large portion pattern P1 is equal to the interval R3 between the patterns of the first insulating portion M1. It may be greater than the width of the undercut UC.
다음으로, 도 17의 두번째 도면을 참조하면, 마스크 금속막(20')의 일면(상면)에서 건식 식각(DE) 또는 레이저 식각(LE)으로 소공부 패턴(P2)을 형성할 수 있다. 건식 식각(DE) 또는 레이저 식각(LE)시에 제1 절연부(M1)를 그대로 식각 마스크로 적용할 수 있는 이점이 있다. 레이저 식각(LE)은 공지의 기술을 제한없이 사용할 수 있으나, 펨토초, 피코초 레이저 등을 사용하여 보다 정밀한 식각을 수행할 수 있다.Next, referring to the second drawing of FIG. 17 , a hole pattern P2 may be formed on one surface (upper surface) of the
건식 식각(DE) 또는 레이저 식각(LE)은 이방성 특성을 가지고 제1 절연부(M1)의 패턴 사이 공간과 동일한 폭(R3)에 대해 수행할 수 있다. 또는, 건식 식각(DE) 또는 레이저 식각(LE)은 이방성 특성을 가지므로, 제1 절연부(M1)의 패턴 사이의 폭(R3)보다 좁은 폭에 대해서 수행할 수도 있다. 건식 식각(DE) 또는 레이저 식각(LE)을 수행함에 따라, 원하는 폭만큼을 정밀하게 식각할 수 있는 이점이 있다. 소공부 패턴(P2)은 마스크 금속막(20')를 관통하여 형성될 수 있다. 즉, 대공부 패턴(P1)의 하단에서부터 마스크 금속막(20')의 타면을 관통하여 형성될 수 있다.Dry etching (DE) or laser etching (LE) has an anisotropic characteristic and may be performed on the same width R3 as the space between the patterns of the first insulating part M1. Alternatively, since dry etching (DE) or laser etching (LE) has an anisotropic characteristic, it may be performed on a width smaller than the width (R3) between patterns of the first insulating portion (M1). As dry etching (DE) or laser etching (LE) is performed, there is an advantage in that a desired width can be precisely etched. The aperture pattern P2 may be formed through the mask metal layer 20'. That is, it may be formed from the lower end of the aperture pattern P1 through the other surface of the mask metal layer 20'.
다음으로, 도 17의 세번째 도면을 참조하면, 제1 절연부(M1)를 제거하여 마스크(20)의 제조를 완료할 수 있다. 제1, 2 마스크 패턴(P1)은 기울어진 면을 포함하여 형성되고, 소공부 패턴(P2)의 높이는 매우 낮게 형성되므로, 대공부 패턴(P1)과 소공부 패턴(P2)의 형상을 합하면, 전체적으로 테이퍼 형상 또는 역테이퍼 형상을 나타낼 수 있다. 소공부 패턴(P2)의 폭(R1)은 화소의 폭을 규정하기 때문에, 초고해상도의 화소에 대응하는 폭을 가질 수 있다. 건식 식각(DE) 또는 레이저 식각(LE)을 통해 소공부 패턴(P2)의 폭(R1)을 정밀하게 형성할 수 있는 이점이 있다.Next, referring to the third drawing of FIG. 17 , the manufacture of the
도 18 내지 도 19는 본 발명의 일 실시예에 따른 마스크(20)가 지지된 제2 템플릿(60)을 그리드 시트부(30) 상에 로딩하여 마스크(20)를 그리드 시트부(30)에 연결하는 과정을 나타내는 개략도이다. 마스크(20)를 그리드 시트부(30)에 연결하는 방법은 도 9의 그리드 시트부(30)와 템플릿(40)을 연결하는 방법에 대응한다.18 to 19 show that the
도 18을 참조하면, 마스크(20)가 접착 지지된 제2 템플릿(60)을 프레임(40) 상에 로딩할 수 있다. 제1 템플릿(50)은 척(90)에 의해 이동될 수 있다. 일 예로, 진공 척(90)에 의해 그리드 시트부(30)가 접착된 제1 템플릿(50) 면의 반대 면을 흡착하여 이송할 수 있다.Referring to FIG. 18 , the
마스크(20)가 그리드 시트부(30)에 접촉 대응될 수 있다. 즉, 더미부(DM)와 테두리부(31), 구획부(SR)와 제1, 2 그리드부(33, 35)가 상호 접촉 대응되고, 셀부(CR)와 셀 영역(CR)이 상호 대응될 수 있다. 제2 템플릿(60)을 그리드 시트부(30) 상에 로딩하는 것으로 마스크(20)를 그리드 시트부(30)) 상에 대응시킬 수 있다. 제2 템플릿(60)이 마스크(20)를 압착하므로, 마스크(20)와 그리드 시트부(30)는 긴밀히 맞닿을 수 있다.The
이어서, 레이저 통과공(61)을 지나도록 마스크(20)에 레이저(L)를 조사하여 레이저 용접에 의해 마스크(20)를 그리드 시트부(30)에 부착할 수 있다. 레이저 용접된 더미부(DM)와 테두리부(31) 사이에는 용접 비드인 제2 용접부(WB2)가 생성되고, 제2 용접부(WB2)는 마스크(20)[또는, 더미부(DM)]와 그리드 시트부(30)를 일체로 연결할 수 있다.Subsequently, the
다음으로, 도 19를 참조하면, 마스크(20)를 그리드 시트부(30)에 부착한 후, 마스크(20)와 제2 템플릿(60)을 분리(debonding)할 수 있다. 마스크(20)와 제2 템플릿(60)의 분리는 임시접착부(65)에 열 인가(ET), 화학적 처리(CM), 초음파 인가(US), UV 인가(UV) 중 적어도 어느 하나를 통해 수행할 수 있다.Next, referring to FIG. 19 , after attaching the
이에 따라, 그리드 시트부(30) 상에 마스크(20)가 연결된 형태가 완성된다. 그리고, 마스크(20), 그리드 시트부(30), 프레임(40)을 포함한 프레임 일체형 마스크(10)의 제조가 완료된다.Accordingly, a form in which the
도 20은 본 발명의 여러 실시예에 따른 마스크(20)와 그리드 시트부(30)의 연결 형태를 나타내는 개략도이다.20 is a schematic diagram showing a connection form between a
상술한 바와 같이, 그리드 시트부(30)과 마스크(20)는 제2 용접부(WB2)를 통해 연결되는 것 외에, 제3 용접부(WB3)를 통해 더 연결될 수 있다. 제3 용접부(WB3)는 제1, 2 용접부(WB1, WB2)와는 다르게 레이저(L2)를 하부[또는, 중공 영역(R) 방향]에서 조사하여 형성할 수 있다. 제1, 2 용접부(WB1, WB2)는 제1, 2 템플릿(50, 60)의 레이저 통과공(51, 61)을 통해 레이저(L)가 통과할 수 있지만, 제3 용접부(WB3)가 형성되는 제1, 2 그리드부(33, 35)는 제2 템플릿(60)에 의해 막혀 있는 상태이다. 게다가, 제1, 2 그리드부(33, 35) 상의 마스크(20) 구획부(SR)는 OLED 화소 증착 과정에서 대상 기판(900)인 반도체 웨이퍼와 실질적으로 접촉하는 부분이므로 상부에서 레이저를 조사하여 용접 비드를 형성한다면 제3 용접부(WB3)가 상부로 돌출되어 마스크(20) 및 대상 기판(900) 사이에 들뜸을 발생시킬 문제가 있다. 따라서, 하부에서 레이저(L2)를 조사하여 제3 용접부(WB3)가 하부로 돌출되도록 하여 마스크(20) 및 대상 기판(900) 사이가 들뜸없게 하는 것이 필요하다.As described above, the
일 실시예에 따르면, 도 20의 왼쪽 확대 도면과 같이, 곧바로 마스크(20)와 제1, 2 그리드부(33, 35)에 제3 용접부(WB3)를 형성할 수도 있다.According to one embodiment, as shown in the left enlarged view of FIG. 20 , the third welding part WB3 may be directly formed on the
다른 실시예에 따르면, 도 20의 오른쪽 확대 도면과 같이, 용접 홈(WH)이 형성된 제1, 2 그리드부(33', 35')를 제공할 수 있다. 용접 홈(WH)은 도 7의 그리드 금속막(30')을 식각(EC)하는 단계에서 같이 형성할 수 있다.According to another embodiment, as shown in the right enlarged view of FIG. 20 , the first and second grid parts 33' and 35' having weld grooves WH may be provided. The weld groove WH may be formed in the same manner as in the step of etching (EC) the grid metal film 30' of FIG. 7 .
한편, 제3 용접부(WB3)를 형성하는 과정에서 제3 용접부(WB3)가 형성되는 마스크(20)의 반대면을 제2 템플릿(60)이 지지하고 있으므로 제3 용접부(WB3)의 형성이 안정적으로 수행될 수 있는 이점이 있다. 게다가, 제3 용접부(WB3)가 형성되면서 마스크(20)의 반대면 방향으로 돌출되는 것을 제2 템플릿(60)이 방지해주는 이점도 있다.Meanwhile, in the process of forming the third weld portion WB3, since the
또 다른 실시예에 따르면, 도 20의 도시 상태를 기준으로 제3 용접부(WB3)는 하부에서 레이저(L2)를 조사하는 형성할 수 있다. 하지만, 이 외에 프레임(40)/그리드시트부(30)/마스크(20)[및 제2 템플릿(60)]을 전체적으로 플립(flip)하여 뒤집은 후에 상부에서 레이저(L2)를 조사하여 제3 용접부(WB3)를 형성할 수도 있다.According to another embodiment, based on the illustrated state of FIG. 20 , the third welded portion WB3 may be formed by irradiating the laser L2 from the bottom. However, in addition to this, the
제1, 2 그리드부(33', 35')에 용접 홈(WH)이 형성되므로, 실질적으로 제3 용접부(WB3)가 형성되는 제1, 2 그리드부(33', 35')의 부분이 얇아질 수 있다. 이에 따라, 적은 출력의 레이저(L2)를 통해서도 제3 용접부(WB3)가 형성되어 마스크(20)와 제1, 2 그리드부(33', 35')를 부착할 수 있게 된다. 또한, 제3 용접부(WB3)가 상대적으로 작은 크기로 형성되므로, 마스크(20) 및 제1, 2 그리드부(33', 35')에 가하는 스트레스를 줄일 수 있어, 마스크 패턴(P)의 위치가 변하는 것을 방지할 수 있다. Since the weld groove WH is formed in the first and second grid portions 33' and 35', the portion of the first and second grid portions 33' and 35' where the third weld portion WB3 is substantially formed is can be thinned Accordingly, the third welding portion WB3 is formed even with the laser L2 having a small output, so that the
약 2,000 PPI 급의 초고화질을 구현할 수 있는 마스크(20)는 두께가 약 12㎛보다 얇아지므로, 매우 얇은 마스크 막 자체에서 영역 별로 텐션(tension)이 달라지는 문제가 발생한다. 게다가, 마스크(20)를 팽팽하게 하기 위해 마스크(20)를 클리핑하여 전체적으로 균일한 텐션을 작용하기는 매우 어려운 문제이다. 본 발명은 이를 해결하기 위해, 그리드 시트부(30)를 원형으로 형성하고, 그리드 시트부(30)를 직접적으로 클리핑하여 인장력을 가함이 없이, 제1 템플릿(50)만을 제어하여 프레임(40) 상으로 부착한다. 이어서, 마스크(20)를 원형으로 형성하고, 마스크(20)를 직접적으로 클리핑하여 인장력을 가함이 없이, 제2 템플릿(60)만을 제어하여 그리드 시트부(30) 상으로 부착한다. 위와 같은 이중의 템플릿 공정으로 인해, 프레임 일체형 마스크(10)의 구성인 그리드 시트부(30) 및 마스크(20)는 직접적인 클리핑에 의한 인장을 가하지 않고도 팽팽한 상태로 상호 연결됨과 동시에 마스크 셀부(C) 및 마스크 패턴(P)의 정렬이 명확하게 되는 효과가 있다. 따라서, 2,000 PPI 이상의 고해상도 화소를 구현할 수 있는 효과가 있다.Since the thickness of the
도 21은 본 발명의 일 실시예에 따른 프레임 일체형 마스크(10)를 적용한 OLED 화소 증착 장치(200)를 나타내는 개략도이다.21 is a schematic diagram showing an OLED
도 21을 참조하면, OLED 화소 증착 장치(200)는, 마그넷(310)이 수용되고, 냉각수 라인(350)이 배설된 마그넷 플레이트(300)와, 마그넷 플레이트(300)의 하부로부터 유기물 소스(600)를 공급하는 증착 소스 공급부(500)를 포함한다.Referring to FIG. 21 , the OLED
마그넷 플레이트(300)와 소스 증착부(500) 사이에는 유기물 소스(600)가 증착되는 유리 등의 대상 기판(900)이 개재될 수 있다. 대상 기판(900)에는 유기물 소스(600)가 화소별로 증착되게 하는 프레임 일체형 마스크(10)가 밀착되거나 매우 근접하도록 배치될 수 있다. 마그넷(310)이 자기장을 발생시키고 자기장에 의한 인력으로 프레임 일체형 마스크(10)가 대상 기판(900)에 밀착될 수 있다.A
증착 소스 공급부(500)는 좌우 경로를 왕복하며 유기물 소스(600)를 공급할 수 있고, 증착 소스 공급부(500)에서 공급되는 유기물 소스(600)들은 프레임 일체형 마스크(10)에 형성된 마스크 패턴(P)을 통과하여 대상 기판(900)의 일측에 증착될 수 있다. 프레임 일체형 마스크(10)의 마스크 패턴(P)을 통과한 증착된 유기물 소스(600)는 OLED의 화소(700)로서 작용할 수 있다.The deposition
마스크 패턴(P)은 측면이 경사지게 형성(테이퍼 형상으로 형성)되므로, 경사진 방향을 따라서 통과하는 유기물 소스(600)들에 의해 새도우 이펙트(Shadow Effect)에 의해 OLED 화소(700)의 증착이 불균일하게 되는 것을 방지할 수 있다.Since the mask pattern P is formed with an inclined side (formed in a tapered shape), the deposition of the
도 22는 본 발명의 다른 실시예에 따른 그리드 시트부(30)와 프레임(40)의 연결 형태를 나타내는 개략 평면도 및 B-B' 개략 측단면도이다. 도 23은 본 발명의 다른 실시예에 따른 마스크(20)를 나타내는 개략 평면도 및 E-E' 개략 측단면도이다.22 is a schematic plan view and a BB' schematic side cross-sectional view showing a connection form between the
도 22를 참조하면, 본 발명의 다른 실시예에 따른 그리드 시트부(30)는 제1, 2 그리드부(33, 35) 중 특정한 제1, 2 그리드부(33', 35')의 폭이 다른 제1, 2 그리드부(33, 35)보다 더 넓게 형성될 수 있다. 일 실시예에 따르면, 복수의 제1 그리드부(33) 중 가운데에 형성되는 제1 그리드부(33'), 복수의 제2 그리드부(33) 중 가운데에 형성되는 제2 그리드부(35')가 더 넓은 폭을 가질 ㅅ수 있다. 제1 그리드부(33') 및 제2 그리드부(35')가 교차되는 부분은 전체적으로 '+' 형태로 폭이 넓게 형성될 수 있다. 다른 실시예에 따르면, 가운데와 그에 인접한 몇 개의 제1, 2 그리드부(33', 35')가 더 폭이 넓게 형성될 수도 있다. 또 다른 실시예에 따르면, 그리드 시트부(30)의 전체에서 특정한 일부 구역을 나누어 해당 부분의 제1, 2 그리드부(33', 35')가 더 폭이 넓게 형성될 수도 있다.22, in the
일 예로, 제1, 2 그리드부(33, 35)의 폭이 1mm인 경우, 특정 제1, 2 그리드부(33', 35')는 폭이 3mm일 수 있다. 특정 제1, 2 그리드부(33', 35')의 폭이 넓게 형성되므로, 이 부분은 다른 제1, 2 그리드부(33, 35)보다 강성이 클 수 있다.For example, when the width of the first and
도 23을 참조하면, 마스크(20)의 구획부(SR)의 폭은 그리드부(30)의 제1, 2 그리드부(33, 35) 및 특정 제1, 2 그리드부(33', 35')에 대응되도록 형성될 수 있다. 다른 관점으로, 마스크(20)의 셀부(C)들은 그리드부(30)의 셀 영역(CR)에 대응되도록 형성될 수 있다. 이에 따라, 마스크(20)가 그리드 시트부(30) 상에 연결되더라도 제1, 2 그리드부(33', 35')에 대응하는 마스크(20)의 중앙 부분이 자중에 의해 처지거나 주름, 변형 등이 발생하지 않고 안정적으로 그리드 시트부(30) 상에서 지지되면서 연결될 수 있다.Referring to FIG. 23 , the width of the dividing portion SR of the
도 24는 본 발명의 일 실시예에 따른 프레임 일체형 마스크를 사용하여 고해상도의 OLED 화소를 증착하는 과정을 나타내는 개략도이다.24 is a schematic diagram illustrating a process of depositing a high-resolution OLED pixel using a frame-integrated mask according to an embodiment of the present invention.
이하에서는 초고해상도의 OLED 화소를 상대적으로 낮은 해상도의 마스크를 사용하여 구현하는 과정을 설명한다. 일 실시예에 따르면, 4,000 PPI(pixel per inch) 급의 초고해상도를 2,000 PPI 급의 프레임 일체형 마스크를 사용하여 구현하는 과정을 설명한다. 2,000 PPI도 고해상도에 속하는 편이나, 본 명세서에서는 설명의 편의상, 2,000 PPI를 저해상도 PPI(4,000 PPI에 비해 상대적으로 저해상도)라고 지칭하고, 4,000 PPI를 고해상도 PPI라고 지칭한다.Hereinafter, a process of implementing an ultra-high resolution OLED pixel using a relatively low resolution mask will be described. According to an embodiment, a process of implementing a 4,000 pixel per inch (PPI) level ultra-high resolution using a 2,000 PPI level frame-integrated mask will be described. Although 2,000 PPI also belongs to a high resolution, in this specification, for convenience of description, 2,000 PPI is referred to as a low resolution PPI (relatively low resolution compared to 4,000 PPI), and 4,000 PPI is referred to as a high resolution PPI.
또한, 일 실시예에 따르면, 프레임 일체형 마스크(10)는 도 1 및 도 2에서 상술한 프레임(40), 그리드 시트부(30), 마스크(20)가 연결된 것을 사용할 수 있다. 다른 실시예에 따르면, 프레임 일체형 마스크는 프레임(40) 및 마스크(20)로만 구성된 것을 사용할 수도 있다. 이때, 프레임(40) 상에 마스크(20)의 연결은 그리드 시트부(30)만 제외하고, 프레임(40) 상에 마스크(20)가 접착지지된 제2 템플릿(60)을 사용하여 부착 공정을 수행함(도 18 내지 도 20 참조)에 따라 구현될 수 있다.Also, according to one embodiment, the frame-integrated
일 예로, 템플릿[제2 템플릿(60)] 상에 마스크 금속막(20')을 접착[도 11 참조]한 후 5㎛ 내지 12㎛ 정도로 두께를 감축(thinning)을 할 수 있다. 그리고, 도 14 내지 도 16과 같은 마스크 패턴(P) 형성 공정을 통해 2,000 PPI 급(또는, 상대적으로 저해상도) 피치(pitch)를 가지는 마스크를 구현할 수 있다. 마스크 패턴(P)의 형성 공정은 도 14 내지 도 16의 방법 외에 다른 방법, 이를 테면, 마스크 금속막(20')의 양면을 식각하여 대공부 패턴(P1)과 소공부 패턴(P2)을 형성하는 방법을 사용할 수도 있고, 1차로 습식 식각하여 대공부 패턴(P1)을 형성한 후 2차로 건식 식각 또는 레이저 식각을 하여 소공부 패턴(P2)을 형성하는 방법을 사용할 수도 있다.For example, after attaching the mask metal film 20' on the template (second template 60) (see FIG. 11), the thickness may be reduced to about 5 μm to 12 μm. In addition, a mask having a 2,000 PPI level (or relatively low resolution) pitch may be implemented through the process of forming the mask pattern P as shown in FIGS. 14 to 16 . In the process of forming the mask pattern P, a method other than the method of FIGS. 14 to 16 is used, for example, both sides of the mask metal film 20' are etched to form the large hole pattern P1 and the small hole pattern P2. may be used, or a method of first wet etching to form the large hole pattern P1 and then secondarily dry etching or laser etching to form the small hole pattern P2 may be used.
이때, 마스크 패턴(P)의 폭(R1)[소공부 패턴(P2)의 폭(R1) 기준]은 2,000ppi 급이 아닌 4,000ppi급(또는, 상대적으로 고해상도)으로 제작한다. 즉, 마스크 패턴(P)들의 간격인 피치는 2,000ppi급으로, 마스크 패턴(P)의 폭(R1)은 4,000ppi급으로 제조하는 것이다. At this time, the width R1 of the mask pattern P (based on the width R1 of the small hole pattern P2) is 4,000 ppi (or relatively high resolution) instead of 2,000 ppi. That is, the pitch of the mask patterns P is 2,000 ppi, and the width R1 of the mask pattern P is 4,000 ppi.
도 24의 (a)를 참조하면, 대상 기판(900)[도 21 참조]에 대해 OLED 화소(700)의 1차 증착을 수행한다. 각 레드(PR1)/그린(PG1)/블루(PB1) 화소 세트(도 24에서 원 3개 그룹)는 상대적으로 저해상도 PPI(예를 들어, 2,000 PPI) 급의 간격으로 상호 형성될 수 있다. OLED 화소(700)는 소공부 패턴(P2)의 폭(R1)에 대응하는 크기로 형성될 수 있다. 상대적으로 저해상도 PPI를 가지므로, 각 레드(PR1)/그린(PG1)/블루(PB1) 화소 세트 간의 피치(pitch; PC1)는 약 2,000PPI에 대응하는 간격일 수 있다. 다만, 피치(PC1)는 이에 제한되지 않고, 약 500 PPI 내지 2,000 PPI의 피치(PC1)를 가질 수도 있다. 형성하고자 하는 화소 영역(PX)의 해상도는 상대적으로 고해상도 PPI이므로, 화소 영역(PX)의 폭은 피치(PC1)보다 좁다.Referring to (a) of FIG. 24 , primary deposition of an
다음으로, 도 24의 (b)를 참조하면, 대상 기판(900)[도 21 참조]에 대해 OLED 화소(700)의 2차 증착을 수행한다. 2차 증착은 동일한 마스크를 시프팅(shifting)하여 1차 증착시 화소 세트(700)의 사이 공간에 대하여 수행할 수 있다. 즉, 1차 증착시 화소 세트(700)가 형성되지 않은 화소 영역(PX)에 대하여 2차 증착을 수행할 수 있다. 일 예로, 시프팅하는 피치(PC2)는 4,000 PPI에 대응하는 간격일 수 있다. 2차 증착으로 각 레드(PR2)/그린(PG2)/블루(PB2) 화소 세트(도 24에서 원 3개 그룹)은 1차 증착의 화소 세트의 사이에 형성될 수 있다. 레드, 그린, 블루는 별개의 공정으로 형성될 수 있고, 동일 공정에서 같이 형성될 수도 있다. 이에 따라, 상대적으로 저해상도 PPI(2,000 PPI) 화소 형성 공정을 2번 수행함에 따라 상대적으로 고해상도 PPI(4,000 PPI) 화소를 구현할 수 있다.Next, referring to (b) of FIG. 24 , secondary deposition of the
한편, 2차 증착만 하지 않고, 3차 증착 이상도 수행할 수 있다. 예를 들어 3차 증착까지 수행 경우, 시프팅하는 거리를 피치(PC1)의 50%가 아닌 33%로 조절할 수도 있다. 이 경우에도 화소 세트들이 서로 중첩되는 것은 피하는 범위에서 시프팅이 이루어져야 한다.Meanwhile, not only the secondary deposition, but also the tertiary deposition may be performed. For example, in the case of performing up to the third deposition, the shifting distance may be adjusted to 33% of the pitch PC1 instead of 50%. Even in this case, shifting should be performed within a range in which pixel sets do not overlap with each other.
이렇게 2,000 PPI 화소 형성 공정을 2번하는 이유는 4,000 PPI급의 화소를 한번에 형성할 수 있는 마스크(20) 또는 프레임 일체형 마스크(10)를 제작하기가 어렵기 때문이다. 도 25 및 도 26에서 후술하는 것처럼 마스크 패턴을 제작시에 포토레지스트(절연부)를 형성하는 공정이 어렵고, 마스크 금속막(인바막)이 너무 얇아져야 하기 때문에 강도 확보가 어렵게 되므로 4,000ppi급으로 프레임 일체형 마스크를 제작하기에는 한계가 있다.The reason why the 2,000 PPI pixel forming process is performed twice is that it is difficult to manufacture the
도 25 내지 도 26은 여러 실시예에 따른 마스크의 형태를 나타내는 개략도로서, 왼쪽 도면은 평면도, 오른쪽 도면은 측단면도를 나타낸다. 도 25 이하에는 설명의 편의상 프레임(40), 그리드 시트부(30) 등의 구성은 도시를 생략하고, 마스크(20) 및 마스크 패턴(P)들만 도시한다.25 and 26 are schematic views showing the shape of a mask according to various embodiments, the left drawing showing a plan view and the right drawing showing a side cross-sectional view. 25 , for convenience of explanation, components such as the
도 25 (a)는 2,000 PPI 급(상대적으로 저해상도 PPI)으로 증착 공정을 1회만 수행하는데 사용하는 마스크(20)의 형태이다. 일 예로, 도 25 (a)의 마스크(20)는 제1 마스크 패턴(P)이 제1 폭(R1-1)을 가지고, 제1 마스크 패턴의 중심 간의 피치인 제1 피치(PC1)가 2,000 PPI급으로 제조된다. 일 예로, 제1 폭(R1-1)은 약 5.35㎛, 제1 피치(PC1)는 약 12.7㎛ 일 수 있다. 제1 폭(R1-1) 및 제1 피치(PC1)를 구현하기 위해서 약 7㎛ 두께(t1)의 마스크 금속막을 사용할 수 있다. 25 (a) is a form of a
7㎛보다 상당히 마스크 금속막이 더 두꺼워지면 마스크 패턴(P)의 테이퍼 기울기(a°)에 맞추어 제1 피치(PC1)를 형성하기 어렵기 때문에 약 7㎛ 두께(t1)의 마스크 금속막을 사용할 수 있다. 이 두께(t1)의 마스크 금속막에서 제1 폭(R1-1), 제1 피치(PC1)를 위한 포토레지스트(절연부; M1, 점선으로 표시) 형성이 가능하며, 포토레지스트(M1)의 하부로 언더컷(undercut)이 발생되면서 대공부 패턴(P1) 및 소공부 패턴(P2)이 형성될 수 있다. 약 7㎛ 두께의 마스크 금속막도 두께 감축(thinning)을 통해서 구현 가능하다.If the mask metal film is considerably thicker than 7 μm, it is difficult to form the first pitch PC1 according to the taper slope (a°) of the mask pattern P, so a mask metal film with a thickness of about 7 μm (t1) can be used. . It is possible to form a photoresist (insulation portion; M1, indicated by a dotted line) for the first width R1-1 and the first pitch PC1 in the mask metal film having the thickness t1. A large part pattern P1 and a small part pattern P2 may be formed as an undercut is generated in the lower part. A mask metal film with a thickness of about 7 μm can also be implemented through thinning.
결과적으로, 약 7㎛ 두께(t1)의 마스크 금속막에서 제1 폭(R1-1), 제1 피치(PC1)를 구현하여 2,000 PPI 급의 해상도를 가지는 프레임 일체형 마스크(10) 또는 마스크(20)를 제조하는 것은 가능하다.As a result, the frame-integrated
도 25 (b)는 4,000 PPI 급(고해상도 PPI)으로 증착 공정을 1회만 수행하는데 사용하는 마스크(20)의 형태이다. 일 예로, 도 25 (b)의 마스크(20)는 제2 마스크 패턴(P)이 제2 폭(R1-2)을 가지고, 제2 마스크 패턴의 중심 간의 피치인 제2 피치(PC2)가 4,000 PPI급으로 제조된다. 도 25 (a)의 제1 폭(R1-1), 제1 피치(PC1)보다 제2 폭(R1-2), 제2 피치(PC2)가 50% 또는 50% 이하에 해당할 수 있다. 일 예로, 제2 폭(R1-2)은 약 2.18㎛, 제2 피치(PC2)는 약 6.35㎛ 일 수 있다.25 (b) shows a form of a
도 25 (b)의 측단면도를 살펴보면 제2 폭(R1-2), 제2 피치(PC2)를 구현하기 위한 포토레지스트(M1')의 형성이 불가능하다. 마스크 패턴(P)의 테이퍼 기울기(a°)를 고려하면 포토레지스트(M1')가 형성될 수 있는 공간이 없게 된다. 약 7㎛ 두께(t1)의 마스크 금속막은 두께 감축(thinning)을 통해서 구현 가능하나, 이 두께(t1)에서는 제2 폭(R1-2), 제2 피치(PC2)를 구현하기 위한 포토레지스트(M1')가 형성될 수 없다.Referring to the side cross-sectional view of FIG. 25 (b), it is impossible to form the photoresist M1' for realizing the second width R1-2 and the second pitch PC2. Considering the taper inclination (a°) of the mask pattern P, there is no space in which the photoresist M1' can be formed. A mask metal film having a thickness of about 7 μm (t1) can be implemented through thinning, but at this thickness (t1), a photoresist for implementing the second width (R1-2) and the second pitch (PC2) ( M1') cannot be formed.
결과적으로, 약 7㎛ 두께(t1)의 마스크 금속막에서 제2 폭(R1-2), 제2 피치(PC2)를 구현하여 4,000 PPI 급의 해상도를 가지는 프레임 일체형 마스크(10) 또는 마스크(20)를 제조하는 것은 불가능하다.As a result, the frame-integrated
도 26 (c)는 4,000 PPI 급(고해상도 PPI)으로 증착 공정을 1회만 수행하는데 사용하는 마스크(20)의 형태이다. 도 26 (c)는 도 25 (b)의 마스크(20)와 제2 폭(R1-2), 제2 피치(PC2)를 구현하려는 것은 동일하며, 다만 두께(t2)만 두께(t1)보다 얇게 제공된다.26 (c) is a form of a
도 26 (c)의 측단면도를 살펴보면 제2 폭(R1-2), 제2 피치(PC2)를 구현하기 위한 포토레지스트(M1")의 형성이 불가능하다. 마스크 패턴(P)의 테이퍼 기울기(a°)를 고려하면 포토레지스트(M1")가 형성될 수 있는 공간이 없게 된다. 게다가, 약 4㎛ 두께(t2)의 마스크 금속막으로 두께를 약 7㎛ 두께(t1)보다 반 가까운 수준으로 낮추어도 포토레지스트(M1")가 형성될 수 있는 공간을 확보하기 어렵다. 마스크 금속막을 약 2㎛ 두께 이하로 감축한다면 포토레지스트가 형성될 수 있는 공간을 확보할 가능성도 있으나, 마스크 금속막을 이 두께로 형성하는 공정 자체가 구현이 어렵다. 심지어 약 4㎛ 두께(t2)로 마스크 금속막을 감축하는 공정도 구현이 어렵고, 약 1 ~ 4.5㎛의 두께는 구현이 어렵다. Looking at the side cross-sectional view of FIG. 26 (c), it is impossible to form the photoresist M1" to realize the second width R1-2 and the second pitch PC2. The taper slope of the mask pattern P ( Considering a°), there is no space in which the photoresist M1" can be formed. In addition, it is difficult to secure a space in which the photoresist M1" can be formed even when the thickness of the mask metal film is about 4 μm thick (t2) and the thickness is reduced to a level close to half of the about 7 μm thickness (t1). If the thickness is reduced to about 2㎛ or less, there is a possibility of securing a space where the photoresist can be formed, but the process of forming the mask metal film to this thickness is difficult to implement. It is difficult to implement a reduction process, and it is difficult to implement a thickness of about 1 to 4.5 μm.
결과적으로, 약 4㎛ 두께(t2)의 마스크 금속막에서 제2 폭(R1-2), 제2 피치(PC2)를 구현하여 4,000 PPI 급의 해상도를 가지는 프레임 일체형 마스크(10) 또는 마스크(20)를 제조하는 것은 불가능하다.As a result, the frame-integrated
도 26 (d)는 2,000 PPI 급(상대적으로 저해상도 PPI)으로 증착 공정을 2회 수행하는데 사용하는 마스크(20)의 형태이다. 도 24와 같이 본 발명에서 사용하는 마스크(20)의 형태에 해당할 수 있다. 일 예로, 도 26 (d)의 마스크(20)는 마스크 패턴의 중심 간의 피치인 제1 피치(PC1)가 2,000 PPI급으로 제조된다. 마스크 패턴(P)의 폭은 제2 폭(R1-2)으로 도 25 (a)의 제1 폭(R1-1)보다 작게 형성될 수 있다. 또한, 마스크 금속막의 두께는 약 5 ~ 7㎛로 두께 감축 공정을 통해 구현 가능하다. 위 두께(t1)의 마스크 금속막에서 4,000ppi급의 제2 폭(R1-2), 제1 피치(PC1)를 위한 포토레지스트(M1) 형성이 가능하다. 마스크 패턴(P)이 제1 피치(PC1)를 가지도록 상대적으로 간격이 넓게 되므로, 제1 피치(PC1) 및 제2 폭(R1-2)을 구현하기 위한 포토레지스트(M1)를 형성할 수 있는 공간의 확보가 가능하다.26 (d) is a form of a
과적으로, 약 5 ~ 7㎛ 두께(t1)의 마스크 금속막에서 제2 폭(R1-2), 제1 피치(PC1)를 구현하여 2,000 PPI 급의 해상도를 가지는 프레임 일체형 마스크(10) 또는 마스크(20)를 제조하는 것도 가능하다.As a rule, a frame-integrated
도 27는 비교예에 따른 2,000 PPI 해상도 구현을 위한 마스크의 형태를 나타내는 개략도이다.27 is a schematic diagram illustrating a shape of a mask for implementing a resolution of 2,000 PPI according to a comparative example.
도 27은 도 25 (a)에 대응하는 상대적으로 저해상도 PPI의 마스크(20)이며, 피치(PC1)가 약 12.7㎛, 폭(R1-1)이 약 5.35㎛, 테이퍼 각도(a°) 약 50°, 마스크 금속막 두께(t1) 약 7㎛, step height[소공부 패턴(P2)의 높이에 대응]는 약 2㎛일 수 있다. 마스크 패턴(P) 사이에 약 4.22㎛ 정도의 공간이 확보되므로 포토레지스트(절연부, M1)가 형성될 수 있게 된다. 마스크 금속막의 두께(T1)도 약 7㎛이므로 핸들링 가능하며 강성도 확보될 수 있다. 특히, 제2 템플릿(60)에 마스크 금속막(20')을 접착하여 두께 감축하는 공정, 마스크 금속막(20')에 마스크 패턴(P: P1, P2)을 형성하는 공정, 마스크(20)를 템플릿(60)에 접착한 채로 팽팽하게 이동하는 공정, 마스크(20)를 템플릿(60)에 접착한 채로 온도제어하여 내부 인장응력을 작용하는 공정 등의 핸들링이 가능하다. 4㎛ 두께(t2)의 마스크 금속막은 제조도 어려울 뿐만 아니라, 너무 얇기 때문에 강성이 확보되지 못하며, 핸들링도 어렵고, 표면에 미세 홀 등의 결함이 그대로 존재할 가능성이 있다.27 is a relatively low-
도 28는 본 발명의 일 실시예에 따른 4,000 PPI 해상도 구현을 위한 마스크의 형태를 나타내는 개략도이다.28 is a schematic diagram showing a shape of a mask for implementing a resolution of 4,000 PPI according to an embodiment of the present invention.
도 28은 도 26 (d)에 대응하는 상대적으로 저해상도 PPI의 마스크(20)이나, 4,000 PPI의 고해상도 PPI를 구현할 수 있는 마스크(20)이며, 피치(PC1)가 약 12.7㎛, 폭(R1-2)이 약 2.18㎛, 테이퍼 각도(a°) 약 50°, 마스크 금속막 두께(t1) 약 5~7㎛, step height[소공부 패턴(P2)의 높이에 대응]는 약 1㎛일 수 있다. 피치(PC1)는 2,000ppi급이나, 마스크 패턴의 폭(R1-2)은 약 2.18㎛로 4,000ppi급일 수 있다. 마스크 패턴 사이에 약 7.39㎛ 정도의 공간이 확보되므로 포토레지스트(절연부, M1)가 형성될 수 있게 된다. 마스크 금속막의 두께(t1)도 약 5~7㎛이므로 핸들링 가능하며 강성도 확보될 수 있다. 따라서, 도 24에서 상술한 바와 같이 2,000 ppi급의 마스크 패턴을 가지는 마스크로 증착 공정을 2회 시프팅하여 수행함에 따라 4,000 ppi급의 화소를 구현할 수 있게 된다.28 is a
본 발명은 상술한 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형과 변경이 가능하다. 그러한 변형예 및 변경예는 본 발명과 첨부된 특허청구범위의 범위 내에 속하는 것으로 보아야 한다.Although the present invention has been shown and described with preferred embodiments as described above, it is not limited to the above embodiments, and various variations can be made by those skilled in the art within the scope of not departing from the spirit of the present invention. Transformation and change are possible. Such modifications and variations are to be regarded as falling within the scope of this invention and the appended claims.
10: 프레임 일체형 마스크
20: 마스크
C, SR, DM: 셀부, 구획부, 더미부
30: 그리드 시트부
31: 테두리부
33, 35: 제1, 2 그리드부
40: 프레임
50, 60: 템플릿
51, 61: 레이저 통과공
55, 65: 임시접착부
200: OLED 화소 증착 장치
R: 프레임의 중공 영역
R1-1, R1-2: 제1 폭, 제2 폭
P: 마스크 패턴
PC1, PC2: 제1 피치, 제2 피치10: frame integral mask
20: mask
C, SR, DM: cell part, compartment part, dummy part
30: grid sheet portion
31: border
33, 35: first and second grid parts
40: frame
50, 60: template
51, 61: laser pass-through hole
55, 65: temporary adhesive part
200: OLED pixel deposition device
R: hollow area of frame
R1-1, R1-2: first width, second width
P: mask pattern
PC1, PC2: first pitch, second pitch
Claims (7)
상기 프레임 일체형 마스크는, 중공 영역이 형성된 프레임; 상기 프레임 상에 연결되고 복수의 마스크 패턴을 포함하는 마스크;를 포함하고,
아래 (1) 및 (2)의 경우에 대해, 상기 마스크는, 마스크 패턴이 제2 폭을 가지며, 이웃하는 상기 마스크 패턴의 중심 간의 피치가 제1 피치를 가지며,
(1) 저해상도 PPI(pixel per inch) 마스크는 제1 마스크 패턴이 제1 폭을 가지고, 이웃하는 상기 제1 마스크 패턴의 중심 간의 피치가 제1 피치를 가짐,
(2) 고해상도 PPI 마스크는 제2 마스크 패턴이 상기 제1 폭보다 작은 폭인 제2 폭을 가지고, 이웃하는 상기 제2 마스크 패턴의 중심 간의 피치가 상기 제1 피치보다 작은 제2 피치를 가짐,
상기 프레임 일체형 마스크를 사용하여 제1 화소 형성 공정을 수행한 후, 상기 마스크의 마스크 패턴의 위치를 제1 피치의 50% 이하만큼 시프팅(shifting) 하여 제2 화소 형성 공정을 수행하는, 고해상도 OLED 화소 형성 방법.A method of forming high-resolution OLED pixels on a semiconductor wafer using a frame-integrated mask, comprising:
The frame-integrated mask may include a frame having a hollow region; A mask connected to the frame and including a plurality of mask patterns;
For the case of (1) and (2) below, in the mask, the mask pattern has a second width, and the pitch between centers of neighboring mask patterns has a first pitch,
(1) In the low-resolution PPI (pixel per inch) mask, a first mask pattern has a first width, and a pitch between centers of adjacent first mask patterns has a first pitch,
(2) In the high-resolution PPI mask, a second mask pattern has a second width smaller than the first width, and a pitch between centers of neighboring second mask patterns has a second pitch smaller than the first pitch;
After performing a first pixel formation process using the frame-integrated mask, a second pixel formation process is performed by shifting the position of the mask pattern of the mask by 50% or less of the first pitch, high resolution OLED Pixel formation method.
상기 저해상도 PPI 마스크는 500 PPI 내지 2,000 PPI의 해상도를 가지고,
상기 고해상도 PPI 마스크는 적어도 2,000 PPI 보다 큰 해상도를 가지는, 고해상도 OLED 화소 형성 방법.According to claim 1,
The low resolution PPI mask has a resolution of 500 PPI to 2,000 PPI,
The method of forming a high-resolution OLED pixel, wherein the high-resolution PPI mask has a resolution greater than at least 2,000 PPI.
상기 마스크의 두께는 5㎛ 내지 12㎛이고,
상기 고해상도 PPI 마스크의 두께는 1㎛ 내지 4.5㎛인, 고해상도 OLED 화소 형성 방법.According to claim 1,
The thickness of the mask is 5 μm to 12 μm,
The high-resolution PPI mask has a thickness of 1 μm to 4.5 μm.
상기 마스크 패턴은 상부의 대공부 패턴 및 하부의 소공부 패턴이 연결되어 형성되고, 상기 마스크 패턴의 제2 폭은 상기 소공부 패턴의 폭에 대응하는, 고해상도 OLED 화소 형성 방법.According to claim 1,
The mask pattern is formed by connecting an upper large hole pattern and a lower small hole pattern, and a second width of the mask pattern corresponds to a width of the small hole pattern.
상기 프레임 일체형 마스크를 사용하여 제1 화소 형성 공정을 수행한 후, 상기 마스크의 마스크 패턴의 위치를 제1 피치의 50% 만큼 시프팅 하여 제2 화소 형성 공정을 수행하는, 고해상도 OLED 화소 형성 방법.According to claim 1,
After performing a first pixel forming process using the frame-integrated mask, a second pixel forming process is performed by shifting a position of a mask pattern of the mask by 50% of a first pitch.
중공 영역이 형성된 프레임;
상기 프레임 상에 연결되고 복수의 마스크 패턴을 포함하는 마스크;
를 포함하고,
아래 (1) 및 (2)의 경우에 대해, 상기 마스크는, 마스크 패턴이 제2 폭을 가지며, 이웃하는 상기 마스크 패턴의 중심 간의 피치가 제1 피치를 가지는, 프레임 일체형 마스크.
(1) 저해상도 PPI(pixel per inch) 마스크는 제1 마스크 패턴이 제1 폭을 가지고, 이웃하는 상기 제1 마스크 패턴의 중심 간의 피치가 제1 피치를 가짐,
(2) 고해상도 PPI 마스크는 제2 마스크 패턴이 상기 제1 폭보다 작은 폭인 제2 폭을 가지고, 이웃하는 상기 제2 마스크 패턴의 중심 간의 피치가 상기 제1 피치보다 작은 제2 피치를 가짐.A frame-integrated mask for forming high-resolution OLED pixels on a semiconductor wafer,
a frame in which a hollow region is formed;
a mask connected to the frame and including a plurality of mask patterns;
including,
For the cases (1) and (2) below, in the mask, the mask pattern has a second width, and the pitch between the centers of the neighboring mask patterns has a first pitch.
(1) In the low-resolution PPI (pixel per inch) mask, a first mask pattern has a first width, and a pitch between centers of adjacent first mask patterns has a first pitch,
(2) In the high-resolution PPI mask, a second mask pattern has a second width smaller than the first width, and a pitch between centers of adjacent second mask patterns has a second pitch smaller than the first pitch.
상기 프레임 상에 연결되고 테두리가 원형 형상을 가지며, 적어도 상기 프레임의 중공 영역 상에 배치되는 그리드부를 포함하는 그리드 시트부;를 더 포함하고,
상기 그리드 시트부는,
상기 프레임 상에 연결되는 테두리부;
제1 방향으로 연장 형성되고 양단이 상기 테두리부에 연결되는 복수의 제1 그리드부;
상기 제1 방향에 수직인 제2 방향으로 연장 형성되어 상기 제1 그리드부와 교차되고, 양단이 상기 테두리부에 연결되는 복수의 제2 그리드부;
를 포함하며,
상기 그리드 시트부 상에 원형 형상을 가지는 상기 마스크가 연결되는, 프레임 일체형 마스크.According to claim 6,
A grid sheet portion including a grid portion connected to the frame, having a circular edge, and disposed on at least a hollow region of the frame; further comprising;
The grid sheet portion,
an edge portion connected to the frame;
a plurality of first grid parts extending in a first direction and having both ends connected to the edge part;
a plurality of second grid portions extending in a second direction perpendicular to the first direction, crossing the first grid portion, and having both ends connected to the edge portion;
Including,
A frame-integrated mask, wherein the mask having a circular shape is connected to the grid sheet portion.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20220020566 | 2022-02-17 | ||
KR1020220020566 | 2022-02-17 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20230123900A true KR20230123900A (en) | 2023-08-24 |
Family
ID=87841575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020230021731A KR20230123900A (en) | 2022-02-17 | 2023-02-17 | Mask integrated frame and high-resolution pixel formation method |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20230123900A (en) |
-
2023
- 2023-02-17 KR KR1020230021731A patent/KR20230123900A/en unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI825149B (en) | Producing method of mask integrated frame and frame | |
KR102202530B1 (en) | Producing method of mask, producing method of template for supporting mask and producing method of mask integrated frame | |
KR20200067049A (en) | Template for supporting mask, template for supporting mask metal sheet, producing method of template for supporting mask and producing method of mask integrated frame | |
KR20200040471A (en) | Producing method of mask and producing method of mask integrated frame | |
KR102510212B1 (en) | Template for supporting mask and producing method of mask integrated frame | |
TWI810381B (en) | Template for supporting mask and producing method thereof and producing method of mask integrated frame | |
KR20230123900A (en) | Mask integrated frame and high-resolution pixel formation method | |
KR20230107079A (en) | Mask integrated frame and producing method thereof | |
KR20200041240A (en) | Template for supporting mask and producing methoe thereof and producing method of mask integrated frame | |
US20230220534A1 (en) | Mask-integrated frame and method of manufacturing the same | |
KR20230112952A (en) | Producing method of mask integrated frame and mask integrated frame | |
KR20200040644A (en) | Mask and mask integrated frame | |
KR20230108495A (en) | Producing method of mask integrated frame and mask integrated frame | |
KR20230069406A (en) | Producing method of mask integrated frame and mask integrated frame | |
TWI778581B (en) | Mask for forming oled picture element and template for supporting mask and mask integrated frame | |
TWI830051B (en) | Producing method of template for supporting mask and template for supporting mask and producing method of mask integrated frame | |
TWI771976B (en) | Template for supporting mask and producing method thereof and producing method of mask and producing method of mask integrated frame | |
KR20240059257A (en) | Mask frame assembly and producing method thereof | |
KR102485407B1 (en) | Producing method of mask | |
KR102666398B1 (en) | Producing method of mask | |
KR102377776B1 (en) | Mask metal sheet for producing mask and template for supporting mask metal sheet | |
KR102371178B1 (en) | Template for supporting mask and producing method thereof and producing method of mask and producing method of mask integrated frame | |
KR102637521B1 (en) | Producing method of mask | |
KR102252005B1 (en) | Template for supporting mask and producing method thereof and mask integrated frame and producing method thereof | |
KR102242813B1 (en) | Template for supporting mask and producing method thereof and mask integrated frame and producing method thereof |