KR20230123436A - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR20230123436A
KR20230123436A KR1020230017226A KR20230017226A KR20230123436A KR 20230123436 A KR20230123436 A KR 20230123436A KR 1020230017226 A KR1020230017226 A KR 1020230017226A KR 20230017226 A KR20230017226 A KR 20230017226A KR 20230123436 A KR20230123436 A KR 20230123436A
Authority
KR
South Korea
Prior art keywords
layer
well
side semiconductor
active
composition ratio
Prior art date
Application number
KR1020230017226A
Other languages
English (en)
Inventor
세이이치 하야시
Original Assignee
니치아 카가쿠 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2022132555A external-priority patent/JP7466084B2/ja
Application filed by 니치아 카가쿠 고교 가부시키가이샤 filed Critical 니치아 카가쿠 고교 가부시키가이샤
Publication of KR20230123436A publication Critical patent/KR20230123436A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

[과제] 출력을 향상시킬 수 있는 발광 소자를 제공하는 것이다.
[해결 수단] 발광 소자는, 각각이 질화물 반도체로 이루어지는, 제1 n측 반도체층과, 인듐을 포함하는 제1 우물층을 갖는 제1 활성층과, 제1 p측 반도체층과, 제1 p측 반도체층과 접하는 제2 n측 반도체층과, 인듐을 포함하는 제2 우물층을 갖는 제2 활성층과, 제2 p측 반도체층을 순서대로 구비한다. 제2 활성층은, 제2 우물층보다 제1 활성층측에 위치하고, 인듐을 포함하는 제1 중간층을 갖는다. 제1 우물층의 인듐 조성비는, 제2 우물층의 인듐 조성비보다 낮다. 제1 중간층의 인듐 조성비는, 제1 우물층의 인듐 조성비보다 낮다. 제1 중간층의 두께는, 제2 우물층의 두께보다 얇다.

Description

발광 소자{LIGHT EMITTING ELEMENT}
본 발명은, 발광 소자에 관한 것이다.
특허문헌 1에는, 터널 접합을 포함하고, 각각이 다른 파장의 광을 발하는 복수의 활성 영역을 갖는 발광 소자가 제안되어 있다.
특허문헌 1: 일본특허공표 특표2009-527920호 공보
터널 접합을 형성하는 p형층 및 n형층에는 높은 불순물 농도의 반도체층을 사용할 필요가 있다. 터널 접합을 갖는 발광 소자의 출력을 저하시키는 원인의 하나로서, 터널 접합을 형성하는 p형층으로부터 p형 불순물이 제2 활성층 측으로 확산하는 것을 생각할 수 있다.
본 발명은, 출력을 향상시킬 수 있는 발광 소자를 제공하는 것을 목적으로 한다.
본 발명의 일 양태에 의하면, 발광 소자는, 각각이 질화물 반도체로 이루어지는, 제1 n측 반도체층과, 인듐을 포함하는 제1 우물층을 갖는 제1 활성층과, 제1 p측 반도체층과, 상기 제1 p측 반도체층과 접하는 제2 n측 반도체층과, 인듐을 포함하는 제2 우물층을 갖는 제2 활성층과, 제2 p측 반도체층을 순서대로 구비하고, 상기 제2 활성층은, 상기 제2 우물층보다 상기 제1 활성층측에 위치하고 인듐을 포함하는 제1 중간층을 갖고, 상기 제1 우물층의 인듐 조성비는 상기 제2 우물층의 인듐 조성비보다 낮고, 상기 제1 중간층의 인듐 조성비는 상기 제1 우물층의 인듐 조성비보다 낮고, 상기 제1 중간층의 두께는 상기 제2 우물층의 두께보다 얇다.
본 발명에 의하면, 출력을 향상시킬 수 있는 발광 소자를 제공할 수 있다.
도 1은 제1 실시형태의 발광 소자의 모식 단면도이다.
도 2는 제1 실시형태의 발광 소자에 있어서의 제1 초격자층을 설명하기 위한 모식 단면도이다.
도 3은 제1 실시형태의 발광 소자에 있어서의 제1 활성층을 설명하기 위한 모식 단면도이다.
도 4는 제1 실시형태의 발광 소자에 있어서의 제2 초격자층을 설명하기 위한 모식 단면도이다.
도 5는 제1 실시형태의 발광 소자에 있어서의 제2 활성층을 설명하기 위한 모식 단면도이다.
도 6a는 발광 소자의 샘플에 있어서의 제1 활성층이 발하는 제1 파장광의 출력의 측정 결과를 나타내는 그래프이다.
도 6b는 발광 소자의 샘플에 있어서의 제2 활성층이 발하는 제2 파장광의 출력의 측정 결과를 나타내는 그래프이다.
도 7은 제2 실시형태의 발광 소자의 모식 단면도이다.
도 8은 제2 실시형태의 발광 소자에 있어서의 제3 활성층을 설명하기 위한 모식 단면도이다.
이하, 도면을 참조하여, 실시형태에 대해서 설명한다. 각 도면 중, 동일한 구성에는 동일한 부호를 붙이고 있다. 한편, 각 도면은, 실시형태를 모식적으로 나타낸 것이기 때문에, 각 부재의 스케일, 간격 또는 위치 관계 등이 과장되거나, 또는 부재의 일부 도시를 생략하는 경우가 있다.
또한, 단면도로서, 절단면만을 나타내는 단면도를 나타내는 경우가 있다.
이하의 설명에 있어서, 실질적으로 동일한 기능을 갖는 구성 요소는 공통의 참조 부호로 나타내고, 설명을 생략하는 경우가 있다. 또한, 특정한 방향 또는 위치를 나타내는 용어(예를 들면, 「상」, 「하」 및 이들 용어를 포함하는 다른 용어)를 사용할 경우가 있다. 그러나, 이들 용어는, 참조한 도면에 있어서의 상대적인 방향 또는 위치를 이해하기 쉽게 하기 위해 사용하는 것에 지나지 않는다. 참조한 도면에 있어서의 「상」, 「하」 등의 용어에 의한 상대적인 방향 또는 위치의 관계가 동일하면, 본 개시 이외의 도면, 실제의 제품 등에 있어서, 참조한 도면과 동일한 배치가 아니어도 된다. 본 명세서에 있어서 「상」이라고 표현하는 위치 관계는, 접해 있는 경우와, 접해 있지 않지만 상방에 위치하고 있는 경우도 포함한다.
[제1 실시형태]
도 1에 나타낸 바와 같이, 제1 실시형태의 발광 소자(1)는, 기판(100)과, 반도체 구조체(10)와, p측 전극(11)과, n측 전극(12)을 구비한다.
기판(100)은, 반도체 구조체(10)를 지지한다. 기판(100)의 재료로서, 예를 들면, 사파이어, 실리콘, 질화갈륨 등을 사용할 수 있다. 기판(100)으로서 사파이어 기판을 사용할 경우, 예를 들면, 반도체 구조체(10)는 사파이어 기판의 c면 상에 배치된다.
반도체 구조체(10)는, 기판(100)측에서부터 순서대로, 제1 n측 반도체층(20)과, 제1 활성층(40)과, 제1 p측 반도체층(50)과, 제2 n측 반도체층(60)과, 제2 활성층(90)과, 제2 p측 반도체층(110)을, 구비한다. 또한, 반도체 구조체(10)는, 제1 n측 반도체층(20)과 제1 활성층(40)의 사이에 배치되는 제1 초격자층(30)을 구비할 수 있다.
제1 n측 반도체층(20), 제1 초격자층(30), 제1 활성층(40), 제1 p측 반도체층(50), 제2 n측 반도체층(60), 제2 활성층(90), 및 제2 p측 반도체층(110)의 각각은, 질화물 반도체로 이루어진다. 질화물 반도체는, ＩｎｘＡｌｙＧａ１－ｘ－ｙＮ(0≤x≤1, 0≤y≤1, x+y≤1)로 이루어지는 화학식에 있어서 조성비 x 및 y를 각각의 범위 내에서 변화시킨 모든 조성의 반도체를 포함할 수 있다. 예를 들면, 반도체 구조체(10)는, 기판(100) 상에 에피택셜 성장시킴으로써 형성된다.
제1 n측 반도체층(20)은, n형 불순물을 포함하는 n형층을 갖는다. n형층은, 예를 들면, n형 불순물로서 실리콘(Si)을 포함한다. 또는, n형층은, n형 불순물로서 게르마늄(Ge)을 포함해도 된다. 제1 n측 반도체층(20)은, 전자를 공급하는 기능을 갖고 있으면 되고, n형 불순물이나 p형 불순물을 의도적으로 도핑하지 않고 형성한 언도핑층을 포함하고 있어도 된다. 언도핑층이 n형 불순물 및/또는 p형 불순물을 의도적으로 도핑한 층과 인접하고 있는 경우는, 그 인접한 층으로부터의 확산 등에 의해, 언도핑층에 n형 불순물 및/또는 p형 불순물이 포함될 경우가 있다.
제1 p측 반도체층(50) 및 제2p측 반도체층(110)은, p형 불순물을 포함하는 p형층을 갖는다. p형층은, 예를 들면, p형 불순물로서 마그네슘(Mg)을 포함한다. 제1 p측 반도체층(50) 및 제2 p측 반도체층(110)은, 정공을 공급하는 기능을 갖고 있으면 되고, 언도핑층을 포함하고 있어도 된다.
제1 활성층(40) 및 제2 활성층(90)은, 후술하는 바와 같이, 복수의 우물층과 복수의 장벽층을 포함하는 다중양자우물 구조를 갖는다. 제1 활성층(40)의 발광 피크 파장은, 제2 활성층(90)의 발광 피크 파장보다 짧다. 예를 들면, 제1 활성층(40)은 청색광을 발하고, 제2 활성층(90)은 녹색광을 발한다. 청색광의 발광 피크 파장은, 430nm 이상 490nm 이하이다. 녹색광의 발광 피크 파장은, 500nm 이상 540nm 이하이다. 제1 활성층(40)은 자외광을 발해도 된다. 자외광의 발광 피크 파장은, 410nm 이하이다.
제2 n측 반도체층(60)은, 제1 p측 반도체층(50)과 접한다. 제2 n측 반도체층(60)은, 제1 p측 반도체층(50)과 접하여 배치된 제1 터널 접합층(70)을 갖는다. 제1 터널 접합층(70)이 제1 p측 반도체층(50)과 접하고, 제1 p측 반도체층(50)과 터널 접합을 형성한다. 제2 n측 반도체층(60)은, 나아가, 제1 터널 접합층(70)과 제2 활성층(90)의 사이에 배치되는 제2 초격자층(80)을 가질 수 있다. 제1 터널 접합층(70)은, 제2 초격자층(80)의 n형 불순물 농도보다 높은 n형 불순물 농도의 n형층을 포함한다. 제1 터널 접합층(70)은, 예를 들면, 1×1020/cm3이상 5×1021/cm3이하의 n형 불순물 농도의 n형층을 포함한다.
제1 초격자층(30) 및 제2 초격자층(80)을 배치함으로써, 기판(100)과 반도체 구조체(10)의 사이의 격자 부정합을 완화하고, 반도체 구조체(10)에 있어서의 결정 결함을 저감할 수 있다.
제1 n측 반도체층(20)은, 다른 반도체층이 설치되어 있지 않은 n측 컨택트면(20a)을 갖는다. n측 컨택트면(20a) 상에 n측 전극(12)이 배치되어 있다. n측 전극(12)은, 제1 n측 반도체층(20)에 전기적으로 접속하고 있다.
제2 p측 반도체층(110)의 상면 상에, p측 전극(11)이 배치되어 있다. p측 전극(11)은, 제2 p측 반도체층(110)에 전기적으로 접속하고 있다.
p측 전극(11)과 n측 전극(12)의 사이에 순방향 전압을 인가한다. 이 때, 제1 활성층(40) 및 제2 활성층(90)에 순방향 전류가 공급되고, 제1 활성층(40) 및 제2 활성층(90)이 발광한다.
제1 활성층(40) 상에 제2 활성층(90)을 배치함으로써, 1개의 활성층을 갖는 발광 소자에 비해, 단위 면적당의 출력을 높일 수 있다. 발광 소자(1)는, 제1 활성층(40)이 발하는 제1 파장광(예를 들면 청색광)과, 제2 활성층(90)이 발하는 제2 파장광(예를 들면 녹색광)의 혼합색의 광을 발한다.
p측 전극(11)과 n측 전극(12)의 사이에 순방향 전압이 인가되었을 때, 제2 n측 반도체층(60)과 제1 p측 반도체층(50)의 사이에는 역방향 전압이 인가되게 된다. 이 때문에, 제2 n측 반도체층(60) 및 제1 p측 반도체층(50)에 있어서 터널 접합을 형성하는 n형층 및 p형층의 불순물 농도를 높게 함으로써, 제2 n측 반도체층(60)과 제1 p측 반도체층(50)의 접합에 의해 형성되는 공핍층의 폭을 좁게 하고 있다. 이에 의해, p형층의 가전자대에 존재하는 전자를, n형층의 전도대로 터널링시킴으로써, 제2 n측 반도체층(60)과 제1 p측 반도체층(50)의 사이에 전류를 흐르기 쉽게 할 수 있다.
이하, 제1 초격자층(30), 제1 활성층(40), 제2 초격자층(80), 및 제2 활성층(90)의 상세에 대해서 설명한다.
<제1 초격자층>
도 2에 나타낸 바와 같이, 제1 초격자층(30)은, 복수의 제3 층(31)과, 복수의 제4 층(32)을 갖는다. 제1 초격자층(30)은, 예를 들면, 제3 층(31)과 제4 층(32)의 조를 15개 이상 25개 이하 가질 수 있다. 제1 초격자층(30)은, 예를 들면, 20층의 제3 층(31)과, 20층의 제4 층(32)을 가질 수 있다. 제1 초격자층(30)에 있어서, 최하층에 제4 층(32)이 위치하고, 최상층에 제3 층(31)이 위치한다. 최하층의 제4 층(32)으로부터 최상층의 제3 층(31)을 향해, 제4 층(32)과 제3 층(31)이 교대로 배치되어 있다.
복수의 제4 층(32)은, 복수의 제3 층(31) 중 이웃하는 제3 층(31) 사이에 위치하는 제4 층(32)을 갖는다. 또한, 제4 층(32)은, 최하층의 제3 층(31)과, 제1 n측 반도체층(20)의 사이에도 배치되어 있다.
제3 층(31)의 조성과 제4 층(32)의 조성은 다르다. 제3 층(31)은, 인듐(In)을 포함한다. 제3 층(31)은, 예를 들면, 언도핑의 질화인듐갈륨(InGaN층)으로 이루어진다. 제3 층(31)의 인듐 조성비는, 예를 들면, 3% 이상 10% 이하로 할 수 있다. 제4 층(32)은, 예를 들면, 언도핑의 질화갈륨(GaN)으로 이루어진다. 제3 층(31) 및 제4 층(32)의 n형 불순물 농도는, 예를 들면, 1×1017/cm3 이상 1×1019/cm3 이하로 할 수 있다. 한편, 제3 층(31) 및 제4 층(32)의 n형 불순물 농도란, 제3 층(31) 및 제4 층(32)에 있어서의 n형 불순물 농도 중, 가장 높은 n형 불순물 농도이다.
제3 층(31)의 두께는, 제4 층(32)의 두께보다 얇다. 제3 층(31)의 두께를, 예를 들면, 0.5nm 이상 1.5nm 이하로 할 수 있다. 제4 층(32)의 두께를, 예를 들면, 1.5nm 이상 3nm으로 할 수 있다.
<제1 활성층>
도 3에 나타낸 바와 같이, 제1 활성층(40)은, 복수의 제1 우물층(41)과, 적어도 하나의 제1 장벽층(42)을 갖는다. 제1 활성층(40)은, 예를 들면, 7층의 제1 우물층(41)과, 6층의 제1 장벽층(42)을 가질 수 있다. 각각의 제1 장벽층(42)은, 복수의 제1 우물층(41) 중 이웃하는 제1 우물층(41) 사이에 위치한다. 나아가, 제1 활성층(40)은, 제1 활성층(40)에 있어서, 최하층에 위치하는 제3 장벽층(43)과, 최상층에 위치하는 제4 장벽층(44)을 가질 수 있다. 복수의 제1 장벽층(42) 중 최하층에 위치하는 제1 장벽층(42)과, 제3 장벽층(43)의 사이에, 제1 우물층(41)이 배치되어 있다. 복수의 제1 장벽층(42) 중 최상층에 위치하는 제1 장벽층(42)과, 제4 장벽층(44)의 사이에 제1 우물층(41)이 배치되어 있다. 제3 장벽층(43)과 제4 장벽층(44)의 사이에 있어서, 제1 우물층(41)과 제1 장벽층(42)이 교대로 배치되어 있다.
제1 우물층(41)은, 인듐을 포함한다. 제1 우물층(41)은, 예를 들면, 언도핑의 질화인듐갈륨으로 이루어진다. 제1 우물층(41)의 인듐 조성비는, 예를 들면, 12% 이상 18% 이하로 할 수 있다.
제1 장벽층(42), 제3 장벽층(43), 및 제4 장벽층(44)의 밴드갭은, 제1 우물층(41)의 밴드갭보다 넓다. 제1 장벽층(42), 제3 장벽층(43), 및 제4 장벽층(44)은, 예를 들면, 질화갈륨으로 이루어진다.
제1 장벽층(42)의 두께 및 제4 장벽층(44)의 두께는, 제1 우물층(41)의 두께보다 두껍다. 제1 우물층(41)의 두께는, 예를 들면, 2.5nm 이상 5nm 이하로 할 수 있다. 제1 장벽층(42)의 두께, 제3 장벽층(43)의 두께, 및 제4 장벽층(44)의 두께는, 예를 들면, 3nm 이상 6nm 이하로 할 수 있다.
<제2 초격자층>
도 4에 나타낸 바와 같이, 제2 초격자층(80)은, 복수의 제1 층(81)과, 복수의 제2 층(82)을 갖는다. 제2 초격자층(80)은, 예를 들면, 제1 층(81)과 제2 층(82)의 조를 15개 이상 25개 이하 가질 수 있다. 제2 초격자층(80)은, 예를 들면, 20층의 제1 층(81)과, 20층의 제2 층(82)을 가질 수 있다. 제2 초격자층(80)에 있어서, 최하층에 제2 층(82)이 위치하고, 최상층에 제1 층(81)이 위치한다. 최하층의 제2 층(82)으로부터 최상층의 제1 층(81)을 향해, 제2 층(82)과 제1 층(81)이 교대로 배치되어 있다.
복수의 제2 층(82)은, 복수의 제1 층(81) 중 이웃하는 제1 층(81) 사이에 위치하는 제2 층(82)을 갖는다. 또한, 제2 층(82)은, 최하층의 제1 층(81)과, 제1 터널 접합층(70)의 사이에도 배치되어 있다.
제1 층(81)의 조성과 제2 층(82)의 조성은 다르다. 제1 층(81)은, 인듐을 포함한다. 제1 층(81)은, 예를 들면, 실리콘이 도핑된 질화인듐갈륨으로 이루어진다. 제1 층(81)의 인듐 조성비는, 예를 들면, 5% 이상 10% 이하로 할 수 있다. 제2 층(82)은, 예를 들면, 실리콘이 도핑된 질화갈륨으로 이루어진다. 제1 층(81) 및 제2 층(82)의 n형 불순물 농도는, 예를 들면, 1×1017/cm3이상 1×1020/cm3이하로 할 수 있다. 한편, 제1 층(81)의 n형 불순물 농도란, 제1 층(81)에 있어서의 n형 불순물 농도 중, 가장 높은 n형 불순물 농도이다. 또한, 제2 층(82)의 n형 불순물 농도란, 제2 층(82)에 있어서의 n형 불순물 농도 중, 가장 높은 n형 불순물 농도이다.
제1 층(81)의 두께는, 제2 층(82)의 두께보다 얇다. 제1 층(81)의 두께를, 예를 들면, 0.5nm 이상 1.5nm 이하로 할 수 있다. 제2 층(82)의 두께를, 예를 들면, 1.5nm 이상 3nm으로 할 수 있다.
<제2 활성층>
도 5에 나타낸 바와 같이, 제2 활성층(90)은, 제2 우물층(91)과, 제1 중간층(93)과, 제2 장벽층(92)과, 제5 장벽층(95)과, 제6 장벽층(96)을 갖는다.
도 5에는, 제2 활성층(90)이, 하나의 제2 우물층(91)과 하나의 제2 장벽층(92)을 갖는 예를 나타낸다. 제2 활성층(90)은, 제2 우물층(91)과 제2 장벽층(92)의 조를 복수 조합 가져도 된다. 이 경우, 복수의 제2 우물층(91) 중 이웃하는 제2 우물층(91) 사이에, 제2 장벽층(92)이 위치한다.
제1 중간층(93)은, 제2 우물층(91)보다 제1 활성층(40)측에 위치한다. 제2 장벽층(92)은, 제2 우물층(91)과 제1 중간층(93)의 사이에 위치한다. 제2 활성층(90)에 있어서, 최하층에 제5 장벽층(95)이 위치하고, 최상층에 제6 장벽층(96)이 위치한다. 제2 우물층(91)과 제2 장벽층(92)의 조를 복수 조합 갖는 경우, 제1 중간층(93)은, 복수의 제2 장벽층(92) 중 최하층의 제2 장벽층(92)과, 제5 장벽층(95)의 사이에 위치한다. 제2 우물층(91)은, 제2 장벽층(92)과 제6 장벽층(96)의 사이에 위치한다. 제2 우물층(91)과 제2 장벽층(92)의 조를 복수 조합 갖는 경우, 복수의 제2 우물층(91) 중 최상층의 제2 우물층(91)이, 복수의 제2 장벽층(92) 중 최상층의 제2 장벽층(92)과, 제6 장벽층(96)의 사이에 위치한다.
제2 우물층(91)은, 인듐을 포함한다. 제2 우물층(91)은, 예를 들면, 언도핑의 질화인듐갈륨으로 이루어진다. 제2 우물층(91)의 인듐 조성비는, 제1 활성층(40)의 제1 우물층(41)의 인듐 조성비보다 높다. 제2 우물층(91)의 인듐 조성비는, 예를 들면, 20% 이상 25% 이하로 할 수 있다.
제1 중간층(93)은, 인듐을 포함한다. 제1 중간층(93)은, 예를 들면, 언도핑의 질화인듐갈륨으로 이루어진다. 제1 중간층(93)의 인듐 조성비는, 제1 활성층(40)의 제1 우물층(41)의 인듐 조성비보다 낮다. 또한, 제1 중간층(93)의 인듐 조성비는, 제2 초격자층(80)의 제1 층(81)의 인듐 조성비보다 높다. 제1 중간층(93)의 인듐 조성비는, 예를 들면, 8% 이상 12% 이하로 할 수 있다.
제2 장벽층(92), 제5 장벽층(95), 및 제6 장벽층(96)의 밴드갭은, 제2 우물층(91)의 밴드갭, 및 제1 중간층(93)의 밴드갭보다 넓다. 제2 장벽층(92), 제5 장벽층(95), 및 제6 장벽층(96)은, 예를 들면, 질화갈륨으로 이루어진다.
제1 중간층(93)의 두께는, 제2 우물층(91)의 두께보다 얇다. 제1 중간층(93)의 두께는, 예를 들면, 1nm 이상 2nm 이하로 할 수 있다. 제2 우물층(91)의 두께는, 제1 우물층(41)의 두께보다 얇다. 제2 우물층(91)의 두께는, 예를 들면, 2nm 이상 3nm 이하로 할 수 있다.
제2 장벽층(92)의 두께, 제5 장벽층(95)의 두께, 및 제6 장벽층(96)의 두께는, 각각 제2 우물층(91)의 두께보다 두껍다. 제2 장벽층(92)의 두께, 제5 장벽층(95)의 두께, 및 제6 장벽층(96)의 두께는, 예를 들면, 3nm 이상 15nm 이하로 할 수 있다.
본 실시형태에 의하면, 제1 p측 반도체층(50)과 제2 n측 반도체층(60)이 형성하는 터널 접합과, 제2 우물층(91)의 사이에 제1 중간층(93)을 배치함으로써, 제2 우물층(91)과 터널 접합을 형성하는 p형층과의 거리를 길게 할 수 있고, 터널 접합을 형성하는 p형층으로부터 p형 불순물(예를 들면, 마그네슘)이 제2 우물층(91)으로 확산하기 어렵게 된다. 이에 의해, 제2 우물층(91)에 p형 불순물이 확산하는 것에 의한 제2 우물층(91)의 결정성의 악화를 저감시켜, 제2 우물층(91)이 발하는 광의 출력을 향상시킬 수 있다.
한편, 제2 활성층(90)에 있어서, 제1 중간층(93)을 배치하지 않고, 제2 우물층(91)과 제2 n측 반도체층(60)의 사이에 배치되는 장벽층의 두께를 두껍게 함으로써, 제2 우물층(91)과 터널 접합과의 거리를 길게 하는 것을 생각할 수 있다. 이 경우, 제2 우물층(91)보다 밴드갭이 넓은 장벽층이 전자 및 정공의 이동 장벽이 되어 순방향 전압이 높아지기 쉽다.
제1 중간층(93)의 밴드갭은, 제1 중간층(93)에 접하여 배치되는 제2 장벽층(92) 및 제5 장벽층(95)의 밴드갭보다 좁고, 제1 중간층(93)의 두께는 제2 우물층(91)의 두께보다 얇기 때문에, 터널 효과가 얻어져, 순방향 전압을 저감할 수 있다. 제1 중간층(93)의 두께는, 예를 들면, 1nm 이상 2nm 이하로 하는 것이 바람직하다.
또한, 제1 중간층(93)의 인듐 조성비는, 제1 활성층(40)의 제1 우물층(41)의 인듐 조성비보다 낮기 때문에, 제1 우물층(41)이 발한 광의 제1 중간층(93)에 있어서의 흡수를 저감할 수 있다. 제1 중간층(93)의 인듐 조성비는, 예를 들면, 8% 이상 12% 이하로 하는 것이 바람직하다.
제1 우물층(41)이 발한 광의 제2 활성층(90)에 있어서의 흡수를 보다 저감하기 위해, 제2 우물층(91)의 수는, 제1 우물층(41)의 수보다 적게 하는 것이 바람직하다.
도 6a는, 발광 소자의 샘플에 있어서의 제1 활성층(40)이 발하는 제1 파장광의 출력의 측정 결과를 나타내는 그래프이다. 제1 파장광은, 청색광이다.
제1 중간층(93)을 포함하지 않는 제2 활성층(90)에 있어서의 제2 우물층(91)의 수를, 1층, 2층, 3층으로 변경한 샘플을 제작하여, 제1 활성층(40)이 발하는 제1 파장광의 출력을 각각 측정하였다. 이 측정 결과를 검은 동그라미로 나타낸다.
또한, 제2 활성층(90)이, 1층의 제2 우물층(91)과, 1층의 제1 중간층(93)을 포함하는 샘플을 제작하여, 제1 활성층(40)이 발하는 제1 파장광의 출력을 측정하였다. 이 측정 결과를 흰 동그라미로 나타낸다.
도 6a에 있어서의 종축의 제1 파장광의 출력은, 제1 중간층(93)을 포함하지 않고, 3층의 제2 우물층(91)을 포함하는 샘플의 제1 파장광의 출력을 100%로 한 경우의 상대값을 나타낸다.
도 6b는, 발광 소자의 샘플에 있어서의 제2 활성층(90)이 발하는 제2 파장광의 출력의 측정 결과를 나타내는 그래프이다. 제2 파장광은, 녹색광이다.
제1 중간층(93)을 포함하지 않는 제2 활성층(90)에 있어서의 제2 우물층(91)의 수를, 1층, 2층, 3층으로 변경한 샘플을 제작하여, 제2 활성층(90)이 발하는 제2 파장광의 출력을 각각 측정하였다. 이 측정 결과를 검은 동그라미로 나타낸다.
또한, 제2 활성층(90)이, 1층의 제2 우물층(91)과, 1층의 제1 중간층(93)을 포함하는 샘플을 제작하여, 제2 활성층(90)이 발하는 제2 파장광의 출력을 측정하였다. 이 측정 결과를 흰 동그라미로 나타낸다.
도 6b에 있어서의 종축의 제2 파장광의 출력은, 제1 중간층(93)을 포함하지 않고, 3층의 제2 우물층(91)을 포함하는 샘플의 제2 파장광의 출력을 100%로 한 경우의 상대값을 나타낸다.
상기 측정에 사용한 각 샘플은, 이하의 구성을 갖는다.
기판(100)은 사파이어 기판이다.
제1 n측 반도체층(20)은, n형 불순물로서 실리콘을 포함한다. 제1 n측 반도체층(20)의 실리콘 농도는, 약 1×1019/cm3이다. 제1 n측 반도체층(20)의 실리콘 농도란, 제1 n측 반도체층(20)에 있어서의 실리콘 농도 중, 가장 높은 실리콘 농도이다. 제1 n측 반도체층(20)의 두께는, 약 10μm이다.
제1 초격자층(30)은, 20층의 제3 층(31)과, 20층의 제4 층(32)을 갖는다. 제3 층(31)은, 언도핑의 질화인듐갈륨층이다. 제3 층(31)의 인듐 조성비는, 약 7%이다. 제3 층(31)의 두께는, 약 1nm이다. 제4 층(32)은, 언도핑의 질화갈륨층이다. 제4 층(32)의 두께는, 약 2nm이다.
제1 활성층(40)은, 7층의 제1 우물층(41)을 갖는다. 제1 우물층(41)은, 언도핑의 질화인듐갈륨층이다. 제1 우물층(41)의 인듐 조성비는, 약 15%이다. 제1 우물층(41)의 두께는 약 3.4nm이다.
제1 p측 반도체층(50)은, p형 불순물로서 마그네슘을 포함한다. 제1 p측 반도체층(50)의 마그네슘 농도는, 약 3×1020/cm3이다. 제1 p측 반도체층(50)의 마그네슘 농도란, 제1 p측 반도체층(50)에 있어서의 마그네슘 농도 중, 가장 높은 마그네슘 농도이다. 제1 p측 반도체층(50)의 두께는, 약 140nm이다.
제1 터널 접합층(70)은, 실리콘이 도핑된 n형 질화갈륨층을 포함한다. 제1 터널 접합층(70)의 실리콘 농도는, 약8×1020/cm3이다. 제1 터널 접합층(70)의 실리콘 농도란, 제1 터널 접합층(70)에 있어서의 실리콘 농도 중, 가장 높은 실리콘 농도이다. 제1 터널 접합층(70)의 두께는, 약 2nm이다.
제2 초격자층(80)은, 20층의 제1 층(81)과, 20층의 제2 층(82)을 갖는다. 제1 층(81)은, 실리콘이 도핑된 질화인듐갈륨층이다. 제1 층(81)의 인듐 조성비는, 약 7%이다. 제1 층(81)의 두께는, 약 1nm이다. 제2 층(82)은, 실리콘이 도핑된 질화갈륨층이다. 제2 층(82)의 두께는, 약 2nm이다. 제1 층(81) 및 제2 층(82)의 실리콘 농도는, 약 2×1019/cm3이다. 제1 층(81) 및 제2 층(82)의 실리콘 농도란, 제1 층(81) 및 제2 층(82)에 있어서의 실리콘 농도 중, 가장 높은 실리콘 농도이다.
제2 활성층(90)의 제2 우물층(91)은, 언도핑의 질화인듐갈륨층이다. 제2 우물층(91)의 인듐 조성비는, 약 23%이다. 제2 우물층(91)의 두께는 약 2.8nm이다. 제2 활성층(90)이 제1 중간층(93)을 포함하는 샘플에 있어서, 제1 중간층(93)은, 언도핑의 질화인듐갈륨층이다. 제1 중간층(93)의 인듐 조성비는, 약 10%이다. 제1 중간층(93)의 두께는 약 1.5nm이다.
제2 p측 반도체층(110)은, p형 불순물로서 마그네슘을 포함한다. 제2 p측 반도체층(110)의 마그네슘 농도는, 약 3×1020/cm3이다. 제2 p측 반도체층(110)의 마그네슘 농도란, 제2 p측 반도체층(110)에 있어서의 마그네슘 농도 중, 가장 높은 마그네슘 농도이다. 제2 p측 반도체층(110)의 두께는, 약 115nm이다.
도 6a에 나타낸 바와 같이, 제1 중간층(93)을 포함하지 않는 샘플(검은 동그라미의 측정점)에 있어서 제2 우물층(91)의 수가 줄어듬에 따라, 제1 파장광(청색광)의 제2 우물층(91)에 있어서의 흡수가 저감하고, 제1 파장광의 출력이 높아지는 경향이 있다. 한편, 도 6b에 나타낸 바와 같이, 제1 중간층(93)을 포함하지 않는 샘플(검은 동그라미의 측정점)에 있어서 제2 우물층(91)의 수가 줄어듬에 따라, 제2 파장광(녹색광)의 출력은 낮아지는 경향이 있다.
제2 우물층(91)의 수를 1층으로 하고 제1 중간층(93)을 포함하는 샘플은, 제2 우물층(91)의 수를 1층으로 하고 제1 중간층(93)을 포함하지 않는 샘플에 비해, 제1 파장광의 출력을 거의 같게 유지하면서(도 6a의 흰 동그라미의 측정점), 제2 파장광의 출력을 높일 수 있다(도 6b의 흰 동그라미의 측정점). 또한, 제2 우물층(91)의 수를 1층으로 하고 제1 중간층(93)을 포함하는 샘플은, 제2 우물층(91)의 수를 3층으로 하고 제1 중간층(93)을 포함하지 않는 샘플에 비해, 제1 파장광의 출력과 제2 파장광의 출력을 합친 발광 소자의 출력을 높게 할 수 있다.
[제2 실시형태]
도 7에 나타낸 바와 같이, 제2 실시형태의 발광 소자(2)는, 기판(100)과, 반도체 구조체(10)와, p측 전극(11)과, n측 전극(12)을 구비한다. 제2 실시형태의 발광 소자(2)는, 반도체 구조체(10)가, 제3 n측 반도체층(120)과, 제3 활성층(150)과, 제3 p측 반도체층(160)을 더 구비하는 것 이외는, 실질적으로 제1 실시형태의 발광 소자(1)와 동일한 구조를 갖는다. 제3 n측 반도체층(120), 제3 활성층(150), 및 제3 p측 반도체층(160)은, 각각이 질화물 반도체로 이루어진다.
제3 n측 반도체층(120)은, 제2 p측 반도체층(110)과 접한다. 제3 n측 반도체층(120)은, 제2 p측 반도체층(110)과 접하여 배치된 제2 터널 접합층(130)을 갖는다. 제2 터널 접합층(130)이 제2 p측 반도체층(110)과 접하고, 제2 p측 반도체층(110)과 터널 접합을 형성한다. 제3 n측 반도체층(120)은, 나아가, 제2 터널 접합층(130)과 제3 활성층(150)의 사이에 배치되는 제3 초격자층(140)을 가질 수 있다. 제3 초격자층(140)은, 제2 초격자층(80)과 마찬가지의 구조를 갖는다. 제3 초격자층(140)을 배치함으로써, 기판(100)과 반도체 구조체(10)의 사이의 격자 부정합을 완화하고, 반도체 구조체(10)에 있어서의 결정 결함을 저감할 수 있다.
제2 터널 접합층(130)은, 제1 터널 접합층(70)과 마찬가지의 구조를 갖는다. 제2 터널 접합층(130)은, 제3 초격자층(140)의 n형 불순물 농도보다 높은 n형 불순물 농도의 n형층을 포함한다. 제2 터널 접합층(130)은, 예를 들면, 1×1020/cm3이상 5×1021/cm3이하의 n형 불순물 농도의 n형층을 포함한다.
제3 활성층(150)은, 제3 n측 반도체층(120) 상에 배치된다. 제3 활성층(150)의 발광 피크 파장은, 제1 활성층(40)의 발광 피크 파장 및 제2 활성층(90)의 발광 피크 파장보다 길다. 제3 활성층(150)은, 예를 들면, 적색광을 발한다. 적색광의 발광 피크 파장은, 615nm 이상 750nm 이하이다.
도 8에 나타낸 바와 같이, 제3 활성층(150)은, 제3 우물층(151)과, 제2 중간층(153)과, 제7 장벽층(152)과, 제8 장벽층(155)과, 제9 장벽층(156)을 갖는다. 제3 활성층(150)은, 제3 우물층(151)과 제7 장벽층(152)의 조를 복수 조 가져도 된다. 이 경우, 복수의 제3 우물층(151) 중 이웃하는 제3 우물층(151) 사이에, 제7 장벽층(152)이 위치한다.
제2 중간층(153)은, 제3 우물층(151)보다 제2 활성층(90)측에 위치한다. 제7 장벽층(152)은, 제3 우물층(151)과 제2 중간층(153)의 사이에 위치한다. 제3 활성층(150)에 있어서, 최하층에 제8 장벽층(155)이 위치하고, 최상층에 제9 장벽층(156)이 위치한다. 제3 우물층(151)과 제7 장벽층(152)의 조를 복수 조 갖는 경우, 제2 중간층(153)은, 복수의 제7 장벽층(152) 중 최하층의 제7 장벽층(152)과, 제8 장벽층(155)의 사이에 위치한다. 제3 우물층(151)은, 제7 장벽층(152)과 제9 장벽층(156)의 사이에 위치한다. 제3 우물층(151)과 제7 장벽층(152)의 조를 복수 조 갖는 경우, 복수의 제3 우물층(151) 중 최상층의 제3 우물층(151)이, 복수의 제7 장벽층(152) 중 최상층의 제7 장벽층(152)과, 제9 장벽층(156)의 사이에 위치한다.
제3 우물층(151)은, 인듐을 포함한다. 제3 우물층(151)은, 예를 들면, 언도핑의 질화인듐갈륨으로 이루어진다. 제3 우물층(151)의 인듐 조성비는, 제2 우물층(91)의 인듐 조성비보다 높다. 제3 우물층(151)의 인듐 조성비는, 예를 들면, 25% 이상 40%이하, 바람직하게는 30% 이상 35% 이하로 할 수 있다. 제3 우물층(151)의 두께는, 예를 들면, 2nm 이상 4nm 이하로 할 수 있다.
제2 중간층(153)은, 인듐을 포함한다. 제2 중간층(153)은, 예를 들면, 언도핑의 질화인듐갈륨으로 이루어진다. 제2 중간층(153)의 인듐 조성비는, 제2 우물층(91)의 인듐 조성비보다 낮다. 또한, 제2 중간층(153)의 인듐 조성비는, 제1 중간층(93)의 인듐 조성비와 같거나, 또는 낮게 할 수 있다. 제2 중간층(153)의 두께는, 제3 우물층(151)의 두께보다 얇다.
제7 장벽층(152), 제8 장벽층(155), 및 제9 장벽층(156)의 밴드갭은, 제3 우물층(151)의 밴드갭 및 제2 중간층(153)의 밴드갭보다 넓다. 제7 장벽층(152), 제8 장벽층(155), 및 제9 장벽층(156)은, 예를 들면, 질화갈륨으로 이루어진다.
제7 장벽층(152)의 두께, 제8 장벽층(155)의 두께, 및 제9 장벽층(156)의 두께는, 각각 제3 우물층(151)의 두께보다 두껍다. 제7 장벽층(152)의 두께, 제8 장벽층(155)의 두께, 및 제9 장벽층(156)의 두께는, 예를 들면, 3nm 이상 15nm 이하로 할 수 있다.
제3 p측 반도체층(160)은, 제3 활성층(150) 상에 배치된다. 제3 p측 반도체층(160)은, p형 불순물을 포함하는 p형층을 갖는다. 제3 p측 반도체층(160)의 p형층은, 예를 들면, p형 불순물로서 마그네슘(Mg)을 포함한다. 제3 p측 반도체층(160)은, 정공을 공급하는 기능을 갖고 있으면 되고, 언도핑층을 포함하고 있어도 된다.
제3 p측 반도체층(160)의 상면 상에, p측 전극(11)이 배치된다. p측 전극(11)은, 제3 p측 반도체층(160)에 전기적으로 접속하고 있다.
제2 실시형태의 발광 소자(2)에 있어서, p측 전극(11)과 n측 전극(12)의 사이에 순방향 전압을 인가한다. 이 때, 제1 활성층(40), 제2 활성층(90), 및 제3 활성층(150)에 순방향 전류가 공급되고, 제1 활성층(40), 제2 활성층(90), 및 제3 활성층(150)이 발광한다.
제1 활성층(40) 상에 제2 활성층(90)을 배치하고, 제2 활성층(90) 상에 제3 활성층(150)을 배치함으로써, 1개의 활성층을 갖는 발광 소자, 및 2개의 활성층을 갖는 제1 실시형태의 발광 소자(1)에 비해, 단위 면적당의 출력을 높일 수 있다. 발광 소자(2)는, 제1 활성층(40)이 발하는 제1 파장광(예를 들면 청색광)과, 제2 활성층(90)이 발하는 제2 파장광(예를 들면 녹색광)과, 제3 활성층(150)이 발하는 제3 파장광(예를 들면 적색광)의 혼합색의 광을 발한다.
p측 전극(11)과 n측 전극(12)의 사이에 순방향 전압이 인가되었을 때, 제2 n측 반도체층(60)과 제1 p측 반도체층(50)의 사이, 및 제3 n측 반도체층(120)과 제2 p측 반도체층(110)의 사이에는 역방향 전압이 인가되게 된다. 그 때문에, 제2 n측 반도체층(60) 및 제1 p측 반도체층(50)에 있어서 터널 접합을 형성하는 n형층 및 p형층의 불순물 농도를 높게 하고, 또한 제3 n측 반도체층(120) 및 제2 p측 반도체층(110)에 있어서 터널 접합을 형성하는 n형층 및 p형층의 불순물 농도를 높게 함으로써, 제2 n측 반도체층(60)과 제1 p측 반도체층(50)의 접합에 의해 형성되는 공핍층의 폭, 및 제3 n측 반도체층(120)과 제2 p측 반도체층(110)의 접합에 의해 형성되는 공핍층의 폭을 좁게 하고 있다. 이에 의해, p형층의 가전자대에 존재하는 전자를, n형층의 전도대로 터널링 시킴으로써, 제2 n측 반도체층(60)과 제1 p측 반도체층(50)의 사이, 및 제3 n측 반도체층(120)과 제2 p측 반도체층(110)의 사이에 전류를 흐르기 쉽게 할 수 있다.
제2 실시형태에 의하면, 제2 p측 반도체층(110)과 제3 n측 반도체층(120)이 형성하는 터널 접합과, 제3 우물층(151)의 사이에 제2 중간층(153)을 배치함으로써, 제3 우물층(151)과, 터널 접합을 형성하는 p형층과의 거리를 길게 할 수 있고, 터널 접합을 형성하는 p형층으로부터 p형 불순물(예를 들면, 마그네슘)이 제3 우물층(151)으로 확산하기 어렵게 된다. 이에 의해, 제3 우물층(151)에 p형 불순물이 확산하는 것에 의한 제3 우물층(151)의 결정성의 악화를 저감하고, 제3 우물층(151)이 발하는 광의 출력을 향상시킬 수 있다.
제2 중간층(153)의 밴드갭은, 제2 중간층(153)에 접하여 배치되는 제7 장벽층(152)의 밴드갭 및 제8 장벽층(155)의 밴드갭보다 좁고, 제2 중간층(153)의 두께는 제3 우물층(151)의 두께보다 얇기 때문에, 터널 효과가 얻어지고, 순방향 전압을 저감할 수 있다. 제2 중간층(153)의 두께는, 예를 들면, 1nm 이상 2nm 이하로 하는 것이 바람직하다. 제2 중간층(153)의 두께는, 제1 중간층(93)의 두께 이하로 할 수 있다.
또한, 제2 중간층(153)의 인듐 조성비는, 제2 우물층(91)의 인듐 조성비보다 낮기 때문에, 제2 우물층(91)이 발한 광의 제2 중간층(153)에 있어서의 흡수를 저감할 수 있다. 제2 중간층(153)의 인듐 조성비는, 예를 들면, 8% 이상 12% 이하로 하는 것이 바람직하다.
제1 우물층(41)이 발한 광의 제3 활성층(150)에 있어서의 흡수를 보다 저감하기 위해, 제3 우물층(151)의 수는, 제1 우물층(41)의 수보다 적게 하는 것이 바람직하다. 제3 우물층(151)의 수는, 예를 들면, 하나로 할 수 있다.
제1 실시형태의 발광 소자(1)가 갖는 제1 활성층(40) 및 제2 활성층(90)은, 각각 개별로 점등 제어해도 된다. 예를 들면, 제2 n측 반도체층(60)에 전기적으로 접속되는 전극을 배치함으로써, 제1 활성층(40) 및 제2 활성층(90)을 각각 개별로 점등 제어해도 된다. 제2 실시형태의 발광 소자(2)가 갖는 제1 활성층(40), 제2 활성층(90), 및 제3 활성층(150)은, 각각 개별로 점등 제어해도 된다. 예를 들면, 제2 n측 반도체층(60)에 전기적으로 접속되는 전극과, 제3 n측 반도체층(120)에 전기적으로 접속되는 전극을 배치하고, 제1 활성층(40), 제2 활성층(90), 및 제3 활성층(150)을 개별로 점등 제어해도 된다.
이상, 구체예를 참조하면서, 본 발명의 실시형태에 대해서 설명하였다. 그러나, 본 발명은, 이들 구체예에 한정되는 것은 아니다. 본 발명의 상술한 실시형태를 기초하여, 당업자가 적절히 설계 변경하여 실시할 수 있는 모든 형태도, 본 발명의 요지를 포함하는 한, 본 발명의 범위에 속한다. 그 밖에, 본 발명의 사상 범주에 있어서, 당업자라면, 각종의 변경예 및 수정예에 상도할 수 있는 것이며, 이들 변경예 및 수정예도 본 발명의 범위에 속하는 것이다.
본 발명의 실시형태는, 이하의 발광 소자를 포함한다.
[항 1] 각각이 질화물 반도체로 이루어지는, 제1 n측 반도체층과, 인듐을 포함하는 제1 우물층을 갖는 제1 활성층과, 제1 p측 반도체층과, 상기 제1 p측 반도체층과 접하는 제2 n측 반도체층과, 인듐을 포함하는 제2 우물층을 갖는 제2 활성층과, 제2 p측 반도체층을 순서대로 구비하고,
상기 제2 활성층은, 상기 제2 우물층보다 상기 제1 활성층측에 위치하고, 인듐을 포함하는 제1 중간층을 갖고,
상기 제1 우물층의 인듐 조성비는, 상기 제2 우물층의 인듐 조성비보다 낮고,
상기 제1 중간층의 인듐 조성비는, 상기 제1 우물층의 인듐 조성비보다 낮고,
상기 제1 중간층의 두께는, 상기 제2 우물층의 두께보다 얇은 발광 소자.
[항 2] 상기 제2 우물층의 수는, 상기 제1 우물층의 수보다 적은 상기 항 1에 기재된 발광 소자.
[항 3] 상기 제2 n측 반도체층은, 초격자층을 더 갖고,
상기 초격자층은, 인듐을 포함하는 복수의 제1 층과, 상기 복수의 제1 층 중 서로 이웃하는 제1 층 사이에 위치하는 제2 층을 갖고,
상기 제1 층의 인듐 조성비는, 상기 제1 중간층의 인듐 조성비보다 낮은 상기 항 1 또는 2에 기재된 발광 소자.
[항 4] 상기 제2 우물층의 수는, 하나인 상기 항 1∼3 중 어느 하나에 기재된 발광 소자.
[항 5] 상기 제1 중간층의 인듐 조성비는, 8% 이상 12% 이하인 상기 항 1∼4 중 어느 하나에 기재된 발광 소자.
[항 6] 상기 제1 우물층의 인듐 조성비는, 12% 이상 18% 이하이고,
상기 제2 우물층의 인듐 조성비는, 20% 이상 25% 이하인 상기 항 1∼5 중 어느 하나에 기재된 발광 소자.
[항 7] 상기 제2 우물층의 두께는, 상기 제1 우물층의 두께보다 얇은 상기 항 1∼6 중 어느 하나에 기재된 발광 소자.
[항 8] 상기 제1 중간층의 두께는, 1nm 이상 2nm 이하인 상기 항 1∼7 중 어느 하나에 기재된 발광 소자.
[항 9] 상기 제1 우물층, 상기 제2 우물층, 및 상기 제1 중간층은, 질화인듐갈륨으로 이루어지는 상기 항 1∼8 중 어느 하나에 기재된 발광 소자.
[항 10] 각각이 질화물 반도체로 이루어지는, 상기 제2 p측 반도체층과 접하는 제3 n측 반도체층과, 인듐을 포함하는 제3 우물층을 갖는 제3 활성층과, 제3 p측 반도체층을, 순서대로 더 구비하고,
제3 활성층은, 상기 제3 우물층보다 상기 제2 활성층측에 위치하고, 인듐을 포함하는 제2 중간층을 갖고,
상기 제2 우물층의 인듐 조성비는, 상기 제3 우물층의 인듐 조성비보다 낮고,
상기 제2 중간층의 인듐 조성비는, 상기 제2 우물층의 인듐 조성비보다 낮고,
상기 제2 중간층의 두께는, 상기 제3 우물층의 두께보다 얇은 상기 항 1∼9 중 어느 하나에 기재된 발광 소자.
[항 11] 상기 제3 우물층의 수는, 상기 제1 우물층의 수보다 적은 상기 항 10에 기재된 발광 소자.
[항 12] 상기 제3 우물층의 인듐 조성비는, 25% 이상 40% 이하인 상기 항 10 또는 11에 기재된 발광 소자.
[항 13] 상기 제2 중간층의 두께는, 1nm 이상 2nm 이하인 상기 항 10∼12 중 어느 하나에 기재된 발광 소자.
1, 2: 발광 소자
10: 반도체 구조체
11: p측 전극
12: n측 전극
20: 제1 n측 반도체층
30: 제1 초격자층
31: 제3 층
32: 제4 층
40: 제1 활성층
41: 제1 우물층
50: 제1 p측 반도체층
60: 제2 n측 반도체층
70: 제1 터널 접합층
80: 제2 초격자층
81: 제1 층
82: 제2 층
90: 제2 활성층
91: 제2 우물층
93: 제1 중간층
100: 기판
110: 제2 p측 반도체층
120: 제3 n측 반도체층
130: 제2 터널 접합층
140: 제3 초격자층
150: 제3 활성층
151: 제3 우물층
153: 제2 중간층
160: 제3 p측 반도체층

Claims (13)

  1. 각각이 질화물 반도체로 이루어지는, 제1 n측 반도체층과, 인듐을 포함하는 제1 우물층을 갖는 제1 활성층과, 제1 p측 반도체층과, 상기 제1 p측 반도체층과 접하는 제2 n측 반도체층과, 인듐을 포함하는 제2 우물층을 갖는 제2 활성층과, 제2 p측 반도체층을 순서대로 구비하고,
    상기 제2 활성층은, 상기 제2 우물층보다 상기 제1 활성층측에 위치하고, 인듐을 포함하는 제1 중간층을 갖고,
    상기 제1 우물층의 인듐 조성비는, 상기 제2 우물층의 인듐 조성비보다 낮고,
    상기 제1 중간층의 인듐 조성비는, 상기 제1 우물층의 인듐 조성비보다 낮고,
    상기 제1 중간층의 두께는, 상기 제2 우물층의 두께보다 얇은 발광 소자.
  2. 제1항에 있어서,
    상기 제2 우물층의 수는, 상기 제1 우물층의 수보다 적은 발광 소자.
  3. 제1항에 있어서,
    상기 제2 n측 반도체층은, 초격자층을 더 갖고,
    상기 초격자층은, 인듐을 포함하는 복수의 제1 층과, 상기 복수의 제1 층 중 서로 이웃하는 제1 층 사이에 위치하는 제2 층을 갖고,
    상기 제1 층의 인듐 조성비는, 상기 제1 중간층의 인듐 조성비보다 낮은 발광 소자.
  4. 제1항에 있어서,
    상기 제2 우물층의 수는, 하나인 발광 소자.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 중간층의 인듐 조성비는, 8% 이상 12% 이하인 발광 소자.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 우물층의 인듐 조성비는, 12% 이상 18% 이하이고,
    상기 제2 우물층의 인듐 조성비는, 20% 이상 25% 이하인 발광 소자.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제2 우물층의 두께는, 상기 제1 우물층의 두께보다 얇은 발광 소자.
  8. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 중간층의 두께는, 1nm 이상 2nm 이하인 발광 소자.
  9. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 우물층, 상기 제2 우물층, 및 상기 제1 중간층은, 질화인듐갈륨으로 이루어지는 발광 소자.
  10. 제1항 내지 제4항 중 어느 한 항에 있어서,
    각각이 질화물 반도체로 이루어지는, 상기 제2 p측 반도체층과 접하는 제3 n측 반도체층과, 인듐을 포함하는 제3 우물층을 갖는 제3 활성층과, 제3 p측 반도체층을, 순서대로 더 구비하고,
    제3 활성층은, 상기 제3 우물층보다 상기 제2 활성층측에 위치하고, 인듐을 포함하는 제2 중간층을 갖고,
    상기 제2 우물층의 인듐 조성비는, 상기 제3 우물층의 인듐 조성비보다 낮고,
    상기 제2 중간층의 인듐 조성비는, 상기 제2 우물층의 인듐 조성비보다 낮고,
    상기 제2 중간층의 두께는, 상기 제3 우물층의 두께보다 얇은 발광 소자.
  11. 제10항에 있어서,
    상기 제3 우물층의 수는, 상기 제1 우물층의 수보다 적은 발광 소자.
  12. 제10항에 있어서,
    상기 제3 우물층의 인듐 조성비는, 25% 이상 40% 이하인 발광 소자.
  13. 제10항에 있어서,
    상기 제2 중간층의 두께는, 1nm 이상 2nm 이하인 발광 소자.
KR1020230017226A 2022-02-16 2023-02-09 발광 소자 KR20230123436A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2022022046 2022-02-16
JPJP-P-2022-022046 2022-02-16
JP2022132555A JP7466084B2 (ja) 2022-02-16 2022-08-23 発光素子
JPJP-P-2022-132555 2022-08-23

Publications (1)

Publication Number Publication Date
KR20230123436A true KR20230123436A (ko) 2023-08-23

Family

ID=84982021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230017226A KR20230123436A (ko) 2022-02-16 2023-02-09 발광 소자

Country Status (4)

Country Link
US (1) US20230307580A1 (ko)
EP (1) EP4250380A1 (ko)
KR (1) KR20230123436A (ko)
TW (1) TW202341524A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7462884B2 (en) * 2005-10-31 2008-12-09 Nichia Corporation Nitride semiconductor device
DE102007031926A1 (de) * 2007-07-09 2009-01-15 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterkörper
US11538962B2 (en) * 2019-04-23 2022-12-27 Nichia Corporation Light-emitting element and method for manufacturing light-emitting element

Also Published As

Publication number Publication date
TW202341524A (zh) 2023-10-16
EP4250380A1 (en) 2023-09-27
US20230307580A1 (en) 2023-09-28

Similar Documents

Publication Publication Date Title
US7462884B2 (en) Nitride semiconductor device
JP5242039B2 (ja) 窒化物半導体発光素子
KR100476567B1 (ko) 질화물 반도체 소자
KR100664985B1 (ko) 질화물계 반도체 소자
KR100631971B1 (ko) 질화물 반도체 발광 소자
KR101611412B1 (ko) 발광 소자
US8669546B2 (en) Nitride group semiconductor light emitting device including multiquantum well structure
US8466449B2 (en) Nitride semiconductor device
US20050145871A1 (en) Nitride semiconductor element
US20070241353A1 (en) Group III intride semiconductor light emitting element
US20090101934A1 (en) Monolithic White Light-Emitting Diode
US9024293B2 (en) Semiconductor light emitting device
KR101423720B1 (ko) 다중양자웰 구조의 활성 영역을 갖는 발광 소자 및 그제조방법
KR100905877B1 (ko) 질화물 반도체 소자
KR20230123436A (ko) 발광 소자
JP7466084B2 (ja) 発光素子
KR101065070B1 (ko) 발광 소자
KR20130097362A (ko) 반도체 발광소자
JP7397348B2 (ja) 発光素子
JP7419652B2 (ja) 発光素子
CN116613253A (zh) 发光元件
JP6058946B2 (ja) 複数の活性層を有する窒化物半導体素子、窒化物半導体発光素子、窒化物半導体受光素子、及び、窒化物半導体素子の製造方法
KR20090019252A (ko) 초격자구조의 활성층을 갖는 질화물 반도체 소자
JP7385138B2 (ja) 発光素子の製造方法
US10840411B2 (en) Semiconductor layer sequence