KR20230121203A - 표시 패널 및 이를 포함하는 전자 기기 - Google Patents

표시 패널 및 이를 포함하는 전자 기기 Download PDF

Info

Publication number
KR20230121203A
KR20230121203A KR1020220017159A KR20220017159A KR20230121203A KR 20230121203 A KR20230121203 A KR 20230121203A KR 1020220017159 A KR1020220017159 A KR 1020220017159A KR 20220017159 A KR20220017159 A KR 20220017159A KR 20230121203 A KR20230121203 A KR 20230121203A
Authority
KR
South Korea
Prior art keywords
voltage line
line
disposed
conductive
electrode
Prior art date
Application number
KR1020220017159A
Other languages
English (en)
Inventor
김대석
김양희
방현철
윤영수
윤일구
이봉원
이소영
정수교
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220017159A priority Critical patent/KR20230121203A/ko
Priority to US17/979,693 priority patent/US20230255058A1/en
Priority to CN202310088578.6A priority patent/CN116583142A/zh
Priority to CN202320165746.2U priority patent/CN219660308U/zh
Publication of KR20230121203A publication Critical patent/KR20230121203A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Abstract

본 발명의 일 실시예는 투과영역과, 상기 투과영역을 둘러싸는 표시영역과, 상기 표시영역에 배치되는 복수의 발광다이오드들과, 상기 복수의 발광다이오드들에 각각 전기적으로 연결되고 상기 표시영역에 배치되는 복수의 부화소회로들과, 상기 복수의 부화소회로들 중 상기 투과영역에 가까이 배치된 제1부화소회로를 지나도록 상기 제1방향을 따라 연장된 도전선을 포함하되, 상기 복수의 부화소회로들은, 제1방향으로 연장된 스캔선 및 상기 제1방향과 교차하는 제2방향으로 연장된 데이터선에 전기적으로 연결된 스위칭 트랜지스터, 상기 스위칭 트랜지스터에 전기적으로 연결된 구동 트랜지스터, 및 상기 구동 트랜지스터에 전기적으로 연결된 스토리지 커패시터를 포함하고, 상기 도전선은 상기 제1부화소회로를 지나는 전압선과 전기적으로 연결된, 표시 패널을 개시한다.

Description

표시 패널 및 이를 포함하는 전자 기기{Display panel and electronic apparatus}
본 발명의 실시예들은 표시 패널 및 이를 포함하는 전자 기기에 관한 것이다.
유기발광 표시 패널과 같은 표시 패널은 발광다이오드의 휘도 등을 제어하기 위해 박막트랜지스터들이 표시영역에 배치된다. 박막트랜지스터들은 전달된 데이터신호, 구동전압, 및 공통전압을 이용하여 대응하는 발광다이오드에서 소정의 색을 갖는 빛을 방출하도록 제어한다.
데이터신호, 구동전압, 및 공통전압 등을 제공하기 위해, 표시영역 외측의 비표시영역에는 데이터 구동회로, 구동전압공급선, 공통전압공급선 등이 위치한다.
본 발명의 일 실시예는 고 품질의 이미지를 제공할 수 있는 표시 장치 및 이를 포함하는 전자 기기를 제공할 수 있으며, 본 발명의 목적이 이에 제한되는 것은 아니다.
본 발명의 일 실시예는, 투과영역; 상기 투과영역을 둘러싸는 표시영역; 상기 표시영역에 배치되는 복수의 발광다이오드들; 상기 복수의 발광다이오드들에 각각 전기적으로 연결되고 상기 표시영역에 배치되는 복수의 부화소회로들, 상기 복수의 부화소회로들은, 제1방향으로 연장된 스캔선 및 상기 제1방향과 교차하는 제2방향으로 연장된 데이터선에 전기적으로 연결된 스위칭 트랜지스터; 상기 스위칭 트랜지스터에 전기적으로 연결된 구동 트랜지스터; 및 상기 구동 트랜지스터에 전기적으로 연결된 스토리지 커패시터를 포함하고; 상기 복수의 부화소회로들 중 상기 투과영역에 가까이 배치된 제1부화소회로를 지나도록 상기 제1방향을 따라 연장된 도전선;을 포함하되, 상기 도전선은, 상기 제1부화소회로를 지나는 전압선과 전기적으로 연결된, 표시 패널을 개시한다.
상기 전압선은, 상기 제1부화소회로를 지나도록 상기 제1방향을 따라 연장되는 수평구동전압선을 포함할 수 있다.
상기 도전선은, 상기 수평구동전압선과 동일한 층 상에 배치되며 상기 수평구동전압선과 일체로 연결될 수 있다.
상기 스토리지 커패시터 상의 제1유기절연층을 더 포함하고, 상기 전압선 및 상기 수평구동전압선은 상기 제1유기절연층 상에 배치될 수 있다.
상기 도전선과 상기 수평구동전압선의 연결부분은 상기 투과영역에 인접할 수 있다.
상기 도전선은 상기 전압선과 다른 층 상에 배치될 수 있다.
상기 스토리지 커패시터는 상기 구동 트랜지스터의 구동 반도체와 중첩하는 제1커패시터 전극 및 상기 제1커패시터 전극과 중첩하며 상기 제1커패시터 전극 상에 배치되는 제2커패시터 전극을 포함하고, 상기 전압선은 상기 제1방향을 따라 연장되는 전극전압선을 포함하되, 상기 전극전압선의 일 부분은 상기 제2커패시터 전극일 수 있다.
상기 도전선의 일 부분과 상기 전극전압선의 일 부분 사이에 개재되는 도전메탈을 더 포함하고, 상기 도전선의 상기 일 부분과 상기 전극전압선의 상기 일 부분은 상기 도전메탈에 의해 전기적으로 연결될 수 있다.
상기 전압선은, 상기 제1부화소회로를 지나도록 상기 제2방향을 따라 연장되는 수직구동전압선을 포함할 수 있다.
상기 도전선과 상기 수직구동전압선 사이의 제1유기절연층을 더 포함하고, 상기 도전선은 상기 제1유기절연층의 위에 배치되고, 상기 수직구동전압선은 상기 제1유기절연층의 아래에 배치될 수 있다.
상기 도전선과 상기 수직구동전압선은 상기 제1유기절연층의 콘택홀을 통해 상기 투과영역의 주변에서 서로 접속할 수 있다.
본 발명의 실시예는, 투과영역 및 상기 투과영역을 둘러싸는 표시영역을 포함하는 표시 패널; 및 상기 표시 패널의 배면에 위치하며 상기 투과영역과 대응하는 컴포넌트;를 포함하는 전자 기기를 포함할 수 있다. 여기서, 상기 표시 패널은, 상기 표시영역에 배치되는 복수의 발광다이오드들; 상기 복수의 발광다이오드들에 각각 전기적으로 연결되고 상기 표시영역에 배치되는 복수의 부화소회로들, 상기 복수의 부화소회로들은, 제1방향으로 연장된 스캔선 및 상기 제1방향과 교차하는 제2방향으로 연장된 데이터선에 전기적으로 연결된 스위칭 트랜지스터; 상기 스위칭 트랜지스터에 전기적으로 연결된 구동 트랜지스터; 및 상기 구동 트랜지스터에 전기적으로 연결되고, 제1커패시터 전극 및 제2커패시터 전극을 포함하는, 스토리지 커패시터를 포함하고; 상기 복수의 부화소회로들 중 상기 투과영역에 가까이 배치된 제1부화소회로를 지나도록 상기 제1방향을 따라 연장된 도전선;을 포함하되, 상기 도전선은, 상기 제1부화소회로를 지나는 전압선과 전기적으로 연결될 수 있다.
상기 표시 패널은, 상기 제1방향을 따라 연장되고 상기 제1부화소회로를 지나는 수평구동전압선; 상기 제2방향을 따라 연장되고 상기 제1부화소회로를 지나는 수직구동전압선; 및 상기 제1방향을 따라 연장되고 상기 스토리지 커패시터의 상기 제2커패시터 전극을 포함하는 전극전압선;을 포함할 수 있다.
상기 수평구동전압선은 상기 수직구동전압선의 위에서 상기 수직구동전압선의 일부와 교차하고, 상기 수직구동전압선은 상기 전극전압선의 위에서 상기 전극전압선의 일부와 교차할 수 있다.
상기 수평구동전압선은, 상기 수평구동전압선과 상기 수직구동전압선 사이의 절연층의 콘택홀을 통해 상기 수직구동전압선과 접속되고, 상기 수직구동전압선은, 상기 수직구동전압선과 상기 전극전압선 사이의 절연층의 콘택홀을 통해 상기 전극전압선과 접속될 수 있다.
상기 전압선은 상기 수평구동전압선을 포함하고, 상기 도전선은, 상기 수평구동전압선과 동일한 층 상에 배치되며 상기 수평구동전압선과 일체로 연결될 수 있다.
상기 도전선과 상기 수평구동전압선의 연결부분은 상기 투과영역에 인접할 수 있다.
상기 전압선은 상기 전극전압선을 포함할 수 있다.
상기 표시 패널은, 상기 도전선의 일 부분과 상기 전극전압선의 일 부분 사이에 개재되는 도전메탈을 더 포함하고, 상기 도전선의 상기 일 부분과 상기 전극전압선의 상기 일 부분은 상기 도전메탈에 의해 전기적으로 연결될 수 있다.
상기 전압선은, 상기 수직구동전압선을 포함할 수 있다.
상기 도전선과 상기 수직구동전압선은, 상기 도전선과 상기 수직구동전압선 사이의 절연층의 콘택홀을 통해 상기 투과영역의 주변에서 접속할 수 있다.
상기 컴포넌트는 센서 또는 카메라를 포함할 수 있다.
본 발명의 실시예는, 투과영역 및 상기 투과영역을 둘러싸는 표시영역을 포함하는 표시 패널; 및 상기 표시 패널의 배면에 위치하며 상기 투과영역과 대응하는 컴포넌트;를 포함하는 전자 기기로서, 상기 표시 패널은, 상기 표시영역에 배치되는 복수의 발광다이오드들; 상기 복수의 발광다이오드들에 각각 전기적으로 연결되고 상기 표시영역에 배치되는 복수의 부화소회로들, 상기 복수의 부화소회로들은, 제1방향으로 연장된 스캔선 및 상기 제1방향과 교차하는 제2방향으로 연장된 데이터선에 전기적으로 연결된 스위칭 트랜지스터; 상기 스위칭 트랜지스터에 전기적으로 연결된 구동 트랜지스터; 및 상기 구동 트랜지스터에 전기적으로 연결되고, 제1커패시터 전극 및 제2커패시터 전극을 포함하는, 스토리지 커패시터를 포함하고; 상기 투과영역의 양측에 각각 배치되며 상호 이격된 두 개의 도전선들; 및 상기 투과영역의 양측에 배치되며 상호 이격된 두 개의 전압선들;을 포함하되, 상기 두 개의 도전선들은 상기 두 개의 전압선들에 각각 전기적으로 연결될 수 있다.
상기 두 개의 도전선들 중 상기 투과영역의 일측에 배치된 제1도전선은, 상기 복수의 부화소회로들 중 상기 투과영역에 가까이 배치된 제1부화소회로를 지나며, 상기 제1도전선에 전기적으로 연결된 제1전압선은, 상기 제1방향 또는 상기 제2방향을 따라 상기 제1부화소회로를 지날 수 있다.
상기 표시 패널은, 상기 제1방향을 따라 연장되고 상기 제1부화소회로를 지나는 수평구동전압선; 상기 제2방향을 따라 연장되고 상기 제1부화소회로를 지나는 수직구동전압선; 및 상기 제1방향을 따라 연장되고 상기 스토리지 커패시터의 상기 제2커패시터 전극을 포함하는 전극전압선;을 포함할 수 있다.
상기 수평구동전압선은 상기 수직구동전압선의 위에서 상기 수직구동전압선의 일부와 교차하고, 상기 수직구동전압선은 상기 전극전압선의 위에서 상기 전극전압선의 일부와 교차할 수 있다.
상기 수평구동전압선은, 상기 수평구동전압선과 상기 수직구동전압선 사이의 절연층의 콘택홀을 통해 상기 수직구동전압선과 접속되고, 상기 수직구동전압선은, 상기 수직구동전압선과 상기 전극전압선 사이의 절연층의 콘택홀을 통해 상기 전극전압선과 접속될 수 있다.
상기 제1전압선은 상기 수평구동전압선을 포함하고, 상기 제1도전선은, 상기 수평구동전압선과 동일한 층 상에 배치되며 상기 수평구동전압선과 일체로 연결될 수 있다.
상기 제1전압선은 상기 전극전압선을 포함할 수 있다.
상기 표시 패널은, 상기 제1도전선의 일 부분과 상기 전극전압선의 일 부분 사이에 개재되는 도전메탈을 더 포함하고, 상기 제1도전선의 상기 일 부분과 상기 전극전압선의 상기 일 부분은 상기 도전메탈에 의해 전기적으로 연결될 수 있다.
상기 제1전압선은, 상기 수직구동전압선을 포함할 수 있다.
상기 제1도전선과 상기 수직구동전압선은, 상기 제1도전선과 상기 수직구동전압선 사이의 절연층의 콘택홀을 통해 상기 투과영역의 주변에서 접속할 수 있다.
상기 컴포넌트는 센서 또는 카메라를 포함할 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 데드스페이스의 면적을 줄일 수 있고 정전기로부터 표시 패널을 보호함으로써 고품질의 이미지를 디스플레이할 수 있는 표시 패널 및 이를 포함하는 전자 기기를 제공할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 전자 기기를 개략적으로 도시한 사시도이다.
도 2a 및 도 2b는 각각 본 발명의 일 실시예에 따른 전자 기기의 단면도로서, 도 1의 II-II'선에 따른 단면에 해당한다.
도 3은 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이다.
도 4는 도 3의 표시 패널을 개략적으로 나타낸 측면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 패널에 배치된 발광다이오드와 전기적으로 연결된 부화소회로를 개략적으로 나타낸 등가회로도이다.
도 6은 본 발명의 일 실시예에 따른 표시 패널의 표시영역에 배치된 (N)행의부화소회로와 (N+1)행의 부화소회로를 나타낸다.
도 7은 본 발명의 일 실시예에 따른 표시 패널의 표시영역에 배치된 구조를 개략적으로 나타낸 단면도이다.
도 8은 본 발명의 일 실시예에 따른 표시 패널의 투과영역 및 투과영역에 인접한 표시영역의 일부를 개략적으로 나타낸 평면도이다.
도 9는 본 발명의 일 실시예에 따른 표시 패널의 일부를 나타낸 평면도로서도 8의 IX 부분에 대응한다.
도 10은 도 9의 X-X'선에 따른 단면도이다.
도 11은 본 발명의 다른 실시예에 따른 표시 패널의 일부를 나타낸 평면도로서 도 9의 변형실시예에 해당한다.
도 12a는 도 11의 XIIa부분을 확대하여 나타낸 평면도이다.
도 12b는 도 12a의 XIIb-XIIb'선에 따른 단면도이다.
도 13은 본 발명의 다른 실시예에 따른 표시 패널의 일부를 나타낸 평면도로로서 도 9의 변형실시예에 해당한다.
도 14a는 도 13의 XIVa부분을 확대하여 나타낸 평면도이다.
도 14b는 도 14a의 XIVb-XIVb'선에 따른 단면도이다.
도 15는 본 발명의 일 실시예에 따른 표시 패널의 일부분으로서 투과영역의 주변을 나타낸 평면도이다.
도 16은 도 15의 XVI부분을 확대하여 나타낸 평면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 “상에” 있다고 할 때, 이는 다른 구성요소 “바로 상에” 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 전자 기기를 개략적으로 도시한 사시도이다.
도 1a 및 도 1b를 참조하면, 일 실시예에 따른 전자 기기(1)는 동영상이나 정지영상을 표시하는 장치로서, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 내비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다. 또한, 일 실시예에 따른 전자 기기(1)는 스마트 워치(smart watch), 워치 폰(watch phone), 안경형 디스플레이, 및 헤드 장착형 디스플레이(head mounted display, HMD)와 같이 웨어러블 장치(wearable device)에 사용될 수 있다. 또한, 일 실시예에 따른 전자 기기(1)는 자동차의 계기판, 및 자동차의 센터페시아(center fascia) 또는 대쉬보드에 배치된 CID(Center Information Display), 자동차의 사이드 미러를 대신하는 룸 미러 디스플레이(room mirror display), 자동차의 뒷좌석용 엔터테인먼트로, 앞좌석의 배면에 배치되는 디스플레이로 사용될 수 있다. 이하에서는, 설명의 편의를 위해 일 실시예에 따른 전자 기기(1)가 스마트 폰으로 사용되는 것을 도시한다.
본 명세서의 평면도 상에서 "좌", "우", "상", "하"는 전자 기기(1)의 수직한 방향에서 전자 기기(1)를 바라보았을 때의 방향을 가리킨다. 예를 들어, "좌"는 -x 방향, "우"는 +x 방향, "상"은 +y 방향, "하"는 -y 방향을 가리킨다.
전자 기기(1)는 평면상 직사각형 형태로 이루어질 수 있다. 예를 들어, 전자 기기(1)는 도 1a 및 도 1b과 같이 x방향의 단변과 y방향의 장변을 갖는 직사각형의 평면 형태를 가질 수 있다. x방향의 단변과 y방향의 장변이 만나는 모서리(corner)는 소정의 곡률을 갖도록 둥글게 형성되거나 직각으로 형성될 수 있다. 전자 기기(1)의 평면 형태는 직사각형에 한정되지 않고, 다른 다각형, 타원형, 또는 비정형 형상으로 형성될 수 있다.
전자 기기(1)는 표시영역(DA)의 내측에 배치된 적어도 하나의 투과영역(TA)을 포함할 수 있다. 도 1a 및 도 1b는 하나의 투과영역(TA)을 도시하고 있으나, 전자 기기(1)는 두개 또는 그 이상의 투과영역(TA)을 포함할 수 있다. 투과영역(TA)은 표시영역(DA)에 의해 전체적으로 둘러싸일 수 있다. 투과영역(TA)은 도 2를 참조하여 후술할 컴포넌트가 배치되는 영역으로서, 전자 기기(1)는 컴포넌트를 이용하여 다양한 기능을 가질 수 있다.
도 1a에서는 투과영역(TA)이 좌상측에 배치된 것을 도시하나 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 투과영역(TA)은 도 1b에 도시된 바와 같이 상측 중앙에 배치될 수 있다. 또는, 다른 실시예로서 투과영역(TA)은 우상측에 배치되거나, 표시영역(DA)의 중앙에 배치되는 것과 같이 다양하게 위치할 수 있다.
표시영역(DA)은 표시영역(DA)상에 배치된 복수의 부화소들에서 방출되는 빛을 이용하여 소정의 이미지를 제공할 수 있다. 각 부화소는 소정의 색의 빛을 방출하는 표시요소를 포함할 수 있다. 예컨대, 적색, 녹색, 또는 청색의 빛을 방출하는 표시요소들이 x방향 및 y방향을 따라 이차원적으로 배열될 수 있으며, 이미지를 방출하는 표시영역(DA)이 정의될 수 있다.
비표시영역(NDA)은 부화소들이 배치되지 않는 영역으로서, 투과영역(TA)을 둘러싸는 제1비표시영역(NDA1) 및 표시영역(DA)을 둘러싸는 제2비표시영역(NDA2)을 포함할 수 있다. 제1비표시영역(NDA1)은 투과영역(TA)과 표시영역(DA) 사이에 배치되고, 제2비표시영역(NDA2)은 표시영역(DA)의 외곽에 배치될 수 있다.
도 2a 및 도 2b는 각각 본 발명의 일 실시예에 따른 전자 기기의 단면도로서, 도 1a의 II-II'선에 따른 단면에 해당한다. 도 2a 및 도 2b는 도 1a의 II-II'의 단면을 도시하고 있으나, 도 1b의 단면구조도 도 2a 및 도 2b에 설명된 구조와 동일한 구조를 가질 수 있다.
도 2a 및 도 2b를 참조하면, 전자 기기(1)는 일측이 개방되고 내부에 공간을 갖는 하우징(HS)을 포함할 수 있다. 하우징(HS)의 개방된 일측은 윈도우(60)와 결합될 수 있다.
윈도우(60)의 배면 상에는 표시 패널(10), 입력감지층(40), 및 광학 기능층(50)이 배치될 수 있으며, 표시 패널(10)의 배면 상에는 컴포넌트(20)가 배치될 수 있다.
컴포넌트(20)는 빛 또는 음향을 이용하는 전자요소일 수 있다. 전자요소는 근접센서와 같이 거리를 측정하는 센서, 사용자의 신체의 일부(예, 지문, 홍채, 얼굴 등)을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 카메라를 포함할 수 있다. 빛을 이용하는 전자요소는, 가시광, 적외선광, 또는 자외선광과 같이 다양한 파장 대역의 빛을 이용할 수 있다. 음향을 이용하는 전자요소는, 초음파 또는 다른 주파수 대역의 음향을 이용할 수 있다.
표시 패널(10)은 이미지를 표시할 수 있다. 표시 패널(10)은 표시영역(DA)에 배치된 표시요소들을 이용하여 이미지를 표시할 수 있다. 표시 패널(10)은 발광다이오드를 포함하는 발광 표시 패널일 수 있다. 발광다이오드는 유기 발광층을 포함하는 유기 발광다이오드(organic light emitting diode)를 포함할 수 있다. 일부 실시예로, 발광다이오드는 무기물을 포함하는 무기 발광다이오드일 수 있다. 무기발광다이오드는 무기물 반도체 기반의 재료들을 포함하는 PN 접합 다이오드를 포함할 수 있다. PN 접합 다이오드에 순방향으로 전압을 인가하면 정공과 전자가 주입되고, 그 정공과 전자의 재결합으로 생기는 에너지를 빛 에너지로 변환시켜 소정의 색상의 빛을 방출할 수 있다. 전술한 무기발광다이오드는 수~수백 마이크로미터 또는 수~수백 나노미터의 폭을 가질 수 있으며, 일부 실시예에서 무기발광다이오드는 마이크로 LED로 지칭될 수 있다. 발광다이오드의 발광층은 전술한 유기물 또는 무기물을 포함할 수 있으나, 다른 실시예로서 발광다이오드의 발광층은 양자점을 포함할 수 있다. 바꾸어 말하면, 발광다이오드는 양자점 발광다이오드일 수 있다.
표시 패널(10)은 강성이 있어 쉽게 구부러지지 않는 리지드(rigid) 표시 패널 또는 유연성이 있어 쉽게 구부러지거나 접히거나 말릴 수 있는 플렉시블(flexible) 표시 패널일 수 있다. 예를 들어, 표시 패널(10)은 접고 펼 수 있는 폴더블(foldable) 표시 패널, 표시면이 구부러진 커브드(curved) 표시 패널, 표시면 이외의 영역이 구부러진 벤디드(bended) 표시 패널, 말거나 펼 수 있는 롤러블(rollable) 표시 패널, 및 연신 가능한 스트레처블(stretchable) 표시 패널일 수 있다.
입력감지층(40)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득한다. 입력감지층(40)은 감지전극(sensing electrode 또는 touch electrode) 및 감지전극과 연결된 트레이스라인들을 포함할 수 있다. 입력감지층(40)은 표시 패널(10) 위에 배치될 수 있다. 입력감지층(40)은 뮤추얼 캡 방식 또는/및 셀프 캡 방식으로 외부 입력을 감지할 수 있다.
입력감지층(40)은 표시 패널(10) 상에 직접 형성될 수 있다. 예컨대, 입력감지층(40)은 표시 패널(10)을 형성하는 공정 이후에 연속적으로 이뤄질 수 있으며, 이 경우 점착층은 입력감지층(40)과 표시 패널(10) 사이에 개재되지 않을 수 있다. 또는, 입력감지층(40)은 별도로 형성된 후 점착층을 통해 결합될 수 있다. 점착층은 광학 투명 점착제를 포함할 수 있다.
광학 기능층(50)은 반사 방지층을 포함할 수 있다. 반사 방지층은 윈도우(60)를 통해 외부에서 표시 패널(10)을 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다. 반사 방지층은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다.
다른 실시예로, 반사 방지층은 블랙매트릭스와 컬러필터들을 포함할 수 있다. 컬러필터들은 표시 패널(10)의 부화소들 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다. 또 다른 실시예로, 반사 방지층은 상쇄간섭 구조물을 포함할 수 있다. 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1 반사층과 제2 반사층을 포함할 있다. 제1 반사층 및 제2 반사층에서 각각 반사된 제1 반사광과 제2 반사광은 상쇄 간섭될 수 있고, 그에 따라 외부광 반사율이 감소될 수 있다.
광학 기능층(50)은 렌즈층을 포함할 수 있다. 렌즈층은 표시 패널(10)에서 방출되는 빛의 출광 효율을 향상시키거나, 색편차를 줄일 수 있다. 렌즈층은 오목하거나 볼록한 렌즈 형상을 가지는 층을 포함하거나, 또는/및 굴절률이 서로 다른 복수의 층을 포함할 수 있다. 광학 기능층(50)은 전술한 반사 방지층 및 렌즈층을 모두 포함하거나, 이들 중 어느 하나를 포함할 수 있다.
광학 기능층(50)은 광학 투명 점착제(OCA, optical clear adhesive)와 같은 점착층을 통해 윈도우(60)와 결합될 수 있다.
일부 실시예로서, 표시 패널(10), 입력감지층(40), 및/또는 광학 기능층(50)은 각각 투과영역(TA)에 위치하는 관통홀을 포함할 수 있다. 이와 관련하여, 도 2a는 표시 패널(10), 입력감지층(40), 및 광학 기능층(50) 각각이 제1 내지 제3관통홀(10H, 40H, 50H)을 포함하는 것을 개시한다. 제1관통홀(10H)은 표시 패널(10)의 상면으로부터 하면을 향해 표시 패널(10)을 관통할 수 있고, 제2관통홀(40H)은 입력감지층(40)의 상면으로부터 하면을 향해 입력감지층(40)을 관통할 수 있으며, 제3관통홀(50H)은 광학 기능층(50)의 상면으로부터 하면을 향해 광학 기능층(50)을 관통할 수 있다.
일부 실시예로서, 표시 패널(10), 입력감지층(40), 및 광학 기능층(50)에서 선택된 적어도 하나는 관통홀을 포함하지 않을 수 있다. 예컨대, 표시 패널(10), 입력감지층(40), 및 광학 기능층(50) 중에서 선택된 하나 또는 둘은 관통홀을 포함하지 않을 수 있다. 또는, 투과영역(TA)의 투과율을 확보할 수 있다면, 도 2b에 도시된 바와 같이 표시 패널(10), 입력감지층(40), 및 광학 기능층(50) 각각은 투과영역(TA)에 위치하는 관통홀을 포함하지 않을 수 있다. 이 경우, 투과영역(TA) 주변의 제1비표시영역(NDA1)은 생략될 수 있다. 바꾸어 말하면, 투과영역(TA)은 표시영역(DA)으로 둘러싸이되, 투과영역(TA)과 표시영역(DAD) 사이의 제1비표시영역(NDA1)은 존재하지 않을 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이고, 도 4는 도 3의 표시 패널을 개략적으로 나타낸 측면도이다.
도 3을 참조하면, 표시 패널(10)은 투과영역(TA), 표시영역(DA), 제1비표시영역(NDA1) 및 제2비표시영역(NDA2)을 포함할 수 있다. 표시 패널(10)의 형상은 사실상 기판(100)의 형상과 동일할 수 있다.
투과영역(TA)은 표시영역(DA)의 내측에 배치되며, 표시영역(DA)에 의해 전체적으로 둘러싸일 수 있다. 투과영역(TA)은 도 3에 도시된 바와 같이 표시영역(DA)의 상측 중앙에 배치될 수 있다. 다른 실시예로, 투과영역(TA)은 표시영역(DA)의 조상측에 배치되거나 우상측과 같이 다양한 위치에 배치될 수 있다.
제1비표시영역(NDA1)은 투과영역(TA)과 표시영역(DA) 사이에 위치하되, 투과영역(TA)을 전체적으로 둘러쌀 수 있다. 앞서 도 2a를 참조하여 설명한 바와 같이 표시 패널(10)이 투과영역(TA)에 위치하는 제1관통홀(10H, 도 2a)을 포함하는 경우 제1관통홀(10H)을 통해 유입될 수 있는 수분이 표시영역(DA)으로 진행하는 것을 방지하기 위한 구조가 배치될 수 있다. 예컨대, 유기물로 형성된 층(예컨대, 후술할 제1기능층 및 제2기능층)은 표시영역(DA)을 전체적으로 커버하도록 표시영역(DA)에서는 연속적으로 형성될 수 있으나, 제1비표시영역(NDA1)에서는 불연속적으로 형성될 수 있다. 예컨대, 유기물로 형성된 층(예컨대, 후술할 제1 및 제2기능층)은, 제1비표시영역(NDA1)에 배치되며 상호 분리된 복수의 부분들을 포함할 수 있다.
표시 패널(10)의 일부 층(예컨대 후술할 제2전극(예, 캐소드)은 표시영역(DA)을 전체적으로 커버하도록 표시영역(DA)에서는 연속적으로 형성될 수 있으나, 투과영역(TA)의 투과도를 증가시키기 위하여 투과영역(TA)에 대응하는 부분이 제거될 수 있다. 일부 실시예로서, 앞서 도 2b를 참조하여 설명한 바와 같이 표시 패널(10)이 제1관통홀(10H)을 포함하지 않는 경우, 표시 패널(10)에 포함된 복수의 층들 중 하나(예컨대, 후술할 제2전극(예, 캐소드)는 투과영역(TA)에 위치하는 개구(또는 관통홀)을 포함할 수 있으며, 따라서 투과율을 증가시킬 수 있다.
표시영역(DA)은 이미지를 표시하는 부분으로, 표시영역(DA)은 예컨대, 원형, 타원형, 다각형, 특정 도형의 형상 등 다양한 형상을 가질 수 있다. 도 1에서는 표시영역(DA)이 대략 사각형의 형상을 갖는 것을 도시하지만, 다른 실시예로서 표시영역(DA)은 모서리가 둥근 대략 사각형의 형상을 가질 수 있다.
표시영역(DA)에는 발광다이오드(LED)들이 배치될 수 있다. 발광다이오드(LED)들은 표시영역(DA)에 배열된 부화소회로(PC)들에 각각 전기적으로 연결될 수 있다. 부화소회로(PC)는 발광다이오드(LED)의 온/오프 및 휘도 등을 제어하기 위한 신호선 또는 전압선에 연결된 트랜지스터들을 포함할 수 있다. 이와 관련하여, 도 3은 트랜지스터들에 전기적으로 연결된 신호선으로서 스캔선(SL), 발광제어선(EL), 데이터선(DL)을 도시하며, 전압선으로서 구동전압선(VDDL), 공통전압선(VSSL), 제1초기화전압선(INL1), 및 제2초기화전압선(INL2)을 도시한다.
제2비표시영역(NDA2)은 표시영역(DA)의 외측에 배치될 수 있다. 제2비표시영역(NDA2)은 표시영역(DA)을 전체적으로 둘러쌀 수 있다. 제2비표시영역(NDA2)의 일 부분(이하, 돌출 주변영역이라 함)은 표시영역(DA)으로부터 멀어지는 방향을 따라 연장될 수 있다. 다르게 말하면, 표시 패널(10)은 투과영역(TA), 제1비표시영역(NDA1), 표시영역(DA) 및 표시영역(DA)을 둘러싸는 제2비표시영역(NDA2)의 일 부분을 포함하는 메인영역(MR) 및 메인영역(MA)으로부터 일 방향을 따라 연장된 서브영역(SR)을 포함할 수 있으며, 서브영역(SR)이 전술한 돌출 주변영역에 해당할 수 있다. 서브영역(SR)의 폭(x방향으로의 폭)은 메인영역(MR)의 폭(x방향으로의 폭) 보다 작을 수 있으며, 서브영역(SR)의 일부는 도 4에 도시된 바와 같이 벤딩될 수 있다. 표시 패널(10)이 도 4에 도시된 바와 같이 벤딩되는 경우, 표시 패널(10)을 포함하는 전자 기기(1, 도 1a 등)를 바라볼 때 비표시영역인 제2비표시영역(NDA2)이 시인되지 않도록 하거나 시인되더라도 그 시인되는 면적이 최소화되도록 할 수 있다.
표시 패널(10)의 형상은 기판(100)의 형상과 실질적으로 동일할 수 있다. 예컨대, 기판(100)이 투과영역(TA), 제1비표시영역(NDA1), 표시영역(DA), 및 제2비표시영역(NDA2)을 포함한다고 할 수 있다. 또는, 기판(100)은 메인영역(MR) 및 서브영역(SR)을 포함한다고 할 수 있다.
제2비표시영역(NDA2)에는 도 3에 도시된 바와 같이 공통전압공급선(1000), 구동전압공급선(2000), 제1구동회로(3031), 제2구동회로(3032), 및 데이터 구동회로(4000)가 배치될 수 있다.
공통전압공급선(1000)은 표시영역(DA)의 제1에지(E1)에 인접하게 배치된 제1공통전압입력부(1011), 제2공통전압입력부(1012), 및 제3공통전압입력부(1014)를 포함할 수 있다. 일 실시예로, 제1공통전압입력부(1011) 및 제2공통전압입력부(1012)는 표시영역(DA)의 제1에지(E1)와 인접하되 상호 이격되어 배치될 수 있다. 제3공통전압입력부(1014)는 표시영역(DA)의 제1에지(E1)와 인접하되 제1공통전압입력부(1011) 및 제2공통전압입력부(1012) 사이에 위치할 수 있다.
제1공통전압입력부(1011) 및 제2공통전압입력부(1012)는 표시영역(DA)의 제2에지(E2), 제3에지(E3), 및 제4에지(E4)를 따라 연장된 바디부(1013)에 의해 연결될 수 있다. 다르게 말하면, 제1공통전압입력부(1011), 제2공통전압입력부(1012) 및 바디부(1013)는 일체로 형성될 수 있다. 또는, 공통전압공급선(1000)은 일측이 개방된 루프 형상으로, 공통전압공급선(1000)의 양 단부는 각각 제1공통전압입력부(1011) 및 제2공통전압입력부(1012)에 해당하고, 제1공통전압입력부(1011) 및 제2공통전압입력부(1012) 사이가 바디부(1013)에 해당할 수 있다.
제1보조공통전압공급선(1021) 및 제2보조공통전압공급선(1022)은 제2비표시영역(NDA2)에 배치될 수 있다. 제1보조공통전압공급선(1021) 및 제2보조공통전압공급선(1022)은 각각 공통전압공급선(1000)으로부터 연장된 일종의 브랜치일 수 있다.
제1보조공통전압공급선(1021)은 공통전압공급선(1000)과 전기적으로 연결되되, 표시영역(DA)의 제2에지(E2)를 따라 연장될 수 있다. 제1보조공통전압공급선(1021)은 후술할 제1구동회로(3031)와 표시영역(DA)의 제2에지(E2) 사이에 위치할 수 있다.
제2보조공통전압공급선(1022)은 공통전압공급선(1000)과 전기적으로 연결되되, 표시영역(DA)의 제4에지(E4)를 따라 연장될 수 있다. 제2보조공통전압공급선(1022)은 후술할 제2구동회로(3032)와 표시영역(DA)의 제4에지(E4) 사이에 위치할 수 있다.공통전압공급선(1000), 제1보조공통전압공급선(1021) 및 제2보조공통전압공급선(1022)은 표시영역(DA)을 지나는 공통전압선(VSSL)들에 전기적으로 연결될 수 있다. 표시영역(DA)에 배치된 공통전압선(VSSL)들은 서로 교차하도록 연장될 수 있다. 예컨대, 공통전압선(VSSL)들은 y방향으로 연장된 공통전압선들 및 x방향으로 연장된 공통전압선들을 포함할 수 있다. 이하에서는 설명의 편의를 위하여, 'y방향으로 연장된 공통전압선'을 수직공통전압선(VSL)이라 하고, 'x방향으로 연장된 공통전압선'을 수평공통전압선(HSL)이라 한다.
수직공통전압선(VSL) 및 수평공통전압선(HSL)은 서로 교차하도록 표시영역(DA)을 지날 수 있다. 수직공통전압선(VSL) 및 수평공통전압선(HSL)은 서로 다른 층 상에 위치할 수 있다.
수직공통전압선(VSL)은 공통전압공급선(1000)에 전기적으로 연결될 수 있다. 수직공통전압선(VSL)들 각각의 일 단부는 바디부(1013)에 연결될 수 있고, 수직공통전압선(VSL)들 각각의 타 단부는 제1공통전압입력부(1011), 제2공통전압입력부(1012), 또는 제3공통전압입력부(1014)에 연결될 수 있다.
수평공통전압선(HSL)은 제1보조공통전압공급선(1021) 및 제2보조공통전압공급선(1022)에 전기적으로 연결될 수 있다. 수평공통전압선(HSL)들 각각의 일 단부는 제1보조공통전압공급선(1021)에 연결되고, 수평공통전압선(HSL)들 각각의 타 단부는 제2보조공통전압공급선(1022)에 연결될 수 있다. 수평공통전압선(HSL)들 중에서 투과영역(TA)의 좌측과 우측에 각각 배치된 수평공통전압선(HSL)들은 도 15를 참조하여 후술한다.
일부 실시예로서, 수직공통전압선(VSL) 및 수평공통전압선(HSL)은 이들 사이에 개재되는 적어도 하나의 절연층의 콘택홀을 통해 서로 전기적으로 연결될 수 있다. 수직공통전압선(VSL) 및 수평공통전압선(HSL)의 접속을 위한 콘택홀은 표시영역(DA)에 위치할 수 있다. 예컨대, 표시영역(DA)의 제1에지(E1)와 투과영역(TA) 사이에 위치하는 표시(DA)의 일부 영역 상에 수직공통전압선(VSL) 및 수평공통전압선(HSL)의 접속을 위한 콘택홀이 배치될 수 있다. 다른 실시예로서, 표시영역(DA)에서 수직공통전압선(VSL) 및 수평공통전압선(HSL)은 표시영역(DA)에서 서로 콘택되지 않을 수 있다.
구동전압공급선(2000)은 표시영역(DA)을 사이에 두고 상호 이격된 제1구동전압입력부(2021) 및 제2구동전압입력부(2022)를 포함할 수 있다. 제1구동전압입력부(2021) 및 제2구동전압입력부(2022)는 표시영역(DA)을 사이에 두고 실질적으로 평행하게 연장될 수 있다. 제1구동전압입력부(2021)는 표시영역(DA)의 제1에지(E1)에 인접하게 배치되고, 제2구동전압입력부(2022)는 표시영역(DA)의 제3에지(E3)에 인접하게 배치될 수 있다.
구동전압공급선(2000)은 표시영역(DA)을 지나는 구동전압선(VDDL)들에 전기적으로 연결될 수 있다. 표시영역(DA)에 배치된 구동전압선(VDDL)들은 서로 교차하도록 연장될 수 있다. 예컨대, 구동전압선(VDDL)들은 y방향으로 연장된 구동전압선들 및 x방향으로 연장된 구동전압선들을 포함할 수 있다. 이하에서는 설명의 편의를 위하여, 'y방향으로 연장된 구동전압선'을 수직구동전압선(VDL)이라 하고, 'x방향으로 연장된 구동전압선'을 수평구동전압선(HDL)이라 한다.
수직구동전압선(VDL) 및 수평구동전압선(HDL)은 서로 교차하도록 표시영역(DA)을 지날 수 있다. 수직구동전압선(VDL) 및 수평구동전압선(HDL)은 서로 다른 층 상에 위치하되, 이들 사이에 위치하는 적어도 하나의 절연층에 형성된 콘택홀을 통해 접속될 수 있다. 수직구동전압선(VDL) 및 수평구동전압선(HDL)은 간의 접속을 위한 콘택홀은 표시영역(DA)에 위치할 수 있다.
제1구동회로(3031) 및 제2구동회로(3032)는 제2비표시영역(NDA2)에 배치되며, 스캔선(SL) 및 발광제어선(EL)과 전기적으로 연결될 수 있다. 일 실시예로, 스캔선(SL)들 중 일부 스캔선들(예컨대, 투과영역(TA)의 좌측에 배치된 스캔선들)는 제1구동회로(3031)에 전기적으로 연결되고, 나머지 스캔선들(예컨대, 투과영역(TA)의 우측에 배치된 스캔선들)은 제2구동회로(3032)에 연결될 수 있다. 제1구동회로(3031) 및 제2구동회로(3032)는 스캔 신호를 생성하는 스캔구동부를 포함하며, 생성된 스캔 신호는 스캔선(SL)을 통해 부화소회로(PC)의 어느 하나의 트랜지스터에 전달될 수 있다. 제1구동회로(3031) 및 제2구동회로(3032)는 발광제어 신호를 생성하는 발광제어구동부를 포함하며, 생성된 발광제어 신호는 발광제어선(EL)을 통해 부화소회로(PC)의 어느 하나의 트랜지스터에 전달될 수 있다.
데이터 구동회로(4000)는 표시영역(DA)을 지나는 데이터선(DL)을 통해 데이터신호를 부화소회로(PC)의 어느 하나의 트랜지스터에 전달될 수 있다.
기판(100)의 일측에는 제1단자부(TD1)가 위치할 수 있다. 제1단자부(TD1) 상에는 인쇄회로기판(5000)이 부착될 수 있다. 인쇄회로기판(5000)은 제1단자부(TD1)와 전기적으로 연결되는 제2단자부(TD2)를 포함하며, 제어부(6000)는 인쇄회로기판(5000) 상에 배치될 수 있다. 제어부(6000)의 제어신호들은 제1 및 제2단자부(TD1, TD2)를 통해 제1 및 제2구동회로(3031, 3032), 데이터 구동회로(4000), 구동전압공급선(2000), 및 공통전압공급선(1000)에 각각 제공될 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시 패널에 배치된 발광다이오드와 전기적으로 연결된 부화소회로를 개략적으로 나타낸 등가회로도이다.
부화소회로(PC)는 도 5에 도시된 것과 같이 복수의 박막트랜지스터들(T1 내지 T7) 및 스토리지 커패시터(Cst)를 포함할 수 있다. 부화소회로(PC)는 발광다이오드와 전기적으로 연결되는데, 이하에서는 설명의 편의상 발광다이오드가 유기발광다이오드(OLED)인 것으로 설명한다.
복수의 박막트랜지스터들(T1 내지 T7)은 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 제1초기화 트랜지스터(T4), 동작제어 트랜지스터(T5), 발광제어 트랜지스터(T6) 및 제2초기화 트랜지스터(T7)를 포함할 수 있다.
발광다이오드, 예컨대 유기발광다이오드(OLED)는 제1전극(예컨대 애노드) 및 제2전극(예컨대 캐소드)을 포함할 수 있으며, 유기발광다이오드(OLED)의 제1전극은 발광제어 트랜지스터(T6)를 매개로 구동 트랜지스터(T1)에 연결되어 구동 전류(Id)를 제공받고, 제2전극은 공통전압(ELVSS)을 제공받을 수 있다. 유기발광다이오드(OLED)는 구동 전류(Id)에 상응하는 휘도의 광을 생성할 수 있다.
복수의 박막트랜지스터들(T1 내지 T7)는 PMOS(p-channel MOSFET)일 수 있다. 다른 실시예로, 복수의 박막트랜지스터들(T1 내지 T7) 중 일부는 NMOS(n-channel MOSFET)이고 나머지는 PMOS(p-channel MOSFET)일 수 있다. 예컨대, 복수의 박막트랜지스터들(T1 내지 T7) 중 보상 트랜지스터(T3)와 제1초기화 트랜지스터(T4)는 NMOS(n-channel MOSFET)이고, 나머지는 PMOS(p-channel MOSFET)일 수 있다. 또는, 복수의 박막트랜지스터들(T1 내지 T7) 중 보상 트랜지스터(T3)는 NMOS이고, 나머지는 PMOS일 수 있다. 또는, 복수의 박막트랜지스터들(T1 내지 T7) 모두 NMOS일 수 있다. 복수의 박막트랜지스터들(T1 내지 T7)는 비정질실리콘 또는 폴리실리콘을 포함할 수 있다. 필요에 따라, NMOS인 박막트랜지스터는 산화물 반도체를 포함할 수 있다.
부화소회로(PC)는 스캔신호(Sn)를 전달하는 스캔선(SL), 제1초기화 트랜지스터(T4)에 이전 스캔신호(Sn-1)를 전달하는 이전 스캔선(SL-1), 제2초기화 트랜지스터(T7)에 이후 스캔신호(Sn+1)를 전달하는 이후 스캔선(SL+1)에 전기적으로 연결될 수 있다.
부화소회로(PC)는 동작제어 트랜지스터(T5) 및 발광제어 트랜지스터(T6)에 발광제어신호(En)를 전달하는 발광제어선(EL), 및 데이터신호(Dm)를 전달하는 데이터선(DL)에 전기적으로 연결될 수 있다.
구동전압선(VDDL), 예컨대 수직구동전압선(VDL)은 구동 트랜지스터(T1)에 구동전압(ELVDD)을 전달하고, 제1초기화전압선(INL1)은 구동 트랜지스터(T1)를 초기화하는 제1초기화전압(Vint1)을 전달하며, 제2초기화전압선(INL2)은 유기발광다이오드(OLED)의 제1전극을 초기화하는 제2초기화전압(Vint2)을 전달할 수 있다.
구동 트랜지스터(T1)의 구동 게이트전극은 제2노드(N2)를 통해 스토리지 커패시터(Cst)와 연결되어 있고, 구동 트랜지스터(T1)의 소스전극(또는 소스영역)과 드레인전극(또는 드레인영역) 중 어느 하나는 제1노드(N1)를 통해 동작제어 트랜지스터(T5)를 경유하여 수직구동전압선(VDDL)에 연결되어 있으며, 구동 트랜지스터(T1)의 소스전극(또는 소스영역)과 드레인전극(또는 드레인영역) 중 다른 하나는 제3노드(N3)를 통해 발광제어 트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 제1전극(예, 애노드)과 전기적으로 연결될 수 있다. 구동 트랜지스터(T1)는 스위칭 트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 유기발광다이오드(OLED)에 구동전류를 공급할 수 있다. 즉, 구동 트랜지스터(T1)는 데이터신호(Dm)에 의해 달라지는 제2노드(N2)에 인가된 전압에 대응하여, 수직구동전압선(VDDL)과 전기적으로 접속된 제1노드(N1)로부터 유기발광 다이오드(OLED)로 흐르는 전류량을 제어할 수 있다.
스위칭 트랜지스터(T2)의 스위칭 게이트전극은 스캔신호(Sn)를 전달하는 스캔선(SL)에 연결되어 있고, 스위칭 트랜지스터(T2)의 소스전극(또는 소스영역)과 드레인전극(또는 드레인영역) 중 어느 하나는 데이터선(DL)에 연결되어 있으며, 스위칭 트랜지스터(T2)의 소스전극(또는 소스영역)과 드레인전극(또는 드레인영역) 중 다른 하나는 제1노드(N1)를 통해 구동 트랜지스터(T1)에 연결되면서 동작제어 트랜지스터(T5)를 경유하여 수직구동전압선(VDDL)에 연결될 수 있다. 스위칭 트랜지스터(T2)는 스캔선(SL)에 인가된 전압에 대응하여, 데이터선(DL)으로부터의 데이터신호(Dm)를 제1노드(N1)로 전달할 수 있다. 즉, 스위칭 트랜지스터(T2)는 스캔선(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 데이터선(DL)으로 전달된 데이터신호(Dm)를 제1노드(N1)를 통해 구동 트랜지스터(T1)로 전달하는 스위칭 동작을 수행할 수 있다.
보상 트랜지스터(T3)의 보상 게이트전극은 스캔선(SL)에 연결되어 있다. 보상 트랜지스터(T3)의 소스전극(또는 소스영역)과 드레인전극(또는 드레인영역) 중 어느 하나는 제3노드(N3)를 통해 발광제어 트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 제1전극에 연결될 수 있다. 보상 트랜지스터(T3)의 소스전극(또는 소스영역)과 드레인전극(또는 드레인영역) 중 다른 하나는 제2노드(N2)를 통해 스토리지 커패시터(Cst)의 제1커패시터 전극(CE1) 및 구동 트랜지스터(T1)의 구동 게이트전극에 연결될 수 있다. 이러한 보상 트랜지스터(T3)는 스캔선(SL)을 통해 전달받은 제2스캔신호(Sn')에 따라 턴-온되어 구동 트랜지스터(T1)를 다이오드 연결시킬 수 있다.
제1초기화 트랜지스터(T4)의 제1초기화 게이트전극은 이전 스캔선(SL-1)에 연결될 수 있다. 제1초기화 트랜지스터(T4)의 소스전극(또는 소스영역)과 드레인전극(또는 드레인영역) 중 어느 하나는 제1초기화전압선(INL1)에 연결될 수 있다. 제1초기화 트랜지스터(T4)의 소스전극(또는 소스영역)과 드레인전극(또는 드레인영역) 중 다른 하나는 제2노드(N2)를 통해 스토리지 커패시터(Cst)의 제1커패시터 전극(CE1)과 구동 트랜지스터(T1)의 구동 게이트전극 등에 연결될 수 있다. 제1초기화 트랜지스터(T4)는 이전 스캔선(SL-1)에 인가된 전압에 대응하여, 제1초기화전압선(INL1)으로부터의 제1초기화전압(Vint1)을 제2노드(N2)에 인가할 수 있다. 즉, 제1초기화 트랜지스터(T4)는 이전 스캔선(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 제1초기화전압(Vint1)을 구동 트랜지스터(T1)의 구동 게이트전극에 전달하여 구동 트랜지스터(T1)의 구동 게이트전극의 전압을 초기화시키는 초기화동작을 수행할 수 있다.
동작제어 트랜지스터(T5)의 동작제어 게이트전극은 발광제어선(EL)에 연결되어 있으며, 동작제어 트랜지스터(T5)의 소스전극(또는 소스영역)과 드레인전극(또는 드레인영역) 중 어느 하나는 수직구동전압선(VDDL)과 연결되어 있고 다른 하나는 제1노드(N1)를 통해 구동 트랜지스터(T1) 및 스위칭 트랜지스터(T2)에 연결될 수 있다.
발광제어 트랜지스터(T6)의 발광제어 게이트전극은 발광제어선(EL)에 연결되어 있고, 발광제어 트랜지스터(T6)의 소스전극(또는 소스영역)과 드레인전극(또는 드레인영역) 중 어느 하나는 제3노드(N3)를 통해 구동 트랜지스터(T1) 및 보상 트랜지스터(T3)에 연결되어 있으며, 발광제어 트랜지스터(T6)의 소스전극(또는 소스영역)과 드레인전극(또는 드레인영역) 중 다른 하나는 유기발광다이오드(OLED)의 제1전극(예, 애노드)에 전기적으로 연결될 수 있다.
동작제어 트랜지스터(T5) 및 발광제어 트랜지스터(T6)는 발광제어선(EL)을 통해 전달받은 발광제어신호(En)에 따라 동시에 턴-온되어, 구동전압(ELVDD)이 유기발광다이오드(OLED)에 전달되어 유기발광다이오드(OLED)에 구동전류가 흐르도록 한다.
제2초기화 트랜지스터(T7)의 제2초기화 게이트전극은 이후 스캔선(SL+1)에 연결되어 있고, 제2초기화 트랜지스터(T7)의 소스전극(또는 소스영역)과 드레인전극(또는 드레인영역) 중 어느 하나는 유기발광다이오드(OLED)의 제1전극(예, 애노드)에 연결되어 있으며, 제2초기화 트랜지스터(T7)의 소스전극(또는 소스영역)과 드레인전극(또는 드레인영역) 중 다른 하나는 제2초기화전압선(INL2)에 연결되어, 제2초기화전압(Vint2)을 제공받을 수 있다. 제2초기화 트랜지스터(T7)는 이후 스캔선(SL+1)을 통해 전달받은 이후 스캔신호(Sn+1)에 따라 턴-온되어 유기발광다이오드(OLED)의 제1전극(예, 애노드)을 초기화시킨다.
도 5에서는, 제1초기화 트랜지스터(T4)와 제2초기화 트랜지스터(T7)가 각각 이전 스캔선(SL-1) 및 이후 스캔선(SL+1)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 제1초기화 트랜지스터(T4) 및 제2초기화 트랜지스터(T7)는 모두 이전 스캔선(SL-1)에 연결되어 이전 스캔신호(Sn-1)에 따라 구동할 수 있다.
스토리지 커패시터(Cst)는 제1커패시터 전극(CE1)과 제2커패시터 전극(CE2)을 포함할 수 있다. 스토리지 커패시터(Cst)의 제1커패시터 전극(CE1)은 제2노드(N2)를 통해 구동 트랜지스터(T1)의 구동 게이트전극과 연결되며, 스토리지 커패시터(Cst)의 제2커패시터 전극(CE2)은 수직구동전압선(VDL)과 연결된다. 스토리지 커패시터(Cst)는 구동 트랜지스터(T1)의 구동 게이트전극 전압과 구동전압(ELVDD) 차에 대응하는 전하가 저장될 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시 패널의 표시영역에 배치된 (N)행의부화소회로와 (N+1)행의 부화소회로를 나타낸다. 도 6은 설명의 편의를 위하여 (M)열에 배치된 (N)행의 부화소회로(PC)와 (N+1)행 부화소회로(PC)의 일부를 나타낸다. 도 6에 도시된 부화소회로(PC)들은 투과영역(TA, 도 3) 주변에 배치된 부화소회로(PC)들에 해당할 수 있다. 투과영역(TA, 도 3)으로부터 상대적으로 멀리 배치된 부화소회로, 예컨대 표시영역(DA)의 제1에지(E1, 도 3)과 투과영역(TA) 사이에 배치되는 부화소회로도 도 6에 도시된 부화소회로(PC)와 유사한 구조를 가질 수 있다.
도 6을 참조하면, 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 제1초기화 트랜지스터(T4), 동작제어 트랜지스터(T5), 발광제어 트랜지스터(T6) 및 제2초기화 트랜지스터(T7)는 반도체층(Act)을 따라 형성될 수 있다.
반도체층(Act)은 복수의 굴곡된 부분을 포함하는 층으로서, 반도체층(Act)의 굴곡된 부분을 따라 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 제1초기화 트랜지스터(T4), 동작제어 트랜지스터(T5), 발광제어 트랜지스터(T6) 및 제2초기화 트랜지스터(T7)가 형성될 수 있다. 바꾸어 말하면, 구동 트랜지스터(T1)의 반도체, 스위칭 트랜지스터(T2)의 반도체, 보상 트랜지스터(T3)의 반도체, 제1초기화 트랜지스터(T4)의 반도체, 동작제어 트랜지스터(T5)의 반도체, 발광제어 트랜지스터(T6)의 반도체 및 제2초기화 트랜지스터(T7)의 반도체는 각각 도 6에 도시된 반도체층(Act)의 일 부분에 해당할 수 있다. 구동 트랜지스터(T1)의 반도체, 스위칭 트랜지스터(T2)의 반도체, 보상 트랜지스터(T3)의 반도체, 제1초기화 트랜지스터(T4)의 반도체, 동작제어 트랜지스터(T5)의 반도체, 발광제어 트랜지스터(T6)의 반도체 및 제2초기화 트랜지스터(T7)의 반도체는 서로 연결되어 도 6에 도시된 반도체층(Act)을 이룰 수 있다.
구동 트랜지스터(T1)는 반도체층(Act)의 일 부분(이하, 반도체층(Act)의 제1부분 또는 구동 반도체라 함) 및 구동 반도체 상의 구동 게이트전극(GE1)을 포함할 수 있다. 구동 트랜지스터(T1)의 구동 반도체는 구동 게이트전극(GE1)에 중첩하는 채널영역과, 채널영역 양측에 각각 배치되는 소스영역 및 드레인영역을 포함할 수 있다. 구동 반도체의 소스영역과 드레인영역은 각각 소스전극 및 드레인전극에 해당할 수 있다. 구동 반도체의 채널영역은 구동 게이트전극(GE1)의 아래에서 절곡된 형상을 가질 수 있다.
스위칭 트랜지스터(T2)는 반도체층(Act)의 일 부분(이하, 반도체층(Act)의 제2부분 또는 스위칭 반도체라 함) 및 스위칭 반도체 상의 스위칭 게이트전극을 포함할 수 있다. 스위칭 게이트전극은 제1방향(예, x방향)을 따라 연장된 스캔선(SL)의 일 부분으로서, 스캔선(SL) 중에서 반도체층(Act)의 제2부분(또는 스위칭 반도체)에 중첩하는 부분이 스위칭 게이트전극에 해당할 수 있다. 스위칭 반도체는 스캔선(SL)에 중첩하는 채널영역 및 채널영역 양측에 각각 배치되는 소스영역과 드레인영역을 포함할 수 있다. 스위칭 반도체의 소스영역과 드레인영역은 각각 소스전극 및 드레인전극에 해당할 수 있다.
보상 트랜지스터(T3)는 반도체층(Act)의 일 부분(이하, 반도체층(Act)의 제3부분 또는 보상 반도체라 함) 및 보상 반도체 상의 보상 게이트전극을 포함할 수 있다. 보상 게이트전극은 스캔선(SL)의 일 부분으로서, 스캔선(SL) 중에서 반도체층(Act)의 제3부분(예컨대 보상 반도체)에 중첩하는 부분이 보상 게이트전극에 해당할 수 있다. 이와 관련하여, 도 6은 제1방향(예, x방향)으로 연장된 스캔선(SL)의 일부 및 스캔선(SL)으로부터 y방향으로 돌출된 일부가 각각 보상 게이트전극으로서 반도체층(Act)의 제3부분(또는 보상 반도체)에 중첩하는 것을 도시한다. 보상 트랜지스터(T3)는 도 6에 도시된 바와 같이 두 개의 게이트전극을 갖는 듀얼 게이트 타입의 트랜지스터일 수 있다. 보상 반도체는 스캔선(SL)에 중첩하는 채널영역들 및 채널영역들 양측에 각각 배치되는 소스영역과 드레인영역을 포함할 수 있다. 보상 반도체의 소스영역과 드레인영역은 각각 소스전극 및 드레인전극에 해당할 수 있다.
제1초기화 트랜지스터(T4)는 반도체층(Act)의 일 부분(이하, 반도체층(Act)의 제4부분 또는 제1초기화 반도체라 함) 및 제1초기화 반도체 상의 제1초기화 게이트전극을 포함할 수 있다. 제1초기화 게이트전극은 이전 스캔선(SL-1) 중에서 반도체층(Act)의 제4부분(또는 제1초기화 반도체)과 중첩하는 부분일 수 있다. 이와 관련하여, 도 6은 제1방향(예, x방향)을 따라 연장된 이전 스캔선(SL-1)이 제1초기화 반도체의 두 부분에 중첩하는 것을 도시한다.
제1초기화 반도체는 평면상에서 도 6에 도시된 바와 같이 아래가 개방된 c자형상을 가질 수 있고, 이전 스캔선(SL-1)은 제1초기화 반도체의 두 부분에 중첩하는 것을 도시한다. 제1초기화 트랜지스터(T4)는 도 6에 도시된 바와 같이 두 개의 게이트전극을 갖는 듀얼 게이트 타입의 트랜지스터일 수 있다. 제1초기화 반도체는 스캔선(SL)에 중첩하는 채널영역들 및 채널영역들 양측에 각각 배치되는 소스영역과 드레인영역을 포함할 수 있다. 제1초기화 반도체의 소스영역과 드레인영역은 각각 소스전극 및 드레인전극에 해당할 수 있다.
동작제어 트랜지스터(T5)는 반도체층(Act)의 일 부분(이하, 반도체층(Act)의 제5부분 또는 동작제어 반도체라 함) 및 동작제어 반도체 상의 동작제어 게이트전극을 포함할 수 있다. 동작제어 게이트전극은 제1방향(예, x방향)을 따라 연장된 발광제어선(EL)의 일 부분으로서, 발광제어선(EL) 중에서 반도체층(Act)의 제5부분(또는 동작제어 반도체)에 중첩하는 부분이 동작제어 게이트전극에 해당할 수 있다. 동작제어 반도체는 발광제어선(EL)에 중첩하는 채널영역 및 채널영역 양측에 각각 배치되는 소스영역과 드레인영역을 포함할 수 있다. 동작제어 반도체의 소스영역과 드레인영역은 각각 소스전극 및 드레인전극에 해당할 수 있다.
발광제어 트랜지스터(T6)는 반도체층(Act)의 일 부분(이하, 반도체층(Act)의 제6부분 또는 발광제어 반도체라 함) 및 발광제어 반도체 상의 발광제어 게이트전극을 포함할 수 있다. 발광제어 게이트전극은 발광제어선(EL)의 일 부분으로서, 발광제어선(EL) 중에서 반도체층(Act)의 제6부분(또는 발광제어 반도체)에 중첩하는 부분이 발광제어 게이트전극에 해당할 수 있다. 발광제어 반도체는 발광제어선(EL)에 중첩하는 채널영역 및 채널영역 양측에 각각 배치되는 소스영역과 드레인영역을 포함할 수 있다. 발광제어 반도체의 소스영역과 드레인영역은 각각 소스전극 및 드레인전극에 해당할 수 있다.
제2초기화 트랜지스터(T7)는 반도체층(Act)의 일 부분(이하, 반도체층(Act)의 제7부분 또는 제2초기화 반도체라 함) 및 제2초기화 반도체 상의 제2초기화 게이트전극을 포함할 수 있다. 제2초기화 게이트전극은 제1방향(예, x방향)을 따라 연장된 이후 스캔선(SL+1)의 일 부분으로서, 이후 스캔선(SL+1) 중에서 반도체층(Act)의 제7부분(또는 제2초기화 반도체)에 중첩하는 부분이 제2초기화 게이트전극에 해당할 수 있다. 제2초기화 반도체는 이후 스캔선(SL+1)에 중첩하는 채널영역 및 채널영역 양측에 각각 배치되는 소스영역과 드레인영역을 포함할 수 있다. 제2초기화 반도체의 소스영역과 드레인영역은 각각 소스전극 및 드레인전극에 해당할 수 있다.
이후 스캔선(SL+1)은 스캔선(SL)과 동일한 신호를 전달할 수 있다. 예컨대, (N+1)행에 위치하는 이후 스캔선(SL+1)은 (N)행에 위치하는 스캔선(SL)과 동일한 전기적 신호를 시간차를 두고 제2초기화 트랜지스터(T7)에 전달할 수 있다.
구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 제1초기화 트랜지스터(T4), 동작제어 트랜지스터(T5), 발광제어 트랜지스터(T6), 및 스토리지 커패시터(Cst)는 동일한 부화소회로(PC)에 해당하는 영역에 배치될 수 있다. 예컨대, 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 제1초기화 트랜지스터(T4), 동작제어 트랜지스터(T5), 발광제어 트랜지스터(T6), 및 스토리지 커패시터(Cst)는 동일한 부화소회로(PC, 예컨대 (N)행과 (M)열의 부화소회로)에 해당하는 영역에 배치되는데 반해, 제2초기화 트랜지스터(T7)는 다른 행의 부화소회로(PC, 예컨대 (N+1)행과 (M)열의 부화소회로)에 해당하는 영역에 배치될 수 있다.
스토리지 커패시터(Cst)는 서로 중첩하는 제1커패시터 전극(CE1) 및 제2커패시터 전극(CE2)을 포함할 수 있다. 제1커패시터 전극(CE1)은 구동 게이트전극(GE1)을 포함할 수 있다. 예컨대, 제1커패시터 전극(CE1)과 구동 게이트전극(GE1)은 실질적으로 동일한 도전체에 해당할 수 있다. 바꾸어 말하면, 제1커패시터 전극(CE1)이 구동 게이트전극(GE1)의 기능을 할 수 있으며, 구동 게이트전극(GE1)이 제1커패시터 전극(CE1)의 기 능을 할 수 있다. 제1커패시터 전극(CE1) 및/또는 구동 게이트전극(GE1)은 평면상에서 고립된 형상(isolated shape)을 가질 수 있다.
구동 게이트전극(GE1), 제1커패시터 전극(CE1), 스캔선(SL), 이전 스캔선(SL-1), 이후 스캔선(SL+1), 발광제어선(EL)은 동일한 층 상에 형성될 수 있다. 구동 게이트전극(GE1), 제1커패시터 전극(CE1), 스캔선(SL), 이전 스캔선(SL-1), 이후 스캔선(SL+1), 발광제어선(EL)은 동일한 물질을 포함할 수 있다.
제2커패시터 전극(CE2)은 전극전압선(CEL)의 일부일 수 있다. 전극전압선(CEL)은 제1방향(예, x방향)을 따라 연장될 수 있다. 전극전압선(CEL)의 일 부분은 제2방향(예, y방향)으로 돌출될 수 있으며, 전술한 일 부분이 제2커패시터 전극(CE2)에 해당할 수 있다.
보조초기화전압선(AIL)은 제1방향(예, x방향)을 따라 연장될 수 있다. 보조초기화전압선(AIL)은 이전 스캔선(SL-1)과 인접하게 배치될 수 있다. 일부 실시예로서, 보조초기화전압선(AIL)은 제1초기화 트랜지스터(T4)의 제1초기화 반도체를 지나도록 배치될 수 있다. 보조초기화전압선(AIL)은 소정의 전압, 예컨대 제1초기화전압 또는 제2초기화전압의 전압 레벨을 가질 수 있다.
도전편(CDP)은 이전 스캔선(SL-1)과 스캔선(SL) 사이에 위치할 수 있다. 예컨대, 도전편(CDP)은 제1초기화 트랜지스터(T4)와 보상 트랜지스터(T3) 사이에 위치할 수 있다. 도전편(CDP)은 평면상에서 고립된 형상일 수 있다. 도전편(CDP)은 수직구동전압선(VDL)과 전기적으로 연결될 수 있다. 예컨대, 도전편(CDP)은 수직구동전압선(VDL)과 도전편(CDP) 사이에 개재된 절연층의 콘택홀(151)을 통해 전기적으로 연결될 수 있다. 도전편(CDP)의 일 부분(CDPa)은 보상 트랜지스터(T3)의 보상 반도체의 일부와 중첩할 수 있다. 예컨대, 도전편(CDP)의 일 부분(CDPa)은 스캔선(SL)의 일 부분과 스캔선(SL)에서 돌출된 부분 사이에 위치하는 보상 반도체의 일 부분(또는, 보상 반도체의 두 개의 채널영역들 사이에 위치하는 보상 반도체의 일 부분)에 중첩할 수 있다.
제2커패시터 전극(CE2), 전극전압선(CEL), 도전편(CDP) 및 보조초기화전압선(AIL)은 동일한 층 상에 형성될 수 있다. 제2커패시터 전극(CE2), 전극전압선(CEL), 도전편(CDP) 및 보조초기화전압선(AIL)은 동일한 물질을 포함할 수 있다.
수직구동전압선(VDL)은 제2방향(예, y방향)으로 연장될 수 있다. 수직구동전압선(VDL)은 전극전압선(CEL)의 위에 배치되되 전극전압선(CEL)의 일부와 교차할 수 있다. 수직구동전압선(VDL)은 콘택홀(154)을 통해 전극전압선(CEL)에 접속될 수 있다. 수직구동전압선(VDL)은 콘택홀(155)을 통해 동작제어 트랜지스터(T5)의 구동제어 반도체에 접속할 수 있다.
초기화전압선(INL)은 제2방향(예, y방향)으로 연장될 수 있다. 도 6의 초기화전압선(INL)은 앞서 도 3 및 도 5를 참조하여 설명한 제1초기화전압선(INL1)과 제2초기화전압선(INL2) 중 하나일 수 있다. 예컨대, 이웃한 두 개의 열들 중 어느 하나의 열에 배치된 초기화전압선(INL)은 제1초기화전압선(INL1, 도 3과 도 5)과 제2초기화전압선(INL2, 도 3과 도 5) 중 어느 하나이고, 두 개의 열들 중 다른 하나의 열에 배치된 초기화전압선(INL)은 제1초기화전압선(INL1, 도 3과 도 5)과 제2초기화전압선(INL2, 도 3과 도 5) 중 다른 하나일 수 있다. 제1초기화전압선(INL1, 도 3과 도 5)과 제2초기화전압선(INL2, 도 3과 도 5)은 교번적으로 배열될 수 있다.
일 실시예로, (M)열에 배치된 초기화전압선(INL)은 제2초기화전압선(INL2, 도 3과 도 5)일 수 있고, (M-1)열에 배치된 초기화전압선(INL)은 제1초기화전압선(INL1, 도 3과 도 5)일 수 있다. 이 경우, (M)열의 부화소회로(PC)에 배치된 제1초기화 트랜지스터(T4)의 제1초기화 반도체는 (M-1)열의 부화소회로에 배치된 제1초기화 트랜지스터의 제1초기화 반도체와 일체로 연결될 수 있다. (M)열의 부화소회로(PC)에 배치된 제1초기화 반도체 및 (M-1)열의 부화소회로에 배치된 제1초기화 반도체는, 일체로 연결된 채 (M-1)열에 배치된 초기화전압선인 제1초기화전압선으로부터 제1초기화전압을 제공받을 수 있다.
유사하게, (M)열의 부화소회로(PC)에 배치된 제2초기화 트랜지스터(T7)의 제2초기화 반도체는 (M+1)열의 부화소회로에 배치된 제2초기화 트랜지스터의 제2초기화 반도체와 일체로 연결될 수 있다. (M)열의 부화소회로(PC)에 배치된 제2초기화 반도체 및 (M+1)열의 부화소회로에 배치된 제2초기화 반도체는, 일체로 연결된 채 (M)열에 배치된 초기화전압선(INL, 도 6)인 제2초기호전압선으로부터 제2초기화전압을 제공받을 수 있다.
노드연결선(NL)은 구동 트랜지스터(T1) 및 보상 트랜지스터(T3)를 전기적으로 연결할 수 있다. 노드연결선(NL)의 제1단부는, 노드연결선(NL)과 보상 반도체층 사이에 개재되는 적어도 하나의 절연층의 콘택홀(152)을 통해 보상 트랜지스터(T3)의 보상 반도체층의 소스영역 또는 드레인영역 중 어느 하나에 접속할 수 있다. 노드연결선(NL)의 제2단부는, 노드연결선(NL)과 구동 게이트전극(GE1) 사이에 개재되는 적어도 하나의 절연층의 콘택홀(153)을 통해 구동 게이트전극(GE1)에 접속할 수 있다. 노드연결선(NL)의 제2단부와 구동 게이트전극(GE1)의 접속을 위하여 제2커패시터 전극(CE2)은 구동 게이트전극(GE1)과 중첩하는 개구(CEOP)를 포함할 수 있다.
노드연결선(NL)은 제2방향(예, y방향)으로 연장될 수 있다. 노드연결선(NL), 수직구동전압선(VDL) 및 초기화전압선(INL)은 동일한 층 상에 배치될 수 있다. 노드연결선(NL), 수직구동전압선(VDL), 및 초기화전압선(INL)은 동일한 물질을 포함할 수 있다.
수평구동전압선(HDL)은 제1방향(예, x방향)을 따라 연장될 수 있다. 수평구동전압선(HDL)은 전극전압선(CEL)과 중첩할 수 있다. 예컨대, 수평구동전압선(HDL)은 전극전압선(CEL)의 일부 및 제2커패시터 전극(CE2)의 일부와 중첩할 수 있다.
수평구동전압선(HDL)은 수직구동전압선(VDL)의 위에 배치되며 수직구동전압선(VDL)의 일부와 교차할 수 있다. 수평구동전압선(HDL)은 콘택홀(162)을 통해 수직구동전압선(VDL)에 접속될 수 있다. 수직구동전압선(VDL)은 앞서 설명한 바와 같이 콘택홀(154)을 통해 전극전압선(CEL)에 접속될 수 있다. 따라서, 수평구동전압선(HDL), 수직구동전압선(VDL), 전극전압선(CEL)의 일부 및 제2커패시터 전극(CE2)은 동일한 전압 레벨(예컨대, 공통전압 레벨)을 가질 수 있다.
수평구동전압선(HDL)은 제2방향(예, y방향)을 따라 수평구동전압선(HDL)으로부터 돌출된 돌출부분(HDL-P)을 포함할 수 있다. 돌출부분(HDL-P)은 노드연결선(NL)과 유사한 형상을 가질 수 있으며 노드연결선(NL)에 중첩할 수 있다.
도전선(HCL)은 제1방향(예, x방향)을 따라 연장될 수 있다. 도전선(HCL)은 이전 스캔선(SL-1)과 인접하게 배치될 수 있다. 도전선(HCL)은 제1초기화 트랜지스터(T4)와 인접하게 배치될 수 있다. 예컨대, 도전선(HCL)은 제1초기화 트랜지스터(T4)의 제1초기화 반도체와 교차할 수 있다. 도전선(HCL)은 정전압의 전압 레벨을 가질 수 있다. 예컨대, 도전선(HCL)은 구동전압(ELVDD, 도 5)과 동일한 전압 레벨을 가질 수 있다.
수평구동전압선(HDL) 및 도전선(HCL)은 동일한 층 상에 배치될 수 있다. 수평구동전압선(HDL) 및 도전선(HCL)은 동일한 물질을 포함할 수 있다.
데이터선(DL)은 제2방향(예, y방향)을 따라 연장될 수 있다. 데이터선(DL)은 수직구동전압선(VDL)과 인접하게 배치될 수 있다. 데이터선(DL)은 제1매개금속(CMM1) 및 제2매개금속(CMM2)을 통해 스위칭 트랜지스터(T2)에 전기적으로 연결될 수 있다. 예컨대, 제1매개금속(CMM1)은 콘택홀(156)을 통해 스위칭 트랜지스터(T2)의 스위칭 반도체에 접속될 수 있고, 제2매개금속(CMM2)은 콘택홀(161)을 통해 제1매개금속(CMM1)에 접속될 수 있으며, 데이터선(DL)은 콘택홀(171)을 통해 제2매개금속(CMM2)에 접속될 수 있다.
수직도전선(VCL)은 소정의 전압 레벨을 가질 수 있다. 부화소회로(PC)의 위치에 따라 수직도전선(VCL)은 서로 다른 전압 레벨을 가질 수 있다. 앞서 설명한 바와 같이 부화소회로(PC)가 투과영역(TA, 도 3)의 주변에 배치된 경우 정전압의 레벨(예컨대, 구동전압)의 전압 레벨을 가질 수 있다. 예컨대, 부화소회로(PC)가 투과영역(TA, 도 3)의 좌측과 우측에 배치된 경우, 수직도전선(VCL)은 도 3을 참조하여 설명한 제2구동전압입력부(2022, 도 3)에 전기적으로 연결될 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시 패널의 표시영역에 배치된 구조를 개략적으로 나타낸 단면도이다.
도 7을 참조하면, 표시영역(DA)에 유기발광다이오드(OLED)가 배치되되, 유기발광다이오드(OLED)는 부화소회로(PC)에 전기적으로 연결될 수 있다. 부화소회로(PC)는 기판(100)에 수직한 방향(예, z방향)을 따라 기판(100)과 유기발광다이오드(OLED) 사이에 개재될 수 있다.
기판(100)은 글래스재 또는 고분자 수지를 포함할 수 있다. 일 실시예로서 기판(100)은 고분자 수지를 포함하는 베이스층과 실리콘옥사이드나 실리콘나이트라이드와 같은 무기절연물을 포함하는 배리어층의 교번 적층 구조를 가질 수 있다. 고분자 수지는, 폴리에테르술폰, 폴리아릴레이트, 폴리에테르 이미드, 폴리에틸렌 나프탈레이트, 폴리에틸렌 테레프탈레이드, 폴리페닐렌 설파이드, 폴리이미드, 폴리카보네이트, 셀룰로오스 트리 아세테이트, 셀룰로오스 아세테이트 프로피오네이트 등과 같은 고분자 수지를 포함할 수 있다.
부화소회로(PC)가 형성되기 전에 기판(100) 상에는 불순물이 부화소회로(PC)에 침투하는 것을 방지하기 위해 형성된 버퍼층(201)이 형성될 수 있다. 버퍼층(201)은 실리콘나이트라이드, 실리콘옥시나이트라이드 및 실리콘옥사이드와 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
부화소회로(PC)는 앞서 도 5 및 도 6을 참조하여 설명한 바와 같은 복수의 트랜지스터들 및 스토리지 커패시터를 포함할 수 있으며, 이와 관련하여 도 7은 구동 트랜지스터(T1), 발광제어 트랜지스터(T6), 및 스토리지 커패시터(Cst)를 도시한다.
구동 트랜지스터(T1)는 버퍼층(201) 상의 구동 반도체(A1) 및 구동 반도체(A1)의 채널영역(C1)과 중첩하는 구동 게이트전극(GE1)을 포함할 수 있다. 구동 반도체(A1)는 실리콘계 반도체물질, 예컨대 폴리 실리콘을 포함할 수 있다. 구동 반도체(A1)는 채널영역(C1)과 채널영역(C1)의 양측에 배치된 제1영역(B1) 및 제2영역(D1)을 포함할 수 있다. 제1영역(B1) 및 제2영역(D1)은 채널영역(C1) 보다 고농도의 불순물을 포함하는 영역으로, 제1영역(B1) 및 제2영역(D1) 중 어느 하나는 소스영역이고 다른 하나는 드레인영역에 해당할 수 있다.
발광제어 트랜지스터(T6)는 버퍼층(201) 상의 발광제어 반도체(A6) 및 발광제어 반도체(A6)의 채널영역(C6)과 중첩하는 발광제어 게이트전극(GE6)을 포함할 수 있다. 발광제어 반도체(A6)는 채널영역(C6)과 채널영역(C6)의 양측에 배치된 제1영역(B6) 및 제2영역(D6)을 포함할 수 있다. 제1영역(B6) 및 제2영역(D6)은 채널영역(C6) 보다 고농도의 불순물을 포함하는 영역으로, 제1영역(B6) 및 제2영역(D6) 중 어느 하나는 소스영역이고 다른 하나는 드레인영역에 해당할 수 있다.
구동 게이트전극(GE1) 및 발광제어 게이트전극(GE6)은 동일한 층 상에 배치될 수 있다. 발광제어 게이트전극(GE6)은 앞서 설명한 바와 같이 발광제어선(EL, 도 6)의 일부분에 해당할 수 있다. 그러므로, 구동 게이트전극(GE1) 및 발광제어선(EL, 도 6)은 동일한 층(예컨대, 게이트절연층, 203) 상에 배치될 수 있다. 도 7에 도시되지는 않았으나, 앞서 도 6을 참조하여 설명한 제1커패시터 전극(CE1), 스캔선(SL), 이전 스캔선(SL-1), 및 이후 스캔선(SL+1)은 각각 게이트절연층(203) 상에 형성될 수 있다.
구동 게이트전극(GE1) 및 발광제어 게이트전극(GE6)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 전술한 물질을 포함하는 단일층 또는 다층 구조를 포함할 수 있다. 도 7에 도시되지는 않았으나, 제1커패시터 전극(CE1), 스캔선(SL), 이전 스캔선(SL-1), 이후 스캔선(SL+1), 구동 게이트전극(GE1) 및 발광제어 게이트전극(GE6)과 동일한 물질을 포함할 수 있다.
구동 반도체(A1)와 구동 게이트전극(GE1) 사이, 그리고 발광제어 반도체(A6)와 발광제어 게이트전극(GE6) 사이에는 게이트절연층(203)이 배치될 수 있다. 게이트절연층(203)은 실리콘나이트라이드, 실리콘옥시나이트라이드 및 실리콘옥사이드와 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
스토리지 커패시터(Cst)는 서로 중첩하는 제1커패시터 전극(CE1) 및 제2커패시터 전극(CE2)을 포함할 수 있다. 앞서 설명한 바와 같이 스토리지 커패시터(Cst)의 제1커패시터 전극(CE1)은 구동 게이트전극(GE1)을 포함할 수 있다.
스토리지 커패시터(Cst)의 제1커패시터 전극(CE1)과 제2커패시터 전극(CE2) 사이에는 제1층간절연층(205)이 배치될 수 있다. 제1층간절연층(205)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
스토리지 커패시터(Cst)의 제2커패시터 전극(CE2)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti)과 같은 저저항의 도전 물질을 포함할 수 있으며, 전술한 물질로 이루어진 단일층 또는 다층 구조를 포함할 수 있다.
제2커패시터 전극(CE2)은 전극전압선(CEL)의 일부분에 해당하므로, 전극전압선(CEL)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti)과 같은 저저항의 도전 물질을 포함할 수 있으며, 전술한 물질로 이루어진 단일층 또는 다층 구조를 포함할 수 있다.
도 7에는 도시되지 않았으나, 앞서 도 6을 참조하여 설명한 도전편(CDP) 및 보조초기화전압선(AIL)은 제2커패시터 전극(CE2) 및 전극전압선(CEL)과 마찬가지로 제1층간절연층(205) 상에 배치될 수 있다. 도전편(CDP) 및 보조초기화전압선(AIL)은 앞서 설명한 제2커패시터 전극(CE2) 및 전극전압선(CEL)과 동일한 물질을 포함할 수 있다.
스토리지 커패시터(Cst) 상에는 제2층간절연층(207)이 배치될 수 있다. 제2층간절연층(207)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
발광제어 트랜지스터(T6)는 제3매개금속(CMM3), 제4매개금속(CMM4), 및 제5매개금속(CMM5)을 통해 유기발광다이오드(OLED)의 제1전극(221)에 전기적으로 연결될 수 있다. 제3매개금속(CMM3)은 제2층간절연층(207) 상에 배치되며, 게이트절연층(203), 제1층간절연층(205) 및 제2층간절연층(207)의 관통하는 콘택홀(157)을 통해 발광제어 반도체(A6)에 접속될 수 있다.
제4매개금속(CMM4)은 제1유기절연층(211) 상에 배치되며, 제1유기절연층(211)의 콘택홀(163)을 통해 제3매개금속(CMM3)에 접속할 수 있다. 제5매개금속(CMM5)은 제2유기절연층(212) 상에 배치되며, 제2유기절연층(212)의 콘택홀(172)을 통해 제4매개금속(CMM4)에 접속할 수 있다.
게이트절연층(203), 제1층간절연층(205) 및 제2층간절연층(207)의 관통하는 콘택홀(157), 제1유기절연층(211)의 콘택홀(163), 및 제2유기절연층(212)의 콘택홀(172) 각각의 중심은, 서로 다른 위치에 위치할 수 있다. 도 6에 도시된 바와 같이 게이트절연층(203), 제1층간절연층(205) 및 제2층간절연층(207)의 관통하는 콘택홀(157), 제1유기절연층(211)의 콘택홀(163), 및 제2유기절연층(212)의 콘택홀(172) 각각의 중심은 평면상에서상호 이격될 수 있다.
수직구동전압선(VDL)은 제3매개금속(CMM3)과 동일한 층(예컨대, 제2층간절연층, 207) 상에 배치될 수 있다. 도 7에는 도시되지 않았으나, 도 6을 참조하여 설명한 노드연결선(NL) 및 초기화전압선(INL)은 제3매개금속(CMM3)과 동일한 층(예컨대, 제2층간절연층, 207) 상에 배치될 수 있다. 제3매개금속(CMM3), 노드연결선(NL), 수직구동전압선(VDL) 및 초기화전압선(INL)은 동일한 물질을 포함할 수 있다. 제3매개금속(CMM3), 노드연결선(NL), 수직구동전압선(VDL) 및 초기화전압선(INL)은 각각 알루미늄(Al), 구리(Cu), 및/또는 티타늄(Ti)을 포함할 수 있으며, 전술한 물질을 포함하는 단층 또는 다층으로 이루어질 수 있다. 예컨대, 제3매개금속(CMM3), 노드연결선(NL), 수직구동전압선(VDL) 및 초기화전압선(INL)은 티타늄층/알루미늄층/티타늄층의 3층 구조를 가질 수 있다.
제1유기절연층(211)은 유기절연물을 포함할 수 있다. 유기절연물은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등을 포함할 수 있다.
수평구동전압선(HDL)은 제4매개금속(CMM4)과 동일한 층(예컨대, 제1유기절연층, 211) 상에 배치될 수 있다. 수평구동전압선(HDL)은 제1유기절연층(211)의 콘택홀(162)을 통해 수직구동전압선(VDL)에 접속될 수 있다. 수직구동전압선(VDL) 및 수평구동전압선(HDL)이 접속됨으로써, 구동전압선(VDDL) 자체의 저항에 따른 전압 강하를 방지할 수 있다.
도 7에는 도시되지 않았으나, 도 6을 참조하여 설명한 도전선(HCL)은 수평구동전압선(HDL) 및 제4매개금속(CMM4)과 동일한 층(예컨대, 제1유기절연층, 211) 상에 배치될 수 있다. 도전선(HCL, 도 6), 수평구동전압선(HDL) 및 제4매개금속(CMM4)은 동일한 물질을 포함할 수 있다.
도전선(HCL, 도 6), 수평구동전압선(HDL) 및 제4매개금속(CMM4)은 각각 알루미늄(Al), 구리(Cu), 및/또는 티타늄(Ti)을 포함할 수 있으며, 전술한 물질을 포함하는 단층 또는 다층으로 이루어질 수 있다. 예컨대, 도전선(HCL, 도 6), 수평구동전압선(HDL) 및 제4매개금속(CMM4)은 각각 티타늄층/알루미늄층/티타늄층의 3층 구조를 가질 수 있다.
데이터선(DL)은 제5매개금속(CMM5)과 동일한 층(예, 제2유기절연층, 212) 상에 배치될 수 있다. 도 7에 도시되지는 않았으나, 앞서 도 6을 참조하여 설명한 수직도전선(VCL)은 데이터선(DL) 및 제5매개금속(CMM5)과 동일한 층(예, 제2유기절연층, 212) 상에 배치될 수 있다.
제2유기절연층(212)은 유기절연물을 포함할 수 있다. 제2유기절연층(212)의유기절연물은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등을 포함할 수 있다.
수직도전선(VCL, 도 6), 데이터선(DL) 및 제5매개금속(CMM5)은 동일한 물질을 포함할수 있다. 수직도전선(VCL, 도 6), 데이터선(DL) 및 제5매개금속(CMM5)은 알루미늄(Al), 구리(Cu), 및/또는 티타늄(Ti)을 포함할 수 있으며, 전술한 물질을 포함하는 단층 또는 다층으로 이루어질 수 있다. 예컨대, 수직도전선(VCL, 도 6), 데이터선(DL) 및 제5매개금속(CMM5)은 각각 티타늄층/알루미늄층/티타늄층의 3층 구조를 가질 수 있다.
제3유기절연층(213)은 데이터선(DL) 상에 배치될 수 있다. 제3유기절연층(213)은 아크릴, BCB, 폴리이미드 및/또는 HMDSO와 같은 유기절연물을 포함할 수 있다.
발광다이오드, 예컨대 유기발광다이오드(OLED)는 제3유기절연층(213) 상에 배치될 수 있다. 유기발광다이오드(OLED)의 제1전극(221)은 제3유기절연층(213)의 콘택홀(181)을 통해 제5매개금속(CMM5)에 접속될 수 있다.
제1전극(221)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 다른 실시예로, 제1전극(221)은 전술한 반사막의 위 및/또는 아래에 도전성 산화물층을 더 포함할 수 있다. 도전성 산화물층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 및/또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함할 수 있다. 일 실시예로, 제1전극(221)은 ITO층/Ag층/ ITO층의 3층 구조를 가질 수 있다.
뱅크층(215)은 제1전극(221) 상에 배치될 수 있다. 뱅크층(215)은 제1전극(221)에 중첩하는 개구를 포함하되, 제1전극(221)의 에지를 커버할 수 있다. 뱅크층(215)은 유기절연물을 포함할 수 있다.
중간층(222)은 발광층(222b)을 포함한다. 중간층(222)은 발광층(222b)의 아래에 배치된 제1기능층(222a) 및/또는 발광층(222b)의 위에 배치된 제2기능층(222c)을 포함할 수 있다. 발광층(222b)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 제2기능층(222c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제1기능층(222a) 및 제2기능층(222c)은 유기물을 포함할 수 있다.
제2전극(223)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 제2전극(223)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 제2전극(223)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
발광층(222b)은 뱅크층(215)의 개구를 통해 제1전극(221)과 중첩하도록 표시영역(DA) 상에 형성될 수 있다. 반면, 제1기능층(222a), 제2기능층(222c), 및 제2전극(223)은 표시영역(DA)을 전체적으로 커버할 수 있다.
뱅크층(215) 상에는 스페이서(217)가 형성될 수 있다. 스페이서(217)는 뱅크층(215)과 동일한 공정에서 함께 형성되거나, 별개의 공정에서 각각 개별적으로 형셩될 수 있다. 일 실시예로, 스페이서(217)는 폴리이미드와 같은 유기 절연물을 포함할 수 있다.
유기발광다이오드(OLED)는 봉지층(300)으로 커버될 수 있다. 봉지층(300)은 적어도 하나의 유기봉지층 및 적어도 하나의 무기봉지층을 포함할 수 있다. 일 실시예로, 도 6은 봉지층(300)이 제1 및 제2무기봉지층(310, 330) 및 이들 사이에 개재된 유기봉지층(320)을 포함하는 것을 도시한다.
제1무기봉지층(310) 및 제2무기봉지층(330)은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 중 하나 이상의 무기물을 포함할 수 있다. 제1무기봉지층(310) 및 제2무기봉지층(330)은 전술한 물질을 포함하는 단일 층 또는 다층일 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 유기봉지층(320)은 아크릴레이트(acrylate)를 포함할 수 있다.
도 8은 본 발명의 일 실시예에 따른 표시 패널의 투과영역 및 투과영역에 인접한 표시영역의 일부를 개략적으로 나타낸 평면도이다.
도 8을 참조하면, 투과영역(TA)의 상측과 하측의 선은 투과영역(TA)을 사이에 두고 상호 분리 또는 이격될 수 있다. 예컨대, 제1 내지 제6데이터선(DL1-DL6)은 투과영역(TA)의 상측과 하측에 각각 배치되며 상호 분리 또는 이격된 부분들을 포함할 수 있다.
투과영역(TA)의 좌측과 우측의 선은 투과영역(TA)을 사이에 두고 상호 분리 또는 이격될 수 있다. 예컨대, 투과영역(TA)의 좌측에 배치된 도전선(HCL)과 투과영역(TA)의 우측에 배치된 도전선(HCL)은 상호 분리 또는 이격될 수 있다.
먼저, 투과영역(TA)의 상측과 하측의 데이터선들에 대하여 설명한다.
데이터선은 제2방향(예, y방향)을 따라 연장되되, 일부 데이터선들은 투과영역(TA)을 사이에 두고 상호 이격된 부분들을 포함할 수 있다. 이와 관련하여, 도8은 제1 내지 제6데이터선(DL1, DL2, DL3, DL4, DL5, DL6)이 각각 제2방향(예, y방향)을 따라 연장되되 투과영역(TA)을 사이에 두고 상호 이격된 제1부분(DL1a, DL2a, DL3a, DL4a, DL5a, DL6a) 및 제2부분(DL1b, DL2b, DL3b, DL4b, DL5b, DL6b)을 포함하는 것을 도시한다. 도 8을 참조하면, 제7 내지 제10데이터선(DL7, DL8, DL9, DL10)은 각각 제2방향(x방향)을 따라 투과영역(TA)으로부터 이격되어 제2방향(예, y방향)을 따라 연장될 수 있다.
투과영역(TA)을 사이에 두고 상호 이격된 데이터선의 제1부분과 제2부분은 표시영역(DA)에 위치하는 브릿지선을 통해 전기적으로 연결될 수 있다. 예컨대, 제1데이터선(DL1)의 제1부분(DL1a)과 제2부분(DL1b)은 제1브릿지선(BL1)을 통해 전기적으로 연결될 수 있다.
제1브릿지선(BL1)은 제2방향(예, y방향)을 따라 연장된 제1수직브릿지부(VB1) 및 제1수직브릿지부(VB1)의 양 단부에 각각 배치되며 제1방향(예, x방향)을 따라 각각 연장된 한 쌍의 제1수평브릿지부(HB1, HB1')들을 포함할 수 있다. 제1수직브릿지부(VB1)는 한 쌍의 제1수평브릿지부(HB1, HB1')들과 다른 층 상에 배치될 수 있다. 예컨대, 제1수직브릿지부(VB1)는 도 7을 참조하여 설명한 제2유기절연층(212) 상에 형성되고, 한 쌍의 제1수평브릿지부(HB1, HB1')들은 제2유기절연층(212) 아래(예컨대, 제1유기절연층(211)의 위)에 형성될 수 있다.
어느 하나의 제1수평브릿지부(HB1, 이하 상측 제1수평브릿지부라 함)의 제1단부는 제1데이터선(DL1)의 제1부분(DL1a)과 교차하되 제1콘택홀(CT1)을 통해 제1데이터선(DL1)의 제1부분(DL1a)에 전기적으로 접속될 수 있다. 상측 제1수평브릿지부(HB1)의 제2단부는 제1수직브릿지부(VB1)와 교차하되 제3콘택홀(CT3)을 통해 제1수직브릿지부(VB1)에 전기적으로 접속될 수 있다. 제1콘택홀(CT1)은 상측 제1수평브릿지부(HB1)의 제1단부와 제1데이터선(DL1)의 제1부분(DL1a) 사이에 개재된 절연층(예컨대, 제2유기절연층)의 일부분에 정의될 수 있고, 제3콘택홀(CT3)은 상측 제1수평브릿지부(HB1)의 제2단부와 제1수직브릿지부(VB1) 사이에 개재된 절연층(예컨대, 제2유기절연층)의 일부분에 정의될 수 있다.
다른 하나의 제1수평브릿지부(HB1', 이하 하측 제1수평브릿지부라 함)의 제1단부는 제1데이터선(DL1)의 제2부분(DL1b)과 교차하되 제2콘택홀(CT2)을 통해 제1데이터선(DL1)의 제2부분(DL1b)과 전기적으로 접속될 수 있다. 하측 제1수평브릿지부(HB1')의 제2단부는 제1수직브릿지부(VB1)와 교차하되 제4콘택홀(CT4)을 통해 제1수직브릿지부(VB1)에 전기적으로 접속될 수 있다. 제2콘택홀(CT2)은 하측 제1수평브릿지부(HB1')의 제1단부와 제1데이터선(DL1)의 제2부분(DL1b) 사이에 개재된 절연층(예컨대, 제2유기절연층)의 일부분에 정의될 수 있고, 제4콘택홀(CT4)은 하측 제1수평브릿지부(HB1')의 제2단부와 제1수직브릿지부(VB1) 사이에 개재된 절연층(예컨대, 제2유기절연층)의 일부분에 정의될 수 있다.
한 쌍의 제1수평브릿지부(HB1, HB1')와 제1데이터선(DL1)의 제1 및 제2부분(DL1a, DL1b)의 접속지점인 제1콘택홀(CT1)과 제2콘택홀(CT2), 그리고 한 쌍의 제1수평브릿지부(HB1, HB1')과 제1수직브릿지부(VB1)의 접속지점인 제3콘택홀(CT3)과 제4콘택홀(CT4)은, 표시영역(DA)에 위치할 수 있다. 제1 내지 제4콘택홀(CT1, CT2, CT3, CT4)이 표시영역(DA)을 활용하기에, 데드스페이스인 제1비표시영역(NDA1)의 면적을 줄일 수 있다.
제2데이터선(DL2)의 제1부분(DL2a)과 제2부분(DL2b)은 제2브릿지선(BL2)을 통해 전기적으로 연결될 수 있다.
제2브릿지선(BL2)은 제2방향(예, y방향)을 따라 연장된 제2수직브릿지부(VB2) 및 제2수직브릿지부(VB2)의 양단에 각각 배치되며 제1방향(예, x방향)을 따라 각각 연장된 한 쌍의 제2수평브릿지부(HB2, HB2')들을 포함할 수 있다. 제2수직브릿지부(VB2)는 한 쌍의 제2수평브릿지부(HB2, HB2')들과 다른 층 상에 배치될 수 있다.
어느 하나의 제2수평브릿지부(HB2, 이하 상측 제2수평브릿지부라 함)의 제1단부는 제2데이터선(DL2)의 제1부분(DL2a)과 교차하되 제1콘택홀(CT1)을 통해 제1부분(DL2a)에 전기적으로 접속되고, 상측 제2수평브릿지부(HB2)의 제2단부는 제2수직브릿지부(VB2)와 교차하되 제3콘택홀(CT3)을 통해 제2수직브릿지부(VB2)에 전기적으로 접속될 수 있다.
다른 하나의 제2수평브릿지부(HB2', 이하 하측 제2수평브릿지부라 함)의 제1단부는 제2데이터선(DL2)의 제2부분(DL2b)과 교차하되 제2콘택홀(CT2)을 통해 제2부분(DL2b)과 전기적으로 접속될 수 있고, 하측 제2수평브릿지부(HB2')의 제2단부는 제2수직브릿지부(VB2)와 교차하되 제4콘택홀(CT4)을 통해 제2수직브릿지부(VB2)에 전기적으로 접속될 수 있다.
한 쌍의 제2수평브릿지부(HB2, HB2')과 제2데이터선(DL2)의 제1 및 제2부분(DL2a, DL2b)의 접속지점인 제1콘택홀(CT1)과 제2콘택홀(CT2), 그리고 한 쌍의 제2수평브릿지부(HB2, HB2')과 제2수직브릿지부(VB2)의 접속지점인 제3콘택홀(CT3)과 제4콘택홀(CT4)은, 표시영역(DA)에 위치할 수 있다.
서로 인접한 제1데이터선(DL1)과 제2데이터선(DL2) 각각에 전기적으로 접속된 제1브릿지선(BL1)과 제2브릿지선(BL2)은 투과영역(TA)을 사이에 두고 반대편에 위치할 수 있다. 예컨대, 제1브릿지선(BL1)은 투과영역(TA)의 일측(예컨대, 도 8에서 좌측)에 배치되고, 제2브릿지선(BL2)은 투과영역(TA)의 타측(예컨대, 도 8에서 우측)에 배치될 수 있다.
제1브릿지선(BL1)의 단부와 제2브릿지선(BL2)의 단부 사이에는 도전선(BCL,이하, 갭도전선이라 함)이 배치될 수 있다. 예컨대, 제1브릿지선(BL1)의 상측 제1수평브릿지부(HB1)의 제1단부, 및 제2브릿지선(BL2)의 상측 제2수평브릿지부(HB2)의 제1단부 사이에는 갭도전선(BCL)이 배치될 수 있다. 갭도전선(BCL)은 상측 제1수평브릿지부(HB1) 및 상측 제2수평브릿지부(HB2)와 상호 이격된 채 상측 제1수평브릿지부(HB1) 및 상측 제2수평브릿지부(HB2) 사이에 위치할 수 있다.
갭도전선(BCL)은 하측 제1수평브릿지부(HB1') 및 하측 제2수평브릿지부(HB2')와 상호 이격된 채 하측 제1수평브릿지부(HB1') 및 하측 제2수평브릿지부(HB2') 사이에 위치할 수 있다.
제3데이터선(DL3)의 제1부분(DL3a)과 제2부분(DL3b)은 제3브릿지선(BL3)을 통해 전기적으로 연결될 수 있다.
제3브릿지선(BL3)은 제2방향(예, y방향)을 따라 연장된 제3수직브릿지부(VB3) 및 제3수직브릿지부(VB3)의 양단에 각각 배치되며 제1방향(예, x방향)을 따라 각각 연장된 한 쌍의 제3수평브릿지부(HB3, HB3')들을 포함할 수 있다. 제3수직브릿지부(VB3)는 한 쌍의 제3수평브릿지부(HB3, HB3')들과 다른 층 상에 배치될 수 있다.
상측 제3수평브릿지부(HB3)의 제1단부는 제3데이터선(DL3)의 제1부분(DL3a)과 교차하되 제1콘택홀(CT1)을 통해 제3데이터선(DL3)의 제1부분(DL3a)에 전기적으로 접속되고, 상측 제3수평브릿지부(HB3)의 제2단부는 제3수직브릿지부(VB3)와 교차하되 제3콘택홀(CT3)을 통해 제3수직브릿지부(VB3)에 전기적으로 접속될 수 있다.
하측 제3수평브릿지부(HB3')의 제1단부는 제3데이터선(DL3)의 제2부분(DL3b)과 교차하되 제2콘택홀(CT2)을 통해 제3데이터선(DL3)의 제2부분(DL3b)과 전기적으로 접속될 수 있다. 하측 제3수평브릿지부(HB3')의 제2단부는 제3수직브릿지부(VB3)와 교차하되 제4콘택홀(CT4)을 통해 제3수직브릿지부(VB3)에 전기적으로 접속될 수 있다.
제4데이터선(DL4)의 제1부분(DL4a)과 제2부분(DL4b)은 제4브릿지선(BL4)을 통해 전기적으로 연결될 수 있다.
제4브릿지선(BL4)은 제2방향(예, y방향)을 따라 연장된 제4수직브릿지부(VB4) 및 제4수직브릿지부(VB4)의 양단에 각각 배치되며 제1방향(예, x방향)을 따라 각각 연장된 한 쌍의 제4수평브릿지부(HB4, HB4')들을 포함할 수 있다. 제4수직브릿지부(VB4)는 한 쌍의 제4수평브릿지부(HB4, HB4')들과 다른 층 상에 배치될 수 있다.
상측 제4수평브릿지부(HB4)의 제1단부는 제4데이터선(DL4)의 제1부분(DL4a)과 교차하되 제1콘택홀(CT1)을 통해 제4데이터선(DL4)의 제1부분(DL4a)에 전기적으로 접속될 수 있다. 상측 제4수평브릿지부(HB4)의 제2단부는 제4수직브릿지부(VB4)와 교차하되 제3콘택홀(CT3)을 통해 제4수직브릿지부(VB4)에 전기적으로 접속될 수 있다.
하측 제4수평브릿지부(HB4')의 제1단부는 제4데이터선(DL4)의 제2부분(DL2b)과 교차하되 제2콘택홀(CT2)을 통해 제4데이터선(DL4)의 제2부분(DL4b)과 전기적으로 접속될 수 있다. 하측 제4수평브릿지부(HB4')의 제2단부는 제4수직브릿지부(VB4)와 교차하되 제4콘택홀(CT4)을 통해 제4수직브릿지부(VB4)에 전기적으로 접속될 수 있다.
제3데이터선(DL3)과 제4데이터선(DL4) 각각에 접속된 제3브릿지선(BL3)과 제4브릿지선(BL4)은 투과영역(TA)을 사이에 두고 반대편에 위치할 수 있다. 예컨대, 제3브릿지선(BL3)은 투과영역(TA)의 일측(예컨대, 도 8에서 좌측)에 배치되고, 제4브릿지선(BL4)은 투과영역(TA)의 타측(예컨대, 도 8에서 우측)에 배치될 수 있다.
제3브릿지선(BL3)의 단부와 제4브릿지선(BL4)의 단부 사이에는 갭도전선(BCL)이 배치될 수 있다. 예컨대, 제3브릿지선(BL3)의 상측 제3수평브릿지부(HB3)의 제1단부, 및 제4브릿지선(BL4)의 상측 제4수평브릿지부(HB4)의 제1단부 사이에는 갭도전선(BCL)이 배치될 수 있다. 갭도전선(BCL)은 상측 제3수평브릿지부(HB3) 및 상측 제4수평브릿지부(HB4)와 상호 이격된 채 상측 제3수평브릿지부(HB3) 및 상측 제4수평브릿지부(HB4) 사이에 위치할 수 있다.
갭도전선(BCL)은 하측 제3수평브릿지부(HB3') 및 하측 제4수평브릿지부(HB4')와 상호 이격된 채 하측 제3수평브릿지부(HB3') 및 하측 제4수평브릿지부(HB4') 사이에 위치할 수 있다.
제5데이터선(DL5)의 제1부분(DL5a)과 제2부분(DL5b)은 제5브릿지선(BL5)을 통해 전기적으로 연결될 수 있다.
제5브릿지선(BL5)은 제2방향(예, y방향)을 따라 연장된 제5수직브릿지부(VB5) 및 제5수직브릿지부(VB5)의 양단에 각각 배치되며 제1방향(예, x방향)을 따라 각각 연장된 한 쌍의 제5수평브릿지부(HB5, HB5')들을 포함할 수 있다. 제5수직브릿지부(VB5)는 한 쌍의 제5수평브릿지부(HB5, HB5')들과 다른 층 상에 배치될 수 있다.
상측 제5수평브릿지부(HB5)의 제1단부는 제5데이터선(DL5)의 제1부분(DL5a)과 교차하되 제1콘택홀(CT1)을 통해 제5데이터선(DL5)의 제1부분(DL5a)에 전기적으로 접속될 수 있다. 상측 제5수평브릿지부(HB5)의 제2단부는 제5수직브릿지부(VB5)와 교차하되 제3콘택홀(CT3)을 통해 제5수직브릿지부(VB5)에 전기적으로 접속될 수 있다.
하측 제5수평브릿지부(HB5')의 제1단부는 제5데이터선(DL5)의 제2부분(DL5b)과 교차하되 제2콘택홀(CT2)을 통해 제5데이터선(DL5)의 제2부분(DL5b)과 전기적으로 접속될 수 있다. 하측 제5수평브릿지부(HB5')의 제2단부는 제5수직브릿지부(VB5)와 교차하되 제4콘택홀(CT4)을 통해 제5수직브릿지부(VB5)에 전기적으로 접속될 수 있다.
제6데이터선(DL6)의 제1부분(DL6a)과 제2부분(DL6b)은 제6브릿지선(BL6)을 통해 전기적으로 연결될 수 있다.
제6브릿지선(BL6)은 제2방향(예, y방향)을 따라 연장된 제6수직브릿지부(VB6) 및 제6수직브릿지부(VB6)의 양단에 각각 배치되며 제1방향(예, x방향)을 따라 각각 연장된 한 쌍의 제6수평브릿지부(HB6, HB6')들을 포함할 수 있다. 제6수직브릿지부(VB6)는 한 쌍의 제6수평브릿지부(HB6, HB6')들과 다른 층 상에 배치될 수 있다.
상측 제6수평브릿지부(HB6)의 제1단부는 제6데이터선(DL6)의 제1부분(DL6a)과 교차하되 제1콘택홀(CT1)을 통해 제6데이터선(DL6)의 제1부분(DL6a)에 전기적으로 접속될 수 있다. 상측 제6수평브릿지부(HB6)의 제2단부는 제6수직브릿지부(VB6)와 교차하되 제3콘택홀(CT3)을 통해 제6수직브릿지부(VB6)에 전기적으로 접속될 수 있다.
하측 제6수평브릿지부(HB6')의 제1단부는 제6데이터선(DL6)의 제2부분(DL6b)과 교차하되 제2콘택홀(CT2)을 통해 제6데이터선(DL6)의 제2부분(DL6b)과 전기적으로 접속될 수 있다. 하측 제6수평브릿지부(HB6')의 제2단부는 제6수직브릿지부(VB6)와 교차하되 제4콘택홀(CT4)을 통해 제6수직브릿지부(VB6)에 전기적으로 접속될 수 있다.
제5데이터선(DL5)과 제6데이터선(DL6) 각각에 접속된 제5브릿지선(BL5)과 제6브릿지선(BL6)은 투과영역(TA)을 사이에 두고 반대편에 위치할 수 있다. 예컨대, 제5브릿지선(BL5)은 투과영역(TA)의 일측(예컨대, 도 8에서 좌측)에 배치되고, 제6브릿지선(BL6)은 투과영역(TA)의 타측(예컨대, 도 8에서 우측)에 배치될 수 있다.
제5브릿지선(BL5)의 단부와 제6브릿지선(BL6)의 단부 사이에는 갭도전선(BCL)이 배치될 수 있다. 예컨대, 제5브릿지선(BL5)의 상측 제5수평브릿지부(HB5)의 제1단부, 및 제6브릿지선(BL6)의 상측 제6수평브릿지부(HB6)의 제1단부 사이에는 갭도전선(BCL)이 배치될 수 있다. 갭도전선(BCL)은 상측 제5수평브릿지부(HB5) 및 상측 제6수평브릿지부(HB6)와 상호 이격된 채 상측 제5수평브릿지부(HB5) 및 상측 제6수평브릿지부(HB6) 사이에 위치할 수 있다.
갭도전선(BCL)은 하측 제5수평브릿지부(HB5') 및 하측 제6수평브릿지부(HB6')와 상호 이격된 채 하측 제5수평브릿지부(HB5') 및 하측 제6수평브릿지부(HB6') 사이에 위치할 수 있다.
갭도전선(BCL)들은 투과영역(TA)을 사이에 두고 서로 반대편에 위치할 수 있다. 투과영역(TA)에 대하여 동일한 측(same side)에 배치된 갭도전선(BCL)들은 서로 다른 길이를 가질 수 있다. 예컨대, 투과영역(TA)의 상측에 배치된 갭도전선(BCL)들은 서로 다른 길이를 가질 수 있고, 투과영역(TA)의 하측에 배치된 갭도전선(BCL)들은 서로 다른 길이를 가질 수 있다.
예컨대, 제2방향(예 y방향)을 따라 투과영역(TA)에서 멀어질수록 갭도전선(BCL)들의 길이는 감소하거나 증가할 수 있다. 일부 실시예로, 도 8에 도시된 바와 같이 투과영역(TA)에서 멀어질수록 갭도전선(BCL)들의 길이는 짧아질 수 있다. 다른 실시예로, 투과영역(TA)에서 멀어질수록 갭도전선(BCL)들의 길이는 길어질 수 있다.
갭도전선(BCL)들의 전압선, 예컨대 제1수직도전선(VCL1)과 제2수직도전선(VCL2)에 전기적으로 연결되며, 소정의 전압 레벨을 가질 수 있다. 투과영역(TA)의 상측에는 제2방향(예, y방향)을 따라 연장된 적어도 하나의 제1수직도전선(VCL1)이 배치되고, 하측에는 제2방향(예, y방향)을 따라 연장된 적어도 하나의 제2수직도전선(VCL2)이 배치될 수 있다. 도 8에는 하나의 제1수직도전선(VCL1) 및 하나의 제2수직도전선(VCL2)이 배치된 것을 도시하나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 복수의 제1수직도전선(VCL1)들 및 복수의 제2수직도전선(VCL2)들이 투과영역(TA)의 상측과 하측에 각각 배치될 수 있다.
본 발명의 비교예로서, 갭도전선(BCL)들이 전기적으로 플로팅 상태인 경우, 정전기에 취약할 수 있다. 그러나, 으 본 발명의 실시예에 따르면 갭도전선(BCL)들이 소정의 전압 레벨 (예컨대, 정전압)을 갖기에 전술한 문제를 방지하거나 최소화할 수 있다.
투과영역(TA)의 상측에 배치된 갭도전선(BCL)들은 제5콘택홀(CT5)을 통해 적어도 하나의 제1수직도전선(VCL1)에 접속될 수 있다, 투과영역(TA)의 하측에 배치된 갭도전선(BCL)들은 제6콘택홀(CT6)을 통해 적어도 하나의 제2수직도전선(VCL2)에 접속될 수 있다. 제1수직도전선(VCL1) 또는 제2수직도전선(VCL2)은 앞서 도 5를 참조하여 설명한 공통전압(ELVSS, 도 5) 또는 구동전압(ELVDD, 도 5)의 전압 레벨을 가질 수 있다. 제1수직도전선(VCL1) 및 제2수직도전선(VCL2)은 각각 부화소회로를 지나되, 앞서 도 6을 참조하여 설명한 수직도전선(VCL)의 위치에 배치될 수 있다. 바꾸어 말하면, 제1수직도전선(VCL1)은 투과영역(TA)의 상측에 배치된 적어도 하나의 부화소회로를 지날 수 있으며, 제1수직도전선(VCL1)의 위치는 앞서 도 6을 참조하여 설명한 수직도전선(VCL)의 위치에 해당할 수 있다. 유사하게, 제2수직도전선(VCL2)은 투과영역(TA)의 하측에 배치된 적어도 하나의 부화소회로를 지날 수 있으며, 제2수직도전선(VCL2)의 위치는 앞서 도 6을 참조하여 설명한 수직도전선(VCL)의 위치에 해당할 수 있다
다음으로, 투과영역(TA)의 좌측과 우측의 도전선(HCL)들에 대하여 설명한다.
도 8에 도시된 도전선(HCL)은 투과영역(TA)을 사이에 두고 상호 분리 또는 이격될 수 있다. 예컨대, 동일한 행에 배치된 두 개의 도전선(HCL)은 투과영역(TA)의 좌측과 우측에 각각 배치되며, 서로 분리 또는 이격될 수 있다.
투과영역(TA)의 좌측에 배치된 도전선(HCL)들 및 투과영역(TA)의 우측에 배치된 도전선(HCL)들은 각각 전압선(VL)에 전기적으로 연결될 수 있다. 예컨대, 투과영역(TA)의 좌측에 배치된 하나의 도전선(HCL)과 투과영역(TA)의 우측에 배치된 다른 하나의 도전선(HCL)은 동일한 행에 배치되되 투과영역(TA)을 사이에 두고 서로 분리 또는 이격될 수 있다. 전술한 두 개의 도전선(HCL)들 각각은 두 개의 전압선(VL)들에 전기적으로 연결될 수 있다. 이 때, 두 개의 전압선(VL)들도 투과영역(TA)을 사이에 두고 상호 분리 또는 이격될 수 있다.
본 발명의 비교예로서, 도전선(HCL)들이 각각 전압선(VL)에 전기적으로 연결되지 않고 전기적으로 플로팅 상태인 경우, 투과영역(TA) 주변으로 유입되는 정전기에 의해 투과영역(TA)의 주변이 손상되는 문제가 발생할 수 있다. 그러나, 본 발명은 전술한 바와 같이 투과영역(TA) 주변에 배치된 각 도전선(HCL)이 전압선(VL)에 전기적으로 연결되기에 전술한 문제를 방지하거나 최소화할 수 있다.
전압선(VL)은 정전압의 전압 레벨을 가질 수 있다. 예컨대, 전압선(VL)은 앞서 도 6을 참조하여 설명한 수평구동전압선(HDL)일 수 있으며, 이에 대해서는 도 9 및 도 10을 참조하여 설명한다. 다른 실시예로, 전압선(VL)은 도 6을 참조하여 설명한 전극전압선(CEL)일 수 있으며, 이에 대해서는 도 11 내지 도 12b를 참조하여 해당 부분에서 설명한다. 또 다른 실시예로서, 전압선(VL)은 도 6을 참조하여 설명한 수직구동전압선(VDL)일 수 있으며, 이에 대해서는 도 13 내지 도 14b를 참조하여 해당 부분에서 설명한다.
도 9는 본 발명의 일 실시예에 따른 표시 패널의 일부를 나타낸 평면도로서도 8의 IX 부분에 대응하고, 도 10은 도 9의 X-X'선에 따른 단면도이다.
도 9를 참조하면, 도전선(HCL)들은 각각 제1방향(예, x방향)으로 연장될 수 있다. 각 도전선(HCL)은 제1방향(예, x방향)을 따라 동일한 행에 배치된 부화소회로(PC)들을 지나도록 연장될 수 있다. 예컨대, 각 도전선(HCL)은 투과영역(TA)에 가까운(예, 가장 가까운) 부화소회로(이하, 제1부화소회로라 함, PC1) 및 제1부화소회로(PC1)와 동일한 행에 배치된 부화소회로(PC)들을 지날 수 있다. 제1부화소회로(PC1)를 포함하는 부화소회로(PC)들은, 앞서 도 6을 참조하여 설명한 바와 같은 구조를 포함할 수 있다.
도전선(HCL)들은 전압선에 연결될 수 있다. 일실시예로, 도 9에 도시된 바와 같이 각 도전선(HCL)은 수평구동전압선(HDL)에 전기적으로 연결될 수 있다.
각 도전선(HCL) 및 각 수평구동전압선(HDL)은 동일한 행에 배치된 부화소회로(PC)들을 지나도록 연장될 수 있고, 투과영역(TA) 주변에서 전기적으로 연결될 수 있다. 예컨대, 각 도전선(HCL) 및 각 수평구동전압선(HDL)은 물리적으로 일체로(one body)로 연결될 수 있다. 각 도전선(HCL)은 제1방향(예, x방향)으로 연장되되 투과영역(TA) 주변에서 절곡되고, 각 수평구동전압선(HDL)은 제1방향(예, x방향)으로 연장되되 투과영역(TA) 주변에서 절곡되며, 도전선(HCL)의 절곡부분과 수평구동전압선(HDL)의 절곡부분이 일체로 연결될 수 있다.
각 도전선(HCL) 및 각 수평구동전압선(HDL)의 연결부분(CP)은 투과영역(TA)에 인접한 주변에 배치될 수 있다. 예컨대, 각 도전선(HCL) 및 각 수평구동전압선(HDL)의 연결부분(CP)은 투과영역(TA)에 가까운(예, 가장 가까운) 제1부화소회로(PC1)에 인접할 수 있다. 연결부분(CP)은 표시영역(DA)에 위치할 수 있다.
투과영역(TA)이 평면상에서 라운드진 형상(예컨대, 원형 또는 타원형 등)을 가지는 경우, 투과영역(TA) 주변에 배치된 부화소회로(PC)들은 도 9에 도시된 바와 같이 계단식 배열(step configuration)을 이룰 수 있다. 따라서, 투과영역(TA) 주변에서 각 도전선(HCL)의 단부의 위치는 제1방향(예, x방향) 및 제2방향(예, y방향) 각각에 비스듬한 제1대각방향(ob1)을 따라 위치할 수 있다. 마찬가지로, 각 도전선(HCL) 및 각 수평구동전압선(HDL)의 연결부분(CP)도 제1대각방향(ob1)을 따라 위치할 수 있다.
도 10을 참조하면, 도전선(HCL) 및 수평구동전압선(HDL)은 동일한 층(예컨대, 제1유기절연층, 211) 상에 배치될 수 있다. 도전선(HCL) 및 수평구동전압선(HDL)은 일체로 연결되며, 도전선(HCL) 및 수평구동전압선(HDL) 간의 연결부분(CP)도 제1유기절연층(211) 상에 위치할 수 있다. 연결부분(CP)은 도전선(HCL) 및 수평구동전압선(HDL)과 동일한 물질을 포함하며, 도전선(HCL) 및 수평구동전압선(HDL)과 일체로 연결될 수 있다.
도 11은 본 발명의 다른 실시예에 따른 표시 패널의 일부를 나타낸 평면도로서 도 9의 변형실시예에 해당하고, 도 12a는 도 11의 XIIa부분을 확대하여 나타낸 평면도이며, 도 12b는 도 12a의 XIIb-XIIb'선에 따른 단면도이다.
도 11을 참조하면, 도전선(HCL)들은 각각 제1방향(예, x방향)으로 연장될 수 있다. 각 도전선(HCL)은 제1방향(예, x방향)을 따라 동일한 행에 배치된 부화소회로(PC)들을 지나도록 연장될 수 있다. 예컨대, 각 도전선(HCL)은 투과영역(TA)에 가까이 배치(예, 가장 가까이 배치)된 제1부화소회로(PC1) 및 제1부화소회로(PC1)와 동일한 행에 배치된 부화소회로(PC)들을 지날 수 있다. 제1부화소회로(PC1)를 포함하는 부화소회로(PC)들은, 앞서 도 6을 참조하여 설명한 바와 같은 구조를 포함할 수 있다.
투과영역(TA) 주변에 배치된 도전선(HCL)들은 전압선, 예컨대 전극전압선(CEL)에 전기적으로 연결될 수 있다. 각 전극전압선(CEL)은 동일한 행에 배치된 부화소회로(PC)들을 지나도록 연장될 수 있다. 복수의 부화소회로(PC)들을 지나는 각 전극전압선(CEL)은 앞서 도 6을 참조하여 설명한 바와 같이 각 부화소회로(PC)에 해당하는 영역에 배치된 제2커패시터 전극(CE2)을 포함할 수 있다.
전기적으로 연결된 도전선(HCL) 및 전극전압선(CEL)은 동일한 행에 배치된 부화소회로(PC)들을 지날 수 있다. 도전선(HCL) 및 전극전압선(CEL)은 투과영역(TA) 주변에서 전기적으로 연결될 수 있다. 도전선(HCL) 및 전극전압선(CEL) 간의 전기적 연결부분(CP')은 투과영역(TA)에 인접한 제1부화소회로(PC1)에 인접할 수 있다. 연결부분(CP')은 표시영역(DA)에 위치할 수 있다.
부화소회로(PC)들은 도 11에 도시된 바와 같이 계단식 배열(step configuration)을 이룰 수 있다. 따라서, 투과영역(TA) 주변에서 각 도전선(HCL)의 단부의 위치는 제1방향(예, x방향) 및 제2방향(예, y방향) 각각에 비스듬한 제1대각방향(ob1)을 따라 위치할 수 있다. 마찬가지로, 각 도전선(HCL) 및 각 수평구동전압선(HDL)의 연결부분(CP')도 제1대각방향(ob1)을 따라 위치할 수 있다.
도 12a를 참조하면, 각 도전선(HCL) 및 각 전극전압선(CEL) 간의 전기적 연결 부분(CP')은 연결메탈(CM) 및 절연층의 콘택홀 구조를 포함할 수 있다. 도전선(HCL)의 일 단부 및 전극전압선(CEL)의 일 단부는 각각 연결메탈(CM)과 중첩하여 배치될 수 있다. 연결메탈(CM)은 평면상에서 고립된 형상을 가질 수 있다.
도 12b를 참조하면, 전극전압선(CEL)은 제1층간절연층(205) 상에 배치되며, 연결메탈(CM)은 제2층간절연층(207) 상에 배치되고, 도전선(HCL)은 제1유기절연층(211) 상에 배치될 수 있다. 연결메탈(CM)은 제2층간절연층(207)의 제7콘택홀(CT7)을 통해 전극전압선(CEL)에 접속될 수 있고, 도전선(HCL)은 제1유기절연층(211)의 제8콘택홀(CT8)을 통해 연결메탈(CM)에 접속될 수 있다. 제7콘택홀(CT7) 및 제8콘택홀(CT8) 각각의 중심은 상호 이격될 수 있다.
도 13은 본 발명의 다른 실시예에 따른 표시 패널의 일부를 나타낸 평면도로로서 도 9의 변형실시예에 해당하고, 도 14a는 도 13의 XIVa부분을 확대하여 나타낸 평면도이며, 도 14b는 도 14a의 XIVb-XIVb'선에 따른 단면도이다.
도 13을 참조하면, 도전선(HCL)들은 각각 제1방향(예, x방향)으로 연장될 수 있다. 각 도전선(HCL)은 제1방향(예, x방향)을 따라 동일한 행에 배치된 부화소회로(PC)들을 지나도록 연장될 수 있다. 예컨대, 각 도전선(HCL)은 동일한 행에 배치된 부화소회로(PC)들을 지날 수 있다. 부화소회로(PC)들은, 앞서 도 6을 참조하여 설명한 바와 같은 구조를 포함할 수 있다.
투과영역(TA) 주변에 배치된 도전선(HCL)들은 전압선, 예컨대 수직구동전압선(VDL)과 전기적으로 연결될 수 있다. 수직구동전압선(VDL)은 동일한 열에 배치된 부화소회로(PC)들을 지나도록 연장될 수 있다. 도전선(HCL)은 동일한 행에 배치된 부화소회로(PC)들 중 투과영역(TA)에 가까이 배치(예, 가장 가까이 배치)된 제1부화소회로(PC1)를 지나는 수직구동전압선(VDL)과 전기적으로 연결될 수 있다.
전기적으로 연결된 도전선(HCL) 및 수직구동전압선(VDL) 각각은 투과영역(TA)에 가까이 위치(예, 가장 가까이 위치)한 제1부화소회로(PC1)를 지날 수 있다. 각 도전선(HCL) 및 각 수직구동전압선(VDL)은 투과영역(TA) 주변에서 전기적으로 연결될 수 있다. 도전선(HCL) 및 수직구동전압선(VDL) 간의 전기적 연결부분(CP")은 투과영역(TA)에 인접한 제1부화소회로(PC1)에 인접할 수 있다. 연결부분(CP")은 표시영역(DA)에 위치할 수 있다.
부화소회로(PC)들은 도 13에 도시된 바와 같이 계단식 배열(step configuration)을 이룰 수 있다. 따라서, 투과영역(TA) 주변에서 각 도전선(HCL)의 단부의 위치는 제1방향(예, x방향) 및 제2방향(예, y방향) 각각에 비스듬한 제1대각방향(ob1)을 따라 위치할 수 있다. 마찬가지로, 각 도전선(HCL) 및 각 수직구동전압선(VDL)의 연결부분(CP")도 제1대각방향(ob1)을 따라 위치할 수 있다.
도 14a를 참조하면, 각 도전선(HCL) 및 각 수직구동전압선(VDL) 간의 전기적 연결 부분(CP")은 절연층의 콘택홀 구조를 포함할 수 있다. 도전선(HCL)의 일 단부 및 수직구동전압선(VDL)의 일 단부는 중첩할 수 있다.
도 14b를 참조하면, 수직구동전압선(VDL)은 제2층간절연층(207) 상에 배치되며, 도전선(HCL)은 제1유기절연층(211) 상에 배치될 수 있다. 도전선(HCL)은 제1유기절연층(211)의 제9콘택홀(CT9)을 통해 수직구동전압선(VDL)에 접속될 수 있다.
도 9, 도 11 및 도 13을 참조하여 설명한 실시예들은 앞서 도 8의 IX부분에 해당하는 실시예에 해당할 수 있다. 도 9, 도 11 및 도 13의 구조는 투과영역(TA, 도 8)의 좌측의 구조로서, 투과영역(TA, 도 8)의 우측의 구조는 도 9, 도 11 및 도 13을 참조하여 설명한 구조의 대칭 구조일 수 있다. 바꾸어 말하면, 도 8의 투과영역(TA)의 중심을 지나며 제2방향(예, y방향)을 따라 연장된 가상선(IML, 도 8)을 중심으로 좌측과 우측은 대칭 구조를 가질 수 있다.
도 15는 본 발명의 일 실시예에 따른 표시 패널의 일부분으로서 투과영역(의 주변을 나타낸 평면도이고, 도 16은 도 15의 XVI부분을 확대하여 나타낸 평면도이다.
도 15를 참조하면, 투과영역(TA) 주변에 배치된 데이터선(DL)은 도 8을 참조하여 설명한 바와 같이 서로 분리 또는 이격된 제1부분(DLa)과 제2부분(DLb)을 포함한다. 데이터선(DL)의 제1부분(DLa)과 제2부분(DLb)은 브릿지선(BL)을 통해 전기적으로 연결되되, 브릿지선(BL)은 수직브릿지부(VB)와 두 개의 수평브릿지부(HB, HB')를 포함할 수 있음은 앞서 도 8을 참조하여 설명한 바와 같다. 도 15에 도시된 브릿지선(BL)은 도 16에 도시된 바와 같이 도전선(HCL)과 상호 이격되어 배치될 수 있다.
도 16을 참조하면, 각 도전선(HCL)은 앞서 도 9를 참조하여 설명한 바와 같이 수평구동전압선(HDL)에 전기적으로 연결될 수 있다. 수평구동전압선(HDL)의 일 단부는 투과영역(TA) 주변에서 도전선(HCL)과 전기적으로 연결되고, 타 단부는 표시영역(DA)의 일측 에지(예컨대, 도 3에서 제2에지)를 향해 연장될 수 있다. 도 3 및 도 16을 참조하면, 수평구동전압선(HDL)의 타 단부는 표시영역(DA)의 일측 에지(예컨대, 도 3에서 제2에지)를 지나 제2비표시영역(NDA, 도 3) 상에 위치할 수 있다.
도전선(HCL)의 일 단부의 위치는 서로 다를 수 있다. 이와 관련하여, 도 16에는 일부 도전선(HCL)의 일 단부가 "A" 지점에 위치하고, 다른 도전선(HCL)의 일 단부가 "B" 지점에 위치하는 것을 도시한다. 도 15 및 도 16을 참조하면, "B" 지점은 "A"지점 보다 투과영역(TA)의 중심을 지나는 가상선(IML)에 더 가까울 수 있다. 바꾸어 말하면, "B" 지점으로부터 가상선(IML)까지의 수평방향으로의 거리는 "A" 지점으로부터 가상선(IML)까지의 수평방향으로의 거리 보다 더 작을 수 있다.
투과영역(TA) 주변에 배치된 수평공통전압선(HSL)은 도전선(HCL)과 동일한 행에 배치될 수 있다. 투과영역(TA) 주변에 배치된 수평공통전압선(HSL)은 도전선(HCL)과 서로 분리 또는 이격될 수 있다. 투과영역(TA) 주변에 배치된 수평공통전압선(HSL)의 일 단부는 투과영역(TA)을 향해 연장되되 브릿지선(BL)의 수평브릿지부(HB')의 일 단부에 인접하게 배치될 수 있고, 타 단부는 앞서 도 3을 참조하여 설명한 바와 같이 제1 보조공통전압공급선(1021, 도 3)에 전기적으로 연결될 수 있다.
수평공통전압선(HSL)의 타 단부의 위치는 서로 다를 수 있다. 이와 관련하여, 도 16에는 어느 하나의 수평공통전압선(HSL)의 타 단부가 "C" 지점에 위치하고, 다른 하나의 수평공통전압선(HSL)의 타 단부가 "D" 지점에 위치하고, 또 다른 하나의 수평공통전압선(HSL)의 타 단부가 "E" 지점에 위치하는 것을 도시한다."C"지점, "D"지점, "E"지점은 x방향과 y방향에 비스듬한 대각 방향을 따르는 가상선 상에 위치할 수 있다.
브릿지선(BL)의 수평브릿지부(HB')는 도전선(HCL) 및 수평공통전압선(HSL)사이에 위치할 수 있다. 브릿지선(BL)의 수평브릿지부(HB')는 동일한 행에 배치된 도전선(HCL) 및 수평공통전압선(HSL)과 각각 이격될 수 있다. 바꾸어 말하면, 수평브릿지부(HB')의 일 단부는 도전선(HCL)에 인접하되 도전선(HCL)과 상호 이격되고, 타 단부는 수평공통전압선(HSL)에 인접하되 수평공통전압선(HSL)과 상호 이격될 수 있다.
수평브릿지부(HB')의 일 단부의 위치는 서로 다를 수 있다. 이와 관련하여,도 16에는 수평브릿지부(HB')중 일부 수평브릿지부(HB')의 일 단부가 "A" 지점에 인접하게 위치하고, 다른 수평브릿지부(HB')의 일 단부가 "B" 지점에 인접하게 위치하는 것을 도시한다.
수평브릿지부(HB')의 타 단부의 위치는 서로 다를 수 있다. 이와 관련하여, 도 16에는 어느 하나의 수평브릿지부(HB')의 타 단부가 "C" 지점에 인접하게 위치하고, 다른 하나의 수평브릿지부(HB')의 타 단부가 "D" 지점에 인접하게 위치하며, 또 다른 하나의 수평브릿지부(HB')의 타 단부가 "E" 지점에 인접하게 위치하는 것을 도시한다.
수직공통전압선(VSL)은 수직브릿지부(VB)와 동일한 열에 배치될 수 있으며, 수직브릿지부(VB)와 상호 이격 또는 분리될 수 있다. 도 16에 도시된 바와 같이 수직브릿지부(VB)들의 길이가 서로 다르므로, 수직브릿지부(VB)들 각각과 동일한 열에 배치된 수직공통전압선(VSL)들의 길이도 서로 다를 수 있다. 수직공통전압선(VSL)들은 앞서 도 3을 참조하여 설명한 제1공통전압입력부(1011), 제2공통전압입력부(1012), 및 제3공통전압입력부(1014) 중에서 적어도 어느 하나와 전기적으로 연결될 수 있다.
투과영역(TA) 주변에 배치된 도전선(HCL), 수평브릿지부(HB'), 및 수평공통전압선(HSL)은 동일한 층(예컨대, 앞서 도 7을 참조하여 설명한 제1유기절연층, 211) 상에 배치될 수 있다. 투과영역(TA) 주변에 배치된 수직브릿지부(VB), 수직공통전압선(VSL), 및 데이터선의 제2부분(DLb)은 동일한 층(예컨대, 앞서 도 7을 참조하여 설명한 제2유기절연층, 212) 상에 배치될 수 있다.
각 브릿지선(BL)의 수직브릿지부(VB)는 수평브릿지부(HB')와 수직브릿지부(VB) 사이에 개재된 절연층(예, 제2유기절연층)의 콘택홀(CNT)을 통해 수평브릿지부(HB')에 접속될 수 있다. 데이터선의 제2부분(DLb)은 데이터선의 제2부분(DLb)과 수평브릿지부(HB) 사이에 개재된 절연층(예, 제2유기절연층)의 콘택홀(CNT)을 통해 수평브릿지부(HB')에 접속될 수 있다.
도 16은 도 15의 XVI의 구체적 구조를 설명하고 있으나 본 발명은 이에 한정되지 않는다. 도 15의 XV부분의 구체적 구조는 도 16을 참조하여 설명한 구조를 x축방향을 지나는 축에 대하여 대칭한 구조로 이해할 수 있다. 바꾸어 말하면, 도 15의 XV부분의 구조와 도 16에 해당하는 도 15의 XVI부분의 구조는 수평가상선(CIML)을 기준으로 대칭일 수 있다. 여기서 수평가상선(CIML)은 투과영역(TA)의 중심을 지나되 x방향을 따르는 가상선에 해당할 수 있다. 투과영역(TA)의 상측구조와 하측구조는 수평가상선(CIML)을 기준으로 대칭일 수 있다.
도 15와 도 16은 투과영역(TA)의 좌측의 구조를 설명하고 있으나, 해당 구조는 투과영역(TA)의 우측에도 동일하게 적용될 수 있다. 예컨대, 도 15와 도 16을 참조하여 설명한 구조를 가상선(IML)을 기준으로 대칭시키면 투과영역(TA)의 우측의 구조가 될 수 있다. 즉, 투과영역(TA)의 좌측구조와 우측구조는 가상선(IML)을 기준으로 대칭일 수 있다.
도 16은 도전선(HCL)이 앞서 도 9를 참조하여 설명한 바와 같이 수평구동전압선(HDL)에 전기적으로 연결된 것을 설명하고 있으나, 본 발명의 실시예는 이에 한정되지 않는다. 다른 실시예로서, 도 16의 도전선(HCL)들은 각각 앞서 도 11을 참조하여 설명한 것과 같이 전극전압선(CEL, 도 11)에 전기적으로 연결되거나 도 13을 참조하여 설명한 것과 같이 수직구동전압선(VDL, 도 13)에 전기적으로 연결될 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
VL: 전압선
HCL: 도전선
HDL: 수평구동전압선
VDL: 수직구동전압선
CEL: 전극전압선

Claims (33)

  1. 투과영역;
    상기 투과영역을 둘러싸는 표시영역;
    상기 표시영역에 배치되는 복수의 발광다이오드들;
    상기 복수의 발광다이오드들에 각각 전기적으로 연결되고 상기 표시영역에 배치되는 복수의 부화소회로들, 상기 복수의 부화소회로들은,
    제1방향으로 연장된 스캔선 및 상기 제1방향과 교차하는 제2방향으로 연장된 데이터선에 전기적으로 연결된 스위칭 트랜지스터;
    상기 스위칭 트랜지스터에 전기적으로 연결된 구동 트랜지스터; 및
    상기 구동 트랜지스터에 전기적으로 연결된 스토리지 커패시터를 포함하고;
    상기 복수의 부화소회로들 중 상기 투과영역에 가까이 배치된 제1부화소회로를 지나도록 상기 제1방향을 따라 연장된 도전선;을 포함하되,
    상기 도전선은, 상기 제1부화소회로를 지나는 전압선과 전기적으로 연결된, 표시 패널.
  2. 제1항에 있어서,
    상기 전압선은,
    상기 제1부화소회로를 지나도록 상기 제1방향을 따라 연장되는 수평구동전압선을 포함하는, 표시 패널.
  3. 제2항에 있어서,
    상기 도전선은,
    상기 수평구동전압선과 동일한 층 상에 배치되며 상기 수평구동전압선과 일체로 연결된, 표시 패널.
  4. 제3항에 있어서,
    상기 스토리지 커패시터 상의 제1유기절연층을 더 포함하고,
    상기 전압선 및 상기 수평구동전압선은 상기 제1유기절연층 상에 배치된, 표시 패널.
  5. 제3항에 있어서,
    상기 도전선과 상기 수평구동전압선의 연결부분은 상기 투과영역에 인접한, 표시 패널.
  6. 제1항에 있어서,
    상기 도전선은 상기 전압선과 다른 층 상에 배치되는, 표시 패널.
  7. 제6항에 있어서,
    상기 스토리지 커패시터는 상기 구동 트랜지스터의 구동 반도체와 중첩하는 제1커패시터 전극 및 상기 제1커패시터 전극과 중첩하며 상기 제1커패시터 전극 상에 배치되는 제2커패시터 전극을 포함하고,
    상기 전압선은 상기 제1방향을 따라 연장되는 전극전압선을 포함하되, 상기 전극전압선의 일 부분은 상기 제2커패시터 전극인, 표시 패널.
  8. 제7항에 있어서,
    상기 도전선의 일 부분과 상기 전극전압선의 일 부분 사이에 개재되는 도전메탈을 더 포함하고,
    상기 도전선의 상기 일 부분과 상기 전극전압선의 상기 일 부분은 상기 도전메탈에 의해 전기적으로 연결되는, 표시 패널.
  9. 제6항에 있어서,
    상기 전압선은,
    상기 제1부화소회로를 지나도록 상기 제2방향을 따라 연장되는 수직구동전압선을 포함하는, 표시 패널.
  10. 제9항에 있어서,
    상기 도전선과 상기 수직구동전압선 사이의 제1유기절연층을 더 포함하고,
    상기 도전선은 상기 제1유기절연층의 위에 배치되고, 상기 수직구동전압선은 상기 제1유기절연층의 아래에 배치되는, 표시 패널.
  11. 제10항에 있어서,
    상기 도전선과 상기 수직구동전압선은 상기 제1유기절연층의 콘택홀을 통해 상기 투과영역의 주변에서 서로 접속하는, 표시 패널.
  12. 투과영역 및 상기 투과영역을 둘러싸는 표시영역을 포함하는 표시 패널; 및
    상기 표시 패널의 배면에 위치하며 상기 투과영역과 대응하는 컴포넌트;를 포함하되,
    상기 표시 패널은,
    상기 표시영역에 배치되는 복수의 발광다이오드들;
    상기 복수의 발광다이오드들에 각각 전기적으로 연결되고 상기 표시영역에 배치되는 복수의 부화소회로들, 상기 복수의 부화소회로들은,
    제1방향으로 연장된 스캔선 및 상기 제1방향과 교차하는 제2방향으로 연장된 데이터선에 전기적으로 연결된 스위칭 트랜지스터;
    상기 스위칭 트랜지스터에 전기적으로 연결된 구동 트랜지스터; 및
    상기 구동 트랜지스터에 전기적으로 연결되고, 제1커패시터 전극 및 제2커패시터 전극을 포함하는, 스토리지 커패시터를 포함하고;
    상기 복수의 부화소회로들 중 상기 투과영역에 가까이 배치된 제1부화소회로를 지나도록 상기 제1방향을 따라 연장된 도전선;을 포함하되,
    상기 도전선은, 상기 제1부화소회로를 지나는 전압선과 전기적으로 연결된, 전자 기기.
  13. 제12항에 있어서,
    상기 표시 패널은,
    상기 제1방향을 따라 연장되고 상기 제1부화소회로를 지나는 수평구동전압선;
    상기 제2방향을 따라 연장되고 상기 제1부화소회로를 지나는 수직구동전압선; 및
    상기 제1방향을 따라 연장되고 상기 스토리지 커패시터의 상기 제2커패시터 전극을 포함하는 전극전압선;을 포함하는, 전자 기기.
  14. 제13항에 있어서,
    상기 수평구동전압선은 상기 수직구동전압선의 위에서 상기 수직구동전압선의 일부와 교차하고,
    상기 수직구동전압선은 상기 전극전압선의 위에서 상기 전극전압선의 일부와 교차하는, 전자 기기.
  15. 제14항에 있어서,
    상기 수평구동전압선은, 상기 수평구동전압선과 상기 수직구동전압선 사이의 절연층의 콘택홀을 통해 상기 수직구동전압선과 접속되고,
    상기 수직구동전압선은, 상기 수직구동전압선과 상기 전극전압선 사이의 절연층의 콘택홀을 통해 상기 전극전압선과 접속되는, 전자 기기.
  16. 제13항에 있어서,
    상기 전압선은 상기 수평구동전압선을 포함하고,
    상기 도전선은, 상기 수평구동전압선과 동일한 층 상에 배치되며 상기 수평구동전압선과 일체로 연결된, 전자 기기.
  17. 제16항에 있어서,
    상기 도전선과 상기 수평구동전압선의 연결부분은 상기 투과영역에 인접한, 전자 기기.
  18. 제13항에 있어서,
    상기 전압선은 상기 전극전압선을 포함하는, 전자 기기.
  19. 제18항에 있어서,
    상기 표시 패널은,
    상기 도전선의 일 부분과 상기 전극전압선의 일 부분 사이에 개재되는 도전메탈을 더 포함하고,
    상기 도전선의 상기 일 부분과 상기 전극전압선의 상기 일 부분은 상기 도전메탈에 의해 전기적으로 연결되는, 전자 기기.
  20. 제13항에 있어서,
    상기 전압선은, 상기 수직구동전압선을 포함하는, 전자 기기.
  21. 제20항에 있어서,
    상기 도전선과 상기 수직구동전압선은, 상기 도전선과 상기 수직구동전압선 사이의 절연층의 콘택홀을 통해 상기 투과영역의 주변에서 접속하는, 전자 기기.
  22. 제12항에 있어서,
    상기 컴포넌트는 센서 또는 카메라를 포함하는, 전자 기기.
  23. 투과영역 및 상기 투과영역을 둘러싸는 표시영역을 포함하는 표시 패널; 및
    상기 표시 패널의 배면에 위치하며 상기 투과영역과 대응하는 컴포넌트;를 포함하되,
    상기 표시 패널은,
    상기 표시영역에 배치되는 복수의 발광다이오드들;
    상기 복수의 발광다이오드들에 각각 전기적으로 연결되고 상기 표시영역에 배치되는 복수의 부화소회로들, 상기 복수의 부화소회로들은,
    제1방향으로 연장된 스캔선 및 상기 제1방향과 교차하는 제2방향으로 연장된 데이터선에 전기적으로 연결된 스위칭 트랜지스터;
    상기 스위칭 트랜지스터에 전기적으로 연결된 구동 트랜지스터; 및
    상기 구동 트랜지스터에 전기적으로 연결되고, 제1커패시터 전극 및 제2커패시터 전극을 포함하는, 스토리지 커패시터를 포함하고;
    상기 투과영역의 양측에 각각 배치되며 상호 이격된 두 개의 도전선들; 및
    상기 투과영역의 양측에 배치되며 상호 이격된 두 개의 전압선들;을 포함하되,
    상기 두 개의 도전선들은 상기 두 개의 전압선들에 각각 전기적으로 연결된, 전자 기기.
  24. 제23항에 있어서,
    상기 두 개의 도전선들 중 상기 투과영역의 일측에 배치된 제1도전선은, 상기 복수의 부화소회로들 중 상기 투과영역에 가까이 배치된 제1부화소회로를 지나며,
    상기 제1도전선에 전기적으로 연결된 제1전압선은, 상기 제1방향 또는 상기 제2방향을 따라 상기 제1부화소회로를 지나는, 전자 기기.
  25. 제24항에 있어서,
    상기 표시 패널은,
    상기 제1방향을 따라 연장되고 상기 제1부화소회로를 지나는 수평구동전압선;
    상기 제2방향을 따라 연장되고 상기 제1부화소회로를 지나는 수직구동전압선; 및
    상기 제1방향을 따라 연장되고 상기 스토리지 커패시터의 상기 제2커패시터 전극을 포함하는 전극전압선;을 포함하는, 전자 기기.
  26. 제25항에 있어서,
    상기 수평구동전압선은 상기 수직구동전압선의 위에서 상기 수직구동전압선의 일부와 교차하고,
    상기 수직구동전압선은 상기 전극전압선의 위에서 상기 전극전압선의 일부와 교차하는, 전자 기기.
  27. 제26항에 있어서,
    상기 수평구동전압선은, 상기 수평구동전압선과 상기 수직구동전압선 사이의 절연층의 콘택홀을 통해 상기 수직구동전압선과 접속되고,
    상기 수직구동전압선은, 상기 수직구동전압선과 상기 전극전압선 사이의 절연층의 콘택홀을 통해 상기 전극전압선과 접속되는, 전자 기기.
  28. 제25항에 있어서,
    상기 제1전압선은 상기 수평구동전압선을 포함하고,
    상기 제1도전선은, 상기 수평구동전압선과 동일한 층 상에 배치되며 상기 수평구동전압선과 일체로 연결된, 전자 기기.
  29. 제25항에 있어서,
    상기 제1전압선은 상기 전극전압선을 포함하는, 전자 기기.
  30. 제29항에 있어서,
    상기 표시 패널은,
    상기 제1도전선의 일 부분과 상기 전극전압선의 일 부분 사이에 개재되는 도전메탈을 더 포함하고,
    상기 제1도전선의 상기 일 부분과 상기 전극전압선의 상기 일 부분은 상기 도전메탈에 의해 전기적으로 연결되는, 전자 기기.
  31. 제25항에 있어서,
    상기 제1전압선은, 상기 수직구동전압선을 포함하는, 전자 기기.
  32. 제31항에 있어서,
    상기 제1도전선과 상기 수직구동전압선은, 상기 제1도전선과 상기 수직구동전압선 사이의 절연층의 콘택홀을 통해 상기 투과영역의 주변에서 접속하는, 전자 기기.
  33. 제23항에 있어서,
    상기 컴포넌트는 센서 또는 카메라를 포함하는, 전자 기기.
KR1020220017159A 2022-02-09 2022-02-09 표시 패널 및 이를 포함하는 전자 기기 KR20230121203A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020220017159A KR20230121203A (ko) 2022-02-09 2022-02-09 표시 패널 및 이를 포함하는 전자 기기
US17/979,693 US20230255058A1 (en) 2022-02-09 2022-11-02 Display panel and electronic apparatus including the same
CN202310088578.6A CN116583142A (zh) 2022-02-09 2023-02-09 显示面板和电子设备
CN202320165746.2U CN219660308U (zh) 2022-02-09 2023-02-09 显示面板和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220017159A KR20230121203A (ko) 2022-02-09 2022-02-09 표시 패널 및 이를 포함하는 전자 기기

Publications (1)

Publication Number Publication Date
KR20230121203A true KR20230121203A (ko) 2023-08-18

Family

ID=87520719

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220017159A KR20230121203A (ko) 2022-02-09 2022-02-09 표시 패널 및 이를 포함하는 전자 기기

Country Status (3)

Country Link
US (1) US20230255058A1 (ko)
KR (1) KR20230121203A (ko)
CN (2) CN116583142A (ko)

Also Published As

Publication number Publication date
CN219660308U (zh) 2023-09-08
US20230255058A1 (en) 2023-08-10
CN116583142A (zh) 2023-08-11

Similar Documents

Publication Publication Date Title
US11683951B2 (en) Display panel and display device
US11114520B2 (en) Display device
KR20200104978A (ko) 표시 패널
US20240023390A1 (en) Display panel and display apparatus
KR20220016372A (ko) 디스플레이 장치 및 전자기기
US20220310736A1 (en) Display apparatus
CN116088234A (zh) 显示面板以及显示装置
KR20230121203A (ko) 표시 패널 및 이를 포함하는 전자 기기
KR20220132097A (ko) 디스플레이 패널 및 이를 구비하는 디스플레이 장치
KR20230114862A (ko) 표시패널 및 이를 포함하는 전자 기기
CN219019444U (zh) 显示装置和包括该显示装置的电子设备
US20230380231A1 (en) Display apparatus
US11693502B2 (en) Display device
US20220367585A1 (en) Display device
US20230046092A1 (en) Display apparatus
US20240065059A1 (en) Display panel and electronic device including same
US20230108100A1 (en) Display panel and electric apparatus
US20230413622A1 (en) Display panel and electronic apparatus including the same
US20230006174A1 (en) Display panel and display apparatus
KR20230160682A (ko) 표시 장치
KR20230050548A (ko) 표시 패널 및 표시 장치
KR20230022375A (ko) 표시 패널 및 표시 장치
KR20230019345A (ko) 표시 패널 및 표시 장치
KR20230099770A (ko) 표시 장치 및 이를 포함하는 전자 기기
KR20230000509A (ko) 표시 패널 및 이를 구비한 전자 기기