KR20230119264A - 조정가능한 높은 수직 자기 이방성을 갖는 자기 터널접합들 - Google Patents
조정가능한 높은 수직 자기 이방성을 갖는 자기 터널접합들 Download PDFInfo
- Publication number
- KR20230119264A KR20230119264A KR1020237026614A KR20237026614A KR20230119264A KR 20230119264 A KR20230119264 A KR 20230119264A KR 1020237026614 A KR1020237026614 A KR 1020237026614A KR 20237026614 A KR20237026614 A KR 20237026614A KR 20230119264 A KR20230119264 A KR 20230119264A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- disposed over
- disposed
- magnetic
- capping
- Prior art date
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 110
- 239000000463 material Substances 0.000 claims abstract description 103
- 238000003860 storage Methods 0.000 claims abstract description 41
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052796 boron Inorganic materials 0.000 claims abstract description 17
- 229910019236 CoFeB Inorganic materials 0.000 claims description 37
- 230000004888 barrier function Effects 0.000 claims description 31
- 230000000903 blocking effect Effects 0.000 claims description 23
- 230000005293 ferrimagnetic effect Effects 0.000 claims description 14
- 229910003321 CoFe Inorganic materials 0.000 claims description 9
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 claims description 6
- 229910001120 nichrome Inorganic materials 0.000 claims description 6
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 claims description 4
- 239000012528 membrane Substances 0.000 claims 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 41
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 abstract description 40
- 239000000758 substrate Substances 0.000 abstract description 20
- 229910052742 iron Inorganic materials 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 485
- 230000008569 process Effects 0.000 description 30
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 18
- 229910052760 oxygen Inorganic materials 0.000 description 18
- 239000001301 oxygen Substances 0.000 description 18
- 239000002019 doping agent Substances 0.000 description 12
- 239000000203 mixture Substances 0.000 description 12
- 238000000059 patterning Methods 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 239000000696 magnetic material Substances 0.000 description 9
- 229910001092 metal group alloy Inorganic materials 0.000 description 9
- 238000000137 annealing Methods 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- 230000008878 coupling Effects 0.000 description 7
- 238000010168 coupling process Methods 0.000 description 7
- 238000005859 coupling reaction Methods 0.000 description 7
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 7
- 239000000395 magnesium oxide Substances 0.000 description 7
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910002441 CoNi Inorganic materials 0.000 description 4
- 229910018936 CoPd Inorganic materials 0.000 description 4
- 229910018979 CoPt Inorganic materials 0.000 description 4
- HEFNNWSXXWATRW-UHFFFAOYSA-N Ibuprofen Chemical compound CC(C)CC1=CC=C(C(C)C(O)=O)C=C1 HEFNNWSXXWATRW-UHFFFAOYSA-N 0.000 description 4
- 229910004166 TaN Inorganic materials 0.000 description 4
- 229910003070 TaOx Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- GNRSAWUEBMWBQH-UHFFFAOYSA-N nickel(II) oxide Inorganic materials [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 3
- 230000001747 exhibiting effect Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- WYEMLYFITZORAB-UHFFFAOYSA-N boscalid Chemical compound C1=CC(Cl)=CC=C1C1=CC=CC=C1NC(=O)C1=CC=CN=C1Cl WYEMLYFITZORAB-UHFFFAOYSA-N 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000005294 ferromagnetic effect Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/101—Semiconductor Hall-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/80—Constructional details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Thin Magnetic Films (AREA)
Abstract
본 개시내용의 실시예들은 MRAM 응용들 및 연관된 MTJ 디바이스들을 위해 기판 상에 배치된 막 스택으로부터 MTJ 구조들을 형성하기 위한 방법들을 제공한다. 본원에 설명된 방법들은 충분히 높은 수직 자기 이방성(PMA)을 갖는 막 스택을 생성하기 위해 막 스택으로부터 물질 층들의 막 특성들을 형성하는 단계를 포함한다. 바람직한 PMA를 생성하기 위해 철 함유 산화물 캡핑 층이 활용된다. 철 함유 산화물 캡핑 층을 활용함으로써, 캡핑 층의 두께는 더 미세하게 제어될 수 있고, 자기 저장 층과 캡핑 층의 계면에서의 붕소에 대한 의존성이 감소된다.
Description
본 개시내용의 실시예들은 스핀 전달 토크 자기 랜덤 액세스 메모리(STT-MRAM) 응용들에 사용되는 구조들 및 디바이스들을 제조하기 위한 방법들에 관한 것이다. 더 구체적으로, 본 개시내용의 실시예들은 조정가능한 높은 수직 자기 이방성을 갖는 자기 터널 접합들을 제조하기 위한 방법들 및 그러한 자기 터널 접합들을 위한 디바이스들에 관한 것이다.
자기 랜덤 액세스 메모리(MRAM)는, 전자 전하들 대신에 MRAM 셀들의 저항 값들을 사용하여 데이터를 저장하는 MRAM 셀들의 어레이를 포함하는 메모리 디바이스의 유형이다. 일반적으로, 각각의 MRAM 셀은 자기 터널 접합(MTJ) 구조를 포함한다. MTJ 구조는 전형적으로, 2개의 강자성 층들이, 얇은 비자성 유전체, 예를 들어, 절연 터널링 층에 의해 분리되는 구성을 갖는 자성 층들의 스택을 포함한다. 최상부 전극 및 바닥 전극이 MTJ 구조를 샌드위치하는 데에 활용되어, 최상부 전극과 바닥 전극 사이에 전류가 흐를 수 있다.
MRAM 셀의 하나의 유형은 스핀 전달 토크 자기 랜덤 액세스 메모리(STT-MRAM)이다. 그러한 제조 프로세스 흐름에서, 높은 터널 자기저항(TMR) 비율을 여전히 생성하면서 고온 백엔드 열 처리를 유지하기 위해 안정된 자기 터널 접합(MTJ) 스택이 활용된다. MTJ 스택은 종종, 후속 층들의 접착 및 시딩을 개선하기 위해 버퍼 층을 활용한다. MTJ 스택은 또한, 제1 피닝 층과 제2 피닝 층을 역평행 방식으로 결합하는 합성 페리자성(SyF) 결합 층을 포함한다. 캡핑 층은, MTJ 스택의 최상부 상에 활용되며, 캡핑 층은 스택을 부식으로부터 보호하고, 또한, 하드 마스크 식각에 대한 식각 정지 층으로서 작용한다. MTJ의 자기 저장 층과 인터페이싱하는 캡핑 층은 데이터 유지 에너지 장벽을 제공하기 위해 충분한 수직 자기 이방성(PMA)을 생성하는데 활용된다.
자기 저장 층과의 계면에서의 종래의 캡핑 층들은 충분한 PMA를 유지하기 위해 붕소를 활용한다. 그러나, 고온 열 처리 후에, 붕소는 계면으로부터 멀리 확산되고 자기 저장 층 PMA를 약화시킨다. 그러한 종래의 캡핑 층들은 산화마그네슘(MgO) 물질을 활용하지만, 적합한 PMA를 유지하기 위해, 더 두꺼운 MgO 물질이 활용된다. 더 두꺼운 MgO 물질은 계면의 표면 거칠기를 증가시키고 TMR을 감소시킨다.
그러므로, 관련 기술분야에서는 STT-MRAM 응용들을 위한 MTJ 구조들을 제조하기 위한 개선된 방법들이 필요하다. 또한, 높은 PMA를 보존하면서, 고온 열 처리를 견딜 수 있는 개선된 MTJ 스택들이 필요하다.
일 실시예에서, 자기 터널 접합 막 스택이 제공된다. 막 스택은 버퍼 층, 버퍼 층 위에 배치된 시드 층, 시드 층 위에 배치된 제1 피닝 층, 및 제1 피닝 층 위에 배치된 합성 페리자성 결합 층을 포함한다. 제2 피닝 층은 합성 페리자성 결합 층 위에 배치되고, 구조 차단 층은 제2 피닝 층 위에 배치되고, 자기 기준 층은 구조 차단 층 위에 배치되고, 터널 장벽 층은 자기 기준 층 위에 배치된다. 자기 저장 층은 터널 장벽 층 위에 배치되고, 캡핑 층은 자기 저장 층 위에 배치된다. 캡핑 층은 Fe 함유 산화물 물질 층을 포함한다.
다른 실시예에서, 자기 터널 접합 막 스택이 제공된다. 막 스택은 버퍼 층 ― 버퍼 층은 CoFeB 함유 층을 포함함 ―, 버퍼 층 위에 배치된 시드 층, 시드 층 위에 배치된 제1 피닝 층, 및 제1 피닝 층 위에 배치된 합성 페리자성 결합 층을 포함하고, 합성 페리자성 결합 층은 Ir 함유 층을 포함한다. 제2 피닝 층은 합성 페리자성 결합 층 위에 배치되고, 구조 차단 층은 제2 피닝 층 위에 배치되고, 자기 기준 층은 구조 차단 층 위에 배치되고, 터널 장벽 층은 자기 기준 층 위에 배치된다. 자기 저장 층은 터널 장벽 층 위에 배치되고, 캡핑 층은 자기 저장 층 위에 배치되고, 캡핑 층은 Fe 함유 산화물 물질 층을 포함하고, 하드 마스크는 캡핑 층 위에 배치된다.
또 다른 실시예에서, 자기 터널 접합 막 스택이 제공된다. 막 스택은 버퍼 층, 버퍼 층 상에 배치되고 그와 접촉하는 시드 층, 시드 층 상에 배치되고 그와 접촉하는 제1 피닝 층, 및 제1 피닝 층 상에 배치되고 그와 접촉하는 합성 페리자성 결합 층을 포함한다. 제2 피닝 층은 합성 페리자성 결합 층 상에 배치되고 그와 접촉하고, 구조 차단 층은 제2 피닝 층 상에 배치되고 그와 접촉하고, 자기 기준 층은 구조 차단 층 상에 배치되고 그와 접촉하고, 터널 장벽 층은 자기 기준 층 상에 배치되고 그와 접촉한다. 자기 저장 층은 터널 장벽 층 상에 배치되고 그와 접촉하고, 캡핑 층은 자기 저장 층 상에 배치되고 그와 접촉하고, 캡핑 층은 Fe 함유 산화물 물질 층을 포함하고, 하드 마스크는 캡핑 층 상에 배치되고 그와 접촉한다.
본 개시내용의 위에서 언급된 특징들이 상세히 이해될 수 있도록, 위에 간략히 요약된 본 개시내용의 더 구체적인 설명이 실시예들을 참조하여 이루어질 수 있으며, 이들 중 일부는 첨부 도면들에 예시되어 있다. 그러나, 첨부 도면들은 단지 예시적인 실시예들만을 예시하고 그러므로 그의 범위를 제한하는 것으로 간주되어서는 안 되며, 다른 동등하게 효과적인 실시예들을 허용할 수 있다는 점에 주목해야 한다.
도 1은 본원에 설명된 일 실시예에 따른, 자기 터널 접합(MTJ) 구조들을 제조하기 위한 방법을 도시하는 흐름도를 도시한다.
도 2a는 본원에 설명된 실시예에 따른, 막 스택의 부분의 개략도를 도시한다.
도 2b는 본원에 설명된 실시예에 따른, 막 스택의 부분의 개략도를 도시한다.
도 2c는 본원에 설명된 실시예에 따른, 막 스택의 부분의 개략도를 도시한다.
도 3a는 본원에 설명된 실시예에 따른, 캡핑 층의 개략도를 도시한다.
도 3b는 본원에 설명된 실시예에 따른, 캡핑 층의 개략도를 도시한다.
도 3c는 본원에 설명된 실시예에 따른, 캡핑 층의 개략도를 도시한다.
도 3d는 본원에 설명된 실시예에 따른, 캡핑 층의 개략도를 도시한다.
이해를 용이하게 하기 위해, 가능한 경우, 도면들에 공통된 동일한 요소들을 지시하는 데에 동일한 참조 번호들이 사용되었다. 일 실시예의 요소들 및 특징들이 추가의 언급 없이 다른 실시예들에 유익하게 통합될 수 있다는 것이 고려된다. 그러나, 본 개시내용은 동등한 효과의 다른 실시예들을 허용할 수 있기 때문에, 첨부 도면들은 본 개시내용의 전형적인 실시예들만을 예시하고 그러므로 본 개시내용의 범위를 제한하는 것으로 간주되어서는 안 된다는 점에 주목해야 한다.
도 1은 본원에 설명된 일 실시예에 따른, 자기 터널 접합(MTJ) 구조들을 제조하기 위한 방법을 도시하는 흐름도를 도시한다.
도 2a는 본원에 설명된 실시예에 따른, 막 스택의 부분의 개략도를 도시한다.
도 2b는 본원에 설명된 실시예에 따른, 막 스택의 부분의 개략도를 도시한다.
도 2c는 본원에 설명된 실시예에 따른, 막 스택의 부분의 개략도를 도시한다.
도 3a는 본원에 설명된 실시예에 따른, 캡핑 층의 개략도를 도시한다.
도 3b는 본원에 설명된 실시예에 따른, 캡핑 층의 개략도를 도시한다.
도 3c는 본원에 설명된 실시예에 따른, 캡핑 층의 개략도를 도시한다.
도 3d는 본원에 설명된 실시예에 따른, 캡핑 층의 개략도를 도시한다.
이해를 용이하게 하기 위해, 가능한 경우, 도면들에 공통된 동일한 요소들을 지시하는 데에 동일한 참조 번호들이 사용되었다. 일 실시예의 요소들 및 특징들이 추가의 언급 없이 다른 실시예들에 유익하게 통합될 수 있다는 것이 고려된다. 그러나, 본 개시내용은 동등한 효과의 다른 실시예들을 허용할 수 있기 때문에, 첨부 도면들은 본 개시내용의 전형적인 실시예들만을 예시하고 그러므로 본 개시내용의 범위를 제한하는 것으로 간주되어서는 안 된다는 점에 주목해야 한다.
본 개시내용의 실시예들은 MRAM 응용들 및 연관된 MTJ 디바이스들을 위해 기판 상에 배치된 막 스택으로부터 MTJ 구조들을 형성하기 위한 방법들을 제공한다. 본원에 설명된 방법들은 충분히 높은 수직 자기 이방성(PMA)을 갖는 막 스택을 생성하기 위해 막 스택으로부터 물질 층들의 막 특성들을 형성하는 단계를 포함한다. 바람직한 PMA를 생성하기 위해 철 함유 산화물 캡핑 층이 활용된다. 철 함유 산화물 캡핑 층을 활용함으로써, 캡핑 층의 두께는 더 미세하게 제어될 수 있고, 자기 저장 층과 캡핑 층의 계면에서의 붕소에 대한 의존성이 감소된다.
도 1은 본 개시내용의 일 실시예에 따른, MRAM 응용들을 위해 기판 상에 MTJ 구조들을 제조하기 위한 프로세스(100)를 예시하는 흐름도를 도시한다. 일부 실시예들에서, 프로세스(100)는 프로세스 흐름이고, 작동들(101-106)은 개별 프로세스들이다. 프로세스(100)는 플라즈마 처리 챔버 및 열 처리 챔버 또는 다른 적합한 플라즈마 침지 이온 주입 시스템들 또는 식각 챔버들에서 수행되도록 구성된다. 프로세스(100)는 또한, 다른 툴들, 예컨대, PVD 챔버, CVD 챔버, 및 리소그래피 툴을 사용할 수 있다.
프로세스(100)는, 작동(101)에서, 기판 상에 배치된 막 스택을 갖는 기판을 제공하는 것으로 시작한다. 일부 실시예들에서, 기판은 금속 또는 유리, 규소, 유전체 벌크 물질 및 금속 합금들 또는 복합 유리, 결정질 규소(예를 들어, Si<100> 또는 Si<111>), 산화규소, 응력가해진 규소, 규소 게르마늄, 게르마늄, 도핑되거나 도핑되지 않은 폴리규소, 도핑되거나 도핑되지 않은 규소 웨이퍼들 및 패터닝되거나 패터닝되지 않은 웨이퍼들 절연체상 규소(SOI), 탄소 도핑된 산화규소들, 질화규소, 도핑된 규소, 게르마늄, 비화갈륨, 유리, 또는 사파이어를 포함한다. 기판은, 다양한 치수들, 예컨대, 약 200 mm, 약 300 mm, 약 450 mm 또는 다른 직경들을 가질 수 있을뿐만 아니라, 직사각형 또는 정사각형 패널일 수 있다. 다르게 언급되지 않는 한, 본원에 설명된 예들은 200 mm 직경, 300 mm 직경, 또는 450 mm 직경의 기판인 기판들 상에 수행된다. 일 실시예에서, 기판은 기판 상에 배치된 막 스택을 포함한다.
피닝된 자성 층(들), 선택적인 구조 결합해제 층(들), 터널 장벽 층(들), 자기 저장 층(들), 자기 기준 층(들), 및 캡핑 층(들)이 임의의 적합한 기법들 및 임의의 적합한 방식들, 예컨대, PVD 프로세스들에 의해 형성될 수 있다는 것에 주목한다. 이러한 층들을 형성하는 데에 사용될 수 있는 시스템들의 예들은 캘리포니아 주 산타 클라라 소재의 어플라이드 머티어리얼스, 인코포레이티드(Applied Materials Inc.)로부터 입수가능한 엔듀라®(ENDURA®) PVD 시스템을 포함한다. 다른 제조업자들로부터 입수가능한 것들을 포함하는 다른 처리 시스템들이 본 개시내용을 실시하도록 적응될 수 있다는 것이 고려된다.
작동(102)에서 MTJ 스택 증착을 수행하기 전에, 트랜지스터 및 인터커넥트 층들을 형성하기 위해, 관련 기술분야의 통상의 기술자에게 알려진 다른 프로세스들이 활용될 수 있다. 작동(106)에서 패터닝 이후 어닐링을 수행한 후에, 추가적인 작동들, 예컨대, 남아있는 인터커넥트 층들 및 접촉 패드들을 완료하기 위한 작동들이 수행될 수 있다.
작동들(102-104)에서, MTJ 스택 증착, 패터닝 이전 어닐링, 및 MTJ 패터닝이 수행된다. 작동들(102-104)은, 아래놓인 기판이 노출될 때까지, 식각 마스크 층(도시되지 않음)에 의해 노출되고 한정되는 막 스택의 부분을 기판으로부터 제거하기 위해 수행되는 패터닝 프로세스, 예를 들어, 식각 프로세스를 포함한다. 막 스택을 패터닝하기 위한 패터닝 프로세스는, 각각의 층에 포함된 물질들에 따라, 상이한 층들을 식각하기 위해 상이한 가스 혼합물들 또는 식각제들을 공급하도록 구성된 여러 개별 작동들 또는 상이한 레시피들을 포함한다. 패터닝 동안, 기판으로부터 막 스택의 부분을 제거하기 위해, 식각 가스 혼합물 또는 상이한 식각 종들을 갖는 여러 가스 혼합물들이 기판 표면에 순차적으로 공급된다. 작동(104)에서의 패터닝 프로세스의 종료점은 시간 또는 다른 적합한 방법들에 의해 제어된다. 예를 들어, 패터닝 프로세스는, 기판이 노출될 때까지 약 200 초 내지 약 10 분 동안 패터닝 프로세스를 수행한 후에 종료된다. 다른 예에서, 패터닝 프로세스는 종료점 검출기로부터의 결정에 의해 종료된다.
작동(104)에서의 패터닝 프로세스 동안 막 스택이 제거된 기판의 부분 상에 캡슐화 및 절연 층을 형성하기 위해, 추가의 증착 프로세스가 수행된다. 캡슐화는 적합한 단차 피복성 및 기밀성을 허용하고, 종종, 질화규소 기재의 물질들로 구성된 물질의 증착을 포함한다. 절연은 산화물 기재의 물질들을 활용하고, 캡슐화 물질의 두께보다 더 큰 두께를 갖는 물질의 증착을 포함한다. 절연 층은, 디바이스 구조 제조 프로세스를 완료하기 위해 절연 층에 인터커넥트 구조들을 형성하기 위한 일련의 식각 및 증착 프로세스들(예를 들어, 백엔드 프로세스)에 의해 후속하여 처리되는 적합한 절연 물질들로부터 형성된다. 일 예에서, 절연 층은 산화규소 층 또는 다른 적합한 물질이다.
작동(106)에서, 열 어닐링 프로세스가 수행된다. 어닐링에 사용될 수 있는 시스템들의 예들은 급속 열 어닐링 챔버들을 포함한다. 급속 열 어닐링 챔버의 일 예는 캘리포니아 주 산타 클라라 소재의 어플라이드 머티어리얼스, 인코포레이티드로부터 입수가능한 래이디언스®(RADIANCE®) 챔버이다. 다른 제조업자들로부터 입수가능한 것들을 포함하는 다른 처리 시스템이 본 개시내용을 실시하도록 적응될 수 있다는 것이 고려된다. 열 어닐링 프로세스는 막 스택, 특히, 막 스택에 포함된 자기 저장 층(들) 및 자기 기준 층(들)의 격자 구조들을 수리하고, 치밀화하고, 강화하기 위해 수행된다. 열 어닐링 프로세스 이후, 자기 저장 층(들) 및 자기 기준 층(들)은, 실질적으로 단일 평면에 결정 배향들을 갖는, 결정화된 자기 저장 층(들) 및 결정화된 자기 기준 층(들)으로 변환된다. 자기 저장 층(들) 및 자기 기준 층(들)의 원하는 결정화가 획득되기 때문에, MTJ 디바이스들을 제조하기 위한 막 스택의 전체적인 전기적 특성들이 개선된다.
일부 실시예들에서, 원하는 구현에 따라, 작동들(103 및106)(또는 임의의 다른 동등한 어닐링 프로세스) 중 하나가 사용될 수 있다. 아래에서 설명되는 바와 같이, 본 개시내용의 MTJ 막 스택들은 고온 열 프로세스들 및 개선된 전기적 및 자기적 특성들을 유지할 수 있다.
도 2a-2c 각각은 개별적으로, 다양한 실시예들에 따른, 막 스택의 부분의 개략도를 도시한다. 막 스택은 기판(200) 및 바닥 접촉부(204)를 포함한다. 일 실시예에서, 바닥 접촉부(204)는 패터닝된다. 일 실시예에서, 바닥 접촉부(204)는 기판(200) 상에 배치되고 그와 접촉한다. 도 2a-2c에 도시되지 않았지만, 다른 층들, 예컨대, 하나 이상의 층의 형태의 트랜지스터 및 인터커넥트 구조들이 기판(200)과 바닥 접촉부(204) 사이에 배치될 수 있다. 도 2b 및 도 2c에 예시된 막 스택들 간의 차이들은, 버퍼 층(205/205'), 시드 층(210/210'), 및 제1 피닝 층(215/215')을 포함한다. 일부 실시예들에서, 막 스택은 바닥 접촉부, 버퍼 층, 시드 층, 제1 피닝 층, 합성 페리자성(SyF) 결합 층, 제2 피닝 층, 구조 차단 층, 자기 기준 층, 터널 장벽 층, 자기 저장 층, 캡핑 층, 및 하드 마스크 중 하나 이상을 포함한다. 일부 실시예들에서, 이러한 층들 각각은 개별적으로 하나 이상의 층을 포함한다.
일부 실시예들에서, 그리고 도 2a-2c에 도시된 바와 같이, 자기 터널 접합(MTJ) 구조를 형성하는 데에 활용되는 막 스택은 바닥 접촉부(204) 위에 배치된다. MTJ 구조는 바닥 접촉부(204) 위에 배치된 버퍼 층(205/205'); 버퍼 층(205/205') 위에 배치된 시드 층(210/210'); 시드 층(210/210') 위에 배치된 제1 피닝 층(215/215'); 제1 피닝 층(215/215') 위에 배치된 합성 페리자성(SyF) 결합 층(220); SyF 결합 층(220) 위에 배치된 제2 피닝 층(225); 제2 피닝 층(225) 위에 배치된 구조 차단 층(230); 구조 차단 층(230) 위에 배치된 자기 기준 층(235); 자기 기준 층(235) 위에 배치된 터널 장벽 층(240); 터널 장벽 층(240) 위에 배치된 자기 저장 층(245); 자기 저장 층(245) 위에 배치된 캡핑 층(250) ― 캡핑 층은 하나 이상의 층을 포함함 ―; 및 캡핑 층(250) 위에 배치된 하드 마스크(255)를 포함하고, 여기서, 캡핑 층, 버퍼 층, 및 SyF 결합 층 중 적어도 하나는 Ru로 제조되지 않는다. 일 실시예에서, 막 스택의 인접한 층들이, 인접한 층 위에 또는 아래에 배치되는 것으로 언급될 때, 층들 각각은 서로 상에 배치되고 서로 접촉하는 것으로 간주된다.
막 스택은 바닥 접촉부(204) 위에 배치된 버퍼 층(205/205')을 포함한다. 버퍼 층(205/205')은 바닥 접촉부(204)와 시드 층(210/210') 사이에 샌드위치된다. 일 실시예에서, 버퍼 층(205/205')은 후속하여 증착된 층들의 접착 및 시딩을 개선한다. 일 실시예에서, 버퍼 층(205/205')은 하나 이상의 층을 포함한다. 일 실시예에서, 버퍼 층(205/205')은 Ru로부터 제조되지 않는다.
일 실시예에서, 버퍼 층(205/205')은 CoFeB 함유 층(205a/205a')을 포함한다. 버퍼 층(205/205')의 붕소(B)의 중량%(wt%)는 약 10 wt% 내지 약 40 wt%, 예컨대, 약 20 wt% 내지 40 wt%, 예를 들어, 약 25 wt% 내지 약 40 wt%이다. 버퍼 층(205/205')의 철의 wt%는 약 20 wt% 내지 약 60 wt%, 예컨대, 약 40 wt% 내지 60 wt%, 예를 들어, 약 45 wt% 내지 약 60 wt%이다. CoFeB 함유 층(205a/205a')의 두께는 약 0 Å 내지 약 20 Å, 예컨대, 약 10 Å이다.
일 실시예에서, 버퍼 층(205/205')은 TaN 함유 층(205b/205b') 및/또는 Ta 함유 층(205c/205c')을 포함한다. 일 실시예에서, TaN 함유 층(205b/205b') 및 Ta 함유 층(205c/205c')은 CoFeB 층(205a) 위에 배치된다. 대안적으로, TaN 함유 층(205b/205b') 및 Ta 함유 층(205c/205c')은 CoFeB 층(205a') 아래에 배치될 수 있다. TaN 함유 층 및 Ta 함유 층의 두께는 약 0 Å 내지 약 40 Å, 예컨대, 약 15 Å이다.
막 스택은 버퍼 층(205/205') 위에 배치된 시드 층(210/210')을 포함한다. 시드 층(210/210')은 버퍼 층(205/205')과 제1 피닝 층(215/215') 사이에 샌드위치된다.
일부 실시예들에서, 시드 층(210)은 Pt 함유 층, Ir 함유 층, 및 Ru 함유 층 중 하나 이상을 포함한다. Pt 함유 층, Ir 함유 층, 및 Ru 함유 층 중 하나 이상을 갖는 시드 층(210)의 두께는 약 0 Å 내지 약 60 Å, 예컨대, 약 25 Å이다. 실시예들에서, 시드 층(210)이 Pt 함유 층, Ir 함유 층, 및 Ru 함유 층 중 하나 이상을 포함할 때, 버퍼 층(205/205')의 CoFeB 함유 층(205a)은 버퍼 층(205/205')의 TaN 함유 층(205b)(및/또는 Ta 함유 층(205c)) 아래에 배치된다.
일부 실시예들에서, 시드 층(210')은 NiCr 함유 층을 포함한다. NiCr 함유 층을 갖는 시드 층(210')의 두께는 약 0 Å 내지 약 100 Å, 예컨대, 약 50 Å이다. 실시예들에서, 시드 층이 NiCr 함유 층을 포함할 때, 버퍼 층(205/205')의 CoFeB 함유 층(205a')은 버퍼 층(205/205')의 TaN 함유 층(205b')(및/또는 Ta 함유 층(205c')) 위에 배치된다.
일 실시예에서, 막 스택은 시드 층(210/210') 위에 배치된 제1 피닝 층(215/215')을 포함한다. 제1 피닝 층(215/215')은 시드 층(210/210')과 SyF 결합 층(220) 사이에 샌드위치된다. 제1 피닝 층(215/215')은 하나 이상의 층을 포함할 수 있다. 제1 피닝 층(215/215')은 도펀트들, 예를 들어, 붕소 도펀트들, 산소 도펀트들 또는 다른 적합한 물질들을 갖는 금속 합금과 같은 여러 자성 물질들로 제조된다. 적합한 금속 합금들은 Ni 함유 물질, Pt 함유 물질, Ru 함유 물질, Co 함유 물질, Ta 함유 물질, 및 Pd 함유 물질들을 포함한다. 자성 물질들의 적합한 예들은 Ru, Ta, Co, Pt, Ni, TaN, NiFeOx, NiFeB, CoFeOxB, CoFeB, CoFe, NiOxB, CoBOx, FeBOx, CoFeNiB, CoPt, CoPd, CoNi, 및 TaOx를 포함한다.
일 실시예에서, 제1 피닝 층(215)은 Co/Pt 함유 층(215a) 위에 배치된 Co 함유 층(215b)을 포함한다. Co 함유 층(215b)의 두께는 약 0 Å 내지 약 10 Å, 예컨대, 약 5 Å이다. Co/Pt 함유 층(215a)은 다음을 포함하는 조성을 가질 수 있고:
[Co(x)/Pt(y)]m
여기서, x는 약 0 Å 내지 약 10 Å, 예컨대, 약 0.5 Å 내지 약 7 Å의 Co의 두께이고, y는 약 0 Å 내지 약 10 Å, 예컨대, 약 0.5 Å 내지 약 8 Å의 Pt의 두께이고, m은 약 3 내지 약 10의 정수인데, 여기서 m은 막 스택에 반복적으로 형성된 Co/Pt 함유 층들(215a)의 개수를 나타낸다. 예를 들어, x가 5 Å이고, y가 3 Å이고, m이 정수 2일 때, Co/Pt 층은 Co 층(5 Å)/Pt 층(3 Å)/Co 층(5 Å)/Pt 층(3 Å)으로 구성된다.
일 실시예에서, 제1 피닝 층(215')은 Co/Ni 함유 층(215a') 위에 배치된 Co 함유 층(215b')을 포함한다. Co 함유 층(215b)의 두께는 약 0 Å 내지 약 10 Å, 예컨대, 약 5 Å이다. Co/Ni 함유 층(215a')은 다음을 포함하는 조성을 가질 수 있고:
[Co(x1)/Ni(y1)]n
여기서, x1은 약 0 Å 내지 약 10 Å, 예컨대, 약 1 Å 내지 약 8 Å의 Co의 두께이고, y1은 약 0 Å 내지 약 10 Å, 예컨대, 약 1 Å 내지 약 8 Å의 Ni의 두께이고, n은 약 1 내지 약 10의 정수인데, 여기서 n은 막 스택에 반복적으로 형성된 Co/Ni 함유 층들(215a')의 개수를 나타낸다.
실시예들에서, 제1 피닝 층(215)이 Co/Pt 함유 층(215a)을 포함할 때, 시드 층(210)은 Pt 함유 층, Ir 함유 층, 및 Ru 함유 층 중 하나 이상을 포함한다. 실시예들에서, 제1 피닝 층(215')이 Co/Ni 함유 층(215a')을 포함할 때, 시드 층(210)은 NiCr 함유 층을 포함한다.
막 스택은 제1 피닝 층(215/215') 위에 배치된 합성 페리자성(SyF) 결합 층(220)을 포함한다. 일 실시예에서, SyF 결합 층(220)은 제1 피닝 층(215/215')과 제2 피닝 층(225) 사이에 샌드위치된다. SyF 결합 층(220)은, 제1 피닝 층(215/215')과 제2 피닝 층(225)을 역평행 방식으로 결합하는 데에 사용된다. 일 실시예에서, SyF 결합 층(220)은 Ir 함유 층, Ru 함유 층, Rh 함유 층, 및 Cr 함유 층 중 하나 이상을 포함한다. 일 실시예에서, SyF 결합 층은 Ir 함유 층이다. 다른 실시예에서, SyF 결합 층은 Ru로 제조되지 않는다. SyF 결합 층(220)의 두께는 약 3 Å 내지 약 10 Å이다. SyF 결합 층(220)이 Ru 함유 층일 때, SyF 결합 층(220)의 두께는 약 4 Å 내지 약 5 Å 또는 약 7 Å 내지 약 9 Å이다. SyF 결합 층(220)이 Ir 함유 층일 때, SyF 결합 층(220)의 두께는 약 4 Å 내지 약 6 Å이다.
막 스택은 SyF 결합 층(220) 위에 배치된 제2 피닝 층(225)을 포함한다. 일 실시예에서, 제2 피닝 층(225)은 SyF 결합 층(220)과 구조 차단 층(230) 사이에 샌드위치된다. 일 실시예에서, 제2 피닝 층(225)은 하나 이상의 층을 포함한다. 제2 피닝 층(225)은 도펀트들, 예를 들어, 붕소 도펀트들, 산소 도펀트들 또는 다른 적합한 물질들을 갖는 금속 합금과 같은 여러 자성 물질들로 제조된다. 적합한 금속 합금들은 Ni 함유 물질, Pt 함유 물질, Ru 함유 물질, Co 함유 물질, Ta 함유 물질, 및 Pd 함유 물질들을 포함한다. 자성 물질들의 적합한 예들은 Ru, Ta, Co, Pt, Ni, TaN, NiFeOx, NiFeB, CoFeOxB, CoFeB, CoFe, NiOxB, CoBOx, FeBOx, CoFeNiB, CoPt, CoPd, CoNi, 및 TaOx를 포함한다.
일 실시예에서, 제2 피닝 층(225)은 Co/Pt 함유 층(215a) 위에 배치된 Co 함유 층(225b)을 포함한다. Co 함유 층(225b)의 두께는 약 0 Å 내지 약 10 Å, 예컨대, 약 5 Å이다. Co/Pt 함유 층(215a)은 다음을 포함하는 조성을 가질 수 있고:
[Co(x2)/Pt(y2)]p
여기서, x2는 약 0 Å 내지 약 10 Å, 예컨대, 약 0.5 Å 내지 약 7 Å의 Co의 두께이고, y2는 약 0 Å 내지 약 10 Å, 예컨대, 약 0.5 Å 내지 약 8 Å의 Pt의 두께이고, p는 약 0 내지 약 5의 정수인데, 여기서 p는 막 스택에 반복적으로 형성된 Co/Pt 함유 층들(225a)의 개수를 나타낸다.
막 스택은 제2 피닝 층(225) 위에 배치된 구조 차단 층(230)을 포함한다. 일 실시예에서, 구조 차단 층(230)은 제2 피닝 층(225)과 자기 기준 층(235) 사이에 샌드위치된다. 일 실시예에서, 구조 차단 층(230)은 하나 이상의 층을 포함한다. 일 실시예에서, 구조 차단 층(230)은, 금속 함유 물질 또는 자성 물질, 예컨대, Mo, Ta, W, CoFe, 및 CoFeB 중 하나 이상, Ta 함유 층, Mo 함유 층, 및 W 함유 층 중 하나 이상을 포함한다. 제2 피닝 층(225)의 두께는 약 0 Å 내지 약 8 Å, 예컨대, 약 4 Å이다.
막 스택은 구조 차단 층(230) 위에 배치된 자기 기준 층(235)을 포함한다. 일 실시예에서, 자기 기준 층(235)은 구조 차단 층(230)과 터널 장벽 층(240) 사이에 샌드위치된다. 일 실시예에서, 자기 기준 층(235)은 하나 이상의 층을 포함한다. 자기 기준 층(235)은 도펀트들, 예를 들어, 붕소 도펀트들, 산소 도펀트들 또는 다른 적합한 물질들을 갖는 금속 합금과 같은 여러 자성 물질들로 제조된다. 적합한 금속 합금들은 Ni 함유 물질, Pt 함유 물질, Ru 함유 물질, Co 함유 물질, Ta 함유 물질, 및 Pd 함유 물질들을 포함한다. 자성 물질들의 적합한 예들은 Ru, Ta, Co, Pt, Ni, TaN, NiFeOx, NiFeB, CoFeOxB, CoFeB, CoFe, NiOxB, CoBOx, FeBOx, CoFeNiB, CoPt, CoPd, CoNi, 및 TaOx를 포함한다.
일 실시예에서, 자기 기준 층(235)의 층들 중 하나 이상은 CoFeB 함유 층을 포함한다. 자기 기준 층(235)의 붕소(B)의 중량%(wt%)는 약 10 wt% 내지 약 40 wt%, 예컨대, 약 20 wt% 내지 40 wt%, 예를 들어, 약 25 wt% 내지 약 40 wt%이다. 자기 기준 층(235)의 철의 wt%는 약 20 wt% 내지 약 60 wt%, 예컨대, 약 40 wt% 내지 60 wt%, 예를 들어, 약 45 wt% 내지 약 60 wt%이다. 자기 기준 층(235)의 두께는 약 5 Å 내지 약 20 Å, 예컨대, 약 10 Å이다.
일 실시예에서, 막 스택은 자기 기준 층(235) 위에 배치된 터널 장벽 층(240)을 포함한다. 실시예에서, 터널 장벽 층(240)은 자기 기준 층(235)과 자기 저장 층(245) 사이에 샌드위치된다. 일 실시예에서, 터널 장벽 층(240)은 산화물 장벽 층이다. 이 실시예에서, 터널 장벽 층(240)은 MgO, HfO2, TiO2, TaOx, Al2O3, 또는 다른 적합한 물질들을 포함한다. 일 실시예에서, 터널 장벽 층(240)은 약 1 Å 내지 약 15 Å, 예컨대, 약 10 Å의 두께를 갖는 MgO이다. 터널 장벽 층(240)은, 예를 들어, 급속 열 어닐링(RTP) 프로세스를 사용하여 증착 동안 또는 증착 후에 어닐링될 수 있다.
일 실시예에서, 막 스택은 터널 장벽 층(240) 위에 배치된 자기 저장 층(245)을 포함한다. 일 실시예에서, 자기 저장 층(245)은 터널 장벽 층(240)과 캡핑 층(250) 사이에 샌드위치된다. 자기 저장 층(245)은 도펀트들, 예를 들어, 붕소 도펀트들, 산소 도펀트들 또는 다른 적합한 물질들을 갖는 금속 합금과 같은 여러 자성 물질들로 제조된다. 적합한 금속 합금들은 Ni 함유 물질, Pt 함유 물질, Ru 함유 물질, Co 함유 물질, Ta 함유 물질, 및/또는 Pd 함유 물질들을 포함한다. 자성 물질들의 적합한 예들은 Ru, Ta, Co, Pt, Ni, TaN, NiFeOx, NiFeB, CoFeOxB, CoFeB, CoFe, NiOxB, CoBOx, FeBOx, CoFeNiB, CoPt, CoPd, CoNi, 및 TaOx를 포함한다.
일 실시예에서, 자기 저장 층(245)은 CoFeB 함유 물질, CoFeNiB 함유 물질, Ta 함유 물질, Mo 함유 물질, 또는 W 함유 물질, 이들의 조합들, 또는 다른 적합한 층(들)이다. 예를 들어, 도 2에 도시된 실시예에서, 자기 저장 층(245)은, 중간 층(245b)을 샌드위치하는, 제1 CoFeB 함유 층(245a) 및 제2 CoFeB 함유 층(245c)을 포함한다. 제1 CoFeB 함유 층(245a)은 약 5 Å 내지 약 20 Å, 예컨대, 약 10 Å의 두께를 갖는다. 제1 CoFeB 함유 층(245a)의 붕소(B)의 중량%(wt%)는 약 10 wt% 내지 약 40 wt%, 예컨대, 약 20 wt% 내지 40 wt%, 예를 들어, 약 25 wt% 내지 약 40 wt%이다. 제1 CoFeB 함유 층(245a)의 철의 wt%는 약 20 wt% 내지 약 60 wt%, 예컨대, 약 40 wt% 내지 60 wt%, 예를 들어, 약 45 wt% 내지 약 60 wt%이다.
제2 CoFeB 함유 층(245c)은 약 5 Å 내지 약 20 Å, 예컨대, 약 10 Å의 두께를 갖는다. 제2 CoFeB 함유 층(245c)의 붕소(B)의 중량%(wt%)는 약 10 wt% 내지 약 40 wt%, 예컨대, 약 20 wt% 내지 40 wt%, 예를 들어, 약 25 wt% 내지 약 40 wt%이다. 제2 CoFeB 함유 층(245c)의 철의 wt%는 약 20 wt% 내지 약 60 wt%, 예컨대, 약 40 wt% 내지 60 wt%, 예를 들어, 약 45 wt% 내지 약 60 wt%이다.
자기 저장 층(245)의 중간 층(245b)은 Ta 함유 층, Mo 함유 층, 및 W 함유 층 중 적어도 하나 이상의 층의 하나 이상의 층을 포함한다. 중간 층(245b)은 약 0 Å 내지 약 8 Å, 예를 들어, 약 3 Å의 두께를 갖는다.
막 스택은 자기 저장 층(245) 위에 배치된 캡핑 층(250)을 포함한다. 일 실시예에서, 캡핑 층(250)은 자기 저장 층(245)과 하드 마스크(255) 사이에 샌드위치된다. 캡핑 층(250)은, 스택을 부식으로부터 보호하고, 또한, 하드 마스크 식각에 대한 식각 정지 층으로서 작용하기 위해, MTJ 스택의 최상부 상에 활용된다. 일 실시예에서, 캡핑 층(250)은 단일 층을 포함한다. 다른 실시예에서, 캡핑 층(250)은 복수의 층들로부터 형성된다. 이 실시예에서, 캡핑 층(250)은 제1 층(250a), 제2 층(250b), 제3 층(250c), 및 제4 층(250d)을 포함한다.
제1 층(250a)은 산소 함유 층들, 예컨대, Fe 함유 산화물 물질의 하나 이상의 층을 포함한다. 일 실시예에서, 산소 함유 층은 Fe 산화물 물질, CoFe 산화물 물질, CoFeB 산화물 물질, NiFe 산화물 물질, FeB 산화물 물질, 및 이들의 조합들 중 하나 이상이다. 제1 층(250a)은 약 0 Å 내지 약 15 Å, 예를 들어, 약 2 Å 내지 약 10 Å의 두께를 갖는다.
일 실시예에서, 제1 층(250a)은 Fe 함유 금속을 자기 저장 층(245) 상에 스퍼터링함으로써(즉, PVD 증착 프로세스) 제조된다. 이 실시예에서, Fe 함유 금속은 후속하여, 산소 함유 주변 환경에서 산화된다. 산소 함유 주변 환경은 프로세스 챔버에 형성될 수 있거나, Fe 함유 산화물 물질을 형성하기 위해, Fe 함유 금속이 대기에 노출될 수 있다. 다른 실시예에서, Fe 함유 금속은 Fe 함유 산화물 물질을 형성하기 위해 산소 함유 가스의 존재 하에서 자기 저장 층(245) 상에 반응성으로 스퍼터링된다. 이 실시예에서, 산소 함유 가스는 약 1 sccm 내지 약 60 sccm, 예컨대, 약 10 sccm 내지 약 30 sccm, 예를 들어, 약 20 sccm의 유량으로 프로세스 환경에 전달된다.
Fe 물질의 산화를 용이하게 하기 위한 산소 노출의 기간은 약 1 초 내지 약 180 초, 예를 들어, 약 5 초 내지 약 60 초이다. 일 예에서, Fe 함유 금속은 약 10 초의 기간 동안 산소 함유 환경(대기 또는 산소 함유 가스)에 노출되고, 이는 약 581 Oe의 보자장(Hc) 및 약 41 kT의 데이터 유지 장벽(Eb)을 나타내는 막 스택을 초래한다. 다른 예에서, Fe 함유 금속은 약 30 초의 기간 동안 산소 함유 환경(대기 또는 산소 함유 가스)에 노출되고, 이는 약 918 Oe의 보자장(Hc) 및 약 45 kT의 데이터 유지 장벽(Eb)을 나타내는 막 스택을 초래한다. 또 다른 예에서, Fe 함유 금속은 약 60 초의 기간 동안 산소 함유 환경(대기 또는 산소 함유 가스)에 노출되고, 이는 약 1029 Oe의 보자장(Hc) 및 약 51 kT의 데이터 유지 장벽(Eb)을 나타내는 막 스택을 초래한다.
또 다른 실시예에서, Fe 함유 산화물 물질을 형성하기 위해 Fe 함유 산화물 물질이 자기 저장 층(245) 상에 직접 스퍼터링된다. 상기 언급된 실시예들 중 하나 이상에서, Fe 금속의 산화는 후속 대기 노출 및 자연 Fe 산화물의 형성을 회피하기 위해 인-시튜로 수행된다.
자기 저장 층(245)과 직접 인터페이싱하는, 캡핑 층(250a)에 대한 Fe 함유 산화물 물질의 활용은 여러 이점들의 실현을 가능하게 한다. Fe 함유 산화물 물질은 MTJ의 PMA를 증가시키는 종래의 캡핑 층 물질들보다 더 강한 벌크 PMA를 갖는다. 더욱이, 증가된 PMA로 인해, 캡핑 층(250a)과 자기 저장 층(245) 사이의 계면에서의 붕소에 대한 의존성이 감소되고, 특정 실시예들에서는 실질적으로 제거되며, 붕소는 전형적으로, MTJ의 열 처리 동안 계면으로부터 멀리 확산된다. 추가적으로, PMA는 Fe 함유 산화물 물질의 두께를 제어함으로써 조정될 수 있다. 따라서, 적합한 PMA를 제공하는, Fe 함유 산화물 물질의 충분히 얇은 층이 활용될 수 있으면서, 막 표면 거칠기의 바람직하지 않은 증가를 회피하고 MTJ의 TMR에 대한 영향을 방지한다. 그 결과, MTJ 성능, 예컨대, 전기적 성능, 물질 안정성, 조정가능성 및 제조가능성이 개선된다.
제2 층(250b)은 Ru 함유 층 및/또는 Ir 함유 층 중 하나 이상의 층을 포함한다. 제2 층(250b)은 약 0 Å 내지 약 30 Å, 예를 들어, 약 20 Å의 두께를 갖는다. 제3 층(250c)은 Ta 함유 물질의 하나 이상의 층을 포함한다. 제3 층(250c)은 약 0 Å 내지 약 30 Å, 예를 들어, 약 10 Å의 두께를 갖는다. 제4 층(250d)은 Ir 함유 층 및 Ru 함유 층 중 하나 이상, 예를 들어, Ir 함유 층의 하나 이상을 포함한다. 제4 층(250d)은 약 0 Å 내지 약 50 Å, 예컨대, 약 30 Å의 두께를 갖는다.
일 실시예에서, 캡핑 층(250)은 선택적 층(250x)을 포함한다. 선택적 층(250x)은 제1 층(250a)과 제2 층(250b) 사이에 배치된다. 일 실시예에서, 선택적 층(250x)은 Ir 함유 층 및/또는 Ru 함유 층 중 하나 이상의 층을 포함한다. 다른 실시예에서, 선택적 층(250x)은 위에서 설명된 것들과 같은 Fe 함유 산화물 물질이다. 선택적 층(250x)은 약 0 Å 내지 약 30 Å, 예를 들어, 약 20 Å의 두께를 갖는다.
실시예들에서, 캡핑 층(250)이 선택적 층(250x)을 포함하는 경우, 제2 층(250b)은 사용되지 않는다. 그러한 실시예에서, 선택적 층(250x)은 제1 층(250a) 위에 있다. 일 실시예에서, 선택적 층(250x)은 제1 층(250a) 바로 위에 배치되고 그와 접촉한다.
도 3a-3d는, 위에서 논의된 바와 같은 캡핑 층(250)의 다양한 실시예들을 예시한다. 도 3a는, 제1 층(250a); 제1 층(250a) 위에 배치된 선택적인 층(250x); 선택적인 층(250x) 위에 배치된 제2 층(250b); 제2 층(250b) 위에 배치된 제3 층(250c); 및 제3 층(250c) 위에 배치된 제4 층(250d)을 포함하는 캡핑 층(250)을 예시한다. 이러한 층들(250a, 250x, 250b, 250c, 250d) 각각에 대한 물질들, 조성들, 및 두께 범위들은 위에서 논의된다.
도 3b는, 제1 층(250a); 제1 층(250a) 위에 배치된 제2 층(250b); 제2 층(250b) 위에 배치된 제3 층(250c); 및 제3 층(250c) 위에 배치된 제4 층(250d)을 포함하는 캡핑 층(250)을 예시한다. 이러한 층들(250a, 250b, 250c, 250d) 각각에 대한 물질들, 조성들, 및 두께 범위들은 위에서 논의된다.
도 3c는, 제1 층(250a); 제1 층(250a) 위에 배치된 선택적인 층(250x); 선택적인 층(250x) 위에 배치된 제3 층(250c); 및 제3 층(250c) 위에 배치된 제4 층(250d)을 포함하는 캡핑 층(250)을 예시한다. 이러한 층들(250a, 250x, 250c, 250d) 각각에 대한 물질들, 조성들, 및 두께 범위들은 위에서 논의된다.
도 3d는, 제1 층(250a) 및 제1 층(250a) 위에 배치된 선택적 층(250x)을 포함하는 캡핑 층(250)을 예시한다. 이러한 층들(250a, 250x) 각각에 대한 물질들, 조성들, 및 두께 범위들은 위에서 논의된다.
도 2a-2c는 예시적인 MTJ 막 스택들을 예시하고, 여기서, 버퍼 층, SyF 결합 층, 및 캡핑 층 중 하나 이상은 Ru로 제조되지 않는다. 일부 실시예들에서, MTJ 막 스택은, 일부 TaN 및/또는 Ta를 선택적으로 함유할 수 있는, CoFeB 기재의 버퍼 층(205/205')을 포함한다. CoFeB 층은 TaN 및/또는 Ta를 함유하는 층 위에 또는 아래에 배치될 수 있다. CoFeB 기재의 버퍼 층의 붕소의 wt%는 약 10 wt% 초과, 예를 들어, 약 25 wt% 초과여야 한다. 일부 실시예들에서, Ir, Ru, Rh, 및/또는 Cr은 SyF 결합 층(220)으로서 사용될 수 있다. 일부 실시예들에서, Ir 및/또는 Ru는 캡핑 층(250)을 위한 최상부 층 금속일 수 있다.
Ru 함유 버퍼 층 대신에 CoFeB 기재의 버퍼 층을 사용하면 450 ℃까지의 온도의 어닐링 후에도 우수한 자기 피닝으로 터널 자기저항(TMR)이 증가하는 것으로 나타났다. 높은 SyF 결합, 피닝된 층들 및 기준 층의 높은 수직 자기 이방성, 및 자유 층의 제어가능한 수직 자기 이방성이 달성된다. (25 wt%의 붕소를 갖는) CoFeB 버퍼 층을 구현하는 일부 실시예들은 종래의 Ta/Ru/Ta 버퍼 층으로부터 10% 초과의 TMR (%) 개선을 보여준다. CoFeB 층은 증가된 거칠기가 바닥 접촉부로부터 MTJ 막 스택 내로 옮겨지는 것을 차단한다.
추가적으로, SyF 결합 층 및 캡핑 층에서 Ru를 Ir로 대체하는 것은 또한, 450 ℃까지의 온도의 어닐링 후에도 TMR (%)의 증가를 나타냈다. Ir 함유 SyF 결합 층을 구현하는 일부 실시예들은, 종래의 Ru 함유 SyF 결합 층으로부터 10% 초과의 TMR (%) 개선을 보여준다. 게다가, SyF 결합 층 및 캡핑 층에서 Ru를 제거함으로써, 막 TMR은 MgO를 향한 Ru 확산을 제거하는 것에 의해 향상된다. RuO4보다 IrO2의 더 높은 열 안정성이, 확산을 제거하는 데에 역할을 할 것으로 보인다.
도 2a-2c의 구성들과 같은 구성들은 종래의 막 스택들에 비해 장점들을 제공한다. 제1 장점은 고온 열 프로세스에서도 버퍼가 비정질 상태로 유지되고 바닥 접촉부로부터의 텍스처를 차단한다는 점이다. 제2 장점은, Ir이 가져온, 피닝 층들 사이의 강력한 역평행 결합이다. 제3 장점은, 새로운 버퍼 층을 사용하고 스택으로부터 Ru를 제거하는 것에 의한 TMR 개선이다. 이러한 장점들은 더 높은 MTJ 성능(예컨대, 높은 TMR, 높은 SyF 결합, 피닝된 층들 및 기준 층의 높은 수직 자기 이방성, 및 자유 층의 제어가능한 수직 자기 이방성) 및 개선된 제조가능성으로 이어진다. MTJ 막 스택은, MTJ들을 유닛 구축 블록으로서 사용하는, STT-MRAM 응용뿐만 아니라 다른 메모리 및 논리 디바이스들을 위한 메모리 셀들을 제조하는 데에 사용될 수 있다. 물리 기상 증착 시스템들(예컨대, 엔듀라® STT MRAM)이, 고성능 STT-MRAM 칩들을 위한 MTJ 막 스택을 증착시키는 데에 사용될 수 있다. 본원에 설명되는 바와 같이, 고온 열 프로세스를 유지할 수 있는 MTJ 막 스택들은 MTJ들의 전기적 특성 및 자기적 특성 양쪽 모두를 개선한다.
표 1 및 표 2는 기판 상에 자기 터널 접합(MTJ) 구조를 형성하는 데에 활용되는 막 스택들에 대한 예시적인 조성들을 보여준다. 물질들, 조성들, 및 하드 마스크 층 및 바닥 접촉 층에 대한 두께들은 관련 기술분야의 통상의 기술자에게 알려져 있다.
위에서 설명된 바와 같은, 캡핑 층 내의 추가적인(및 선택적인) Ir 및/또는 Ru 층(250x로 표현됨)은 산소 함유 층의 최상부 상에 배치될 수 있다. 이러한 층의 두께는 약 0 Å 내지 약 30 Å이다. 일부 실시예들에서, 캡핑 층의 CoFeB 층은 추가적인 Ir 및/또는 Ru 층이 사용되는 경우에 사용되지 않는다.
표 1
표 2
본원의 개시내용이 특정 실시예들을 참조하여 설명되었지만, 이러한 실시예들은 본 개시내용의 원리들 및 응용들을 단지 예시하는 것임을 이해해야 한다. 본 개시내용의 방법 및 장치에 대해 다양한 수정들 및 변형들이 본 개시내용의 사상 및 범위로부터 벗어나지 않고 이루어질 수 있다는 것이 관련 기술분야의 통상의 기술자에게 명백할 것이다. 따라서, 본 개시내용이, 첨부된 청구항들 및 그들의 등가물들의 범위 내에 있는 수정들 및 변형들을 포함하는 것이 의도된다.
Claims (14)
- 자기 터널 접합 막 스택으로서,
버퍼 층;
상기 버퍼 층 위에 배치된 시드 층;
상기 시드 층 위에 배치된 제1 피닝 층;
상기 제1 피닝 층 위에 배치된 합성 페리자성(SyF) 결합 층;
상기 SyF 결합 층 위에 배치된 제2 피닝 층;
상기 제2 피닝 층 위에 배치된 구조 차단 층;
상기 구조 차단 층 위에 배치된 자기 기준 층;
상기 자기 기준 층 위에 배치된 터널 장벽 층;
상기 터널 장벽 층 위에 배치된 자기 저장 층;
상기 자기 저장 층 위에 배치된 캡핑 층을 포함하고,
상기 캡핑 층은, CoFe 산화물 물질, CoFeB 산화물 물질, NiFe 산화물 물질, FeB 산화물 물질, 및 이들의 조합들로 이루어진 군으로부터 선택된 물질인 Fe 함유 산화물 물질 층을 포함하고,
상기 캡핑 층은 Ir 함유 층, Ru 함유 층, 또는 이들의 조합 중 하나 이상을 더 포함하고,
상기 캡핑 층은 Ta 함유 층을 더 포함하고,
상기 캡핑 층은, 상기 Fe 함유 산화물 물질 층 상에 배치되고 상기 Fe 함유 산화물 물질 층과 접촉하는, Ir 함유 층, Ru 함유 층, 또는 이들의 조합을 포함하는, 자기 터널 접합 막 스택. - 제1항에 있어서,
상기 SyF 결합 층은:
Ir 함유 층을 포함하는, 자기 터널 접합 막 스택. - 제1항에 있어서,
상기 버퍼 층은:
CoFeB 함유 층을 포함하는, 자기 터널 접합 막 스택. - 제1항에 있어서,
상기 시드 층은:
(a) NiCr 함유 층, 또는 (b) Pt 함유 층, Ir 함유 층, 및 Ru 함유 층 중 하나 이상을 포함하는, 자기 터널 접합 막 스택. - 제4항에 있어서,
상기 시드 층은 NiCr 함유 층을 포함하고;
상기 버퍼 층은 TaN 함유 층 및 Ta 함유 층 중 하나 이상을 더 포함하고, 상기 버퍼 층의 CoFeB 함유 층은 상기 버퍼 층의 TaN 함유 층 및 상기 버퍼 층의 Ta 함유 층 중 하나 이상 위에 배치되는, 자기 터널 접합 막 스택. - 제4항에 있어서,
상기 시드 층은 Pt 함유 층, Ir 함유 층, 및 Ru 함유 층 중 하나 이상을 포함하고;
상기 버퍼 층은 TaN 함유 층 및 Ta 함유 층 중 하나 이상을 더 포함하고, 상기 버퍼 층의 CoFeB 함유 층은 상기 버퍼 층의 TaN 함유 층 및 상기 버퍼 층의 Ta 함유 층 중 하나 이상 아래에 배치되는, 자기 터널 접합 막 스택. - 자기 터널 접합 막 스택으로서,
버퍼 층 ― 상기 버퍼 층은 CoFeB 함유 층을 포함함 ―;
상기 버퍼 층 위에 배치된 시드 층;
상기 시드 층 위에 배치된 제1 피닝 층;
상기 제1 피닝 층 위에 배치된 합성 페리자성(SyF) 결합 층 ― 상기 SyF 결합 층은 Ir 함유 층을 포함함 ―;
상기 SyF 결합 층 위에 배치된 제2 피닝 층;
상기 제2 피닝 층 위에 배치된 구조 차단 층;
상기 구조 차단 층 위에 배치된 자기 기준 층;
상기 자기 기준 층 위에 배치된 터널 장벽 층;
상기 터널 장벽 층 위에 배치된 자기 저장 층;
상기 자기 저장 층 위에 배치된 캡핑 층 ― 상기 캡핑 층은 CoFe 산화물 물질, CoFeB 산화물 물질, NiFe 산화물 물질, FeB 산화물 물질, 및 이들의 조합들로 이루어진 군으로부터 선택된 물질인 Fe 함유 산화물 물질 층을 포함하고, 상기 캡핑 층은, Ir 함유 층, Ru 함유 층, 또는 이들의 조합 중 하나 이상을 더 포함하고, 상기 캡핑 층은 Ta 함유 층을 더 포함하고, 상기 캡핑 층은, 상기 Fe 함유 산화물 물질 층 상에 배치되고 상기 Fe 함유 산화물 물질 층과 접촉하는, Ir 함유 층, Ru 함유 층, 또는 이들의 조합을 포함함 ―; 및
상기 캡핑 층 위에 배치된 하드 마스크를 포함하는, 자기 터널 접합 막 스택. - 제7항에 있어서,
상기 Fe 함유 산화물 물질 층은 상기 자기 저장 층 상에 배치되고 상기 자기 저장 층과 접촉하는, 자기 터널 접합 막 스택. - 제7항에 있어서,
Ir 함유 층, Ru 함유 층, 또는 이들의 조합은 상기 Fe 함유 산화물 물질 층 상에 배치되고 상기 Fe 함유 산화물 물질 층과 접촉하는, 자기 터널 접합 막 스택. - 자기 터널 접합 막 스택으로서,
버퍼 층;
상기 버퍼 층 상에 배치되고 상기 버퍼 층과 접촉하는 시드 층;
상기 시드 층 상에 배치되고 상기 시드 층과 접촉하는 제1 피닝 층;
상기 제1 피닝 층 상에 배치되고 상기 제1 피닝 층과 접촉하는 합성 페리자성(SyF) 결합 층;
상기 SyF 결합 층 상에 배치되고 상기 SyF 결합 층과 접촉하는 제2 피닝 층;
상기 제2 피닝 층 상에 배치되고 상기 제2 피닝 층과 접촉하는 구조 차단 층;
상기 구조 차단 층 상에 배치되고 상기 구조 차단 층과 접촉하는 자기 기준 층;
상기 자기 기준 층 상에 배치되고 상기 자기 기준 층과 접촉하는 터널 장벽 층;
상기 터널 장벽 층 상에 배치되고 상기 터널 장벽 층과 접촉하는 자기 저장 층;
상기 자기 저장 층 상에 배치되고 상기 자기 저장 층과 접촉하는 캡핑 층 ― 상기 캡핑 층은, CoFe 산화물 물질, CoFeB 산화물 물질, NiFe 산화물 물질, FeB 산화물 물질, 및 이들의 조합들로 이루어진 군으로부터 선택된 물질인 Fe 함유 산화물 물질 층을 포함하고, 상기 캡핑 층은 Ir 함유 층, Ru 함유 층, 또는 이들의 조합 중 하나 이상을 더 포함하고, 상기 캡핑 층은 Ta 함유 층을 더 포함하고, 상기 캡핑 층은, 상기 Fe 함유 산화물 물질 층 상에 배치되고 상기 Fe 함유 산화물 물질 층과 접촉하는, Ir 함유 층, Ru 함유 층, 또는 이들의 조합을 포함함 ―; 및
상기 캡핑 층 상에 배치되고 상기 캡핑 층과 접촉하는 하드 마스크를 포함하는, 자기 터널 접합 막 스택. - 제10항에 있어서,
Ir 함유 층, Ru 함유 층, 또는 이들의 조합은 상기 Fe 함유 산화물 물질 층 상에 배치되고 상기 Fe 함유 산화물 물질 층과 접촉하는, 자기 터널 접합 막 스택. - 제1항에 있어서,
상기 Fe 함유 산화물 물질 층은 상기 자기 저장 층 상에 배치되고 상기 자기 저장 층과 접촉하는, 자기 터널 접합 막 스택. - 제1항에 있어서,
상기 Fe 함유 산화물 물질 층은 2 Å 내지 10 Å의 두께를 갖는, 자기 터널 접합 막 스택. - 제3항에 있어서,
상기 버퍼 층의 붕소의 wt%는 20 wt% 내지 40 wt%인, 자기 터널 접합 막 스택.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201862650444P | 2018-03-30 | 2018-03-30 | |
| US62/650,444 | 2018-03-30 | ||
| KR1020207030362A KR20200126006A (ko) | 2018-03-30 | 2019-02-19 | 조정가능한 높은 수직 자기 이방성을 갖는 자기 터널 접합들 |
| PCT/US2019/018457 WO2019190652A1 (en) | 2018-03-30 | 2019-02-19 | Magnetic tunnel junctions with tunable high perpendicular magnetic anisotropy |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020207030362A Division KR20200126006A (ko) | 2018-03-30 | 2019-02-19 | 조정가능한 높은 수직 자기 이방성을 갖는 자기 터널 접합들 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230119264A true KR20230119264A (ko) | 2023-08-16 |
Family
ID=68057296
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020207030362A KR20200126006A (ko) | 2018-03-30 | 2019-02-19 | 조정가능한 높은 수직 자기 이방성을 갖는 자기 터널 접합들 |
| KR1020237026614A KR20230119264A (ko) | 2018-03-30 | 2019-02-19 | 조정가능한 높은 수직 자기 이방성을 갖는 자기 터널접합들 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020207030362A KR20200126006A (ko) | 2018-03-30 | 2019-02-19 | 조정가능한 높은 수직 자기 이방성을 갖는 자기 터널 접합들 |
Country Status (8)
| Country | Link |
|---|---|
| US (3) | US10636964B2 (ko) |
| EP (1) | EP3776679A4 (ko) |
| JP (3) | JP7100150B2 (ko) |
| KR (2) | KR20200126006A (ko) |
| CN (1) | CN111868946A (ko) |
| SG (1) | SG11202009090XA (ko) |
| TW (1) | TWI833736B (ko) |
| WO (1) | WO2019190652A1 (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10636964B2 (en) * | 2018-03-30 | 2020-04-28 | Applied Materials, Inc. | Magnetic tunnel junctions with tunable high perpendicular magnetic anisotropy |
| US11502188B2 (en) | 2018-06-14 | 2022-11-15 | Intel Corporation | Apparatus and method for boosting signal in magnetoelectric spin orbit logic |
| US11476412B2 (en) | 2018-06-19 | 2022-10-18 | Intel Corporation | Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory |
| US11616192B2 (en) | 2018-06-29 | 2023-03-28 | Intel Corporation | Magnetic memory devices with a transition metal dopant at an interface of free magnetic layers and methods of fabrication |
| US11522126B2 (en) * | 2019-10-14 | 2022-12-06 | Applied Materials, Inc. | Magnetic tunnel junctions with protection layers |
| JP2022144398A (ja) * | 2021-03-19 | 2022-10-03 | キオクシア株式会社 | 磁気記憶装置 |
| WO2023173139A2 (en) * | 2022-03-11 | 2023-09-14 | Georgetown University | Boron-based and high-entropy magnetic materials |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003101100A (ja) | 2001-09-21 | 2003-04-04 | Hitachi Ltd | 磁気抵抗効果型ヘッドおよび磁気記録再生装置 |
| US6773515B2 (en) * | 2002-01-16 | 2004-08-10 | Headway Technologies, Inc. | FeTa nano-oxide layer as a capping layer for enhancement of giant magnetoresistance in bottom spin valve structures |
| US6841395B2 (en) | 2002-11-25 | 2005-01-11 | International Business Machines Corporation | Method of forming a barrier layer of a tunneling magnetoresistive sensor |
| US7532442B2 (en) * | 2005-09-19 | 2009-05-12 | Hitachi Global Storage Technologies Netherlands B.V. | Magnetoresistive (MR) elements having pinning layers formed from permanent magnetic material |
| US7579197B1 (en) * | 2008-03-04 | 2009-08-25 | Qualcomm Incorporated | Method of forming a magnetic tunnel junction structure |
| US8169753B2 (en) | 2008-11-21 | 2012-05-01 | Hitachi Global Storage Technologies Netherlands B.V. | Current-perpendicular-to-plane (CPP) read sensor with ferromagnetic amorphous buffer and polycrystalline seed layers |
| US8609262B2 (en) * | 2009-07-17 | 2013-12-17 | Magic Technologies, Inc. | Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM application |
| US9396781B2 (en) | 2010-12-10 | 2016-07-19 | Avalanche Technology, Inc. | Magnetic random access memory having perpendicular composite reference layer |
| US9196332B2 (en) * | 2011-02-16 | 2015-11-24 | Avalanche Technology, Inc. | Perpendicular magnetic tunnel junction (pMTJ) with in-plane magneto-static switching-enhancing layer |
| KR101858308B1 (ko) * | 2011-11-08 | 2018-05-15 | 도호쿠 다이가쿠 | 터널 자기 저항 효과 소자 및 그것을 사용한 랜덤 액세스 메모리 |
| US8823118B2 (en) | 2012-01-05 | 2014-09-02 | Headway Technologies, Inc. | Spin torque transfer magnetic tunnel junction fabricated with a composite tunneling barrier layer |
| US10553785B2 (en) | 2012-04-20 | 2020-02-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetoresistive random access memory device and method of making same |
| CN103531707A (zh) * | 2012-07-03 | 2014-01-22 | 中国科学院物理研究所 | 磁性隧道结 |
| US20140037991A1 (en) | 2012-07-31 | 2014-02-06 | International Business Machines Corporation | Magnetic random access memory with synthetic antiferromagnetic storage layers |
| US9178136B2 (en) * | 2012-08-16 | 2015-11-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetoresistive random access memory cell and fabricating the same |
| US9490054B2 (en) * | 2012-10-11 | 2016-11-08 | Headway Technologies, Inc. | Seed layer for multilayer magnetic materials |
| US9252710B2 (en) | 2012-11-27 | 2016-02-02 | Headway Technologies, Inc. | Free layer with out-of-plane anisotropy for magnetic device applications |
| KR102199622B1 (ko) * | 2013-01-11 | 2021-01-08 | 삼성전자주식회사 | 용이 콘 이방성을 가지는 자기 터널 접합 소자들을 제공하는 방법 및 시스템 |
| TWI643367B (zh) * | 2013-02-27 | 2018-12-01 | 南韓商三星電子股份有限公司 | 形成磁性裝置的自由層的材料組成、自由層與磁性元件 |
| US9379315B2 (en) * | 2013-03-12 | 2016-06-28 | Micron Technology, Inc. | Memory cells, methods of fabrication, semiconductor device structures, and memory systems |
| US9059389B2 (en) * | 2013-06-06 | 2015-06-16 | International Business Machines Corporation | Free layers with iron interfacial layer and oxide cap for high perpendicular anisotropy energy density |
| JP2015088669A (ja) | 2013-10-31 | 2015-05-07 | 独立行政法人産業技術総合研究所 | 多値型磁気メモリ素子及び磁気メモリ装置 |
| US9601687B2 (en) * | 2014-02-12 | 2017-03-21 | Qualcomm Incorporated | Dual interface free layer with amorphous cap layer for perpendicular magnetic tunnel junction |
| SG10201501339QA (en) * | 2014-03-05 | 2015-10-29 | Agency Science Tech & Res | Magnetoelectric Device, Method For Forming A Magnetoelectric Device, And Writing Method For A Magnetoelectric Device |
| US9570671B2 (en) | 2014-03-12 | 2017-02-14 | Kabushiki Kaisha Toshiba | Magnetic memory device |
| US9337412B2 (en) | 2014-09-22 | 2016-05-10 | Spin Transfer Technologies, Inc. | Magnetic tunnel junction structure for MRAM device |
| US9647204B2 (en) | 2014-12-05 | 2017-05-09 | International Business Machines Corporation | Spin torque MRAM based on Co, Ir synthetic antiferromagnetic multilayer |
| US9337415B1 (en) | 2015-03-20 | 2016-05-10 | HGST Netherlands B.V. | Perpendicular spin transfer torque (STT) memory cell with double MgO interface and CoFeB layer for enhancement of perpendicular magnetic anisotropy |
| US9537090B1 (en) * | 2015-06-25 | 2017-01-03 | International Business Machines Corporation | Perpendicular magnetic anisotropy free layers with iron insertion and oxide interfaces for spin transfer torque magnetic random access memory |
| US11245069B2 (en) | 2015-07-14 | 2022-02-08 | Applied Materials, Inc. | Methods for forming structures with desired crystallinity for MRAM applications |
| JP2018032805A (ja) | 2016-08-26 | 2018-03-01 | ソニー株式会社 | 磁気抵抗素子及び電子デバイス |
| US10255935B2 (en) | 2017-07-21 | 2019-04-09 | Applied Materials, Inc. | Magnetic tunnel junctions suitable for high temperature thermal processing |
| US10636964B2 (en) * | 2018-03-30 | 2020-04-28 | Applied Materials, Inc. | Magnetic tunnel junctions with tunable high perpendicular magnetic anisotropy |
-
2019
- 2019-02-14 US US16/276,128 patent/US10636964B2/en active Active
- 2019-02-19 WO PCT/US2019/018457 patent/WO2019190652A1/en active Application Filing
- 2019-02-19 KR KR1020207030362A patent/KR20200126006A/ko not_active IP Right Cessation
- 2019-02-19 KR KR1020237026614A patent/KR20230119264A/ko active IP Right Grant
- 2019-02-19 JP JP2020552211A patent/JP7100150B2/ja active Active
- 2019-02-19 SG SG11202009090XA patent/SG11202009090XA/en unknown
- 2019-02-19 EP EP19775358.5A patent/EP3776679A4/en active Pending
- 2019-02-19 CN CN201980020081.2A patent/CN111868946A/zh active Pending
- 2019-03-05 TW TW108107166A patent/TWI833736B/zh active
-
2020
- 2020-04-27 US US16/859,350 patent/US10998496B2/en active Active
-
2021
- 2021-05-04 US US17/307,783 patent/US20210320247A1/en active Pending
-
2022
- 2022-06-30 JP JP2022105377A patent/JP7442580B2/ja active Active
-
2024
- 2024-02-21 JP JP2024024751A patent/JP2024069248A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| TWI833736B (zh) | 2024-03-01 |
| EP3776679A4 (en) | 2022-01-05 |
| US10998496B2 (en) | 2021-05-04 |
| TW201943108A (zh) | 2019-11-01 |
| JP2024069248A (ja) | 2024-05-21 |
| WO2019190652A1 (en) | 2019-10-03 |
| US20190305217A1 (en) | 2019-10-03 |
| US10636964B2 (en) | 2020-04-28 |
| CN111868946A (zh) | 2020-10-30 |
| US20200259078A1 (en) | 2020-08-13 |
| EP3776679A1 (en) | 2021-02-17 |
| JP7442580B2 (ja) | 2024-03-04 |
| JP7100150B2 (ja) | 2022-07-12 |
| US20210320247A1 (en) | 2021-10-14 |
| JP2022153384A (ja) | 2022-10-12 |
| KR20200126006A (ko) | 2020-11-05 |
| SG11202009090XA (en) | 2020-10-29 |
| JP2021520061A (ja) | 2021-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102512558B1 (ko) | 고온 열 처리에 적합한 자기 터널 접합들 | |
| JP7442580B2 (ja) | 調整可能な大きい垂直磁気異方性を有する磁気トンネル接合 | |
| US20090085058A1 (en) | Electronic device including a magneto-resistive memory device and a process for forming the electronic device | |
| CN111108618A (zh) | 通过掺杂自旋转移扭矩(stt)磁阻式随机存取存储器(mram)的氧化盖层的高热稳定性 | |
| TWI821274B (zh) | 磁性穿隧接合結構及其製造方法 | |
| US11597993B2 (en) | Monolayer-by-monolayer growth of MgO layers using mg sublimation and oxidation | |
| CN112136223A (zh) | 具有耦合钉扎层晶格匹配的磁性隧道结 | |
| TWI846619B (zh) | 磁性穿隧接合結構及其製造方法 | |
| KR20090114682A (ko) | 자기터널접합 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |