TW201943108A - 具有可調的高垂直磁異向性之磁隧道接合區 - Google Patents

具有可調的高垂直磁異向性之磁隧道接合區 Download PDF

Info

Publication number
TW201943108A
TW201943108A TW108107166A TW108107166A TW201943108A TW 201943108 A TW201943108 A TW 201943108A TW 108107166 A TW108107166 A TW 108107166A TW 108107166 A TW108107166 A TW 108107166A TW 201943108 A TW201943108 A TW 201943108A
Authority
TW
Taiwan
Prior art keywords
layer
disposed
film stack
iron
iron oxide
Prior art date
Application number
TW108107166A
Other languages
English (en)
Other versions
TWI833736B (zh
Inventor
薛林
志康 程
曉東 王
瑪亨德拉 帕卡拉
汪榮軍
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW201943108A publication Critical patent/TW201943108A/zh
Application granted granted Critical
Publication of TWI833736B publication Critical patent/TWI833736B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Magnetic Films (AREA)

Abstract

本發明的實施例提供了用於從設置在基板上的膜堆疊形成磁隧道接合區（MTJ）結構的方法，其用於磁隨機存取記憶體（MRAM）應用和相關聯的MTJ元件。本文描述的方法包括從膜堆疊形成材料層的膜特性以產生具有足夠高垂直磁異向性（PMA）的膜堆疊。利用含鐵氧化物覆蓋層產生所需的PMA。透過利用含鐵氧化物覆蓋層，可以更精細地控制覆蓋層的厚度，並且減少了在磁儲存層和覆蓋層的界面處對硼的依賴。

Description

具有可調的高垂直磁異向性之磁隧道接合區
本發明的實施例涉及用於製造在自旋轉移-扭矩磁隨機存取記憶體（STT-MRAM）應用中使用的結構和元件的方法。更具體地，本發明的實施例涉及用於製造具有可調的高垂直磁異向性的磁隧道接合區的方法和裝置。
磁隨機存取記憶體（MRAM）是一種包含MRAM單元陣列的儲存元件，其使用它們的電阻值而不是電荷來儲存資料。通常，每個MRAM單元包括磁隧道接合區（MTJ）結構。MTJ結構通常包括一疊的磁性層，其具有一配置，在該配置中兩個鐵磁層由薄的非磁性介電質（例如，絕緣隧道層）所隔開。利用頂部電極和底部電極來夾住MTJ結構，使得電流可以在頂部電極和底部電極之間流動。
一種類型的MRAM單元是自旋轉移-扭矩磁隨機存取記憶體（STT-MRAM）。在這樣的製造處理流程中，利用穩定的磁隧道接合區（MTJ）堆疊來維持高溫後端熱處理，同時仍然產生高隧道磁阻（TMR）比。MTJ堆疊通常利用緩衝層來改善後續層的粘附和催化(seeding)。MTJ堆疊還包括合成亞鐵磁（SyF）耦合層，以反平行方式耦合第一釘扎層和第二釘扎層。在MTJ堆疊的頂部上使用覆蓋層，其保護堆疊免受腐蝕，並且還用作用於硬遮罩蝕刻的蝕刻停止層。與MTJ的磁儲存層相連接的覆蓋層係用於產生足夠的垂直磁異向性（PMA）以提供資料保持能障。
在與磁儲存層的界面處的傳統的覆蓋層係利用硼來維持足夠的PMA。然而，在高溫熱處理之後，硼從界面擴散並削弱磁儲存層PMA。這種傳統的覆蓋層使用氧化鎂（MgO）材料，然而，為了保持合適的PMA，使用較厚的MgO材料。較厚的MgO材料增加了界面的表面粗糙度並降低了TMR。
因此，本領域需要用於製造用於STT-MRAM應用的MTJ結構的改進方法。還需要改進的MTJ堆疊，其能夠在保持高PMA的同時維持高溫熱處理。
在一個實施例中，提供磁隧道接合區膜堆疊。膜堆疊包括緩衝層、設置在緩衝層上方的催化層、設置在催化層上方的第一釘扎層，以及設置在第一釘扎層上方的合成亞鐵磁體耦合層。第二釘扎層設置在合成亞鐵磁體耦合層上、一結構阻擋層設置在第二釘扎層上、一磁參考層設置在結構阻擋層上，以及一隧道阻擋層設置在磁參考層上。磁儲存層設置在隧道阻擋層上方，並且覆蓋層設置在磁儲存層上方。覆蓋層包含有含鐵的氧化物材料層。
在另一個實施例中，提供了一種磁隧道接合區膜堆疊。膜堆疊包括緩衝層，其中緩衝層包括含鈷鐵硼層、設置在緩衝層上方的催化層、設置在催化層上方的第一釘扎層，以及設置在第一釘扎層上方的合成亞鐵磁耦合層，其中合成亞鐵磁體耦合層包括含銥層。第二釘扎層設置在合成亞鐵磁體耦合層上、一結構阻擋層設置在第二釘扎層上、一磁參考層設置在結構阻擋層上，以及一隧道阻擋層設置在磁參考層上。磁儲存層設置在隧道阻擋層上方、覆蓋層設置在磁儲存層上方、覆蓋層包括含鐵氧化物材料層，並且硬遮罩設置在覆蓋層上方。
在又一個實施例中，提供了一種磁隧道接合區膜堆疊。膜堆疊包括緩衝層、設置在緩衝層上並與緩衝層接觸的催化層、設置在催化層上並與催化層接觸的第一釘扎層，以及設置在第一釘扎層上並與第一釘扎層接觸的合成亞鐵磁體耦合層。第二釘扎層設置在合成亞鐵磁耦合層上並與合成亞鐵磁耦合層接觸、一結構阻擋層設置在第二釘扎層上並與第二釘扎層接觸、一磁參考層設置在結構阻擋層上並與結構阻擋層接觸，並且一隧道阻擋層設置在磁參考層上並與磁參考層接觸。磁儲存層設置在隧道阻擋層上並與隧道阻擋層接觸、一覆蓋層設置在磁儲存層上並與磁儲存層接觸，覆蓋層包括含鐵的氧化物材料層，並且硬遮罩設置在覆蓋層上且與覆蓋層接觸。
本發明的實施例提供了用於從設置在基板上的膜堆疊形成MTJ結構的方法，其用於MRAM應用和相關聯的MTJ元件。本文描述的方法包括從膜堆疊形成材料層的膜特性以產生具有足夠高垂直磁異向性（PMA）的膜堆疊。利用含鐵氧化物覆蓋層產生所需的PMA。透過利用含鐵氧化物覆蓋層，可以更精細地控制覆蓋層的厚度，並且減少了在磁儲存層和覆蓋層的界面處對硼的依賴。
圖1描繪了示出根據本發明的一個實施例的用於在MRAM應用的基板上製造MTJ結構的處理100的流程圖。在一些實施例中，處理100是處理流程，並且操作101-106是單獨的處理。處理100被配置為在電漿處理室和熱處理室或其他合適的電漿浸沒離子注入系統或蝕刻室中執行。處理100還可以使用其他工具，例如PVD室、CVD室和微影蝕刻工具。
透過提供其上設置有膜堆疊的基板，處理100在操作101開始。在一些實施例中，基板包括金屬或玻璃、矽、介電體材料和金屬合金或複合玻璃、晶體矽（例如，Si>100>或Si>111>）、氧化矽、應變矽、矽鍺、鍺、摻雜或未摻雜的多晶矽、摻雜或未摻雜的矽晶片和經圖案化或非經圖案化的晶片矽絕緣體（SOI）、碳摻雜的氧化矽、氮化矽、摻雜的矽、鍺、砷化鎵、玻璃或藍寶石。基板可具有各種尺寸，例如約200 mm、約300 mm、約450 mm或其他直徑，以及矩形或方形面板。除非另有說明，否則本文所述的實施例在具有200 mm直徑、300 mm直徑或450 mm直徑的基板的基板上進行。在一個實施例中，基板包括設置在基板上的膜堆疊。
應注意，可以透過任何合適的技術以及任何合適的方式（例如PVD處理）形成釘扎磁性層、可選結構去耦層、隧道阻擋層、磁儲存層、磁參考層和覆蓋層（一者或多者）。可用於形成該等層的系統的實例包括可從加利福尼亞州聖克拉拉市的應用材料公司（Applied Materials Inc.、Santa Clara，California）獲得的ENDURA® PVD系統。預期其他處理系統（包括可從其他製造商獲得的彼等處理系統）可以適於實踐本發明。
在操作102執行MTJ堆疊沉積之前，可以利用其他處理來形成本領域技術人員已知的電晶體和互連層。在操作106執行後圖案化退火之後，可以執行附加操作，例如完成剩餘互連層和接觸墊的操作。
在操作102-104，執行MTJ堆疊沉積、預圖案化退火和MTJ圖案化。操作102-104包括圖案化處理（例如蝕刻處理），其經執行以從基板去除由蝕刻遮罩層（未示出）暴露和限定的膜堆疊的一部分，直到暴露出下方的基板。用於圖案化膜堆疊的圖案化處理包括若干單獨的操作或不同的配方，其配置成根據每層中包括的材料提供不同的氣體混合物或蝕刻劑以蝕刻不同層。在圖案化期間，將蝕刻氣體混合物或具有不同蝕刻物質的若干氣體混合物依次供應到基板表面，以從基板移除膜堆疊的一部分。操作104處的圖案化處理的終點由時間或其他合適的方法控制。例如，在執行圖案化處理約200秒至約10分鐘之後終止圖案化處理，直到基板被暴露。在另一實例中，透過來自端點檢測器的確定來終止圖案化處理。
執行進一步的沉積處理以在基板的部分上形成封裝和絕緣層，其中在操作104處的圖案化處理期間移除膜堆疊。封裝允許合適的階梯覆蓋和氣密性，並且通常包括沉積由氮化矽基板材料構成的材料。絕緣材料利用基於氧化物的材料，並且包括沉積厚度大於封裝材料厚度的材料。絕緣層由合適的絕緣材料形成，隨後透過一系列蝕刻和沈積處理處理以在絕緣層中形成互連結構（例如，後端處理）以完成元件結構製造處理。在一個實例中，絕緣層是氧化矽層或其他合適的材料。
在操作106，執行熱退火處理。可用於退火的系統的實例包括快速熱退火室。快速熱退火腔室的一個實例是可取自加利福尼亞州聖克拉拉市的應用材料公司的RADIANCE® 室。預期其他處理系統（包括可從其他製造商獲得的彼等處理系統）可以適於實踐本發明。執行熱退火處理以修復、緻密化和增強膜堆疊的晶格結構，特別是包括在膜堆疊中的磁儲存層和磁參考層。在熱退火處理之後，磁儲存層和磁參考層被轉變成結晶磁儲存層和結晶磁參考層，其具有基本上在單個平面中的晶體取向。根據所獲得的磁儲存層和磁參考層的所需要的結晶，改善了用於製造MTJ元件的膜堆疊的整體電特性。
在一些實施例中，可以取決於期望的實施方式而使用操作103和106中的一個（或任何其他等效的退火處理）。如下所述，本發明的MTJ膜堆疊能夠維持高溫熱處理和經改善的電和磁特性。
每個圖2A-2C分別示出了根據各種實施例的膜堆疊的一部分的示意圖。膜堆疊包括基板200和底部觸點204。在一個實施例中，底部觸點204被圖案化。在一個實施例中，底部觸點204設置在基板200上並與基板200接觸。儘管未在圖2A-2C中示出，呈一層或多層形式的其他層（例如電晶體和互連結構）可以設置在基板200和底部觸點204之間。圖2B和圖2C中所示的膜堆疊之間的差異包括緩衝層205/205'、催化層210/210'和第一釘扎層215/215'。在一些實施例中，膜堆疊包括底部觸點、緩衝層、催化層、第一釘扎層、合成亞鐵磁（SyF）耦合層、第二釘扎層、結構阻擋層、磁性參考層、隧道阻擋層、磁儲存層、覆蓋層和硬遮罩。在一些實施例中，該等層中的每一個單獨地包含一者或多者層。
在一些實施例中，並且如圖2A-2C所示，用於形成磁隧道接合區（MTJ）結構的膜堆疊設置在底部觸點204上方。MTJ結構包括設置在底部觸點204上方的緩衝層205/205';催化層210/210'，其設置在緩衝層205/205'上;第一釘扎層215/215'，其設置在催化層210/210'上方;合成亞鐵磁體（SyF）耦合層220，其設置在第一釘扎層215/215'上;第二釘扎層225，其設置在SyF耦合層220上方;結構阻擋層230，其設置在第二釘扎層225上;磁性參考層235，其設置在結構阻擋層230上;隧道阻擋層240，其設置在磁參考層235上;磁儲存層245，其設置在隧道阻擋層240上方;覆蓋層250，其設置在磁儲存層245上，其中覆蓋層包括一者或多者層;以及設置在覆蓋層250上方的硬遮罩255，其中覆蓋層、緩衝層和SyF耦合層中的至少一個不是由釕製造的。在一個實施例中，當膜堆疊的相鄰層被稱為係設置在相鄰層之上方或之下時，則該層之每一者被認為設置在彼此上並且彼此接觸。
膜堆疊包括設置在底部觸點204上方的緩衝層205/205'。緩衝層205/205'夾在底部觸點204和催化層210/210'之間。在一個實施例中，緩衝層205/205'改善了粘附和隨後沉積層的催化。在一個實施例中，緩衝層205/205'包括一者或多者層。在一個實施例中，緩衝層205/205'不是由釕製造的。
在一個實施例中，緩衝層205/205'包括含鈷鐵硼層205a/205a'。緩衝層205/205'中硼（B）的重量百分比（wt％）為約10wt％至約40wt％之間，例如約20wt％至40wt％之間，例如約25wt％和約40wt％之間。緩衝層205/205'中鐵的重量百分比為約20wt％至約60wt％之間，例如約40wt％至60wt％之間，例如約45wt％至約60wt％之間。含鈷鐵硼層205a/205a'的厚度介於約0 Å和約20 Å之間，例如約10 Å。
在一個實施例中，緩衝層205/205'包括含氮化鉭層205b/205b'及/或含鉭層205c/205c'。在一個實施例中，含氮化鉭層205b/205b'和含鉭層205c/205c'設置在鈷鐵硼層205a上方。或者，含氮化鉭層205b/205b'和含鉭層205c/205c'可以設置在鈷鐵硼層205a'下方。含氮化鉭層和含鉭層的厚度在約0 Å和約40 Å之間，例如約15 Å。
膜堆疊包括設置在緩衝層205/205'上方的催化層210/210'。催化層210/210'夾在緩衝層205/205'和第一釘扎層215/215'之間。
在一些實施例中，催化層210包括含鉑層、含銥層和含釕層中的一者或多者。具有一個或多個含鉑層、含銥層和含釕層的催化層210的厚度在約0 Å和約60 Å之間，例如約25 Å。在一個實施例中，當催化層210包括含鉑層、含銥層和含釕層中的一者或多者時，緩衝層205/205'的含鈷鐵硼層205a設置在緩衝層205/205'的含氮化鉭層205b下方（及/或含鉭層205c）。
在一些實施例中，催化層210'包括含鎳鉻層。具有含鎳鉻層的催化層210'的厚度在約0 Å和約100 Å之間，例如約50 Å。在實施例中，當催化層包括含鎳鉻層時，緩衝層205/205'的含鈷鐵硼層205a'設置在緩衝層205/205'的含氮化鉭層205b'（及/或含鉭層205c'）之上方。
在一個實施例中，膜堆疊包括設置在催化層210/210'上方的第一釘扎層215/215'。第一釘扎層215/215'夾在催化層210/210'和SyF耦合層220之間。第一釘扎層215/215'可包括一者或多者層。第一釘扎層215/215'由若干磁性材料製成，例如具有摻雜劑的金屬合金，例如硼摻雜劑、氧摻雜劑或其他合適的材料。合適的金屬合金包括含鎳材料、含鉑材料、含釕材料、含鈷材料、含鉭材料和含鈀材料。合適的磁性材料實例包括Ru、Ta、Co、Pt、Ni、TaN、NiFeOx、NiFeB、CoFeOx B、CoFeB、CoFe、NiOx B、CoBOx 、FeBOx 、CoFeNiB、CoPt、CoPd、CoNi，及TaOx 。
在一個實施例中，第一釘扎層215包括設置在含鈷/鉑層215a上的含鈷層215b。含鈷層215b的厚度在大約0 Å和大約10 Å之間，例如大約5 Å。含鈷/鉑層215a可具有包含以下的組合物
[Co（ x ） /Pt（ y ） ]m
其中x的鈷厚度在約0 Å和約10 Å之間，例如在約0.5 Å和約7 Å之間，y的鉑厚度在約0 Å和約10 Å之間，例如在約0.5 Å和約8 Å之間，其中，m是約3至約10的整數，其中m表示在膜堆疊中重複形成的含鈷/鉑(Co/Pt)層215a的數量。例如，當x為5 Å時，y為3 Å，且m為整數2，鈷/鉑層由鈷層（5 Å）/鉑層（3 Å）/鈷層（5 Å）/鉑層（3 Å）組成。
在一個實施例中，第一釘扎層215'包括含鈷層215b'，其設置在含鈷/鎳層215a'上。含鈷層215b的厚度在大約0 Å和大約10 Å之間，例如大約5 Å。含鈷/鎳層215a'可具有包含以下的組合物
[Co（ x1 ） /Ni（ y1 ） ]n
其中x1的鈷厚度在約0 Å和約10 Å之間，例如在約1 Å和約8 Å之間，y1的鎳厚度約為0 Å到約10 Å之間，例如約為1 Å到約8 Å之間，且n是約1和約10之間的整數，其中n表示在膜堆疊中重複形成的含鈷/鎳層215a'的數量。
在第一釘扎層215包括含鈷/鉑層215a的實施例中，催化層210包括含鉑層、含銥層和含釕層中的一者或多者。在第一釘扎層215'包括含鈷/鎳層215a'的實施例中，催化層210包括含鎳鉻層。
膜堆疊包括設置在第一釘扎層215/215'上的合成亞鐵磁（SyF）耦合層220。在一個實施例中，SyF耦合層220夾在第一釘扎層215/215'和第二釘扎層225之間。SyF耦合層220用於以反平行方式耦合第一釘扎層215/215'和第二釘扎層225。在一個實施例中，SyF耦合層220包括含銥層、含釕層、含銠層和含鉻層中的一者或多者。在一個實施例中，SyF耦合層是含銥層。在另一個實施例中，SyF耦合層不是由釕製成的。SyF耦合層220的厚度在約3 Å至約10 Å之間。當SyF耦合層220是含釕層時，SyF耦合層220的厚度在大約4 Å和大約5 Å之間或在大約7 Å和大約9 Å之間。當SyF耦合層220是含銥層時，SyF耦合層220的厚度在約4 Å至約6 Å之間。
膜堆疊包括設置在SyF耦合層220上方的第二釘扎層225。在一個實施例中，第二釘扎層225夾在SyF耦合層220和結構阻擋層230之間。在一個實施例中，第二釘扎層225包括一者或多者層。第二釘扎層225由若干磁性材料製成，例如具有摻雜劑的金屬合金，例如硼摻雜劑、氧摻雜劑或其他合適的材料。合適的金屬合金包括含鎳材料、含鉑材料、含釕材料、含鈷材料、含鉭材料和含鈀材料。合適的磁性材料實例包括Ru、Ta、Co、Pt、Ni、TaN、NiFeOx 、NiFeB、CoFeOx B、CoFeB、CoFe、NiOx B、CoBOx 、FeBOx 、CoFeNiB、CoPt、CoPd、CoNi、及TaOx 。
在一個實施例中，第二釘扎層225包括設置在含鈷/鉑層215a上的含鈷層225b。含鈷層225b的厚度在大約0 Å和大約10 Å之間，例如大約5 Å。含鈷/鉑層215a可具有包含以下的組合物
[Co（ x2 ） /Pt（ y2 ） ]p
其中x2的鈷厚度在約0 Å和約10 Å之間，例如在約0.5 Å和約7 Å之間，y2的鉑厚度在約0 Å和約10 Å之間，例如在約0.5 Å和約8 Å之間，並且p是約0和約5之間的整數，其中p表示在膜堆疊中重複形成的含鈷/鉑層225a的數量。
膜堆疊包括設置在第二釘扎層225上方的結構阻擋層230。在一個實施例中，結構阻擋層230夾在第二釘扎層225和磁參考層235之間。在一個實施例中，結構阻擋層230包括一者或多者層。在一個實施例中，結構阻擋層230包括含金屬材料或磁性材料中的一者或多者，例如鉬、鉭、鎢、鈷鐵和鈷鐵硼，含鉭層、含鉬層中的一者或多者，和含鎢層。第二釘扎層225的厚度在大約0 Å和大約8 Å之間，例如大約4 Å。
膜堆疊包括設置在結構阻擋層230上方的磁參考層235。在一個實施例中，磁參考層235夾在結構阻擋層230和隧道阻擋層240之間。在一個實施例中，磁參考層235包括一者或多者層。磁性參考層235由若干磁性材料製成，例如具有摻雜劑的金屬合金，例如硼摻雜劑、氧摻雜劑或其他合適的材料。合適的金屬合金包括含鎳材料、含鉑材料、含釕材料、含鈷材料、含鉭材料和含鈀材料。合適的磁性材料實例包括Ru、Ta、Co、Pt、Ni、TaN、NiFeOx 、NiFeB、CoFeOx B、CoFeB、CoFe、NiOx B、CoBOx 、FeBOx 、CoFeNiB、CoPt、CoPd、CoNi、及TaOx 。
在一個實施例中，磁參考層235的一者或多者層包括含鈷鐵硼層。磁性參考層235中硼（B）的重量百分比（wt％）介於約10wt％和約40wt％之間，例如介於約20wt％和40wt％之間，例如介於約25wt％和約40wt％之間。磁性參考層235中鐵的重量百分比為約20wt％至約60wt％之間，例如約40wt％至60wt％之間，例如約45wt％至約60wt％之間。磁參考層235的厚度在大約5 Å到大約20 Å之間，例如大約10 Å。
在一個實施例中，膜堆疊包括設置在磁參考層235上方的隧道阻擋層240。在實施例中，隧道阻擋層240夾在磁參考層235和磁儲存層245之間。在一個實施例中，隧道阻擋層240是氧化物阻擋層。在該實施例中，隧道阻擋層240包括MgO、HfO2 、TiO2 、TaOx 、Al2 O3 或其他合適的材料。在一個實施例中，隧道阻擋層240是MgO，其厚度在大約1 Å和大約15 Å之間，例如大約10 Å。隧道阻擋層240可以在沉積期間或之後退火，例如，使用快速熱退火（RTP）處理。
在一個實施例中，膜堆疊包括設置在隧道阻擋層240上方的磁儲存層245。在一個實施例中，磁儲存層245夾在隧道阻擋層240和覆蓋層250之間。磁儲存層245由若干磁性材料製成，例如具有摻雜劑的金屬合金，例如硼摻雜劑、氧摻雜劑或其他合適的材料。合適的金屬合金包括含鎳材料、含鉑材料、含釕材料、含鈷材料、含鉭材料及/或含鈀材料。合適的磁性材料實例包括Ru、Ta、Co、Pt、Ni、TaN、NiFeOx 、NiFeB、CoFeOx B、CoFeB、CoFe、NiOx B、CoBOx 、FeBOx 、CoFeNiB、CoPt、CoPd、CoNi、及TaOx。
在一個實施例中，磁儲存層245是含鈷鐵硼的材料、含鈷鐵鎳硼的材料、含鉭材料、含鉬材料、或含鎢材料、其組合或其他合適層。例如，在圖2所示的實施例中，磁儲存層245包括第一含鈷鐵硼層245a和夾著中間層245b的第二含鈷鐵硼層245c。第一含鈷鐵硼層245A的厚度為約5 Å至約20 Å，例如約10 Å。第一含鈷鐵硼層245a中硼（B）的重量百分比（wt％）為約10wt％至約40wt％之間，例如約20wt％至40wt％之間，例如約25wt％和約40wt％之間。第一含鈷鐵硼層245a中的鐵的重量百分比為約20wt％至約60wt％之間，例如約40wt％至60wt％之間，例如約45wt％至約60wt％之間。
第二含鈷鐵硼層245c具有約5 Å至約20 Å的厚度，例如約10 Å。第二含鈷鐵硼層245c中的硼（B）的重量百分比（wt％）為約10wt％至約40wt％之間，例如約20wt％至40wt％之間，例如約25wt％至約40 wt％之間。第二含鈷鐵硼層245a中的鐵的重量百分比為約20wt％至約60wt％之間，例如約40wt％至60wt％之間，例如約45wt％至約60wt％之間。
磁儲存層245的中間層245b包括含鉭層、含鉬層和含鎢層中的至少一者或多者的一層或多層。中間層245b的厚度為約0 Å至約8 Å，例如約為3 Å。
膜堆疊包括設置在磁儲存層245上方的覆蓋層250。在一個實施例中，覆蓋層250夾在磁儲存層245和硬遮罩255之間。覆蓋層250用於MTJ堆疊的頂部以保護堆疊免受腐蝕，並且還用作用於硬遮罩蝕刻的蝕刻停止層。在一個實施例中，覆蓋層250包括單層。在另一個實施例中，覆蓋層250由複數個層所形成。在該實施例中，覆蓋層250包括第一層250a、第二層250b、第三層250c和第四層250d。
第一層250a包括一層或多層含氧層，例如含鐵氧化物材料。在一個實施例中，含氧層是鐵氧化物材料、鈷鐵氧化物材料、鈷鐵硼氧化物材料、鎳鐵氧化物材料、鐵硼氧化物材料及其組合中的一者或多者。第一層250a的厚度在大約0 Å到大約15 Å之間，例如介於大約2 Å和大約10 Å之間。
在一個實施例中，第一層250a透過在磁儲存層245上濺射（即PVD沉積處理）含鐵金屬來製造。在該實施例中，含鐵金屬隨後在含氧的周圍環境中被氧化。含氧的周圍環境可以在處理室中形成，或者含鐵的金屬可以暴露在大氣中以形成含鐵的氧化物材料。在另一個實施例中，含鐵金屬在含氧氣體存在下反應地被濺射在磁性儲存層245上，以形成含鐵氧化物材料。在該實施例中，含氧氣體以約1 sccm和約60 sccm之間的流速輸送到處理環境，例如約10 sccm和約30 sccm之間，例如約20 sccm。
將氧氣暴露以促進鐵材料氧化的時間段介於約1秒至約180秒之間，例如，在約5秒至約60秒之間。在一個實例中，含鐵金屬暴露於含氧環境（大氣或含氧氣體）約10秒的時間段，這導致膜堆疊顯示出約581Oe的矯頑場(coercive field)（Hc ），和約41kT的資料保留屏障（Eb ）。在另一個實例中，含鐵金屬暴露於含氧環境（大氣或含氧氣體）約30秒的時間段，這導致膜堆疊顯示出約918Oe的矯頑場（Hc）和約45kT的資料保留屏障（Eb）。在另一個實例中，含鐵金屬暴露於含氧環境（大氣或含氧氣體）約60秒的時間段，這導致膜堆疊顯示出約1029Oe的矯頑場（Hc）和約51kT的資料保留屏障（Eb）。
在又一個實施例中，將含鐵氧化物材料直接濺射在磁儲存層245上以形成含鐵氧化物材料。在一者或多者前述實施例中，鐵金屬的氧化是原位進行的，以避免隨後的大氣暴露和天然鐵氧化物的形成。
將含鐵氧化物材料用於與磁儲存層245直接接合的覆蓋層250a能夠實現多種益處。含鐵氧化物材料具有塊狀PMA，其比傳統的覆蓋層材料更強，這增加了MTJ的PMA。此外，由於PMA增加，在覆蓋層250a和磁儲存層245之間的界面處對硼的依賴性會降低，並且在某些實施例中，基本上消除了硼，硼通常在MTJ的熱處理期間從界面擴散開。另外，可以透過控制含鐵氧化物材料的厚度來調節PMA。因此，可以使用足夠薄的含鐵氧化物材料層，其提供合適的PMA，同時避免膜表面粗糙度的不希望的增加，同時避免對MTJ的TMR的影響。結果，改善了MTJ性能，例如電性能、材料穩定性、可調性和可製造性。
第二層250b包括一層或多層含釕層及/或含銥層。第二層250b的厚度在約0 Å至約30 Å之間，例如約為20 Å。第三層250c包括一層或多層含鉭材料。第三層250c的厚度在大約0 Å到大約30 Å之間，例如大約10 Å。第四層250d包括含銥層和含釕層中的一者或多者，例如，一個或多個含銥層。第四層250d的厚度在約0 Å至約50 Å的範圍內，例如約為30 Å。
在一個實施例中，覆蓋層250包括可選層250x。可選層250x設置在第一層250a和第二層250b之間。在一個實施例中，可選層250x包括一層或多層含銥層及/或含釕層。在另一個實施例中，可選層250x是含鐵的氧化物材料，例如上文描述的彼等。可選層250x的厚度在約0 Å至約30 Å之間，例如約為20 Å。
在實施例中，當覆蓋層250包括可選層250x，而不使用第二層250b。在這樣的實施例中，可選層250x在第一層250a上方。在一個實施例中，可選層250x直接設置在第一層250a上並與第一層250a接觸。
圖3A-3D示出了如上所述的覆蓋層250的各種實施例。圖3A示出了包括第一層250a的覆蓋層250;可選層250x，其設置在第一層250a上方;第二層250b，其設置在可選層250x上方;第三層250c，其設置在第二層250b上方;第四層250d，其設置在第三層250c上方。上文討論了層250a、250x、250b、250c、250d中的每一者的材料、組成和厚度範圍。
圖3B示出了包括第一層250a的覆蓋層250;第二層250b，其設置在第一層250a上方;第三層250c，其設置在第二層250b上方;第四層250d，其設置在第三層250c上方。上文討論了層250a，250b，250c，250d中之每一者的材料、組成和厚度範圍。
圖3C示出了包括第一層250a的覆蓋層250;可選層250x，其設置在第一層250a上方;第三層250c，其設置在可選層250x上方;第四層250d，其設置在第三層250c上方。上文討論了層250a，250x，250c，250d中之每一者的材料、組成和厚度範圍。
圖3D示出了覆蓋層250，其包括第一層250a和設置在第一層250a上方的可選層250x。上文討論了層250a、250x中之每一者的材料、組成和厚度範圍。
圖2A-2C示出了示例性MTJ膜堆疊，其中緩衝層、SyF耦合層和覆蓋層中的一者或多者不是由釕製造的。在一些實施例中，MTJ膜堆疊包括基於鈷鐵硼的緩衝層205/205'，其可選地可包含一些氮化鉭及/或鉭。鈷鐵硼層可以設置在含氮化鉭及/或鉭層之上方或之下。基於鈷鐵硼的緩衝層的硼的重量百分比應大於約10wt％，例如，大於約25wt％。在一些實施例中，銥、釕、銠及/或鉻可以用作SyF耦合層220。在一些實施例中，銥及/或釕可以是用於覆蓋層250的頂層金屬。
使用基於鈷鐵硼的緩衝層代替含釕的緩衝層已證明隧道磁阻（TMR）的增加，且即使在高達450℃的溫度下退火之後也具有優異的磁性釘扎。實現了高SyF耦合、釘扎層和參考層的高垂直磁異向性，以及自由層的可控垂直磁異向性。實現鈷鐵硼緩衝層（具有25wt％的硼）的一些實施例顯示出與傳統的鉭/釕/鉭緩衝層相比，超過10％的TMR（％）的改善。鈷鐵硼層阻止從底部觸點進入MTJ膜堆疊的粗糙度的增加。
此外，即使在高達450℃的溫度下退火，在SyF耦合層和覆蓋層中用銥代替釕也展示了TMR（％）增加。實現含有銥的SyF耦合層的一些實施例顯示出與傳統的含釕的SyF耦合層相比，超過10％的TMR（％）的改善。此外，透過消除SyF耦合層和覆蓋層中的釕，膜TMR會透過消除釕向MgO的擴散來增強。氧化銥的熱穩定性可能高於氧化釕，這有助於消除擴散。
諸如圖2A-2C的配置，其提供了優於傳統膜堆疊的優點。第一個優點是即使採用高溫熱處理，緩衝層也保持非晶態，並阻擋底部觸點的紋理。第二個優點是由銥帶來的釘扎層之間的強反平行耦合。第三個優點是透過使用新的緩衝層並從堆疊中移除釕來改善TMR。該等優點導致更高的MTJ性能（例如高TMR、高SyF耦合、釘扎層和參考層的高垂直磁異向性，以及自由層的可控垂直磁異向性）和改良的可製造性。MTJ膜堆疊可用於製造用於STT-MRAM應用的記憶體單元以及使用MTJ作為單元構建塊的其他記憶體和邏輯元件。物理氣相沉積系統（例如ENDURA®STT MRAM）可用於沉積MTJ膜堆疊，而用於高性能STT-MRAM晶片。如本文所述，能夠維持高溫熱處理的MTJ膜堆疊改善了MTJ的電學和磁學性質。
表1和表2顯示了用於在基板上形成磁隧道接合區（MTJ）結構的膜堆疊的示例性組合物。用於硬遮罩層和底部觸點層的材料、組合物和厚度是本領域普通技術人員已知的。
如上所述（由250x表示），覆蓋層內的另外的（和任選的）銥及/或釕層可以放置在含氧層的頂部。該層的厚度可以在約0 Å至約30 Å之間。在一些實施例中，當使用額外的銥及/或釕層時，不使用覆蓋層的鈷鐵硼層。
表1
表2
儘管已經參考特定實施例描述了本文的揭示內容，但是應該理解，該等實施例僅僅是對本發明的原理和應用的說明。對於本領域技術人員顯而易見的是，在不脫離本發明的精神和範圍的情況下，可以對本發明的方法和裝置進行各種修改和變化。因此，本發明旨在包括在所附請求項及其等同物的範圍內的修改和變化。
1‧‧‧表
2‧‧‧表
3‧‧‧層
5‧‧‧鈷層
100‧‧‧處理
101‧‧‧操作
102‧‧‧操作
103‧‧‧操作
104‧‧‧操作
106‧‧‧操作
200‧‧‧基板
204‧‧‧底部觸點
205a'‧‧‧層
205b‧‧‧層
205b'‧‧‧層
205c‧‧‧層
205c'‧‧‧層
210'‧‧‧催化層
210‧‧‧催化層
215'‧‧‧第一釘扎層
215‧‧‧第一釘扎層
215a'‧‧‧層
215a‧‧‧層
215b'‧‧‧層
215b‧‧‧層
220‧‧‧耦合層
225‧‧‧第二釘扎層
225a‧‧‧層
225b‧‧‧層
230‧‧‧結構阻擋層
235‧‧‧磁參考層
240‧‧‧隧道阻擋層
245‧‧‧磁存儲層
245a‧‧‧層
245b‧‧‧中間層
245c‧‧‧層
250‧‧‧覆蓋層
250a‧‧‧第一層
250b‧‧‧第二層
250c‧‧‧第三層
250d‧‧‧第四層
250x‧‧‧可選層
255‧‧‧硬遮罩
因此，欲詳細地理解本發明的上述特徵，可以透過參考實施例而獲得上文簡要概述的本發明的更具體的描述，其中一些實施例在附圖中示出。然而，應注意，附圖僅示出了示例性實施例，因此不應視為限制其範圍，並且可允許其他同等有效的實施例。
圖1描繪了說明根據本文描述的一個實施例的用於製造磁隧道接合區（MTJ）結構的方法的流程圖。
圖2A示出了根據本文描述的實施例的膜堆疊的一部分的示意圖。
圖2B示出了根據本文描述的實施例的膜堆疊的一部分的示意圖。
圖2C示出了根據本文描述的實施例的膜堆疊的一部分的示意圖。
圖3A示出了根據本文描述的實施例的覆蓋層的示意圖。
圖3B示出了根據本文描述的實施例的覆蓋層的示意圖。
圖3C示出了根據本文描述的實施例的覆蓋層的示意圖。
圖3D示出了根據本文描述的實施例的覆蓋層的示意圖。
為了便於理解，在可能的情況下，使用相同的元件符號來表示附圖中共有的相同元件。可以預期的是，一個實施例的元件和特徵可以有利地併入其他實施例中而無需進一步敘述。然而，應注意，附圖僅示出了本發明的典型實施例，因此不應認為是對其範圍的限制，因為本發明可允許其他同等有效的實施例。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無

Claims (20)

  1. 一種磁隧道接合區膜堆疊，其包括： 一緩衝層; 一催化層，其設置在該緩衝層上; 一第一釘扎層，其設置在該催化層上方; 一合成亞鐵磁（SyF）耦合層，其設置在該第一釘扎層上方; 一第二釘扎層，其設置在該SyF耦合層上方; 一結構阻擋層，其設置在該第二釘扎層上方; 一磁參考層，其設置在該結構阻擋層上方; 一隧道阻擋層，其設置在該磁參考層上方; 一磁儲存層，其設置在該隧道阻擋層上方; 一覆蓋層，其設置在該磁儲存層上方，其中該覆蓋層包括一含鐵氧化物材料層。
  2. 如請求項1所述之膜堆疊，其中該覆蓋層進一步包括： 一含銥層、一含釕層或其組合中的一者或多者。
  3. 如請求項1所述之膜堆疊，其中該含鐵氧化物材料層是選自由一鈷鐵氧化物材料、一鈷鐵硼氧化物材料、一鎳鐵氧化物材料、一鐵硼氧化物材料及其組合所組成的群組的一材料。
  4. 如請求項3所述之膜堆疊，其中該含鐵氧化物材料層設置在該磁儲存層上並與該磁儲存層接觸。
  5. 如請求項3所述之膜堆疊，其中該覆蓋層進一步包括： 一含鉭層。
  6. 如請求項4所述之膜堆疊，其中該覆蓋層包括： 一含銥層、一含釕層或它們的組合，其設置在該含鐵氧化物材料層上且與該含鐵氧化物材料層接觸。
  7. 如請求項1所述之膜堆疊，其中該含鐵氧化物材料層的一厚度在2 Å和10 Å之間。
  8. 如請求項1所述之膜堆疊，其中該SyF耦合層包括： 一含銥層。
  9. 如請求項1所述之膜堆疊，其中該緩衝層包括： 一含鈷鐵硼層。
  10. 如請求項9所述之膜堆疊，其中該緩衝層中的硼的重量百分比為20wt％至40wt％。
  11. 如請求項1所述之膜堆疊，其中該催化層包括： （a）一含鎳鉻層，或（b）一含鉑層、一含銥層和一含釕層中的一者或多者。
  12. 如請求項11所述之膜堆疊，其中： 該催化層包含一含鎳鉻層;和 該緩衝層進一步包括一含氮化鉭層和一含鉭層中的一者或多者，其中該緩衝層的該含鈷鐵硼層設置在該緩衝層的該含氮化鉭層以及該緩衝層的該含鉭層中的一者或多者上方。
  13. 如請求項9所述之膜堆疊，其中， 該催化層包括一含鉑層、一含銥層和一含釕層中的一者或多者;和 該緩衝層還包括一含氮化鉭層和一含鉭層中的一者或多者，其中該緩衝層的一含鈷鐵硼層設置在該緩衝層的該含氮化鉭層和該緩衝層的該含鉭層中的一者或多者下方。
  14. 一種磁隧道接合區膜堆疊，其包括： 一緩衝層，其中該緩衝層包括一含鈷鐵硼層; 一催化層，其設置在該緩衝層上; 一第一釘扎層，其設置在該催化層上方; 一合成亞鐵磁（SyF）耦合層，其設置在該第一釘扎層上方，其中，該SyF耦合層包括一含銥層; 一第二釘扎層，其設置在該SyF耦合層上方; 一結構阻擋層，其設置在該第二釘扎層上; 一磁參考層，其設置在該結構阻擋層上方; 一隧道阻擋層，其設置在該磁參考層上方; 一磁儲存層，其設置在該隧道阻擋層上方; 一覆蓋層，其設置在該磁儲存層上方，其中該覆蓋層包括一含鐵氧化物材料層;和 一硬遮罩，其設置在該覆蓋層上方。
  15. 如請求項14所述之膜堆疊，其中該含鐵氧化物材料層設置在該磁儲存層上並與該磁儲存層接觸。
  16. 如請求項15所述之膜堆疊，其中該含鐵氧化物材料層是選自由一鈷鐵氧化物材料、一鈷鐵硼氧化物材料、一鎳鐵氧化物材料、一鐵硼氧化物材料及其組合所組成的群組的一材料。
  17. 如請求項14所述之膜堆疊，其中一含銥層、一含釕層或其組合設置在該含鐵氧化物材料層上且與該含鐵氧化物材料層接觸。
  18. 一種磁隧道接合區膜堆疊，其包括： 一緩衝層; 一催化層，其設置在該緩衝層上並與該緩衝層接觸; 一第一釘扎層，其設置在該催化層上並與該催化層接觸; 一合成亞鐵磁（SyF）耦合層，其設置在該第一釘扎層上並與該第一釘扎層接觸; 一第二釘扎層，其設置在該SyF耦合層上並與該SyF耦合層接觸; 一結構阻擋層，其設置在該第二釘扎層上並與該第二釘扎層接觸; 一磁性參考層，其設置在該結構阻擋層上並與該結構阻擋層接觸; 一隧道阻擋層，其設置在該磁性參考層上並與該磁性參考層接觸; 一磁儲存層，其設置在該隧道阻擋層上並與該隧道阻擋層接觸; 一覆蓋層，其設置在該磁儲存層上並與該磁儲存層接觸，其中該覆蓋層包括一含鐵氧化物材料層;和 一硬遮罩，其設置在該覆蓋層上並與該覆蓋層接觸。
  19. 如請求項18所述之膜堆疊，其中該含鐵氧化物材料層是選自由一鈷鐵氧化物材料、一鈷鐵硼氧化物材料、一鎳鐵氧化物材料、一鐵硼氧化物材料及其組合所組成的群組的一材料。
  20. 如請求項18所述之膜堆疊，其中一含銥層、一含釕層或其組合設置在該含鐵氧化物材料層上且與該含鐵氧化物材料層接觸。
TW108107166A 2018-03-30 2019-03-05 具有可調的高垂直磁異向性之磁隧道接合區 TWI833736B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862650444P 2018-03-30 2018-03-30
US62/650,444 2018-03-30

Publications (2)

Publication Number Publication Date
TW201943108A true TW201943108A (zh) 2019-11-01
TWI833736B TWI833736B (zh) 2024-03-01

Family

ID=

Also Published As

Publication number Publication date
US10636964B2 (en) 2020-04-28
JP2024069248A (ja) 2024-05-21
SG11202009090XA (en) 2020-10-29
US20210320247A1 (en) 2021-10-14
JP2021520061A (ja) 2021-08-12
JP7442580B2 (ja) 2024-03-04
CN111868946A (zh) 2020-10-30
EP3776679A1 (en) 2021-02-17
US20190305217A1 (en) 2019-10-03
KR20230119264A (ko) 2023-08-16
JP2022153384A (ja) 2022-10-12
US10998496B2 (en) 2021-05-04
WO2019190652A1 (en) 2019-10-03
JP7100150B2 (ja) 2022-07-12
US20200259078A1 (en) 2020-08-13
KR20200126006A (ko) 2020-11-05
EP3776679A4 (en) 2022-01-05

Similar Documents

Publication Publication Date Title
JP7133613B2 (ja) 高温熱処理に適した磁気トンネル接合
JP7442580B2 (ja) 調整可能な大きい垂直磁気異方性を有する磁気トンネル接合
JP2012182217A (ja) 半導体記憶装置
US10622047B2 (en) Free layer structure in magnetic random access memory (MRAM) for Mo or W perpendicular magnetic anisotropy (PMA) enhancing layer
TWI821274B (zh) 磁性穿隧接合結構及其製造方法
WO2018186982A1 (en) Dielectric encapsulation layers for magnetic tunnel junction devices using radio frequency sputtering
TWI738051B (zh) 自旋軌道轉矩磁性裝置與其製作方法
TWI811334B (zh) 具有耦合釘紮層晶格匹配的磁性穿隧接面
TWI833736B (zh) 具有可調的高垂直磁異向性之磁隧道接合區
TW202410499A (zh) 適於高溫熱處理之磁性穿隧接面
US10910557B2 (en) Apparatus and methods of fabricating a magneto-resistive random access memory (MRAM) device
KR20090114682A (ko) 자기터널접합 장치