KR20230109758A - 픽셀 구동 회로 및 그 구동 방법과 디스플레이 패널 - Google Patents

픽셀 구동 회로 및 그 구동 방법과 디스플레이 패널 Download PDF

Info

Publication number
KR20230109758A
KR20230109758A KR1020237021808A KR20237021808A KR20230109758A KR 20230109758 A KR20230109758 A KR 20230109758A KR 1020237021808 A KR1020237021808 A KR 1020237021808A KR 20237021808 A KR20237021808 A KR 20237021808A KR 20230109758 A KR20230109758 A KR 20230109758A
Authority
KR
South Korea
Prior art keywords
module
transistor
terminal
voltage
driving
Prior art date
Application number
KR1020237021808A
Other languages
English (en)
Inventor
언칭 궈
추이리 가이
캉관 판
쥔펑 리
뤼보 싱
Original Assignee
윤구(구안) 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN202110738517.0A external-priority patent/CN113284454A/zh
Priority claimed from CN202111415701.8A external-priority patent/CN114724508B/zh
Priority claimed from CN202111485817.9A external-priority patent/CN114023260A/zh
Application filed by 윤구(구안) 테크놀로지 컴퍼니 리미티드 filed Critical 윤구(구안) 테크놀로지 컴퍼니 리미티드
Publication of KR20230109758A publication Critical patent/KR20230109758A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 출원의 실시예는 픽셀 회로 및 그 구동 방법과 디스플레이 패널을 개시한다. 상기 픽셀 회로는 구동 모듈, 데이터 기입 모듈, 제1 보상 모듈, 제2 보상 모듈, 발광 모듈, 저장 모듈 및 커플링 모듈을 포함하고; 데이터 기입 모듈은 구동 모듈의 제어단에 데이터 전압과 관련된 전압을 기입하도록 구성되며; 구동 모듈은 제어단의 전압에 따라 발광 모듈에 구동 신호를 제공하여, 발광 모듈이 발광하도록 구동하고; 제2 보상 모듈의 제1단은 구동 모듈의 제어단에 연결되며, 제2 보상 모듈의 제2단은 제1 보상 모듈의 제1단에 연결되고, 제1 보상 모듈의 제2단은 구동 모듈의 제1단에 연결되며, 제1 보상 모듈은 구동 모듈에 대해 임계값 보상을 수행하도록 구성되고; 커플링 모듈은 점프 전압을 제2 보상 모듈의 제2단 또는 내부 노드 중 적어도 일단에 커플링하도록 구성된다.

Description

픽셀 구동 회로 및 그 구동 방법과 디스플레이 패널
본 출원은 2021년 11월 25일에 중국 특허청에 제출된 출원번호가 202111415701.8인 중국 특허 출원의 우선권, 2021년 06월 30일에 중국 특허청에 제출된 출원번호가 202110738517.0인 중국 특허 출원의 우선권 및 2021년 12월 07일에 중국 특허청에 제출된 출원번호가 202111485817.9인 중국 특허 출원의 우선권을 주장하는바, 상기 출원의 전부 내용은 참조로서 본 출원에 포함된다.
[기술 분야]
본 출원의 실시예는 디스플레이 기술분야에 관한 것으로, 예를 들어 픽셀 회로 및 그 구동 방법과 디스플레이 패널에 관한 것이다.
유기 발광 다이오드 디스플레이 패널은 전류 구동의 방식을 통해 발광하기 때문에, 구동 소자의 특성은 디스플레이의 계조(gray level) 휘도에 영향을 미치게 되며, 상이한 픽셀에 대응하는 구동 소자의 특징 차이가 매우 클 경우, 화질이 불균일한 현상이 쉽게 발생하게 된다.
관련 기술에서 통상적으로 픽셀 회로의 문턱 전압을 보상하는 방식을 사용하여 디스플레이 화면 전체의 휘도 균일성을 향상시키지만, 픽셀 회로의 문턱 전압은 완전하게 보상 받지 못하여, 낮은 계조에서 디스플레이 휘도의 균일성이 비교적 못하다.
본 출원의 실시예는 임계값 보상 효과를 개선하고, 디스플레이 휘도의 균일성을 향상시키기 위한 픽셀 회로 및 그 구동 방법과 디스플레이 패널을 제공한다.
제1 측면에서, 본 출원의 실시예는 픽셀 회로를 제공하고, 상기 픽셀 회로는 구동 모듈, 데이터 기입 모듈, 제1 보상 모듈, 제2 보상 모듈, 발광 모듈, 저장 모듈 및 커플링 모듈; 을 포함하며;
상기 데이터 기입 모듈은 상기 구동 모듈의 제어단에 데이터 전압과 관련된 전압을 기입하도록 구성되고;
상기 구동 모듈은 제어단의 전압에 따라 상기 발광 모듈에 구동 신호를 제공하여, 상기 발광 모듈이 발광하도록 구동하며;
상기 제2 보상 모듈의 제1단은 상기 구동 모듈의 제어단에 연결되고, 상기 제2 보상 모듈의 제2단은 상기 제1 보상 모듈의 제1단에 연결되며, 상기 제1 보상 모듈의 제2단은 상기 구동 모듈의 제1단에 연결되고, 상기 제1 보상 모듈은 상기 구동 모듈에 대해 임계값 보상을 수행하도록 구성되며;
상기 저장 모듈은 상기 구동 모듈의 제어단의 전압을 저장하도록 구성되고, 상기 커플링 모듈은 점프 전압 또는 고정 전압을 상기 제2 보상 모듈의 제2단 또는 내부 노드 중 적어도 일단에 커플링하도록 구성된다.
제2 측면에서, 본 출원의 실시예는 픽셀 회로의 구동 방법을 더 제공하고, 상기 픽셀 회로는 구동 모듈, 데이터 기입 모듈, 제1 보상 모듈, 제2 보상 모듈, 발광 모듈, 저장 모듈 및 커플링 모듈을 포함하고; 상기 데이터 기입 모듈은 상기 구동 모듈에 연결되고, 상기 제2 보상 모듈의 제1단은 상기 구동 모듈의 제어단에 연결되며, 상기 제2 보상 모듈의 제2단은 상기 제1 보상 모듈의 제1단에 연결되고, 상기 제1 보상 모듈의 제2단은 상기 구동 모듈의 제1단에 연결되며, 상기 저장 모듈은 상기 구동 모듈의 제어단에 연결되고, 상기 커플링 모듈의 제1단은 점프 전압에 접속되며, 상기 커플링 모듈의 제2단은 상기 제2 보상 모듈의 제2단 또는 내부 노드에 연결되고;
상기 픽셀 회로의 구동 방법은 다음과 같은 단계를 포함한다.
데이터 기입 및 임계값 보상 단계에서, 상기 데이터 기입 모듈이 상기 구동 모듈의 제어단에 데이터 전압과 관련된 전압을 기입하도록 제어하고, 상기 제1 보상 모듈이 상기 구동 모듈에 대해 임계값 보상을 수행하도록 제어하며;
보상 조정 단계에서, 상기 커플링 모듈이 점프 전압 또는 고정 전압을 상기 제2 보상 모듈의 제2단 또는 내부 노드 중 적어도 일단에 커플링하도록 제어한다.
제3 측면에서, 본 출원의 실시예는 디스플레이 패널을 더 제공하고, 상기 디스플레이 패널은 본 출원의 제1 측면에 제공된 픽셀 회로를 포함한다.
본 발명의 실시예에서 제공하는 기술방안에 있어서, 구동 모듈의 문턱 전압을 보상한 후, 커플링 모듈을 통해 점프 전압을 제2 보상 모듈의 제2단 또는 내부 노드 중의 적어도 일단에 커플링하여, 제2 보상 모듈의 제2단 또는 그 내부 노드의 전위를 변경하고, 제2 보상 모듈이 구동 모듈의 제어단과 연결되기 때문에, 제2 보상 모듈의 제2단 또는 그 내부 노드의 전위가 변화할 경우, 구동 모듈의 제어단의 전위를 미세조정하여, 임계값 보상 효과를 개선할 수 있으므로, 낮은 계조에서, 구동 모듈은 이의 제어단의 전압을 미세조정하는 작용 하에, 상이한 픽셀 회로가 동일한 계조 전압에서 생성한 구동 전류가 같도록 보장할 수 있고, 발광 모듈의 발광 휘도를 동일하게 하며, 나아가 휘도의 균일성을 향상시키고, 디스플레이 효과를 개선하는데 유리하다. 구동 주파수가 변화하더라도, 합리적인 레벨 커플링을 통해, 양호한 보상 효과를 실현할 수 있다.
도 1은 본 출원의 실시예에서 제공하는 픽셀 회로의 구조 개략도이다.
도 2는 본 출원의 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이다.
도 3은 본 출원의 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이다.
도 4는 본 출원의 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이다.
도 5는 본 출원의 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이다.
도 6은 본 출원의 실시예에서 제공하는 픽셀 회로의 제어 시퀀스 다이어그램이다.
도 7은 본 출원의 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이다.
도 8은 본 출원의 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이다.
도 9는 본 출원의 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이다.
도 10은 본 출원의 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이다.
도 11은 본 출원의 실시예에서 제공하는 픽셀 회로의 구동 방법의 흐름도이다.
도 12는 본 출원의 실시예에서 제공하는 디스플레이 패널의 구조 개략도이다.
도 13은 관련 기술의 픽셀 회로의 구조 개략도이다.
도 14는 본 출원의 다른 실시예에서 제공하는 픽셀 회로의 구조 개략도이다.
도 15는 본 출원의 다른 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이다.
도 16은 본 출원의 다른 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이다.
도 17은 본 출원의 다른 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이다.
도 18은 본 출원의 다른 실시예에서 제공하는 누전 제어 신호 라인 및 발광 제어 신호 라인의 시퀀스 다이어그램이다.
도 19는 본 출원의 다른 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이다.
도 20은 본 출원의 다른 실시예에서 제공하는 픽셀 회로의 시퀀스 다이어그램이다.
도 21은 본 출원의 다른 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이다.
도 22는 본 출원의 다른 실시예에서 제공하는 시뮬레이션 신호의 파형도이다.
도 23은 본 출원의 다른 실시예에서 제공하는 디스플레이 장치의 구조 개략도이다.
도 24는 본 출원의 다른 실시예에서 제공하는 픽셀 구동 회로의 회로 구조 개략도이다.
도 25는 본 출원의 다른 실시예에서 제공하는 픽셀 구동 회로의 회로 구조 개략도이다.
도 26은 본 출원의 다른 실시예에서 제공하는 픽셀 구동 회로의 시퀀스 다이어그램이다.
도 27은 본 출원의 다른 실시예에서 제공하는 픽셀 구동 회로의 회로 구조 개략도이다.
도 28은 본 출원의 다른 실시예에서 제공하는 또 다른 픽셀 구동 회로의 회로 구조 개략도이다.
도 29는 본 출원의 다른 실시예에서 제공하는 또 다른 픽셀 구동 회로의 회로 구조 개략도이다.
도 30은 본 출원의 다른 실시예에서 제공하는 픽셀 구동 회로의 회로 구조 개략도이다.
도 31은 본 출원의 다른 실시예에서 제공하는 또 다른 픽셀 구동 회로의 회로 구조 개략도이다.
도 32는 본 출원의 다른 실시예에서 제공하는 픽셀 구동 회로의 시퀀스 다이어그램이다.
도 33은 본 출원의 다른 실시예에서 제공하는 픽셀 구동 회로의 회로 구조 개략도이다.
도 34는 본 출원의 다른 실시예에서 제공하는 또 다른 픽셀 구동 회로의 회로 구조 개략도이다.
도 35는 본 출원의 다른 실시예에서 제공하는 픽셀 구동 회로의 시퀀스 다이어그램이다.
도 36은 본 출원의 다른 실시예에서 제공하는 픽셀 구동 회로의 회로 구조 개략도이다.
도 37은 본 출원의 다른 실시예에서 제공하는 또 다른 픽셀 구동 회로의 회로 구조 개략도이다.
도 38은 본 출원의 다른 실시예에서 제공하는 픽셀 구동 회로의 시퀀스 다이어그램이다.
도 39는 본 출원의 다른 실시예에서 제공하는 디스플레이 패널의 구조 개략도이다.
도 40은 본 출원의 다른 실시예에서 제공하는 디스플레이 장치의 구조 개략도이다.
배경 기술에서 언급한 바와 같이, 픽셀 회로는 낮은 계조에서 휘도 균일성이 못한 문제가 존재한다. 관련 기술에서 통상적으로 7T1C 아키텍쳐의 픽셀 회로를 사용하여 구동 모듈(구동 트랜지스터)의 문턱 전압을 보상하는데, 보상 모듈이 턴온될 경우, 구동 모듈의 문턱 전압과 서로 관련되는 데이터 전압이 저장 커패시터에 기입되며, 따라서, 커패시터에는 구동 모듈의 문턱 전압 정보가 저장된다. 하지만 보상 모듈에 대응하는 라인 주사 시간이 비교적 짧기 때문에, 커패시터에 저장된 문턱 전압 정보의 오차가 비교적 커서, 구동 모듈의 문턱 전압은 완전하게 보상 받지 못하게 된다. 또한 픽셀 회로의 작동 과정에서, 구동 모듈의 문턱전압이하 스윙(Subthreshold Swing, SS)이 파동이 발생하여, 동일한 계조에서, 상이한 구동 모듈에 의해 생성된 구동 전류가 일치하지 않아, 보상 효과가 이상적이지 못하며, 나아가 낮은 계조에서 디스플레이할 경우 휘도의 균일성이 못한 문제를 초래한다.
상기와 같은 문제를 감안하여, 본 출원의 실시예는 디스플레이 휘도의 균일성을 향상시키고, 디스플레이 효과를 개선하기 위한 픽셀 회로를 제공한다. 도 1은 본 출원의 실시예에서 제공하는 픽셀 회로의 구조 개략도이고, 도 1을 참조하면, 본 출원의 실시예에서 제공하는 픽셀 회로는 구동 모듈(110), 데이터 기입 모듈(120), 제1 보상 모듈(130), 제2 보상 모듈(140), 발광 모듈(150), 저장 모듈(160) 및 커플링 모듈(170)을 포함하며; 데이터 기입 모듈(120)은 구동 모듈(110)의 제어단(g)에 데이터 전압과 관련되는 전압을 기입하도록 구성되고; 구동 모듈(110)은 제어단(g)의 전압에 따라 발광 모듈(150)에 구동 신호를 제공하여, 발광 모듈(150)이 발광하도록 구동하며;
제2 보상 모듈(140)의 제1단은 구동 모듈(110)의 제어단(g)에 연결되고, 제2 보상 모듈(140)의 제2단은 제1 보상 모듈(130)의 제1단에 연결되며, 제1 보상 모듈(130)의 제2단은 구동 모듈(110)의 제1단에 연결되고, 제1 보상 모듈(130)은 구동 모듈(110)에 대해 임계값 보상을 수행하도록 구성되며; 저장 모듈(160)은 구동 모듈(110)의 제어단(g)의 전압을 저장하도독 구성되고, 커플링 모듈(170)은 점프 전압(V1)을 제2 보상 모듈(170)의 제2단 또는 내부 노드 중의 적어도 일단에 커플링하도록 구성된다.
예시적으로, 제1 보상 모듈(130)과 제2 보상 모듈(140)은 구동 모듈(110)의 제어단(g)과 제1단 사이에 순차적으로 연결되고, 커플링 모듈(170)은 제1 보상 모듈(130)과 제2 보상 모듈(140)이 연결된 일단에 연결되며, 커플링 모듈(170)은 제1 보상 모듈(130)이 구동 모듈(110)의 임계값을 보상한 후, 점프 전압(V1)을 제2 보상 모듈(140)의 제2단 또는 그 내부 노드 중의 적어도 일단에 커플링하도록 구성되어, 구동 모듈(110)의 제어단(g)의 전압을 미세조정하는 작용을 한다. 데이터 기입 모듈(120)은 구동 모듈(110)의 제2단에 연결될 수 있으며, 데이터 기입 모듈(120)은 데이터 라인(Data)의 데이터 전압과 관련되는 전압을 구동 모듈(110)의 제어단(g)에 기입하고, 저장 모듈(160)에 구동 모듈(110)의 임계값과 관련되는 전압을 저장하도록 구성된다.
본 실시예에서, 픽셀 회로는 한 프레임의 화면을 디스플레이하는 시간 내에, 적어도 데이터 기입 및 임계값 보상 단계, 보상 조정 단계 및 발광 단계를 포함할 수 있다. 데이터 기입 및 임계값 보상 단계에서, 데이터 기입 모듈(120), 제1 보상 모듈(130) 및 제2 보상 모듈(140)이 턴온되고, 데이터 라인(Data)의 데이터 전압은 데이터 기입 모듈(120), 구동 모듈(110), 제1 보상 모듈(130) 및 제2 보상 모듈(140)을 통해 구동 모듈(110)의 제어단(g)에 기입되며, 제1 보상 모듈(130)을 통해 구동 모듈(110)의 문턱 전압에 대한 보상을 실현한다.
보상 조정 단계에서, 커플링 모듈(170)은 점프 전압(V1)을 제2 보상 모듈(140)의 제2단 또는 그 내부 노드 중의 적어도 일단에 커플링하여, 제2 보상 모듈(140)의 제2단 및/또는 그 내부 노드의 전위를 변경함으로써, 구동 모듈(110)의 제어단(g)의 전압을 미세조정할 수 있다. 예시적으로, 보상 과정에서, 보상을 거친 후의 구동 모듈(110)의 제어단(g)의 전압은 Vdata+Vth이어야 하며, 여기서, Vdata는 데이터 라인(Data)의 데이터 전압이고, Vth는 구동 모듈(110)의 문턱 전압이다. 하지만 제1 보상 모듈(130)의 온(on) 시간이 비교적 짧기 때문에 구동 모듈(110)의 제어단(g)의 전압이 Vdata+Vth와 같지 않게 되고, 또한 구동 모듈(110)의 문턱전압이하 스윙 문제로 인해, 데이터 기입 및 보상 단계가 끝난 후, 구동 모듈(110)의 제어단(g)의 전압과 Vdata+Vth 사이에 비교적 큰 오차가 존재하게 되어, 상이한 구동 모듈(110)이 동일한 계조 전압에서 생성한 구동 전류가 상이한 문제를 초래한다. 낮은 계조에서, 데이터 전압(Vdata)이 비교적으로 낮기 때문에, 미세한 오차라도 구동 전류에 비교적 큰 변화를 초래할 수 있다. 보상 조정 단계에서 구동 모듈(110)의 제어단(g)의 전압을 미세조정하는 것을 통해, 구동 모듈(110)이 발광 단계에서 이의 제어단(g)의 전압에 따라 생성한 구동 전류가 일치하도록 보장함으로써, 디스플레이 휘도의 균일성을 향상시키고, 나아가 디스플레이 효과를 개선한다.
본 출원의 실시예에서 제공하는 픽셀 회로에 있어서, 구동 모듈의 문턱 전압을 보상한 후, 커플링 모듈을 통해 점프 전압을 제2 보상 모듈의 제2단 또는 내부 노드 중의 적어도 일단에 커플링하여, 제2 보상 모듈의 제2단 또는 그 내부 노드의 전위를 변경하고, 제2 보상 모듈이 구동 모듈의 제어단에 연결되기 때문에, 제2 보상 모듈의 제2단 또는 그 내부 노드의 전위가 변화할 경우, 구동 모듈의 제어단의 전위를 미세조정하여, 임계값 보상 효과를 개선할 수 있으므로, 낮은 계조에서, 구동 모듈은 이의 제어단의 전압을 미세조정하는 작용 하에, 상이한 픽셀 회로가 동일한 계조 전압에서 생성한 구동 전류가 같도록 보장할 수 있고, 발광 모듈의 발광 휘도를 동일하게 하며, 나아가 휘도의 균일성을 향상시키고, 디스플레이 효과를 개선하는데 유리하다. 구동 주파수가 변화하더라도 합리적인 레벨 커플링을 통해, 양호한 보상 효과를 실현할 수 있다.
선택적으로, 본 실시예에서, 점프 전압(V1)은 제2 보상 모듈(140)이 턴오프된 후 점프한다. 다시 말하면, 픽셀 회로는 제1 보상 모듈(130)과 제2 보상 모듈(140)을 통해 구동 모듈(110)에 대한 임계값 보상을 완료한 후, 제2 보상 모듈(140)을 턴오프시키며, 이때 점프 전압(V1)은 하이 레벨에서 로우 레벨로 점프하거나, 로우 레벨에서 하이 레벨로 점프하고(실제 상황에 따라 구성 가능함), 커플링 모듈(170)의 제1단의 전위가 변화하므로, 커플링 모듈(170)의 커플링 작용을 트리거하여, 이의 제1단의 전압의 변화량을 제2단에 커플링하며, 즉 제1 노드(N1)의 전위가 커플링 모듈(170)에 의해 커플링되므로, 구동 모듈(110)의 제어단(g)의 전압을 미세조정하여, 임계값 보상 효과를 개선할 수 있다.
선택적으로, 도 2는 본 출원의 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이고, 도 2를 참조하면, 상기 기술방안의 기초상, 제1 보상 모듈(130)은 제1 트랜지스터(T1)를 포함하고, 제2 보상 모듈(140)은 제2 트랜지스터(T2)를 포함하며, 저장 모듈(160)은 제1 커패시터(C1)를 포함하고, 커플링 모듈(170)은 제2 커패시터(C2)를 포함하며; 제1 트랜지스터(T1)의 게이트는 제1 주사 라인(S1)에 연결되고, 제1 트랜지스터(T1)의 제1극은 구동 모듈(110)의 제1단에 연결되며, 제1 트랜지스터(T1)의 제2극은 제2 트랜지스터(T2)의 제2극에 연결되고, 제2 트랜지스터(T2)의 제1극은 구동 모듈(110)의 제어단(g)에 연결되며, 제2 트랜지스터(T2)의 게이트는 제2 주사 라인(S2)에 연결되고; 제1 커패시터(C1)의 제1극은 고정 전압에 연결되며, 제1 커패시터(C1)의 제2극은 구동 모듈(110)의 제어단(g)에 연결되고, 제2 커패시터(C2)의 제1극에는 펄스 전압이 접속되며, 제2 커패시터(C2)의 제2극은 제2 트랜지스터(T2)의 제2극에 연결된다.
예시적으로, 제1 커패시터(C1)는 고정 전압과 구동 모듈(110)의 제어단(g) 사이에 연결되고, 제1 커패시터(C1)는 구동 모듈(110)의 제어단(g)의 전압을 저장하도록 구성되며, 여기서, 고정 전압은 제1 전원 라인에 의해 제공되는 제1 전원 전압(VDD) 또는 외부 전압일 수 있다. 데이터 기입 및 보상 단계에서, 데이터 기입 모듈(120) 및 제1 트랜지스터(T1)는 제1 주사 라인(S1)의 주사 신호에 응답하여 턴온되고, 제2 트랜지스터(T2)는 제2 주사 라인(S2)의 주사 신호에 응답하여 턴온되며, 데이터 라인(Data)의 데이터 전압은 데이터 기입 모듈(120), 구동 모듈(110), 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)를 통해 구동 모듈(110)의 제어단(g)에 기입된다. 그 후 데이터 기입 모듈(120) 및 제1 트랜지스터(T1)는 제1 주사 라인(S1)의 주사 신호에 응답하여 턴오프되고, 제2 트랜지스터(T2)가 제2 주사 라인(S2)의 주사 신호에 응답하여 턴오프되면, 제2 커패시터(C2)의 제1극의 펄스 전압이 점프하고, 제1 노드(N1)의 전위가 변화하는데, 제2 트랜지스터(T2)가 오프(off) 상태이고 구동 모듈(110)의 제어단(g)의 전위가 제1 노드(N1)의 전위와 같지 않으므로, 제2 트랜지스터(T2)의 누전 작용 하에 구동 모듈(110)의 제어단(g)의 전압을 미세조정할 수 있으며, 낮은 계조에서, 상이한 픽셀 회로에 대해, 구동 모듈(110)이 생성한 구동 전류가 일치하도록 하여, 데이터 기입 및 보상 단계에서 구동 모듈(110)의 임계값 보상이 부족한 상황을 보상하고, 보상 효과를 개선하여, 디스플레이 휘도의 균일성을 향상시키는데 유리하다.
표 1은 7T1C 픽셀 회로를 사용하여 획득한 32 계조에서 패널 내 9개의 포인트의 휘도값이고, 표 2는 본 출원의 실시예에서 제공하는 픽셀 회로를 사용하여 32 계조에서 획득한 패널 내 동일한 9개의 포인트의 휘도값이다.

휘도값		 5.556 5.681 5.393
5.803 5.829 5.694
6.239 6.439 6.349
균일성 83.76%

휘도값		 5.525 5.563 5.425
5.586 5.607 5.482
5.671 5.768 5.664
균일성 94.05%
표 1 및 표 2 중의 데이터에 따르면, 구동 모듈(110)의 보상된 제어단(g)의 전압을 조정함으로써, 동일한 계조에서, 패널 휘도의 균일성을 현저하게 향상시켜, 보상 효과를 개선할 수 있음을 알 수 있다.
본 실시예에서, 점프 전압(V1)은 점프 능력을 구비한 펄스 신호, 즉, 펄스 전압이고, 제2 트랜지스터(T2)가 제2 주사 라인(S2)의 주사 신호에 응답하여 턴오프되면, 펄스 전압의 상승 에지 또는 하강 에지가 도래하여, 제2 커패시터(C2)의 제1극의 전압이 점프되도록 한다.
상기 기술방안에서, 제1 보상 모듈(130)과 제2 보상 모듈(140)이 응답하는 주사 신호가 상이하고, 제1 보상 모듈(130)과 제2 보상 모듈(140)은 동시에 턴온되지 않는다. 물론, 제1 보상 모듈(130)과 제2 보상 모듈(140)은 양자의 현상태 동기화를 실현하기 위해, 동일한 주사 라인에 연결될 수도 있다. 도 3은 본 출원의 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이고, 도 3을 참조하면, 제1 보상 모듈(130)은 제1 트랜지스터(T1)를 포함하고, 제2 보상 모듈(140)은 제2 트랜지스터(T2)를 포함하며, 저장 모듈(160)은 제1 커패시터(C1)를 포함하고, 커플링 모듈(170)은 제2 커패시터(C2)를 포함하며; 제1 트랜지스터(T1)의 게이트는 제2 주사 라인(S2)에 연결되고, 제1 트랜지스터(T1)의 제1극은 구동 모듈(110)의 제1단에 연결되며, 제1 트랜지스터(T1)의 제2극은 제2 트랜지스터(T2)의 제2극에 연결되고, 제2 트랜지스터(T2)의 제1극은 구동 모듈(110)의 제어단(g)에 연결되며, 제2 트랜지스터(T2)의 게이트는 제2 주사 라인(S2)에 연결되고; 제1 커패시터(C1)의 제1극은 고정 전압에 연결되고, 제1 커패시터(C1)의 제2극은 구동 모듈(110)의 제어단(g)에 연결되며, 제2 커패시터(C2)의 제1극에는 펄스 전압이 접속되고, 제2 커패시터(C2)의 제2극은 제2 트랜지스터(T2)의 제2극에 연결된다.
예시적으로, 본 실시예에서, 제1 트랜지스터(T1)는 듀얼 게이트 트랜지스터일 수 있고, 도 3에 결합하면, 제1 트랜지스터(T1)는 2개의 서브 트랜지스터(T1-1 및 T1-2)를 포함하고, 2개의 서브 트랜지스터의 게이트는 단락된다. 제1 트랜지스터(T1)를 듀얼 게이트 트랜지스터로 구성함으로써, 제1 트랜지스터(T1)가 턴오프된 후, 제1 트랜지스터(T1)의 누설 전류를 감소시켜, 구동 모듈(110)의 제어단(g)의 전압의 안정성을 유지하고, 커플링 모듈(170)과 제2 트랜지스터(T2)가 제어단(g)의 전압을 조정하는데 큰 간섭이 발생하는 것을 방지할 수 있다. 또한, 제1 트랜지스터(T1)와 제2 트랜지스터(T2)의 게이트는 동일한 주사 라인(제2 주사 라인(S2))에 연결되어, 제1 트랜지스터(T1)와 제2 트랜지스터(T2)가 동시에 턴온 또는 턴오프되는 것을 실현한다. 그 작동 과정은 상기 기술방안 중의 관련 설명을 참조할 수 있으며, 여기서 반복하지 않는다. 선택적으로, 제1 트랜지스터(T1)의 서브 트랜지스터(T1-1 및 T1-2)의 단락된 게이트는 제1 주사 라인(S1)과 연결될 수 있다.
선택적으로, 도 4는 본 출원의 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이고, 도 4를 참조하면, 제1 보상 모듈(130)은 제1 트랜지스터(T1)를 포함하고, 제2 보상 모듈(140)은 제2 트랜지스터(T2)를 포함하며, 제2 트랜지스터(T2)는 듀얼 게이트 트랜지스터이고, 제2 트랜지스터(T2)는 제1 서브 트랜지스터(T2-1) 및 제2 서브 트랜지스터(T2-2)를 포함하며; 제1 트랜지스터(T1)의 제1극은 구동 모듈(110)의 제1단에 연결되고, 제1 트랜지스터(T1)의 제2극은 제2 서브 트랜지스터(T2-2)의 제2극에 연결되며, 제2 서브 트랜지스터(T2-2)의 제1극은 제1 서브 트랜지스터(T2-1)의 제2극에 연결되고, 제1 서브 트랜지스터(T2-1)의 제1극은 구동 모듈(110)의 제어단(g)에 연결되며; 제1 트랜지스터(T1)의 게이트는 제1 주사 라인(S1)에 연결되고, 제2 트랜지스터(T2)의 게이트는 제2 주사 라인(S2)에 연결된다.
커플링 모듈(170)은 점프 전압(V1)을 제1 서브 트랜지스터(T2-1)의 제2극 또는 제2 서브 트랜지스터(T2-2)의 제2극에 커플링하도록 구성된다.
예시적으로, 제2 트랜지스터(T2)는 듀얼 게이트 트랜지스터이고, 비교적 작은 누설 전류를 구비하며, 낮은 계조에서, 구동 모듈(110)의 제어단(g)의 전압을 보다 잘 미세조정하여, 전압 조정 정확도를 향상시킬 수 있다. 본 실시예에서, 저장 모듈(160)은 제1 커패시터(C1)를 포함하고, 커플링 모듈(170)은 제2 커패시터(C2) 및 제3 커패시터(C3)를 포함하며; 제1 커패시터(C1)의 제1극은 고정 전압에 연결되고, 제1 커패시터(C1)의 제2극은 구동 모듈(110)의 제어단(g)에 연결되며, 제2 커패시터(C2)의 제1극에는 펄스 전압에 접속되고, 제2 커패시터(C2)의 제2극은 제1 서브 트랜지스터(T2-1)의 제2극에 연결되며; 제3 커패시터(C3)의 제1극에는 펄스 전압이 접속되고, 제3 커패시터(C3)의 제2극은 제2 서브 트랜지스터(T2-2)의 제2극에 연결된다. 제2 커패시터(C2)와 제3 커패시터(C3)가 모두 펄스 전압에 연결되므로, 제1 서브 트랜지스터(T2-1)와 제2 서브 트랜지스터(T2-2)가 턴오프된 후, 펄스 전압의 레벨이 점프하며, 제2 커패시터(C2)는 점프 전압(V1)의 전압 변화량을 제2 노드(N2)에 커플링하고, 제3 커패시터(C3)는 점프 전압(V1)의 전압 변화량을 제1 노드(N1)에 커플링하며, 제2 노드(N2)와 제1 노드(N1)의 전위는 동시에 변화하여, 구동 모듈(110)의 제어단(g)의 전압을 미세조정한다.
계속해서 도 4를 참조하면, 제3 커패시터(C3)의 제1극는 또한 고정 전압에 연결될 수 있으며, 예를 들어, 제3 커패시터(C3)의 제1극은 제1 전원 라인에 의해 제공되는 제1 전원 전압(VDD)에 연결된다. 물론, 기타 실시예에서, 고정 전압은 안정적인 값을 갖는 기타 전압일 수 있다. 고정 전압은 점프하지 않기 때문에, 제3 커패시터(C3)는 제1 노드(N1)의 전위의 안정성을 유지할 수 있으며, 나아가 구동 모듈(110)의 제어단(g)과 제2 보상 모듈(140) 사이의 누전을 감소시킬 수 있어, 구동 모듈(110)의 제어단(g)의 전압을 미세조정하는 것을 실현하는데 유리하다.
선택적으로, 도 5는 본 출원의 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이고, 도 5를 참조하면, 상기 각 기술방안의 기초상, 상기 픽셀 회로는 제1 초기화 모듈(210) 및 제2 초기화 모듈(220)을 더 포함하고, 제1 초기화 모듈(210)은 제4 트랜지스터(T4)를 포함하고, 제2 초기화 모듈(220)은 제5 트랜지스터(T5)를 포함하며; 제4 트랜지스터(T4)의 게이트는 제3 주사 라인(S3)에 연결되고, 제4 트랜지스터(T4)의 제1극은 초기화 신호 라인(Vref)에 연결되며, 제4 트랜지스터(T4)의 제2극은 제2 트랜지스터(T2)의 제2극에 연결되고; 제5 트랜지스터(T5)의 게이트는 제4 주사 라인(S4)에 연결되며, 제5 트랜지스터(T5)의 제1극은 초기화 신호 라인(Vref)에 연결되고, 제5 트랜지스터(T5)의 제2극은 발광 모듈(150)의 제1단에 연결된다. 선택적으로, 제4 트랜지스터(T4)는 듀얼 게이트 트랜지스터일 수 있다.
본 출원의 실시예에서 제공하는 픽셀 회로는 제1 발광 제어 모듈(180) 및 제2 발광 제어 모듈(190)을 더 포함하고; 데이터 기입 모듈(120)은 제8 트랜지스터(T8)를 포함하며, 구동 모듈(110)은 제9 트랜지스터(T9)를 포함하고, 제1 발광 제어 모듈(180)은 제10 트랜지스터(T10)를 포함하며, 제2 발광 제어 모듈(190)은 제11 트랜지스터(T11)를 포함하고; 제10 트랜지스터(T10)의 제1극은 제1 전원 라인에 연결되며, 제10 트랜지스터(T10)의 제2극은 제9 트랜지스터(T9)의 제1극에 연결되고, 제9 트랜지스터(T9)의 제2극은 제11 트랜지스터(T11)를 통해 발광 모듈(150)의 제1단에 연결되며, 발광 모듈(150)의 제2단은 제2 전원 라인에 연결되고, 제10 트랜지스터(T10)의 게이트와 제11 트랜지스터(T11)의 게이트는 모두 발광 제어 신호 라인(EM)에 연결된다.
도 6은 본 출원의 실시예에서 제공하는 픽셀 회로의 제어 시퀀스 다이어그램이고, 도 5에 도시된 픽셀 회로에 적용 가능하다. 본 실시예는 예시적으로 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제8 트랜지스터(T8), 제9 트랜지스터(T9), 제10 트랜지스터(T10) 및 제11 트랜지스터(T11)가 모두 P형 트랜지스터인 것으로 도시하였다. 도 5 및 도 6을 참조하면, 본 출원의 실시예에서 제공하는 픽셀 회로의 작동 과정은 초기화 단계(TM1), 데이터 기입 및 임계값 보상 단계(TM2), 보상 조정 단계(TM3) 및 발광 단계(TM4)를 포함할 수 있다. 설명의 편의상, 초기화 신호 라인과 이에 의해 제공되는 초기화 전압은 동일한 부호를 사용하여 나타내고, 주사 라인과 이에 의해 제공되는 주사 신호는 동일한 부호를 사용하여 나타내며, 발광 제어 신호 라인과 이에 의해 제공되는 발광 제어 신호는 동일한 부호를 사용하여 나타낸다.
초기화 단계(TM1)에서, 제1 초기화 모듈(210) 및 제2 초기화 모듈(220)은 초기화 신호 라인에 의해 제공되는 초기화 전압(Vref)을 구동 모듈(110)의 제어단(g) 및 발광 모듈(150)에 각각 전송하여, 구동 모듈(110)의 제어단(g) 및 발광 모듈(150)에 대한 초기화를 실현한다. t1 시점에서, 발광 제어 신호(EM), 제1 주사 신호(S1), 제2 주사 신호(S2), 제3 주사 신호(S3) 및 제4 주사 신호(S4)는 모두 하이 레벨이고, 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제8 트랜지스터(T8), 제9 트랜지스터(T9), 제10 트랜지스터(T10) 및 제11 트랜지스터(T11)는 모두 오프 상태이며, 제9 트랜지스터(T9)의 게이트 전압은 이전 프레임의 상태를 유지한다. t2 시점에서, 제2 주사 신호(S2)의 하강 에지가 도래하며, 제2 트랜지스터(T2) 및 제1 트랜지스터(T1)가 턴온(본 실시예에서, 제1 트랜지스터(T1)는 제1 주사 라인(S1)에 연결될 수 있고, 제2 주사 라인(S2)에 연결될 수도 있음)되어, 제9 트랜지스터(T9)의 게이트(g)의 일부 전하를 방출할 수 있어, 이의 게이트(g) 전압이 하강된다. t3 시점에서, 제3 주사 신호(S3) 및 제4 주사 신호(S4)의 하강 에지가 도래하며, 제4 트랜지스터(T4) 및 제5 트랜지스터(T5)가 턴온되고, 초기화 전압(Vref)은 제9 트랜지스터(T9)의 게이트(g)와 유기 발광 다이오드(Organic Light-Emitting Diode, OLED)의 제1극(양극)에 각각 전송되어, 제9 트랜지스터(T9)의 게이트(g)와 유기 발광 다이오드(OLED)의 제1극에 대한 전위 초기화를 완료한다.
데이터 기입 및 임계값 보상 단계(TM2)에서, 데이터 기입 모듈(120), 제1 보상 모듈(130) 및 제2 보상 모듈(140)은 대응하는 주사 신호에 각각 응답하여, 데이터 전압을 제9 트랜지스터의 게이트(g)에 기입하는 것을 실현하며, 제9 트랜지스터(T9)에 대한 임계값 보상을 실현한다. t4 시점에서, 제4 트랜지스터(T4) 및 제5 트랜지스터(T5)가 하이 레벨 신호에 응답하여 턴오프되고, 제1 주사 신호(S1)의 하강 에지가 도래하며, 제8 트랜지스터(T8)는 로우 레벨의 제1 주사 신호(S1)에 응답하여 턴온되고, 데이터 라인(Data)의 데이터 전압은 제9 트랜지스터(T9)의 게이트(g)에 전송되어, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)를 통해 제9 트랜지스터(T9)에 대한 임계값 보상을 실현하며, 이때 제9 트랜지스터(T9)의 게이트 전압은 Vdata+Vth'이고, 제1 커패시터(C1)는 보상된 게이트 전압을 저장한다.
예시적으로, 제8 트랜지스터(T8)의 온(on) 시간이 비교적 짧기 때문에, 제9 트랜지스터(T9)의 문턱 전압(Vth)은 완전하게 보상 받지 못하고, Vth'만 보상 받게 된다. 즉, 이때 제9 트랜지스터(T9)의 게이트 전압이 높아지게 되며(제9 트랜지스터(T9)의 문턱 전압(Vth)은 음의 값임), 구동 전류의 공식에 따르면, 제9 트랜지스터(T9)의 게이트 전압이 증가될 경우, 구동 전류가 감소되어, 디스플레이 휘도가 감소되며, 휘도의 균일성에 영향을 미치는 것을 알 수 있다.
보상 조정 단계(TM3)에서, 커플링 모듈(170)을 통해 점프 전압(V1)을 제1 노드(N1)에 커플링하여, 제9 트랜지스터(T9)의 게이트 전압을 미세조정한다. 본 실시예에서, 점프 전압(V1)은 펄스 전압이고, 이의 전압 신호의 펄스는 제2 주사 라인에 의해 전송되는 제2 펄스 신호(S2)의 펄스 이후에 위치한다. t5 시점에서, 제2 주사 신호(S2)의 상승 에지가 도래하며, 제2 트랜지스터(T2)가 턴오프되고, t6 시점에 도달한 후, 펄스 신호의 하강 에지가 도래하고, 펄스 전압이 하이 레벨에서 로우 레벨로 점프하며, 제2 커패시터(C2)는 이의 제1극의 전압 변화량에 따라 펄스 전압을 제2극에 커플링하고, 전하보존원리에 따르면, 제1 노드(N1)의 전압이 감소하므로, 제9 트랜지스터(T9)의 게이트(g)와 제1 노드(N1) 사이에 전압차가 존재하게 되며, 제2 트랜지스터(T2)의 누전 작용에 의해, 제1 노드(N1)의 전압을 통해 제9 트랜지스터(T9)의 게이트 전압을 미세조정할 수 있고, 제9 트랜지스터(T9)의 게이트 전압을 감소시켜, 구동 전류를 증가함으로써, 제9 트랜지스터(T9)의 문턱 전압(Vth)이 완전하게 보상 받지 못함으로 인한 구동 전류의 감소를 보상하고, 나아가 보상 효과를 개선하며, 디스플레이 휘도의 균일성을 보장한다. t7 시점에서, 펄스 전압은 로우 레벨에서 하이 레벨로 점프하는데, 여기서 펄스 전압의 폭(즉, t7 시점과 t6 시점 사이의 시간차)을 구동 모듈(110)의 문턱전압이하 스윙 파동 범위에 따라 설정하여, 펄스 전압의 점핑을 통해 구동 모듈(110)의 문턱전압이하 스윙 파동 문제를 해결하는 것을 충족할 수 있다. 여기서 t7 시점은 t8 시점 이전에, 유기 발광 다이오드(OLED)가 발광한 후 이로 인해 제9 트랜지스터(T9)의 게이트 전위가 불안정하여, 디스플레이가 균일하는 못한 것을 방지한다.
물론, 기타 실시예에서, 커플링 작용을 통해 제9 트랜지스터(T9)의 게이트 전압을 증가시켜 구동 전류를 감소시킬 수도 있고, 본 실시예에서는 이에 대해 반복하여 설명하지 않으며, 상기 관련 설명을 참조할 수 있다.
선택적으로, 보상 조정 단계(TM3)에서, 펄스 전압(V1)은 제2 보상 모듈(140)이 턴오프된 경우 하이 레벨에서 로우 레벨로 점프하고, 발광 모듈(150)이 발광하기 전에 로우 레벨에서 하이 레벨로 점프하거나, 펄스 전압(V1)은 제2 보상 모듈(140)이 턴오프된 경우 로우 레벨에서 하이 레벨로 점프하고, 발광 모듈(150)이 발광하기 전에 하이 레벨에서 로우 레벨로 점프한다.
발광 단계(TM4)에서, 발광 제어 신호(EM)는 로우 레벨이고, 제10 트랜지스터(T10)와 제11 트랜지스터(T11)가 턴온되며, 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제4 트랜지스터(T4), 제5트랜지스터(T5), 제8트랜지스터(T8)는 턴오프되고, 제9 트랜지스터(T9)는 구동 전류를 생성하여, 유기 발광 다이오드(OLED)가 발광하도록 구동한다. 상기 분석에 따르면, 임계값 보상 효과를 개선하였기 때문에, 낮은 계조에서, 동일한 계조에서의 구동 전류가 일치하게 유지되므로, 디스플레이 휘도의 균일성을 향상시키는 것을 알 수 있다. 아울러, 제9 트랜지스터(T9)의 문턱 전압을 보상한 후, 제9 트랜지스터(T9)의 게이트 전압을 미세조정하여 실현한 보상 효과이기 때문에, 제9 트랜지스터(T9)의 문턱전압이하 스윙 파동 문제를 해결하며, 임계값 보상 효과를 개선할 수 있다.
선택적으로, 도 7은 본 출원의 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이고, 도 7을 참조하면, 상기 기술방안의 기초상, 제1 보상 모듈(130)은 제3 트랜지스터(T3)를 더 포함하고, 제3 트랜지스터(T3)의 게이트는 제2 주사 라인(S2)에 연결되며, 제3 트랜지스터(T3)의 제1극은 제1 트랜지스터(T1)의 제2극에 연결되고, 제3 트랜지스터(T3)의 제2극은 제2 트랜지스터(T2)의 제2극에 연결된다. 도 5에 도시된 픽셀 회로와 달리, 제1 트랜지스터(T1)와 제2 트랜지스터(T2)는 상이한 주사 신호 라인에 연결되고, 제2 트랜지스터(T2)와 제3 트랜지스터(T3)는 동일한 주사 신호 라인에 연결되며, 제1 트랜지스터(T1)는 듀얼 게이트 트랜지스터 또는 단일 게이트 트랜지스터일 수 있다. 선택적으로, 도 5에 도시된 실시예와 유사하게, 제4 트랜지스터(T4)도 듀얼 게이트 트랜지스터일 수 있으며, 즉 제4 트랜지스터(T4)는 2개의 서브 트랜지스터를 포함하며, 2개의 서브 트랜지스터의 단락된 게이트는 제3 주사 라인(S3)에 연결된다. 마찬가지로, 본 실시예에서의 도 7에 도시된 픽셀 회로는 도 6에 도시된 제어 시퀀스에 적용 가능하고, 상기 실시예의 관련 설명을 참조할 수 있으며, 여기서 반복하여 설명하지 않는다.
선택적으로, 제1 보상 모듈은 제1 트랜지스터를 포함할 수 있고, 제2 보상 모듈은 제2 트랜지스터를 포함할 수 있으며, 제2 트랜지스터는 듀얼 게이트 트랜지스터를 포함하고, 듀얼 게이트 트랜지스터는 제1 서브 트랜지스터 및 제2 서브 트랜지스터를 포함하며;
제1 트랜지스터의 제1극은 구동 모듈의 제1단에 연결되고, 제1 트랜지스터의 제2극은 제2 서브 트랜지스터의 제2극에 연결되며, 제2 서브 트랜지스터의 제1극은 제1 서브 트랜지스터의 제2극에 연결되고, 제1 서브 트랜지스터의 제1극은 구동 모듈의 제어단에 연결되며; 제1 트랜지스터의 게이트는 제1 주사 라인에 연결되고, 제2 트랜지스터의 게이트는 제2 주사 라인에 연결되며;
커플링 모듈은 제3 커패시터를 포함하고;
제3 커패시터의 제1극에는 점프 전압 또는 고정 전압이 접속되며, 제3 커패시터의 제2극은 제2 서브 트랜지스터의 제2극과 연결된다.
선택적으로, 커플링 모듈은 제2 커패시터를 더 포함할 수 있고, 제2 커패시터의 제1극에는 펄스 전압이 접속되며, 제2 커패시터의 제2극은 제1 서브 트랜지스터의 제2극에 연결된다.
제1 보상 모듈은 제3 트랜지스터를 더 포함할 수 있고, 제3 트랜지스터의 게이트는 제2 주사 라인에 연결되며, 제3 트랜지스터의 제1극은 제1 트랜지스터의 제2극에 연결되고, 제3 트랜지스터의 제2극은 제2 트랜지스터의 제2극에 연결된다.
제3 커패시터의 제1극에 고정 전압이 접속되는 경우, 고정 전압은 제1 전원 라인의 제1 전원 전압 또는 초기화 신호 라인의 초기화 전압이고;
제3 커패시터의 제1극에 점프 전압이 접속되는 경우, 점프 전압은 펄스 전압이다.
선택적으로, 도 8은 본 출원의 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이고, 도 8을 참조하면, 상기 기술방안의 기초상, 제2 보상 모듈(140)은 제2 트랜지스터(T2)를 포함하고, 제2 트랜지스터(T2)는 듀얼 게이트 트랜지스터이며, 제2 트랜지스터(T2)는 제1 서브 트랜지스터(T2-1) 및 제2 서브 트랜지스터(T2-2)를 포함하고; 제1 트랜지스터(T1)의 제1극은 구동 모듈(110)의 제1단에 연결되며, 제1 트랜지스터(T1)의 제2극은 제2 서브 트랜지스터(T2-2)의 제2극에 연결되고, 제2 서브 트랜지스터(T2-2)의 제1극은 제1 서브 트랜지스터(T2-1)의 제2극에 연결되며, 제1 서브 트랜지스터(T2-1)의 제1극은 구동 모듈(110)의 제어단(g)에 연결된다. 커플링 모듈(170)은 제2 커패시터(C2) 및 제3 커패시터(C3)를 포함하고, 제2 커패시터(C2)의 제1극은 펄스 전압에 연결되며, 제2 커패시터(C2)의 제2극은 제1 서브 트랜지스터(T2-1)의 제2극에 연결되고; 도 8에 도시된 바와 같이, 제3 커패시터(C3)의 제1극은 펄스 전압 또는 고정 전압에 연결되며, 제3 커패시터(C3)의 제1극이 고정 전압에 연결되는 경우, 예를 들어 제3 커패시터(C3)의 제1극이 제1 전원 라인의 제1 전원 전압(VDD) 또는 초기화 신호 라인의 초기화 전압(Vref)에 연결되고, 고정 전압은 점프하지 않기 때문에, 제3 커패시터(C3)는 제1 노드(N1)의 전위의 안정성을 유지할 수 있으며, 제3 커패시터(C3)의 제2극은 제2 서브 트랜지스터(T2-2)의 제2극에 연결된다. 도 8에 도시된 픽셀 회로 구조의 기초상, 그 중 제4 트랜지스터(T4)도 듀얼 게이트 트랜지스터일 수 있다. 도 6 및 도 8을 참조하면, 본 출원의 실시예에서 제공하는 픽셀 회로의 작동 과정은 초기화 단계(TM1), 데이터 기입 및 임계값 보상 단계(TM2), 보상 조정 단계(TM3) 및 발광 단계(TM4)를 포함할 수 있다.
초기화 단계(TM1)에서, 제1 초기화 모듈(210) 및 제2 초기화 모듈(220)은 초기화 신호 라인에 의해 제공되는 초기화 전압(Vref)을 구동 모듈(110)의 제어단(g) 및 발광 모듈(150)에 각각 전송하여, 구동 모듈(110)의 제어단(g) 및 발광 모듈(150)에 대한 초기화를 실현한다. t1 시점에서, 발광 제어 신호(EM), 제1 주사 신호(S1), 제2 주사 신호(S2), 제3 주사 신호(S3) 및 제4 주사 신호(S4)는 모두 하이 레벨이고, 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제8 트랜지스터(T8), 제9 트랜지스터(T9), 제10 트랜지스터(T10) 및 제11 트랜지스터(T11)는 모두 오프 상태이며, 제9 트랜지스터(T9)의 게이트 전압은 이전 프레임의 상태를 유지한다. t2 시점에서, 제2 주사 신호(S2)의 하강 에지가 도래하며, 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 턴온되어, 제9 트랜지스터(T9)의 게이트(g)의 일부 전하를 방출할 수 있어, 이의 게이트(g) 전압이 하강된다. t3 시점에서, 제3 주사 신호(S3) 및 제4 주사 신호(S4)의 하강 에지가 도래하며, 제4 트랜지스터(T4) 및 제5 트랜지스터(T5)가 턴온되고, 초기화 전압(Vref)은 제9 트랜지스터(T9)의 게이트(g)와 유기 발광 다이오드(OLED)의 제1극(양극)에 각각 전송되어, 제9 트랜지스터(T9)의 게이트(g)와 유기 발광 다이오드(OLED)의 제1극에 대한 전위 초기화를 완료한다.
데이터 기입 및 임계값 보상 단계(TM2)에서, 데이터 기입 모듈(120), 제1 보상 모듈(130) 및 제2 보상 모듈(140)은 대응하는 주사 신호에 각각 응답하여, 데이터 전압을 제9 트랜지스터의 게이트(g)에 기입하는 것을 실현하며, 제9 트랜지스터(T9)에 대한 임계값 보상을 실현한다. t4 시점에서, 제4 트랜지스터(T4) 및 제5 트랜지스터(T5)가 하이 레벨 신호에 응답하여 턴오프되고, 제1 주사 신호(S1)의 하강 에지가 도래하며, 제1 트랜지스터(T1) 및 제8 트랜지스터(T8)는 로우 레벨의 제1 주사 신호(S1)에 응답하여 턴온되고, 데이터 라인(Data)의 데이터 전압은 제9 트랜지스터(T9)의 게이트(g)에 전송되어, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)를 통해 제9 트랜지스터(T9)에 대한 임계값 보상을 실현하며, 이때 제9 트랜지스터(T9)의 게이트 전압은 Vdata+Vth'이고, 제1 커패시터(C1)는 보상된 게이트 전압을 저장한다.
보상 조정 단계(TM3)에서, 커플링 모듈(170)을 통해 펄스 전압을 제1 노드(N1)에 커플링하여, 제9 트랜지스터(T9)의 게이트 전압을 미세조정한다. 제2 커패시터(C2) 및 제3 커패시터(C3)가 모두 펄스 전압에 연결되는 경우, t5 시점에서, 제2 주사 신호(S2)의 상승 에지가 도래하며, 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 턴오프되고, t6 시점에 도달한 후, 펄스 전압은 하이 레벨에서 로우 레벨로 점프하며, 제2 커패시터(C2)는 이의 제1극의 전압 변화량을 제2극에 커플링하고, 제3 커패시터(C3)는 이의 제1극의 전압 변화량을 제2극에 커플링하며, 전하보존원리에 따르면, 제1 노드(N1)와 제2 노드(N2)의 전압이 변화하므로, 제9 트랜지스터(T9)의 게이트(g)와 제1 노드(N1) 사이에 전압차가 존재하게 되고, 제9 트랜지스터(T9)의 게이트(g)와 제2 노드(N2) 사이에 전압차가 존재하게 되며, 제1 서브 트랜지스터(T2-1) 및 제2 서브 트랜지스터(T2-2)의 누전 작용에 의해, 제1 노드(N1) 또는 제2 노드(N2)에 비해, 제9 트랜지스터(T9)의 게이트 전압이 변화하여, 미세조정의 작용을 달성하며, 제9 트랜지스터(T9)의 게이트 전압을 변화시켜, 구동 전류를 변화함으로써, 제9 트랜지스터(T9)의 문턱 전압(Vth)이 완전하게 보상 받지 못함으로 인한 구동 전류의 불일치한 현상을 보상하고, 나아가 보상 효과를 개선하며, 디스플레이 휘도의 균일성을 보장한다.
선택적으로, 제3 커패시터(C3)의 제1극이 고정 전압에 연결되는 경우, 예를 들어 제3 커패시터(C3)의 제1극이 제1 전원 전압(VDD) 또는 초기화 전압(Vref)에 연결되고, 고정 전압은 점프하지 않기 때문에, 제3 커패시터(C3)는 제1 노드(N1)의 전위의 안정성을 유지할 수 있으며, 나아가 구동 모듈(110)의 제어단(g)과 제2 보상 모듈(140) 사이의 누전을 감소시킬 수 있어, 제2 노드(N2)의 전압 변화를 통해 구동 모듈(110)의 제어단(g)의 전압을 미세조정하는 것을 실현하는데 유리하다.
발광 단계(TM4)에서, 발광 제어 신호(EM)는 로우 레벨이고, 제10 트랜지스터(T10)와 제11 트랜지스터(T11)가 턴온되며, 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제4 트랜지스터(T4), 제5트랜지스터(T5), 제8트랜지스터(T8)는 턴오프되고, 제9 트랜지스터(T9)는 구동 전류를 생성하여, 유기 발광 다이오드(OLED)가 발광하도록 구동한다. 상기 분석에 따르면, 임계값 보상 효과를 개선하였기 때문에, 낮은 계조에서, 동일한 계조에서의 구동 전류가 일치하게 유지되므로, 디스플레이 휘도의 균일성을 향상시키는 것을 알 수 있다. 아울러, 제9 트랜지스터(T9)의 문턱 전압을 보상한 후, 제9 트랜지스터(T9)의 게이트 전압을 미세조정하여 실현한 보상 효과이기 때문에, 제9 트랜지스터(T9)의 문턱전압이하 스윙 파동 문제를 해결하며, 임계값 보상 효과를 개선할 수 있다.
본 실시예에서, 제1 트랜지스터(T1) 및 제4 트랜지스터(T4)는 듀얼 게이트 트랜지스터일 수 있어, 누전을 감소시키며, 제9 트랜지스터(T9)의 게이트 전압의 안정성을 유지하는데 유리하고, 구동 전류의 불안정으로 인한 유기 발광 다이오드(OLED)의 플리커 현상을 방지한다.
본 실시예에서, 제4 주사 신호(S4) 및 제3 주사 신호(S3)는 동일한 신호이고, 동일한 주사 라인에 의해 제공되므로, 주사 라인의 개수를 절약할 수 있어, 픽셀 퍼 인치(Pixel Per Inch, PPI)를 향상시키는데 유리하다. 물론, 기타 실시예에서, 제4 주사 신호(S4)는 제1 주사 신호 라인에 의해 제공되는 제1 주사 라인 신호(S1)와 동일할 수도 있고, 이는 마찬가지로 주사 라인의 개수를 절약할 수 있으며, 픽셀 회로의 작동 과정에서, 데이터가 기입됨과 동시에, 유기 발광 다이오드(OLED)의 제1극에 대한 초기화 동작을 완료한다.
선택적으로, 도 9는 본 출원의 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이고, 도 9를 참조하면, 상기 각 기술방안의 기초상, 제1 초기화 모듈(210)은 제6 트랜지스터(T6)를 더 포함하고, 제6 트랜지스터(T6)의 게이트는 제2 주사 라인(S2)에 연결되며, 제6 트랜지스터(T6)의 제1극은 제4 트랜지스터(T4)의 제2극에 연결되고, 제6 트랜지스터(T6)의 제2극은 제2 트랜지스터(T2)의 제2극에 연결된다. 마찬가지로 도 9에 도시된 픽셀 회로는 도 6에 도시된 제어 시퀀스에 적용 가능하며, 제2 주사 신호(S2)가 로우 레벨일 경우, 제2 트랜지스터(T2) 및 제6 트랜지스터(T6)는 동시에 턴온되고, 그 작동원리는 상기 설명과 유사하며, 여기서 반복하여 설명하지 않는다.
본 실시예에서, 도 8 및 도 9에서 제공하는 기술방안을 결합할 수 있고, 그 작동원리는 상기 각 기술방안 중의 관련 설명을 참조할 수 있으며, 여기서 반복하여 설명하지 않는다.
선택적으로, 도 10은 본 출원의 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이고, 도 10을 참조하면, 상기 각 기술방안의 기초상, 본 출원의 실시예에서 제공하는 픽셀 회로는 제7 트랜지스터(T7)를 더 포함하고, 데이터 기입 모듈(120)은 제8 트랜지스터(T8)를 포함하며, 제7 트랜지스터(T7)의 게이트는 제2 주사 라인(S2)에 연결되고, 제7 트랜지스터(T7)의 제2극은 구동 모듈(110)의 제2단에 연결되며, 제7 트랜지스터(T7)의 제1극은 제8 트랜지스터(T8)의 제2극에 연결되고, 제8 트랜지스터(T8)의 제1극은 데이터 라인(Data)에 연결되며, 제8 트랜지스터(T8)의 게이트는 제1 주사 라인(S1)에 연결된다. 여기서, 제7 트랜지스터(T7), 제2 트랜지스터(T2) 및 제6 트랜지스터(T6)는 모두 제2 주사 라인(S2)에 연결되며, 본 실시예에서, 제7 트랜지스터(T7) 및 제6 트랜지스터(T6)는 상기 픽셀 회로의 작동 과정에 영향을 미치지 않으며, 레이아웃 배치를 수행할 경우, 트랜지스터를 추가하는 것을 통해, 제작공정의 난이도를 감소시키고, 레이아웃의 배치를 개선할 수 있다. 선택적으로, 상기 제7 트랜지스터(T7)와 제8 트랜지스터(T8)의 위치를 교체하며, 데이터 기입 모듈(120)은 제8 트랜지스터(T8)를 포함하고, 제7 트랜지스터(T7)의 게이트는 제2 주사 라인(S2)에 연결되며, 제7 트랜지스터(T7)의 제1극은 데이터 라인(Data)에 연결되고, 제7 트랜지스터(T7)의 제2극은 제8 트랜지스터(T8)의 제1극에 연결되며, 제8 트랜지스터(T8)의 제2극은 구동 모듈(110)의 제2단에 연결되고, 제8 트랜지스터(T8)의 게이트는 제1 주사 라인(S1)에 연결된다.
선택적으로, 커플링 모듈(170)의 제1단은 점프 전압(V1)에 연결되지 않고 고정 전압(VDD)에 연결되며, 점프 전압에 비해, 고정 전압(VDD)의 회로가 더 간단하므로, 픽셀 회로를 단순화시키는 효과를 달성할 수 있다.
본 출원의 임의의 실시예에서 제공하는 기술방안은 모두 서로 결합할 수 있으며, 모두 보상 효과를 개선하고, 디스플레이 휘도의 균일성을 향상시키는 효과를 실현할 수 있음을 이해해야 한다.
선택적으로, 본 출원의 실시예는 픽셀 회로의 구동 방법을 더 제공하며, 도 11은 본 출원의 실시예에서 제공하는 픽셀 회로의 구동 방법의 흐름도이고, 도 1 및 도 11을 참조하면, 픽셀 회로는 구동 모듈(110), 데이터 기입 모듈(120), 제1 보상 모듈(130), 제2 보상 모듈(140), 발광 모듈(150), 저장 모듈(160) 및 커플링 모듈(170)을 포함하고, 데이터 기입 모듈(120)은 구동 모듈(110)에 연결되고, 제2 보상 모듈(140)의 제1단은 구동 모듈(110)의 제어단(g)에 연결되며, 제2 보상 모듈(140)의 제2단은 제1 보상 모듈(130)의 제1단에 연결되고, 제1 보상 모듈(130)의 제2단은 구동 모듈(110)의 제1단에 연결되며, 저장 모듈(160)은 구동 모듈(110)의 제어단(g)에 연결되고, 커플링 모듈(170)의 제1단에는 점프 전압이 접속되며, 커플링 모듈(170)의 제2단은 제2 보상 모듈(140)의 제2단 또는 내부 노드에 연결되고;
본 출원의 실시예에서 제공하는 픽셀 회로의 구동 방법은 다음과 같은 단계를 포함한다.
단계(S110), 데이터 기입 및 임계값 보상 단계에서, 데이터 기입 모듈이 구동 모듈의 제어단에 데이터 전압과 관련된 전압을 기입하도록 제어하고, 제1 보상 모듈이 구동 모듈에 대해 임계값 보상을 수행하도록 제어한다.
단계(S120), 보상 조정 단계에서, 커플링 모듈이 점프 전압을 제2 보상 모듈의 제2단 또는 내부 노드 중의 적어도 일단에 커플링하도록 제어한다.
상기 픽셀 회로의 구동 방법은 본 출원의 임의의 실시예에서 제공하는 픽셀 회로에 적용되며, 그 제어 방법은 상기 관련 설명을 참조할 수 있으므로, 여기서 반복하여 설명하지 않는다.
본 출원의 실시예에서 제공하는 픽셀 회로의 구동 방법에 있어서, 구동 모듈의 문턱 전압을 보상한 후, 커플링 모듈을 통해 점프 전압을 제2 보상 모듈의 제2단 또는 내부 노드 중의 적어도 일단에 커플링하여, 제2 보상 모듈의 제2단 또는 그 내부 노드의 전위를 변경하고, 제2 보상 모듈이 구동 모듈의 제어단에 연결되기 때문에, 제2 보상 모듈의 제2단 또는 그 내부 노드의 전위가 변화할 경우, 구동 모듈의 제어단의 전위를 미세조정하여, 임계값 보상 효과를 개선할 수 있으므로, 낮은 계조에서, 구동 모듈은 이의 제어단의 전압을 미세조정하는 작용 하에, 상이한 픽셀 회로가 동일한 계조 전압에서 생성한 구동 전류가 같도록 보장할 수 있고, 발광 모듈의 발광 휘도를 동일하게 하며, 나아가 휘도의 균일성을 향상시키고, 디스플레이 효과를 개선하는데 유리하다.
도 5 및 도 9를 참조하면, 픽셀 회로는 제1 초기화 모듈(210), 제2 초기화 모듈(220), 제1 발광 제어 모듈(180) 및 제2 발광 제어 모듈(190)을 더 포함하고, 제1 초기화 모듈(210)의 제어단은 제3 주사 라인(S3)에 연결되며, 제1 초기화 모듈(210)의 제1단은 초기화 신호 라인(Vref)에 연결되고, 제1 초기화 모듈(210)의 제2단은 제2 보상 모듈(140)의 제2단에 연결되며, 제2 초기화 모듈(220)의 제어단은 제4 주사 라인(S4)에 연결되고, 제2 초기화 모듈(220)의 제1단은 초기화 신호 라인(Vref)에 연결되며, 제2 초기화 모듈(220)의 제2단은 발광 모듈(150)의 제1단에 연결되고; 제1 발광 제어 모듈(180)의 제어단과 제2 발광 제어 모듈(190)의 제어단은 모두 발광 제어 신호 라인(EM)에 연결되며, 제1 발광 제어 모듈(180)의 제1단은 제1 전원 라인(VDD)에 연결되고, 제1 발광 제어 모듈(180)의 제2단은 구동 모듈(110)의 제2단에 연결되며, 제2 발광 제어 모듈(190)의 제1단은 구동 모듈(110)의 제1단에 연결되고, 제2 발광 제어 모듈(190)의 제2단은 발광 모듈(150)의 제1단에 연결되며, 발광 모듈(150)의 제2단은 제2 전원 라인(VSS)에 연결되고; 데이터 기입 모듈(120)의 제어단은 제1 주사 라인(S1)에 연결되며, 제1 보상 모듈(130)의 제어단은 제1 주사 라인(S1) 또는 제2 주사 라인(S2)에 연결되고, 제2 보상 모듈(140)의 제어단은 제2 주사 라인(S2)에 연결된다.
제1 보상 모듈(130)은 제1 트랜지스터(T1)를 포함하고, 제2 보상 모듈(140)은 제2 트랜지스터(T2)를 포함하며, 제1 초기화 모듈(210)은 제4 트랜지스터(T4)를 포함하고, 제2 초기화 모듈(220)은 제5 트랜지스터(T5)를 포함하며, 데이터 기입 모듈(120)은 제8 트랜지스터(T8)를 포함하고, 구동 모듈(110)은 제9 트랜지스터(T9)를 포함하며, 제1 발광 제어 모듈(180)은 제10 트랜지스터를 포함하고, 제2 발광 제어 모듈(190)은 제11 트랜지스터(T11)를 포함하며, 저장 모듈(160)은 제1 커패시터(C1)를 포함하고, 커플링 모듈(170)은 제2 커패시터(C2)를 포함하며, 도 6의 제어 시퀀스와 결합하여, 상기 픽셀 회로의 구동 방법은 다음과 같이 포함한다.
초기화 단계(TM1)에서, 제3 주사 라인에 의해 출력되는 제3 주사 신호(S3)는 제1 초기화 모듈(210)이 턴온되도록 제어하고, 제4 주사 라인에 의해 출력되는 제4 주사 신호(S4)는 제2 초기화 모듈(220)이 턴온되도록 제어하며; 제1 초기화 모듈(210) 및 제2 초기화 모듈(220)은 초기화 신호 라인에 의해 제공되는 초기화 전압(Vref)을 구동 모듈(110)의 제어단(g) 및 발광 모듈(150)에 각각 전송하여, 구동 모듈(110)의 제어단(g) 및 발광 모듈(150)에 대한 초기화를 실현한다. t1 시점에서, 발광 제어 신호(EM), 제1 주사 신호(S1), 제2 주사 신호(S2), 제3 주사 신호(S3) 및 제4 주사 신호(S4)는 모두 하이 레벨이고, 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제8 트랜지스터(T8), 제9 트랜지스터(T9), 제10 트랜지스터(T10) 및 제11 트랜지스터(T11)는 모두 오프 상태이며, 제9 트랜지스터(T9)의 게이트 전압은 이전 프레임의 상태를 유지한다. t2 시점에서, 제2 주사 신호(S2)의 하강 에지가 도래하며, 제2 트랜지스터(T2) 및 제1 트랜지스터(T1)가 턴온(본 실시예에서, 제1 트랜지스터(T1)는 제1 주사 라인(S1)에 연결될 수 있고, 제2 주사 라인(S2)에 연결될 수도 있음)되어, 제9 트랜지스터(T9)의 게이트(g)의 일부 전하를 방출할 수 있어, 제9 트랜지스터(T9)의 게이트(g) 전압이 하강된다. t3 시점에서, 제3 주사 신호(S3) 및 제4 주사 신호(S4)의 하강 에지가 도래하며, 제4 트랜지스터(T4) 및 제5 트랜지스터(T5)가 턴온되고, 초기화 전압(Vref)은 제9 트랜지스터(T9)의 게이트(g)와 유기 발광 다이오드(OLED)의 제1극(양극)에 각각 전송되어, 제9 트랜지스터(T9)의 게이트(g)와 유기 발광 다이오드(OLED)의 제1극에 대한 전위 초기화를 완료한다.
데이터 기입 및 임계값 보상 단계(TM2)에서, 제1 주사 라인에 의해 출력되는 제1 주사 신호(S1)는 데이터 기입 모듈(120)이 턴온되도록 제어하고, 제1 주사 라인에 의해 출력되는 제1 주사 신호(S1) 또는 제2 주사 라인에 의해 출력되는 제2 주사 신호(S2)는 제1 보상 모듈(130)이 턴온되도록 제어하며, 제2 주사 라인에 의해 출력되는 제2 주사 신호(S2)는 제2 보상 모듈(140)이 턴온되도록 제어한다. 데이터 기입 모듈(120), 제1 보상 모듈(130) 및 제2 보상 모듈(140)은 대응하는 주사 신호에 각각 응답하여, 데이터 전압을 제9 트랜지스터의 게이트(g)에 기입하는 것을 실현하며, 제9 트랜지스터(T9)에 대한 임계값 보상을 실현한다. t4 시점에서, 제4 트랜지스터(T4) 및 제5 트랜지스터(T5)가 하이 레벨 신호에 응답하여 턴오프되고, 제1 주사 신호(S1)의 하강 에지가 도래하며, 제8 트랜지스터(T8)는 로우 레벨의 제1 주사 신호(S1)에 응답하여 턴온되고, 데이터 라인(Data)의 데이터 전압은 제9 트랜지스터(T9)의 게이트(g)에 전송되어, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)를 통해 제9 트랜지스터(T9)에 대한 임계값 보상을 실현하며, 이때 제9 트랜지스터(T9)의 게이트 전압은 Vdata+Vth'이고, 제1 커패시터(C1)는 보상된 게이트 전압을 저장한다.
제8 트랜지스터(T8)의 온(on) 시간이 비교적 짧기 때문에, 제9 트랜지스터(T9)의 문턱 전압(Vth)은 완전하게 보상 받지 못하고, Vth'만 보상 받게 된다. 즉, 이때 제9 트랜지스터(T9)의 게이트 전압이 높아지게 되며(제9 트랜지스터(T9)의 문턱 전압(Vth)은 음의 값임), 구동 전류의 공식에 따르면, 제9 트랜지스터(T9)의 게이트 전압이 증가될 경우, 구동 전류가 감소되어, 디스플레이 휘도가 감소되며, 휘도의 균일성에 영향을 미치는 것을 알 수 있다.
보상 조정 단계(TM3)에서, 상기 제1 주사 라인에 의해 출력되는 제1 주사 신호(S1) 또는 상기 제2 주사 라인에 의해 출력되는 제2 주사 신호(S2)는 상기 제1 보상 모듈(130)이 턴오프되도록 제어하고, 상기 제2 주사 라인에 의해 출력되는 제2 주사 신호(S2)는 상기 제2 보상 모듈(140)이 턴오프되도록 제어하며, 상기 커플링 모듈(170)은 점프 전압(V1)을 상기 제2 보상 모듈(140)의 제2단 또는 내부 노드 중의 적어도 일단에 커플링한다. 커플링 모듈(170)을 통해 점프 전압(V1)을 제1 노드(N1)에 커플링하여, 제9 트랜지스터(T9)의 게이트 전압을 미세조정한다. 본 실시예에서, 점프 전압(V1)은 펄스 전압이고, 이의 전압 신호의 펄스는 제2 주사 라인에 의해 전송되는 제2 주사 신호(S2)의 펄스 이후에 위치한다. t5 시점에서, 제2 주사 신호(S2)의 상승 에지가 도래하며, 제2 트랜지스터(T2)가 턴오프되고, t6 시점에 도달한 후, 펄스 신호의 하강 에지가 도래하고, 펄스 전압이 하이 레벨에서 로우 레벨로 점프하며, 제2 커패시터(C2)는 이의 제1극의 전압 변화량에 따라 펄스 전압을 제2극에 커플링하고, 전하보존원리에 따르면, 제1 노드(N1)의 전압이 감소하므로, 제9 트랜지스터(T9)의 게이트(g)와 제1 노드(N1) 사이에 전압차가 존재하게 되며, 제2 트랜지스터(T2)의 누전 작용에 의해, 제1 노드(N1)의 전압을 통해 제9 트랜지스터(T9)의 게이트 전압을 미세조정할 수 있고, 제9 트랜지스터(T9)의 게이트 전압을 감소시켜, 구동 전류를 증가함으로써, 제9 트랜지스터(T9)의 문턱 전압(Vth)이 완전하게 보상 받지 못함으로 인한 구동 전류의 감소를 보상하고, 나아가 보상 효과를 개선하며, 디스플레이 휘도의 균일성을 보장한다.
발광 단계(TM4)에서, 발광 제어 신호 라인에 의해 출력되는 발광 제어 신호(EM)는 제1 발광 제어 모듈(180) 및 제2 발광 제어 모듈(190)이 턴온되도록 제어한다. 제9 트랜지스터(T9)는 구동 전류를 생성하여, 유기 발광 다이오드(OLED)가 발광하도록 구동한다. 상기 분석에 따르면, 임계값 보상 효과를 개선하였기 때문에, 낮은 계조에서, 동일한 계조에서의 구동 전류가 일치하게 유지되므로, 디스플레이 휘도의 균일성을 향상시키는 것을 알 수 있다. 아울러, 제9 트랜지스터(T9)의 문턱 전압을 보상한 후, 제9 트랜지스터(T9)의 게이트 전압을 미세조정하여 실현한 보상 효과이기 때문에, 제9 트랜지스터(T9)의 문턱전압이하 스윙 파동 문제를 해결하며, 임계값 보상 효과를 개선할 수 있다. 선택적으로, 본 출원의 실시예는 디스플레이 패널을 더 제공하고, 상기 디스플레이 패널은 본 출원의 실시예에서 제공하는 픽셀 회로를 포함하며, 도 12는 본 출원의 실시예에서 제공하는 디스플레이 패널의 구조 개략도이고, 상기 디스플레이 패널은 태블릿, 휴대폰, 시계, 웨어러블 설비 및 차량용 디스플레이, 카메라 디스플레이, TV 및 컴퓨터 화면 등 디스플레이과 관련된 기타 설비에 적용될 수 있다.
도 13은 관련 기술의 픽셀 회로의 구조 개략도이다. 도 13에 도시된 바와 같이, 상기 픽셀 구동 회로는 구동 트랜지스터(Mdr), 제1 스위칭 트랜지스터(M1), 제2 스위칭 트랜지스터(M2), 제3 스위칭 트랜지스터(M3), 제4 스위칭 트랜지스터(M4), 제5 스위칭 트랜지스터(M5), 제6 스위칭 트랜지스터(M6), 커패시터(C0) 및 발광 소자(D1)를 포함한다. 예시적으로 구동 트랜지스터(Mdr), 제1 스위칭 트랜지스터(M1), 제2 스위칭 트랜지스터(M2), 제3 스위칭 트랜지스터(M3), 제4 스위칭 트랜지스터(M4), 제5 스위칭 트랜지스터(M5) 및 제6 스위칭 트랜지스터(M6)는 모두 P형 트랜지스터인 것으로 되시하였다. 제5 스위칭 트랜지스터의 제1극은 기준 전압 신호 라인(Vref1)에 연결되고, 제1 스위칭 트랜지스터(M1)의 제1극은 데이터 신호 라인(Vdata)에 연결된다. 픽셀 구동 회로의 작동 과정에서, 발광 단계에서, 제1 주사 신호 입력단(Scan1)에 의해 제공되는 제1 주사 신호는 하이 레벨이고, 제2 주사 신호 입력단(Scan2)에 의해 제공되는 제2 주사 신호는 하이 레벨이며, 발광 제어 신호 입력단(E1)에 의해 제공되는 발광 제어 신호는 로우 레벨이다. 이때 제3 스위칭 트랜지스터(M3) 및 제4 스위칭 트랜지스터(M4)는 턴온되고, 제3스위칭 트랜지스터(M3)는 제1 전원 라인(Vdd)에 의해 제공되는 제1 전원 전압을 구동 트랜지스터(Mdr)의 소스에 출력한다. 발광 소자(D1)의 음극은 제2 전원 라인(Vss)과 전기적으로 연결되며, 이때 구동 트랜지스터(Mdr)는 발광 소자(D1)에 구동 전류를 제공하여, 발광 소자(D1)가 발광하도록 구동한다. 발광 단계에서, 제2 스위칭 트랜지스터(M2)와 제5 스위칭 트랜지스터(M5)는 오프되지만, 제2 스위칭 트랜지스터(M2)와 제5 스위칭 트랜지스터(M5)에는 여전히 누설 전류가 존재하고, 2개의 누전 경로는 구동 트랜지스터(Mdr)의 게이트의 전압을 감소시켜, 구동 트랜지스터(Mdr)가 출력하는 구동 전류의 변화를 일으켜, 발광 소자(D1)가 발광할 때, 발광 소자(D1)가 플리커하는 문제를 초래한다.
본 출원의 실시예는 픽셀 회로를 제공하며, 도 14는 본 출원의 다른 실시예에서 제공하는 픽셀 회로의 구조 개략도이고, 도 14를 참조하면, 상기 픽셀 회로는 구동 모듈(100), 저장 모듈(200), 보상 모듈(300), 제1 초기화 모듈(400), 발광 모듈(500), 발광 제어 모듈(600), 누전 억제 모듈(700) 및 데이터 기입 모듈(800)을 포함하고;
저장 모듈(200)은 구동 모듈(100)의 제어단(G)에 연결되며, 저장 모듈(200)은 구동 모듈(100)의 제어단(G)의 전압을 저장하도록 구성되고;
발광 제어 모듈(600), 구동 모듈(100) 및 발광 모듈(500)은 제1 전원 라인(Vdd)과 제2 전원 라인(Vss) 사이에 연결되며, 발광 제어 모듈(600)은 발광 제어 신호 라인(EM)의 신호에 따라, 발광 모듈(500)이 구동 모듈(100)이 출력하는 구동 신호에 따라 발광하도록 제어하고;
제1 초기화 모듈(400)의 제1단은 초기화 신호 라인(Vref)에 연결되고, 제1 초기화 모듈(400)의 제2단은 누전 억제 모듈(700)을 통해 구동 모듈(100)의 제어단(G)에 연결되며, 제1 초기화 모듈(400)은 제1 주사 라인(S1)의 신호에 따라 구동 모듈(100)의 제어단(G)에 초기화 신호 라인(Vref)에 의해 제공되는 초기화 전압을 기입하도록 구성되고;
보상 모듈(300)의 제1단은 구동 모듈(100)의 제1단에 연결되고, 보상 모듈(300)의 제2단은 누전 억제 모듈(700)을 통해 구동 모듈(100)의 제어단(G)에 연결되며, 보상 모듈(300)은 제2 주사 라인(S2)의 신호에 따라 구동 모듈(100)에 대해 임계값 보상을 수행하도록 구성되고;
누전 억제 모듈(700)은 저장 모듈(200)의 누전을 억제하도록 구성된다.
픽셀 회로는 제2 초기화 모듈(900)을 더 포함하고, 데이터 기입 모듈(800)의 제1단은 데이터 신호 라인(Vdata)에 연결되며, 데이터 기입 모듈의 제2단은 구동 모듈(100)의 제2단에 연결되고, 데이터 기입 모듈(800)의 제어단은 제2 주사 라인(S2)에 연결되며, 데이터 기입 모듈(800)은 제2 주사 라인(S2)의 신호에 따라 구동 모듈(100)에 데이터 신호 라인(Vdata)에 의해 제공되는 데이터 전압을 기입하도록 구성된다. 즉, 데이터 기입 모듈(800)은 제2 주사 라인(S2)의 신호에 따라 턴온 또는 턴오프될 수 있으며, 턴온될 경우, 데이터 신호 라인(Vdata)에 의해 제공되는 데이터 전압은 턴온된 데이터 기입 모듈(800)을 통해 구동 모듈(100)에 전송되며, 구동 모듈, 보상 모듈 및 누전 억제 모듈의 전송 경로를 거쳐 전압을 구동 모듈의 제어단에 기입한다. 제2 초기화 모듈(900)의 제1단은 초기화 신호 라인(Vref)에 연결되고, 제2 초기화 모듈(900)의 제2단은 발광 모듈(500)의 제1단에 연결되며, 제2 초기화 모듈(900)은 제3 주사 라인(S3)의 신호에 따라 발광 모듈(500)의 제1단에 초기화 신호 라인(Vref)에 의해 제공되는 초기화 전압을 기입하도록 구성된다.
예시적으로, 발광 모듈(500)은 유기 발광 다이오드(Organic Light Emitting Diode, OLED)일 수 있으며, OLED의 양극은 발광 모듈(500)의 제1단으로 하고, OLED의 음극은 발광 모듈(500)의 제2단으로 한다. 발광 모듈(500)은 구동 모듈(100)이 출력하는 구동 신호에 따라 발광하며, 여기서, 구동 신호는 구동 모듈(100)이 이의 제어단(G) 및 제2단의 전압에 따라 출력하는 구동 전류일 수 있다.
예시적으로, 픽셀 회로의 작동 과정은 3단계를 포함할 수 있는데, 제1 단계(초기화 단계)에서, 제1 주사 라인(S1)의 신호는 제1 초기화 모듈(400)이 턴온되도록 제어하고, 초기화 신호 라인(Vref)에 의해 제공되는 초기화 전압은 제1 초기화 모듈(400) 및 누전 억제 모듈(700)을 통해 구동 모듈(100)의 제어단에 기입되며, 제1 단계에서는 구동 모듈(100)의 제어단(G)에 대한 초기화를 실현한다. 제2 단계(데이터 전압 기입 및 임계값 보상 단계)에서, 제1 주사 라인(S1)에 의해 전송되는 신호는 제1 초기화 모듈(400)이 턴오프되도록 제어하고, 제2 주사 라인(S2)의 신호는 데이터 기입 모듈(800) 및 보상 모듈(300)이 턴온되도록 제어하며, 데이터 신호 라인(Vdata)에 의해 제공되는 데이터 전압은 데이터 기입 모듈(800), 구동 모듈(100), 보상 모듈(300), 누전 억제 모듈(700)을 통해 구동 모듈(100)의 제어단(G)에 기입되고, 보상 모듈(300)은 구동 모듈(100)의 임계값을 보상할 수 있으므로, 구동 모듈(100)의 제어단의 전압이 데이터 전압과 문턱 전압에 관련된 전압을 포함할 수 있도록 하여, 구동 모듈(100)의 데이터 전압의 기입 및 임계값 보상을 실현한다. 선택적으로, 제3 주사 라인(S3)의 신호는 제2 주사 라인(S2)의 신호와 동일할 수 있으며, 제2 단계에서, 제3 주사 라인(S3)의 신호는 제2 초기화 모듈(900)이 턴온되도록 제어하고, 초기화 신호 라인(Vref)에 의해 제공되는 초기화 전압은 제2 초기화 모듈(900)을 통해 발광 모듈(500)의 제1단에 기입되며, 제2 단계에서 발광 모듈(500)의 제1단에 대한 초기화를 실현하여, 발광 모듈(500)의 제1단에 잔류된 전하가 디스플레이 효과에 영향을 미치는 것을 방지한다. 제3 단계(발광 단계)에서, 제1 주사 라인(S1)의 신호는 제1 초기화 모듈(400)이 턴오프되도록 제어하고, 제2 주사 라인(S2)의 신호는 데이터 기입 모듈(800), 보상 모듈(300)이 턴오프되도록 제어하며, 제3 주사 라인(S3)의 신호는 제2 초기화 모듈(900)이 턴오프되도록 제어하고, 발광 제어 신호 라인(EM)의 신호는 발광 제어 모듈(600)이 턴온되도록 제어하며, 발광 제어 모듈(600)은 제1 전원 라인(Vdd)의 제1 전원 전압을 구동 모듈(100)의 제2단에 전송하고, 구동 모듈(100)은 구동 신호를 출력하여 발광 모듈(500)이 발광하도록 구동한다.
본 실시예는 구동 모듈의 제어단과, 보상 모듈 및 제1 초기화 모듈의 공통단 사이에 누전 억제 모듈을 구성하는 것을 통해, 저장 모듈의 누전을 억제한다. 저장 모듈이 보상 모듈 및 제1 초기화 모듈의 2개의 경로를 통해 누전할 수 있는 관련 기술에 비해, 본 실시예에서의 저장 모듈은 누전 억제 모듈만 통해 누전하며, 즉, 1개의 누전 경로만 존재하여, 누전의 경로 및 누설 전류의 크기를 감소하므로, 구동 모듈 제어단의 전압의 안정성을 유지하는데 유리하여, 구동 모듈 제어단의 전압 유지율을 향상시키며, 구동 모듈의 전류 변화로 인해 발광 모듈이 발광할 때 플리커하는 현상을 개선한다.
도 15는 본 출원의 다른 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이고, 도 15를 참조하면, 선택적으로, 제1 초기화 모듈(400)의 내부 소자의 노드, 누전 억제 모듈(700)의 내부 소자의 노드, 제1 초기화 모듈(400)에 연결된 노드, 구동 모듈(100)의 제어단(G)에 연결된 노드 및 보상 모듈(300)에 연결된 노드 중 적어도 하나에는 전압 안정화 커패시터가 연결된다.
예시적으로, 본 실시예의 픽셀 회로는 2개의 전압 안정화 커패시터, 즉 제1 전압 안정화 커패시터(C1) 및 제2 전압 안정화 커패시터(C2)를 포함한다. 누전 억제 모듈(700)의 제어단은 누전 제어 신호 라인(EMB)에 연결된다. 제1 전압 안정화 커패시터(C1)의 제1단은 구동 모듈(100)의 제어단(G)에 연결되고, 제1 전압 안정화 커패시터(C1)의 제2단은 누전 제어 신호 라인(EMB)에 연결된다. 제2 전압 안정화 커패시터(C2)의 제1단은 누전 억제 모듈(700)의 내부 소자의 노드(N1)에 연결되고, 제2 전압 안정화 커패시터(C2)의 제2단은 초기화 신호 라인(Vref)에 연결된다. 누전 억제 모듈(700)은 트랜지스터를 포함할 수 있고, 트랜지스터는 듀얼 게이트 트랜지스터일 수 있으며, 누전 억제 모듈(700) 내부 소자의 노드(N1)는 듀얼 게이트 트랜지스터의 듀얼 게이트 노드일 수 있다.
제1 전압 안정화 커패시터(C1)는 구동 모듈(100)의 제어단(G)의 전압을 안정화시켜, 제어단(G)의 전압이 기타 신호 점프의 영향을 쉽게 받지 않도록 할 수 있으며, 제2 전압 안정화 커패시터(C2)는 누전 억제 모듈(700) 내부 소자의 노드(N1)의 전압을 안정화시켜, 누전 억제 모듈(700) 내부 소자의 노드(N1)의 전압이 기타 신호 점프의 영향을 쉽게 받지 않도록 할 수 있다. 누전 억제 모듈(700)이 턴온될 경우, 구동 모듈(100)의 제어단(G)의 전압은 누전 억제 모듈(700) 내부 소자의 노드(N1)의 전압과 동일하고, 누전 억제 모듈(700)이 턴오프된 후, 제1 전압 안정화 커패시터(C1) 및 제2 전압 안정화 커패시터(C1)는 제어단(G)의 전압을 누전 억제 모듈(700) 내부 소자의 노드(N1)의 전압과 동일하게 유지하며, 구동 모듈(100)의 제어단(G)과 누전 억제 모듈(700) 내부 소자의 노드(N1) 사이의 전압차가 작을수록, 누전 억제 모듈(700)의 누설 전류가 작으므로, 제1 전압 안정화 커패시터(C1) 및 제2 전압 안정화 커패시터(C2)를 구성하는 것을 통해, 구동 모듈(100) 제어단의 전압의 안정성을 유지할 수 있어, 구동 모듈(100) 제어단(G)의 전압 유지율을 향상시키며, 발광 모듈(500)이 발광할 때의 플리커 현상을 개선하고, 디스플레이 품질을 향상시킨다.
계속해서 도 15를 참조하면, 선택적으로, 저장 모듈(200)은 저장 커패시터(Cst)를 포함하고, 전압 안정화 커패시터의 커패시턴스 값은 저장 커패시터(Cst)의 커패시턴스 값보다 작다.
전압 안정화 커패시터는 저장 커패시터(Cst)와 상이하며, 저장 커패시터(Cst)는 구동 모듈(100)의 제어단의 전압을 저장해야 하므로, 저장 커패시터(Cst)의 커패시턴스 값이 비교적 크다. 전압 안정화 커패시터는 이와 연결된 노드의 전압을 안정화시키도록 구성되어, 누설 전류의 크기를 감소시키므로, 전압 안정화 커패시터의 커패시턴스 값은 비교적 작을 수 있고, 저장 커패시터(Cst)의 커패시턴스 값보다 작을 수 있다. 전압 안정화 커패시터의 커패시턴스 값이 비교적 작으면, 커패시터의 2개의 전극판의 면적을 비교적 작게 할 수 있어, 회로 중 전압 안정화 커패시터의 배치를 더 간단하게 할 수 있다.
도 16은 본 출원의 다른 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이고, 도 16을 참조하면, 선택적으로, 누전 억제 모듈(700)은 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)를 포함하며;
제1 트랜지스터(T1)의 제1극은 구동 모듈(100)의 제어단(G)에 연결되고, 제1 트랜지스터(T1)의 제2극은 제1 초기화 모듈(400)의 제2단에 연결되며;
제2 트랜지스터(T2)의 제1극은 제1 트랜지스터(T1)의 제2극에 연결되고, 제2 트랜지스터(T2)의 제2극은 보상 모듈(300)의 제2단에 연결되며;
제1 트랜지스터(T1)의 게이트와 제2 트랜지스터(T2)의 게이트는 누전 제어 신호 라인(EMB)에 연결된다.
예시적으로, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)는 모두 P형 트랜지스터이고, 누전 제어 신호 라인(EMB)의 신호가 하이 레벨일 경우, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)는 턴오프되고, 누전 제어 신호 라인(EMB)의 신호가 로우 레벨일 경우, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)는 턴온된다. 픽셀 회로 작동의 제1 단계에서, 누전 제어 신호 라인(EMB)은 로우 레벨이고, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)는 턴온되며, 초기화 신호 라인(Vref)의 초기화 전압은 턴온된 제1 초기화 모듈(400) 및 제1 트랜지스터(T1)를 통해 구동 모듈(100)의 제어단(G)에 기입되어, 구동 모듈(100)에 대한 초기화를 실현한다. 제2 단계에서, 데이터 신호 라인(Vdata)의 데이터 전압은 턴온된 데이터 기입 모듈(800), 구동 모듈(100), 보상 모듈(300), 제2 트랜지스터(T2) 및 제1 트랜지스터(T1)를 통해 구동 모듈(100)의 제어단에 기입되어, 데이터 전압의 기입 및 임계값 보상을 실현한다.
본 실시예의 픽셀 회로 중의 구동 모듈(100)의 제어단(G)은 1개의 누전 경로, 즉 제1 트랜지스터(T1)만 존재하기에, 도 13의 픽셀 회로에 2개의 누전 경로, 즉 제2 스위칭 트랜지스터(M2) 및 제5 스위칭 트랜지스터(M5)가 존재하는 것에 비해, 본 실시예의 픽셀 회로는 누전 경로를 감소하여, 누설 전류의 크기를 감소시키며, 구동 모듈(100)의 제어단(G)의 전압 변화 진폭을 감소시켜, 구동 모듈(100)의 제어단(G)의 전압이 비교적 안정하도록 하고, 한 프레임 내 발광 모듈(500)의 휘도 감쇠를 감소시키며, 나아가 발광 모듈(500)의 플리커 현상을 개선하고, 디스플레이 품질을 향상시킨다.
도 17은 본 출원의 다른 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이고, 도 17을 참조하면, 선택적으로, 발광 제어 모듈(600)은 제1 발광 제어 모듈(610) 및 제2 발광 제어 모듈(620)을 포함하고;
제1 발광 제어 모듈(610)은 제1 전원 라인(Vdd)과 구동 모듈(100)의 제2단 사이에 연결되고, 제2 발광 제어 모듈(620)은 구동 모듈(100)의 제1단과 발광 모듈(500)의 제1단 사이에 연결되며, 발광 모듈(500)의 제2단은 제2 전원 라인(Vss)에 연결되고, 제1 발광 제어 모듈(610)의 제어단과 제2 발광 제어 모듈(620)의 제어단은 발광 제어 신호 라인(EM)에 연결된다.
픽셀 회로의 제1 단계 및 제2 단계에서, 제1 발광 제어 모듈(610) 및 제2 발광 제어 모듈(620)은 발광 제어 신호 라인(EM)의 제어에 의해 턴오프된다. 제3 단계에서, 제1 발광 제어 모듈(610) 및 제2 발광 제어 모듈(620)은 발광 제어 신호 라인(EM)의 제어에 의해 턴온되고, 제1 전원 라인(Vdd)에 의해 제공되는 제1 전원 전압은 제1 발광 제어 모듈(610)을 통해 구동 모듈(100)의 제2단에 기입되며, 구동 모듈(100)은 이의 제어단(G)의 전압과 제2단의 전압에 따라 발광 모듈(500)이 발광하도록 구동한다.
도 18은 본 출원의 다른 실시예에서 제공하는 누전 제어 신호 라인 및 발광 제어 신호 라인의 시퀀스 다이어그램이고, 도 18에 도시된 시퀀스 다이어그램은 도 17에 도시된 픽셀 회로에 적용 가능하다. 도 17 및 도 18을 참조하면, 선택적으로, 한 프레임 내에서, 누전 제어 신호 라인(EMB)의 신호의 펄스 시간 구간은 발광 제어 신호 라인(EM)의 신호의 펄스 시간 구간 내에 위치한다.
예시적으로, 누전 억제 모듈(700)은 누전 제어 신호 라인(EMB)의 신호가 로우 레벨일 경우 턴온되고, 하이 레벨일 경우 턴오프된다. 발광 제어 모듈(600)은 발광 제어 신호 라인(EM)의 신호가 로우 레벨일 경우 턴온되고, 하이 레벨일 경우 턴오프된다. 제1 단계(t1) 및 제2 단계(t2)에서, 발광 제어 신호 라인(EM)의 신호는 하이 레벨이고, 발광 제어 모듈(600)은 턴오프되며, 누전 제어 신호 라인(EMB)의 신호는 로우 레벨이고, 누전 억제 모듈(700)은 턴온되어, 제1 단계(t1)에서, 누전 억제 모듈(700)을 통해 초기화 전압을 구동 모듈(100)의 제어단(G)에 기입하고, 제2 단계(t2)에서, 누전 억제 모듈(700)을 통해 데이터 전압을 구동 모듈(100)의 제어단(G)에 기입한다. 누전 억제 모듈(700)의 온(on) 시간 구간은 발광 제어 모듈(600)의 오프(off) 시간 구간 내에 위치하여, 누전 억제 모듈(700)이 턴온되는 제1 단계(t1)와 제2 단계(t2) 내에, 발광 제어 모듈(600)이 오프 상태가 되도록 하므로, 발광 제어 모듈(600)이 제1 단계(t1)와 제2 단계(t2)에서 턴온되어, 발광 모듈(500)의 턴온을 초래하고, 구동 모듈(100)의 제어단(G)이 초기화 또는 데이터 기입과 임계값 보상을 완료하지 못한 상황에서, 발광 모듈(500)이 라이팅되어, 디스플레이 품질에 영향을 미치는 것을 방지한다. 따라서, 누전 제어 신호 라인(EMB)의 신호의 펄스 시간 구간이 발광 제어 신호 라인(EM)의 신호의 펄스 시간 구간 내에 위치하므로, 구동 모듈이 초기화, 데이터 기입 및 임계값 보상이 완료된 후, 발광 모듈(500)이 라이팅되도록 보장할 수 있어, 디스플레이 품질 향상에 유리하다.
계속해서 도 17 및 도 18을 참조하면, 선택적으로, 누전 제어 신호 라인(EMB)의 신호와 발광 제어 신호 라인(EM)의 신호는 서로 반전 신호이다.
예시적으로, 누전 억제 모듈(700)과 발광 제어 모듈(600)은 모두 P형 트랜지스터이다. 제1 단계(t1)에서, 누전 제어 신호 라인(EMB)의 신호가 로우 레벨이고, 발광 제어 신호 라인(EM)의 신호가 하이 레벨이며, 누전 억제 모듈(700)이 턴온되고, 발광 제어 모듈(600)이 턴오프되며, 초기화 신호 라인(Vref)의 초기화 전압은 누전 억제 모듈(700)을 통해 구동 모듈(100)의 제어단(G)에 기입된다. 제2 단계(t2)에서, 누전 제어 신호 라인(EMB)의 신호가 로우 레벨이고, 발광 제어 신호 라인(EM)의 신호가 하이 레벨이며, 누전 억제 모듈(700)이 턴온되고, 발광 제어 모듈(600)이 턴오프되며, 데이터 신호 라인(Vdata)의 데이터 전압은 누전 억제 모듈(700)을 통해 구동 모듈(100)의 제어단(G)에 기입된다. 제3 단계(t3)에서, 누전 제어 신호 라인(EMB)의 신호가 하이 레벨이고, 발광 제어 신호 라인(EM)의 신호가 로우 레벨이며, 누전 억제 모듈(700)이 턴오프되고, 발광 제어 모듈(600)이 턴온되며, 제1 전원 라인(Vdd)의 제1 전원 전압은 제1 발광 제어 모듈(610)을 통해 구동 모듈(100)의 제2단에 전송되고, 구동 모듈(100)은 이의 제어단(G)의 전압과 제2단의 전압에 따라 발광 모듈(500)이 발광하도록 구동한다. 발광 제어 신호 라인(EM)은 통상적으로 디스플레이 패널의 좌우 가장자리 영역에 위치한 발광 제어 구동 회로에 연결되며, 발광 제어 구동 회로는 캐스케이드된 시프트 레지스터로 구성될 수 있다. 누전 제어 신호 라인(EMB)의 신호와 발광 제어 신호 라인(EM)의 신호는 서로 반전 신호이고, 발광 제어 구동 회로의 출력단에 위상 반전기를 설치하여, 발광 제어 구동 회로에 의해 출력되는 신호를 위상 반전기를 통해 반전시켜 반전된 신호를 누전 제어 신호 라인(EMB)에 출력하면 되므로, 누전 제어 신호 라인(EMB)을 위해 복잡한 시프트 레지스터로 구성된 주사 회로를 설계할 필요가 없어, 디스플레이 패널의 가장자리 영역의 회로 소자를 줄일 수 있고, 디스플레이 패널의 좁은 가장자리 설계를 용이하게 실현할 수 있다.
도 19는 본 출원의 다른 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이고, 도 19를 참조하면, 선택적으로, 픽셀 회로는 데이터 기입 모듈(800) 및 제2 초기화 모듈(900)을 더 포함하고; 데이터 기입 모듈은 제3 트랜지스터(T3)를 포함하며, 구동 모듈(100)은 제4 트랜지스터(T4)를 포함하고; 보상 모듈(300)은 제5 트랜지스터(T5)를 포함하고, 제1 초기화 모듈(400)은 제6 트랜지스터(T6)를 포함하며; 제2 초기화 모듈(900)은 제7 트랜지스터(T7)를 포함하고; 제1 발광 제어 모듈(610)은 제8 트랜지스터(T8)를 포함하며, 제2 발광 제어 모듈(620)은 제9 트랜지스터(T9)를 포함하고;
제3 트랜지스터(T3)의 제1극은 데이터 신호 라인(Vdata)에 연결되고, 제3 트랜지스터(T3)의 제2극은 구동 모듈(100)의 제2단에 연결되며, 제3 트랜지스터(T3)의 게이트는 제2 주사 라인(S2)에 연결되고;
제4 트랜지스터(T4)의 제1극은 구동 모듈(100)의 제2단으로 하고, 제4 트랜지스터(T4)의 제2극은 구동 모듈(100)의 제1단으로 하며, 제4 트랜지스터(T4)의 게이트는 구동 모듈(100)의 제어단(G)으로 하고;
제5 트랜지스터(T5)의 제1극은 보상 모듈(300)의 제1단으로 하고, 제5 트랜지스터(T5)의 제2극은 보상 모듈(300)의 제2단으로 하며, 제5 트랜지스터(T5)의 게이트는 제2 주사 라인(S2)에 연결되고;
제6 트랜지스터(T6)의 제1극은 제1 초기화 모듈(400)의 제1단으로 하고, 제6 트랜지스터(T6)의 제2극은 제1 초기화 모듈(400)의 제2단으로 하며, 제6 트랜지스터(T6)의 게이트는 제1 주사 라인(S1)에 연결되고;
제7 트랜지스터(T7)의 제1극은 초기화 신호 라인(Vref)에 연결되고, 제7 트랜지스터(T7)의 제2극은 발광 모듈(500)의 제1단에 연결되며, 제7 트랜지스터(T7)의 게이트는 제3 주사 라인(S3)에 연결되고;
제8 트랜지스터(T8)의 제1극은 제1 전원 라인(Vdata)에 연결되고, 제8 트랜지스터(T8)의 제2극은 제4 트랜지스터(T4)의 제1극에 연결되며, 제8 트랜지스터(T8)의 게이트는 발광 제어 신호 라인(EM)에 연결되고;
제9 트랜지스터(T9)의 제1극은 제4 트랜지스터(T4)의 제2극에 연결되고, 제9 트랜지스터(T9)의 제2극은 발광 모듈(500)의 제1단에 연결되며, 제9 트랜지스터(T9)의 게이트는 발광 제어 신호 라인(EM)에 연결되고;
제1 트랜지스터(T1) 및 제6 트랜지스터(T6)는 듀얼 게이트 트랜지스터이다.
예시적으로, 제1 트랜지스터(T1)는 제1 듀얼 게이트 트랜지스터(T11) 및 제2 듀얼 게이트 트랜지스터(T12)를 포함하고, 제6 트랜지스터(T6)는 제3 듀얼 게이트 트랜지스터(T61) 및 제4 듀얼 게이트 트랜지스터(T62)를 포함한다. 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 제8 트랜지스터(T8) 및 제9 트랜지스터(T9)는 P형 트랜지스터일 수 있고, N형 트랜지스터일 수도 있으며, 본 실시예는 여기서 구체적으로 한정하지 않는다. 상기 각 트랜지스터의 유형을 P형 트랜지스터로 예를 들어 예시적으로 설명하도록 한다.
도 20은 본 출원의 다른 실시예에서 제공하는 픽셀 회로의 시퀀스 다이어그램이고, 도 20에 도시된 시퀀스 다이어그램은 도 19의 픽셀 회로에 적용 가능하며, 제3 주사 라인(S3)과 제2 주사 라인(S2)의 신호가 동일한 것으로 예를 들어 설명한다. 도 19 및 도 20을 참조하면, 제1 단계(t1)는 제2 서브 단계(t02), 제3 서브 단계(t03)를 포함하고, 제2 단계(t2)는 제4 서브 단계(t04)를 포함하며, 제3 단계(t3)는 제6 서브 단계(t06)를 포함한다.
제1 서브 단계(t01)에서, 발광 제어 신호 라인(EM)의 신호가 하이 레벨로 상승하고, 제8 트랜지스터(T8) 및 제9 트랜지스터(T9)는 턴오프된다. 제2 서브 단계(t02)에서, 누전 제어 신호 라인(EMB)의 신호가 로우 레벨로 떨어지고, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)는 턴온된다. 제3 서브 단계(t03)에서, 제1 주사 라인(S1)의 신호가 로우 레벨이고, 제6 트랜지스터(T6)가 턴온되며, 제3 서브 단계(t03)에서, 초기화 신호 라인(Vref)에 의해 제공되는 초기화 전압은 제6 트랜지스터(T6) 및 제1 트랜지스터(T1)를 통해 제4 트랜지스터(T4)의 게이트에 전송되어, 제4 트랜지스터(T4)의 게이트를 리셋하며, 리셋이 완료된 후, 제1 주사 라인(S1)의 신호는 하이 레벨로 상승하고, 제6 트랜지스터(T6)는 턴오프된다. 제1 단계(t1)에서, 발광 제어 신호 라인(EM)의 신호 및 제2 주사 라인(S2)의 신호가 하이 레벨이고, 제3 트랜지스터(T3), 제5 트랜지스터(T5), 제7 트랜지스터(T7), 제8 트랜지스터(T8) 및 제9 트랜지스터(T9)는 오프 상태이다.
제4 서브 단계(t04)에 있어서, 제2 주사 라인(S2)의 신호가 로우 레벨이고, 제3 트랜지스터(T3) 및 제5 트랜지스터(T5)는 턴온되며, 누전 제어 신호 라인(EMB)의 신호가 로우 레벨이고, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)는 턴온되며, 데이터 신호 라인(Vdata)의 데이터 전압은 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제2 트랜지스터(T2) 및 제1 트랜지스터(T1)를 통해 제4 트랜지스터(T4)의 게이트에 기입되어, 제4 트랜지스터(T4)의 게이트에 데이터 전압과 관련된 전압을 기입하고 제4 트랜지스터(T4)의 문턱 전압에 대해 보상하는 것을 실현하며, 제4 서브 단계(t04)에서, 제3 주사 라인(S3)의 신호가 제2 주사 라인(S2)의 신호와 동일하게 로우 레벨이고, 제7 트랜지스터(T7)는 턴온되고, 초기화 신호 라인(Vref)에 의해 제공되는 초기화 전압은 제7 트랜지스터(T7)를 통해 발광 모듈(500)의 제1단에 전송되며, 발광 모듈(500)의 제1단을 리셋하여, 발광 모듈(500)의 제1단에 잔류된 전하가 디스플레이 효과에 영향을 미치는 것을 방지할 수 있다.
제5 서브 단계(t05)에 있어서, 누전 제어 신호 라인(EMB)의 신호가 하이 레벨로 상승하고, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)는 턴오프된다. 제6 서브 단계(t06)에서, 제1 주사 라인(S1) 및 제2 주사 라인(S2)의 신호가 하이 레벨이고, 제3 트랜지스터(T3), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)는 턴오프되며, 발광 제어 신호 라인(EM)의 신호가 로우 레벨이고, 제8 트랜지스터(T8) 및 제9 트랜지스터(T9)는 턴온되며, 제1 전원 라인(Vdd)의 제1 전원 전압은 제8 트랜지스터(T8)를 통해 제4 트랜지스터(T4)의 제1극에 전송되고, 제4 트랜지스터(T4)는 이의 게이트 전압과 제1극의 전압에 따라 발광 모듈(500)이 발광하도록 구동한다.
도 21은 본 출원의 다른 실시예에서 제공하는 다른 픽셀 회로의 구조 개략도이고, 도 21을 참조하면, 선택적으로, 상기 픽셀 회로는 제1 커패시터(C11), 제2 커패시터(C12), 제3 커패시터(C13), 제4 커패시터(C14) 및 제5 커패시터(C15)를 더 포함하며;
제1 커패시터(C11)의 제1단은 제4 트랜지스터(T4)의 게이트에 연결되고, 제1 커패시터(C11)의 제2단은 누전 제어 신호 라인(EMB)에 연결되며, 제2 커패시터(C12)의 제1단은 제6 트랜지스터(T6)의 제2극에 연결되고, 제2 커패시터(C12)의 제2단은 초기화 신호 라인(Vref)에 연결되며, 제3 커패시터(C13)의 제1단은 제2 트랜지스터(T2)의 제2극(N3)에 연결되고, 제3 커패시터(C13)의 제2단은 초기화 신호 라인(Vref)에 연결되며, 제4 커패시터(C14)의 제1단은 제6 트랜지스터(T6)의 듀얼 게이트 노드(N2)에 연결되고, 제4 커패시터(C14)의 제2단은 초기화 신호 라인(Vref)에 연결되며, 제5 커패시터(C15)의 제1단은 초기화 신호 라인(Vref)에 연결되고, 제5 커패시터(C15)의 제2단은 제1 트랜지스터(T1)의 듀얼 게이트 노드(N1)에 연결된다.
발광 단계에서, 제3 커패시터(C13) 및 제4 커패시터(C14)의 크기를 조절하는 것을 통해, 제2 트랜지스터(T2)의 제2극(N3)의 전압이 제2 트랜지스터(T2)의 제1극의 전압보다 크고, 제2 트랜지스터(T2)의 제1극의 전압이 제6 트랜지스터(T6)의 듀얼 게이트 노드(N2)의 전압보다 크게 하여, 제2 트랜지스터(T2)의 제2극(N3)이 제2 트랜지스터(T2)의 제1극으로 충전하도록 하고, 제2 트랜지스터(T2)의 제1극이 제6 트랜지스터(T6)의 듀얼 게이트 노드(N2)로 누전하도록 함으로써, 제2 트랜지스터(T2)의 제1극의 충전 과정과 누전 과정의 상호 보상을 실현하여, 제2 트랜지스터(T2)의 제1극의 전위가 균형에 도달하도록 하여, 제2 트랜지스터(T2)의 제1극의 누전을 감소시키고, 픽셀 회로에서 구동 모듈(100)의 제어단(G)의 전압 유지율을 향상시키며, 저주파 구동 시 발광 모듈(500)의 플리커 현상을 개선하고, 디스플레이 품질을 향상시킨다.
제1 커패시터(C11), 제2 커패시터(C12) 및 제5 커패시터(C15)는 제4 트랜지스터(T4)의 게이트, 제1 트랜지스터(T1)의 듀얼 게이트 노드(N1) 및 제2 트랜지스터(T2)의 제2극(N3)의 전압을 안정화시킬 수 있고, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)가 턴온될 경우, 제4 트랜지스터(T4)의 게이트, 제1 트랜지스터(T1)의 듀얼 게이트 노드(N1) 및 제2 트랜지스터(T2)의 제2극(N3)의 전압이 같으므로, 발광 단계에서, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)가 턴오프된 후, 제1 커패시터(C11), 제2 커패시터(C12) 및 제5 커패시터(C15)는 제4 트랜지스터(T4)의 게이트, 제1 트랜지스터(T1)의 듀얼 게이트 노드(N1) 및 제2 트랜지스터(T2)의 제2극(N3)의 전압을 동일하게 유지할 수 있어, 제1 트랜지스터(T1)의 누전을 감소시키고, 제1 트랜지스터(T1)의 누설 전류의 크기를 감소시키며, 제4 트랜지스터(T4)의 게이트 전압의 안정을 유지하고, 픽셀 회로에서 구동 모듈(100)의 제어단(G)의 전압 유지율을 향상시키며, 저주파 구동 시 발광 모듈(500)의 플리커 현상을 개선하고, 디스플레이 품질을 향상시킨다.
도 22는 본 출원의 다른 실시예에서 제공하는 시뮬레이션 신호의 파형도이고, 도 22는 도 21에 도시된 픽셀 회로가 작동 시 대응하는 파형도이며, 도 22로부터, 제6 서브 단계(t06)에서, 구동 모듈(100)의 제어단(G)(제4 트랜지스터(T4)의 게이트)의 전압과 제2 트랜지스터(T2)의 제2극(N3)의 전압은 모두 안정된 상태를 유지함을 알 수 있고, 나아가 제1 커패시터(C11), 제2 커패시터(C12), 제3 커패시터(C13), 제4 커패시터(C14) 및 제5 커패시터(C15)는 제4 트랜지스터(T4)의 게이트 전압의 안정성을 유지할 수 있어, 픽셀 회로에서 구동 모듈(100)의 제어단(G)의 전압 유지율을 향상시키고, 저주파 구동 시 발광 모듈의 플리커 현상을 개선하며, 디스플레이 품질을 향상시키는 것을 설명한다.
본 출원의 실시예는 디스플레이 패널을 더 제공하며, 상기 디스플레이 패널은 본 출원의 실시예의 상기 임의의 한 항에 따른 픽셀 회로를 포함한다.
본 출원의 실시예는 디스플레이 장치를 더 제공하며, 도 23은 본 출원의 다른 실시예에서 제공하는 디스플레이 장치의 구조 개략도이고, 도 23을 참조하면, 상기 디스플레이 장치(01)는 본 출원 실시예의 상기 디스플레이 패널(02)을 포함한다. 디스플레이 장치(01)는 도 23에 도시된 휴대폰일 수 있고, 컴퓨터, TV, 스마트 웨어러블 디스플레이 장치 등일 수도 있으며, 본 출원의 실시예는 이에 대해 특별히 한정하지 않는다.
픽셀 구동 회로는 저주파에서 플리커 현상이 심각한 문제가 존재하는데, 이러한 기술적 과제의 발생 원인은 다음과 같다. 픽셀 구동 회로는 일반적으로 구동 트랜지스터를 포함하고, 구동 트랜지스터의 게이트에는 심각한 누전 현상이 존재하여, 구동 트랜지스터의 게이트 전위가 불안정하게 되며, 낮은 리프레시 주파수에서 구동 트랜지스터 게이트의 전위 변화가 큼으로써, 구동 전류의 변화가 크게 되고, 즉 발광 유닛에 플리커 현상이 발생하게 된다.
본 출원은 다음과 같은 해결방안을 제출한다.
도 24는 본 출원의 다른 실시예에서 제공하는 픽셀 구동 회로(즉 픽셀 회로)의 회로 구조 개략도이고, 도 24를 참조하면, 픽셀 구동 회로는 구동 전류를 생성하도록 구성된 구동 모듈(101); 구동 전류에 응답하여 발광하도록 구성된 발광 모듈(102); 충전 단계에서 데이터 신호에 상응하는 전압을 구동 모듈(101)의 제어단에 기입하도록 구성된 데이터 기입 모듈(103); 충전 단계에서 구동 모듈(101)의 문턱 전압을 보상하도록 구성된 임계값 보상 모듈(104)-임계값 보상 모듈(104)은 누전 방지 노드(N1)와 구동 모듈(101)의 제어단 사이에 연결됨-; 구동 모듈(101)의 제어단의 전위를 유지하도록 구성된 저장 모듈(105); 초기화 단계에서 구동 모듈(101)의 제어단을 초기화하도록 구성된 제1 초기화 모듈(106)-제1 초기화 모듈(106)은 초기화 신호 입력단(Vref)과 누전 방지 노드(N1) 사이에 연결됨-; 누전 방지 노드(N1)의 전위를 유지하도록 구성된 제1 유지 모듈(107); 발광 단계에서 누전 방지 노드(N1)와 발광 모듈(102) 사이의 전도성 경로를 차단하도록 구성된 제1 차단 모듈(108); 을 포함한다.
예시적으로, 발광 모듈(102)은 예를 들어 OLED(Organic Light Emitting Diode, 유기 발광 다이오드)일 수 있으며, OLED는 전류형 소자이고, 구동 전류에 응답하여 발광하며, 발광 전류가 상이할 경우 발광 휘도도 상이하므로, 발광 전류의 크기를 제어하여 발광 휘도, 즉 발광 계조를 제어할 수 있고, 전형적인 OLED는 순차적으로 적층된 양극층, 정공주입층, 정공수송층, 전자차단층, 발광층, 정공차단층, 전자수송층, 전자주입층 및 음극층을 포함할 수 있고, 양극층에서 생성된 정공과 음극층에서 생성된 전자가 발광층에서 재결합되어 엑시톤을 생성하는데, 엑시톤은 불안정하여 전이가 발생하게 되므로, 광의 형태로 외부로 에너지를 복사하며, 전류가 상이할 경우, 복사되는 광의 강도도 상이하고; 픽셀 구동 회로의 작동 과정은 적어도 충전 단계와 발광 단계를 포함하며, 충전 단계의 경우, 데이터 기입 모듈(103)은 턴온되고, 데이터 신호 입력단(Data)은 데이터 신호(데이터 신호는 예를 들어 데이터 전압일 수 있음)를 입력하며, 이때 구동 모듈(101)도 턴온되고, 데이터 신호가 구동 모듈(101), 제1 차단 모듈(108) 및 임계값 보상 모듈(104)을 거친 후, 데이터 신호에 상응하는 전압을 구동 모듈(101)의 제어단에 기입하며, 즉, 여기서 구동 모듈(101)의 제어단에 기입되는 전압은 임계값 보상을 거친 후의 전압일 수 있고, 상기 전압은 데이터 신호 및 문턱 전압과 관련되어, 구동 모듈(101)의 제어단의 전위가 변화되도록 하며, 구동 모듈(101)의 제어단의 전위가 마침 구동 모듈(101)이 턴오프될 때까지 변화될 경우, 데이터 신호의 기입은 정지되고, 이때 구동 모듈(101)의 제어단의 전위는 구동 모듈(101)의 문턱 전압의 정보를 포함하며, 저장 모듈(105)에 저장되고, 본 실시예에서, 충전 단계는 기입 단계라고도 할 수 있으며, 충전 단계는 데이터 신호에 상응하는 전압을 구동 모듈(101)의 제어단에 전송하는 작동 단계이고, 충전 단계에서, 구동 모듈의 제어단의 전위는 다양한 변화가 발생될 수 있으며, 전위가 증가되거나 전위가 감소되는 상황이 모두 발생될 수 있고; 발광 단계에서, 구동 모듈(101)은 구동 전류를 생성하며, 저장 모듈(105)은 구동 모듈(101)의 제어단의 전위를 유지하고, 구동 모듈(101)의 전류 공식에 따르면, 이때 구동 모듈(101)에 의해 생성된 구동 전류는 구동 모듈(101)의 문턱 전압과 무관하여, 발광 모듈(101)이 안정적으로 발광하도록 하며; 또한 충전 단계에서 구동 모듈(101)이 원활하게 턴온될 수 있도록 보장하고, 이전 프레임이 발광할 때 구동 모듈(101)의 제어단에 잔류된 전위를 제거하기 위해, 픽셀 구동 회로에는 제1 초기화 모듈(106)이 더 설치되어 있으며, 전형적으로 충전 단계가 시작되기 전에 초기화 단계를 설정하고, 초기화 신호 입력단(Vref)을 사용하여 초기화 신호를 입력함으로써, 구동 모듈(101)의 제어단을 초기화하며; 본 실시예에서, 임계값 보상 모듈(104)은 누전 방지 노드(N1)와 구동 모듈(101)의 제어단 사이에 연결되고, 제1 초기화 모듈(106)은 누전 방지 노드(N1)와 초기화 신호 입력단(Vref) 사이에 연결되어, 발광 단계에서, 구동 모듈(101)의 제어단의 누전 경로로서 임계값 보상 모듈(104)을 통과하는 하나의 누전 경로만 존재하지만, 기존의 픽셀 구동 회로에는 임계값 보상 모듈을 통과하는 누전 경로와 제1 초기화 모듈을 통과하는 누전 경로 등 2개의 누전 경로가 존재하기 때문에, 본 실시예는 누설 전류를 대폭 감소시킬 수 있으며; 다른 한편으로, 임계값 보상 모듈(104)이 턴오프된 후, 누설 전류는 누전 방지 노드(N1)로 흐르게 되어, 누전 방지 노드(N1)의 전위가 변화되도록 하고, 이를 제어하지 않으면, 누전 시간이 연장됨에 따라, 누전 방지 노드(N1)의 전위 변화가 크게 되어, 누전 방지 노드(N1)와 구동 모듈(101)의 제어단의 전위차도 커지므로, 누설 전류가 증가하게 되며, 누설 전류의 증가는 반대로 누전 방지 노드(N1)의 전위 변화를 가속화하여, 순환 왕복으로 구동 전류를 매우 불안정하게 함으로써, 발광 모듈의 플리커를 초래하고; 본 실시예는 제1 유지 모듈(107)을 통해 누전 방지 노드(N1)의 전위를 유지할 수 있으므로, 누전 방지 노드(N1)의 전위와 구동 모듈(101)의 제어단의 전위차가 항상 하나의 안정적인 값으로 유지되도록 하고, 누설 전류도 하나의 안정적인 값으로 유지되도록 하며, 나아가 누전 시간이 연장됨에 따라 초래된 누설 전류가 증가되는 문제를 방지할 수 있고, 즉, 제1 유지 모듈(107)을 설치하여, 구동 모듈(101)의 제어단의 누설 전류를 감소시키고, 나아가 플리커 현상을 개선하여, 디스플레이 효과를 향상시킬 수 있다. 또한, 발광 단계에서 누전 방지 노드(N1)의 전위가 발광 모듈(102)에 영향을 미치는 것을 방지하기 위해, 제1 차단 모듈(108)을 통해 누전 방지 노드(N1)와 발광 모듈(102) 사이의 턴온 경로를 차단함으로써, 발광 모듈(102)이 안정적으로 발광할 수 있도록 보장할 수 있다. 임계값 보상 모듈(104)의 제어단에 접속된 신호는 충전 단계에서 턴온될 수 있는 한, 본 실시예에서 구체적으로 한정하지 않고, 제1 차단 모듈(108)의 위치도 도 24에 도시된 형태에 한정되지 않으며, 이의 보다 많은 연결 방식에 대해서는 추후에 설명할 것이다.
본 실시예의 기술방안에서, 사용되는 픽셀 구동 회로는 구동 전류를 생성하도록 구성된 구동 모듈; 구동 전류에 응답하여 발광하도록 구성된 발광 모듈; 충전 단계에서 데이터 신호에 상응하는 전압을 구동 모듈의 제어단에 기입하도록 구성된 데이터 기입 모듈; 충전 단계에서 구동 모듈의 문턱 전압을 보상하도록 구성된 임계값 보상 모듈-임계값 보상 모듈은 누전 방지 노드와 구동 모듈의 제어단 사이에 연결됨-; 구동 모듈의 제어단의 전위를 유지하도록 구성된 저장 모듈; 초기화 단계에서 구동 모듈의 제어단을 초기화하도록 구성된 제1 초기화 모듈-제1 초기화 모듈은 초기화 신호 입력단과 누전 방지 노드 사이에 연결됨-; 누전 방지 노드의 전위를 유지하도록 구성된 제1 유지 모듈; 발광 단계에서 누전 방지 노드와 발광 모듈 사이의 전도성 경로를 차단하도록 구성된 제1 차단 모듈; 을 포함한다. 발광 단계일 때 구동 모듈의 제어단은 누전 경로가 하나뿐이므로, 누설 전류가 크게 감소될 수 있고, 또한 제1 유지 모듈을 설치하여, 누전 방지 노드의 전위를 안정시킬 수 있으며, 즉, 누전 방지 노드와 구동 모듈의 제어단 사이의 전위차를 안정시켜, 누설 전류가 증가되는 것을 방지하고, 즉, 누전 현상을 개선할 수 있어, 픽셀 구동 회로의 플리커 현상을 개선한다.
본 실시예에서는 회로를 결합하여 본 출원을 설명하도록 한다. 도 24에 도시된 바와 같이, 제1 초기화 모듈(106)의 제1단은 초기화 신호 입력단(Vref)에 전기적으로 연결되고, 제1 초기화 모듈(106)의 제어단은 픽셀 구동 회로의 제1 주사 신호(S1)에 전기적으로 연결되며; 데이터 기입 모듈(103)의 제1단은 픽셀 구동 회로의 데이터 신호 입력단(Data)에 전기적으로 연결되고, 데이터 기입 모듈(103)의 제2단은 구동 모듈(101)의 제1단에 전기적으로 연결되며, 데이터 기입 모듈(101)의 제어단은 픽셀 구동 회로의 제2 주사 신호 입력단(S2)에 전기적으로 연결되고; 저장 모듈(105)의 제1단은 픽셀 구동 회로의 제1 전원 신호 입력단(VDD)에 전기적으로 연결되며, 저장 모듈(105)의 제2단은 구동 모듈(101)의 제어단에 전기적으로 연결되고; 픽셀 구동 회로는 제1 발광 제어 모듈(109) 및 제2 발광 제어 모듈(1101)을 더 포함하며, 제1 발광 제어 모듈(109)의 제1단은 제1 전원 신호 입력단(VDD)에 전기적으로 연결되고, 제1 발광 제어 모듈(109)의 제2단은 구동 모듈(101)의 제1단에 전기적으로 연결되며, 제1 발광 제어 모듈(109)의 제어단은 픽셀 구동 회로의 인에이블 신호 입력단(EM)에 전기적으로 연결되고; 제2 발광 제어 모듈(1101)의 제1단은 구동 모듈(101)의 제2단에 전기적으로 연결되며, 제2 발광 제어 모듈(1101)의 제2단은 발광 모듈(102)의 제1단에 전기적으로 연결되고, 제2 발광 제어 모듈(1101)의 제어단은 인에이블 신호 입력단(EM)에 전기적으로 연결되며; 발광 모듈(102)의 제2단은 픽셀 구동 회로의 제2 전원 신호 입력단(VSS)에 전기적으로 연결되고; 제1 유지 모듈(107)의 제1단은 초기화 신호 입력단(Vref) 또는 제1 전원 신호 입력단(VDD)에 전기적으로 연결되며, 제1 유지 모듈(107)의 제2단은 누전 방지 노드(N1)에 전기적으로 연결된다.
예시적으로, 제1 전원 신호 입력단(VDD)은 고정 신호를 입력하도록 구성될 수 있으며, 예를 들어, 제1 전원 신호 입력단(VDD)은 제1 전원 신호를 입력하도록 구성될 수 있고, 제2 전원 신호 입력단(VSS)은 제2 전원 신호를 입력하도록 구성될 수 있으며, 제1 전원 신호와 제2 전원 신호의 하이 레벨과 로우 레벨은 상이하고, 전형적으로 제1 전원 신호를 하이 레벨로 설정하고, 제2 전원 신호를 로우 레벨로 설정할 수 있으며; 초기화 단계와 충전 단계에서, 인에이블 신호 입력단(EM)은 제1 발광 제어 모듈(109)과 제2 발광 제어 모듈(1101)을 턴오프되도록 제어하기 때문에, 발광 모듈(102)의 오발광을 방지하고; 발광 단계에서, 제1 발광 제어 모듈(109)과 제2 발광 제어 모듈(1101)이 턴온되어, 발광 모듈(102)의 발광을 위한 전압 경로를 제공하여, 구동 모듈(101)에 의해 생성된 구동 전류가 발광 모듈(102)로 흐를 수 있도록 하며; 제1 유지 모듈(107)의 제1단에는 하나의 일정 전위가 접속되기만 하면 되고, 픽셀 구동 회로의 신호 라인의 수량을 줄이기 위해, 본 실시예는 제1 유지 모듈(107)의 제1단을 제1 전원 신호 입력단(VDD) 또는 초기화 신호 입력단(Vref)에 연결할 수 있다.
선택적으로, 계속하여 도 24를 참조하면, 제1 차단 모듈(108)의 제1단은 누전 방지 노드(N1)에 전기적으로 연결되고, 제1 차단 모듈(108)의 제2단은 제1 초기화 모듈(106)의 제2단 및 구동 모듈(101)의 제2단에 전기적으로 연결되며, 제1 차단 모듈(108)의 제어단은 제2 주사 신호 입력단(S2)에 전기적으로 연결되고; 임계값 보상 모듈(104)의 제1단은 구동 모듈(101)의 제어단에 전기적으로 연결되며, 임계값 보상 모듈(104)의 제2단은 누전 방지 노드(N1)에 전기적으로 연결되고, 임계값 보상 모듈(104)의 제어단은 제2 주사 신호 입력단(S2)에 전기적으로 연결된다.
예시적으로, 본 실시예에서 제1 초기화 모듈(106)의 제2단은 제1 차단 모듈(108)을 통해 누전 방지 노드(N1)에 전기적으로 연결되고, 초기화 단계에서, 제1 초기화 모듈(106), 제1 차단 모듈(108) 및 임계값 보상 모듈(104)이 동시에 턴온되어야 하며; 예시적으로, 도 25는 본 출원의 다른 실시예에서 제공하는 픽셀 구동 회로의 회로 구조 개략도이고, 도 25를 참조하면, 구동 모듈(101)은 제1 트랜지스터(M1)를 포함하고, 제1 트랜지스터(M1)의 제1단은 구동 모듈(101)의 제1단으로 사용되며, 제1 트랜지스터(M1)의 제2단은 구동 모듈(101)의 제2단으로 사용되고, 제1 트랜지스터(M1)의 제어단은 구동 모듈(101)의 제어단으로 사용되며; 발광 모듈(102)은 OLED이고; 데이터 기입 모듈(103)은 제2 트랜지스터(M2)를 포함하며, 제2 트랜지스터(M2)의 제1단은 데이터 기입 모듈(103)의 제1단으로 사용되고, 제2 트랜지스터(M2)의 제2단은 데이터 기입 모듈(103)의 제2단으로 사용되며, 제2 트랜지스터(M2)의 제어단은 데이터 기입 모듈(103)의 제어단으로 사용되고; 임계값 보상 모듈(104)은 제3 트랜지스터(M4)를 포함하며, 제3 트랜지스터(M4)의 제1단은 임계값 보상 모듈(104)의 제1단으로 사용되고, 제3 트랜지스터(M4)의 제2단은 임계값 보상 모듈(104)의 제2단으로 사용되며, 제3 트랜지스터(M4)의 제어단은 임계값 보상 모듈(104)의 제어단으로 사용되고; 저장 모듈(105)은 제1 커패시터(C1)를 포함하며, 제1 커패시터(C1)의 제1단은 저장 모듈(105)의 제1단으로 사용되고, 제1 커패시터(C1)의 제2단은 저장 모듈(105)의 제2단으로 사용되며; 제1 초기화 모듈(106)은 제5 트랜지스터(M5)를 포함하고, 제5 트랜지스터(M5)의 제1단은 제1 초기화 모듈(106)의 제1단으로 사용되며, 제5 트랜지스터(M5)의 제2단은 제1 초기화 모듈(106)의 제2단으로 사용되고, 제5 트랜지스터(M5)의 제어단은 제1 초기화 모듈(106)의 제어단으로 사용되며; 제1 유지 모듈(107)은 제2 커패시터(C2)를 포함하고, 제2 커패시터(C2)의 제1단은 제1 유지 모듈(107)의 제1단으로 사용되며, 제2 커패시터(C2)의 제2단은 제1 유지 모듈(107)의 제2단으로 사용되고; 제1 차단 모듈(108)은 제6 트랜지스터(M6)를 포함하며, 제6 트랜지스터(M6)의 제1단은 제1 차단 모듈(108)의 제1단으로 사용되고, 제6 트랜지스터(M6)의 제2단은 제1 차단 모듈(108)의 제2단으로 사용되며, 제6 트랜지스터(M6)의 제어단은 제1 차단 모듈(108)의 제어단으로 사용되고; 제1 발광 제어 모듈(109)은 제7 트랜지스터(M7)를 포함하며, 제7 트랜지스터(M7)의 제1단은 제1 발광 제어 모듈(109)의 제1단으로 사용되고, 제7 트랜지스터(M7)의 제2단은 제1 발광 제어 모듈(109)의 제2단으로 사용되며, 제7 트랜지스터(M7)의 제어단은 제1 발광 제어 모듈(109)의 제어단으로 사용되고; 제2 발광 제어 모듈(1101)은 제8 트랜지스터(M8)를 포함하며, 제8 트랜지스터(M8)의 제1단은 제2 발광 제어 모듈(1101)의 제1단으로 사용되고, 제8 트랜지스터(M8)의 제2단은 제2 발광 제어 모듈(1101)의 제2단으로 사용되며, 제8 트랜지스터(M8)의 제어단은 제2 발광 제어 모듈(1101)의 제어단으로 사용된다.
예시적으로, 제1 내지 제8 트랜지스터는 모두 P형 트랜지스터 또는 N형 트랜지스터일 수 있고, 디스플레이 패널에서의 P형 트랜지스터의 제조 공정은 비교적 성숙되어 있으며, 비용이 낮기 때문에, 제1 내지 제8 트랜지스터를 모두 P형 트랜지스터로 선택할 수 있고, P형 트랜지스터는 제어단이 하이 레벨인 경우 턴오프되고, 제어단이 로우 레벨인 경우 턴온되는 특징을 구비하며, 물론 기타 일부 실시형태에서 제1 내지 제8 트랜지스터는 N형 트랜지스터일 수도 있고, 이때 각 주사 신호, 인에이블 신호 및 전원 신호를 제1 내지 제8 트랜지스터가 P형 트랜지스터일 때의 극성과 반대되는 신호로 설정해야 하며; 도 26에 도시된 바와 같이, 도 26은 본 출원의 다른 실시예에서 제공하는 픽셀 구동 회로의 시퀀스 다이어그램이고, 도 26은 도 25와 서로 대응될 수 있으며, 여기서, 파형 G는 구동 모듈(101)의 제어단 전위의 파형이고, 양극(Anode) 파형은 발광 모듈(102)을 경유하여 흐르는 구동 전류의 파형도이며, 이하, 도 26 및 도 25를 결합하여 본 출원의 실시예에서 제공하는 픽셀 구동 회로의 작동 원리에 대해 설명하도록 한다.
t0 단계, 이 단계는 이전 프레임의 신호의 발광 단계이고;
t1 단계, 이 단계에서 인에이블 신호 입력단(EM)에 의해 입력된 인에이블 신호의 상승 에지가 도래하며, 제1 발광 제어 모듈(109) 및 제2 발광 제어 모듈(1101)이 턴오프되고, 발광 모듈(102)이 발광을 정지함으로써, 본 프레임의 디스플레이를 개시하며;
t2 단계, 이 단계는 초기화 단계의 제1 서브 단계이고, t2 단계의 경우, 제1 주사 신호 입력단(S1)에 의해 입력되는 제1 주사 신호의 로우 레벨이 도래하면, 제1 초기화 모듈(106)은 턴온되지만, 임계값 보상 모듈(104) 및 제1 차단 모듈(108)은 제1 초기화 모듈(106)이 구동 모듈(101)의 제어단을 초기화하는 경로에 위치하고, 이때 제2 주사 신호 입력단(S2)에 의해 입력되는 제2 주사 신호는 하이 레벨이며, 즉 임계값 보상 모듈(104)과 제1 차단 모듈(108)은 모두 턴오프되므로, 구동 모듈의 제어단이 t2 단계에서 초기화되지 않으며;
t3 단계, 이 단계는 충전 단계와 초기화 단계가 시간상 중첩되는 단계, 즉 초기화 단계의 제2 서브 단계이고, 또한 충전 단계의 제1 서브 단계이며, 본 실시예는 충전 단계와 초기화 단계를 시간상 부분 중첩되도록 설정하고, 즉, t3 단계를 설정하며, 이 단계의 경우 제1 주사 신호 입력단(S1)에 의해 입력되는 제1 주사 신호가 로우 레벨이면, 제1 초기화 모듈(106)은 턴온되고, 제2 주사 신호 입력단(S2)에 의해 입력되는 제2 주사 신호도 로우 레벨이므로, t3 단계에서 제1 차단 모듈(108)과 임계값 보상 모듈(104)은 모두 턴온되며, 초기화 신호 입력단(Vref)에 의해 입력되는 초기화 신호가 구동 모듈(101)의 제어단에 기입되기 때문에, 추후 구동 모듈(101)을 턴온하기 편리하고, 이때 구동 모듈(101)에 큰 전류가 통과하게 되어, 구동 모듈(101)이 장기간 한 상태에 있는 것을 방지함으로써, 잔상 문제를 개선할 수 있으며;
t4 단계, 이 단계는 충전 단계의 제2 서브 단계이고, t4 단계의 경우, 제1 주사 신호 입력단(S1)에 의해 입력되는 제1 주사 신호가 하이 레벨로 변하면, 제1 초기화 모듈(106)은 턴오프되지만, 제2 주사 신호 입력단(S2)에 의해 입력되는 제2 주사 신호는 여전히 로우 레벨이고, 이때 데이터 기입 모듈(103), 제1 차단 모듈(108) 및 임계값 보상 모듈(104)은 계속하여 턴온되며, 데이터 신호 입력단(Data)에 의해 입력되는 데이터 신호는 구동 모듈(101), 제1 차단 모듈(108) 및 임계값 보상 모듈(104)을 통과한 후 구동 모듈(101)의 제어단에 기입되어, 구동 모듈(101)의 제어단의 전위를 변화시키고, 구동 모듈(101)의 제어단의 전위가 구동 모듈(101)의 제1단과의 전위차 값이 구동 모듈(101)의 문턱 전압일 때까지 변화될 경우, 구동 모듈(101)은 턴오프되고, 데이터 신호의 기입은 정지되며, 이때 구동 모듈(101)의 제어단의 전위는 구동 모듈(101)의 문턱 전압과 관련되고, 저장 모듈(105)에 저장되며;
t5 단계, 이 단계에서 제1 주사 신호와 제2 주사 신호는 모두 하이 레벨이고, 인에이블 신호 입력단(EM)에 의해 입력되는 인에이블 신호도 하이 레벨이며, 발광 준비 단계에 진입하며;
t6 단계, 이 단계에서 인에이블 신호가 로우 레벨로 변하면, 제1 발광 제어 모듈(109)과 제2 발광 제어 모듈(1101)은 턴온되고, 발광 모듈(102)은 발광되기 시작하며, 이 단계에서 구동 모듈(101)에 의해 생성된 구동 전류는 구동 모듈(101)의 문턱 전압과 무관하고; 이때 제1 유지 모듈(107)의 유지 작용으로 인해, 누전 방지 노드(N1)의 전위가 비교적 안정되어, 구동 모듈(101)의 제어단의 전위도 비교적 안정되며, 즉, 파형 G는 비교적 평평함으로써, 플리커 문제를 대폭 개선하게 된다.
본 실시예에서, 초기화 단계와 충전 단계를 적어도 일부 중첩되도록 설정함으로써, 제1 주사 신호와 제2 주사 신호를 한 그룹의 신호로 설정할 수 있고, 즉, 제 2 주사 신호는 제 1 주사 신호가 시프트되어 얻어질 수 있으며, 다시 말해서, 하나의 게이트 패널(Gate in Panel, GIP) 회로만으로 픽셀 구동 회로에 필요한 주사 신호를 생성할 수 있기 때문에, 기타 GIP 회로를 별도로 설치할 필요가 없어, 디스플레이 패널의 좁은 테두리의 실현에 유리하다.
선택적으로, 본 실시예에서, 제1 차단 모듈(108) 및 임계값 보상 모듈(104)은 하나의 듀얼 게이트 트랜지스터의 2개의 서브 트랜지스터로 각각 구성될 수 있고, 즉, 제3 트랜지스터(M4)와 제6 트랜지스터(M6)는 하나의 듀얼 게이트 트랜지스터의 2개의 서브 트랜지스터이며, 즉, 제1 차단 모듈(108)은 듀얼 게이트 트랜지스터 중의 제1 서브 트랜지스터를 포함하고, 임계값 보상 모듈(104)은 듀얼 게이트 트랜지스터 중의 제2 서브 트랜지스터를 포함함으로써, 공정 난이도를 감소시키고, 레이아웃 공간을 절약할 수 있으며, 누설 전류를 감소시킬 수도 있다. 또한, 제1 초기화 모듈(106)을 구성하는 제5 트랜지스터(M5)도 듀얼 게이트 트랜지스터일 수 있어, 누설 전류를 감소시킬 수 있다.
선택적으로, 제2 커패시터(C2)의 커패시턴스 값이 클수록, 누전 방지 노드(N1)의 전위에 대한 유지 작용이 더 좋으므로, 제2 커패시터(C2)의 커패시턴스 값을 크게 설정할 수 있고, 전형적으로 예를 들어 제2 커패시터(C2)의 커패시턴스 값을 저장 모듈(105)의 커패시턴스 값보다 크게 설정할 수 있다.
선택적으로, 도 27은 본 출원의 다른 실시예에서 제공하는 픽셀 구동 회로의 회로 구조 개략도이고, 도 27을 참조하면, 픽셀 구동 회로는 제2 초기화 모듈(111)을 더 포함할 수 있고, 제2 초기화 모듈(111)의 제1단은 초기화 신호 입력단(Vref)에 전기적으로 연결되며, 제2 초기화 모듈(111)의 제2단은 발광 모듈(102)의 제1단에 전기적으로 연결되고, 제2 초기화 모듈(111)의 제어단은 픽셀 구동 회로의 제3 주사 신호 입력단(S3)에 전기적으로 연결된다.
예시적으로, 제2 초기화 모듈(111)은 제9 트랜지스터(M9)를 포함할 수 있고, 제9 트랜지스터(M9)의 제1단은 제2 초기화 모듈(111)의 제1단으로 사용되며, 제9 트랜지스터(M9)의 제2단은 제2 초기화 모듈(111)의 제2단으로 사용되고, 제9 트랜지스터(M9)의 제어단은 제2 초기화 모듈(111)의 제어단으로 사용되며, 제9 트랜지스터(M9)는 예를 들어 P형 트랜지스터일 수 있고; 제2 초기화 모듈(111)은 발광 모듈(102)을 초기화하도록 구성되어, 이전 프레임의 발광 모듈(102)에 잔류된 전위가 본 프레임의 발광에 영향을 미치게 되는 것을 방지하며, 제3 주사 신호 입력단(S3)에 의해 입력되는 제3 주사 신호는 제2 초기화 모듈(111)의 턴온 또는 턴오프를 제어하고, 제3 주사 신호는 제1 주사 신호를 재사용하여 얻어질 수 있으며, 제2 주사 신호를 재사용하여 얻어질 수도 있고, 하나의 별도의 주사 신호일 수도 있으며, 상기 주사 신호와 제1 주사 신호도 서로 시프트된 신호이고, 발광 단계 이전에 발광 모듈(102)을 리셋하기만 하면 된다.
선택적으로, 도 28은 본 출원의 다른 실시예에서 제공하는 또 다른 픽셀 구동 회로의 회로 구조 개략도이고, 도 28을 참조하면, 도 27에 도시된 픽셀 구동 회로와 달리, 본 실시예의 픽셀 구동 회로의 제1 차단 모듈(108)은 누전 방지 노드(N1)와 구동 모듈(101)의 제2단 사이에 연결되며, 다시 말해서, 임계값 보상 모듈(104)의 제2단은 누전 방지 노드(N1)에 전기적으로 연결되고, 제1 차단 모듈(108)의 제1단은 누전 방지 노드(N1)에 전기적으로 연결되며, 제1 차단 모듈(108)의 제2단은 구동 모듈(101)의 제2단에 전기적으로 연결되고, 제1 차단 모듈(108)의 제어단은 제2 주사 신호 입력단(S2)에 전기적으로 연결되며; 제1 초기화 모듈(106)의 제2단은 누전 방지 노드(N1)에 전기적으로 연결되고; 본 실시예의 픽셀 구동 회로의 시퀀스 다이어그램은 도 26과 동일하며, 작동 원리도 도 27에 도시된 픽셀 구동 회로의 작동 원리와 동일하므로, 여기서 반복하여 설명하지 않는다.
선택적으로, 도 29는 본 출원의 다른 실시예에서 제공하는 또 다른 픽셀 구동 회로의 회로 구조 개략도이고, 도 29를 참조하면, 제1 차단 모듈(108)은 제1 듀얼 게이트 트랜지스터이고, 픽셀 구동 회로는 제3 유지 모듈(112)을 더 포함하며, 제3 유지 모듈(112)은 제1 듀얼 게이트 트랜지스터의 듀얼 게이트 노드의 전위를 유지하도록 구성된다.
예시적으로, 제1 듀얼 게이트 트랜지스터의 듀얼 게이트 노드는 제1 듀얼 게이트 트랜지스터 중의 2개의 서브 트랜지스터의 소스와 드레인이 연결되는 노드이고, 듀얼 게이트 트랜지스터가 턴오프될 경우, 듀얼 게이트 트랜지스터의 듀얼 게이트 노드의 전위는 불안정하며, 하나의 전위를 유지하지 못하면, 누전 방지 노드(N1)가 상기 듀얼 게이트 노드를 통해 누전되는 현상도 비교적 심각하므로, 본 실시예는 듀얼 게이트 노드측에 제3 유지 모듈(112)을 설치하여, 제1 듀얼 게이트 트랜지스터의 듀얼 게이트 노드의 전위를 유지함으로써, 누전 방지 노드(N1)의 전위 안정을 유지할 수 있다. 예시적으로, 제3 유지 모듈(112)은 제3 커패시터(C3)를 포함할 수 있고, 제3 커패시터(C3)의 제1단은 제1 듀얼 게이트 트랜지스터의 듀얼 게이트 노드에 전기적으로 연결되며, 제3 커패시터(C3)의 제2단에는 하나의 고정 신호가 접속될 수 있고, 예를 들어 초기화 신호 입력단(Vref)에 전기적으로 연결될 수 있거나, 제1 전원 신호 입력단(VDD)에 전기적으로 연결될 수도 있어, 픽셀 구동 회로의 신호 라인의 수량을 줄임으로써, 디스플레이 패널의 좁은 테두리의 실현에 유리하다. 또한, 도 29에 도시된 제1 차단 모듈(108)이 듀얼 게이트 트랜지스터인 경우를 예시하였지만, 기타 일부 실시형태에서는, 도 27의 제1 차단 모듈(108)을 듀얼 게이트 트랜지스터로 설치할 수도 있다.
선택적으로, 계속하여 도 29를 참조하면, 제1 초기화 모듈(106)은 제2 듀얼 게이트 트랜지스터이고, 픽셀 구동 회로는 제4 유지 모듈(113)을 더 포함하며, 제4 유지 모듈(113)은 제2 듀얼 게이트 트랜지스터의 듀얼 게이트 노드의 전위를 유지하도록 구성된다.
예시적으로, 제2 듀얼 게이트 트랜지스터의 듀얼 게이트 노드는 제2 듀얼 게이트 트랜지스터 중의 2개의 서브 트랜지스터의 소스와 드레인이 연결되는 노드이고, 듀얼 게이트 트랜지스터가 턴오프될 경우, 듀얼 게이트 트랜지스터의 듀얼 게이트 노드의 전위는 불안정하며, 하나의 전위를 유지하지 못하면, 누전 방지 노드(N1)가 상기 듀얼 게이트 노드를 통해 누전되는 현상도 비교적 심각하므로, 본 실시예는 제2 듀얼 게이트 트랜지스터의 듀얼 게이트 노드측에 제4 유지 모듈(113)을 설치하여, 제2 듀얼 게이트 트랜지스터의 듀얼 게이트 노드의 전위를 유지함으로써, 누전 방지 노드(N1)의 전위 안정을 유지할 수 있다. 예시적으로, 제4 유지 모듈(113)은 제4 커패시터(C4)를 포함할 수 있고, 제4 커패시터(C4)의 제1단은 제2 듀얼 게이트 트랜지스터의 듀얼 게이트 노드에 전기적으로 연결되며, 제4 커패시터(C4)의 제2단에는 하나의 고정 신호가 접속될 수 있고, 예를 들어 초기화 신호 입력단(Vref)에 전기적으로 연결될 수 있거나, 제1 전원 신호 입력단(VDD)에 전기적으로 연결될 수도 있어, 픽셀 구동 회로의 신호 라인의 수량을 줄임으로써, 디스플레이 패널의 좁은 테두리의 실현에 유리하다.
선택적으로, 계속하여 도 29를 참조하면, 픽셀 구동 회로는 커플링 모듈(114)을 더 포함하고, 커플링 모듈(114)은 구동 모듈(101)의 제어단의 전위를 조절하도록 구성되며, 여기서, 커플링 모듈(114)의 제1단은 구동 모듈(101)의 제어단에 전기적으로 연결되고, 커플링 모듈(114)의 제2단은 임계값 보상 모듈(104)의 제어단에 전기적으로 연결된다.
예시적으로, 본 실시예에서, 커플링 모듈(114)은 제5 커패시터(C5)를 포함할 수 있고, 제5 커패시터(C5)의 제1단은 커플링 모듈(114)의 제1단으로 사용되며, 제5 커패시터(C5)의 제2단은 커플링 모듈(114)의 제2단으로 사용되고, 제5 커패시터(C5)를 설치한 것은 저장 모듈의 커패시턴스 값을 증가한 것과 동등하므로, 구동 모듈(101)의 제어단의 전위의 안정성을 유지하는데 더 유리하기 때문에, 플리커 현상을 줄이는데 더 유리하며; 다른 한편으로, 커플링 모듈(114)에 연결되는 것은 임계값 보상 모듈(104)의 제어단이므로, 임계값 보상 모듈(104)의 제어단의 전위가 로우 레벨에서 하이 레벨로 변화될 경우, 구동 모듈(101)의 제어단의 전위를 증가시킬 수도 있어, 구동 모듈(101)의 제어단의 전위 손실을 보상하고, 나아가 구동 모듈(101)의 제어단의 전위의 안정성을 유지한다.
선택적으로, 제3 유지 모듈(112), 제4 유지 모듈(113) 및 커플링 모듈(114)이 좋은 유지 작용을 구비하도록 보장하기 위해, 제3 커패시터(C3), 제4 커패시터(C4) 및 제5 커패시터(C5)를 각각 크게 설정할 수 있고, 전형적으로 삼자를 모두 저장 모듈(105)의 커패시턴스 값보다 크게 설정할 수 있어, 대응되는 노드의 전위에 대한 누설 전류의 영향을 줄일 수 있으며, 즉, 상기 노드에 대한 좋은 전위 유지 작용을 구비할 수 있다.
도 30은 본 출원의 다른 실시예에서 제공하는 픽셀 구동 회로의 회로 구조 개략도이고, 도 30을 참조하면, 본 실시예에서, 상기 실시예의 픽셀 구동 회로의 연결 관계와 동일한 부분은 다음과 같다. 제1 초기화 모듈(106)의 제1단은 초기화 신호 입력단(Vref)에 전기적으로 연결되고, 제1 초기화 모듈(106)의 제어단은 픽셀 구동 회로의 제1 주사 신호(S1)에 전기적으로 연결되며; 데이터 기입 모듈(103)의 제1단은 픽셀 구동 회로의 데이터 신호 입력단(Data)에 전기적으로 연결되고, 데이터 기입 모듈(103)의 제2단은 구동 모듈(101)의 제1단에 전기적으로 연결되며, 데이터 기입 모듈(101)의 제어단은 픽셀 구동 회로의 제2 주사 신호 입력단(S2)에 전기적으로 연결되고; 저장 모듈(105)의 제1단은 픽셀 구동 회로의 제1 전원 신호 입력단(VDD)에 전기적으로 연결되며, 저장 모듈(105)의 제2단은 구동 모듈(101)의 제어단에 전기적으로 연결되고; 픽셀 구동 회로는 제1 발광 제어 모듈(109) 및 제2 발광 제어 모듈(1101)을 더 포함하며, 제1 발광 제어 모듈(109)의 제1단은 제1 전원 신호 입력단(VDD)에 전기적으로 연결되고, 제1 발광 제어 모듈(109)의 제2단은 구동 모듈(101)의 제1단에 전기적으로 연결되며, 제1 발광 제어 모듈(109)의 제어단은 픽셀 구동 회로의 인에이블 신호 입력단(EM)에 전기적으로 연결되고; 제2 발광 제어 모듈(1101)의 제1단은 구동 모듈(101)의 제2단에 전기적으로 연결되며, 제2 발광 제어 모듈(1101)의 제2단은 발광 모듈(102)의 제1단에 전기적으로 연결되고, 제2 발광 제어 모듈(1101)의 제어단은 인에이블 신호 입력단(EM)에 전기적으로 연결되며; 발광 모듈(102)의 제2단은 픽셀 구동 회로의 제2 전원 신호 입력단(VSS)에 전기적으로 연결되고; 제1 유지 모듈(107)의 제1단은 초기화 신호 입력단(Vref) 또는 제1 전원 신호 입력단(VDD)에 전기적으로 연결되며, 제1 유지 모듈(107)의 제2단은 누전 방지 노드(N1)에 전기적으로 연결된다. 제1 유지 모듈(107)의 제1단에는 하나의 고정 전위의 신호가 접속되기만 하면 되고, 본 실시예는 배선을 편리하게 하고 신호 라인의 수량을 줄이기 위해, 제1 유지 모듈(107)의 제1단을 초기화 신호 입력단(Vref) 또는 제1 전원 신호 입력단(VDD)에 연결한다.
또한, 본 실시예에서 임계값 보상 모듈(104)의 제1단은 구동 모듈(101)의 제어단에 전기적으로 연결되고, 임계값 보상 모듈(104)의 제2단은 누전 방지 노드(N1)에 전기적으로 연결되며, 임계값 보상 모듈(104)의 제어단은 픽셀 구동 회로의 긴 주사 신호 입력단(EMB)에 전기적으로 연결되고; 제1 차단 모듈(108)의 제1단은 누전 방지 노드(N1)에 전기적으로 연결되며, 제1 차단 모듈(108)의 제2단은 구동 모듈(101)의 제2단에 전기적으로 연결되고, 제1 차단 모듈(108)의 제어단은 제2 주사 신호 입력단(S2)에 전기적으로 연결되며; 긴 주사 신호 입력단(EMB)은 초기화 단계 및 충전 단계에서 각각 턴온 신호를 입력하도록 구성된다.
예시적으로, 본 실시예에서, 제1 주사 신호 입력단(S1)에 의해 입력되는 제1 주사 신호와 제2 주사 신호 입력단(S2)에 의해 입력되는 제2 주사 신호는 동일한 그룹의 주사 신호이고, 즉, 제1 주사 신호와 제2 주사 신호는 동일한 그룹의 GIP 회로에 의해 생성되며, 펄스 폭이 동일하고, 서로 시프트되는 관계이며; 긴 주사 신호 입력단(EMB)에 의해 입력되는 긴 주사 신호의 펄스 폭은 길고, 이의 펄스 폭의 지속 시간은 적어도 초기화 단계와 충전 단계를 커버하며, 초기화 단계의 경우 임계값 보상 모듈(104)과 제1 초기화 모듈(106)은 모두 턴온되어, 초기화 신호가 구동 모듈(101)의 제어단에 입력되도록 하여, 구동 모듈(101)의 제어단을 초기화하고, 충전 단계에서 구동 모듈(101)을 턴온하기 편리하게 하며, 충전 단계에서, 데이터 기입 모듈(103), 제1 차단 모듈(108) 및 임계값 보상 모듈(104)은 모두 턴온되어, 데이터 신호가 데이터 기입 모듈(103), 구동 모듈(101), 제1 차단 모듈(108) 및 임계값 보상 모듈(104)을 거친 후 구동 모듈(101)의 제어단에 기입되도록 하고, 구동 모듈(101)의 제어단의 전위와 구동 모듈(101)의 제1단의 전위차가 구동 모듈(101)의 문턱 전압일 경우, 구동 모듈(101)은 턴오프되고, 데이터 신호의 기입은 정지되며, 이때 구동 모듈(101)의 제어단의 전위는 구동 모듈(101)의 문턱 전압과 관련되고, 상기 전위는 저장 모듈(105)에 저장되며; 발광 단계에서, 구동 모듈은 이의 문턱 전압과 무관한 구동 전류를 생성하여, 발광 모듈이 발광하도록 제어한다. 본 실시예의 픽셀 구동 회로는 누설 전류 경로가 하나뿐이고 누전 방지 노드(N1)의 전위를 유지할 수 있는 것 외에, 임계값 보상 모듈(104)의 제어단에서 새로운 주사 신호를 별도로 설정하므로, 초기화 단계와 충전 단계의 시간이 모두 길게 되는 것을 보장할 수 있기 때문에, 구동 모듈(101)을 충분히 초기화 및 충전할 수 있다. 턴온 신호는 대응되는 모듈이 턴온되도록 제어할 수 있음을 나타낸다.
예시적으로, 도 31은 본 출원의 다른 실시예에서 제공하는 또 다른 픽셀 구동 회로의 회로 구조 개략도이고, 도 32는 본 출원의 다른 실시예에서 제공하는 픽셀 구동 회로의 시퀀스 다이어그램이며, 도 31은 도 32와 서로 대응되고, 도 31과 도 32를 결합하면, 구동 모듈(101)은 제1 트랜지스터(M1)를 포함하고, 제1 트랜지스터(M1)의 제1단은 구동 모듈(101)의 제1단으로 사용되며, 제1 트랜지스터(M1)의 제2단은 구동 모듈(101)의 제2단으로 사용되고, 제1 트랜지스터(M1)의 제어단은 구동 모듈(101)의 제어단으로 사용되며; 발광 모듈(102)은 OLED이고; 데이터 기입 모듈(103)은 제2 트랜지스터(M2)를 포함하며, 제2 트랜지스터(M2)의 제1단은 데이터 기입 모듈(103)의 제1단으로 사용되고, 제2 트랜지스터(M2)의 제2단은 데이터 기입 모듈(103)의 제2단으로 사용되며, 제2 트랜지스터(M2)의 제어단은 데이터 기입 모듈(103)의 제어단으로 사용되고; 임계값 보상 모듈(104)은 제3 트랜지스터(M4)를 포함하며, 제3 트랜지스터(M4)의 제1단은 임계값 보상 모듈(104)의 제1단으로 사용되고, 제3 트랜지스터(M4)의 제2단은 임계값 보상 모듈(104)의 제2단으로 사용되며, 제3 트랜지스터(M4)의 제어단은 임계값 보상 모듈(104)의 제어단으로 사용되고; 저장 모듈(105)은 제1 커패시터(C1)를 포함하며, 제1 커패시터(C1)의 제1단은 저장 모듈(105)의 제1단으로 사용되고, 제1 커패시터(C1)의 제2단은 저장 모듈(105)의 제2단으로 사용되며; 제1 초기화 모듈(106)은 제5 트랜지스터(M5)를 포함하고, 제5 트랜지스터(M5)의 제1단은 제1 초기화 모듈(106)의 제1단으로 사용되며, 제5 트랜지스터(M5)의 제2단은 제1 초기화 모듈(106)의 제2단으로 사용되고, 제5 트랜지스터(M5)의 제어단은 제1 초기화 모듈(106)의 제어단으로 사용되며; 제1 유지 모듈(107)은 제2 커패시터(C2)를 포함하고, 제2 커패시터(C2)의 제1단은 제1 유지 모듈(107)의 제1단으로 사용되며, 제2 커패시터(C2)의 제2단은 제1 유지 모듈(107)의 제2단으로 사용되고; 제1 차단 모듈(108)은 제6 트랜지스터(M6)를 포함하며, 제6 트랜지스터(M6)의 제1단은 제1 차단 모듈(108)의 제1단으로 사용되고, 제6 트랜지스터(M6)의 제2단은 제1 차단 모듈(108)의 제2단으로 사용되며, 제6 트랜지스터(M6)의 제어단은 제1 차단 모듈(108)의 제어단으로 사용되고; 제1 발광 제어 모듈(109)은 제7 트랜지스터(M7)를 포함하며, 제7 트랜지스터(M7)의 제1단은 제1 발광 제어 모듈(109)의 제1단으로 사용되고, 제7 트랜지스터(M7)의 제2단은 제1 발광 제어 모듈(109)의 제2단으로 사용되며, 제7 트랜지스터(M7)의 제어단은 제1 발광 제어 모듈(109)의 제어단으로 사용되고; 제2 발광 제어 모듈(1101)은 제8 트랜지스터(M8)를 포함하며, 제8 트랜지스터(M8)의 제1단은 제2 발광 제어 모듈(1101)의 제1단으로 사용되고, 제8 트랜지스터(M8)의 제2단은 제2 발광 제어 모듈(1101)의 제2단으로 사용되며, 제8 트랜지스터(M8)의 제어단은 제2 발광 제어 모듈(1101)의 제어단으로 사용된다.
예시적으로, 제1 내지 제8 트랜지스터는 모두 P형 트랜지스터 또는 N형 트랜지스터일 수 있고, 디스플레이 패널에서의 P형 트랜지스터의 제조 공정은 비교적 성숙되어 있으며, 비용이 낮기 때문에, 제1 내지 제8 트랜지스터를 모두 P형 트랜지스터로 선택할 수 있고, P형 트랜지스터는 제어단이 하이 레벨인 경우 턴오프되고, 제어단이 로우 레벨인 경우 턴온되는 특징을 구비하며, 물론 기타 일부 실시형태에서 제1 내지 제8 트랜지스터는 N형 트랜지스터일 수도 있고, 이때 각 주사 신호, 인에이블 신호 및 전원 신호를 제1 내지 제8 트랜지스터가 P형 트랜지스터일 때의 극성과 반대되는 신호로 설정해야 하며; 이하, 도 31 및 도 32를 결합하여 본 출원의 실시예에서 제공하는 픽셀 구동 회로의 작동 원리에 대해 설명하도록 한다.
t0 단계, 이 단계는 이전 프레임의 신호의 발광 단계이고;
t1 단계, 이 단계에서 인에이블 신호 입력단(EM)에 의해 입력된 인에이블 신호의 상승 에지가 도래하며, 제1 발광 제어 모듈(109) 및 제2 발광 제어 모듈(1101)이 턴오프되고, 발광 모듈(102)이 발광을 정지함으로써, 본 프레임의 디스플레이를 개시하며;
t2 단계, 이 단계에서 긴 주사 신호의 하강 에지가 도래하고, 임계값 보상 모듈(104)이 작동되어, 추후 초기화 및 충전하기 편리하며, 임계값 보상 모듈(104)을 초기화 단계 전에 작동하도록 설정함으로써, 초기화 시간이 가장 길게 되는 것을 보장하고, 초기화 효과를 보장할 수 있으며;
t3 단계, 이 단계는 초기화 단계이고, 즉 t3 단계에서 긴 주사 신호와 제1 주사 신호가 모두 로우 레벨이면, 임계값 보상 모듈(104)과 제1 초기화 모듈(106)은 모두 턴온되며, 초기화 신호가 구동 모듈(101)의 제어단에 기입되어, 구동 모듈(101)을 초기화하고, 충전 단계에서 구동 모듈(101)이 턴온될 수 있도록 보장하며;
t4 단계, 이 단계는 충전 단계이고, t4 단계의 경우, 제1 주사 신호 입력단(S1)에 의해 입력되는 제1 주사 신호가 하이 레벨로 변하면, 제1 초기화 모듈(106)은 턴오프되지만, 제2 주사 신호 입력단(S2)에 의해 입력되는 제2 주사 신호는 로우 레벨이고, 이때 데이터 기입 모듈(103), 제1 차단 모듈(108)은 턴온되며, 긴 주사 신호가 여전히 로우 레벨이기 때문에, 임계값 보상 모듈(104)은 계속하여 턴온되고, 데이터 신호 입력단(Data)에 의해 입력되는 데이터 신호는 구동 모듈(101), 제1 차단 모듈(108) 및 임계값 보상 모듈(104)을 통과한 후 구동 모듈(101)의 제어단에 기입되어, 구동 모듈(101)의 제어단의 전위를 변화시키고, 구동 모듈(101)의 제어단의 전위가 구동 모듈(101)의 제1단과의 전위차 값이 구동 모듈(101)의 문턱 전압일 때까지 변화될 경우, 구동 모듈(101)은 턴오프되고, 데이터 신호의 기입은 정지되며, 이때 구동 모듈(101)의 제어단의 전위는 구동 모듈(101)의 문턱 전압과 관련되고, 저장 모듈(105)에 저장되며;
t5 단계, 이 단계에서 제1 주사 신호와 제2 주사 신호는 모두 하이 레벨이고, 인에이블 신호 입력단(EM)에 의해 입력되는 인에이블 신호도 하이 레벨이며, 발광 준비 단계에 진입하며;
t6 단계, 이 단계에서 인에이블 신호가 로우 레벨로 변하면, 제1 발광 제어 모듈(109)과 제2 발광 제어 모듈(1101)은 턴온되고, 발광 모듈(102)은 발광되기 시작하며, 구동 전류는 구동 모듈의 문턱 전압의 드리프트에 따라 변화되지 않음으로써, 발광 모듈의 발광 안정성이 좋아지도록 하고; 이때 제1 유지 모듈(107)의 유지 작용으로 인해, 누전 방지 노드(N1)의 전위가 비교적 안정되어, 구동 모듈(101)의 제어단의 전위도 비교적 안정되며, 즉, 구동 모듈(101)의 제어단의 파형 G는 비교적 평평함으로써, 플리커 문제를 대폭 개선하게 된다.
선택적으로, 계속하여 도 8을 참조하면, 픽셀 구동 회로는 제2 초기화 모듈(111)을 더 포함할 수 있고, 제2 초기화 모듈(111)의 제1단은 초기화 신호 입력단(Vref)에 전기적으로 연결되며, 제2 초기화 모듈(111)의 제2단은 발광 모듈(102)의 제1단에 전기적으로 연결되고, 제2 초기화 모듈(111)의 제어단은 픽셀 구동 회로의 제3 주사 신호 입력단(S3)에 전기적으로 연결된다.
예시적으로, 제2 초기화 모듈(111)은 제9 트랜지스터(M9)를 포함할 수 있고, 제9 트랜지스터(M9)의 제1단은 제2 초기화 모듈(111)의 제1단으로 사용되며, 제9 트랜지스터(M9)의 제2단은 제2 초기화 모듈(111)의 제2단으로 사용되고, 제9 트랜지스터(M9)의 제어단은 제2 초기화 모듈(111)의 제어단으로 사용되며, 제9 트랜지스터(M9)는 예를 들어 P형 트랜지스터일 수 있고; 제2 초기화 모듈(111)은 발광 모듈(102)을 초기화하도록 구성되어, 이전 프레임의 발광 모듈(102)에 잔류된 전위가 본 프레임의 발광에 영향을 미치게 되는 것을 방지하며, 제3 주사 신호 입력단(S3)에 의해 입력되는 제3 주사 신호는 제2 초기화 모듈(111)의 턴온 또는 턴오프를 제어하고, 제3 주사 신호는 제1 주사 신호를 재사용하여 얻어질 수 있으며, 제2 주사 신호를 재사용하여 얻어질 수도 있고, 하나의 별도의 주사 신호일 수도 있으며, 상기 주사 신호와 제1 주사 신호도 서로 시프트된 신호이고, 발광 단계 이전에 발광 모듈(102)을 리셋하기만 하면 된다.
선택적으로, 계속하여 도 31을 참조하면, 제1 차단 모듈(108)은 제1 듀얼 게이트 트랜지스터이고, 픽셀 구동 회로는 제3 유지 모듈(112)을 더 포함하며, 제3 유지 모듈(112)은 제1 듀얼 게이트 트랜지스터의 듀얼 게이트 노드의 전위를 유지하도록 구성된다.
예시적으로, 제1 듀얼 게이트 트랜지스터의 듀얼 게이트 노드는 제1 듀얼 게이트 트랜지스터 중의 2개의 서브 트랜지스터의 소스와 드레인이 연결되는 노드이고, 듀얼 게이트 트랜지스터가 턴오프될 경우, 듀얼 게이트 트랜지스터의 듀얼 게이트 노드의 전위는 불안정하며, 하나의 전위를 유지하지 못하면, 누전 방지 노드(N1)가 상기 듀얼 게이트 노드를 통해 누전되는 현상도 비교적 심각하므로, 본 실시예는 듀얼 게이트 노드측에 제3 유지 모듈(112)을 설치하여, 제1 듀얼 게이트 트랜지스터의 듀얼 게이트 노드의 전위를 유지함으로써, 누전 방지 노드(N1)의 전위 안정을 유지할 수 있다. 예시적으로, 제3 유지 모듈(112)은 제3 커패시터(C3)를 포함할 수 있고, 제3 커패시터(C3)의 제1단은 제1 듀얼 게이트 트랜지스터의 듀얼 게이트 노드에 전기적으로 연결되며, 제3 커패시터(C3)의 제2단에는 하나의 고정 신호가 접속될 수 있고, 예를 들어 초기화 신호 입력단(Vref)에 전기적으로 연결될 수 있거나, 제1 전원 신호 입력단(VDD)에 전기적으로 연결될 수도 있어, 픽셀 구동 회로의 신호 라인의 수량을 줄임으로써, 디스플레이 패널의 좁은 테두리의 실현에 유리하다.
선택적으로, 계속하여 도 31을 참조하면, 제1 초기화 모듈(106)은 제2 듀얼 게이트 트랜지스터이고, 픽셀 구동 회로는 제4 유지 모듈(113)을 더 포함하며, 제4 유지 모듈(113)은 제2 듀얼 게이트 트랜지스터의 듀얼 게이트 노드의 전위를 유지하도록 구성된다.
예시적으로, 제2 듀얼 게이트 트랜지스터의 듀얼 게이트 노드는 제2 듀얼 게이트 트랜지스터 중의 2개의 서브 트랜지스터의 소스와 드레인이 연결되는 노드이고, 듀얼 게이트 트랜지스터가 턴오프될 경우, 듀얼 게이트 트랜지스터의 듀얼 게이트 노드의 전위는 불안정하며, 하나의 전위를 유지하지 못하면, 누전 방지 노드(N1)가 상기 듀얼 게이트 노드를 통해 누전되는 현상도 비교적 심각하므로, 본 실시예는 제2 듀얼 게이트 트랜지스터의 듀얼 게이트 노드측에 제4 유지 모듈(113)을 설치하여, 제2 듀얼 게이트 트랜지스터의 듀얼 게이트 노드의 전위를 유지함으로써, 누전 방지 노드(N1)의 전위 안정을 유지할 수 있다. 예시적으로, 제4 유지 모듈(113)은 제4 커패시터(C4)를 포함할 수 있고, 제4 커패시터(C4)의 제1단은 제2 듀얼 게이트 트랜지스터의 듀얼 게이트 노드에 전기적으로 연결되며, 제4 커패시터(C4)의 제2단에는 하나의 고정 신호가 접속될 수 있고, 예를 들어 초기화 신호 입력단(Vref)에 전기적으로 연결될 수 있거나, 제1 전원 신호 입력단(VDD)에 전기적으로 연결될 수도 있어, 픽셀 구동 회로의 신호 라인의 수량을 줄임으로써, 디스플레이 패널의 좁은 테두리의 실현에 유리하다.
선택적으로, 계속하여 도 31을 참조하면, 픽셀 구동 회로는 커플링 모듈(114)을 더 포함하고, 커플링 모듈(114)은 구동 모듈(101)의 제어단의 전위를 유지하도록 구성되며, 여기서, 커플링 모듈(114)의 제1단은 구동 모듈(101)의 제어단에 전기적으로 연결되고, 커플링 모듈(114)의 제2단은 임계값 보상 모듈(104)의 제어단에 전기적으로 연결된다.
예시적으로, 본 실시예에서, 커플링 모듈(114)은 제5 커패시터(C5)를 포함할 수 있고, 제5 커패시터(C5)의 제1단은 커플링 모듈(114)의 제1단으로 사용되며, 제5 커패시터(C5)의 제2단은 커플링 모듈(114)의 제2단으로 사용되고, 제5 커패시터(C5)를 설치한 것은 저장 모듈의 커패시턴스 값을 증가한 것과 동등하므로, 구동 모듈(101)의 제어단의 전위의 안정성을 유지하는데 더 유리하기 때문에, 플리커 현상을 줄이는데 더 유리하며; 다른 한편으로, 커플링 모듈(114)에 연결되는 것은 임계값 보상 모듈(104)의 제어단이므로, 임계값 보상 모듈(104)의 제어단의 전위가 로우 레벨에서 하이 레벨로 변화될 경우, 구동 모듈(101)의 제어단의 전위를 증가시킬 수도 있어, 구동 모듈(101)의 제어단의 전위 손실을 보상하고, 나아가 구동 모듈(101)의 제어단의 전위의 안정성을 유지한다. 배선을 편리하게 하기 위해, 제5 커패시터(C5)의 제2단을 임계값 보상 모듈(104)의 제어단에 전기적으로 연결되도록 구성할 수 있다.
본 실시예에서, 제3 커패시터(C3), 제4 커패시터(C4) 및 제5 커패시터(C5)를 설치함으로써, 대응되는 노드의 전위를 안정시킬 수 있는 동시에 용량성 결합(capacitive coupling)의 크기를 감소시킬 수도 있다.
도 33은 본 출원의 다른 실시예에서 제공하는 픽셀 구동 회로의 회로 구조 개략도이고, 도 33을 참조하면, 상기 실시예에 도시된 픽셀 구동 회로와 달리, 본 실시예의 픽셀 구동 회로의 제1 차단 모듈(108)의 제어단도 긴 주사 신호 입력단(EMB)에 전기적으로 연결되며; 본 실시예에서 픽셀 구동 회로의 연결 관계는 다음과 같다. 제1 초기화 모듈(106)의 제1단은 초기화 신호 입력단(Vref)에 전기적으로 연결되고, 제1 초기화 모듈(106)의 제어단은 픽셀 구동 회로의 제1 주사 신호(S1)에 전기적으로 연결되며; 데이터 기입 모듈(103)의 제1단은 픽셀 구동 회로의 데이터 신호 입력단(Data)에 전기적으로 연결되고, 데이터 기입 모듈(103)의 제2단은 구동 모듈(101)의 제1단에 전기적으로 연결되며, 데이터 기입 모듈(101)의 제어단은 픽셀 구동 회로의 제2 주사 신호 입력단(S2)에 전기적으로 연결되고; 저장 모듈(105)의 제1단은 픽셀 구동 회로의 제1 전원 신호 입력단(VDD)에 전기적으로 연결되며, 저장 모듈(105)의 제2단은 구동 모듈(101)의 제어단에 전기적으로 연결되고; 픽셀 구동 회로는 제1 발광 제어 모듈(109) 및 제2 발광 제어 모듈(1101)을 더 포함하며, 제1 발광 제어 모듈(109)의 제1단은 제1 전원 신호 입력단(VDD)에 전기적으로 연결되고, 제1 발광 제어 모듈(109)의 제2단은 구동 모듈(101)의 제1단에 전기적으로 연결되며, 제1 발광 제어 모듈(109)의 제어단은 픽셀 구동 회로의 인에이블 신호 입력단(EM)에 전기적으로 연결되고; 제2 발광 제어 모듈(1101)의 제1단은 구동 모듈(101)의 제2단에 전기적으로 연결되며, 제2 발광 제어 모듈(1101)의 제2단은 발광 모듈(102)의 제1단에 전기적으로 연결되고, 제2 발광 제어 모듈(1101)의 제어단은 인에이블 신호 입력단(EM)에 전기적으로 연결되며; 발광 모듈(102)의 제2단은 픽셀 구동 회로의 제2 전원 신호 입력단(VSS)에 전기적으로 연결되고; 제1 유지 모듈(107)의 제1단은 초기화 신호 입력단(Vref) 또는 제1 전원 신호 입력단(VDD)에 전기적으로 연결되며, 제1 유지 모듈(107)의 제2단은 누전 방지 노드(N1)에 전기적으로 연결된다. 임계값 보상 모듈(104)의 제1단은 구동 모듈(101)의 제어단에 전기적으로 연결되고, 임계값 보상 모듈(104)의 제2단은 누전 방지 노드(N1)에 전기적으로 연결되며, 임계값 보상 모듈(104)의 제어단은 픽셀 구동 회로의 긴 주사 신호 입력단(EMB)에 전기적으로 연결되고; 제1 차단 모듈(108)의 제1단은 누전 방지 노드(N1)에 전기적으로 연결되며, 제1 차단 모듈(108)의 제2단은 구동 모듈(101)의 제2단에 전기적으로 연결되고, 제1 차단 모듈(108)의 제어단은 긴 주사 신호 입력단(EMB)에 전기적으로 연결되며; 긴 주사 신호 입력단(EMB)은 초기화 단계 및 충전 단계에서 각각 턴온 신호를 입력하도록 구성된다. 제1 유지 모듈(107)의 제1단에는 하나의 고정 전위의 신호가 접속되기만 하면 되고, 본 실시예는 배선을 편리하게 하고 신호 라인의 수량을 줄이기 위해, 제1 유지 모듈(107)의 제1단을 초기화 신호 입력단(Vref) 또는 제1 전원 신호 입력단(VDD)에 연결한다.
예시적으로, 본 실시예에서, 제1 주사 신호 입력단(S1)에 의해 입력되는 제1 주사 신호와 제2 주사 신호 입력단(S2)에 의해 입력되는 제2 주사 신호는 동일한 그룹의 주사 신호이고, 즉, 제1 주사 신호와 제2 주사 신호는 동일한 그룹의 GIP 회로에 의해 생성되며, 펄스 폭이 동일하고, 서로 시프트되는 관계이며; 긴 주사 신호 입력단(EMB)에 의해 입력되는 긴 주사 신호의 펄스 폭은 길고, 이의 펄스 폭의 지속 시간은 적어도 초기화 단계와 충전 단계를 커버하며, 초기화 단계의 경우 임계값 보상 모듈(104)과 제1 초기화 모듈(106)은 모두 턴온되어, 초기화 신호가 구동 모듈(101)의 제어단에 입력되도록 하여, 구동 모듈(101)의 제어단을 초기화하고, 충전 단계에서 구동 모듈(101)을 턴온하기 편리하게 하며, 충전 단계에서, 데이터 기입 모듈(103), 제1 차단 모듈(108) 및 임계값 보상 모듈(104)은 모두 턴온되어, 데이터 신호가 데이터 기입 모듈(103), 구동 모듈(101), 제1 차단 모듈(108) 및 임계값 보상 모듈(104)을 거친 후 구동 모듈(101)의 제어단에 기입되도록 하고, 구동 모듈(101)의 제어단의 전위와 이의 제1단의 전위차가 구동 모듈(101)의 문턱 전압일 경우, 구동 모듈(101)은 턴오프되고, 데이터 신호의 기입은 정지되며, 이때 구동 모듈(101)의 제어단의 전위는 구동 모듈(101)의 문턱 전압과 관련되고, 상기 전위는 저장 모듈(105)에 저장되며; 발광 단계에서, 구동 모듈은 이의 문턱 전압과 무관한 구동 전류를 생성하여, 발광 모듈이 발광하도록 제어한다. 본 실시예의 픽셀 구동 회로는 누설 전류 경로가 하나뿐이고 누전 방지 노드(N1)의 전위를 유지할 수 있는 것 외에, 임계값 보상 모듈(104)의 제어단과 제1 차단 모듈(108)의 제어단에서 새로운 주사 신호를 별도로 설정하므로, 초기화 단계와 충전 단계의 시간이 모두 길게 되는 것을 보장할 수 있기 때문에, 구동 모듈(101)을 충분히 초기화 및 충전할 수 있다.
예시적으로, 도 34는 본 출원의 다른 실시예에서 제공하는 또 다른 픽셀 구동 회로의 회로 구조 개략도이고, 도 35는 본 출원의 다른 실시예에서 제공하는 픽셀 구동 회로의 시퀀스 다이어그램이며, 도 35는 도 34와 서로 대응되고, 도 35와 도 34를 결합하면, 구동 모듈(101)은 제1 트랜지스터(M1)를 포함하고, 제1 트랜지스터(M1)의 제1단은 구동 모듈(101)의 제1단으로 사용되며, 제1 트랜지스터(M1)의 제2단은 구동 모듈(101)의 제2단으로 사용되고, 제1 트랜지스터(M1)의 제어단은 구동 모듈(101)의 제어단으로 사용되며; 발광 모듈(102)은 OLED이고; 데이터 기입 모듈(103)은 제2 트랜지스터(M2)를 포함하며, 제2 트랜지스터(M2)의 제1단은 데이터 기입 모듈(103)의 제1단으로 사용되고, 제2 트랜지스터(M2)의 제2단은 데이터 기입 모듈(103)의 제2단으로 사용되며, 제2 트랜지스터(M2)의 제어단은 데이터 기입 모듈(103)의 제어단으로 사용되고; 임계값 보상 모듈(104)은 제3 트랜지스터(M4)를 포함하며, 제3 트랜지스터(M4)의 제1단은 임계값 보상 모듈(104)의 제1단으로 사용되고, 제3 트랜지스터(M4)의 제2단은 임계값 보상 모듈(104)의 제2단으로 사용되며, 제3 트랜지스터(M4)의 제어단은 임계값 보상 모듈(104)의 제어단으로 사용되고; 저장 모듈(105)은 제1 커패시터(C1)를 포함하며, 제1 커패시터(C1)의 제1단은 저장 모듈(105)의 제1단으로 사용되고, 제1 커패시터(C1)의 제2단은 저장 모듈(105)의 제2단으로 사용되며; 제1 초기화 모듈(106)은 제5 트랜지스터(M5)를 포함하고, 제5 트랜지스터(M5)의 제1단은 제1 초기화 모듈(106)의 제1단으로 사용되며, 제5 트랜지스터(M5)의 제2단은 제1 초기화 모듈(106)의 제2단으로 사용되고, 제5 트랜지스터(M5)의 제어단은 제1 초기화 모듈(106)의 제어단으로 사용되며; 제1 유지 모듈(107)은 제2 커패시터(C2)를 포함하고, 제2 커패시터(C2)의 제1단은 제1 유지 모듈(107)의 제1단으로 사용되며, 제2 커패시터(C2)의 제2단은 제1 유지 모듈(107)의 제2단으로 사용되고; 제1 차단 모듈(108)은 제6 트랜지스터(M6)를 포함하며, 제6 트랜지스터(M6)의 제1단은 제1 차단 모듈(108)의 제1단으로 사용되고, 제6 트랜지스터(M6)의 제2단은 제1 차단 모듈(108)의 제2단으로 사용되며, 제6 트랜지스터(M6)의 제어단은 제1 차단 모듈(108)의 제어단으로 사용되고; 제1 발광 제어 모듈(109)은 제7 트랜지스터(M7)를 포함하며, 제7 트랜지스터(M7)의 제1단은 제1 발광 제어 모듈(109)의 제1단으로 사용되고, 제7 트랜지스터(M7)의 제2단은 제1 발광 제어 모듈(109)의 제2단으로 사용되며, 제7 트랜지스터(M7)의 제어단은 제1 발광 제어 모듈(109)의 제어단으로 사용되고; 제2 발광 제어 모듈(1101)은 제8 트랜지스터(M8)를 포함하며, 제8 트랜지스터(M8)의 제1단은 제2 발광 제어 모듈(1101)의 제1단으로 사용되고, 제8 트랜지스터(M8)의 제2단은 제2 발광 제어 모듈(1101)의 제2단으로 사용되며, 제8 트랜지스터(M8)의 제어단은 제2 발광 제어 모듈(1101)의 제어단으로 사용된다.
예시적으로, 제1 내지 제8 트랜지스터는 모두 P형 트랜지스터 또는 N형 트랜지스터일 수 있고, 디스플레이 패널에서의 P형 트랜지스터의 제조 공정은 비교적 성숙되어 있으며, 비용이 낮기 때문에, 제1 내지 제8 트랜지스터를 모두 P형 트랜지스터로 선택할 수 있고, P형 트랜지스터는 제어단이 하이 레벨인 경우 턴오프되고, 제어단이 로우 레벨인 경우 턴온되는 특징을 구비하며, 물론 기타 일부 실시형태에서 제1 내지 제8 트랜지스터는 N형 트랜지스터일 수도 있고, 이때 각 주사 신호, 인에이블 신호 및 전원 신호를 제1 내지 제8 트랜지스터가 P형 트랜지스터일 때의 극성과 반대되는 신호로 설정해야 하며; 이하, 도 35 및 도 34를 결합하여 본 출원의 실시예에서 제공하는 픽셀 구동 회로의 작동 원리에 대해 설명하도록 한다.
t0 단계, 이 단계는 이전 프레임의 신호의 발광 단계이고;
t1 단계, 이 단계에서 인에이블 신호 입력단(EM)에 의해 입력된 인에이블 신호의 상승 에지가 도래하며, 제1 발광 제어 모듈(109) 및 제2 발광 제어 모듈(1101)이 턴오프되고, 발광 모듈(102)이 발광을 정지함으로써, 본 프레임의 디스플레이를 개시하며;
t2 단계, 이 단계에서 긴 주사 신호의 하강 에지가 도래하고, 임계값 보상 모듈(104)이 작동되어, 추후 초기화 및 충전하기 편리하며, 임계값 보상 모듈(104)을 초기화 단계 전에 작동하도록 설정함으로써, 초기화 시간이 가장 길게 되는 것을 보장하고, 초기화 효과를 보장할 수 있으며;
t3 단계, 이 단계는 초기화 단계이고, 즉 t3 단계에서 긴 주사 신호와 제1 주사 신호가 모두 로우 레벨이면, 임계값 보상 모듈(104)과 제1 초기화 모듈(106)은 모두 턴온되며, 초기화 신호가 구동 모듈(101)의 제어단에 기입되어, 구동 모듈(101)을 초기화하고, 충전 단계에서 구동 모듈(101)이 턴온될 수 있도록 보장하며;
t4 단계, 이 단계는 충전 단계이고, t4 단계의 경우, 제1 주사 신호 입력단(S1)에 의해 입력되는 제1 주사 신호가 하이 레벨로 변하면, 제1 초기화 모듈(106)은 턴오프되지만, 제2 주사 신호 입력단(S2)에 의해 입력되는 제2 주사 신호는 로우 레벨이고, 이때 데이터 기입 모듈(103), 제1 차단 모듈(108)은 턴온되며, 긴 주사 신호가 여전히 로우 레벨이기 때문에, 임계값 보상 모듈(104)은 계속하여 턴온되고, 데이터 신호 입력단(Data)에 의해 입력되는 데이터 신호는 구동 모듈(101), 제1 차단 모듈(108) 및 임계값 보상 모듈(104)을 통과한 후 구동 모듈(101)의 제어단에 기입되어, 구동 모듈(101)의 제어단의 전위를 변화시키고, 구동 모듈(101)의 제어단의 전위가, 구동 모듈(101)의 제1단과의 전위차 값이 구동 모듈(101)의 문턱 전압으로 변화될 경우, 구동 모듈(101)은 턴오프되고, 데이터 신호의 기입은 정지되며, 이때 구동 모듈(101)의 제어단의 전위는 구동 모듈(101)의 문턱 전압과 관련되고, 저장 모듈(105)에 저장되며;
t5 단계, 이 단계에서 제2 주사 신호는 하이 레벨이고, 데이터 신호의 기입은 정지되며, 즉, 충전 시간이 종료되며;
t6 단계, 이 단계에서 제1 주사 신호와 제2 주사 신호는 모두 하이 레벨이고, 인에이블 신호 입력단(EM)에 의해 입력되는 인에이블 신호도 하이 레벨이며, 발광 준비 단계에 진입하며;
t7 단계, 이 단계에서 인에이블 신호가 로우 레벨로 변하면, 제1 발광 제어 모듈(109)과 제2 발광 제어 모듈(1101)은 턴온되고, 발광 모듈(102)은 발광되기 시작하며, 구동 전류는 구동 모듈의 문턱 전압의 드리프트에 따라 변화되지 않음으로써, 발광 모듈의 발광 안정성이 좋아지도록 하고; 이때 제1 유지 모듈(107)의 유지 작용으로 인해, 누전 방지 노드(N1)의 전위가 비교적 안정되어, 구동 모듈(101)의 제어단의 전위도 비교적 안정되며, 즉, 파형 G는 비교적 평평함으로써, 플리커 문제를 대폭 개선하게 된다.
선택적으로, 계속하여 도 34를 참조하면, 픽셀 구동 회로는 제2 유지 모듈(115)을 더 포함하고, 제2 유지 모듈(115)은 구동 모듈(101)의 제1단의 전위를 유지하도록 구성되며, 긴 주사 신호 입력단(EMB)은 충전 단계와 발광 단계 사이에 기설정된 시간의 턴온 신호를 입력하도록 구성된다.
예시적으로, 도 35 및 도 34를 결합하면, 픽셀 구동 회로에서, 제1 주사 신호와 제2 주사 신호의 지속 시간은 일반적으로 비교적 짧고, 낮은 리프레시 주파수의 경우 불충분한 충전으로 인해 구동 모듈(101)이 충전 단계에서 턴오프되지 않아, 임계값 보상의 효과를 달성하지 못할 수 있고; 본 실시예는 제2 유지 모듈(115)을 설치하고, 충전 단계(t4 단계)와 발광 단계(t7 단계) 사이에 하나의 기설정된 시간(t5단계)을 설정하며, 상기 기설정된 시간 내 긴 주사 신호는 여전히 로우 레벨이고, 충전 단계의 경우, 데이터 신호는 제2 유지 모듈(115)에 기입되며, t5 단계의 경우, 구동 모듈(101)은 계속하여 턴온되고, 제2 유지 모듈(115)에 저장된 데이터 신호는 계속하여 구동 모듈(101), 제1 차단 모듈(108) 및 임계값 보상 모듈(104)을 통해 구동 모듈(101)의 제어단을 충전함으로써, 구동 모듈(101)의 문턱 전압이 충분한 보상을 얻을 수 있도록 보장하며, 발광 모듈(102)의 발광 안정성을 보장한다. 예시적으로, 제2 유지 모듈(115)의 제1단은 구동 모듈(101)의 제1단에 전기적으로 연결되고, 제2 유지 모듈(115)의 제2단은 제1 전원 신호 입력단(VDD)에 전기적으로 연결되며; 제2 유지 모듈(115)은 제6 커패시터(C6)를 포함할 수 있고, 제6 커패시터(C6)의 제1단은 제2 유지 모듈(115)의 제1단으로 사용되며, 제6 커패시터(C6)의 제2단은 제2 유지 모듈(115)의 제2단으로 사용된다. 본 실시예에서 제6 커패시터(C6)는 제1 전원 신호 입력단(VDD)에 연결되는데, 이는 신호 라인의 수량을 줄이고, 배선을 편리하게 하기 위한 것이며; 물론 기타 일부 실시형태에서, 제6 커패시터(C2)의 제2단에는 하나의 고정 신호가 접속되기만 하면 된다.
선택적으로, 계속하여 도 34를 참조하면, 픽셀 구동 회로는 제2 초기화 모듈(111)을 더 포함할 수 있고, 제2 초기화 모듈(111)의 제1단은 초기화 신호 입력단(Vref)에 전기적으로 연결되며, 제2 초기화 모듈(111)의 제2단은 발광 모듈(102)의 제1단에 전기적으로 연결되고, 제2 초기화 모듈(111)의 제어단은 픽셀 구동 회로의 제3 주사 신호 입력단(S3)에 전기적으로 연결된다.
예시적으로, 제2 초기화 모듈(111)은 제9 트랜지스터(M9)를 포함할 수 있고, 제9 트랜지스터(M9)의 제1단은 제2 초기화 모듈(111)의 제1단으로 사용되며, 제9 트랜지스터(M9)의 제2단은 제2 초기화 모듈(111)의 제2단으로 사용되고, 제9 트랜지스터(M9)의 제어단은 제2 초기화 모듈(111)의 제어단으로 사용되며, 제9 트랜지스터(M9)는 예를 들어 P형 트랜지스터일 수 있고; 제2 초기화 모듈(111)은 발광 모듈(102)을 초기화하도록 구성되어, 이전 프레임의 발광 모듈(102)에 잔류된 전위가 본 프레임의 발광에 영향을 미치게 되는 것을 방지하며, 제3 주사 신호 입력단(S3)에 의해 입력되는 제3 주사 신호는 제2 초기화 모듈(111)의 턴온 또는 턴오프를 제어하고, 제3 주사 신호는 제1 주사 신호를 재사용하여 얻어질 수 있으며, 제2 주사 신호를 재사용하여 얻어질 수도 있고, 하나의 별도의 주사 신호일 수도 있으며, 상기 주사 신호와 제1 주사 신호도 서로 시프트된 신호이고, 발광 단계 이전에 발광 모듈(102)을 리셋하기만 하면 된다.
예시적으로, 임계값 보상 모듈(104), 제1 초기화 모듈(106) 및 제1 차단 모듈(108) 중 적어도 하나는 듀얼 게이트 트랜지스터를 포함한다.
선택적으로, 계속하여 도 34를 참조하면, 제1 차단 모듈(108)은 제1 듀얼 게이트 트랜지스터이고, 픽셀 구동 회로는 제3 유지 모듈(112)을 더 포함하며, 제3 유지 모듈(112)은 제1 듀얼 게이트 트랜지스터의 듀얼 게이트 노드의 전위를 유지하도록 구성된다.
예시적으로, 제1 듀얼 게이트 트랜지스터의 듀얼 게이트 노드는 제1 듀얼 게이트 트랜지스터 중의 2개의 서브 트랜지스터의 소스와 드레인이 연결되는 노드이고, 듀얼 게이트 트랜지스터가 턴오프될 경우, 듀얼 게이트 트랜지스터의 듀얼 게이트 노드의 전위는 불안정하며, 하나의 전위를 유지하지 못하면, 누전 방지 노드(N1)가 상기 듀얼 게이트 노드를 통해 누전되는 현상도 비교적 심각하므로, 본 실시예는 듀얼 게이트 노드측에 제3 유지 모듈(112)을 설치하여, 제1 듀얼 게이트 트랜지스터의 듀얼 게이트 노드의 전위를 유지함으로써, 누전 방지 노드(N1)의 전위 안정을 유지할 수 있다. 예시적으로, 제3 유지 모듈(112)은 제3 커패시터(C3)를 포함할 수 있고, 제3 커패시터(C3)의 제1단은 제1 듀얼 게이트 트랜지스터의 듀얼 게이트 노드에 전기적으로 연결되며, 제3 커패시터(C3)의 제2단에는 하나의 고정 신호가 접속될 수 있고, 예를 들어 초기화 신호 입력단(Vref)에 전기적으로 연결될 수 있거나, 제1 전원 신호 입력단(VDD)에 전기적으로 연결될 수도 있어, 픽셀 구동 회로의 신호 라인의 수량을 줄임으로써, 디스플레이 패널의 좁은 테두리의 실현에 유리하다.
선택적으로, 계속하여 도 34를 참조하면, 제1 초기화 모듈(106)은 제2 듀얼 게이트 트랜지스터이고, 픽셀 구동 회로는 제4 유지 모듈(113)을 더 포함하며, 제4 유지 모듈(113)은 제2 듀얼 게이트 트랜지스터의 듀얼 게이트 노드의 전위를 유지하도록 구성된다.
예시적으로, 제2 듀얼 게이트 트랜지스터의 듀얼 게이트 노드는 제2 듀얼 게이트 트랜지스터 중의 2개의 서브 트랜지스터의 소스와 드레인이 연결되는 노드이고, 듀얼 게이트 트랜지스터가 턴오프될 경우, 듀얼 게이트 트랜지스터의 듀얼 게이트 노드의 전위는 불안정하며, 하나의 전위를 유지하지 못하면, 누전 방지 노드(N1)가 상기 듀얼 게이트 노드를 통해 누전되는 현상도 비교적 심각하므로, 본 실시예는 제2 듀얼 게이트 트랜지스터의 듀얼 게이트 노드측에 제4 유지 모듈(113)을 설치하여, 제2 듀얼 게이트 트랜지스터의 듀얼 게이트 노드의 전위를 유지함으로써, 누전 방지 노드(N1)의 전위의 안정을 유지할 수 있다. 예시적으로, 제4 유지 모듈(113)은 제4 커패시터(C4)를 포함할 수 있고, 제4 커패시터(C4)의 제1단은 제2 듀얼 게이트 트랜지스터의 듀얼 게이트 노드에 전기적으로 연결되며, 제4 커패시터(C4)의 제2단에는 하나의 고정 신호가 접속될 수 있고, 예를 들어 초기화 신호 입력단(Vref)에 전기적으로 연결될 수 있거나, 제1 전원 신호 입력단(VDD)에 전기적으로 연결될 수도 있어, 픽셀 구동 회로의 신호 라인의 수량을 줄임으로써, 디스플레이 패널의 좁은 테두리의 실현에 유리하다.
선택적으로, 계속하여 도 34를 참조하면, 픽셀 구동 회로는 커플링 모듈(114)을 더 포함하고, 커플링 모듈(114)은 구동 모듈(101)의 제어단의 전위를 유지하도록 구성되며, 여기서, 커플링 모듈(114)의 제1단은 구동 모듈(101)의 제어단에 전기적으로 연결되고, 커플링 모듈(114)의 제2단은 임계값 보상 모듈(104)의 제어단에 전기적으로 연결된다.
예시적으로, 본 실시예에서, 커플링 모듈(114)은 제5 커패시터(C5)를 포함할 수 있고, 제5 커패시터(C5)의 제1단은 커플링 모듈(114)의 제1단으로 사용되며, 제5 커패시터(C5)의 제2단은 커플링 모듈(114)의 제2단으로 사용되고, 제5 커패시터(C5)를 설치한 것은 저장 모듈의 커패시턴스 값을 증가한 것과 동등하므로, 구동 모듈(101)의 제어단의 전위의 안정성을 유지하는데 더 유리하기 때문에, 플리커 현상을 줄이는데 더 유리하며; 다른 한편으로, 커플링 모듈(114)에 연결되는 것은 임계값 보상 모듈(104)의 제어단이므로, 임계값 보상 모듈(104)의 제어단의 전위가 로우 레벨에서 하이 레벨로 변화될 경우, 구동 모듈(101)의 제어단의 전위를 증가시킬 수도 있어, 구동 모듈(101)의 제어단의 전위 손실을 보상하고, 나아가 구동 모듈(101)의 제어단의 전위의 안정성을 유지한다. 배선을 편리하게 하기 위해, 제5 커패시터(C5)의 제2단을 임계값 보상 모듈(104)의 제어단에 전기적으로 연결되도록 구성할 수 있다.
기타 일부 실시형태에서, 임계값 보상 모듈(104)은 듀얼 게이트 트랜지스터일 수도 있고, 일부 실시형태에서, 누전 방지 노드(N1)는 임계값 보상 모듈(104)의 듀얼 게이트 노드일 수 있으며, 제1 초기화 모듈(104) 및 제1 차단 모듈(108)은 더 이상 누전 방지 노드(N1)에 직접 전기적으로 연결되지 않고, 제1 초기화 모듈(104) 및 제1 차단 모듈(108)은 임계값 보상 모듈(104)의 제2단에 전기적으로 연결된다. 임계값 보상 모듈(104)을 듀얼 게이트 트랜지스터로 설치하여, 누설 전류를 감소시킬 수 있다. 본 실시형태에서 픽셀 구동 회로의 기타 모듈의 연결 방식에 대해서는 상기 임의의 실시형태의 연결 방식을 참조할 수 있으며, 여기서 반복하여 설명하지 않는다.
도 36은 본 출원의 다른 실시예에서 제공하는 픽셀 구동 회로의 회로 구조 개략도이고, 도 36을 참조하면, 픽셀 구동 회로는 제2 차단 모듈(116), 제3 차단 모듈(117) 및 제2 초기화 모듈(111)을 더 포함하며; 임계값 보상 모듈(104)의 제1단은 구동 모듈(101)의 제어단에 전기적으로 연결되고, 임계값 보상 모듈(104)의 제2단은 누전 방지 노드(N1)에 전기적으로 연결되며, 임계값 보상 모듈(104)의 제어단은 픽셀 구동 회로의 긴 주사 신호 입력단(EMB)에 전기적으로 연결되고; 제1 차단 모듈(108)의 제1단은 누전 방지 노드(N1)에 전기적으로 연결되며, 제1 차단 모듈(108)의 제2단은 제2 차단 모듈(116)의 제1단에 전기적으로 연결되고, 제1 차단 모듈(108)의 제어단은 긴 주사 신호 입력단(EMB)에 전기적으로 연결되며; 제2 차단 모듈(116)의 제2단은 구동 모듈(101)의 제2단에 전기적으로 연결되고, 제2 차단 모듈(116)의 제어단은 픽셀 구동 회로의 제2 주사 신호 입력단(S2)에 전기적으로 연결되며; 제3 차단 모듈(117)의 제1단은 누전 방지 노드(N1)에 전기적으로 연결되고, 제3 차단 모듈(117)의 제2단은 제1 초기화 모듈(106)의 제2단에 전기적으로 연결되며, 제3 차단 모듈(106)의 제어단은 긴 주사 신호 입력단(EMB)에 전기적으로 연결되고; 제2 초기화 모듈(111)의 제1단은 제1 초기화 신호 입력단(Vref)에 전기적으로 연결되며, 제2 초기화 모듈(111)의 제2단은 발광 모듈(102)의 제1단에 전기적으로 연결되고, 제2 초기화 모듈(111)의 제어단은 제3 주사 신호 입력단(S3)에 전기적으로 연결되며; 긴 주사 신호 입력단(EMB)은 초기화 단계 및 충전 단계에서 각각 턴온 신호를 입력하도록 구성된다.
예시적으로, 본 실시예에서 제1 초기화 모듈(106)의 제1단은 초기화 신호 입력단(Vref)에 전기적으로 연결되고, 제1 초기화 모듈(106)의 제어단은 픽셀 구동 회로의 제1 주사 신호(S1)에 전기적으로 연결되며; 데이터 기입 모듈(103)의 제1단은 픽셀 구동 회로의 데이터 신호 입력단(Data)에 전기적으로 연결되고, 데이터 기입 모듈(103)의 제2단은 구동 모듈(101)의 제1단에 전기적으로 연결되며, 데이터 기입 모듈(103)의 제어단은 픽셀 구동 회로의 제2 주사 신호 입력단(S2)에 전기적으로 연결되고; 저장 모듈(105)의 제1단은 픽셀 구동 회로의 제1 전원 신호 입력단(VDD)에 전기적으로 연결되며, 저장 모듈(105)의 제2단은 구동 모듈(101)의 제어단에 전기적으로 연결되고; 픽셀 구동 회로는 제1 발광 제어 모듈(109) 및 제2 발광 제어 모듈(1101)을 더 포함하며, 제1 발광 제어 모듈(109)의 제1단은 제1 전원 신호 입력단(VDD)에 전기적으로 연결되고, 제1 발광 제어 모듈(109)의 제2단은 구동 모듈(101)의 제1단에 전기적으로 연결되며, 제1 발광 제어 모듈(109)의 제어단은 픽셀 구동 회로의 인에이블 신호 입력단(EM)에 전기적으로 연결되고; 제2 발광 제어 모듈(1101)의 제1단은 구동 모듈(101)의 제2단에 전기적으로 연결되며, 제2 발광 제어 모듈(1101)의 제2단은 발광 모듈(102)의 제1단에 전기적으로 연결되고, 제2 발광 제어 모듈(1101)의 제어단은 인에이블 신호 입력단(EM)에 전기적으로 연결되며; 발광 모듈(102)의 제2단은 픽셀 구동 회로의 제2 전원 신호 입력단(VSS)에 전기적으로 연결되고; 제1 유지 모듈(107)의 제1단은 초기화 신호 입력단(Vref) 또는 제1 전원 신호 입력단(VDD)에 전기적으로 연결되며, 제1 유지 모듈(107)의 제2단은 누전 방지 노드(N1)에 전기적으로 연결된다. 제1 주사 신호 입력단(S1)에 의해 입력되는 제1 주사 신호, 제2 주사 신호 입력단(S2)에 의해 입력되는 제2 주사 신호 및 제3 주사 신호 입력단(S3)에 의해 입력되는 제3 주사 신호는 동일한 그룹의 주사 신호이고, 즉, 제1 주사 신호, 제2 주사 신호 및 제3 주사 신호는 동일한 그룹의 GIP 회로에 의해 생성되며, 펄스 폭이 동일하고, 서로 시프트되는 관계이고, 선택적으로, 제3 주사 신호는 제1 주사 신호와 동일할 수 있으며; 긴 주사 신호 입력단(EMB)에 의해 입력되는 긴 주사 신호의 펄스 폭은 길고, 이의 펄스 폭의 지속 시간은 적어도 초기화 단계와 충전 단계를 커버하며, 초기화 단계의 경우 임계값 보상 모듈(104)과 제1 초기화 모듈(106)은 모두 턴온되어, 초기화 신호가 구동 모듈(101)의 제어단에 입력되도록 하여, 구동 모듈(101)의 제어단을 초기화하고, 충전 단계에서 구동 모듈(101)을 턴온하기 편리하게 하며, 충전 단계에서, 데이터 기입 모듈(103), 제1 차단 모듈(108) 및 임계값 보상 모듈(104)은 모두 턴온되어, 데이터 신호가 데이터 기입 모듈(103), 구동 모듈(101), 제1 차단 모듈(108) 및 임계값 보상 모듈(104)을 거친 후 구동 모듈(101)의 제어단에 기입되도록 하고, 구동 모듈(101)의 제어단의 전위와 구동 모듈(101)의 제1단의 전위차가 구동 모듈(101)의 문턱 전압일 경우, 구동 모듈(101)은 턴오프되고, 데이터 신호의 기입은 정지되며, 이때 구동 모듈(101)의 제어단의 전위는 구동 모듈(101)의 문턱 전압과 관련되고, 상기 전위는 저장 모듈(105)에 저장되며; 발광 단계에서, 구동 모듈은 이의 문턱 전압과 무관한 구동 전류를 생성하여, 발광 모듈이 발광하도록 제어한다. 본 실시예의 픽셀 구동 회로는 누설 전류 경로가 하나뿐이고 누전 방지 노드(N1)의 전위를 유지할 수 있는 것 외에, 임계값 보상 모듈(104)의 제어단에서 새로운 주사 신호를 별도로 설정하므로, 초기화 단계와 충전 단계의 시간이 모두 길게 되는 것을 보장할 수 있기 때문에, 구동 모듈(101)을 충분히 초기화 및 충전할 수 있다.
또한, 픽셀 구동 회로가 낮은 리프레시 주파수에 적용될 경우, 발광 모듈(102)의 발광 시간이 비교적 길어, 수명이 비교적 짧게 되고; 블랙 프레임 삽입의 방식을 통해, 즉, 블랙 프레임 삽입 단계에서 발광 모듈(102)이 발광하지 않도록 제어하여, 발광 모듈(102)의 발광 시간을 단축시키고, 나아가 발광 모듈의 사용 수명을 연장할 수 있으며; 블랙 프레임 삽입의 방식을 통해 사람의 눈에 민감한 일부 저주파 휘도 성분을 민감하지 않은 고주파 휘도 성분으로 변환할 수도 있다. 본 실시예에서, 블랙 프레임 삽입 단계에서 긴 주사 신호 입력단이 턴오프 신호를 입력하도록 제어하고, 블랙 프레임 삽입 단계의 경우 제3 주사 신호 입력단(S3)이 제3 주사 신호를 입력하도록 제어하여, 발광 모듈을 리셋함으로써, 저주파 휘도 성분을 고주파 휘도 성분으로 변화시켜, 높은 전류 유지율과 낮은 플리커의 효과를 실현할 수 있다. 또한, 제2 차단 모듈(116)과 제3 차단 모듈(117)을 설치하고, 블랙 프레임 삽입 단계에서 발광 모듈을 리셋할 경우, 제1 주사 신호, 제2 주사 신호 및 제3 주사 신호가 한 그룹의 GIP 회로에 의해 생성되기 때문에, 즉, 블랙 프레임 삽입단에서 제1 주사 신호와 제2 주사 신호의 펄스가 연속적으로 도래하기 때문에, 제2 차단 모듈(116), 제1 초기화 모듈(106), 데이터 기입 모듈(103)이 턴온되도록 하며, 본 실시예는 제2 차단 모듈(116)과 제3 차단 모듈(117)을 설치하여, 블랙 프레임 삽입 단계의 데이터 신호를 제2 차단 모듈측에서 차단하고, 초기화 신호를 제3 차단 모듈측에서 차단함으로써, 누전 방지 노드(N1)의 전위 및 구동 모듈(101)의 제어단의 전위가 영향을 받는 것을 방지하고, 누설 전류의 증가를 방지하며, 즉, 누설 전류가 큰 현상을 개선할 수 있다. 다시 말해서, 블랙 프레임 삽입의 경우, 발광 모듈(102)의 리셋은 구동 모듈의 제어단 및 누전 방지 노드에 영향을 미치지 않으며, 사람의 눈에 민감한 저주파 휘도 성분을 제거할 뿐만 아니라, 누전 방지 노드(N1)의 전위도 변경하지 않아, 임계값 보상 모듈(104)이 낮은 누전 수준을 유지할 수 있도록 함으로써, 저주파에서의 플리커 문제를 제거한다.
제1 차단 모듈(108)과 제2 차단 모듈(116)의 위치는 서로 교체될 수 있고, 제3 차단 모듈(117)과 제1 초기화 모듈(106)의 위치도 서로 교체될 수 있다. 제1 유지 모듈(107)의 제1단에는 하나의 고정 전위의 신호가 접속되기만 하면 되고, 본 실시예는 배선을 편리하게 하고 신호 라인의 수량을 줄이기 위해, 제1 유지 모듈(107)의 제1단을 초기화 신호 입력단(Vref) 또는 제1 전원 신호 입력단(VDD)에 연결한다.
도 37은 본 출원의 다른 실시예에서 제공하는 또 다른 픽셀 구동 회로의 회로 구조 개략도이고, 도 38은 본 출원의 다른 실시예에서 제공하는 픽셀 구동 회로의 시퀀스 다이어그램이며, 도 37 및 도 38을 결합하면, 구동 모듈(101)은 제1 트랜지스터(M1)를 포함하고, 제1 트랜지스터(M1)의 제1단은 구동 모듈(101)의 제1단으로 사용되며, 제1 트랜지스터(M1)의 제2단은 구동 모듈(101)의 제2단으로 사용되고, 제1 트랜지스터(M1)의 제어단은 구동 모듈(101)의 제어단으로 사용되며; 발광 모듈(102)은 OLED이고; 데이터 기입 모듈(103)은 제2 트랜지스터(M2)를 포함하며, 제2 트랜지스터(M2)의 제1단은 데이터 기입 모듈(103)의 제1단으로 사용되고, 제2 트랜지스터(M2)의 제2단은 데이터 기입 모듈(103)의 제2단으로 사용되며, 제2 트랜지스터(M2)의 제어단은 데이터 기입 모듈(103)의 제어단으로 사용되고; 임계값 보상 모듈(104)은 제3 트랜지스터(M4)를 포함하며, 제3 트랜지스터(M4)의 제1단은 임계값 보상 모듈(104)의 제1단으로 사용되고, 제3 트랜지스터(M4)의 제2단은 임계값 보상 모듈(104)의 제2단으로 사용되며, 제3 트랜지스터(M4)의 제어단은 임계값 보상 모듈(104)의 제어단으로 사용되고; 저장 모듈(105)은 제1 커패시터(C1)를 포함하며, 제1 커패시터(C1)의 제1단은 저장 모듈(105)의 제1단으로 사용되고, 제1 커패시터(C1)의 제2단은 저장 모듈(105)의 제2단으로 사용되며; 제1 초기화 모듈(106)은 제5 트랜지스터(M5)를 포함하고, 제5 트랜지스터(M5)의 제1단은 제1 초기화 모듈(106)의 제1단으로 사용되며, 제5 트랜지스터(M5)의 제2단은 제1 초기화 모듈(106)의 제2단으로 사용되고, 제5 트랜지스터(M5)의 제어단은 제1 초기화 모듈(106)의 제어단으로 사용되며; 제1 유지 모듈(107)은 제2 커패시터(C2)를 포함하고, 제2 커패시터(C2)의 제1단은 제1 유지 모듈(107)의 제1단으로 사용되며, 제2 커패시터(C2)의 제2단은 제1 유지 모듈(107)의 제2단으로 사용되고; 제1 차단 모듈(108)은 제6 트랜지스터(M6)를 포함하며, 제6 트랜지스터(M6)의 제1단은 제1 차단 모듈(108)의 제1단으로 사용되고, 제6 트랜지스터(M6)의 제2단은 제1 차단 모듈(108)의 제2단으로 사용되며, 제6 트랜지스터(M6)의 제어단은 제1 차단 모듈(108)의 제어단으로 사용되고; 제1 발광 제어 모듈(109)은 제7 트랜지스터(M7)를 포함하며, 제7 트랜지스터(M7)의 제1단은 제1 발광 제어 모듈(109)의 제1단으로 사용되고, 제7 트랜지스터(M7)의 제2단은 제1 발광 제어 모듈(109)의 제2단으로 사용되며, 제7 트랜지스터(M7)의 제어단은 제1 발광 제어 모듈(109)의 제어단으로 사용되고; 제2 발광 제어 모듈(1101)은 제8 트랜지스터(M8)를 포함하며, 제8 트랜지스터(M8)의 제1단은 제2 발광 제어 모듈(1101)의 제1단으로 사용되고, 제8 트랜지스터(M8)의 제2단은 제2 발광 제어 모듈(1101)의 제2단으로 사용되며, 제8 트랜지스터(M8)의 제어단은 제2 발광 제어 모듈(1101)의 제어단으로 사용되고; 제2 초기화 모듈(111)은 제9 트랜지스터(M9)를 포함하며, 제9 트랜지스터(M9)의 제1단은 제2 초기화 모듈(111)의 제1단으로 사용되고, 제9 트랜지스터(M9)의 제2단은 제2 초기화 모듈(111)의 제2단으로 사용되며, 제9 트랜지스터(M9)의 제어단은 제2 초기화 모듈(111)의 제어단으로 사용되고; 제2 차단 모듈(116)은 제10 트랜지스터(M10)를 포함하며, 제10 트랜지스터(M10)의 제1단은 제2 차단 모듈(116)의 제1단으로 사용되고, 제10 트랜지스터(M10)의 제2단은 제2 차단 모듈(116)의 제2단으로 사용되며, 제10 트랜지스터(M10)의 제어단은 제2 차단 모듈(116)의 제어단으로 사용되고; 제3 차단 모듈(117)은 제11 트랜지스터(M11)를 포함하며, 제11 트랜지스터(M11)의 제1단은 제3 차단 모듈(117)의 제1단으로 사용되고, 제11 트랜지스터(M11)의 제2단은 제3 차단 모듈(117)의 제2단으로 사용되며, 제11 트랜지스터(M11)의 제어단은 제3 차단 모듈(117)의 제어단으로 사용된다. 제1 내지 제11 트랜지스터는 모두 P형 트랜지스터 또는 N형 트랜지스터일 수 있고, 디스플레이 패널에서의 P형 트랜지스터의 제조 공정은 비교적 성숙되어 있으며, 비용이 낮기 때문에, 제1 내지 제11 트랜지스터를 모두 P형 트랜지스터로 선택할 수 있고, P형 트랜지스터는 제어단이 하이 레벨인 경우 턴오프되고, 제어단이 로우 레벨인 경우 턴온되는 특징을 구비하며, 물론 기타 일부 실시형태에서 제1 내지 제11 트랜지스터는 N형 트랜지스터일 수도 있고, 이때 각 주사 신호, 인에이블 신호 및 전원 신호를 제1 내지 제11 트랜지스터가 P형 트랜지스터일 때의 극성과 반대되는 신호로 설정해야 하며; 이하, 도 37 및 도 38을 결합하여 본 출원의 실시예에서 제공하는 픽셀 구동 회로의 작동 원리를 설명하도록 한다.
t0 단계, 이 단계는 이전 프레임의 신호의 발광 단계이고;
t1 단계, 이 단계에서 인에이블 신호 입력단(EM)에 의해 입력된 인에이블 신호의 상승 에지가 도래하며, 제1 발광 제어 모듈(109) 및 제2 발광 제어 모듈(1101)이 턴오프되고, 발광 모듈(102)이 발광을 정지함으로써, 본 프레임의 디스플레이를 개시하며;
t2 단계, 이 단계에서 긴 주사 신호의 하강 에지가 도래하고, 임계값 보상 모듈(104)이 작동되어, 추후 초기화 및 충전하기 편리하며, 임계값 보상 모듈(104)을 초기화 단계 전에 작동하도록 설정함으로써, 초기화 시간이 가장 길게 되는 것을 보장하고, 초기화 효과를 보장할 수 있으며;
t3 단계, 이 단계는 초기화 단계이고, 즉 t3 단계에서 긴 주사 신호와 제1 주사 신호가 모두 로우 레벨이면, 임계값 보상 모듈(104)과 제1 초기화 모듈(106)은 모두 턴온되며, 초기화 신호가 구동 모듈(101)의 제어단에 기입되어, 구동 모듈(101)을 초기화하고, 충전 단계에서 구동 모듈(101)이 턴온될 수 있도록 보장하며;
t4 단계, 이 단계는 충전 단계이고, t4 단계의 경우, 제1 주사 신호 입력단(S1)에 의해 입력되는 제1 주사 신호가 하이 레벨로 변하면, 제1 초기화 모듈(106)은 턴오프되지만, 제2 주사 신호 입력단(S2)에 의해 입력되는 제2 주사 신호는 로우 레벨이고, 이때 데이터 기입 모듈(103), 제1 차단 모듈(108)은 턴온되며, 긴 주사 신호가 여전히 로우 레벨이기 때문에, 임계값 보상 모듈(104)은 계속하여 턴온되고, 데이터 신호 입력단(Data)에 의해 입력되는 데이터 신호는 구동 모듈(101), 제1 차단 모듈(108) 및 임계값 보상 모듈(104)을 통과한 후 구동 모듈(101)의 제어단에 기입되어, 구동 모듈(101)의 제어단의 전위를 변화시키고, 구동 모듈(101)의 제어단의 전위가 구동 모듈(101)의 제1단과의 전위차 값이 구동 모듈(101)의 문턱 전압일 때까지 변화될 경우, 구동 모듈(101)은 턴오프되고, 데이터 신호의 기입은 정지되며, 이때 구동 모듈(101)의 제어단의 전위는 구동 모듈(101)의 문턱 전압과 관련되고, 저장 모듈(105)에 저장되며;
t5 단계, 이 단계에서 제1 주사 신호와 제2 주사 신호는 모두 하이 레벨이고, 인에이블 신호 입력단(EM)에 의해 입력되는 인에이블 신호도 하이 레벨이며, 발광 준비 단계에 진입하며;
t6 단계, 이 단계에서 인에이블 신호가 로우 레벨로 변하면, 제1 발광 제어 모듈(109)과 제2 발광 제어 모듈(1101)은 턴온되고, 발광 모듈(102)은 발광되기 시작하며, 구동 전류는 구동 모듈의 문턱 전압의 드리프트에 따라 변화되지 않음으로써, 발광 모듈의 발광 안정성이 좋아지도록 하고; 이때 제1 유지 모듈(107)의 유지 작용으로 인해, 누전 방지 노드(N1)의 전위가 비교적 안정되어, 구동 모듈(101)의 제어단의 전위도 비교적 안정되며, 즉, 구동 모듈(101)의 제어단의 파형 G는 비교적 평평함으로써, 플리커 문제를 대폭 개선하게 되며;
t7 단계, 이 단계는 블랙 프레임 삽입 단계가 도래하는 단계이고, 이 단계에서 인에이블 신호가 하이 레벨로 변하여, 제1 발광 제어 모듈(109) 및 제2 발광 제어 모듈(1101)이 턴오프되도록 제어함으로써, 발광 모듈(102)이 발광을 정지하도록 제어하며, 나아가 발광 모듈(102)의 발광 시간을 감소시키고, 발광 모듈(102)의 사용 수명을 연장한다.
t8 단계, 이 단계는 발광 모듈의 리셋 단계이고, 이 단계에서 제1 주사 신호와 제2 주사 신호가 연속적으로 도래하여, 발광 모듈을 리셋하는데, 이 단계에서 긴 주사 신호가 하이 레벨, 즉, 턴오프 신호이기 때문에, 제2 차단 모듈(116)과 제3 차단 모듈(117)은 모두 턴오프되고, 초기화 신호는 제3 차단 모듈(117)에 의해 제3 차단 모듈(117)과 제1 초기화 모듈(106) 사이에서 차단되며, 데이터 신호는 제2 차단 모듈(116)과 제1 차단 모듈(108) 사이에서 차단되어, 누전 방지 노드(N1)의 전위 및 구동 모듈의 제어단의 전위가 모두 변경되지 않도록 하여, 누전 방지 노드(N1)와 구동 모듈(101)의 제어단 사이에서 여전히 낮은 전압차, 낮은 누전 수준이 유지되도록 함으로써, 구동 모듈의 제어단의 전위가 안정되도록 하며;
t9 단계, 제1 주사 신호 및 제2 주사 신호가 모두 풀업(pull up)된 후, 인에이블 신호가 로우로 설정되고(set to be low), 블랙 프레임 삽입 단계는 종료되며, 발광 모듈은 밝게 되어, 구동 모듈의 전류 유지율이 매우 높게 되도록 한다.
Anode는 발광 모듈(102)의 양극의 신호의 파형도이고, 도 38의 시퀀스 다이어그램으로부터 아시다시피, 블랙 프레임 삽입 단계의 인에이블 신호가 하이로 설정된(set to be high) 후, 발광 모듈(102)을 경유하여 흐르는 양극(Anode) 전류는 신속하게 0으로 떨어지지 않고, 제2 주사 신호의 로우 레벨이 도래한 후 Anode 전류가 0으로 되며, 인에이블 신호 블랙 프레임 삽입시 발광 모듈이 리셋되어야만, 저주파 휘도 성분이 고주파 휘도 성분으로 완전히 전환됨으로써, 플리커(flicker)를 감소시키는 작용을 할 수 있다.
본 실시예의 제1 차단 모듈(108)은 제1 듀얼 게이트 트랜지스터일 수도 있고, 상응하는 픽셀 구동 회로는 제3 유지 모듈을 더 포함할 수 있으며, 제3 유지 모듈은 제1 듀얼 게이트 트랜지스터의 듀얼 게이트 노드의 전위를 유지하도록 구성될 수 있고; 제1 초기화 모듈(106)은 제2 듀얼 게이트 트랜지스터이며, 픽셀 구동 회로는 제4 유지 모듈을 더 포함하고, 제4 유지 모듈은 제2 듀얼 게이트 트랜지스터의 듀얼 게이트 노드의 전위를 유지하도록 구성되며; 픽셀 구동 회로는 커플링 모듈을 더 포함하고, 커플링 모듈은 구동 모듈(101)의 제어단의 전위를 유지하도록 구성되며, 여기서, 커플링 모듈의 제1단은 구동 모듈(101)의 제어단에 전기적으로 연결되고, 커플링 모듈의 제2단은 임계값 보상 모듈(104)의 제어단에 전기적으로 연결되며; 제3 유지 모듈은 제3 커패시터를 포함할 수 있고, 제3 커패시터의 제1단은 제1 듀얼 게이트 트랜지스터의 듀얼 게이트 노드에 전기적으로 연결되며, 제3 커패시터의 제2단에는 하나의 고정 신호가 접속될 수 있고, 예를 들어 초기화 신호 입력단에 전기적으로 연결될 수 있거나, 제1 전원 신호 입력단에 전기적으로 연결될 수도 있어, 픽셀 구동 회로의 신호 라인의 수량을 줄임으로써, 디스플레이 패널의 좁은 테두리의 실현에 유리하다. 제4 유지 모듈은 제4 커패시터를 포함할 수 있고, 제4 커패시터의 제1단은 제2 듀얼 게이트 트랜지스터의 듀얼 게이트 노드에 전기적으로 연결되며, 제4 커패시터의 제2단에는 하나의 고정 신호가 접속될 수 있고, 예를 들어 초기화 신호 입력단에 전기적으로 연결될 수 있거나, 제1 전원 신호 입력단에 전기적으로 연결될 수도 있어, 픽셀 구동 회로의 신호 라인의 수량을 줄임으로써, 디스플레이 패널의 좁은 테두리의 실현에 유리하다. 커플링 모듈은 제5 커패시터를 포함할 수 있고, 제5 커패시터의 제1단은 커플링 모듈의 제1단으로 사용되며, 제5 커패시터의 제2단은 커플링 모듈의 제2단으로 사용되고; 제3 유지 모듈, 제4 유지 모듈 및 커플링 모듈의 연결 관계 및 작용은 상기 실시예와 동일하므로, 여기서 반복하여 설명하지 않는다.
선택적으로, 본 실시예의 제1 차단 모듈(108), 제1 초기화 모듈(106) 및 제3 차단 모듈(117) 중 적어도 하나는 박막 트랜지스터(Thin Film Transistor, TFT)일 수 있다.
본 실시예는 디스플레이 패널을 제공하며, 도 39는 본 출원의 다른 실시예에서 제공하는 디스플레이 패널의 구조 개략도이고, 도 39를 참조하면, 디스플레이 패널은 본 출원의 실시예 중 임의의 실시예에서 제공하는 복수의 픽셀 구동 회로(PX)를 포함하며, 디스플레이 패널은 종횡으로 교차되는 복수의 주사 라인(S1-Sk)과 데이터 라인(DL1-DLj)을 포함할 수 있고, 픽셀 구동 회로는 주사 라인과 데이터 라인에 의해 한정된 영역에 위치하며, 주사 라인은 예를 들어 제1 주사 라인 및 제2 주사 라인을 포함할 수 있고, 픽셀 구동 회로의 제1 주사 신호 입력단, 제2 주사 신호 입력단에 각각 전기적으로 연결되어, 픽셀 구동 회로(PX)에 주사 신호를 제공한다.
도 40은 본 출원의 다른 실시예에서 제공하는 디스플레이 장치의 구조 개략도이고, 도 40을 참조하면, 디스플레이 장치는 본 출원의 실시예에서 제공하는 디스플레이 패널을 포함하고, 디스플레이 장치는 휴대폰, 태블릿, 디스플레이, 스마트 워치, MP3, MP4 또는 기타 웨어러블 설비 등일 수 있다.

Claims (21)

  1. 구동 모듈, 데이터 기입 모듈, 제1 보상 모듈, 제2 보상 모듈, 발광 모듈, 저장 모듈 및 커플링 모듈을 포함하며;
    상기 데이터 기입 모듈은 상기 구동 모듈의 제어단에 데이터 전압과 관련된 전압을 기입하도록 구성되고;
    상기 구동 모듈은 제어단의 전압에 따라 상기 발광 모듈에 구동 신호를 제공하여, 상기 발광 모듈이 발광하도록 구동하며;
    상기 제2 보상 모듈의 제1단은 상기 구동 모듈의 제어단에 연결되고, 상기 제2 보상 모듈의 제2단은 상기 제1 보상 모듈의 제1단에 연결되며, 상기 제1 보상 모듈의 제2단은 상기 구동 모듈의 제1단에 연결되고, 상기 제1 보상 모듈은 상기 구동 모듈에 대해 임계값 보상을 수행하도록 구성되며;
    상기 저장 모듈은 상기 구동 모듈의 제어단의 전압을 저장하도록 구성되고, 상기 커플링 모듈은 점프 전압 또는 고정 전압을 상기 제2 보상 모듈의 제2단 또는 내부 노드 중 적어도 일단에 커플링하도록 구성되는 픽셀 회로.
  2. 제1항에 있어서,
    상기 점프 전압은 펄스 전압이며, 상기 제1 보상 모듈은 제1 트랜지스터를 포함하고, 상기 제2 보상 모듈은 제2 트랜지스터를 포함하며, 상기 저장 모듈은 제1 커패시터를 포함하고, 상기 커플링 모듈은 제2 커패시터를 포함하며;
    상기 제1 트랜지스터의 게이트는 제1 주사 라인에 연결되고, 상기 제1 트랜지스터의 제1극은 상기 구동 모듈의 제1단에 연결되며, 상기 제1 트랜지스터의 제2극은 상기 제2 트랜지스터의 제2극에 연결되고, 상기 제2 트랜지스터의 제1극은 상기 구동 모듈의 제어단에 연결되며, 상기 제2 트랜지스터의 게이트는 제2 주사 라인에 연결되고; 상기 제1 커패시터의 제1극은 고정 전압에 연결되며, 상기 제1 커패시터의 제2극은 상기 구동 모듈의 제어단에 연결되고, 상기 제2 커패시터의 제1극에는 상기 펄스 전압이 접속되며, 상기 제2 커패시터의 제2극은 상기 제2 트랜지스터의 제2극에 연결되는 것을 특징으로 하는 픽셀 회로.
  3. 제1항에 있어서,
    상기 점프 전압은 펄스 전압이며, 상기 제1 보상 모듈은 제1 트랜지스터를 포함하고, 상기 제2 보상 모듈은 제2 트랜지스터를 포함하며, 상기 저장 모듈은 제1 커패시터를 포함하고, 상기 커플링 모듈은 제2 커패시터를 포함하며;
    상기 제1 트랜지스터의 게이트는 제2 주사 라인에 연결되고, 상기 제1 트랜지스터의 제1극은 상기 구동 모듈의 제1단에 연결되며, 상기 제1 트랜지스터의 제2극은 상기 제2 트랜지스터의 제2극에 연결되고, 상기 제2 트랜지스터의 제1극은 상기 구동 모듈의 제어단에 연결되며, 상기 제2 트랜지스터의 게이트는 상기 제2 주사 라인에 연결되고; 상기 제1 커패시터의 제1극은 고정 전압에 연결되며, 상기 제1 커패시터의 제2극은 상기 구동 모듈의 제어단에 연결되고, 상기 제2 커패시터의 제1극에는 상기 펄스 전압이 접속되며, 상기 제2 커패시터의 제2극은 상기 제2 트랜지스터의 제2극에 연결되는 것을 특징으로 하는 픽셀 회로.
  4. 제3항에 있어서,
    상기 제1 보상 모듈은 제1 트랜지스터를 포함하고, 상기 제2 보상 모듈은 제2 트랜지스터를 포함하며, 상기 제1 트랜지스터는 듀얼 게이트 트랜지스터를 포함하고, 상기 제1 트랜지스터는 제1 서브 트랜지스터 및 제2 서브 트랜지스터를 포함하며;
    상기 제1 서브 트랜지스터와 상기 제2 서브 트랜지스터의 게이트는 단락되고, 상기 제1 서브 트랜지스터와 상기 제2 서브 트랜지스터의 게이트는 동일한 주사 라인에 연결되는 것을 특징으로 하는 픽셀 회로.
  5. 제1항에 있어서,
    상기 제1 보상 모듈은 제1 트랜지스터를 포함하고, 상기 제2 보상 모듈은 제2 트랜지스터를 포함하며, 상기 제2 트랜지스터는 듀얼 게이트 트랜지스터를 포함하고, 상기 제2 트랜지스터는 제1 서브 트랜지스터 및 제2 서브 트랜지스터를 포함하며;
    상기 제1 트랜지스터의 제1극은 상기 구동 모듈의 제1단에 연결되고, 상기 제1 트랜지스터의 제2극은 상기 제2 서브 트랜지스터의 제2극에 연결되며, 상기 제2 서브 트랜지스터의 제1극은 제1 서브 트랜지스터의 제2극에 연결되고, 상기 제1 서브 트랜지스터의 제1극은 상기 구동 모듈의 제어단에 연결되며; 상기 제1 트랜지스터의 게이트는 제1 주사 라인에 연결되고, 상기 제2 트랜지스터의 게이트는 제2 주사 라인에 연결되며;
    상기 커플링 모듈은 상기 점프 전압을 상기 제1 서브 트랜지스터의 제2극 또는 상기 제2 서브 트랜지스터의 제2극에 커플링하도록 구성되는 것을 특징으로 하는 픽셀 회로.
  6. 제5항에 있어서,
    상기 점프 전압은 펄스 전압이며, 상기 저장 모듈은 제1 커패시터를 포함하고, 상기 커플링 모듈은 제2 커패시터를 포함하며;
    상기 제1 커패시터의 제1극은 고정 전압에 연결되고, 상기 제1 커패시터의 제2극은 상기 구동 모듈의 제어단에 연결되며, 상기 제2 커패시터의 제1극에는 상기 펄스 전압이 접속되고, 상기 제2 커패시터의 제2극은 상기 제1 서브 트랜지스터의 제2극에 연결되며;
    상기 제3 커패시터의 제1극에는 상기 펄스 전압 또는 상기 고정 전압이 접속되고, 상기 제3 커패시터의 제2극은 상기 제2 서브 트랜지스터의 제2극에 연결되는 것을 특징으로 하는 픽셀 회로.
  7. 제1항, 제2항, 제3항 또는 제6항에 있어서,
    상기 제2 보상 모듈은 제2 트랜지스터를 포함하고, 상기 제2 트랜지스터의 게이트는 제2 주사 라인에 연결되며, 상기 펄스 전압의 펄스는 상기 제2 주사 라인에 의해 전송되는 신호의 펄스 이후에 위치하는 것을 특징으로 하는 픽셀 회로.
  8. 제1항, 제2항, 제3항, 제6항 또는 제7항에 있어서,
    상기 점프 전압은 펄스 전압이며, 상기 펄스 전압은 상기 제2 보상 모듈이 턴오프된 경우 하이 레벨에서 로우 레벨로 점프하고, 상기 발광 모듈이 발광하기 전에 로우 레벨에서 하이 레벨로 점프하거나, 상기 펄스 전압은 상기 제2 보상 모듈이 턴오프된 경우 로우 레벨에서 하이 레벨로 점프하고, 상기 발광 모듈이 발광하기 전에 하이 레벨에서 로우 레벨로 점프하는 것을 특징으로 하는 픽셀 회로.
  9. 제2항 또는 제5항에 있어서,
    상기 제1 보상 모듈은 제3 트랜지스터를 더 포함하고, 상기 제3 트랜지스터의 게이트는 제2 주사 라인에 연결되며, 상기 제3 트랜지스터의 제1극은 상기 제1 트랜지스터의 제2극에 연결되고, 상기 제3 트랜지스터의 제2극은 상기 제2 트랜지스터의 제2극에 연결되는 것을 특징으로 하는 픽셀 회로.
  10. 제1항, 제2항, 제3항 또는 제5항에 있어서,
    상기 제2 보상 모듈은 제2 트랜지스터를 포함하고, 상기 픽셀 회로는 제1 초기화 모듈 및 제2 초기화 모듈을 더 포함하며, 상기 제1 초기화 모듈은 제4 트랜지스터를 포함하고, 상기 제2 초기화 모듈은 제5 트랜지스터를 포함하며;
    상기 제4 트랜지스터의 게이트는 제3 주사 라인에 연결되고, 상기 제4 트랜지스터의 제1극은 초기화 신호 라인에 연결되며, 상기 제4 트랜지스터의 제2극은 상기 제2 트랜지스터의 제2극에 연결되고; 상기 제5 트랜지스터의 게이트는 제4 주사 라인에 연결되며, 상기 제5 트랜지스터의 제1극은 상기 초기화 신호 라인에 연결되고, 상기 제5 트랜지스터의 제2극은 상기 발광 모듈의 제1단에 연결되는 것을 특징으로 하는 픽셀 회로.
  11. 제10항에 있어서,
    상기 제2 트랜지스터의 게이트는 제2 주사 라인에 연결되고, 상기 제1 초기화 모듈은 제6 트랜지스터를 더 포함하며, 상기 제6 트랜지스터의 게이트는 상기 제2 주사 라인에 연결되고, 상기 제6 트랜지스터의 제1극은 상기 제4 트랜지스터의 제2극에 연결되며, 상기 제6 트랜지스터의 제2극은 상기 제2 트랜지스터의 제2극에 연결되는 것을 특징으로 하는 픽셀 회로.
  12. 제1항, 제2항 또는 제5항에 있어서,
    상기 제2 보상 모듈은 제2 트랜지스터를 포함하고, 상기 제2 트랜지스터의 게이트는 제2 주사 라인에 연결되며, 상기 픽셀 회로는 제7 트랜지스터를 더 포함하고, 상기 데이터 기입 모듈은 제8 트랜지스터를 포함하며, 상기 제7 트랜지스터의 게이트는 상기 제2 주사 라인에 연결되고, 상기 제7 트랜지스터의 제1극은 상기 제8 트랜지스터의 제2극에 연결되며, 상기 제8 트랜지스터의 게이트는 상기 제1 주사 라인에 연결되는 것을 특징으로 하는 픽셀 회로.
  13. 제12항에 있어서,
    상기 제7 트랜지스터의 제2극은 상기 구동 모듈의 제2단에 연결되고, 상기 제8 트랜지스터의 제1극은 데이터 라인에 연결되는 것을 특징으로 하는 픽셀 회로.
  14. 제10항에 있어서,
    제1 발광 제어 모듈 및 제2 발광 제어 모듈을 더 포함하고; 상기 구동 모듈은 제9 트랜지스터를 포함하며, 상기 제1 발광 제어 모듈은 제10 트랜지스터를 포함하고, 상기 제2 발광 제어 모듈은 제11 트랜지스터를 포함하며;
    상기 제10 트랜지스터의 제1극은 제1 전원 라인에 연결되고, 상기 제10 트랜지스터의 제2극은 상기 제9 트랜지스터의 제1극에 연결되며, 상기 제9 트랜지스터의 제2극은 상기 제11 트랜지스터를 통해 상기 발광 모듈의 제1단에 연결되고, 상기 발광 모듈의 제2단은 제2 전원 라인에 연결되며, 상기 제10 트랜지스터의 게이트 및 상기 제11 트랜지스터의 게이트는 모두 발광 제어 신호 라인에 연결되는 것을 특징으로 하는 픽셀 회로.
  15. 제14항에 있어서,
    상기 제1 주사 라인, 상기 제2 주사 라인, 상기 제3 주사 라인, 상기 제4 주사 라인 및 상기 발광 제어 신호 라인은 주사 신호를 전송하도록 구성되어,
    초기화 단계에서, 상기 제1 초기화 모듈과 상기 제2 초기화 모듈이 턴온되고;
    데이터 기입 및 임계값 보상 단계에서, 상기 제1 보상 모듈, 상기 제2 보상 모듈 및 상기 데이터 기입 모듈이 턴온되며;
    보상 조정 단계에서, 상기 제1 보상 모듈과 상기 제2 보상 모듈이 턴오프되고;
    발광 단계에서, 상기 제1 발광 제어 모듈과 상기 제2 발광 제어 모듈이 턴온됨; 을 충족하는 것을 특징으로 하는 픽셀 회로.
  16. 제10항에 있어서,
    상기 제4 트랜지스터는 듀얼 게이트 트랜지스터를 포함하는 것을 특징으로 하는 픽셀 회로.
  17. 제1항에 있어서,
    상기 제1 보상 모듈은 제1 트랜지스터를 포함하고, 상기 제2 보상 모듈은 제2 트랜지스터를 포함하며, 상기 제2 트랜지스터는 듀얼 게이트 트랜지스터를 포함하고, 상기 듀얼 게이트 트랜지스터는 제1 서브 트랜지스터 및 제2 서브 트랜지스터를 포함하며;
    상기 제1 트랜지스터의 제1극은 상기 구동 모듈의 제1단에 연결되고, 상기 제1 트랜지스터의 제2극은 상기 제2 서브 트랜지스터의 제2극에 연결되며, 상기 제2 서브 트랜지스터의 제1극은 상기 제1 서브 트랜지스터의 제2극에 연결되고, 상기 제1 서브 트랜지스터의 제1극은 상기 구동 모듈의 제어단에 연결되며, 상기 제1 트랜지스터의 게이트는 제1 주사 라인에 연결되고, 상기 제2 트랜지스터의 게이트는 제2 주사 라인에 연결되며;
    상기 커플링 모듈은 제3 커패시터를 포함하고;
    상기 제3 커패시터의 제1극에는 상기 점프 전압 또는 고정 전압이 접속되고, 상기 제3 커패시터의 제2극은 상기 제2 서브 트랜지스터의 제2극에 연결되는 것을 특징으로 하는 픽셀 회로.
  18. 제17항에 있어서,
    상기 커플링 모듈은 제2 커패시터를 더 포함하고, 상기 제2 커패시터의 제1극에는 상기 점프 전압이 접속되며, 상기 제2 커패시터의 제2극은 상기 제1 서브 트랜지스터의 제2극에 연결되고;
    상기 제1 보상 모듈은 제3 트랜지스터를 더 포함하며, 상기 제3 트랜지스터의 게이트는 상기 제2 주사 라인에 연결되고, 상기 제3 트랜지스터의 제1극은 상기 제1 트랜지스터의 제2극에 연결되며, 상기 제3 트랜지스터의 제2극은 상기 제2 트랜지스터의 제2극에 연결되고;
    상기 제3 커패시터의 제1극에 상기 고정 전압이 접속되는 경우, 상기 고정 전압은 제1 전원 라인의 제1 전원 전압 또는 초기화 신호 라인의 초기화 전압이고;
    상기 제3 커패시터의 제1극에 상기 점프 전압이 접속되는 경우, 상기 점프 전압은 펄스 전압인 것을 특징으로 하는 픽셀 회로.
  19. 픽셀 회로의 구동 방법에 있어서,
    상기 픽셀 회로는 구동 모듈, 데이터 기입 모듈, 제1 보상 모듈, 제2 보상 모듈, 발광 모듈, 저장 모듈 및 커플링 모듈을 포함하고; 상기 데이터 기입 모듈은 상기 구동 모듈에 연결되며, 상기 제2 보상 모듈의 제1단은 상기 구동 모듈의 제어단에 연결되고, 상기 제2 보상 모듈의 제2단은 상기 제1 보상 모듈의 제1단에 연결되며, 상기 제1 보상 모듈의 제2단은 상기 구동 모듈의 제1단에 연결되고, 상기 저장 모듈은 상기 구동 모듈의 제어단에 연결되며, 상기 커플링 모듈의 제1단에는 점프 전압이 접속되고, 상기 커플링 모듈의 제2단은 상기 제2 보상 모듈의 제2단 또는 내부 노드에 연결되며;
    상기 픽셀 회로의 구동 방법은,
    데이터 기입 및 임계값 보상 단계에서, 상기 데이터 기입 모듈이 상기 구동 모듈의 제어단에 데이터 전압과 관련된 전압을 기입하도록 제어하고, 상기 제1 보상 모듈이 상기 구동 모듈에 대해 임계값 보상을 수행하도록 제어하는 것;
    보상 조정 단계에서, 상기 커플링 모듈이 점프 전압 또는 고정 전압을 상기 제2 보상 모듈의 제2단 또는 내부 노드 중 적어도 일단에 커플링하도록 제어하는 것; 을 포함하는 픽셀 회로의 구동 방법.
  20. 제19항에 있어서,
    상기 데이터 기입 모듈의 제어단은 제1 주사 라인에 연결되고, 상기 제1 보상 모듈의 제어단은 제1 주사 라인 또는 제2 주사 라인에 연결되며, 상기 제2 보상 모듈의 제어단은 상기 제2 주사 라인에 연결되고, 상기 픽셀 회로는 제1 초기화 모듈, 제2 초기화 모듈, 제1 발광 제어 모듈 및 제2 발광 제어 모듈을 더 포함하고, 상기 제1 초기화 모듈의 제어단은 제3 주사 라인에 연결되며, 상기 제1 초기화 모듈의 제1단은 초기화 신호 라인에 연결되고, 상기 제1 초기화 모듈의 제2단은 상기 제2 보상 모듈의 제2단에 연결되며, 상기 제2 초기화 모듈의 제어단은 제4 주사 라인에 연결되고, 상기 제2 초기화 모듈의 제1단은 상기 초기화 신호 라인에 연결되며, 상기 제2 초기화 모듈의 제2단은 상기 발광 모듈의 제1단에 연결되고; 상기 제1 발광 제어 모듈의 제어단과 상기 제2 발광 제어 모듈의 제어단은 모두 발광 제어 신호 라인에 연결되며, 상기 제1 발광 제어 모듈의 제1단은 제1 전원 라인에 연결되고, 상기 제1 발광 제어 모듈의 제2단은 상기 구동 모듈의 제2단에 연결되며, 상기 제2 발광 제어 모듈의 제1단은 상기 구동 모듈의 제1단에 연결되고, 상기 제2 발광 제어 모듈의 제2단은 상기 발광 모듈의 제1단에 연결되며, 상기 발광 모듈의 제2단은 제2 전원 라인에 연결되고;
    상기 픽셀 회로의 구동 방법은,
    초기화 단계에서, 상기 제3 주사 라인에 의해 출력되는 제3 주사 신호는 상기 제1 초기화 모듈이 턴온되도록 제어하고, 상기 제4 주사 라인에 의해 출력되는 제4 주사 신호는 상기 제2 초기화 모듈이 턴온되도록 제어하는 것;
    데이터 기입 및 임계값 보상 단계에서, 상기 제1 주사 라인에 의해 출력되는 제1 주사 신호는 상기 데이터 기입 모듈이 턴온되도록 제어하고, 상기 제1 주사 라인에 의해 출력되는 제1 주사 신호 또는 상기 제2 주사 라인에 의해 출력되는 제2 주사 신호는 상기 제1 보상 모듈이 턴온되도록 제어하며, 상기 제2 주사 라인에 의해 출력되는 제2 주사 신호는 상기 제2 보상 모듈이 턴온되도록 제어하는 것;
    보상 조정 단계에서, 상기 제1 주사 라인에 의해 출력되는 제1 주사 신호 또는 상기 제2 주사 라인에 의해 출력되는 제2 주사 신호는 상기 제1 보상 모듈이 턴오프되도록 제어하고, 상기 제2 주사 라인에 의해 출력되는 제2 주사 신호는 상기 제2 보상 모듈이 턴오프되도록 제어하며, 상기 커플링 모듈은 점프 전압을 상기 제2 보상 모듈의 제2단 또는 내부 노드 중 적어도 일단에 커플링하는 것;
    발광 단계에서, 상기 발광 제어 신호 라인에 의해 출력되는 발광 제어 신호는 상기 제1 발광 제어 모듈과 상기 제2 발광 제어 모듈이 턴온되도록 제어하는 것; 을 포함하는 픽셀 회로의 구동 방법.
  21. 제1항 내지 제18항 중의 어느 한 항에 따른 픽셀 회로를 포함하는 디스플레이 패널.
KR1020237021808A 2021-06-30 2022-06-28 픽셀 구동 회로 및 그 구동 방법과 디스플레이 패널 KR20230109758A (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
CN202110738517.0 2021-06-30
CN202110738517.0A CN113284454A (zh) 2021-06-30 2021-06-30 像素电路及显示面板
CN202111415701.8A CN114724508B (zh) 2021-11-25 2021-11-25 像素电路及其驱动方法和显示面板
CN202111415701.8 2021-11-25
CN202111485817.9A CN114023260A (zh) 2021-12-07 2021-12-07 像素驱动电路
CN202111485817.9 2021-12-07
PCT/CN2022/101979 WO2023274241A1 (zh) 2021-06-30 2022-06-28 像素电路及其驱动方法和显示面板

Publications (1)

Publication Number Publication Date
KR20230109758A true KR20230109758A (ko) 2023-07-20

Family

ID=84690370

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020237023471A KR20230113815A (ko) 2021-06-30 2022-06-28 픽셀 구동 회로 및 디스플레이 패널
KR1020237021808A KR20230109758A (ko) 2021-06-30 2022-06-28 픽셀 구동 회로 및 그 구동 방법과 디스플레이 패널

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020237023471A KR20230113815A (ko) 2021-06-30 2022-06-28 픽셀 구동 회로 및 디스플레이 패널

Country Status (4)

Country Link
US (2) US20230343294A1 (ko)
EP (1) EP4254390A1 (ko)
KR (2) KR20230113815A (ko)
WO (2) WO2023274240A1 (ko)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106531074B (zh) * 2017-01-10 2019-02-05 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法以及有机发光显示面板
KR102544555B1 (ko) * 2018-08-02 2023-06-19 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 표시 장치
KR20210021219A (ko) * 2019-08-16 2021-02-25 삼성디스플레이 주식회사 화소 회로
CN111710296B (zh) * 2020-06-19 2022-02-22 昆山国显光电有限公司 像素驱动电路、像素驱动电路的驱动方法和显示面板
CN111724745B (zh) * 2020-07-15 2023-11-28 武汉华星光电半导体显示技术有限公司 像素电路及其驱动方法、显示装置
CN111883044B (zh) * 2020-07-31 2022-09-13 昆山国显光电有限公司 像素电路和显示装置
CN112289267A (zh) * 2020-10-30 2021-01-29 昆山国显光电有限公司 像素电路和显示面板
CN112509518A (zh) * 2020-11-27 2021-03-16 合肥维信诺科技有限公司 像素电路及其驱动方法、显示面板
CN112382235A (zh) * 2020-12-01 2021-02-19 合肥维信诺科技有限公司 一种像素电路及其控制方法、显示面板
US11915645B2 (en) * 2020-12-25 2024-02-27 Chongqing Boe Display Technology Co., Ltd. Display panel including extension portion, pixel circuit including voltage stabilizing sub-circuits and display apparatus
CN112992055B (zh) * 2021-04-27 2021-07-27 武汉华星光电半导体显示技术有限公司 像素电路及显示面板
CN116597777A (zh) * 2021-05-17 2023-08-15 厦门天马微电子有限公司 显示面板和显示装置
CN113284454A (zh) * 2021-06-30 2021-08-20 云谷（固安）科技有限公司 像素电路及显示面板
CN114023260A (zh) * 2021-12-07 2022-02-08 云谷（固安）科技有限公司 像素驱动电路

Also Published As

Publication number Publication date
EP4254390A1 (en) 2023-10-04
US20230351966A1 (en) 2023-11-02
WO2023274241A1 (zh) 2023-01-05
KR20230113815A (ko) 2023-08-01
US20230343294A1 (en) 2023-10-26
WO2023274240A1 (zh) 2023-01-05

Similar Documents

Publication Publication Date Title
US11450274B2 (en) Display panel, driving method of display panel, and display device
US11393373B2 (en) Gate drive circuit and drive method thereof, display device and control method thereof
KR101987933B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
CN113192460A (zh) 一种显示面板和显示装置
CN111785211B (zh) 一种像素驱动电路、驱动方法、显示面板及显示装置
CN113284454A (zh) 像素电路及显示面板
CN111145686B (zh) 一种像素驱动电路、显示面板及驱动方法
WO2016045283A1 (zh) 像素驱动电路、方法、显示面板和显示装置
CN112397026A (zh) 像素驱动电路、显示面板及其驱动方法
CN114023260A (zh) 像素驱动电路
EP4297007A1 (en) Pixel circuit and driving method thereof, and display panel
US11568815B2 (en) Pixel driving circuit, manufacturing method thereof, and display device
CN114724508B (zh) 像素电路及其驱动方法和显示面板
KR20140129628A (ko) 화소 및 이를 이용한 유기전계발광 표시장치
CN216928002U (zh) 像素电路及显示面板
WO2023004949A1 (zh) 像素电路及其驱动方法、显示装置
KR20230109758A (ko) 픽셀 구동 회로 및 그 구동 방법과 디스플레이 패널
CN111312168A (zh) 一种像素电路、显示装置和像素电路的驱动方法
CN115938275A (zh) 像素电路及显示面板
CN111445836B (zh) 像素电路
CN216450366U (zh) 像素驱动电路
TW202015027A (zh) 畫素電路
CN218631338U (zh) 像素电路和显示面板
CN113077761B (zh) 像素电路、像素驱动方法和显示装置
US20240177666A1 (en) Pixel driving circuit, array substrate and display device

Legal Events

Date Code Title Description
A201 Request for examination