CN216928002U - 像素电路及显示面板 - Google Patents
像素电路及显示面板 Download PDFInfo
- Publication number
- CN216928002U CN216928002U CN202121475226.9U CN202121475226U CN216928002U CN 216928002 U CN216928002 U CN 216928002U CN 202121475226 U CN202121475226 U CN 202121475226U CN 216928002 U CN216928002 U CN 216928002U
- Authority
- CN
- China
- Prior art keywords
- module
- transistor
- initialization
- light
- pole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本实用新型公开了一种像素电路及显示面板,其中像素电路的发光控制模块用于根据发光控制信号线上的信号,控制发光模块根据驱动模块输出的驱动信号发光。第一初始化模块,用于根据第一扫描线上的信号向驱动模块的控制端写入初始化电压,补偿模块的第一端连接驱动模块的第一端,补偿模块的第二端通过漏电抑制模块连接驱动模块的控制端,补偿模块用于根据第二扫描线上的信号对驱动模块进行阈值补偿。漏电抑制模块用于抑制存储模块的漏电。本实用新型实施例中的存储模块仅通过漏电抑制模块漏电,即仅存在一个漏电路径,减少了漏电的路径及漏电流的大小,有利于维持驱动模块的控制端的电压的稳定,改善因驱动模块电流变化造成的发光模块发光时闪烁的现象。
Description
技术领域
本实用新型实施例涉及显示技术领域,尤其涉及一种像素电路及显示面板。
背景技术
随着显示产品的更长待机时间的需求增大,低频显示是大势所趋。现有显示面板中通常包括像素电路,像素电路包括驱动晶体管,驱动晶体管用于驱动发光器件发光,从而实现画面的显示。
低温多晶硅晶体管具有迁移率高、驱动能力强、工艺成本低的优点,从而被广泛用作驱动晶体管。但是低温多晶硅晶体管漏电流较大,低频显示时,一帧内发光时间的时间段变长,使得像素电路中晶体管漏电的时间增大,容易造成像素电路中驱动晶体管的栅极电压不稳,进而引发低刷新频率工作条件下屏体闪烁的问题。
实用新型内容
本实用新型提供一种像素电路及显示面板,以提高存储模块的电压保持率,改善发光模块闪烁的现象。
第一方面,本实用新型实施例提供了一种像素电路,该像素电路包括:驱动模块、存储模块、补偿模块、第一初始化模块、发光模块、发光控制模块和漏电抑制模块;
所述存储模块与所述驱动模块的控制端连接,用于存储所述驱动模块控制端的电压;
所述发光控制模块、所述驱动模块以及所述发光模块连接于第一电源线和第二电源线之间,所述发光控制模块用于根据发光控制信号线上的信号,控制所述发光模块根据所述驱动模块输出的驱动信号发光;
所述第一初始化模块的第一端连接于初始化信号线,所述第一初始化模块的第二端通过所述漏电抑制模块连接所述驱动模块的控制端,所述第一初始化模块用于根据第一扫描线上的信号向所述驱动模块的控制端写入初始化信号线提供的初始化电压;
所述补偿模块的第一端连接所述驱动模块的第一端,所述补偿模块的第二端通过所述漏电抑制模块连接所述驱动模块的控制端,所述补偿模块用于根据第二扫描线上的信号对所述驱动模块进行阈值补偿;
所述漏电抑制模块用于抑制所述存储模块的漏电。
可选的,所述第一初始化模块的内部器件的节点、所述漏电抑制模块的内部器件的节点、与所述第一初始化模块连接的节点、与所述驱动模块的控制端连接的节点以及与所述补偿模块连接的节点中的至少一个连接有稳压电容;
可选的,所述存储模块包括存储电容,所述稳压电容的电容值小于所述存储电容的电容值。
可选的,所述漏电抑制模块包括第一晶体管、和第二晶体管;
所述第一晶体管的第一极连接所述驱动模块的控制端,所述第一晶体管的第二极连接所述第一初始化模块的第二端;
所述第二晶体管的第一极连接所述第一晶体管的第二极,所述第二晶体管的第二极连接所述补偿模块的第二端;
所述第一晶体管的栅极和所述第二晶体管的栅极连接漏电控制信号线。
可选的,所述发光控制模块包括第一发光控制模块和第二发光控制模块;
所述第一发光控制模块连接于所述第一电源线和所述驱动模块的第二端之间,所述第二发光控制模块连接于所述驱动模块的第一端和所述发光模块的第一端之间,所述发光模块的第二端连接第二电源线,所述第一发光控制模块的控制端和所述第二发光控制模块的控制端连接发光控制信号线。
可选的,在一帧内,所述漏电控制信号线上信号的脉冲的时间区间位于所述发光控制信号线上信号的脉冲的时间区间之内。
可选的,所述漏电控制信号线上的信号与所述发光控制信号线上的信号互为反向信号。
可选的,所述像素电路,还包括数据写入模块,第二初始化模块;所述数据写入模块包括第三晶体管,所述驱动模块包括第四晶体管;所述补偿模块包括第五晶体管,所述第一初始化模块包括第六晶体管;所述第二初始化模块包括第七晶体管;所述第一发光控制模块包括第八晶体管,所述第二发光控制模块包括第九晶体管;
所述第三晶体管的第一极连接数据信号线,所述第三晶体管的第二极连接所述驱动模块的第二端,所述第三晶体管的栅极连接所述第二扫描线;
所述第四晶体管的第一极作为所述驱动模块的第二端,所述第四晶体管的第二极作为所述驱动模块的第一端,所述第四晶体管的栅极作为所述驱动模块的控制端;
所述第五晶体管的第一极作为所述补偿模块的第一端,所述第五晶体管的第二极作为所述补偿模块的第二端,所述第五晶体管的栅极连接所述第二扫描线;
所述第六晶体管的第一极作为所述第一初始化模块的第一端,所述第六晶体管的第二极作为所述第一初始化模块的第二端,所述第六晶体管的栅极连接所述第一扫描线;
所述第七晶体管的第一极连接所述初始化信号线,所述第七晶体管的第二极连接所述发光模块的第一端,所述第七晶体管的栅极连接第三扫描线;
所述第八晶体管的第一极连接第一电源线,所述第八晶体管的第二极连接所述第四晶体管的第一极,所述第八晶体管的栅极连接所述发光控制信号线;
所述第九晶体管的第一极连接所述第四晶体管的第二极,所述第九晶体管的第二极连接所述发光模块的第一端,所述第九晶体管的栅极连接所述发光控制信号线;
所述第一晶体管和所述第六晶体管为双栅晶体管。
可选的,所述像素电路包括第一电容、第二电容、第三电容、第四电容和第五电容;
所述第一电容的第一端连接所述第四晶体管的栅极,所述第一电容的第二端连接所述漏电控制信号线,所述第二电容的第一端连接所述第六晶体管的第二极,所述第二电容的第二端连接所述初始化信号线,所述第三电容的第一端连接所述第二晶体管的第二极,所述第三电容的第二端连接所述初始化信号线,所述第四电容的第一端连接所述第六晶体管的双栅节点,所述第四电容的第二端连接所述初始化信号线,所述第五电容的第一端连接所述初始化信号线,所述第五电容的第二端连接所述第一晶体管的双栅节点。
第二方面,本实用新型实施例还提供了一种显示面板,该显示面板包括第一方面任一项所述的像素电路。
本实用新型实施例提供了一种像素电路及显示面板,其中,像素电路的存储模块与驱动模块的控制端连接,用于存储驱动模块控制端的电压,发光控制模块、驱动模块以及发光模块连接于第一电源线和第二电源线之间,发光控制模块用于根据发光控制信号线上的信号,控制发光模块根据驱动模块输出的驱动信号发光。第一初始化模块通过漏电抑制模块连接驱动模块的控制端,用于根据第一扫描线上的信号向驱动模块的控制端写入初始化电压,补偿模块的第一端连接驱动模块的第一端,补偿模块的第二端通过漏电抑制模块连接驱动模块的控制端,补偿模块用于根据第二扫描线上的信号对驱动模块进行阈值补偿。漏电抑制模块用于抑制存储模块的漏电。本实用新型实施例通过在驱动模块的控制端和补偿模块与第一初始化模块的公共端之间设置漏电抑制模块,以抑制存储模块的漏电。相较于现有技术中,存储模块可通过补偿模块和第一初始化模块两个路径漏电,本实用新型实施例中的存储模块仅通过漏电抑制模块漏电,即仅存在一个漏电路径,减少了漏电的路径及漏电流的大小,有利于维持驱动模块的控制端的电压的稳定,提高驱动模块的控制端的电压保持率,改善因驱动模块电流变化造成的发光模块发光时闪烁的现象。
附图说明
图1是现有的一种像素电路的结构示意图;
图2是本实用新型实施例提供的一种像素电路的结构示意图;
图3是本实用新型实施例提供的另一种像素电路的结构示意图;
图4是本实用新型实施例提供的另一种像素电路的结构示意图;
图5是本实用新型实施例提供的另一种像素电路的结构示意图;
图6是本实用新型实施例提供的一种漏电控制信号线和发光控制信号线的时序图;
图7是本实用新型实施例提供的另一种像素电路的结构示意图;
图8是本实用新型实施例提供的一种像素电路的时序图;
图9是本实用新型实施例提供的另一种像素电路的结构示意图;
图10是本实用新型实施例提供的一种仿真信号波形图;
图11是本实用新型实施例提供的一种显示装置的结构示意图。
具体实施方式
下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本实用新型,而非对本实用新型的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本实用新型相关的部分而非全部结构。
图1为现有的一种像素电路的结构示意图。如图1所示,该像素驱动电路包括驱动晶体管Mdr、第一开关管M1、第二开关管M2、第三开关管M3、第四开关管M4、第五开关管M5、第六开关管M6、电容C0和发光器件D1。驱动晶体管Mdr、第一开关管M1、第二开关管M2、第三开关管M3、第四开关管M4、第五开关管M5和第六开关管M6示例性地示出了均为P型晶体管。第五开关管的第一极连接参考电压信号线Vref1,第一开关管M1的第一极连接数据信号线Vdata。在像素驱动电路的工作过程中,在发光阶段,第一扫描信号输入端Scan1提供的第一扫描信号为高电平,第二扫描信号输入端Scan2提供的第二扫描信号为高电平,发光控制信号输入端E1提供的发光控制信号为低电平。此时第三开关管M3和第四开关管M4导通,第三开关管M3输出第一电源线Vdd提供的第一电源电压至驱动晶体管Mdr的源极。发光器件D1的阴极与第二电源线Vss电连接,此时驱动晶体管Mdr向发光器件D1提供驱动电流,驱动发光器件D1发光。在发光阶段,第二开关管M2和第五开关管M5关闭,但是第二开关管M2和第五开关管M5仍然存在漏电流,两条漏电路径使得驱动晶体管Mdr的栅极处的电压降低,进而造成驱动晶体管Mdr输出的驱动电流的变化,导致发光器件D1发光时,发光器件D1闪烁的问题。
基于上述原因,本实用新型实施例提供了一种像素电路,图2为本实用新型实施例提供的一种像素电路的结构示意图,参考图2,该像素电路包括:驱动模块100、存储模块200、补偿模块300、第一初始化模块400、发光模块500、发光控制模块600、漏电抑制模块700和数据写入模块800;
存储模块200与驱动模块100的控制端G连接,用于存储驱动模块100控制端G的电压;
发光控制模块600、驱动模块100以及发光模块500连接于第一电源线Vdd和第二电源线Vss之间,发光控制模块600用于根据发光控制信号线EM上的信号,控制发光模块500根据驱动模块100输出的驱动信号发光;
第一初始化模块400的第一端连接于初始化信号线Vref,第一初始化模块400的第二端通过漏电抑制模块700连接驱动模块100的控制端G,第一初始化模块400用于根据第一扫描线S1上的信号向驱动模块100的控制端G写入初始化信号线Vref提供的初始化电压;
补偿模块300的第一端连接驱动模块100的第一端,补偿模块300的第二端通过漏电抑制模块700连接驱动模块100的控制端G,补偿模块300用于根据第二扫描线S2上的信号对驱动模块100进行阈值补偿;
漏电抑制模块700用于抑制存储模块200的漏电。
像素电路还包括第二初始化模块900,数据写入模块800的第一端连接数据信号线Vdata,数据写入模块的第二端连接驱动模块100的第二端,数据写入模块800的控制端连接第二扫描线S2,数据写入模块800用于根据第二扫描线S2上的信号向驱动模块100写入数据信号线Vdata提供的数据电压。也就是说,数据写入模块800能够根据第二扫描线S2上的信号导通或者关断,在导通时,数据信号线Vdata提供的数据电压通过导通的数据写入模块800传输至驱动模块100,并经过驱动模块、补偿模块和漏电抑制模块这条传输路径写入电压至驱动模块的控制端。第二初始化模块900的第一端连接初始化信号线Vref,第二初始化模块900的第二端连接发光模块500的第一端,第二初始化模块900用于根据第三扫描线S3上的信号向发光模块500的第一端写入初始化信号线Vref提供的初始化电压。
示例性的,发光模块500可以为有机发光二极管(Organic Light EmittingDiode,OLED),OLED的阳极作为发光模块500的第一端,OLED的阴极作为发光模块500的第二端。发光模块500根据驱动模块100输出的驱动信号发光,其中,驱动信号可以为驱动模块100根据其控制端G和第二端的电压输出的驱动电流。
具体的,像素电路工作过程可包括三个阶段,在第一阶段(初始化阶段),第一扫描线S1上的信号控制第一初始化模块400导通,初始化信号线Vref提供的初始化电压通过第一初始化模块400和漏电抑制模块700写入驱动模块100的控制端,在第一阶段实现对驱动模块100的控制端G的初始化。在第二阶段(数据电压写入和阈值补偿阶段),第一扫描线S1传输的信号控制第一初始化模块400关闭,第二扫描线S2上的信号控制数据写入模块800和补偿模块300导通,数据信号线Vdata提供的数据电压通过数据写入模块800、驱动模块100、补偿模块300、漏电抑制模块700写入驱动模块100的控制端G,由于补偿模块300可以对驱动模块100的阈值进行补偿,从而可以使得驱动模块100控制端的电压包括与数据电压和阈值电压关联的电压,实现了驱动模块100的数据电压的写入和阈值补偿。可选的,第三扫描线S3的信号可与第二扫描线S2的信号相同,在第二阶段,第三扫描线S3上的信号控制第二初始化模块900导通,初始化信号线Vref提供的初始化电压通过第二初始化模块900写入发光模块500的第一端,在第二阶段实现对发光模块500的第一端的初始化,避免发光模块500的第一端残留的电荷对显示效果的影响。在第三阶段(发光阶段),第一扫描线S1上的信号控制第一初始化模块400关断,第二扫描线S2上的信号控制数据写入模块800、补偿模块300关断,第三扫描线S3上的信号控制第二初始化模块900关断,发光控制信号线EM上的信号控制发光控制模块600导通,发光控制模块600将第一电源线Vdd上的第一电源电压传输至驱动模块100的第二端,驱动模块100输出驱动信号驱动发光模块500发光。
本实施例通过在驱动模块的控制端和补偿模块与第一初始化模块的公共端之间设置漏电抑制模块,以抑制存储模块的漏电。相较于现有技术中,存储模块可通过补偿模块和第一初始化模块两个路径漏电,本实施例中的存储模块仅通过漏电抑制模块漏电,即仅存在一个漏电路径,减少了漏电的路径及漏电流的大小,有利于维持驱动模块的控制端的电压的稳定,提高驱动模块的控制端的电压保持率,改善因驱动模块电流变化造成的发光模块发光时闪烁的现象。
图3为本实用新型实施例提供的另一种像素电路的结构示意图,参考图3,可选的,第一初始化模块400的内部器件的节点、漏电抑制模块700的内部器件的节点、与第一初始化模块400连接的节点、与驱动模块100的控制端G连接的节点以及与补偿模块300连接的节点中的至少一个连接有稳压电容。
示例性的,本实施例中像素电路包括两个稳压电容:第一稳压电容C1和第二稳压电容C2。漏电抑制模块700的控制端连接漏电控制信号线EMB。第一稳压电容C1的一端连接驱动模块100的控制端G,第一稳压电容C2的另一端连接漏电控制信号线EMB。第二稳压电容C2的一端连接漏电抑制模块700内部器件的节点N1,第二稳压电容C2的另一端连接初始化信号线Vref。漏电抑制模块700可以包括晶体管,晶体管可以为双栅管,则漏电抑制模块700内部器件的节点N1可以为双栅管的双栅节点。
第一稳压电容C1可以稳定驱动模块100的控制端G的电压,使得控制端G的电压不易受其他信号跳变的影响,第二稳压电容C2可以稳定漏电抑制模块700内部器件的节点N1处电压,使得漏电抑制模块700内部器件的节点N1处的电压不易受其他信号跳变的影响。在漏电抑制模块700导通时,驱动模块100的控制端G的电压等于漏电抑制模块700内部器件的节点N1处的电压,漏电抑制模块700关断后,第一稳压电容C1和第二稳压电容C2维持控制端G的电压等于漏电抑制模块700内部器件的节点N1的电压,而驱动模块100的控制端G与漏电抑制模块700内部器件的节点N1之间的压差越小,漏电抑制模块700的漏电流越小,进而通过设置第一稳压电容C1和第二稳压电容C2,可以维持驱动模块100控制端的电压的稳定,提高驱动模块100控制端G的电压保持率,改善发光模块500发光时闪烁现象,提高显示质量。
继续参考图3,可选的,存储模块200包括存储电容Cst,稳压电容的电容值小于存储电容Cst的电容值。
稳压电容不同于存储电容Cst,存储电容Cst需存储驱动模块100的控制端的电压,因此,存储电容Cst的电容值较大。而稳压电容用于稳定与其相连的节点处的电压,进而减小漏电流的大小,因此稳压电容的电容值可以较小,可以小于存储电容Cst的电容值。稳压电容的电容值较小,可以使得电容的两个极板的面积较小,使得电路中稳压电容的布局更为简单。
图4为本实用新型实施例提供的另一种像素电路的结构示意图,参考图4,可选的,漏电抑制模块700包括第一晶体管T1和第二晶体管T2;
第一晶体管T1的第一极连接驱动模块100的控制端G,第一晶体管T1的第二极连接第一初始化模块400的第二端;
第二晶体管T2的第一极连接第一晶体管T1的第二极,第二晶体管T2的第二极连接补偿模块300的第二端;
第一晶体管T1的栅极和第二晶体管T2的栅极连接漏电控制信号线EMB。
示例性的,第一晶体管T1和第二晶体管T2均为P型晶体管,当漏电控制信号线EMB的信号为高电平时,第一晶体管T1和第二晶体管T2关断,当漏电控制信号线EMB的信号为低电平时,第一晶体管T1和第二晶体管T2导通。在像素电路工作的第一阶段,漏电控制信号线EMB为低电平,第一晶体管T1和第二晶体管T2导通,初始化信号线Vref上的初始化电压通过导通的第一初始化模块400、第一晶体管T1写入驱动模块100的控制端G,实现对驱动模块100的初始化。在第二阶段,数据信号线Vdata上的数据电压通过导通的数据写入模块800、驱动模块100、补偿模块300、第二晶体管T2和第一晶体管T1写入驱动模块100的控制端,实现数据电压的写入与阈值补偿。
本实施例的像素电路中的驱动模块100的控制端G处仅存在第一晶体管T1这一条漏电路径,相较于图1中像素电路存在第二开关管M2和第五开关管M5两条漏电路径,本实施例中像素电路减少了漏电路径,进而减小了漏电流的大小,改降低驱动模块100的控制端G的电压变化幅度,使得驱动模块100的控制端G的电压较为稳定,减小一帧内发光模块500的亮度的衰减,进而改善发光模块500闪烁的现象,提高显示质量。
图5为本实用新型实施例提供的另一种像素电路的结构示意图,参考图5,可选的,发光控制模块600包括第一发光控制模块610和第二发光控制模块620;
第一发光控制模块610连接于第一电源线Vdd和驱动模块100的第二端之间,第二发光控制模块620连接于驱动模块100的第一端和发光模块500的第一端之间,发光模块500的第二端连接第二电源线Vss,第一发光控制模块610的控制端和第二发光控制模块620的控制端连接发光控制信号线EM。
在像素电路的第一阶段和第二阶段,第一发光控制模块610和第二发光控制模块620在发光控制信号线EM的控制下关断。在第三阶段,第一发光控制模块610和第二发光控制模块620在发光控制信号线EM的控制下导通,第一电源线Vdd提供的第一电源电压通过第一发光控制模块610写入驱动模块100的第二端,驱动模块100根据其控制端G的电压和第二端的电压驱动发光模块500发光。
图6为本实用新型实施例提供的一种漏电控制信号线和发光控制信号线的时序图,图6所示时序图可适用于图5所示的像素电路。参考图5和图6,可选的,在一帧内,漏电控制信号线EMB上信号的脉冲的时间区间位于发光控制信号线EM上信号的脉冲的时间区间之内。
示例性的,漏电抑制模块700在漏电控制信号线EMB上的信号为低电平时导通,在高电平时关断。发光控制模块600在发光控制信号线EM上的信号为低电平时导通,在高电平时关断。在第一阶段t1和第二阶段t2,发光控制信号线EM上的信号为高电平,发光控制模块600关断,漏电控制信号线EMB上的信号为低电平,漏电抑制模块700导通,使得在第一阶段t1,通过漏电抑制模块700将初始化电压写入驱动模块100的控制端G,在第二阶段t2,通过漏电抑制模块700将数据电压写入驱动模块100的控制端G。漏电抑制模块700的导通时间区间位于发光控制模块600的关断时间区间内,使得在漏电抑制模块700导通的第一阶段t1和第二阶段t2内,发光控制模块600处于关断状态,避免发光控制模块600在第一阶段t1和第二阶段t2导通,从而造成发光模块500的导通,驱动模块100的控制端G还未完成初始化或者数据写入与阈值补偿时,发光模块500即被点亮,会影响显示的质量。因此,漏电控制信号线EMB上信号的脉冲的时间区间位于发光控制信号线EM上信号的脉冲的时间区间之内,可以保证发光模块500在驱动模块完成初始化、数据写入与阈值补偿后再被点亮,有利于提高显示的质量。
继续参考图5和图6,可选的,漏电控制信号线EMB上的信号与发光控制信号线EM上的信号互为反向信号。
示例性的,漏电抑制模块700和发光控制模块600均为P型晶体管。在第一阶段t1,漏电控制信号线EMB上的信号为低电平,发光控制信号线EM上的信号为高电平,漏电抑制模块700导通,发光控制模块600关断,初始化信号线Vref线上的初始化电压通过漏电抑制模块700写入驱动模块100的控制端G。在第二阶段t2,漏电控制信号线EMB上的信号为低电平,发光控制信号线EM上的信号为高电平,漏电抑制模块700导通,发光控制模块600关断,数据信号线Vdata线上的数据电压通过漏电抑制模块700写入驱动模块100的控制端G。在第三阶段t3,漏电控制信号线EMB上的信号为高电平,发光控制信号线EM上的信号为低电平,漏电抑制模块700关断,发光控制模块600导通,第一电源线Vdd线上的第一电源电压通过第一发光控制模块610传输至驱动模块100的第二端,驱动模块100根据其控制端G的电压和第二端的电压驱动发光模块500发光。发光控制信号线EM通常连接位于显示面板左右边框区的发光控制驱动电路,发光控制驱动电路可以有级联的移位寄存器构成。漏电控制信号线EMB上的信号与发光控制信号线EM上的信号互为反向信号,只需要在发光控制驱动电路的输出端设置反相器,发光控制驱动电路输出的信号经过反相器反向的信号再输出至漏电控制信号线EMB即可,无需再为漏电控制信号线EMB设计复杂的移位寄存器构成的扫描电路,可以减低显示面板边框区的电路器件,容易实现显示面板窄边框设计。
图7为本实用新型实施例提供的另一种像素电路的结构示意图,参考图7,可选的,像素电路还包括数据写入模块800、第二初始化模块900;数据写入模块包括第三晶体管T3,驱动模块100包括第四晶体管T4;补偿模块300包括第五晶体管T5,第一初始化模块400包括第六晶体管T6;第二初始化模块900包括第七晶体管T7;第一发光控制模块610包括第八晶体管T8,第二发光控制模块620包括第九晶体管T9;
第三晶体管T3的第一极连接数据信号线Vdata,第三晶体管T3的第二极连接驱动模块100的第二端,第三晶体管T3的栅极连接第二扫描线S2;
第四晶体管T4的第一极作为驱动模块100的第二端,第四晶体管T4的第二极作为驱动模块100的第一端,第四晶体管T4的栅极作为驱动模块100的控制端G;
第五晶体管T5的第一极作为补偿模块300的第一端,第五晶体管T5的第二极作为补偿模块300的第二端,第五晶体管T5的栅极连接第二扫描线S2;
第六晶体管T6的第一极作为第一初始化模块400的第一端,第六晶体管T6的第二极作为第一初始化模块400的第二端,第六晶体管T6的栅极连接第一扫描线S1;
第七晶体管T7的第一极连接初始化信号线Vref,第七晶体管T7的第二极连接述发光模块500的第一端,第七晶体管T7的栅极连接第三扫描线S3;
第八晶体管T8的第一极连接第一电源线Vdata,第八晶体管T8的第二极连接第四晶体管T4的第一极,第八晶体管T8的栅极连接发光控制信号线EM;
第九晶体管T9的第一极连接第四晶体管T4的第二极,第九晶体管T9的第二极连接发光模块500的第一端,第九晶体管T9的栅极连接发光控制信号线EM;
第一晶体管T1和第六晶体管T6为双栅晶体管。
具体的,第一晶体管T1包括第一双栅子管T11和第二双栅子管T12,第六晶体管T6包括第三双栅子管T61和第四双栅子管T62。第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9可以是P型晶体管,也可以是N型晶体管,本实施例在此不做具体限定。以上述各晶体管的类型为P型晶体管为例进行示例性说明。
图8为本实用新型实施例提供的一种像素电路的时序图,图8所示的时序图可适用于图7的像素电路,以第三扫描线S3和第二扫描线S2的信号相同为例进行说明。参考图7和图8,第一阶段t1包括第二子阶段t02、第三子阶段t03,第二阶段t2包括第四子阶段t04,第三阶段t3包括第六子阶段t06。
第一子阶段t01,发光控制信号线EM上的信号升为高电平,第八晶体管T8和第九晶体管T9关断。第二子阶段t02,漏电控制信号线EMB上的信号降为低电平,第一晶体管T1和第二晶体管T2导通。第三子阶段t03,第一扫描线S1上的信号为低电平,第六晶体管T6导通,在第三子阶段t03,初始化信号线Vref提供的初始化电压通过第六晶体管T6和第一晶体管T1传输至第四晶体管T4的栅极,进而对第四晶体管T4的栅极进行复位,复位完成后,第一扫描线S1上的信号升为高电平,第六晶体管T6关断。在第一阶段t1,发光控制信号线EM上的信号、第二扫描线S2线上的信号为高电平,第三晶体管T3、第五晶体管T5、第七晶体管T7、第八晶体管T8和第九晶体管T9处于关断状态。
第四子阶段t04,第二扫描线S2上的信号为低电平,第三晶体管T3、第五晶体管T5导通,漏电控制信号线EMB上的信号为低电平,第一晶体管T1、第二晶体管T2导通,数据信号线Vdata上的数据电压通过第三晶体管T3、第四晶体管T4、第五晶体管T5、第二晶体管T2和第一晶体管T1写入到第四晶体管T4的栅极,实现向第四晶体管T4栅极的数据电压的写入以及第四晶体管T4阈值电压的补偿,并且在第四子阶段t04,第三扫描线S3上的信号与第二扫描线S2上的信号相同,为低电平,第七晶体管T7导通,初始化信号线Vref提供的初始化电压通过第七晶体管T7传输至发光模块500的第一端,对发光模块500的第一端进行复位,进而避免发光模块500的第一端残留的电荷对显示效果的影响。
第五子阶段t05,漏电控制信号线EMB上的信号升为高电平,第一晶体管T1和第二晶体管T2关断。第六子阶段t06,第一扫描线S1和第二扫描线S2上的信号为高电平,第三晶体管T3、第五晶体管T5、第六晶体管T6、第七晶体管T7关断,发光控制信号线EM上的信号为低电平,第八晶体管T8和第九晶体管T9导通,第一电源线Vdd上的第一电源电压通过第八晶体管T8传输至第四晶体管T4的第一极,第四晶体管T4根据其栅极的电压和第一极的电压驱动发光模块500发光。
图9为本实用新型实施例提供的另一种像素电路的结构示意图,参考图9,可选的,该像素电路还包括第一电容C11、第二电容C12、第三电容C13、第四电容C14和第五电容C15;
第一电容C11的第一端连接第四晶体管T4的栅极,第一电容C11的第二端连接漏电控制信号线EMB,第二电容C12的第一端连接第六晶体管T6的第二极,第二电容C12的第二端连接初始化信号线Vref,第三电容C13的第一端连接第二晶体管T2的第二极N3,第三电容C13的第二端连接初始化信号线Vref,第四电容C14的第一端连接第六晶体管T6的双栅节点N2,第四电容C14的第二端连接初始化信号线Vref,第五电容C15的第一端连接初始化信号线Vref,第五电容C15的第二端连接第一晶体管T1的双栅节点N1。
在发光阶段,通过调节第三电容C13和第四电容C14的大小,使得第二晶体管T2第二极N3的电压大于第二晶体管T2的第一极的电压,以及使得第二晶体管T2的第一极的电压大于第六晶体管T6的双栅节点N2的电压,从而使得第二晶体管T2的第二极N3向第二晶体管T2的第一极充电,第二晶体管T2的第一极向第六晶体管T6的双栅节点N2漏电,实现第二晶体管T2的第一极的充电过程与漏电过程互补,使第二晶体管T2的第一极的电位达到平衡,降低第二晶体管T2的第一极的漏电,提高像素电路中驱动模块100的控制端G的电压保持率,改善低频驱动下发光模块500闪烁的现象,提高显示质量。
第一电容C11、第二电容C12和第五电容C15可以稳定第四晶体管T4的栅极、第一晶体管T1的双栅节点N1、第二晶体管T2的第二极N3的电压,因第一晶体管T1和第二晶体管T2导通时,第四晶体管T4的栅极、第一晶体管T1的双栅节点N1、第二晶体管T2的第二极N3处的电压相等,因此在发光阶段,第一晶体管T1和第二晶体管T2关断后,第一电容C11、第二电容C12和第五电容C15可以维持第四晶体管T4的栅极、第一晶体管T1的双栅节点N1、第二晶体管T2的第二极N3处的电压相等,进而减小第一晶体管T1的漏电,较小第一晶体管T1漏电流的大小,维持第四晶体管T4的栅极处电压的稳定,提高像素电路中驱动模块100的控制端G的电压保持率,改善低频驱动下发光模块500闪烁的现象,提高显示质量。
图10为本实用新型实施例提供的一种仿真信号波形图,图10为图9所示像素电路工作时对应的波形图,由图10可知,在第六子阶段t06,驱动模块100的控制端G(第四晶体管T4的栅极)的电压和第二晶体管T2的第二极N3的电压均维持稳定状态,进而说明第一电容C11、第二电容C12、第三电容C13、第四电容C14和第五电容C15可以维持第四晶体管T4的栅极处的电压的稳定,提高像素电路中驱动模块100的控制端G的电压保持率,改善低频驱动下发光模块闪烁的现象,提高显示质量。
本实用新型实施例还提供了一种显示面板,该显示面板包括上述任一项的像素电路。
本实用新型实施例还提供了一种显示装置,图11为本实用新型实施例提供的一种显示装置的结构示意图,参考图11,该显示装置01包括上述的显示面板02。显示装置01可以为图11所示的手机,也可以为电脑、电视机、智能穿戴显示装置等,本实用新型实施例对此不作特殊限定。
注意,上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解,本实用新型不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此,虽然通过以上实施例对本实用新型进行了较为详细的说明,但是本实用新型不仅仅限于以上实施例,在不脱离本实用新型构思的情况下,还可以包括更多其他等效实施例,而本实用新型的范围由所附的权利要求范围决定。
Claims (10)
1.一种像素电路,其特征在于,包括:驱动模块、存储模块、补偿模块、第一初始化模块、发光模块、发光控制模块和漏电抑制模块;
所述存储模块与所述驱动模块的控制端连接,用于存储所述驱动模块控制端的电压;
所述发光控制模块、所述驱动模块以及所述发光模块连接于第一电源线和第二电源线之间,所述发光控制模块用于根据发光控制信号线上的信号,控制所述发光模块根据所述驱动模块输出的驱动信号发光;
所述第一初始化模块的第一端连接于初始化信号线,所述第一初始化模块的第二端通过所述漏电抑制模块连接所述驱动模块的控制端,所述第一初始化模块用于根据第一扫描线上的信号向所述驱动模块的控制端写入初始化信号线提供的初始化电压;
所述补偿模块的第一端连接所述驱动模块的第一端,所述补偿模块的第二端通过所述漏电抑制模块连接所述驱动模块的控制端,所述补偿模块用于根据第二扫描线上的信号对所述驱动模块进行阈值补偿;
所述漏电抑制模块用于抑制所述存储模块的漏电。
2.根据权利要求1所述的像素电路,其特征在于,所述第一初始化模块的内部器件的节点、所述漏电抑制模块的内部器件的节点、与所述第一初始化模块连接的节点、与所述驱动模块的控制端连接的节点以及与所述补偿模块连接的节点中的至少一个连接有稳压电容。
3.根据权利要求2所述的像素电路,其特征在于,所述存储模块包括存储电容,所述稳压电容的电容值小于所述存储电容的电容值。
4.根据权利要求1所述的像素电路,其特征在于,所述漏电抑制模块包括第一晶体管、和第二晶体管;
所述第一晶体管的第一极连接所述驱动模块的控制端,所述第一晶体管的第二极连接所述第一初始化模块的第二端;
所述第二晶体管的第一极连接所述第一晶体管的第二极,所述第二晶体管的第二极连接所述补偿模块的第二端;
所述第一晶体管的栅极和所述第二晶体管的栅极连接漏电控制信号线。
5.根据权利要求4所述的像素电路,其特征在于,所述发光控制模块包括第一发光控制模块和第二发光控制模块;
所述第一发光控制模块连接于所述第一电源线和所述驱动模块的第二端之间,所述第二发光控制模块连接于所述驱动模块的第一端和所述发光模块的第一端之间,所述发光模块的第二端连接第二电源线,所述第一发光控制模块的控制端和所述第二发光控制模块的控制端连接发光控制信号线。
6.根据权利要求5所述的像素电路,其特征在于,在一帧内,所述漏电控制信号线上信号的脉冲的时间区间位于所述发光控制信号线上信号的脉冲的时间区间之内。
7.根据权利要求5所述的像素电路,其特征在于,所述漏电控制信号线上的信号与所述发光控制信号线上的信号互为反向信号。
8.根据权利要求5所述的像素电路,其特征在于,还包括数据写入模块,第二初始化模块;所述数据写入模块包括第三晶体管,所述驱动模块包括第四晶体管;所述补偿模块包括第五晶体管,所述第一初始化模块包括第六晶体管;所述第二初始化模块包括第七晶体管;所述第一发光控制模块包括第八晶体管,所述第二发光控制模块包括第九晶体管;
所述第三晶体管的第一极连接数据信号线,所述第三晶体管的第二极连接所述驱动模块的第二端,所述第三晶体管的栅极连接所述第二扫描线;
所述第四晶体管的第一极作为所述驱动模块的第二端,所述第四晶体管的第二极作为所述驱动模块的第一端,所述第四晶体管的栅极作为所述驱动模块的控制端;
所述第五晶体管的第一极作为所述补偿模块的第一端,所述第五晶体管的第二极作为所述补偿模块的第二端,所述第五晶体管的栅极连接所述第二扫描线;
所述第六晶体管的第一极作为所述第一初始化模块的第一端,所述第六晶体管的第二极作为所述第一初始化模块的第二端,所述第六晶体管的栅极连接所述第一扫描线;
所述第七晶体管的第一极连接所述初始化信号线,所述第七晶体管的第二极连接所述发光模块的第一端,所述第七晶体管的栅极连接第三扫描线;
所述第八晶体管的第一极连接第一电源线,所述第八晶体管的第二极连接所述第四晶体管的第一极,所述第八晶体管的栅极连接所述发光控制信号线;
所述第九晶体管的第一极连接所述第四晶体管的第二极,所述第九晶体管的第二极连接所述发光模块的第一端,所述第九晶体管的栅极连接所述发光控制信号线;
所述第一晶体管和所述第六晶体管为双栅晶体管。
9.根据权利要求8所述的像素电路,其特征在于,包括第一电容、第二电容、第三电容、第四电容和第五电容;
所述第一电容的第一端连接所述第四晶体管的栅极,所述第一电容的第二端连接所述漏电控制信号线,所述第二电容的第一端连接所述第六晶体管的第二极,所述第二电容的第二端连接所述初始化信号线,所述第三电容的第一端连接所述第二晶体管的第二极,所述第三电容的第二端连接所述初始化信号线,所述第四电容的第一端连接所述第六晶体管的双栅节点,所述第四电容的第二端连接所述初始化信号线,所述第五电容的第一端连接所述初始化信号线,所述第五电容的第二端连接所述第一晶体管的双栅节点。
10.一种显示面板,其特征在于,包括权利要求1-9任一项所述的像素电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202121475226.9U CN216928002U (zh) | 2021-06-30 | 2021-06-30 | 像素电路及显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202121475226.9U CN216928002U (zh) | 2021-06-30 | 2021-06-30 | 像素电路及显示面板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216928002U true CN216928002U (zh) | 2022-07-08 |
Family
ID=82223229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202121475226.9U Active CN216928002U (zh) | 2021-06-30 | 2021-06-30 | 像素电路及显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN216928002U (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113284454A (zh) * | 2021-06-30 | 2021-08-20 | 云谷(固安)科技有限公司 | 像素电路及显示面板 |
CN115171611A (zh) * | 2022-07-29 | 2022-10-11 | 武汉天马微电子有限公司 | 像素电路、其驱动方法、显示面板及显示装置 |
WO2023274230A1 (zh) * | 2021-06-30 | 2023-01-05 | 云谷(固安)科技有限公司 | 像素电路、显示面板 |
-
2021
- 2021-06-30 CN CN202121475226.9U patent/CN216928002U/zh active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113284454A (zh) * | 2021-06-30 | 2021-08-20 | 云谷(固安)科技有限公司 | 像素电路及显示面板 |
WO2023274230A1 (zh) * | 2021-06-30 | 2023-01-05 | 云谷(固安)科技有限公司 | 像素电路、显示面板 |
CN115171611A (zh) * | 2022-07-29 | 2022-10-11 | 武汉天马微电子有限公司 | 像素电路、其驱动方法、显示面板及显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113284454A (zh) | 像素电路及显示面板 | |
CN111383600B (zh) | 像素驱动电路、驱动方法、显示面板及显示装置 | |
CN216928002U (zh) | 像素电路及显示面板 | |
CN111508426B (zh) | 像素电路及其驱动方法、显示面板 | |
CN112382235A (zh) | 一种像素电路及其控制方法、显示面板 | |
JP6142178B2 (ja) | 表示装置および駆動方法 | |
CN104217682A (zh) | 一种像素电路、有机电致发光显示面板及显示装置 | |
CN109509433A (zh) | 像素电路、显示装置和像素驱动方法 | |
CN113421514B (zh) | 像素电路及其驱动方法、显示面板及显示装置 | |
CN104050917A (zh) | 一种像素电路、有机电致发光显示面板及显示装置 | |
CN211062442U (zh) | 像素电路和显示面板 | |
CN112509518A (zh) | 像素电路及其驱动方法、显示面板 | |
CN112102784B (zh) | 一种像素驱动电路及其制作方法、显示装置 | |
CN109712568B (zh) | 一种像素驱动电路及其驱动方法、显示面板、显示装置 | |
CN107331345A (zh) | 一种像素补偿电路及显示装置 | |
CN113593481B (zh) | 显示面板及其驱动方法 | |
CN112164375B (zh) | 一种像素补偿电路及其驱动方法、显示装置 | |
CN113192458A (zh) | 一种像素电路及其驱动方法、显示面板 | |
CN114093321A (zh) | 像素驱动电路、驱动方法、显示面板及显示装置 | |
CN112599097A (zh) | 像素驱动电路及显示面板 | |
CN114241998A (zh) | 像素电路、显示装置和显示装置的驱动方法 | |
CN114038419A (zh) | 像素驱动电路及其驱动方法、显示面板 | |
CN113362769A (zh) | 像素电路、栅极驱动电路和显示面板 | |
CN114038406B (zh) | 像素电路及其驱动方法、显示面板 | |
CN109308875A (zh) | 一种像素电路、其驱动方法、显示面板及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |