KR20230108525A - 파워게이팅 인젝션 락킹 주파수 체배기 기반의 위상 감지기를 이용한 초저잡음 저전력 w/d-밴드 위상고정루프 - Google Patents

파워게이팅 인젝션 락킹 주파수 체배기 기반의 위상 감지기를 이용한 초저잡음 저전력 w/d-밴드 위상고정루프 Download PDF

Info

Publication number
KR20230108525A
KR20230108525A KR1020220004049A KR20220004049A KR20230108525A KR 20230108525 A KR20230108525 A KR 20230108525A KR 1020220004049 A KR1020220004049 A KR 1020220004049A KR 20220004049 A KR20220004049 A KR 20220004049A KR 20230108525 A KR20230108525 A KR 20230108525A
Authority
KR
South Korea
Prior art keywords
phase
vco
ilfm
locked loop
output signal
Prior art date
Application number
KR1020220004049A
Other languages
English (en)
Inventor
최재혁
박선의
유세연
최서진
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020220004049A priority Critical patent/KR20230108525A/ko
Priority to US17/720,257 priority patent/US11895218B2/en
Publication of KR20230108525A publication Critical patent/KR20230108525A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/24—Automatic control of frequency or phase; Synchronisation using a reference signal directly applied to the generator

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

파워게이팅 인젝션 락킹 주파수 체배기(Power-Gating Injection-Locked Frequency Multiplier; PG-ILFM) 기반의 위상 감지기(Phase Detector; PD)인 PG-ILFM PD를 이용한 초저잡음 저전력 위상고정루프 및 그 동작 방법이 제시된다. 본 발명에서 제안하는 PG-ILFM PD는 기준신호(SREF)에 따라 입력신호의 공급 및 차단을 반복하는 레블리카 전압제어 발진기(Replica Voltage Controlled Oscillator; R-VCO) 및 샘플링을 위한 기준신호로서 상기 R-VCO의 출력신호(SILFM)를 입력 받아 메인 VCO(Main Voltage Controlled Oscillator; M-VCO)의 위상 오차를 감지하는 FSPD(Fundamental Sampling Phase Detector)를 포함한다.

Description

파워게이팅 인젝션 락킹 주파수 체배기 기반의 위상 감지기를 이용한 초저잡음 저전력 W/D-밴드 위상고정루프{An Ultra-Low Jitter, Low-Power, W/D-band PLL Using a Power-Gating Injection-Locked Frequency Multiplier-Based Phase Detector}
본 발명은 파워게이팅 인젝션 락킹 주파수 체배기 기반의 위상 감지기를 이용한 초저잡음 저전력 102GHz 위상고정루프 에 관한 것이다.
2020년 대 IT 기술의 플랫폼 역할을 할 5G 통신 시스템의 상용화에 발맞추어, 2030년 상용화를 목표로 미래 IT 기술의 플랫폼이 될 6G 통신 시대에 대한 준비가 시작되고 있다.
새롭게 제안 및 개발될 6G 통신의 모든 성능 지표는 5G 통신 대비 작게는 10 배 크게는 100 배 이상 고도화될 것으로 예측된다. 그 중 특히 5G 통신 스탠다드 성능의 50배 수준인 1Tbps를 목표로 하는 매우 높은 데이터율을 달성하기 위하여, 6G 통신에서 물리적으로 넓은 대역폭을 확보할 수 있는 100GHz 이상의 반송 주파수(carrier frequency)를 사용하는 것은 필수적이다. 6G 통신은 최대 300GHz에 이르는 높은 주파수 대역을 사용해야 할 것으로 예상되고 있는데, 구성 하드웨어 및 반도체 칩의 물리적 한계를 고려하여 100GHz 대역 부근을 정의하는 W-밴드 (75-140GHz) 및 D-band (140-170GHz) 대역이 가장 현실적인 솔루션으로 이야기되고 있다. 따라서, 6G 통신의 핵심인 100GHz 이상 대역 (W-band/ D-band)의 초저잡음 신호 생성 연구가 필수적이다.
이러한 초저잡음 신호 생성을 위해서 사용하는 가장 일반적인 구조는 차지-펌프(Charge-Pump; CP) 및 위상고정루프(Phase-Locked Loop; PLL)이다. 이 때, 생성 신호의 주파수가 100GHz 이상으로 올라감에 따라 전압제어 발진기(Voltage-Controlled Oscillator; VCO)의 Q-팩터가 매우 작아져 프리 러닝(free-running) 위상 잡음(Phase Noise; PN)이 발생하는 문제점이 있다.
도 1은 종래기술에 따른 위상고정루프의 대역폭에 따른 출력 위상 잡음을 나타내는 도면이다.
도 1(a)는 위상고정루프의 대역폭(BandWidth; BW)인 fBW가 좁을 때의 위상 잡음을 나타내고, 도 1(b)는 위상고정루프의 fBW가 넓을 때의 위상 잡음을 나타낸다.
만약 위상고정루프의 대역폭이 좁다면 도 1(a)와 같이 W-밴드 전압제어 발진기의 위상잡음이 크다. 따라서, 위상고정루프의 대역폭을 넓혀 도 1(b)와 같이 W-밴드 전압제어 발진기의 위상잡음을 크게 줄여주어야 한다. 하지만, 이 차지-펌프 위상고정루프는 주파수 체배수가 높을 때, 루프 첫 단의 위상-주파수 감지기(Phase-Frequency Detector; PFD)의 위상오차 감지이득이 매우 작아 루프 대역폭 내 잡음 크기가 매우 크다.
도 2는 종래기술에 따른 차지-펌프 위상고정루프의 대역폭에 따른 위상-주파수 감지기와 차지-펌프의 잡음 및 SSPLL에서 위상고정루프의 대역폭에 따른 SSPD와 gm 노이즈를 나타내는 도면이다.
위상오차 감지이득이 매우 작아 루프 대역폭 내 잡음 크기가 큰 문제를 해결하기 위해, 차지-펌프 위상고정루프에서 사용하던 위상-주파수 감지기 대신 서브-샘플링 위상 감지기(Sub-Sampling Phase Detector; SSPD)를 사용하는 서브-샘플링 위상고정루프(Sub-sampling Phase-Locked Loop; SSPLL)를 사용하는 방식을 생각해볼 수 있다.
도 2(a)는 차지-펌프 위상고정루프의 대역폭이 넓을 때 위상-주파수 감지기와 차지-펌프의 잡음이 많이 들어오는 것을 나타내고, 도 2(b)는 SSPLL(Sub-Sampling PLL)에서 위상고정루프의 대역폭이 넓을 때 SSPD(Sub-Sampling PD)와 gm 노이즈가 작게 들어오는 것을 나타낸다.
서브-샘플링 위상 감지기는 본래 수 GHz 대역에서는 높은 위상오차 감지이득을 달성할 수 있기 때문에, 루프 대역폭 내 잡음이 도 2(b)와 같이 크게 줄어들 수 있다.
도 3은 종래기술에 따른 SSPLL이 W-밴드에서 동작할 때의 동작을 설명하기 위한 도면이다.
도 3(a)는 SSPLL이 W-밴드에서 동작할 때의 모형도를 나타내고, 도 3(b)는 는 SSPLL이 W-밴드에서 동작할 때의 타이밍도를 나타내는 도면이다.
서브-샘플링 위상 감지기를 사용하는 서브-샘플링 위상고정루프의 장점은 수 GHz 대역에서만 적용되고, 100GHz 이상에서는 서브-샘플링 위상 감지기의 위상오차 감지이득이 크게 줄어들어 최저잡음 성능을 달성할 수 없다. 그 이유는 도 3과 같이 MOSFET과 커패시터로 구성된 서브-샘플링 위상 감지기(SSPD)에 자연스럽게 저역통과필터(Low-pass Filter; LF)특성을 갖는 극(pole)이 형성되기 때문이다(해당 극의 주파수; f RC). 이로 인해, 도 3에서 전압제어 발진기의 출력신호인 SVCO의 진폭이 크게 감소하여 위상 감지기의 출력 신호인 SPD로 전달되게 되고, 이는 위상 감지기의 위상오차 감지이득이 크게 줄어듦을 의미한다. 따라서, 기존 차지-펌프 위상고정루프와 서브-샘플링 위상고정루프의 단점을 극복하여, 100GHz 이상의 주파수 대역에서도 높은 위상오차 감지이득을 갖는 위상고정루프의 개발을 필요로 한다.
한국공개특허 제10-2017-0047480호(2017.05.08)
본 발명이 이루고자 하는 기술적 과제는 기존 차지-펌프 위상고정루프의 주파수 체배수가 높을 때, 루프 첫 단의 위상-주파수 감지기의 위상오차 감지이득이 매우 작아 루프 대역폭 내 잡음 크기가 큰 문제점을 개선하고, 기존 서브-샘플링 위상고정루프가 100GHz 이상에서는 서브-샘플링 위상 감지기의 위상오차 감지이득이 크게 줄어들어 최저잡음 성능을 달성할 수 없는 문제점을 개선하기 위해 100GHz 이상의 주파수 대역에서도 높은 위상오차 감지이득을 갖는 파워게이팅 인젝션 락킹 주파수 체배기 기반의 위상 감지기를 이용한 초저잡음 저전력의 위상고정루프를 제공하는데 있다.
일 측면에 있어서, 본 발명에서 제안하는 파워게이팅 인젝션 락킹 주파수 체배기(Power-Gating Injection-Locked Frequency Multiplier; PG-ILFM) 기반의 위상 감지기(Phase Detector; PD)인 PG-ILFM PD를 이용한 초저잡음 저전력 위상고정루프에 있어서, 상기 PG-ILFM PD는 기준신호(SREF)에 따라 입력신호의 공급 및 차단을 반복하는 레블리카 전압제어 발진기(Replica Voltage Controlled Oscillator; R-VCO) 및 샘플링을 위한 기준신호로서 상기 R-VCO의 출력신호(SILFM)를 입력 받아 메인 VCO(Main Voltage Controlled Oscillator; M-VCO)의 위상 오차를 감지하는 FSPD(Fundamental Sampling Phase Detector)를 포함한다.
본 발명의 실시예에 따른 위상고정루프는 상기 PG-ILFM PD의 FSPD에 최종 출력신호를 피드백하여 위상 오차를 감지하도록 하는 M-VCO를 더 포함한다.
본 발명의 실시예에 따른 R-VCO는 상기 M-VCO와 동일한 구조를 갖고, 기준신호(SREF)의 주파수를 체배시키기 위해 사용된다.
본 발명의 실시예에 따른 R-VCO는 상기 기준신호(SREF)가 하이(High)인 동안만 출력신호를 출력함으로써, 주파수 체배수와 관계없이 상기 R-VCO의 출력신호(SILFM)의 위상이 기준신호(SREF)에 동기화된다.
본 발명의 실시예에 따르면, R-VCO의 출력신호(SILFM) 및 상기 M-VCO의 출력신호(SVCO)가 같은 주파수 대역을 가짐으로써 상기 PG-ILFM PD에서 감지되는 위상 오차 정보의 손실없이 출력되어 위상 오차 감지 이득을 증가시킬 수 있다.
본 발명의 실시예에 따른 위상고정루프는 상기 기준신호(SREF)가 로우(Low)인 동안의 상기 PG-ILFM PD의 무의미한 정보 출력에 의한 스퍼(Spur)를 감소시키기 위해 리샘플링을 수행하는 리샘플러(Resampler)를 더 포함한다.
본 발명의 실시예에 따른 위상고정루프는 상기 PG-ILFM PD의 R-VCO 및 M-VCO 사이의 주파수 편차를 제거하기 위한 FOC(Frequency Offset Canceller)를 더 포함한다.
본 발명의 실시예에 따른 FOC는 상기 기준신호(SREF)가 하이(High)인 동안 상기 위상고정루프의 위상고정을 위한 리샘플링 동작과 서로 다른 위상에서 번갈아가며 동작한다.
본 발명의 실시예에 따른 FOC는 상기 위상고정을 위한 리샘플링 동작 후, 상기 R-VCO의 주파수 옵셋을 감소시키기 위한 리샘플링을 수행한다.
본 발명의 실시예에 따른 위상고정루프는 상기 리샘플러의 출력신호에 비례하는 전류를 생성하여 상기 M-VCO의 제어 전압을 조절하는 gm 증폭기(gm amplifier)를 더 포함한다.
또 다른 일 측면에 있어서, 파워게이팅 인젝션 락킹 주파수 체배기(Power-Gating Injection-Locked Frequency Multiplier; PG-ILFM) 기반의 위상 감지기(Phase Detector; PD)인 PG-ILFM PD를 포함하는 위상고정루프의 동작 방법은 PG-ILFM PD의 R-VCO가 기준신호(SREF)에 따라 입력신호의 공급 및 차단을 반복하여 출력신호(SILFM)를 출력하는 단계, PG-ILFM PD의 FSPD가 샘플링을 위한 기준신호로서 R-VCO의 출력신호(SILFM)를 입력 받아 M-VCO의 위상 오차를 감지하는 단계, 기준신호(SREF)가 로우(Low)인 동안의 상기 PG-ILFM PD의 무의미한 정보 출력에 의한 스퍼(Spur)를 감소시키기 위해 리샘플러(Resampler)를 통해 리샘플링을 수행하는 단계, FOC를 통해 상기 PG-ILFM PD의 R-VCO 및 M-VCO 사이의 주파수 편차를 제거하는 단계, gm 증폭기를 통해 상기 리샘플러의 출력신호에 비례하는 전류를 생성하여 상기 M-VCO의 제어 전압을 조절하는 단계 및 PG-ILFM PD의 FSPD가 위상 오차를 감지하도록 M-VCO의 최종 출력신호를 피드백 받는 단계를 포함한다.
본 발명의 실시예들에 따르면 100GHz 이상의 주파수 대역에서도 높은 위상오차 감지이득을 갖는 파워게이팅 인젝션 락킹 주파수 체배기 기반의 위상 감지기를 이용한 초저잡음 저전력의 위상고정루프를 통해 기존 차지-펌프 위상고정루프의 주파수 체배수가 높을 때, 루프 첫 단의 위상-주파수 감지기의 위상오차 감지이득이 매우 작아 루프 대역폭 내 잡음 크기가 큰 문제점을 개선하고, 기존 서브-샘플링 위상고정루프가 100GHz 이상에서는 서브-샘플링 위상 감지기의 위상오차 감지이득이 크게 줄어들어 최저잡음 성능을 달성할 수 없는 문제점을 개선할 수 있다.
도 1은 종래기술에 따른 위상고정루프의 대역폭에 따른 출력 위상 잡음을 나타내는 도면이다.
도 2는 종래기술에 따른 차지-펌프 위상고정루프의 대역폭에 따른 위상-주파수 감지기와 차지-펌프의 잡음 및 SSPLL에서 위상고정루프의 대역폭에 따른 SSPD와 gm 노이즈를 나타내는 도면이다.
도 3은 종래기술에 따른 SSPLL이 W-밴드에서 동작할 때의 동작을 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시예에 따른 파워게이팅 인젝션 락킹 주파수 체배기 기반의 위상 감지기를 이용한 초저잡음 저전력 위상고정루프의 전체 회로도이다.
도 5는 종래기술에 따른 FSPD를 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 따른 기준 신호 생성 방법을 설명하기 위한 도면이다.
도 7은 본 발명의 일 실시예에 따른 PG-ILFM PD를 설명하기 위한 도면이다.
도 8은 본 발명의 일 실시예에 따른 PG-ILFM PD의 위상오차 감지 이득의 시뮬레이션 결과이다.
도 9는 본 발명의 일 실시예에 따른 파워게이팅 인젝션 락킹 주파수 체배기 기반의 위상 감지기를 이용한 초저잡음 저전력 위상고정루프의 동작 방법을 설명하기 위한 흐름도이다.
도 10은 본 발명의 일 실시예에 따른 위상고정루프의 주요 동작 과정을 설명하기 위한 도면이다.
도 11은 본 발명의 일 실시예에 따른 FOC 동작 과정을 설명하기 위한 도면이다.
본 발명에서는 초저잡음 W-밴드 신호 생성을 위해 PG-ILFM(Power-Gating Injection-Locked Frequency Multiplier) 기반의 새로운 PD(Phase Detector)를 바탕으로 하는 PLL을 제안한다. 제안된 PG-ILFM 기반의 PD는 높은 위상 잡음 감지 성능을 특징으로 하여, PLL 대역폭 내의 PD, CP(Charge Pump), LF(Loop Filter) 등의 노이즈를 현저히 감소시킬 수 있다. 따라서, PLL 대역폭(BandWidth; BW)을 대역폭 내 잡음(in-band noise)을 신경 쓰지 않고 확장시킬 수 있고, 결과적으로 W-밴드 대역의 낮은 Q-팩터를 갖는 VCO의 노이즈 역시 크게 감소시킬 수 있다. 이러한 기술적 배경을 바탕으로, 본 발명에서 제안하는 PG-ILFM 기반의 PD를 사용한 W-밴드 PLL은 해당 주파수 대역에서 100 fs이하의 초저잡음 성능을 가질 수 있다. 이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 4는 본 발명의 일 실시예에 따른 파워게이팅 인젝션 락킹 주파수 체배기 기반의 위상 감지기를 이용한 초저잡음 저전력 위상고정루프의 전체 회로도이다.
제안하는 파워게이팅 인젝션 락킹 주파수 체배기 기반의 위상 감지기를 이용한 초저잡음 저전력 위상고정루프는 PG-ILFM PD(410), 리샘플러(Resampler)(420), FOC(Frequency Offset Canceller)(430), gm 증폭기(gm amplifier)(440), 루프필터(Loop Filter; LF)(450) 및 메인 VCO(Main Voltage Controlled Oscillator; M-VCO)(460)을 포함한다.
본 발명의 실시예에 따른 PG-ILFM PD(410)는 파워게이팅 인젝션 락킹 주파수 체배기(Power-Gating Injection-Locked Frequency Multiplier; PG-ILFM) 기반의 위상 감지기(Phase Detector; PD)로서, 레블리카 전압제어 발진기(Replica Voltage Controlled Oscillator; R-VCO)(411) 및 FSPD(Fundamental Sampling Phase Detector)(412)를 포함한다.
본 발명의 실시예에 따른 R-VCO(411)는 기준신호(SREF)에 따라 입력신호의 공급 및 차단을 반복한다.
본 발명의 실시예에 따른 FSPD(412)는 샘플링을 위한 기준신호로서 R-VCO(411)의 출력신호(SILFM)를 입력 받아 M-VCO(460)의 위상 오차를 감지한다.
본 발명의 실시예에 따른 M-VCO(460)는 PG-ILFM PD(410)의 FSPD(412)에 최종 출력신호를 피드백하여 위상 오차를 감지하도록 한다.
본 발명의 실시예에 따른 R-VCO(411)는 M-VCO(460)와 동일한 구조를 갖고, 기준신호(SREF)의 주파수를 체배시키기 위해 사용된다.
본 발명의 실시예에 따른 R-VCO(411)는 기준신호(SREF)가 하이(High)인 동안만 출력신호를 출력함으로써, 주파수 체배수와 관계없이 R-VCO(411)의 출력신호(SILFM)의 위상이 기준신호(SREF)에 동기화될 수 있다.
본 발명의 실시예에 따른 R-VCO(411)의 출력신호(SILFM) 및 M-VCO(460)의 출력신호(SVCO)가 같은 주파수 대역을 가짐으로써 PG-ILFM PD(410)에서 감지되는 위상 오차 정보의 손실없이 출력되어 위상 오차 감지 이득을 증가시킬 수 있다.
본 발명의 실시예에 따른 리샘플러(420)는 기준신호(SREF)가 로우(Low)인 동안의 PG-ILFM PD(410)의 무의미한 정보 출력에 의한 스퍼(Spur)를 감소시키기 위해 리샘플링을 수행한다.
본 발명의 실시예에 따른 FOC(430)는 PG-ILFM PD(410)의 R-VCO(411) 및 M-VCO(460) 사이의 주파수 편차를 제거한다.
본 발명의 실시예에 따른 FOC(430)는 기준신호(SREF)가 하이(High)인 동안 위상고정루프의 위상고정을 위한 리샘플링 동작과 서로 다른 위상에서 번갈아가며 동작한다. 다시 말해, FOC(430)는 위상고정을 위한 리샘플링 동작 후, R-VCO(411)의 주파수 옵셋을 감소시키기 위한 리샘플링을 수행한다.
본 발명의 실시예에 따른 gm 증폭기(gm amplifier)(440)는 리샘플러(420)의 출력신호에 비례하는 전류를 생성하여 M-VCO(460)의 제어 전압을 조절한다.
본 발명의 실시예에 따른 루프필터(Loop Filter; LF)(450)는 gm 증폭기(440)로부터 출력되는 신호의 특정 차단 주파수 이상 주파수의 신호를 감쇠시켜 차단 주파수 이하의 주파수 신호만 통과시킬 수 있다.
도 5 내지 도 8을 참조하여 본 발명의 실시예에 따른 파워게이팅 인젝션 락킹 주파수 체배기 기반의 위상 감지기를 이용한 초저잡음 저전력 위상고정루프의 각 구성에 관하여 더욱 상세히 설명한다.
도 5는 종래기술에 따른 FSPD(Fundamental Sampling Phase Detector; FSPD)를 설명하기 위한 도면이다.
도 5(a)는 종래기술에 따른 FSPD의 회로도이고, 도 5(b)는 종래기술에 따른 FSPD 동작에 대한 타이밍도이고, 도 5(c)는 종래기술에 따른 FSPD 동작에 대한 주파수 특성을 설명하기 위한 도면이다.
상술된 바와 같이, 초저잡음 W-밴드 위상고정루프를 만들기 위해서는 위상 오차 감지 이득이 중요하다. 따라서, 본 발명에서는 W-밴드에서도 높은 위상 오차 감지 이득을 가질 수 있는 FSPD의 개념을 적용한다.
종래기술에 따른 FSPD는 일반적으로 VCO의 출력신호(SVCO)의 위상 오차를 샘플링하기 위한 기준신호(SREF)의 주파수가 VCO의 주파수 대역과 동일한 것을 특징으로 한다.
이러한 FSPD의 동작은 도 5(b)와 같이 기준신호(SREF)가 출력신호(SVCO)의 특정 전압값만을 계속 샘플링하기 때문에, FSPD에서 생성된 극(pole)에 의해 위상 오차 감지 이득의 어떠한 손실도 발생하지 않는다.
도 5(c)와 같이 주파수 영역에서는 출력신호(SVCO)의 위상 오차가 극에 의해 전혀 감쇠되지 않고 그대로 다운-컨버젼(down-conversion)된 형태로 해석될 수 있다. 이것은 동일한 주파수 대역의 두 신호를 합성(mixing)한 것과 같은 효과를 나타낼 수 있다.
하지만, 현실적으로 매우 낮은 지터를 가지면서 100GHz의 높은 주파수를 갖는 기준 신호를 만드는 것은 어렵다. 반면에 이러한 기준신호는 단지 위상고정루프 출력부의 위상 오차를 감지하는 데만 사용되기 때문에, 연속적인 신호일 필요가 없다. 따라서, 본 발명에서는 이러한 특성을 이용하여 문제점을 개선하기 위해 R-VCO 및 FSPD를 포함하는 PG-ILFM PD을 제안하였다.
도 6은 본 발명의 일 실시예에 따른 기준 신호 생성 방법을 설명하기 위한 도면이다.
도 6(a)는 종래기술에 따른 ILFM을 설명하기 위한 도면이고, 도 6(b)는 본 발명에 적용되는 PG-ILFM 구조를 설명하기 위한 도면이다.
도 5에서 설명된 문제점을 해결하기 위한 기준신호 생성 방법으로 본 발명에서는 도 6(b)와 같이 PG-ILFM 구조를 적용한다.
도 6(a)에 도시된 종래기술에 따른 ILFM(Injection Locked Frequency Multiplier)는 연속적인 출력신호를 갖는 VCO 출력부에 짧은 펄스를 주입하는 방식으로써 주파수 체배수가 높아질수록 성능이 나빠지는 단점을 보인다.
반면에, 본 발명에 적용되는 도 6(b)의 PG-ILFM 방식은 VCO의 전력을 기준신호에 맞춰 온/오프 하는 것을 반복하는 방식으로써, 해당 VCO의 출력신호(SINFM)의 위상이 출력 주파수 및 그 주파수 체배수와 관계없이 기준신호(SPG)에 완벽하게 동기화될 수 있다.
이와 같이, 제안하는 방식은 불연속적인 출력 신호를 갖게 되기 때문에 그 자체가 신호 생성기의 출력단에 위치할 수는 없지만, 100GHz의 기준 신호로 사용되기에는 최적의 구조이다.
도 7은 본 발명의 일 실시예에 따른 PG-ILFM PD를 설명하기 위한 도면이다.
도 7(a)는 본 발명의 일 실시예에 따른 PG-ILFM PD의 회로도이고, 도 7(b)는 PG-ILFM PD 동작에 대한 타이밍도이다.
앞서 설명된 바와 같이, 본 발명의 실시예에 따른 PG-ILFM PD는 R-VCO(710) 및 FSPD(720)를 포함한다.
본 발명의 실시예에 따른 R-VCO(710)는 기준신호(SREF)에 따라 입력신호의 공급 및 차단을 반복한다.
본 발명의 실시예에 따른 FSPD(720)는 샘플링을 위한 기준신호로서 R-VCO(710)의 출력신호(SILFM)를 입력 받아 M-VCO의 위상 오차를 감지한다.
본 발명의 실시예에 따른 M-VCO는 PG-ILFM PD의 FSPD(720)에 최종 출력신호를 피드백하여 위상 오차를 감지하도록 한다.
본 발명의 실시예에 따른 R-VCO(710)는 M-VCO와 동일한 구조를 갖고, 기준신호(SREF)의 주파수를 체배시키기 위해 사용된다.
본 발명의 실시예에 따른 R-VCO(710)는 기준신호(SREF)가 하이()인 동안만 출력신호를 출력하고, 기준신호(SREF)가 하이()인 동안 R-VCO(710)의 출력신호(SILFM)가 FSPD(720)를 통해 M-VCO의 위상 오차를 샘플링함으로써, 주파수 체배수와 관계없이 R-VCO(710)의 출력신호(SILFM)의 위상이 기준신호(SREF)에 동기화될 수 있다.
본 발명의 실시예에 따른 R-VCO(710)의 출력신호(SILFM) 및 M-VCO의 출력신호(SVCO)가 같은 주파수 대역을 가짐으로써 PG-ILFM PD에서 감지되는 위상 오차 정보의 손실없이 출력되어 위상 오차 감지 이득을 증가시킬 수 있다.
도 8은 본 발명의 일 실시예에 따른 PG-ILFM PD의 위상오차 감지 이득의 시뮬레이션 결과이다.
도 8(a)는 종래기술의 SSPD 회로도이고, 도 8(b)는 제안하는 PG-ILFM PD의 회로도이고, 도 8(c)는 제안하는 PG-ILFM PD의 시뮬레이션 결과를 SSPD와 비교하기 위한 그래프이다.
도 8(c)를 참조하면, 종래기술의 SSPD의 시뮬레이션 결과와 제안하는 PG-ILFM PD의 시뮬레이션 결과에서 제안하는 PG-ILFM PD의 경우 종래기술보다 위상 오차 감지 이득이 10배 이상 높은 것을 확인할 수 있다.
도 9는 본 발명의 일 실시예에 따른 파워게이팅 인젝션 락킹 주파수 체배기 기반의 위상 감지기를 이용한 초저잡음 저전력 위상고정루프의 동작 방법을 설명하기 위한 흐름도이다.
본 발명의 실시예에 따른 PG-ILFM PD, 리샘플러, FOC, gm 증폭기, 루프필터 및 M-VCO를 포함하는 파워게이팅 인젝션 락킹 주파수 체배기 기반의 위상 감지기를 이용한 초저잡음 저전력 위상고정루프의 동작 방법은 PG-ILFM PD의 R-VCO가 기준신호(SREF)에 따라 입력신호의 공급 및 차단을 반복하여 출력신호(SILFM)를 출력하는 단계(910), PG-ILFM PD의 FSPD가 샘플링을 위한 기준신호로서 R-VCO의 출력신호(SILFM)를 입력 받아 M-VCO의 위상 오차를 감지하는 단계(920), 기준신호(SREF)가 로우(Low)인 동안의 상기 PG-ILFM PD의 무의미한 정보 출력에 의한 스퍼(Spur)를 감소시키기 위해 리샘플러(Resampler)를 통해 리샘플링을 수행하는 단계(930), FOC를 통해 상기 PG-ILFM PD의 R-VCO 및 M-VCO 사이의 주파수 편차를 제거하는 단계(940), gm 증폭기를 통해 상기 리샘플러의 출력신호에 비례하는 전류를 생성하여 상기 M-VCO의 제어 전압을 조절하는 단계(950) 및 PG-ILFM PD의 FSPD가 위상 오차를 감지하도록 M-VCO의 최종 출력신호를 피드백 받는 단계(960)를 포함한다.
본 발명의 실시예에 따른 PG-ILFM PD는 파워게이팅 인젝션 락킹 주파수 체배기(Power-Gating Injection-Locked Frequency Multiplier; PG-ILFM) 기반의 위상 감지기(Phase Detector; PD)로서, 레블리카 전압제어 발진기(Replica Voltage Controlled Oscillator; R-VCO) 및 FSPD(Fundamental Sampling Phase Detector)를 포함한다.
단계(910)에서, PG-ILFM PD의 R-VCO가 기준신호(SREF)에 따라 입력신호의 공급 및 차단을 반복하여 출력신호(SILFM)를 출력한다.
본 발명의 실시예에 따른 R-VCO는 M-VCO와 동일한 구조를 갖고, 기준신호(SREF)의 주파수를 체배시키기 위해 사용된다.
본 발명의 실시예에 따른 R-VCO는 기준신호(SREF)가 하이(High)인 동안만 출력신호를 출력함으로써, 주파수 체배수와 관계없이 R-VCO의 출력신호(SILFM)의 위상이 기준신호(SREF)에 동기화될 수 있다.
본 발명의 실시예에 따른 R-VCO의 출력신호(SILFM) 및 M-VCO의 출력신호(SVCO)가 같은 주파수 대역을 가짐으로써 PG-ILFM PD에서 감지되는 위상 오차 정보의 손실없이 출력되어 위상 오차 감지 이득을 증가시킬 수 있다.
단계(920)에서, PG-ILFM PD의 FSPD가 샘플링을 위한 기준신호로서 R-VCO의 출력신호(SILFM)를 입력 받아 M-VCO의 위상 오차를 감지한다.
단계(930)에서, 기준신호(SREF)가 로우인 동안의 상기 PG-ILFM PD의 무의미한 정보 출력에 의한 스퍼(Spur)를 감소시키기 위해 리샘플러를 통해 리샘플링을 수행한다.
단계(940)에서, FOC를 통해 상기 PG-ILFM PD의 R-VCO 및 M-VCO 사이의 주파수 편차를 제거한다.
본 발명의 실시예에 따른 FOC는 기준신호(SREF)가 하이(High)인 동안 위상고정루프의 위상고정을 위한 리샘플링 동작과 서로 다른 위상에서 번갈아가며 동작한다. 다시 말해, FOC(430)는 위상고정을 위한 리샘플링 동작 후, R-VCO의 주파수 옵셋을 감소시키기 위한 리샘플링을 수행한다.
단계(950)에서, gm 증폭기를 통해 상기 리샘플러의 출력신호에 비례하는 전류를 생성하여 상기 M-VCO의 제어 전압을 조절한다. 본 발명의 실시예에 따른 루프필터는 gm 증폭기로부터 출력되는 신호의 특정 차단 주파수 이상 주파수의 신호를 감쇠시켜 차단 주파수 이하의 주파수 신호만 통과시킬 수 있다.
단계(960)에서, PG-ILFM PD의 FSPD가 위상 오차를 감지하도록 M-VCO의 최종 출력신호를 PG-ILFM PD의 FSPD로 피드백한다.
도 10은 본 발명의 일 실시예에 따른 위상고정루프의 주요 동작 과정을 설명하기 위한 도면이다.
도 10(a)는 본 발명의 일 실시예에 따른 위상고정루프의 주요 동작에 대한 회로 경로를 나타내고, 도 10(b)는 위상고정루프의 주요 동작 중 PG-ILFM PD에 대한 타이밍도이고, 도 10(c)는 위상고정루프의 주요 동작 중 리샘플링에 대한 타이밍도이고, 도 10(d)는 위상고정루프의 주요 동작에 대한 전체 타이밍도이다.
도 10(a)의 화살표는 위상고정루프 출력부의 위상 오차를 제거하기 위한 위상고정루프의 주요 동작이 이루어지는 방향을 나타낸다.
먼저, 도 10(b)를 참조하면 PG-ILFM PD는 로우-지터(low-jitter) 신호(SILFM)로 M-VCO의 출력신호(SVCO)를 샘플링한다. 그러면 M-VCO의 출력신호(SVCO)의 위상 오차 정보가 바로 리샘플러(RS)의 입력신호(SPD)로 전달된다.
하지만 여기서, 동안에 PG-ILFM PD이 꺼져 있어서 리샘플러의 입력신호(SPD)는 의미 없는 정보를 갖게 되어 스퍼를 유발할 수 있다. 따라서, 도 10(c)와 같이 리샘플러를 통해 입력신호(SPD)의 의미 있는 구간만을 골라내어 리샘플러의 출력신호(SRS)로 전달한다.
도 10(d)를 참조하면, 만약 위상 오차가 0이 아니고 SILFM의 위상이 SOUT(다시 말해, M-VCO의 출력신호(SVCO))보다 앞서는 경우, SPD는 이상적이 위상고정 포인트보다 더 낮은 전압을 샘플링하게 된다.
이러한 SPD 신호의 전압은 SWIN1 동안에 SRS1으로 전달되고, 그러면 gm 증폭기가 SRS1값에 비례하는 전류를 생성하여, M-VCO의 제어 전압인 VC_PLL이 위상고정루프의 위상 오차를 없애는 방향으로 조절되게 된다.
반면, SOUT의 위상 오차가 0인 경우, SOUT은 SILFM과 정중앙 위상에 고정(lock)되게 되고, 제어 전압의 값은 변동없이 유지된다.
도 11은 본 발명의 일 실시예에 따른 FOC 동작 과정을 설명하기 위한 도면이다.
도 11(a)는 본 발명의 일 실시예에 따른 FOC 동작에 대한 회로 경로를 나타내고, 도 11(b)는 FOC 동작 중 리샘플링에 대한 타이밍도이고, 도 11(c)는 FOC 동작에 대한 전체 타이밍도이다.
도 11(a)의 화살표는 본 발명의 실시예에 따른 PG-ILFM에 사용된 R-VCO와 M-VCO 사이의 주파수 편차를 없애주기 위한 FOC의 동작 방향을 나타낸다.
본 발명의 실시예에 따른 FOC의 동작은 위상고정루프가 PVT 변화에도 안정적으로 초저잡음 성능을 달성할 수 있도록 해주는 보조적인 역할을 한다. 제안하는 위상고정루프와 FOC는 위상() 동안 서로 다른 위치에서 번갈아가며 동작한다.
본 발명의 실시예에 따른 FOC의 동작을 위해 위상고정루프의 메인 경로와는 별개로 도 11(a)와 같이 리샘플러가 하나 더 존재한다. 본 발명의 실시예에 따른 FOC의 리샘플러는 SWIN2의 위치에서 SPD의 값을 리샘플링한다. 이러한 윈도우 신호(SWIN2) 역시 SREF에 의해 생성되며, 그 위치가 SWIN1보다 이후에 위치한다. 도 11(b)를 참조하면, 이러한 SWIN2에서 제안하는 FOC의 리샘플러는 PG-ILFM PD에 존재하는 R-VCO의 주파수 옵셋(frequency offset)을 샘플링하여 SRS2로 전달한다.
도 11(c)는 제안하는 FOC의 이상적인 동작을 나타낸다. 제안하는 위상고정루프의 대역폭이 FOC의 대역폭보다 훨씬 넓기 때문에, FOC의 동작 중에 위상고정루프는 이미 고정(lock) 되어있다고 가정할 수 있다.
다시 말해, SOUT은 SWIN1동안에 SILFM의 위상에 정확히 고정(lock)되어 있다고 가정할 수 있다. 이 때, R-VCO에 주파수 옵셋이 존재하는 경우(도 11(c)의 case 1), SILFM의 위상이 이상적인 포인트(ideal point)로부터 점점 멀어져 가는 것을 확인할 수 있다. 결과적으로 이러한 주파수 옵셋은 SWIN2 동안에 SILFM과 SOUT 사이의 위상 차이로 나타나게 된다. 따라서, SWIN2 부분의 SPD값을 샘플링하여 SRS2로 전달하고, 그에 따라 R-VCO의 제어 전압을 조절한다면 주파수 옵셋을 제거할 수 있다.
본 발명의 실시예들에 따른 PG-ILFM PD를 이용한 초저잡음 저전력 위상고정루프를 통해 높은 위상 오차 감지 이득을 달성할 수 있고, 위상고정루프 대역폭 내 위상잡음을 크게 감소시킬 수 있으며, 감소된 대역폭 내 위상잡음으로 인해 대역폭을 W-밴드 VCO의 위상잡음을 충분히 감소시킬 수 있을 만큼 확장할 수 있다. 결과적으로, 초저잡음 성능을 달성하여 6G 통신을 위한 송수신기단의 반송파를 생성하는 국부 발진기로서 활용될 수 있다. 뿐만 아니라, 기존 THz 주파수 대역에서 자주 사용되던 SiGe나 InP 공정에 비해 CMOS 공정을 이용하여 제작되었기 때문에 집적도가 높으며, 주파수 분주기를 사용하지 않는 주파수 체배기이기 때문에, 저전력으로 구현될 수 있다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다.　 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (20)

  1. 위상고정루프에 있어서,
    파워게이팅 인젝션 락킹 주파수 체배기(Power-Gating Injection-Locked Frequency Multiplier; PG-ILFM) 기반의 위상 감지기(Phase Detector; PD)인 PG-ILFM PD를 포함하고,
    상기 PG-ILFM PD는,
    기준신호(SREF)에 따라 입력신호의 공급 및 차단을 반복하는 레블리카 전압제어 발진기(Replica Voltage Controlled Oscillator; R-VCO); 및
    샘플링을 위한 기준신호로서 상기 R-VCO의 출력신호(SILFM)를 입력 받아 메인 VCO(Main Voltage Controlled Oscillator; M-VCO)의 위상 오차를 감지하는 FSPD(Fundamental Sampling Phase Detector)
    를 포함하는 위상고정루프.
  2. 제1항에 있어서,
    상기 PG-ILFM PD의 FSPD에 최종 출력신호를 피드백하여 위상 오차를 감지하도록 하는 M-VCO
    를 더 포함하는 위상고정루프.
  3. 제1항에 있어서,
    상기 R-VCO는,
    상기 M-VCO와 동일한 구조를 갖고, 기준신호(SREF)의 주파수를 체배시키기 위해 사용되는
    위상고정루프.
  4. 제3항에 있어서,
    상기 R-VCO는,
    상기 기준신호(SREF)가 하이(High)인 동안만 출력신호를 출력함으로써, 주파수 체배수와 관계없이 상기 R-VCO의 출력신호(SILFM)의 위상이 기준신호(SREF)에 동기화되는
    위상고정루프.
  5. 제3항에 있어서,
    상기 R-VCO의 출력신호(SILFM) 및 상기 M-VCO의 출력신호(SVCO)가 같은 주파수 대역을 가짐으로써 상기 PG-ILFM PD에서 감지되는 위상 오차 정보의 손실없이 출력되어 위상 오차 감지 이득을 증가시키는
    위상고정루프.
  6. 제1항에 있어서,
    상기 기준신호(SREF)가 로우(Low)인 동안의 상기 PG-ILFM PD의 무의미한 정보 출력에 의한 스퍼(Spur)를 감소시키기 위해 리샘플링을 수행하는 리샘플러(Resampler)
    를 더 포함하는 위상고정루프.
  7. 제1항에 있어서,
    상기 PG-ILFM PD의 R-VCO 및 M-VCO 사이의 주파수 편차를 제거하기 위한 FOC(Frequency Offset Canceller)
    를 더 포함하는 위상고정루프.
  8. 제7항에 있어서,
    상기 FOC는,
    상기 기준신호(SREF)가 하이(High)인 동안 상기 위상고정루프의 위상고정을 위한 리샘플링 동작과 서로 다른 위상에서 번갈아가며 동작하는
    위상고정루프.
  9. 제8항에 있어서,
    상기 FOC는,
    상기 위상고정을 위한 리샘플링 동작 후, 상기 R-VCO의 주파수 옵셋을 감소시키기 위한 리샘플링을 수행하는
    위상고정루프.
  10. 제6항에 있어서,
    상기 리샘플러의 출력신호에 비례하는 전류를 생성하여 상기 M-VCO의 제어 전압을 조절하는 gm 증폭기(gm amplifier)
    를 더 포함하는 위상고정루프.
  11. 파워게이팅 인젝션 락킹 주파수 체배기(Power-Gating Injection-Locked Frequency Multiplier; PG-ILFM) 기반의 위상 감지기(Phase Detector; PD)인 PG-ILFM PD를 포함하는 위상고정루프의 동작 방법에 있어서,
    상기 PG-ILFM PD의 레블리카 전압제어 발진기(Replica Voltage Controlled Oscillator; R-VCO)가 기준신호(SREF)에 따라 입력신호의 공급 및 차단을 반복하여 출력신호(SILFM)를 출력하는 단계; 및
    상기 PG-ILFM PD의 FSPD(Fundamental Sampling Phase Detector)가 샘플링을 위한 기준신호로서 상기 R-VCO의 출력신호(SILFM)를 입력 받아 메인 VCO(Main Voltage Controlled Oscillator; M-VCO)의 위상 오차를 감지하는 단계
    를 포함하는 위상고정루프의 동작 방법.
  12. 제11항에 있어서,
    상기 PG-ILFM PD의 R-VCO가 기준신호(SREF)에 따라 입력신호의 공급 및 차단을 반복하여 출력신호(SILFM)를 출력하는 단계는,
    기준신호(SREF)의 주파수를 체배시키기 위해 상기 M-VCO와 동일한 구조를 갖는 R-VCO를 사용하는
    위상고정루프의 동작 방법.
  13. 제11항에 있어서,
    상기 PG-ILFM PD의 FSPD가 위상 오차를 감지하도록 M-VCO의 최종 출력신호를 피드백 받는 단계
    를 더 포함하는 위상고정루프의 동작 방법.
  14. 제12항에 있어서,
    상기 R-VCO는 상기 기준신호(SREF)가 하이(High)인 동안만 출력신호를 출력함으로써, 주파수 체배수와 관계없이 상기 R-VCO의 출력신호(SILFM)의 위상을 기준신호(SREF)에 동기화시키는
    위상고정루프의 동작 방법.
  15. 제12항에 있어서,
    상기 R-VCO의 출력신호(SILFM) 및 상기 M-VCO의 출력신호(SVCO)가 같은 주파수 대역을 가짐으로써 상기 PG-ILFM PD에서 감지되는 위상 오차 정보의 손실없이 출력되어 위상 오차 감지 이득을 증가시키는
    위상고정루프의 동작 방법.
  16. 제11항에 있어서,
    상기 기준신호(SREF)가 로우(Low)인 동안의 상기 PG-ILFM PD의 무의미한 정보 출력에 의한 스퍼(Spur)를 감소시키기 위해 리샘플러(Resampler)를 통해 리샘플링을 수행하는 단계
    를 더 포함하는 위상고정루프의 동작 방법.
  17. 제11항에 있어서,
    FOC(Frequency Offset Canceller)를 통해 상기 PG-ILFM PD의 R-VCO 및 M-VCO 사이의 주파수 편차를 제거하는 단계
    를 더 포함하는 위상고정루프의 동작 방법.
  18. 제17항에 있어서,
    상기 FOC를 통해 상기 PG-ILFM PD의 R-VCO 및 M-VCO 사이의 주파수 편차를 제거하는 단계는,
    상기 기준신호(SREF)가 하이(High)인 동안 상기 위상고정루프의 위상고정을 위한 리샘플링 동작과 서로 다른 위상에서 번갈아가며 동작하는
    위상고정루프의 동작 방법.
  19. 제18항에 있어서,
    상기 위상고정을 위한 리샘플링 동작 후, 상기 R-VCO의 주파수 옵셋을 감소시키기 위한 리샘플링을 수행하는
    위상고정루프의 동작 방법.
  20. 제16항에 있어서,
    gm 증폭기(gm amplifier)를 통해 상기 리샘플러의 출력신호에 비례하는 전류를 생성하여 상기 M-VCO의 제어 전압을 조절하는 단계
    를 더 포함하는 위상고정루프의 동작 방법.
KR1020220004049A 2022-01-11 2022-01-11 파워게이팅 인젝션 락킹 주파수 체배기 기반의 위상 감지기를 이용한 초저잡음 저전력 w/d-밴드 위상고정루프 KR20230108525A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220004049A KR20230108525A (ko) 2022-01-11 2022-01-11 파워게이팅 인젝션 락킹 주파수 체배기 기반의 위상 감지기를 이용한 초저잡음 저전력 w/d-밴드 위상고정루프
US17/720,257 US11895218B2 (en) 2022-01-11 2022-04-13 Ultra-low jitter low-power W/D-band phase-locked loop using power-gating injection-locked frequency multiplierbased phase detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220004049A KR20230108525A (ko) 2022-01-11 2022-01-11 파워게이팅 인젝션 락킹 주파수 체배기 기반의 위상 감지기를 이용한 초저잡음 저전력 w/d-밴드 위상고정루프

Publications (1)

Publication Number Publication Date
KR20230108525A true KR20230108525A (ko) 2023-07-18

Family

ID=87069167

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220004049A KR20230108525A (ko) 2022-01-11 2022-01-11 파워게이팅 인젝션 락킹 주파수 체배기 기반의 위상 감지기를 이용한 초저잡음 저전력 w/d-밴드 위상고정루프

Country Status (2)

Country Link
US (1) US11895218B2 (ko)
KR (1) KR20230108525A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170047480A (ko) 2015-10-22 2017-05-08 삼성전자주식회사 위상 고정 루프의 출력의 락을 감지하는 클록 및 데이터 복원 회로

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100326310B1 (ko) * 2000-07-13 2002-03-08 윤종용 이동통신 단말기에서 전압제어 발진기의 제어 장치 및 방법
US6680654B2 (en) * 2001-10-24 2004-01-20 Northrop Grumman Corporation Phase locked loop with offset cancellation
US6900675B2 (en) * 2003-09-02 2005-05-31 Standard Microsystems Corporation All digital PLL trimming circuit
US7898344B2 (en) * 2006-09-12 2011-03-01 Fujitsu Limited Phase-locked oscillator and multi-radar system using same
US7940130B2 (en) * 2009-05-22 2011-05-10 Agilent Technologies, Inc. Frequency generator and method of frequency generation with multiple sampling phase detectors
US8373481B2 (en) * 2010-12-20 2013-02-12 National Semiconductor Corporation Spur reduction technique for sampling PLL's
US8432200B1 (en) * 2012-01-05 2013-04-30 Freescale Semiconductor, Inc. Self-tracking adaptive bandwidth phase-locked loop

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170047480A (ko) 2015-10-22 2017-05-08 삼성전자주식회사 위상 고정 루프의 출력의 락을 감지하는 클록 및 데이터 복원 회로

Also Published As

Publication number Publication date
US20230224138A1 (en) 2023-07-13
US11895218B2 (en) 2024-02-06

Similar Documents

Publication Publication Date Title
US6580329B2 (en) PLL bandwidth switching
US7728631B2 (en) Phase frequency detector with pulse width control circuitry
US10057050B2 (en) Signal recovery circuit, electronic device, and signal recovery method
US6909329B2 (en) Adaptive loop bandwidth circuit for a PLL
US8183936B2 (en) Phase-locked loop frequency synthesizer and loop locking method thereof
US8975924B2 (en) Phase frequency detector circuit
JP3555608B2 (ja) フェイズロックドループ回路及びクロック再生回路
CN113497620A (zh) 时钟数据恢复电路和多路复用器电路
Liao et al. A low-noise inductor-less fractional-N sub-sampling PLL with multi-ring oscillator
TWI484758B (zh) 壓控振盪器之控制電路、壓控振盪器之控制方法、快速相位收斂之鎖相迴路及快速相位收斂之鎖相方法
KR20080014829A (ko) 루프 필터 크기 감소를 위한 방법 및 장치
US8456205B2 (en) Phase-frequency comparator and serial transmission device
Ji et al. A 2.4-GHz Sub-Sampling PLL With an Adaptive and No Power Contribution FLL Achieving 103.58 fs rms Jitter and− 257.8 dB FOM
US8432191B2 (en) Phase-locked loop having high-gain mode phase-frequency detector
KR20230108525A (ko) 파워게이팅 인젝션 락킹 주파수 체배기 기반의 위상 감지기를 이용한 초저잡음 저전력 w/d-밴드 위상고정루프
JP4405711B2 (ja) 周波数シンセサイザのサイクル・スリップを低減する方法および装置
KR102392119B1 (ko) 위상 회전자를 이용한 분수 서브 샘플링 위상 고정 루프
US20090289674A1 (en) Phase-locked loop
JP6513535B2 (ja) 自己注入位相同期回路
US6549598B1 (en) Clock signal extraction circuit
US9000849B2 (en) Continuous phase adjustment based on injection locking
KR101430796B1 (ko) 주파수 배수 기능을 제공하는 위상 주파수 검출기, 상기 위상 주파수 검출기를 포함하는 위상 고정 루프 및 클락 및 데이터 복원 회로
KR20160076644A (ko) 서브 샘플링 위상 고정 루프를 기반으로 한 확산 스펙트럼 클럭 발생기 및 그의 자동 캘리브레이션 방법
Guo et al. Short locking time Phase-Locked Loop based on adaptive bandwidth control
Zhang et al. A 0.006-mm 2 6-to-20-Gb/s NRZ Bang-Bang Clock and Data Recovery Circuit With Dual-Path Loop

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right