KR20230107875A - 디바이스 제조 동안 다층 스택들의 피드포워드 제어 - Google Patents

디바이스 제조 동안 다층 스택들의 피드포워드 제어 Download PDF

Info

Publication number
KR20230107875A
KR20230107875A KR1020237020900A KR20237020900A KR20230107875A KR 20230107875 A KR20230107875 A KR 20230107875A KR 1020237020900 A KR1020237020900 A KR 1020237020900A KR 20237020900 A KR20237020900 A KR 20237020900A KR 20230107875 A KR20230107875 A KR 20230107875A
Authority
KR
South Korea
Prior art keywords
layer
thickness
target
multilayer stack
substrate
Prior art date
Application number
KR1020237020900A
Other languages
English (en)
Inventor
프리야다르시 판다
레이 리안
레오나르드 마이클 테데스키
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20230107875A publication Critical patent/KR20230107875A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/0464—Convolutional networks [CNN, ConvNet]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G06N3/084—Backpropagation, e.g. using gradient descent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Biophysics (AREA)
  • Computational Linguistics (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Data Mining & Analysis (AREA)
  • General Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Artificial Intelligence (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

기판 상에 다층 스택을 형성하는 방법은: 기판 상에 다층 스택의 제1 층을 증착하기 위한 제1 증착 프로세스를 사용하여 제1 프로세스 챔버에서 기판을 프로세싱하는 단계; 제1 프로세스 챔버로부터 기판을 제거하는 단계; 광학 센서를 사용하여 제1 층의 제1 두께를 측정하는 단계; 제1 층의 제1 두께에 기초하여, 다층 스택의 제2 층에 대한 타겟 제2 두께를 결정하는 단계; 제2 층에 대한 제2 타겟 두께를 달성할 제2 증착 프로세스에 대한 하나 이상의 프로세스 파라미터 값들을 결정하는 단계; 및 제1 층 위에 대략 타겟 제2 두께를 갖는 다층 스택의 제2 층을 증착하기 위해 하나 이상의 프로세스 파라미터 값들을 갖는 제2 증착 프로세스를 사용하여 제2 프로세스 챔버에서 기판을 프로세싱하는 단계를 포함한다.

Description

디바이스 제조 동안 다층 스택들의 피드포워드 제어
[0001] 본 개시내용의 실시예들은 디바이스 제조 동안 다층 스택의 피드포워드 제어에 관한 것이다. 실시예들은 부가적으로, 다중 프로세스 제조 시퀀스의 업스트림 프로세스들 후에 수행되는 광학 측정들에 기초하는 다중 프로세스 제조 시퀀스 내 다운스트림 프로세스들의 피드포워드 제어에 관한 것이다.
[0002] 기판 상에 컴포넌트들을 형성하기 위한 제조 프로세스 시퀀스를 개발하기 위해, 엔지니어들은 하나 이상의 DoE(designs of experiment)들을 수행하여 제조 프로세스 시퀀스에서 수행될 프로세스들의 시퀀스 내 각각의 프로세스에 대한 프로세스 파라미터 값들을 결정한다. DoE들에 대해, 일반적으로 각각의 제조 프로세스에 대해 상이한 프로세스 파라미터 값들을 사용하여 기판들을 프로세싱함으로써 제조 프로세스들 각각에 대해 다수의 상이한 프로세스 파라미터 값들이 테스트된다. 제조 프로세스 시퀀스들 동안 증착 및/또는 에칭된 하나 이상의 층들을 포함하는 디바이스들 또는 컴포넌트들은 그 후 최종 라인(end-of-line)에서 테스트되며, 여기서 최종 라인은 컴포넌트 또는 디바이스의 완성에 대응한다. 이러한 테스트는 하나 이상의 최종 라인 성능 메트릭 값들이 결정되게 한다. DoE(들)의 결과는 제조 프로세스 시퀀스 내 제조 프로세스들의 하나 이상의 프로세스 파라미터들에 대한 타겟 프로세스 파라미터 값들을 결정하고 그리고/또는 제조 프로세스 시퀀스 내 제조 프로세스들 중 하나 이상에 의해 증착 및/또는 에칭된 층들에 대한 타겟 층 속성들(본원에서 막 속성들로서 또한 지칭됨)을 결정하는 데 사용될 수 있다.
[0003] 일단 타겟 프로세스 파라미터 값들 및/또는 타겟 층 속성들이 결정되면, 기판들은 제조 프로세스 시퀀스에 따라 프로세싱될 것이며, 여기서 미리결정된 프로세스 파라미터 값들 및/또는 DoE들의 결과에 기초하여 결정된 층 속성들이 제조 프로세스 시퀀스 내 각각의 프로세스에 대해 사용된다. 그 후, 엔지니어는 프로세싱된 기판들이 DoE들 동안 프로세싱된 기판들의 속성들과 유사한 속성들을 가질 것으로 예상하고, 추가로, 제조 프로세스 시퀀스에 의해 형성된 층들을 포함하는 제조된 디바이스들 또는 컴포넌트들이 타겟 최종 라인 성능 메트릭 값들을 가질 것으로 예상한다. 그러나 DoE 동안 결정된 막 속성들과 제품 기판들 상의 막들의 속성들 사이에 종종 변동이 있으며, 이는 최종 라인 성능 메트릭 값들에 대한 변화들을 초래한다. 부가적으로, 각각의 프로세스 챔버는 다른 프로세스 챔버들과 약간 상이할 수 있으며, 상이한 막 속성들을 갖는 막들을 생성할 수 있다. 더욱이, 프로세스 챔버들은 시간이 지남에 따라 변할 수 있어, 동일한 프로세스 레시피가 사용되더라도 이러한 프로세스 챔버들에 의해 생성된 막들이 또한 시간이 지남에 따라 변하게 한다.
[0004] 본원에서 설명된 실시예들 중 일부는 적어도 하나의 이송 챔버, 적어도 하나의 이송 챔버에 연결된 제1 프로세스 챔버, 적어도 하나의 이송 챔버에 연결된 제2 프로세스 챔버, 제1 층이 기판 상에 증착된 후 제1 층 상에서 광학 측정을 수행하도록 구성된 광학 센서, 및 제1 프로세싱 챔버, 제2 프로세싱 챔버, 이송 챔버 또는 광학 센서 중 적어도 하나에 동작 가능하게 연결된 컴퓨팅 디바이스를 포함하는 기판 프로세싱 시스템을 커버한다. 제1 프로세스 챔버는 기판 상에 다층 스택의 제1 층을 증착하기 위해 제1 프로세스를 수행하도록 구성되고, 제2 프로세스 챔버는 기판 상에 다층 스택의 제2 층을 증착하기 위해 제2 프로세스를 수행하도록 구성된다. 컴퓨팅 디바이스는 제1 프로세스가 기판 상에서 수행된 후 제1 층의 제1 광학 측정을 수신하고 ― 제1 광학 측정은 제1 층의 제1 두께를 표시함 ―; 제1 층의 제1 두께에 기초하여, 다층 스택의 제2 층에 대한 타겟 제2 두께를 결정하고; 그리고 제2 프로세스 챔버로 하여금 제1 층 상에 대략 타겟 제2 두께를 갖는 제2 층을 증착하기 위한 제2 프로세스를 수행하게 한다.
[0005] 부가적인 또는 관련된 실시예들에서, 방법은 기판 상에 다층 스택의 제1 층을 증착하기 위한 제1 증착 프로세스를 사용하여 제1 프로세스 챔버에서 기판을 프로세싱하는 단계; 제1 프로세스 챔버로부터 기판을 제거하는 단계; 광학 센서를 사용하여 제1 층의 제1 두께를 측정하는 단계; 제1 층의 제1 두께에 기초하여, 다층 스택의 제2 층에 대한 타겟 제2 두께를 결정하는 단계; 제2 층에 대한 제2 타겟 두께를 달성할 제2 증착 프로세스에 대한 하나 이상의 프로세스 파라미터 값들을 결정하는 단계; 및 제1 층 위에 대략 타겟 제2 두께를 갖는 다층 스택의 제2 층을 증착하기 위해 하나 이상의 프로세스 파라미터 값들을 갖는 제2 증착 프로세스를 사용하여 제2 프로세스 챔버에서 기판을 프로세싱하는 단계를 포함한다.
[0006] 일부 실시예들에서, 방법은 복수의 데이터 항목들을 포함하는 트레이닝 데이터세트를 수신하거나 생성하는 단계 ― 복수의 데이터 항목들의 각각의 데이터 항목은 다층 스택의 복수의 층들에 대한 층 두께와 다층 스택을 포함하는 디바이스에 대한 최종 라인 성능 메트릭 값의 조합을 포함함 ―; 및 트레이닝 데이터세트에 기초하여, 다층 스택의 단일 층의 두께 또는 적어도 2개의 층들의 두께를 입력으로서 수신하고, 다층 스택의 단일 잔여 층의 타겟 두께, 다층 스택의 적어도 2개의 잔여 층들에 대한 타겟 두께 또는 다층 스택을 포함하는 디바이스에 대한 예측된 최종 라인 성능 메트릭 값 중 적어도 하나를 출력하도록 기계 학습 모델을 트레이닝하는 단계를 포함한다.
[0007] 본 개시내용의 이들 및 다른 양상들에 따라, 다수의 다른 특징들이 제공된다. 본 개시내용의 다른 특징들 및 양상들은 다음의 상세한 설명, 청구항들, 및 첨부 도면들로부터 더 완전히 명백하게 될 것이다.
[0008] 본 개시내용은, 유사한 참조부호들이 유사한 엘리먼트들을 표시하는 첨부 도면들의 도들에서 제한적인 것이 아니라 예로서 예시된다. 본 개시내용에서 "실시예" 또는 "일 실시예"에 대한 상이한 참조들은 반드시 동일한 실시예를 참조하는 것은 아니며, 그러한 참조들은 적어도 하나를 의미한다는 것이 유의되어야 한다.
[0009] 도 1a는 일 실시예에 따른 제1 예시적인 제조 시스템의 개략적인 평면도이다.
[0010] 도 1b는 일 실시예에 따른 제2 제조 시스템의 개략적인 평면도이다.
[0011] 도 2a는 일 실시예에 따라 DRAM 비트 라인 형성 프로세스에서 하나 이상의 프로세스들의 피드포워드 제어를 수행하는 방법에 대한 흐름도이다.
[0012] 도 2b는 일 실시예에 따라 폴리 플러그, DRAM 비트 라인 스택 및 하드 마스크 층을 포함하는 기판의 일부의 개략적인 측면도를 도시한다.
[0013] 도 3은 본 개시내용의 일 양상에 따라 클러스터 도구에서 기판 상의 층들의 두께를 측정하기 위한 시스템(300)의 단순화된 측면도를 예시한다.
[0014] 도 4는 일 실시예에 따른, 프로세스 시퀀스 내 하나 이상의 이미 수행된 프로세스들로부터 생성된 막들의 광학 측정들에 기초하여 다층 스택에 대한 프로세스 시퀀스 내 하나 이상의 다운스트림 프로세스들의 피드포워드 제어를 수행하는 방법에 대한 흐름도이다.
[0015] 도 5는 일 실시예에 따른, 하나 이상의 이미 수행된 증착 프로세스들로부터 생성된 막들의 광학 측정들에 기초하여 프로세스 시퀀스 내 다운스트림 에칭 프로세스의 피드포워드 제어를 수행하는 방법에 대한 흐름도이다.
[0016] 도 6은 일 실시예에 따른, 프로세스 시퀀스 내 하나 이상의 이미 수행된 프로세스들로부터 생성된 막들의 광학 측정들에 기초하여 프로세스 시퀀스 내 하나 이상의 다운스트림 프로세스들의 피드포워드 제어를 수행하는 방법에 대한 흐름도이다.
[0017] 도 7은 프로세스 시퀀스 내 하나 이상의 프로세스들에 의해 형성된 하나 이상의 층들의 광학 측정들에 기초하여 프로세스 시퀀스 내 다운스트림 프로세스들을 제어하는 데 사용되는 기계 학습 모델의 트레이닝을 업데이트하는 방법에 대한 흐름도이다.
[0018] 도 8은 일 실시예에 따라 기판 상에 하나 이상의 층들을 형성하는 제조 프로세스 시퀀스와 연관된 DoE(design of experiment)들을 수행하는 방법에 대한 흐름도이다.
[0019] 도 9는 일 실시예에 따른, 제조 프로세스 시퀀스 내 하나 이상의 프로세스들에 의해 형성된 하나 이상의 층들의 두께 값들에 기초하여, 하나 이상의 잔여 층들의 타겟 두께들, 하나 이상의 층들을 형성하기 위한 프로세스 파라미터 값들 및/또는 최종 라인 성능 메트릭 값들을 결정하기 위해 모델을 트레이닝하는 방법에 대한 흐름도이다.
[0020] 도 10은 컴퓨팅 디바이스의 예시적인 형태로 기계의 도식적 표현을 예시하며, 그 기계 내에서, 기계로 하여금 본원에서 논의되는 방법들 중 임의의 하나 이상을 수행하게 하기 위한 명령들의 세트가 실행될 수 있다.
[0021] 본원에서 설명된 실시예들은 제조 프로세스 시퀀스 내 하나 이상의 이미 수행된 프로세스들에 의해 형성된 하나 이상의 층들의 두께 측정들에 기초하여 제조 프로세스 시퀀스 내 아직 수행되지 않은 하나 이상의 프로세스들의 피드포워드 제어를 수행하는 방법들에 관한 것이다. 일 실시예에서, 다층 스택의 하나 이상의 이미 형성된 층들의 두께들은 다층 스택에 대해 형성될 하나 이상의 잔여 층들의 타겟 두께들 및/또는 타겟 두께들을 달성하기 위한 프로세스 파라미터 값들을 결정하는 데 사용된다. 일 실시예에서, 기판 상에 하나 이상의 이미 형성된 층들의 두께들은 하나 이상의 이미 증착된 층들을 에칭하기 위해 수행될 에칭 프로세스에 대해 사용할 타겟 프로세스 파라미터 값들을 결정하는 데 사용된다. 실시예들에서, 하나 이상의 층들의 두께들에 기초하여, 형성될 부가적인 층(들)의 두께들, 부가적인 층(들)을 형성하기 위해 사용될 프로세스 파라미터 값들, 이미 증착된 층(들)을 에칭하는 데 사용될 프로세스 파라미터 값들 및/또는 층 또는 층들을 포함하는 디바이스 또는 컴포넌트에 대한 예측된 최종 라인 성능 메트릭 값을 결정하기 위해 트레이닝된 기계 학습 모델이 사용된다. 실시예들은 또한, 하나 이상의 층 두께들의 입력에 기초하여, 형성될 부가적인 층(들)의 두께, 부가적인 층(들)을 형성하기 위해 사용될 프로세스 파라미터 값들, 이미 형성된 층(들)을 에칭하는 데 사용될 프로세스 파라미터 값들 및/또는 층 또는 층들을 포함하는 디바이스 또는 컴포넌트에 대한 예측된 최종 라인 성능 메트릭 값을 결정하기 위해 기계 학습 모델을 트레이닝하는 것을 커버한다. 트레이닝될 수 있는 기계 학습 모델들의 예들은 선형 회귀 모델(linear regression model)들, 가우시안 회귀 모델(Gaussian regression model)들 및 신경망들 이를테면, 컨볼루션 신경망(convolutional neural network)들을 포함한다.
[0022] 종래에, 제조 프로세스 시퀀스(예컨대, 증착 프로세스들 및/또는 에칭 프로세스들의 시퀀스를 포함함) 내 각각의 제조 프로세스의 프로세스 파라미터에 대한 레시피 세트 포인트(recipe set point)들을 결정하기 위해 일회성 DoE가 수행된다. 일단 레시피 세트 포인트들이 제조 프로세스 시퀀스 내 프로세스들 각각에 대해 구성되면, 제조 프로세스 시퀀스 내 프로세스에 대한 레시피를 실행하는 각각의 프로세스 챔버는 해당 프로세스에 대한 결정된 프로세스 파라미터 세트 포인트들을 사용하고, DoE 당시 결정된 막 품질 및 막 속성들이 제조 프로세스 시퀀스에 대해 달성된다는 가정이 이루어진다. 그러나 종종 프로세스 챔버들 사이의 변동들이 존재하고 그리고/또는 프로세스 챔버들의 프로세스 파라미터들이 시간이 지남에 따라 드리프트한다. 그러한 변동들 및/또는 드리프트는 그러한 프로세스 챔버들로 하여금, 프로세스 레시피에서 실제로 세팅되는 것들과 상이한 프로세스 파라미터 값들을 달성하게 한다. 예컨대, 제조 프로세스를 위한 프로세스 레시피는 200℃까지의 타겟 온도를 포함할 수 있지만, 제1 프로세스 챔버는 200℃로 세팅될 때 실제로 205℃의 실제 온도를 달성할 수 있다. 부가적으로, 제2 프로세스 챔버는 200℃로 세팅될 때 실제로 196℃의 실제 온도를 달성할 수 있다. 프로세스 레시피의 미리 결정된 프로세스 파라미터 값들로부터의 이러한 편차들은 제조 프로세스를 사용하여 증착된 막의 하나 이상의 속성들이 타겟 속성들과 달라지게 할 수 있다. 예컨대, 동일한 증착 프로세스를 수행하는 2개의 상이한 챔버들은 상이한 두께들의 층들을 형성할 수 있고, 여기서 제1 기판 상의 층은 타겟 두께를 초과하는 두께를 가질 수 있고 제2 기판 상의 층은 타겟 두께 미만인 두께를 가질 수 있다. 층은 궁극적으로 형성되는 디바이스에 대한 다층 스택의 일 층일 수 있으며, 막의 속성들의 이러한 변화들은 궁극적으로 형성되는 디바이스들에 해로운 영향을 미칠 수 있다.
[0023] 다층 스택의 경우, 다층 스택의 제1 층의 두께가 타겟 두께에서 벗어나는 경우, 이러한 편차는 다층 스택을 포함하는 디바이스에 해로운 영향을 미칠 수 있다. 그러나 다층 스택의 추가 층들이 증착되기 전에 두께 편차가 검출되는 경우, 그러한 추가 층들 중 하나 이상의 타겟 두께들이 조정되어 최종 다층 스택으로 하여금, 제1 층이 그의 타겟 두께를 가질 경우 다층 스택이 가졌을 최종 라인 성능 메트릭 값들과 유사한 최종 라인 성능 메트릭 값들을 갖게 할 수 있다. 유사하게, 다층 스택 내 처음 2개의 층들 중 하나 이상이 추가 층들이 증착되기 전에 타겟 두께에서 벗어난 두께들을 갖는 것으로 검출되는 경우, 다층 스택을 포함하는 디바이스의 최종 라인 성능을 개선하기 위해 다층 스택 내 하나 이상의 잔여 층들에 대한 타겟 두께들을 조정하는 데 이 정보가 사용될 수 있다. 실시예들에서, 광학 센서는 이송 챔버, 로드 록 또는 비아에 배치되고 증착 프로세스들 후에 증착된 층들의 두께를 측정하는 데 사용된다. 그 후 측정된 두께들은 향후 프로세스를 조정하는 데 사용될 수 있으며, 이는 증착된 층들을 포함하는 디바이스의 최종 라인 성능을 증가시키는 방식으로 기존 층들을 에칭하고 그리고/또는 부가적인 층들을 증착할 것이다.
[0024] 일 예에서, 본원에서의 실시예들에서 설명된 시스템 및 방법은 DRAM 비트 라인 스택에서 하나 이상의 층들의 피드포워드 제어를 제공하는 데 사용될 수 있다. DRAM 비트 라인 스택은 배리어 금속 층, 배리어 층 및 비트 라인 금속 층을 포함할 수 있다. 감지 마진은 배리어 금속 층, 배리어 층 및 비트 라인 금속 층 각각의 두께에 의존할 수 있다. 기계 학습 모델은 배리어 금속 층 두께 및/또는 배리어 층 두께를 입력으로서 수신하도록 트레이닝될 수 있고 그리고 타겟 배리어 층 두께 및/또는 비트 라인 금속 층 두께를 출력할 수 있다. 기계 학습 모델은 부가적으로, 배리어 금속 층, 배리어 층 및 비트 라인 금속 층을 포함하는 DRAM 비트 라인 스택에 대한 예측된 감지 마진을 입력 및/또는 출력 두께 값들로 출력할 수 있다. 따라서 각각의 층이 형성된 후 DRAM 비트 라인 스택의 층들의 두께들을 측정함으로써, 다음 층(들)을 형성하는 데 사용되는 프로세스는 이미 형성된 층들이 해당 층들의 타겟 두께로부터 임의의 편차가 있는 경우 올바르게 조정될 수 있다. 이러한 조정들은 DRAM 비트 라인 스택을 포함하는 DRAM 메모리 모듈에 대한 감지 마진을 개선할 수 있다. 동일한 기법은 또한 디바이스들의 전기적 속성들과 같은 다른 최종 라인 성능 메트릭들을 개선하기 위해 임의의 다른 유형의 다층 스택에도 작동한다.
[0025] 실시예들에서, 컴퓨팅 디바이스는 다층 스택의 층들을 분석하고 스택 레벨 최적화를 수행한다. 스택 레벨 정보는 예컨대, 다층 스택들을 포함하는 디바이스들에 대한 PPAC(power performance area and cost)를 최적화하는 데 사용될 수 있다. 하나 이상의 이전 유닛 프로세스들로부터의 정보를 사용하여 하나의 유닛 프로세스에 대해 피드포워드 판단들이 내려질 수 있다. 프로세싱 로직은 하나 이상의 형성된 ML 모델들에 대한 입력으로서 다수의 유닛 프로세스들로부터의 복잡한 스펙트럼들을 사용하여, 개별 프로세스들의 최적화와 대조적으로, 전체 스택의 거동의 최적화를 가능하게 할 수 있다.
[0026] 이제 도면들을 참조하면, 도 1a는 본 개시내용의 적어도 일부 실시예들에 따라, 기판 제조, 예컨대, 포스트 폴리 플러그 제조(post poly plug fabrication), DRAM 비트 라인 형성, 3차원(3D) NAND 형성(예컨대, ONON 게이트 형성 및/또는 OPOP 게이트 형성) 등을 위해 구성된 클러스터 도구(100)(시스템 또는 제조 시스템으로써 또한 지칭됨)의 다이어그램이다. 클러스터 도구(100)는 하나 이상의 VTM(vacuum transfer chamber)들(101, 102), 팩토리 인터페이스(104), 복수의 프로세싱 챔버들/모듈들(106, 108, 110, 112, 114, 116 및 118), 및 프로세스 제어기(120)(제어기)를 포함한다. 서버 컴퓨팅 디바이스(145)는 또한 클러스터 도구(100)에(예컨대, 클러스터 도구(100)의 제어기(120)에) 연결될 수 있다. 도 1a에 도시된 바와 같이 하나 초과의 VTM을 갖는 실시예들에서, 하나의 VTM으로부터 다른 VTM으로의 진공 이송을 용이하게 하도록 하나 이상의 통과 챔버들(비아들로서 지칭됨)이 제공될 수 있다. 도 1a에 도시된 것과 일치하는 실시예들에서, 2개의 통과 챔버들이 제공될 수 있다(예컨대, 통과 챔버(140) 및 통과 챔버(142)).
[0027] 팩토리 인터페이스(104)는 클러스터 도구(100)를 사용하여 프로세싱될 하나 이상의 기판들을 예컨대, FOUP(front opening unified pod) 또는 다른 적합한 기판 포함 박스 또는 캐리어로부터 받도록 구성된 로딩 포트(122)를 포함한다. 로딩 포트(122)는 하나 이상의 기판들을 로딩하기 위해 사용될 수 있는 하나 또는 다수의 로딩 영역들(124a-124c)을 포함할 수 있다. 3개의 로딩 영역들이 도시된다. 그러나 더 많거나 더 적은 로딩 영역들이 사용될 수 있다.
[0028] 팩토리 인터페이스(104)는 로딩 포트(122) 내로 로딩된 기판을 이송하는 데 사용되는 ATM(atmospheric transfer module)(126)을 포함한다. 보다 구체적으로, ATM(126)은 ATM(126)을 로딩 포트(122)에 연결하는 도어들(135)(가상선으로 도시됨, 슬릿 밸브들로서 또한 지칭됨)를 통해, 로딩 영역들(124a-124c)로부터 ATM(126)으로 기판을 이송하도록 구성된 하나 이상의 로봇 암들(128)(가상선으로 도시됨)을 포함한다. 전형적으로, 개개의 로딩 포트로부터 ATM(126)으로의 기판 이송을 허용하기 위해 각각의 로딩 포트(124a-124c)에 대해 하나의 도어가 있다. 로봇 암(128)은 또한 ATM(126)을 에어 록(air lock)들(130a, 130b)에 연결하는 도어들(132)(가상선으로 도시됨, 각각의 로드 록에 대해 하나씩)를 통해 ATM(126)으로부터 로드 록들(130a, 130b)로 기판을 이송하도록 구성된다. 로드 록들의 수는 2개보다 많거나 적을 수 있지만, 단지 예시만을 위해, 2개의 로드 록들(130a 및 130b)이 도시되며, 각각의 로드 록은 자신을 ATM(126)에 연결하기 위한 도어를 갖는다. 로드 록들(130a-b)은 배치 로드 록들일 수 있거나 아닐 수도 있다.
[0029] 로드 록들(130a, 130b)은 제어기(120)의 제어 하에서, 대기압 환경 또는 진공 압력 환경 중 어느 하나에서 유지될 수 있으며, VTM(101, 102)으로/으로부터 이송되는 기판에 대한 중간 또는 임시 홀딩 공간으로서 역할을 한다. VTM(101)은 진공 브레이크 없이, 즉 VTM(102) 및 복수의 프로세싱 챔버들(106, 108) 및 통과 챔버들(140, 142) 내의 진공 압력 환경을 유지하면서, 기판을 로드 록들(130a, 130b)로부터 복수의 프로세싱 챔버들(106, 108)(프로세스 챔버들로서 또한 지칭됨) 중 하나 이상으로 또는 하나 이상의 통과 챔버들(140 및 142)(또한 비아들로서 지칭됨)로 이송하도록 구성된 로봇 암(138)(가상선으로 도시됨)을 포함한다. VTM(102)은 진공 브레이크 없이, 즉 VTM(102) 및 복수의 프로세싱 챔버들(106, 108, 110, 112, 114, 116 및 118) 내의 진공 압력 환경을 유지하면서, 기판을 에어 록들(130a, 130b)로부터 복수의 프로세싱 챔버들(106, 108, 110, 112, 114, 116 및 118) 중 하나 이상으로 이송하도록 구성된 로봇 암(138)(가상선)을 포함한다.
[0030] 특정 실시예들에서, 로드 록들(130a, 130b)은 생략될 수 있고, 제어기(120)는 ATM(126)으로부터 VTM(102)으로 기판을 직접 이동시키도록 구성될 수 있다.
[0031] 도어(134), 예컨대, 슬릿 밸브 도어는 각각의 개별 로드 록(130a, 130b)을 VTM(101)에 연결한다. 유사하게, 예컨대, 슬릿 밸브 도어와 같은 도어(136)는 개개의 프로세싱 모듈이 커플링되는 VTM(예컨대, VTM(101) 또는 VTM(102) 중 어느 하나)에 각각의 프로세싱 모듈을 연결한다. 복수의 프로세싱 챔버들(106, 108, 110, 112, 114, 116 및 118)은 하나 이상의 프로세스들을 수행하도록 구성된다. 프로세싱 챔버들(106, 108, 110, 112, 114, 116 및 118) 중 하나 이상에 의해 수행될 수 있는 프로세스들의 예들은 세정 프로세스들(예컨대, 기판으로부터 표면 산화물을 제거하는 사전-세정 프로세스), 어닐링 프로세스들, (예컨대, 캡 층, 하드 마스크 층, 배리어 층, 비트 라인 금속 층, 배리어 금속 층 등의 증착을 위한) 증착 프로세스들, 에칭 프로세스들 등을 포함한다. 프로세스 챔버들 중 하나 이상에 의해 수행될 수 있는 증착 프로세스들의 예들은 PVD(physical vapor deposition), CVD(chemical vapor deposition), ALD(atomic layer deposition) 등을 포함한다. 프로세스 챔버들 중 하나 이상에 의해 수행될 수 있는 에칭 프로세스들의 예들은 플라즈마 에칭 프로세스들을 포함한다. 하나의 예시적인 실시예에서, 프로세스 챔버들(106, 108, 110, 112, 114, 116 및 118)은 전형적으로 포스트 폴리 플러그 제조 시퀀스 및/또는 DRAM(dynamic random-access memory) 비트 라인 스택 제조 시퀀스와 연관된 프로세스들을 수행하도록 구성된다. 하나의 예시적인 실시예에서, 프로세스 챔버들(106, 108, 110, 112, 114, 116 및 118)은 이를테면, ONON 게이트 또는 OPOP 게이트를 형성하기 위해 전형적으로 3D NAND 형성 시퀀스와 연관된 프로세스를 수행하도록 구성되며, 이는 절연체 및 도체의(예컨대, SiO2 및 SiN의, 또는 SiO2 및 폴리실리콘의) 교번 층들의 다층 스택을 증착하기 위한 프로세스들을 포함할 수 있다.
[0032] 실시예들에서, 클러스터 도구(100)의 컴포넌트들 중 하나 이상은 기판들 상의 층 또는 막 두께들과 같은 속성들을 측정하도록 구성된 광학 센서(147a, 147b)를 포함한다. 일 실시예에서, 광학 센서(147a)는 비아(140)에 배치되고 광학 센서(147b)는 비아(147b)에 배치된다. 대안적으로 또는 부가적으로, 하나 이상의 광학 센서들(147a-b)은 VTM(102) 및/또는 VTM(101) 내에 배치될 수 있다. 대안적으로 또는 부가적으로, 하나 이상의 광학 센서들(147a-b)은 로드 록(130a) 및/또는 로드 록(130b)에 배치될 수 있다. 대안적으로 또는 부가적으로, 하나 이상의 광학 센서들(147a-b)은 프로세스 챔버들(106, 108, 110, 112, 114, 116 및 118) 중 하나 이상에 배치될 수 있다. 광학 센서(들)(147a-b)는 기판들 상에 증착된 층들의 막 두께들을 측정하도록 구성될 수 있다. 일 실시예에서, 광학 센서들(147a-b)은 도 3의 광학 센서(300)에 대응한다. 일부 실시예들에서, 광학 센서(147a-b)는 다층 스택의 각각의 층이 기판 상에 형성된 후에 막 두께를 측정한다. 광학 센서(들)(147a-b)는 제조 프로세스 시퀀스 내 프로세스들 사이에 막 두께를 측정할 수 있고, 제조 프로세스 시퀀스에서 추가 프로세스들을 수행하는 방법에 대한 결정을 알리기 위해 사용될 수 있다. 실시예들에서, 막 두께를 표시하는 광학 측정들은 진공 환경으로부터 기판들을 제거하지 않고 기판들 상에서 수행될 수 있다.
[0033] 제어기(120)(예컨대, 도구 및 장비 제어기)는 클러스터 도구(100)의 다양한 양상들, 예컨대, 프로세싱 챔버들 내 가스 압력, 개별 가스 유동들, 공간 유동 비들, 다양한 프로세스 챔버들 내 플라즈마 전력, 다양한 챔버 컴포넌트들의 온도, 프로세싱 챔버의 RF(radio frequency) 또는 전기적 상태 등을 제어할 수 있다. 제어기(120)는 클러스터 도구(100)의 컴포넌트들 이를테면, 로봇 암들(128, 138), 프로세스 챔버들(106, 108, 110, 112, 114, 116 및 118), 로드 록들(130a-b), 슬릿 밸브 도어들, 광학 센서들(147a-b) 및/또는 하나 이상의 다른 센서들, 및/또는 클러스터 도구(100)의 다른 프로세싱 컴포넌트들 중 임의의 것으로부터 신호들을 수신하고 커맨드를 전송할 수 있다. 따라서 제어기(120)는 프로세싱의 개시 및 중단을 제어할 수 있고, 증착 레이트 및/또는 타겟 층 두께를 조정할 수 있고, 프로세스 온도들을 조정할 수 있고, 증착 조성의 유형 또는 혼합을 조정할 수 있고, 에칭 레이트 등을 조정할 수 있다. 제어기(120)는 추가로, 다양한 센서들(예컨대, 광학 센서들(147a-b))로부터 측정 데이터(예컨대, 광학 측정 데이터)를 수신 및 프로세싱하고 그러한 측정 데이터에 기초하여 판단들을 내릴 수 있다.
[0034] 다양한 실시예들에서, 제어기(120)는 개인용 컴퓨터, 서버 컴퓨터, PLC(programmable logic controller), 마이크로제어기 등과 같은 컴퓨팅 디바이스이고 그리고/또는 이를 포함할 수 있다. 제어기(120)는 마이크로프로세서, 중앙 처리 장치 등과 같은 범용 프로세싱 디바이스들인 하나 이상의 프로세싱 디바이스들을 포함할 수 있다(또는 그 하나 이상의 프로세싱 디바이스들일 수 있음). 보다 구체적으로, 프로세싱 디바이스는 CISC(complex instruction set computing) 마이크로프로세서, RISC(reduced instruction set computing) 마이크로프로세서, VLIW(very long instruction word) 마이크로프로세서, 다른 명령 세트들을 구현하는 프로세서, 또는 명령 세트들의 결합을 구현하는 프로세서들일 수 있다. 프로세싱 디바이스는 또한, 하나 이상의 특수-목적 프로세싱 디바이스들, 예컨대, ASIC(application specific integrated circuit), FPGA(field programmable gate array), DSP(digital signal processor), 네트워크 프로세서 등일 수 있다. 제어기(120)는 데이터 저장 디바이스(예컨대, 하나 이상의 디스크 드라이브들 및/또는 솔리드 스테이트 드라이브들), 메인 메모리, 정적 메모리, 네트워크 인터페이스, 및/또는 다른 컴포넌트들을 포함할 수 있다. 제어기(120)의 프로세싱 디바이스는 본원에서 설명된 방법들 및/또는 실시예들 중 임의의 하나 이상을 수행하기 위한 명령들을 실행할 수 있다. 명령들은 (명령들의 실행 동안) 메인 메모리, 정적 메모리, 보조 저장소 및/또는 프로세싱 디바이스를 포함할 수 있는 컴퓨터 판독 가능 저장 매체 상에 저장될 수 있다.
[0035] 일 실시예에서, 제어기(120)는 피드포워드 엔진(121)을 포함한다. 피드포워드 엔진(121)은 하드웨어, 펌웨어, 소프트웨어, 또는 이들의 조합으로 구현될 수 있다. 피드포워드 엔진(121)은 선택적으로 분광계와 같은 광학 센서에 의해 수행되는 반사 측정(reflectometry)의 결과들을 포함하는 광학 측정 데이터를 수신 및 프로세싱하도록 구성된다. 피드포워드 엔진(121)은 층에 대한 하나 이상의 타겟 두께 값들 및/또는 다른 타겟 속성들을 결정하기 위해 기판 상에 층이 형성된 후 및/또는 기판 상의 층이 에칭된 후에 광학 측정 데이터(예컨대, 반사 측정 신호)를 계산할 수 있다. 피드포워드 엔진(121)은 추가로, 다층 스택의 하나 이상의 부가적인 층들에 대한 업데이트된 타겟 두께들 및/또는 다른 타겟 속성들을 결정할 수 있고, 업데이트된 타겟 두께 및/또는 다른 속성들을 갖는 층들을 형성하기 위한 프로세스에 사용할 타겟 프로세스 파라미터 값들을 결정할 수 있고, 하나 이상의 층들을 에칭하는 데 사용할 프로세스에 대한 타겟 프로세스 파라미터 값들을 결정할 수 있고 그리고/또는 층을 포함하는 디바이스 또는 컴포넌트에 대한 하나 이상의 최종 라인 성능 메트릭 값들을 예측할 수 있다. 측정될 수 있는 최종 라인 성능 메트릭들의 예들은 신호 마진, 수율, 전압, 전력, 디바이스 동작 속도, 디바이스 레이턴시 및/또는 다른 성능 변수들을 포함한다.
[0036] 일 실시예에서, 피드포워드 엔진(121)은 하나 이상의 층들의 막 두께 및/또는 다른 막 속성들을 최종 라인 성능 메트릭에 대한 예측된 값과 상관시킬 수 있는 예측 모델(123)을 포함한다. 예측 모델(123)은 부가적으로 또는 대안적으로, 하나 이상의 이미 증착된 층들에 대한 두께들 및/또는 다른 층 속성들의 입력에 기초하여 증착될 층들에 대한 권장 타겟 층 두께들 및/또는 다른 타겟 층 속성들을 출력할 수 있다. 부가적으로 또는 대안적으로, 예측 모델(123)은 제조 프로세스 시퀀스에서 하나 이상의 아직 수행되지 않은 프로세스들에 대한 프로세스 파라미터들에 대한 타겟 프로세스 파라미터 값들을 출력할 수 있다. 아직 수행되지 않은 프로세스들은 예컨대, 증착 프로세스들 및/또는 에칭 프로세스들일 수 있다. 일 실시예에서, 예측 모델(123)은 신경망, 가우시안 회귀 모델 또는 선형 회귀 모델과 같은 트레이닝된 기계 학습 모델이다.
[0037] 피드포워드 엔진(121)은 하나 이상의 이미 형성된 층들의 측정된 두께들 및/또는 다른 층 속성들을 예측 모델(123)에 입력할 수 있고, 출력으로서 하나 이상의 부가적인 층들에 대한 타겟 두께들 및/또는 다른 타겟 층 속성들, 타겟 두께들을 달성하기 위한 타겟 프로세스 파라미터 값들, 하나 이상의 층들 상에서 수행될 에칭 프로세스에 대한 타겟 프로세스 파라미터 값들 및/또는 최종 라인 성능 메트릭에 대한 예측된 값을 수신할 수 있다. 그 후, 부가적인 층들을 형성하고 그리고/또는 하나 이상의 층들을 에칭하기 위해 수행될 프로세스 레시피들은 예측 모델(123)의 출력에 기초하여 조정될 수 있다. 따라서, 피드포워드 엔진(121)은 제조 프로세스 동안(즉, 최종 라인이 도달되기 전에) 최종 라인 문제들을 예측할 수 있고, 예측된 최종 라인 문제들을 회피하기 위해 제조 프로세스 시퀀스 내 아직 수행되지 않은 프로세스에 대한 하나 이상의 프로세스 레시피들을 추가로 조정할 수 있다.
[0038] 일 예에서, 프로세스 챔버들(106, 108, 110, 112, 114, 116 및 118) 중 제1 프로세스 챔버는 배리어 금속 층을 증착하는 증착 챔버일 수 있고, 프로세스 챔버들 중 제2 프로세스 챔버는 배리어 층을 증착하는 증착 챔버일 수 있고, 프로세스 챔버들 중 제3 프로세스 챔버는 비트 라인 금속 층을 증착하는 챔버일 수 있다. 제조 프로세스 시퀀스는 배리어 금속 층을 증착하기 위한 제1 프로세스 레시피, 배리어 층을 증착하기 위한 제2 프로세스 레시피 및 비트 라인 금속 층을 증착하기 위한 제3 프로세스 레시피를 포함할 수 있다. 프로세스 레시피들 각각은 개개의 프로세스 레시피에 의해 달성될 타겟 층 두께와 연관될 수 있다. 제1 증착 챔버는 배리어 금속 층을 증착하기 위한 프로세스 레시피를 실행할 수 있다. 광학 센서(들)(147a-b)는 배리어 금속 층의 두께를 측정하기 위해 사용될 수 있다. 피드포워드 엔진(121)은 그 후 측정된 두께가 배리어 금속 층에 대한 타겟 두께로부터 벗어난다고 결정할 수 있다. 피드포워드 엔진(121)은 배리어 금속 층의 측정된 두께에 기초하여 배리어 층 및/또는 비트 라인 금속 층에 대한 새로운 타겟 두께를 결정하기 위해 예측 모델(123)을 사용할 수 있다. 예컨대, 배리어 금속 층이 너무 두꺼운 경우, 배리어 층 두께 및/또는 비트 라인 금속 층 두께는 (예컨대, 배리어 층 및 비트 라인 금속 층 타겟 두께들 중 하나 또는 둘 모두를 증가 및/또는 감소시킴으로써) 상응하게 조정될 수 있다. 배리어 층을 형성하기 위한 프로세스 레시피에 대한 새로운 프로세스 파라미터 값들이 결정될 수 있고, 제2 프로세스 챔버는 새로운 타겟 두께를 갖는 배리어 층을 형성하기 위해 조정된 프로세스 레시피를 수행할 수 있다.
[0039] 기판은 배리어 층의 두께를 결정하기 위해 광학 센서(147a-b)에 의해 다시 측정될 수 있다. 배리어 금속 층의 두께 및 배리어 층의 두께는 그 후 타겟 두께로부터의 임의의 편차들을 결정하기 위해 이들 2개의 층들에 대한 타겟 두께와 비교될 수 있다. 임의의 그러한 편차들이 식별되는 경우, 피드포워드 엔진(121)은 비트 라인 금속 층에 대한 타겟 두께를 조정할 수 있다. 피드포워드 엔진(121)은 배리어 금속 층 및 배리어 층의 측정된 두께들에 기초하여 비트 라인 금속 층에 대한 새로운 타겟 두께를 결정하기 위해 예측 모델(123)을 사용할 수 있다. 예컨대, 배리어 금속 층이 너무 두껍고 배리어 층이 너무 얇은 경우, 배리어 층 두께 및/또는 비트 라인 금속 층 두께는 (예컨대, 배리어 층 및 비트 라인 금속 층 타겟 두께들 중 하나 또 는 둘 모두를 증가 및/또는 감소시킴으로써) 상응하게 조정될 수 있다. 금속 비트 라인 층을 형성하기 위한 프로세스 레시피에 대한 새로운 프로세스 파라미터 값들이 결정될 수 있고, 제3 프로세스 챔버는 새로운 타겟 두께를 갖는 금속 비트 라인 층을 형성하기 위해 조정된 프로세스 레시피를 수행할 수 있다.
[0040] 기판은 금속 비트 라인 층의 두께를 결정하기 위해 광학 센서(147a-b)에 의해 다시 측정될 수 있다. 금속 배리어 층, 배리어 층 및 금속 비트 라인 층의 두께들은 그 후 최종 라인 성능 메트릭에 대한 값을 예측하기 위해 피드포워드 엔진(121)에 의해 사용될 수 있다. 예측된 값이 규격으로부터 벗어나는 경우, 최종 검사에 실패할 것으로 예측되는 디바이스 또는 컴포넌트의 제조를 완료하기 위해 부가적인 자원들을 소비하는 대신 기판을 스크랩(scrap)하라는 결정이 내려질 수 있다. 부가적으로 또는 대안적으로, 너무 두껍거나 너무 얇은 층을 증착한 프로세스 챔버는, 최종 라인 성능 메트릭 값이 성능 임계치 미만인 경우 서비스가 중단되고 그리고/또는 유지보수를 위해 스케줄링될 수 있다. 따라서, 피드포워드 엔진(121)은 프로세스 챔버의 건강(health)에 대한 진단을 수행하고 적절한 경우 유지보수를 위해 프로세스 챔버를 스케줄링할 수 있다.
[0041] 제어기(120)는 서버(145)에 동작 가능하게 연결될 수 있다. 서버(145)는 제조 시설의 일부 또는 모든 도구들과 인터페이싱하는 팩토리 플로어 서버(factory floor server)로서 동작하는 컴퓨팅 디바이스이거나 이를 포함할 수 있다. 서버(145)는 클러스터 도구(100)와 같은 하나 이상의 클러스터 도구들의 제어기들에 명령들을 전송할 수 있다. 예컨대, 서버(145)는 클러스터 도구(100)의 제어기(120)로부터 신호들을 수신하고 그에 커맨드들을 전송할 수 있다.
[0042] 다양한 실시예들에서, 서버(145)는 개인용 컴퓨터, 서버 컴퓨터, PLC(programmable logic controller), 마이크로제어기 등과 같은 컴퓨팅 디바이스이고 그리고/또는 이를 포함할 수 있다. 서버(145)는 마이크로프로세서, 중앙 처리 장치 등과 같은 범용 프로세싱 디바이스들일 수 있는 하나 이상의 프로세싱 디바이스들을 포함할 수 있다(또는 그 하나 이상의 프로세싱 디바이스들일 수 있음). 보다 구체적으로, 프로세싱 디바이스는 CISC(complex instruction set computing) 마이크로프로세서, RISC(reduced instruction set computing) 마이크로프로세서, VLIW(very long instruction word) 마이크로프로세서, 다른 명령 세트들을 구현하는 프로세서, 또는 명령 세트들의 결합을 구현하는 프로세서들일 수 있다. 프로세싱 디바이스는 또한, 하나 이상의 특수-목적 프로세싱 디바이스들, 예컨대, ASIC(application specific integrated circuit), FPGA(field programmable gate array), DSP(digital signal processor), 네트워크 프로세서 등일 수 있다. 서버(145)는 데이터 저장 디바이스(예컨대, 하나 이상의 디스크 드라이브들 및/또는 솔리드 스테이트 드라이브들), 메인 메모리, 정적 메모리, 네트워크 인터페이스, 및/또는 다른 컴포넌트들을 포함할 수 있다. 서버(145)의 프로세싱 디바이스는 본원에서 설명된 방법들 및/또는 실시예들 중 임의의 하나 이상을 수행하기 위한 명령들을 실행할 수 있다. 명령들은 (명령들의 실행 동안) 메인 메모리, 정적 메모리, 보조 저장소 및/또는 프로세싱 디바이스를 포함할 수 있는 컴퓨터 판독 가능 저장 매체 상에 저장될 수 있다.
[0043] 일부 실시예들에서, 서버(145)는 피드포워드 엔진(121) 및 예측 모델(123)을 포함한다. 서버(145)는 피드포워드 엔진(121) 및 예측 모델(123)을 포함하는 제어기(120)에 더하여 또는 그 대신에, 피드포워드 엔진(121) 및 예측 모델(123)을 포함할 수 있다. 일부 실시예들에서, 제어기(120) 및/또는 서버(145)는 도 10의 컴퓨팅 디바이스(1000)에 대응한다.
[0044] 일부 경우들에서, 기판 상에 하나 이상의 막들을 형성하기 위해 제1 클러스터 도구(예컨대, 클러스터 도구(100))에서 기판 상에 하나 이상의 프로세스들이 수행될 수 있고, 다른 클러스터 도구에서 기판 상에서 하나 이상의 프로세스들(예컨대, 기판 상에서 리소그래피 프로세스를 수행한 후에 선택적으로 수행되는 에칭 프로세스)이 수행될 수 있다. 광학 측정들이 제1 클러스터 도구 및/또는 제2 클러스터 도구에서 수행되어 예측된 최종 라인 성능을 결정하고 그리고/또는 기판 상에서 수행될 하나 이상의 추가 프로세스들에 대한 조정들을 행할 수 있다. 그러한 실시예에서, 서버(145)는 제조 프로세스 시퀀스에서 이미 수행된 프로세스들을 통해 기판 상에 형성된 하나 이상의 층들의 측정된 두께들에 기초하여 제조 프로세스 시퀀스 내 아직 수행되지 않은 프로세스 또는 프로세스들의 피드포워드 제어를 조정하기 위해 클러스터 도구들 둘 모두의 제어기들과 통신할 수 있다.
[0045] 도 1b는 본 개시내용의 적어도 일부 실시예들에 따라 기판 제조, 예컨대, 포스트 폴리 플러그 제조를 위해 구성된 클러스터 도구(150)의 다이어그램이다. 클러스터 도구(150)는 VTM(vacuum transfer chamber)(160), 팩토리 인터페이스(164), 복수의 챔버들/모듈들(152, 154, 156)(이들 중 일부 또는 전부가 프로세스 챔버들일 수 있음) 및 제어기(170)를 포함한다. 서버 컴퓨팅 디바이스(145)는 또한 클러스터 도구(150)에(예컨대, 클러스터 도구(150)의 제어기(170)에) 연결될 수 있다.
[0046] 팩토리 인터페이스(164)는 클러스터 도구(150)를 사용하여 프로세싱될 하나 이상의 기판들을 예컨대, FOUP(front Opening unified pod)(166a, 166b) 또는 다른 적합한 기판 포함 박스 또는 캐리어로부터 받도록 구성된 하나 이상의 로딩 포트를 포함한다.
[0047] 팩토리 인터페이스(164)는 로딩 포트 내로 로딩된 기판을 이송하는 데 사용되는 ATM(atmospheric transfer module)을 포함한다. 보다 구체적으로, ATM은 로딩 영역들로부터 ATM으로 기판을 이송하도록 구성된 하나 이상의 로봇 암들을 포함하며, 해당 로봇 암들을 통해 ATM을 로딩 포트에 연결한다. 로봇 암은 또한 ATM을 로드 록들(158a-b)에 연결하는 도어들을 통해 ATM으로부터 로드 록들(158a-b)로 기판을 이송하도록 구성된다. 로드 록들(158a-b)은 제어기(170)의 제어 하에서, 대기압 환경 또는 진공 압력 환경 중 어느 하나에서 유지될 수 있으며, VTM(160)으로/으로부터 이송되는 기판에 대한 중간 또는 임시 홀딩 공간으로서 역할을 한다. VTM(160)은 진공 브레이크 없이, 즉 VTM(160) 및 복수의 챔버들(152, 154, 156) 내의 진공 압력 환경을 유지하면서, 기판을 로드 록들(158a-b)로부터 복수의 프로세싱 챔버들(152, 154, 156) 중 하나 이상으로 이송하도록 구성된 로봇 암(162)을 포함한다.
[0048] 예시된 실시예에서, 광학 센서들(157a-b)은 로드 록들(158a-b)을 통과하는 기판들 상에서 광학 측정들을 수행하기 위해 각각 로드 록들(158a-b)에 배치된다. 대안적으로 또는 부가적으로, 하나 이상의 광학 센서들이 VTM(160) 및/또는 챔버들(152, 154, 156) 중 하나에 배치될 수 있다.
[0049] 제어기(170)(예컨대, 도구 및 장비 제어기)는 클러스터 도구(150)의 다양한 양상들, 예컨대, 프로세싱 챔버들 내 가스 압력, 개별 가스 유동들, 공간 유동 비들, 다양한 챔버 컴포넌트들의 온도, 프로세싱 챔버들의 RF(radio frequency) 또는 전기적 상태 등을 제어할 수 있다. 제어기(170)는 클러스터 도구(150)의 컴포넌트들 이를테면, 로봇 암들(162), 프로세스 챔버들(152, 154, 156), 로드 록들(158a-b), 광학 센서들(157a-b), 슬릿 밸브 도어들, 하나 이상의 센서들, 및/또는 클러스터 도구(150)의 다른 프로세싱 컴포넌트들 중 임의의 것으로부터 신호들을 수신하고 이들에 커맨드를 전송할 수 있다. 따라서 제어기(170)는 프로세싱의 개시 및 중단을 제어할 수 있고, 증착 레이트, 증착 조성의 유형 또는 혼합, 에칭 레이트 등을 조정할 수 있다. 제어기(170)는 추가로, 광학 센서들(157a-b)과 같은 다양한 센서들로부터 측정 데이터(예컨대, 광학 측정 데이터)를 수신 및 프로세싱할 수 있다. 제어기(170)는 도 1a의 제어기(120)와 실질적으로 유사할 수 있고, 피드포워드 엔진(121)(예컨대, 예측 모델(123)을 포함할 수 있음)을 포함할 수 있다.
[0050] 제어기(170)는 서버(145)에 동작 가능하게 연결될 수 있으며, 이 서버(145)는 또한 도 1a의 제어기(120)에 동작 가능하게 연결될 수 있다.
[0051] 일 예에서, 기판 상에 하나 이상의 층들을 형성하기 위해 클러스터 도구(100)의 다양한 프로세스 챔버들(106, 116, 118, 114, 110, 112, 108)에 의해 기판 상에서 하나 이상의 프로세스들이 수행된다. 하나 이상의 층들의 두께는 광학 센서(들)(147a-b)를 사용하여 측정될 수 있다. 측정된 두께들은 하나 이상의 증착될 층들에 대한 층 두께들, 증착될 층들을 형성하기 위한 프로세스들에 대한 프로세스 파라미터들 및/또는 이미 증착될 층들을 에칭하기 위한 프로세스들에 대한 프로세스 파라미터 값들을 결정하기 위해 피드포워드 엔진(121)에 의해 사용될 수 있다. 기판은 그 후 클러스터 도구(100)로부터 제거되고 리소그래피 도구에 배치되어 기판 상에서 마스크 층을 패터닝할 수 있다. 기판은 그 후 클러스터 도구(150)에 배치될 수 있다. 그 후, 하나 이상의 에칭 프로세스들은 막 또는 막들을 에칭하기 위해 클러스터 도구(150)의 프로세스 챔버들(152, 154, 156) 중 하나 이상에 의해 기판 상에서 수행될 수 있다. 에칭 프로세스에 대한 하나 이상의 타겟 프로세스 파라미터 값들은 증착된 층(들)의 측정된 두께 또는 두께들에 기초하여 피드포워드 엔진(121)에 의해 출력되었을 수 있다. 대안적으로 또는 부가적으로, 다층 스택의 하나 이상의 층을 증착하기 위해 클러스터 도구(150)의 프로세스 챔버들(152, 154, 156) 중 하나 이상에 의해 기판 상에서 하나 이상의 증착 프로세스들이 수행될 수 있다. 그러한 막들에 대한 타겟 두께들은 증착된 층(들)의 측정된 두께 또는 두께들에 기초하여 피드포워드 엔진(121)에 의해 출력되었을 수 있다.
[0052] 일 실시예에서, 클러스터 도구(100) 및/또는 클러스터 도구(150)의 프로세스 챔버들은 (예컨대, 포스트 폴리 플러그 제조를 위해) 하나 이상의 DRAM 비트 라인 스택 프로세스들을 수행하도록 구성된다. 대안적으로, 클러스터 도구(100) 및/또는 클러스터 도구(150)는 3D NAND 증착 프로세스들과 같은 다른 프로세스들을 수행하도록 구성될 수 있다.
[0053] 도 2a는 일 실시예에 따라 DRAM 비트 라인 형성 프로세스에서 하나 이상의 프로세스들의 피드포워드 제어를 수행하는 방법(220)에 대한 흐름도이다. 도 2b는 실시예에 따라 폴리 플러그(202), DRAM 비트 라인 스택(201)(배리어 금속(204), 배리어 층(206) 및 비트 라인 금속 층(208)을 포함함) 및 하드 마스크 층(210)을 포함하는 기판(200)의 일부에 대한 개략적 측면도를 도시한다. 폴리 플러그(202)는 클러스터 도구(100) 외부에 형성되었을 수 있다. DRAM 비트 라인 스택(201)은 방법(220)에 따라 DRAM 비트 라인 스택(201)의 다양한 층들의 증착 사이에서 진공을 깨트리지 않고 클러스터 도구(100) 내부에 형성될 수 있다.
[0054] 방법(220)의 동작(225)에서, 기판(200)은 로딩 영역들(124a-124c) 중 하나 이상을 통해 로딩 포트(122) 내로 로딩될 수 있다. ATM(126)의 로봇 암(128)은 제어기(120)의 제어 하에, 폴리 플러그(202)를 갖는 기판(200)을 로딩 영역(124a)으로부터 ATM(126)으로 이송할 수 있다. 로봇 암(128)은 그 후 기판(200)을 로드 록(130a-b)에 배치할 수 있고, 로드 록은 제어기(120)의 제어 하에 진공으로 펌프 다운될 수 있다. 제어기(120)는 그 후 기판(200)의 제조가 완료 ― 즉, 기판(200) 상의 폴리 플러그(202) 위에서 비트 라인 스택 프로세스의 완료 ― 될 수 있도록 기판(300)을 프로세싱 챔버들 중 하나 이상으로 이송하도록 로봇 암(138)에 지시할 수 있다.
[0055] 동작(230)에서, 로봇 암(138)은 제어기(120)의 제어 하에, 로드 록(130a-b)으로부터 기판(200)을 리트리브하고 사전 세정 챔버(예컨대, 프로세스 챔버(106))에 기판을 배치할 수 있다. 로드 록으로부터 프로세스 챔버(106)로의 기판(200)의 이송은 진공 브레이크 없이 수행될 수 있다(즉, 기판(200)이 사전 세정 챔버로 이송되는 동안 VTM(101) 및 VTM(102) 내에서 진공 압력 환경이 유지됨). 프로세싱 챔버(106)는 기판(200) 상에 존재할 수 있는 오염물들, 예컨대, 기판(200) 상에 존재할 수 있는 자연 산화물을 제거하기 위해 하나 이상의 사전 세정 프로세스를 수행하는 데 사용될 수 있다.
[0056] 동작(235)에서, 제어기(120)는 도어(136)를 개방하고 기판(200)을 프로세스 챔버(108)와 같은 배리어 금속 증착 챔버일 수 있는 다음 프로세싱 챔버로 이송하도록 로봇 암(138)에 지시한다. 프로세스 챔버(106)로부터 프로세스 챔버(108)로의 기판(200)의 이송은 진공 브레이크 없이 수행될 수 있다. 프로세스 챔버는 그 후 폴리 플러그(202) 위에 배리어 금속 층(204)을 형성하기 위한 증착 프로세스를 수행한다. 배리어 금속은 예컨대, 티타늄(Ti) 또는 탄탈륨(Ta) 중 하나일 수 있다.
[0057] 동작(240)에서, 제어기(120)는 프로세스 챔버(108)로부터 기판(200)을 제거하도록 로봇 암(138)에 지시하고 배리어 금속 층(204)의 두께를 결정하기 위해 배리어 금속 층(204)의 광학 측정을 생성하도록 광학 센서(147a-b)에 지시한다. 예컨대, 제어기(120)는 진공 하에 프로세싱 챔버(108)로부터 통과 챔버들(140, 142) 중 어느 하나로 기판을 이송하도록 로봇 암(138)에 지시할 수 있다. 제어기(120)는 기판(200)이 통과 챔버(140, 142)에 있는 동안 배리어 금속 층(204)의 광학 측정을 생성하도록 광학 센서(147a-b)에 지시할 수 있다.
[0058] 동작(245)에서, 제어기(120)는 배리어 금속 층(202)의 측정된 두께에 기초하여 배리어 층(206)에 대한 타겟 두께를 결정한다. 부가적으로, 제어기(120)는 비트 라인 금속 층(208)의 타겟 두께를 결정할 수 있다. 배리어 층 및/또는 배리어 금속 층에 대한 타겟 두께의 결정들은 피드포워드 엔진(121) 및/또는 예컨대, 예측 모델(123)과 같은 트레이닝된 기계 학습 모델을 사용하여 이루어질 수 있다. 동작들(240, 245)은 기판(200)에 대한 진공 브레이크 없이 수행될 수 있다.
[0059] 일 실시예에서, 동작(250)에서, 제어기(120)는 진공 브레이크 없이 다른 프로세스 챔버(예컨대, 프로세스 챔버(116))로 기판(200)을 이송하도록 로봇 암(139)에 지시하고 배리어 금속 층(204) 상에서 어닐링 동작을 수행하도록 프로세스 챔버에 지시한다. 일부 실시예들에서, 동작들(240 및/또는 245)은 동작(250) 후에 수행될 수 있다. 어닐링 프로세스는 RTP(rapid thermal processing) 어닐링과 같은 임의의 적합한 어닐링 프로세스일 수 있다.
[0060] 동작(255)에서, 제어기(120)는 통과 챔버(140, 142)로부터 또는 어닐링 프로세스 챔버(예컨대, 프로세스 챔버(116))로부터 배리어 층 증착 챔버(예컨대, 프로세스 챔버(110))로 기판(200)을 진공 브레이크 없이 이송하도록 로봇 암(139)에 지시할 수 있다. 예컨대, 프로세싱 챔버(110)는 기판(200) 상에서 배리어 층 증착 프로세스를 수행하도록(예컨대, 배리어 금속 층(204) 위에 배리어 층(206)을 증착하도록) 구성될 수 있다. 배리어 층(206)은 예컨대, 티타늄 질화물(TiN), 탄탈륨 질화물(TaN) 또는 텅스텐 질화물(WN) 중 하나일 수 있다.
[0061] 동작(260)에서, 제어기(120)는 배리어 층 증착 챔버로부터 기판(200)을 제거하도록 로봇 암(138) 또는 로봇 암(139)에 지시하고 배리어 층(206)의 두께를 결정하기 위해 배리어 층(206)의 광학 측정을 생성하도록 광학 센서(147a-b)에 지시한다. 예컨대, 제어기(120)는 진공 하에 프로세싱 챔버(108)로부터 통과 챔버들(140, 142) 중 어느 하나로 기판을 이송하도록 로봇 암(139)에 지시할 수 있다. 제어기(120)는 기판(200)이 통과 챔버(140, 142)에 있는 동안 배리어 층(206)의 광학 측정을 생성하도록 광학 센서(147a-b)에 지시할 수 있다.
[0062] 동작(265)에서, 제어기(120)는 배리어 층(206)의 측정된 두께 및 배리어 금속 층(204)의 측정된 두께에 기초하여 비트 라인 금속 층(208)에 대한 타겟 두께를 결정한다. 비트 라인 금속 층(208)에 대한 타겟 두께의 결정은 피드포워드 엔진(121) 및/또는 예컨대, 예측 모델(123)과 같은 트레이닝된 기계 학습 모델을 사용하여 이루어질 수 있다. 동작들(260, 265)은 기판(200)에 대한 진공 브레이크 없이 수행될 수 있다.
[0063] 동작(270)에서, 제어기(120)는 진공 브레이크 없이 프로세싱 챔버(110)로부터 예컨대, 비트 라인 금속 증착 프로세스 챔버(예컨대, 프로세싱 챔버(112))로 기판(200)을 이송하도록 로봇 암(139)에 지시할 수 있다. 비트 라인 금속 증착 챔버는 기판(200) 상에 비트 라인 금속 증착 프로세스를 수행하도록(예컨대, 배리어 층(206) 위에 비트 라인 금속 층(208)을 증착하도록) 구성될 수 있다. 비트 라인 금속 층은 예컨대, 텅스텐(W), 몰리브덴(Mo), 루테늄(Ru), 이리듐(Ir) 또는 로듐(Rh) 중 하나일 수 있다.
[0064] 동작(275)에서, 제어기(120)는 비트 라인 금속 층 증착 챔버로부터 기판(200)을 제거하도록 로봇 암(139)에 지시하고 비트 라인 금속 층(208)의 두께를 결정하기 위해 비트 라인 금속 층(208)의 광학 측정을 생성하도록 광학 센서(147a-b)에 지시한다. 예컨대, 제어기(120)는 진공 하에 프로세싱 챔버(112)로부터 통과 챔버들(140, 142) 중 어느 하나로 기판을 이송하도록 로봇 암(139)에 지시할 수 있다. 제어기(120)는 기판(200)이 통과 챔버(140, 142)에 있는 동안 비트 라인 금속 층(208)의 광학 측정을 생성하도록 광학 센서(147a-b)에 지시할 수 있다.
[0065] 동작(280)에서, 제어기(120)는 금속 비트 라인 층(208)의 측정된 두께, 배리어 층(206)의 측정된 두께 및 배리어 금속 층(204)의 측정된 두께에 기초하여 최종 라인 성능 메트릭에 대한 값을 예측한다. 최종 라인 성능 메트릭 값의 결정은 피드포워드 엔진(121) 및/또는 예컨대, 예측 모델(123)과 같은 트레이닝된 기계 학습 모델을 사용하여 이루어질 수 있다. 동작들(275, 280)은 기판(200)에 대한 진공 브레이크 없이 수행될 수 있다.
[0066] 일 실시예에서, 동작(285)에서, 제어기(120)는 진공 브레이크 없이 기판(200)을 어닐링 프로세스 챔버(예컨대, 프로세스 챔버(116))로 이송하도록 로봇 암(139)에 지시하고 비트 라인 금속 층(208) 상에서 어닐링 동작을 수행하도록 프로세스 챔버에 지시한다. 일부 실시예들에서, 동작들(275 및/또는 280)은 동작(285) 후에 수행될 수 있다. 어닐링 프로세스는 RTP(rapid thermal processing) 어닐링과 같은 임의의 적합한 어닐링 프로세스일 수 있다.
[0067] 어닐링 프로세스가 동작(285)에서 수행되는 일부 실시예들에서, 동작(290)에서, 어닐링된 기판(200)은 비트 라인 금속 층(208) 상에 증착된 선택적인 캡핑 층(209)을 갖도록 다른 프로세싱 챔버로 이송될 수 있다. 예컨대, 비트 라인 금속 층(208)을 포함하는 어닐링된 기판(200)은 어닐링된 비트 라인 금속 층(208) 위에 캡핑 층을 증착하기 위해 어닐링 챔버(예컨대, 프로세싱 챔버(116))로부터 캡핑 층 증착 챔버(예컨대, 프로세싱 챔버(118))로, 예컨대, 로봇 암(139)을 사용하여 진공 하에 이송될 수 있다.
[0068] 동작(295)에서, 제어기(120)는 진공 브레이크 없이 (예컨대, 프로세싱 챔버(114)와 같은) 하드 마스크 증착 챔버로 기판(200)을 이송하도록 로봇 암(139)에 지시할 수 있다. 하드 마스크 증착 챔버는 (예컨대, 캡 층(209) 및/또는 비트 라인 금속 층(208) 위에 하드 마스크 층(210)을 증착하기 위해) 기판(200) 상에 하드 마스크 증착 프로세스를 수행하도록 구성된다. 하드 마스크는 예컨대, 실리콘 질화물(SiN), 실리콘 산화물(SiO) 또는 실리콘 탄화물(SiC) 중 하나일 수 있다.
[0069] 통합된 도구(예컨대, 클러스터 도구(100))에서 위의 시퀀스들 각각을 수행함으로써, 입자 성장을 위한 어닐링 동안 비트 라인 금속의 산화가 추가로 유리하게 회피된다.
[0070] DRAM 비트 라인 스택 및 하드 마스크 층(210)이 형성된 후에, 기판(200)은 클러스터 도구(100)로부터 제거되고 리소그래피 도구를 사용하여 프로세싱되어 하드 마스크(210)에 패턴을 형성할 수 있다. 그 후 기판은 DRAM 비트 라인 스택의 하나 이상의 층들을 에칭하기 위해 하나 이상의 에칭 프로세스들을 수행할 수 있는 클러스터 도구(150)로 이송될 수 있다. 일부 실시예들에서, 동작(280)에서, 제어기(120)는 추가로, 금속 배리어 층, 배리어 층 및/또는 금속 비트 라인 층의 두께들에 기초하여 DRAM 비트 라인 스택 상에서 수행될 에칭 프로세스에 대한 하나 이상의 프로세스 파라미터 값들을 결정한다. 이들 프로세스 파라미터 값들은 제어기(170)에 통신될 수 있다. 제어기(170)는 그 후 결정된 에칭 프로세스 파라미터 값(들)을 사용하여 에칭 프로세스를 수행하도록 에칭 프로세스 챔버(예컨대, 프로세스 챔버(152 또는 154))에 지시할 수 있다.
[0071] 방법(220)은 종래의 프로세싱 기법들을 사용하여 형성된 DRAM 비트 라인 스택들과 비교하여 개선된 최종 라인 성능 속성들을 갖는 DRAM 비트 라인 스택을 초래할 수 있다.
[0072] 도 3은 본 개시내용의 일 양상에 따라 클러스터 도구에서 기판 상의 층들의 두께를 측정하기 위한 광학 센서 시스템(300)의 단순화된 측면도를 예시한다. 광학 센서 시스템은 예컨대, 실시예들에서, 도 1a 및 도 1b의 광학 센서들(147a-b, 157-b)에 대응할 수 있다. 시스템(300)은 예컨대, 챔버(303)를 포함할 수 있으며, 이 챔버(303)는 이송 챔버(예컨대, VTM(101, 102)), 로드 록 챔버(130a-b), 통과 챔버(140, 142) 또는 클러스터 도구의 다른 챔버일 수 있다. 일 실시예에서, 챔버(303)는 클러스터 도구의 패싯(facet)(예컨대, VTM의 패싯)에 부착된 측정 챔버이다.
[0073] 챔버(303)는 하나 이상의 VTM들(예컨대, VTM(101, 102))의 진공 환경의 일부일 수 있는, 진공 압력에 있는 내부 볼륨을 포함할 수 있다. 챔버(303)는 윈도우(320)를 포함할 수 있다. 윈도우(320)는 예컨대, 투명 크리스탈, 유리 또는 다른 투명 재료일 수 있다. 투명 크리스탈은 투명한 세라믹 재료로 이루어질 수 있거나, 사파이어, 다이아몬드, 석영, 실리콘 탄화물 또는 이들의 조합과 같은 내구성 있는 투명 재료로 이루어질 수 있다.
[0074] 실시예들에서, 시스템(300)은 광원(301)(예컨대, 광대역 광원 또는 다른 전자기 복사 소스), 광 커플링 디바이스(304)(예컨대, 콜리메이터(collimator) 또는 미러), 분광계(325), 제어기(120, 170) 및 선택적으로 서버(145)를 더 포함한다. 광원(301) 및 분광계(325)는 하나 이상의 광섬유 케이블(332)을 통해 광 커플링 디바이스(304)에 광학적으로 커플링될 수 있다.
[0075] 다양한 실시예들에서, 광 커플링 디바이스(304)는 광학 경로를 따라 2개의 방향들로 광을 시준하거나 그렇지 않으면 투과시키도록 적응될 수 있다. 제1 방향은 윈도우(320)를 통해 챔버(303)로 시준 및 투과될 광원(301)으로부터의 광을 포함할 수 있다. 제2 방향은 기판(304)으로부터 그리고 광 커플링 디바이스(304)로 다시 전달되는, 윈도우(320)를 통해 역으로 반사되는 반사 광일 수 있다. 반사 광은 광섬유 케이블(332) 내로 포커싱되고 이에 따라 광학 경로를 따라 제2 방향으로 분광계(325)로 지향될 수 있다. 또한, 광섬유 케이블(332)은 광원(301)과 투명 크리스탈(120) 사이로 그리고 다시 분광계(325)로 광의 효율적인 전달을 위해 분광계(325)와 광원(301) 사이에 커플링될 수 있다.
[0076] 실시예에서, 광원은 약 200-800nm의 스펙트럼의 광을 방출하고, 분광계(325)는 또한 200-800nm 파장 범위를 갖는다. 분광계(325)는 광 커플링 디바이스(304)로부터 수신된 반사 광의 스펙트럼, 예컨대, 챔버(303) 내 기판으로부터 그리고 다시 윈도우(320)를 통해 반사되고 광 커플링 디바이스(304)에 의해 광섬유 케이블(332)로 포커싱된 광을 검출하도록 적응될 수 있다.
[0077] 제어기(120, 170)는 광원(301), 분광계(325) 및 챔버(303) 모두에 커플링될 수 있다.
[0078] 일 실시예에서, 제어기(120, 170)는 플래시(flash)가 온(on)이 되도록 광원(301)에 지시하고 그 후 분광계(325)로부터 광 스펙트럼을 수신할 수 있다. 제어기(120, 170)는 또한 광원을 오프(off)로 유지하고 광원(301)이 오프일 때 분광계(325)로부터 제2 스펙트럼을 수신할 수 있다. 제어기(120, 170)는 한 순간에 대한 반사 측정 신호를 결정하기 위해 제1 스펙트럼으로부터 제2 스펙트럼을 감산할 수 있다. 제어기(120, 170)는 그 후 측정되는 막의 하나 이상의 광학 박막 속성을 결정하기 위해 하나 이상의 박막 모델들에 반사 측정 신호를 수학적으로 피팅(fit)할 수 있다.
[0079] 일부 실시예들에서, 하나 이상의 광학 박막 속성은 막 두께, 굴절률(n) 및/또는 흡광 계수(extinction coefficient)(k) 값을 포함할 수 있다. 굴절률은 진공에서의 광의 속도 대 막에서의 광의 속도의 비이다. 흡광 계수는 광이 막에서 얼마나 많이 흡수되지에 관한 척도이다. 제어기(120, 170)는 n 및 k 값들을 사용하여, 막의 조성을 결정할 수 있다. 제어기(120, 170)는 추가로, 막의 하나 이상의 속성들의 데이터를 분석하도록 구성될 수 있다. 제어기(120, 170)는 그 후 피드포워드 엔진을 사용하여 본원에서 위에 논의된 바와 같이 증착될 층들에 대한 타겟 두께 값들, 증착 프로세스들 및/또는 에칭 프로세스들에 대한 타겟 프로세스 파라미터 값들, 및/또는 최종 라인 성능 속성들을 결정할 수 있다. 대안적으로, 서버(145)는 피드포워드 엔진을 사용하여 본원에서 위에 논의된 바와 같은 증착 프로세스들 및/또는 에칭 프로세스들 및/또는 최종 라인 성능 속성들에 대한 타겟 프로세스 파라미터 값들을 결정할 수 있다.
[0080] 부가적인 층들의 타겟 두께들, 수행될 부가적인 프로세스들에 대한 프로세스 파라미터 값들 및/또는 최종 라인 성능 속성들을 결정하기 위해 하나 이상의 층들의 특정 속성(즉, 두께)을 사용하는 실시예들이 본원에서 참조로 논의된다는 것에 주의한다. 그러나 광학 측정에 기초하여 결정될 수 있는 증착된 층들의 다른 층 속성들(예컨대, 굴절률(n) 및/또는 흡광 계수(k))이 부가적인 층들의 타겟 두께들, 수행될 부가적인 프로세스들에 대한 프로세스 파라미터 값들 및/또는 최종 라인 성능 속성들을 결정하기 위해 두께 대신 또는 두께에 추가하여 사용될 수 있다는 것이 이해되어야 한다. 따라서, 본원에서 두께 측정들의 사용에 대한 임의의 참조는 두께 측정 단독 사용 또는 굴절률 및/또는 흡광 계수와 함께 두께 측정의 사용에 적용된다는 것이 이해되어야 한다. 부가적으로, 굴절률 및/또는 흡광 계수와 같은 다른 광학적으로 측정 가능한 막 속성들이 본원에서의 실시예들에서 두께 측정을 위해 대체될 수 있다는 것이 이해되어야 한다.
[0081] 도 4는 일 실시예에 따른, 프로세스 시퀀스 내 하나 이상의 이미 수행된 프로세스들로부터 생성된 막들의 광학 측정들에 기초하여 다층 스택에 대한 프로세스 시퀀스 내 하나 이상의 다운스트림 프로세스들의 피드포워드 제어를 수행하는 방법(400)에 대한 흐름도이다.
[0082] 방법(400)의 동작(410)에서, 기판 상에 다층 스택의 제1 층을 형성하기 위해 제1 프로세스 챔버 내 기판 상에서 제1 제조 프로세스가 수행된다. 일부 실시예들에서, 제1 층 아래의 기판 상에 부가적인 층들이 있다. 그 후, 기판은 프로세스 챔버로부터 제거될 수 있다.
[0083] 동작(415)에서, 광학 센서는 제1 층의 제1 두께를 측정하기 위해 기판 상에서 광학 측정을 수행하는 데 사용된다. 부가적으로 또는 대안적으로, 제1 층의 하나 이상의 다른 속성들 이를테면, 굴절률 및/또는 흡광 계수가 광학 센서를 사용하여 측정될 수 있다.
[0084] 동작(420)에서, 컴퓨팅 디바이스(예컨대, 제어기 또는 서버)는 제1 두께(및/또는 제1 층의 하나 이상의 다른 측정된 속성들)에 기초하여, 다층 스택의 하나 이상의 잔여 층들에 대한 타겟 두께를 결정한다. 부가적으로 또는 대안적으로, 컴퓨팅 디바이스는 제1 두께(및/또는 제1 층의 하나 이상의 다른 측정된 속성들)에 기초하여 하나 이상의 잔여 층들에 대한 하나 이상의 다른 타겟 속성들(예컨대, 이를테면, 타겟 굴절률, 타겟 표면 거칠기, 타겟 평균 입자 크기, 타겟 입자 배향 등)을 결정할 수 있다. 부가적으로 또는 대안적으로, 동작(420)에서, 컴퓨팅 디바이스는 하나 이상의 잔여 층들을 형성하기 위해 수행될 프로세스들에 대한 타겟 프로세스 파라미터 값들을 결정할 수 있다. 예컨대, 컴퓨팅 디바이스는 대략적으로, 수행될 하나 이상의 증착 프로세스들 ― 이는 결정된 타겟 층 두께를 생성할 것임 ― 에 대해 증착 시간, 가스 유량들, 온도, 압력, 플라즈마 전력 등과 같은 프로세스 파라미터들에 대한 프로세스 파라미터 값들을 결정할 수 있다. 부가적으로, 컴퓨팅 디바이스는 하나 이상의 잔여 층들의 타겟 두께들 및 측정된 두께들을 갖는 다층 스택을 포함하는 디바이스 또는 컴포넌트에 대한 하나 이상의 최종 라인 성능 메트릭 값들을 예측할 수 있다. 예측된 최종 라인 성능 메트릭 값이 성능 임계치 미만인 경우, 기판은 일부 실시예들에서 스크랩되거나 재가공될 수 있다. 부가적으로 또는 대안적으로, 제1 층을 증착한 프로세스 챔버는 예측된 최종 라인 성능 메트릭 값이 성능 임계값 미만인 경우 유지보수를 위해 스케줄링될 수 있다. 동작(420)은 실시예들에서 제1 층의 측정된 두께(및/또는 다른 속성들)를 예측 모델(123)에 입력함으로써 수행될 수 있다.
[0085] 동작(425)에서, 프로세싱 로직은 다층 스택의 제2 층을 형성하기 위해 수행될 제2 제조 프로세스에 대한 하나 이상의 프로세스 파라미터들의 프로세스 파라미터 값들을 결정한다. 일 실시예에서, 프로세스 파라미터 값들은 타겟 두께(및/또는 증착될 다음 층의 다른 타겟 속성들)를 테이블, 함수 또는 모델에 입력함으로써 결정된다. 테이블, 함수 또는 모델은 타겟 두께(및/또는 다른 층 속성들)를 수신할 수 있고 프로세스 파라미터 값들을 출력할 수 있다. 일 실시예에서, 모델은 층에 대한 입력 타겟 두께 및/또는 다른 입력 타겟 속성들에 기초하여 레시피에 대한 프로세스 파라미터 값들을 출력하도록 트레이닝된 회귀 모델 또는 신경망(예컨대, 컨볼루션 신경망)과 같은 트레이닝된 기계 학습 모델이다. 일 실시예에서, 타겟 프로세스 파라미터 값들은 동작(420)에서 결정되었다.
[0086] 동작(430)에서, 기판은 제2 프로세스 챔버로 이송되고, 제2 프로세스 챔버는 기판 상에 다층 스택의 제2 층을 형성하기 위해 결정된 프로세스 파라미터 값들을 사용하여 기판 상에서 제2 제조 프로세스를 수행한다. 기판은 그 후 제2 프로세스 챔버로부터 제거될 수 있다.
[0087] 동작(435)에서, 광학 센서는 제2 층의 실제 제2 두께를 측정하기 위해 기판 상에서 광학 측정을 수행하는 데 사용된다. 부가적으로 또는 대안적으로, 제2 층의 하나 이상의 다른 속성들 이를테면, 굴절률 및/또는 흡광 계수가 광학 센서를 사용하여 측정될 수 있다.
[0088] 동작(440)에서, 컴퓨팅 디바이스(예컨대, 제어기 또는 서버)는 제1 층의 제1 두께 및 제2 층의 실제 제2 두께(및/또는 제1 층 및 제2 층의 하나 이상의 다른 측정된 속성들)에 기초하여, 다층 스택의 하나 이상의 잔여 층들에 대한 타겟 두께를 결정한다. 부가적으로 또는 대안적으로, 컴퓨팅 디바이스는 제1 두께(및/또는 제1 층의 하나 이상의 다른 측정된 속성들) 및 실제 제2 두께(및/또는 제2 층의 하나 이상의 다른 측정된 속성들)에 기초하여 하나 이상의 잔여 층들에 대한 하나 이상의 다른 타겟 속성들(예컨대, 이를테면, 타겟 굴절률, 타겟 표면 거칠기, 타겟 평균 입자 크기, 타겟 입자 배향 등)을 결정할 수 있다. 부가적으로 또는 대안적으로, 동작(440)에서, 컴퓨팅 디바이스는 하나 이상의 잔여 층들을 형성하기 위해 수행될 프로세스들에 대한 타겟 프로세스 파라미터 값들을 결정할 수 있다. 예컨대, 컴퓨팅 디바이스는 대략적으로, 수행될 하나 이상의 증착 프로세스들 ― 이는 결정된 타겟 층 두께를 생성할 것임 ― 에 대해 증착 시간, 가스 유량들, 온도, 압력, 플라즈마 전력 등과 같은 프로세스 파라미터들에 대한 프로세스 파라미터 값들을 결정할 수 있다. 부가적으로, 컴퓨팅 디바이스는 하나 이상의 잔여 층들의 타겟 두께들 및 측정된 제1 두께 및 제2 두께를 갖는 다층 스택을 포함하는 디바이스 또는 컴포넌트에 대한 하나 이상의 최종 라인 성능 메트릭 값들을 예측할 수 있다. 예측된 최종 라인 성능 메트릭 값이 성능 임계치 미만인 경우, 일부 실시예들에서, 기판은 스크랩되거나 재가공될 수 있고 그리고/또는 제2 프로세스 챔버는 유지보수를 위해 스케줄링될 수 있다. 동작(440)은 실시예들에서 제1 및 제2 층들의 측정된 두께들(및/또는 다른 속성들)을 예측 모델(123)에 입력함으로써 수행될 수 있다. 일부 실시예들에서, 동일한 트레이닝된 기계 학습 모델이 동작들(420 및 440)에서 사용된다. 대안적으로, 상이한 트레이닝된 기계 학습 모델들이 동작들(420 및 440)에서 사용될 수 있다. 예컨대, 동작(420)에서 사용된 트레이닝된 기계 학습 모델은 단일 두께만을 수용하도록 트레이닝될 수 있고, 동작(440)에서 사용된 트레이닝된 기계 학습 모델은 2개의 두께 값들을 수용하도록 트레이닝될 수 있다.
[0089] 다층 스택이 2개의 층들을 포함하는 일 실시예에서, 동작(440)에서, 컴퓨팅 디바이스는 예측된 최종 라인 성능 메트릭 값을 결정하지만, 임의의 잔여 층들에 대한 타겟 두께들을 결정하지 않는다. 그러한 실시예에서, 방법(400)은 동작(440)에서 종료할 수 있다.
[0090] 동작(445)에서, 프로세싱 로직은 다층 스택의 제3 층을 형성하기 위해 수행될 제3 제조 프로세스에 대한 하나 이상의 프로세스 파라미터들의 프로세스 파라미터 값들을 결정할 수 있다. 일 실시예에서, 프로세스 파라미터 값들은 타겟 두께(및/또는 증착될 다음 층의 다른 타겟 속성들)를 테이블, 함수 또는 모델에 입력함으로써 결정된다. 테이블, 함수 또는 모델은 타겟 두께(및/또는 다른 층 속성들)를 수신할 수 있고 프로세스 파라미터 값들을 출력할 수 있다. 일 실시예에서, 모델은 층에 대한 입력 타겟 두께 및/또는 다른 입력 타겟 속성들에 기초하여 레시피에 대한 프로세스 파라미터 값들을 출력하도록 트레이닝된 회귀 모델 또는 신경망(예컨대, 컨볼루션 신경망)과 같은 트레이닝된 기계 학습 모델이다. 일 실시예에서, 타겟 프로세스 파라미터 값들은 동작(440)에서 결정되었다.
[0091] 동작(450)에서, 기판은 제3 프로세스 챔버로 이송되고, 제3 프로세스 챔버는 기판 상에 다층 스택의 제3 층을 형성하기 위해 결정된 프로세스 파라미터 값들을 사용하여 기판 상에서 제3 제조 프로세스를 수행한다. 기판은 그 후 제3 프로세스 챔버로부터 제거될 수 있다.
[0092] 동작(455)에서, 광학 센서는 제3 층의 실제 제3 두께를 측정하기 위해 기판 상에서 광학 측정을 수행하는 데 사용된다. 부가적으로 또는 대안적으로, 제3 층의 하나 이상의 다른 속성들 이를테면, 굴절률 및/또는 흡광 계수가 광학 센서를 사용하여 측정될 수 있다.
[0093] 동작(460)에서, 컴퓨팅 디바이스(예컨대, 제어기 또는 서버)는 제1 층의 제1 두께, 제2 층의 측정된 제2 두께 및 제3 층의 측정된 제3 두께(및/또는 제1 층, 제2 층 및 제3 층의 하나 이상의 다른 측정된 속성들)에 기초하여, 예측된 최종 라인 성능 메트릭 값을 결정한다. 최종 라인 성능 메트릭 값이 성능 임계치 미만인 경우, 기판은 일부 실시예들에서 스크랩되거나 재가공될 수 있다. 동작(460)은 실시예들에서 제1 및 제2, 및 제3 층들의 측정된 두께들(및/또는 다른 속성들)을 예측 모델(123)에 입력함으로써 수행될 수 있다. 일부 실시예들에서, 동일한 트레이닝된 기계 학습 모델이 동작들(420, 440 및 460)에서 사용된다. 대안적으로, 상이한 트레이닝된 기계 학습 모델들이 동작들(420, 440 및 460)에서 사용될 수 있다. 제3 층 이후에 증착될 부가적인 층들이 있는 경우, 동작(460)에서, 컴퓨팅 디바이스는 부가적으로 또는 대안적으로, 다음 층에 대한 타겟 두께 및/또는 타겟 두께를 달성하기 위한 타겟 프로세스 파라미터 값들을 결정할 수 있다. 그 후, 동작들(450-460)과 유사한 동작들이 다음 층에 대해 수행될 수 있다.
[0094] 도 5는 일 실시예에 따른, 하나 이상의 이미 수행된 증착 프로세스들로부터 생성된 막들의 광학 측정들에 기초하여 프로세스 시퀀스 내 다운스트림 에칭 프로세스의 피드포워드 제어를 수행하는 방법(500)에 대한 흐름도이다.
[0095] 방법(500)의 동작(510)에서, 기판 상에 층을 형성하기 위해 제1 프로세스 챔버 내 기판 상에서 제1 제조 프로세스가 수행된다. 일부 실시예들에서, 제1 층 아래의 기판 상에 부가적인 층들이 있다. 일부 실시예들에서, 층은 다층 스택의 층이다. 그 후, 기판은 프로세스 챔버로부터 제거될 수 있다.
[0096] 동작(515)에서, 광학 센서는 제1 층의 제1 두께를 측정하기 위해 기판 상에서 광학 측정을 수행하는 데 사용된다. 부가적으로 또는 대안적으로, 제1 층의 하나 이상의 다른 속성들 이를테면, 굴절률 및/또는 흡광 계수가 광학 센서를 사용하여 측정될 수 있다.
[0097] 동작(520)에서, 컴퓨팅 디바이스(예컨대, 제어기 또는 서버)는 제1 두께(및/또는 제1 층의 하나 이상의 다른 측정된 속성들)에 기초하여, 증착된 층 상에서 수행될 에칭 프로세스의 하나 이상의 프로세스 파라미터들에 대한 타겟 프로세스 파라미터 값들을 결정한다. 부가적으로, 컴퓨팅 디바이스는 층을 포함하는 디바이스 또는 컴포넌트에 대한 하나 이상의 최종 라인 성능 메트릭 값들을 예측할 수 있다. 예측된 최종 라인 성능 메트릭 값이 성능 임계치 미만인 경우, 일부 실시예들에서, 기판은 스크랩되거나 재가공될 수 있고 그리고/또는 프로세스 챔버는 유지보수를 위해 스케줄링될 수 있다. 동작(520)은 실시예들에서 층의 측정된 두께(및/또는 다른 속성들)를 예측 모델(123)에 입력함으로써 수행될 수 있다.
[0098] 동작(530)에서, 기판은 제2 프로세스 챔버(예컨대, 에칭 프로세스 챔버)로 이송되고, 제2 프로세스 챔버는 층을 에칭하기 위해 결정된 프로세스 파라미터 값들을 사용하여 기판 상에서 에칭 프로세스를 수행한다. 예에서, 동작(510)에서 증착된 층은 타겟 두께보다 두꺼울 수 있고, 에칭 프로세스에 대한 에칭 시간은 더 두꺼운 층을 수용하기 위해 증가될 수 있다. 기판은 그 후 제2 프로세스 챔버로부터 제거될 수 있다.
[0099] 동작(535)에서, 층의 에칭 후 두께를 측정하기 위해 기판 상에서 광학 측정을 수행하도록 광학 센서가 선택적으로 사용된다. 부가적으로 또는 대안적으로, 층의 하나 이상의 다른 에칭 후 속성들이 광학 센서를 사용하여 측정될 수 있다.
[00100] 동작(540)에서, 컴퓨팅 디바이스(예컨대, 제어기 또는 서버)는 층의 두께 및/또는 층의 에칭 후 두께(및/또는 층의 하나 이상의 다른 측정된 속성들)에 기초하여, 예측된 최종 라인 성능 메트릭 값을 결정할 수 있다. 예측된 최종 라인 성능 메트릭 값이 성능 임계치 미만인 경우, 기판은 일부 실시예들에서 스크랩되거나 재가공될 수 있다. 동작(540)은 실시예들에서 층의 측정된 두께들(및/또는 다른 속성들)을 예측 모델(123)에 입력함으로써 수행될 수 있다. 일부 실시예들에서, 동일한 트레이닝된 기계 학습 모델이 동작들(520 및 540)에서 사용된다. 대안적으로, 상이한 트레이닝된 기계 학습 모델들이 동작들(520 및 540)에서 사용될 수 있다.
[00101] 도 6은 일 실시예에 따른, 프로세스 시퀀스 내 하나 이상의 이미 수행된 프로세스들로부터 생성된 막들의 광학 측정들에 기초하여 프로세스 시퀀스 내 하나 이상의 다운스트림 프로세스들의 피드포워드 제어를 수행하는 방법(600)에 대한 흐름도이다.
[00102] 방법(600)의 동작(605)에서, 기판 상에 층을 형성하기 위해 제1 프로세스 챔버 내 기판 상에서 제1 제조 프로세스가 수행된다. 일부 실시예들에서, 제1 층 아래의 기판 상에 부가적인 층들이 있다.
[00103] 동작(610)에서, 광학 센서는 제1 층의 제1 두께를 측정하기 위해 기판 상에서 광학 측정을 수행하는 데 사용된다. 부가적으로 또는 대안적으로, 제1 층의 하나 이상의 다른 속성들 이를테면, 굴절률 및/또는 흡광 계수가 광학 센서를 사용하여 측정될 수 있다.
[00104] 동작(615)에서, 컴퓨팅 디바이스(예컨대, 제어기 또는 서버)는 제1 두께(및/또는 제1 층의 하나 이상의 다른 측정된 속성들)에 기초하여, 기판 상에서 수행될 하나 이상의 향후 프로세스들에 대한 하나 이상의 프로세스 파라미터들의 하나 이상의 프로세스 파라미터 값들을 결정한다. 추가 층들이 기판 상에 증착되는 경우, 컴퓨팅 디바이스는 선택적으로, 하나 이상의 잔여 층들에 대한 타겟 두께를 또한 결정할 수 있다. 부가적으로 또는 대안적으로, 컴퓨팅 디바이스는 제1 두께(및/또는 제1 층의 하나 이상의 다른 측정된 속성들)에 기초하여 하나 이상의 잔여 층들에 대한 하나 이상의 다른 타겟 속성들(예컨대, 이를테면, 타겟 굴절률, 타겟 표면 거칠기, 타겟 평균 입자 크기, 타겟 입자 배향 등)을 결정할 수 있다. 부가적으로, 컴퓨팅 디바이스는 측정된 두께를 갖는 제1 층을 포함하는 디바이스 또는 컴포넌트에 대한 하나 이상의 최종 라인 성능 메트릭 값들을 예측할 수 있다. 예측된 최종 라인 성능 메트릭 값이 성능 임계치 미만인 경우, 일부 실시예들에서, 기판은 스크랩되거나 재가공될 수 있고 그리고/또는 기판 상에 제1 층을 증착한 프로세스 챔버는 유지보수를 위해 스케줄링될 수 있다. 동작(615)은 실시예들에서 제1 층의 측정된 두께(및/또는 다른 속성들)를 예측 모델(123)에 입력함으로써 수행될 수 있다.
[00105] 동작(620)에서, 기판은 제2 프로세스 챔버로 이송되고, 제2 프로세스 챔버는 결정된 프로세스 파라미터 값들을 사용하여 기판 상에서 제2 제조 프로세스를 수행한다. 제2 제조 프로세스는 예컨대, 증착 프로세스, 에칭 프로세스, 어닐링 프로세스 또는 일부 다른 프로세스일 수 있다. 예컨대, 제2 제조 프로세스는 기판 상에 다층 스택의 제2 층을 형성하기 위한 증착 프로세스일 수 있다.
[00106] 동작(625)에서, 광학 센서는 제2 제조 프로세스의 완료 후에 기판 상에서 광학 측정을 수행하는 데 사용될 수 있다. 제2 프로세스가 증착 프로세스였던 경우, 광학 측정은 부가적인 증착된 층의 하나 이상의 속성들(예컨대, 두께)을 측정할 수 있다.
[00107] 동작(630)에서, 컴퓨팅 디바이스(예컨대, 제어기 또는 서버)는 제1 층의 제1 두께 및 동작(625)에서 결정된 기판의 광학 측정들(예컨대, 제2 층의 제2 두께)에 기초하여, 기판 상에서 수행될 하나 이상의 추가 프로세스들의 프로세스 파라미터들에 대한 하나 이상의 프로세스 파라미터 값들을 결정할 수 있다. 부가적으로 또는 대안적으로, 컴퓨팅 디바이스는 최종 라인 성능 메트릭에 대한 예측 값을 결정할 수 있다. 예측된 최종 라인 성능 메트릭 값이 성능 임계치 미만인 경우, 일부 실시예들에서, 기판은 스크랩되거나 재가공될 수 있고 그리고/또는 제2 프로세스 챔버는 유지보수를 위해 스케줄링될 수 있다. 동작(630)은 실시예들에서 제1 및/또는 제2 층들의 측정된 두께들(및/또는 다른 속성들)을 예측 모델(123)에 입력함으로써 수행될 수 있다.
[00108] 동작(635)에서, 프로세싱 로직은 부가적인 프로세스들 ― 이 부가적인 프로세스들의 결과들은 광학 센서를 사용하여 결과들이 측정되어야 함 ― 이 수행되어야 하는지를 결정한다. 만약 그렇다면, 방법은 블록(620)으로 리턴하고, 다음 프로세스가 다음 프로세스 챔버에서 수행된다. 그렇지 않으면, 방법은 동작(640)으로 진행한다. 동작(640)에서, 일단 디바이스 또는 컴포넌트가 완료되면(또는 하나 이상의 성능 메트릭들이 측정될 수 있는 완료 스테이지에 도달하면), 최종 라인 성능 메트릭을 결정하기 위해 측정이 이루어진다. 예컨대, 감지 마진 및/또는 디바이스의 다른 전기적 속성들이 측정될 수 있다. 동작들(610 및/또는 625)에서 결정된 측정 결과들과 함께, 측정된 최종 라인 성능 메트릭 값의 결과들은 그 후 동작들(615 및 630)에서 사용된 기계 학습 모델을 추가로 트레이닝하는 데 사용될 수 있다. 예컨대, 예측 모델(123)은 새로운 제품 로트(product lot)들이 완료될 때 지속적으로 트레이닝될 수 있다. 그 결과, 예측 모델(123)의 정확도는 시간에 걸쳐 계속해서 개선될 수 있다.
[00109] 도 7은 프로세스 시퀀스 내 하나 이상의 프로세스들에 의해 형성된 하나 이상의 층들의 광학 측정들에 기초하여 프로세스 시퀀스 내 다운스트림 프로세스들을 제어하는 데 사용되는 기계 학습 모델의 트레이닝을 업데이트하는 방법(700)에 대한 흐름도이다. 예컨대, 방법(700)은 예측 모델(123)을 주기적으로 재트레이닝하기 위해 사용될 수 있다. 방법(700)은 하드웨어, 소프트웨어, 펌웨어 또는 이들의 조합을 포함할 수 있는 프로세싱 로직에 의해 수행될 수 있다. 실시예들에서, 방법(700)은 도 1a 및 도 1b의 제어기(120, 170) 및/또는 서버(145)에 의해 수행된다.
[00110] 방법(700)의 동작(705)에서, 최종 라인 성능 메트릭 값을 결정하기 위해 다층 스택을 포함하는 디바이스 또는 컴포넌트에 대해 최종 라인 측정이 이루어진다. 동작(710)에서, 프로세싱 로직은 다층 스택에서 하나 이상의 층들의 막 두께를 결정한다. 각각의 개별 층의 두께들은 해당 층의 증착 후에 측정되었을 수 있다. 예컨대, 층 두께들은 방법들(400-600) 중 임의의 것에 따라 측정되었을 수 있다. 동작(715)에서, 프로세싱 로직은 하나 이상의 층들의 막 두께들 및 최종 라인 성능 메트릭 값을 포함하는 트레이닝 데이터 항목을 생성한다. 동작(720)에서, 프로세싱 로직은 그 후, 기계 학습 모델의 트레이닝을 업데이트하기 위해 트레이닝 데이터 항목을 사용하여, 트레이닝된 기계 학습 모델(예컨대, 예측 모델(123))에 대한 지도 학습을 수행한다.
[00111] 도 8은 일 실시예에 따라 기판 상에 하나 이상의 층들을 형성하는 제조 프로세스 시퀀스와 연관된 DoE(design of experiment)들을 수행하는 방법(800)에 대한 흐름도이다. 특정 시퀀스 또는 순서로 도시되더라도, 달리 지정되지 않는 한 프로세스의 순서는 수정될 수 있다. 따라서, 예시된 실시예들은 예들로서만 이해되어야 하며, 예시된 프로세스들은 상이한 순서로 수행될 수 있고, 일부 프로세스들은 병렬로 수행될 수 있다. 부가적으로, 다양한 실시예들에서 하나 이상의 프로세스들이 생략될 수 있다. 따라서, 모든 각각의 실시예에서 모든 프로세스들이 수행되는 것은 아니다. 다른 프로세스 흐름들이 가능하다.
[00112] 방법(800)의 동작(805)에서, 제조 프로세스들의 시퀀스의 복수의 버전들이 수행된다. 제조 프로세스들의 시퀀스의 각각의 버전은 시퀀스 내 하나 이상의 프로세스들에 대해 프로세스 파라미터 값들의 상이한 조합을 사용하고, 층 두께들의 상이한 조합을 갖는 다층 스택을 초래한다. 일 실시예에서, 다층 스택은 DRAM 비트 라인 스택이고, DRAM 비트 라인 스택의 각각의 버전은 배리어 금속 층, 배리어 층 및 비트 라인 금속 층에 대한 층 두께의 상이한 조합을 갖는다. 일부 경우들에서, 다층 스택에 대한 층 두께들의 조합에 대한 최적 값은 선험적으로 알려질 수 있고, 층 두께들의 해당 최적 조합뿐만 아니라, 층 두께들 중 하나 이상이 최적 두께들을 초과하고 그리고/또는 그 최적 두께들 미만인 층 두께들의 하나 이상의 부가적인 조합이 테스트될 수 있다. 예컨대, DRAM 비트 라인 스택의 경우, 최적의 층 두께들은 금속 배리어 층의 경우 2nm, 배리어 층의 경우 3nm 및 금속 비트 라인 층의 경우 20nm일 수 있다. 상이한 버전들의 DRAM 비트 라인 스택이 생성될 수 있으며, 여기서 일부 버전들은 최적 두께를 초과하거나 미만인 두께들 중 단 하나만을 변동시키고, 일부 버전들은 최적 두께들을 초과하고 그리고/또는 그 최적 두께들 미만인 층들 중 2개를 변동시키고, 일부 버전들은 최적 두께들을 초과하고 그리고/또는 그 최적 두께들 미만인 3개의 두께들 전부를 변동시킨다. 일 예에서, 약 300개의 기판들이 프로세싱되어 다양한 두께 조합들을 갖는 다층 스택들을 생성한다. 제조 프로세스들의 시퀀스의 버전들 각각에 대해, 하나 이상의 추가 프로세스들이 기판 상에서 수행되어 테스트 가능한 디바이스 또는 컴포넌트를 생성할 수 있다.
[00113] 동작(810)에서, 제조 프로세스 시퀀스의 버전들 중 하나가 선택된다.
[00114] 동작(815)에서, 대표적 기판 상의 다층 스택의 하나 이상의 층들의 특성들을 결정하기 위해 제조 프로세스들의 시퀀스의 선택된 버전을 사용하여 제조된 대표적 기판 상에서 하나 이상의 계측 측정들이 수행된다. 예컨대, 기판 상의 다층 스택의 각각의 층의 두께를 결정하기 위해 파괴적인 계측 측정이 수행될 수 있다. 대안적으로, (예컨대, 층이 형성된 후 다층 스택의 각각의 층의 비파괴적 광학 측정을 수행함으로써) 다층 스택의 제조 동안 측정이 인라인(in-line)으로 이루어질 수 있다.
[00115] 동작(820)에서, 디바이스 또는 컴포넌트는 제조 프로세스들의 선택된 시퀀스를 사용하여 형성된 다층 스택을 갖는 기판을 사용하여 제조될 수 있다. 일부 실시예들에서, 동작(820)은 동작(810) 이전에 수행된다. 형성될 수 있는 디바이스들의 예들은 DRAM 메모리 모듈들 및 3D NAND 메모리 모듈들을 포함한다.
[00116] 동작(825)에서, 제조 프로세스의 선택된 버전에 의해 형성된 다층 스택을 포함하는 제조된 디바이스 또는 컴포넌트에 대해 하나 이상의 최종 라인 성능 메트릭들이 측정된다. 성능 메트릭들은 감지 마진, 전압, 전력, 디바이스 속도, 디바이스 레이턴시, 수율 및/또는 다른 성능 파라미터들을 포함할 수 있다. 일부 실시예들에서, 디바이스 또는 컴포넌트의 하나 이상의 전기적 속성들을 결정하기 위해 디바이스 또는 컴포넌트 상에서 하나 이상의 전기적 측정들이 수행된다. 전기적 속성들은 디바이스 또는 컴포넌트에 대한 최종 라인 성능 메트릭이거나 그에 대응할 수 있다. 예컨대, 감지 마진은, 게이트에 의해 실제로 검출되는, 메모리 유닛에 대한 게이트에 전달되는 전압의 퍼센티지이다. 더 큰 감지 마진들은 더 작은 감지 마진들보다 우월한데, 그 이유는 더 큰 감지 마진을 가진 디바이스들이 더 적은 전압을 사용하여 기능할 수 있기 때문이다(예컨대, 게이트의 상태를 변경하기 위해 메모리 유닛의 게이트에 더 작은 전압이 인가될 수 있음).
[00117] 동작(830)에서, 제조 프로세스들의 시퀀스의 선택된 버전에 대한 데이터 항목이 생성된다. 데이터 항목은 다층 스택 내 각각의 층에 대한 층 두께들 및 최종 라인 성능 메트릭 값(들)을 포함하는 트레이닝 데이터 항목일 수 있다.
[00118] 동작(835)에서, 아직 테스트되지 않은(그리고 데이터 항목들이 아직 생성되지 않은) 제조 프로세스들의 시퀀스의 잔여 버전이 있는지에 대한 결정이 내려진다. 제조 프로세스들의 시퀀스의 아직 테스트되지 않은 버전이 남아있는 경우, 방법은 동작(810)으로 리턴하고, 제조 프로세스들의 시퀀스의 새로운 버전이 테스트되도록 선택된다. 제조 프로세스들의 시퀀스의 모든 버전들이 테스트된 경우, 방법은 동작(840)으로 계속된다.
[00119] 동작(840)에서, 트레이닝 데이터세트가 생성된다. 트레이닝 데이터세트는 제조 프로세스들의 시퀀스의 버전들 각각에 대해 생성된 데이터 항목들을 포함한다.
[00120] 도 9는 일 실시예에 따른, 제조 프로세스 시퀀스 내 하나 이상의 프로세스들에 의해 형성된 하나 이상의 층들의 두께 값들에 기초하여, 하나 이상의 잔여 층들의 타겟 두께들, 하나 이상의 층들을 형성하기 위한 프로세스 파라미터 값들 및/또는 최종 라인 성능 메트릭 값들을 결정하기 위해 모델을 트레이닝하는 방법(900)에 대한 흐름도이다. 방법(900)은 명백한 바와 같이 도 1a 내지 도 3을 참조하여 설명된 컴포넌트들로 수행될 수 있다. 예컨대, 방법(900)은 실시예들에서 제어기(120), 제어기(170) 및/또는 서버(145)에 의해 수행될 수 있다. 방법(900)의 적어도 일부 동작들은, 하드웨어(예컨대, 회로부, 전용 로직, 프로그래밍 가능 로직, 마이크로코드 등), 소프트웨어(예컨대, 하드웨어 시뮬레이션을 수행하기 위해 프로세싱 디바이스 상에서 실행되는 명령들), 또는 이들의 조합을 포함할 수 있는 프로세싱 로직에 의해 수행될 수 있다. 특정 시퀀스 또는 순서로 도시되더라도, 달리 지정되지 않는 한 프로세스의 순서는 수정될 수 있다. 따라서, 예시된 실시예들은 예들로서만 이해되어야 하며, 예시된 프로세스들은 상이한 순서로 수행될 수 있고, 일부 프로세스들은 병렬로 수행될 수 있다. 부가적으로, 다양한 실시예들에서 하나 이상의 프로세스들이 생략될 수 있다. 따라서, 모든 각각의 실시예에서 모든 프로세스들이 수행되는 것은 아니다. 다른 프로세스 흐름들이 가능하다.
[00121] 방법(900)의 동작(905)에서, 프로세싱 로직은 트레이닝 데이터세트(예컨대, 방법(800)에 따라 생성되었을 수 있음)를 수신한다. 트레이닝 데이터세트는 복수의 데이터 항목들을 포함할 수 있으며, 각각의 데이터 항목은 제조 프로세스들의 시퀀스의 버전의 하나 이상의 층 두께들 및 최종 라인 성능 메트릭 값을 포함한다.
[00122] 동작(910)에서, 프로세싱 로직은, 기판 상의 다층 스택의 하나 이상의 층들에 대한 두께들의 입력을 수신하고 다층 스택 내 하나 이상의 잔여 층들에 대한 타겟 두께들, 기판 상에서 수행될 하나 이상의 향후 제조 프로세스들의 프로세스 파라미터들에 대한 타겟 프로세스 파라미터 값들 및/또는 예측된 최종 라인 성능 메트릭 값 중 적어도 하나를 출력하도록 모델을 트레이닝한다.
[00123] 일 실시예에서, 모델은 회귀를 사용하여 트레이닝된 회귀 모델과 같은 기계 학습 모델이다. 회귀 모델들의 예들은 선형 회귀 또는 가우시안 회귀를 사용하여 트레이닝된 회귀 모델들이다. 일 실시예에서, 동작(915)에서, 프로세싱 로직은 모델을 트레이닝하기 위해 트레이닝 데이터세트를 사용하여 선형 회귀 또는 가우시안 회귀를 수행한다. 회귀 모델은 X 변수들의 알려진 값들이 주어지면 Y의 값을 예측한다. 회귀 모델은 내삽 및/또는 외삽을 포함할 수 있는 회귀 분석을 사용하여 트레이닝될 수 있다. 일 실시예에서, 회귀 모델의 파라미터들은 최소 제곱법들을 사용하여 추정된다. 대안적으로, 회귀 모델을 트레이닝하기 위해 베이지안 선형 회귀, 퍼센티지 회귀, 최소 절대 편차(leas absolute deviation)들, 넌파라메트릭 회귀(nonparametric regression), 시나리오 최적화 및/또는 거리 메트릭 학습이 수행될 수 있다.
[00124] 일 실시예에서, 모델은 인공 신경망(간단히, 신경망으로서 또한 지칭됨)과 같은 기계 학습 모델이다. 인공 신경망은 예컨대, CNN(convolutional neural network) 또는 심층 신경망일 수 있다. 일 실시예에서, 동작(920)에서, 프로세싱 로직은 신경망을 트레이닝하기 위해 지도 기계 학습을 수행한다.
[00125] 인공 신경망들은 일반적으로 특징들을 타겟 출력 공간에 매핑하는 분류자 또는 회귀 층들을 갖는 특징 표현 컴포넌트를 포함한다. 예컨대, CNN(convolutional neural network)은 컨볼루션 필터들의 다수의 층들을 호스팅한다. 풀링이 수행되고, 비선형성들이 하위 층에서 해소될 수 있으며, 이 하위 층 위에, 다층 퍼셉트론(multi-layer perceptron)이 일반적으로 추가되어 컨볼루셔널 층들에 의해 추출된 최상부 층 특징들을 판단들(예컨대, 분류 출력들)에 매핑한다. 신경망은 다수의 은닉된 층들을 갖는 심층 네트워크이거나 은닉된 층이 0개 또는 소수(예컨대, 1-2개)인 쉘로우 네트워크(shallow network)일 수 있다. 딥 러닝은 특징 추출 및 변환을 위해 비선형 프로세싱 유닛들의 다수의 층들의 캐스캐이드(cascade)를 사용하는 기계 학습 알고리즘의 부류이다. 각각의 연속 층은 이전 층으로부터의 출력을 입력으로서 사용한다. 신경망들은 지도(예컨대, 분류) 및/또는 비지도(예컨대, 패턴 분석) 방식으로 학습할 수 있다. 일부 신경망들(예컨대, 이를테면, 심층 신경망들)은 층들의 계층구조를 포함하며, 여기에서 상이한 층들은 상이한 레벨들의 추상화에 대응하는 상이한 레벨들의 표현들을 학습한다. 딥 러닝에서, 각각의 레벨은 그의 입력 데이터를 약간 더 추상적이고 복합적인 표현으로 변형하도록 학습한다.
[00126] 신경망 트레이닝은 지도 학습 방식으로 달성될 수 있으며, 이는, 네트워크를 통해 라벨링된 입력들로 구성된 트레이닝 데이터세트를 공급하는 것, 그의 출력들을 관찰하는 것, (출력들과 라벨 값들 간의 차이를 측정함으로써) 에러를 정의하는 것, 및 에러가 최소화되도록 네트워크의 가중치들을 그의 모든 층들과 노드들에 걸쳐 튜닝하기 위해 깊은 경사 하강법(deep gradient descent) 및 역전파와 같은 기법들을 사용하는 것을 수반한다. 다수의 애플리케이션들에서, 트레이닝 데이터세트 내 다수의 라벨링된 입력들에 걸쳐 이 프로세스를 반복하는 것은 트레이닝 데이터세트에 존재하는 것들과 상이한 입력들이 제공될 때 올바른 출력을 생성할 수 있는 네트워크를 산출한다. 큰 이미지들과 같은 고차원 세팅들에서, 이 일반화는 충분히 크고 다양한 교육 데이터세트가 이용 가능하게 될 때 달성된다.
[00127] 실시예들에서, 입력들은 하나 이상의 층들의 막 속성들(예컨대, 이를테면, 막 두께들)을 포함하는 특징 벡터들이고, 라벨들은 최종 라인 성능 메트릭 값들(예컨대, 감지 마진과 같은 전기적 값들)과 같은 성능 메트릭 값들이다. 일 실시예에서, 신경망은, 하나 이상의 증착된 층들의 막 속성들을 입력으로서 수신하고, 하나 이상의 예측된 성능 메트릭 값들, 아직 증착되지 않은 층들에 대한 막 속성들 및/또는 추가 층들을 증착하기 위한 그리고/또는 이미 증착된 층들에서 수행될 향후 프로세스들에 대한 프로세스 파라미터 값들을 출력하도록 트레이닝된다.
[00128] 동작(925)에서, 트레이닝된 모델이 배치된다. 트레이닝된 모델은 예컨대, 하나 이상의 프로세스 챔버들 및/또는 클러스터 도구들의 제어기에 배치될 수 있다. 부가적으로 또는 대안적으로, 트레이닝된 모델은 하나 이상의 제어기들(예컨대, 하나 이상의 프로세스 챔버들 및/또는 하나 이상의 클러스터 도구들의 제어기들)에 연결된 서버에 배치될 수 있다. 트레이닝된 모델을 배치하는 것은 제어기 및/또는 서버의 피드포워드 엔진에 트레이닝된 모델을 저장하는 것을 포함할 수 있다. 일단 트레이닝된 모델이 배치되면, 제어기 및/또는 서버는 제조 프로세스들의 시퀀스 내 하나 이상의 제조 프로세스들의 피드포워드 제어를 수행하기 위해 트레이닝된 모델을 사용할 수 있다.
[00129] 도 10은 컴퓨팅 디바이스(1000)의 예시적인 형태로 기계의 도식적 표현을 예시하며, 그 컴퓨팅 디바이스(1000) 내에서, 기계로 하여금 본원에서 논의되는 방법들 중 임의의 하나 이상을 수행하게 하기 위한 명령들의 세트가 실행될 수 있다. 대안적인 실시예들에서, 기계는 LAN(Local Area Network), 인트라넷, 익스트라넷, 또는 인터넷에서 다른 기계들에 연결(예컨대, 네트워킹)될 수 있다. 기계는 클라이언트-서버 네트워크 환경에서 서버 또는 클라이언트 기계의 자격으로 동작할 수 있거나, 또는 피어-투-피어(또는 분산) 네트워크 환경에서 피어 기계로서 동작할 수 있다. 기계는 PC(personal computer), 태블릿 컴퓨터, STB(set-top box), PDA(Personal Digital Assistant), 셀룰러 전화, 웹 기기, 서버, 네트워크 라우터, 스위치 또는 브리지, 또는 기계에 의해 행해질 액션들을 특정하는 명령들의 세트를 (순차적으로 또는 다른 방식으로) 실행할 수 있는 임의의 기계일 수 있다. 게다가, 단일 기계만이 예시되어 있지만, "기계"라는 용어는 또한, 본원에서 논의된 방법들 중 임의의 하나 이상을 수행하도록 명령들의 세트(또는 다수의 세트들)를 개별적으로 또는 집합적으로 실행하는 기계들(예컨대, 컴퓨터들)의 임의의 콜렉션을 포함하는 것으로 이해될 것이다.
[00130] 예시적인 컴퓨팅 디바이스(1000)는, 프로세싱 디바이스(1002), 메인 메모리(1004)(예컨대, ROM(read-only memory), 플래시 메모리, DRAM(dynamic random access memory), 이를테면 SDRAM(synchronous DRAM), RDRAM(Rambus DRAM) 등), 정적 메모리(1006)(예컨대, 플래시 메모리, SRAM(static random access memory) 등), 및 보조 메모리(예컨대, 데이터 저장 디바이스(1018))를 포함하고, 이들은 버스(1030)를 통해 서로 통신한다.
[00131] 프로세싱 디바이스(1002)는 마이크로프로세서, 중앙 처리 장치 등과 같은 하나 이상의 범용 프로세서들을 표현한다. 보다 구체적으로, 프로세싱 디바이스(1002)는 CISC(complex instruction set computing) 마이크로프로세서, RISC(reduced instruction set computing) 마이크로프로세서, VLIW(very long instruction word) 마이크로프로세서, 다른 명령 세트들을 구현하는 프로세서 또는 명령 세트들의 조합을 구현하는 프로세서들일 수 있다. 프로세싱 디바이스(1002)는 또한, 하나 이상의 특수-목적 프로세싱 디바이스들, 이를테면, ASIC(application specific integrated circuit), FPGA(field programmable gate array), DSP(digital signal processor), 네트워크 프로세서 등일 수 있다. 프로세싱 디바이스(1002)는 본원에서 논의된 동작들 및 단계들을 수행하기 위한 프로세싱 로직(명령들(1022))을 실행하도록 구성된다.
[00132] 컴퓨팅 디바이스(1000)는 네트워크 인터페이스 디바이스(1008)를 더 포함할 수 있다. 컴퓨팅 디바이스(1000)는 또한, 비디오 디스플레이 유닛(1010)(예컨대, LCD(liquid crystal display), 또는 CRT(cathode ray tube)), 알파뉴메릭(alphanumeric) 입력 디바이스(1012)(예컨대, 키보드), 커서 제어 디바이스(1014)(예컨대, 마우스), 및 신호 생성 디바이스(1016)(예컨대, 스피커)를 포함할 수 있다.
[00133] 데이터 저장 디바이스(1018)는 기계-판독 가능 저장 매체(또는 더 구체적으로는, 컴퓨터-판독 가능 저장 매체)(1028)를 포함할 수 있고, 그 기계-액세스가능 저장 매체 상에, 본원에서 설명되는 방법들 또는 기능들 중 임의의 하나 이상을 구체화하는 명령들의 하나 이상의 세트들(1022)이 저장된다. 명령들(1022)은 또한, 컴퓨터 시스템(1000)에 의한 명령들의 실행 동안 프로세싱 디바이스(1002) 내에 그리고/또는 메인 메모리(1004) 내에 완전히 또는 적어도 부분적으로 상주할 수 있고, 메인 메모리(1004) 및 프로세싱 디바이스(1002)는 또한, 기계-판독 가능 저장 매체들을 구성한다.
[00134] 컴퓨터 판독 가능 저장 매체(1028)는 또한 피드포워드 엔진(121), 및/또는 피드포워드 엔진(121)을 호출하는 방법들을 포함하는 소프트웨어 라이브러리를 저장하는 데 사용될 수 있다. 컴퓨터-판독 가능 저장 매체(1028)가 예시적인 실시예에서 단일 매체인 것으로 도시되지만, "컴퓨터-판독 가능 저장 매체"라는 용어는 명령들의 하나 이상의 세트들을 저장하는 단일 매체 또는 다수의 매체들(예컨대, 중앙 집중형 또는 분산형 데이터베이스 및/또는 연관된 캐시들 및 서버들)을 포함하는 것으로 이해되어야 한다. "컴퓨터-판독 가능 저장 매체"라는 용어는 또한, 기계에 의한 실행을 위해 명령들의 세트를 저장 또는 인코딩할 수 있고, 기계로 하여금 본원에서 설명되는 방법들 중 임의의 하나 이상을 수행하게 하는 임의의 매체를 포함하는 것으로 이해될 것이다. 그에 따라, "기계-판독 가능 저장 매체"라는 용어는 비-일시적 컴퓨터-판독 가능 매체들, 이를테면, 솔리드-스테이트 메모리들, 및 광학 및 자기 매체들을 포함하는(그러나 이에 제한되지는 않음) 것으로 이해될 것이다.
[00135] (예컨대, 도 1a 내지 도 3과 관련하여) 본원에서 설명된 모듈들, 컴포넌트들 및 다른 특징들은 개별 하드웨어 컴포넌트들로서 구현되거나 ASICS, FPGA들, DSP들 또는 유사한 디바이스들과 같은 하드웨어 컴포넌트들의 기능성에 통합될 수 있다. 게다가, 모듈은 하드웨어 디바이스들 내에서 펌웨어 또는 기능적 회로부로서 구현될 수 있다. 또한, 모듈들은 하드웨어 디바이스들 및 소프트웨어 컴포넌트들의 임의의 조합 또는 소프트웨어로만 구현될 수 있다.
[00136] 상세한 설명의 일부 부분들은 컴퓨터 메모리 내의 데이터 비트들에 대한 동작들의 기호 표현들 및 알고리즘들에 관하여 제시되었다. 이들 알고리즘 설명들 또는 표현들은, 그들의 작업의 본질을 다른 당업자들에게 가장 효율적으로 전달하기 위하여 데이터 프로세싱 분야들의 당업자들에 의해 사용되는 수단이다. 알고리즘은 여기에서 그리고 일반적으로, 타겟 결과로 이어지는 단계들의 자기 모순이 없는 시퀀스(self-consistent sequence)인 것으로 간주된다. 단계들은 물리량의 물리적 조작들을 요구하는 것들이다. 통상, 반드시 그러한 것은 아니지만, 그러한 양들은, 저장되고, 전달되고, 결합되고, 비교되고 그리고 다른 방식으로 조작될 수 있는 전기 또는 자기 신호들의 형태를 취한다. 때로는, 주로 일반적인 용법의 이유들로, 이들 신호들은 비트들, 값들, 엘리먼트들, 심볼들, 문자들, 항들, 숫자들 등으로 지칭하는 것이 편리한 것으로 증명되었다.
[00137] 그러나 이러한 및 유사한 용어들 전부는 적절한 물리량과 연관될 것이고, 이러한 양들에 적용되는 편리한 라벨일 뿐이라는 점을 염두에 두어야 한다. 구체적으로 달리 명시되지 않는 한, 아래의 논의로부터 명백한 바와 같이, 본 설명의 전반에 걸쳐, "수신하는", "식별하는", "결정하는", "선택하는", "제공하는", "저장하는" 등과 같은 용어들을 활용하는 논의들은, 컴퓨터 시스템의 레지스터들 및 메모리들 내의 물리적(전자적) 양들로서 표현된 데이터를, 컴퓨터 시스템 메모리들 또는 레지스터들 또는 다른 그러한 정보 저장, 송신, 또는 디스플레이 디바이스들 내의 물리적 양들로서 유사하게 표현된 다른 데이터로 조작 및 변형하는, 컴퓨터 시스템 또는 유사한 전자 컴퓨팅 디바이스의 동작 및 프로세스들을 지칭하는 것으로 이해된다.
[00138] 본 발명의 실시예들은 또한 본원에서의 동작들을 수행하기 위한 장치에 관한 것이다. 이 장치는 논의된 목적들을 위해 특별히 구성될 수 있거나, 또는 이 장치는 컴퓨터 시스템에 저장된 컴퓨터 프로그램에 의해 선택적으로 프로그래밍되는 범용 컴퓨터 시스템을 포함할 수 있다. 그러한 컴퓨터 프로그램은 컴퓨터 판독 가능 저장 매체, 이를테면, 플로피 디스크들, 광학 디스크들, CD-ROM들 및 자기-광학 디스크들을 포함하는 임의의 유형의 디스크, ROM(read-only memory)들, RAM(read-only memory)들, EPROM들, EEPROM들, 자기 디스크 저장 매체들, 광학 저장 매체들, 플래시 메모리 디바이스들, 다른 유형의 기계 액세스 가능 저장 매체들, 또는 전자 명령들을 저장하는 데 적합한 모든 유형의 매체들(그러나 이에 제한되지 않음)에 저장될 수 있으며, 이들 각각은 컴퓨터 시스템 버스에 커플링된다.
[00139] 이전의 설명은 본 개시내용의 몇몇 실시예들의 양호한 이해를 제공하기 위해 특정 시스템들, 컴포넌트들, 방법들 등의 예들과 같은 다수의 특정 세부사항들을 기재한다. 그러나, 본 개시내용의 적어도 일부 실시예들이 이러한 특정 세부사항들 없이도 실시될 수 있다는 것은 당업자에게 명백할 것이다. 다른 경우들에서, 잘-알려진 컴포넌트들 또는 방법들은 본 개시내용을 불필요하게 모호하게 하는 것을 피하기 위해, 상세히 설명되지 않거나 간단한 블록 다이어그램 포맷으로 제시된다. 따라서, 기재된 특정 세부사항들은 단지 예시일 뿐이다. 특정한 구현들은 이러한 예시적인 세부사항들과 다를 수 있으며, 여전히 본 개시내용의 범위 내에 있는 것으로 고려된다.
[00140] 본 명세서 전반에 걸쳐 "일 실시예" 또는 "실시예"에 대한 참조는, 실시예와 관련하여 설명된 특정한 피처, 구조, 또는 특성이 적어도 하나의 실시예에 포함된다는 것을 의미한다. 따라서, 본 명세서 전반에 걸쳐 다양한 장소들에서의 "일 실시예" 또는 "실시예"라는 어구의 출현들 모두는 반드시 동일한 실시예를 지칭할 필요는 없다. 부가적으로, "또는"이라는 용어는 배타적인 "또는" 보다는 포괄적인 "또는"을 의미하도록 의도된다. "약" 또는 "대략"이라는 용어가 본 명세서에서 사용될 때, 이는 제시된 공칭 값이 ±10% 내에서 정확하다는 것을 의미하도록 의도된다.
[00141] 본 명세서의 방법들의 동작들이 특정한 순서로 도시되고 설명되지만, 각각의 방법의 동작들의 순서는, 특정한 동작들이 역순으로 수행될 수 있어서, 특정한 동작들이 다른 동작들과 적어도 부분적으로 동시에 수행될 수 있도록 변경될 수 있다. 다른 실시예에서, 별개의 동작들의 명령들 또는 하위-동작들은 간헐적이고 그리고/또는 교번적인 방식으로 이루어질 수 있다.
[00142] 위의 설명은 제한이 아니라 예시적인 것으로 의도된다는 것을 이해한다. 위의 설명을 판독 및 이해할 시에, 많은 다른 실시예들이 당업자들에게 명백할 것이다. 따라서, 본 개시내용의 범위는, 첨부된 청구항들이 권리를 가지는 등가물들의 전체 범위와 함께 그러한 청구범위들을 참조하여 결정되어야 한다.

Claims (25)

  1. 기판 프로세싱 시스템으로서,
    적어도 하나의 이송 챔버;
    상기 적어도 하나의 이송 챔버에 연결되는 제1 프로세스 챔버 ― 상기 제1 프로세스 챔버는 기판 상에 다층 스택의 제1 층을 증착하기 위한 제1 프로세스를 수행하도록 구성됨 ―;
    상기 적어도 하나의 이송 챔버에 연결되는 제2 프로세스 챔버 ― 상기 제2 프로세스 챔버는 상기 기판 상에 상기 다층 스택의 제2 층을 증착하기 위한 제2 프로세스를 수행하도록 구성됨 ―;
    상기 제1 층이 상기 기판 상에 증착된 후 상기 제1 층 상에서 광학 측정을 수행하도록 구성된 광학 센서; 및
    상기 제1 프로세스 챔버, 상기 제2 프로세스 챔버, 상기 이송 챔버 또는 상기 광학 센서 중 적어도 하나에 동작 가능하게 연결된 컴퓨팅 디바이스를 포함하고, 상기 컴퓨팅 디바이스는,
    상기 제1 프로세스가 상기 기판 상에서 수행된 후 상기 제1 층의 제1 광학 측정을 수신하고 ― 상기 제1 광학 측정은 상기 제1 층의 제1 두께를 표시함 ―;
    상기 제1 층의 제1 두께에 기초하여, 상기 다층 스택의 제2 층에 대한 타겟 제2 두께를 결정하고; 그리고
    상기 제2 프로세스 챔버로 하여금 상기 제1 층 상에 대략 상기 타겟 제2 두께를 갖는 제2 층을 증착하기 위한 상기 제2 프로세스를 수행하게 하기 위한 것인, 기판 프로세싱 시스템.
  2. 제1항에 있어서,
    상기 적어도 하나의 이송 챔버에 연결되는 제3 프로세스 챔버를 더 포함하고, 상기 제3 프로세스 챔버는 상기 기판 상에 상기 다층 스택의 제3 층을 증착하기 위한 제3 프로세스를 수행하도록 구성되고;
    상기 광학 센서는 추가로, 상기 제2 층 상에서 상기 광학 측정을 수행하도록 구성되고; 그리고
    상기 컴퓨팅 디바이스는 추가로,
    상기 제2 프로세스가 상기 기판 상에서 수행된 후 상기 제2 층의 제2 광학 측정을 수신하고 ― 상기 제2 광학 측정은 상기 제2 층의 실제 제2 두께를 표시함 ―;
    상기 제1 층의 제1 두께 및 상기 제2 층의 실제 제2 두께에 기초하여, 상기 다층 스택의 제3 층에 대한 타겟 제3 두께를 결정하고; 그리고
    상기 제3 프로세스 챔버로 하여금 상기 제2 층 상에 대략 상기 타겟 제3 두께를 갖는 제3 층을 증착하기 위한 상기 제3 프로세스를 수행하게 하기 위한 것인, 기판 프로세싱 시스템.
  3. 제2항에 있어서,
    상기 다층 스택의 제3 층에 대한 타겟 제3 두께를 결정하기 위해, 상기 컴퓨팅 디바이스는, 상기 제1 층의 제1 두께 및 상기 제2 층의 실제 제2 두께의 입력에 대해, 상기 제1 층의 제1 두께 및 상기 제2 층의 실제 제2 두께와 결합될 때 상기 다층 스택을 포함하는 디바이스에 대한 최적의 최종 라인(end-of-line) 성능 메트릭 값을 발생시키는 상기 제3 층의 타겟 제3 두께를 결정하도록 트레이닝되는 트레이닝된 기계 학습 모델에 상기 제1 층의 제1 두께 및 상기 제2 층의 실제 제2 두께를 입력하기 위한 것인, 기판 프로세싱 시스템.
  4. 제2항에 있어서,
    상기 광학 센서는 추가로, 상기 제3 층 상에서 상기 광학 측정을 수행하도록 구성되고; 그리고
    상기 컴퓨팅 디바이스는 추가로,
    상기 제3 프로세스가 상기 기판 상에서 수행된 후 상기 제3 층의 제3 광학 측정을 수신하고 ― 상기 제3 광학 측정은 상기 제3 층의 실제 제3 두께를 표시함 ―; 그리고
    상기 제1 층의 제1 두께, 상기 제2 층의 실제 제2 두께, 및 상기 제3 층의 실제 제3 두께에 기초하여, 상기 다층 스택을 포함하는 디바이스에 대한 예측된 최종 라인 성능 메트릭 값을 결정하기 위한 것인, 기판 프로세싱 시스템.
  5. 제4항에 있어서,
    상기 다층 스택을 포함하는 디바이스에 대한 상기 예측된 최종 라인 성능 메트릭 값을 결정하기 위해, 상기 컴퓨팅 디바이스는, 상기 제1 층의 제1 두께, 상기 제2 층의 실제 제2 두께, 및 상기 제3 층의 실제 제3 두께의 입력에 대해, 상기 다층 스택을 포함하는 디바이스에 대한 상기 예측된 최종 라인 성능 메트릭 값을 예측하도록 트레이닝되는 트레이닝된 기계 학습 모델에, 상기 제1 층의 제1 두께, 상기 제2 층의 실제 제2 두께, 및 상기 제3 층의 실제 제3 두께를 입력하기 위한 것인, 기판 프로세싱 시스템.
  6. 제5항에 있어서,
    상기 다층 스택은 DRAM(dynamic random access memory) 비트 라인 스택을 포함하고, 상기 예측된 최종 라인 성능 메트릭 값은 감지 마진을 포함하는, 기판 프로세싱 시스템.
  7. 제1항에 있어서,
    상기 다층 스택의 제2 층에 대한 타겟 제2 두께를 결정하기 위해, 상기 컴퓨팅 디바이스는, 상기 제1 층의 제1 두께의 입력에 대해, 상기 제1 층의 제1 두께와 결합될 때 상기 다층 스택을 포함하는 디바이스에 대한 최적의 최종 라인 성능 메트릭 값을 발생시키는 상기 제2 층의 타겟 제2 두께를 출력하도록 트레이닝되는 트레이닝된 기계 학습 모델에 상기 제1 층의 제1 두께를 입력하기 위한 것인, 기판 프로세싱 시스템.
  8. 제7항에 있어서,
    상기 트레이닝된 기계 학습 모델은 신경망을 포함하는, 기판 프로세싱 시스템.
  9. 제7항에 있어서,
    상기 트레이닝된 기계 학습 모델은 추가로, 상기 다층 스택의 제3 층의 타겟 제3 두께 또는 상기 다층 스택을 포함하는 디바이스에 대한 최종 라인 성능 메트릭 값 중 적어도 하나를 출력하도록 트레이닝되는, 기판 프로세싱 시스템.
  10. 제1항에 있어서,
    상기 광학 센서는 반사 측정(reflectometry)을 사용하여 상기 제1 두께를 측정하도록 구성된 분광계를 포함하는, 기판 프로세싱 시스템.
  11. 제1항에 있어서,
    상기 광학 센서는 상기 이송 챔버, 로드 록 챔버 또는 상기 이송 챔버에 연결된 통과 스테이션(pass-through station)의 컴포넌트인, 기판 프로세싱 시스템.
  12. 방법으로서,
    기판 상에 다층 스택의 제1 층을 증착하기 위한 제1 증착 프로세스를 사용하여 제1 프로세스 챔버에서 상기 기판을 프로세싱하는 단계;
    상기 제1 프로세스 챔버로부터 상기 기판을 제거하는 단계;
    광학 센서를 사용하여 상기 제1 층의 제1 두께를 측정하는 단계;
    상기 제1 층의 제1 두께에 기초하여, 상기 다층 스택의 제2 층에 대한 타겟 제2 두께를 결정하는 단계;
    상기 제2 층에 대한 제2 타겟 두께를 달성할 제2 증착 프로세스에 대한 하나 이상의 프로세스 파라미터 값들을 결정하는 단계; 및
    상기 제1 층 위에 대략 상기 타겟 제2 두께를 갖는 상기 다층 스택의 제2 층을 증착하기 위해 상기 하나 이상의 프로세스 파라미터 값들을 갖는 상기 제2 증착 프로세스를 사용하여 제2 프로세스 챔버에서 상기 기판을 프로세싱하는 단계를 포함하는, 방법.
  13. 제12항에 있어서,
    상기 광학 센서 또는 부가적인 광학 센서를 사용하여 상기 제2 층의 실제 제2 두께를 측정하는 단계;
    상기 제1 층의 제1 두께 및 상기 제2 층의 실제 제2 두께에 기초하여, 상기 다층 스택의 제3 층에 대한 타겟 제3 두께를 결정하는 단계;
    상기 제2 층에 대한 제3 타겟 두께를 달성할 제3 증착 프로세스에 대한 하나 이상의 부가적인 프로세스 파라미터 값들을 결정하는 단계; 및
    상기 제2 층 상에 대략 상기 타겟 제3 두께를 갖는 제3 층을 증착하기 위한 상기 제3 증착 프로세스를 수행하기 위해 상기 하나 이상의 부가적인 프로세스 파라미터 값들을 사용하여 제3 프로세스 챔버에서 상기 기판을 프로세싱하는 단계를 더 포함하는, 방법.
  14. 제13항에 있어서,
    상기 다층 스택의 제3 층에 대한 타겟 제3 두께를 결정하는 단계는, 상기 제1 층의 제1 두께 및 상기 제2 층의 실제 제2 두께의 입력에 대해, 상기 제1 층의 제1 두께 및 상기 제2 층의 실제 제2 두께와 결합될 때 상기 다층 스택을 포함하는 디바이스에 대한 최적의 최종 라인 성능 메트릭 값을 발생시키는 상기 제3 층의 타겟 제3 두께를 출력하도록 트레이닝되는 트레이닝된 기계 학습 모델에 상기 제1 층의 제1 두께 및 상기 제2 층의 실제 제2 두께를 입력하는 단계를 포함하는, 방법.
  15. 제13항에 있어서,
    상기 광학 센서 또는 상기 부가적인 광학 센서를 사용하여 상기 제3 층의 실제 제3 두께를 측정하는 단계; 및
    상기 제1 층의 제1 두께, 상기 제2 층의 실제 제2 두께, 및 상기 제3 층의 실제 제3 두께에 기초하여, 상기 다층 스택을 포함하는 디바이스에 대한 예측된 최종 라인 성능 메트릭 값을 결정하는 단계를 더 포함하는, 방법.
  16. 제15항에 있어서,
    상기 다층 스택을 포함하는 디바이스에 대한 상기 예측된 최종 라인 성능 메트릭 값을 결정하는 단계는, 상기 제1 층의 제1 두께, 상기 제2 층의 실제 제2 두께, 및 상기 제3 층의 실제 제3 두께의 입력에 대해, 상기 다층 스택을 포함하는 디바이스에 대한 상기 예측된 최종 라인 성능 메트릭 값을 예측하도록 트레이닝되는 트레이닝된 기계 학습 모델에, 상기 제1 층의 제1 두께, 상기 제2 층의 실제 제2 두께, 및 상기 제3 층의 실제 제3 두께를 입력하는 단계를 포함하는, 방법.
  17. 제16항에 있어서,
    상기 다층 스택은 DRAM(dynamic random access memory) 비트 라인 스택을 포함하고, 상기 예측된 최종 라인 성능 메트릭 값은 감지 마진 값을 포함하는, 방법.
  18. 제12항에 있어서,
    상기 다층 스택의 제2 층에 대한 타겟 제2 두께를 결정하는 단계는, 상기 제1 층의 제1 두께의 입력에 대해, 상기 제1 층의 제1 두께와 결합될 때 상기 다층 스택을 포함하는 디바이스에 대한 예측된 최적의 최종 라인 성능 메트릭 값을 발생시키는 상기 제2 층의 타겟 제2 두께를 출력하도록 트레이닝되는 트레이닝된 기계 학습 모델에 상기 제1 층의 제1 두께를 입력하는 단계를 포함하는, 방법.
  19. 제18항에 있어서,
    상기 트레이닝된 기계 학습 모델은 신경망을 포함하는, 방법.
  20. 제18항에 있어서,
    상기 트레이닝된 기계 학습 모델은 추가로, 상기 다층 스택의 제3 층의 타겟 제3 두께 또는 상기 다층 스택을 포함하는 디바이스에 대한 최종 라인 성능 메트릭 값 중 적어도 하나를 출력하도록 트레이닝되는, 방법.
  21. 제18항에 있어서,
    상기 다층 스택을 포함하는 디바이스에 대한 실제 최종 라인 성능 메트릭 값을 수신하는 단계; 및
    상기 제1 층의 제1 두께 및 상기 제2 층의 타겟 제2 두께를 포함하는 트레이닝 데이터 항목을 사용하여 상기 트레이닝된 기계 학습 모델을 재트레이닝하는 단계를 더 포함하고, 상기 트레이닝 데이터 항목은 상기 실제 최종 라인 성능 메트릭 값에 대응하는 라벨을 더 포함하는, 방법.
  22. 제12항에 있어서,
    상기 광학 센서는 이송 챔버, 로드 록 챔버 또는 상기 이송 챔버에 연결된 통과 스테이션의 컴포넌트이고, 상기 제1 프로세스 챔버, 상기 제2 프로세스 챔버, 및 상기 제1 프로세스 챔버 및 상기 제2 프로세스 챔버에 연결된 이송 챔버를 포함하는 클러스터 도구로부터 상기 기판을 제거하지 않고 상기 제1 층 및 상기 제2 층이 상기 기판 상에 형성되는, 방법.
  23. 방법으로서,
    복수의 데이터 항목들을 포함하는 트레이닝 데이터세트를 수신하거나 생성하는 단계 ― 상기 복수의 데이터 항목들의 각각의 데이터 항목은 다층 스택의 복수의 층들에 대한 층 두께 및 상기 다층 스택을 포함하는 디바이스에 대한 최종 라인 성능 메트릭 값의 조합을 포함함 ―; 및
    상기 트레이닝 데이터세트에 기초하여, 상기 다층 스택의 단일 층의 두께 또는 적어도 2개의 층들의 두께를 입력으로서 수신하고, 그리고 상기 다층 스택의 단일 잔여 층의 타겟 두께, 상기 다층 스택의 적어도 2개의 잔여 층들에 대한 타겟 두께 또는 상기 다층 스택을 포함하는 디바이스에 대한 예측된 최종 라인 성능 메트릭 값 중 적어도 하나를 출력하도록 기계 학습 모델을 트레이닝하는 단계를 포함하는, 방법.
  24. 제23항에 있어서,
    상기 다층 스택의 복수의 버전들을 형성하고 ― 상기 복수의 버전들 각각은 상기 다층 스택의 복수의 층들에 대한 층 두께들의 상이한 조합을 포함함 ―;
    상기 다층 스택의 각각의 버전에 대해, 상기 다층 스택의 버전을 포함하는 디바이스를 제조하고;
    상기 다층 스택의 버전을 포함하는 각각의 디바이스에 대해, 최종 라인 성능 메트릭 값을 결정하기 위해 최종 라인 성능 메트릭을 측정하고; 그리고
    상기 다층 스택의 각각의 버전에 대해, 상기 다층 스택의 복수의 층들에 대한 층 두께들의 조합을 상기 최종 라인 성능 메트릭 값과 연관시킴으로써,
    상기 트레이닝 데이터세트를 생성하는 단계를 더 포함하는, 방법.
  25. 제23항에 있어서,
    상기 다층 스택은 DRAM(dynamic random access memory) 비트 라인 스택을 포함하고, 상기 예측된 최종 라인 성능 메트릭 값은 감지 마진 값을 포함하는, 방법.
KR1020237020900A 2020-11-24 2021-11-19 디바이스 제조 동안 다층 스택들의 피드포워드 제어 KR20230107875A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/103,847 US20220165593A1 (en) 2020-11-24 2020-11-24 Feedforward control of multi-layer stacks during device fabrication
US17/103,847 2020-11-24
PCT/US2021/060130 WO2022115328A1 (en) 2020-11-24 2021-11-19 Feedforward control of multi-layer stacks during device fabrication

Publications (1)

Publication Number Publication Date
KR20230107875A true KR20230107875A (ko) 2023-07-18

Family

ID=81657241

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237020900A KR20230107875A (ko) 2020-11-24 2021-11-19 디바이스 제조 동안 다층 스택들의 피드포워드 제어

Country Status (7)

Country Link
US (1) US20220165593A1 (ko)
EP (1) EP4252276A1 (ko)
JP (1) JP2023550487A (ko)
KR (1) KR20230107875A (ko)
CN (1) CN116472437A (ko)
TW (1) TW202236471A (ko)
WO (1) WO2022115328A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11688616B2 (en) * 2020-07-22 2023-06-27 Applied Materials, Inc. Integrated substrate measurement system to improve manufacturing process performance

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7201936B2 (en) * 2001-06-19 2007-04-10 Applied Materials, Inc. Method of feedback control of sub-atmospheric chemical vapor deposition processes
US9870935B2 (en) * 2014-12-19 2018-01-16 Applied Materials, Inc. Monitoring system for deposition and method of operation thereof
US10989652B2 (en) * 2017-09-06 2021-04-27 Lam Research Corporation Systems and methods for combining optical metrology with mass metrology
CN110326089B (zh) * 2018-01-31 2023-07-04 株式会社日立高新技术 等离子处理方法以及等离子处理装置
CN112106182A (zh) * 2018-03-20 2020-12-18 东京毅力科创株式会社 结合有集成半导体加工模块的自感知校正异构平台及其使用方法
US10886155B2 (en) * 2019-01-16 2021-01-05 Applied Materials, Inc. Optical stack deposition and on-board metrology
KR20200112584A (ko) * 2019-03-21 2020-10-05 삼성전자주식회사 멀티-챔버를 갖는 박막 형성 장치

Also Published As

Publication number Publication date
WO2022115328A1 (en) 2022-06-02
EP4252276A1 (en) 2023-10-04
TW202236471A (zh) 2022-09-16
CN116472437A (zh) 2023-07-21
JP2023550487A (ja) 2023-12-01
US20220165593A1 (en) 2022-05-26

Similar Documents

Publication Publication Date Title
CN116802780B (zh) 自主基板处理系统
US20230195071A1 (en) Methods and mechanisms for generating a data collection plan for a semiconductor manufacturing system
KR20230107875A (ko) 디바이스 제조 동안 다층 스택들의 피드포워드 제어
TW202245091A (zh) 用於使用虛擬模型進行處理腔室健康監測和診斷的系統和方法
US20230195078A1 (en) Methods and mechanisms for adjusting process chamber parameters during substrate manufacturing
US20220165541A1 (en) Etch feedback for control of upstream process
US20230135102A1 (en) Methods and mechanisms for process recipe optimization
US20230359179A1 (en) Methods and mechanisms for adjusting film deposition parameters during substrate manufacturing
US20230306300A1 (en) Methods and mechanisms for measuring patterned substrate properties during substrate manufacturing
US20230008072A1 (en) Method and mechanism for contact-free process chamber characterization
US20230384777A1 (en) Methods and mechanisms for preventing fluctuation in machine-learning model performance
US20230342016A1 (en) Methods and mechanisms for generating virtual knobs for model performance tuning
US20230297072A1 (en) Communication node to interface between evaluation systems and a manufacturing system
KR20240100395A (ko) 프로세스 레시피 최적화를 위한 방법들 및 메커니즘들
CN117916871A (zh) 用于将传感器耦合至传输腔室机器人的方法和机构