KR20200112584A - 멀티-챔버를 갖는 박막 형성 장치 - Google Patents

멀티-챔버를 갖는 박막 형성 장치 Download PDF

Info

Publication number
KR20200112584A
KR20200112584A KR1020190075080A KR20190075080A KR20200112584A KR 20200112584 A KR20200112584 A KR 20200112584A KR 1020190075080 A KR1020190075080 A KR 1020190075080A KR 20190075080 A KR20190075080 A KR 20190075080A KR 20200112584 A KR20200112584 A KR 20200112584A
Authority
KR
South Korea
Prior art keywords
chamber
transfer chamber
transfer
substrate
material layer
Prior art date
Application number
KR1020190075080A
Other languages
English (en)
Inventor
홍형석
김석훈
김대한
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20200112584A publication Critical patent/KR20200112584A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

박막 형성 장치는 기판이 투입되는 적어도 하나의 준비 챔버를 포함한다. 상기 적어도 하나의 준비 챔버에 연통된 제1 이송 챔버가 배치된다. 상기 제1 이송 챔버에 연통되고 상기 기판 상에 제1 물질 층을 형성하는 제1 증착 챔버가 배치된다. 상기 제1 이송 챔버에 연통된 산화 챔버가 배치된다. 상기 제1 이송 챔버에 인접한 제2 이송 챔버가 배치된다. 상기 제1 이송 챔버 및 상기 제2 이송 챔버 사이에 적어도 하나의 중간 챔버가 배치된다. 상기 제2 이송 챔버에 연통되고 상기 기판 상에 상기 제1 물질 층과 다른 제2 물질 층을 형성하는 제2 증착 챔버가 배치된다. 상기 제2 이송 챔버는 상기 제1 이송 챔버와 공간적으로 분리된다. 상기 제2 이송 챔버는 상기 적어도 하나의 중간 챔버를 경유하여 상기 제1 이송 챔버와 연통된다.

Description

멀티-챔버를 갖는 박막 형성 장치{APPARATUS FOR THIN FILM DEPOSITION INCLUDING MULTI-CHAMBER}
멀티-챔버를 갖는 박막 형성 장치, 그 운전 방법, 그리고 상기 박막 형성 장치를 이용한 반도체 소자 형성 방법에 관한 것이다.
반도체 소자의 특성 향상을 위하여 다수의 서로 다른 박막을 차례로 적층하는 기술이 연구되고 있다. 상기 다수의 서로 다른 박막은 서로 다른 종류의 장비들을 이용하여 형성될 수 있다. 상기 서로 다른 종류의 장비들 사이의 이송은 박막의 특성 변화로 인한 불량율 증가를 유발하게 된다. 상기 다수의 서로 다른 박막을 여러 종류의 장비들을 이용하여 형성하는 기술은 장비들 간의 이동 시간 및 대기 시간으로 인하여 생산성의 저하를 가져온다.
본 개시의 실시예들에 따른 과제는 우수한 전기적 특성을 갖는 반도체 소자를 구현할 수 있는 박막 형성 장치, 그 운전 방법, 그리고 상기 박막 형성 장치를 이용한 상기 반도체 소자의 형성 방법을 제공하는데 있다.
본 개시의 실시예들에 따른 박막 형성 장치는 기판이 투입되는 적어도 하나의 준비 챔버를 포함한다. 상기 적어도 하나의 준비 챔버에 연통된 제1 이송 챔버가 배치된다. 상기 제1 이송 챔버에 연통되고 상기 기판 상에 제1 물질 층을 형성하는 제1 증착 챔버가 배치된다. 상기 제1 이송 챔버에 연통된 산화 챔버가 배치된다. 상기 제1 이송 챔버에 인접한 제2 이송 챔버가 배치된다. 상기 제1 이송 챔버 및 상기 제2 이송 챔버 사이에 적어도 하나의 중간 챔버가 배치된다. 상기 제2 이송 챔버에 연통되고 상기 기판 상에 상기 제1 물질 층과 다른 제2 물질 층을 형성하는 제2 증착 챔버가 배치된다. 상기 제2 이송 챔버는 상기 제1 이송 챔버와 공간적으로 분리된다. 상기 제2 이송 챔버는 상기 적어도 하나의 중간 챔버를 경유하여 상기 제1 이송 챔버와 연통된다.
본 개시의 실시예들에 따른 박막 형성 장치는 기판이 투입되는 적어도 하나의 준비 챔버를 포함한다. 상기 적어도 하나의 준비 챔버에 연통된 제1 이송 챔버가 배치된다. 상기 제1 이송 챔버에 연통되고 상기 기판 상에 제1 물질 층을 형성하는 제1 증착 챔버가 배치된다. 상기 제1 이송 챔버에 인접한 제2 이송 챔버가 배치된다. 상기 제1 이송 챔버 및 상기 제2 이송 챔버 사이에 적어도 하나의 중간 챔버가 배치된다. 상기 제2 이송 챔버에 연통되고 상기 기판 상에 상기 제1 물질 층과 다른 제2 물질 층을 형성하는 제2 증착 챔버가 배치된다. 상기 제2 이송 챔버는 상기 제1 이송 챔버와 공간적으로 분리된다. 상기 제2 이송 챔버는 상기 적어도 하나의 중간 챔버를 경유하여 상기 제1 이송 챔버와 연통된다. 상기 적어도 하나의 중간 챔버 및 상기 적어도 하나의 준비 챔버 중 선택된 하나는 산화 장치를 갖는다.
본 개시의 실시예들에 따르면, La 층을 산화시키어 LaO 층을 형성하고, 상기 LaO 층 상에 TiN층을 형성할 수 있다. 상기 La 층, 상기 LaO 층, 및 상기 TiN층을 형성하는 공정은 인-시츄(in-situ) 공정으로 수행될 수 있다. 제1 이송 챔버는 제2 이송 챔버와 공간적으로 분리될 수 있다. 상기 제2 이송 챔버는 중간 챔버를 경유하여 상기 제1 이송 챔버와 연통될 수 있다. 상기 제1 이송 챔버, 상기 중간 챔버, 및 상기 제2 이송 챔버의 구성은 기판의 교차 오염(cross contamination)을 방지하는 역할을 할 수 있다. 우수한 전기적 특성을 갖는 반도체 소자를 구현할 수 있는 박막 형성 장치가 제공될 수 있다.
도 1은 본 개시에 따른 실시예로서, 박막 형성 장치를 설명하기 위한 개략도이다.
도 2 내지 도 6은 본 개시에 따른 실시예로서, 반도체 소자의 형성 방법을 설명하기 위한 단면도들이다.
도 7 내지 도 14는 본 개시에 따른 실시예로서, 박막 형성 장치를 설명하기 위한 개략도들이다.
도 1은 본 개시에 따른 실시예로서, 박막 형성 장치를 설명하기 위한 개략도이다.
도 1을 참조하면, 박막 형성 장치는 기판 대기 장소(12), 제1 및 제2 준비 챔버(22, 23), 제1 이송 챔버(31), 다수의 제1 증착 챔버(42), 다수의 산화 챔버(52), 제2 이송 챔버(61), 제1 및 제2 중간 챔버(72, 73), 다수의 제2 증착 챔버(82), 및 컨트롤러(CTRL)를 포함할 수 있다. 상기 제1 및 제2 중간 챔버(72, 73)는 다수의 개폐 장치(72D1, 72D2, 73D1, 73D2)를 포함할 수 있다. 상기 제2 준비 챔버(23) 내에 제1 두께 측정 장치(91)가 배치될 수 있다. 상기 제2 중간 챔버(73) 내에 제2 두께 측정 장치(92)가 배치될 수 있다. 상기 제1 및 제2 두께 측정 장치(91, 92)의 각각은 엘립소메터(ellipsometer)와 같은 박막 두께 측정기를 포함할 수 있다. 일 실시예에서, 상기 제1 및 제2 두께 측정 장치(91, 92)의 각각은 RI(Refractive Index) 측정 장치를 포함할 수 있다. 상기 제1 이송 챔버(31) 및 상기 제2 이송 챔버(61)는 다 관절 로봇과 같은 제1 및 제2 이송 장치(95A, 95B)를 포함할 수 있다.
상기 기판 대기 장소(12)는 로드 포트(Load Port)와 같은 웨이퍼 적재 장치를 포함할 수 있다. 상기 기판 대기 장소(12) 내에 적재된 기판은 상기 제1 및 제2 준비 챔버(22, 23) 내부로 투입될 수 있다. 일 실시예에서, 상기 기판 상에 제1 유전층이 제공될 수 있다. 상기 제1 두께 측정 장치(91)는 상기 제1 유전층의 두께를 측정하는 역할을 수행할 수 있다. 상기 제1 및 제2 준비 챔버(22, 23)의 각각은 로드 락(Load Lock) 챔버를 포함할 수 있다. 상기 제1 및 제2 준비 챔버(22, 23)는 상기 기판 대기 장소(12) 및 상기 제1 이송 챔버(31) 사이에 배치될 수 있다. 상기 제1 및 제2 준비 챔버(22, 23) 내부로 질소(N2) 가스가 공급될 수 있다. 상기 제1 이송 챔버(31)는 상기 제1 및 제2 준비 챔버(22, 23)에 연통될 수 있다. 상기 제1 및 제2 준비 챔버(22, 23)는 상기 제1 이송 챔버(31)의 내부 압력 손실을 최소화하는 역할을 수행할 수 있다.
상기 다수의 제1 증착 챔버(42)의 각각은 상기 제1 이송 챔버(31)에 연통될 수 있다. 상기 제1 이송 장치(95A)는 상기 기판을 상기 제1 및 제2 준비 챔버(22, 23)에서 상기 다수의 제1 증착 챔버(42)로 이송하는 역할을 수행할 수 있다. 상기 다수의 제1 증착 챔버(42)의 각각은 상기 기판 상에 제1 물질 층을 형성할 수 있는 물리 증착(Physical Vapor Deposition; PVD) 장치를 포함할 수 있다. 상기 제1 물질 층은 상기 제1 유전층과 다른 물질을 포함할 수 있다. 상기 제1 물질 층은 La을 포함할 수 있다.
상기 다수의 산화 챔버(52)의 각각은 상기 제1 이송 챔버(31)에 연통될 수 있다. 상기 제1 이송 장치(95A)는 상기 기판을 상기 다수의 제1 증착 챔버(42)에서 상기 다수의 산화 챔버(52)로 이송하는 역할을 수행할 수 있다. 상기 다수의 산화 챔버(52)는 열 산화(thermal oxidation) 장치, 플라즈마 산화(plasma oxidation) 장치, 라디칼 산화(radical oxidation) 장치, 또는 이들의 조합을 포함할 수 있다. 상기 다수의 산화 챔버(52)의 각각은 상기 제1 물질 층을 산화시키어 상기 제1 유전층 상에 제2 유전층을 형성하는 역할을 수행할 수 있다. 상기 제2 유전층은 상기 제1 유전층과 다른 물질을 포함할 수 있다. 상기 제2 유전층은 LaO을 포함할 수 있다.
일 실시예에서, 상기 다수의 산화 챔버(52)의 각각은 La 층을 산화시키어 LaO 층을 형성하는 역할을 수행할 수 있다. 상기 LaO 층을 형성하는 공정은 열 산화 방법, 플라즈마 산화 방법, 래디컬 산화 방법, 또는 이들의 조합을 포함할 수 있다. 상기 다수의 산화 챔버(52)의 각각은 상기 기판이 안착되는 받침대, 가스 주입구, 펌프, 및 샤워 헤드를 포함할 수 있다. 상기 받침대는 멀티-존(Multi-zone) 히터를 포함할 수 있다. 상기 가스 주입구 및 상기 샤워 헤드를 통하여 상기 다수의 산화 챔버(52)의 내부에 산소(O2) 가스가 공급될 수 있다. 상기 다수의 산화 챔버(52)의 내부는 20℃ 내지 500℃로 가열될 수 있다. 상기 받침대는 상기 기판을 1 내지 100 RPM 속도로 회전하는 역할을 수행할 수 있다.
상기 제1 및 제2 중간 챔버(72, 73)는 상기 제1 이송 챔버(31) 및 상기 제2 이송 챔버(61) 사이에 배치될 수 있다. 상기 제1 및 제2 중간 챔버(72, 73)의 각각은 쿨링 챔버를 포함할 수 있다. 상기 제2 중간 챔버(73)는 상기 제1 중간 챔버(72)와 이격될 수 있다. 상기 제1 중간 챔버(72)는 상기 제1 이송 챔버(31)에 연통된 제1 개폐 장치(72D1) 및 상기 제2 이송 챔버(61)에 연통된 제2 개폐 장치(72D2)를 포함할 수 있다. 상기 제2 중간 챔버(73)는 상기 제1 이송 챔버(31)에 연통된 제3 개폐 장치(73D1) 및 상기 제2 이송 챔버(61)에 연통된 제4 개폐 장치(73D2)를 포함할 수 있다.
상기 다수의 개폐 장치(72D1, 72D2, 73D1, 73D2)는 상기 컨트롤러(CTRL)에 접속될 수 있다. 상기 다수의 개폐 장치(72D1, 72D2, 73D1, 73D2)는 상기 컨트롤러(CTRL)에 의하여 제어될 수 있다. 상기 제1 개폐 장치(72D1)가 열려있는 동안 상기 제2 개폐 장치(72D2)는 닫혀있을 수 있다. 상기 제3 개폐 장치(73D1)가 열려있는 동안 상기 제4 개폐 장치(73D2)는 닫혀있을 수 있다. 상기 제1 이송 장치(95A)는 상기 기판을 상기 다수의 산화 챔버(52)에서 상기 제1 및 제2 중간 챔버(72, 73)로 이송하는 역할을 수행할 수 있다.
상기 다수의 개폐 장치(72D1, 72D2, 73D1, 73D2)는 모두 닫힐 수 있다. 상기 제1 및 제2 중간 챔버(72, 73)의 내부로 아르곤(Ar) 가스와 같은 쿨링 가스가 주입될 수 있다. 상기 제1 및 제2 중간 챔버(72, 73)의 내부 기압은 상기 제1 이송 챔버(31) 및 상기 제2 이송 챔버(61) 보다 높거나 같을 수 있다. 상기 제2 두께 측정 장치(92)는 상기 제2 유전층의 두께를 측정하는 역할을 수행할 수 있다.
상기 제2 이송 챔버(61)는 상기 제1 이송 챔버(31)에 인접하게 배치될 수 있다. 상기 제2 이송 챔버(61)는 상기 제1 이송 챔버(31)와 공간적으로 분리될 수 있다. 상기 제2 이송 챔버(61)는 상기 제1 및 제2 중간 챔버(72, 73)에 연통될 수 있다. 상기 제2 이송 챔버(61)는 상기 제1 중간 챔버(72) 또는 상기 제2 중간 챔버(73)를 경유하여 상기 제1 이송 챔버(31)와 연통될 수 있다. 상기 제1 이송 챔버(31) 내의 기체는 상기 제2 이송 챔버(61)로 유입이 차단될 수 있다. 상기 제1 이송 챔버(31), 상기 제1 및 제2 중간 챔버(72, 73), 그리고 상기 제2 이송 챔버(61)의 구성은 상기 기판의 교차 오염(cross contamination)을 방지하는 역할을 할 수 있다.
상기 제1 개폐 장치(72D1)가 닫혀있는 동안 상기 제2 개폐 장치(72D2)는 열려있을 수 있다. 상기 제3 개폐 장치(73D1)가 닫혀있는 동안 상기 제4 개폐 장치(73D2)는 열려있을 수 있다. 상기 다수의 제2 증착 챔버(82)의 각각은 상기 제2 이송 챔버(61)에 연통될 수 있다. 상기 제2 이송 장치(95B)는 상기 기판을 상기 제1 및 제2 중간 챔버(72, 73)에서 상기 다수의 제2 증착 챔버(82)로 이송하는 역할을 수행할 수 있다.
상기 다수의 제2 증착 챔버(82)의 각각은 상기 기판 상에 제2 물질 층을 형성할 수 있는 물리 증착(Physical Vapor Deposition; PVD) 장치를 포함할 수 있다. 상기 제2 물질 층은 제1 물질 층과 다른 물질을 포함할 수 있다. 일 실시예에서, 상기 제2 물질 층은 TiN을 포함할 수 있다.
도 2 내지 도 6은 본 개시에 따른 실시예로서, 반도체 소자의 형성 방법을 설명하기 위한 단면도들이다.
도 2를 참조하면, 기판(121) 상에 제1 유전층(123)이 형성될 수 있다.
상기 기판(121)은 실리콘 웨이퍼 또는 에스오아이(silicon on insulator; SOI)웨이퍼와 같은 반도체 기판을 포함할 수 있다. 예를들면, 상기 기판(121)은 P형 불순물들을 포함하는 단결정 실리콘 웨이퍼일 수 있다. 상기 제1 유전층(123)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하이-케이 유전물(high-K dielectrics), 또는 이들의 조합을 포함할 수 있다. 예를들면, 상기 제1 유전층(123)은 하이-케이 유전물을 포함할 수 있다.
도 1 및 도 3을 참조하면, 상기 제1 유전층(123) 상에 제1 물질 층(132)이 형성될 수 있다. 상기 제1 물질 층(132)은 상기 제1 유전층(123)과 다른 물질을 포함할 수 있다. 상기 제1 물질 층(132)은 La을 포함할 수 있다.
일 실시예에서, 상기 기판 대기 장소(12)에 상기 제1 유전층(123)을 갖는 상기 기판(121)이 제공될 수 있다. 상기 기판(121)은 상기 제1 및 제2 준비 챔버(22, 23)중 선택된 하나를 경유하고, 상기 제1 이송 챔버(31)를 경유하여 상기 다수의 제1 증착 챔버(42) 중 선택된 하나에 로딩될 수 있다. 상기 다수의 제1 증착 챔버(42) 중 선택된 하나에 로딩된 상기 기판(121) 상에 물리 증착(PVD) 방법을 이용하여 상기 제1 물질 층(132)이 형성될 수 있다.
일 실시예에서, 상기 기판(121)은 상기 제2 준비 챔버(23)를 경유할 수 있다. 상기 제2 준비 챔버(23)를 경유하는 동안, 상기 제1 두께 측정 장치(91)를 이용하여 상기 제1 유전층(123)의 두께가 측정될 수 있다. 상기 제1 유전층(123)의 두께 측정은 생략될 수 있다.
도 1 및 도 4를 참조하면, 상기 제1 물질 층(132)을 산화시키어 제2 유전층(132A)이 형성될 수 있다. 상기 제2 유전층(132A)은 LaO을 포함할 수 있다. 상기 제2 유전층(132A)은 상기 제1 유전층(123) 상에 직접적으로 접촉될 수 있다.
일 실시예에서, 상기 제1 물질 층(132)을 갖는 상기 기판(121)은 상기 제1 이송 챔버(31)를 경유하여 상기 다수의 산화 챔버(52) 중 선택된 하나에 로딩될 수 있다. 산화 공정을 이용하여 상기 다수의 산화 챔버(52) 중 선택된 하나에 로딩된 상기 기판(121) 상에 상기 제2 유전층(132A)이 형성될 수 있다.
일 실시예에서, 상기 제2 유전층(132A)을 갖는 상기 기판(121)은 상기 제1 이송 챔버(31)를 경유하여 상기 제2 중간 챔버(73)에 로딩될 수 있다. 상기 제2 중간 챔버(73) 내에서 상기 제2 두께 측정 장치(92)를 이용하여 상기 제2 유전층(132A)의 두께가 측정될 수 있다. 상기 제2 중간 챔버(73) 내에서 상기 기판(121)은 냉각될 수 있다.
도 1 및 도 5를 참조하면, 상기 제2 유전층(132A) 상에 제1 전극 층(135)이 형성될 수 있다. 상기 제1 전극 층(135)은 TiN을 포함할 수 있다. 상기 제1 전극 층(135)은 제2 물질 층에 해당될 수 있다.
일 실시예에서, 상기 제2 유전층(132A)을 갖는 상기 기판(121)은 상기 제1 이송 챔버(31), 상기 제2 중간 챔버(73), 및 상기 제2 이송 챔버(61)를 경유하여 상기 다수의 제2 증착 챔버(82) 중 선택된 하나에 로딩될 수 있다. 상기 다수의 제2 증착 챔버(82) 중 선택된 하나에 로딩된 상기 기판(121) 상에 물리 증착(PVD) 방법을 이용하여 상기 제1 전극 층(135)이 형성될 수 있다. 상기 제1 전극 층(135)을 갖는 상기 기판(121)은 상기 제2 이송 챔버(61)를 경유하여 상기 제1 중간 챔버(72) 내에 로딩될 수 있다. 상기 제1 중간 챔버(72) 내에서 상기 제1 전극 층(135)을 갖는 상기 기판(121)은 냉각될 수 있다. 상기 제1 전극 층(135)을 갖는 상기 기판(121)은 상기 제1 중간 챔버(72), 상기 제2 이송 챔버(61), 및 상기 제1 이송 챔버(31)를 경유하고, 상기 제1 및 제2 준비 챔버(22, 23)중 선택된 하나를 경유하여 상기 기판 대기 장소(12)에 반송될 수 있다.
상기 제2 유전층(132A) 및 상기 제1 전극 층(135)을 형성하는 것은 인-시츄(in-situ) 공정에 해당될 수 있다.
도 6을 참조하면, 상기 제1 전극 층(135) 상에 제2 전극 층(143)이 형성될 수 있다. 상기 제2 전극 층(143) 상에 캐핑 패턴(145)이 형성될 수 있다. 상기 캐핑 패턴(145) 외측의 상기 제2 전극 층(143), 상기 제1 전극 층(135), 상기 제2 유전층(132A), 및 상기 제1 유전층(123)이 제거될 수 있다. 상기 캐핑 패턴(145), 상기 제2 전극 층(143), 상기 제1 전극 층(135), 상기 제2 유전층(132A), 및 상기 제1 유전층(123)의 측면 상에 스페이서(147)가 형성될 수 있다. 상기 제1 전극 층(135)의 양측에 인접한 상기 기판(121) 내에 소스/드레인 영역들(149)이 형성될 수 있다.
상기 제2 전극 층(143)은 금속, 금속질화물, 금속산화물, 금속실리사이드, 폴리실리콘, 도전성 카본, 또는 이들의 조합을 포함할 수 있다. 예를들면, 상기 제2 전극 층(143)은 W을 포함할 수 있다. 상기 제2 전극 층(143)은 생략될 수 있다. 상기 캐핑 패턴(145) 및 상기 스페이서(147)의 각각은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 로우-케이 유전물(low-K dielectrics), 하이-케이 유전물(high-K dielectrics), 또는 이들의 조합을 포함할 수 있다. 상기 소스/드레인 영역들(149)은 N형 또는 P형 불순물들을 포함할 수 있다.
일 실시예에서, 상기 제1 유전층(123) 및 상기 제2 유전층(132A)은 게이트 유전층에 해당될 수 있다. 상기 제2 전극 층(143) 및 상기 제1 전극 층(135)은 게이트 전극에 해당될 수 있다. 상기 소스/드레인 영역들(149)은 N형 불순물들을 포함할 수 있다. 상기 제1 유전층(123), 상기 제2 유전층(132A), 상기 제2 전극 층(143), 상기 제1 전극 층(135), 및 상기 소스/드레인 영역들(149)은 트랜지스터를 구성할 수 있다. 상기 제2 유전층(132A)은 누설전류를 감소하고 트랜지스터의 워크 펑션(work function)을 상승시키는 역할을 할 수 있다. 도 1 내지 도 6을 참조하여 설명된 실시예들은 게이트-퍼스트(gate-first) 공정을 중심으로 설명하였으나, 게이트-라스트(gate-last) 공정 또한 유사하게 적용될 수 있다.
도 7 내지 도 14는 본 개시에 따른 실시예로서, 박막 형성 장치를 설명하기 위한 개략도들이다.
도 7을 참조하면, 박막 형성 장치는 기판 대기 장소(12), 제1 및 제2 준비 챔버(22, 23), 제1 이송 챔버(31), 다수의 제1 증착 챔버(42), 다수의 산화 챔버(52), 제2 이송 챔버(61), 제1 및 제2 중간 챔버(72, 73), 및 다수의 제2 증착 챔버(82)를 포함할 수 있다. 상기 제1 및 제2 중간 챔버(72, 73)는 다수의 개폐 장치(72D1, 72D2, 73D1, 73D2)를 포함할 수 있다. 상기 제2 중간 챔버(73) 내에 제2 두께 측정 장치(92)가 배치될 수 있다. 상기 제1 이송 챔버(31) 및 상기 제2 이송 챔버(61)는 제1 및 제2 이송 장치(95A, 95B)를 포함할 수 있다.
도 8을 참조하면, 박막 형성 장치는 기판 대기 장소(12), 제1 및 제2 준비 챔버(22, 23), 제1 이송 챔버(31), 다수의 제1 증착 챔버(42), 다수의 산화 챔버(52), 제2 이송 챔버(61), 제1 및 제2 중간 챔버(72, 73), 및 다수의 제2 증착 챔버(82)를 포함할 수 있다. 상기 제1 및 제2 중간 챔버(72, 73)는 다수의 개폐 장치(72D1, 72D2, 73D1, 73D2)를 포함할 수 있다. 상기 제2 준비 챔버(23) 내에 제1 두께 측정 장치(91)가 배치될 수 있다. 상기 제1 이송 챔버(31) 및 상기 제2 이송 챔버(61)는 제1 및 제2 이송 장치(95A, 95B)를 포함할 수 있다.
상기 제1 이송 장치(95A)는 기판을 상기 다수의 산화 챔버(52)에서 상기 제2 준비 챔버(23)로 이송하는 역할을 수행할 수 있다. 상기 제1 두께 측정 장치(91)는 제2 유전층의 두께를 측정하는 역할을 수행할 수 있다. 상기 제1 이송 장치(95A)는 상기 기판을 상기 제2 준비 챔버(23)에서 상기 제1 및 제2 중간 챔버(72, 73)로 이송하는 역할을 수행할 수 있다.
도 9를 참조하면, 박막 형성 장치는 기판 대기 장소(12), 제1 및 제2 준비 챔버(22, 230), 제1 이송 챔버(31), 다수의 제1 증착 챔버(42), 제2 이송 챔버(61), 제1 및 제2 중간 챔버(72, 73), 및 다수의 제2 증착 챔버(82)를 포함할 수 있다. 상기 제2 중간 챔버(73) 내에 제2 두께 측정 장치(92)가 배치될 수 있다. 상기 제1 및 제2 중간 챔버(72, 73)는 다수의 개폐 장치(72D1, 72D2, 73D1, 73D2)를 포함할 수 있다. 상기 제1 이송 챔버(31) 및 상기 제2 이송 챔버(61)는 제1 및 제2 이송 장치(95A, 95B)를 포함할 수 있다.
상기 제1 및 제2 준비 챔버(22, 230) 내부로 질소(N2) 가스가 공급될 수 있다. 상기 제1 이송 장치(95A)는 상기 기판을 상기 다수의 제1 증착 챔버(42)에서 상기 제2 준비 챔버(230)로 이송하는 역할을 수행할 수 있다. 상기 제2 준비 챔버(230)는 산화 장치를 포함할 수 있다. 예를들면, 상기 제2 준비 챔버(230)는 열 산화(thermal oxidation) 장치, 플라즈마 산화(plasma oxidation) 장치, 라디칼 산화(radical oxidation) 장치, 또는 이들의 조합을 포함할 수 있다. 상기 제2 준비 챔버(230) 내부로 산소(O2) 가스가 공급될 수 있다. 상기 제2 준비 챔버(230)는 제1 물질 층을 산화시키어 제1 유전층 상에 제2 유전층을 형성하는 역할을 수행할 수 있다. 상기 제1 이송 장치(95A)는 상기 기판을 상기 제2 준비 챔버(230)에서 상기 제1 및 제2 중간 챔버(72, 73)로 이송하는 역할을 수행할 수 있다.
도 10을 참조하면, 박막 형성 장치는 기판 대기 장소(12), 제1 및 제2 준비 챔버(22, 230), 제1 이송 챔버(31), 다수의 제1 증착 챔버(42), 산화 챔버(230), 제2 이송 챔버(61), 제1 및 제2 중간 챔버(72, 73), 및 다수의 제2 증착 챔버(82)를 포함할 수 있다. 상기 제1 준비 챔버(22) 내에 제1 두께 측정 장치(91)가 배치될 수 있다. 상기 제2 중간 챔버(73) 내에 제2 두께 측정 장치(92)가 배치될 수 있다. 상기 제1 및 제2 중간 챔버(72, 73)는 다수의 개폐 장치(72D1, 72D2, 73D1, 73D2)를 포함할 수 있다. 상기 제1 이송 챔버(31) 및 상기 제2 이송 챔버(61)는 제1 및 제2 이송 장치(95A, 95B)를 포함할 수 있다.
상기 제2 준비 챔버(230)는 산화 장치를 포함할 수 있다. 상기 제2 준비 챔버(230) 내부로 산소(O2) 가스가 공급될 수 있다.
도 11을 참조하면, 박막 형성 장치는 기판 대기 장소(12), 제1 및 제2 준비 챔버(22, 23), 제1 이송 챔버(31), 다수의 제1 증착 챔버(42), 제2 이송 챔버(61), 제1 및 제2 중간 챔버(72, 730), 및 다수의 제2 증착 챔버(82)를 포함할 수 있다. 상기 제2 준비 챔버(23) 내에 제1 두께 측정 장치(91)가 배치될 수 있다. 상기 제1 및 제2 중간 챔버(72, 730)는 다수의 개폐 장치(72D1, 72D2, 73D1, 73D2)를 포함할 수 있다. 상기 제1 이송 챔버(31) 및 상기 제2 이송 챔버(61)는 제1 및 제2 이송 장치(95A, 95B)를 포함할 수 있다.
상기 제1 및 제2 중간 챔버(72, 730)의 내부로 아르곤(Ar) 가스와 같은 쿨링 가스가 주입될 수 있다. 상기 제1 이송 장치(95A)는 기판을 상기 다수의 제1 증착 챔버(42)에서 상기 제2 중간 챔버(730)로 이송하는 역할을 수행할 수 있다. 상기 제2 중간 챔버(730)는 산화 장치를 포함할 수 있다. 예를들면, 상기 제2 중간 챔버(730)는 열 산화(thermal oxidation) 장치, 플라즈마 산화(plasma oxidation) 장치, 라디칼 산화(radical oxidation) 장치, 또는 이들의 조합을 포함할 수 있다. 상기 제2 중간 챔버(730) 내부로 산소(O2) 가스가 공급될 수 있다. 상기 제2 중간 챔버(730)는 제1 물질 층을 산화시키어 제1 유전층 상에 제2 유전층을 형성하는 역할을 수행할 수 있다. 상기 제1 이송 장치(95A)는 상기 기판을 상기 제2 중간 챔버(730)에서 상기 제2 준비 챔버(23)로 이송하는 역할을 수행할 수 있다. 상기 제1 두께 측정 장치(91)는 상기 제2 유전층의 두께를 측정하는 역할을 수행할 수 있다. 상기 제1 이송 장치(95A)는 상기 기판을 상기 제2 준비 챔버(23)에서 상기 제1 및 제2 중간 챔버(72, 730) 중 선택된 하나로 이송하는 역할을 수행할 수 있다.
도 12를 참조하면, 박막 형성 장치는 기판 대기 장소(12), 제1 및 제2 준비 챔버(22, 23), 제1 이송 챔버(31), 다수의 제1 증착 챔버(42), 제2 이송 챔버(61), 제1 및 제2 중간 챔버(72, 730), 및 다수의 제2 증착 챔버(82)를 포함할 수 있다. 상기 제2 준비 챔버(23) 내에 제1 두께 측정 장치(91)가 배치될 수 있다. 상기 제1 중간 챔버(72) 내에 제2 두께 측정 장치(92)가 배치될 수 있다. 상기 제1 및 제2 중간 챔버(72, 73)는 다수의 개폐 장치(72D1, 72D2, 73D1, 73D2)를 포함할 수 있다. 상기 제1 이송 챔버(31) 및 상기 제2 이송 챔버(61)는 제1 및 제2 이송 장치(95A, 95B)를 포함할 수 있다.
상기 제2 중간 챔버(730)는 산화 장치를 포함할 수 있다. 상기 제2 중간 챔버(730) 내부로 산소(O2) 가스가 공급될 수 있다. 상기 제1 이송 장치(95A)는 기판을 상기 제2 중간 챔버(730)에서 상기 제1 중간 챔버(72)로 이송하는 역할을 수행할 수 있다. 상기 제2 두께 측정 장치(92)는 제2 유전층의 두께를 측정하는 역할을 수행할 수 있다.
도 13을 참조하면, 박막 형성 장치는 기판 대기 장소(12), 제1 및 제2 준비 챔버(22, 23), 제1 이송 챔버(31), 제2 이송 챔버(61), 제1 및 제2 중간 챔버(72, 73), 및 다수의 제1 증착 챔버(42)를 포함할 수 있다. 상기 제1 및 제2 중간 챔버(72, 73)는 다수의 개폐 장치(72D1, 72D2, 73D1, 73D2)를 포함할 수 있다. 상기 제1 이송 챔버(31) 및 상기 제2 이송 챔버(61)는 제1 및 제2 이송 장치(95A, 95B)를 포함할 수 있다.
도 14를 참조하면, 박막 형성 장치는 기판 대기 장소(12), 제1 및 제2 준비 챔버(22, 23), 제1 이송 챔버(31), 제2 이송 챔버(61), 제1 및 제2 중간 챔버(72, 73), 다수의 제2 증착 챔버(82), 및 다수의 탈기(degas) 챔버(97)를 포함할 수 있다. 상기 제1 및 제2 중간 챔버(72, 73)는 다수의 개폐 장치(72D1, 72D2, 73D1, 73D2)를 포함할 수 있다. 상기 제1 이송 챔버(31) 및 상기 제2 이송 챔버(61)는 제1 및 제2 이송 장치(95A, 95B)를 포함할 수 있다.
이상, 첨부된 도면을 참조하여 본 개시에 따른 실시예들을 설명하였지만, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 이상에서 기술한 실시예는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해하여야 한다.
12: 기판 대기 장소
22, 23, 230: 준비 챔버
31: 제1 이송 챔버
42: 제1 증착 챔버
61: 제2 이송 챔버
72, 73, 730: 중간 챔버
72D1, 72D2, 73D1, 73D2: 개폐 장치
82: 제2 증착 챔버
91, 92: 두께 측정 장치
95A, 95B: 이송 장치
97: 탈기(degas) 챔버
121: 기판
123: 제1 유전층
132: 제1 물질 층
132A: 제2 유전층
135: 제1 전극 층
143: 제2 전극 층
145: 캐핑 패턴
147: 스페이서
149: 소스/드레인 영역

Claims (20)

  1. 기판이 투입되는 적어도 하나의 준비 챔버;
    상기 적어도 하나의 준비 챔버에 연통된 제1 이송 챔버;
    상기 제1 이송 챔버에 연통되고 상기 기판 상에 제1 물질 층을 형성하는 제1 증착 챔버;
    상기 제1 이송 챔버에 연통된 산화 챔버;
    상기 제1 이송 챔버에 인접한 제2 이송 챔버;
    상기 제1 이송 챔버 및 상기 제2 이송 챔버 사이의 적어도 하나의 중간 챔버; 및
    상기 제2 이송 챔버에 연통되고 상기 기판 상에 상기 제1 물질 층과 다른 제2 물질 층을 형성하는 제2 증착 챔버를 포함하되,
    상기 제2 이송 챔버는 상기 제1 이송 챔버와 공간적으로 분리되고, 상기 제2 이송 챔버는 상기 적어도 하나의 중간 챔버를 경유하여 상기 제1 이송 챔버와 연통된 박막 형성 장치.
  2. 제1 항에 있어서,
    상기 적어도 하나의 중간 챔버의 내부 기압은 상기 제1 이송 챔버 및 상기 제2 이송 챔버 보다 높거나 같은 박막 형성 장치.
  3. 제1 항에 있어서,
    상기 적어도 하나의 중간 챔버의 각각은
    상기 제1 이송 챔버에 연통된 제1 개폐 장치; 및
    상기 제2 이송 챔버에 연통된 제2 개폐 장치를 포함하는 박막 형성 장치.
  4. 제3 항에 있어서,
    상기 제1 개폐 장치가 열려있는 동안 상기 제2 개폐 장치는 닫혀있고,
    상기 제2 개폐 장치가 열려있는 동안 상기 제1 개폐 장치는 닫혀있는 박막 형성 장치.
  5. 제1 항에 있어서,
    상기 제1 물질 층은 La을 포함하고,
    상기 제2 물질 층은 TiN을 포함하는 박막 형성 장치.
  6. 제1 항에 있어서,
    상기 산화 챔버의 내부에 산소(O2) 가스가 공급되는 박막 형성 장치.
  7. 제1 항에 있어서,
    상기 산화 챔버는 열 산화(thermal oxidation) 장치, 플라즈마 산화(plasma oxidation) 장치, 라디칼 산화(radical oxidation) 장치, 또는 이들의 조합을 포함하는 박막 형성 장치.
  8. 제1 항에 있어서,
    상기 적어도 하나의 중간 챔버 내의 두께 측정 장치를 더 포함하는 박막 형성 장치.
  9. 제8 항에 있어서,
    상기 두께 측정 장치는 엘립소메터(ellipsometer)를 포함하는 박막 형성 장치.
  10. 제1 항에 있어서,
    상기 적어도 하나의 준비 챔버 내의 두께 측정 장치를 더 포함하는 박막 형성 장치.
  11. 제1 항에 있어서,
    상기 제1 증착 챔버 내에 제1 유전층을 갖는 상기 기판을 로딩하고,
    상기 제1 유전층을 갖는 상기 기판 상에 상기 제1 물질 층을 형성하고,
    상기 제1 물질 층을 갖는 상기 기판을 상기 산화 챔버 내에 로딩하고,
    상기 제1 물질 층을 산화시키어 제2 유전층을 형성하고,
    상기 제2 유전층을 갖는 상기 기판을 상기 제2 증착 챔버 내에 로딩하고, 그리고
    상기 제2 유전층을 갖는 상기 기판 상에 상기 제2 물질 층을 형성하는 것을 포함하는 반도체 소자 형성 방법.
  12. 제11 항에 있어서,
    상기 제1 유전층은 상기 제2 유전층과 다른 물질을 포함하되,
    상기 제1 유전층은 하이-케이 유전물(high-K dielectrics)을 포함하는 반도체 소자 형성 방법.
  13. 제12 항에 있어서,
    상기 제2 유전층은 LaO를 포함하는 반도체 소자 형성 방법.
  14. 제12 항에 있어서,
    상기 제2 물질 층은 TiN을 포함하는 반도체 소자 형성 방법.
  15. 기판이 투입되는 적어도 하나의 준비 챔버;
    상기 적어도 하나의 준비 챔버에 연통된 제1 이송 챔버;
    상기 제1 이송 챔버에 연통되고 상기 기판 상에 제1 물질 층을 형성하는 제1 증착 챔버;
    상기 제1 이송 챔버에 인접한 제2 이송 챔버;
    상기 제1 이송 챔버 및 상기 제2 이송 챔버 사이의 적어도 하나의 중간 챔버; 및
    상기 제2 이송 챔버에 연통되고 상기 기판 상에 상기 제1 물질 층과 다른 제2 물질 층을 형성하는 제2 증착 챔버를 포함하되,
    상기 제2 이송 챔버는 상기 제1 이송 챔버와 공간적으로 분리되고, 상기 제2 이송 챔버는 상기 적어도 하나의 중간 챔버를 경유하여 상기 제1 이송 챔버와 연통되며,
    상기 적어도 하나의 중간 챔버 및 상기 적어도 하나의 준비 챔버 중 선택된 하나는 산화 장치를 갖는 박막 형성 장치.
  16. 제15 항에 있어서,
    상기 적어도 하나의 중간 챔버는
    아르곤(Ar) 가스가 공급되는 제1 중간 챔버; 및
    상기 산화 장치를 갖는 제2 중간 챔버를 포함하되,
    상기 제2 중간 챔버는 산소(O2) 가스가 공급되는 박막 형성 장치.
  17. 제16 항에 있어서,
    상기 적어도 하나의 준비 챔버 및 상기 제1 중간 챔버 중 선택된 적어도 하나의 내부에 배치된 두께 측정 장치를 더 포함하는 박막 형성 장치.
  18. 제15 항에 있어서,
    상기 적어도 하나의 준비 챔버는
    질소(N2) 가스가 공급되는 제1 준비 챔버; 및
    상기 산화 장치를 갖는 제2 준비 챔버를 포함하되,
    상기 제2 준비 챔버는 산소(O2) 가스가 공급되는 박막 형성 장치.
  19. 제18 항에 있어서,
    상기 제1 준비 챔버 및 상기 적어도 하나의 중간 챔버 중 선택된 적어도 하나의 내부에 배치된 두께 측정 장치를 더 포함하는 박막 형성 장치.
  20. 제15 항에 있어서,
    상기 적어도 하나의 중간 챔버의 각각은
    상기 제1 이송 챔버에 연통된 제1 개폐 장치; 및
    상기 제2 이송 챔버에 연통된 제2 개폐 장치를 포함하되,
    상기 제1 개폐 장치가 열려있는 동안 상기 제2 개폐 장치는 닫혀있고,
    상기 제2 개폐 장치가 열려있는 동안 상기 제1 개폐 장치는 닫혀있는 박막 형성 장치.
KR1020190075080A 2019-03-21 2019-06-24 멀티-챔버를 갖는 박막 형성 장치 KR20200112584A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190032447 2019-03-21
KR20190032447 2019-03-21

Publications (1)

Publication Number Publication Date
KR20200112584A true KR20200112584A (ko) 2020-10-05

Family

ID=72809300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190075080A KR20200112584A (ko) 2019-03-21 2019-06-24 멀티-챔버를 갖는 박막 형성 장치

Country Status (1)

Country Link
KR (1) KR20200112584A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022115328A1 (en) * 2020-11-24 2022-06-02 Applied Materials, Inc. Feedforward control of multi-layer stacks during device fabrication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022115328A1 (en) * 2020-11-24 2022-06-02 Applied Materials, Inc. Feedforward control of multi-layer stacks during device fabrication

Similar Documents

Publication Publication Date Title
US10068771B2 (en) System and method for mitigating oxide growth in a gate dielectric
US7816283B2 (en) Method of depositing a higher permittivity dielectric film
US8785313B2 (en) Method of manufacturing device having a blocking structure
JP4914573B2 (ja) 高誘電体ゲート絶縁膜及び金属ゲート電極を有する電界効果トランジスタの製造方法
TWI392022B (zh) Semiconductor device manufacturing apparatus and method
KR20010087350A (ko) 기판 처리 장치, 기판 처리 방법 및 전자 장치의 제조 방법
US20140087567A1 (en) Substrate processing apparatus and method of manufacturing semiconductor device
US8828880B2 (en) Method and apparatus for manufacturing semiconductor device
US6921703B2 (en) System and method for mitigating oxide growth in a gate dielectric
KR20200112584A (ko) 멀티-챔버를 갖는 박막 형성 장치
US11239263B2 (en) Thin film transistor, method for manufacturing thereof and display device
KR100865581B1 (ko) 반도체장치의 제조방법 및 기판처리장치
JP4523994B2 (ja) 電界効果トランジスタの製造方法
JP2000323551A (ja) 基板処理装置
JP4523995B2 (ja) 電界効果トランジスタの製造方法
KR20090000880A (ko) 반도체소자의 게이트 형성방법
KR0119965B1 (ko) 반도체 소자의 산화막 형성방법
JP2009124177A (ja) ｈｉｇｈ−Ｋ誘電膜上に金属ゲートを蒸着する方法及び、ｈｉｇｈ−Ｋ誘電膜と金属ゲートとの界面を向上させる方法、並びに、基板処理システム
KR20010060132A (ko) 반도체 웨이퍼 제조장치
JP2009079301A (ja) 反応性スパッタリング装置
JP3980663B2 (ja) 熱処理方法
TW201519292A (zh) 半導體製造方法及其設備
JP2006332705A (ja) 基板保持部及び熱処理装置
KR100982600B1 (ko) 반도체 소자 및 그 제조 방법
KR20050010662A (ko) 스트레스 완화를 위해 텅스텐 어닐을 적용한 텅스텐 전극제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal