KR20230090405A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230090405A
KR20230090405A KR1020210178514A KR20210178514A KR20230090405A KR 20230090405 A KR20230090405 A KR 20230090405A KR 1020210178514 A KR1020210178514 A KR 1020210178514A KR 20210178514 A KR20210178514 A KR 20210178514A KR 20230090405 A KR20230090405 A KR 20230090405A
Authority
KR
South Korea
Prior art keywords
layer
disposed
opening
protective layer
light control
Prior art date
Application number
KR1020210178514A
Other languages
English (en)
Inventor
윤도경
오근찬
주선규
김민재
박재철
이창훈
지우만
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210178514A priority Critical patent/KR20230090405A/ko
Priority to US17/946,645 priority patent/US20230189610A1/en
Priority to CN202211582683.7A priority patent/CN116264804A/zh
Publication of KR20230090405A publication Critical patent/KR20230090405A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)

Abstract

일 실시예의 표시 장치는 표시 소자층 및 표시 소자층 상에 배치된 봉지층을 포함하는 하부 패널, 제1 개구부와 제2 개구부가 정의된 분할 패턴 및 제1 개구부에 배치된 광제어부를 포함하는 광제어층을 포함하는 상부 패널, 상부 패널과 하부 패널 사이에 배치되고, 제1 개구부와 제2 개구부 중 적어도 하나 및 분할 패턴과 중첩하는 보호층, 및 보호층과 하부 패널 사이에 배치된 충전층(filling layer)을 포함하여, 우수한 신뢰성을 나타낼 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 대한 것으로, 보다 상세하게는 보호층을 포함하여 신뢰성을 개선한 표시 장치에 관한 것이다.
표시 장치는 유기 전계 발광 재료 또는 양자점 발광 재료 등을 포함하여 제조될 수 있다. 이러한 발광 재료는 산소 및 수분 등의 외부 환경에 취약한 특징을 가지고 있어, 발광 재료를 보호하기 위한 기능층들을 필요로 한다.
한편, 이러한 기능층들을 형성하거나, 또는 표시 장치의 부재들을 제공하고 합착하는 등의 표시 장치 제조 공정 중 표시 장치 내부로 이물질이 유입될 수 있으며, 유입된 이물질로부터 야기된 크랙에 의해 발광 재료 등이 외부 환경에 노출될 수 있다. 또한, 표시 장치 제조에서 상하부 패널의 합착 시 합착면의 단차 심화로 인하여 충전층이 균일하게 배치되지 못할 수 있다.
이러한 제조 공정 중의 문제에 의해 표시 장치의 표시 품질 및 신뢰성이 저하될 수 있으며, 이러한 품질 저하 문제를 방지하기 위하여 이물질 유입을 방지하거나 또는 이물질이 유입된 경우에도 신뢰성이 유지되고 표시 품질이 저하되지 않도록 하는 기술 개발을 필요로 한다.
본 발명의 목적은 내부에 이물질이 포함된 경우에도 표시 품질 및 신뢰성이 유지되는 표시 장치를 제공하는 것이다.
또한, 본 발명은 잉크 오탄착 문제 개선을 위해 도입한 뱅크 웰(Bank well) 구조에 의해 발생하는 충전층 미도포 불량을 방지하여 표시 품질이 개선된 표시 장치를 제공하는 것을 목적으로 한다.
일 실시예는 표시 소자층, 및 상기 표시 소자층 상에 배치된 봉지층을 포함하는 하부 패널; 제1 개구부 및 제2 개구부가 정의된 분할 패턴, 및 상기 제1 개구부에 배치된 광제어부를 포함하는 광제어층을 포함하는 상부 패널; 상기 상부 패널과 상기 하부 패널 사이에 배치되고, 상기 제1 개구부와 상기 제2 개구부 중 적어도 하나 및 상기 분할 패턴과 중첩하는 보호층; 및 상기 보호층과 상기 하부 패널 사이에 배치된 충전층(filling layer); 을 포함하는 표시 장치를 제공한다.
상기 충전층은 상기 봉지층 상에 직접 배치되고, 상기 보호층은 상기 충전층 상에 직접 배치될 수 있다.
상기 보호층은 상기 제1 개구부 및 상기 제2 개구부를 충전(filling)할 수 있다.
상기 보호층은 상기 분할 패턴 및 상기 광제어층을 커버하는 하나의 층(single layer)일 수 있다.
상기 제2 개구부는 상기 광제어부를 미포함하고, 상기 보호층은 상기 분할 패턴 및 상기 제2 개구부와 중첩하고, 상기 제1 개구부와 비중첩하며, 상기 보호층은 상기 제2 개구부를 충전할 수 있다.
상기 제1 개구부는 상기 충전층으로 충전될 수 있다.
상기 보호층은 상기 분할 패턴 및 상기 제1 개구부와 중첩하고, 상기 제2 개구부와 비중첩하며, 상기 보호층은 제1 개구부에서 상기 광제어층과 상기 충전층 사이를 충전할 수 있다.
상기 제2 개구부는 상기 광제어부를 미포함하고, 상기 제2 개구부는 상기 충전층으로 충전될 수 있다.
상기 보호층은 아크릴계 수지 또는 에폭시계 수지 등을 포함하는 보호층 수지로부터 형성될 수 있다.
상기 광제어층은 상기 광제어부의 상부 및 하부 중 적어도 하나에 배치된 베리어층을 더 포함할 수 있다.
상기 베리어층은 상기 보호층에 인접한 제1 베리어층 및 상기 광제어부를 사이에 두고 상기 보호층과 이격된 제2 베리어층을 포함하고, 상기 제1 베리어층은 상기 분할 패턴 및 상기 광제어부의 단차를 추종하며 배치될 수 있다.
상기 표시 소자층은 발광 개구부가 정의된 화소 정의막; 및 상기 발광 개구부에서 상면이 노출된 제1 전극, 상기 제1 전극과 마주하는 제2 전극, 및 상기 제1 전극과 상기 제2 전극 사이에 배치된 발광층을 포함하는 발광 소자; 를 포함하고, 상기 발광 개구부는 상기 제1 개구부와 중첩할 수 있다.
상기 표시 소자층은 청색광을 방출하는 발광 소자를 포함하고, 상기 광제어층은 상기 청색광을 적색광으로 변환하는 제1 양자점을 포함하는 제1 광제어부; 상기 청색광을 녹색광으로 변환하는 제2 양자점을 포함하는 제2 광제어부; 및 상기 청색광을 투과시키는 제3 광제어부; 를 포함할 수 있다.
상기 상부 패널은 상기 광제어층 상부에 배치된 컬러필터층, 및 상기 컬러필터층 상부에 배치된 베이스 기판을 더 포함할 수 있다.
상기 컬러필터층은 상기 적색광을 투과시키고, 상기 제1 광제어부 상에 배치된 제1 필터; 상기 녹색광을 투과시키고, 상기 제2 광제어부 상에 배치된 제2 필터; 및 상기 청색광을 투과시키는 제3 필터; 를 포함할 수 있다.
일 실시예는 표시 영역 및 상기 표시 영역에 인접한 비표시 영역으로 구분되고, 발광 영역이 정의된 표시 소자층을 포함하는 하부 패널; 상기 하부 패널 상에 배치되고, 상기 발광 영역에 중첩하는 제1 개구부와 상기 발광 영역에 비중첩하는 제2 개구부가 정의된 분할 패턴, 및 상기 제1 개구부에 배치된 광제어부를 포함하는 광제어층을 포함하는 상부 패널; 상기 상부 패널과 상기 하부 패널 사이에 배치되고, 상기 표시 영역에 중첩하는 보호층; 및 상기 보호층과 상기 하부 패널 사이에 배치된 충전층; 을 포함하고, 상기 보호층은 상기 제1 개구부와 상기 제2 개구부 중 적어도 하나 및 상기 분할 패턴과 중첩하는 표시 장치를 제공한다.
상기 보호층은 상기 하부 패널과 마주하는 상기 상부 패널 일면의 굴곡을 커버하며 배치되는 하나의 층일 수 있다.
상기 보호층은 상기 분할 패턴 및 상기 제2 개구부와 중첩하고, 상기 제1 개구부와 비중첩하며, 상기 제1 개구부는 상기 충전층으로 충전되고, 상기 제2 개구부를 상기 보호층으로 충전될 수 있다.
상기 보호층은 상기 분할 패턴 및 상기 제1 개구부와 중첩하고, 상기 제2 개구부와 비중첩하며, 상기 보호층은 제1 개구부에서 상기 광제어층과 상기 충전층 사이를 충전할 수 있다.
상기 보호층은 상기 비표시 영역에 중첩하는 외곽 보호층을 더 포함할 수 있다.
일 실시예는 화소 정의막으로 구분되는 발광 영역을 포함하는 하부 패널; 상기 하부 패널 상부에 배치되고, 분할 패턴으로 구분되는 화소 영역 및 뱅크 웰 영역으로 구분되는 상부 패널; 상기 하부 패널과 상기 상부 패널 사이에 배치되고, 상기 하부 패널과 마주하는 상기 상부 패널의 일면을 커버하는 보호층; 및 상기 하부 패널과 상기 보호층 사이에 배치되고, 상기 보호층과 다른 재료를 포함하는 충전층; 을 포함하는 표시 장치를 제공한다.
상기 화소 영역은 상기 발광 영역과 중첩하고, 상기 뱅크 웰 영역은 상기 발광 영역과 비중첩할 수 있다.
상기 보호층은 상기 화소 영역과 상기 뱅크 웰 영역의 단차를 커버할 수 있다.
상기 하부 패널은 베이스층, 상기 베이스층 상부에 배치된 회로층, 상기 회로층 상부에 배치된 표시 소자층, 및 상기 표시 소자층 상부에 배치된 봉지층을 포함하고, 상기 상부 패널은 베이스 기판, 상기 베이스 기판의 하부에 배치된 컬러필터층, 상기 컬러 필터층 하부에 배치된 광제어층을 포함할 수 있다.
상기 충전층은 상기 봉지층 상부에 직접 배치되고, 상기 보호층은 상기 충전층과 상기 광제어층 사이에 배치될 수 있다.
상기 표시 장치는 표시 영역 및 상기 표시 영역의 외곽에 배치된 비표시 영역으로 구분되고, 상기 비표시 영역에 대응하여, 상기 하부 패널과 상기 상부 패널 사이에 배치된 봉지부를 더 포함하고, 상기 보호층은 상기 비표시 영역에서 상기 봉지부와 상기 상부 패널 사이에 배치될 수 있다.
상기 보호층은 상기 표시 영역 및 상기 비표시 영역과 중첩하는 하나의 층일 수 있다.
일 실시예의 표시 장치는 표시 소자층 포함하는 하부 패널과 광제어층을 포함하는 상부 패널 사이에 충전층과 구분되는 보호층을 포함하여 개선된 신뢰성 및 우수한 표시 품질을 나타낼 수 있다.
도 1은 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 일 실시예의 표시 장치의 단면도이다.
도 3은 일 실시예의 표시 장치의 일 부분에 대한 평면도이다.
도 4는 일 실시예에 따른 표시 장치 일 부분에 대한 단면도이다.
도 5는 일 실시예에 따른 봉지층의 단면도이다.
도 6은 일 실시예에 따른 표시 장치 일 부분에 대한 단면도이다.
도 7은 일 실시예에 따른 표시 장치 일부에 대한 단면도이다.
도 8a 내지 도 8c는 일 실시예에 따른 표시 장치를 제조하는 일부 단계를 순차적으로 나타낸 단면도들이다.
도 9는 일 실시예에 따른 표시 장치 일부에 대한 단면도이다.
도 10a는 일 실시예의 표시 장치의 일 부분에 대한 평면도이다.
도 10b는 일 실시예에 따른 표시 장치 일 부분에 대한 단면도이다.
도 11a는 일 실시예의 표시 장치의 일 부분에 대한 평면도이다.
도 11b는 일 실시예에 따른 표시 장치 일 부분에 대한 단면도이다.
도 12a는 비교예에서 충전층 수지의 퍼짐성을 평가하기 위한 모사 평가 방법을 도시한 것이다.
도 12b는 실시예에서 충전층 수지의 퍼짐성을 평가하기 위한 모사 평가 방법을 도시한 것이다.
도 13a 및 도 13b는 각각 일 실시예의 표시 장치에서 이물 불량을 개선한 효과를 예시적으로 나타낸 것이다.
도 14a는 일 실시예의 표시 장치의 단면도이다.
도 14b는 일 실시예의 표시 장치의 단면도이다.
도 15a는 일 실시예에 따른 표시 장치의 평면도이다.
도 15b는 일 실시예의 표시 장치의 단면도이다.
도 15c는 일 실시예의 표시 장치의 일 부분에 대한 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
한편, 본 출원에서 "직접 배치"된다는 것은 층, 막, 영역, 판 등의 부분과 다른 부분 사이에 추가되는 층, 막, 영역, 판 등이 없는 것을 의미하는 것일 수 있다. 예를 들어, "직접 배치"된다는 것은 두 개의 층 또는 두 개의 부재들 사이에 접착 부재 등의 추가 부재를 사용하지 않고 배치하는 것을 의미하는 것일 수 있다.
동일한 도면 부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다. 본 명세서에서 "상에 배치되는" 것은 어느 하나의 부재의 상부뿐 아니라 하부에 배치되는 경우도 나타내는 것일 수 있다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어(기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면들을 참조하여 본 발명의 일 실시예에 따른 표시 장치에 대하여 설명한다.
도 1은 일 실시예의 표시 장치를 나타낸 사시도이다. 도 2는 일 실시예의 표시 장치를 나타낸 단면도이다. 도 2는 도 1의 I-I'선에 대응하는 부분을 개략적으로 나타낸 단면도이다.
일 실시예의 표시 장치(DD)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 예를 들어, 표시 장치(DD)는 휴대폰, 태블릿, 자동차 내비게이션, 게임기, 또는 웨어러블 장치일 수 있으나, 실시예가 이에 한정되는 것은 아니다.
한편, 도 1 및 이하 도면들에서는 제1 방향축(DR1) 내지 제4 방향축(DR4)을 도시하였으며, 본 명세서에서 설명되는 제1 내지 제4 방향축들(DR1, DR2, DR3, DR4)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 또한 제1 내지 제4 방향축들(DR1, DR2, DR3, DR4)이 지시하는 방향은 제1 내지 제4 방향으로 설명될 수 있으며, 동일한 도면 부호가 사용될 수 있다.
본 명세서에서 표시 장치(DD)의 두께 방향은 제1 방향축(DR1)과 제2 방향축(DR2)이 정의하는 평면에 대한 법선 방향인 제3 방향축(DR3)과 나란한 방향일 수 있다. 본 명세서에서, 표시 장치(DD)를 구성하는 부재들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향축(DR3)을 기준으로 정의될 수 있다.
일 실시예의 표시 장치(DD)는 표시 영역(DA) 및 표시 영역(DA)에 인접한 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 영상이 표시되는 부분에 해당한다. 표시 영역(DA)에는 복수의 화소 영역들(PXA)이 배치될 수 있다. 복수의 화소 영역들(PXA)은 서로 다른 파장 영역의 광을 방출하는 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B, 도 4)을 포함할 수 있다.
일 실시예에서, 표시 영역(DA)은 사각 형상일 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 에워쌀 수 있다. 다만, 이에 제한되지 않고, 표시 영역(DA)의 형상과 비표시 영역(NDA)의 형상은 상대적으로 디자인될 수 있다. 또한, 표시 장치(DD)의 전면인 표시면에 비표시 영역(NDA)이 존재하지 않을 수도 있다.
일 실시예의 표시 장치(DD)는 표시 소자층(DP-ED, 도 4)을 포함하는 하부 패널(DP) 및 광제어층(CCL, 도 4)을 포함하는 상부 패널(OP)을 포함하는 것일 수 있다. 일 실시예에서 하부 패널(DP)과 상부 패널(OP) 사이에는 보호층(CSL) 및 충전층(filling layer)(FML)이 배치될 수 있다. 일 실시예에서 하부 패널(DP)은 표시 패널 또는 표시 기판으로 지칭될 수 있고, 상부 패널(OP)은 광제어 패널 또는 광제어 기판으로 지칭될 수 있다.
일 실시예에서 보호층(CSL)은 표시 영역(DA)에 중첩하여 배치될 수 있다. 일 실시예에서, 충전층(FML)은 하부 패널(DP)과 보호층(CSL) 사이를 충전하는 것일 수 있다.
보호층(CSL)은 하부 패널(DP)과 마주하는 상부 패널(OP)의 일면(OP-BF)의 적어도 일부를 커버하며 배치될 수 있다. 예를 들어, 보호층(CSL)은 상부 패널(OP)의 일면(OP-BF) 전체를 커버하며 배치될 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 보호층(CSL)은 상부 패널(OP)의 일면(OP-BF) 중 선택된 영역에만 배치될 수도 있다.
보호층(CSL)은 하부 패널(DP)과 상부 패널(OP) 사이의 이격 간격(gap)을 유지하는 기능을 할 수 있다. 예를 들어, 일 실시예의 표시 장치(DD)에서 보호층(CSL)은 컬럼스페이서의 기능을 하는 것일 수 있다. 일 실시예의 표시 장치(DD)는 하부 패널(DP)과 상부 패널(OP) 사이에 배치된 보호층(CSL)을 포함하며 별도의 컬럼스페이서의 구성을 포함하지 않는 것일 수 있다.
보호층(CSL)은 상부 패널 일면(OP-BF)의 단차를 커버하는 것일 수 있다. 일 실시예의 표시 장치(DD)에서 보호층(CSL)은 충전층(FML)이 배치되는 면을 평탄하게 하는 것일 수 있다.
일 실시예에서 보호층(CSL)은 충전층(FML)과 상부 패널(OP) 사이에 배치되어 하부 패널(DP)과 상부 패널(OP) 사이가 일정 간격을 유지되도록 하여, 하부 패널(DP)과 상부 패널(OP)의 합착시 유입되는 이물질에 의해 상부 패널(OP) 또는 하부 패널(DP)을 구성하는 부재들의 손상이 발생하는 것을 방지할 수 있다. 또한, 일 실시예에서 보호층(CSL)은 상부 패널(OP)의 일면(OP-BF)의 단차를 줄이도록 제공되어, 충전층(FML)이 하부 패널(DP)과 상부 패널(OP) 사이에서 균일하게 배치되도록 할 수 있다. 이에 따라 표시 장치(DD)의 표시 품질 및 신뢰성이 개선될 수 있다.
보호층(CSL)은 고분자 수지를 포함하는 것일 수 있다. 예를 들어, 보호층(CSL)은 아크릴계 수지, 또는 에폭시계 수지 등을 포함하는 보호층 수지로부터 형성되는 것일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며 보호층(CSL)은 화소 영역(PXA) 등에서 방출되는 광의 변형을 최소화하는 범위에서 다양한 재료를 포함하여 형성될 수 있다. 예를 들어, 보호층(CSL)은 분할 패턴(BMP, 도 4) 등을 형성하는 재료와 동일한 재료를 포함하여 형성될 수도 있다.
일 실시예의 표시 장치(DD)에서 충전층(FML)은 하부 패널(DP)과 상부 패널(OP) 사이를 충전하는 것일 수 있다. 일 실시예에서 충전층(FML)은 하부 패널(DP)과 보호층(CSL) 사이에 배치될 수 있다. 충전층(FML)은 보호층(CSL) 하부에 직접 배치되는 것일 수 있다.
충전층(FML)은 하부 패널(DP)과 상부 패널(OP) 사이의 완충제의 기능을 할 수 있다. 일 실시예에서 충전층(FML)은 충격 흡수 기능 등을 할 수 있으며, 표시 장치(DD)의 강도를 증가시킬 수 있다. 충전층(FML)은 고분자 수지를 포함하는 충전 수지로부터 형성될 수 있다. 예를 들어, 충전층(FML)은 아크릴계 수지, 또는 에폭시계 수지 등을 포함하는 충전층 수지로부터 형성되는 것일 수 있다.
충전층(FML)은 보호층(CSL)과 구분되는 구성으로 별도의 공정 단계에서 각각 형성된 것일 수 있다. 한편, 충전층(FML)과 보호층(CSL)은 서로 다른 재료로 형성된 것일 수 있다.
일 실시예의 표시 장치(DD)는 하부 패널(DP)과 상부 패널(OP) 사이에 배치된 봉지부(SLM)를 포함하는 것일 수 있다. 봉지부(SLM)는 하부 패널(DP)과 상부 패널(OP)을 결합시키는 것일 수 있다. 봉지부(SLM)는 비표시 영역(NDA)에 배치되어 하부 패널(DP)과 상부 패널(OP)을 결합시키는 것일 수 있다. 봉지부(SLM)는 표시 장치(DD)의 외곽 부분인 비표시 영역(NDA)에 배치되어 외부로부터 표시 장치(DD) 내부로 이물질, 산소, 및 수분 등의 유입을 방지할 수 있다. 봉지부(SLM)는 경화성 수지를 포함하는 실런트로부터 형성된 것일 수 있다. 실런트는 에폭시계 수지 또는 아크릴계 수지 등을 포함하는 것일 수 있다. 실런트는 열경화성 재료 또는 광경화성 재료일 수 있다. 실런트는 하부 패널(DP) 또는 상부 패널(OP)의 일면에 제공되고, 이후 하부 패널(DP)과 상부 패널(OP)을 마주하도록 합착한 이후 열 또는 자외선 광 등에 의해 경화되어 봉지부(SLM)를 형성할 수 있다.
도 3은 일 실시예에 따른 표시 장치의 일 부분에 대한 평면도이다. 도 4는 일 실시예에 따른 표시 장치의 단면도이다. 도 4는 도 3의 II-II'선에 대응하는 단면도일 수 있다. 도 3의 평면도는 보호층(CSL)이 상부 패널(OP) 하면에 전체적으로 배치된 일 실시예의 표시 장치(DD)의 일부를 도시한 것이다.
도 3 및 도 4를 참조하면, 일 실시예의 표시 장치(DD)는 복수의 화소 영역들(PXA-R, PXA-G, PXA-B)을 포함하는 것일 수 있다. 예를 들어, 일 실시예의 표시 장치(DD)는 서로 구분되는 제1 화소 영역(PXA-R), 제2 화소 영역(PXA-G), 및 제3 화소 영역(PXA-B)을 포함할 수 있다. 일 실시예에서 제1 화소 영역(PXA-R)은 적색광을 방출하는 적색 발광 영역이고, 제2 화소 영역(PXA-G)은 녹색광을 방출하는 녹색 발광 영역이며, 제3 화소 영역(PXA-B)은 청색광을 방출하는 청색 발광 영역일 수 있다.
일 실시예에서 화소 영역들(PXA-R, PXA-G, PXA-B)은 표시 영역(DA, 도 1) 전체에 반복적으로 배치될 수 있다. 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)은 평면 상에서 볼 때 서로 중첩하지 않고 구분된 것일 수 있다. 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)의 주변에 주변 영역(NPXA)이 배치된다. 주변 영역(NPXA)은 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)의 경계를 설정한다. 주변 영역(NPXA)은 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)을 에워쌀 수 있다. 주변 영역(NPXA)에는 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B) 사이의 혼색을 방지하는 구조물, 예를 들어, 화소 정의막(PDL) 또는 분할 패턴(BMP) 등이 배치될 수 있다.
도 3에서는 평면상 형상이 서로 동일하고, 평면상 면적이 상이한 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)을 포함하는 표시 장치(DD)를 예시적으로 도시하였으나, 실시예가 이에 제한되지 않는다. 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)의 면적은 모두 동일하거나 적어도 한 종류의 화소 영역의 면적이 나머지 종류들의 화소 영역의 면적과 상이할 수 있다. 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)의 면적은 출광 컬러에 따라 설정될 수 있다.
도 3을 참조하면 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)은 평면 상에서 사각형의 형상을 갖는 것일 수 있다. 하지만. 실시예가 이에 한정되는 것은 아니며, 평면상에서 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)은 마름모 또는 오각형과 같은 다른 형상의 다각형상(실질적인 다각형상 포함)을 가질 수 있다. 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)은 평면상에서 코너 영역이 둥근 직사각형상(실질적인 직사각형상)을 가질 수 있다.
도 3에서는 제2 화소 영역(PXA-G)이 제1 행에 배치되고, 제1 화소 영역(PXA-R)과 제3 화소 영역(PXA-B)이 제2 행에 배치되는 것을 예시적으로 도시하였으나, 이에 제한되지 않고 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)의 배치는 다양하게 변경될 수 있다. 예를 들어, 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)은 동일한 행에 배치될 수 있다.
복수의 화소 영역들(PXA-R, PXA-G, PXA-B)은 스트라이프 형태로 정렬되어 배열되거나, 펜타일(PENTILE®) 배열 형태를 갖거나, 또는 다이아몬드 배열 형태를 갖는 것일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 복수의 화소 영역들(PXA-R, PXA-G, PXA-B)의 배열 순서 및 배열 형태는 표시 장치(DD)에서 요구되는 표시 품질의 특성에 따라 다양하게 조합되어 제공될 수 있다.
일 실시예의 표시 장치(DD)는 뱅크 웰 영역(bank well area)(BWA)을 포함할 수 있다. 뱅크 웰 영역(BWA)은 화소 영역들(PXA-R, PXA-G, PXA-B) 사이에 배치될 수 있다. 평면 상에서 볼 때, 뱅크 웰 영역(BWA)은 화소 영역들(PXA-R, PXA-G, PXA-B)과 비중첩하는 것일 수 있다. 뱅크 웰 영역(BWA) 및 화소 영역들(PXA-R, PXA-G, PXA-B)은 분할 패턴(BMP)으로 구분될 수 있다.
뱅크 웰 영역(BWA)은 복수의 광제어부(CCP1, CCP2, CCP3)를 패터닝하는 공정에서 사용되는 잉크 오탄착으로 인한 불량을 방지하기 위하여 분할 패턴(BMP) 사이에 정의된 제2 개구부(BW-OH2, 도 6)에 대응하는 부분일 수 있다. 광제어부(CCP1, CCP2, CCP3) 형성을 위해 제공되는 잉크 중 오탄착된 일부는 뱅크 웰 영역(BWA) 내로 배치되어 잉크 오탄착에 의한 합착 불량이 개선될 수 있다. 즉, 본 명세서에서 도시되지는 않았으나, 광제어부(CCP1, CCP2, CCP3) 형성을 위한 잉크 조성물 일부가 뱅크 웰 영역(BWA) 중 적어도 일부에 배치될 수도 있다.
뱅크 웰 영역(BWA)은 화소 영역들(PXA-R, PXA-G, PXA-B)에 인접하도록 정의될 수 있다. 뱅크 웰 영역(BWA)의 평면 상 형상 및 개수, 배열 형태는 도 3 등에 도시된 것에 한정되지 않으며 다양하게 변경될 수 있다.
도 4를 참조하면, 일 실시예에서 하부 패널(DP)은 베이스층(BS), 베이스층(BS) 상에 배치된 회로층(DP-CL), 회로층(DP-CL) 상에 배치된 표시 소자층(DP-ED)을 포함하는 것일 수 있다. 또한, 하부 패널(DP)은 표시 소자층(DP-ED) 상에 배치된 봉지층(TFE)을 포함할 수 있다. 표시 소자층(DP-ED)은 화소 정의막(PDL) 및 발광 소자(EMD)를 포함하는 것일 수 있다. 봉지층(TFE)은 표시 소자층(DP-ED)의 상부를 커버하는 것일 수 있다. 봉지층(TFE)은 표시 소자층(DP-ED)과 충전층(FML) 사이를 충전하는 것일 수 있다.
일 실시예에 따른 표시 장치(DD)에서 하부 패널(DP)은 발광형 표시 패널일 수 있다. 예를 들어, 하부 패널(DP)은 유기 전계 발광(Organic Electroluminescence) 표시 패널일 수 있다. 하부 패널(DP)이 유기 전계 발광 표시 패널인 경우 표시 소자층(DP-ED)은 발광 소자(EMD)로 유기 전계 발광 소자를 포함하는 것일 수 있다. 하지만, 실시예가 이에 제한되는 것은 아니다. 예를 들어, 표시 소자층(DP-ED)은 발광 소자(EMD)로 퀀텀닷 발광 다이오드를 포함할 수 있다. 또한, 표시 소자층(DP-ED)은 발광 소자(EMD)로 마이크로 엘이디 소자 및/또는 나노 엘이디 소자 등을 포함할 수도 있다.
하부 패널(DP)에서 베이스층(BS)은 표시 소자층(DP-ED)이 배치되는 베이스 면을 제공하는 부재일 수 있다. 베이스층(BS)은 유리기판, 금속기판, 고분자기판 등일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며 베이스층(BS)은 무기층, 기능층 또는 복합재료층일 수 있다.
베이스층(BS)은 다층구조를 가질 수 있다. 예를 들어, 베이스층(BS)은 고분자수지층, 접착층, 및 고분자 수지층의 3층 구조를 가질 수도 있다. 특히, 고분자 수지층은 폴리이미드(polyimide)계 수지를 포함하는 것일 수 있다. 또한, 고분자 수지층은 아크릴(acrylate)계 수지, 메타크릴(methacrylate)계 수지, 폴리이소프렌(polyisoprene)계 수지, 비닐(vinyl)계 수지, 에폭시(epoxy)계 수지, 우레탄(urethane)계 수지, 셀룰로오스(cellulose)계 수지, 실록산(siloxane)계 수지, 폴리아미드(polyamide)계 수지 및 페릴렌(perylene)계 수지 중 적어도 하나를 포함하는 것일 수 있다. 한편, 본 명세서에서 "~~계" 수지는 "~~"의 작용기를 포함하는 것을 의미한다.
회로층(DP-CL)은 베이스층(BS) 상에 배치될 수 있다. 회로층(DP-CL)은 절연층, 반도체 패턴, 도전 패턴, 및 신호 라인 등을 포함할 수 있다. 코팅, 증착 등의 방식으로 절연층, 반도체층, 및 도전층이 베이스층(BS) 위에 형성되고, 이후, 복수 회의 포토리소그래피 공정을 통해 절연층, 반도체층, 및 도전층이 선택적으로 패터닝(patterning)될 수 있다. 이 후, 회로층(DP-CL)에 포함된 반도체 패턴, 도전 패턴, 및 신호 라인이 형성될 수 있다. 일 실시예에서 회로층(DP-CL)은 트랜지스터, 버퍼층 및 복수 개의 절연층들을 포함할 수 있다.
도 4를 참조하면, 일 실시예에 따른 발광 소자(EMD)는 제1 전극(EL1), 제1 전극(EL1)과 마주하는 제2 전극(EL2), 및 제1 전극(EL1)과 제2 전극(EL2) 사이에 배치된 발광층(EML)을 포함하는 것일 수 있다. 발광 소자(EMD)에 포함된 발광층(EML)은 발광 물질로 유기 발광 물질을 포함하거나, 또는 양자점을 포함할 수 있다. 발광 소자(EMD)는 정공 제어층(HTR) 및 전자 제어층(ETR)을 더 포함할 수 있다. 한편, 도시되지는 않았으나, 발광 소자(EMD)는 제2 전극(EL2) 상부에 배치된 캡핑층(미도시)을 더 포함할 수 있다.
화소 정의막(PDL)은 회로층(DP-CL) 상에 배치되며, 제1 전극(EL1)의 일부분을 커버할 수 있다. 화소 정의막(PDL)에는 발광 개구부(OH)가 정의된다. 화소 정의막(PDL)의 발광 개구부(OH)는 제1 전극(EL1)의 적어도 일부분을 노출시킨다. 본 실시예에서 발광 영역(EA1, EA2, EA-3)은 발광 개구부(OH)에 의해 노출된 제1 전극(EL1)의 일부 영역에 대응하게 정의되었다.
하부 패널(DP)은 제1 발광 영역(EA1), 제2 발광 영역(EA2), 및 제3 발광 영역(EA3)을 포함할 수 있다. 제1 발광 영역(EA1), 제2 발광 영역(EA2), 및 제3 발광 영역(EA3)은 화소 정의막(PDL)으로 구분되는 영역들일 수 있다. 제1 발광 영역(EA1), 제2 발광 영역(EA2), 및 제3 발광 영역(EA3)은 각각 제1 화소 영역(PXA-R), 제2 화소 영역(PXA-G), 및 제3 화소 영역(PXA-B)에 대응하는 것일 수 있다. 한편, 본 명세서에서 "대응한다"는 것은 표시 장치(DD)의 두께 방향(DR3)에서 보았을 때 두 구성이 중첩한다는 것을 의미하며 동일한 면적으로 제한되지 않는다.
발광 영역(EA1, EA2, EA-3)은 화소 영역(PXA-R, PXA-G, PXA-B)과 중첩하고, 뱅크 웰 영역(BWA)과는 비중첩하는 것일 수 있다. 평면 상에서 볼 때, 분할 패턴(BMP)으로 구분되는 화소 영역(PXA-R, PXA-G, PXA-B)의 면적은 화소 정의막(PDL)으로 구분되는 발광 영역(EA1, EA2, EA-3)의 면적보다 큰 것일 수 있다.
발광 소자(EMD)에서 제1 전극(EL1)은 회로층(DP-CL) 상에 배치된다. 제1 전극(EL1)은 애노드(anode) 또는 캐소드(cathode)일 수 있다. 또한, 제1 전극(EL1)은 화소 전극일 수 있다. 제1 전극(EL1)은 투과 전극, 반투과 전극, 또는 반사 전극일 수 있다.
정공 제어층(HTR)은 제1 전극(EL1)과 발광층(EML) 사이에 배치될 수 있다. 정공 제어층(HTR)은 정공 주입층, 정공 수송층, 및 전자 저지층 중 적어도 하나를 포함할 수 있다. 정공 제어층(HTR)은 발광 영역들(EA1, EA2, EA3) 및 발광 영역들(EA1, EA2, EA3)을 구분하는 화소 정의막(PDL) 전체와 중첩하도록 공통층으로 배치될 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 정공 제어층(HTR)은 발광 영역들(EA1, EA2, EA3) 각각에 대응하여 분리되어 배치되도록 패터닝되어 제공될 수 있다.
발광층(EML)은 정공 제어층(HTR) 상에 배치된다. 일 실시예에서 발광층(EML)은 발광 영역들(EA1, EA2, EA3) 및 발광 영역들(EA1, EA2, EA3)을 구분하는 화소 정의막(PDL) 전체와 중첩하도록 공통층으로 제공된 것일 수 있다. 일 실시예에서, 발광층(EML)은 청색 광을 방출하는 것일 수 있다. 발광층(EML)은 정공 제어층(HTR) 및 전자 제어층(ETR) 전체와 중첩하는 것일 수 있다.
하지만, 실시예가 이에 한정되는 것은 아니며, 일 실시예에서 발광층(EML)은 발광 개구부(OH) 내에 배치될 수 있다. 즉, 발광층(EML)은 화소 정의막(PDL)으로 구분되는 발광 영역(EA1, EA2, EA3)에 대응하도록 분리되어 형성될 수 있다. 발광 영역(EA1, EA2, EA3)에 대응하도록 분리되어 형성된 발광층(EML)은 모두 청색 광을 방출하는 것이거나 또는 서로 다른 파장 영역의 광을 방출할 수도 있다.
발광층(EML)은 단일 물질로 이루어진 단일층, 복수의 서로 다른 물질로 이루어진 단일층 또는 복수의 서로 다른 물질로 이루어진 복수의 층을 갖는 다층 구조를 가질 수 있다. 발광층(EML)은 형광 또는 인광 물질을 포함할 수 있다. 일 실시예의 발광 소자에서 발광층(EML)은 유기 발광 재료, 금속 유기 착체, 또는 양자점 등을 발광 재료로 포함할 수 있다.
전자 제어층(ETR)은 발광층(EML)과 제2 전극(EL2) 사이에 배치될 수 있다. 전자 제어층(ETR)은 전자 주입층, 전자 수송층, 및 정공 저지층 중 적어도 하나를 포함할 수 있다. 도 4를 참조하면, 전자 제어층(ETR)은 발광 영역들(EA1, EA2, EA3) 및 발광 영역들(EA1, EA2, EA3)을 구분하는 화소 정의막(PDL) 전체와 중첩하도록 공통층으로 배치될 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 전자 제어층(ETR)은 발광 영역들(EA1, EA2, EA3) 각각에 대응하여 분리되어 배치되도록 패터닝되어 제공될 수 있다.
제2 전극(EL2)은 전자 제어층(ETR) 상에 제공된다. 제2 전극(EL2)은 공통 전극일 수 있다. 제2 전극(EL2)은 캐소드(cathode) 또는 애노드(anode)일 수 있으나 실시예가 이에 한정되는 것은 아니다. 예를 들어, 제1 전극(EL1)이 애노드인 경우 제2 전극(EL2)은 캐소드일 수 있고, 제1 전극(EL1)이 캐소드인 경우 제2 전극(EL2)은 애노드일 수 있다. 제2 전극(EL2)은 투과 전극, 반투과 전극 또는 반사 전극일 수 있다.
봉지층(TFE)은 발광 소자(EMD) 상에 배치될 수 있다. 예를 들어, 일 실시예에서 봉지층(TFE)은 제2 전극(EL2) 상에 배치될 수 있다. 또한, 발광 소자(EMD)가 캡핑층(미도시)을 포함하는 경우 봉지층(TFE)은 캡핑층(미도시) 상에 배치될 수 있다. 봉지층(TFE)은 적어도 하나의 유기막과 적어도 하나의 무기막을 포함하고, 무기막과 유기막은 교번하여 배치되는 것일 수 있다.
도 5는 일 실시예에 따른 봉지층의 단면도이다. 도 5를 참조하면, 봉지층(TFE)은 두 개의 무기막(IL1, IL2)과 무기막들 사이에 배치된 유기막(OL)을 포함하는 것일 수 있다. 제1 무기막(IL1), 유기막(OL), 및 제2 무기막(IL2)은 수분/산소로부터 표시 소자층(DP-ED)을 보호하고, 먼지 입자와 같은 이물질이 유입되는 것을 방지하는 역할을 하는 것일 수 있다.
봉지층(TFE)에서 제1 무기막(IL1) 및 제2 무기막(IL2)은 실리콘 나이트라이드, 실리콘옥시나이트라이드, 실리콘옥사이드 중 적어도 하나를 포함할 수 있다. 예를 들어, 일 실시예에서 제1 무기막(IL1) 및 제2 무기막(IL2)은 티타늄옥사이드, 또는 알루미늄옥사이드 등을 포함할 수 있으나 실시예가 이에 한정되는 것은 아니다.
봉지층(TFE)에서 유기막(OL)은 제1 무기막(IL1)과 제2 무기막(IL2) 사이에 배치되며 유기 고분자 물질을 포함하도록 형성된 것일 수 있다. 예를 들어, 유기막(OL)은 아크릴레이트계 수지 등으로부터 형성된 것이 수 있다. 유기막(OL)의 두께는 이웃하는 무기막들(IL1, IL2)의 두께 보다 상대적으로 두꺼운 것일 수 있다.
한편, 도 5에서는 하나의 유기막(OL)과 유기막(OL)을 사이에 두고 배치된 두 개의 무기막들(IL1, IL2)을 포함하는 봉지층(TFE)의 구조를 도시하였으나, 실시예가 이에 한정되는 것은 아니다. 예를 들어, 봉지층(TFE)은 복수 개의 유기막들과 복수 개의 무기막들을 포함할 수 있으며, 무기막과 유기막이 교번하여 배치될 수 있다.
다시 도 4를 참조하면, 일 실시예의 표시 장치(DD)는 하부 패널(DP) 상부에 배치되며, 분할 패턴(BMP)과 광제어층(CCL)을 포함하는 상부 패널(OP)을 포함할 수 있다. 일 실시예에서 상부 패널(OP)은 베이스 기판(BL) 및 컬러필터층(CFL)을 더 포함할 수 있다.
광제어층(CCL)은 광변환체를 포함하는 것일 수 있다. 광변환체는 양자점 또는 형광체 등일 수 있다. 광변환체는 제공받은 광을 파장 변환하여 방출하는 것일 수 있다. 즉, 광제어층(CCL)은 양자점을 포함하는 층이거나 또는 형광체를 포함하는 층일 수 있다.
광제어층(CCL)은 복수 개의 광제어부들(CCP1, CCP2, CCP3)을 포함하는 것일 수 있다. 광제어부들(CCP1, CCP2, CCP3)은 서로 이격된 것일 수 있다. 광제어부들(CCP1, CCP2, CCP3)은 분할 패턴(BMP)에 의해 서로 이격되어 배치될 수 있다. 광제어부들(CCP1, CCP2, CCP3)은 분할 패턴(BMP)에 정의된 제1 개구부(BW-OH1) 내에 배치된 것일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니다. 도 4에서 분할 패턴(BMP)은 광제어부들(CCP1, CCP2, CCP3)과 비중첩하는 것으로 도시되었으나, 광제어부들(CCP1, CCP2, CCP3)의 엣지는 분할 패턴(BMP)과 적어도 일부가 중첩할 수 있다.
광제어부(CCP1, CCP2, CCP3)는 표시 소자층(DP-ED)에서 제공되는 광의 파장을 변환시키거나 또는 제공되는 광을 투과시키는 부분일 수 있다. 광제어부(CCP1, CCP2, CCP3)는 잉크젯(Inkjet) 공정에 의해 형성될 수 있다. 액상의 잉크 조성물이 제1 개구부(BW-OH1) 내에 제공되고, 제공된 잉크 조성물이 열 경화공정 또는 광 경화공정에 의해 중합되어 광제어부(CCP1, CCP2, CCP3)가 형성될 수 있다.
광제어층(CCL)은 발광 소자(EMD)에서 제공되는 제1 색광을 제2 색광으로 변환하는 제1 양자점을 포함하는 제1 광제어부(CCP1), 제1 색광을 제3 색광을 변환하는 제2 양자점을 포함하는 제2 광제어부(CCP2), 및 제1 색광을 투과시키는 제3 광제어부(CCP3)를 포함하는 것일 수 있다.
일 실시예에서 제1 광제어부(CCP1)는 제2 색광인 적색광을 제공하고, 제2 광제어부(CCP2)는 제3 색광인 녹색광을 제공하는 것일 수 있다. 제3 광제어부(CCP3)는 발광 소자(EMD)에서 제공된 제1 색광인 청색광을 투과시켜 제공하는 것일 수 있다. 예를 들어, 제1 양자점은 적색 양자점이고 제2 양자점은 녹색 양자점일 수 있다.
광제어층(CCL)에 포함되는 양자점은 코어-쉘 구조를 가질 수 있으며, 양자점의 코어는 II-VI족 화합물, III-VI족 화합물, I-III-VI족 화합물, III-V족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물 및 이들의 조합에서 선택될 수 있다.
II-VI족 화합물은 CdSe, CdTe, CdS, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, MgSe, MgS 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZnTe, MgZnSe, MgZnS 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 HgZnTeS, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
III-VI족 화합물은 In2S3, In2Se3 등과 같은 이원소 화합물, InGaS 3 , InGaSe3 등과 같은 삼원소 화합물, 또는 이들의 임의의 조합을 포함할 수 있다.
I-III-VI족 화합물은 AgInS, AgInS2, CuInS, CuInS2, AgGaS2, CuGaS2 CuGaO2, AgGaO2, AgAlO2 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물, 또는 AgInGaS2, CuInGaS2 등의 사원소 화합물로부터 선택될 수 있다.
III-V족 화합물은 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물, GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InGaP, InAlP, InNP, InNAs, InNSb, InPAs, InPSb 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물, 및 GaAlNP, GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다. 한편, III-V족 화합물은 II족 금속을 더 포함할 수 있다. 예를 들어, III- II-V족 화합물로 InZnP 등이 선택될 수 있다.
IV-VI족 화합물은 SnS, SnSe, SnTe, PbS, PbSe, PbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 SnPbSSe, SnPbSeTe, SnPbSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다. IV족 원소로는 Si, Ge 및 이들의 혼합물로 이루어진 군에서 선택될 수 있다. IV족 화합물로는 SiC, SiGe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물일 수 있다.
이때, 이원소 화합물, 삼원소 화합물 또는 사원소 화합물은 균일한 농도로 입자 내에 존재하거나, 농도 분포가 부분적으로 다른 상태로 나누어져 동일 입자 내에 존재하는 것일 수 있다. 또한 하나의 양자점이 다른 양자점을 둘러싸는 코어-쉘 구조를 가질 수도 있다. 코어-쉘 구조에서, 쉘에 존재하는 원소의 농도는 코어에 인접할수록 낮아지는 농도 구배(gradient)를 가질 수 있다.
몇몇 실시예에서, 양자점은 전술한 나노 결정을 포함하는 코어 및 상기 코어를 둘러싸는 쉘을 포함하는 코어-쉘 구조를 가질 수 있다. 상기 양자점의 쉘은 상기 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층 역할 및/또는 양자점에 전기 영동 특성을 부여하기 위한 차징층(charging layer)의 역할을 수행할 수 있다. 상기 쉘은 단층 또는 다중층일 수 있다. 상기 양자점의 쉘의 예로는 금속 또는 비금속의 산화물, 반도체 화합물 또는 이들의 조합 등을 들 수 있다.
예를 들어, 상기 금속 또는 비금속의 산화물은 SiO2, Al2O3, TiO2, ZnO, MnO, Mn2O3, Mn3O4, CuO, FeO, Fe2O3, Fe3O4, CoO, Co3O4, NiO 등의 이원소 화합물, 또는 MgAl2O4, CoFe2O4, NiFe2O4, CoMn2O4등의 삼원소 화합물을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
또, 상기 반도체 화합물은 CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnSeS, ZnTeS, GaAs, GaP, GaSb, HgS, HgSe, HgTe, InAs, InP, InGaP, InSb, AlAs, AlP, AlSb등을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
양자점은 약 45nm 이하, 바람직하게는 약 40nm 이하, 더욱 바람직하게는 약 30nm 이하의 발광 파장 스펙트럼의 반치폭(full width of half maximum, FWHM)을 가질 수 있으며, 이 범위에서 색순도나 색재현성을 향상시킬 수 있다. 또한 이러한 양자점을 통해 발광되는 광은 전 방향으로 방출되는바, 광 시야각이 향상될 수 있다.
또한, 양자점의 형태는 당 분야에서 일반적으로 사용하는 형태의 것으로 특별히 한정하지 않지만, 보다 구체적으로 구형, 피라미드형, 다중 가지형(multi-arm), 또는 입방체(cubic)의 나노 입자, 나노 튜브, 나노와이어, 나노 섬유, 나노 판상 입자 등의 형태의 것을 사용할 수 있다.
양자점은 입자 크기에 따라 방출하는 광의 색상을 조절 할 수 있으며, 이에 따라 양자점은 청색, 적색, 녹색 등 다양한 발광 색상을 가질 수 있다. 양자점의 입자 크기가 작을수록 단파장 영역의 광을 발광하는 것일 수 있다. 예를 들어, 동일한 코어를 갖는 양자점에서 녹색 광을 방출하는 양자점의 입자 크기는 적색 광을 방출하는 양자점의 입자 크기 보다 작은 것일 수 있다. 또한, 동일한 코어를 갖는 양자점에서 청색 광을 방출하는 양자점의 입자 크기는 그린 광을 방출하는 양자점의 입자 크기 보다 작은 것일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 동일한 코어를 갖는 양자점에서도 쉘의 형성 재료 및 쉘 두께 등에 따라 입자 크기가 조절될 수 있다.
한편, 양자점이 청색, 적색, 녹색 등 다양한 발광 색상을 가질 경우 상이한 발광 색을 갖는 양자점은 코어의 재료가 서로 상이한 것일 수 있다.
또한, 광제어층(CCL)은 산란체를 더 포함하는 것일 수 있다. 제1 광제어부(CCP1)는 제1 양자점과 산란체를 포함하고, 제2 광제어부(CCP2)는 제2 양자점과 산란체를 포함하며, 제3 광제어부(CCP3)는 양자점을 미포함하고 산란체를 포함하는 것일 수 있다.
산란체는 무기 입자일 수 있다. 예를 들어, 산란체는 TiO2, ZnO, Al2O3, SiO2, 및 중공 실리카 중 적어도 하나를 포함하는 것일 수 있다. 산란체는 TiO2, ZnO, Al2O3, SiO2, 및 중공 실리카 중 어느 하나를 포함하는 것이거나, TiO2, ZnO, Al2O3, SiO2, 및 중공 실리카 중 선택되는 2종 이상의 물질이 혼합된 것일 수 있다.
제1 광제어부(CCP1), 제2 광제어부(CCP2), 및 제3 광제어부(CCP3) 각각은 양자점 및 산란체를 분산시키는 베이스 수지를 포함할 수 있다. 일 실시예에서, 제1 광제어부(CCP1)는 베이스 수지 내에 분산된 제1 양자점과 산란체를 포함하고, 제2 광제어부(CCP2)는 베이스 수지 내에 분산된 제2 양자점과 산란체를 포함하고, 제3 광제어부(CCP3)는 베이스 수지 내에 분산된 산란체를 포함하는 것일 수 있다.
베이스 수지는 양자점 및 산란체가 분산되는 매질로서, 일반적으로 바인더로 지칭될 수 있는 다양한 수지 조성물로 이루어질 수 있다. 예를 들어, 베이스 수지는 아크릴계 수지, 우레탄계 수지, 실리콘계 수지, 에폭시계 수지 등일 수 있다. 베이스 수지는 투명 수지일 수 있다.
광제어층(CCL)은 광제어부의 상부 및 하부 중 적어도 하나에 배치된 베리어층(CAP, CAP-T)을 더 포함할 수 있다. 베리어층(CAP, CAP-T)은 수분 및/또는 산소(이하, '수분/산소'로 칭함)의 침투를 막는 역할을 하는 것일 수 있다. 베리어층(CAP, CAP-T)은 광제어부들(CCP1, CCP2, CCP3)의 상부 및 하부에 배치되어 광제어부들(CCP1, CCP2, CCP3)이 수분/산소에 노출되는 것을 차단할 수 있다.
베리어층은 보호층(CSL)에 인접한 제1 베리어층(CAP) 및 광제어부(CCP1, CCP2, CCP3)를 사이에 두고 보호층(CSL)과 이격된 제2 베리어층(CAP-T)을 포함하는 것일 수 있다. 제1 베리어층(CAP)은 하부 패널(DP)과 인접한 광제어부들(CCP1, CCP2, CCP3)의 일면을 커버하는 것이고, 제2 베리어층(CAP-T)은 컬러필터층(CFL)에 인접한 광제어부들(CCP1, CCP2, CCP3)의 타면을 커버하는 것일 수 있다. 또한, 베리어층(CAP, CAP-T)은 광제어부들(CCP1, CCP2, CCP3)뿐 아니라 분할 패턴(BMP)을 커버하는 것일 수 있다.
제1 베리어층(CAP)은 분할 패턴(BMP) 및 광제어부들(CCP1, CCP2, CCP3)의 단차를 추종하며 배치될 수 있다. 제2 베리어층(CAP-T)은 컬러필터층(CFL)에 인접한 분할 패턴(BMP) 및 광제어부들(CCP1, CCP2, CCP3)의 일면을 커버하는 것일 수 있다. 제2 베리어층(CAP-T)은 저굴절층(LR) 하부에 직접 배치될 수 있다.
베리어층(CAP, CAP-T)은 적어도 하나의 무기층을 포함하는 것일 수 있다. 즉, 베리어층(CAP, CAP-T)은 무기 물질을 포함하여 이루어질 수 있다. 예를 들어, 베리어층(CAP, CAP-T)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 티타늄 산화물, 주석 산화물, 세륨 산화물 및 실리콘 산화질화물이나 광투과율이 확보된 금속 박막 등을 포함하여 이루어질 수 있다. 예를 들어, 광제어부들(CCP1, CCP2, CCP3)의 하부에 배치된 제1 베리어층(CAP)은 실리콘 산화질화물을 포함하는 것이고, 광제어부들(CCP1, CCP2, CCP3)의 상부에 배치된 제2 베리어층(CAP-T)은 실리콘 산화물을 포함하는 것일 수 있다. 하지만 실시예가 이에 한정되는 것은 아니다. 한편, 베리어층(CAP, CAP-T)은 유기막을 더 포함할 수 있다. 베리어층(CAP, CAP-T)은 단일층 또는 복수의 층으로 구성되는 것일 수 있다.
일 실시예의 표시 장치(DD)에서 상부 패널(OP)은 광제어층(CCL) 상에 배치된컬러필터층(CFL)을 포함할 수 있다. 컬러필터층(CFL)은 필터들(CF1, CF2, CF3)을 포함하는 것일 수 있다. 컬러필터층(CFL)은 제2 색광을 투과시키는 제1 필터(CF1), 제3 색광을 투과시키는 제2 필터(CF2), 및 제1 색광을 투과시키는 제3 필터(CF3)를 포함할 수 있다. 예를 들어, 제1 필터(CF1)는 적색 필터, 제2 필터(CF2)는 녹색 필터이고, 제3 필터(CF3)는 청색 필터일 수 있다. 필터들(CF1, CF2, CF3) 각각은 고분자 감광수지와 안료 또는 염료를 포함하는 것일 수 있다. 제1 필터(CF1)는 적색 안료 또는 염료를 포함하고, 제2 필터(CF2)는 녹색 안료 또는 염료를 포함하며, 제3 필터(CF3)는 청색 안료 또는 염료를 포함하는 것일 수 있다. 한편, 실시예가 이에 한정되는 것은 아니며 제3 필터(CF3)는 안료 또는 염료를 포함하지 않는 것일 수 있다. 제3 필터(CF3)는 고분자 감광수지를 포함하고 안료 또는 염료를 미포함하는 것일 수 있다. 제3 필터(CF3)는 투명한 것일 수 있다. 제3 필터(CF3)는 투명 감광수지로 형성된 것일 수 있다.
또한, 일 실시예에서 제1 필터(CF1)와 제2 필터(CF2)는 황색(yellow) 필터일 수 있다. 제1 필터(CF1)와 제2 필터(CF2)는 서로 구분되지 않고 일체로 제공될 수도 있다. 제1 내지 제3 필터(CF1, CF2, CF3) 각각은 제1 화소 영역(PXA-R), 제2 화소 영역(PXA-G), 및 제3 화소 영역(PXA-B) 각각에 대응하여 배치될 수 있다. 또한, 제1 내지 제3 필터(CF1, CF2, CF3) 각각은 제1 제어부 내지 제3 제어부(CCP1, CCP2, CCP3) 각각에 대응하여 배치된 것일 수 있다.
또한, 화소 영역들(PXA-R, PXA-G, PXA-B) 사이에 배치된 주변 영역(NPXA)에 대응하여서는 서로 다른 색광을 투과시키는 복수의 필터들(CF1, CF2, CF3)이 중첩하여 배치될 수 있다. 두께 방향인 제3 방향축(DR3) 방향으로 복수의 필터들(CF1, CF2, CF3)이 중첩하여 배치되어 인접하는 발광 영역들(PXA-R, PXA-G, PXA-B) 사이의 경계를 구분할 수 있다. 한편, 도시된 것과 달리 컬러필터층(CFL)은 인접하는 필터들(CF1, CF2, CF3) 사이의 경계를 구분하는 것으로 차광부(미도시)를 포함할 수 있다. 차광부(미도시)는 청색 필터로 형성되는 것이거나 또는 흑색 안료 또는 흑색 염료를 포함하는 유기 차광 물질 또는 무기 차광 물질을 포함하여 형성될 수 있다. 컬러필터층(CFL)은 저굴절층(LR)을 포함할 수 있다. 저굴절층(LR)은 광제어층(CCL)과 필터들(CF1, CF2, CF3) 사이에 배치된 것일 수 있다. 저굴절층 (LR)은 광제어층(CCL) 상부에 배치되어 광제어부들(CCP1, CCP2, CCP3)이 수분/산소에 노출되는 것을 차단할 수 있다. 또한, 저굴절층(LR)은 광제어부들(CCP1, CCP2, CCP3) 및 필터들(CF1, CF2, CF3) 사이에 배치되어 광추출 효율을 높여주거나, 반사광이 광제어층(CCL)으로 입사되는 것을 방지하는 등의 광학 기능층의 기능을 할 수도 있다. 저굴절층(LR)은 인접하는 층과 비교하여 굴절률이 작은 층일 수 있다.
저굴절층(LR)은 적어도 하나의 무기층을 포함하는 것일 수 있다. 예를 들어, 저굴절층(LR)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 티타늄 산화물, 주석 산화물, 세륨 산화물 및 실리콘 산화질화물이나 광투과율이 확보된 금속 박막 등을 포함하여 이루어질 수 있다. 하지만, 실시예가 이에 한정되지 않으며, 저굴절층(LR)은 유기막을 포함하는 것일 수 있다. 예를 들어, 저굴절층(LR) 고분자 수지 및 무기 입자 등을 포함하여 형성될 수도 있다. 저굴절층(LR)은 단일층 또는 복수의 층으로 구성되는 것일 수 있다.
한편, 일 실시예의 표시 장치(DD)에서 컬러필터층(CFL)의 필터들(CF1, CF2, CF3)은 광제어층(CCL) 상에 직접 배치될 수 있다. 이 경우 저굴절층(LR)은 생략될 수 있다.
일 실시예에서 상부 패널(OP)은 컬러필터층(CFL) 상에 배치된 베이스 기판(BL)을 더 포함할 수 있다. 베이스 기판(BL)은 컬러필터층(CFL) 및 광제어층(CCL) 등이 배치되는 베이스 면을 제공하는 부재일 수 있다. 베이스 기판(BL)은 유리기판, 금속기판, 플라스틱기판 등일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며 베이스 기판(BL)은 무기층, 유기층 또는 복합재료층일 수 있다. 또한, 도시된 것과 달리 일 실시예에서 베이스 기판(BL)은 생략될 수 있다.
분할 패턴(BMP)은 소정의 값 이하의 투과율을 갖는 물질을 포함할 수 있다. 예를 들어, 분할 패턴(BMP)은 광 차단을 위해 블랙 성분(black coloring agent)을 포함할 수 있다. 분할 패턴(BMP)은 베이스 수지에 혼합된 블랙 염료, 또는 블랙 안료를 포함할 수 있다. 일 실시예에서. 블랙 성분은 카본 블랙을 포함하거나, 크롬과 같은 금속 또는 이들의 산화물을 포함할 수 있다.
분할 패턴(BMP)에는 제1 개구부(BW-OH1) 및 제2 개구부(BW-OH2, 도 6)가 정의될 수 있다. 제1 개구부(BW-OH1)는 화소 영역(PXA-R, PXA-G, PXA-B)에 대응하고, 제2 개구부(BW-OH2)는 뱅크 웰 영역(BWA)에 대응하는 것일 수 있다. 한편, 제1 개구부(BW-OH1)는 발광 개구부(OH)와 중첩하는 것일 수 있다. 평면 상에서, 제1 개구부(BW-OH1)는 발광 개구부(OH)보다 큰 면적을 갖는 것일 수 있다.
도 6은 일 실시예에 따른 표시 장치의 일부를 나타낸 단면도이고, 도 7은 일 실시예에 따른 상부 패널 일부를 나타낸 단면도이다. 도 6은 도 3의 III-III'선에 대응하는 부분을 나타낸 단면도이다.
도 6 및 도 7을 참조하면, 분할 패턴(BMP)의 제2 개구부(BW-OH2)에는 광제어부(CCP1, CCP2, CCP3)가 미배치될 수 있다. 분할 패턴(BMP)의 제2 개구부(BW-OH2)는 보호층(CSL)이 충전되거나, 또는 충전층(FML)이 충전될 수 있다. 도 3 및 도 6 등을 참조하면, 분할 패턴(BMP)에서 제2 개구부(BW-OH2)는 다양한 형상 또는 다양한 크기를 갖도록 복수 개가 정의될 수 있다. 즉, 제2 개구부(BW-OH2)에 의해 정의된 뱅크 웰 영역(BWA)이 화소 영역들(PXA-R, PXA-G, PXA-B) 사이에서 복수 개가 배치될 수 있다.
도 6 및 도 7을 참조하면, 일 실시예의 표시 장치(DD)에서 보호층(CSL)은 분할 패턴(BMP), 제1 개구부(BW-OH1), 및 제2 개구부(BW-OH2)와 중첩하도록 제공된 것일 수 있다. 즉, 일 실시예에서 보호층(CSL)은 분할 패턴(BMP)과 광제어층(CCL)을 커버하며, 광제어부(CCP2)가 배치된 제1 개구부(BW-OH1), 및 광제어부(CCP2)가 미배치된 제2 개구부(BW-OH2)를 충전하며 배치된 것일 수 있다.
일 실시예의 표시 장치(DD)에서 보호층(CSL)은 분할 패턴(BMP) 및 광제어층(CCL)을 커버하는 하나의 층(single layer)으로 제공될 수 있다. 즉, 일 실시예에서 보호층(CSL)은 하나의 층으로 충전층(FML)과 광제어층(CCL) 사이를 충전하면 배치될 수 있다.
한편, 도면에 도시되지는 않았으나 잉크젯 공정으로 액상의 잉크 조성물 제공 시 제1 개구부(BW-OH1)에는 안착되지 못한 잉크 조성물 일부는 뱅크 웰 영역(BWA)에 대응하는 제2 개구부(BW-OH2) 일부에 배치될 수 있다. 따라서, 일 실시예의 표시 장치(DD)는 뱅크 웰 영역(BWA)을 포함하여 잉크의 오탄착에 따른 불량이 개선될 수 있다. 오탄착 된 잉크 조성물의 일부가 제2 개구부(BW-OH2)에 배치될 경우, 제2 개구부(BW-OH2)의 나머지 부분은 보호층(CSL)이 충전되거나, 또는 충전층(FML)이 충전될 수 있다.
도 6 및 도 7을 참조하면, 일 실시예에서 보호층(CSL)은 제2 개구부(BW-OH2)를 충전하며 배치되어 상부 패널(OP) 일면의 단차를 최소화할 수 있다. 보호층(CSL)은 광제어부(CCP2) 및 분할 패턴(BMP)을 커버하고, 제2 개구부(BW-OH2)를 충전하며 배치될 수 있다. 즉, 일 실시예에서 광제어부가 미배치된 제2 개구부(BW-OH2)에서 보호층(CSL)이 소정 두께(tBWA)를 갖도록 제공되어 분할 패턴(BMP)이 배치된 부분의 두께(tBK)와 뱅크 웰 영역(BWA)의 두께의 차이(tGP)를 최소화할 수 있다. 예를 들어, 광제어부가 미배치된 제2 개구부(BW-OH2)에서 보호층(CSL)이 배치된 부분의 두께(tBWA)와 분할 패턴(BMP) 상에 보호층(CSL)이 배치된 부분의 두께(tBK)의 차이(tGP)는 2㎛이하일 수 있다. 즉, 보호층(CSL)이 제2 개구부(BW-OH2)를 충전하며, 광제어층(CCL)과 분할 패턴(BMP)을 커버하며 배치됨에 따라 상부 패널(OP) 일면의 단차가 보상될 수 있다.
일 실시예에서, 보호층(CSL)이 제2 개구부(BW-OH2)를 충전하며 광제어부(CCP2) 및 분할 패턴(BMP) 전체를 커버하도록 제공됨에 따라, 화소 영역(PXA-G)과 뱅크 웰 영역(BWA) 간의 단차가 감소될 수 있다. 이에 따라, 보호층(CSL) 상에 충전층(FML)이 제공되는 경우 충전층(FML)이 화소 영역(PXA-G) 및 뱅크 웰 영역(BWA) 전체에 균일하게 제공될 수 있다. 충전층(FML)이 화소 영역(PXA-G) 및 뱅크 웰 영역(BWA) 전체에 균일하게 제공될 경우 하부 패널(DP)과 상부 패널(OP)의 합착시 유입되는 이물질에 의한 찍힘이나 이에 따른 크랙이 최소화되어 일 실시예의 표시 장치(DD)는 개선된 신뢰성을 나타낼 수 있다.
한편, 분할 패턴(BMP) 상부에 배치된 보호층(CSL)의 두께는 1㎛ 이상일 수 있다. 예를 들어, 분할 패턴(BMP) 상부에 배치된 보호층(CSL)의 두께는 1㎛ 이상 3㎛ 이하일 수 있으며, 이에 따라 분할 패턴(BMP) 상부에 배치된 보호층(CSL)은 컬럼스페이서의 기능을 할 수 있다.
도 8a 내지 도 8c는 일 실시예에 따른 표시 장치에서 보호층을 형성하는 제조 방법의 각 단계들의 개략적으로 나타낸 도면이다.
도 8a는 보호층 수지를 상부 패널(OP) 상에 제공하여 코팅층인 예비 보호층(P-CSL)을 형성하는 단계를 나타낸 것이다. 광제어부(CCP), 분할 패턴(BMP), 및 제1 베리어층(CAP)이 배치된 상부 패널(OP) 상에 액상의 보호층 수지가 제공되어 예비 보호층(P-CSL)이 형성될 수 있다. 예비 보호층(P-CSL)은 분할 패턴(BMP)에 정의된 개구부를 채우면서 배치될 수 있다.
도 8b는 예비 보호층(P-CSL)을 경화하는 단계를 예시적으로 나타낸 것이다. 예비 보호층(P-CSL)은 노광 공정 등을 이용하여 경화될 수 있다. 이때, 마스크(MK)가 사용되며, 마스크(MK)를 투과한 광(UV)에 의해 예비 보호층(P-CSL)이 경화될 수 있다. 마스크(MK)를 통해 선택된 영역에만 광(UV)이 제공될 수 있으며, 이에 따라 선택된 영역의 예비 보호층(P-CSL)만이 경화되어 보호층(CSL)으로 형성될 수 있다.
도 8c는 도 8b에 도시된 예비 보호층(P-CSL)을 경화하는 단계 이후 현상 및 열처리 단계 등을 수행하여 보호층(CSL)을 형성하는 단계를 예시적으로 나타낸 것이다. 현상 및 열처리 단계 등을 수행하여 형성된 보호층(CSL)은 상부 패널(OP)의 단차를 최소화하며 하나의 층으로 형성될 수 있다. 도 8c를 참조하면, 보호층(CSL)은 분할 패턴(BMP)에 정의된 개구부를 충전하며, 광제어부(CCP) 및 분할 패턴(BMP)의 형상을 따라 배치된 것일 수 있다.
도 9는 일 실시예에 따른 표시 장치의 일부를 나타낸 단면도이다. 도 9를 참조하면, 보호층(CSL)은 분할 패턴(BMP)과 중첩하는 부분에서 분할 패턴(BMP)에서 이격되는 방향으로 돌출된 돌출 패턴(CPT)의 형상을 가질 수 있다. 보호층(CSL)은 돌출 패턴(CPT)과 같은 형상을 갖도록 제조될 수 있으며, 이러한 돌출 패턴(CPT)의 형상은 도 8b 등에서 도시된 일 실시예에 따른 표시 장치 제조 방법에서 하프톤(Half-Tone) 마스크 등을 이용하여 제조될 수 있다.
도 1 내지 도 9를 참조하여 설명한 일 실시예의 표시 장치(DD)는 하부 패널(DP)과 상부 패널(OP) 사이에 배치된 충전층(FML) 및 보호층(CSL)을 포함하는 것일 수 있다. 일 실시예의 표시 장치(DD)는 하부 패널(DP)과 마주하는 상부 패널(OP)의 일면의 단차를 커버하도록 제공되는 보호층(CSL)을 포함하여, 하부 패널(DP)과 상부 패널(OP) 사이의 이격 간격이 유지되도록 함으로써 하부 패널(DP)과 상부 패널(OP) 사이에 유입된 이물질에 의한 하부 패널(DP) 또는 상부 패널(OP)의 손상(crack)을 방지할 수 있다.
이하 도 10a 내지 도 15c 등을 참조하여 일 실시예의 표시 장치 등에 대하여 설명한다. 도 10a 내지 도 15c에 대한 설명에 있어서 도 1 내지 도 9 등에서 설명한 것과 중복되는 내용은 다시 설명하지 않으며 차이점을 위주로 설명한다.
도 10a는 일 실시예에 따른 표시 장치의 일 부분에 대한 평면도이다. 도 10b는 일 실시예에 따른 표시 장치의 단면도이다. 도 10b는 도 10a의 IV-IV'선에 대응하는 단면도일 수 있다.
도 10a 및 도 10b를 참조하면, 일 실시예의 표시 장치(DD-a)는 복수의 화소 영역들(PXA-R, PXA-G, PXA-B) 및 복수의 뱅크 웰 영역(BWA)을 포함하는 것일 수 있다. 일 실시예의 표시 장치(DD-a)는 분할 패턴(BMP) 및 제2 개구부(BW-OH2)와 중첩하는 보호층(CSL-a)을 포함하는 것일 수 있다. 일 실시예의 표시 장치(DD-a)에서 보호층(CSL-a)은 뱅크 웰 영역(BWA) 및 주변 영역(NPXA)에 대응하여 배치된 것일 수 있다.
일 실시예에서 보호층(CSL-a)은 분할 패턴(BMP) 및 제2 개구부(BW-OH2)와 중첩하고, 제1 개구부(BW-OH1)와는 비중첩하는 것일 수 있다. 보호층(CSL-a)은 제2 개구부(BW-OH2)를 충전하는 것일 수 있다.
일 실시예의 표시 장치(DD-a)는 봉지층(TFE)과 보호층(CSL-a) 사이에 배치된 충전층(FML)을 포함하는 것일 수 있다. 일 실시예에서, 보호층(CSL-a)이 미배치된 부분에서는 충전층(FML)이 봉지층(TFE)과 광제어층(CCL) 사이를 충전하고 배치될 수 있다. 예를 들어, 제1 개구부(BW-OH1)에 광제어부(CCP2)가 배치되고, 광제어부(CCP2)와 봉지층(TFE) 사이의 제1 개구부(BW-OH1)의 나머지 부분은 충전층(FML)으로 채워질 수 있다.
제2 개구부(BW-OH2)를 충전하고, 분할 패턴(BMP)과 중첩하도록 배치된 보호층(CSL-a)을 포함하는 일 실시예의 표시 장치(DD-a)는 제2 개구부(BW-OH2)에서의 단차가 보호층(CSL-a)으로 커버될 수 있다. 이에 따라, 일 실시예의 표시 장치(DD-a)에서 충전층(FML)이 화소 영역들(PXA-R, PXA-G, PXA-B) 이외에 뱅크 웰 영역(BWA)에도 소정의 두께 이상으로 제공될 수 있다. 보호층(CSL-a)이 분할 패턴(BMP) 및 제2 개구부(BW-OH2)에 중첩하도록 배치됨에 따라, 일 실시예의 표시 장치(DD-a)는 상부 패널(OP)과 하부 패널(DP) 사이에서 충전층(FML)이 균일하게 제공되어 우수한 표시 품질 및 신뢰성 특성을 나타낼 수 있다.
한편, 도 10a 및 도 10b 등에서는 보호층(CSL-a)이 뱅크 웰 영역(BWA) 일부 및 뱅크 웰 영역(BWA) 주변의 주변 영역(NPXA)의 일부에 중첩하도록 배치된 경우를 예시적으로 도시하였다. 하지만, 실시예가 이에 한정되는 것은 아니며, 보호층(CSL-a)은 화소 영역들(PXA-R, PXA-G, PXA-B)을 제외한 나머지 영역들 전체에 제공될 수 있다.
도 11a는 일 실시예에 따른 표시 장치의 일 부분에 대한 평면도이다. 도 11b는 일 실시예에 따른 표시 장치의 단면도이다. 도 11b는 도 11a의 V-V'선에 대응하는 단면도일 수 있다.
도 11a 및 도 11b를 참조하면, 일 실시예의 표시 장치(DD-b)는 복수의 화소 영역들(PXA-R, PXA-G, PXA-B) 및 복수의 뱅크 웰 영역(BWA)을 포함하는 것일 수 있다. 일 실시예의 표시 장치(DD-b)는 분할 패턴(BMP) 및 제1 개구부(BW-OH1)와 중첩하는 보호층(CSL-b)을 포함하는 것일 수 있다.
일 실시예에서 보호층(CSL-b)은 분할 패턴(BMP) 및 제1 개구부(BW-OH1)와 중첩하고, 제2 개구부(BW-OH2)와는 비중첩하는 것일 수 있다. 보호층(CSL-b)은 제1 개구부(BW-OH1)에서 광제어층(CCL)과 충전층(FML) 사이를 충전하는 것일 수 있다. 예를 들어, 제1 개구부(BW-OH1)에 광제어부(CCP2)가 배치되고, 광제어부(CCP2)와 봉지층(TFE) 사이의 제1 개구부(BW-OH1)의 나머지 부분은 보호층(CSL-b)으로 채워질 수 있다.
일 실시예의 표시 장치(DD-b)에서 충전층(FML)은 제2 개구부(BW-OH2)를 충전하며, 봉지층(TFE) 상부에 배치된 것일 수 있다. 충전층(FML)은 제2 개구부(BW-OH2)를 충전하고, 광제어부(CCP) 및 분할 패턴(BMP)와 중첩하는 보호층(CSL-b)을 커버하면서 배치될 수 있다.
일 실시예의 표시 장치(DD-b)에서 보호층(CSL-b)은 광제어부(CCP2)와 중첩하도록 배치되어, 광제어부들(CCP1, CCP2, CCP3, 도 3)이 이물 찍힘이나 크랙 등으로부터 보다 안전하게 보호될 수 있다. 또한, 일 실시예의 표시 장치(DD-b)에서 보호층(CSL-b)이 분할 패턴(BMP) 상에 배치되어 하부 패널(DP)과 상부 패널(OP)의 이격 간격의 유지를 보다 용이하게 하여 하부 패널(DP)과 상부 패널(OP)의 합착 공정 시 유입되는 이물에 의한 찍힘 불량을 감소시킬 수 있다. 한편, 일 실시예의 표시 장치(DD-b)는 뱅크 웰 영역(BWA)에 해당하는 제2 개구부(BW-OH2)가 보호층(CSL-b)으로 충전되지 않은 상태로 충전층(FML)을 충전하여 상부 패널(OP)과 하부 패널(DP)을 합착함으로써 유입된 이물이 광제어부(CCP1, CCP2, CCP3, 도 3) 등이 배치된 영역에 위치하지 않고 제2 개구부(BW-OH2) 내에 배치되도록 하여 이물 가둠의 효과도 가질 수 있다.
한편, 도 11a 및 도 11b 등에서는 보호층(CSL-b)이 뱅크 웰 영역(BWA)을 제외한 나머지 영역들 전체에 중첩하도록 배치된 경우를 예시적으로 도시하였다. 하지만, 실시예가 이에 한정되는 것은 아니며, 보호층(CSL-b)은 화소 영역들(PXA-R, PXA-G, PXA-B) 및 화소 영역들(PXA-R, PXA-G, PXA-B) 주변의 분할 패턴(BMP) 일부에만 중첩하도록 제공될 수도 있다.
즉, 일 실시예의 표시 장치는 분할 패턴, 화소 영역과 뱅크 웰 영역 중 적어도 하나와 중첩하도록 배치되는 보호층을 포함하여 개선된 신뢰성 특성을 나타낼 수 있다. 한편, 일 실시예에서 보호층이 화소 영역에 중첩할 경우 일 실시예의 표시 장치에서 이물 찍힘에 의해 불량이 개선될 수 있으며, 합착 공정 시 도입된 이물을 뱅크 웰 영역에 가두어 우수한 신뢰성 특성을 나타낼 수 있다. 또한, 일 실시예의 보호층이 뱅크 웰 영역에 중첩하도록 배치될 경우 충전층의 퍼짐성을 개선하여 우수한 표시 품질 및 신뢰성 특성을 나타낼 수 있다. 또한, 일 실시예에서 보호층이 분할 패턴, 화소 영역, 및 뱅크 웰 영역 전체에 중첩하도록 제공될 경우 일 실시예의 표시 장치는 이물 찍힘에 의해 불량이 개선될 수 있고 충전층의 퍼짐성이 개선되어 우수한 표시 품질 및 신뢰성 특성을 나타낼 수 있다.
도 12a 및 도 12b는 충전층 수지의 퍼짐성을 평가하기 위한 모사 평가 방법을 도시한 것이다. 도 12a는 비교예에서 충전층 수지의 퍼짐성을 평가한 경우를 예시적으로 나타낸 것이고, 도 12b는 실시예에서 충전층 수지의 퍼짐성을 평가한 경우를 예시적으로 나타낸 것이다.
충전층 수지의 퍼짐성은 충전층 수지를 테스트용 시료 상에 제공한 이후 테스트용 시료를 소정 각도(θ)로 기울였을 때의 충전층 수지의 흐름 정도로 평가하였다. 도 12a의 비교예 테스트에서는 베이스 기재인 유리 기판(BG) 상에 분할 격벽에 대응하는 돌출부(BMP')가 배치되고, 유리 기판(BG) 및 돌출부(BMP')를 커버하는 베리어층(CPL)이 형성된 테스트 시료가 사용되었다. 이때, 돌출부(BMP')의 두께는(tCS)는 약 5㎛가 되도록 형성되었다. 테스트 시료가 기울어진 각도(θ)는 기준선(IML)을 기준으로 약 30°로 하였다. 비교예의 테스트 시료의 퍼짐성 평가에서는 충전층 수지(P-FMC)의 흐름이 전혀 발생하지 않았다.
이와 비교하여 도 12b에 도시된 실시예의 테스트 시료는 비교예의 테스트 시료와 비교하여 돌출부(BMP')를 포함하지 않는 것에서 차이가 있다. 도 12b의 테스트 시료는 보호층이 배치되어 충전층 수지가 제공되는 면이 평탄한 면이 된 경우를 모사하기 위한 시료에 해당한다. 실시예의 테스트 시료가 기울어진 각도(θ)는 기준선(IML)을 기준으로 약 30°로 하였다. 실시예의 테스트 시료의 퍼짐성 평가에서는 충전층 수지(P-FMC)가 베리어층(CPL) 상면을 따라 2㎝ 내외의 흐름이 발생하였다.
도 12a 및 도 12b의 모사 평가 방법의 결과를 참조할 때, 충전층 수지가 제공되는 면의 평탄도가 개선될 경우 충전층 수지의 퍼짐성이 개선되며, 이에 따라 충전층이 표시 장치 전체에서 균일하게 제공될 수 있어 우수한 신뢰성 특성을 나타낼 수 있음을 알 수 있다.
도 13a 및 도 13b는 각각 일 실시예의 표시 장치에서 이물 불량을 개선한 효과를 예시적으로 나타낸 것이다.
도 13a는 상부 패널(OP)이 제조된 이후 보호층(CSL) 제공 이전에 이물(PTS-O)이 유입된 경우를 예시적으로 나타낸 것이다. 도 13a를 참조하면, 이물(PTS-O)이 유입된 경우에도 뱅크 웰 영역(BWA)이 정의되고, 보호층(CSL)이 포함된 일 실시예의 경우 외부 이물(PTS-O)이 뱅크 웰 영역(BWA)에 가둬질 수 있고, 보호층(CSL)에 의해 충분히 커버될 수 있어 이물(PTS-O)에 의해 야기될 수 있는 불량이 방지될 수 있다.
도 13b는 하부 패널의 봉지층(TFE)과 상부 패널(OP) 사이에 이물(PTS-I)이 제공된 경우를 예시적으로 나타낸 것이다. 도 13b를 참조하면, 이물(PTS-I)이 유입된 경우에도 보호층(CSL) 및 충전층(FML)에 의해 이물(PTS-I)이 충분히 커버되도록 상부 패널(OP)과 봉지층(TFE) 사이의 이격 간격이 유지되어 합착 시 유입된 이물(PTS-I)에 의한 찍힘 불량이 방지될 수 있다.
도 14a 및 도 14b는 각각 일 실시예에 따른 표시 장치의 단면을 나타낸 도면이다. 도 14a 및 도 14b는 각각 도 1의 I-I'선에 대응하는 단면을 나타낸 것일 수 있다.
도 14a 및 도 14b를 참조하면, 일 실시예의 표시 장치(DD-c, DD-d)는 비표시 영역(NDA)에 중첩하는 외곽 보호층(CSL-ND, CSL-NP)을 더 포함할 수 있다.
도 14a를 참조하면, 일 실시예의 표시 장치(DD-c)는 하부 패널(DP)과 상부 패널(OP) 사이에 배치된 보호층(CSL-c), 및 하부 패널(DP)과 상부 패널(OP) 사이를 충전하는 충전층(FML)을 포함하는 것일 수 있다. 일 실시예에서 보호층(CSL-c)은 표시 영역(DA)에 중첩하는 메인 보호층(CSL-DA) 및 비표시 영역(NDA)에 중첩하는 외곽 보호층(CSL-ND)을 포함하는 것일 수 있다. 일 실시예에서 외곽 보호층(CSL-ND)은 메인 보호층(CSL-DA)에서 연장되어 메인 보호층(CSL-DA)과 일체로 제공되는 것일 수 있다. 외곽 보호층(CSL-ND)은 비표시 영역(NDA)에서 상부 패널(OP)의 단차를 감소시켜, 표시 장치(DD)에서 하부 패널(DP)과 상부 패널(OP) 사이의 외곽부 단차를 보상할 수 있다.
도 14b를 참조하면, 일 실시예의 표시 장치(DD-d)은 하부 패널(DP)과 상부 패널(OP) 사이에 배치된 보호층(CSL-d), 및 하부 패널(DP)과 상부 패널(OP) 사이를 충전하는 충전층(FML)을 포함하는 것일 수 있다. 일 실시예에서 보호층(CSL-d)은 표시 영역(DA)에 중첩하는 메인 보호층(CSL-DA) 및 비표시 영역(NDA)에 중첩하는 외곽 보호층(CSL-NP)을 포함하는 것일 수 있다. 도 14a에서 도시된 일 실시예와 달리 도 14b에 도시된 일 실시예에서 외곽 보호층(CSL-NP)은 메인 보호층(CSL-DA)과 이격되어 제공된 것일 수 있다. 일 실시예에서, 외곽 보호층(CSL-NP)은 비표시 영역(NDA)에서 상부 패널(OP)의 단차를 감소시켜, 표시 장치(DD)에서 하부 패널(DP)과 상부 패널(OP) 사이의 외곽부 단차를 보상할 수 있다. 일 실시예에서, 외곽 보호층(CSL-NP)의 두께는 메인 보호층(CSL-DA)의 두께보다 두꺼울 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며 외곽 보호층(CSL-NP)은 메인 보호층(CSL-DA)과 동일한 두께로 제공될 수도 있다.
도 15a는 일 실시예에 따른 표시 장치의 평면도이고, 도 15b는 일 실시예에 따른 표시 장치의 단면도이다. 도 15c는 일 실시예에 따른 표시 장치의 일 부분에 대한 단면도이다. 도 15b는 도 15a의 VI-VI'선에 대응하는 단면도이고, 도 15c는 도 15a의 VII-VII'선에 대응하는 단면도이다. 도 15c는 일 실시예에 따른 표시 장치의 비표시 영역의 일 부분에 대한 단면도를 나타낸 것일 수 있다.
도 15a 내지 도 15c에 도시된 일 실시예의 표시 장치(DD-e)는 표시 영역(DA) 및 비표시 영역(NDA) 모두에 중첩하는 보호층(CSL)을 포함할 수 있다. 보호층(CSL)은 상부 패널(OP) 하면 전체에 배치된 것일 수 있다. 즉, 일 실시예에서 보호층(CSL)은 표시 영역(DA) 및 비표시 영역(NDA) 모두에 중첩하는 하나의 층(Single layer)으로 제공되며, 비표시 영역(NDA)에서 봉지부(SLM) 상에 배치되는 것일 수 있다. 일 실시예의 표시 장치(DD-e)에서 충전층(FML)은 보호층(CSL), 봉지부(SLM), 및 하부 패널(DP)의 구성으로 둘러싸인 부분에 배치될 수 있다.
표시 영역(DA) 및 비표시 영역(NDA) 모두에 대응하여 배치된 보호층(CSL)은 상부 패널(OP)의 일면을 커버하여 상부 패널(OP)과 하부 패널(DP) 사이의 단차를 보상할 수 있다. 이에 따라 이물 유입에 따른 신뢰성 저하 문제가 개선될 수 있다. 또한, 일 실시예의 표시 장치(DD-e)는 봉지부(SLM)까지 연장되어 하나의 층으로 제공된 보호층(CSL)을 포함하여, 별도의 컬럼스페이서의 구성이 없는 경우에도 상부 패널(OP)과 하부 패널(DP) 사이의 간격을 유지시켜 줄 수 있다.
도 15c를 참조하면, 상부 패널(OP)은 비표시 영역(NDA, 도 15b)에 대응하는 부분에서, 베이스 기판(BL), 베이스 기판(BL) 하부에 순차적으로 배치된 필터들(CF3, CF1, CF2), 저굴절층(LR), 제2 베리어층(CAP-T), 분할 패턴(BMP), 및 제1 베리어층(CAP)을 포함하는 것일 수 있다. 한편, 도 15c에 도시된 일 실시예에서 베이스 기판(BL) 하부에 제3 필터(CF3), 제1 필터(CF1), 및 제2 필터(CF2)의 순서로 적층된 구조를 개시하고 있으나 실시예가 이에 한정되는 것은 아니며 필터들의 적층 순서는 변경될 수 있다.
또한, 하부 패널(DP)은 비표시 영역(NDA, 도 15b)에 대응하는 부분에서, 순차적으로 적층되어 배치된 베이스층(BS), 하부 회로층(DP-CLa), 복수의 댐부들(DM1 내지 DM5), 제1 전극(EL1), 및 봉지층(TFE)을 포함하는 것일 수 있다. 도 15c에서 하부 회로층(DP-CLa)은 복수의 댐부들(DM1 내지 DM5)을 제외한 회로층(DP-CL, 도 4)의 나머지 부분들을 지칭하는 것일 수 있다. 즉, 하부 회로층(DP-CLa)은 절연층, 반도체 패턴, 도전 패턴, 및 신호 라인 등을 포함하는 것일 수 있다.
도 15c에서는 제1 내지 제5 댐부들(DM1 내지 DM5)의 5개의 댐부들이 배치된 일 실시예를 도시하고 있으나, 실시예가 이에 한정되는 것은 아니며 댐부들의 개수는 변경될 수 있으며 예를 들어 댐부들의 개수는 2개 이상 4개 이하이거나 또는 6개 이상일 수도 있다.
복수의 댐부들(DM1 내지 DM5)은 제1 방향축(DR1) 방향으로 서로 이격된 것일 수 있다. 복수의 댐부들(DM1 내지 DM5) 중 적어도 하나는 적층 구조를 갖는 것일 수 있다. 도 15c에 도시된 일 실시예에서 제1 댐부(DM1), 제3 댐부(DM3), 제4 댐부(DM4), 및 제5 댐부(DM5)는 각각 하부 돌출부(DM1-B, DM3-B, DM4-B, DM5-B) 및 상부 돌출부(DM1-T, DM3-T, DM4-T, DM5-T)를 포함하는 것일 수 있다.
일 실시예에서 하부 돌출부(DM1-B, DM3-B, DM4-B, DM5-B)는 하부 회로층(DP-CLa)에 포함된 절연층 중 일부와 동일한 공정을 통해 형성된 층일 수 있다. 예를 들어, 하부 돌출부(DM1-B, DM3-B, DM4-B, DM5-B)는 유기 물질을 포함할 수 있다. 또한, 일 실시예에서 상부 돌출부(DM1-T, DM3-T, DM4-T, DM5-T)는 화소 정의막(PDL)과 동일한 공정을 통해 형성된 층일 수 있다.
제2 댐부(DM2)는 하부 돌출부(DM1-B, DM3-B, DM4-B, DM5-B)와 동일한 공정을 통해 형성된 층일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니다.
복수의 댐부들(DM1 내지 DM5) 중 일부는 봉지층(TFE)의 제1 무기막(IL1), 유기막(OL), 및 제2 무기막(IL2) 전체와 중첩하고, 일부는 제1 무기막(IL1)과 제2 무기막(IL2)과만 중첩하는 것일 수 있다. 일 실시예의 표시 장치는 표시 소자층을 포함하는 하부 패널, 분할 패턴 및 분할 패턴에 정의된 개구부에 배치된 광제어부를 포함하는 상부 패널, 상부 패널과 하부 패널 사이에 배치된 보호층, 및 보호층과 하부 패널 사이에 배치된 충전층을 포함하여, 별도의 컬럼스페이서의 구성이 없는 경우에도 상부 패널과 하부 패널의 이격 간격을 유지하고, 이물이 유입된 경우에도 보호층 및 충전층 등으로 충분히 이물을 커버함으로써 개선된 신뢰성을 나타낼 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DD, DD-a, DD-b, DD-c, DD-d, DD-e : 표시 장치
DP : 하부 패널
OP : 상부 패널
CSL : 보호층
FML : 충전층
BW-OH1 : 제1 개구부
BW-OH2 : 제2 개구부
BWA : 뱅크 웰 영역

Claims (27)

  1. 표시 소자층, 및 상기 표시 소자층 상에 배치된 봉지층을 포함하는 하부 패널;
    제1 개구부 및 제2 개구부가 정의된 분할 패턴, 및 상기 제1 개구부에 배치된 광제어부를 포함하는 광제어층을 포함하는 상부 패널;
    상기 상부 패널과 상기 하부 패널 사이에 배치되고, 상기 제1 개구부와 상기 제2 개구부 중 적어도 하나 및 상기 분할 패턴과 중첩하는 보호층; 및
    상기 보호층과 상기 하부 패널 사이에 배치된 충전층(filling layer); 을 포함하는 표시 장치.
  2. 제 1항에 있어서,
    상기 충전층은 상기 봉지층 상에 직접 배치되고,
    상기 보호층은 상기 충전층 상에 직접 배치된 표시 장치.
  3. 제 1항에 있어서,
    상기 보호층은 상기 제1 개구부 및 상기 제2 개구부를 충전(filling)하는 표시 장치.
  4. 제 1항에 있어서,
    상기 보호층은 상기 분할 패턴 및 상기 광제어층을 커버하는 하나의 층(single layer)인 표시 장치.
  5. 제 1항에 있어서,
    상기 제2 개구부는 상기 광제어부를 미포함하고,
    상기 보호층은 상기 분할 패턴 및 상기 제2 개구부와 중첩하고, 상기 제1 개구부와 비중첩하며,
    상기 보호층은 상기 제2 개구부를 충전하는 표시 장치.
  6. 제 5항에 있어서,
    상기 제1 개구부는 상기 충전층으로 충전된 표시 장치.
  7. 제 1항에 있어서,
    상기 보호층은 상기 분할 패턴 및 상기 제1 개구부와 중첩하고, 상기 제2 개구부와 비중첩하며,
    상기 보호층은 제1 개구부에서 상기 광제어층과 상기 충전층 사이를 충전하는 표시 장치.
  8. 제 7항에 있어서,
    상기 제2 개구부는 상기 광제어부를 미포함하고,
    상기 제2 개구부는 상기 충전층으로 충전된 표시 장치.
  9. 제 1항에 있어서,
    상기 보호층은 아크릴계 수지 또는 에폭시계 수지 등을 포함하는 보호층 수지로부터 형성된 표시 장치.
  10. 제 1항에 있어서,
    상기 광제어층은 상기 광제어부의 상부 및 하부 중 적어도 하나에 배치된 베리어층을 더 포함하는 표시 장치.
  11. 제 10항에 있어서,
    상기 베리어층은 상기 보호층에 인접한 제1 베리어층 및 상기 광제어부를 사이에 두고 상기 보호층과 이격된 제2 베리어층을 포함하고,
    상기 제1 베리어층은 상기 분할 패턴 및 상기 광제어부의 단차를 추종하며 배치된 표시 장치.
  12. 제 1항에 있어서,
    상기 표시 소자층은
    발광 개구부가 정의된 화소 정의막; 및
    상기 발광 개구부에서 상면이 노출된 제1 전극, 상기 제1 전극과 마주하는 제2 전극, 및 상기 제1 전극과 상기 제2 전극 사이에 배치된 발광층을 포함하는 발광 소자; 를 포함하고,
    상기 발광 개구부는 상기 제1 개구부와 중첩하는 표시 장치.
  13. 제 1항에 있어서,
    상기 표시 소자층은 청색광을 방출하는 발광 소자를 포함하고,
    상기 광제어층은
    상기 청색광을 적색광으로 변환하는 제1 양자점을 포함하는 제1 광제어부;
    상기 청색광을 녹색광으로 변환하는 제2 양자점을 포함하는 제2 광제어부; 및
    상기 청색광을 투과시키는 제3 광제어부; 를 포함하는 표시 장치.
  14. 제 13항에 있어서,
    상기 상부 패널은 상기 광제어층 상부에 배치된 컬러필터층, 및 상기 컬러필터층 상부에 배치된 베이스 기판을 더 포함하는 표시 장치.
  15. 제 14항에 있어서,
    상기 컬러필터층은
    상기 적색광을 투과시키고, 상기 제1 광제어부 상에 배치된 제1 필터;
    상기 녹색광을 투과시키고, 상기 제2 광제어부 상에 배치된 제2 필터; 및
    상기 청색광을 투과시키는 제3 필터; 를 포함하는 표시 장치.
  16. 표시 영역 및 상기 표시 영역에 인접한 비표시 영역으로 구분되는 표시 장치에 있어서,
    발광 영역이 정의된 표시 소자층을 포함하는 하부 패널;
    상기 하부 패널 상에 배치되고, 상기 발광 영역에 중첩하는 제1 개구부와 상기 발광 영역에 비중첩하는 제2 개구부가 정의된 분할 패턴, 및 상기 제1 개구부에 배치된 광제어부를 포함하는 광제어층을 포함하는 상부 패널;
    상기 상부 패널과 상기 하부 패널 사이에 배치되고, 상기 표시 영역에 중첩하는 보호층; 및
    상기 보호층과 상기 하부 패널 사이에 배치된 충전층; 을 포함하고,
    상기 보호층은 상기 제1 개구부와 상기 제2 개구부 중 적어도 하나 및 상기 분할 패턴과 중첩하는 표시 장치.
  17. 제 16항에 있어서,
    상기 보호층은 상기 하부 패널과 마주하는 상기 상부 패널 일면의 굴곡을 커버하며 배치되는 하나의 층인 표시 장치.
  18. 제 16항에 있어서,
    상기 보호층은 상기 분할 패턴 및 상기 제2 개구부와 중첩하고, 상기 제1 개구부와 비중첩하며,
    상기 제1 개구부는 상기 충전층으로 충전되고, 상기 제2 개구부를 상기 보호층으로 충전된 표시 장치.
  19. 제 16항에 있어서,
    상기 보호층은 상기 분할 패턴 및 상기 제1 개구부와 중첩하고, 상기 제2 개구부와 비중첩하며,
    상기 보호층은 제1 개구부에서 상기 광제어층과 상기 충전층 사이를 충전하는 표시 장치.
  20. 제 16항에 있어서,
    상기 보호층은 상기 비표시 영역에 중첩하는 외곽 보호층을 더 포함하는 표시 장치.
  21. 화소 정의막으로 구분되는 발광 영역을 포함하는 하부 패널;
    상기 하부 패널 상부에 배치되고, 분할 패턴으로 구분되는 화소 영역 및 뱅크 웰 영역으로 구분되는 상부 패널;
    상기 하부 패널과 상기 상부 패널 사이에 배치되고, 상기 하부 패널과 마주하는 상기 상부 패널의 일면을 커버하는 보호층; 및
    상기 하부 패널과 상기 보호층 사이에 배치되고, 상기 보호층과 다른 재료를 포함하는 충전층; 을 포함하는 표시 장치.
  22. 제 21항에 있어서,
    상기 화소 영역은 상기 발광 영역과 중첩하고, 상기 뱅크 웰 영역은 상기 발광 영역과 비중첩하는 표시 장치.
  23. 제 21항에 있어서,
    상기 보호층은 상기 화소 영역과 상기 뱅크 웰 영역의 단차를 커버하는 표시 장치.
  24. 제 21항에 있어서,
    상기 하부 패널은 베이스층, 상기 베이스층 상부에 배치된 회로층, 상기 회로층 상부에 배치된 표시 소자층, 및 상기 표시 소자층 상부에 배치된 봉지층을 포함하고,
    상기 상부 패널은 베이스 기판, 상기 베이스 기판의 하부에 배치된 컬러필터층, 상기 컬러 필터층 하부에 배치된 광제어층을 포함하는 표시 장치.
  25. 제 24항에 있어서,
    상기 충전층은 상기 봉지층 상부에 직접 배치되고,
    상기 보호층은 상기 충전층과 상기 광제어층 사이에 배치된 표시 장치.
  26. 제 21항에 있어서,
    상기 표시 장치는 표시 영역 및 상기 표시 영역의 외곽에 배치된 비표시 영역으로 구분되고,
    상기 비표시 영역에 대응하여, 상기 하부 패널과 상기 상부 패널 사이에 배치된 봉지부를 더 포함하고,
    상기 보호층은 상기 비표시 영역에서 상기 봉지부와 상기 상부 패널 사이에 배치된 표시 장치.
  27. 제 26항에 있어서,
    상기 보호층은 상기 표시 영역 및 상기 비표시 영역과 중첩하는 하나의 층인 표시 장치.
KR1020210178514A 2021-12-14 2021-12-14 표시 장치 KR20230090405A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210178514A KR20230090405A (ko) 2021-12-14 2021-12-14 표시 장치
US17/946,645 US20230189610A1 (en) 2021-12-14 2022-09-16 Display device
CN202211582683.7A CN116264804A (zh) 2021-12-14 2022-12-09 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210178514A KR20230090405A (ko) 2021-12-14 2021-12-14 표시 장치

Publications (1)

Publication Number Publication Date
KR20230090405A true KR20230090405A (ko) 2023-06-22

Family

ID=86694393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210178514A KR20230090405A (ko) 2021-12-14 2021-12-14 표시 장치

Country Status (3)

Country Link
US (1) US20230189610A1 (ko)
KR (1) KR20230090405A (ko)
CN (1) CN116264804A (ko)

Also Published As

Publication number Publication date
CN116264804A (zh) 2023-06-16
US20230189610A1 (en) 2023-06-15

Similar Documents

Publication Publication Date Title
US11839128B2 (en) Display device
KR20200097379A (ko) 표시패널 및 그 제조방법
US11469403B2 (en) Display panel with reduced external reflection and improved light efficiency
US11469287B2 (en) Display panel and method for manufacturing the same
EP3940784A1 (en) Display panel
CN111458920A (zh) 显示面板
US11574962B2 (en) Display panel including a light control layer and a capping layer
US20210376000A1 (en) Display panel and method for manufacturing the same
US11600804B2 (en) Display panel including a capping layer
KR20230090405A (ko) 표시 장치
CN113744677A (zh) 显示面板
CN221081904U (zh) 显示装置
US20230258973A1 (en) Light control member and display device including the same
US20240107847A1 (en) Display device
US20230157119A1 (en) Display device and ink composition for the same
US20230329064A1 (en) Display device
CN218451118U (zh) 显示装置
EP3929996B1 (en) Display apparatus including light control member and manufacturing method of light control member
US20230157120A1 (en) Display device
CN116423995A (zh) 喷墨打印装置和使用该装置制造显示装置的方法
KR20230112795A (ko) 표시패널
KR20230081800A (ko) 전자 장치