KR20230112795A - 표시패널 - Google Patents

표시패널 Download PDF

Info

Publication number
KR20230112795A
KR20230112795A KR1020220008781A KR20220008781A KR20230112795A KR 20230112795 A KR20230112795 A KR 20230112795A KR 1020220008781 A KR1020220008781 A KR 1020220008781A KR 20220008781 A KR20220008781 A KR 20220008781A KR 20230112795 A KR20230112795 A KR 20230112795A
Authority
KR
South Korea
Prior art keywords
layer
light
light control
light emitting
disposed
Prior art date
Application number
KR1020220008781A
Other languages
English (en)
Inventor
김정기
최학범
홍석준
이명종
이수진
전시완
황태형
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220008781A priority Critical patent/KR20230112795A/ko
Priority to CN202310025812.0A priority patent/CN116469989A/zh
Priority to US18/096,489 priority patent/US20230255093A1/en
Publication of KR20230112795A publication Critical patent/KR20230112795A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/846—Passivation; Containers; Encapsulations comprising getter material or desiccants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/879—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H10K50/13—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/858—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/19—Tandem OLEDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예에 따른 표시패널은 제1 전극, 상기 제1 전극 상에 배치된 발광층 및 상기 발광층 상에 배치된 제2 전극을 포함하고, 소스광을 출력하는 발광소자, 및 상기 발광소자 상에 배치되는 광 제어층을 포함하고, 상기 광 제어층은 적어도 하나의 광 제어패턴, 및 상기 광 제어패턴의 일면에 배치되고, 실리콘 옥시나이트라이드(SiON)를 포함하는 배리어층을 포함하고, 상기 배리어층은 질소 0.1 원자% 이상 18 원자% 이하, 산소 42 원자% 이상 70 원자% 이하, 및 규소 25 원자% 이상 45 원자% 이하를 포함한다. 이에 따라, 배리어층의 내구성 및 배리어 특성이 개선되고, 광 제어패턴의 광 변환효율이 개선되어, 이를 포함하는 표시패널의 신뢰성 및 표시 효율이 향상될 수 있다.

Description

표시패널{DISPLAY PANEL}
본 발명은 표시패널에 관한 것으로, 보다 상세하게는 내구성 및 신뢰성이 개선되고 표시효율이 상승한 표시패널에 관한 것이다.
표시패널은 광원으로부터 생성된 소스광을 선택적으로 투과시키는 투과형 표시패널과 표시패널 자체에서 소스광을 생성하는 발광형 표시패널을 포함한다. 표시패널은 컬러 이미지를 생성하기 위해 화소들에 따라 다른 종류의 광 제어패턴을 포함할 수 있다. 광 제어패턴은 소스광의 일부 파장범위만 투과시키거나, 소스광의 컬러를 변환시킬 수 있다. 일부의 광 제어패턴은 소스광의 컬러는 변경하지 않고, 광의 특성을 변경시킬 수도 있다.
본 발명은 내구성 및 표시효율이 개선된 표시패널을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시패널은 제1 전극, 상기 제1 전극 상에 배치된 발광층 및 상기 발광층 상에 배치된 제2 전극을 포함하고, 소스광을 출력하는 발광소자, 및 상기 발광소자 상에 배치되는 광 제어층을 포함하고, 상기 광 제어층은 적어도 하나의 광 제어패턴, 및 상기 광 제어패턴의 일면에 배치되고, 실리콘 옥시나이트라이드(SiON)를 포함하는 배리어층을 포함하고, 상기 배리어층은 질소 0.1 원자% 이상 18 원자% 이하, 산소 42 원자% 이상 70 원자% 이하, 및 규소 25 원자% 이상 45 원자% 이하를 포함한다.
상기 배리어층은 1.4 이상 1.8 이하의 굴절률을 가질 수 있다.
상기 배리어층의 굴절률과 상기 광 제어패턴의 굴절률 차이는 0.25 이하일 수 있다.
상기 배리어층의 두께는 2000Å 이상 12000Å 이하일 수 있다.
상기 배리어층은 상기 발광소자 및 상기 광 제어패턴 사이에 배치될 수 있다.
본 발명의 일 실시예에 따른 표시패널은 상기 광 제어패턴을 사이에 두고 상기 발광소자와 이격되어 배치되는 추가 배리어층을 더 포함할 수 있다. 상기 추가 배리어층은 실리콘 옥시나이트라이드를 포함할 수 있다.
본 발명의 일 실시예에 따른 표시패널은 상기 광 제어층 상에 배치되고, 상기 적어도 하나의 광 제어패턴에 중첩하는 적어도 하나의 컬러필터를 포함하는 컬러필터층을 더 포함할 수 있다.
상기 컬러필터층은 상기 광 제어패턴 및 상기 컬러필터 사이에 배치되는 저굴절층을 더 포함할 수 있다. 상기 저굴절층의 굴절률은 1.3 이하일 수 있다.
본 발명의 일 실시예에 따른 표시패널은 상기 발광소자 및 상기 광 제어층 사이에 배치되는 충전층을 더 포함할 수 있다.
상기 배리어층은 실리콘 옥시나이트라이드를 포함하고, 질소 0.1 원자% 이상 18 원자% 이하, 산소 42 원자% 이상 70 원자% 이하, 및 규소 25 원자% 이상 45 원자% 이하를 포함하는 제1 서브 배리어층, 및 상기 제1 서브 배리어층 및 상기 광 제어패턴 사이에 배치되는 제2 서브 배리어층을 포함할 수 있다.
상기 광 제어패턴은 상기 소스광을 제1 광으로 변환시키는 제1 광 제어패턴 및 상기 소스광을 투과하는 제2 광 제어패턴을 포함하고, 상기 제1 광 제어패턴은 상기 소스광을 상기 제1 광으로 변환시키는 제1 양자점을 포함할 수 있다.
상기 광 제어층은 상기 광 제어패턴 사이에 배치되는 뱅크를 더 포함할 수 있다.
상기 배리어층은 상기 광 제어패턴 및 상기 뱅크의 일 면에 직접 배치될 수 있다.
상기 발광소자는 상기 제1 전극 및 상기 제2 전극 사이에 배치되고, 각각이 상기 발광층을 포함하는 복수의 발광 스택들을 포함할 수 있다.
상기 복수의 발광 스택들은 상기 제1 전극 상에 배치되고, 제1 발광층을 포함하는 제1 발광 스택, 상기 제1 스택 상에 배치되는 전하 생성층, 및 상기 전하 생성층 상에 배치되고, 제2 발광층을 포함하는 제2 스택을 포함하고, 상기 제1 발광층은 상기 제2 발광층과 상이한 컬러의 광을 발광할 수 있다.
본 발명의 일 실시예에 따른 표시패널은 제1 전극, 상기 제1 전극 상에 배치된 발광층 및 상기 발광층 상에 배치된 제2 전극을 포함하고, 소스광을 출력하는 발광소자, 및 상기 발광소자 상에 배치되는 광 제어층을 포함하고, 상기 광 제어층은 적어도 하나의 광 제어패턴, 및 상기 광 제어패턴의 적어도 일면에 배치되고, 실리콘 옥시나이트라이드(SiON)를 포함하는 배리어층을 포함하고, 상기 배리어층에서, 규소 원자 대비 산소 원자의 비율은 1.0 이상 2.0 이하이고, 상기 배리어층의 굴절률은 1.4 이상 1.8 이하이다.
본 발명의 일 실시예에 따른 표시패널은 표시 소자층, 및 상기 표시 소자층 상에 배치된 봉지층을 포함하는 하부 패널, 상기 하부 패널 상에 배치된 상부 패널, 및 상기 하부 패널 및 상기 상부 패널 사이에 배치된 충전층(filling layer)을 포함하고, 상기 상부 패널은 상기 충전층 상에 배치되는 광 제어층을 포함하고, 상기 광 제어층은 적어도 하나의 광 제어패턴, 및 상기 광 제어패턴의 적어도 일면에 배치되고, 실리콘 옥시나이트라이드(SiON)를 포함하는 배리어층을 포함하고, 상기 배리어층에서, 규소 원자 대비 산소 원자의 비율은 1.0 이상 2.0 이하이고, 상기 배리어층의 굴절률과 상기 광 제어패턴의 굴절률 차이는 0.25 이하이다.
상기 충전층의 굴절률은 1.45 이상 1.9 이하일 수 있다.
상기 배리어층의 굴절률과 상기 충전층의 굴절률 차이는 0.1 이하일 수 있다.
본 발명의 일 실시예의 표시패널에 따르면, 광 제어층에 포함된 배리어층의 수분 및 산소 차단 특성, 및 막 내구성이 향상될 수 있으며, 배리어층을 포함하는 광 제어층의 광 변환효율이 개선될 수 있다. 이에 따라, 광 제어층을 포함하는 표시패널의 신뢰성 및 표시효율이 향상될 수 있다.
도 1a는 본 발명의 일 실시예에 따른 표시패널의 사시도이다.
도 1b는 본 발명의 일 실시예에 따른 표시패널의 단면도이다.
도 1c는 본 발명의 일 실시예에 따른 표시패널의 평면도이다.
도 2a는 본 발명의 일 실시예에 따른 표시패널의 일부분을 확대한 평면도이다.
도 2b는 본 발명의 일 실시예에 따른 표시패널의 단면도이다.
도 2c는 본 발명의 일 실시예에 따른 표시패널의 단면 중 일부 영역을 확대하여 도시한 것이다.
도 3은 본 발명의 일 실시예에 따른 표시패널에 포함된 발광소자의 단면도이다.
도 4a 및 도 4b 각각은 본 발명의 일 실시예에 따른 표시패널의 일부 구성의 단면도이다.
도 5a는 본 발명의 일 실시예에 따른 배리어층의 현미경 촬상 이미지이다.
도 5b는 비교예에 따른 배리어층의 현미경 촬상 이미지이다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다" 또는 "결합 된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 명세서에서, "직접 배치"된다는 것은 층, 막, 영역, 판 등의 부분과 다른 부분 사이에 추가되는 층, 막, 영역, 판 등이 없는 것을 의미하는 것일 수 있다. 예를 들어, "직접 배치"된다는 것은 두 개의 층 또는 두 개의 부재들 사이에 접착 부재 등의 추가 부재를 사용하지 않고 배치하는 것을 의미하는 것일 수 있다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면들을 참조하여 본 발명의 일 실시예에 따른 표시패널에 대하여 설명한다.
도 1a는 본 발명의 일 실시예에 따른 표시패널의 사시도이다. 도 1b는 본 발명의 일 실시예에 따른 표시패널의 단면도이다. 도 1c는 본 발명의 일 실시예에 따른 표시패널의 평면도이다.
도 1a에 도시된 것과 같이, 표시패널(DP)은 표시면(DP-IS)을 통해 이미지를 표시할 수 있다. 표시면(DP-IS)은 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 면과 평행하다. 표시면(DP-IS)은 표시영역(DA)과 비표시영역(NDA)을 포함할 수 있다. 표시영역(DA)에는 화소(PX)가 배치되고, 비표시영역(NDA)에는 화소(PX)가 미배치된다. 비표시영역(NDA)은 표시면(DP-IS)의 테두리를 따라 정의된다. 비표시영역(NDA)은 표시영역(DA)을 에워쌀 수 있다. 다만 이에 한정되지 않고, 본 발명의 일 실시예에서 비표시영역(NDA)은 생략되거나, 표시영역(DA)의 일측에만 배치될 수도 있다.
표시면(DP-IS)의 법선 방향, 즉 표시패널(DP)의 두께 방향은 제3 방향(DR3)이 지시한다. 이하에서 설명되는 각 층들 또는 유닛들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에 의해 구분된다. 그러나, 본 실시예에서 도시된 제1 내지 제3 방향들(DR1, DR2, DR3)은 예시에 불과하다.
본 발명의 일 실시예에서 평면형 표시면(DP-IS)을 구비한 표시패널(DP)을 도시하였으나, 이에 제한되지 않는다. 표시패널(DP)은 곡면형 표시면 또는 입체형 표시면을 포함할 수도 있다. 입체형 표시면은 서로 다른 방향을 지시하는 복수 개의 표시영역들을 포함할 수도 있다.
도 1b에 도시된 것과 같이, 표시패널(DP)은 베이스 기판(BS), 회로소자층(DP-CL), 표시소자층(DP-LED), 및 광학 구조물층(OSL)을 포함한다. 베이스 기판(BS)은 합성수지기판 또는 유리기판을 포함할 수 있다. 회로 소자층(DP-CL)은 적어도 하나의 절연층과 회로 소자를 포함한다. 회로 소자는 신호라인, 화소의 구동회로 등을 포함한다. 코팅, 증착 등에 의한 절연층, 반도체층 및 도전층 형성공정과 포토리소그래피 공정에 의한 절연층, 반도체층 및 도전층의 패터닝 공정을 통해 회로 소자층(DP-CL)이 형성될 수 있다. 표시소자층(DP-LED)은 적어도 표시소자를 포함한다. 광학 구조물층(OSL)은 표시소자로부터 제공된 광의 컬러를 변환할 수 있다. 광학 구조물층(OSL)은 광 제어패턴 및 광의 변환 효율을 증가시키기 위한 구조물을 포함할 수 있다.
도 1c는 신호라인들(GL1 내지 GLn, DL1 내지 DLm) 및 화소들(PX11 내지 PXnm)의 평면상 배치관계를 도시하였다. 신호라인들(GL1 내지 GLn, DL1 내지 DLm)은 복수 개의 게이트 라인들(GL1 내지 GLn) 및 복수 개의 데이터 라인들(DL1 내지 DLm)을 포함할 수 있다.
화소들(PX11 내지 PXnm) 각각은 복수 개의 게이트 라인들(GL1 내지 GLn) 중 대응하는 게이트 라인과 복수 개의 데이터 라인들(DL1 내지 DLm) 중 대응하는 데이터 라인에 연결된다. 화소들(PX11 내지 PXnm) 각각은 화소 구동회로 및 표시소자를 포함할 수 있다. 화소들(PX11 내지 PXnm)의 화소 구동회로의 구성에 따라 더 많은 종류의 신호라인이 표시패널(DP)에 구비될 수 있다.
매트릭스 형태의 화소들(PX11 내지 PXnm)을 예시적으로 도시하였으나, 이에 제한되지 않는다. 화소들(PX11 내지 PXnm)은 펜타일(Pentile®) 형태로 배치될 수 있다. 예컨대, 화소들(PX11 내지 PXnm)이 배치된 지점들은 다이아몬드의 꼭지점에 해당할 수 있다. 게이트 구동회로(GDC)는 OSG(oxide silicon gate driver circuit) 또는 ASG(amorphose silicon gate driver circuit) 공정을 통해 표시패널(DP)에 집적화될 수 있다.
도 2a는 본 발명의 일 실시예에 따른 표시패널의 일부분을 확대한 평면도이다. 도 2a에서는 일 실시예의 표시패널(DP, 도 1a 참조)에서, 3개의 화소영역들(PXA-R, PXA-B, PXA-G)과, 이에 인접한 뱅크 웰 영역(BWA)을 포함하는 평면을 예시적으로 도시하였다. 본 발명의 일 실시예에서 도 2a에 도시된 3종의 화소영역들(PXA-R, PXA-B, PXA-G)은 표시영역(DA, 도 1a 참조) 전체에 반복적으로 배치될 수 있다.
제1 내지 제3 화소영역들(PXA-R, PXA-B, PXA-G)의 주변에 주변영역(NPXA)이 배치된다. 주변영역(NPXA)은 제1 내지 제3 화소영역들(PXA-R, PXA-B, PXA-G)의 경계를 설정한다. 주변영역(NPXA)은 제1 내지 제3 화소영역들(PXA-R, PXA-B, PXA-G)을 에워쌀 수 있다. 주변영역(NPXA)에는 제1 내지 제3 화소영역들(PXA-R, PXA-B, PXA-G) 사이의 혼색을 방지하는 구조물, 예를 들어, 화소 정의막(PDL, 도 2b 참조) 또는 뱅크(BMP, 도 2b 참조) 등이 배치될 수 있다.
도 2a에서는 평면상 형상이 서로 동일하고, 평면상 면적이 상이한 제1 내지 제3 화소영역들(PXA-R, PXA-B, PXA-G)을 예시적으로 도시하였으나, 이에 제한되지 않는다. 제1 내지 제3 화소영역들(PXA-R, PXA-B, PXA-G) 중 적어도 2 이상의 면적은 서로 동일할 수도 있다. 제1 내지 제3 화소영역들(PXA-R, PXA-B, PXA-G)의 면적은 출광 컬러에 따라 설정될 수 있다. 주요색(primary) 중 레드광을 출광하는 화소영역의 면적이 가장 크고, 블루광을 출광하는 화소영역의 면적이 가장 작을 수 있다.
도 2a에서는 직사각형상인 제1 내지 제3 화소영역들(PXA-R, PXA-B, PXA-G)을 도시하였으나, 이에 제한되지 않는다. 평면상에서 제1 내지 제3 화소영역들(PXA-R, PXA-B, PXA-G)은 마름모 또는 오각형과 같은 다른 형상의 다각형상(실질적인 다각형상 포함)을 가질 수 있다. 일 실시예에서, 제1 내지 제3 화소영역들(PXA-R, PXA-B, PXA-G)은 평면상에서 코너 영역이 둥근 직사각형상(실질적인 직사각형상)을 가질 수 있다.
도 2a에서는 제3 화소영역(PXA-G)이 제1 행에 배치되고, 제1 화소영역(PXA-R)과 제2 화소영역(PXA-B)이 제2 행에 배치되는 것을 예시적으로 도시하였으나, 이에 제한되지 않고 제1 내지 제3 화소영역들(PXA-R, PXA-B, PXA-G)의 배치는 다양하게 변경될 수 있다. 예를 들어, 제1 내지 제3 화소영역들(PXA-R, PXA-B, PXA-G)은 동일한 행에 배치될 수 있다.
제1 내지 제3 화소영역들(PXA-R, PXA-B, PXA-G) 중 하나는 소스광에 대응하는 제2 광을 제공하고, 다른 하나는 제2 광과 다른 제1 광을 제공하고, 남은 다른 하나는 제1 광 및 제2 광과 다른 제3 광을 제공한다. 본 실시예에서 제2 화소영역(PXA-B)은 소스광에 대응하는 제2 광을 제공한다. 본 실시예에서 제1 화소영역(PXA-R)은 레드광을 제공하고, 제2 화소영역(PXA-B)은 블루광을 제공하고, 제3 화소영역(PXA-G)은 그린광을 제공할 수 있다.
표시영역(DA, 도 1a 참조)에는 뱅크 웰 영역(BWA)이 정의될 수 있다. 뱅크 웰 영역(BWA)은 광 제어층(CCL, 도 2c 참조)에 포함된 복수의 광 제어패턴(CCP-R, CCP-B, CCP-G, 도 2c 참조)을 패터닝하는 공정에서 오탄착으로 인한 불량을 방지하기 위해 뱅크 웰(BW, 도 5 참조)이 형성된 영역일 수 있다. 즉, 뱅크 웰 영역(BWA)은 뱅크(BMP, 도 2c 참조)의 일부분이 제거되어 형성된 뱅크 웰이 정의되는 영역일 수 있다.
도 2a에서는 제3 화소영역(PXA-G)에 인접하도록 2개의 뱅크 웰 영역(BWA)이 정의되는 것을 예시적으로 도시하였으나, 이에 제한되지 않고 뱅크 웰 영역(BWA)의 형상 및 배치는 다양하게 변경될 수 있다.
도 2b는 본 발명의 일 실시예에 따른 표시패널의 단면도이다. 도 2c는 본 발명의 일 실시예에 따른 표시패널의 단면 중 일부 영역을 확대하여 도시한 것이다. 도 3은 본 발명의 일 실시예에 따른 표시패널에 포함된 발광소자의 단면도이다. 도 2b는 도 2a의 I-I' 절단선에 대응하는 단면을 도시하였다. 도 2c는 도 2a의 II-II' 절단선에 대응하는 단면을 도시하였다.
도 2b를 참조하면, 일 실시예의 표시패널(DP)은 베이스 기판(BS), 베이스 기판(BS) 상에 배치된 회로 소자층(DP-CL), 및 회로 소자층(DP-CL) 상에 배치된 표시 소자층(DP-LED)을 포함할 수 있다. 본 명세서에서, 베이스 기판(BS), 회로 소자층(DP-CL), 및 표시 소자층(DP-LED)을 합쳐 하부 패널로 지칭할 수 있다.
베이스 기판(BS)은 회로 소자층(DP-CL)에 포함된 구성이 배치되는 기준면을 제공하는 부재일 수 있다. 일 실시예에서, 베이스 기판(BS)은 유리기판, 금속기판, 고분자기판 등일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며 베이스 기판(BS)은 무기층, 기능층 또는 복합재료층일 수 있다.
베이스 기판(BS)은 다층구조를 가질 수 있다. 예를 들어, 베이스 기판(BS)은 고분자수지층, 접착층, 및 고분자 수지층의 3층 구조를 가질 수도 있다. 특히, 고분자 수지층은 폴리이미드(polyimide)계 수지를 포함하는 것일 수 있다. 또한, 고분자 수지층은 아크릴(acrylate)계 수지, 메타크릴(methacrylate)계 수지, 폴리이소프렌(polyisoprene)계 수지, 비닐(vinyl)계 수지, 에폭시(epoxy)계 수지, 우레탄(urethane)계 수지, 셀룰로오스(cellulose)계 수지, 실록산(siloxane)계 수지, 폴리아미드(polyamide)계 수지 및 페릴렌(perylene)계 수지 중 적어도 하나를 포함하는 것일 수 있다. 한편, 본 명세서에서 "~~계" 수지는 "~~"의 작용기를 포함하는 것을 의미한다.
회로 소자층(DP-CL)은 베이스 기판(BS) 상에 배치될 수 있다. 회로 소자층(DP-CL)은 회로 소자로써 트랜지스터(T-D)를 포함할 수 있다. 화소(PX, 도 1a 참조)의 구동회로를 설계함에 따라 회로 소자층(DP-CL)의 구성은 달라 질 수 있으며, 도 2b에는 하나의 트랜지스터(T-D)를 예시적으로 도시하였다. 트랜지스터(T-D)를 구성하는 액티브(A-D), 소스(S-D), 드레인(D-D), 게이트(G-D)의 배치관계가 예시적으로 도시되었다. 액티브(A-D), 소스(S-D), 드레인(D-D)은 반도체 패턴의 도핑 농도 또는 전도성에 따라 구분되는 영역일 수 있다.
회로 소자층(DP-CL)은 베이스 기판(BS) 상에 배치된 하부 버퍼층(BRL), 제1 절연층(10), 제2 절연층(20), 제3 절연층(30)을 포함할 수 있다. 예컨대, 하부 버퍼층(BRL), 제1 절연층(10) 및 제2 절연층(20)은 무기층이고, 제3 절연층(30)은 유기층일 수 있다.
표시소자층(DP-LED)은 표시소자로써 발광소자(LED)를 포함할 수 있다. 발광소자(LED)는 상술한 소스광을 생성할 수 있다. 발광소자(LED)는 제1 전극(EL1), 제2 전극(EL2), 및 이들 사이에 배치된 발광층(EML)을 포함한다. 본 실시예에서 표시소자층(DP-LED)은 발광소자로써 유기발광 다이오드를 포함할 수 있다. 본 발명의 일 실시예에서, 발광소자는 퀀텀닷 발광 다이오드를 포함할 수도 있다. 즉, 발광소자(LED)에 포함된 발광층(EML)은 발광 물질로 유기발광 물질을 포함하거나, 또는 발광층(EML)은 발광 물질로 양자점을 포함할 수 있다. 또는, 본 실시예에서 표시소자층(DP-LED)은 발광소자로써 후술할 초소형 발광소자를 포함할 수 있다. 초소형 발광소자는 예를 들어, 마이크로 엘이디 소자 및/또는 나노 엘이디 소자 등을 포함할 수 있다. 초소형 발광소자는 마이크로 또는 나노 스케일의 사이즈를 가지며, 복수의 반도체층 사이에 배치된 활성층을 포함하는 발광소자일 수 있다.
제3 절연층(30) 상에 제1 전극(EL1)이 배치된다. 제1 전극(EL1)은 트랜지스터(T-D)와 직접 또는 간접적으로 연결될 수 있고, 도 2b에서 제1 전극(EL1)과 트랜지스터(T-D)의 연결구조는 미도시 하였다.
표시소자층(DP-LED)은 화소 정의막(PDL)을 포함한다. 예컨대, 화소 정의막(PDL)은 유기층일 수 있다. 화소 정의막(PDL)에는 발광 개구부(OH)가 정의된다. 화소 정의막(PDL)의 발광 개구부(OH)는 제1 전극(EL1)의 적어도 일부분을 노출시킨다. 본 실시예에서 발광 개구부(OH)에 의해 제1 발광 영역(EA1)이 정의될 수 있다.
정공 제어층(HTR), 발광층(EML), 전자 제어층(ETR)은 적어도 화소영역(PXA-R)에 중첩한다. 정공 제어층(HTR), 발광층(EML), 전자 제어층(ETR), 및 제2 전극(EL2) 각각은 제1 내지 제3 화소영역들(PXA-R, PXA-B, PXA-G, 도 2c 참조)에 공통적으로 배치될 수 있다. 제1 내지 제3 화소영역들(PXA-R, PXA-B, PXA-G, 도 2c 참조)에 중첩하는 정공 제어층(HTR), 발광층(EML), 전자 제어층(ETR), 및 제2 전극(EL2) 각각은 일체의 형상을 가질 수 있다. 다만 이에 제한되지 않고, 정공 제어층(HTR), 발광층(EML), 및 전자 제어층(ETR) 중 적어도 하나는 제1 내지 제3 화소영역들(PXA-R, PXA-B, PXA-G, 도 2c 참조)마다 분리되어 형성될 수도 있다. 일 실시예에서, 발광층(EML)은 발광 개구부(OH) 내에 패터닝되어, 제1 내지 제3 화소영역들(PXA-R, PXA-B, PXA-G, 도 2c 참조)마다 분리되어 형성될 수 있다.
정공 제어층(HTR)은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다.
발광층(EML)은 소스광인 제3 광을 생성할 수 있다. 발광층(EML)은 청색 광을 생성할 수 있다. 청색 광은 410nm 내지 480 nm 파장의 광을 포함할 수 있다. 청색 광의 발광 스펙트럼은 440nm 내지 460 nm 파장 범위에서 최대 피크를 가질 수 있다.
전자 제어층(ETR)은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다.
표시소자층(DP-LED)은 제2 전극(EL2)을 보호하는 박막 봉지층(TFE)을 포함할 수 있다. 박막 봉지층(TFE)은 유기물질 또는 무기물질을 포함할 수 있다. 박막 봉지층(TFE)은 무기층/유기층이 반복되는 다층 구조를 가질 수 있다. 본 실시예에서, 박막 봉지층(TFE)은 제1 봉지 무기층(IOL1)/봉지 유기층(OL)/제2 봉지 무기층(IOL2)을 포함할 수 있다. 제1 및 제2 봉지 무기층(IOL1/IOL2)은 외부 습기로부터 발광소자(LED)를 보호하고, 봉지 유기층(OL)은 제조공정 중 유입된 이물질에 의한 발광소자(LED)의 찍힘 불량을 방지할 수 있다. 미도시되었으나, 표시패널(DP)은 박막 봉지층(TFE)의 상측에 출광 효율을 향상시키기 위한 굴절률 제어층을 더 포함할 수 있다.
도 2b에 도시된 것과 같이, 박막 봉지층(TFE) 상에 광학 구조물층(OSL)이 배치된다. 광학 구조물층(OSL)은 광 제어층(CCL), 컬러필터층(CFL) 및 베이스층(BL)을 포함할 수 있다. 본 명세서에서, 광학 구조물층(OSL)은 상부 패널로 지칭될 수 있다.
광 제어층(CCL)은 발광소자(LED)를 포함하는 표시 소자층(DP-LED) 상에 배치될 수 있다. 광 제어층(CCL)은 뱅크(BMP), 광 제어패턴(CCP-R) 및 배리어층(CAP)을 포함한다.
뱅크(BMP)는 베이스 수지 및 첨가제를 포함할 수 있다. 베이스 수지는 일반적으로 바인더로 지칭될 수 있는 다양한 수지 조성물로 이루어질 수 있다. 첨가제는 커플링제 및/또는 광개시제를 포함할 수 있다. 첨가제는 분산제를 더 포함할 수 있다.
뱅크(BMP)는 광 차단을 위해 블랙 성분(black coloring agent)을 포함할 수 있다. 뱅크(BMP)는 베이스 수지에 혼합된 블랙 염료, 블랙 안료를 포함할 수 있다. 일 실시예에서. 블랙 성분은 카본 블랙을 포함하거나, 크롬과 같은 금속 또는 이들의 산화물을 포함할 수 있다.
뱅크(BMP)는 발광 개구부(OH)에 대응하는 뱅크 개구부(BW-OH)를 포함한다. 평면상에서, 뱅크 개구부(BW-OH)는 발광 개구부(OH)에 중첩하고, 발광 개구부(OH)보다 큰 면적을 갖는다. 즉, 뱅크 개구부(BW-OH)는 발광 개구부(OH)에 의해 정의되는 발광 영역(EA1)에 비해 큰 면적을 가질 수 있다. 한편, 본 명세서에서 "대응한다"는 것은 표시패널(DP)의 두께 방향(DR3)에서 보았을 때 두 구성이 중첩한다는 것을 의미하며 동일한 면적으로 제한되지 않는다.
뱅크 개구부(BW-OH) 내측에 광 제어패턴(CCP-R)이 배치된다. 광 제어패턴(CCP-R)은 소스광의 광학 성질을 변화시킬 수 있다.
광 제어패턴(CCP-R)은 소스광의 광학 성질을 변화시키기 위한 양자점을 포함할 수 있다. 광 제어패턴(CCP-R)은 소스광을 다른 파장의 광으로 변환시키는 양자점을 포함할 수 있다. 제1 화소영역(PXA-R)에 중첩하는 광 제어패턴(CCP-R)에서, 양자점은 소스광인 청색 광을 적색 광으로 변환시키는 것일 수 있다.
양자점은 코어-쉘 구조를 가질 수 있으며, 양자점의 코어는 II-VI족 화합물, III-VI족 화합물, I-III-VI족 화합물, III-V족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물 및 이들의 조합에서 선택될 수 있다.
II-VI족 화합물은 CdSe, CdTe, CdS, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, MgSe, MgS 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZnTe, MgZnSe, MgZnS 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 HgZnTeS, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
III-VI족 화합물은 In2S3, In2Se3 등과 같은 이원소 화합물, InGaS 3 , InGaSe3 등과 같은 삼원소 화합물, 또는 이들의 임의의 조합을 포함할 수 있다.
I-III-VI족 화합물은 AgInS, AgInS2, CuInS, CuInS2, AgGaS2, CuGaS2 CuGaO2, AgGaO2, AgAlO2 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물, 또는 AgInGaS2, CuInGaS2 등의 사원소 화합물로부터 선택될 수 있다.
III-V족 화합물은 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물, GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InGaP, InAlP, InNP, InNAs, InNSb, InPAs, InPSb 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물, 및 GaAlNP, GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다. 한편, III-V족 화합물은 II족 금속을 더 포함할 수 있다. 예를 들어, III- II-V족 화합물로 InZnP 등이 선택될 수 있다.
IV-VI족 화합물은 SnS, SnSe, SnTe, PbS, PbSe, PbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 SnPbSSe, SnPbSeTe, SnPbSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다. IV족 원소로는 Si, Ge 및 이들의 혼합물로 이루어진 군에서 선택될 수 있다. IV족 화합물로는 SiC, SiGe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물일 수 있다.
이때, 이원소 화합물, 삼원소 화합물 또는 사원소 화합물은 균일한 농도로 입자 내에 존재하거나, 농도 분포가 부분적으로 다른 상태로 나누어져 동일 입자 내에 존재하는 것일 수 있다. 또한 하나의 양자점이 다른 양자점을 둘러싸는 코어-쉘 구조를 가질 수도 있다. 코어-쉘 구조에서, 쉘에 존재하는 원소의 농도는 코어에 인접할수록 낮아지는 농도 구배(gradient)를 가질 수 있다.
몇몇 실시예에서, 양자점은 전술한 나노 결정을 포함하는 코어 및 상기 코어를 둘러싸는 쉘을 포함하는 코어-쉘 구조를 가질 수 있다. 상기 양자점의 쉘은 상기 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층 역할 및/또는 양자점에 전기 영동 특성을 부여하기 위한 차징층(charging layer)의 역할을 수행할 수 있다. 상기 쉘은 단층 또는 다중층일 수 있다. 상기 양자점의 쉘의 예로는 금속 또는 비금속의 산화물, 반도체 화합물 또는 이들의 조합 등을 들 수 있다.
예를 들어, 상기 금속 또는 비금속의 산화물은 SiO2, Al2O3, TiO2, ZnO, MnO, Mn2O3, Mn3O4, CuO, FeO, Fe2O3, Fe3O4, CoO, Co3O4, NiO 등의 이원소 화합물, 또는 MgAl2O4, CoFe2O4, NiFe2O4, CoMn2O4등의 삼원소 화합물을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
또, 상기 반도체 화합물은 CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnSeS, ZnTeS, GaAs, GaP, GaSb, HgS, HgSe, HgTe, InAs, InP, InGaP, InSb, AlAs, AlP, AlSb등을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
양자점은 약 45nm 이하, 바람직하게는 약 40nm 이하, 더욱 바람직하게는 약 30nm 이하의 발광 파장 스펙트럼의 반치폭(full width of half maximum, FWHM)을 가질 수 있으며, 이 범위에서 색순도나 색재현성을 향상시킬 수 있다. 또한 이러한 양자점을 통해 발광되는 광은 전 방향으로 방출되는바, 광 시야각이 향상될 수 있다.
또한, 양자점의 형태는 당 분야에서 일반적으로 사용하는 형태의 것으로 특별히 한정하지 않지만, 보다 구체적으로 구형, 피라미드형, 다중 가지형(multi-arm), 또는 입방체(cubic)의 나노 입자, 나노 튜브, 나노와이어, 나노 섬유, 나노 판상 입자 등의 형태의 것을 사용할 수 있다.
양자점은 입자 크기에 따라 방출하는 광의 색상을 조절 할 수 있으며, 이에 따라 양자점은 블루, 레드, 그린 등 다양한 발광 색상을 가질 수 있다. 일 실시예에서, 제1 화소영역(PXA-R)에 중첩하는 광 제어패턴(CCP-R)에 포함된 양자점은 레드 발광 색을 가질 수 있다. 양자점의 입자 크기가 작을수록 단파장 영역의 광을 발광하는 것일 수 있다. 예를 들어, 동일한 코어를 갖는 양자점에서 녹색 광을 방출하는 양자점의 입자 크기는 적색 광을 방출하는 양자점의 입자 크기 보다 작은 것일 수 있다. 또한, 동일한 코어를 갖는 양자점에서 청색 광을 방출하는 양자점의 입자 크기는 녹색 광을 방출하는 양자점의 입자 크기 보다 작은 것일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 동일한 코어를 갖는 양자점에서도 쉘의 형성 재료 및 쉘 두께 등에 따라 입자 크기가 조절될 수 있다.
한편, 양자점이 블루, 레드, 그린 등 다양한 발광 색상을 가질 경우 상이한 발광 색을 갖는 양자점은 코어의 재료가 서로 상이한 것일 수 있다.
광 제어패턴(CCP-R)은 산란체를 더 포함하는 것일 수 있다. 광 제어패턴(CCP-R)은 청색 광을 적색 광으로 변환시키는 양자점과, 광을 산란시키는 산란체를 포함하는 것일 수 있다.
산란체는 무기 입자일 수 있다. 예를 들어, 산란체는 TiO2, ZnO, Al2O3, SiO2, 및 중공 실리카 중 적어도 하나를 포함하는 것일 수 있다. 산란체는 TiO2, ZnO, Al2O3, SiO2, 및 중공 실리카 중 어느 하나를 포함하는 것이거나, TiO2, ZnO, Al2O3, SiO2, 및 중공 실리카 중 선택되는 2종 이상의 물질이 혼합된 것일 수 있다.
광 제어패턴(CCP-R)은 양자점 및 산란체를 분산시키는 베이스 수지를 포함할 수 있다. 베이스 수지는 양자점 및 산란체가 분산되는 매질로서, 일반적으로 바인더로 지칭될 수 있는 다양한 수지 조성물로 이루어질 수 있다. 예를 들어, 베이스 수지는 아크릴계 수지, 우레탄계 수지, 실리콘계 수지, 에폭시계 수지 등일 수 있다. 베이스 수지는 투명 수지일 수 있다.
본 실시예에서 광 제어패턴(CCP-R)은 잉크젯 공정에 의해 형성될 수 있다. 액상의 조성물이 뱅크 개구부(BW-OH) 내에 제공된다. 열 경화공정 또는 광 경화공정에 의해 중합되는 조성물은 경화 후 부피가 감소된다.
뱅크(BMP)의 상면과 광 제어패턴(CCP-R)의 상면 사이에는 단차가 발생할 수 있다. 즉, 뱅크(BMP)의 상면이 광 제어패턴(CCP-R)의 상면에 비해 높게 정의될 수 있다. 뱅크(BMP)의 상면과 광 제어패턴(CCP-R)의 상면의 높이 차이는 예를 들어, 약 2 ㎛ 내지 약 3 ㎛일 수 있다.
광 제어층(CCL)은 광 제어패턴(CCP-R)의 일면에 배리어층(CAP)을 포함한다. 배리어층(CAP)은 수분 및/또는 산소(이하, '수분/산소'로 칭함)의 침투를 막는 역할을 하는 것일 수 있다. 배리어층(CAP)은 광 제어패턴(CCP-R)의 상부 일면 또는 하부 일면에 배치되어 광 제어패턴(CCP-R)이 수분/산소에 노출되는 것을 차단할 수 있고, 특히, 광 제어패턴(CCP-R) 내에 포함된 양자점이 수분/산소에 노출되는 것을 차단할 수 있다. 배리어층(CAP)은 또한, 외부 충격으로부터 광 제어패턴(CCP-R)을 보호하는 것일 수 있다.
일 실시예에서, 배리어층(CAP)은 표시 소자층(DP-LED)에 인접하도록 배치될 수 있다. 즉, 배리어층(CAP)은 광 제어패턴(CCP-R)의 하면에 배치될 수 있다. 일 실시예에서, 광 제어층(CCL)은 광 제어패턴(CCP-R)을 사이에 두고 표시 소자층(DP-LED)과 이격된 추가 배리어층(CAP-T)을 포함하는 것일 수 있다. 배리어층(CAP)은 표시 소자층(DP-LED)과 인접한 광 제어패턴(CCP-R)의 하면을 커버하는 것이고, 추가 배리어층(CAP-T)은 컬러필터층(CFL)에 인접한 광 제어패턴(CCP-R)의 상면을 커버하는 것일 수 있다. 한편, 본 명세서에서 "상면" 은 제3 방향(DR3)을 기준으로 상부에 위치하는 면이고, "하면" 은 제3 방향(DR3)을 기준으로 하부에 위치하는 면일 수 있다.
또한, 배리어층(CAP) 및 추가 배리어층(CAP-T)은 광 제어패턴(CCP-R)뿐 아니라 뱅크(BMP)를 커버하는 것일 수 있다.
배리어층(CAP)은 뱅크(BMP) 및 광 제어패턴(CCP-R)의 단차를 추종하며 배치될 수 있다. 추가 배리어층(CAP-T)은 컬러필터층(CFL)에 인접한 뱅크(BMP) 및 광 제어패턴(CCP-R)의 일면을 커버하는 것일 수 있다. 추가 배리어층(CAP-T)은 저굴절층(LR) 하부에 직접 배치될 수 있다.
배리어층(CAP) 및 추가 배리어층(CAP-T)은 무기 물질을 포함하여 이루어질 수 있다. 일 실시예의 표시패널(DP)에서, 배리어층(CAP)은 실리콘 옥시나이트라이드(SiON)을 포함한다. 배리어층(CAP) 및 추가 배리어층(CAP-T)은 모두 실리콘 옥시나이트라이드를 포함할 수 있다. 다만 이에 제한되지 않고, 광 제어패턴(CCP-R)의 하부에 배치된 배리어층(CAP)은 실리콘 옥시나이트라이드를 포함하고, 광 제어패턴(CCP-R)의 상부에 배치된 추가 배리어층(CAP-T)은 실리콘 옥사이드(SiOx)를 포함하는 것일 수 있다. 하지만 실시예가 이에 한정되는 것은 아니다.
한편, 배리어층(CAP) 및 추가 배리어층(CAP-T) 각각은 유기막을 더 포함할 수도 있다. 배리어층(CAP, CAP-T)은 단일층 또는 복수의 층으로 구성되는 것일 수 있다. 배리어층(CAP, CAP-T)에서, 무기막은 외부 습기로부터 광 제어패턴(CCP-R)을 보호하고, 유기막은 뱅크(BMP)와 광 제어패턴(CCP-R)에 의해 정의된 단차들을 제거하고, 상측에 배치될 부재에 평탄한 베이스 면을 제공하기 위한 것일 수 있다.
실리콘 옥시나이트라이드를 포함하는 배리어층(CAP)은 광 제어패턴(CCP-R)에 수분/산소가 침투하는 것을 방지하고, 막 내구성을 높이며, 표시패널의 광 효율을 저하시키지 않는 굴절률 범위를 가지기 위해, 실리콘 옥시나이트라이드 막의 규소, 산소 및 질소의 성분비를 일정 범위로 한정한다. 이하, 일 실시예의 배리어층(CAP)의 조성비에 대해서는 도 4a에 대한 설명에서 보다 자세히 후술한다.
광 제어층(CCL) 상에는 컬러필터층(CFL)이 배치된다. 컬러필터층(CFL)은 적어도 하나의 컬러필터(CF1)를 포함한다. 컬러필터(CF1)는 특정한 파장범위의 광을 투과시키고, 해당 파장범위 외의 광은 차단시킨다. 제1 화소영역(PXA-R)의 컬러필터(CF1)는 레드광을 투과시키고, 그린광 및 블루광을 차단할 수 있다.
컬러필터(CF1)는 베이스 수지 및 베이스 수지에 분산된 염료 및/또는 안료를 포함한다. 베이스 수지는 염료 및/또는 안료가 분산되는 매질로서, 일반적으로 바인더로 지칭될 수 있는 다양한 수지 조성물로 이루어질 수 있다.
컬러필터(CF1)는 제1 화소영역(PXA-R) 내에서 균일한 두께를 가질 수 있다. 광 제어패턴(CCP-R)을 통해 블루광인 소스광으로부터 적색 광으로 변환된 광은 제1 화소영역(PXA-R) 내에서 균일한 휘도로 외부에 제공될 수 있다.
컬러필터층(CFL)은 저굴절층(LR)을 포함할 수 있다. 저굴절층(LR)은 광제어층(CCL)과 컬러필터(CF1) 사이에 배치된 것일 수 있다. 저굴절층(LR)은 광제어층(CCL) 상부에 배치되어 광 제어패턴(CCP-R)이 수분/산소에 노출되는 것을 차단할 수 있다. 또한, 저굴절층(LR)은 광 제어패턴(CCP-R) 및 컬러필터(CF1) 사이에 배치되어 광추출 효율을 높여주거나, 반사광이 광제어층(CCL)으로 입사되는 것을 방지하는 등의 광학 기능층의 기능을 할 수도 있다. 저굴절층(LR)은 인접하는 층과 비교하여 굴절률이 작은 층일 수 있다.
저굴절층(LR)은 적어도 하나의 무기층을 포함하는 것일 수 있다. 예를 들어, 저굴절층(LR)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 티타늄 산화물, 주석 산화물, 세륨 산화물 및 실리콘 산화질화물이나 광투과율이 확보된 금속 박막 등을 포함하여 이루어질 수 있다. 하지만, 실시예가 이에 한정되지 않으며, 저굴절층(LR)은 유기막을 포함하는 것일 수 있다. 예를 들어, 저굴절층(LR) 고분자 수지 및 무기 입자 등을 포함하여 형성될 수도 있다. 저굴절층(LR)은 단일층 또는 복수의 층으로 구성되는 것일 수 있다.
한편, 일 실시예의 표시 장치(DD)에서 컬러필터층(CFL)의 컬러필터(CF1)는 광제어층(CCL) 상에 직접 배치될 수 있다. 이 경우 저굴절층(LR)은 생략될 수 있다.
일 실시예에서 표시패널(DP)은 컬러필터층(CFL) 상에 배치된 베이스층(BL)을 더 포함할 수 있다. 베이스층(BL)은 컬러필터층(CFL) 및 광제어층(CCL) 등이 배치되는 기준면을 제공하는 부재일 수 있다. 베이스층(BL)은 유리기판, 금속기판, 플라스틱기판 등일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며 베이스층(BL)은 무기층, 유기층 또는 복합재료층일 수 있다. 또한, 도시된 것과 달리 일 실시예에서 베이스층(BL)은 생략될 수 있다.
도시하지는 않았으나, 베이스층(BL) 상에는 반사방지층이 배치될 수 있다. 반사방지층은 외부로부터 입사되는 외부광의 반사율을 감소시키는 층일 수 있다. 반사방지층은 표시패널(DP)에서 방출되는 광을 선택적으로 투과시는 층일 수 있다. 일 실시예에서, 반사방지층은 베이스 수지에 분산된 염료 및/또는 안료를 포함하는 단일층일 수 있다. 반사방지층은 제1 내지 제3 화소영역들(PXA-R, PXA-B, PXA-G, 도 2c 참조) 전체에 전면적으로 중첩하는 연속된 하나의 층으로 제공될 수 있다.
반사방지층은 편광층을 포함하지 않는 것일 수 있다. 이에 따라, 반사방지층을 통과하여 표시 소자층(DP-LED) 측으로 입사하는 광은 편광되지 않은 광일 수 있다. 표시 소자층(DP-LED)은 반사방지층의 상부로부터 편광되지 않은 광을 수신할 수 있다.
일 실시예의 표시패널(DP)은 표시 소자층(DP-LED)을 포함하는 하부 패널과 광 제어층(CCL) 및 컬러필터층(CFL)을 포함하는 상부 패널(광학 구조물층, OSL)을 포함하고, 일 실시예에서 하부 패널과 상부 패널(OSL) 사이에는 충전층(filling layer)(FML)이 배치될 수 있다. 일 실시예에서, 충전층(FML)은 표시 소자층(DP-LED)과 광 제어층(CCL) 사이를 충전하는 것일 수 있다. 충전층(FML)은 봉지층(TFE) 상에 직접 배치되고, 광 제어층(CCL)에 포함된 배리어층(CAP)은 충전층(FML) 상에 직접 배치될 수 있다. 충전층(FML)의 하면은 봉지층(TFE)의 상면과 접촉하고, 충전층(FML)의 상면은 배리어층(CAP)의 하면에 접촉할 수 있다.
충전층(FML)은 표시 소자층(DP-LED)과 광 제어층(CCL) 사이의 완충제의 기능을 할 수 있다. 일 실시예에서 충전층(FML)은 충격 흡수 기능 등을 할 수 있으며, 표시패널(DP)의 강도를 증가시킬 수 있다. 충전층(FML)은 고분자 수지를 포함하는 충전 수지로부터 형성될 수 있다. 예를 들어, 충전층(FML)은 아크릴계 수지, 또는 에폭시계 수지 등을 포함하는 충전층 수지로부터 형성되는 것일 수 있다.
충전층(FML)은 하부에 배치된 봉지층(TFE) 및 상부에 배치된 배리어층(CAP)과 구분되는 구성으로 별도의 공정 단계에서 각각 형성된 것일 수 있다. 한편, 충전층(FML)은 봉지층(TFE) 및 배리어층(CAP) 각각과 서로 다른 재료로 형성된 것일 수 있다.
도 2c를 참조하면, 표시패널(DP)은 베이스 기판(BS) 및 베이스 기판(BS) 상에 배치된 회로소자층(DP-CL)을 포함할 수 있다. 회로소자층(DP-CL)은 베이스 기판(BS) 상에 배치될 수 있다. 회로소자층(DP-CL)은 절연층, 반도체 패턴, 도전 패턴, 및 신호 라인 등을 포함할 수 있다. 코팅, 증착 등의 방식으로 절연층, 반도체층, 및 도전층이 베이스 기판(BS) 위에 형성되고, 이후, 복수 회의 포토리소그래피 공정을 통해 절연층, 반도체층, 및 도전층이 선택적으로 패터닝(patterning)될 수 있다. 이 후, 회로소자층(DP-CL)에 포함된 반도체 패턴, 도전 패턴, 및 신호 라인이 형성될 수 있다. 일 실시예에서 회로소자층(DP-CL)은 트랜지스터, 버퍼층 및 복수 개의 절연층들을 포함할 수 있다.
일 실시예에 따른 발광소자(LED)는 제1 전극(EL1), 제1 전극(EL1)과 마주하는 제2 전극(EL2), 및 제1 전극(EL1)과 제2 전극(EL2) 사이에 배치된 발광층(EML)을 포함하는 것일 수 있다. 발광소자(LED)에 포함된 발광층(EML)은 발광 물질로 유기 발광 물질을 포함하거나, 또는 양자점을 포함할 수 있다. 발광소자(LED)는 정공 제어층(HTR) 및 전자 제어층(ETR)을 더 포함할 수 있다. 한편, 도시되지는 않았으나, 발광소자(LED)는 제2 전극(EL2) 상부에 배치된 캡핑층(미도시)을 더 포함할 수 있다.
화소 정의막(PDL)은 회로소자층(DP-CL) 상에 배치되며, 제1 전극(EL1)의 일부분을 커버할 수 있다. 화소 정의막(PDL)에는 발광 개구부(OH)가 정의된다. 화소 정의막(PDL)의 발광 개구부(OH)는 제1 전극(EL1)의 적어도 일부분을 노출시킨다. 본 실시예에서 발광 영역(EA1, EA2, EA3)은 발광 개구부(OH)에 의해 노출된 제1 전극(EL1)의 일부 영역에 대응하게 정의되었다.
표시 소자층(DP-LED)은 제1 발광 영역(EA1), 제2 발광 영역(EA2), 및 제3 발광 영역(EA3)을 포함할 수 있다. 제1 발광 영역(EA1), 제2 발광 영역(EA2), 및 제3 발광 영역(EA3)은 화소 정의막(PDL)으로 구분되는 영역들일 수 있다. 제1 발광 영역(EA1), 제2 발광 영역(EA2), 및 제3 발광 영역(EA3)은 각각 제1 화소영역(PXA-R), 제2 화소영역(PXA-B), 및 제3 화소영역(PXA-G)에 대응하는 것일 수 있다.
발광 영역(EA1, EA2, EA3)은 화소영역(PXA-R, PXA-B, PXA-G)과 중첩하고, 뱅크 웰 영역(BWA)과는 비중첩하는 것일 수 있다. 평면 상에서 볼 때, 뱅크(BMP)으로 구분되는 화소영역(PXA-R, PXA-B, PXA-G)의 면적은 화소 정의막(PDL)으로 구분되는 발광 영역(EA1, EA2, EA3)의 면적보다 큰 것일 수 있다.
발광소자(LED)에서 제1 전극(EL1)은 회로소자층(DP-CL) 상에 배치된다. 제1 전극(EL1)은 애노드(anode) 또는 캐소드(cathode)일 수 있다. 또한, 제1 전극(EL1)은 화소 전극일 수 있다. 제1 전극(EL1)은 투과 전극, 반투과 전극, 또는 반사 전극일 수 있다.
정공 제어층(HTR)은 제1 전극(EL1)과 발광층(EML) 사이에 배치될 수 있다. 정공 제어층(HTR)은 정공 주입층, 정공 수송층, 및 전자 저지층 중 적어도 하나를 포함할 수 있다. 정공 제어층(HTR)은 발광 영역들(EA1, EA2, EA3) 및 발광 영역들(EA1, EA2, EA3)을 구분하는 화소 정의막(PDL) 전체와 중첩하도록 공통층으로 배치될 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 정공 제어층(HTR)은 발광 영역들(EA1, EA2, EA3) 각각에 대응하여 분리되어 배치되도록 패터닝되어 제공될 수 있다.
발광층(EML)은 정공 제어층(HTR) 상에 배치된다. 일 실시예에서 발광층(EML)은 발광 영역들(EA1, EA2, EA3) 및 발광 영역들(EA1, EA2, EA3)을 구분하는 화소 정의막(PDL) 전체와 중첩하도록 공통층으로 제공된 것일 수 있다. 일 실시예에서, 발광층(EML)은 청색 광을 방출하는 것일 수 있다. 발광층(EML)은 정공 제어층(HTR) 및 전자 제어층(ETR) 전체와 중첩하는 것일 수 있다.
하지만, 실시예가 이에 한정되는 것은 아니며, 일 실시예에서 발광층(EML)은 발광 개구부(OH) 내에 배치될 수 있다. 즉, 발광층(EML)은 화소 정의막(PDL)으로 구분되는 발광 영역(EA1, EA2, EA3)에 대응하도록 분리되어 형성될 수 있다. 발광 영역(EA1, EA2, EA3)에 대응하도록 분리되어 형성된 발광층(EML)은 모두 청색 광을 방출하는 것이거나 또는 서로 다른 파장 영역의 광을 방출할 수도 있다.
발광층(EML)은 단일 물질로 이루어진 단일층, 복수의 서로 다른 물질로 이루어진 단일층 또는 복수의 서로 다른 물질로 이루어진 복수의 층을 갖는 다층 구조를 가질 수 있다. 발광층(EML)은 형광 또는 인광 물질을 포함할 수 있다. 일 실시예의 발광소자에서 발광층(EML)은 유기 발광 재료, 금속 유기 착체, 또는 양자점 등을 발광 재료로 포함할 수 있다. 한편, 도 2b 및 도 2c에서는 하나의 발광층(EML)을 포함하는 발광소자(LED)를 예시적으로 도시하였으나, 일 실시예에서 발광소자(LED)는 각각이 적어도 하나의 발광층을 포함하는 복수의 발광 스택을 포함하는 것일 수 있다.
도 3에서는 도 2b 및 도 2c에 도시된 일 실시예의 발광소자와 달리, 복수의 발광스택(ST1, ST2, ST3, ST4)을 포함하는 발광소자(LED)를 예시적으로 도시하였다.
도 3을 참조하면, 일 실시예의 발광소자(LED)는 제1 전극(EL1), 제1 전극(EL1)과 마주하는 제2 전극(EL2) 및 제1 전극(EL1)과 제2 전극(EL2) 사이에 배치된 제1 내지 제4 발광 스택들(ST1, ST2, ST3, ST4)을 포함할 수 있다. 한편, 도 3에서는 발광소자(LED)가 4개의 발광 스택들을 포함하는 것을 예시적으로 도시하였으나, 발광소자(LED)에 포함된 발광 스택의 수는 이보다 적거나 더 많을 수도 있다.
발광소자(LED)는 제1 내지 제4 발광 스택들(ST1, ST2, ST3, ST4) 사이에 배치되는 제1 내지 제3 전하 생성층들(CGL1, CGL2, CGL3)을 포함할 수 있다.
제1 내지 제3 전하 생성층들(CGL1, CGL2, CGL3) 각각은 전압이 인가되면, 산화-환원 반응을 통하여 착제를 형성함으로써 전하들(전자들 및 정공들)을 생성할 수 있다. 이후, 제1 내지 제3 전하 생성층들(CGL1, CGL2, CGL3)은 생성된 전하들을 인접한 스택들(ST1, ST2, ST3, ST4)로 각각 제공할 수 있다. 제1 내지 제3 전하 생성층들(CGL1, CGL2, CGL3)은 인접한 스택들(ST1, ST2, ST3, ST4)에서 발생하는 전류의 효율을 배로 증가시킬 수 있으며, 인접한 스택들(ST1, ST2, ST3, ST4) 사이에서 전하들의 균형을 조절하는 역할을 할 수 있다.
제1 내지 제3 전하 생성층들(CGL1, CGL2, CGL3) 각각은 n형 타입층 및 p형 타입층을 포함할 수 있다. 제1 내지 제3 전하 생성층들(CGL1, CGL2, CGL3)은 n형 타입층 및 p형 타입층이 서로 접합된 구조를 가질 수 있다. 다만 이에 한정되지 않고, 제1 내지 제3 전하 생성층들(CGL1, CGL2, CGL3)은 n형 타입층 및 p형 타입층 중 어느 하나만 포함할 수 있다. n형 타입층은 인접한 스택에 전자를 제공하는 전하 생성층 일 수 있다. n형 타입층은 베이스 물질에 n-도펀트가 도핑 된 층일 수 있다. p형 타입층은 인접한 스택에 정공을 제공하는 전하 생성층 일 수 있다.
일 실시예에서 제1 내지 제3 전하 생성층들(CGL1, CGL2, CGL3) 각각의 두께는 1 옹스트롬(Å) 이상 150 옹스트롬(Å) 이하일 수 있다. 제1 내지 제3 전하 생성층들(CGL1, CGL2, CGL3)에 도핑 된 n-도펀트의 농도는 0.1% 이상 3% 이하일 수 있고, 구체적으로 1% 이하일 수 있다. 농도가 0.1% 보다 작은 경우, 전하들이 균형을 조절하는 제1 내지 제3 전하 생성층들(CGL1, CGL2, CGL3)의 효과가 거의 발생하지 않을 수 있다. 농도가 3% 보다 큰 경우, 발광소자(OLED)의 광 효율을 저하시킬 수 있다.
제1 내지 제3 전하 생성층들(CGL1, CGL2, CGL3) 각각은 아릴 아민계의 유기 화합물, 금속, 금속의 산화물, 탄화물, 불화물, 또는 이들의 혼합물로 이루어진 전하 발생 화합물을 포함할 수 있다. 예를 들어, 아릴 아민계의 유기 화합물은 α-NPD, 2-TNATA, TDATA, MTDATA, sprio-TAD, 또는 sprio-NPB을 포함할 수 있다. 금속은 세슘(Cs), 몰리브덴(Mo), 바나듐(V), 티타늄(Ti), 텅스텐(W), 바륨(Ba), 또는 리튬(Li)을 포함할 수 있다. 금속의 산화물, 탄화물, 및 불화물은 Re2O7, MoO3, V2O5, WO3, TiO2, Cs2CO3, BaF, LiF, 또는 CsF을 포함할 수 있다. 그러나, 제1 내지 제3 전하 생성층들(CGL1, CGL2, CGL3)의 물질이 상기 예에 제한되는 것은 아니다.
제1 내지 제4 발광 스택들(ST1, ST2, ST3, ST4) 각각은 발광층을 포함할 수 있다. 제1 발광 스택(ST1)은 제1 발광층(BEML-1)을 포함하고, 제2 발광 스택(ST2)은 제2 발광층(BEML-2) 포함하며, 제3 발광 스택(ST3)은 제3 발광층(BEML-3)을 포함하고, 제4 발광 스택(ST4)은 제4 발광층(GEML)을 포함할 수 있다. 제1 내지 제4 발광 스택들(ST1, ST2, ST3, ST4)에 포함된 발광층들 중 일부는 실질적으로 동일한 컬러광을 출광 할 수 있고, 일부는 서로 상이한 컬러광을 출광 할 수 있다.
일 실시예에서 제1 내지 제3 발광 스택들(ST1, ST2, ST3)의 제1 내지 제3 발광층들(BEML-1, BEML-2, BEML-3)은 실질적으로 동일한 제1 컬러광을 출광 할 수 있다. 예를 들어, 제1 컬러광은 상술한 소스광인 청색 광 일 수 있다. 제1 내지 제3 발광층들(BEML-1, BEML-2, BEML-3)이 출광하는 광의 파장 범위는 약 420 nm 이상 480 nm 이하 일 수 있다.
제4 발광 스택(ST4)의 제4 발광층(GEML)은 제1 컬러광과 상이한 제2 컬러광을 출광할 수 있다. 예를 들어, 제2 컬러광은 녹색 광 일 수 있다. 제4 발광층(GEML)이 출광하는 광의 파장 범위는 약 520nm 이상 600nm 이하일 수 있다.
제1 내지 제4 발광층들(BEML-1, BEML-2, BEML-3, GEML) 중 적어도 일부는 서로 다른 호스트 물질을 포함하는 이층 구조를 가질 수 있다. 예를 들어, 이층 구조 중 하나의 층은 정공 수송성 호스트 물질을 포함하고, 나머지 하나는 전자 수송성 호스트 물질을 포함할 수 있다. 전자 수송성 호스트 물질은 분자 구조 내에 전자 수송성 모이어티를 포함하는 물질일 수 있다.
제1 발광 스택(ST1)은 제1 전극(EL1)으로부터 제공된 정공들을 제1 발광층(BEML-1)으로 수송하는 정공 제어층(HTR), 및 제1 전하 생성층(CGL1)으로부터 생성된 전자들을 제1 발광층(BEML-1)으로 수송하는 제1 중간 전자 제어층(METL1)을 포함할 수 있다.
정공 제어층(HTR)은 제1 전극(EL1) 상에 배치된 정공 주입층(HIL) 및 정공 주입층(HIL) 상에 배치된 정공 수송층(HTL)을 포함할 수 있다. 다만 이에 한정되지 않고, 정공 제어층(HTR)은 정공 버퍼층, 발광 보조층, 및 전자 저지층 중 적어도 하나를 더 포함할 수 있다. 정공 버퍼층은 발광층에서 방출되는 광의 파장에 따른 공진 거리를 보상하여 광 방출 효율을 증가시키는 층일 수 있다. 전자 저지층은 전자 제어층으로부터 정공 제어층으로의 전자 주입을 방지하는 역할을 하는 층일 수 있다.
제1 중간 전자 제어층(METL1)은 제1 발광층(BEML-1) 상에 배치된 제1 중간 전자 수송층을 포함할 수 있다. 다만, 이에 한정되지 않고, 제1 중간 전자 제어층(METL1)은 전자 버퍼층, 및 정공 저지층 중 적어도 하나를 더 포함할 수 있다.
제2 발광 스택(ST2)은 제1 전하 생성층(CGL1)으로부터 생성된 정공들을 제2 발광층(BEML-2)으로 수송하는 제1 중간 정공 제어층(MHTR1), 및 제2 전하 생성층(CGL2)으로부터 제공된 전자들을 제2 발광층(BEML-2)으로 수송하는 제2 중간 전자 제어층(METL2)을 포함할 수 있다.
제1 중간 정공 제어층(MHTR1)은 제1 전하 생성층(CGL1) 상에 배치된 제1 중간 정공 주입층(MHIL1) 및 제1 중간 정공 주입층(MHIL1) 상에 배치된 제1 중간 정공 수송층(MHTL1)을 포함할 수 있다. 제1 중간 정공 제어층(MHTR1)은 제1 중간 정공 수송층(MHTL1) 상에 배치된 정공 버퍼층, 발광 보조층, 및 전자 저지층 중 적어도 하나를 더 포함할 수 있다.
제2 중간 전자 제어층(METL2)은 제2 발광층(BEML-2) 상에 배치된 제2 중간 전자 수송층을 포함할 수 있다. 다만 이에 한정되지 않고, 제2 중간 전자 제어층(METL2)은 제2 중간 전자 수송층과 제2 발광층(BEML-2) 사이에 배치되는 전자 버퍼층, 및 정공 저지층 중 적어도 하나를 더 포함할 수 있다.
제3 발광 스택(ST3)은 제2 전하 생성층(CGL2)으로부터 생성된 정공들을 제3 발광층(BEML-3)으로 수송하는 제2 중간 정공 제어층(MHTR2), 및 제3 전하 생성층(CGL3)으로부터 제공된 전자들을 제3 발광층(BEML-3)으로 수송하는 제3 중간 전자 제어층(METL3)을 포함할 수 있다.
제2 중간 정공 제어층(MHTR2)은 제2 전하 생성층(CGL2) 상에 배치된 제2 중간 정공 주입층(MHIL2) 및 제2 중간 정공 주입층(MHIL2) 상에 배치된 제2 중간 정공 수송층(MHTL2)을 포함할 수 있다. 다만 이에 한정되지 않고, 제2 중간 정공 제어층(MHTR2)은 제2 중간 정공 수송층(MHTL2) 상에 배치된 정공 버퍼층, 발광 보조층, 및 전자 저지층 중 적어도 하나를 더 포함할 수 있다.
제3 중간 전자 제어층(METL3)은 제3 발광층(BEML-3) 상에 배치된 제3 중간 전자 수송층을 포함할 수 있다. 다만 이에 한정되지 않고, 제3 중간 전자 제어층(METL3)은 제3 중간 전자 수송층과 제3 발광층(BEML-3) 사이에 배치되는 전자 버퍼층, 및 정공 저지층 중 적어도 하나를 더 포함할 수 있다.
제4 발광 스택(ST4)은 제3 전하 생성층(CGL3)으로부터 생성된 정공들을 제4 발광층(GEML)으로 수송하는 제3 중간 정공 제어층(MHTR3), 및 제2 전극(EL2)으로부터 제공된 전자들을 제4 발광층(GEML)으로 수송하는 전자 제어층(ETR)을 포함할 수 있다.
제3 중간 정공 제어층(MHTR3)은 제3 전하 생성층(CGL3) 상에 배치된 제3 중간 정공 주입층(MHIL3) 및 제3 중간 정공 주입층(MHIL3) 상에 배치된 제3 중간 정공 수송층(MHTL3)을 포함할 수 있다. 다만 이에 한정되지 않고, 제3 중간 정공 제어층(MHTR3)은 제3 중간 정공 수송층(MHTL3) 상에 배치된 정공 버퍼층, 발광 보조층, 및 전자 저지층 중 적어도 하나를 더 포함할 수 있다.
전자 제어층(ETR)은 제4 발광층(GEML) 상에 배치된 전자 수송층(ETL), 및 전자 수송층(ETL) 상에 배치된 전자 주입층(EIL)을 포함할 수 있다. 다만 이에 한정되지 않고, 전자 제어층(ETR)은 전자 수송층(ETL)과 제4 발광층(GEML) 사이에 배치된 전자 버퍼층, 및 정공 저지층 중 적어도 하나를 더 포함할 수 있다.
일 실시예에서 발광소자(LED)는 제1 전극(EL1)에서 제2 전극(EL2) 방향으로 광을 출사할 수 있고, 광을 출사하는 방향 기준으로, 정공 제어층(HTR)은 복수의 발광 스택들(ST1, ST2, ST3, ST4) 하부에 배치될 수 있고, 전자 제어층(ETR)은 복수의 발광 스택들(ST1, ST2, ST3, ST4) 상부에 배치될 수 있다. 다만, 이에 제한되지 않고 광을 출사하는 방향을 기준으로, 전자 제어층(ETR)이 복수의 발광 스택(ST1, ST2, ST3, ST4)의 하부에 배치되고 정공 제어층(HTR)이 복수의 발광 스택(ST1, ST2, ST3, ST4)의 상부에 배치되는 인버티드(Inverted) 소자 구조를 가질 수도 있다.
다시 도 2c를 참조하면, 전자 제어층(ETR)은 발광층(EML)과 제2 전극(EL2) 사이에 배치될 수 있다. 전자 제어층(ETR)은 전자 주입층, 전자 수송층, 및 정공 저지층 중 적어도 하나를 포함할 수 있다. 도 2c를 참조하면, 전자 제어층(ETR)은 발광 영역들(EA1, EA2, EA3) 및 발광 영역들(EA1, EA2, EA3)을 구분하는 화소 정의막(PDL) 전체와 중첩하도록 공통층으로 배치될 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 전자 제어층(ETR)은 발광 영역들(EA1, EA2, EA3) 각각에 대응하여 분리되어 배치되도록 패터닝되어 제공될 수 있다.
제2 전극(EL2)은 전자 제어층(ETR) 상에 제공된다. 제2 전극(EL2)은 공통 전극일 수 있다. 제2 전극(EL2)은 캐소드(cathode) 또는 애노드(anode)일 수 있으나 실시예가 이에 한정되는 것은 아니다. 예를 들어, 제1 전극(EL1)이 애노드인 경우 제2 전극(EL2)은 캐소드일 수 있고, 제1 전극(EL1)이 캐소드인 경우 제2 전극(EL2)은 애노드일 수 있다. 제2 전극(EL2)은 투과 전극, 반투과 전극 또는 반사 전극일 수 있다.
봉지층(TFE)은 발광소자(LED) 상에 배치될 수 있다. 예를 들어, 일 실시예에서 봉지층(TFE)은 제2 전극(EL2) 상에 배치될 수 있다. 또한, 발광소자(LED)가 캡핑층(미도시)을 포함하는 경우 봉지층(TFE)은 캡핑층(미도시) 상에 배치될 수 있다. 봉지층(TFE)은 전술한 바와 같이 적어도 하나의 유기막과 적어도 하나의 무기막을 포함하고, 무기막과 유기막은 교번하여 배치되는 것일 수 있다.
일 실시예의 표시패널(DP)은 표시 소자층(DP-LED) 상에 배치되는 광학 구조물층(OSL)을 포함할 수 있다. 광학 구조물층(OSL)은 광 제어층(CCL), 컬러필터층(CFL) 및 베이스층(BL)을 포함할 수 있다.
광 제어층(CCL)은 광 변환체를 포함하는 것일 수 있다. 광변환체는 양자점 또는 형광체 등일 수 있다. 광변환체는 제공받은 광을 파장 변환하여 방출하는 것일 수 있다. 즉, 광 제어층(CCL)은 적어도 일부에 양자점을 포함하는 층이거나 또는 형광체를 포함하는 층일 수 있다.
광제어층(CCL)은 복수 개의 광제어 패턴들(CCP-R, CCP-B, CCP-G)을 포함하는 것일 수 있다. 광제어 패턴들(CCP-R, CCP-B, CCP-G)은 서로 이격된 것일 수 있다. 광제어 패턴들(CCP-R, CCP-B, CCP-G)은 뱅크(BMP)에 의해 서로 이격되어 배치될 수 있다. 광제어 패턴들(CCP-R, CCP-B, CCP-G)은 뱅크(BMP)에 정의된 뱅크 개구부(BW-OH) 내에 배치된 것일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니다. 도 2c에서 뱅크(BMP)는 단면상에서 직사각형 형상을 가지며, 광제어 패턴들(CCP-R, CCP-B, CCP-G)과 비중첩하는 것으로 도시되었으나, 광제어 패턴들(CCP-R, CCP-B, CCP-G)의 엣지는 뱅크(BMP)와 적어도 일부가 중첩할 수 있다. 뱅크(BMP)는 단면상에서 사다리꼴 형상을 가질 수 있다. 뱅크(BMP)는 표시 소자층(DP-LED)에 인접할수록 단면상 폭이 커지는 형상을 가질 수 있다.
광제어 패턴(CCP-R, CCP-B, CCP-G)은 표시 소자층(DP-LED)에서 제공되는 광의 파장을 변환시키거나 또는 제공되는 광을 투과시키는 부분일 수 있다. 광제어 패턴(CCP-R, CCP-B, CCP-G)은 잉크젯(Inkjet) 공정에 의해 형성될 수 있다. 액상의 잉크 조성물이 뱅크 개구부(BW-OH) 내에 제공되고, 제공된 잉크 조성물이 열 경화공정 또는 광 경화공정에 의해 중합되어 광제어 패턴(CCP-R, CCP-B, CCP-G)가 형성될 수 있다.
광제어층(CCL)은 발광소자(LED)에서 제공되는 소스광을 제1 광으로 변환하는 제1 양자점을 포함하는 제1 광제어 패턴(CCP-R), 소스광을 투과하는 제2 광제어 패턴(CCP-B), 및 소스광을 제2 광으로 변환하는 제2 양자점을 포함하는 제3 광제어 패턴(CCP-G)을 포함하는 것일 수 있다.
일 실시예에서 제1 광제어 패턴(CCP-R)은 제1 광인 적색 광을 제공하고, 제2 광제어 패턴(CCP-B)은 발광소자(LED)에서 제공된 소스광인 청색 광을 투과시켜 제공하는 것일 수 있다. 제3 광제어 패턴(CCP-G)은 제2 광인 녹색 광을 제공하는 것일 수 있다. 예를 들어, 제1 양자점은 적색 양자점이고 제2 양자점은 녹색 양자점일 수 있다.
또한, 광제어층(CCL)은 산란체를 더 포함하는 것일 수 있다. 제1 광제어 패턴(CCP-R)는 제1 양자점과 산란체를 포함하고, 제3 광제어 패턴(CCP-G)은 제2 양자점과 산란체를 포함하며, 제2 광제어 패턴(CCP-B)는 양자점을 미포함하고 산란체를 포함하는 것일 수 있다.
제1 광제어 패턴(CCP-R), 제2 광제어 패턴(CCP-B), 및 제3 광제어 패턴(CCP-G) 각각은 양자점 및 산란체를 분산시키는 베이스 수지를 포함할 수 있다. 일 실시예에서, 제1 광제어 패턴(CCP-R)는 베이스 수지 내에 분산된 제1 양자점과 산란체를 포함하고, 제3 광제어 패턴(CCP-G)은 베이스 수지 내에 분산된 제2 양자점과 산란체를 포함하고, 제2 광제어 패턴(CCP-B)는 베이스 수지 내에 분산된 산란체를 포함하는 것일 수 있다.
광제어층(CCL)은 광제어부의 일면에 배치된 배리어층(CAP)을 포함한다. 광제어층(CCL)은 표시 소자층(DP-LED)에 인접한 배리어층(CAP) 및 광 제어패턴(CCP-R)을 사이에 두고 표시 소자층(DP-LED)과 이격된 추가 배리어층(CAP-T)을 포함하는 것일 수 있다.
표시패널(DP)에서 광학 구조물층(OSL)은 광제어층(CCL) 상에 배치된 컬러필터층(CFL)을 포함한다. 컬러필터층(CFL)은 컬러필터들(CF1, CF2, CF3)을 포함하는 것일 수 있다. 컬러필터층(CFL)은 제1 광을 투과시키는 제1 컬러필터(CF1), 소스광을 투과시키는 제2 컬러필터(CF2), 및 제2 광을 투과시키는 제3 컬러필터(CF3)를 포함할 수 있다. 일 실시예에서, 제1 컬러필터(CF1)는 적색 필터, 제2 컬러필터(CF2)는 청색 필터이고, 제3 컬러필터(CF3)는 녹색 필터일 수 있다.
필터들(CF1, CF2, CF3) 각각은 고분자 감광수지와 색료를 포함한다. 제1 컬러필터(CF1)는 적색 색료를 포함하고, 제2 컬러필터(CF2)는 청색 색료를 포함하며, 제3 컬러필터(CF3)는 녹색 색료를 포함할 수 있다. 제1 컬러필터(CF1)는 적색 안료 또는 적색 염료를 포함하고, 제2 컬러필터(CF2)는 청색 안료 또는 청색 염료를 포함하고, 제3 컬러필터(CF3)는 녹색 안료 또는 녹색 염료를 포함할 수 있다.
제1 내지 제3 컬러필터(CF1, CF2, CF3) 각각은 제1 화소영역(PXA-R), 제2 화소영역(PXA-B), 및 제3 화소영역(PXA-G) 각각에 대응하여 배치될 수 있다. 또한, 제1 내지 제3 컬러필터(CF1, CF2, CF3) 각각은 제1 광 제어패턴 내지 제3 광 제어패턴(CCP-R, CCP-B, CCP-G) 각각에 대응하여 배치된 것일 수 있다.
또한, 화소영역들(PXA-R, PXA-B, PXA-G) 사이에 배치된 주변 영역(NPXA)에 대응하여서는 서로 다른 광을 투과시키는 복수의 컬러필터들(CF1, CF2, CF3)이 중첩하여 배치될 수 있다. 두께 방향인 제3 방향(DR3)으로 복수의 컬러필터들(CF1, CF2, CF3)이 중첩하여 배치되어 인접하는 발광 영역들(PXA-R, PXA-B, PXA-G) 사이의 경계를 구분할 수 있다. 한편, 도시된 것과 달리 컬러필터층(CFL)은 인접하는 컬러필터들(CF1, CF2, CF3) 사이의 경계를 구분하는 것으로 차광부(미도시)를 포함할 수 있다. 차광부(미도시)는 청색 필터로 형성되는 것이거나 또는 흑색 안료 또는 흑색 염료를 포함하는 유기 차광 물질 또는 무기 차광 물질을 포함하여 형성될 수 있다.
컬러필터층(CFL)은 저굴절층(LR)을 포함할 수 있다. 저굴절층(LR)은 광제어층(CCL)과 컬러필터들(CF1, CF2, CF3) 사이에 배치된 것일 수 있다. 저굴절층 (LR)은 광제어층(CCL) 상부에 배치되어 광제어 패턴들(CCP-R, CCP-B, CCP-G)이 수분/산소에 노출되는 것을 차단할 수 있다. 또한, 저굴절층(LR)은 광제어 패턴들(CCP-R, CCP-B, CCP-G) 및 컬러필터들(CF1, CF2, CF3) 사이에 배치되어 광추출 효율을 높여주거나, 반사광이 광제어층(CCL)으로 입사되는 것을 방지하는 등의 광학 기능층의 기능을 할 수도 있다. 저굴절층(LR)은 인접하는 층과 비교하여 굴절률이 작은 층일 수 있다.
저굴절층(LR)은 적어도 하나의 무기층을 포함하는 것일 수 있다. 예를 들어, 저굴절층(LR)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 티타늄 산화물, 주석 산화물, 세륨 산화물 및 실리콘 산화질화물이나 광투과율이 확보된 금속 박막 등을 포함하여 이루어질 수 있다. 하지만, 실시예가 이에 한정되지 않으며, 저굴절층(LR)은 유기막을 포함하는 것일 수 있다. 예를 들어, 저굴절층(LR) 고분자 수지 및 무기 입자 등을 포함하여 형성될 수도 있다. 저굴절층(LR)은 단일층 또는 복수의 층으로 구성되는 것일 수 있다.
한편, 일 실시예의 표시 장치(DD)에서 컬러필터층(CFL)의 컬러필터들(CF1, CF2, CF3)은 광제어층(CCL) 상에 직접 배치될 수 있다. 이 경우 저굴절층(LR)은 생략될 수 있다.
일 실시예에서 광학 구조물층(OSL)은 컬러필터층(CFL) 상에 배치된 베이스층(BL)을 더 포함할 수 있다. 베이스층(BL)은 컬러필터층(CFL) 및 광제어층(CCL) 등이 배치되는 베이스 면을 제공하는 부재일 수 있다. 베이스층(BL)은 유리기판, 금속기판, 플라스틱기판 등일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며 베이스층(BL)은 무기층, 유기층 또는 복합재료층일 수 있다. 또한, 도시된 것과 달리 일 실시예에서 베이스층(BL)은 생략될 수 있다.
도 4a 및 도 4b 각각은 본 발명의 일 실시예에 따른 표시패널의 일부 구성의 단면도이다. 도 4a 및 도 4b에서는 도 2b에 도시된 일 실시예의 표시패널(DP) 중 광학 구조물층(OSL)에 포함된 광 제어층(CCL) 및 컬러필터층(CFL)의 일부 구성을 확대하여 도시하였다. 도 4a 및 도 4b에서는 광 제어층(CCL)에 포함된 제3 광제어 패턴(CCP-G), 및 컬러필터층(CFL)에 포함된 제3 컬러필터(CF3)에 중첩하는 단면을 도시하였다. 이하, 도 4a 및 도 4b를 통해 일 실시예의 광 제어층(CCL)에 포함된 배리어층(CAP) 및 추가 배리어층(CAP-T)을 설명함에 있어, 제3 광제어 패턴(CCP-G)은 "광제어 패턴" 으로 지칭한다. 한편, 도 4a 및 도 4b에서는 도 2b에 도시된 구성을 180° 회전시켜 도시한 것으로, 도 4a 및 도 4b 기준 상부에 위치한 면이 "하면" 이고, 하부에 위치한 면이 "상면" 으로 설명된다.
도 2b 및 도 4a를 참조하면, 전술한 바와 같이 광 제어층(CCL)은 광 제어패턴(CCP-G)의 일면에 배리어층(CAP)을 포함한다. 배리어층(CAP)은 표시 소자층(DP-LED)에 인접하도록 배치될 수 있다. 즉, 배리어층(CAP)은 제3 광 제어패턴(CCP-G)의 하면에 배치될 수 있다.
배리어층(CAP)은 광 제어패턴(CCP-G) 및 뱅크(BMP)의 하면에 직접 배치될 수 있다. 즉, 배리어층(CAP)은 광 제어패턴(CCP-G) 및 뱅크(BMP)의 하면에 접촉할 수 있다.
배리어층(CAP)은 충전층(FML)과 제3 광 제어패턴(CCP-G) 사이에 배치될 수 있다. 배리어층(CAP)은 충전층(FML)의 상면에 직접 배치될 수 있다. 즉, 배리어층(CAP)은 충전층(FML)의 상면에 접촉할 수 있다.
배리어층(CAP)은 실리콘 옥시나이트라이드(SiON)을 포함한다. 배리어층(CAP)은 광 제어패턴(CCP-G)에 수분/산소가 침투하는 것을 방지하고, 막 내구성을 높이며, 표시패널의 광 효율을 저하시키지 않는 굴절률 범위를 가지기 위해, 실리콘 옥시나이트라이드 막의 규소, 산소 및 질소의 조성비를 일정 범위로 한정한다.
일 실시예에서, 배리어층(CAP)에 포함된 실리콘 옥시나이트라이드는 질소 0.1 원자% 이상 18 원자% 이하, 산소 42 원자% 이상 70 원자% 이하, 및 규소 25 원자% 이상 40 원자% 이하의 조성비를 가진다. 배리어층(CAP)에 포함된 실리콘 옥시나이트라이드는 예를 들어, 질소 0.1 원자% 이상 2 원자% 이하, 산소 58 원자% 이상 70 원자% 이하, 및 규소 25 원자% 이상 40 원자% 이하의 조성비를 가질 수 있다. 배리어층(CAP)은 비교적 낮은 농도의 질소 원자 조성을 가져, 얼룩 및 리프팅(lifting) 등의 불량이 발생하지 않고 아웃가스의 방출량이 적은 특징을 가진다. 또한, 배리어층(CAP)은 상기 조성비를 만족함에 따라 표현 수분 흡착이 일어나는 양이 감소하여, 수분 및 산소 차단 특성이 개선될 수 있다.
배리어층(CAP)에 포함된 실리콘 옥시나이트라이드에 있어서, 규소 원자 대비 산소 원자의 비율은 1.0 이상 2.0 이하이다. 배리어층(CAP)에 포함된 실리콘 옥시나이트라이드에서는 예를 들어, 규소 원자 대비 산소 원자의 비율이 1.5 이상 1.9 이하일 수 있다. 보다 구체적으로, 배리어층(CAP)에 포함된 실리콘 옥시나이트라이드에서는 규소 원자 대비 산소 원자의 비율이 1.8 이상 1.9 이하일 수 있다. 배리어층(CAP)은 상기 조성비를 만족함에 따라 표현 수분 흡착 및 아웃가스가 방출되는 양이 감소하여, 수분 및 산소 차단 특성이 개선되고 막 내구성이 향상될 수 있다.
배리어층(CAP)의 두께(d1)는 2000Å 이상 12000Å 이하일 수 있다. 배리어층(CAP)은 예를 들어, 4000Å 이상 8000Å 이하의 두께(d1)를 가질 수 있다. 배리어층(CAP)의 두께(d1)가 2000Å 미만일 경우, 수분 및 산소 차단 특성이 저하되어 광 제어패턴(CCP-G)에 수분 등이 침투할 수 있고, 내구성이 감소하여 리프팅 또는 막 깨짐 등의 불량이 발생할 수 있다. 배리어층(CAP)의 두께(d1)가 12000Å 초과일 경우, 공정상 균일한 두께 및 조성의 막 구현이 어려워 막 특성이 저하될 수 있으며, 두꺼운 배리어층(CAP)으로 인해 광학 구조물층(OSL)이 받는 응력이 커져 기판의 손상 등이 발생할 수 있다.
배리어층(CAP)은 1.4 이상 1.8 이하의 굴절률을 가질 수 있다. 배리어층(CAP)은 가시광선 영역인 400nm 내지 700nm 파장범위의 광에 대하여 1.4 이상 1.8 이하의 굴절률을 가질 수 있다. 예를 들어, 배리어층(CAP)은 400nm 내지 700nm 파장범위의 광에 대하여 1.4 이상 1.5 이하의 굴절률을 가질 수 있다. 배리어층(CAP)은 전술한 규소, 산소 및 질소의 조성비를 만족함에 따라, 400nm 내지 700nm 파장범위의 광에 대하여 1.4 이상 1.8 이하의 굴절률을 가지는 것일 수 있다.
배리어층(CAP)은 인접한 층과 비교하여 보다 낮은 굴절률을 가질 수 있다. 배리어층(CAP)은 인접한 충전층(FML) 및 광 제어패턴(CCP-G)에 비해 낮은 굴절률을 가질 수 있다.
일 실시예에서, 배리어층(CAP)은 인접한 광 제어패턴(CCP-G)에 비해 낮은 굴절률을 가지고, 배리어층(CAP)의 굴절률과 광 제어패턴(CCP-G)의 굴절률 차이는 0.25 이하일 수 있다. 또는, 배리어층(CAP)은 인접한 광 제어패턴(CCP-G)과 동일한 굴절률을 가질 수 있다. 예를 들어, 배리어층(CAP)은 광 제어패턴(CCP-G)과 실질적으로 동일한 굴절률을 가지거나, 배리어층(CAP)의 굴절률과 광 제어패턴(CCP-G)의 굴절률 차이는 0.1 이상 0.2 이하일 수 있다. 한편, 본 명세서에서 굴절률 등의 물성이 "실질적으로 동일" 하다는 것은 두 물성이 완전히 동일한 것 뿐만 아니라, 동일하게 설계되었으나 공정상 오차 등으로 인해 다소간에 차이가 있는 경우를 포함한다. 일 실시예에서, 광 제어패턴(CCP-G)의 굴절률은 1.6 이상 1.95 이하일 수 있다.
일 실시예에서, 배리어층(CAP)은 인접한 충전층(FML)에 비해 낮은 굴절률을 가지고, 배리어층(CAP)의 굴절률과 충전층(FML)의 굴절률 차이는 0.05 이상 0.1 이하일 수 있다. 또는, 배리어층(CAP)은 인접한 충전층(FML)과 동일한 굴절률을 가질 수 있다. 예를 들어, 배리어층(CAP)은 충전층(FML)과 실질적으로 동일한 굴절률을 가지거나, 배리어층(CAP)의 굴절률과 충전층(FML)의 굴절률 차이는 0.05 이상 0.07 이하일 수 있다. 일 실시예에서, 충전층(FML)의 굴절률은 1.45 이상 1.9 이하일 수 있다.
일 실시예에서는 배리어층(CAP)의 굴절률을 광 제어패턴(CCP-G)의 굴절률보다 낮게 조절하는 한편, 배리어층(CAP)의 굴절률과 광 제어패턴(CCP-G)의 굴절률 차이를 0.1 이상으로 조절할 수 있다. 구체적으로, 일 실시예의 배리어층(CAP)은 전술한 바와 같이 규소, 산소 및 질소의 조성비를 조절하여, 배리어층(CAP)의 굴절률을 광 제어패턴(CCP-G)의 굴절률보다 0.1 이상 낮도록 조절할 수 있다. 이를 통해, 광 제어패턴(CCP-G)으로부터 배리어층(CAP) 방향으로 이동하는 광의 전반사를 유도할 수 있어, 하부 방향으로 진행하는 광의 리사이클(recycle)이 가능해질 수 있다. 따라서, 광 제어패턴(CCP-G)의 광 변환 효율이 증대될 수 있으며, 표시패널에 적용되었을 때 표시패널의 표시 효율을 개선시킬 수 있다.
한편, 일 실시예의 배리어층(CAP)은 충전층(FML)의 굴절률보다 낮게 조절하는 한편, 배리어층(CAP)의 굴절률과 충전층(FML)의 굴절률 차이를 0.1 이하로 조절할 수 있다. 구체적으로, 일 실시예의 배리어층(CAP)은 전술한 바와 같이 규소, 산소 및 질소의 조성비를 조절하여, 배리어층(CAP)의 굴절률이 충전층(FML)의 굴절률보다는 낮되 그 차이가 0.1 이하 범위 내에 있도록 조절할 수 있다. 이를 통해, 충전층(FML)으로부터 배리어층(CAP) 방향으로 진행하는 광이 굴절 및 전반사 등을 통해 경로가 변경되어 광 제어패턴(CCP-G) 측으로 진행하지 못하는 문제를 방지할 수 있다.
일 실시예에 따른 광 제어층(CCL)은 추가 배리어층(CAP-T)을 더 포함할 수 있다. 추가 배리어층(CAP-T)은 광 제어패턴(CCP-G)과 사이에 컬러필터층(CFL) 사이에 배치될 수 있다. 보다 구체적으로, 추가 배리어층(CAP-T)은 광 제어패턴(CCP-G)과 저굴절층(LR) 사이에 배치될 수 있다.
추가 배리어층(CAP-T)은 배리어층(CAP)과 동일하게, 실리콘 옥시나이트라이드를 포함할 수 있다. 실리콘 옥시나이트라이드를 포함하는 추가 배리어층(CAP-T)에서 규소, 산소 및 질소의 조성비는 전술한 배리어층(CAP)의 조성비와 동일한 범위일 수 있다. 즉, 추가 배리어층(CAP-T)은 실리콘 옥시나이트라이드를 포함하며, 질소 0.1 원자% 이상 18 원자% 이하, 산소 42 원자% 이상 70 원자% 이하, 및 규소 25 원자% 이상 40 원자% 이하의 조성비를 가질 수 있다. 다만, 이에 제한되지 않고 추가 배리어층(CAP-T)은 실리콘 옥시나이트라이드를 포함하되, 배리어층(CAP)의 규소, 산소 및 질소의 조성비와 상이한 범위의 조성비를 가질 수도 있다. 또는, 추가 배리어층(CAP-T)은 실리콘 옥시나이트라이드를 포함하지 않고, 실리콘 옥사이드 또는 실리콘 나이트라이드를 포함할 수도 있다. 추가 배리어층(CAP-T)은 이외에 티타늄옥사이드, 또는 알루미늄옥사이드 등을 포함할 수도 있다.
추가 배리어층(CAP-T)은 인접한 광 제어패턴(CCP-G)에 비해 낮은 굴절률을 가질 수 있다. 추가 배리어층(CAP-T)의 굴절률은 1.4 이상 1.8 이하일 수 있다. 예를 들어, 추가 배리어층(CAP-T)은 400nm 내지 700nm 파장범위의 광에 대하여 1.4 이상 1.5 이하의 굴절률을 가질 수 있다.
일 실시예에서, 추가 배리어층(CAP-T)은 인접한 광 제어패턴(CCP-G)에 비해 낮은 굴절률을 가지고, 추가 배리어층(CAP-T)의 굴절률과 광 제어패턴(CCP-G)의 굴절률 차이는 0.25 이하일 수 있다. 또는, 추가 배리어층(CAP-T)은 인접한 광 제어패턴(CCP-G)과 동일한 굴절률을 가질 수 있다. 예를 들어, 추가 배리어층(CAP-T)은 광 제어패턴(CCP-G)과 실질적으로 동일한 굴절률을 가지거나, 추가 배리어층(CAP-T)의 굴절률과 광 제어패턴(CCP-G)의 굴절률 차이는 0.1 이상 0.2 이하일 수 있다. 일 실시예에서, 광 제어패턴(CCP-G)의 굴절률은 1.6 이상 1.95 이하일 수 있다.
추가 배리어층(CAP-T)은 인접한 저굴절층(LR)에 비해 높은 굴절률을 가질 수 있다. 일 실시예에서, 저굴절층(LR)은 400nm 내지 700nm 파장범위의 광에 대하여 1.3 이하의 낮은 굴절률을 가질 수 있다. 저굴절층(LR)은 낮은 굴절률을 가져, 광추출 효율을 높여주고, 반사광이 광 제어패턴(CCP-G)으로 입사하는 것을 방지할 수 있다. 추가 배리어층(CAP-T)은 인접한 저굴절층(LR)에 비해 높은 굴절률을 가져, 저굴절층(LR)이 광추출 효율 증대 특성 및 반사 방지 특성을 가지도록 할 수 있다.
추가 배리어층(CAP-T)의 두께(d2)는 2000Å 이상 12000Å 이하일 수 있다. 추가 배리어층(CAP-T)은 예를 들어, 4000Å 이상 8000Å 이하의 두께(d2)를 가질 수 있다. 추가 배리어층(CAP-T)의 두께(d2)가 2000Å 미만일 경우, 수분 및 산소 차단 특성이 저하되어 광 제어패턴(CCP-G)에 수분 등이 침투할 수 있고, 내구성이 감소하여 리프팅 또는 막 깨짐 등의 불량이 발생할 수 있다. 추가 배리어층(CAP-T)의 두께(d2)가 12000Å 초과일 경우, 공정상 균일한 두께 및 조성의 막 구현이 어려워 막 특성이 저하될 수 있으며, 두꺼운 추가 배리어층(CAP-T)으로 인해 광학 구조물층(OSL)이 받는 응력이 커져 기판의 손상 등이 발생할 수 있다.
도 4b를 참조하면, 도 4a에 도시된 배리어층(CAP)과 달리 일 실시예의 배리어층(CAP')은 복수의 층으로 이루어질 수 있다. 배리어층(CAP')은 제1 서브 배리어층(CAP-1)과, 제1 서브 배리어층(CAP-1) 및 광 제어패턴(CCP-G) 사이에 배치되는 제2 서브 배리어층(CAP-2)을 포함할 수 있다. 제1 서브 배리어층(CAP-1)은 제2 서브 배리어층(CAP-2)을 사이에 두고 광 제어패턴(CCP-G) 및 뱅크(BMP)와 이격되며, 제2 서브 배리어층(CAP-2)은 광 제어패턴(CCP-G) 및 뱅크(BMP)의 하면에 접촉할 수 있다.
제1 서브 배리어층(CAP-1)은 실리콘 옥시나이트라이드를 포함할 수 있다. 제1 서브 배리어층(CAP-1)은 전술한 규소, 산소 및 질소의 조성비 한정 범위에 부합하는 층일 수 있다. 일 실시예에서, 제1 서브 배리어층(CAP-1)은 질소 0.1 원자% 이상 18 원자% 이하, 산소 42 원자% 이상 70 원자% 이하, 및 규소 25 원자% 이상 40 원자% 이하의 조성비를 가질 수 있다.
제2 서브 배리어층(CAP-2)은 광 제어패턴(CCP-G)과의 접착력을 개선시키기 위한 층일 수 있다. 제2 서브 배리어층(CAP-2)은 제1 서브 배리어층(CAP-1)에 비해 광 제어패턴(CCP-G) 및 뱅크(BMP)와의 접착력이 높은 층일 수 있다. 일 실시예에서, 제2 서브 배리어층(CAP-2)은 실리콘 옥사이드를 포함하는 것일 수 있다. 또는, 제2 서브 배리어층(CAP-2)은 실리콘 옥사이드 및 실리콘 옥시나이트라이드를 모두 포함하는 혼합층일 수 있다.
제2 서브 배리어층(CAP-2)의 두께(d1-2)는 제1 서브 배리어층(CAP-1)의 두께에 비해 얇은 것일 수 있다. 일 실시예에서, 제2 서브 배리어층(CAP-2)의 두께(d1-2)는 50Å 이상 200Å 이하인 것일 수 있다. 제1 서브 배리어층(CAP-1)의 두께(d1-1)는 1800Å 이상 11800Å 이하일 수 있다. 제1 서브 배리어층(CAP-1)은 예를 들어, 4000Å 이상 8000Å 이하의 두께(d1-1)를 가지고, 제2 서브 배리어층(CAP-2)은 80 Å 이상 120Å 이하의 두께(d1-2)를 가질 수 있다. 제2 서브 배리어층(CAP-2)의 두께가 80Å 미만일 경우, 접착력 개선 효과를 구현할 수 없고, 제2 서브 배리어층(CAP-2)의 두께가 200Å 초과일 경우, 제2 서브 배리어층(CAP-2)으로 인해 배리어층(CAP') 전체의 광학 특성이 변화되어, 배리어층(CAP')의 상부에 배치된 광 제어패턴(CCP-G)의 광 특성을 저하시킬 수 있다.
도 5a는 본 발명의 일 실시예에 따른 배리어층의 현미경 촬상 이미지이다. 도 5b는 비교예에 따른 배리어층의 현미경 촬상 이미지이다.
도 5a에서는 본 발명의 일 실시예에 따른 실리콘 옥시나이트라이드 막의 규소, 산소 및 질소의 조성비에 부합하는 배리어층(CAP)의 투과전자현미경(TEM, Transmission Electron Microscope) 촬상 이미지를 도시하였다. 일 실시예의 배리어층(CAP)에서, 실리콘 옥시나이트라이드 막은 규소 34.8 원자%, 산소 64.8 원자%, 질소 0.40 원자%로 구성되었다.
도 5b에서는 본 발명의 실시예 조성 범위에서 벗어난 실리콘 옥시나이트라이드 막을 포함하는 비교예의 배리어층(CAP-C)의 투과전자현미경 촬상 이미지를 도시하였다. 비교예의 배리어층(CAP-C)에서, 실리콘 옥시나이트라이드 막은 규소 38.0 원자%, 산소 44.5 원자%, 질소 17.5 원자%로 구성되었다.
도 5a 및 도 5b에 도시된 이미지를 비교하면, 일 실시예의 배리어층(CAP)의 경우 갈라진 부분 없이 균일한 단일막이 형성되었으나, 비교예의 배리어층(CAP-C)에서는 갈라진 부분(seam)이 형성되어 다소 불균일한 막이 형성된 것을 확인할 수 있다. 비교예의 배리어층(CAP-C)에서는 화학 기상 증착(CVD) 공정을 통해 막 형성 시 막에 갈라진 부분(seam)이 형성되어 외부 수분이 침투하기 쉽고, 이후 공정에서 아웃가스의 방출량이 클 수 있다.
본 발명의 일 실시예에 따른 배리어층(CAP)의 경우 갈라진 부분 없이 막 특성이 우수한 실리콘 옥시나이트라이드 단일막의 형성이 가능하여, 수분 및 산소 차단 특성이 우수하고 아웃가스 방출이 적으며, 막 내구성이 우수하여 외부 요인에 의한 막의 변성, 깨짐 등의 불량이 방지될 수 있다. 더하여, 일 실시예에 따른 배리어층(CAP)은 규소, 산소 및 질소의 조성비를 조절함에 따라, 배리어층(CAP)의 굴절률을 인접한 층의 굴절률에 대응하도록 조절하여, 광 제어패턴의 광 변환 효율을 개선시킬 수 있다. 따라서, 본 발명의 일 실시예에 따른 배리어층(CAP)을 포함하는 광학 구조물층(OSL) 및 표시패널(DP)의 신뢰성 및 표시 효율이 증대될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 청구범위에 의해 정하여져야만 할 것이다.
DP: 표시패널 LED: 발광소자
CCL: 광 제어층 CCP-R, CCP-B, CCP-G: 광 제어패턴
CAP: 배리어층 CAP-T: 추가 배리어층

Claims (20)

  1. 제1 전극, 상기 제1 전극 상에 배치된 발광층 및 상기 발광층 상에 배치된 제2 전극을 포함하고, 소스광을 출력하는 발광소자; 및
    상기 발광소자 상에 배치되는 광 제어층; 을 포함하고,
    상기 광 제어층은
    적어도 하나의 광 제어패턴; 및
    상기 광 제어패턴의 일면에 배치되고, 실리콘 옥시나이트라이드(SiON)를 포함하는 배리어층을 포함하고,
    상기 배리어층은 질소 0.1 원자% 이상 18 원자% 이하, 산소 42 원자% 이상 70 원자% 이하, 및 규소 25 원자% 이상 45 원자% 이하를 포함하는 표시패널.
  2. 제1항에 있어서,
    상기 배리어층은 1.4 이상 1.8 이하의 굴절률을 가지는 표시패널.
  3. 제1항에 있어서,
    상기 배리어층의 굴절률과 상기 광 제어패턴의 굴절률 차이는 0.25 이하인 표시패널.
  4. 제1항에 있어서,
    상기 배리어층의 두께는 2000Å 이상 12000Å 이하인 표시패널.
  5. 제1항에 있어서,
    상기 배리어층은 상기 발광소자 및 상기 광 제어패턴 사이에 배치되는 표시패널.
  6. 제1항에 있어서,
    상기 광 제어패턴을 사이에 두고 상기 발광소자와 이격되어 배치되는 추가 배리어층을 더 포함하고,
    상기 추가 배리어층은 실리콘 옥시나이트라이드를 포함하는 표시패널.
  7. 제1항에 있어서,
    상기 광 제어층 상에 배치되고, 상기 적어도 하나의 광 제어패턴에 중첩하는 적어도 하나의 컬러필터를 포함하는 컬러필터층을 더 포함하는 표시패널.
  8. 제7항에 있어서,
    상기 컬러필터층은 상기 광 제어패턴 및 상기 컬러필터 사이에 배치되는 저굴절층을 더 포함하고,
    상기 저굴절층의 굴절률은 1.3 이하인 표시패널.
  9. 제1항에 있어서,
    상기 발광소자 및 상기 광 제어층 사이에 배치되는 충전층을 더 포함하는 표시패널.
  10. 제1항에 있어서,
    상기 배리어층은
    실리콘 옥시나이트라이드를 포함하고, 질소 0.1 원자% 이상 18 원자% 이하, 산소 42 원자% 이상 70 원자% 이하, 및 규소 25 원자% 이상 45 원자% 이하를 포함하는 제1 서브 배리어층; 및
    상기 제1 서브 배리어층 및 상기 광 제어패턴 사이에 배치되는 제2 서브 배리어층을 포함하는 표시패널.
  11. 제1항에 있어서,
    상기 광 제어패턴은 상기 소스광을 제1 광으로 변환시키는 제1 광 제어패턴 및 상기 소스광을 투과하는 제2 광 제어패턴을 포함하고,
    상기 제1 광 제어패턴은 상기 소스광을 상기 제1 광으로 변환시키는 제1 양자점을 포함하는 표시패널.
  12. 제1항에 있어서,
    상기 광 제어층은 상기 광 제어패턴 사이에 배치되는 뱅크를 더 포함하는 표시패널.
  13. 제12항에 있어서,
    상기 배리어층은 상기 광 제어패턴 및 상기 뱅크의 일 면에 직접 배치되는 표시패널.
  14. 제1항에 있어서,
    상기 발광소자는 상기 제1 전극 및 상기 제2 전극 사이에 배치되고, 각각이 상기 발광층을 포함하는 복수의 발광 스택들을 포함하는 표시패널.
  15. 제14항에 있어서,
    상기 복수의 발광 스택들은
    상기 제1 전극 상에 배치되고, 제1 발광층을 포함하는 제1 발광 스택;
    상기 제1 스택 상에 배치되는 전하 생성층; 및
    상기 전하 생성층 상에 배치되고, 제2 발광층을 포함하는 제2 스택을 포함하고,
    상기 제1 발광층은 상기 제2 발광층과 상이한 컬러의 광을 발광하는 표시패널.
  16. 제1 전극, 상기 제1 전극 상에 배치된 발광층 및 상기 발광층 상에 배치된 제2 전극을 포함하고, 소스광을 출력하는 발광소자; 및
    상기 발광소자 상에 배치되는 광 제어층; 을 포함하고,
    상기 광 제어층은
    적어도 하나의 광 제어패턴; 및
    상기 광 제어패턴의 적어도 일면에 배치되고, 실리콘 옥시나이트라이드(SiON)를 포함하는 배리어층을 포함하고,
    상기 배리어층에서, 규소 원자 대비 산소 원자의 비율은 1.0 이상 2.0 이하이고,
    상기 배리어층의 굴절률은 1.4 이상 1.8 이하인 표시패널.
  17. 제16항에 있어서,
    상기 배리어층의 두께는 2000Å 이상 12000Å 이하인 표시패널.
  18. 표시 소자층, 및 상기 표시 소자층 상에 배치된 봉지층을 포함하는 하부 패널;
    상기 하부 패널 상에 배치된 상부 패널; 및
    상기 하부 패널 및 상기 상부 패널 사이에 배치된 충전층(filling layer);을 포함하고,
    상기 상부 패널은
    상기 충전층 상에 배치되는 광 제어층을 포함하고,
    상기 광 제어층은
    적어도 하나의 광 제어패턴; 및
    상기 광 제어패턴의 적어도 일면에 배치되고, 실리콘 옥시나이트라이드(SiON)를 포함하는 배리어층을 포함하고,
    상기 배리어층에서, 규소 원자 대비 산소 원자의 비율은 1.0 이상 2.0 이하이고,
    상기 배리어층의 굴절률과 상기 광 제어패턴의 굴절률 차이는 0.25 이하인 표시패널.
  19. 제18항에 있어서,
    상기 충전층의 굴절률은 1.45 이상 1.9 이하인 표시패널.
  20. 제18항에 있어서,
    상기 배리어층의 굴절률과 상기 충전층의 굴절률 차이는 0.1 이하인 표시패널.
KR1020220008781A 2022-01-20 2022-01-20 표시패널 KR20230112795A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220008781A KR20230112795A (ko) 2022-01-20 2022-01-20 표시패널
CN202310025812.0A CN116469989A (zh) 2022-01-20 2023-01-09 显示面板
US18/096,489 US20230255093A1 (en) 2022-01-20 2023-01-12 Display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220008781A KR20230112795A (ko) 2022-01-20 2022-01-20 표시패널

Publications (1)

Publication Number Publication Date
KR20230112795A true KR20230112795A (ko) 2023-07-28

Family

ID=87177599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220008781A KR20230112795A (ko) 2022-01-20 2022-01-20 표시패널

Country Status (3)

Country Link
US (1) US20230255093A1 (ko)
KR (1) KR20230112795A (ko)
CN (1) CN116469989A (ko)

Also Published As

Publication number Publication date
US20230255093A1 (en) 2023-08-10
CN116469989A (zh) 2023-07-21

Similar Documents

Publication Publication Date Title
US11839128B2 (en) Display device
US11081532B2 (en) Display device
KR20200014450A (ko) 저굴절층 및 이를 포함하는 전자 장치
US11943987B2 (en) Color conversion substrate
KR20200115761A (ko) 표시 장치 및 이의 제조 방법
US11469287B2 (en) Display panel and method for manufacturing the same
KR20200117080A (ko) 표시 장치 및 이의 제조 방법
US11092842B2 (en) Display panel and method of manufacturing wavelength conversion substrate
EP3893284A1 (en) Display panel
US20210376000A1 (en) Display panel and method for manufacturing the same
US20220223654A1 (en) Color converting substrate and display device including same
KR20210153171A (ko) 표시장치 및 이의 제조 방법
KR20230112795A (ko) 표시패널
KR20210025750A (ko) 표시패널
CN220340436U (zh) 光学构件和显示面板
US11793048B2 (en) Light shielding structure and display panel having the same
US20240172540A1 (en) Display device and tiling display device
US20230329064A1 (en) Display device
US20230263031A1 (en) Display panel
US20230171992A1 (en) Electronic device
US20240118466A1 (en) Color control member and display device including the same
KR20240077571A (ko) 표시 장치 및 타일링 표시 장치
KR20220167818A (ko) 표시 패널 및 이의 제조방법
KR20230132656A (ko) 광 제어 부재 및 이를 포함하는 표시 장치
KR20220000021A (ko) 광제어부재를 포함하는 표시장치 및 광제어부재의 제조 방법